KR19980084278A - Micro-Ball Grid Array Package - Google Patents
Micro-Ball Grid Array Package Download PDFInfo
- Publication number
- KR19980084278A KR19980084278A KR1019970020013A KR19970020013A KR19980084278A KR 19980084278 A KR19980084278 A KR 19980084278A KR 1019970020013 A KR1019970020013 A KR 1019970020013A KR 19970020013 A KR19970020013 A KR 19970020013A KR 19980084278 A KR19980084278 A KR 19980084278A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- layer substrate
- bonding
- pad
- micro
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
본 발명은 마이크로-볼 그리드 어레이 패키지를 제공한다. 이러한 본 발명은 임의의 위치에 수개의 본딩 패드를 갖는 적어도 하나의 반도체 칩과, 상기 칩의 패드 형성면에 접착 테이프의 개재하에 부착되며 칩의 본딩 패드와 전기적으로 연결되는 신호 패턴을 갖는 제1부재와 이 제1부재의 신호 패턴과 연결되는 회로 패턴을 구비하여 제1부재에 부착되는 제2부재로 이루어지는 멀티-레이어 기판과, 상기 멀티-레이어 기판의 제1부재에 형성된 신호 패턴과 칩의 본딩 패드를 전기적으로 연결하는 수개의 금속 와이어와, 상기 멀티-레이어 기판의 제2부재 하면에 솔더 레지스트의 개재하에 부착되는 수개의 실장용 솔더 볼을 포함하여 구성되며, 상기 멀티-레이어 기판의 본딩 패드 중첩부에는 와이어 본딩을 위한 슬롯 홀이 형성되어 구성된다. 이와 같은 본 발명은 멀티-레이어 기판을 사용하고, 이 멀티-레이어 기판과 칩의 본딩 패드를 금속 와이어를 이용하여 전기적으로 연결시키므로써, 칩의 본딩 패드 위치를 꼭 외곽에 위치시킬 필요없이 자유롭게 배치할 수 있다. 따라서 칩 디자인시 본딩 패드의 위치를 제약 요소없이 배치할 수 있으므로, 즉 칩 디자인에 있어서 본딩 패드의 위치가 특정한 위치에 있어야 하는 디자인 룰에 구애받지 않고 디자인을 할 수 있으므로 칩 크기의 축소 및 칩의 전기적인 특성 향상 등의 효과를 얻을 수 있다.The present invention provides a micro-ball grid array package. The present invention provides at least one semiconductor chip having several bonding pads in an arbitrary position, and a first pattern having a signal pattern attached to a pad forming surface of the chip through an adhesive tape and electrically connected to the bonding pads of the chip. A multi-layer substrate comprising a member and a circuit pattern connected to the signal pattern of the first member, and a second member attached to the first member, and a signal pattern and a chip formed on the first member of the multi-layer substrate. A plurality of metal wires electrically connecting bonding pads, and several mounting solder balls attached to a lower surface of the second member of the multi-layer substrate under a solder resist, and bonding the multi-layer substrate. The pad overlapping portion is formed by forming a slot hole for wire bonding. The present invention uses a multi-layer substrate, and electrically connects the multi-layer substrate and the bonding pads of the chip using metal wires, thereby freely arranging the bonding pad positions of the chips without necessarily having to be located at the outer periphery. can do. Therefore, in the chip design, the position of the bonding pad can be arranged without constraints, that is, the design can be performed regardless of the design rule that the position of the bonding pad must be in a specific position in the chip design. The effect of an electrical characteristic improvement etc. can be acquired.
Description
본 발명은 반도체 패키지에 관한 것으로, 특히 소정의 회로 패턴을 갖는 다층 구조의 기판에 칩을 탑재하여 전기적으로 연결하고, 기판의 하면에 실장을 위한 다수개의 솔더 볼을 부착하여 구성하는 마이크로-볼 그리드 어레이 패키지(μ-BGA:Micro-Ball Grid Array)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, and in particular, a micro-ball grid configured by mounting a chip on a multi-layer substrate having a predetermined circuit pattern and electrically connecting the same, and attaching a plurality of solder balls for mounting on the bottom surface of the substrate. It relates to an array package (μ-BGA: Micro-Ball Grid Array).
일반적으로, 완성된 패키지의 크기가 칩 사이즈와 동일하거나, 또는 칩 사이즈보다 최대 1mm 가량 큰(또는 20% 정도 큰) 볼 그리드 어레이 타입의 패키지를 마이크로 볼 그리드 어레이 패키지라고 하고 있다.Generally, a ball grid array type package of which the size of the completed package is the same as the chip size or is up to 1 mm (or 20% larger) than the chip size is called a micro ball grid array package.
상기와 같은 마이크로 볼 그리드 어레이 패키지의 전형적인 한 예가 도 1에 나타나 있는 바, 이를 살펴보면 다음과 같다.A typical example of such a micro ball grid array package is shown in FIG. 1, which will be described below.
도 1은 일반적인 볼 그리드 어레이 패키지의 단면도로서, 도면에서 부호 1은 반도체 칩이고, 2는 인터페이서이며, 3은 상기 칩(1)과 인터페이서(2)를 전기적으로 접속하기 위한 탭 리드이고, 4는 솔더 볼이다.1 is a cross-sectional view of a typical ball grid array package, in which 1 is a semiconductor chip, 2 is an interface, 3 is a tab lead for electrically connecting the chip 1 and the interface 2, and 4 is It is a solder ball.
도시된 바와 같이, 상기 반도체 칩(1)의 액티브 영역에는 그 가장자리를 따라 수개의 본딩 패드(1a)가 일정간격을 유지하여 형성되어 있고, 이 본딩 패드(1a)의 내측으로 인터페이서(2)가 부착되어 있다.As shown in the drawing, several bonding pads 1a are formed in the active region of the semiconductor chip 1 at constant intervals, and the interface 2 is formed inside the bonding pads 1a. Attached.
상기 인터페이서(2)의 칩 접착면 반대면에는 소정의 회로 패턴(2a)이 형성되어 있으며, 이 회로 패턴(2a)과 칩(1)의 본딩 패드(1a)가 탭 리드(3)에 의해 연결되어 전기적인 접속 상태를 이루고 있다.A predetermined circuit pattern 2a is formed on the opposite side of the chip bonding surface of the interface 2, and the circuit pattern 2a and the bonding pad 1a of the chip 1 are connected by the tab lead 3. Electrical connection is achieved.
또한, 상기 인터페이서(2)의 회로 패턴(2a)은 여러개의 외부접속패드(2b)를 가지고 있으며, 이 외부접속패드(2b)에는 솔더 볼(4)가 각각 부착되어, 기판(도시되지 않음)에 실장할 수 있도록 이루어져 있다.In addition, the circuit pattern 2a of the interface 2 has a plurality of external connection pads 2b, and solder balls 4 are attached to the external connection pads 2b, respectively, to form a substrate (not shown). It is designed to be mounted on.
여기서, 상기 인터페이서(2)는 탄성 중합체, 예를 들면 일래스터머 컴파일런트(Elastomer compliant)가 사용되며, 플럭스 서킷 타입의 회로 패턴(2a)과, 골드 또는 알루미늄의 외부접속패드(2b)를 갖추고 있다. 또한 상기한 솔더 볼(4)은 니켈이 도금된 골드를 사용할 수도 있다.Here, the interface 2 is made of an elastomer, for example, elastomer compliant, and has a flux circuit type circuit pattern 2a and an external connection pad 2b of gold or aluminum. have. In addition, the solder ball 4 may use gold plated with nickel.
그러나, 상기한 바와 같은 일반적인 마이크로-볼 그리드 어레이 패키지에 있어서는, 외부와의 와이어 본딩을 위한 본딩 패드를 칩의 외곽에 배치하여야 하므로, 이러한 칩을 디자인하기 위해 회로상에 별도의 메탈 라인을 구성해야 하는 제한적 요소를 갖게 되는 바, 이와 같은 회로상의 디자인으로 인하여 칩 사이즈가 커지고 불필요한 회로의 연장으로 칩 특성이 변화될 소지가 있다. 또 종래의 패키지는 탭 리드를 사용함으로써 별도의 전용장비(탭 본더 등)가 필요하게 되는 등 제조 공정상의 어려움 및 많은 비용이 소요된다는 문제가 있었다.However, in the general micro-ball grid array package as described above, since a bonding pad for wire bonding with the outside must be disposed outside the chip, a separate metal line must be formed on the circuit to design such a chip. As a result of such a circuit design, the chip size is increased and chip characteristics may be changed due to unnecessary extension of the circuit. In addition, the conventional package has a problem in that the manufacturing process, such as the need for a separate dedicated equipment (tap bonder) by using the tab lead, the manufacturing process is difficult and costly.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 칩 패드의 위치에 관계없이 어떠한 경우의 칩도 패키징 할 수 있는 마이크로-볼 그리드 어레이 패키지를 제공하는데 그 목적이 있다.The present invention has been made in view of the above, and an object thereof is to provide a micro-ball grid array package capable of packaging a chip in any case regardless of the position of the chip pad.
본 발명의 다른 목적은, 금속 와이어를 이용하여 칩의 외부로의 전기적인 신호 전달 경로를 구성함으로써 패키지의 조립 공수 및 비용 절감을 도모할 수 있는 마이크로-볼 그리드 어레이 패키지를 제공하는데 있다.Another object of the present invention is to provide a micro-ball grid array package capable of reducing assembly time and cost by assembling an electrical signal transmission path to the outside of a chip using metal wires.
도 1은 일반적인 마이크로-볼 그리드 어레이 패키지의 한 예를 나타낸 단면도.1 is a cross-sectional view showing an example of a general micro-ball grid array package.
도 2 및 도 3은 본 발명에 의한 마이크로-볼 그리드 어레이 패키지를 설명하기 위한 도면으로써,2 and 3 are views for explaining a micro-ball grid array package according to the present invention,
도 2는 본 발명에 따른 패키지의 단면도이고,2 is a cross-sectional view of a package according to the present invention,
도 3은 도 2의 분해 단면도이다.3 is an exploded cross-sectional view of FIG. 2.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10:반도체 칩10a:본딩 패드10: semiconductor chip 10a: bonding pad
20:멀티-레이어 기판20a;슬롯 홀20: multi-layer substrate 20a; slot hole
21:제1부재22:제2부재21: first member 22: second member
30:금속 와이어40:솔더 볼30: metal wire 40: solder ball
50:접착 테이프60:솔더 레지스트50: adhesive tape 60: solder resist
70:언더-필 코팅체70: Under-fill coating
상기와 같은 목적을 달성하기 위한 본 발명에 의한 마이크로-볼 그리드 어레이 패키지는, 임의의 위치에 수개의 본딩 패드를 갖는 적어도 하나의 반도체 칩과, 상기 칩의 패드 형성면에 접착 테이프의 개재하에 부착되며 칩의 본딩 패드와 전기적으로 연결되는 신호 패턴을 갖는 제1부재와 이 제1부재의 신호 패턴과 연결되는 회로 패턴을 구비하여 제1부재에 부착되는 제2부재로 이루어지는 멀티-레이어 기판과, 상기 멀티-레이어 기판의 제1부재에 형성된 신호 패턴과 칩의 본딩 패드를 전기적으로 연결하는 수개의 금속 와이어와, 상기 멀티-레이어 기판의 제2부재 하면에 솔더 레지스트의 개재하에 부착되는 수개의 실장용 솔더 볼을 포함하여 구성되며, 상기 멀티-레이어 기판의 본딩 패드 중첩부에는 와이어 본딩을 위한 슬롯 홀이 형성되어 구성된 것을 특징으로 한다.The micro-ball grid array package according to the present invention for achieving the above object is attached to at least one semiconductor chip having a plurality of bonding pads in any position, and through the adhesive tape on the pad forming surface of the chip A multi-layer substrate comprising a first member having a signal pattern electrically connected to a bonding pad of a chip, and a second member attached to the first member having a circuit pattern connected to the signal pattern of the first member; Several metal wires electrically connecting the signal pattern formed on the first member of the multi-layer substrate and the bonding pads of the chip, and several mountings attached to the lower surface of the second member of the multi-layer substrate with solder resist interposed therebetween. It is configured to include a solder ball, the bonding pad overlapping portion of the multi-layer substrate is formed by forming a slot hole for wire bonding It is characterized by.
이와 같은 본 발명에 의한 마이크로-볼 그리드 어레이 패키지는, 멀티-레이어 기판을 사용하고, 이 멀티-레이어 기판과 칩의 본딩 패드를 금속 와이어를 이용하여 전기적으로 연결시키므로써, 칩의 본딩 패드 위치를 꼭 외곽에 위치시킬 필요없이 자유롭게 배치할 수 있다. 따라서 칩 디자인시 본딩 패드의 위치를 제약 요소없이 배치할 수 있으므로, 즉 칩 디자인에 있어서 본딩 패드의 위치가 특정한 위치에 있어야 하는 디자인 룰에 구애받지 않고 디자인을 할 수 있으므로 칩 크기의 축소 및 칩의 전기적인 특성 향상 등의 효과를 얻을 수 있다.The micro-ball grid array package according to the present invention uses a multi-layer substrate, and electrically connects the multi-layer substrate and the bonding pads of the chip with a metal wire, thereby adjusting the bonding pad position of the chip. It can be placed freely without having to be located outside. Therefore, in the chip design, the position of the bonding pad can be arranged without constraints, that is, the design can be performed regardless of the design rule that the position of the bonding pad must be in a specific position in the chip design. The effect of an electrical characteristic improvement etc. can be acquired.
[실시예]EXAMPLE
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.Best Mode for Carrying Out the Invention Preferred embodiments of the present invention will be described below with reference to the accompanying drawings.
첨부한 도 2는 본 발명에 의한 마이크로-볼 그리드 어레이 패키지의 구조를 보인 단면도이고, 도 3은 도 2의 분해 단면도로서, 도시된 바와 같이, 본 발명에 의한 마이크로-볼 그리드 어레이 패키지는 크게 하나의 반도체 칩(10)과, 상기 반도체 칩(10)에 부착되는 멀티-레이어 기판(20)과, 상기 멀티-레이어 기판(20)과 반도체 칩(10)을 전기적으로 연결하기 위한 다수의 금속 와이어(30)와, 상기 멀티-레이어 기판(20)에 부착되는 다수의 실장용 솔더 볼(40)을 포함하고 있다.2 is a cross-sectional view illustrating a structure of a micro-ball grid array package according to the present invention, and FIG. 3 is an exploded cross-sectional view of FIG. 2, and as shown, the micro-ball grid array package according to the present invention is largely one. A plurality of metal wires for electrically connecting the semiconductor chip 10, the multi-layer substrate 20 attached to the semiconductor chip 10, and the multi-layer substrate 20 and the semiconductor chip 10. 30 and a plurality of mounting solder balls 40 attached to the multi-layer substrate 20.
상기 반도체 칩(10)의 액티브 영역에는 다수의 본딩 패드(10a)가 임의의 위치에 배치되어 있고, 이 칩(10)의 패드 형성면에 인터페이서로서의 멀티-레이어 기판(20)이 접착 테이프(50)에 의해 부착되어 있다.In the active region of the semiconductor chip 10, a plurality of bonding pads 10a are disposed at arbitrary positions, and the multi-layer substrate 20 as an interfacer is formed on the pad forming surface of the chip 10 by an adhesive tape 50. ) Is attached.
상기 멀티-레이어 기판(20)은 상부의 제1부재(21)와 하부의 제2부재(22)가 서로 결합된 구조로 되어 있으며, 상기 제1부재(21)에는 칩의 본딩 패드와 금속 와이어(30)에 의해 전기적으로 연결되는 신호 패턴이 형성되어 있고, 제2부재(22)에는 상기 제1부재(21)의 신호 패턴과 연결되는 회로 패턴이 형성되어 있다.The multi-layer substrate 20 has a structure in which an upper first member 21 and a lower second member 22 are coupled to each other, and the first member 21 has a bonding pad and a metal wire of a chip. A signal pattern electrically connected by 30 is formed, and a circuit pattern connected to the signal pattern of the first member 21 is formed in the second member 22.
또한, 상기한 바와 같은 멀티-레이어 기판(20)의 본딩 패드와 중첩되는 부분에는 와이어 본딩을 위한 슬롯 홀(20a)이 형성되어 있고, 이 슬롯 홀(20a)의 위치에 금속 와이어(30)가 위치되어 칩의 본딩 패드(10a)와 멀티-레이어 기판(20)의 제1부재(21)에 형성되어 있는 신호 패턴을 전기적으로 접속시키고 있다.In addition, a slot hole 20a for wire bonding is formed in a portion overlapping the bonding pad of the multi-layer substrate 20 as described above, and the metal wire 30 is formed at the position of the slot hole 20a. It is positioned to electrically connect the bonding pad 10a of the chip and the signal pattern formed in the first member 21 of the multi-layer substrate 20.
또한, 상기 멀티-레이어 기판(20)의 제2부재(22)의 하면에는 솔더 레지스트(60)가 도포되어 있고, 이 솔더 레지스트(60)에 의해 다수개의 솔더 볼(40)이 기판상에 부착되어 있다.In addition, a solder resist 60 is applied to the lower surface of the second member 22 of the multi-layer substrate 20, and a plurality of solder balls 40 adhere to the substrate by the solder resist 60. It is.
이와 같은 본 발명에 사용되는 멀티-레이어 기판(20)은 스트립 또는 메트릭스 형태로 이루어져 작업성 및 생산성을 높일 수 있도록 되어 있다.The multi-layer substrate 20 used in the present invention is formed in a strip or matrix form to improve workability and productivity.
한편, 상기 접착 테이프(50)는 그의 칩 패드 위치가 기판의 슬롯 홀과 같은 형상으로 절단되어 있으며, 칩의 크기와 같은 크기로 형성되어 있다.On the other hand, the adhesive tape 50 has its chip pad position cut into the same shape as the slot hole of the substrate, and is formed in the same size as the size of the chip.
도면에서 미설명 부호 70은 언더-필 코팅체 또는 인캡슐레이터로서, 이는 반도체 칩(10)과 멀티-레이어 기판(20)과의 틈새를 막아 칩을 포함하는 내장물들을 보호하기 위함이다.In the drawing, reference numeral 70 denotes an under-fill coating or encapsulator, which is intended to protect the internal parts including the chip by closing a gap between the semiconductor chip 10 and the multi-layer substrate 20.
상기와 같이 된 본 발명에 의한 마이크로-볼 그리드 어레이 패키지의 제조방법은 다음과 같다.The manufacturing method of the micro-ball grid array package according to the present invention as described above is as follows.
스트립 타입의 멀티-레이어 기판(20)은 반도체 칩(10)의 와이어 본딩 패드 레이-아웃에 맞게 또, 와이어 본딩 패드가 보일 수 있도록 슬롯 홀을 형성하고, 제1부재에는 솔더 레지스트를 프린팅하여 도포함과 아울러 제2부재에는 신호 패턴을 형성한다. 여기서 신호 패턴은 와이어 본딩되는 부분과 솔더 볼이 마운팅되는 부분으로 구분되도록 하며, 패턴의 형성은 일반적인 볼 그리드 어레이 적층 기판 형성방법과 동일하게 한다. 그리고 와이어 본딩되는 부분과 솔더 볼이 마운팅되는 부분을 제외하고는 솔더 레지스트를 도포하여 절연시킨다.The strip-type multi-layer substrate 20 forms slot holes to match the wire bonding pad layout of the semiconductor chip 10 and to show the wire bonding pads, and prints and applies a solder resist to the first member. In addition, a signal pattern is formed on the second member. In this case, the signal pattern is divided into a portion to be wire-bonded and a portion to which solder balls are mounted, and the formation of the pattern is the same as a general ball grid array laminated substrate formation method. The solder resist is applied and insulated except for the portion where the wire is bonded and the portion where the solder ball is mounted.
이와 같이 제작된 멀티-레이어 기판(20)의 솔더 볼 마운팅 반대편에 칩 크기의 접착 테이프를 부착하고, 이 접착 테이프에 반도체 칩을 뒤집어 부착한다.A chip size adhesive tape is attached to the opposite side of the solder ball mounting of the multi-layer substrate 20 thus manufactured, and the semiconductor chip is inverted and attached to the adhesive tape.
상기와 같이 칩이 부착된 멀티-레이어 기판(20)의 신호 패턴과 칩의 본딩 패드를 금속 와이어를 이용하여 전기적으로 연결하는 와이어 본딩 공정을 진행한 후, 와이어 본딩된 칩과 멀티-레이어 기판(20)의 결합부를 에폭시계 레진인 언더-필 용액으로 코팅하여 와이어 및 노출된 칩의 표면을 덮어준다. 여기서 언더-필 용액은 모세관 현상에 의해 칩과 기판의 좁은 틈새가 채워지는데, 칩의 엔드 라인까지 용액이 채워질 수 있도록 용액의 양을 컨트롤한다. 이와 같이 언더-필 용액을 코팅한 다음에는 큐어링하여 용액을 경화시킨다.After the wire bonding process of electrically connecting the signal pattern of the chip-attached multi-layer substrate 20 and the bonding pad of the chip using a metal wire, the wire-bonded chip and the multi-layer substrate ( 20) is coated with an epoxy resin under-fill solution to cover the surface of the wire and the exposed chip. Here, the under-fill solution is filled with a narrow gap between the chip and the substrate by capillary action, and controls the amount of the solution so that the solution can be filled up to the end line of the chip. The under-fill solution is coated in this manner and then cured to cure the solution.
상기 공정후에는 멀티-레이어 기판(20)의 밑면에 형성된 솔더 볼 마운트부에 플럭스를 도팅하고 솔더 볼을 마운트한 후, 경화로를 통과시켜 솔더 볼을 부착시킨다.After the above process, the flux is doted into the solder ball mount formed on the bottom surface of the multi-layer substrate 20, the solder balls are mounted, and the solder balls are attached by passing through a curing furnace.
이후 멀티-레이어 기판(20)상에 설정되어 있는 절단 부분을 트림 시스템으로 절단하여 스트립 기판으로부터 제조 완료된 하나의 마이크로-볼 그리드 어레이 패키지를 분리한다.Thereafter, the cut portion set on the multi-layer substrate 20 is cut by a trim system to separate one manufactured micro-ball grid array package from the strip substrate.
이상에서 설명한 바와 같이, 본 발명에 의한 마이크로-볼 그리드 어레이 패키지는, 멀티-레이어 기판을 사용하고, 이 멀티-레이어 기판과 칩의 본딩 패드를 금속 와이어를 이용하여 전기적으로 연결시키므로써, 칩의 본딩 패드 위치를 꼭 외곽에 위치시킬 필요없이 자유롭게 배치할 수 있다. 따라서 칩 디자인시 본딩 패드의 위치를 제약 요소없이 배치할 수 있으므로, 즉 칩 디자인에 있어서 본딩 패드의 위치가 특정한 위치에 있어야 하는 디자인 룰에 구애받지 않고 디자인을 할 수 있으므로 칩 크기의 축소 및 칩의 전기적인 특성 향상 등의 효과를 얻을 수 있다.As described above, the micro-ball grid array package according to the present invention uses a multi-layer substrate, and electrically connects the multi-layer substrate and the bonding pads of the chip by using metal wires, The bonding pad position can be arranged freely without having to be located at the outside. Therefore, in the chip design, the position of the bonding pad can be arranged without constraints, that is, the design can be performed regardless of the design rule that the position of the bonding pad must be in a specific position in the chip design. The effect of an electrical characteristic improvement etc. can be acquired.
또, 본 발명은 스트립 또는 메트릭스 타입과 같은 멀티 형태의 기판을 사용함으로써 작업성 및 생산성의 향상을 도모할 수 있고, 와이어 본딩시 칩의 밑면을 직접 가열할 수 있으므로 와이어 본딩의 품질 향상 효과도 얻을 수 있다.In addition, the present invention can improve workability and productivity by using a multi-type substrate such as a strip or matrix type, and can also directly improve the bottom of the chip during wire bonding, thereby improving the quality of wire bonding. Can be.
또, 본 발명은 칩과 기판 사이에 모세관 현상을 이용하여 언더-필 코팅을 함으로써 패키지 내부의 보이드나 기판의 변형 문제를 제거할 수 있고, 싱글 또는 멀티 레이어라도 매우 얇은 기판을 적용함에 따라 패키지의 두께를 보다 얇게 할 수 있으며, 별도의 특수 장비, 즉 종래 구조에서의 탭 본더 등과 같은 장비가 필요없이 통상의 장비로 제조할 수 있으므로 패키지 조립의 공수 및 비용 절감을 도모할 수 있다는 등의 부수적인 효과도 있다.In addition, the present invention can eliminate the problem of voids and substrate deformation inside the package by under-fill coating using a capillary phenomenon between the chip and the substrate, and by applying a very thin substrate even in a single layer or multiple layers, It can be made thinner, and can be manufactured with conventional equipment without the need for a special equipment such as a tap bonder in a conventional structure, and thus, it is possible to save labor and cost of assembling a package. It also works.
이상에서는 본 발명에 의한 마이크로-볼 그리드 어레이 패키지를 실시하기 위한 하나의 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.Although one embodiment for carrying out the micro-ball grid array package according to the present invention has been illustrated and described above, the present invention is not limited to the above-described embodiment, and the gist of the present invention as claimed in the following claims. Various changes can be made by those skilled in the art without departing from the scope of the present invention.
Claims (2)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970020013A KR100248203B1 (en) | 1997-05-22 | 1997-05-22 | Micro ball grid array package |
| CN98108800A CN1201254A (en) | 1997-04-29 | 1998-04-29 | Packaged integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970020013A KR100248203B1 (en) | 1997-05-22 | 1997-05-22 | Micro ball grid array package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980084278A true KR19980084278A (en) | 1998-12-05 |
| KR100248203B1 KR100248203B1 (en) | 2000-03-15 |
Family
ID=19506703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970020013A KR100248203B1 (en) | 1997-04-29 | 1997-05-22 | Micro ball grid array package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100248203B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020058200A (en) * | 2000-12-29 | 2002-07-12 | 마이클 디. 오브라이언 | Semiconductor package and its molding method |
| KR20020069128A (en) * | 2001-02-23 | 2002-08-29 | 가부시끼가이샤 도시바 | Semiconductor device formed by mounting semiconductor chip on support substrate, and the support substrate |
| KR100825784B1 (en) * | 2006-10-18 | 2008-04-28 | 삼성전자주식회사 | Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof |
| KR101119708B1 (en) * | 2003-12-09 | 2012-03-19 | 프리스케일 세미컨덕터, 인크. | Land grid array packaged device and method of forming same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100391124B1 (en) * | 2001-05-18 | 2003-07-12 | 에쓰에쓰아이 주식회사 | Base of semiconductor package, semiconductor package using the same and method of manufacturing thereof |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07245360A (en) * | 1994-03-02 | 1995-09-19 | Toshiba Corp | Semiconductor package and its manufacture |
-
1997
- 1997-05-22 KR KR1019970020013A patent/KR100248203B1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020058200A (en) * | 2000-12-29 | 2002-07-12 | 마이클 디. 오브라이언 | Semiconductor package and its molding method |
| KR20020069128A (en) * | 2001-02-23 | 2002-08-29 | 가부시끼가이샤 도시바 | Semiconductor device formed by mounting semiconductor chip on support substrate, and the support substrate |
| KR101119708B1 (en) * | 2003-12-09 | 2012-03-19 | 프리스케일 세미컨덕터, 인크. | Land grid array packaged device and method of forming same |
| KR100825784B1 (en) * | 2006-10-18 | 2008-04-28 | 삼성전자주식회사 | Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100248203B1 (en) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100304681B1 (en) | Mold-bga-type semiconductor device and method for making the same | |
| KR100201924B1 (en) | Semiconductor device | |
| KR100224133B1 (en) | Semiconductor chip mounting method bonded to circuit board through bumps | |
| US6586274B2 (en) | Semiconductor device, substrate for a semiconductor device, method of manufacture thereof, and electronic instrument | |
| US5615089A (en) | BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate | |
| KR0152901B1 (en) | Plastic package and method for manufacture thereof | |
| US4949224A (en) | Structure for mounting a semiconductor device | |
| US6389689B2 (en) | Method of fabricating semiconductor package | |
| US5567656A (en) | Process for packaging semiconductor device | |
| US5612259A (en) | Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame | |
| KR20000059861A (en) | A wire arrayed chip size package and the fabrication method thereof | |
| KR20050022336A (en) | Semiconductor device | |
| US6046495A (en) | Semiconductor device having a tab tape and a ground layer | |
| US6037656A (en) | Semiconductor integrated circuit device having short signal paths to terminals and process of fabrication thereof | |
| JP3437477B2 (en) | Wiring board and semiconductor device | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| KR100248203B1 (en) | Micro ball grid array package | |
| US5701028A (en) | Semiconductor device having tab leads | |
| KR100337455B1 (en) | Semiconductor Package | |
| KR19990060856A (en) | Ball grid array package | |
| KR100218634B1 (en) | Bga package having a carrier frame | |
| KR100247641B1 (en) | Package and method of manufacturing the same | |
| JP2970595B2 (en) | BGA type semiconductor device | |
| JPH07226454A (en) | Semiconductor device | |
| KR100213435B1 (en) | Master electrode pad of semiconductor chip and tap package using it |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20141215 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 17 |
|
| LAPS | Lapse due to unpaid annual fee |