KR19980081663A - 장치의 규모나 처리시간 등을 대폭 증대시키지 않고 안전성을향상시킬 수 있는 암호처리 장치, 암호처리 방법, 암호처리프로그램을 기억한 기억매체 - Google Patents

장치의 규모나 처리시간 등을 대폭 증대시키지 않고 안전성을향상시킬 수 있는 암호처리 장치, 암호처리 방법, 암호처리프로그램을 기억한 기억매체 Download PDF

Info

Publication number
KR19980081663A
KR19980081663A KR1019980014499A KR19980014499A KR19980081663A KR 19980081663 A KR19980081663 A KR 19980081663A KR 1019980014499 A KR1019980014499 A KR 1019980014499A KR 19980014499 A KR19980014499 A KR 19980014499A KR 19980081663 A KR19980081663 A KR 19980081663A
Authority
KR
South Korea
Prior art keywords
data
block
encryption processing
processing
key
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019980014499A
Other languages
English (en)
Other versions
KR100477230B1 (ko
Inventor
오모리모토지
마쯔자키나쓰메
다테바야시마코토
마루야마마사카쓰
Original Assignee
모리시다요이치
마쯔시다덴키산교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시다요이치, 마쯔시다덴키산교가부시키가이샤 filed Critical 모리시다요이치
Publication of KR19980081663A publication Critical patent/KR19980081663A/ko
Application granted granted Critical
Publication of KR100477230B1 publication Critical patent/KR100477230B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0891—Revocation or update of secret information, e.g. encryption key update or rekeying
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0637—Modes of operation, e.g. cipher block chaining [CBC], electronic codebook [ECB] or Galois/counter mode [GCM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/50—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using hash chains, e.g. blockchains or hash trees

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Stored Programmes (AREA)

Abstract

입력 데이터에 따라 암호처리를 실시하여 출력 데이터를 생성하는 암호처리 장치에 있어서, 앞 데이터의 영향을 뒤 데이터에 미치기 위해 사용하는 연쇄 데이터(Chaining-data)를 기억하여 암호처리를 실시할 때마다 그 연쇄 데이터를 갱신하는 기억수단, 기억수단이 기억하는 연쇄 데이터를 입력 데이터에 융합(fuse)하여 융합 데이터를 생성하는 융합수단, 및 융합 데이터에 따라 주암호 처리를 실시하고 출력 데이터를 생성하여 출력 데이터를 생성할 때까지의 과정에서 생성되는 중간 데이터를 출력하는 주암호 처리수단을 포함하고, 기억수단은 주암호처리 수단이 출력하는 중간 데이터를 새로운 연쇄 데이터로서 자신이 기억하는 연쇄 데이터를 갱신하여 다음의 암호처리에 제공한다.

Description

장치의 규모나 처리시간 등을 대폭 증대시키지 않고 안전성을 향상시킬 수 있는 암호처리 장치, 암호처리 방법, 암호처리 프로그램을 기억한 기억매체
본 발명은 비밀키에 따라, 피암호처리 데이터를 블록 단위로 암호화 또는 복호화하는 암호처리 장치, 암호처리 방법, 암호처리 프로그램을 기억한 기억매체에 관한 것으로서, 특히 장치의 규모나 처리시간 등을 대폭 증대시키지 않고 안정성을 향상시키는 기술에 관한 것이다.
최근, 디지털 통신에 의한 송금이나 온갖 정보의 통신이 보급됨에 따라, 통신되는 중요한 정보를 제 3자에 의한 도청이나 개찬(改竄)으로부터 지키는, 안정성을 향상시키기 위한 기술에 대한 필요성이 높아지고 있다. 안정성을 향상시키기 위한 유효한 기술의 하나로 암호(cryptography)가 있다.
암호를 이용하여 통신하는 시스템에서는, 원래의 통신문을 평문(plain text)이라 하고, 그 의미 내용이 제 3자가 알기 어려운 형태로 변환된 것을 암호문(cryptogram)이라 한다. 또한, 이 변환을 암호화(encryption)라 하고, 반대로 암호문을 원래의 평문으로 복원하는 역변환을 복호화(decryption)라 한다.
암호화 및 복호화의 변환 내용은 알고리즘(algorithm)과 그 패러미터가 되는 키(key)에 의해 특정된다. 알고리즘은 복수의 변환으로 이루어지는 변환의 족(family)을 특정하고, 키는 그 족 중 하나의 변환을 특정한다. 통상, 장치의 고정 부분에 대응하는 것이 알고리즘이고, 하나의 장치에서 수시로 교체되는 것이 키이다.
암호문은 도청(eavesdrop)되는 것을 전제로 하고 있다. 도청자 등이 알고리즘이나 키의 정보를 가지지 않고 평문 등으로 복호하고자 하는 것을 암호해독(cryptanalysis)이라 한다.
암호를 해독하고자 하는 사람(이하, 「암호해독자(cryptanalyst)」라 함)은 암호문을 이미 안다는 전제로 암호해독을 행한다.
기본적으로 암호문으로부터만 비밀의 평문이나 키를 결정하는 해독법을 「암호문 단독 공격(ciphertext-only attack)」이라 한다. 또한, 몇 개의 불특정한 암호문과 평문의 쌍으로부터 비밀의 키를 결정하여, 임의의 암호문에 대응하는 평문을 결정하는 해독법을 「기지(旣知)의 평문공격(known-plaintext attack)」이라 한다.
암호의 예 중 하나로, 의사난수(疑似亂數) 가산형 암호가 있다.
이 암호는 동일한 키를 송신자와 수신자가 비밀로 공유하여, 각각 같은 알고리즘을 갖는 난수발생기를 이용하여 이 키를 시드(seed)로서 소정의 비트수(이하, 「블록」이라 함)의 난수를 발생시켜, 송신자측에 의한 암호화에서는, 블록 단위로 이 난수와 평문을 대응하는 비트마다 배타적 논리합의 연산을 행함으로써 암호문을 생성하고, 수신자측에 의한 복호화에서는, 블록 단위로 이 난수와 암호문을 대응하는 비트마다 배타적 논리합의 연산을 행함으로써 평문을 생성한다.
여기에서, 블록 단위의 평문을 「M」, 블록 단위의 암호문을 「C」, 이 난수를 「R」, 대응하는 비트마다의 배타적 논리합의 연산을 「(+)」로 하면, 암호화는 이하의 수학식 1이고, 복호화는 이하의 수학식 2로 나타낼 수 있다.
C = M (+) R
M = C (+) R
이 암호의 문제점은, 「기지의 평문공격」에 대단히 약한 것이다.
예를 들면, 각각 1 블록의 평문과 암호문의 페어가 기지이면, 이하의 수학식 3 에서 난수(R)가 판명되므로 다른 모든 평문을 해독할 수 있다.
R = M (+) C
따라서, 암호해독자는 기지의 평문공격에 의해, 의사난수 가산형 암호를 매우 용이하게 해독할 수 있다.
기지의 평문공격에 따라서 비교적 용이하게 해독되지 않는 암호의 예로, DES(Data Encryption Standard)나 FEAL(Fast Data Encipherment Algorithm)이 있다. 이들에 대해서는「암호이론입문」(강본영사(岡本榮司) 저 : 공립출판(共立出版) 발행)에 상세히 설명되어 있다.
이들 암호는, 64비트를 l블록으로 하고, 블록 단위에서 강력히 데이터를 교란시킨다. 예를 들면, DES의 알고리즘은, 전치(轉置)(transposion)와 환자(換子)(substitution)를 조합한 처리를 16단 반복한다.
DES를 암호해독이나 능동적인 부정행위에 대하여 강력히 대처하기 위해, 암호문 블록 연쇄방식(Cipher Block Chaining)(이하, 줄여서 「CBC 모드」라 함)이 고안되어 있다. CBC 모드는 「현대암호이론」(지야신일(池野信一), 소산겸이(小山謙二) 저 : 일본국 전자정보통신학회 발행) p66∼67에 상세히 설명되어 있다.
도 1은 종래의 CBC 모드를 실현하는 암호화장치(30)의 구성을 도시한 도면이다.
암호화장치(30)는 배타적 논리합부(301), 데이터 암호화부(302) 및 레지스터(303)로 구성된다.
레지스터(303)는 직전에 암호화한 1 블록의 암호문을 보관한다. 또, 최초의 블록을 암호화할 때는 1 블록의 초기값 IV(Initial Value)가 설정되어 있다.
배타적 논리합부(301)는 레지스터(303)가 보관하기 직전의 1 블록의 암호문과 다음에 암호화할 1 블록의 평문을 대응하는 비트마다 배타적 논리합의 연산을 행하여, 데이터 암호화부(302)로 넘긴다. 또, 최초의 블록을 암호화할 때는 초기값 IV와 최초의 1 블록의 평문을, 대응하는 비트마다 배타적 논리합의 연산을 행한다.
데이터 암호화부(302)는, 64비트의 키 데이터에 따라, 배타적 논리합부(301)로부터 받은 64비트의 데이터를 DES의 알고리즘으로 암호화한다.
이 암호화장치(30)는 블록단위로 초기값 IV와 최초의 1 블록의 평문을, 대응하는 비트마다 배타적 논리합의 연산을 행하여, 64비트의 키 데이터에 따라 암호화하여 1 블록의 암호문을 생성하고, 또 이 암호문과 다음 블록의 평문을, 대응하는 비트마다 배타적 논리합의 연산을 행하여 다음 암호화의 입력으로 한다.
블록 단위의 평문을 Mi, 블록 단위의 암호문을 Ci(i는 블록번호 : i = 2, 3, …)으로 하고, 64비트의 키 데이터를 K, 키 데이터 K를 이용한 암호화를 Ek로 하여 대응하는 비트마다의 배타적 논리합의 연산을 「(+)」로 하면, CBC 모드는 이하의 수학식 4, 수학식 5로 나타낼 수 있다.
C1 = Ek (Ml (+) IV)
Ci = Ek (Mi (+) Ci-1) (i = 2, 3, …)
CBC 모드에서는, 각 Ci는 Ci보다 전의 모든 암호문 데이터에 의존하고 있으므로, 평문의 통계적인 특징은 교란된다.
따라서, 암호해독이나 능동적인 부정행위에 대하여 강하게 되어 있다.
이상과 같은 DES, FEAL 및 DES에서의 CBC 모드 등의 문제점은, 알고리즘이 공유로 되어 있고 키의 길이가 한정되어 있으므로, 「기지의 평문공격」에서, 모든 키를 샅샅이 사용하여 암호화해 봄으로써, 언젠가 반드시 맞는 키가 발견되는 것이다. 또, DES의 키의 길이는, 상술한 바와 같이 64비트지만 패리티 비트가 8비트 있으므로 유효한 길이는 56비트이고, 키가 취할 수 있는 수는 2의 56승개이다.
DES와 같은 56비트 정도의 키의 길이에서는, 방대한 비용이 들지만 현재의 기술 수준으로 모든 암호에 의한 해석이 가능하다는 가설이 있다. 그러나, 독립적인 복수의 키를 이용하여 다중으로 암호화하면 모든 암호에 대한 해석은 현재의 기술 수준으로서는 불가능하다.
그렇지만, 컴퓨터의 처리능력이 최근 십수년 동안 매우 급격히 향상된 점을 감안하면, 아무리 다중으로 암호화하려고 해도 이후 모든 암호에 대한 해독이 가능해질 것은 물론이다.
또한, 다중으로 암호화할수록 안전성도 향상되지만, 단순히 종래의 장치를 다중으로 암호화하도록 변경하면 장치의 규모나 처리시간 등이 대폭 증대되므로, 그다지 바람직하지 못하다.
다중으로 암호화하지 않고 CBC 모드 등의 안전성을 향상시키는 종래의 기술은 일본국 특개소 52-130504호 공보(암호처리 장치), 일본국 특공평 8-12537호 공 보(암호화 장치)에 개시(開示)되어 있다. 전자는 암호문 등의 암호처리결과에 따라 다음 암호처리에서 이용하는 키 데이터를 갱신한다. 후자는 미리 암호키로부터 복수의 중간키를 생성하고 기억하여 각 중간키를 이용한 비트변환을 각각 행함으로써 생성한 각 중간키 갱신정보에 따라 각 중간키를 각각 갱신한다.
그렇지만, 상기 종래의 암호처리 장치 등에서는 충분히 안전성이 확보되었다고 단언할 수는 없고, 보다 나은 안전성의 향상이 요구되고 있다.
따라서, 본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 장치 규모나 처리시간 등을 대폭 증대시키지 않으면서 안전성을 향상시킬 수 있는 암호처리 장치, 암호처리 방법, 암호처리 프로그램을 기억한 기억매체를 제공하기 위한 것이다.
도 1은 종래의 CBC 모드를 실현하는 암호화장치(30)의 구성도.
도 2는 본 발명의 제 1 실시예에서의 암호통신 시스템의 구성도.
도 3은 본 발명의 제 1 실시예에서의 데이터 암호화장치(10)의 상세한 구성도.
도 4는 제 1∼제 8 암호화부(105a∼105h)의 상세한 구성도.
도 5는 함수 「f」를 계산하는 부분의 상세한 구성도.
도 6은 선택함수(S1∼S8)의 환자표(換子表)를 도시한 도면.
도 7은 본 발명의 제 1 실시예에서의 단수(端數) 데이터 처리부(106)의 상세한 구성도.
도 8은 본 발명의 제 1 실시예에서의 데이터 복호화장치(20)의 상세한 구성도.
도 9는 본 발명의 제 1 실시예에서의 단수 데이터 처리부(206)의 상세한 구성도.
도 10은 본 발명의 제 1 실시예의 데이터 암호화장치(10)에서의 암호화처리의 흐름도.
도 11은 본 발명의 제 1 실시예의 데이터 복호화장치(20)에서의 암호화처리의 흐름도.
도 12는 본 발명의 제 2 실시예에서의 데이터 암호화장치(10)의 상세한 구성도.
도 13은 본 발명의 제 2 실시예에서의 데이터 복호화장치(20)의 상세한 구성도.
도 14는 본 발명의 제 2 실시예의 데이터 암호화장치(10)에서의 암호화처리의 흐름도.
도 15는 본 발명의 제 2 실시예의 데이터 복호화장치(20)에서의 암호화처리의 흐름도.
도 16은 본 발명의 제 3 실시예에서의 데이터 암호화장치(10)의 상세한 구성도.
도 17은 본 발명의 제 3 실시예에서의 데이터 복호화장치(20)의 상세한 구성도.
도 18은 본 발명의 제 3 실시예의 데이터 암호화장치(10)에서의 암호화처리의 흐름도.
도 19는 본 발명의 제 3 실시예의 데이터 복호화장치(20)에서의 암호화처리의 흐름도.
도 20은 본 발명의 제 4 실시예에서의 데이터 암호화장치(10)의 상세한 구성도.
도 21은 본 발명의 제 4 실시예에서의 데이터 복호화장치(20)의 상세한 구성도.
도 22는 본 발명의 제 4 실시예의 데이터 암호화장치(10)에서의 암호화처리의 흐름도.
도 23은 본 발명의 제 4 실시예의 데이터 복호화장치(20)에서의 암호화처리의 흐름도.
도 24는 본 발명의 제 5 실시예에서의 데이터 암호화장치(10)의 상세한 구성도.
도 25는 본 발명의 제 5 실시예에서의 데이터 복호화장치(20)의 상세한 구성도.
도 26은 본 발명의 제 5 실시예의 데이터 암호화장치(10)에서의 암호화처리의 흐름도.
도 27은 본 발명의 제 5 실시예의 데이터 복호화장치(20)에서의 암호화처리의 흐름도.
도 28은 본 발명의 제 6 실시예에서의 데이터 암호화장치(10)의 상세한 구성도.
도 29는 본 발명의 제 6 실시예에서의 데이터 복호화장치(20)의 상세한 구성도.
도 30은 본 발명의 제 6 실시예의 데이터 암호화장치(10)에서의 암호화처리의 흐름도.
도 31은 본 발명의 제 6 실시예의 데이터 복호화장치(20)에서의 암호화처리의 흐름도.
도 32는 본 발명의 제 7 실시예에서의 데이터 암호화장치(10)의 상세한 구성도.
도 33은 본 발명의 제 7 실시예에서의 데이터 복호화장치(20)의 상세한 구성도.
도 34는 본 발명의 제 7 실시예의 데이터 암호화장치(10)에서의 암호화처리의 흐름도.
도 35는 본 발명의 제 7 실시예의 데이터 복호화장치(20)에서의 암호화처리의 흐름도.
도 36은 본 발명의 제 8 실시예에서의 데이터 암호화장치(10)의 상세한 구성도.
도 37은 본 발명의 제 8 실시예에서의 데이터 복호화장치(20)의 상세한 구성도.
도 38은 본 발명의 제 8 실시예의 데이터 암호화장치(10)에서의 암호화 처리의 흐름도.
도 39는 본 발명의 제 9 실시예에서의 데이터 암호화장치(10)의 상세한 구성도.
도 40은 본 발명의 제 9 실시예에서의 데이터 복호화장치(20)의 상세한 구성도.
도 41은 본 발명의 제 10 실시예에서의 데이터 암호화장치(10)의 상세한 구성도.
도 42는 본 발명의 제 10 실시예에서의 데이터 암호화장치(20)의 상세한 구성도.
도 43은 본 발명의 제 10 실시예의 데이터 암호화장치(10)에서의 암호화처리의 흐름도.
도 44는 본 발명의 제 10 실시예의 데이터 복호화장치(20)에서의 암호화처리의 흐름도.
도 45는 본 발명의 제 11 실시예에서의 데이터 암호화장치(10)의 상세한 구성도.
도 46은 본 발명의 제 11 실시예에서의 데이터 복호화장치(20)의 상세한 구성도.
도 47은 본 발명의 제 11 실시예의 데이터 암호화장치(10)에서의 암호화처리의 흐름도.
도 48은 본 발명의 제 11 실시예의 데이터 암호화장치(20)에서의 암호화처리의 흐름도.
도 49는 본 발명의 제 12 실시예에서의 단수 데이터 처리부(106)의 상세한 구성도.
도 50은 본 발명의 제 12 실시예의 데이터 암호화장치(10)에서의 단수 데이터처리의 흐름도.
상기 목적을 달성하기 위하여, 본 발명에 관한 암호처리 장치는, 입력 데이터에 기초해서 암호처리를 실시하여 출력 데이터를 생성하는 암호처리 장치로서, 앞의 암호처리의 영향을 뒤의 암호처리에 미치게 하기 위하여 이용하는 연쇄 데이터(Chaining-data)를 기억하여 암호처리를 실시할 때마다 그 연쇄 데이터를 갱신하는 기억수단, 기억수단이 기억하는 연쇄 데이터를 입력 데이터에 융합하여(fuse) 융합 데이터를 생성하는 융합수단, 및 융합데이터에 기초해서 주암호처리를 실시하여 출력 데이터를 생성하고 출력 데이터를 생성할 때까지의 과정에서 생성되는 중간 데이터를 출력하는 주암호 처리수단을 포함하며, 기억수단은 주암호 처리수단이 출력하는 중간 데이터를 새로운 연쇄 데이터로서 자신이 기억하는 연쇄 데이터를 갱신하여 다음의 암호처리에 제공하도록 하고 있다.
이 구성에 의하면, 암호처리를 실시하는 과정에서 생성되는 중간 데이터를 연쇄 데이터로서 기억하고, 뒤의 암호처리시 키 데이터 또는 피암호처리 데이터 등의 입력 데이터에 융합하여 암호처리를 실시할 때 그 연쇄 데이터를 갱신하므로, 각 출력 데이터는 자신보다도 앞의 모든 데이터에 의존하게 되고, 평문의 통계적인 특징은 각 연쇄 데이터에 의해서 교란되어, 장치 규모나 처리시간 등을 그다지 증대시키지 않음에도 불구하고 암호 해독이 어렵게 된다. 또한, 암호해독자는 암호문과 평문의 페어를 제공받을 수 있다고 해도, 암호처리에 이용된 연쇄 데이터를 제공받을 수 있는 것은 사실상 불가능하고, 더욱이, 연쇄 데이터를 생성하는 알고리즘이나 연쇄 데이터의 초기값은 비공개이므로, 「기지의 평문공격」에 의한 암호해독은 더욱 어렵게 되고, 모든 암호에 대한 해독도 곤란해진다.
따라서, 장치 규모나 처리시간 등을 대폭 증대시키지 않고 안전성을 향상시킬 수 있다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
( 실시예 )
제 1 실시예
본 발명의 제 1 실시예는, 키 데이터에 의해 특정되는 암호화처리 또는 복호화처리(암호화처리 또는 복호화처리를 함께 「암호처리」라 함)를 실시하여, 평문 데이터로부터 암호문 데이터를 생성하는 암호화장치와 암호문 데이터로부터 평문 데이터를 생성하는 복호화장치(암호화장치 또는 복호화장치를 함께 「피암호처리 데이터로부터 출력 데이터를 생성하는 암호처리 장치」라 함)로서, 블록 단위로 암호처리를 실시할 때 1 블록의 출력 데이터를 생성하기까지의 암호처리를 실시하는 과정에서 생성되는 중간 블록을 연쇄 블록으로서 기억하고, 다음 블록의 암호처리를 실시할 때 기억하는 연쇄 블록을 키 데이터에 융합하는 암호처리 장치이다.
구성
( 암호 통신시스템의 구성 )
도 2는 본 발명의 제 1 실시예에서의 암호 통신시스템의 구성을 도시한 도면이다. 이 암호 통신시스템은, 평문 데이터를 암호화하여 송신하는 송신기(1) 및 암호문 데이터를 수신하여 복호하는 수신기(2)로 구성된다. 또, 송신기(1)로부터 수신기(2)로 암호문 데이터를 전송하는 전송로(3)를 같은 도면 상에 도시하다.
송신기(l)는 도 2에 도시한 바와 같이 데이터 암호화장치(10) 및 송신부(11)를 구비한다.
데이터 암호화장치(10)는, 평문 데이터를 입수하여 미리 설정된 키 데이터에 따라, 소정수의 비트로 이루어지는 블록마다 소정의 알고리즘에 따라 암호화함으로써, 입수한 평문 데이터로부터 암호문 데이터를 생성한다. 여기에서 이용한 키 데이터는 미리 송신기(1)와 수신기(2)가 비밀로 공유하는 것이고, 소정의 알고리즘은 장치 고유의 것으로, 변환의 족(family)을 특정하고, 이 키 데이터에 의해 그 족 중의 하나의 변환이 특정된다. 또한 평문 데이터는 음성, 화상 정보 및 문자코드 등을 디지털 부호화한 디지털 정보이다. 여기에서는, 소정수의 비트로 이루어지는 1 블록을, 예를 들면 64비트로서 설명한다.
송신부(11)는 암호문 데이터를 변조하여 증폭 등을 실시한 송신 데이터를 전송로(3)에 송출한다.
수신기(2)는, 도 2에 도시한 바와 같이, 데이터 복호화장치(20) 및 수신부(21)를 구비한다.
수신부(21)는 전송로(3)를 통해 송신 데이터를 수신하여 복조 등을 실시한 암호문 데이터를 데이터 복호화장치(20)에 넘긴다.
데이터 복호화장치(20)는 키 데이터에 따라 블록마다 소정의 알고리즘에 따라 복호화함으로써 암호문 데이터로부터 평문 데이터를 생성한다.
( 데이터 암호화장치(10)의 구성 )
도 3은, 본 발명의 제 1 실시예에서의 도 2에 도시한 데이터 암호화장치(10)의 상세한 구성도이다.
이 데이터 암호화장치(10)는, 블록분할부(101), 블록기억부(102), 키 데이터 융합부(103), 부분 키 생성부(104), 제 1∼제 8 암호화부(105a∼105h), 단수(端數) 데이터 처리부(106) 및 블록결합부(107)로 구성된다.
도 1에 도시한 종래의 암호화장치(30)와 도 3에 도시한 본 발명의 제 1 실시예에서의 데이터 암호화장치(10)의 관계는, 배타적 논리합부(301)는 키 데이터 융합부(103)와 대응하고, 데이터 암호화부(302)는 블록분할부(101), 부분 키 생성부(104), 제 1∼제 8 암호화부(105a∼105h), 단수 데이터 처리부(106) 및 블록결합부(107)와 대응하며, 레지스터(303)는 블록기억부(102)와 대응한다.
블록분할부(101)는, 입수한 평문 데이터를 64비트로 이루어지는 평문 데이터의 1 블록(이하, 「평문 블록」이라 함) 단위로 분할하여, 순서대로 제 1 암호화부(105a)로 넘기고, 마지막으로 64비트에 미치지 않는 단수 평문 데이터가 생긴 경우는, 그 단수 평문 데이터를 단수 데이터 처리부(106)로 넘긴다. 여기에서는, 일례로서, 200비트의 평문 데이터를 입수하여, 선두로부터 1∼64비트의 제 1 평문 블록, 65∼128비트의 제 2 평문 블록, 129∼192비트의 제 3 평문 블록 및 193∼200비트의 단수 평문 데이터로 분할하고, 순서대로 제 1∼제 3 평문 블록을 제 1 암호화부(105a)로, 단수 평문 데이터를 단수 데이터 처리부(106)로 넘기게 한다.
블록기억부(102)는 블록분할부(101)가 분할한 각 블록을 처리할 때, 뒤의 블록에 앞의 블록의 영향을 미치게 하기 위하여 이용하는 연쇄 블록을 기억한다. 또, 최초의 블록을 처리할 때는 미리 연쇄 블록의 초기값 IV가 기억된다.
키 데이터 융합부(103)는 블록기억부(102)에 기억된 연쇄 블록을 키 데이터에 융합하여 융합 키 데이터를 생성한다. 여기에서는, 미리 설정된 64비트의 키 데이터를 입수하여, 제 l 평문 블록을 처리할 때는 64비트의 연쇄 블록의 초기값 IV와 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행하고, 제 2∼제 3 평문 블록을 처리할 때는 제 1∼제 2 평문 블록의 처리시에 생성된 64비트의 연쇄 블록과 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행한다.
부분 키 생성부(104)는 키 데이터 융합부(103)가 생성한 융합 키 데이터로부터 암호화부의 수에 해당하는 수의 부분 키를 생성한다. 여기에서는, 64비트의 융합 키 데이터로부터 48비트의 부분 키를 8개 생성한다.
제 1 암호화부(105a)는 제 1 부분 키에 따라 평문 블록으로부터 제 1 중간 블록을 생성한다.
제 2∼제 7 암호화부(105b∼105g)는 각각 제 2∼제 7 부분 키에 따라 제 1∼제 6 중간 블록으로부터 제 2∼제 7 중간 블록을 생성한다.
제 8 암호화부(105h)는 제 8 부분 키에 따라 제 7 중간 블록으로부터 암호문 데이터의 1 블록(이하, 「암호문 블록」이라 함)을 생성한다.
제 1∼제 8 암호화부(105a∼105h)는 모두 같은 구조를 가지며 48비트의 부분 키에 의해 특정된 변환에 의해, 64비트의 입력 중의 하위 32비트를 이용하여 상위 32비트를 변환하고, 상위 32비트와 하위 32비트를 교체하는 변환을 각각 직렬로 행하고, 이 변환을 합계로 8단 행한다. 여기에서는, 제 l∼제 3 평문 블록으로부터 각각 대응하는 제 1∼제 7 중간 블록과 제 1∼제 3 암호문 블록을 생성한다.
도 4는 제 1∼제 8 암호화부(105a∼105h)의 상세한 구성을 도시한 도면이다.
64비트의 평문 블록은 상위 32비트와 하위 32비트로 분할되고, 이들의 상위를 H0, 하위를 L0으로 하고, 제 n 암호화부의 입력을 ｛H(n-1), L(n-1)｝, 출력을 (Hn, Ln)으로 하면, Hn, Ln은 이하의 수학식 6, 수학식 7로 나타낸다.
Hn = L(n-1)
Ln = H(n-1) (+) f ｛L(n-1), Kn｝
여기에서, 「(+)」는 대응하는 비트마다의 배타적 논리합의 연산을 의미하며, 「Kn」은 제 n 암호화부에 입력되는 48비트의 부분 키이고, 「f」는 L(n-1)과 Kn을 이용하여 32비트의 데이터를 출력하는 함수이다.
도 5는, 함수 「f」를 계산하는 부분의 상세한 구성도이다.
32비트의 L(n-1)은 이하의 (표1)에 도시한 확대전치(E)에 의해, 48비트로 확대되어 줄이 바뀐다.
표 중의 수치는 입력 비트가 치환되는 새로운 비트 위치를 나타내고, 예를 들면, 입력의 32비트째는 출력의 제 1 비트째와 제 47 비트째에, 입력의 1비트째는 출력의 제 2 비트째와 제 48 비트째로 치환된다.
이 48비트와, 48비트의 부분 키 Kn을 대응하는 비트마다 배타적 논리합(EXOR)의 연산을 행하고, 그 결과를 6비트씩 8조로 분할하여 선택함수 S1∼S8의 8개에 각각 입력한다.
선택함수 S1∼S8(S 박스라고도 함)는 6비트를 입력하여 4비트를 출력하는 함수이고, 그 처리내용은 환자표(換字表)로 나타낼 수 있다.
도 6은 선택함수 S1∼S8의 환자표를 도시한 도면이다.
하나의 선택함수에는 0∼15까지의 숫자가 64개 있고 4행 16열로 나열되어 있다.
입력되는 6비트 중의 최초와 최후의 비트가 이 환자표의 행을 특정하고, 최초와 최후를 제외한 4비트가 열을 특정한다.
예를 들면, 선택함수 S1에「O11011」을 입력하면, 최초의 비트 「O」과, 최후의 비트 「1」로부터 2행째로 특정하고, 최초와 최후를 제외한 4비트 「1101」로부터 14열째로 특정한다. 그리고, 선택함수 S1의 환자표의 2행 14열이 「5」이므로 「010l」을 출력한다.
8개의 선택함수 Sl∼S8이 출력하는 합계 32비트(4비트×8 = 32비트)의 출력은 이하의 표 2에 나타내는 전치(P)를 행하여 「f{L(n-1), Kn}」의 출력으로 된다.
표 중의 수치는 입력 비트가 치환되는 새로운 비트 위치를 나타내고, 예를 들면, 입력의 16비트째는 출력의 제 1 비트째에, 입력의 7비트째는 출력의 제 2 비트번째로 치환된다.
블록기억부(102)는 블록갱신 기능을 구비하며, 제 4 암호화부(105d)가 제 4 중간 블록을 생성할 때마다 이 제 4 중간 블록을 새로운 연쇄 블록으로서 기억하는 연쇄 블록을 갱신하여 다음 블록을 처리할 때 이용한다. 여기에서는, 미리 64비트의 초기값 IV이 기억되고, 이 초기값 IV가 제 1 평문 블록을 처리할 때 이용되어, 이 처리시 생성된 제 4 중간 블록을 새로운 연쇄 블록으로서 갱신한다. 다음으로 제 1 평문 블록의 처리시 갱신한 연쇄 블록이 제 2 평문 블록을 처리할 때 이용되고, 이 처리시 생성된 제 4 중간 블록을 새로운 연쇄 블록으로서 갱신한다. 다음으로, 제 2 평문 블록의 처리시 갱신한 연쇄 블록이 제 3 평문 블록을 처리할 때 이용되고, 이 처리시 생성된 제 4 중간 블록을 새로운 연쇄 블록으로서 갱신한다. 마지막으로, 제 3 평문 블록의 처리시 갱신한 연쇄 블록이 단수 평문 데이터를 처리할 때 이용된다.
단수 데이터 처리부(106)는 블록분할부(101)로부터 단수 평문 데이터를 수취하고, 블록기억부(l02)에 기억된 연쇄 블록에 따라 단수 평문 데이터로부터 단수 평문 데이터와 같은 비트수의 단수 암호문 데이터를 생성하는 것이며, 데이터 정합부(106a) 및 단수 데이터 융합부(106b)를 포함한다.
도 7은 본 발명의 제 1 실시예에서의 도 3에 도시한 단수 데이터 처리부(106)의 상세한 구성도이다.
데이터 정합부(106a)는 블록기억부(102)에 기억된 연쇄 블록으로부터 단수 평문 데이터와 같은 비트수의 단수 연쇄 데이터를 생성한다. 여기에서는, 단수 평문 데이터가 8비트이므로, 블록기억부(102)에 기억된 연쇄 블록의, 예를 들면 상위 8비트로 구성되는 단수 연쇄 데이터를 생성한다.
단수 데이터 융합부(106b)는 단수 연쇄 데이터를 단수 평문 데이터에 융합한다. 여기에서는, 8비트의 단수 연쇄 데이터와 8비트의 단수 평문 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행하여 8비트의 단수 암호문 데이터를 생성한다.
블록결합부(107)는 제 8 암호화부(105h)가 생성한 각 암호문 블록 및 단수 데이터 처리부(106)가 생성한 단수 암호문 데이터를 결합하여 암호문 데이터를 생성한다. 여기에서는, 각 64비트의 제 1∼제 3 암호문 블록 및 8비트의 단수 암호문 데이터를 결합하여 200비트의 암호문 데이터를 생성한다.
또, 블록기억부(102)는 연쇄 블록을 제 4 암호화부(105d)가 생성한 제 4 중간 블록에 갱신하였지만, 이것은 그저 일례이고, 처리과정에서 생성한 중간 블록이면 어느것이라도 되므로, 제 1∼제 7 암호화부(105a∼105g)가 생성한 제 1∼제 7 중간 블록 중의 별도의 하나로 갱신하는 것이어도 된다.
( 데이터 복호화장치(20)의 구성 )
도 8은 본 발명의 제 1 실시예에서의 도 2에 도시한 데이터 복호화장치(20)의 상세한 구성도이다.
이 데이터 복호화장치(20)는 블록분할부(201), 블록기억부(202), 키 데이터 융합부(203), 부분 키 생성부(204), 제 l∼제 8 복호화부(205a∼205h), 단수 데이터 처리부(206) 및 블록결합부(207)로 구성된다.
도 1에 도시한 암호화장치(30)와 도 8에 도시한 데이터 복호화장치(20)의 관계는 배타적 논리합부(301)가 키 데이터 융합부(203)와 대응하고, 데이터 암호화부(302)는 블록분할부(201), 부분 키 생성부(204), 제 1∼제 8 복호화부(205a∼205h), 단수 데이터 처리부(206) 및 블록결합부(207)와 대응하며, 레지스터(303)는 블록기억부(202)와 대응한다.
블록분할부(201)는 입수한 암호문 데이터를 64비트로 이루어지는 블록으로 분할하여 제 1 복호화부(205a)에 넘기고, 마지막으로 64비트가 되지 않은 단수 암호문 데이터가 생긴 경우는, 그 단수 암호문 데이터를 단수 데이터 처리부(206)로 넘긴다. 여기에서는, 일례로서 200비트의 암호문 데이터를 입수하여, 선두로부터 1∼64비트의 제 1 암호문 블록, 65∼128비트의 제 2 암호문 블록, 129∼192비트의 제 3 암호문 블록 및 193∼200비트의 단수 암호문 데이터로 분할하고, 제 1∼제 3 암호문 블록을 제 1 복호화부(205a)로, 단수 암호문 데이터를 단수 데이터 처리부(206)로 넘기는 것으로 한다.
블록기억부(202)는, 블록분할부(201)가 분할한 각 블록을 처리할 때, 앞 블록의 영향을 미치게 하기 위하여 이용하는 연쇄 블록을 기억한다. 또, 최초의 블록을 처리할 때에는, 미리 연쇄 블록의 초기값 IV가 기억된다. 또한, 이 초기값 IV는 데이터 암호화장치(10)에서 이용한 것과 동일한 것이다. 어떤 평문 데이터의 암호화에 이용한 초기값 IV와 그 평문 데이터에 대응하는 암호문 데이터의 복호화에 이용하는 초기값 IV는 동일하다.
키 데이터 융합부(203)는 블록기억부(202)에 기억된 연쇄 블록을 키 데이터에 융합하여 융합 키 데이터를 생성한다. 또, 이 융합은 데이터 암호화장치(10)의 키 데이터 융합부(103)가 행하는 융합과 동일하다. 또한, 이 키 데이터는 데이터 암호화장치(10)에서 이용한 것과 동일한 것이다. 어떤 평문 데이터의 암호화에 이용한 키 데이터와 그 평문 데이터에 대응하는 암호문 데이터의 복호화에 이용하는 키 데이터는 동일하다. 여기에서는, 미리 설정된 64비트의 키 데이터를 입수하여 제 1 암호문 블록을 처리할 때는, 64비트의 연쇄 블록의 초기값 IV와 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행하고, 제 2∼제 3 암호문 블록을 처리할 때는, 제 1∼제 2 암호문 블록의 처리시 생성된 64비트의 연쇄 블록과 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행한다.
부분 키 생성부(204)는 키 데이터 융합부(203)가 생성한 융합 키 데이터로부터, 복호화부의 수에 해당하는 수의 부분 키를 생성한다. 여기에서는, 64비트의 융합 키 데이터로부터 48비트의 부분 키를 8개 생성한다. 또, 이 부분 키를 생성하는 기능은 데이터 암호화장치(10)의 부분 키 생성부(104)가 행하는 것과 완전히 동일하다.
제 1 복호화부(205a)는 제 8 부분 키에 따라, 암호문 블록으로부터 제 7 중간 블록을 생성한다.
제 2∼제 7 복호화부(205b∼205g)는, 각각 제 7∼제 2 부분 키에 따라 제 7∼제 2 중간 블록으로부터 제 6∼제 1 중간 블록을 생성한다.
제 8 복호화부(205h)는, 제 1 부분 키에 따라 제 l 중간 블록으로부터 평문 블록을 생성한다.
제 1∼제 8 복호화부(205a∼205h)는 모두 같은 구조를 가지고, 48비트의 부분 키에 의해 특정된 변환에 따라, 64비트의 입력 중의 하위 32비트를 이용하여 상위 32비트를 변환하고, 상위 32비트와 하위 32비트를 교체하는 변환을 각각 직렬로 행하여, 이 변환을 합계로 8단 행한다. 여기에서는, 제 1∼제 3 암호문 블록으로부터 각각 대응하는 제 7∼제 1 중간 블록과, 제 1∼제 3 평문 블록을 생성한다. 또, 제 1∼제 8 복호화부(205a∼205h)가 행하는 변환은, 각각 데이터 암호화장치(10)의 제 8∼제 1 암호화부(105h∼105a)가 행하는 변환의 역변환이다.
블록기억부(202)는 블록갱신 기능을 구비하고, 제 4 복호화부(205d)가 제 4 중간 블록을 생성할 때마다, 이 제 4 중간 블록을 새로운 연쇄 블록으로서 기억하고 있는 연쇄 블록을 갱신하고, 다음 블록을 처리할 때 이용한다. 여기에서는, 미리 64비트의 초기값 IV가 기억되어, 이 초기값 IV가 제 1 암호문 블록을 처리할 때 이용되고, 이 처리시에 생성된 제 4 중간 블록을 새로운 연쇄 블록으로서 기억한다. 다음으로, 제 1 암호문 블록의 처리시 갱신된 연쇄 블록이 제 2 암호문 블록을 처리할 때 이용되고, 이 처리시에 생성된 제 4 중간 블록을 새로운 연쇄 블록으로서 기억한다. 다음으로, 제 2 암호문 블록의 처리시 기억된 연쇄 블록이 제 3 암호문 블록을 처리할 때 이용되고, 이 처리시 생성된 제 4 중간 블록을 새로운 연쇄 블록으로서 기억한다. 마지막으로, 제 3 암호문 블록의 처리시 기억된 연쇄 블록이 단수 암호문 데이터를 처리할 때 이용된다.
단수 데이터 처리부(206)는 블록분할부(201)로부터 단수 암호문 데이터를 수취하여 블록기억부(202)에 기억된 연쇄 블록에 따라, 단수 암호문 데이터로부터 단수 암호문 데이터와 같은 비트수의 단수 평문 데이터를 생성하는 것이고, 데이터 정합부(206a) 및 단수 데이터 융합부(206b)를 포함한다.
도 9는 본 발명의 제 1 실시예에서의 도 8에 도시한 단수 데이터 처리부(206)의 상세한 구성도이다.
데이터 정합부(206a)는 블록기억부(202)에 기억된 연쇄 블록으로부터, 단수 암호문 데이터와 같은 비트수의 단수 연쇄 데이터를 생성한다. 여기에서는, 단수 암호문 데이터가 8비트이므로, 블록기억부(202)에 기억된 연쇄 블록의, 예를 들면 상위 8비트로 구성되는 단수 연쇄 데이터를 생성한다.
단수 데이터 융합부(206b)는 단수 연쇄 데이터를 단수 암호문 데이터에 융합한다. 여기에서는 8비트의 단수 연쇄 데이터와 8비트의 단수 암호문 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행하고, 8비트의 단수 평문 데이터를 생성한다.
블록결합부(207)는 제 8 복호화부(205h)가 생성한 평문 데이터의 각 블록 및 단수 데이터 처리부(206)가 생성한 단수 평문 데이터를 결합하여 평문 데이터를 생성한다. 여기에서는, 각 64비트의 제 1∼제 3 평문 데이터 및 8비트의 단수 평문 데이터를 결합하여 200비트의 평문 데이터를 생성한다.
또, 블록기억부(202)는 연쇄 블록을 제 4 복호화부(205d)가 생성한 제 4 중간 블록으로 갱신하였지만, 이것은 그저 일례이고 처리과정에서 생성한 중간 블록이면 어느것이라도 되므로, 제 1∼제 7 복호화부(205a∼205g)가 생성한 제 1∼제 7 중간 블록 중의 별도의 하나로 갱신한 것이어도 된다. 단지, 데이터 암호화장치(10)의 블록기억부(102)와 동일한 중간 블록으로 갱신할 필요가 있다.
동작
( 데이터 암호화장치(10)의 동작 )
도 10은 본 발명의 제 1 실시예의 데이터 암호화장치(10)에서의 암호화처리의 흐름을 도시한 도면이다.
여기에서는, 일례로서 200비트의 평문 데이터를 입수하여, 블록기억부(102)에는 미리 초기값 IV가 기억되는 것으로 하여, DES의 알고리즘에 준하여 설명하기로 한다.
(1) 블록분할부(101)가 입수한 평문 데이터의 미처리분이 64비트 이상인지의 여부를 판정한다(단계 S101). 여기에서는, 1회째는 입수한 평문 데이터의 미처리분은 200비트이므로 64비트 이상으로 판정한다(단계 S101 : 1회째).
(2) 평문 데이터의 미처리분이 64비트 이상의 경우는 미처리분의 선두로부터 64비트 분리한다(단계 S102). 여기에서는, 200비트 중의 선두로부터 세어 1∼64비트를 제 1 평문 블록으로서 분리한다(단계 S102 : 1회째).
(3) 키 데이터 융합부(103)가 블록기억부(102)에 기억된 연쇄 블록을 키 데이터에 융합하여, 융합 키 데이터를 생성한다(단계 S103). 여기에서는, 64비트의 연쇄 블록의 초기값 IV와 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행하고, 융합 키 데이터를 생성하여 부분 키 생성부(104)에 넘긴다(단계 S103 : 1회째).
(4) 부분 키 생성부(104)는 융합 키 데이터로부터 암호화부의 수에 해당하는 수의 부분 키를 생성한다(단계 S104). 여기에서는, 64비트의 융합 키 데이터로부터 48비트의 부분 키를 8개 생성한다(단계 S104 : 1회째).
패리티 비트를 8비트 포함하는 64비트의 키 데이터로부터, 제 1∼제 8까지의 8개×48비트의 부분 키를 생성하는 순서는, 예를 들면 아래와 같이 되어 있다.
패리티 비트를 포함하는 64비트의 키 데이터는 표 3에 나타내는 전치에 의해, 전치가 행해지는 동시에 패리티 비트가 제외된 56비트로 된다.
표 중의 수치는 입력 비트가 치환되는 새로운 비트 위치를 나타내며, 예를 들면 입력의 57비트째는 출력의 제 1 비트째로, 입력의 49비트째는 출력의 제 2 비트째로 치환된다.
이 56비트 중, 전반의 28비트를 C0, 후반의 28비트를 D0으로 하고, 이 C0과 D0를 다음의 표 4에 나타내는 시프트회수만큼 왼쪽으로 시프트함으로써, C1∼C8 및 D1∼D8을 생성한다.
예를 들면, C0 = (cl c2 c3 … c26 c27 c28)으로 하면, C1 = (c3 c4 c5 … c28 cl c 2)가 된다.
다음으로, 각각의 56비트는 표 5에 나타내는 전치에 의해 48비트가 된다.
표 중의 수치는 입력 비트가 치환되는 새로운 비트 위치를 나타내며, 예를 들면 입력의 14비트째는 출력의 제 1 비트째로, 입력의 17비트째는 출력의 제 2 비트째로 치환된다.
(5) 제 1 암호화부(105a)가 제 1 부분 키에 따라 평문 블록으로부터 제 1 중간 블록을 생성한다(단계 S105). 여기에서는, 제 1 평문 블록으로부터 제 1 중간 블록을 생성한다(단계 S105 : 1회째).
(6) 제 2∼제 4 암호화부(105b∼105d)가 각각 제 2∼제 4 의 부분 키에 따라 제 1∼제 3 중간 블록으로부터 제 2∼제 4 중간 블록을 생성한다(단계 S106). 여기에서는, 제 l 평문 블록에 대응하는 제 1∼제 3 중간 블록으로부터 제 2∼제 4 중간 블록을 생성한다(단계 S106:1회째).
(7) 블록기억부(102)가 제 4 중간 블록을 새로운 연쇄 블록으로서 기억하고 있는 연쇄 블록을 갱신한다(단계 S107). 여기에서는, 제 1 평문 블록에 대응하는 제 4 중간 블록으로 갱신한다(단계 S107 : 1회째).
(8) 제 5∼제 7 암호화부(105e∼105g)가 각각 제 5∼제 7 부분 키에 따라 제 4∼제 6 중간 블록으로부터 제 5∼제 7 중간 블록을 생성한다(단계 S108). 여기에는, 제 1 평문 블록에 대응하는 제 4∼제 6 중간 블록으로부터 제 5∼제 7 중간 블록을 생성한다(단계 S108 : 1회째).
(9) 제 8 암호화부(105h)가 제 8 부분 키에 따라 제 7 중간 블록으로부터 암호문 블록을 생성한다(단계 S109). 여기에서는, 제 1 평문 블록에 대응하는 제 7 중간 블록으로부터 제 1 암호문 블록을 생성한다(단계 S109 : 1회째).
(10) 평문 데이터의 미처리분이 있는지의 여부를 판단한다. 아직 미처리분이 있는 경우는, 다음 평문 블록 또는 단수 평문 데이터를 처리하기 위해 단계 S101로 복귀한다(단계 S110). 여기에서는, 아직 미처리분이 있으므로 단계 S101로 복귀한다(단계 S110 : 1회째).
(11) 단계 S101에서, 여기에서는 1회째에 200비트의 평문 데이터로부터 64비트를 분리하여, 그 나머지가 136비트이므로 64비트 이상으로 판정한다(단계 S101 : 2회째).
(12) 단계 S102에서, 여기에서는 최초의 200비트의 선두로부터 세어 65∼128비트를 제 2 평문 블록으로서 분리한다(단계 S102 : 2회째).
(13)단계 S103에서, 여기에서는 제 l 평문 블록의 처리시 생성된 64비트의 연쇄 블록과 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행하고, 융합 키 데이터를 생성하여 부분 키 생성부(104)로 넘긴다(단계 S103 : 2회째).
(14) 단계 S104에서, 여기에서는 64비트의 융합 키 데이터로부터 48비트의 부분 키를 8개 생성한다(단계 S104 : 2회째).
(15)∼(19) 단계 S105∼단계 S109에서, 제 2 평문 블록에 대하여 제 1 평문 블록과 같은 처리를 행하고, 제 2 평문 블록에 대응하는 제 1∼제 7 중간 블록 및 암호문 블록을 생성하여, 블록기억부(102)가 기억하는 연쇄 블록을 제 2 평문 블록에 대응하는 제 4 중간 블록으로 갱신한다(단계 S105∼단계 S109 : 2회째).
(20) 단계 S110에서, 여기에서는 아직 평문 데이터의 미처리분이 있으므로 단계 S101로 복귀한다(단계 S110 : 2회째).
(21) 단계 S101에서, 여기에서는 2회째에 136비트의 평문 데이터로부터 64비트를 분리하여, 그 나머지가 72비트이므로 64비트 이상으로 판정한다(단계 Sl01 : 3회째).
(22) 단계 S102에서, 여기에서는 최초의 200비트의 선두로부터 세어 129∼192비트를 제 3 평문 블록으로서 분리한다(단계 S102 : 3회째).
(23) 단계 S103에서, 여기에서는 제 2 평문 블록의 처리시 생성된 연쇄 블록과 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행하고, 융합 키 데이터를 생성하여 부분 키 생성부(104)로 넘긴다(단계 S103 : 3회째).
(24) 단계 S104에서, 여기에서는 64비트의 융합 키 데이터로부터 48비트의 부분 키를 8개 생성한다(단계 S104 : 3회째).
(25)∼(29) 단계 S105∼단계 S109에서, 제 3 평문 블록에 대하여 제 1 평문 블록과 같은 처리를 행하고, 제 3 평문 블록에 대응하는 제 1∼제 7 중간 블록 및 암호문 블록을 생성하여, 블록기억부(102)가 기억하는 연쇄 블록을 제 3 평문 블록에 대응하는 제 4 중간 블록으로 갱신한다(단계 S105∼단계 S109 : 3회째).
(30) 단계 S1l0에서, 여기에서는 아직 평문 데이터의 미처리분이 있으므로 단계 S101로 복귀한다(단계 S110 : 3회째).
(31) 단계 S101에서, 여기에서는 3회째에 72비트의 평문 데이터로부터 64비트를 분리하여, 그 나머지가 8비트이므로 64비트 미만으로 판정한다(단계 S101 : 4회째).
(32) 평문 데이터의 미처리분이 64비트 미만인 경우는, 그 미처리분을 단수 데이터 처리부(106)로 넘긴다(단계 S111). 여기에서는, 최초의 200비트의 선두로부터 세어 193∼200비트를 단수 평문 데이터로서 단수 데이터 처리부(106)로 넘긴다.
(33) 단수 데이터 처리부(106)가 블록분할부(101)로부터 단수 평문 데이터를 수취하고, 블록기억부(102)에 기억된 연쇄 블록에 따라 단수 평문 데이터로부터 단수 평문 데이터와 같은 비트수의 단수 암호문 데이터를 생성한다(단계 S122). 여기에서는, 블록기억부(102)에 기억된 제 3 평문 블록의 처리시 생성된 64비트의 연쇄 블록 중의 상위 8비트와, 8비트의 단수 평문 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행하여 8비트의 단수 암호문 데이터를 생성한다.
(34) 단계 S110에서 평문 데이터의 미처리분이 없다고 판단된 경우나 또는 단계 S112에서의 단수 암호문 데이터의 생성 후, 블록결합부(107)가 제 8 암호화부(105h)가 생성한 각 암호문 블록 및 단수 데이터 처리부(106)가 생성한 단수 암호문 데이터를 결합하여 암호문 데이터를 생성한다(단계 S113). 여기에서는, 제 1∼제 3 평문 블록에 각각 대응하는 각 암호문 블록 및 단수 암호문 데이터를 결합하여 200비트의 암호문 데이터를 생성한다.
( 데이터 복호화장치(20)의 동작 )
도 11은 본 발명의 제 1실시예의 데이터 복호화장치(20)에 있어서의 암호화처리의 흐름을 도시한 도면이다.
데이터 복호화장치(20)의 동작은 데이터 암호화장치(10)의 동작의 역변환이다. 여기에서는, 일례로서 200비트의 암호문 데이터를 입수하여, 블록기억부(202)에는 데이터 암호화장치(10)의 블록기억부(102)와 같이 미리 초기값 IV가 기억되게 하여, DES의 알고리즘에 준하여 설명하기로 한다.
(1) 블록분할부(201)가 입수한 암호문 데이터의 미처리분이 64비트 이상으로 있는지의 여부를 판정한다(단계 S201). 여기에서는, 1회째는 입수한 암호문 데이터의 미처리분은 200비트이므로 64비트 이상으로 판정한다(단계 S201 : 1회째).
(2) 암호문 데이터의 미처리분이 64비트 이상인 경우는 미처리분의 선두로부터 64비트 분리한다(단계 S202). 여기에서는, 200비트 중 선두로부터 세어 1∼64비트를 제 1 암호문 블록으로서 분리한다(단계 S202 : 1회째).
(3) 키 데이터 융합부(203)는 블록기억부(202)에 기억된 연쇄 블록을 키 데이터에 융합하여 융합 키 데이터를 생성한다(단계 S203). 여기에서는, 64비트의 연쇄 블록의 초기값 IV와 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행하고, 융합 키 데이터를 생성하여 부분 키 생성부(204)로 넘긴다(단계 S203 : 1회째).
(4) 부분 키 생성부(204)는 융합 키 데이터로부터 복호화부의 수에 해당하는 수의 부분 키를 생성한다(단계 S204). 여기에서는, 64비트의 융합 키 데이터로부터 48비트의 부분 키를 8개 생성한다(단계 S204 : 1회째).
패리티 비트를 8비트 포함하는 64비트의 키 데이터로부터 제 1∼제 8 까지의 8개×48비트의 부분 키를 생성하는 순서는 데이터 암호화장치(10)의 부분 키 생성부(104)와 마찬가지다.
(5) 제 1 복호화부(205a)는 제 8 부분 키에 따라 암호문 블록으로부터 제 7 중간 블록을 생성한다(단계 S205). 여기에서는, 제 1 암호문 블록으로부터 제 7 중간 블록을 생성한다(단계 S205 : 1회째).
(6) 제 2∼제 4 복호화부(205b∼205d)는 각각 제 7∼제 5 부분 키에 따라 제 7∼제 5 중간 블록으로부터 제 6∼제 4 중간 블록을 생성한다(단계 S206). 여기에서는, 제 1 암호문 블록에 대응하는 제 7∼제 5 중간 블록으로부터 제 6∼제 4 중간블록을 생성한다(단계 S206 : 1회째).
(7) 블록기억부(202)는 제 4 복호화부(205d)가 생성한 제 4 중간 블록을 새로운 연쇄 블록으로서 기억하는 연쇄 블록을 갱신한다(단계 S207). 여기에서는, 제 1 암호문 블록에 대응하는 제 4 중간 블록으로 갱신한다(단계 S207 : 1회째).
(8) 제 5∼제 7 복호화부(205e∼205g)는 각각 제 4∼제 2 부분 키에 따라 제 4∼제 2 중간 블록으로부터 제 3∼제 1 중간 블록을 생성한다(단계 S208). 여기에서는, 제 1 암호문 블록에 대응하는 제 4∼제 2 중간 블록으로부터 제 3∼제 1 중간 블록을 생성한다(단계 S208 : 1회째).
(9) 제 8 복호화부(205h)는 제 1 부분 키에 따라 제 l 중간 블록으로부터 평문 블록을 생성한다(단계 S209). 여기에서는, 제 1 암호문 블록에 대응하는 제 1 중간 블록으로부터 평문 블록을 생성한다(단계 S209 : 1회째).
(10) 암호문 데이터의 미처리분이 있는지의 여부를 판단한다. 아직 미처리분이 있는 경우에는 다음 암호문 블록 또는 단수암호문 데이터를 처리하기 위해 단계 S201로 복귀한다(단계 S210). 여기에서는, 아직 미처리분이 있기 때문에 단계 S201로 복귀한다(단계 S210:1회째).
(l1) 단계 S201에서, 여기에서는 1회째에 200비트의 암호문 데이터로부터 64비트를 분리하여, 그 나머지가 136비트이므로 64 비트 이상으로 판정한다(단계 S201 : 2회째).
(12) 단계 S202에서, 여기에서는 최초의 200비트의 선두로부터 세어 65∼128비트를 제 2 암호문 블록으로서 분리한다(단계 S202 : 2회째).
(13) 단계 S203에서, 여기에서는 제 1 암호문 블록의 처리시 생성된 64비트의 연쇄 블록과 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행하고, 융합 키 데이터를 생성하여 부분 키 생성부(204)로 넘긴다(단계 S203 : 2회째).
(14) 단계 S204에서, 여기에서는 64비트의 융합 키 데이터로부터 48비트의 부분 키를 8개 생성한다(단계 S204 : 2회째).
(15)∼(19) 단계 S205∼단계 S209에서, 제 2 암호문 블록에 대하여 제 1 암호문 블록과 같은 처리를 행하고, 제 2 암호문 블록에 대응하는 제 7∼제 1 중간 블록 및 평문 블록을 생성하여 블록기억부(202)가 기억하는 연쇄 블록을 제 2 암호문 블록에 대응하는 제 4 중간 블록으로 갱신한다(단계 S205∼단계 S209 : 2회째).
(20) 단계 S210에서, 여기에서는 아직 암호문 데이터의 미처리분이 있으므로 단계 S201로 복귀한다(단계 S210 : 2회째).
(21) 단계 S201에서, 여기에서는 2회째에 136비트의 암호문 데이터로부터 64비트가 분리되어, 그 나머지가 72비트이므로 64비트 이상으로 판정한다(단계 S201 : 3회째).
(22) 단계 S202에서, 여기에서는 최초의 200비트의 선두로부터 세어 129∼192비트를 제 3 암호문 블록으로서 분리한다(단계 S202 : 3회째).
(23) 단계 S203에서, 여기에서는 제 2 암호문 블록의 처리시 생성된 연쇄 블록과 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행하고, 융합 키 데이터를 생성하여 부분 키 생성부(204)로 넘긴다(단계 S203 : 3회째).
(24) 단계 S204에서, 여기에서는 64비트의 융합 키 데이터로부터 48비트의 부분 키를 8개 생성한다(단계 S204 : 3회째).
(25)∼(29) 단계 S205∼단계 S209에서, 제 3 암호문 블록에 대하여 제 1 암호문 블록과 같은 처리를 행하고, 제 3 암호문 블록에 대응하는 제 7∼제 1 중간 블록 및 평문 블록을 생성하여 블록기억부(202)가 기억하는 연쇄 블록을 제 3 암호문 블록에 대응하는 제 4 중간 블록으로 갱신한다(단계 S205∼단계 S209 : 3회째).
(30) 단계 S210에서, 여기에서는 아직 암호문 데이터의 미처리분이 있으므로 단계 S201로 복귀한다(단계 S210 : 3회째).
(31) 단계 S201에서, 여기에서는 3회째에 72비트의 암호문 데이터로부터 64비트가 분리되어 그 나머지가 8비트이므로 64비트 미만으로 판정한다(단계 S201 : 4회째).
(32) 암호문 데이터의 미처리분이 64비트 미만인 경우는 그 미처리분을 단수 데이터 처리부(206)로 넘긴다(단계 S211). 여기에서는, 최초의 200비트의 선두로부터 세어 193∼200비트를 단수 암호문 데이터로서 단수 데이터 처리부(206)로 넘긴다.
(33) 단수 데이터 처리부(206)는 블록분할부(201)로부터 단수 암호문 데이터를 수취하고, 블록기억부(202)에 기억된 연쇄 블록에 따라 단수 암호문 데이터로부터 단수 암호문 데이터와 같은 비트수의 단수 평문 데이터를 생성한다(단계 S212). 여기에서는, 블록기억부(202)에 기억된 제 3 암호문 블록의 처리시 생성된 64비트의 연쇄 블록 중의 상위 8비트와, 8비트의 단수 암호문 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행하여 8비트의 단수 평문 데이터를 생성한다.
(34) 단계 S210에서 암호문 데이터의 미처리분이 없다고 판단된 경우 또는 단계 S212에서의 단수 평문 데이터의 생성 후, 블록결합부(207)가 각 평문 블록 및 단수 데이터 처리부(206)가 생성한 단수 평문 데이터를 결합하여 평문 데이터를 생성한다(단계 S213). 여기에서는, 제 1∼제 3 암호문 블록에 각각 대응하는 평문 블록 및 단수 평문 데이터를 결합하여 200비트의 평문 데이터를 생성한다.
제 1 실시예의 암호처리 장치는, 앞의 블록에 암호처리에 실시한 과정에서 생성된 중간 블록을 연쇄 블록으로서 기억해 두고, 후의 암호처리시 키 데이터에 융합하여 암호처리를 실시할 때마다 그 연쇄 블록을 갱신하는 것이다.
제 2 실시예
본 발명의 제 2 실시예는 기억하고 있는 연쇄 블록을 키 데이터에 융합하는 것이 아니라, 피암호처리 데이터 또는 피암호처리 데이터에 암호처리를 실시한 후의 데이터에 융합하는 점이 제 1 실시예와 다르다.
구성
암호 통신시스템의 구성은 제 1 실시예와 마찬가지이므로 설명을 생략하기로 한다.
( 데이터 암호화장치(10)의 구성 )
도 12는 본 발명의 제 2 실시예에서의 도 2에 도시한 데이터 암호화장치(10)의 상세한 구성도이다.
제 1 실시예에서의 도 3에 도시한 데이터 암호화장치(10)와 공통되는 구성부분에는 동일부호를 붙이고 동일한 기능을 갖는 구성부분의 설명은 생략한다.
이 데이터 암호화장치(10)는 블록분할부(101), 블록기억부(102), 부분 키 생성부(104), 제 1∼제 8 암호화부(105a∼105h), 단수 데이터 처리부(106), 블록결합부(107) 및 블록융합부(108)로 구성된다.
도 1에 도시한 종래의 암호화장치(30)와 도 12에 도시한 본 발명의 제 2 실시예에서의 데이터 암호화장치(10)의 관계는, 배타적 논리합부(301)가 블록융합부(108)와 대응하고, 데이터 암호화부(302)가 블록분할부(101), 부분 키 생성부(104),제 1∼제 8 암호화부(105a∼105h), 단수 데이터 처리부(106) 및 블록결합부(107)와 대응하며, 레지스터(303)가 블록기억부(102)와 대응한다.
블록분할부(101)는 분할한 블록을 제 1 암호화부(105a)로 넘기지 않고 블록융합부(108)로 넘기는 점만 제 1 실시예와 다르다.
블록융합부(108)는 블록기억부(102)에 기억된 연쇄 블록을 평문 블록에 융합하여 융합평문 블록을 생성한다. 여기에서는, 제 1 평문 블록을 처리할 때에는 64비트의 연쇄 블록의 초기값 IV와 64비트의 제 1 평문 블록을, 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 1 융합 평문 블록을 생성하며, 제 2∼제 3 평문 블록을 처리할 때에는 제 1∼제 2 평문 블록의 처리시 생성된 64비트의 연쇄 블록과 64비트의 제 2∼제 3 평문 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 2∼제 3 융합 평문 블록을 생성한다.
부분 키 생성부(104)는 키 데이터로부터 암호화부의 수에 해당하는 수의 부분 키를 생성한다. 여기에서는, 미리 설정된 64비트의 키 데이터를 입수하여 64비트의 키 데이터로부터 48비트의 부분 키를 8개 생성한다.
제 1 암호화부(105a)는 평문 블록이 아니라 블록융합부(108)가 생성한 융합 평문 블록으로부터 제 1 중간 블록을 생성한다.
제 1∼제 8 암호화부(105a∼105h)는 제 1실시예의 것과 동일한 기능을 갖는다. 여기에서는, 제 1∼제 3 융합 평문 블록으로부터 각각 대응하는 제 1∼제 7 중간 블록과 제 1∼제 3 암호문 블록을 생성한다.
( 데이터 복호화장치(20)의 구성 )
도 13은, 본 발명의 제 2 실시예에서의 도 2에 도시한 데이터 복호화장치(20)의 상세한 구성도이다.
제 1 실시예에서의 도 8에 도시한 데이터 복호화장치(20)와 공통되는 구성부분에는 동일부호를 붙이고 동일한 기능을 갖는 구성부분의 설명은 생략하기로 한다.
이 데이터 복호화장치(20)는 블록분할부(201), 블록기억부(202), 부분 키 생성부(204), 제 1∼제 8 복호화부(205a∼205h), 단수 데이터 처리부(206), 블록결합부(207) 및 블록융합부(208)로 구성된다.
부분 키 생성부(204)는 키 데이터로부터 복호화부의 수에 해당하는 수의 부분 키를 생성한다. 여기에서는, 미리 설정된 64비트의 키 데이터를 입수하여, 64비트의 키 데이터로부터 48비트의 부분 키를 8개 생성한다. 또, 이 부분 키를 생성하는 기능은 데이터 암호화장치(10)의 부분 키 생성부(104)의 그것과 완전히 동일하다.
제 8 복호화부(205h)는 제 1 의 부분 키에 따라 제 1 중간 블록으로부터 암호처리 블록을 생성한다.
제 1∼제 8 복호화부(205a∼205h)는 제 1 실시예의 것과 동일한 기능을 갖는다. 여기에서는, 제 1∼제 3 암호문 블록으로부터 각각 대응하는 제 1∼제 7 중간 블록과 제 1∼제 3 암호처리 블록을 생성한다.
블록융합부(208)는 블록기억부(202)에 기억된 연쇄 블록을 암호처리 블록에 융합하여 평문 블록을 생성한다. 여기에서는, 제 1 암호문 블록을 처리할 때에는 64비트의 연쇄 블록의 초기값 IV와 64비트의 제 1 암호처리 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 1 평문 블록을 생성하고, 제 2∼제 3 암호문 블록을 처리할 때에는, 제 1∼제 2 암호문 블록의 처리시 생성된 64비트의 연쇄 블록과 64비트의 제 2∼제 3 암호처리 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 2∼제 3 평문 블록을 생성한다.
블록결합부(207)는 블록융합부(208)가 생성한 평문 데이터의 각 블록 및 단수 데이터 처리부(206)가 생성한 단수 평문 데이터를 결합하여 평문 데이터를 생성한다. 여기에서는, 각 64비트의 제 1∼제 3 평문 데이터 및 8비트의 단수 평문 데이터를 결합하여 200비트의 평문 데이터를 생성한다.
동작
( 데이터 암호화장치(10)의 동작 )
도 14는 본 발명의 제 2 실시예의 데이터 암호화장치(10)에서의 암호화처리의 흐름을 도시한 도면이다.
제 1 실시예에서의 도 10에 도시한 데이터 암호화장치(10)의 동작과 공통되는 단계에는 동일부호를 붙여 그 설명을 생략하기로 한다.
(1)∼(2) 제 1 실시예와 마찬가지이다(단계 S10l, 단계 S102 : 1회째).
(3) 부분 키 생성부(104)는 키 데이터로부터 암호화부의 수에 해당하는 수의 부분 키를 생성한다(단계 S301). 여기에서는, 미리 설정된 64비트의 키 데이터를 입수하여 64비트의 키 데이터로부터 48비트의 부분 키를 8개 생성한다(단계 S301 : 1회째).
(4) 블록융합부(108)는 블록기억부(102)에 기억된 연쇄 블록을 평문 블록에 융합하여 융합 평문 블록을 생성한다(단계 S302). 여기에서는, 64비트의 연쇄 블록의 초기값 IV와 64비트의 제 1 평문 블록을 대응하는 비트마다 배타적 논리합을 행하여 64비트의 제 1 융합 평문 블록을 생성한다(단계 S302 : 1회째).
(5) 제 1 암호화부(105a)는 제 1 부분 키에 따라 융합 평문 블록으로부터 제 1 중간 블록을 생성한다(단계 S303). 여기에서는, 제 1 융합 평문 블록으로부터 제 1 중간 블록을 생성한다(단계 S303 : 1회째).
(6)∼(12) 제 1 실시예와 마찬가지이다(단계 S106∼단계 S110 : 1회째, 단계 S101, 단계 S102 : 2회째).
(13) 단계 S301에서, 여기에서는 64비트의 키 데이터로부터 48비트의 부분 키를 8개 생성한다. 또, 키 데이터의 변경이 없으면 1회째와 완전히 동일한 처리이므로 각 부분 키를 기억해도 상관없다(단계 S301 : 2회째).
(14) 단계 S302에서, 여기에서는 제 1 평문 블록의 처리시 생성된 64비트의 연쇄 블록과 64비트의 제 2 평문 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 2 융합 평문 블록을 생성한다(단계 S302 : 2회째).
(15) 단계 S303에서, 여기에서는 제 2 융합 평문 블록으로부터 제 1 중간 블록을 생성한다(단계 S303 : 2회째).
(16)∼(22) 제 1 실시예와 마찬가지이다(단계 S106∼단계 S110 : 2회째, 단계 S101, 단계 S102 : 3회째).
(23) 단계 S30l에서, 여기에서는 64비트의 키 데이터로부터 48비트의 부분 키를 8개 생성한다. 또, 키 데이터의 변경이 없으면 1회째와 완전히 동일한 처리이므로 각 부분 키를 기억해도 상관없다(단계 S301 : 3회째).
(24) 단계 S302에서, 여기에서는 제 2 평문 블록의 처리시 생성된 64비트의 연쇄 블록과 64비트의 제 3 평문 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 3 융합 평문 블록을 생성한다(단계 S302 : 3회째).
(25) 단계 S303에서, 여기에서는 제 3 융합 평문 블록으로부터 제 1 중간 블록을 생성한다(단계 S303 : 3회째).
(26)∼(34) 제 1 실시예와 마찬가지이다(단계 S106∼단계 S110 : 3회째, 단계 S101 : 4회째, 단계 S111∼단계 S113).
( 데이터 복호화장치(20)의 동작 )
도 15는 본 발명의 제 2 실시예의 데이터 복호화장치(20)에 있어서의 암호화처리의 흐름을 도시한 도면이다.
데이터 복호화장치(20)의 동작은 데이터 암호화장치(10)의 동작의 역변환이다.
제 1 실시예에서의 도 11에 도시한 데이터 복호화장치(20)의 동작과 공통되는 단계에는 동일부호를 붙여 그 설명을 생략하기로 한다.
(1)∼(2) 제 1 실시예와 마찬가지이다(단계 S201∼단계 S202 : 1회째).
(3) 부분 키 생성부(204)는 키 데이터로부터 복호화부의 수에 해당하는 수의 부분 키를 생성한다(단계 S401). 여기에서는, 미리 설정된 64비트의 키 데이터를 입수하여, 64비트의 키 데이터로부터 48비트의 부분 키를 8개 생성한다(단계 S401 : 1회째).
(4)∼(6) 제 1 실시예의 (5), (6), (8)과 마찬가지이다(단계 S205, 단계 S206, 단계 S208 : l 회째).
(7) 제 8 복호화부(205h)는 제 1 부분 키에 따라 제 1 중간 블록으로부터 암호처리 블록을 생성한다(단계 S402). 여기에서는 제 1 암호문 블록에 대응하는 제1 중간 블록으로부터 제 1 암호처리 블록을 생성한다(단계 S402 : 1회째).
(8) 블록융합부(208)는 블록기억부(202)에 기억된 연쇄 블록을 암호처리 블록에 융합하여 평문 블록을 생성한다(단계 S403). 여기에서는, 64비트의 연쇄 블록의 초기값 IV와 64비트의 제 1 암호처리 블록을 대응하는 비트마다 배타적 논리합을 행하여 64비트의 제 1 평문 블록을 생성한다(단계 S403 : 1회째).
(9) 제 1 실시예의 (7)와 마찬가지이다(단계 S207 : 1회째).
(10)∼(12) 제 1 실시예와 마찬가지이다(단계 S210 : 1회째, 단계 S201∼단계 S202 : 2회째).
(13) 단계 S401에서, 여기에서는 64비트의 키 데이터로부터 48비트의 부분 키를 8개 생성한다. 또, 키 데이터의 변경이 없으면 1회째와 완전히 동일한 처리이므로 각 부분 키를 기억해도 상관없다(단계 S401 : 2회째).
(14)∼(16) 제 1 실시예의 (15), (16), (18)과 마찬가지이다(단계 S205, 단계 S206, 단계 S208 : 2회째).
(17) 단계 S402에서, 여기에서는 제 2 암호문 블록에 대응하는 제 1 중간 블록으로부터 제 2 암호처리 블록을 생성한다(단계 S402 : 2회째).
(18) 단계 S403에서, 여기에서는 제 1 암호문 블록의 처리시 생성된 64비트의 연쇄 블록과 64비트의 제 2 암호처리 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 2 평문 블록을 생성한다(단계 S403 : 2회째).
(19) 제 1 실시예의 (l7)과 마찬가지이다(단계 S207 : 2회째).
(20)∼(22) 제 1 실시예와 마찬가지이다(단계 S210 : 2회째, 단계 S201∼단계 S202 : 3회째).
(23) 단계 S401에서, 여기에서는 64비트의 키 데이터로부터 48비트의 부분 키를 8개 생성한다. 또, 키 데이터의 변경이 없으면 1회째와 완전히 동일한 처리이므로 각 부분 키를 기억해도 상관없다(단계 S401 : 3회째).
(24)∼(26) 제 1 실시예의 (25), (26), (28)과 마찬가지이다(단계 S205, 단계 S206, 단계 S208 : 3회째).
(27) 단계 S402에서, 여기에서는 제 3 암호문 블록에 대응하는 제 1 중간 블록으로부터 제 3 암호처리 블록을 생성한다(단계 S402 : 3회째).
(28) 단계 S403에서, 여기에서는 제 2 암호문 블록의 처리시 생성된 64비트의 연쇄 블록과 64비트의 제 3 암호처리 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 3 평문 블록을 생성한다(단계 S403 : 3회째).
(29) 제 1 실시예의 (27)과 마찬가지이다(단계 S207 : 3회째).
(30)∼(34) 제 1 실시예와 마찬가지이다(단계 S210 : 3회째, 단계 S201 : 4회째, 단계 S211∼단계 S213).
제 2 실시예의 암호처리 장치는 앞의 블록에 암호처리에 실시한 과정에서 생성된 중간 블록을 연쇄 블록으로서 기억해두고, 뒤의 암호처리시 평문 블록이나 암호처리 블록에 융합하여 암호처리를 실시할 때마다 그 연쇄 블록을 갱신하는 것이다.
제 3 실시예
본 발명의 제 3 실시예의 데이터 암호화장치(10)는 제 5 암호화부(105e)의 입력만 제 1 실시예와 다르다. 제 1 실시예에서의 제 5 암호화부(105e)의 입력은 제 4 암호화부(105d)의 출력으로 되어 있지만, 제 3 실시예에서의 그 입력은 평문 블록이다. 따라서, 연쇄 블록과 평문 블록은 각각 별도의 암호화부에 의해 처리된다.
또한 본 발명의 제 3실시예의 데이터 복호화장치(20)는 데이터 암호화장치(10)의 역변환으로서 제 4 복호화부(205d)의 출력이 평문 블록이 되고, 이 평문 블록을 데이터 암호화장치(10)와 같이 암호화하여 생성한 제 4 중간 블록을 새로운 연쇄 블록으로서 기억한다는 점이 제 1 실시예의 데이터 복호화장치(20)와 다르다.
구성
암호 통신시스템의 구성은 제 1 실시예와 마찬가지기이므로 설명을 생략하기로 한다.
( 데이터 암호화장치(10)의 구성 )
도 16은 본 발명의 제 3 실시예에서의 도 2에 도시한 데이터 암호화장치(10)의 상세한 구성도이다.
제 1 실시예에서의 도 3에 도시한 데이터 암호화장치(10)와 공통되는 구성부분에는 동일부호를 붙여 동일한 기능을 갖는 구성부분의 설명은 생략하기로 한다.
이 데이터 암호화장치(10)의 구성은 제 1 실시예와 동일하고 제 5 암호화부(105e)가 제 4 중간 블록으로부터가 아니라 평문 블록으로부터 제 5 중간 블록을 생성하는 점만 제 1 실시예와 다르다.
( 데이터 복호화장치(20)의 구성 )
도 17은 본 발명의 제 3 실시예에서의 도 2에 도시한 데이터 복호화장치(20)의 상세한 구성도이다.
제 1 실시예에서의 도 8에 도시한 데이터 복호화장치(20)와 공통되는 구성부분에는 동일부호를 붙여 동일한 기능을 갖는 구성부분의 설명은 생략하기로 한다.
이 데이터 복호화장치(20)는 블록분할부(201), 블록기억부(202), 키 데이터 융합부(203), 부분 키 생성부(204), 제 1∼제 4 복호화부(205a∼205d), 제 1∼제 4 암호화부(205i∼205l), 단수 데이터 처리부(206) 및 블록결합부(207)로 구성된다.
제 4 복호화부(205d)는 제 5 부분 키에 따라 제 5 중간 블록으로부터 평문 블록을 생성한다. 여기에서는, 제 1∼제 3 암호문 블록에 각각 대응하는 제 5 중간 블록으로부터 제 1∼제 3 평문 블록을 생성한다. 또, 제 1∼제 4 복호화부(205a∼205d)가 행하는 변환은 각각 데이터 암호화장치(10)의 제 8∼제 5 암호화부(105h∼105e)가 행하는 변환의 역변환이다.
제 1 암호화부(205i)는 제 1 부분 키에 따라 제 4 복호화부(205d)가 생성한 평문 블록으로부터 제 1 중간 블록을 생성한다.
제 2∼제 4 암호화부(205j∼205l)는 각각 제 2∼제 4 부분 키에 따라 제 1∼제 3 중간 블록으로부터 제 2∼제 4 중간 블록을 생성한다.
제 1∼제 4 암호화부(205i∼205l)는 각각 데이터 암호화장치(10)의 제 1∼제 4 암호화부(105a∼105d)와 동일한 기능을 갖고 그 동작도 완전히 동일하다. 여기에서는, 제 1∼제 3 평문 블록으로부터 각각 대응하는 제 1∼제 4 중간 블록을 생성한다.
블록기억부(202)는 블록 갱신기능을 구비하고, 제 4 암호화부(2051)가 제 4 중간 블록을 생성할 때마다, 이 제 4 중간 블록을 새로운 연쇄 블록으로서 기억하는 연쇄 블록을 갱신하여 다음 블록을 처리할 때 이용한다. 여기에서의 동작은 제 1 실시예와 마찬가지이다.
블록결합부(207)는 제 4 복호화부(205d)가 생성한 평문 데이터의 각 블록 및 단수 데이터 처리부(206)가 생성한 단수 평문 데이터를 결합하여 평문 데이터를 생성한다. 여기에서는, 각 64비트의 제 1∼제 3 평문 데이터 및 8비트의 단수 평문 데이터를 결합하여 200비트의 평문 데이터를 생성한다.
동작
( 데이터 암호화장치(10)의 동작 )
도 18은 본 발명의 제 3 실시예의 데이터 암호화장치(10)에서의 암호화처리의 흐름을 도시한 도면이다.
제 1 실시예에서의 도 10에 도시한 데이터 암호화장치(10)의 동작과 공통되는 단계에는 동일부호를 붙여 그 설명을 생략하기로 한다.
제 2∼제 4 암호화부(205j∼205l)는 각각 제 2∼제 4 부분 키에 따라 제 1∼제 3 중간 블록으로부터 제 2∼제 4 중간 블록을 생성한다.
제 1∼제 4 암호화부(205i∼205l)는 각각 데이터 암호화장치(10)의 제 1∼제 4 암호화부(105a∼105d)와 동일한 기능을 갖고 그 동작도 완전히 동일하다. 여기에서는, 제 1∼제 3 평문 블록으로부터 각각 대응하는 제 1∼제 4 중간 블록을 생성한다.
블록기억부(202)는 블록 갱신기능을 구비하고, 제 4 암호화부(2051)가 제 4 중간 블록을 생성할 때마다, 이 제 4 중간 블록을 새로운 연쇄 블록으로서 기억하는 연쇄 블록을 갱신하여 다음 블록을 처리할 때 이용한다. 여기에서의 동작은 제 1 실시예와 마찬가지이다.
블록결합부(207)는 제 4 복호화부(205d)가 생성한 평문 데이터의 각 블록 및 단수 데이터 처리부(206)가 생성한 단수 평문 데이터를 결합하여 평문 데이터를 생성한다. 여기에서는, 각 64비트의 제 1∼제 3 평문 데이터 및 8비트의 단수 평문 데이터를 결합하여 200비트의 평문 데이터를 생성한다.
동작
( 데이터 암호화장치(10)의 동작 )
도 18은 본 발명의 제 3 실시예의 데이터 암호화장치(10)에서의 암호화처리의 흐름을 도시한 도면이다.
제 1 실시예에서의 도 10에 도시한 데이터 암호화장치(10)의 동작과 공통되는 단계에는 동일부호를 붙여 그 설명을 생략하기로 한다.
(1)∼(7) 제 1 실시예와 마찬가지이다(단계 S101∼단계 S107 : 1회째).
(8) 제 5∼제 7 암호화부(105e∼105g)는 각각 제 5∼제 7 부분 키에 따라 평문 블록 및 제 5∼제 6 중간 블록으로부터 제 5∼제 7 중간 블록을 생성한다(단계 S501). 여기에서는, 제 1 평문 블록 및 제 1 평문 블록에 대응하는 제 5∼제 6 중간 블록으로부터 제 5∼제 7 중간 블록을 생성한다(단계 S501 : 1회째).
(9)∼(17) 제 1 실시예와 마찬가지이다(단계 S109, 단계 S110 : l회째, 단계 S101∼단계 S107 : 2회째).
(18) 단계 S501에서, 여기에서는 제 2 평문 블록 및 제 2 평문 블록에 대응하는 제 5∼제 6 중간 블록으로부터 제 5∼제 7 중간 블록을 생성한다(단계 S501 : 2회째).
(19)∼(27) 제 1 실시예와 마찬가지이다(단계 S109, 단계 S110 : 2회째, 단계 S101∼단계 S107 : 3회째).
(28) 단계 S501에서, 여기에서는 제 3 평문 블록 및 제 3 평문 블록에 대응하는 제 5∼제 6 중간 블록으로부터 제 5∼제 7 중간 블록을 생성한다(단계 S501 : 3회째).
(29)∼(34) 제 1 실시예와 마찬가지이다(단계 S109, 단계 S110 : 3회째, 단계 S101 : 4회째, 단계 S111∼단계 S113).
( 데이터 복호화장치(20)의 동작 )
도 19는 본 발명의 제 3 실시예의 데이터 복호화장치(20)에서의 암호화처리의 흐름을 도시한 도면이다.
데이터 복호화장치(20)의 동작은 데이터 암호화장치(10)의 동작의 역변환이다.
제 1 실시예에서의 도 11에 도시한 데이터 복호화장치(20)의 동작과 공통되는 단계에는 동일부호를 붙여 그 설명을 생략하기로 한다.
(1)∼(5) 제 1 실시예와 마찬가지이다(단계 S201∼단계 S205 : 1회째).
(6) 제 2∼제 4 복호화부(205b∼205d)는 각각 제 7∼제 5 부분 키에 따라 제 7∼제 5 중간 블록으로부터 제 6 중간 블록, 제 5 중간 블록 및 평문 블록을 생성한다(단계 S601). 여기에서는, 제 1 암호문 블록에 대응하는 제 7∼제 5 중간 블록으로부터 제 6 중간 블록, 제 5 중간 블록 및 제 1 평문 블록을 생성한다(단계 S601 : 1회째).
(7) 제 1 암호화부(205i)는 제 1 부분 키에 따라 제 4 복호화부(205d)가 생성한 평문 블록으로부터 제 1 중간 블록을 생성한다(단계 S602). 여기에서는, 제 1 평문 블록으로부터 제 1 중간 블록을 생성한다(단계 S602 : 1회째).
(8) 제 2∼제 4 암호화부(205j∼205l)는 각각 제 2∼제 4 부분 키에 따라 제 1∼제 3 중간 블록으로부터 제 2∼제 4 중간 블록을 생성한다(단계 S603). 여기에서는, 제 1 평문 블록에 대응하는 제 1∼제 3 중간 블록으로부터 제 2∼제 4 중간 블록을 생성한다(단계 S603 : 1회째).
(9) 블록기억부(202)는 제 4 암호화부(2051)가 생성한 제 4 중간 블록을 새로운 연쇄 블록으로서 기억하는 연쇄 블록을 갱신한다(단계 S604). 여기에서는, 제 1 평문 블록에 대응하는 제 4 중간 블록으로 갱신한다(단계 S604 : 1회째).
(10)∼(15) 제 1 실시예와 마찬가지이다(단계 S210 : 1회째, 단계 S201∼단계 S205 : 2회째).
(16) 단계 S601에서, 여기에서는 제 2 암호문 블록에 대응하는 제 7∼제 5 중간 블록으로부터 제 6 중간 블록, 제 5 중간 블록 및 제 2 평문 블록을 생성한다(단계 S601 : 2회째).
(17) 단계 S602에서, 여기에서는 제 2 평문 블록으로부터 제 1 중간 블록을 생성한다(단계 S602 : 2회째).
(18) 단계 S603에서, 여기에서는 제 2 평문 블록에 대응하는 제 1∼제 3 중간 블록으로부터 제 2∼제 4 중간 블록을 생성한다(단계 S603 : 2회째).
(19) 단계 S604에서, 여기에서는 제 2 평문 블록에 대응하는 제 4 중간 블록으로 갱신한다(단계 S604 : 2회째).
(20)∼(25) 제 1 실시예와 마찬가지이다(단계 S210 : 2회째, 단계 S201∼단계 S205 : 3회째).
(26) 단계 S601에서, 여기에서는 제 3 암호문 블록에 대응하는 제 7∼제 5 중간 블록으로부터 제 6 중간 블록, 제 5 중간 블록 및 제 3 평문 블록을 생성한다(단계 S601 : 3회째).
(27) 단계 S602에서, 여기에서는 제 3 평문 블록으로부터 제 1 중간 블록을 생성한다(단계 S602 : 3회째).
(28) 단계 S603에서, 여기에서는 제 3 평문 블록에 대응하는 제 1∼제 3 중간 블록으로부터 제 2∼제 4 중간 블록을 생성한다(단계 S603 : 3회째).
(29) 단계 S604에서, 여기에서는 제 3 평문 블록에 대응하는 제 4 중간 블록으로 갱신한다(단계 S604 : 3회째).
(30)∼(34) 제 1 실시예와 마찬가지이다(단계 S210 : 3회째, 단계 S201 : 4회째, 단계 S21l∼단계 S2l3).
제 3 실시예의 암호처리 장치는 앞의 블록에 암호처리에 실시한 과정에서 생성된 중간 블록을 연쇄 블록으로서 기억하고, 뒤의 암호처리시 키 데이터에 융합하여 암호처리를 실시할 때마다 그 연쇄 블록을 갱신하는 것이다.
또, 제 3 실시예에서는 연쇄 블록을 키 데이터에 융합하는 제 1 실시예에 상기한 바와 같은 변경을 행하였지만, 연쇄 블록을 평문 블록이나 암호처리 블록에 융합하는 제 2 실시예에, 마찬가지로 상기의 것과 같은 변경을 행하는 것이어도 된다.
이러한 암호처리 장치는 앞의 블록에 암호처리에 실시한 과정에서 생성된 중간 블록을 연쇄 블록으로서 기억한 간격, 뒤의 암호처리시 평문 블록이나 암호처리 블록에 융합하여, 암호처리를 실시할 때마다 그 연쇄 데이터를 갱신한다.
( 제 4 실시예 )
본 발명의 제 4 실시예는 제 2 실시예에 제 3 실시예와 같은 변경을 행한 경우에 있어서, 융합하는 데이터를 암호화하는 제 1∼제 4 암호화부와 연쇄 블록을 기억하는 블록기억부의 순서를 역으로 하여, 융합 후 또는 융합 전의 블록을 새로운 연쇄 블록으로서 기억하는 것이다.
구성
암호 통신시스템의 구성은 제 1 실시예와 마찬가지이므로 설명을 생략하기로 한다.
( 데이터 암호화장치(10)의 구성 )
도 20은 본 발명의 제 4 실시예에서의 도 2에 도시한 데이터 암호화장치(10)의 상세한 구성도이다.
제 2 실시예에서의 도 12에 도시한 데이터 암호화장치(10)와 공통된 구성부분에는 동일부호를 붙여 동일한 기능을 갖는 구성부분의 설명은 생략하기로 한다.
이 데이터 암호화장치(10)는 블록분할부(101), 블록기억부(102), 부분 키 생성부(104), 제 1∼제 8 암호화부(105a∼105h), 단수 데이터 처리부(106), 블록결합부(107) 및 블록융합부(108)로 구성된다.
제 1 암호화부(105a)는, 융합 평문 블록으로부터가 아니고 블록기억부(102)에 기억된 연쇄 블록으로부터 제 1 중간 블록을 생성한다.
제 1∼제 4 암호화부(105a∼105d)는 제 2 실시예의 것과 동일한 기능을 갖는다. 여기에서는, 연쇄 블록으로부터 각각 대응하는 제 1∼제 3 중간 블록 및 암호처리 블록을 생성한다.
블록융합부(108)는, 제 4 암호화부(105d)가 생성한 암호처리 블록을 평문 블록에 융합하여, 제 4 중간 블록을 생성한다. 여기에서는, 제 1 평문 블록을 처리할 때에는, 연쇄 블록의 초기값 IV로 생성된 64비트의 제 1 암호처리 블록과 64비트의 제 1 평문 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하고, 제 2∼제 3 평문 블록을 처리할 때에는, 제 1∼제 2 평문 블록의 처리시 생성된 64비트의 제 2∼제 3 암호처리 블록과 64비트의 제 2∼제 3 평문 블록을 대응하는 비트마다 배타적 논리합의 연산을 행한다.
블록기억부(102)는 블록 갱신기능을 구비하며, 블록융합부(108)가 제 4 중간 블록을 생성할 때마다 이 제 4 중간 블록을 새로운 연쇄 블록으로서 기억하는 연쇄 블록을 갱신하여 다음 블록을 처리할 때 이용한다. 여기에서는, 미리 64비트의 초기값 IV가 기억되어 이 초기값 IV가 제 1 평문 블록을 처리할 때 이용되고, 이 처리시 생성된 제 4 중간 블록을 새로운 연쇄 블록으로서 기억한다. 다음으로, 제 1 평문 블록의 처리시 갱신된 연쇄 블록이 제 2 평문 블록을 처리할 때 이용되고, 이 처리시 생성된 제 4 중간 블록을 새로운 연쇄 블록으로서 기억한다. 다음으로, 제 2 평문 블록의 처리시 기억된 연쇄 블록이 제 3 평문 블록을 처리할 때 이용되고, 이 처리시 생성된 제 4 중간 블록을 새로운 연쇄 블록으로서 기억한다. 마지막으로, 제 3 평문 블록의 처리시 기억된 연쇄 블록이 단수 평문 데이터를 처리할 때 이용된다.
제 5∼제 8 암호화부(105e∼105h)는 제 2 실시예의 것과 동일한 기능을 갖는다. 여기에서는, 제 4 중간 블록으로부터 각각 대응하는 제 5∼제 7 중간 블록과 제 1∼제 3 암호문 블록을 생성한다.
단수 데이터 처리부(106)는 블록분할부(101)로부터 단수 평문 데이터를 수취하고, 제 4 암호화부(105d)가 생성한 암호처리 블록에 따라 단수 평문 데이터로부터 단수 평문 데이터와 같은 비트수의 단수 암호 데이터를 생성하는 것이고, 데이터 정합부(106a) 및 단수 데이터 융합부(106b)를 포함한다.
데이터 정합부(106a)는 제 4 암호화부(105d)가 생성한 암호처리 블록으로부터, 단수 평문 데이터와 같은 비트수의 단수 암호처리 데이터를 생성한다. 여기에서는, 단수 평문 데이터가 8비트이므로 제 4 암호화부(105d)가 생성한 암호처리 블록의, 예를 들면 상위 8비트로 구성되는 단수 암호처리 데이터를 생성한다.
단수 데이터 융합부(106b)는, 단수 암호처리 데이터를 단수 평문 데이터에 융합한다. 여기에서는, 8비트의 단수 암호처리 데이터와 8비트의 단수 평문 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행하고, 8비트의 단수 암호문 데이터를 생성한다.
또, 단수 데이터 처리부(106)는 제 2 실시예의 것과 동일한 기능을 갖는 것이어도 된다.
( 데이터 복호화장치(20)의 구성 )
도 21은, 본 발명의 제 4 실시예에서의 도 2에 도시한 데이터 복호화장치(20)의 상세한 구성도이다.
제 2 실시예에서의 도 13에 도시한 데이터 복호화장치(20)와 공통되는 구성부분에는 동일부호를 붙여 동일한 기능을 갖는 구성부분의 설명은 생략하기로 한다.
이 데이터 복호화장치(20)는 블록분할부(201), 블록기억부(202), 부분 키 생성부(204), 제 1∼제 4 복호화부(205a∼205d), 제 1∼제 4 암호화부(205i∼205l), 단수 데이터 처리부(206), 블록결합부(207) 및 블록융합부(208)로 구성된다.
제 1 암호화부(205i) 제 1 부분 키에 따라 블록기억부(202)에 기억된 연쇄 블록으로부터 제 1 중간 블록을 생성한다.
제 2∼제 4 암호화부(205j∼2051)는 각각 제 2∼제 4 부분 키에 따라 제 1∼제 3 중간 블록으로부터 제 2 중간 블록, 제 3 중간 블록 및 암호처리 블록을 생성한다.
블록융합부(208)는 제 4 암호화부(2051)가 생성한 암호처리 블록을 제 4 복호화부(205d)가 생성한 제 4 중간 블록에 융합하여 평문 블록을 생성한다. 여기에서는, 제 1 암호문 블록을 처리할 때에는 연쇄 블록의 초기값 IV에서 생성된 64비트의 제 1 암호처리 블록과 제 l 암호문 블록으로부터 생성된 64비트의 제 4 중간 블록을, 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 1 평문 블록을 생성하고, 제 2∼제 3 암호문 블록을 처리할 때에는 제 1∼제 2 암호문 블록의 처리시 생성된 연쇄 블록으로부터 생성된 64비트의 제 2∼제 3 암호처리 블록과 제 2∼제 3 암호문 블록으로부터 생성된 64비트의 각각의 제 4 중간 블록을, 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 2∼제 3 평문 블록을 생성한다.
단수 데이터 처리부(206)는 블록분할부(201)로부터 단수 암호문 데이터를 수취하고, 제 4 암호화부(2051)가 생성한 암호처리 블록에 따라 단수 암호문 데이터로부터 단수암호문 데이터와 같은 비트수의 단수 평문 데이터를 생성하는 것이고, 데이터 정합부(206a) 및 단수 데이터 융합부(206b)를 포함한다.
데이터 정합부(206a)는 제 4 암호화부(2051)가 생성한 암호처리 블록으로부터 단수 암호문 데이터와 같은 비트수의 단수 암호처리 데이터를 생성한다. 여기에서는, 단수 암호문 데이터가 8비트이므로 제 4 암호화부(205l)가 생성한 암호처리 블록의, 예를 들면 상위 8비트로 구성되는 단수 암호처리 데이터를 생성한다.
단수 데이터 융합부(206b)는 단수 암호처리 데이터를 단수 암호문 데이터에 융합한다. 여기에서는, 8비트의 단수 암호처리 데이터와 8비트의 단수암호문 데이터를, 대응하는 비트마다 배타적 논리합의 연산을 행하여 8비트의 단수 평문 데이터를 생성한다.
또, 단수 데이터 처리부(206)는 제 2 실시예의 것과 동일한 기능을 갖는 것이어도 된다.
동작
( 데이터 암호화장치(10)의 동작 )
도 22는 본 발명의 제 4 실시예의 데이터 암호화장치(10)에서의 암호화처리의 흐름을 도시한 도면이다.
제 2 실시예에서의 도 14에 도시한 데이터 암호화장치(10)의 동작과 공통되는 단계에는 동일부호를 붙여 그 설명을 생략하기로 한다.
(1)∼(3) 제 2 실시예와 마찬가지이다(단계 S101, 단계 S102, 단계 S301 : 1회째).
(4) 제 1 암호화부(105a)는 제 1 부분 키에 따라 블록기억부(102)에 기억된 연쇄 블록으로부터 제 1 중간 블록을 생성한다(단계 S701). 여기에서는, 연쇄 블록의 초기값 IV에서 제 1 중간 블록을 생성한다(단계 S701 : 1회째).
(5) 제 2∼제 4 암호화부(105b∼105d)는 각각 제 2∼제 4 부분 키에 따라 제 1∼제 3 중간 블록으로부터 제 2 중간 블록, 제 3 중간 블록 및 암호처리 블록을 생성한다(단계 S702). 여기에서는, 연쇄 블록의 초기값 IV에 대응하는 제 1∼제 3 중간 블록으로부터 제 2 중간 블록, 제 3 중간 블록 및 제 1 암호처리 블록을 생성한다(단계 S702 : 1회째).
(6) 블록융합부(108)는 암호처리 블록을 평문 블록에 융합하여 제 4 중간 블록을 생성한다(단계 S703). 여기에서는, 64비트의 제 1 암호처리 블록과 64비트의 제 1 평문 블록을, 대응하는 비트마다 배타적 논리합을 행하여 64비트의 제 4 중간 블록을 생성한다(단계 S703 : 1회째).
(7)∼(13) 제 2 실시예와 마찬가지이다(단계 S107∼단계 S110 : l회째, 단계 S101, 단계 S102, 단계 S30l : 2회째).
(14) 단계 S701에서, 여기에서는 제 1 평문 블록의 처리시 생성된 64비트의 연쇄 블록으로부터 제 1 중간 블록을 생성한다(단계 S701 : 2회째).
(15) 단계 S702에서, 여기에서는 제 1 평문 블록의 처리시 생성된 연쇄 블록에 대응하는 제 1∼제 3 중간 블록으로부터 제 2 중간 블록, 제 3 중간 블록 및 제 2 암호처리 블록을 생성한다(단계 S702 : 2회째).
(16) 단계 S703에서, 여기에서는 64비트의 제 2 암호처리 블록과 64비트의 제 2 평문 블록을, 대응하는 비트마다 배타적 논리합을 행하여 64비트의 제 4 중간 블록을 생성한다(단계 S703 : 2회째).
(17)∼(23) 제 2 실시예와 마찬가지이다(단계 S107∼단계 Sll0 : 2회째, 단계 S101, 단계 S102, 단계 S301 : 3회째).
(24) 단계 S701에서, 여기에서는 제 2 평문 블록의 처리시 생성된 64비트의 연쇄 블록으로부터 제 1 중간 블록을 생성한다(단계 S701 : 3회째).
(25) 단계 S702에서, 여기에서는 제 2 평문 블록의 처리시 생성된 연쇄 블록에 대응하는 제 1∼제 3 중간 블록으로부터 제 2 중간 블록, 제 3 중간 블록 및 제 3 암호처리 블록을 생성한다(단계 S702 : 3회째).
(26) 단계 S703에서, 여기에서는 64비트의 제 3 암호처리 블록과 64비트의 제 3 평문 블록을, 대응하는 비트마다 배타적 논리합을 행하여 64비트의 제 4 중간 블록을 생성한다(단계 S703 : 3회째).
(27)∼(34) 제 2 실시예와 마찬가지이다(단계 S107∼단계 S110 : 3회째, 단계 S101 : 4회째, 단계 S111∼단계 S113).
( 데이터 복호화장치(20)의 동작 )
도 23은 본 발명의 제 4 실시예의 데이터 복호화장치(20)에 있어서의 암호화처리의 흐름을 도시한 도면이다.
데이터 복호화장치(20)의 동작은 데이터 암호화장치(10)의 동작의 역변환이다. 제 2 실시예에서의 도 15에 도시한 데이터 복호화장치(20)의 동작과 공통되는 단계에는 동일부호를 붙여 그 설명을 생략하기로 한다.
(1)∼(5) 제 2 실시예와 마찬가지이다(단계 S201, 단계 S202, 단계 S401, 단계 S205, 단계 S206 : 1회째).
(6) 제 1 암호화부(205i)는 제 1 부분 키에 따라 블록기억부(202)에 기억된 연쇄 블록으로부터 제 1 중간 블록을 생성한다(단계 S801). 여기에서는, 연쇄 블록의 초기값 IV에서 제 1 중간 블록을 생성한다(단계 S801 : 1회째).
(7) 제 2∼제 4 암호화부(205j∼205l)는 각각 제 2∼제 4 부분 키에 따라 제 1∼제 3 중간 블록으로부터 제 2 중간 블록, 제 3 중간 블록 및 암호처리 블록을 생성한다(단계 S802). 여기에서는, 연쇄 블록의 초기값 IV에 대응하는 제 1∼제 3 중간 블록으로부터 제 2 중간 블록, 제 3 중간 블록 및 제 1 암호처리 블록을 생성한다(단계 S802 : 1회째).
(8) 블록융합부(208)는 암호처리 블록을 제 4 중간 블록에 융합하여 평문 블록을 생성한다(단계 S803). 여기에서는, 64비트의 제 1 암호처리 블록과 제 1 암호문 블록에 대응하는 64비트의 제 4 중간 블록을, 대응하는 비트마다 배타적 논리합을 행하여 64비트의 제 1 평문 블록을 생성한다(단계 S803 : 1회째).
(9)∼(15) 제 2 실시예와 마찬가지이다(단계 S207, 단계 S210 : 1회째, 단계 S201, 단계 S202, 단계 S401, 단계 S205, 단계 S206 : 2회째).
(16) 단계 S80l에서, 여기에서는 제 1 암호문 블록의 처리시 생성된 64비트의 연쇄 블록으로부터 제 1 중간 블록을 생성한다(단계 S801 : 2회째).
(17) 단계 S802에서, 여기에서는 제 1 암호문 블록의 처리시 생성된 연쇄 블록에 대응하는 제 1∼제 3 중간 블록으로부터 제 2 중간 블록, 제 3 중간 블록 및 제 2 암호처리 블록을 생성한다(단계 S802 : 2회째).
(18) 단계 S803에서, 여기에서는 64비트의 제 2 암호처리 블록과 제 2 암호문 블록에 대응하는 64비트의 제 4 중간 블록을, 대응하는 비트마다 배타적 논리합을 행하여 64비트의 제 2 평문 블록을 생성한다(단계 S803 : 2회째).
(19)∼(25) 제 2 실시예와 마찬가지이다(단계 S207, 단계 S210 : 2회째, 단계 S201, 단계 S202, 단계 S401, 단계 S205, 단계 S206 : 3회째).
(26) 단계 S801에서, 여기에서는 제 2 암호문 블록의 처리시 생성된 64비트의 연쇄 블록으로부터 제 1 중간 블록을 생성한다(단계 S801 : 3회째).
(27) 단계 S802에서, 여기에서는 제 2 암호문 블록의 처리시 생성된 연쇄 블록에 대응하는 제 1∼제 3 중간 블록으로부터 제 2 중간 블록, 제 3 중간 블록 및 제 3 암호처리 블록을 생성한다(단계 S802 : 3회째).
(28) 단계 S803에서, 여기에서는 64비트의 제 3 암호처리 블록과 제 3 암호문 블록에 대응하는 64비트의 제 4 중간 블록을, 대응하는 비트마다 배타적 논리합을 행하여 64비트의 제 3 평문 블록을 생성한다(단계 S803 : 3회째).
(29)∼(34) 제 2 실시예와 마찬가지이다(단계 S207, 단계 S210 : 3회째, 단계 S201 : 4회째, 단계 S211∼단계 S213).
제 4 실시예의 암호처리 장치는 앞의 블록에 암호처리에 실시하는 과정에서 생성된 중간 블록을 연쇄 블록으로서 기억하고, 뒤의 암호처리시 암호처리를 실시하여 평문 블록이나 암호처리 블록에 융합하여 암호처리를 실시할 때마다 그 연쇄 블록을 갱신하는 것이다.
제 5 실시예
본 발명의 제 5 실시예는 융합후 또는 융합전의 블록을 새로운 연쇄 블록으로 하는 것은 아니라 연쇄 블록에 암호처리를 실시한 블록을 새로운 연쇄 블록으로서 기억하는 점만 제 4 실시예와 다르다.
구성
암호 통신시스템의 구성은 제 1 실시예와 마찬가지이므로 설명을 생략하기로 한다.
( 데이터 암호화장치(10)의 구성 )
도 24는 본 발명의 제 5 실시예에서의 도 2에 도시한 데이터 암호화장치(10)의 상세한 구성도이다.
제 2 실시예에서의 도 12에 도시한 데이터 암호화장치(10)와 공통되는 구성부분에는 동일부호를 붙여 동일한 기능을 갖는 구성부분의 설명은 생략하기로 한다.
이 데이터 암호화장치(10)는 블록분할부(l01), 블록기억부(102),부분 키 생성부(104), 제 1∼제 8 암호화부(105a∼105h), 단수 데이터 처리부(106), 블록결합부(107) 및 블록융합부(108)로 구성된다.
제 1 암호화부(105a)는 융합 평문 블록으로부터가 아니고 블록기억부(102)에 기억된 연쇄 블록으로부터 제 1 중간 블록을 생성한다.
제 1∼제 4 암호화부(105a∼105d)는 제 2 실시예의 것과 동일한 기능을 갖는다. 여기에서는, 연쇄 블록으로부터 각각 대응하는 제 l∼제 4 중간 블록을 생성한다.
블록융합부(108)는 제 4 암호화부(105d)가 생성한 제 4 중간 블록을 평문 블록에 융합하여 융합평문 블록을 생성한다. 여기에서는, 제 1 평문 블록을 처리할 때에는, 연쇄 블록의 초기값 IV에서 생성된 64비트의 제 4 중간 블록과 64비트의 제 1 평문 블록을, 대응하는 비트마다 배타적 논리합의 연산을 행하고, 제 2∼제 3 평문 블록을 처리할 때에는 제 1∼제 2 평문 블록의 처리시 생성된 각각에 대응하는 64비트의 제 4 중간 블록과 64비트의 제 2∼제 3 평문 블록을, 대응하는 비트마다 배타적 논리합의 연산을 행한다.
제 5 암호화부(105e)는 제 4 중간 블록으로부터가 아니고 블록융합부(108)가 생성한 융합평문 블록으로부터 제 5 중간 블록을 생성한다.
제 5∼제 8 암호화부(105e∼105h)는 제 2 실시예의 것과 동일한 기능을 갖는다. 여기에서는, 융합평문 블록으로부터 각각 대응하는 제 5∼제 7 중간 블록과 제 1∼제 3 암호문 블록을 생성한다.
단수 데이터 처리부(106)는 제 4 실시예의 것과 동일한 기능을 갖는다.
또, 단수 데이터 처리부(106)는 제 2 실시예의 것과 동일한 기능을 갖는 것이어도 된다.
( 데이터 복호화장치(20)의 구성 )
도 25는 본 발명의 실시예5에 있어서의 도 2에 도시한 데이터 복호화장치(20)의 상세한 구성도이다.
제 2 실시예에서의 도 13에 도시한 데이터 복호화장치(20)와 공통되는 구성부분에는 동일부호를 붙여 동일한 기능을 갖는 구성부분의 설명은 생략하기로 한다.
이 데이터 복호화장치(20)는 블록분할부(201), 블록기억부(202), 부분 키 생성부(204), 제 1∼제 4 복호화부(205a∼205d), 제 1∼제 4 암호화부(205i∼2051), 단수 데이터 처리부(206), 블록결합부(207) 및 블록융합부(208)로 구성된다.
제 4 복호화부(205d)는 제 5 부분 키에 따라 제 5 중간 블록으로부터 암호처리 블록을 생성한다. 여기에서는, 제 1∼제 3 암호문 블록에 각각 대응하는 제 5 중간 블록으로부터 제 1∼제 3 암호처리 블록을 생성한다. 또, 제 1∼제 4 복호화부(205a∼205d)가 행하는 변환은, 각각 데이터 암호화장치(10)의 제 4∼제 1 암호화부(105d∼105a)가 행하는 변환의 역변환이다.
제 1 암호화부(2051)는 제 1 부분 키에 따라 블록기억부(202)에 기억된 연쇄 블록으로부터 제 1 중간 블록을 생성한다.
제 2∼제 4 암호화부(205j∼205l)는 각각 제 2∼제 4 부분 키에 따라 제 1∼제 3 중간 블록으로부터 제 2∼제 4 중간 블록을 생성한다.
블록기억부(202)는 블록 갱신기능을 구비하여, 제 4 암호화부(205l)가 제 4 중간 블록을 생성할 때마다 이 제 4 중간 블록을 새로운 연쇄 블록으로서 기억하는 연쇄 블록을 갱신하여 다음 블록을 처리할 때 이용한다. 여기에서의 동작은, 제 1 실시예와 마찬가지이다.
제 1∼제 4 암호화부(205i∼205l)는, 각각 데이터 암호화장치(10)의 제 1∼제 4 암호화부(105a∼105d)와 동일한 기능을 갖고, 그 동작도 완전히 동일하다. 여기에서는 각 연쇄 블록으로부터 각각에 대응하는 제 l∼제 4 중간 블록을 생성한다.
블록융합부(208)는 제 4 암호화부(2051)가 생성한 제 4 중간 블록을 제 4 복호화부(205d)가 생성한 암호처리 블록에 융합하여, 평문 블록을 생성한다. 여기에서는, 제 1 암호문 블록을 처리할 때에는 연쇄 블록의 초기값 IV로부터 생성된 64비트의 제 4 중간 블록과 제 1 암호문 블록으로부터 생성된 64비트의 암호처리 블록을, 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 1 평문 블록을 생성하고, 제 2∼제 3 암호문 블록을 처리할 때에는 제 1∼제 2 암호문 블록의 처리시 생성된 연쇄 블록으로부터 생성된 64비트의 각각의 제 4 중간 블록과 제 2∼제 3 암호문 블록으로부터 생성된 64비트의 제 2∼제 3 암호처리 블록을, 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 2∼제 3 평문 블록을 생성한다.
단수 데이터 처리부(206)는 제 4 실시예의 것과 동일한 기능을 갖는다.
또, 단수 데이터 처리부(206)는 제 2 실시예의 것과 동일한 기능을 갖는 것이어도 된다.
동작
( 데이터 암호화장치(10)의 동작 )
도 26은 본 발명의 제 5 실시예의 데이터 암호화장치(10)에 있어서의 암호화처리의 흐름을 도시한 도면이다.
제 2 실시예에서의 도 14에 도시한 데이터 암호화장치(10)의 동작과 공통되는 단계에는 동일부호를 붙여 그 설명을 생략하기로 한다.
(l)∼(3) 제 2 실시예와 마찬가지이다(단계 S101, 단계 S102, 단계 S301 : 1회째).
(4) 제 1 암호화부(105a)는 제 1 부분 키에 따라 블록기억부(102)에 기억된 연쇄 블록으로부터 제 1 중간 블록을 생성한다(단계 S901). 여기에서는, 연쇄 블록의 초기값 IV에서 제 1 중간 블록을 생성한다(단계 S901 : 1회째).
(5)∼(6) 제 2 실시예의 (6)∼(7)과 마찬가지이다(단계 S106, 단계 Sl07 : 1회째).
(7) 블록융합부(108)는 제 4 중간 블록을 평문 블록에 융합하여, 융합 평문 블록을 생성한다(단계 S902). 여기에서는, 제 1 평문 블록에 대응하는 64비트의 제 4 중간 블록과 64비트의 제 1 평문 블록을, 대응하는 비트마다 배타적 논리합을 행하여 64비트의 제 1 융합 평문 블록을 생성한다(단계 S902 : 1회째).
(8) 제 5 암호화부(105e)는 제 5 부분 키에 따라 융합 평문 블록으로부터 제 5 중간 블록을 생성하고, 제 6∼제 7 암호화부(105f∼105g)가, 각각 제 6∼제 7의 부분 키에 따라 제 5∼제 6 중간 블록으로부터 제 6∼제 7 중간 블록을 생성한다(단계 S903). 여기에서는, 제 1 융합평문 블록으로부터 제 5 중간 블록을 생성하여, 제 5∼제 6 중간 블록으로부터 제 6∼제 7 중간 블록을 생성한다(단계 S903 : 1회째).
(9)∼(13) 제 2 실시예와 마찬가지이다(단계 S109, 단계 S110 : 1회째, 단계 S101, 단계 S102, 단계 S30l : 2회째).
(14) 단계 S901에서, 여기에서는 제 1 평문 블록의 처리시 생성된 64비트의 연쇄 블록으로부터 제 1 중간 블록을 생성한다(단계 S901 : 2회째).
(15)∼(16) 제 2 실시예의 (16)∼(17)과 마찬가지이다(단계 S106, 단계 S107 : 2회째).
(17) 단계 S902에서, 여기에서는 제 1 평문 블록의 처리시에 생성된 연쇄 블록에 대응하는 64비트의 제 4 중간 블록과 64비트의 제 2 평문 블록을, 대응하는 비트마다 배타적 논리합을 행하여, 64비트의 제 2 융합 평문 블록을 생성한다(단계 S902 : 2회째).
(18) 단계 S903에서, 여기에서는 제 2 융합 평문 블록으로부터 제 5 중간 블록을 생성하고, 제 5∼제 6 중간 블록으로부터 제 6∼제 7 중간 블록을 생성한다(단계 S903 : 2회째).
(19)∼(23) 제 2 실시예와 마찬가지이다(단계 S109, 단계 S110 : 2회째, 단계 S101, 단계 S102, 단계 S301 : 3회째).
(24) 단계 S901에서, 여기에서는 제 2 평문 블록의 처리시 생성된 64비트의 연쇄 블록으로부터 제 1 중간 블록을 생성한다(단계 S901 : 3회째).
(25)∼(26) 제 2 실시예의 (26)∼(27)과 마찬가지이다(단계 S106, 단계 S107 : 3회째).
(27) 단계 S902에서, 여기에서는 제 2 평문 블록의 처리시에 생성된 연쇄 블록에 대응하는 64비트의 제 4 중간 블록과 64비트의 제 3 평문 블록을, 대응하는 비트마다 배타적 논리합을 행하여 64비트의 제 3 융합 평문 블록을 생성한다(단계 S902 : 3회째).
(28) 단계 S903에서, 여기에서는 제 3 융합 평문 블록으로부터 제 5 중간 블록을 생성하고, 제 5∼제 6 중간 블록으로부터 제 6∼제 7 중간 블록을 생성한다(단계 S903 : 3회째).
(29)∼(34) 제 2 실시예와 마찬가지이다(단계 S109, 단계 S110 : 3회째, 단계 S101 : 4회째, 단계 S111∼단계 S113).
( 데이터 복호화장치(20)의 동작 )
도 27은 본 발명의 제 5 실시예의 데이터 복호화장치(20)에 있어서의 암호화처리의 흐름을 도시한 도면이다.
데이터 복호화장치(20)의 동작은 데이터 암호화장치(10)의 동작의 역변환이다. 제 2 실시예에서의 도 15에 도시한 데이터 복호화장치(20)의 동작과 공통되는 단계에는 동일부호를 붙여 그 설명을 생략하기로 한다.
(l)∼(4) 제 2 실시예와 마찬가지이다(단계 S201, 단계 S202, 단계 S401, 단계 S205 : 1회째).
(5) 제 2∼제 4 복호화부(205b∼205d)는 각각 제 7∼제 5 부분 키에 따라 제 7∼제 5 중간 블록으로부터 제 6 중간 블록, 제 5 중간 블록 및 암호처리 블록을 생성한다(단계 S1001). 여기에서는, 제 1 암호문 블록에 대응하는 제 7∼제 5 중간 블록으로부터 제 6 중간 블록, 제 5 중간 블록 및 제 1 암호처리 블록을 생성한다(단계 S1001 : 1회째).
(6) 제 1 암호화부(205i)는 제 1 부분 키에 따라 블록기억부(202)에 기억된 연쇄 블록으로부터 제 1 중간 블록을 생성한다(단계 S1002). 여기에서는, 연쇄 블록의 초기값 IV로부터 제 1 중간 블록을 생성한다(단계 S1002 : 1회째).
(7) 제 2∼제 4 암호화부(205j∼205l)는 각각 제 2∼제 4 부분 키에 따라 제 1∼제 3 중간 블록으로부터 제 2∼제 4 중간 블록을 생성한다(단계 S1003). 여기에서는, 연쇄 블록의 초기값 IV에 대응하는 제 1∼제 3 중간 블록으로부터 제 2∼제 4 중간 블록을 생성한다(단계 S1003 : 1회째).
(8) 블록융합부(208)는 제 4 중간 블록을 암호처리 블록에 융합하여, 평문 블록을 생성한다(단계 S1004). 여기에서는, 제 1 암호문 블록에 대응하는 64비트의 제 4 중간 블록과 64비트의 제 1 암호처리 블록을, 대응하는 비트마다 배타적 논리합을 행하여 64비트의 제 1 평문 블록을 생성한다(단계 S1004 : 1회째).
(9)∼(14) 제 2 실시예와 마찬가지이다(단계 S207, 단계 S210 : 1회째, 단계 S201, 단계 S202, 단계 S401, 단계 S205 : 2회째).
(15) 단계 S1001에서, 여기에서는 제 2 암호문 블록에 대응하는 제 7∼제 5 중간 블록으로부터 제 6 중간 블록, 제 5 중간 블록 및 제 2 암호처리 블록을 생성한다(단계 S1001 : 2회째).
(16) 단계 S1002에서, 여기에서는 제 1 암호문 블록의 처리시 생성된 64비트의 연쇄 블록으로부터 제 1 중간 블록을 생성한다(단계 S1002 : 2회째).
(17) 단계 S1003에서, 여기에서는 제 1 암호문 블록의 처리시에 생성된 연쇄 블록에 대응하는 제 1∼제 3 중간 블록으로부터 제 2∼제 4 중간 블록을 생성한다(단계 S1003 : 2회째).
(18) 단계 S1004에서, 여기에서는 제 2 암호문 블록에 대응하는 64비트의 제 4 중간 블록과 64비트의 제 2 암호처리 블록을 대응하는 비트마다 배타적 논리합을 행하여 64비트의 제 2 평문 블록을 생성한다(단계 S1004 : 2회째).
(19)∼(24) 제 2 실시예와 마찬가지이다(단계 S207, 단계 S210 : 2회째, 단계 S201, 단계 S202, 단계 S401, 단계 S205 : 3회째).
(25) 단계 S1001에서, 여기에서는 제 3 암호문 블록에 대응하는 제 7∼제 5 중간 블록으로부터 제 6 중간 블록, 제 5 중간 블록 및 제 3 암호처리 블록을 생성한다(단계 S1001 : 3회째).
(26) 단계 S1002에서, 여기에서는 제 2 암호문 블록의 처리시 생성된 64비트의 연쇄 블록으로부터 제 1 중간 블록을 생성한다(단계 S1002 : 3회째).
(27) 단계 S1003에서, 여기에서는 제 2 암호문 블록의 처리시에 생성된 연쇄 블록에 대응하는 제 1∼제 3 중간 블록으로부터 제 2∼제 4 중간 블록을 생성한다(단계 S1003 : 3회째).
(28) 단계 S1004에서, 여기에서는 제 3 암호문 블록에 대응하는 64비트의 제 4 중간 블록과 64비트의 제 3 암호처리 블록을 대응하는 비트마다 배타적 논리합을 행하여 64비트의 제 3 평문 블록을 생성한다(단계 S1004 : 3회째).
(29)∼(34) 제 2 실시예와 마찬가지이다(단계 S207, 단계 S210 : 3회째, 단계 S201 : 4회째, 단계 S211∼단계 S213).
제 5 실시예의 암호처리 장치는 앞의 블록에 암호처리에 실시한 과정에서 생성된 중간 블록을 연쇄 블록으로서 기억하고, 뒤의 암호처리시 암호처리를 실시하여 평문 블록이나 암호처리 블록에 융합하여, 암호처리를 실시할 때마다 그 연쇄 블록을 갱신하는 것이다.
제 6 실시예
본 발명의 제 6 실시예는 키 데이터에 의해 특정되는 암호처리를 실시하여, 피암호처리 데이터로부터 출력 데이터를 생성하는 암호처리 장치로서, 블록 단위로 암호처리를 실시할 때마다 출력 블록, 피암호처리 블록 및 중간 블록 등을 연쇄 블록으로서 기억하여, 다음 블록의 암호처리를 실시할 때 기억하고 있는 연쇄 블록에 블록변환을 실시하여 키 데이터에 융합하는 암호처리 장치이다.
구성
암호 통신시스템의 구성은 제 1 실시예와 마찬가지이므로 설명을 생략하기로 한다.
( 데이터 암호화장치(10)의 구성 )
도 28은 본 발명의 제 6 실시예에서의 도 2에 도시한 데이터 암호화장치(10)의 상세한 구성도이다.
제 1실시예에서의 도 3에 도시한 데이터 암호화장치(10)와 공통되는 구성부분에는 동일부호를 붙여 동일한 기능을 갖는 구성부분의 설명은 생략하기로 한다.
이 데이터 암호화장치(10)는 블록분할부(101), 블록기억부(102), 키 데이터 융합부(103), 부분 키 생성부(104), 제 1∼제 8 암호화부(105a∼105h), 단수 데이터 처리부(106), 블록결합부(107) 및 블록변환부(109)로 구성된다.
블록기억부(102)는 블록 갱신기능을 구비하여, 제 8 암호화부(105h)가 암호문 블록을 생성할 때마다, 이 암호문 블록을 새로운 연쇄 블록으로서 기억하는 연쇄 블록을 갱신하여, 다음 블록을 처리할 때 이용한다. 여기에서는, 미리 64비트의 초기값 IV가 기억되어, 이 초기값 IV가 제 1 평문 블록을 처리할 때 이용되고, 이 처리시 생성된 제 1 암호문 블록을 새로운 연쇄 블록으로서 갱신한다. 다음으로, 제 1 평문 블록의 처리시 갱신한 연쇄 블록이 제 2 평문 블록을 처리할 때 이용되고, 이 처리시 생성된 제 2 암호문 블록을 새로운 연쇄 블록으로서 갱신한다. 다음으로, 제 2 평문 블록의 처리시 갱신한 연쇄 블록이 제 3 평문 블록을 처리할 때 이용되고, 이 처리시 생성된 제 3 암호문 블록을 새로운 연쇄 블록으로서 갱신한다. 마지막으로, 제 3 평문 블록의 처리시 갱신한 연쇄 블록이 단수 평문 데이터를 처리할 때 이용된다.
블록변환부(109)는 블록기억부(102)에 기억된 연쇄 블록에, 미리 정하여 놓은 소정의 변환을 실시하여 변환 블록을 생성한다. 여기에서, 블록변환부(109)가 실시하는 소정의 변환은, 예를 들면 비트 치환이나 비트 변환 등이다. 이 비트 치환이란, 제 1 실시예의 제 1∼제 8 암호화부(105a∼105h)에서 설명한 전치(P)와 마찬가지의 비트 단위로 치환되는 것이며, 이 비트 치환이란, 특정의 데이터와 배타적 논리합의 연산을 행하는 등의 고정적인 비트 단위의 연산인 것이다. 여기에서는, 제 1 평문 블록을 처리할 때에는 64비트의 연쇄 블록의 초기값 IV로부터 64비트의 제 1 변환 블록을 생성하고, 제 2∼제 3 평문 블록을 처리할 때에는 제 1∼제 2 평문 블록의 처리시 각각 생성된 64비트의 연쇄 블록으로부터 64비트의 제 2∼제 3 변환 블록을 생성한다.
키 데이터 융합부(103)는 블록변환부(109)가 생성한 변환 블록을 키 데이터에 융합하여 융합 키 데이터를 생성한다. 여기에서는, 미리 설정된 64비트의 키 데이터를 입수하여, 제 1 평문 블록을 처리할 때에는 64비트의 제 1 변환 블록과 64비트의 키 데이터를, 대응하는 비트마다 배타적 논리합의 연산을 행하고, 제 2∼제 3 평문 블록을 처리할 때에는, 64비트의 제 2∼제 3 변환 블록과 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행한다.
단수 데이터 처리부(106)는 블록분할부(101)로부터 단수 평문 데이터를 수취하고, 블록변환부(109)가 생성한 변환 블록에 따라 단수 평문 데이터로부터 단수 평문 데이터와 같은 비트수의 단수 암호문 데이터를 생성하는 것이고, 데이터 정합부(106a) 및 단수 데이터 융합부(106b)를 포함한다.
데이터 정합부(106a)는 블록변환부(109)가 생성한 변환 블록으로부터, 단수 평문 데이터와 같은 비트수의 단수 변환 데이터를 생성한다. 여기에서는, 단수 평문 데이터가 8비트이므로, 블록변환부(109)가 생성한 변환 블록의, 예를 들면 상위 8비트로 구성되는 단수 변환 데이터를 생성한다.
단수 데이터 융합부(106b)는 단수 변환 데이터를 단수 평문 데이터에 융합한다. 여기에서는, 8비트의 단수 변환 데이터와 8비트의 단수 평문 데이터를, 대응하는 비트마다 배타적 논리합의 연산을 행하여 8비트의 단수 암호문 데이터를 생성한다.
또, 단수 데이터 처리부(106)는 제 1 실시예의 것과 동일한 기능을 갖는 것이어도 된다.
( 데이터 복호화장치(20)의 구성 )
도 29는 본 발명의 제 6 실시예에서의 도 2에 도시한 데이터 복호화장치(20)의 상세한 구성도이다.
제 1 실시예에서의 도 8에 도시한 데이터 복호화장치(20)와 공통되는 구성부분에는 동일부호를 붙여 동일한 기능을 갖는 구성부분의 설명은 생략하기로 한다.
이 데이터 복호화장치(20)는 블록분할부(201), 블록기억부(202), 키 데이터 융합부(203), 부분 키 생성부(204), 제 1∼제 8 복호화부(205a∼205h), 단수 데이터 처리부(206), 블록결합부(207) 및 블록변환부(209)로 구성된다.
블록기억부(202)는 블록 갱신기능을 구비하여, 블록분할부(201)가 암호문 블록을 생성할 때마다 이 암호문 블록을 새로운 연쇄 블록으로서 기억하는 연쇄 블록을 갱신하여, 다음 블록을 처리할 때 이용한다. 여기에서는, 미리 64비트의 초기값 IV가 기억되어, 이 초기값 IV가 제 1 암호문 블록을 처리할 때에 이용되고, 제 1 암호문 블록을 새로운 연쇄 블록으로서 기억한다. 다음으로, 제 1 암호문 블록의 처리시 갱신된 연쇄 블록이 제 2 암호문 블록을 처리할 때에 이용되고, 제 2 암호문 블록을 새로운 연쇄 블록으로서 기억한다. 다음으로, 제 2 암호문 블록의 처리시 기억된 연쇄 블록이 제 3 암호문 블록을 처리할 때 이용되고, 제 3 암호문 블록을 새로운 연쇄 블록으로서 기억한다. 마지막으로, 제 3 암호문 블록의 처리시 기억된 연쇄 블록이 단수암호문 데이터를 처리할 때 이용된다.
블록변환부(209)는 블록기억부(202)에 기억된 연쇄 블록에 미리 정하여 놓은 소정의 변환을 실시하여 변환 블록을 생성한다. 여기에서, 블록변환부(209)가 실시하는 소정의 변환은 데이터 암호화장치(10)의 블록변환부(109)가 실시하는 소정의 변환과 동일하고, 예를 들면, 비트 치환이나 비트 변환 등이다. 여기에서는, 제 1 암호문 블록을 처리할 때에는 64비트의 연쇄 블록의 초기값 IV에서 64비트의 제 1 변환 블록을 생성하고, 제 2∼제 3 암호문 블록을 처리할 때에는 제 1∼제 2 암호문 블록의 처리시 각각 생성된 64비트의 연쇄 블록으로부터 64비트의 제 2∼제 3 변환 블록을 생성한다.
키 데이터 융합부(203)는 블록변환부(209)가 생성한 변환 블록을 키 데이터에 융합하여 융합 키 데이터를 생성한다. 여기에서는, 미리 설정된 64비트의 키 데이터를 입수하여, 제 1 암호문 블록을 처리할 때에는 64비트의 제 1 변환 블록과 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행하고, 제 2∼제 3 암호문 블록을 처리할 때에는 64비트의 제 2∼제 3 변환 블록과 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행한다.
단수 데이터 처리부(206)는 블록분할부(201)로부터 단수암호문 데이터를 수취하고, 블록변환부(109)가 생성한 변환 블록에 따라 단수 암호문 데이터로부터 단수 암호문 데이터와 같은 비트수의 단수 평문 데이터를 생성하는 것이고, 데이터 정합부(206a) 및 단수 데이터 융합부(206b)를 포함한다.
데이터 정합부(206a)는 블록변환부(109)가 생성한 변환 블록으로부터 단수 암호문 데이터와 같은 비트수의 단수 변환 데이터를 생성한다. 여기에서는, 단수암호문 데이터가 8비트이므로 블록변환부(109)가 생성한 변환 블록의, 예를 들면 상위 8비트로 구성되는 단수 변환 데이터를 생성한다.
단수 데이터 융합부(206b)는 단수 변환 데이터를 단수 암호문 데이터에 융합한다. 여기에서는, 8비트의 단수 변환 데이터와 8비트의 단수 암호문 데이터를, 대응하는 비트마다 배타적 논리합의 연산을 행하고 8비트의 단수 평문 데이터를 생성한다.
또, 단수 데이터 처리부(206)는 제 1 실시예의 것과 동일한 기능을 갖는 것이어도 된다.
동작
( 데이터 암호화장치(10)의 동작 )
도 30은 본 발명의 제 6 실시예의 데이터 암호화장치(10)에 있어서의 암호화처리의 흐름을 도시한 도면이다.
제 1 실시예에서의 도 10에 도시한 데이터 암호화장치(10)의 동작과 공통되는 단계에는 동일부호를 붙여 그 설명을 생략하기로 한다.
(1)∼(2) 제 1실시예와 마찬가지이다(단계 S10l, 단계 S102 : 1회째).
(3) 블록변환부(109)는 블록기억부(102)에 기억된 연쇄 블록에 미리 정해 놓은 소정의 변환을 실시하여 변환 블록을 생성하고, 키 데이터 융합부(103)가 그 변환 블록을 키 데이터에 융합하여 융합 키 데이터를 생성한다(단계 S1101). 여기에서는, 64비트의 연쇄 블록의 초기값 IV로부터 64비트의 제 l 변환 블록을 생성하여, 미리 설정된 64비트의 키 데이터를 입수하여, 64비트의 제 1 변환 블록과 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행한다(단계 S1101 : 1회째).
(4)∼(8) 제 1 실시예의 (4)∼(6), (8), (9)와 마찬가지이다(단계 S104∼단계 S106, 단계 S108, 단계 S109 : 1회째).
(9) 블록기억부(102)는 암호문 블록을 새로운 연쇄 블록으로서 기억하는 연쇄 블록을 갱신한다(단계 S1102). 여기에서는, 제 1 암호문 블록으로 갱신한다(단계 S1102 : 1회째).
(10)∼(12) 제 1 실시예와 마찬가지이다(단계 S110 : 1회째, 단계 S101, 단계 S102 : 2회째).
(13) 단계 S1101에서, 여기에서는 제 1 평문 블록의 처리시 생성된 64비트의 연쇄 블록으로부터 64비트의 제 2 변환 블록을 생성하고, 64비트의 제 2 변환 블록과 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행한다(단계 S1101 : 2회째).
(14)∼(18) 제 1 실시예의 (14)∼(16), (18), (19)와 마찬가지이다(단계 S104∼단계 S106, 단계 S108, 단계 S109 : 2회째).
(19) 단계 S1102에서, 여기에서는 제 2 암호문 블록으로 갱신한다(단계 S1102 : 2회째).
(20)∼(22) 제 1실시예와 마찬가지이다(단계 S110 : 2회째, 단계 Sl01, 단계 S102 : 3회째).
(23) 단계 S1101에서, 여기에서는 제 2 평문 블록의 처리시 생성된 64비트의 연쇄 블록으로부터 64비트의 제 3 변환 블록을 생성하고, 64비트의 제 3 변환 블록과 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행한다(단계 S1101 : 3회째).
(24)∼(28) 제 1 실시예의 (24)∼(26), (28), (29)와 마찬가지이다(단계 S104∼단계 S106, 단계 S108, 단계 S109 : 3회째).
(29)단계 S1102에서, 여기에서는 제 3 암호문 블록으로 갱신한다(단계 S1102 : 3회째).
(30)∼(34) 제 1실시예와 마찬가지이다(단계 S110 : 3회째, 단계 Sl01 : 4회째, 단계 S111∼단계 S113).
( 데이터 복호화장치(20)의 동작 )
도 31은 본 발명의 제 6 실시예의 데이터 복호화장치(20)에 있어서의 암호화처리의 흐름을 도시한 도면이다.
데이터 복호화장치(20)의 동작은 데이터 암호화장치(10)의 동작의 역변환이다.
제 1 실시예에서의 도 11에 도시한 데이터 복호화장치(20)의 동작과 공통되는 단계에는 동일부호를 붙여 그 설명을 생략하기로 한다.
(1)∼(2) 제 1 실시예와 마찬가지이다(단계 S201∼단계 S202 : 1회째).
(3) 블록변환부(209)는 블록기억부(202)에 기억된 연쇄 블록에 미리 정해 놓은 소정의 변환을 실시하여 변환 블록을 생성하고, 키 데이터 융합부(203)가 그 변환 블록을 키 데이터에 융합하여 융합 키 데이터를 생성한다(단계 S1201). 여기에서는, 64비트의 연쇄 블록의 초기값 IV로부터 64비트의 제 1 변환 블록을 생성하고 미리 설정된 64비트의 키 데이터를 입수하여, 64비트의 제 1 변환 블록과 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행한다(단계 S1201 : 1회째).
(4)∼(8) 제 1 실시예의 (4)∼(6), (8), (9)와 마찬가지이다(단계 S204∼단계 S206, 단계 S208, 단계 S209 : 1회째).
(9) 블록기억부(202)는 암호문 블록을 새로운 연쇄 블록으로서 기억하는 연쇄 블록을 갱신한다(단계 S1202). 여기에서는, 제 1 암호문 블록으로 갱신한다(단계 S1202 : 1회째).
(10)∼(12) 제 1 실시예와 마찬가지이다(단계 S210 : 1회째, 단계 S201, 단계 S202 : 2회째).
(13) 단계 S1201에서, 여기에서는 제 1 평문 블록의 처리시 생성된 64비트의 연쇄 블록으로부터 64비트의 제 2 변환 블록을 생성하고, 64비트의 제 2 변환 블록과 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행한다(단계 S1201 : 2회째).
(14)∼(18) 제 1 실시예의 (14)∼(16), (18), (19)와 마찬가지이다(단계 S204∼단계 S206, 단계 S208, 단계 S209 : 2회째).
(19) 단계 S1202에서, 여기에서는 제 2 암호문 블록으로 갱신한다(단계 S1202 : 2회째).
(20)∼(22) 제 1 실시예와 마찬가지이다(단계 S210 : 2회째, 단계 S201, 단계 S202 : 3회째).
(23) 단계 S1201에서, 여기에서는 제 2 평문 블록의 처리시 생성된 64비트의 연쇄 블록으로부터 64비트의 제 3 변환 블록을 생성하고, 64비트의 제 3 변환 블록과 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행한다(단계 S1201 : 3회째).
(24)∼(28) 제 1 실시예의 (24)∼(26), (28), (29)와 마찬가지이다(단계 S204∼단계 S206, 단계 S208, 단계 S209 : 3회째).
(29) 단계 S1202에서, 여기에서는 제 3 암호문 블록으로 갱신한다(단계 S1202 : 3회째).
(30)∼(34) 제 1 실시예와 마찬가지이다(단계 S210 : 3회째, 단계 S201 : 4회째, 단계 S211∼단계 S213).
제 6 실시예의 암호처리 장치는 앞의 암호문 블록을 연쇄 블록으로서 기억하고, 뒤의 암호처리시 블록변환을 실시하여 키 데이터에 융합하고, 암호처리를 실시할 때마다 그 연쇄 블록을 갱신하는 것이다.
또, 상기 제 6 실시예에서는, 암호문 블록을 새로운 연쇄 블록으로 하였지만 평문 블록 또는 어느 하나의 중간 블록을 새로운 연쇄 블록으로 해도 된다.
제 7 실시예
본 발명의 제 7 실시예는 연쇄 블록에 블록변환을 실시한 변환 블록을 키 데이터에 융합하는 것은 아니라 피암호처리 데이터 또는 피암호처리 데이터에 암호처리를 실시한 후의 데이터에 융합하는 점이 제 6 실시예와 다르다.
구성
암호 통신시스템의 구성은 제 1 실시예와 마찬가지이므로 설명을 생략하기로 한다.
( 데이터 암호화장치(10)의 구성 )
도 32는 본 발명의 제 7 실시예에서의 도 2에 도시한 데이터 암호화장치(10)의 상세한 구성도이다.
제 2 실시예에서의 도 12에 도시한 데이터 암호화장치(10)와 공통되는 구성부분에는 동일부호를 붙여 동일한 기능을 갖는 구성부분의 설명은 생략하기로 한다.
이 데이터 암호화장치(10)는 블록분할부(101), 블록기억부(102), 부분 키 생성부(104), 제 1∼제 8 암호화부(105a∼105h), 단수 데이터 처리부(106), 블록결합부(107), 블록융합부(108) 및 블록변환부(109)로 구성된다.
블록기억부(102)는 블록 갱신기능을 구비하여, 제 8 암호화부(105h가 암호문 블록을 생성할 때마다 이 암호문 블록을 새로운 연쇄블록으로서 기억하는 연쇄 블록을 갱신하여 다음 블록을 처리할 때 이용한다. 여기에서는, 미리 64비트의 초기값 IV가 기억되어 이 초기값 IV가 제 1 평문 블록을 처리할 때 이용되고, 이 처리시 생성된 제 1 암호문 블록을 새로운 연쇄 블록으로서 갱신한다. 다음으로 제 1 평문 블록의 처리시 갱신한 연쇄 블록이 제 2 평문 블록을 처리할 때 이용되고, 이 처리시 생성된 제 2 암호문 블록을 새로운 연쇄블록으로서 갱신한다. 다음으로 제 2 평문 블록의 처리시 갱신한 연쇄 블록이 제 3 평문 블록을 처리할 때 이용되고, 이 처리시 생성된 제 3 암호문 블록을 새로운 연쇄 블록으로서 갱신한다. 마지막으로 제 3 평문 블록의 처리시 갱신한 연쇄 블록이 단수 평문 데이터를 처리할 때 이용된다.
블록변환부(109)는, 블록기억부(102)에 기억된 연쇄 블록에, 미리 정하여 놓은 소정의 변환을 실시하여 변환 블록을 생성한다. 여기에서, 블록변환부(109)가 실시하는 소정의 변환은, 예를 들면 비트 치환이나 비트 변환 등이다. 이 비트 치환이란 제 1 실시예의 제 1∼제 8 암호화부(105a∼105h)에서 설명한 전치(P)와 마찬가지의 비트 단위로 치환되는 것이며, 이 비트 변환이란 특정의 데이터와 배타적 논리합의 연산을 행하는 등의 고정적인 비트 단위의 연산인 것이다. 여기에서는, 제 1 평문 블록을 처리할 때에는 64비트의 연쇄 블록의 초기값 IV에서 64비트의 제 1 변환 블록을 생성하고, 제 2∼제 3 평문 블록을 처리할 때에는 제 1∼제 2 평문 블록 처리시 각각 생성된 64비트의 연쇄 블록으로부터 64비트의 제 2∼제 3 변환 블록을 생성한다.
블록융합부(108)는 블록변환부(109)가 생성한 변환 블록을 평문 블록에 융합하여 융합평문 블록을 생성한다. 여기에서는, 제 1 평문 블록을 처리할 때에는 64비트의 제 1 변환 블록과 64비트의 제 l 평문 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 l 융합평문 블록을 생성하고, 제 2∼제 3 평문 블록을 처리할 때에는 64비트의 제 2∼제 3 변환 블록과 64비트의 제 2∼제 3 평문 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 2∼제 3 융합평문블록을 생성한다.
( 데이터 복호화장치(20)의 구성 )
도 33은 본 발명의 제 7 실시예에서의 도 2에 도시한 데이터 복호화장치(20)의 상세한 구성도이다.
제 2 실시예에서의 도 13에 도시한 데이터 복호화장치(20)와 공통되는 구성부분에는 동일부호를 붙여 동일한 기능을 갖는 구성부분의 설명은 생략한다.
이 데이터 복호화장치(20)는 블록분할부(201), 블록기억부(202), 키 데이터 융합부(203), 부분 키 생성부(204), 제 1∼제 8 복호화부(205a∼205h), 단수 데이터 처리부(206), 블록결합부(207) 및 블록변환부(209)로 구성된다.
블록기억부(202)는 블록 갱신기능을 구비하여, 블록분할부(201)가 암호문 블록을 생성할 때마다 이 암호문 블록을 새로운 연쇄 블록으로서 기억하는 연쇄 블록을 갱신하고 다음 블록을 처리할 때 이용한다. 여기에서는, 미리 64비트의 초기값 IV가 기억되어 이 초기값 IV가 제 1 암호문 블록을 처리할 때 이용되고, 제 1 암호문 블록을 새로운 연쇄 블록으로서 기억한다. 다음으로 제 1 암호문 블록의 처리시 갱신된 연쇄 블록이 제 2 암호문 블록을 처리할 때 이용되고, 제 2 암호문 블록을 새로운 연쇄 블록으로서 기억한다. 다음으로 제 2 암호문 블록의 처리시 기억된 연쇄 블록이 제 3 암호문 블록을 처리할 때 이용되고, 제 3 암호문 블록을 새로운 연쇄 블록으로서 기억한다. 마지막으로, 제 3 암호문 블록 처리시 기억된 연쇄 블록이 단수 암호문 데이터를 처리할 때 이용된다.
블록변환부(209)는 블록기억부(202)에 기억된 연쇄 블록에 미리 정해 놓은 소정의 변환을 실시하여 변환 블록을 생성한다. 여기에서, 블록변환부(209)가 실시하는 소정의 변환은 데이터 암호화장치(10)의 블록변환부(109)가 실시하는 소정의 변환과 동일하고, 예를 들면 비트 치환이나 비트 변환 등이다. 여기에서는, 제 l 암호문 블록을 처리할 때에는 64비트의 연쇄 블록의 초기값 IV에서 64비트의 제 1 변환 블록을 생성하고, 제 2∼제 3 암호문 블록을 처리할 때에는 제 1∼제 2 암호문 블록 처리시 각각 생성된 64비트의 연쇄 블록으로부터 64비트의 제 2∼제 3 변환 블록을 생성한다.
블록융합부(208)는 블록변환부(209)가 생성한 변환 블록을 암호처리 블록에 융합하여 평문 블록을 생성한다. 여기에서는, 제 1 암호문 블록을 처리할 때에는 64비트의 제 1 변환 블록과 64비트의 제 1 암호처리 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 1 평문 블록을 생성하고, 제 2∼제 3 암호문 블록을 처리할 때에는, 64비트의 제 2∼제 3 변환 블록과 64비트의 제 2∼제 3 암호처리 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 2∼제 3 평문 블록을 생성한다.
동작
( 데이터 암호화장치(10)의 동작 )
도 34는 본 발명의 제 7 실시예의 데이터 암호화장치(10)에 있어서의 암호화처리의 흐름을 도시한 도면이다.
제 2 실시예에서의 도 14에 도시한 데이터 암호화장치(10)의 동작과 공통되는 단계에는 동일부호를 붙여 그 설명을 생략하기로 한다.
(1)∼(3) 제 2 실시예와 마찬가지이다(단계 S101, 단계 S102, 단계 S301 : 1회째).
(4) 블록변환부(109)는 블록기억부(102)에 기억된 연쇄 블록에 미리 정해 놓은 소정의 변환을 실시하여 변환 블록을 생성하고, 블록융합부(108)는 그 변환 블록을 평문 블록에 융합하여 융합평문 블록을 생성한다(단계 S1301). 여기에서는, 64비트의 연쇄 블록의 초기값 IV로부터 64비트의 제 1 변환 블록을 생성하고, 64비트의 제 1 변환 블록과 64비트의 제 1 평문 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 1 융합 평문 블록을 생성한다(단계 S1301 : 1회째).
(5)∼(8) 제 2 실시예와 마찬가지이다(단계 S303, 단계 S106, 단계 S108, 단계 S109 : 1회째).
(9) 블록기억부(102)는 암호문 블록을 새로운 연쇄 블록으로서 기억하는 연쇄 블록을 갱신한다(단계 S1302). 여기에서는, 제 1 암호문 블록으로 갱신한다(단계 S1302 : 1회째).
(10)∼(13) 제 2 실시예와 마찬가지이다(단계 S110 : 1회째, 단계 S101, 단계 S102, 단계 S301 : 2회째).
(14) 단계 S1301에서, 여기에서는 제 1 평문 블록 처리시 생성된 64비트의 연쇄 블록으로부터 64비트의 제 2 변환 블록을 생성하고, 64비트의 제 2 변환 블록과 64비트의 제 2 평문 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 2 융합 평문 블록을 생성한다(단계 Sl301 : 2회째).
(15)∼(l8) 제 2실시예와 마찬가지이다(단계 S303, 단계 S106, 단계 S108, 단계 S109 : 2회째).
(19) 단계 S1302에서, 여기에서는 제 2 암호문 블록으로 갱신한다(단계 S1302 : 2회째).
(20)∼(23) 제 2 실시예와 마찬가지이다(단계 Sll0 : 2회째, 단계 S101, 단계 S102, 단계 S301 : 3회째).
(24) 단계 S1301에서, 여기에서는 제 2 평문 블록의 처리시 생성된 64비트의 연쇄 블록으로부터 64비트의 제 3 변환 블록을 생성하고, 64비트의 제 3 변환 블록과 64비트의 제 3 평문 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 3 융합 평문 블록을 생성한다(단계 S1301 : 3회째).
(25)∼(28) 제 2 실시예와 마찬가지이다(단계 S303, 단계 S106, 단계 S108, 단계 S109 : 3회째).
(29) 단계 S1302에서, 여기에서는 제 3 암호문 블록으로 갱신한다(단계 S1302 : 3회째).
(30)∼(34) 제 2 실시예와 마찬가지이다(단계 S110 : 3회째, 단계 S101 : 4회째, 단계 S111∼단계 S113).
( 데이터 복호화장치(20)의 동작 )
도 35는, 본 발명의 제 7 실시예의 데이터 복호화장치(20)에 있어서의 암호화처리의 흐름을 도시한 도면이다.
데이터 복호화장치(20)의 동작은 데이터 암호화장치(10)의 동작의 역변환이다. 제 2 실시예에서의 도 15에 도시한 데이터 복호화장치(20)의 동작과 공통되는 단계에는 동일부호를 붙여 그 설명을 생략하기로 한다.
(1)∼(7) 제 1 실시예와 마찬가지이다(단계 S201∼단계 S202, 단계 S40l, 단계 S205, 단계 S206, 단계 S208, 단계 S402 : 1회째).
(8) 블록변환부(209)는 블록기억부(202)에 기억된 연쇄 블록에 미리 정하여 놓은 소정의 변환을 실시하여 변환 블록을 생성하고, 블록융합부(208)는 그 변환 블록을 암호처리 블록에 융합하여 평문 블록을 생성한다(단계 S1401). 여기에서는, 연쇄 블록의 초기값 IV로부터 64비트의 제 1 변환 블록을 생성하고, 64비트의 제 1 변환 블록과 64비트의 제 1 암호처리 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 1 평문 블록을 생성한다(단계 S1401 : 1회째).
(9) 블록기억부(202)는 암호문 블록을 새로운 연쇄 블록으로서 기억하는 연쇄 블록을 갱신한다(단계 S1402). 여기에서는, 제 1 암호문 블록으로 갱신한다(단계 S1402 : 1회째).
(10)∼(17) 제 1 실시예와 마찬가지이다(단계 S210 : 1회째, 단계 S201, 단계 S202, 단계 S401, 단계 S205, 단계 S206, 단계 S208, 단계 S402 : 2회째).
(18) 단계 S1401에서, 여기에서는 제 1 평문 블록 처리시 생성된 64비트의 연쇄 블록으로부터 64비트의 제 2 변환 블록을 생성하고, 64비트의 제 2 변환 블록과 64비트의 제 2 암호처리 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 2 평문 블록을 생성한다(단계 S1401 : 2회째).
(19) 단계 S1402에서, 여기에서는 제 2 암호문 블록으로 갱신한다(단계 Sl402 : 2회째).
(20)∼(27) 제 1 실시예와 마찬가지이다(단계 S210 : 2회째, 단계 S201, 단계 S202, 단계 S401, 단계 S205, 단계 S206, 단계 S208, 단계 S402 : 3회째).
(28) 단계 S1401에서, 여기에서는 제 2 평문 블록의 처리시 생성된 64비트의 연쇄 블록으로부터 64비트의 제 3 변환 블록을 생성하고, 64비트의 제 3 변환 블록과 64비트의 제 3 암호처리 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 3 평문 블록을 생성한다(단계 S1401 : 3회째).
(29)단계 S1402에서, 여기에서는 제 3 암호문 블록으로 갱신한다(단계 S1402 : 3회째).
(30)∼(34) 제 1 실시예와 마찬가지이다(단계 S210 : 3회째, 단계 S201 : 4회째, 단계 S21l∼단계 S213).
제 7 실시예의 암호처리 장치는 앞의 암호문 블록을 연쇄 블록으로서 기억하여 뒤의 암호처리시 블록변환을 실시하여 평문 블록이나 암호처리 블록에 융합하고, 암호처리를 실시할 때마다 그 연쇄 블록을 갱신하는 것이다.
또, 상기 제 7 실시예에서는 암호문 블록을 새로운 연쇄 블록으로 하였지만 평문 블록 또는 어느 하나의 중간 블록을 새로운 연쇄 블록으로 해도 된다.
제 8 실시예
본 발명의 제 8 실시예의 데이터 암호화장치(10)는, 제 1 암호화부(105a), 블록기억부(102), 블록결합부(107) 및 블록융합부(108)의 각 입력이 제 7 실시예의 것과 다르며 처리의 순서 등이 교체되어 있다.
또한, 본 발명의 제 8 실시예의 데이터 복호화장치(20)는 블록기억부의 입력만이 데이터 암호화장치(10)의 그것과 다른 점 이외에는 데이터 암호화장치(10)와 마찬가지이다.
구성
암호 통신 시스템의 구성은 제 1 실시예와 마찬가지이므로 설명을 생략하기로 한다.
( 데이터 암호화장치(10)의 구성 )
도 36은 본 발명의 제 8 실시예에서의 도 2에 도시한 데이터 암호화장치(10)의 상세한 구성도이다.
제 7 실시예에서의 도 32에 도시한 데이터 암호화장치(10)와 공통되는 구성부분에는 동일부호를 붙여 동일한 기능을 갖는 구성부분의 설명은 생략하기로 한다.
이 데이터 암호화장치(10)의 구성은 제 7 실시예와 마찬가지이다.
제 1 암호화부(105a)는 제 7 실시예와 같이 블록융합부(108)가 생성한 융합평문 블록으로부터가 아니라 블록변환부(109)가 생성한 변환 블록으로부터 제 1 중간 블록을 생성한다.
제 8 암호화부(105h)는 제 7 실시예와 같이 암호문 블록이 아니라 암호처리블록을 생성한다.
제 l∼제 8 암호화부(105a∼105h)는 제 7 실시예의 것과 동일한 기능을 갖는다. 여기에서는, 제 1∼제 3 변환 블록으로부터, 각각 대응하는 제 1∼제 7 중간 블록과 제 1∼제 3 암호처리 블록을 생성한다.
블록기억부(102)는 블록 갱신기능을 구비하며, 블록융합부(108)가 암호문 블록을 생성할 때마다 이 암호문 블록을 새로운 연쇄 블록으로서 기억하는 연쇄 블록을 갱신하여 다음 블록을 처리할 때 이용한다. 여기에서의 동작은 제 7 실시예와 마찬가지이다.
블록융합부(108)는 제 7 실시예와 같이 블록변환부(109)가 생성한 변환 블록이 아니라 제 8 암호화부(105h)가 생성한 암호처리 블록을 평문 블록에 융합하여 암호문 블록을 생성한다. 여기에서는, 제 1 평문 블록을 처리할 때에는 64비트의 제 1 암호처리 블록과 64비트의 제 1 평문 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 1 암호문 블록을 생성하고, 제 2∼제 3 평문 블록을 처리할 때에는 64비트의 제 2∼제 3 암호처리 블록과 64비트의 제 2∼제 3 평문 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 2∼제 3 암호문 블록을 생성한다.
블록결합부(107)는 블록융합부(108)가 생성한 각 암호문 블록 및 단수 데이터 처리부(106)가 생성한 단수 암호문 데이터를 결합하여 암호문 데이터를 생성한다. 여기에서는, 각 64비트의 제 1∼제 3 암호문 블록 및 8비트의 단수 암호문 데이터를 결합하여 200비트의 암호문 데이터를 생성한다.
( 데이터 복호화장치(20)의 구성 )
도 37은 본 발명의 제 8 실시예에서의 도 2에 도시한 데이터 복호화장치(20)의 상세한 구성도이다.
이 데이터 복호화장치(20)는 블록분할부(201), 블록기억부(202), 부분 키 생성부(204), 제 1∼제 8 암호화부(205i∼205p), 단수 데이터 처리부(206), 블록결합부(207), 블록융합부(208) 및 블록변환부(209)로 구성된다.
블록기억부(202)는 블록 갱신기능을 구비하며, 블록분할부(201)가 암호문 블록을 생성할 때마다 이 암호문 블록을 새로운 연쇄 블록으로서 기억하는 연쇄 블록을 갱신하여 다음 블록을 처리할 때 이용한다. 여기에서는, 미리 64비트의 초기값 IV가 기억되어 이 초기값 IV가 제 1 암호문 블록을 처리할 때 이용되고, 제 1 암호문 블록을 새로운 연쇄 블록으로서 갱신한다. 다음으로 제 1 암호문 블록의 처리시 갱신한 연쇄 블록이 제 2 암호문 블록을 처리할 때 이용되고, 제 2 암호문 블록을 새로운 연쇄 블록으로서 갱신한다. 다음으로 제 2 암호문 블록의 처리시 갱신한 연쇄 블록이 제 3 암호문 블록을 처리할 때 이용되고, 제 3 암호문 블록을 새로운 연쇄 블록으로서 갱신한다. 마지막으로, 제 3 암호문 블록의 처리시 갱신한 연쇄 블록이 단수 암호문 데이터를 처리할 때 이용된다.
제 8 실시예에서의 도 36에 도시한 데이터 암호화장치(10)와 동일한 명칭의 구성부분은 동일한 기능을 갖고, 블록기억부(202)의 입력만 데이터 암호화장치(10)의 블록기억부(102)의 입력과 다른 점 이외에는 데이터 암호화장치(10)와 마찬가지이다.
동작
( 데이터 암호화장치(10)의 동작 )
도 38은 본 발명의 제 8 실시예의 데이터 암호화장치(10)에 있어서의 암호화처리의 흐름을 도시한 도면이다.
제 7 실시예에서의 도 34에 도시한 데이터 암호화장치(10)의 동작과 공통되는 단계에는 동일부호를 붙여 그 설명을 생략하기로 한다.
(1)∼(3) 제 7 실시예와 마찬가지이다(단계 S101, 단계 S102, 단계 S301 : 1회째).
(4) 블록변환부(109)는 블록기억부(102)에 기억된 연쇄 블록에 미리 정해 놓은 소정의 변환을 실시하여 변환 블록을 생성하고, 제 1 암호화부(105a)는 제 1 부분 키에 따라 그 변환 블록으로부터 제 1 중간 블록을 생성한다(단계 S1501). 여기에서는, 64비트의 연쇄 블록의 초기값 IV에서 64비트의 제 1 변환 블록을 생성하여, 64비트의 제 1 변환 블록으로부터 제 1 중간 블록을 생성한다(단계 S1501 : 1회째).
(5)∼(6) 제 7 실시예의 (6)∼(7)과 마찬가지이다(단계 S106, 단계 S108 : 1회째).
(7) 제 8 암호화부(105h)는 제 8 부분 키에 따라 제 7 중간 블록으로부터 암호처리 블록을 생성한다(단계 S1502). 여기에서는 연쇄 블록의 초기값 IV에 대응하는 제 7 중간 블록으로부터 제 1 암호처리 블록을 생성한다(단계 S1502 : 1회째).
(8) 블록융합부(108)는 암호처리 블록을 평문 블록에 융합하여 암호문 블록을 생성한다(단계 S1503). 여기에서는, 64비트의 제 l 암호처리 블록과 64비트의 제 1 평문 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 1 암호문 블록을 생성한다(단계 S1503 : 1회째).
(9)∼(13) 제 7 실시예와 마찬가지이다(단계 S1302, 단계 S110 : 1회째, 단계 S101, 단계 S102, 단계 S301 : 2회째).
(14) 단계 S1501에서, 여기에서는 제 1 평문 블록의 처리시 생성된 64비트의 연쇄 블록으로부터 64비트의 제 2 변환 블록을 생성하고, 64비트의 제 2 변환 블록으로부터 제 1 중간 블록을 생성한다(단계 S1501 : 2회째).
(15)∼(16) 제 7 실시예의 (16)∼(17)과 마찬가지이다(단계 S106, 단계 S108 : 2회째).
(17) 단계 S1502에서, 여기에서는 제 1 평문 블록의 처리시에 생성된 연쇄 블록에 대응하는 제 7 중간 블록으로부터 제 2 암호처리 블록을 생성한다(단계 S1502 : 2회째).
(18) 단계 S1503에서, 여기에서는 64비트의 제 2 암호처리 블록과 64비트의 제 2 평문 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 2 암호문 블록을 생성한다(단계 S1503 : 2회째).
(19)∼(23) 제 7 실시예와 마찬가지이다(단계 S1302, 단계 S110 : 2회째, 단계 S101, 단계 S102, 단계 S301 : 3회째).
(24) 단계 S1501에서, 여기에서는 제 2 평문 블록의 처리시 생성된 64비트의 연쇄 블록으로부터 64비트의 제 3 변환 블록을 생성하고, 64비트의 제 3 변환 블록으로부터 제 1 중간 블록을 생성한다(단계 S1501 : 3회째).
(25)∼(26) 제 7 실시예의 (26)∼(27)과 마찬가지이다(단계 S106, 단계 S108 : 3회째).
(27) 단계 S1502에서, 여기에서는 제 2 평문 블록의 처리시에 생성된 연쇄 블록에 대응하는 제 7 중간 블록으로부터 제 3 암호처리 블록을 생성한다(단계 S1502 : 3회째).
(28) 단계 S1503에서, 여기에서는 64비트의 제 3 암호처리 블록과 64비트의 제 3 평문 블록을 대응하는 비트마다 배타적 논리합의 연산을 행하여 64비트의 제 3 암호문 블록을 생성한다(단계 S1503 : 3회째).
(29)∼(34) 제 7 실시예와 마찬가지이다(단계 S1302, 단계 S110 : 3회째, 단계 S101 : 4회째, 단계 S111∼단계 S113).
( 데이터 복호화장치(20)의 동작 )
데이터 복호화장치(20)의 동작은 데이터 암호화장치(10)의 동작의 역변환이다. 제 8 실시예에서의 데이터 복호화장치(20)의 동작은 블록기억부의 입력이 다른 점 이외에는 제 8 실시예에서의 데이터 암호화장치(10)의 동작과 마찬가지이므로 그 설명을 생략하기로 한다.
제 8 실시예의 암호처리 장치는 앞의 암호문 블록을 연쇄 블록으로서 기억하고, 뒤의 암호처리시 블록변환과 암호처리를 실시하여 평문 블록이나 암호문 블록에 융합하여 암호처리를 실시할 때마다 그 연쇄 블록을 갱신하는 것이다.
또, 상기 제 8 실시예에서는 암호문 블록을 새로운 연쇄 블록으로 하였지만, 평문 블록 또는 어느 하나의 중간 블록을 새로운 연쇄 블록으로 해도 된다.
제 9 실시예
본 발명의 제 9 실시예는 블록기억부의 입력만이 제 8 실시예와 다르다.
구성
암호 통신시스템의 구성은 제 1실시예와 마찬가지이므로 설명을 생략하기로 한다.
( 데이터 암호화장치(10)의 구성 )
도 39는 본 발명의 제 9 실시예에서의 도 2에 도시한 데이터 암호화장치(10)의 상세한 구성도이다.
제 8 실시예에서의 도 36에 도시한 데이터 암호화장치(10)와 공통되는 구성부분에는 동일부호를 붙여 동일한 기능을 갖는 구성부분의 설명은 생략하기로 한다.
이 데이터 암호화장치(10)의 구성은 제 8 실시예의 구성과 마찬가지이다.
블록기억부(102)는 블록 갱신기능을 구비하며, 제 8 암호화부(105h)가 암호처리 블록을 생성할 때마다 이 암호처리 블록을 새로운 연쇄 블록으로서 기억하는 연쇄 블록을 갱신하여 다음 블록을 처리할 때 이용한다. 여기에서는, 미리 64비트의 초기값 IV가 기억되어 이 초기값 IV가 제 1 평문 블록을 처리할 때 이용되고, 이 처리시 생성된 제 1 암호처리 블록을 새로운 연쇄 블록으로서 갱신한다. 다음으로 제 1 평문 블록의 처리시 갱신한 연쇄 블록이 제 2 평문 블록을 처리할 때 이용되고, 이 처리시 생성된 제 2 암호처리 블록을 새로운 연쇄 블록으로서 갱신한다. 다음으로 제 2 평문 블록의 처리시 갱신한 연쇄 블록이 제 3 평문 블록을 처리할 때 이용되고, 이 처리시 생성된 제 3 암호처리 블록을 새로운 연쇄 블록으로서 갱신한다. 마지막으로, 제 3 평문 블록의 처리시 갱신한 연쇄 블록이 단수 평문 데이터를 처리할 때 이용된다.
( 데이터 복호화장치(20)의 구성 )
도 40은 본 발명의 제 9 실시예에서의 도 2에 도시한 데이터 복호화장치(20)의 상세한 구성도이다.
이 데이터 복호화장치(20)의 구성은, 제 8 실시예의 구성과 마찬가지이고, 또한, 제 9 실시예에서의 도 39에 도시한 데이터 암호화장치(10)와 동일한 명칭의 구성부분은 동일한 기능을 갖기 때문에 그 설명을 생략하기로 한다.
동작
( 데이터 암호화장치(10)의 동작 )
본 발명의 제 9 실시예의 데이터 암호화장치(10)는 블록기억부(102)의 입력이 다른 점 이외에는 제 8 실시예의 데이터 암호화장치(10)와 마찬가지이므로, 그 동작의 설명을 생략하기로 한다.
( 데이터 복호화장치(20)의 동작 )
데이터 복호화장치(20)의 동작은 데이터 암호화장치(10)의 동작의 역변환이다. 제 9 실시예에서의 데이터 복호화장치(20)의 동작은 제 9 실시예에서의 데이터 암호화장치(10)의 동작과 마찬가지이므로 그 설명을 생략하기로 한다.
제 9 실시예의 암호처리 장치는 앞의 블록에 암호처리에 실시한 과정에서 생성된 암호처리 블록을 새로운 연쇄 블록으로서 기억하고, 뒤의 암호처리시 블록변환과 암호처리를 실시하여 평문 블록이나 암호문 블록에 융합하여 암호처리를 실시할 때마다 그 연쇄 블록을 갱신하는 것이다.
제 10 실시예
본 발명의 제 10 실시예는 제 1 실시예에 추가로 1 블록을 처리할 때마다 키 데이터를 갱신하는 기능을 추가한 것이다.
구성
암호 통신시스템의 구성은 제 1 실시예와 마찬가지이므로 설명을 생략하기로 한다.
( 데이터 암호화장치(10)의 구성 )
도 41은 본 발명의 제 10 실시예에서의 도 2에 도시한 데이터 암호화장치(10)의 상세한 구성도이다.
제 1 실시예에서의 도 3에 도시한 데이터 암호화장치(10)와 공통되는 구성부분에는 동일부호를 붙여 동일한 기능을 갖는 구성부분의 설명은 생략한다.
이 데이터 암호화장치(10)는 블록분할부(101), 블록기억부(102), 키 데이터 융합부(103), 부분 키 생성부(104), 제 1∼제 8 암호화부(l05a∼105h), 단수 데이터 처리부(106), 블록결합부(107) 및 키 데이터 기억부(110)로 구성된다.
도 1에 도시한 종래의 암호화장치(30)와 도 41에 도시한 본 발명의 제 10 실시예에서의 데이터 암호화장치(10)의 관계는 제 1실시예와 마찬가지이고, 키 데이터 기억부(110)가 추가로 부가되어 있다.
키 데이터 기억부(110)는 키 데이터를 기억한다. 또, 최초의 블록을 처리할 때에는 미리 키 데이터의 초기값이 기억된다.
키 데이터 융합부(103)는 블록기억부(102)에 기억된 연쇄 블록을 키 데이터 기억부(110)에 기억된 키 데이터에 융합하여 융합 키 데이터를 생성한다. 여기에서는, 제 1 평문 블록을 처리할 때에는 64비트의 연쇄 블록의 초기값 IV와 64비트의 키 데이터의 초기값을 대응하는 비트마다 배타적 논리합의 연산을 행하며, 제 2∼제 3평문 블록을 처리할 때에는 제 1∼제 2 평문 블록의 처리시 생성된 64비트의 연쇄 블록과 제 1∼제 2 평문 블록의 처리시 생성된 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행한다.
키 데이터 기억부(110)는 키 데이터 갱신기능을 구비하며, 키 데이터 융합부(103)가 융합 키 데이터를 생성할 때마다 융합 키 데이터를 새로운 키 데이터로서 기억하는 키 데이터를 갱신하여 다음 블록을 처리할 때 이용한다. 여기에서는, 미리 64비트의 초기값이 기억되고, 이 초기값이 제 1 평문 블록을 처리할 때 이용되며, 이 처리시 생성된 융합 키 데이터를 새로운 키 데이터로서 갱신한다. 다음으로 제 1 평문 블록의 처리시 갱신한 키 데이터가 제 2 평문 블록을 처리할 때 이용되고, 이 처리시 생성된 융합 키 데이터를 새로운 키 데이터로서 갱신한다. 다음으로 제 2 평문 블록의 처리시 갱신한 키 데이터가 제 3 평문 블록을 처리할 때 이용되고, 이 처리시 생성된 융합 키 데이터를 새로운 키 데이터로서 갱신한다.
( 데이터 복호화장치(20)의 구성 )
도 42는 본 발명의 제 10 실시예에서의 도 2에 도시한 데이터 복호화장치(20)의 상세한 구성도이다.
제 1 실시예에서의 도 8에 도시한 데이터 복호화장치(20)와 공통되는 구성부분에는 동일부호를 붙여 동일한 기능을 갖는 구성부분의 설명은 생략하기로 한다.
이 데이터 복호화장치(20)는 블록분할부(201), 블록기억부(202), 키 데이터 융합부(203), 부분 키 생성부(204), 제 1∼제 8 복호화부(205a∼205h), 단수 데이터 처리부(206), 블록결합부(207) 및 키 데이터 기억부(210)로 구성된다.
키 데이터 기억부(210)는 키 데이터를 기억한다. 또, 최초의 블록을 처리할 때에는 미리 키 데이터의 초기값이 기억된다.
키 데이터 융합부(203)는 블록기억부(202)에 기억된 연쇄 블록을 키 데이터 기억부(210)에 기억된 키 데이터에 융합하여 융합 키 데이터를 생성한다. 여기에서는, 제 l 암호문 블록을 처리할 때에는 64비트의 연쇄 블록의 초기값 IV와 64비트의 키 데이터의 초기값을 대응하는 비트마다 배타적 논리합의 연산을 행하여 제 1 융합 키 데이터를 생성하고, 제 2∼제 3 암호문 블록을 처리할 때에는 제 1∼제 2 암호문 블록의 처리시 각각 생성된 64비트의 연쇄 블록과 제 1∼제 2 암호문 블록의 처리시 각각 생성된 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행하여 제 2∼제 3 융합 키 데이터를 생성한다.
키 데이터 기억부(210)는 키 데이터 갱신기능을 구비하며, 키 데이터 융합부(203)가 융합 키 데이터를 생성할 때마다, 융합 키 데이터를 새로운 키 데이터로서 기억하는 키 데이터를 갱신하고, 다음 블록을 처리할 때 이용한다. 여기에서는, 미리 64비트의 초기값이 기억되어 이 초기값이 제 1 암호문 블록을 처리할 때 이용되고 이 처리시 생성된 제 1 융합 키 데이터를 새로운 키 데이터로서 갱신한다. 다음으로 제 1 암호문 블록의 처리시 갱신한 키 데이터가 제 2 암호문 블록을 처리할 때 이용되고, 이 처리시 생성된 제 2 융합 키 데이터를 새로운 키 데이터로서 갱신한다. 다음으로 제 2 암호문 블록의 처리시 갱신한 키 데이터가 제 3 암호문 블록을 처리할 때 이용되고, 이 처리시 생성된 제 3 융합 키 데이터를 새로운 키 데이터로서 갱신한다.
동작
( 데이터 암호화장치(10)의 동작 )
도 43은 본 발명의 제 10 실시예의 데이터 암호화장치(10)에 있어서의 암호화처리의 흐름을 도시한 도면이다.
제 1 실시예에서의 도 10에 도시한 데이터 암호화장치(10)의 동작과 공통되는 단계에는 동일부호를 붙여 그 설명을 생략하기로 한다.
여기에서는, 제 1 실시예의 조건에, 추가로 키 데이터 기억부(110)에는 미리 키 데이터의 초기값이 기억되는 것으로 한다.
(1)∼(2) 제 1 실시예와 마찬가지이다(단계 Sl01, 단계 S102 : 1회째).
(3) 키 데이터 융합부(103)는 블록기억부(102)에 기억된 연쇄 블록을 키 데이터 기억부(110)에 기억된 키 데이터에 융합하여 융합 키 데이터를 생성하고, 키 데이터 기억부(110)는 이 융합 키 데이터를 새로운 키 데이터로서 자신이 기억하는 키 데이터를 갱신한다(단계 S1601). 여기에서는, 블록기억부(102)에 기억된 64비트의 초기값 IV와, 키 데이터 기억부(110)에 기억된 64비트의 키 데이터의 초기값을 대응하는 비트마다 배타적 논리합의 연산을 행하고, 제 1 융합 키 데이터를 생성하여 부분 키 생성부(104)로 넘기고, 제 1 융합 키 데이터를 새로운 키 데이터로서 키 데이터를 갱신한다(단계 S1601 : 1회째).
(4)∼(12) 제 1 실시예와 마찬가지이다(단계 S104∼단계 S110 : 1회째, 단계 S101, 단계 S102 : 2회째).
(13) 단계 S1601에서, 여기에서는 제 1 평문 블록의 처리시 생성된 64비트의 연쇄 블록과 제 1 평문 블록의 처리시 생성된 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행하고, 제 2 융합 키 데이터를 생성하여 부분 키 생성부(104)로 넘기고, 제 2 융합 키 데이터를 새로운 키 데이터로서 키 데이터를 갱신한다(단계 Sl601 : 2회째).
(14)∼(22) 제 1 실시예와 마찬가지이다(단계 S104∼단계 S110 : 2회째, 단계 S101, 단계 S102 : 3회째).
(23) 단계 S1601에서, 여기에서는 제 2 평문 블록의 처리시 생성된 64비트의 연쇄 블록과 제 2 평문 블록의 처리시 생성된 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행하고, 제 3 융합 키 데이터를 생성하여 부분 키 생성부(104)로 넘기고, 제 3 융합 키 데이터를 새로운 키 데이터로서 키 데이터를 갱신한다(단계 S160l : 3회째).
(24)∼(34) 제 1 실시예와 마찬가지이다(단계 S104∼단계 S110 : 3회째, 단계 S101 : 4회째, 단계 S111∼단계 S113).
( 데이터 복호화장치(20)의 동작 )
도 44는 본 발명의 제 10 실시예의 데이터 복호화장치(20)에 있어서의 암호화처리의 흐름을 도시한 도면이다.
데이터 복호화장치(20)의 동작은 데이터 암호화장치(10)의 동작의 역변환이다.
제 1 실시예에서의 도 11에 도시한 데이터 복호화장치(20)의 동작과 공통되는 단계에는 동일부호를 붙여 그 설명을 생략하기로 한다.
(1)∼(2) 제 1 실시예와 마찬가지이다(단계 S201, 단계 S202 : 1회째).
(3) 키 데이터 융합부(203)가 블록기억부(202)에 기억된 연쇄 블록을 키 데이터 기억부(210)에 기억된 키 데이터에 융합하여 융합 키 데이터를 생성하고, 키 데이터 기억부(210)가 이 융합 키 데이터를 새로운 키 데이터로서 자신이 기억하는 키 데이터를 갱신한다(단계 S1701). 여기에서는, 블록기억부(202)에 기억된 64비트의 초기값 IV와 키 데이터 기억부(210)에 기억된 64비트의 키 데이터의 초기값을 대응하는 비트마다 배타적 논리합의 연산을 행하고, 제 1 융합 키 데이터를 생성하여 부분 키 생성부(204)로 넘기고, 제 l 융합 키 데이터를 새로운 키 데이터로서 키 데이터를 갱신한다(단계 S1701 : 1회째).
(4)∼(12) 제 1 실시예와 마찬가지이다(단계 S204∼단계 S210 : 1회째, 단계 S201, 단계 S202 : 2회째).
(13) 단계 Sl701에서, 여기에서는 제 1 암호문 블록의 처리시 생성된 64비트의 연쇄 블록과 제 1 암호문 블록의 처리시 생성된 64비트의 키 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행하고, 제 2 융합 키 데이터를 생성하여 부분 키생성부(204)로 넘기고, 제 2 융합 키 데이터를 새로운 키 데이터로서 키 데이터를 갱신한다(단계 S1701 : 2회째).
(14)∼(22) 제 1 실시예와 마찬가지이다(단계 S204∼단계 S210 : 2회째, 단계 S201, 단계 S202 : 3회째).
(23) 단계 S1701에서, 여기에서는 제 2 암호문 블록의 처리시 생성된 64비트의 연쇄블록과 제 2 암호문블록의 처리시 생성된 64비트의 키 데이터를, 대응하는 비트마다 배타적 논리합의 연산을 행하고, 제 3 융합 키 데이터를 생성하여 부분 키생성부(204)로 넘기고, 제 3 융합 키 데이터를 새로운 키 데이터로서 키 데이터를 갱신한다(단계 S1701 : 3회째).
(24)∼(34) 제 1 실시예와 마찬가지이다(단계 S204∼단계 S210 : 3회째, 단계 S201 : 4회째, 단계 S211∼단계 S213).
제 10 실시예의 암호처리 장치는 앞의 블록에 암호처리에 실시한 과정에서 생성된 중간 블록 및 융합 키 블록을 연쇄 블록 및 키 블록으로서 기억하고, 뒤의 암호처리시 연쇄 블록을 키 블록에 융합하여, 암호처리를 실시할 때마다 그 연쇄 블록과 키 블록을 갱신하는 것이다.
또, 상기 제 10실시예에서는, 제 1 실시예의 데이터 암호화장치(10)에 키 데이터 기억부(110)를 부가하여 제 1 실시예의 데이터 복호화장치(20)에 키 데이터 기억부(210)를 부가하였지만, 다른 제 2∼제 9 실시예와 같이 키 데이터 기억부(110)와 키 데이터 기억부(210)를 부가하는 것이어도 된다.
제 11 실시예
본 발명의 제 11 실시예는, 제 1 실시예에 추가로 기억하는 연쇄 블록에 따라 출력 블록, 피암호처리 블록 및 중간 블록 등의 중에서 하나의 블록을 선택하는 기능을 추가한 것이다.
구성
암호 통신시스템의 구성은 제 1 실시예와 마찬가지이므로 설명을 생략한다.
( 데이터 암호화장치(10)의 구성 )
도 45는 본 발명의 제 11 실시예에서의 도 2에 도시한 데이터 암호화장치(10)의 상세한 구성도이다.
제 1 실시예에서의 도 3에 도시한 데이터 암호화장치(10)와 공통되는 구성부분에는 동일부호를 붙여 동일한 기능을 갖는 구성부분의 설명은 생략하기로 한다.
이 데이터 암호화장치(10)는 블록분할부(101), 블록기억부(102), 키 데이터 융합부(103), 부분 키 생성부(104), 제 1∼제 8 암호화부(105a∼105h), 단수 데이터 처리부(106), 블록결합부(107) 및 블록선택부(111)로 구성된다.
도 1에 도시한 종래의 암호화장치(30)와 도 45에 도시한 본 발명의 제 11 실시예에서의 데이터 암호화장치(10)의 관계는 제 1실시예와 마찬가지이고, 블록선택부(111)가 추가로 부가되어 있다.
블록선택부(111)는 블록기억부(102)에 기억된 연쇄 블록에 따라 평문 블록, 각 중간 블록 및 암호문 블록 중에서 하나의 블록을 선택하여 블록기억부(102)로 넘긴다. 구체적으로는, 예를 들면 블록기억부(102)에 기억된 연쇄 블록의 하위 3비트가 「001」인 경우에는 제 1 중간 블록을 선택하고, 마찬가지로 「010」∼「111」인 경우에는 제 2 중간 블록∼제 7 중간 블록을 선택한다. 또한, 연쇄 블록의 하위 3비트가 「000」인 경우에 있어서, 하위 4비트째가 「0」일 때에는 평문 블록을 선택하고, 하위 4비트째가 「1」일 때에는 암호문 블록을 선택한다.
블록기억부(102)는 블록선택부(111)에 선택된 블록을 새로운 연쇄 블록으로서 기억하는 연쇄 블록을 갱신하여 다음 블록을 처리할 때 이용한다. 여기에서는, 미리 64비트의 초기값 IV가 기억되어 이 초기값 IV가 제 l 평문 블록을 처리할 때 이용되고, 이 초기값 IV의 하위 4비트에 따라 선택된 블록을 새로운 연쇄 블록으로서 갱신한다. 다음으로 제 1 평문 블록의 처리시 갱신한 연쇄 블록이 제 2 평문 블록을 처리할 때 이용되고, 이 연쇄 블록의 하위 4비트에 따라 선택된 블록을 새로운 연쇄 블록으로서 갱신한다. 다음으로 제 2 평문 블록의 처리시 갱신한 연쇄 블록이 제 3 평문 블록을 처리할 때 이용되고, 이 연쇄 블록의 하위 4비트에 따라 선택된 블록을 새로운 연쇄 블록으로서 갱신한다. 마지막으로, 제 3 평문 블록의 처리시 갱신한 연쇄 블록이 단수 평문 데이터를 처리할 때 이용된다.
( 데이터 복호화장치(20)의 구성 )
도 46은 본 발명의 제 11 실시예에서의 도 2에 도시한 데이터 복호화장치(20)의 상세한 구성도이다.
제 1 실시예에서의 도 8에 도시한 데이터 복호화장치(20)와 공통되는 구성부분에는 동일부호를 붙여 동일한 기능을 갖는 구성부분의 설명은 생략하기로 한다.
이 데이터 복호화장치(20)는 블록분할부(201), 블록기억부(202), 키 데이터 융합부(203), 부분 키 생성부(204), 제 1∼제 8 복호화부(205a∼205h), 단수 데이터 처리부(206), 블록결합부(207) 및 블록선택부(211)로 구성된다.
블록선택부(211)는 블록기억부(202)에 기억된 연쇄 블록에 따라 암호문 블록, 각 중간 블록 및 평문 블록 중에서 하나의 블록을 선택하여 블록기억(202)으로 넘긴다. 구체적으로는, 예를 들면, 블록기억부(202)에 기억된 연쇄 블록의 하위 3비트가 「001」인 경우에는 제 1 중간 블록을 선택하고, 마찬가지로 「010」∼「111」인 경우에는 제 2 중간 블록∼제 7 중간 블록을 선택한다. 또한, 연쇄 블록의 하위 3비트가 「000」인 경우에 있어서, 하위 4비트째가 「0」일 때에는 평문 블록을 선택하고, 하위 4비트째가 「l」일 때에는 암호문 블록을 선택한다.
블록기억부(202)는 블록선택부(211)에 선택된 블록을 새로운 연쇄 블록으로서 기억하고 있는 연쇄 블록을 갱신하여 다음 블록을 처리할 때 이용한다. 여기에서는, 미리 64비트의 초기값 IV가 기억되어 이 초기값 IV가 제 1 암호문 블록을 처리할 때 이용되고, 이 초기값 IV의 하위 4비트에 따라서 선택된 블록을 새로운 연쇄 블록으로서 갱신한다. 다음으로 제 1 암호문 블록의 처리시 갱신한 연쇄 블록이 제 2 암호문 블록을 처리할 때 이용되고, 이 연쇄 블록의 하위 4비트에 따라 선택된 블록을 새로운 연쇄 블록으로서 갱신한다. 다음으로 제 2 암호문 블록의 처리시 갱신한 연쇄 블록이 제 3 암호문 블록을 처리할 때 이용되고, 이 연쇄 블록의 하위 4비트에 따라 선택된 블록을 새로운 연쇄 블록으로서 갱신한다. 마지막으로, 제 3 암호문 블록의 처리시 갱신한 연쇄 블록이 단수 암호문 데이터를 처리할 때 이용된다.
동작
( 데이터 암호화장치(10)의 동작 )
도 47은 본 발명의 제 11 실시예의 데이터 암호화장치(10)에 있어서의 암호화처리의 흐름을 도시한 도면이다.
제 1 실시예에서의 도 10에 도시한 데이터 암호화장치(10)의 동작과 공통되는 단계에는 동일부호를 붙여 그 설명을 생략하기로 한다.
(1)∼(8) 제 1 실시예의 (1)∼(6), (8)∼(9)와 마찬가지이다(단계 S101∼단계 S106, 단계 Sl08, 단계 S109 : 1회째).
(9) 블록선택부(111)는 블록기억부(102)에 기억된 연쇄 블록에 따라 평문 블록, 각 중간 블록 및 암호문 블록 중에서 하나의 블록을 선택하고, 블록기억부(102)는 선택된 블록을 새로운 연쇄 블록으로서 기억하는 연쇄 블록을 갱신한다(단계 S1801). 여기에서는, 예를 들면, 블록기억부(102)에 기억된 연쇄 블록의 초기값 IV의 하위 3비트가 「011」이라고 하면, 제 1 평문 블록에 대응하는 제 3 중간 블록을 선택하고, 선택된 제 3 중간 블록을 새로운 연쇄 블록으로서 연쇄 블록을 갱신한다(단계 S1801 : l 회째).
(10)∼(18) 제 1 실시예와 마찬가지이다(단계 S110 : 1회째, 단계 S101∼단계 S106, 단계 S108, 단계 S109 : 2회째).
(19) 단계 S1801에서, 여기에서는, 예를 들면 제 1 평문 블록의 처리시 생성되어 선택된 연쇄 블록의 하위4비트가 「0000」이라면, 제 2 평문 블록을 선택하고, 선택된 제 2 평문 블록을 새로운 연쇄 블록으로서 연쇄 블록을 갱신한다(단계 S1801 : 2회째).
(20)∼(28) 제 1 실시예와 마찬가지이다(단계 S110 : 2회째, 단계 S101∼단계 S106, 단계 S108, 단계 S109 : 3회째).
(29) 단계 S1801에서, 여기에서는 예를 들면, 제 2 평문 블록의 처리시 생성되어 선택된 연쇄 블록의 하위 4비트가 「1000」이라면, 제 3 암호문 블록을 선택하고, 선택된 제 3 암호문 블록을 새로운 연쇄 블록으로서 연쇄 블록을 갱신한다(단계 S1801 : 3회째).
(30)∼(34) 제 1 실시예와 마찬가지이다(단계 S110 : 3회째, 단계 S101 : 4회째, 단계 S111∼단계 S113).
( 데이터 복호화장치(20)의 동작 )
도 48은 본 발명의 제 11 실시예의 데이터 복호화장치(20)에 있어서의 암호화처리의 흐름을 도시한 도면이다.
데이터 복호화장치(20)의 동작은 데이터 암호화장치(10)의 동작의 역변환이다.
제 1 실시예에서의 도 11에 도시한 데이터 복호화장치(20)의 동작과 공통되는 단계에는 동일부호를 붙여 그 설명을 생략하기로 한다.
(1)∼(8) 제 1 실시예의 (1)∼(6), (8)∼(9)와 마찬가지이다(단계 S201∼단계 S206, 단계 S208, 단계 S209 : 1회째).
(9) 블록선택부(211)는 블록기억부(202)에 기억된 연쇄 블록에 따라 암호문 블록, 각 중간 블록 및 평문 블록 중에서 하나의 블록을 선택하고, 블록기억부(202)는 선택된 블록을 새로운 연쇄 블록으로서 기억하는 연쇄 블록을 갱신한다(단계 S1901). 여기에서는, 예를 들면, 블록기억부(202)에 기억된 연쇄 블록의 초기값 IV의 하위3비트가 「011」이라면, 제 1 암호문 블록에 대응하는 제 3 중간 블록을 선택하고, 선택된 제 3 중간 블록을 새로운 연쇄 블록으로서 연쇄 블록을 갱신한다(단계 S1901 : 1회째).
(10)∼(18) 제 1 실시예와 마찬가지이다(단계 S210 : 1회째, 단계 S201∼단계 S206, 단계 S208, 단계 S209 : 2회째).
(19) 단계 S1901에서, 여기에서는 예를 들면, 제 l 암호문 블록의 처리시 생성되어 선택된 연쇄 블록의 하위 4비트가 「0000」이라면, 제 2 평문 블록을 선택하여, 선택된 제 2 평문 블록을 새로운 연쇄 블록으로서 연쇄 블록을 갱신한다(단계 S1901 : 2회째).
(20)∼(28) 제 1 실시예와 마찬가지이다(단계 S210 : 2회째, 단계 S201∼단계 S206, 단계 S208, 단계 S209 : 3회째).
(29) 단계 S1901에서, 여기에서는 예를 들면, 제 2 암호문 블록의 처리시 생성되어 선택된 연쇄 블록의 하위 4비트가「1000」이라면, 제 3 암호문 블록을 선택하여, 선택된 제 3 암호문 블록을 새로운 연쇄 블록으로서 연쇄 블록을 갱신한다(단계 S1901 : 3회째).
(30)∼(34) 제 1 실시예와 마찬가지이다(단계 S210 : 3회째, 단계 S201 : 4회째, 단계 S211∼단계 S213).
제 11 실시예의 암호처리 장치는 앞의 블록에 암호처리에 실시한 과정에서 생성된 중간 블록 등을 연쇄블록으로서 기억하고, 뒤의 암호처리시에 연쇄 데이터에 융합하여, 암호처리를 실시할 때마다 그 연쇄 블록에 따라 복수의 중간 블록 등으로부터 하나의 블록을 선택하여 그 연쇄 블록을 갱신하는 것이다.
또, 상기 제 11 실시예에서는, 제 1 실시예의 데이터 암호화장치(10)에 블록선택부(111)를 부가하고, 제 1 실시예의 데이터 복호화장치(20)에 블록선택부(211)를 부가하였지만, 다른 제 2∼제 10 실시예와 마찬가지로 블록선택부(111, 211)를 부가하는 것이어도 된다.
제 12 실시예
본 발명의 제 12 실시예는 제 1 실시예의 데이터 암호화장치(10)에 있어서의 단수 데이터 처리부(106)가 행하는 단수 데이터의 처리를 변경한 것이다.
구성
암호 통신시스템의 구성은 제 1 실시예와 마찬가지이므로 설명을 생략하기로 한다.
( 데이터 암호화장치(10)의 구성 )
이 데이터 암호화장치(10)의 구성은 제 1 실시예의 구성과 마찬가지이다.
제 1 실시예에서의 도 3에 도시한 데이터 암호화장치(10)와 동일한 기능을 갖는 구성부분의 설명은 생략하기로 한다.
도 49는 본 발명의 제 12 실시예에서의 단수 데이터 처리부(106)의 상세한 구성도이다.
단수 데이터 처리부(106)는 블록분할부(101)로부터 단수 평문 데이터를 수취하면, 제 1∼제 8 암호화부(105a∼105h)에 직전에 처리한 암호문 블록을 넘겨 암호화시키는 등으로, 블록기억부(102)에 기억된 연쇄 블록에 따라 직전에 처리한 암호문 블록에 암호처리를 실시하여 단수 데이터처리용 블록을 생성하고, 이것에 따라 단수 평문 데이터로부터 단수 평문 데이터와 같은 비트수의 단수 암호문 데이터를 생성하는 것이고, 데이터 정합부(106a), 단수 데이터 융합부(106b) 및 암호문 블록기억부(106c)를 포함한다.
암호문 블록 기억부(106c)는 단수 데이터의 처리 직전에 처리한 암호문 블록을 기억하고, 단수 데이터에 처리를 실시할 때, 기억하는 암호문 블록을 제 1∼제 8 암호화부(105a∼105h)로 넘긴다. 여기에서는, 제 3 암호문 블록을 기억하고, 단수 평문 데이터에 처리를 실시할 때, 기억하는 제 3 암호문 블록을 제 1∼제 8 암호화부(105a∼105h)로 넘긴다.
여기에서, 제 1∼제 8 암호화부(105a∼105h)는, 제 1 실시예와 같은 암호처리를 실시함으로써 암호문 블록기억부(106c)로부터 받은 암호문 블록으로부터 단수 데이터처리용 블록을 생성한다. 여기에서는, 제 3 암호문 블록으로부터 단수 데이터처리용 블록을 생성한다.
데이터 정합부(106a)는 암호처리를 실시하여 생성된 단수 데이터처리용 블록으로부터, 단수 평문 데이터와 같은 비트수의 정합 데이터를 생성한다. 여기에서는, 단수 평문 데이터가 8비트이므로, 단수 데이터처리용 블록의, 예를 들면 상위 8비트로 구성되는 정합 데이터를 생성한다.
단수 데이터 융합부(106b)는 정합 데이터를 단수 평문 데이터에 융합한다. 여기에서는, 8비트의 정합 데이터와 8비트의 단수 평문 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행하여 8비트의 단수 암호문 데이터를 생성한다.
동작
( 데이터 암호화장치(10)의 동작 )
이 데이터 암호화장치(10)의 동작은 도 10에 도시한 제 1 실시예의 암호화장치(10)의 동작과 마찬가지이다.
( 데이터 암호화장치(10)의 동작 )
도 50은 본 발명의 제 12 실시예의 데이터 암호화장치(10)에 있어서의 단수 데이터 처리의 흐름을 도시한 도면이다.
여기에서는, 일례로서 200비트의 평문 데이터를 입수하여, 블록기억부(102)에는 미리 초기값 IV가 기억되어 이미 제 1∼제 3 평문 블록의 암호화가 종료하여 제 3 암호문 블록이 암호문 블록기억부(106c)에 기억된 것으로 하고, 나머지 8비트가 단수 평문 데이터로서 블록분할부(101)로부터 단수 데이터 처리부(106)로 넘겨지는 것으로서 DES의 알고리즘에 준하여 설명하기로 한다.
(1) 키 데이터 융합부(103)는 블록기억부(102)에 기억된 연쇄 블록을 키 데이터에 융합하여 융합 키 데이터를 생성한다(단계 S2001). 여기에서는, 제 3 평문 블록의 처리시 생성된 연쇄 블록과 64비트의 키 데이터를, 대응하는 비트마다 배타적 논리합의 연산을 행하고, 융합 키 데이터를 생성하여 부분 키 생성부(104)로 넘긴다.
(2) 부분 키 생성부(104)는 융합 키 데이터로부터 암호화부의 수에 해당하는 수의 부분 키를 생성한다(단계 S2002). 여기에서는, 64비트의 융합 키 데이터로부터 48비트의 부분 키를 8개 생성한다.
(3) 제 1 암호화부(105a)는 제 1 부분 키에 따라, 암호문 블록기억부(106c)에 기억되기 직전에 처리한 암호문 블록으로부터 제 1 중간 블록을 생성한다(단계 S2003). 여기에서는, 제 3 암호문 블록으로부터 제 1 중간 블록을 생성한다.
(4) 제 2∼제 7 암호화부(105b∼105g)는 각각 제 2∼제 7 부분 키에 따라 제 1∼제 6 중간 블록으로부터 제 2∼제 7 중간 블록을 생성한다(단계 S2004). 여기에서는, 제 3 암호문 블록에 대응하는 제 l∼제 6 중간 블록으로부터 제 2∼제 7 중간 블록을 생성한다.
(5) 제 8 암호화부(105h)는 제 8 부분 키에 따라, 제 7 중간 블록으로부터 단수 데이터처리용 블록을 생성한다(단계 S2005). 여기에서는, 제 3 암호문 블록에 대응하는 제 7 중간 블록으로부터 단수 데이터 처리용 블록을 생성한다.
(6) 데이터 정합부(106a)는 암호처리를 실시하여 생성된 단수 데이터 처리용 블록으로부터 단수 평문 데이터와 같은 비트수의 정합 데이터를 생성한다(단계 S2006). 여기에서는, 단수 평문 데이터가 8비트이므로 단수 데이터 처리용 블록의, 예를 들면 상위 8비트로 구성되는 정합 데이터를 생성한다.
(7) 단수 데이터 융합부(106b)는 정합데이터를 단수 평문 데이터에 융합한다(단계 S2007). 여기에서는, 8비트의 정합 데이터와 8비트의 단수 평문 데이터를 대응하는 비트마다 배타적 논리합의 연산을 행하여 8비트의 단수 암호문 데이터를 생성한다.
(8) 블록결합부(107)는 제 8 암호화부(105h)가 생성한 각 암호문 블록 및 단수 데이터 처리부(106)가 생성한 단수 암호문 데이터를 결합하여 암호문 데이터를 생성한다(단계 S2008). 여기에서는, 제 1∼제 3 평문 블록에 각각 대응하는 각 암호문 블록 및 단수 암호문 데이터를 결합하여 200비트의 암호문 데이터를 생성한다.
또, 데이터 암호화장치(10)에 있어서의 단수 데이터처리부(106)가 행하는 단수 데이터의 처리의 변경에 따라, 데이터 복호화장치(20)에 있어서의 단수 데이터처리부(206)가 행하는 단수 데이터의 처리도 변경된다. 그 변경내용은 연쇄 블록에 따라, 앞의 암호문 블록을 새로운 입력 블록으로서 암호화시킴으로써 단수 데이터처리용 블록을 생성시키고, 이에 따라, 단수 평문 데이터로부터 단수 평문 데이터와 같은 비트수의 단수 암호문 데이터를 생성하는 것으로, 단수 데이터 처리부(106)와 같은 변경이므로, 그 설명을 생략하기로 한다.
또, 상기 제 12 실시예에서는, 제 1 실시예의 단수 데이터 처리부(106)가 행하는 단수 데이터의 처리 및 단수 데이터 처리부(206)가 행하는 단수 데이터의 처리를 변경하였지만, 다른 제 2∼제 11 실시예와 같이 단수 데이터의 처리를 변경해도 된다.
또한, 원래의 DES의 알고리즘은 각 암호처리부에 의한 암호화처리의 선두에서 초기 전치를 행하고 16단의 암호화처리를 거친 후 최종 전치를 행하지만, 상기 각 실시예에서는 설명의 간략화를 위해 초기 전치, 최종 전치 및 9단 이후의 암호처리부를 생략하였다.
또한, 상기 각 실시예의 알고리즘은 DES의 알고리즘에 한정되지 않고, 어떠한 알고리즘이어도 된다. 물론, 암호처리부의 단수도 8단에 한정되지 않고 어떤 단이어도 된다.
또한, 상기 각 실시예에서는, 주로 4단째의 출력을 새로운 연쇄 블록으로 하였지만, 물론, 이것은 4단째의 출력에 한정되지 않고, 어느 단째의 출력이어도 된다.
또한, 상기 각 실시예에서는, 연쇄 블록과 키 데이터의 비트수가 같은 경우 에 대하여 설명하였지만, 반드시 같을 필요는 없다. 또, 연쇄 블록 등과 키 데이터를 융합하는 각 실시예에서, 연쇄 블록과 키 데이터의 비트수가 다른 경우에는, 키 데이터에 융합할 블록으로부터 키 데이터와 같은 비트수의 데이터를 생성하고, 이것을 키 데이터에 융합한다. 예를 들면, 여기에서는 키 데이터의 비트수가 64비트보다도 큰 경우는, 키 데이터에 융합할 블록을 확대전치 등에 의해 키 데이터와 같은 비트수의 데이터를 생성하고, 키 데이터의 비트수가 64비트보다도 작은 경우에는, 키 데이터의 비트수분의 상위 비트로 구성되는 데이터를 생성하여 이것을 키 데이터에 융합한다.
또한, 상기 각 실시예는 데이터 암호화장치(10)에서 평문 데이터를 입력하여 암호화하고, 데이터 복호화장치(20)에서 암호문 데이터를 복호화하는 것이지만, 데이터 암호화장치(10)에서의 암호화와 데이터 복호화장치(20)에서의 복호화는 역변환의 관계에 있는 것으로, 각각 암호화장치나 복호화장치가 될 수 있다. 따라서, 상기 각 실시예에서, 상기 각 데이터 복호화장치(20)가 평문 데이터를 입력하여 암호화하고, 상기 각 데이터 암호화장치(10)가 암호문 데이터를 복호화하는 것이어도 된다.
상술한 바와 같이 본 발명에 의하면, 장치 규모나 처리시간 등을 대폭 증대시키지 않고, 안전성을 향상시킬 수 있는 암호처리 장치, 암호처리 방법 및 암호처리 프로그램을 기억한 기억매체를 실현할 수 있다.
본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 첨부된 특허청구범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.

Claims (43)

  1. 입력 데이터에 따라 암호처리를 실시하여 출력 데이터를 생성하는 암호처리 장치에 있어서,
    앞의 암호처리의 영향을 뒤의 암호처리에 미치게 하기 위해 이용하는 연쇄 데이터(Chaining-data)를 기억하여 암호처리를 실시할 때마다 그 연쇄 데이터를 갱신하는 하나의 기억수단과,
    기억수단이 기억하는 연쇄 데이터를 입력 데이터에 융합하여(fuse) 융합 데이터를 생성하는 하나의 융합수단과,
    융합 데이터에 따라 주암호처리를 실시하여 출력데이터를 생성하고, 출력 데이터를 생성할 때까지의 과정에서 생성되는 중간 데이터를 출력하는 하나의 주암호처리 수단을 구비하며,
    상기 기억수단은 주암호처리 수단이 출력하는 중간 데이터를 새로운 연쇄 데이터로서 자신이 기억하는 연쇄데이터를 갱신하여 다음의 암호처리에 제공하는 것을 특징으로 하는 암호처리 장치.
  2. 제 1항에 있어서,
    상기 주암호처리 수단은,
    (a) 복수단의 부분처리를 실시하고,
    (b) 여기에서 복수단의 부분처리는 부분처리의 단계(스테이지)가 복수 있고, 1단째에서 부분처리를 실시한 데이터에 2단째에서 다시 부분처리를 실시하여 이것을 단수분(段數分) 행하는 것이며,
    (c) 최종단에서 부분처리를 실시한 데이터가 출력 데이터가 되고,
    (d) 최종단 이외의 각 단에서 부분처리를 실시하여 얻어진 데이터가 각 중간데이터가 되며;
    상기 기억수단은 주암호처리 수단이 출력하는 각 중간데이터 중의 하나를 새로운 연쇄데이터로서 기억하는 것을 특징으로 하는 암호처리 장치.
  3. 제 2항에 있어서,
    상기 입력 데이터는 키 데이터와 피암호처리 데이터를 포함하고;
    상기 융합수단은 상기 기억수단이 기억하는 연쇄데이터를 상기 키 데이터에 융합하여 융합 키 데이터를 생성하며;
    상기 암호처리 장치는,
    융합 키 데이터로부터 상기 주암호처리 수단의 단수분의 부분 키를 생성하여 주암호처리 수단의 각 단계에 급송하고 각각의 부분처리에 제공하는 하나의 부분 키 생성수단을 추가로 포함하며;
    여기에서, 상기 주암호처리 수단은 단수분의 부분 키에 의해 특정되는 복수단의 부분처리를 실시하여 피암호처리 데이터로부터 출력 데이터를 생성하는 것을 특징으로 하는 암호처리 장치.
  4. 제 3항에 있어서,
    상기 피암호처리 데이터를 소정의 비트수인 블록단위로 분할하면서 순서대로 다음에 처리할 1 블록의 피암호처리 데이터를 준비하는 블록 준비수단을 추가로 포함하고,
    상기 암호처리 장치는 블록단위로 암호처리를 실시하며,
    블록 준비수단이 피암호처리 데이터를 블록단위로 분할하였을 때 생기는 블록단위 미만의 단수 데이터로부터 상기 연쇄 데이터에 따라 그 단수 데이터와 같은 길이의 출력데이터를 생성하는 단수 데이터 처리수단을 포함하는 것을 특징으로 하는 암호처리 장치.
  5. 제 4항에 있어서,
    상기 단수 데이터 처리수단은,
    상기 연쇄 데이터로부터 상기 단수 데이터와 같은 길이의 단수 연쇄 데이터를 생성하는 하나의 데이터 정합수단과,
    단수 연쇄 데이터를 단수 데이터에 융합하여 그 단수 데이터와 같은 길이의 출력 데이터를 생성하는 하나의 단수 데이터 융합수단을 포함하는 것을 특징으로 하는 암호처리 장치.
  6. 제 4항에 있어서,
    상기 단수 데이터 처리수단은,
    상기 주암호처리 수단에 의해 암호처리가 실시된 블록을 기억하고, 상기 단수 데이터가 생겼을 때 기억하고 있는 블록을 새로운 피암호처리 데이터로서 상기 주암호처리 수단으로 넘기는 블록 기억수단을 포함하고;
    여기에서, 상기 주암호처리 수단은 블록 기억수단으로부터 받은 블록으로부터 출력데이터를 생성하여, 이것을 단수 데이터처리용 블록으로서 단수 데이터처리수단으로 넘기며;
    상기 단수 데이터 처리수단은 또한,
    단수 데이터처리용 블록으로부터 상기 단수 데이터와 같은 길이의 정합 데이터를 생성하는 하나의 데이터 정합수단과;
    정합 데이터를 단수 데이터에 융합하여 그 단수 데이터와 같은 길이의 출력데이터를 생성하는 하나의 단수 데이터 융합수단을 포함하는 것을 특징으로 하는 암호처리 장치.
  7. 제 6항에 있어서,
    상기 융합수단 및 상기 단수 데이터 융합수단에서의 융합은 대응하는 비트마다의 배타적 논리합의 계산으로 하는 것을 특징으로 하는 암호처리 장치.
  8. 제 7항에 있어서,
    상기 기억수단은 미리 연쇄 데이터의 초기값을 기억하여 최초의 블록을 처리할 때 이용하며;
    상기 키 데이터 및 연쇄 데이터의 초기값은 어떤 피암호처리 데이터를 암호화하는 장치가 이용하는 것과 그 암호화하는 장치의 출력을 수취하고 복호화하는 장치가 이용하는 것이 동일하고, 또한 비공개이며;
    상기 암호화하는 장치와 상기 복호화하는 장치가 동일한 키 데이터 및 동일한 연쇄 데이터의 초기값을 이용하는 경우에는, 상기 복호화하는 장치가 실시하는 암호처리는 항상 상기 암호화하는 장치가 실시하는 암호처리의 역변환이 되는 것을 특징으로 하는 암호처리 장치.
  9. 제 3항에 있어서,
    키 데이터를 기억하고 암호처리를 실시할 때마다 그 키 데이터를 갱신하는 하나의 키 데이터 기억수단을 추가로 포함하며;
    상기 융합수단은 상기 기억수단이 기억하는 연쇄 데이터를 키 데이터 기억수단이 기억하는 키 데이터에 융합하고;
    상기 키 데이터 기억수단은 키 데이터의 초기값을 기억하여 최초의 데이터를 처리할 때 이용하고, 융합 키 데이터를 새로운 키 데이터로서 자신이 기억하는 키 데이터를 갱신하여, 다음 암호처리에 제공하는 것을 특징으로 하는 암호처리 장치.
  10. 제 2항에 있어서,
    상기 기억수단은,
    자신이 기억하는 연쇄데이터에 따라 상기 주암호처리 수단이 출력하는 각 중간 데이터, 상기 입력 데이터, 상기 융합 데이터 및 상기 출력 데이터 중에서 하나를 선택하여 새로운 연쇄 데이터로서 자신이 기억하는 연쇄 데이터를 갱신하고, 다음 암호처리에 제공하는 것을 하는 것을 특징으로 하는 암호처리 장치.
  11. 제 1항에 있어서,
    상기 입력 데이터는 키 데이터와 피암호처리 데이터를 포함하며;
    상기 융합수단은 상기 기억수단이 기억하는 연쇄데이터를 상기 피암호처리 데이터에 융합하여 융합 피암호처리 데이터를 생성하고;
    상기 주암호처리 수단은 키 데이터에 의해 특정되는 주암호처리를 실시하여 융합 피암호처리 데이터로부터 출력 데이터를 생성하는 것을 특징으로 하는 암호처리 장치.
  12. 키 데이터에 의해 특정되는 암호처리를 실시하여 피암호처리 데이터로부터 출력 데이터를 생성하는 암호처리 장치에 있어서,
    앞의 암호처리의 영향을 뒤의 암호처리에 미치게 하기 위해 이용하는 연쇄 데이터를 기억하여 암호처리를 실시할 때마다 그 연쇄 데이터를 갱신하는 하나의 기억수단과,
    키 데이터에 의해 특정되는 주암호처리를 실시하여 피암호처리 데이터로부터 암호처리 데이터를 생성하고, 암호처리 데이터를 생성하기까지의 과정에서 생성되는 중간 데이터를 출력하는 하나의 주암호 처리수단과,
    기억수단이 기억하는 연쇄 데이터를 암호처리 데이터에 융합하여 출력 데이터를 생성하는 하나의 융합수단을 포함하며;
    상기 기억수단은 주암호처리 수단이 출력하는 중간 데이터를 새로운 연쇄 데이터로서 자신이 기억하는 연쇄 데이터를 갱신하여 다음 암호처리에 제공하는 것을 특징으로 하는 암호처리 장치.
  13. 입력 데이터에 따라 암호처리를 실시하여 출력 데이터를 생성하는 암호처리 장치에 있어서,
    앞의 암호처리의 영향을 뒤의 암호처리에 미치게 하기 위해 이용하는 연쇄 데이터를 기억하여 암호처리를 실시할 때마다 그 연쇄 데이터를 갱신하는 하나의 기억수단과,
    기억수단이 기억하는 연쇄 데이터를 입력 데이터의 전부 또는 일부에 융합하여 융합데이터를 생성하는 하나의 융합수단과,
    융합 데이터에 따라 제 1 주암호처리를 실시하여 중간 데이터를 생성하는 하나의 제 1 주암호처리 수단과,
    융합 데이터에 따라 제 2 주암호처리를 실시하여 출력 데이터를 생성하는 하나의 제 2 주암호처리 수단을 포함하며;
    상기 기억수단은 제 1 주암호처리 수단이 생성한 중간 데이터를 새로운 연쇄 데이터로서 자신이 기억하는 연쇄 데이터를 갱신하여 다음 암호처리에 제공하는 것을 특징으로 하는 암호처리 장치.
  14. 제 13항에 있어서,
    상기 입력 데이터는 키 데이터와 피암호처리 데이터를 포함하며;
    상기 융합수단은 상기 기억수단이 기억하는 연쇄 데이터를 상기 키 데이터에 융합하여 융합 키 데이터를 생성하고;
    상기 암호처리 장치는,
    융합 키 데이터로부터 상기 제 1 주암호처리 수단 및 제 2 주암호처리 수단의 부분 키를 각각 생성하여 각각의 주암호처리에 제공하는 하나의 부분 키 생성수단을 추가로 포함하고;
    상기 제 1 주암호처리 수단은 부분 키에 의해 특정되는 제 1 주암호처리를 실시하여 피암호처리 데이터로부터 중간데이터를 생성하며;
    상기 제 2 주암호처리 수단은 부분 키에 의해 특정되는 제 2 주암호처리를 실시하여 피암호처리 데이터로부터 출력 데이터를 생성하는 것을 특징으로 하는 암호처리 장치.
  15. 제 14항에 있어서,
    상기 피암호처리 데이터를 소정의 비트수인 블록단위로 분할하면서 순서대로 다음에 처리할 1 블록의 피암호처리 데이터를 준비하는 블록 준비수단을 추가로 포함하고,
    상기 암호처리 장치는 블록단위로 암호처리를 실시하며,
    블록 준비수단이 피암호처리 데이터를 블록단위로 분할하였을 때 생기는 블록단위 미만의 단수 데이터로부터 상기 연쇄 데이터에 따라 그 단수 데이터와 같은 길이의 출력데이터를 생성하는 단수 데이터 처리수단을 추가로 포함하는 것을 특징으로 하는 암호처리 장치.
  16. 제 15항에 있어서,
    상기 단수 데이터 처리수단은,
    상기 연쇄 데이터로부터 상기 단수 데이터와 같은 길이의 단수 연쇄 데이터를 생성하는 하나의 데이터 정합수단과,
    단수 연쇄 데이터를 단수 데이터에 융합하여 그 단수 데이터와 같은 길이의 출력 데이터를 생성하는 하나의 단수 데이터 융합수단을 포함하는 것을 특징으로 하는 암호처리 장치.
  17. 제 15항에 있어서,
    상기 단수 데이터 처리수단은,
    상기 제 2 주암호처리 수단에 의해 암호처리를 실시한 블록을 기억하여, 상기 단수 데이터가 발생했을 때, 기억하고 있는 블록을 새로운 피암호처리 데이터로서 상기 제 2 주암호처리 수단으로 넘기는 하나의 블록 기억수단을 포함하고,
    상기 제 2 주암호처리 수단은 블록 기억수단으로부터 받은 블록으로부터 출력 데이터를 생성하여, 이것을 단수 데이터처리용 블록으로서 단수 데이터 처리수단으로 넘기며,
    상기 단수 데이터 처리수단은 또한,
    단수 데이터처리용 블록으로부터 상기 단수 데이터와 같은 길이의 정합 데이터를 생성하는 하나의 데이터 정합수단과;
    정합 데이터를 단수 데이터에 융합하여 그 단수 데이터와 같은 길이의 출력데이터를 생성하는 하나의 단수 데이터 융합수단을 포함하는 것을 특징으로 하는 암호처리 장치.
  18. 제 14항에 있어서,
    키 데이터를 기억하고 암호처리를 실시할 때마다 그 키 데이터를 갱신하는 하나의 키 데이터 기억수단을 추가로 포함하며;
    상기 융합수단은 상기 기억수단이 기억하는 연쇄 데이터를 키 데이터 기억수단이 기억하는 키 데이터에 융합하고;
    상기 키 데이터 기억수단은 키 데이터의 초기값을 기억하여 최초의 데이터를 처리할 때 이용하고, 융합 키 데이터를 새로운 키 데이터로서 자신이 기억하는 키 데이터를 갱신하여 다음 암호처리에 제공하는 것을 특징으로 하는 암호처리 장치.
  19. 제 13항에 있어서,
    상기 입력 데이터는 키 데이터와 피암호처리 데이터를 포함하며;
    상기 융합수단은 상기 기억수단이 기억하는 연쇄데이터를 상기 피암호처리 데이터에 융합하여 융합 피암호처리 데이터를 생성하고;
    상기 제 1 주암호처리 수단은 키 데이터에 의해 특정되는 제 1 주암호처리를 실시하여 융합 피암호처리 데이터로부터 중간 데이터를 생성하며;
    상기 제 2 주암호처리 수단은 키 데이터에 의해 특정되는 제 2 주암호처리를 실시하여 융합 피암호처리 데이터로부터 출력 데이터를 생성하는 것을 특징으로 하는 암호처리 장치.
  20. 키 데이터에 의해 특정되는 암호처리를 실시하여 피암호처리 데이터로부터 출력 데이터를 생성하는 암호처리 장치에 있어서,
    앞의 암호처리의 영향을 뒤의 암호처리에 미치게 하기 위해 이용하는 연쇄 데이터를 기억하여 암호처리를 실시할 때마다 그 연쇄 데이터를 갱신하는 하나의 기억수단과,
    기억수단이 기억하는 연쇄 데이터를 상기 키 데이터에 융합하여 융합 키 데이터를 생성하는 하나의 융합수단과,
    융합 키 데이터로부터 부분 키를 생성하는 하나의 부분 키 생성수단과,
    부분 키에 의해 특정되는 제 l 주암호처리를 실시하여 피암호처리 데이터로부터 출력 데이터를 생성하는 하나의 제 1 주암호처리 수단과,
    부분 키에 의해 특정되는 제 2 주암호처리를 실시하여 출력 데이터로부터 중간데이터를 생성하는 하나의 제 2 주암호처리 수단을 포함하며;
    상기 부분 키 생성수단은 융합 키 데이터로부터 상기 제 1 주암호처리 수단 및 제 2 주암호처리 수단의 부분 키를 각각 생성하여 각각의 주암호처리에 제공하고;
    상기 기억수단은 제 2 주암호처리 수단이 생성한 중간 데이터를 새로운 연쇄 데이터로서, 자신이 기억하는 연쇄 데이터를 갱신하여 다음 암호처리에 제공하는 것을 특징으로 하는 암호처리 장치.
  21. 키 데이터에 의해 특정되는 암호처리를 실시하여 피암호처리 데이터로부터 출력 데이터를 생성하는 암호처리 장치에 있어서,
    앞의 암호처리의 영향을 뒤의 암호처리에 미치게 하기 위해 이용하는 연쇄 데이터를 기억하여 암호처리를 실시할 때마다 그 연쇄 데이터를 갱신하는 하나의 기억수단과,
    키 데이터에 의해 특정되는 제 1 주암호처리를 실시하여 피암호처리 데이터로부터 중간 데이터를 생성하는 하나의 제 1 주암호처리 수단과,
    키 데이터에 의해 특정되는 제 2 주암호처리를 실시하여 피암호처리 데이터로부터 암호처리 데이터를 생성하는 하나의 제 2 주암호처리 수단과,
    기억수단이 기억하는 연쇄 데이터를 암호처리 데이터에 융합하여 출력 데이터를 생성하는 하나의 융합수단을 포함하며;
    상기 기억수단은 제 1 주암호처리 수단이 생성한 중간 데이터를 새로운 연쇄 데이터로서 자신이 기억하는 연쇄 데이터를 갱신하여 다음의 암호처리에 제공하는 것을 특징으로 하는 암호처리 장치.
  22. 키 데이터에 의해 특정되는 암호처리를 실시하여 피암호처리 데이터로부터 출력 데이터를 생성하는 암호처리 장치에 있어서,
    앞의 암호처리의 영향을 뒤의 암호처리에 미치게 하기 위해 이용하는 연쇄 데이터를 기억하여 암호처리를 실시할 때마다 그 연쇄 데이터를 갱신하는 하나의 기억수단과,
    키 데이터에 의해 특정되는 제 1 주암호처리를 실시하여 연쇄 데이터로부터 암호처리 데이터를 생성하는 하나의 제 1 주암호처리 수단과,
    암호처리 데이터를 피암호처리 데이터에 융합하여 중간 데이터를 생성하는 하나의 융합수단을 포함하고,
    상기 기억수단은 중간 데이터를 새로운 연쇄데이터로서 자신이 기억하는 연쇄 데이터를 갱신하여 다음 암호처리에 제공하며,
    상기 암호처리 장치는 또한,
    키 데이터에 의해 특정되는 제 2 암호처리를 실시하여 중간 데이터로부터 출력 데이터를 생성하는 하나의 제 2 주암호처리 수단을 포함하는 것을 특징으로 하는 암호처리 장치.
  23. 키 데이터에 의해 특정되는 암호처리를 실시하여 피암호처리 데이터로부터 출력 데이터를 생성하는 암호처리 장치에 있어서,
    앞의 암호처리의 영향을 뒤의 암호처리에 미치게 하기 위해 이용하는 연쇄 데이터를 기억하여 암호처리를 실시할 때마다 그 연쇄 데이터를 갱신하는 하나의 기억수단과,
    키 데이터에 의해 특정되는 제 1 주암호처리를 실시하여 연쇄 데이터로부터 암호처리 데이터를 생성하는 하나의 제 1 주암호처리 수단과,
    키 데이터에 의해 특정되는 제 2 주암호처리를 실시하여 피암호처리 데이터로부터 중간데이터를 생성하는 하나의 제 2 주암호처리 수단을 포함하고,
    상기 기억수단은 중간 데이터를 새로운 연쇄데이터로서 자신이 기억하는 연쇄 데이터를 갱신하여 다음 암호처리에 제공하며,
    상기 암호처리 장치는 또한,
    암호처리 데이터를 중간 데이터에 융합하여 출력 데이터를 생성하는 하나의 융합수단을 포함하는 것을 특징으로 하는 암호처리 장치.
  24. 키 데이터에 의해 특정되는 암호처리를 실시하여 피암호처리 데이터로부터 출력 데이터를 생성하는 암호처리 장치에 있어서,
    앞의 암호처리의 영향을 뒤의 암호처리에 미치게 하기 위해 이용하는 연쇄 데이터를 기억하여 암호처리를 실시할 때마다 그 연쇄 데이터를 갱신하는 하나의 기억수단과,
    키 데이터에 의해 특정되는 제 1 주암호처리를 실시하여 연쇄 데이터로부터 중간데이터를 생성하는 하나의 제 1 주암호처리 수단을 포함하고,
    상기 기억수단은 중간 데이터를 새로운 연쇄 데이터로서 자신이 기억하는 연쇄 데이터를 갱신하여 다음의 암호처리에 제공하며,
    상기 암호처리 장치는,
    중간 데이터를 피암호처리 데이터에 융합하여 융합 데이터를 생성하는 하나의 융합수단과,
    키 데이터에 의해 특정되는 제 2 주암호처리를 실시하여 융합 데이터로부터 출력 데이터를 생성하는 하나의 제 2 주암호처리 수단을 포함하는 것을 특징으로 하는 암호처리 장치.
  25. 키 데이터에 의해 특정되는 암호처리를 실시하여 피암호처리 데이터로부터 출력 데이터를 생성하는 암호처리 장치에 있어서,
    앞의 암호처리의 영향을 뒤의 암호처리에 미치게 하기 위해 이용하는 연쇄 데이터를 기억하여 암호처리를 실시할 때마다 그 연쇄 데이터를 갱신하는 하나의 기억수단과,
    키 데이터에 의해 특정되는 제 1 주암호처리를 실시하여 연쇄 데이터로부터 중간 데이터를 생성하는 하나의 제 1 주암호처리 수단을 포함하며,
    상기 기억수단은 중간 데이터를 새로운 연쇄 데이터로서 자신이 기억하는 연쇄 데이터를 갱신하여 다음의 암호처리에 제공하고,
    상기 암호처리 장치는 또한,
    키 데이터에 의해 특정되는 제 2 주암호처리를 실시하여 피암호처리 데이터로부터 암호처리 데이터를 생성하는 하나의 제 2 주암호처리 수단과,
    중간 데이터를 암호처리 데이터에 융합하여 출력 데이터를 생성하는 하나의 융합수단을 포함하는 것을 특징으로 하는 암호처리 장치.
  26. 입력 데이터에 따라 암호처리를 실시하여 출력 데이터를 생성하는 암호처리 장치에 있어서,
    앞의 암호처리의 영향을 뒤의 암호처리에 미치게 하기 위해 이용하는 연쇄 데이터를 기억하여 암호처리를 실시할 때마다 그 연쇄 데이터를 갱신하는 하나의 기억수단과,
    상기 기억수단이 기억하는 연쇄 데이터에 미리 정해 놓은 소정의 변환을 실시하여 변환 데이터를 생성하는 하나의 변환수단과,
    변환 데이터를 입력 데이터에 융합하여 융합데이터를 생성하는 하나의 융합수단과,
    융합 데이터에 따라 주암호처리를 실시하여 출력 데이터를 생성하며, 출력 데이터를 생성하기까지의 과정에서 생성되는 중간 데이터를 출력하는 하나의 주암호처리 수단을 포함하고,
    상기 기억수단은 중간 데이터, 입력 데이터, 변환 데이터 또는 출력 데이터를 새로운 연쇄 데이터로서 자신이 기억하는 연쇄 데이터를 갱신하여 다음의 암호처리에 제공하는 것을 특징으로 하는 암호처리 장치.
  27. 제 26항에 있어서,
    상기 변환수단이 실시하는 소정의 변환은 비트 치환 또는 비트 변환인 것인 것을 특징으로 하는 암호처리 장치.
  28. 제 27항에 있어서,
    상기 입력 데이터는 키 데이터와 피암호처리 데이터를 포함하며;
    상기 융합수단은 상기 변환 데이터를 키 데이터에 융합하여 융합 키 데이터를 생성하고;
    상기 주암호처리 수단은 융합 키 데이터에 의해 특정되는 주암호처리를 실시하여 피암호처리 데이터로부터 출력 데이터를 생성하며;
    상기 기억수단은 중간 데이터, 피암호처리 데이터 또는 출력 데이터를 새로운 연쇄 데이터로서 자신이 기억하는 연쇄 데이터를 갱신하여 다음의 암호처리에 제공하는 것을 특징으로 하는 암호처리장치.
  29. 제 28항에 있어서,
    상기 피암호처리 데이터를 소정의 비트수인 블록단위로 분할하면서 순서대로 다음에 처리할 1 블록의 피암호처리 데이터를 준비하는 블록 준비수단을 추가로 포함하고,
    상기 암호처리 장치는 블록단위로 암호처리를 실시하며,
    블록 준비수단이 피암호처리 데이터를 블록단위로 분할하였을 때 생기는 블록단위 미만의 단수 데이터로부터 상기 연쇄 데이터에 따라 그 단수 데이터와 같은 길이의 출력데이터를 생성하는 단수 데이터 처리수단을 추가로 포함하는 것을 특징으로 하는 암호처리 장치.
  30. 제 29항에 있어서,
    상기 단수 데이터 처리수단은,
    상기 연쇄 데이터로부터 상기 단수 데이터와 같은 길이의 단수 연쇄 데이터를 생성하는 하나의 데이터 정합수단과,
    단수 연쇄 데이터를 단수 데이터에 융합하여 그 단수 데이터와 같은 길이의 출력 데이터를 생성하는 하나의 단수 데이터 융합수단을 포함하는 것을 특징으로 하는 암호처리 장치.
  31. 제 29항에 있어서,
    상기 단수 데이터 처리수단은,
    상기 변환 데이터로부터 상기 단수 데이터와 같은 길이의 정합 데이터를 생성하는 하나의 데이터 정합수단과,
    정합 데이터를 단수 데이터에 융합하여 그 단수 데이터와 같은 길이의 출력데이터를 생성하는 하나의 단수 데이터 융합수단을 포함하는 것을 특징으로 하는 암호처리장치.
  32. 제 28항에 있어서,
    키 데이터를 기억하여 암호처리를 실시할 때마다 그 키 데이터를 갱신하는 하나의 키 데이터 기억수단을 추가로 포함하며;
    상기 융합수단은 상기 변환 데이터를 키 데이터 기억수단이 기억하는 키 데이터에 융합하고;
    상기 키 데이터 기억수단은 키 데이터의 초기값을 기억하여 최초의 데이터를 처리할 때 이용하고, 융합 키 데이터를 새로운 키 데이터로서 자신이 기억하는 키 데이터를 갱신하는 것을 특징으로 하는 암호처리 장치.
  33. 제 27항에 있어서,
    상기 입력데이터는 키 데이터와 피암호처리 데이터를 포함하며;
    상기 융합수단은 상기 변환 데이터를 피암호처리 데이터에 융합하여 융합피암호처리 데이터를 생성하고;
    상기 주암호처리 수단은 키 데이터에 의해 특정되는 주암호처리를 실시하여 융합 피암호처리 데이터로부터 출력 데이터를 생성하고,
    상기 기억수단은 중간 데이터, 피암호처리 데이터, 융합 피암호처리 데이터 또는 출력 데이터를 새로운 연쇄데이터로서 자신이 기억하는 연쇄 데이터를 갱신하여 다음의 암호처리에 제공하는 것을 특징으로 하는 암호처리 장치.
  34. 키 데이터에 의해 특정되는 암호처리를 실시하여 피암호처리 데이터로부터 출력 데이터를 생성하는 암호처리 장치에 있어서,
    앞의 암호처리의 영향을 뒤의 암호처리에 미치게 하기 위해 이용하는 연쇄 데이터를 기억하여 암호처리를 실시할 때마다 그 연쇄 데이터를 갱신하는 하나의 기억수단과,
    상기 기억수단이 기억하는 연쇄 데이터에 미리 정해 놓은 소정의 변환을 실시하여 변환데이터를 생성하는 하나의 변환수단과,
    키 데이터에 의해 특정되는 주암호처리를 실시하여 피암호처리 데이터로부터 암호처리 데이터를 생성하고, 암호처리 데이터를 생성하기까지의 과정에서 생성되는 중간 데이터를 출력하는 하나의 주암호처리 수단과,
    변환 데이터를 암호처리 데이터에 융합하여 출력 데이터를 생성하는 하나의 융합수단을 포함하며;
    상기 기억수단은 중간데이터, 피암호처리 데이터, 암호처리 데이터 또는 출력 데이터를 새로운 연쇄데이터로서 자신이 기억하는 연쇄 데이터를 갱신하여 다음 암호처리에 제공하는 것을 특징으로 하는 암호처리 장치.
  35. 키 데이터에 의해 특정되는 암호처리를 실시하여 피암호처리 데이터로부터 출력 데이터를 생성하는 암호처리 장치에 있어서,
    앞의 암호처리의 영향을 뒤의 암호처리에 미치게 하기 위해 이용하는 연쇄 데이터를 기억하여 암호처리를 실시할 때마다 그 연쇄 데이터를 갱신하는 하나의 기억수단과,
    상기 기억수단이 기억하는 연쇄 데이터에 미리 정해 놓은 소정의 변환을 실시하여 변환 데이터를 생성하는 하나의 변환수단과,
    키 데이터에 의해 특정되는 주암호처리를 실시하여 변환 데이터로부터 암호처리 데이터를 생성하는 하나의 주암호처리 수단과,
    암호처리 데이터를 피암호처리 데이터에 융합하여 출력 데이터를 생성하는 하나의 융합수단을 포함하며;
    상기 기억수단은 출력 데이터를 새로운 연쇄데이터로서 자신이 기억하는 연쇄 데이터를 갱신하여 다음의 암호처리에 제공하는 것을 특징으로 하는 암호처리 장치.
  36. 키 데이터에 의해 특정되는 암호처리를 실시하여 피암호처리 데이터로부터 출력 데이터를 생성하는 암호처리 장치에 있어서,
    앞의 암호처리의 영향을 뒤의 암호처리에 미치게 하기 위해 이용하는 연쇄 데이터를 기억하여 암호처리를 실시할 때마다 그 연쇄 데이터를 갱신하는 하나의 기억수단과,
    상기 기억수단이 기억하는 연쇄데이터에 미리 정해 놓은 소정의 변환을 실시하여 변환 데이터를 생성하는 하나의 변환수단과,
    키 데이터에 의해 특정되는 주암호처리를 실시하여 변환 데이터로부터 암호처리 데이터를 생성하는 하나의 주암호처리 수단과,
    암호처리 데이터를 피암호처리 데이터에 융합하여 출력데이터를 생성하는 하나의 융합수단을 포함하며;
    상기 기억수단은 피암호처리 데이터를 새로운 연쇄데이터로서 자신이 기억하는 연쇄 데이터를 갱신하여 다음의 암호처리에 제공하는 것을 특징으로 하는 암호처리장치.
  37. 키 데이터에 의해 특정되는 암호처리를 실시하여 피암호처리 데이터로부터 출력 데이터를 생성하는 암호처리 장치에 있어서,
    앞의 암호처리의 영향을 뒤의 암호처리에 미치게 하기 위해 이용하는 연쇄 데이터를 기억하여 암호처리를 실시할 때마다 그 연쇄 데이터를 갱신하는 하나의 기억수단과,
    상기 기억수단이 기억하는 연쇄 데이터에 미리 정해 놓은 소정의 변환을 실시하여 변환데이터를 생성하는 하나의 변환수단과,
    키 데이터에 의해 특정되는 주암호처리를 실시하여 변환 데이터로부터 중간 데이터를 생성하는 주암호처리 수단을 포함하고,
    상기 기억수단은 중간 데이터를 새로운 연쇄데이터로서 자신이 기억하는 연쇄데이터를 갱신하여 다음 암호처리에 제공하며,
    상기 암호처리 장치는 또한,
    중간 데이터를 피암호처리 데이터에 융합하여 출력데이터를 생성하는 하나의 융합수단을 포함하는 것을 특징으로 하는 기억매체.
  38. 입력 데이터에 따라 암호처리를 실시하여 출력데이터를 생성하는 암호처리방법에 있어서,
    기억장치가 앞의 암호처리의 영향을 뒤의 암호처리에 미치게 하기 위해 이용하는 연쇄 데이터를 기억하는 단계와;
    기억수단에 기억된 연쇄 데이터를 입력데이터에 융합하여 융합 데이터를 생성하는 융합단계와;
    융합데이터에 따라 주암호처리를 실시하여 출력 데이터를 생성하고, 출력 데이터를 생성하기까지의 과정에서 생성되는 중간 데이터를 출력하는 주암호처리 단계와;
    주암호처리 단계에서 출력되는 중간 데이터를 새로운 연쇄데이터로서 기억수단에 기억된 연쇄데이터를 갱신하여 다음의 암호처리에 제공하는 기억단계를 포함하는 것을 특징으로 하는 암호처리 방법.
  39. 입력데이터에 따라 암호처리를 실시하여 출력 데이터를 생성하는 암호처리 방법에 있어서,
    기억수단이 앞의 암호처리의 영향을 뒤의 암호처리에 미치게 하기 위해 이용하는 연쇄 데이터를 기억하는 단계와;
    기억수단에 기억된 연쇄 데이터를 입력 데이터의 전부 또는 일부에 융합하여 융합 데이터를 생성하는 융합단계와,
    융합 데이터에 따라 제 1 주암호처리를 실시하여 중간 데이터를 생성하는 제 1 주암호처리 단계와,
    융합 데이터에 따라 제 2 주암호처리를 실시하여 출력 데이터를 생성하는 제 2 주암호처리 단계와,
    제 l 주암호처리 단계에서 생성된 중간 데이터를 새로운 연쇄 데이터로서 기억수단에 기억된 연쇄 데이터를 갱신하여 다음의 암호처리에 제공하는 기억단계를 포함하는 것을 특징으로 하는 암호처리 방법.
  40. 입력 데이터에 따라 암호처리를 실시하여 출력 데이터를 생성하는 암호처리 방법에 있어서,
    기억수단이 앞의 암호처리의 영향을 뒤의 암호처리에 미치게 하기 위해 이용하는 연쇄 데이터를 기억하는 단계와,
    상기 기억수단에 기억된 연쇄 데이터에 미리 정해 놓은 소정의 변환을 실시하여 변환 데이터를 생성하는 변환단계와,
    변환 데이터를 입력 데이터에 융합하여 융합 데이터를 생성하는 융합단계와,
    융합 데이터에 따라 주암호처리를 실시하여 출력 데이터를 생성하고, 출력 데이터를 생성하기까지의 과정에서 생성되는 중간 데이터를 출력하는 주암호처리 단계와,
    중간 데이터, 입력 데이터, 변환 데이터 또는 출력 데이터를 새로운 연쇄 데이터로서 기억수단에 기억된 연쇄 데이터를 갱신하여 다음의 암호처리에 제공하는 기억단계를 포함하는 것을 특징으로 하는 암호처리 방법.
  41. 입력 데이터에 따라 암호처리를 실시하여 출력 데이터를 생성하는 암호처리방법을 기억한 컴퓨터 판독가능한 기억매체에 있어서,
    기억장치가 앞의 암호처리의 영향을 뒤의 암호처리에 미치게 하기 위해 이용하는 연쇄 데이터를 기억하는 단계와,
    기억수단에 기억된 연쇄 데이터를 입력 데이터에 융합하여 융합 데이터를 생성하는 융합단계와,
    융합 데이터에 따라 주암호처리를 실시하여 출력 데이터를 생성하고, 출력 데이터를 생성하기까지의 과정에서 생성되는 중간 데이터를 출력하는 주암호처리 단계와,
    주암호처리 단계에서 출력되는 중간 데이터를 새로운 연쇄 데이터로서 기억수단에 기억된 연쇄 데이터를 갱신하여 다음의 암호처리에 제공하는 기억단계로 구성되는 암호처리 방법을 기억하는 것을 특징으로 하는 기억매체.
  42. 입력 데이터에 따라 암호처리를 실시하여 출력 데이터를 생성하는 암호처리방법을 기억한 컴퓨터 판독가능한 기억매체에 있어서,
    기억수단이 앞의 암호처리의 영향을 뒤의 암호처리에 미치게 하기 위해 이용하는 연쇄 데이터를 기억하는 단계와,
    기억수단에 기억된 연쇄 데이터를 입력 데이터의 전부 또는 일부에 융합하여 융합데이터를 생성하는 융합단계와,
    융합 데이터에 따라 제 1 주암호처리를 실시하여 중간 데이터를 생성하는 하나의 제 1 주암호처리 단계와,
    융합 데이터에 따라 제 2 주암호처리를 실시하여 출력 데이터를 생성하는 하나의 제 2 주암호처리 단계와,
    제 l 주암호처리 단계에서 생성된 중간 데이터를 새로운 연쇄데이터로서 기억수단에 기억된 연쇄 데이터를 갱신하여 다음의 암호처리에 제공하는 기억단계로 구성되는 암호처리 방법을 기억하는 것을 특징으로 하는 기억매체.
  43. 입력 데이터에 따라서 암호처리를 실시하여 출력 데이터를 생성하는 암호처리방법을 기억한 컴퓨터 판독가능한 기억매체에 있어서,
    기억수단이 앞의 암호처리의 영향을 뒤의 암호처리에 미치게 하기 위해 이용하는 연쇄 데이터를 기억하는 단계와,
    기억수단에 기억된 연쇄 데이터에 미리 정해 놓은 소정의 변환을 실시하여 변환 데이터를 생성하는 변환단계와,
    변환 데이터를 입력 데이터에 융합하여 융합 데이터를 생성하는 융합단계와,
    융합 데이터에 따라 주암호처리를 실시하여 출력 데이터를 생성하고, 출력 데이터를 생성하기까지의 과정에서 생성되는 중간 데이터를 출력하는 주암호처리 단계와,
    중간 데이터, 입력 데이터, 변환 데이터 또는 출력 데이터를 새로운 연쇄 데이터로서 기억수단에 기억된 연쇄 데이터를 갱신하여 다음의 암호처리에 제공하는 기억단계로 구성되는 암호처리 방법을 기억하는 것을 특징으로 하는 기억매체.
KR10-1998-0014499A 1997-04-23 1998-04-23 장치의규모나처리시간등을대폭증대시키지않고안전성을향상시킬수있는암호처리장치,암호처리방법,암호처리프로그램을기억한기억매체 Expired - Lifetime KR100477230B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP???9-105609 1997-04-23
JP97-105609 1997-04-23
JP10560997 1997-04-23

Publications (2)

Publication Number Publication Date
KR19980081663A true KR19980081663A (ko) 1998-11-25
KR100477230B1 KR100477230B1 (ko) 2005-09-16

Family

ID=14412253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0014499A Expired - Lifetime KR100477230B1 (ko) 1997-04-23 1998-04-23 장치의규모나처리시간등을대폭증대시키지않고안전성을향상시킬수있는암호처리장치,암호처리방법,암호처리프로그램을기억한기억매체

Country Status (6)

Country Link
US (1) US6459792B2 (ko)
EP (1) EP0874496B1 (ko)
KR (1) KR100477230B1 (ko)
CN (1) CN1157020C (ko)
DE (1) DE69807389T2 (ko)
TW (1) TW367465B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1081888B1 (en) * 1999-08-31 2005-12-21 Matsushita Electric Industrial Co., Ltd. Encryption method, encryption apparatus, decryption method, and decryption apparatus
US7184549B2 (en) 2000-01-14 2007-02-27 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for encryption, method and apparatus for decryption, and computer-readable medium storing program
CA2366353C (en) * 2000-01-14 2005-09-06 Mitsubishi Denki Kabushiki Kaisha Encryptor, encrypting method, decryptor, decrypting method, and computer readable recording medium having program stored therein
AU767323B2 (en) * 2000-03-09 2003-11-06 Mitsubishi Denki Kabushiki Kaisha Block encryption device using auxiliary conversion
JP2002082732A (ja) * 2000-09-06 2002-03-22 Nec Corp プログラムコードの不正改竄防止システム及びその方法並びにその制御プログラムを記録した記録媒体
US20020116624A1 (en) * 2001-02-16 2002-08-22 International Business Machines Corporation Embedded cryptographic system
US7298849B2 (en) * 2001-06-29 2007-11-20 Intel Corporation Method and apparatus for simultaneous encryption and decryption of publicly distributed media
US7260217B1 (en) * 2002-03-01 2007-08-21 Cavium Networks, Inc. Speculative execution for data ciphering operations
US20030223581A1 (en) * 2002-05-30 2003-12-04 Bedros Hanounik Cipher block chaining unit for use with multiple encryption cores
US20040088539A1 (en) * 2002-11-01 2004-05-06 Infante Steven D. System and method for securing digital messages
CN1698307A (zh) * 2003-04-11 2005-11-16 索尼株式会社 信息记录介质驱动装置
IL155671A (en) * 2003-04-30 2004-12-15 Elad Barkan Method and system of encryption decryption
EP1961140A4 (en) * 2005-12-14 2013-02-27 Nds Ltd METHOD AND SYSTEM FOR THE USE OF BLOCK ENCRYPTION CRIPTAGE
JP5023624B2 (ja) * 2006-09-01 2012-09-12 ソニー株式会社 暗号処理装置、および暗号処理方法、並びにコンピュータ・プログラム
WO2008031205A1 (en) * 2006-09-13 2008-03-20 Elliptic Semiconductor Inc. Multiple sequential security key encryption - decryption
US8634549B2 (en) * 2008-05-07 2014-01-21 Red Hat, Inc. Ciphertext key chaining
US8396209B2 (en) * 2008-05-23 2013-03-12 Red Hat, Inc. Mechanism for chained output feedback encryption
WO2009147788A1 (ja) 2008-06-04 2009-12-10 パナソニック株式会社 暗号化装置及び暗号化システム
US8375225B1 (en) * 2009-12-11 2013-02-12 Western Digital Technologies, Inc. Memory protection
US8712040B2 (en) * 2010-01-22 2014-04-29 Harlan J. Brothers Data-conditioned encryption method
JP5198526B2 (ja) * 2010-09-21 2013-05-15 株式会社東芝 暗号化装置および復号装置
US9124420B2 (en) * 2010-11-15 2015-09-01 Nec Corporation Encryption processing device and encryption processing method
TWI448133B (zh) * 2011-08-22 2014-08-01 Chiou Haun Lee 使用沙紋圖像通訊之加解密方法
US10984415B2 (en) * 2012-06-25 2021-04-20 Li Tan System and methods for using limit-use encrypted code to transfer values securely among users
JP2016517046A (ja) * 2013-04-24 2016-06-09 エヌイーシー ヨーロッパ リミテッドＮｅｃ Ｅｕｒｏｐｅ Ｌｔｄ． データを暗号化する方法およびシステム
US11005653B2 (en) * 2017-02-28 2021-05-11 Airbus Helicopters Integrated method and device for storing and sharing data
US11363005B2 (en) * 2018-12-04 2022-06-14 Journey.ai Storing information within a zero-knowledge data management network

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4078152A (en) * 1976-04-26 1978-03-07 International Business Machines Corporation Block-cipher cryptographic system with chaining
US4074066A (en) 1976-04-26 1978-02-14 International Business Machines Corporation Message verification and transmission error detection by block chaining
DE2658065A1 (de) * 1976-12-22 1978-07-06 Ibm Deutschland Maschinelles chiffrieren und dechiffrieren
US4229818A (en) 1978-12-29 1980-10-21 International Business Machines Corporation Method and apparatus for enciphering blocks which succeed short blocks in a key-controlled block-cipher cryptographic system
US4447672A (en) * 1980-10-06 1984-05-08 Nippon Electric Co., Ltd. Device for encrypting each input data bit by at least one keying bit decided by a code pattern and a bit pattern of a predetermined number of preceding encrypted bits
US4731843A (en) * 1985-12-30 1988-03-15 Paradyne Corporation Method and device of increasing the execution speed of cipher feedback mode of the DES by an arbitrary multiplier
US4944006A (en) * 1987-03-12 1990-07-24 Zenith Electronics Corporation Secure data packet transmission system and method
JPH0642120B2 (ja) * 1987-07-10 1994-06-01 沖電気工業株式会社 暗号化回路
JP2762470B2 (ja) * 1988-08-05 1998-06-04 松下電器産業株式会社 暗号化処理方法およびその方法を用いたｉｃカード装置
DE4016203A1 (de) 1990-05-19 1991-11-21 Rolf Prof Dr Trautner Verfahren zur blockweisen chiffrierung von digitalen daten
JPH0812537B2 (ja) * 1993-03-11 1996-02-07 日本電気株式会社 暗号化装置
US5606616A (en) 1995-07-03 1997-02-25 General Instrument Corporation Of Delaware Cryptographic apparatus with double feedforward hash function

Also Published As

Publication number Publication date
US6459792B2 (en) 2002-10-01
EP0874496A3 (en) 2000-04-05
EP0874496B1 (en) 2002-08-28
CN1222799A (zh) 1999-07-14
KR100477230B1 (ko) 2005-09-16
US20020015492A1 (en) 2002-02-07
TW367465B (en) 1999-08-21
DE69807389T2 (de) 2002-12-19
DE69807389D1 (de) 2002-10-02
CN1157020C (zh) 2004-07-07
EP0874496A2 (en) 1998-10-28

Similar Documents

Publication Publication Date Title
KR100477230B1 (ko) 장치의규모나처리시간등을대폭증대시키지않고안전성을향상시킬수있는암호처리장치,암호처리방법,암호처리프로그램을기억한기억매체
US6504930B2 (en) Encryption and decryption method and apparatus using a work key which is generated by executing a decryption algorithm
US5623549A (en) Cipher mechanisms with fencing and balanced block mixing
Massey SAFER K-64: A byte-oriented block-ciphering algorithm
US5745577A (en) Symmetric cryptographic system for data encryption
AU674197B2 (en) Hardware arrangement for enciphering bit blocks while renewing a key at each iteration
Rajput et al. An improved cryptographic technique to encrypt text using double encryption
US4703503A (en) Cryptographic system using pseudocomplements of vector Boolean algebra
KR100551992B1 (ko) 어플리케이션 데이터의 암호화 및 복호화 방법
JP3035889B2 (ja) 暗号化処理装置、及び、復号化処理装置
Nissar et al. Implementation of security enhancement in AES by inducting dynamicity in AES s-box
Kumar et al. Expansion of round key generations in advanced encryption standard for secure communication
JP3442010B2 (ja) 暗号化処理装置、及び、復号化処理装置
Pal et al. Design of strong cryptographic schemes based on Latin squares
Carter et al. Key schedule classification of the AES candidates
Venkatesha et al. AES based algorithm for image encryption and decryption
JP3442011B2 (ja) 暗号化処理装置、及び、復号化処理装置
JPH1124558A (ja) 暗号装置
EP1001398A1 (en) Ciphering apparatus
KR20020051597A (ko) 비대칭키 암호 알고리즘을 이용한 데이터 암호화 시스템및 그 방법
US20020031218A1 (en) Encryption method relevant to all encryption procedures
KR20040045517A (ko) Ｒｉｊｎｄａｅｌ암호를 이용한 블록 데이터 실시간암호복호화 장치 및 방법
KR100226867B1 (ko) 무선 통신의 스트림 암호 시스템
JP2002023624A (ja) ブロック暗号通信方法とその装置、及びブロック暗号通信プログラムを記録した記録媒体
Gabar et al. Improvement the International Data Encryption Algorithm (IDEA) based on Chaos Theory

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980423

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020508

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19980423

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040728

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050204

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050308

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050309

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080225

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090225

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100223

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110222

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20120223

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130219

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130219

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20140220

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20150224

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20160219

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20170221

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20180220

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20180220

Start annual number: 14

End annual number: 14

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20181023

Termination category: Expiration of duration