KR19980076613A - Process parameter management method of equipment for semiconductor manufacturing - Google Patents
Process parameter management method of equipment for semiconductor manufacturing Download PDFInfo
- Publication number
- KR19980076613A KR19980076613A KR1019970013393A KR19970013393A KR19980076613A KR 19980076613 A KR19980076613 A KR 19980076613A KR 1019970013393 A KR1019970013393 A KR 1019970013393A KR 19970013393 A KR19970013393 A KR 19970013393A KR 19980076613 A KR19980076613 A KR 19980076613A
- Authority
- KR
- South Korea
- Prior art keywords
- predetermined
- defective chip
- management method
- process parameter
- parameter management
- Prior art date
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- General Factory Administration (AREA)
Abstract
본 발명은 반도체 제조용 설비의 공정파라메타 관리방법에 관한 것으로, 본 발명은 반도체 제조용 설비의 공정파라메타 관리방법에 있어서, 소정의 패턴 분석 시스템을 통해 상기 설비의 가동결과에 따른 패턴측정 데이터 및 EDS 테스트 데이터를 입력받는 제 1 단계와; 상기 EDS 테스트 데이터를 체크하여 소정의 불량칩이 발생했는가의 여부를 판단하는 제 2 단계와; 상기 판단결과, 상기 불량칩이 발생한 경우, 상기 패턴측정 데이터를 소정의 분석룰에 따라 분석하여 상기 불량칩을 유발한 소정의 불량칩 발생원인을 파악하고, 상기 불량칩 발생원인에 대응되는 소정의 보정 데이터를 산출하여 생산라인으로 피드백하는 제 3 단계를 포함하는 것을 특징으로 한다.The present invention relates to a process parameter management method of a semiconductor manufacturing facility, the present invention relates to a process parameter management method of a semiconductor manufacturing facility, the pattern measurement data and EDS test data according to the operation result of the facility through a predetermined pattern analysis system Receiving a first step; A second step of determining whether a predetermined defective chip has occurred by checking the EDS test data; As a result of the determination, when the defective chip is generated, the pattern measurement data is analyzed according to a predetermined analysis rule to identify a predetermined cause of the defective chip that caused the defective chip, and to determine a predetermined cause corresponding to the defective chip generation cause. And a third step of calculating correction data and feeding it back to the production line.
이와 같은 본 발명에서는 AI기능을 갖는 패턴 분석 시스템을 구비하고 이를 통해 측정 데이터 및 EDS 테스트 데이터를 자동으로 분석함으로써, 웨이퍼의 생산 수율을 향상시킬 수 있다.In the present invention as described above, by having a pattern analysis system having an AI function and through this, by automatically analyzing the measurement data and the EDS test data, it is possible to improve the production yield of the wafer.
Description
본 발명은 반도체 제조용 설비의 공정파라메타 관리방법에 관한 것으로 좀더 상세하게는 소정의 패턴 분석 시스템(Pattern map analysis system)을 구비하고, 이를 통해 설비의 공정파라메타(Process parameter)에 소정의 문제가 발생했는가의 여부를 신속히 파악함으로써, 작업 관리자의 개입없이도 적절한 조치가 자동으로 이루어질 수 있도록 하는 반도체 제조용 설비의 공정파라메타 관리방법에 관한 것이다.The present invention relates to a process parameter management method of a semiconductor manufacturing facility, and more particularly, has a predetermined pattern map analysis system, and has a predetermined problem occurred in the process parameter of the facility through this process? The present invention relates to a process parameter management method of a semiconductor manufacturing facility that can quickly determine whether or not, so that appropriate measures can be automatically performed without intervention of a work manager.
일반적인 반도체 소자는 고도의 정밀성을 필요로 하며, 이에 따라 통상의 반도체 생산라인에서는 정밀가공이 가능한 소정의 설비, 예컨대, 스퍼터링 설비, 식각 설비, 측정 설비 등이 배치되어 대부분의 제조공정을 수행하고 있다.A general semiconductor device requires a high degree of precision, and thus, in a conventional semiconductor production line, a predetermined facility capable of precision processing, for example, a sputtering facility, an etching facility, a measurement facility, etc., is disposed to perform most manufacturing processes. .
이때, 각 설비의 공정파라메타를 적절하게 유지하는 것은 매우 중요한 사안인 바, 이에 따라 통상의 반도체 제조라인에서는 설비가동이 종료하는대로 공정완료된 웨이퍼의 패턴을 측정하여 여러 가지 공정파라메타, 예컨대, 공정시간 등을 조절하고 있다.At this time, it is very important to properly maintain the process parameters of each facility. Therefore, in a typical semiconductor manufacturing line, as soon as the operation of the facility is completed, various process parameters, for example, process time, are measured by measuring the pattern of wafers that are completed. I'm adjusting my back.
도 1은 이러한 종래의 반도체 제조용 설비의 공정파라메타 관리방법을 순차적으로 도시한 순서도이다.1 is a flowchart sequentially illustrating a process parameter management method of a conventional semiconductor manufacturing facility.
도시된 바와 같이, 먼저, 작업자는 노광, 현상, 식각, 확산, 불순이온 주입등의 FAB(Fablication) 공정을 진행한다.(S1)As shown, first, an operator performs a FAB (Fablication) process such as exposure, development, etching, diffusion, impurity ion implantation, and the like (S1).
이에 따라, 웨이퍼는 적절히 가공된다.As a result, the wafer is appropriately processed.
이때, 작업자는 각 공정결과에 따라 형성된 패턴을 소정의 측정설비, 예컨대, 주사 전자 현미경(Scanning Electron Microscope)을 사용하여 측정함으로써, 소정의 측정 데이터를 산출한다.(S2)At this time, the operator calculates the predetermined measurement data by measuring the pattern formed according to each process result by using a predetermined measuring apparatus, for example, a scanning electron microscope (S2).
이어서, 작업자는 이를 소정의 쉬트(Sheet)에 기록하고, 추후에 작업 관리자에게 보고함으로써, 전체 공정이 종료한 후에 소정의 공정 관리가 이루어질 수 있도록 한다.The operator then records this in a predetermined sheet and later reports it to the work manager, so that the predetermined process management can be performed after the entire process is finished.
이 후, 웨이퍼 칩의 전기적인 특성을 검지하기 위한 소정의 EDS (Electrical Die Sorting) 테스트 공정이 진행된다.Thereafter, a predetermined EDS (Electrical Die Sorting) test process for detecting the electrical characteristics of the wafer chip is performed.
이에 따라, EDS 테스트 데이터가 산출되고, 웨이퍼내의 불량칩(Fail chip)은 적절히 선별된다.(S3)As a result, the EDS test data is calculated, and a fail chip in the wafer is appropriately selected (S3).
이때, 작업자는 이러한 EDS 테스트 데이터를 소정의 쉬트에 기록하고 이를 작업 관리자에게 보고함으로써, 추후에 진행되는 공정 관리과정에 적절히 대비한다.In this case, the operator records the EDS test data in a predetermined sheet and reports it to the job manager, thereby appropriately preparing for a later process management process.
그 다음에, 작업 관리자는 보고된 측정 데이터 및 EDS 테스트 데이터를 비교하고, 각 설비의 공정 파라메타를 수정하여 소정의 지시사항, 예컨대, XXX 설비는 온도를 A로 수정하라 등을 도출한 후 그 내용을 생산라인으로 피드백한다.(S4,S 5,S6)The task manager then compares the reported measurement data and the EDS test data, modifies the process parameters of each plant to obtain certain instructions, such as modify the temperature to A for a XXX plant, and so on. Feeds back to the production line (S4, S5, S6)
이에 따라, 생산라인의 작업자는 설비의 공정파라메타를 적절히 수정하고, 그 결과 용이한 설비관리를 이룰 수 있다.Accordingly, the worker of the production line can appropriately modify the process parameters of the equipment, and as a result can easily manage the equipment.
그러나, 이러한 종래의 반도체 제조용 설비의 공정파라메타 관리방법에는 몇가지 중대한 문제점이 있다.However, there are some serious problems in the process parameter management method of the conventional semiconductor manufacturing equipment.
첫째, 동일 유형의 불량칩은 설비의 가동상황에 따라 연속적으로 발생하나, 종래의 공정파라메타 관리방법에서는 문제점 발생 후에 작성된 보고서를 토대로 이를 분석함으로써, 각각의 설비 가동상황에 따른 신속한 생산대응을 이룰 수 없다.First, the same type of defective chip is generated continuously according to the operation status of the facility, but in the conventional process parameter management method, it is possible to achieve rapid production response according to the operation status of each facility by analyzing it based on the report written after the occurrence of the problem. none.
둘째, 상술한 바와 같이, 설비의 공정파라메타 수정은 단지 작업자 및 작업 관리자의 수작업에 의해 시행됨으로써, 그 수정 데이터에 소정의 오차가 발생될 수 있는 문제점이 있다.Secondly, as described above, the process parameter correction of the facility is performed only by manual operation of the worker and the work manager, so that a predetermined error may occur in the corrected data.
따라서, 본 발명의 목적은 소정의 인공지능(AI:Artificial Intelligence; 이하, AI라 칭함)기능을 갖는 패턴 분석 시스템을 구비하고 이를 통해 측정 데이터 및 EDS 테스트 데이터를 자동으로 분석함으로써, 소정의 불량원인에 따른 보정데이터를 신속히 생산라인으로 피드백시켜, 웨이퍼의 생산 수율을 향상시킬 수 있도록 하는 반도체 제조용 설비의 공정파라메타 관리방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a pattern analysis system having a predetermined artificial intelligence (AI) function and to automatically analyze the measurement data and the EDS test data through the pattern analysis system. It is to provide a process parameter management method of the semiconductor manufacturing equipment that can be fed back to the production line to the correction data according to the improved yield of the wafer.
도 1은 종래의 반도체 제조용 설비의 공정파라메타 관리방법을 순차적으로 도시한 순서도.1 is a flow chart sequentially showing a process parameter management method of a conventional semiconductor manufacturing equipment.
도 2는 본 발명에 따른 반도체 제조용 설비의 공정파라메타 관리방법을 순차적으로 도시한 순서도.Figure 2 is a flow chart showing a process parameter management method of the semiconductor manufacturing equipment according to the present invention in sequence.
상기와 같은 목적을 달성하기 위한 본 발명은 반도체 제조용 설비의 공정파라메타 관리방법에 있어서, 소정의 패턴 분석 시스템을 통해 상기 설비의 가동결과에 따른 패턴측정 데이터 및 EDS 테스트 데이터를 입력받는 제 1 단계와; 상기 EDS 테스트 데이터를 체크하여 소정의 불량칩이 발생했는가의 여부를 판단하는 제 2 단계와; 상기 판단결과, 상기 불량칩이 발생한 경우, 상기 패턴측정 데이터를 소정의 분석룰에 따라 분석하여 상기 불량칩을 유발한 소정의 불량칩 발생원인을 파악하고, 상기 불량칩 발생원인에 대응되는 소정의 보정 데이터를 산출하여 생산라인으로 피드백하는 제 3 단계를 포함하는 것을 특징으로 한다.The present invention for achieving the above object in the process parameter management method of the semiconductor manufacturing equipment, the first step of receiving the pattern measurement data and EDS test data according to the operation result of the equipment through a predetermined pattern analysis system and ; A second step of determining whether a predetermined defective chip has occurred by checking the EDS test data; As a result of the determination, when the defective chip is generated, the pattern measurement data is analyzed according to a predetermined analysis rule to identify a predetermined cause of the defective chip that caused the defective chip, and to determine a predetermined cause corresponding to the defective chip generation cause. And a third step of calculating correction data and feeding it back to the production line.
바람직하게, 상기 불량칩 발생원인은 널리지 베이스룰을 이용한 분석에 따라 파악됨을 특징으로 한다.Preferably, the cause of the defective chip is characterized in that it is identified according to the analysis using a wide base rule.
이에 따라, 본 발명에서는 불량칩의 발생이 줄어들고, 전체적인 생산수율이 증가한다.Accordingly, in the present invention, the generation of defective chips is reduced, and the overall production yield is increased.
이하, 첨부된 도면을 참조하여, 본 발명에 따른 반도체 제조용 설비의 공정파라메타 관리방법을 좀더 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, the process parameter management method of the semiconductor manufacturing equipment according to the present invention will be described in more detail.
도 2는 본 발명에 따른 반도체 제조용 설비의 공정파라메타 관리방법을 순차적으로 도시한 순서도이다.2 is a flowchart sequentially showing a process parameter management method of a semiconductor manufacturing facility according to the present invention.
도시된 바와 같이, 본 발명은 소정의 패턴 분석 시스템을 통해 설비의 가동결과에 따른 패턴측정 데이터 및 EDS 테스트 데이터를 입력받는 제 1 단계(S10,S20)와, 이러한 EDS 테스트 데이터를 체크하여 소정의 불량칩이 발생했는가의 여부를 판단하는 제 2 단계(S30)와, 이러한 판단결과, 불량칩이 발생한 경우, 패턴측정 데이터를 소정의 분석룰에 따라 분석하여 불량칩을 유발한 소정의 불량칩 발생원인을 파악하고, 이에 대응되는 소정의 보정 데이터를 산출하여 생산라인으로 피드백하는 제 3 단계(S40,S50,S60)를 포함한다.As shown, the present invention is a first step (S10, S20) for receiving the pattern measurement data and EDS test data according to the operation result of the facility through a predetermined pattern analysis system, and checks the EDS test data The second step (S30) of determining whether or not a bad chip has occurred, and if a bad chip is generated as a result of this determination, a predetermined bad chip is generated by analyzing the pattern measurement data according to a predetermined analysis rule The third step (S40, S50, S60) of identifying the cause, calculating predetermined correction data corresponding to the cause, and feeding it back to the production line is included.
이하, 본 발명의 각 단계를 좀더 상세히 설명한다.Hereinafter, each step of the present invention will be described in more detail.
먼저, 작업자는 소정의 공정단계에 따라 공정을 진행시킨 후, 각 공정결과에 따른 웨이퍼의 패턴을 측정하고, 이러한 측정결과에 따른 패턴측정 데이터를 얻는다. 이어서, 작업자는 이러한 패턴측정 데이터를 지속적으로 취합하여 상술한 패턴 분석 시스템에 입력한다.(S10)First, the operator proceeds the process according to a predetermined process step, and then measures the pattern of the wafer according to each process result, and obtains pattern measurement data according to the measurement result. Subsequently, the operator continuously collects the pattern measurement data and inputs the same to the pattern analysis system described above (S10).
이때, 패턴 분석 시스템은 입력되는 패턴 측정 데이터를 소정의 널리지 베이스(Knowledge base)에 저장한다.At this time, the pattern analysis system stores the input pattern measurement data in a predetermined knowledge base.
그 다음에, 작업자는 상술한 EDS 공정에 따라 EDS 테스트를 시행한 후, EDS 테스트 결과에 따른 EDS 테스트 데이터를 얻는다.Then, the operator performs the EDS test according to the above-described EDS process, and then obtains EDS test data according to the EDS test result.
이어서, 작업자는 이러한 EDS 테스트 데이터를 취합하여 상술한 패턴 분석 시스템에 입력한다.(S20)Next, the operator collects the EDS test data and inputs the same to the pattern analysis system described above (S20).
이때, 패턴 분석 시스템은 입력되는 EDS 테스트 데이터를 체크하여 소정의 불량칩이 발생했는가의 여부를 판단한다.(S30)At this time, the pattern analysis system checks the input EDS test data to determine whether a predetermined bad chip has occurred (S30).
이러한 판단결과, 불량칩의 발생이 발견되지 않으면 패턴 분석 시스템은 설비의 공정파라메타에 이상이 없는 것으로 판정하여 당해 플로우를 상술한 제 1 단계로 피드백하고, 불량칩의 발생 여부를 지속적으로 판단한다.(S10)As a result of this determination, if no generation of defective chips is found, the pattern analysis system determines that there is no abnormality in the process parameters of the equipment, feeds back the flow to the first step described above, and continuously determines whether or not generation of defective chips is performed. (S10)
그러나, 이러한 판단결과, 불량칩의 발생이 발견되면 패턴 분석 시스템은 설비의 공정파라메타에 이상이 있는 것으로 판정하고, 상술한 널리지 베이스에 저장된 패턴 측정 데이터를 소정의 분석룰에 따라 분석하여 불량칩 발생원인을 파악한다.(S40)However, as a result of this determination, when the occurrence of the defective chip is found, the pattern analysis system determines that there is an abnormality in the process parameters of the facility, and analyzes the pattern measurement data stored in the above-mentioned wide base according to a predetermined analysis rule. Identify the cause of occurrence. (S40)
이때, 본 발명의 특징에 따르면, 불량칩 발생원인은 널리지 베이스룰을 이용한 분석에 따라 파악된다.At this time, according to the characteristics of the present invention, the cause of the defective chip is widely identified according to the analysis using the base rule.
통상, 널리지 베이스룰은 AI적 기능을 갖는 연산룰로써, 소정의 입력된 자료를 추론하여 요구된 해답을 얻는 데 사용되는 바, 본 발명의 패턴 분석 시스템에서는 이러한 연산룰을 채용함으로써, 정확한 논리를 근거로하여 불량칩 발생원인을 적절히 파악한다.In general, the widely-based base rule is an operation rule having an AI function, and is used to infer predetermined input data to obtain a desired solution. Based on this, identify the cause of the defective chip.
이어서, 패턴 분석 시스템은 이와 같이 파악된 불량칩 발생원인을 근거로 하여 적절한 보정 데이터를 산출한 후 그 결과를 생산라인으로 피드백한다.(S50,S60)Subsequently, the pattern analysis system calculates appropriate correction data based on the cause of defective chip identified as described above, and feeds the result back to the production line. (S50, S60)
일례로, 소정의 옥사이드(Oxide)공정 후 입력된 패턴측정 데이터에서 이상이 발견된 경우, 패턴 분석 시스템은 산술한 널리지 베이스룰에 따라 그 이상원인을 신속히 파악한다.For example, when an abnormality is found in the pattern measurement data input after a predetermined oxide process, the pattern analysis system quickly identifies the cause of the abnormality according to the widely used base rule.
이러한 파악결과, 19XX년 X월 X일 작업자가 설비에 수행한 공정파라메타, 예컨대, 온도 설정사항에서 소정의 문제점이 발견된 경우, 패턴 분석 시스템은 상술한 온도 설정사항을 적절한 값으로 새롭게 보정하여 그 보정데이터를 설비로 다운로드한다.(S50,S60)As a result of this determination, if any problem is found in the process parameters, for example, the temperature setting performed by the operator on X X X 19XX, the pattern analysis system newly corrects the above-described temperature setting to an appropriate value. Download the calibration data to the facility (S50, S60).
이러한 다운로드 과정은 실시간(Real time)으로 이루어진다.This download process takes place in real time.
이에 따라, 불량칩의 발생원인이었던 설비의 온도 설정사항은 적절히 보정되고, 불량칩의 발생은 현저히 줄어든다.As a result, the temperature setting of the equipment which was the cause of the defective chip is properly corrected, and the generation of the defective chip is significantly reduced.
이와 같이, 본 발명에서는 상술한 EDS 테스트 데이터를 통해 불량칩의 발생 유무를 판정하고, 그 원인을 널리지 베이스룰을 통해 유추·파악하여, 적절한 보정데이터를 산출함으로써, 불량칩이 발생되는 경우, 이에 신속히 대처할 수 있다.As described above, in the present invention, when the defective chip is generated by determining whether or not a defective chip is generated through the above-described EDS test data, and inferring and determining the cause through a wide-based rule, and calculating appropriate correction data, You can respond quickly.
또한, 본 발명에서는 상술한 바와 같이, 작업자 및 작업 관리자의 개입없이 패턴 분석 시스템을 통한 자동화된 공정파라메타 관리가 이루어짐으로써, 전체적인 수율향상을 이룰 수 있다.In addition, in the present invention, as described above, the automated process parameter management through the pattern analysis system without the intervention of the operator and the work manager is made, it is possible to achieve the overall yield.
이러한 본 발명은 반도체 제조라인에 배치되어 소정의 관리를 필요로 하는 모든 설비에 두루 유용하게 적용된다.The present invention is usefully applied to all the facilities that are arranged in a semiconductor manufacturing line and require some management.
그리고, 본 발명의 특정한 실시예가 설명 및 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다.And while certain embodiments of the invention have been described and illustrated, it will be apparent that the invention may be embodied in various modifications by those skilled in the art.
이와 같은 변형된 실시예들은 본 발명의 기술적사상이나 관점으로부터 개별적으로 이해되어져서는 안되며 이와 같은 변형된 실시예들은 본 발명의 첨부된 특허청구의 범위안에 속한다 해야 할 것이다.Such modified embodiments should not be understood individually from the technical spirit or point of view of the present invention and such modified embodiments should fall within the scope of the appended claims of the present invention.
이상에서, 상세히 설명한 바와 같이, 본 발명에 따른 반도체 제조용 설비의 공정파라메타 관리방법에서는 AI기능을 갖는 패턴 분석 시스템을 구비하고 이를 통해 측정 데이터 및 EDS 테스트 데이터를 자동으로 분석함으로써, 웨이퍼의 생산 수율을 향상시킬 수 있다.In the above, as described in detail, in the process parameter management method of the semiconductor manufacturing equipment according to the present invention is provided with a pattern analysis system having an AI function, thereby automatically analyzing the measurement data and EDS test data, thereby increasing the production yield of wafers. Can be improved.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970013393A KR19980076613A (en) | 1997-04-11 | 1997-04-11 | Process parameter management method of equipment for semiconductor manufacturing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970013393A KR19980076613A (en) | 1997-04-11 | 1997-04-11 | Process parameter management method of equipment for semiconductor manufacturing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980076613A true KR19980076613A (en) | 1998-11-16 |
Family
ID=65954294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970013393A KR19980076613A (en) | 1997-04-11 | 1997-04-11 | Process parameter management method of equipment for semiconductor manufacturing |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980076613A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100389135B1 (en) * | 2001-02-20 | 2003-06-25 | 삼성전자주식회사 | A method for indicating wafer defect according to the composition of the defect |
| KR100460337B1 (en) * | 1998-02-04 | 2005-01-17 | 삼성전자주식회사 | Method for analyzing semiconductor wafer to improve reliability of analysis data according to yield |
-
1997
- 1997-04-11 KR KR1019970013393A patent/KR19980076613A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100460337B1 (en) * | 1998-02-04 | 2005-01-17 | 삼성전자주식회사 | Method for analyzing semiconductor wafer to improve reliability of analysis data according to yield |
| KR100389135B1 (en) * | 2001-02-20 | 2003-06-25 | 삼성전자주식회사 | A method for indicating wafer defect according to the composition of the defect |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6465263B1 (en) | Method and apparatus for implementing corrected species by monitoring specific state parameters | |
| US6304999B1 (en) | Method and apparatus for embedded process control framework in tool systems | |
| US6405096B1 (en) | Method and apparatus for run-to-run controlling of overlay registration | |
| US6442496B1 (en) | Method and apparatus for dynamic sampling of a production line | |
| US8017411B2 (en) | Dynamic adaptive sampling rate for model prediction | |
| US6773931B2 (en) | Dynamic targeting for a process control system | |
| US6368884B1 (en) | Die-based in-fab process monitoring and analysis system for semiconductor processing | |
| US6248602B1 (en) | Method and apparatus for automated rework within run-to-run control semiconductor manufacturing | |
| US6560503B1 (en) | Method and apparatus for monitoring controller performance using statistical process control | |
| US6716646B1 (en) | Method and apparatus for performing overlay measurements using scatterometry | |
| US6647309B1 (en) | Method and apparatus for automated generation of test semiconductor wafers | |
| US6532428B1 (en) | Method and apparatus for automatic calibration of critical dimension metrology tool | |
| US7016750B2 (en) | Method, device, computer-readable storage medium and computer program element for monitoring of a manufacturing process | |
| DE112004001259B4 (en) | Method and system for performing a measurement distribution based on error detection and computer readable storage medium | |
| US6337217B1 (en) | Method and apparatus for improved focus in optical processing | |
| KR20020063295A (en) | Process control system | |
| US6560506B2 (en) | Method and apparatus for control for semiconductor processing for reducing effects of environmental effects | |
| US6597447B1 (en) | Method and apparatus for periodic correction of metrology data | |
| US6556959B1 (en) | Method and apparatus for updating a manufacturing model based upon fault data relating to processing of semiconductor wafers | |
| US6740534B1 (en) | Determination of a process flow based upon fault detection analysis | |
| US6905895B1 (en) | Predicting process excursions based upon tool state variables | |
| US6571371B1 (en) | Method and apparatus for using latency time as a run-to-run control parameter | |
| US6834211B1 (en) | Adjusting a trace data rate based upon a tool state | |
| US7720559B1 (en) | Dynamic tool scheduling based upon defects | |
| US7348187B2 (en) | Method, device, computer-readable storage medium and computer program element for the monitoring of a manufacturing process of a plurality of physical objects |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |