KR19980067890A - Calculation method of optimized deposition time of semiconductor process - Google Patents
Calculation method of optimized deposition time of semiconductor process Download PDFInfo
- Publication number
- KR19980067890A KR19980067890A KR1019970004224A KR19970004224A KR19980067890A KR 19980067890 A KR19980067890 A KR 19980067890A KR 1019970004224 A KR1019970004224 A KR 1019970004224A KR 19970004224 A KR19970004224 A KR 19970004224A KR 19980067890 A KR19980067890 A KR 19980067890A
- Authority
- KR
- South Korea
- Prior art keywords
- deposition time
- deposition
- wafer
- calculating
- film
- Prior art date
Links
Landscapes
- Physical Vapour Deposition (AREA)
Abstract
본 발명은 컴퓨터를 이용하여 누계된 최적의 증착시간을 반도체 증착공정에 적용하여 증착막 두께의 균일성을 이루어 제품의 신뢰성을 줄 수 있도록 한 반도체 공정의 최적화 증착시간 산출방법에 관한 것으로서,The present invention relates to a method for calculating an optimized deposition time of a semiconductor process by applying the optimal deposition time accumulated using a computer to a semiconductor deposition process to achieve uniformity of the thickness of the deposited film, thereby providing reliability of the product.
본 발명에 따르면, 증착시간을 조절하여 증착공정을 실시하는 반도체 제조 공정에 있어서, 상기 웨이퍼 상에 증착된 막 두께를 측정하는 단계와; 상기 측정된 막 두께 데이터를 이용하여 소정의 연산 장치에 의해 소정의 연산식을 이용하여 증착시간을 산출하는 단계와; 상기 산출된 증착시간을 소정의 임시 기억 장소에 저장하는 단계를 포함하는 반도체 공정의 최적화 증착시간 산출방법을 개시한다.According to the present invention, a semiconductor manufacturing process of performing a deposition process by adjusting the deposition time, comprising the steps of: measuring the film thickness deposited on the wafer; Calculating a deposition time using a predetermined calculation formula by a predetermined calculating device using the measured film thickness data; Disclosed is a method for calculating an optimized deposition time of a semiconductor process comprising the step of storing the calculated deposition time in a predetermined temporary storage location.
Description
본 발명은 반도체 공정의 최적화 증착시간 산출방법에 관한 것으로서, 보다 상세하게는 컴퓨터를 이용하여 누계된 최적의 증착시간을 반도체 증착공정에 적용하여 증착막 두께의 균일성을 이루어 제품의 신뢰성을 줄 수 있도록 한 반도체 공정의 최적화 증착시간 산출방법에 관한 것이다.The present invention relates to a method for calculating an optimized deposition time of a semiconductor process, and more particularly, by applying an optimal deposition time accumulated by using a computer to a semiconductor deposition process to achieve uniformity of the thickness of the deposited film to give reliability of a product. A method for calculating an optimized deposition time of a semiconductor process
일반적으로 금속막 형성 공정은 CVD(Chemical Vapor Deposition)법 또는 PVD(Physical Vapor Deposition)법 등을 이용하여 증착한다.In general, the metal film forming process is deposited by using a chemical vapor deposition (CVD) method or a physical vapor deposition (PVD) method.
물리적 증착방법에는 진공증착법, 스퍼터링법, 마그네트론 스퍼터링법등이 있는데, 이중에서 스퍼터링법은 웨이퍼의 금속막과 절연체를 적층하는 물리적 증착방법(PVD)이다.Physical vapor deposition methods include vacuum deposition, sputtering, magnetron sputtering, etc. Among these, sputtering is a physical vapor deposition method (PVD) in which a metal film and an insulator of a wafer are laminated.
스퍼터는 강철 공을 콘크리트 벽에 던지는 것과 같은 물리적인 공정으로써 부딪친 공은 콘크리트와 같은 화학적· 물리적 특성을 갖는 조각을 떼어 낸다. 이 과정이 계속되면 부딪친 주위는 콘크리트 조각으로 뒤덮인다. 스퍼터링에서 '강철공'은 이온화된 아르곤 원자이고 '벽'은 스퍼터될 물질관으로 타겟(target)이라 한다.Sputtering is a physical process, such as throwing a steel ball into a concrete wall, where the ball is torn off pieces with the same chemical and physical properties as concrete. If this process continues, the surrounding area is covered with a piece of concrete. In sputtering the 'steel ball' is the ionized argon atom and the 'wall' is the tube of material to be sputtered and is called the target.
스퍼터 공정은 진공실에서 일어나고 스퍼터될 물질의 타겟과 웨이퍼가 든 반응실로 이온화된 아르곤 원자는 가속되며 이온 주입과는 달리 스퍼터링에서는 아르곤 원자가 타겟에 박히지 않는다. 대신 강철공처럼 부딪쳐 타겟을 약간 떼어 낸다. 반응실은 진공이기 때문에 뜯겨 나온 물질은 웨이퍼를 포함한 반응실의 아무 곳에나 싸인다.The sputtering process takes place in a vacuum chamber and the argon atoms ionized into the reaction chamber containing the target of the material to be sputtered and the wafer are accelerated, and unlike ion implantation, the argon atoms do not get stuck in the target. Instead, hit it like a steel ball and pull off the target slightly. Since the reaction chamber is a vacuum, the torn material is enclosed anywhere in the reaction chamber, including the wafer.
이렇게 증착된 막은 계측 설비를 이용하여 두께 등을 측정하게 된다.The deposited film is then measured for thickness and the like using a measurement facility.
막 두께 측정 방법을 선택할 때는 막의 형태, 두께, 요구되는 정확성, 용도 등을 고려해야 한다. 이러한 범주에는 막의 두께, 빛에 대한 투과도, 막의 굳기, 두께의 균일성, 기판의 평탄화 정도, 기판의 광학적 성질 및 크기 등과 같은 성질이 포함된다.When selecting a film thickness measurement method, the shape, thickness, required accuracy and use of the film should be considered. This category includes properties such as film thickness, light transmittance, film firmness, thickness uniformity, substrate flatness, optical properties and size of the substrate, and the like.
이러한 막 두께 측정 방법 중 광학적 방법에는 빛의 간섭, 엘립소미터의 원리, 빛의 흡수 등을 이용한 것이 있고, 기계적 방법으로는 스타일러스(stylus)법, 전기적 방법으로는 커패시턴스나 면저항을 이용한 것이 있다. 이 방법들 중 금속막을 특정하는 경우에는 광 간섭법과 스타일러스법이 널리 쓰이며, 집적 회로 산업에 있어서는 특히, 스타일러스법이 널리 쓰인다.Optical methods include optical interference, ellipsometer principles, and light absorption, and the like, and mechanical methods include a stylus method and an electrical method using capacitance or sheet resistance. Among these methods, the optical interference method and the stylus method are widely used when specifying a metal film, and the stylus method is widely used in the integrated circuit industry.
도 1은 종래 기술에 의한 금속(metal) 증착시 증착시간을 산출하는 방법을 나타낸 순서도로서, 스퍼터링 설비를 예로 설명하기로 한다.1 is a flowchart illustrating a method of calculating a deposition time during metal deposition according to the prior art, and a sputtering apparatus will be described as an example.
도 1에 나타낸 바와 같이, 제 1 단계에서 웨이퍼 상에 금속 예컨대, 알루미늄을 증착한다. 이때, 첫 번째 웨이퍼에 실시하는 증착시간은 통상적으로 작업자의 경험과 제조 설비 이력에 근거하여 실시한다.(S10)As shown in FIG. 1, a metal, such as aluminum, is deposited on the wafer in a first step. At this time, the deposition time performed on the first wafer is typically performed based on the operator's experience and manufacturing equipment history.
그 다음으로 제 2 단계에서 계측 설비를 이용하여 금속막이 증착된 웨이퍼 상의 막 두께를 측정한다.(S11)Next, the thickness of the film on the wafer on which the metal film is deposited is measured by using the measurement equipment in the second step.
이어 제 3 단계에서 작업자가 산술적으로 다음 식을 이용하여 다음 웨이퍼에 실시할 증착시간을 구한다.(S12)In the third step, the operator arithmetically calculates a deposition time to be performed on the next wafer using the following equation.
[식 1][Equation 1]
Ｔ2: 계산할 증착시간 Ｔ1: 이전 실시된 증착시간T 2 : Deposition time to be calculated T 1 : Deposition time previously performed
ＴK: 계측 두께 Ｋ: 목표 증착두께T K : Measurement thickness Ｋ: Target deposition thickness
제 4 단계에서 상기 식 1에서 산출한 Ｔ2를 제조 설비에 세팅하여 그 다음 웨이퍼에 실시하여 증착한다.(S13)In the fourth step, T 2 calculated in Equation 1 is set in a manufacturing facility, and then deposited on a wafer (S13).
상기 제 2 및 3 단계를 피드백(feed-back)하여 후속되는 웨이퍼의 증착시간을 산출하여 증착공정을 수행한다.The deposition steps of the subsequent wafers are calculated by feeding back the second and third steps to perform the deposition process.
상기 제 4 단계가 수행된 웨이퍼는 다음 공정(예컨대, 절연막 증착)으로 이동하게 된다.The wafer on which the fourth step is performed is moved to the next process (eg, insulating film deposition).
그러나, 이러한 종래 기술에 의하면, 계측 데이터(증착두께)를 이용하여 작업자가 다음 수행될 웨이퍼의 증착시간을 직접 산출하여 증착설비에 그 값을 세팅하기 때문에 최적화된 증착시간을 구하기 어렵고 계산시 및 세팅시 작업자의 실수 가능성을 배제하기 어려운 문제가 있다.However, according to this prior art, it is difficult to obtain an optimized deposition time because the operator directly calculates the deposition time of the wafer to be performed next using the measurement data (deposition thickness) and sets the value in the deposition facility. There is a problem that it is difficult to exclude the possibility of mistakes of the city worker.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 제안된 것으로서, 컴퓨터를 이용하여 누계된 최적의 증착시간을 반도체 증착공정에 적용하여 증착막 두께의 균일성을 이루어 제품의 신뢰성을 줄 수 있는 반도체 공정의 최적화 증착시간 산출방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, a semiconductor process that can be applied to the semiconductor deposition process by applying the optimal deposition time accumulated using a computer to achieve uniformity of the thickness of the deposited film to give a product reliability The purpose of the present invention is to provide a method for calculating an optimum deposition time of a film.
도 1은 종래 기술에 의한 반도체 공정의 증착시간을 산출하는 방법을 나타낸 순서도1 is a flowchart illustrating a method for calculating a deposition time of a semiconductor process according to the prior art.
도 2는 본 발명의 실시예에 따른 반도체 공정의 증착시간을 산출하는 방법을 나타낸 순서도2 is a flowchart illustrating a method of calculating a deposition time of a semiconductor process according to an embodiment of the present invention.
상기한 본 발명에 따르면, 증착시간을 조절하여 증착공정을 실시하는 반도체 제조 공정에 있어서, 상기 웨이퍼 상에 증착된 막 두께를 측정하는 단계와; 상기 측정된 막 두께 데이터를 이용하여 소정의 연산 장치에 의해 소정의 연산식을 이용하여 증착시간을 산출하는 단계와; 상기 산출된 증착시간을 소정의 임시 기억 장소에 저장하는 단계를 포함하는 반도체 공정의 최적화 증착시간 산출방법을 개시한다.According to the present invention, a semiconductor manufacturing process of performing a deposition process by adjusting the deposition time, the step of measuring the film thickness deposited on the wafer; Calculating a deposition time using a predetermined calculation formula by a predetermined calculating device using the measured film thickness data; Disclosed is a method for calculating an optimized deposition time of a semiconductor process comprising the step of storing the calculated deposition time in a predetermined temporary storage location.
한편, 상기 연산 장치에 저장되어 실제로 수행되고 있는 연산식은으로, Ｔ: 계산할 증착시간, ＴN-1: 전 웨이퍼 증착시간, ＴN-2: 전전 웨이퍼 증착시간, R: 가중치를 의미한다.On the other hand, the operation expression stored in the operation device is actually performed T is the deposition time to be calculated, T N-1 is the total wafer deposition time, T N-2 is the whole wafer deposition time, and R is the weight.
이하 첨부한 도면을 참조하여 본 발명을 더욱 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 2는 본 발명의 실시예에 따른 반도체 공정의 최적화 증착시간 산출하는 방법을 나타낸 순서도로서, 예컨대, 금속막 증착을 통하여 설명하기로 한다.FIG. 2 is a flowchart illustrating a method of calculating an optimal deposition time of a semiconductor process according to an exemplary embodiment of the present invention, and will be described, for example, through metal film deposition.
도 2에 나타낸 바와 같이, 제 1 단계에서 웨이퍼 상에 금속 예컨대, 알루미늄을 증착한다. 이때, 첫 번째 웨이퍼에 실시하는 증착시간은 통상적으로 작업자의 경험과 제조 설비 이력에 근거하여 실시한다.(S20)As shown in FIG. 2, a metal, such as aluminum, is deposited on the wafer in a first step. At this time, the deposition time performed on the first wafer is typically performed based on the operator's experience and manufacturing equipment history.
제 2 단계에서 계측 설비를 이용하여 금속막이 증착된 웨이퍼 상의 막 두께를 측정한다.(S21)In the second step, the film thickness on the wafer on which the metal film is deposited is measured by using a measurement facility.
이어 제 3 단계에서 상기 제 2 단계에서 측정된 두께에 대한 데이터를 컴퓨터에 입력하여 컴퓨터의 연산에 의해 다음 식이 계산되어져 다음 웨이퍼에 실시할 증착시간을 산출한다.(S22)Subsequently, in the third step, data about the thickness measured in the second step is input to a computer, and the following equation is calculated by computer calculation to calculate the deposition time for the next wafer.
[식 2][Equation 2]
Ｔ: 계산할 증착시간 ＴN-1: 전 웨이퍼 증착시간T: Deposition time to be calculated T N-1 : Deposition time of all wafers
ＴN-2: 전전 웨이퍼 증착시간 T1: 이전 진행된 증착시간T N-2 : Deposition time before the wafer T 1 : Deposition time before
R: 가중치 K: 목표 증착두께R: weight K: target deposition thickness
제 4 단계에서 상기 식 2에서 계산되어 나온 T 값은 컴퓨터의 임시 기억 장소에 저장되었다가 다음 로트에서의 증착두께 계산시에 참조된다.(S23)The T value calculated in Equation 2 in the fourth step is stored in a temporary storage location of the computer and is referred to in calculating the deposition thickness in the next lot (S23).
한편, 상기 제 3 단계에서의 R값은 스퍼터링 설비의 타겟(target)을 처음 설치해서 처음 스퍼터링에 의한 증착이 이루어졌을 경우의 증착시간과 여러 번 계속 증착이 이루어졌을 경우의 타겟의 소모량을 감안하여 이전 증착시간과의 비중을 달리 할 수 있도록 한 가중치 상수로서 그 값은 0 에서 1 사이다.On the other hand, the R value in the third step takes into account the deposition time when the first sputtering deposition is performed by first installing the target of the sputtering equipment and the consumption amount of the target when the deposition is continuously performed several times. A weighting constant that allows the specific gravity to differ from the previous deposition time, which is between 0 and 1.
이와 같이 컴퓨터에 의한 연산 작업의 수행을 통하여 작업자의 실수를 방지할 수 있고 처음부터 누계된 데이터를 적용하기 때문에 신뢰성을 높일 수 있다.In this way, the operator's mistake can be prevented by performing computational work by the computer, and reliability can be improved because data accumulated from the beginning is applied.
이상 상술한 본 발명에 의하면, 누계된 최적의 증착시간을 반도체 증착공정에 적용하여 증착막 두께의 균일성을 이루어 제품의 신뢰성을 줄 수 있는 효과가 있다.According to the present invention described above, by applying the accumulated optimal deposition time to the semiconductor deposition process there is an effect that can make the uniformity of the thickness of the deposited film to give the reliability of the product.
본 발명이 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical spirit of the present invention.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970004224A KR19980067890A (en) | 1997-02-13 | 1997-02-13 | Calculation method of optimized deposition time of semiconductor process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970004224A KR19980067890A (en) | 1997-02-13 | 1997-02-13 | Calculation method of optimized deposition time of semiconductor process |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980067890A true KR19980067890A (en) | 1998-10-15 |
Family
ID=65984310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970004224A KR19980067890A (en) | 1997-02-13 | 1997-02-13 | Calculation method of optimized deposition time of semiconductor process |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980067890A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100368984B1 (en) * | 2001-01-10 | 2003-01-24 | 주식회사 하이닉스반도체 | Method of controlling the requirements for forming metal layers in semiconductor devices |
| KR100755116B1 (en) * | 2006-08-01 | 2007-09-04 | 동부일렉트로닉스 주식회사 | Method for fabricating pecvd silicon nitride |
-
1997
- 1997-02-13 KR KR1019970004224A patent/KR19980067890A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100368984B1 (en) * | 2001-01-10 | 2003-01-24 | 주식회사 하이닉스반도체 | Method of controlling the requirements for forming metal layers in semiconductor devices |
| KR100755116B1 (en) * | 2006-08-01 | 2007-09-04 | 동부일렉트로닉스 주식회사 | Method for fabricating pecvd silicon nitride |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5625170A (en) | Precision weighing to monitor the thickness and uniformity of deposited or etched thin film | |
| JP5709912B2 (en) | Method and apparatus for determining an endpoint of a cleaning or conditioning process in a plasma processing system | |
| JP4818073B2 (en) | Film thickness measurement method | |
| US6358327B1 (en) | Method for endpoint detection using throttle valve position | |
| US20080223716A1 (en) | Method And Control System For Depositing A Layer | |
| KR960014961A (en) | Apparatus and method for measuring site resistance of conductive films | |
| WO2002007210A3 (en) | Method and apparatus for modeling thickness profiles and controlling subsequent etch process | |
| JPH0831446B2 (en) | Method of controlling and adjusting the etching process | |
| US5382911A (en) | Reaction chamber interelectrode gap monitoring by capacitance measurement | |
| JP6239294B2 (en) | Plasma processing apparatus and method of operating plasma processing apparatus | |
| KR101976254B1 (en) | Film forming apparatus and film forming method | |
| Maniv et al. | Surface oxidation kinetics of sputtering targets | |
| US8392010B2 (en) | Method for controlling critical dimension in semiconductor production process, and semiconductor manufacturing line supporting the same | |
| KR19980067890A (en) | Calculation method of optimized deposition time of semiconductor process | |
| US20150247232A1 (en) | Tuning the Piezoelectric Coefficient of a Doped Piezoelectric Material Using Multiple Noble Gases | |
| EP1576362B1 (en) | System, method and apparatus for thin-film substrate signal separation using eddy current | |
| CN110426451B (en) | Etching rate measuring device and lateral etching rate measuring method | |
| KR20160053418A (en) | Method for predicting deposition rate | |
| US7075094B2 (en) | System, method, and apparatus for ion beam etching process stability using a reference for time scaling subsequent steps | |
| KR100909418B1 (en) | Sputtering device for LCD and error correction method | |
| JP2003277927A (en) | Method for estimating erosion shape or target, sputtering device, electrode forming method and electronic component | |
| JPH08239763A (en) | Sputtering device and method for regulating the same | |
| KR100997980B1 (en) | Method of Exposure | |
| EP0685876A2 (en) | Method of making two types of tin and the layers made by this method | |
| CN117926203A (en) | Process compensation method of semiconductor process equipment and semiconductor process equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |