KR19980065102A

KR19980065102A - Low voltage low power amplifier

Info

Publication number: KR19980065102A
Application number: KR1019980024213A
Authority: KR
Inventors: 전동환; 진태; 손상희
Original assignee: 손상희; 전동환
Priority date: 1998-06-25
Filing date: 1998-06-25
Publication date: 1998-10-07

Abstract

본 발명은 반도체 집적회로에 있어서 아날로그 신호를 증폭하는 증폭기에 관한 것으로, 특히 저전압 및 보통의 전원 전압하에서 동작하며 높은 이득을 얻을 수 있는 증폭기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to amplifiers for amplifying analog signals in semiconductor integrated circuits, and more particularly, to amplifiers that operate under low voltages and normal power supply voltages and that can achieve high gains.

본 발명을 실현하기 위하여 하나의 케스코드 전류 미러에 단지 하나의 전류 모드 증폭기를 삽입하여 입력 임피던스를 낮추고, 부하 임피던스를 높이면서, 원하지 않는 전류 경로의 임피던스도 높여 이득을 극대화 할 수 있고, 입력 노드에서 전류 모드 증폭기 케스코드 구성된 트랜지스터 게이트 다시 입력 노드를 하나의 폐루프로 하는 피드백을 구성하여 같은 전압을 출력하는 노드를 두 개 얻을 수 있게 하였다.In order to realize the present invention, by inserting only one current mode amplifier into one cascode current mirror, the input impedance can be reduced, the load impedance can be increased, the impedance of the unwanted current path can be increased, and the gain can be maximized. In the current mode amplifier cascode, the transistor gate is configured with a feedback loop, which has the input node as a closed loop, so that two nodes outputting the same voltage can be obtained.

약술한 바와 같이 본 발명의 전류 입력 노드 임피던스는 전류 모드 증폭기의 이득 만큼 작게 만들고, 단지 두 개의 전류모드 증폭기를 사용함으로써 전력 소모를 줄일뿐만 아니라 증폭기의 전압 이득을 높이고 피드백 루프의 구성으로 두 개의 동일 출력을 갖음으로써 더 큰 용량성 부하를 구동할 수 있다.As outlined, the current input node impedance of the present invention is made as small as the gain of the current mode amplifier, and the use of only two current mode amplifiers not only reduces power consumption but also increases the voltage gain of the amplifier and the configuration of two feedback loops. Having an output can drive larger capacitive loads.

Description

Low voltage low power amplifier

본 발명은 반도체 집적회로에 있어서 아날로그 신호를 증폭하는 증폭기에 관한 것으로, 특히 저전압 및 보통의 전원 전압하에서 높은 이득을 얻을 수 있는 증폭기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier for amplifying an analog signal in a semiconductor integrated circuit, and more particularly, to an amplifier capable of obtaining a high gain under low voltage and a normal power supply voltage.

최근 저렴한 비용의 공정인 표준 CMOS 공정을 이용한 저전력 시스템의 요구에 따라 대부분의 시스템의 전원 전압을 낮추고 있다. 특히, 배터리로 구동되는 휴대용 시스템의 회로에는 더욱 낮은 전원 전압을 요구하고 있다. 이에 따라 아날로그 회로 블록도 전체 시스템의 사용 전원 전압으로 동작할 수 있는 회로가 필요하다. 이에 따라 아날로그 회로의 가장 기본적인 회로인 증폭기를 컴포지트 트랜지스터(composite transistor)를 설계하여 낮은 전원 전압에서 동작의 어려움을 해결한 예가 있다(ISSCC '95, Feb. 1995, San Francisco, CA, pp. 192-193.). 종래의 증폭기는 도 1에 보인 것 같이 전압 레블 시프터(voltage level shifter)를 4개 사용하고 또한 도 1의 점선(50)내부와 전압 레블 시프터를 구성하는 PMOS 문턱 전압(thresholde voltage)을 낮추는 전류원을 부가적으로 추가 하였다.Recently, the power supply voltage of most systems is lowered according to the demand of low power systems using a standard CMOS process, which is a low cost process. In particular, battery-powered portable systems require lower supply voltages. Accordingly, an analog circuit block also needs a circuit capable of operating with the power supply voltage of the entire system. Accordingly, there is an example in which an amplifier, which is the most basic circuit of an analog circuit, is designed with a composite transistor to solve the difficulty of operation at low power supply voltage (ISSCC '95, Feb. 1995, San Francisco, CA, pp. 192-). 193.). The conventional amplifier uses four voltage level shifters as shown in FIG. 1 and reduces the PMOS threshold voltage constituting the voltage level shifter with the dashed line 50 of FIG. Additionally added.

이의 동작을 살펴보면,If you look at its behavior,

입력 전압에 따라 변화하는 전류원(20), (21)에 전류 변화에 따라 트랜지스터(23), (24)에 흐르는 전류가 변화하므로 노드 25의 전압의 노드 25에서 트랜지스터(26)쪽으로 바라다본 출력 저항과 전류 변화분의 곱으로 표현된다. 그런데 트랜지스터(26)쪽으로 바라다본 출력 저항은 트랜지스터 (26), (28)의 포화 영역에서 드레인 소스간 저항, 트랜지스터 (26)의 트랜스컨던턴스와 전압 레블 시프터의 이득의 곱으로 비교적 크다. 그러나 종래의 구조에는 다음과 같은 단점이 있다.Since the current flowing through the transistors 23 and 24 changes according to the current change in the current sources 20 and 21 that change according to the input voltage, the output resistance viewed from the node 25 of the voltage of the node 25 toward the transistor 26. Expressed as the product of the over current change. However, the output resistance viewed toward the transistor 26 is relatively large by the product of the drain-source resistance in the saturation region of the transistors 26 and 28, the transconductance of the transistor 26, and the gain of the voltage level shifter. However, the conventional structure has the following disadvantages.

첫째, 종래의 저전압 증폭기로서 저전압에서는 동작할 수 있으나 필요한 트랜지스터 개수가 많다. 이는 전압 레블 시프터를 4개나 사용했고, 또한 PMOS의 문턱 전압을 낮추기 위해 PMOS의 벌크에 전류원을 가하기 때문이다.First, the conventional low voltage amplifier can operate at low voltage, but requires a large number of transistors. This is because four voltage level shifters are used, and a current source is applied to the bulk of the PMOS to lower the threshold voltage of the PMOS.

둘째, 노이즈 특성이 나쁘다. 이는 PMOS의 문턱 전압을 낮추기 위해 PMOS의 벌크에 전류원을 가해서 벌크의 전위가 일정하게 고정되지 않고 변함으로써 다른 트랜지스터에 영향을 준다.Second, the noise characteristic is bad. This affects other transistors by applying a current source to the bulk of the PMOS in order to lower the threshold voltage of the PMOS so that the potential of the bulk is not fixed at all.

이에 본 발명은 위와 같은 종래의 문제점들을 해소시키기 위해 창안된 것으로, 저전압 저전력 회로에 있어서 가장 극복하기 어려운 문제인 문턱전압의 한계를 새로운 케스코드(cascode) 증폭기 구조로 극복하고 또한 저전압 뿐만 아니라 보통의 전원 전압에서도 충분히 큰 이득을 갖으면서 저전력을 실현하는 증폭기를 실현하는데 목적이 있다.Therefore, the present invention was devised to solve the above-mentioned problems, and overcomes the limitation of threshold voltage, which is the most difficult problem in low voltage low power circuit, with a new cascode amplifier structure, and also low power as well as ordinary power supply. The objective is to realize an amplifier that realizes low power while having a sufficiently large gain even in voltage.

도 1은 종래의 저전압 증폭기의 블럭도1 is a block diagram of a conventional low voltage amplifier

도 2는 본 발명에서의 증폭기 블록도Figure 2 is an amplifier block diagram in the present invention

도 3은 저전압 증폭기의 실현예3 is a realization example of a low voltage amplifier

도 4는 본 발명에서의 증폭기 동작 특성을 모의 실험에 의해 구한 결과를 표시하는 도면4 is a diagram showing results obtained by simulation of amplifier operating characteristics in the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

20, 21 : 입력 전압에 따라 변하는 전류원20, 21: current source varies according to the input voltage

30, 40 : 피드백 루프30, 40: feedback loop

3, 4 : 전류 입력 노드3, 4: current input node

7, 8 : 출력 노드7, 8: output nodes

상기한 바와 같은 목적을 달성하기 위한 본 발명의 원리를 보이기 위한 제 2도에 보인것과 같이 하나의 증폭단만으로 이루어져 있고 또한 종래의 회로와는 달리 단지 두 개의 전류 모드 증폭기(13), (14)를 이용하므로 전력 소모 및 복잡도를줄일 뿐만 아니라 노드 1과 노드 2의 전압 및 노드 3과 노드 4의 전압을 같게 하는 비반전 피드백 루프(30)를 구성함으로써 보다 큰 증폭율 및 출력 노드를 하나 더 얻을 수 있다.As shown in FIG. 2 for showing the principle of the present invention for achieving the above object, it consists of only one amplification stage, and unlike the conventional circuit, only two current mode amplifiers 13 and 14 are provided. In addition to reducing power consumption and complexity, a larger amplification factor and one more output node can be obtained by constructing a non-inverting feedback loop 30 that equals the voltage at node 1 and node 2 and the voltage at node 3 and node 4. have.

이는 케스코드 전류 미러에 전류모드 증폭기를 삽입함으로써 입력 임피던스는 줄이고 부하 임피던스는 늘리는 구조로 이루어진다. 증폭의 원리를 살펴보면 소신호 입력 전압에 따라 변화하는 전류원 (20), (21)의 전류 변화에 따라 노드 3, 4의 전압이 변화를 한다. 여기서 전류 모드 증폭기 (14)는 노드 3, 4의 변화된 전압에 따라 노드 11, 12의 전압을 변화시킨다. 그런데 소신호 전류가 증가했다고 가정하고 동작을 살펴보면 노드 4에서 증가한 소신호 전류가 흐를수 있는 경로는 도 3에서 트랜지스터 (2), (31), (5)을 통해 흐를 수 있으나 트랜지스터(31)의 소스에서 본 임피던스가 트랜지스터(32)의 드레인 소스 임피던스보다 크고, 트랜지스터(2)의 임피던스는 게이트의 전압이 임피던스를 크게 하는 방향 즉 노드 4의 전압이 올라가면 노드 11의 전압이 내려가므로 이 두 방향으로는 전류가 거의 흐르지 않는다. 반면 트랜지스터(5)의 소스에서 게이트로 바라다본 임피던스는 노드 11의 전압이 임피던스를 작게 하므로 증가한 소신호 전류는 트랜지스터(5)를 통해서 노드 8로 흐르게 된다. 노드 11, 12 전압의 역할을 상술하면 트랜지스터 (5), (6), (15), (16)의 소스에서 게이트론 바라다본 임피던스(impedance)를 작게 하는 방향으로 전압이 변하므로 소신호 입력 전류가 트랜지스터 (5), (6), (15), (16)을 통해서 거의 흐르게 한다. 예를들면 전류원 (21)의 전류가 증가하여 노드 4의 전압이 증가하면 노드 11의 전압이 감소하여 소스에서 게이트로 바라다본 소신호 임피던스가 작아진다.This reduces the input impedance and increases the load impedance by inserting a current-mode amplifier into the cascode current mirror. Looking at the principle of amplification, the voltages of the nodes 3 and 4 change according to the current change of the current sources 20 and 21 that change according to the small signal input voltage. The current mode amplifier 14 here changes the voltages of the nodes 11, 12 in accordance with the changed voltages of the nodes 3, 4. However, assuming that the small signal current has increased, the operation of the small signal current increased at the node 4 may flow through the transistors 2, 31, and 5 in FIG. The impedance seen from the source is greater than the drain source impedance of the transistor 32, and the impedance of the transistor 2 is in the two directions because the voltage at the gate increases when the voltage at node 4 increases, that is, when the voltage at node 4 increases. Almost no current flows. On the other hand, the impedance seen from the source of the transistor 5 to the gate causes the voltage of the node 11 to decrease the impedance, so that the increased small signal current flows through the transistor 5 to the node 8. In detail the role of the nodes 11 and 12 voltage, the small signal input current because the voltage changes in the direction of reducing the impedance seen from the source of the transistors (5), (6), (15) and (16). Nearly flows through transistors (5), (6), (15), and (16). For example, if the current of the current source 21 increases and the voltage of the node 4 increases, the voltage of the node 11 decreases, so that the small signal impedance seen from the source to the gate becomes small.

상술한 바와 같이 소신호 전류가 임피던스가 작게 구성된 트랜지스터(5), (6)의 소스를 통해 노드 7, 8로 흘러 들어감으로써 이루어지는데 흘러들어간 전류는 트랜지스터 (15), (16), (17), (18)로 구성되는 부하 임피던스를 흐르게 된다. 그러므로 출력 노드 7, 8의 전압은 부하 임피던스를 흐르는 소신호 전류와 부하 임피던스의 곱으로 결정된다.As described above, the small signal current is made by flowing into the nodes 7, 8 through the sources of the transistors 5 and 6, which are configured to have small impedances, and the current flows into the transistors 15, 16, and 17. And a load impedance composed of (18). Therefore, the voltage at output nodes 7, 8 is determined by the product of the small signal current flowing through the load impedance and the load impedance.

그런데 부하 임피던스는 도 3과 같이 4개의 트랜지스터로 이루어진 전류 모드 증폭기 (13)의 이득과 트랜지스터 15, 17의 드레인 소스 임피던스와 트랜지스터 15의 트랜스컨덕턴스의 곱으로서 전류 모드 증폭기(13)의 이득 만큼 커지고, 이는 노드 11, 12를 소신호 접지로 구성하는 보통의 케스코드 증폭기의 부하 임피던스보다 최소한 증폭기의 이득만큼 커지며 그만큼 전압 이득이 커진다.However, the load impedance is as large as the gain of the current mode amplifier 13 as a product of the gain of the current mode amplifier 13 composed of four transistors, the drain source impedance of the transistors 15 and 17 and the transconductance of the transistor 15, This is at least as large as the gain of the amplifier and the voltage gain, which is greater than the load impedance of a typical cascode amplifier consisting of nodes 11 and 12 with small signal ground.

또한 본 발명의 특징 중 하나는 도 2에 보인 것 같이 비반전 피드백 루프(30)를 구성하므로 노드 3, 4의 전압이 같게 된다. 노드 11은 트랜지스터(5), (6)의 게이트에 똑같이 가해지므로 두 트랜지스터(5), (6)을 흐르는 전류는 똑같이 변하게 된다. 또한 노드 7, 8에서 위로 바라다본 임피던스도 대칭성이 있게 구성되어 있어서 서로 같으므로 출력 노드 7, 8의 전압은 동일하게 된다.In addition, one of the features of the present invention, as shown in Figure 2 constitutes a non-inverting feedback loop 30, so that the voltages of nodes 3 and 4 are equal. Node 11 is equally applied to the gates of transistors 5 and 6 so that the current through both transistors 5 and 6 changes equally. In addition, the impedances seen at nodes 7 and 8 are symmetrically configured so that the voltages at output nodes 7 and 8 are the same.

도 4는 1V의 전압에서 도 3을 모의 실험한 예를 보인 것이다. 상기에서 설명한 바와 같이 입력노드 4에 전류를 변화시키면 전압이 64와 같이 변화를 하며, 또한 노드 3에 해당하는 전압 63이 64와 거의 똑같이 변화한다. 노드 11의 전압인 65는 전류모드 증폭기의 이득이 약 10이상임을 보여준다. 출력 노드 7, 8의 전압을 나타내는 66, 67은 정확히 일치함을 보여준다.Figure 4 shows an example of the simulation of Figure 3 at a voltage of 1V. As described above, when the current is changed to the input node 4, the voltage changes as 64, and the voltage 63 corresponding to the node 3 changes almost equal to 64. The voltage at node 11, 65, shows that the gain of the current-mode amplifier is about 10 or more. 66 and 67, representing the voltages at output nodes 7, 8, show the exact match.

이와 같이 본 발명에서는, 전류모드 증폭기를 단지 두 개 사용함으로써 높은 이득 얻을 뿐만 아니라 피드백 루프의 구성으로 두 개의 동일 출력을 갖는다.Thus, in the present invention, not only high gain is obtained by using two current mode amplifiers but also two identical outputs in the configuration of the feedback loop.

따라서, 종래의 증폭기에서 처럼 여러 개의 전압 레블 시프터를 사용하지 않고 간단한 전류 모드 증폭기를 케스코드 전류 미러단에 삽입함으로써 전력 소모를 줄이고 출력 노드의 추가 효과도 얻을 수 있다.Thus, by inserting a simple current mode amplifier into the cascode current mirror stage without using multiple voltage level shifters as in conventional amplifiers, it is possible to reduce power consumption and obtain additional effects of the output node.

이상에서 상술한 바와 같이 본 발명은 케스코드 전류 미러에 전류모드 증폭기를 삽입하여 입력 노드의 임피던스는 전류 모드 증폭기의 이득 만큼 작게 만들고, 단지 두 개의 전류모드 증폭기를 사용함으로써 전력 소모를 줄이며, 피드백 루프의 구성으로 두 개의 동일 출력을 갖음으로써 더 큰 용량성 부하를 구동할 수 있다.As described above, the present invention inserts the current mode amplifier into the cascode current mirror to make the impedance of the input node as small as the gain of the current mode amplifier, reduces power consumption by using only two current mode amplifiers, and a feedback loop. By having two identical outputs, a larger capacitive load can be driven.

또한 종래의 회로와는 달리 단지 두 개의 전류 모드 증폭기로 구성하므로 전력 소모 및 복잡도를 줄일수 있다. 따라서, 본 발명은 저전압 저전력 증폭기를 요구하는 시스템에 충분한 이득을 공급하는 회로로서 공정의 발달에 따라 문턱 전압이 낮아지면 더욱 그 활용도가 높아질 수 있다.Also, unlike conventional circuits, only two current-mode amplifiers can reduce power consumption and complexity. Accordingly, the present invention is a circuit for supplying sufficient gain to a system requiring a low voltage low power amplifier, and the utilization thereof may be further increased as the threshold voltage decreases with the development of the process.

본 발명의 바람직한 실시 예들은 예시의 목적을 위해 개시된 것이며, 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능하므로 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.Preferred embodiments of the present invention are disclosed for purposes of illustration, and various modifications, changes, additions, and the like are possible within the spirit and scope of the present invention, and such modifications should be regarded as falling within the scope of the following claims.

Claims

In the cascode amplifier, a single amplifier is used for each cascode current mirror stage to change the voltage of the gate to reduce the input impedance and increase the output resistance to increase the amplification degree.

The method of claim 1,

Transistor gate configured with current mode amplifier cascode at input node. The input node is composed of one closed loop to increase the number of output nodes.

The method of claim 1,

To increase the drain source impedance to the input current by connecting the gate of the cascode current mirror stage to the output of the amplifier. For example, in FIG. 2, the voltage at node 11 increases the impedance of transistors 1 and 2 with respect to the current input.