KR19980061516A

KR19980061516A - High speed data transceiver

Info

Publication number: KR19980061516A
Application number: KR1019960080887A
Authority: KR
Inventors: 김홍집
Original assignee: 이우복; 사단법인 고등기술연구원연구조합
Priority date: 1996-12-31
Filing date: 1996-12-31
Publication date: 1998-10-07

Abstract

본 발명은 PC 또는 그 주변 장치 상호간에 고속으로 데이터를 송수신할 수 있도록 하는 고속데이터 송수신 장치에 관한 것으로, 특히 종래의 PC PIP(Parallel Interface Port)에서 데이터의 전송방향이 단방향으로 고정되어 있거나, 전송장치 상호간의 연결이 이루어지면 그 방향이 고정적이던 것에 비하여 본 발명은 데이터를 고속으로 송수신하면서 전송방향 절환을 자유롭게 할수 있는 고속데이터 송수신 장치를 제공한다.The present invention relates to a high-speed data transmission and reception apparatus that can transmit and receive data at high speed between a PC or its peripheral devices. In particular, the transmission direction of data in a conventional PC parallel interface port (PIP) is fixed in one direction or is transmitted. The present invention provides a high-speed data transmission / reception apparatus capable of freely changing the transmission direction while transmitting and receiving data at high speed when the devices are connected to each other.

Description

High speed data transceiver

본 발명은 PC 또는 그 주변장치 상호간에 데이터를 고속으로 송수신할 수 있는 장치에 관한 것이다.The present invention relates to a device capable of transmitting and receiving data at high speed between a PC or a peripheral device thereof.

일반적으로 사용되는 종래의 PC 또는 그 주변장치 들의 데이터 송수신 방법은 PIP(Parallel Interface Port)에 의하여 데이터를 단방향으로 전송하거나, PC 또는 주변기기 등과 같은 전송장치 상호간에 그 방향이 고정적으로 연결되어 데이터를 송수신하였다.In general, a conventional PC or its peripheral data transmission / reception method transmits data in one direction by PIP (Parallel Interface Port), or its direction is fixedly connected between transmission devices such as a PC or a peripheral device to transmit and receive data. It was.

상술한 바와 같은 종래의 PC 또는 그 주변장치 상호간의 데이터 송수신은 데이터의 전송방향이 단방향으로 이루어져 있거나, 전송장치 상호간의 데이터 전송방향이 고정되어 있어 데이터를 고속으로 송수신하기 어렵다는 문제점이 있었다.As described above, the conventional PC or its peripheral devices transmit and receive data in one direction or have a problem in that data transmission directions between the transmission devices are fixed and it is difficult to transmit and receive data at high speed.

따라서 본 발명은 PIP 송수신 장치를 제어하고 전송하거나 전송받는 데이터를 처리하는 프로세서와, 상기 데이터의 입출력에 대한 방향절환에 사용되는 버퍼와, 프로세서로 부터 공급되는 스트로브 신호에 대한 출력버퍼와, 외부의 디바이스 상태를 프로세서에 알려주고 BUSY 신호와 스트로브 신호에 동기되어 데이터 송수신에 사용되는 Acknowledge 신호에 대한 입력버퍼와, 상기 프로세서 버퍼 입출력 버퍼들의 신호를 외부와 연결하기 위한 25pin D서브 연결단자로 이루어진 고속 데이터 송수신장치를 제공하여 PC 도는 그 주변장치들간의 데이터 송수신을 고속으로 전송할 수 있게 하는 것을 목적으로 한다.Accordingly, the present invention provides a processor for controlling a PIP transceiver and processing data transmitted or received, a buffer used for directional switching of the data input and output, an output buffer for a strobe signal supplied from the processor, and an external device. High-speed data transmission and reception consisting of an input buffer for acknowledgment signals used to transmit and receive data in synchronization with the BUSY signal and strobe signal to the processor, and a 25-pin D-sub connection terminal for connecting signals from the processor buffer input / output buffers to the outside. It is an object to provide a device to enable high-speed transmission of data transmission and reception between a PC or its peripherals.

도1은 본 발명에 따른 고속 데이터 송수신 장치를 나타낸 블럭도.1 is a block diagram showing a high-speed data transmission and reception apparatus according to the present invention.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

100 : 프로세서100: processor

110 : 데이터 입출력 버퍼110: data input / output buffer

120 : 제어출력 버퍼120: control output buffer

130 : 시그널 입력 버퍼130: signal input buffer

본 발명은 PC 또는 그 주변장치들간의 데이터 전송을 고속으로 주고받을 수 있는 고속 데이터 송수신 장치에 관한 것이다.The present invention relates to a high-speed data transmission and reception apparatus capable of transmitting and receiving data at high speed between a PC or peripheral devices thereof.

이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도1은 본 발명에 따른 고속 데이터 송수신 장치를 나타낸 것으로, 그 회로구성은 PIP 송수신 장치를 제어하고 전송하거나 전송된 데이터를 처리하는 프로세서(100)와, 상기 프로세서(100)에서 전송되거나 전송된 데이터의 입출력에 대한 방황절환에 사용되는 데이터 입출력 버퍼(110)와, 상기 프로세서(100)의 상태를 외부 디바이스에 알려주는 셀렉트 인디케이터(Select Indicator; SLCT IN)와 데이터 송수신의 동기에 사용되는 스트로브(Strobe) 신호를 제어하는 제어출력 버퍼(120)와, 상기 프로세서(100)에 외부 디바이스의 상태를 알려주는 비지(BUSY) 신호와 스트로브 신호에 동기되어 데이터 송수신에 사용되는 Acknoledge 신호에 대한 시그널 입력 버퍼(130)와, 상기 데이터 입출력 버퍼(110)와 제어출력 버퍼(120) 그리고 시그날 입력버퍼(130)의 신호들을 외부의 디바이스와 연결하기 위한 25핀 D서브 연결단자로 이루어진다.Figure 1 shows a high-speed data transmission and reception apparatus according to the present invention, the circuit configuration is a processor 100 for controlling the PIP transceiver and transmit or process the data transmitted, and the data transmitted or transmitted from the processor 100 Data input / output buffer 110 used for the wandering switching of the input and output of the input, a select indicator (SLCT IN) that informs the external device of the state of the processor 100 and the strobe (Strobe) used to synchronize data transmission and reception A signal input buffer for an Acknoledge signal used to transmit and receive data in synchronization with a BUSY signal and a strobe signal that inform the processor 100 of the status of an external device. 130, and signals of the data input / output buffer 110, the control output buffer 120, and the signal input buffer 130 from an external device. It comprises a 25-pin sub-D connector for connection.

상기 상술한 고속 데이터 송수신 장치의 동작은 프로세서(100)가 데이터 출력 상태가 아닐때는 항상 데이터 입력상태로 있어야 한다. 상기 프로세서(100)의 데이터 입력 상태일 때는 데이터 입출력 버퍼(110)가 데이터 입력 상태로 있어야 하며, 스트로브 신호와 셀렉트 인디케이트 신호가 Disalbe 되어 있어야 한다. 이러한 상태에서 외부의 디바이스가 비지 신호로 데이터 입력 허가 요청을 하면 프로세서(100)를 입력 상태로 절환 한 후(입력상태로 절환되어 있지 않은 경우) 데이터 입력 동기신호가 Enable되는지를 ACK신호로 점검하여 ACK 신호가 Enable되면 데이터를 처리한 후 스트로브 신호로 다음 데이터를 받을 준비가 되어 있음을 외부 디바이스로 알린다. 외부 디바이스가 또다른 데이터를 보낼것인지의 여부는 비지 신호로 판단한다.The operation of the above-described high speed data transmission / reception apparatus should always be in a data input state when the processor 100 is not in a data output state. In the data input state of the processor 100, the data input / output buffer 110 should be in the data input state, and the strobe signal and the select indicator signal should be disalbeed. In this state, when an external device requests a data input permission with a busy signal, the processor 100 is switched to an input state (if it is not switched to an input state) and the data input synchronization signal is checked as an ACK signal. When the ACK signal is enabled, it processes the data and notifies the external device that it is ready to receive the next data as the strobe signal. Whether the external device will send another data is determined by the busy signal.

다음에 데이터를 출력할 경우는 프로세서는 먼저 비지 신호로 외부 프로세서가 준비상태인지 또는 비지 상태인지를 파악하고, 외부 프로세서가 준비상태이면 데이트 셀렉트 인디케이트 신호를 Enable시켜 프로세서가 출력상태로 절환된다는 것을 외부 디바이스에 알린다. 다음에 데이터 입출력 버퍼의 방향을 출력으로 절환한 후 데이터 입출력 버퍼에 데이터를 출력한 다음, 외부 프로세서가 Acknowledge 상태인지를 ACK신호로 판단하여 Acknowledge 상태이면 스트로브 신호를 Enable시켜서 외부 디바이스에 데이터를 출력하였음을 알린다. 이때 출력된 데이터를 외부 디바이스가 받았는 지는 ACK신호로 알려주면 스트로브 신호를 Disable 상태로 절환한 후 다시 데이터 입출력 버퍼에 데이터를 출력하여 상술한 바와 같은 동작을 반복한다. 데이터의 전송이 완료되면 완료된 상태를 셀렉트 인디케이트를 Disable시키고 데이터 입출력 버퍼를 입력 상태로 절환시킨 후 전송할 데이터가 발생하거나 외부 디바이스로 부터의 데이터 입력허가 요청을 기다린다.The next time the data is output, the processor first determines whether the external processor is ready or busy by using a busy signal.If the external processor is ready, the processor switches to the output state by enabling the data select indicator signal. Notify external device. Next, after changing the direction of the data input / output buffer to the output and outputting the data to the data input / output buffer, it is determined whether the external processor is in the acknowledgment state as an ACK signal, and when the acknowledgment state is enabled, the strobe signal is enabled to output the data to the external device. Inform. At this time, if the external device receives the output data as an ACK signal, the strobe signal is switched to the disabled state, and the data is output again to the data input / output buffer to repeat the above-described operation. When the data transfer is completed, disable the select indicator in the completed state, switch the data input / output buffer to the input state, and then send data or wait for a data input request from an external device.

이때 데이터의 출력요청이 동시에 이루어질 경우가 발생할 수도 있으므로 이를 보완하기 위해서는 프로세서가 출력상태로 절환된다는 것을 외부 디바이스에 알린 후, 외부 디바이스의 출력허가 요청이 있는지를 일정시간(약 1μsec: 프로세서에 따라 약간의 차이는 있을 수 있음) 동안 대기하고, 대기시간 동안 출력 요청이 생기면 주 출력과 대기 출력 관계를 미리 설정하여 순서를 정함으로써 이 문제를 해결할 수 있다.In this case, the data output request may occur at the same time, so to compensate for this, inform the external device that the processor is switched to the output state, and then determine whether there is a request for output permission from the external device for a predetermined time (about 1 μsec: This problem can be solved by waiting for a while and requesting output during the waiting time.

본 발명은 상술한 바와 같이 데이터의 소수신을 각종 신호에 의해 양방향으로 진행할 수 있으므로 고 속의 8비트(bite)의 데이터를 초고속으로 송신 또는 수신할 수 있으며, 송수신 방향의 절환도 프로세서의 필요에 따라 자유롭게 바꿀수 있다.According to the present invention, since a small number of scenes of data can be progressed in both directions by various signals as described above, 8-bit data of high speed can be transmitted or received at a very high speed, and switching of the transmission / reception direction is freely available according to the needs of the processor. Can change

Claims

A processor for controlling a PIP transceiver and processing data transmitted or received;

A data input / output buffer used for direction switching of the data input / output,

A control output buffer for the strobe signal supplied from the processor,

Signal input buffer for Acknowledge signal used to transmit and receive data by informing the processor of external device status and synchronizing with BUSY signal and strobe signal,

And a 25-pin D-sub connection terminal for connecting signals of the processor buffer input / output buffers to the outside.