KR19980060722A - Ferroelectric capacitor and manufacturing method thereof - Google Patents
Ferroelectric capacitor and manufacturing method thereof Download PDFInfo
- Publication number
- KR19980060722A KR19980060722A KR1019960080088A KR19960080088A KR19980060722A KR 19980060722 A KR19980060722 A KR 19980060722A KR 1019960080088 A KR1019960080088 A KR 1019960080088A KR 19960080088 A KR19960080088 A KR 19960080088A KR 19980060722 A KR19980060722 A KR 19980060722A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- metal
- oxide
- forming
- layer
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 89
- 239000002184 metal Substances 0.000 claims abstract description 89
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 19
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims abstract description 11
- 239000001301 oxygen Substances 0.000 claims abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 20
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 18
- 239000010948 rhodium Substances 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 9
- 229910052741 iridium Inorganic materials 0.000 claims description 9
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 9
- 229910052707 ruthenium Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052703 rhodium Inorganic materials 0.000 claims description 6
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 6
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 6
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- KZYDBKYFEURFNC-UHFFFAOYSA-N dioxorhodium Chemical compound O=[Rh]=O KZYDBKYFEURFNC-UHFFFAOYSA-N 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 31
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 206010021143 Hypoxia Diseases 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- 229910015801 BaSrTiO Inorganic materials 0.000 description 1
- BVKZGUZCCUSVTD-UHFFFAOYSA-L Carbonate Chemical compound [O-]C([O-])=O BVKZGUZCCUSVTD-UHFFFAOYSA-L 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 229910000457 iridium oxide Inorganic materials 0.000 description 1
- SJLOMQIUPFZJAN-UHFFFAOYSA-N oxorhodium Chemical compound [Rh]=O SJLOMQIUPFZJAN-UHFFFAOYSA-N 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910003450 rhodium oxide Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H01L28/75—
-
- H01L28/65—
Landscapes
- Semiconductor Memories (AREA)
Abstract
강유전체 커패시터 및 그 제조방법에 대해 기재되어 있다. 이는, 커패시터 상부전극과, 상기 상부전극 아래에 형성되고, 강유전물질로 형성된 유전체막 및 상기 유전체막 아래에 형성되고, 금속배선을 통해 트랜지스터의 소오스와 전기적으로 연결되는 제1 전극과, 상기 제1 전극 아래에 유전체막이 형성된 부분에만 선택적으로 형성된 산화물 형태의 제2 전극이 적층된 하부전극을 구비하는 것을 특징으로 한다. 따라서, 산소확산에 의해 금속배선 아래에 금속산화물이 형성되는 것이 방지되고, 하부전극과 금속배선 사이에 접촉저항이 증가하는 것이 방지된다.A ferroelectric capacitor and a manufacturing method thereof are described. A first electrode formed under the upper electrode and formed of a ferroelectric material and formed under the dielectric film and electrically connected to a source of the transistor through a metal interconnection; And a lower electrode laminated with a second electrode in the form of an oxide selectively formed only on a portion where the dielectric film is formed under the electrode. Therefore, the formation of the metal oxide under the metal wiring by the oxygen diffusion is prevented, and the contact resistance between the lower electrode and the metal wiring is prevented from increasing.
Description
본 발명은 강유전체 메모리장치 및 그 제조방법에 관한 것으로, 특히 금속전극과 산화물전극을 적층한 하부전극을 채용한 강유전체 커패시터 및 그 제조방법에 관한 것이다.The present invention relates to a ferroelectric memory device and a manufacturing method thereof, and more particularly to a ferroelectric capacitor employing a lower electrode in which a metal electrode and an oxide electrode are laminated, and a manufacturing method thereof.
반도체 메모리장치가 고집적화되어 감에 따라 셀 면적도 감소하고 있다. 이러한 셀 면적의 감소에 따른 셀 캐패시턴스의 감소는 메모리 셀의 독출능력을 저하시키고 소프트 에러(soft error)율을 증가시킬 뿐만 아니라, 저전압에서의 소자동작을 어렵게 하여 소자동작시 전력소모를 과다하게 한다. 따라서, 메모리 셀의 동작특성을 저하시키지 않을 정도의 충분한 셀 캐패시턴스의 확보가 요구된다.As the semiconductor memory device becomes highly integrated, the cell area also decreases. The reduction of the cell capacitance due to the decrease of the cell area lowers the reading capability of the memory cell and increases the soft error rate as well as the operation of the device at the low voltage becomes difficult and the power consumption at the time of device operation becomes excessive . Therefore, it is required to secure sufficient cell capacitance not to deteriorate the operation characteristics of the memory cell.
제한된 셀 면적에서 메모리 셀의 캐패시턴스를 증가시키기 위한 방법으로는, 유전체막을 박막화하는 방법, 커패시터의 유효면적을 증가시키는 방법, 그리고 유전상수가 큰 물질을 유전체막으로 사용하는 방법 등이 있다. 이 중 유전체막의 두께를 100Å 이하로 박막화하는 경우에는, 파울러 - 노드하임 전류 (Fowler - Nodheim current)에 의해 소자의 신뢰성이 저하되므로, 대용량 메모리장치에 적용하기가 어렵다는 단점이 있다. 그리고, 커패시터의 구조를 3차원 구조로 입체화하는 방법은 이를 제조하기 위한 복잡한 공정이 수반되고, 제조단가의 상승을 피할 수 없는 단점이 있다.As a method for increasing the capacitance of a memory cell in a limited cell area, there are a method of thinning a dielectric film, a method of increasing an effective area of a capacitor, and a method of using a material having a large dielectric constant as a dielectric film. When the thickness of the dielectric film is reduced to 100 Å or less, the reliability of the device is lowered due to the Fowler-Nodheim current, which makes it difficult to apply the device to a large-capacity memory device. In addition, the method of solidifying the structure of the capacitor into a three-dimensional structure involves a complicated process for manufacturing the capacitor, and it is disadvantageous that an increase in manufacturing cost can not be avoided.
이에 따라, 최근에는 세 번째 방법인 유전율이 큰 페로브스카이트(Perovskite) 구조의 산화물로 이루어진 유전체(이하, 강유전체), 예를 들어 플러범 지르코늄 티타네이트(PbZrTiO3, 이하 PZT) 또는 바륨 스트론튬 티타네이트(BaSrTiO3, 이하, BST) 계열의 강유전체를 사용하여 유전체막을 형성하는 방법들이 제안되고 있다. 예를 들어, BST의 경우 유전상수가 300 정도이고, PZT의 경우 유전상수가 1000 정도로서, 기존의 실리콘질화물(SiN)의 유전상수인 7보다 40배 이상 크기 때문에, 커패시터 구조의 입체화 없이도 원하는 크기의 셀 캐패시턴스를 확보할 수 있다.Accordingly, recently, a dielectric material (hereinafter referred to as a ferroelectric material) made of an oxide of a perovskite structure having a large dielectric constant (hereinafter referred to as a ferroelectric material), for example, plubum zirconium titanate (PbZrTiO 3 , hereinafter referred to as PZT) or barium strontium titanate carbonate (BaSrTiO 3, below, BST) method of the dielectric film is formed by using the ferroelectric series have been proposed. For example, the dielectric constant of BST is about 300, the dielectric constant of PZT is about 1000, and the dielectric constant of silicon nitride (SiN) is about 40 times larger than that of conventional silicon nitride (SiN) Cell capacitance can be ensured.
이러한 고유전물질을 사용하여 커패시터를 제조할 경우 고려하여야 할 사항은, BST 또는 PZT 박막 원소와 상호확산되지 않는 전극물질을 사용하여야 하는 것과 커패시터의 신뢰성을 결정하는 퍼티그(fatigue) 문제를 개선하여야 하는 것이다.Consideration should be given to the fabrication of capacitors using such a high-dielectric material, which requires the use of electrode materials that do not interdiffuse with BST or PZT thin film elements and the fatigue problem that determines the reliability of the capacitor .
현재까지, BST 또는 PZT와 상호확산되지 않는 특성을 만족하는 전극물질로서, 백금(Pt), 루테늄(Ru), 이리듐(Ir) 등이 알려져 있으며, 커패시터에 데이터를 반복해서 기록할 때 그 저장능력이 계속적으로 열화되는 현상인 퍼티그 현상은, 강유전체막의 산소결핍에 의해 발생되는 것으로 알려져 있으며, 산화루테늄(RuO2)이나, 산화이리듐(IrO2)과 같은 산화물을 사용한 산화물전극을 하부전극에 채용하는 것에 의해 개선될 수 있다.Platinum (Pt), ruthenium (Ru), iridium (Ir) and the like are known as electrode materials satisfying characteristics that are not mutually diffused with BST or PZT to date. When data is repeatedly written to a capacitor, Is known to be caused by oxygen deficiency in the ferroelectric film, and an oxide electrode using an oxide such as ruthenium oxide (RuO 2 ) or iridium oxide (IrO 2 ) is employed for the lower electrode And the like.
도 1은 종래의 강유전체 커패시터를 설명하기 위해 도시한 단면도로서, 필드산화막(3)과 트랜지스터(도시되지 않음) 등과 같은 소자가 형성된 반도체 기판(1) 상에 산화물전극(5) 및 금속전극(7)을 적층되어 하부전극(9)을 구성하고 있다. 상기 금속전극(7) 상부의 소정영역에는 강유전체막(11)과 상부전극(13)이 형성되어 있으며, 하부전극(9), 강유전체막(11) 및 상부전극(13)으로 구성되는 커패시터 상에는 제1 층간절연층(15) 및 제2 층간절연층(19)이 형성되어 있다. 또한, 제1 금속배선(17) 및 제2 금속배선(19)이 제1 및 제2 층간절연층(15)을 관통하는 콘택홀을 통해 하부전극(9) 및 상부전극(13)과 전기적으로 연결되어 있다.FIG. 1 is a cross-sectional view illustrating a conventional ferroelectric capacitor. An oxide electrode 5 and a metal electrode 7 (not shown) are formed on a semiconductor substrate 1 on which elements such as a field oxide film 3 and a transistor ) Are laminated to constitute the lower electrode 9. [ A ferroelectric film 11 and an upper electrode 13 are formed on a predetermined region of the metal electrode 7. A capacitor composed of the lower electrode 9, the ferroelectric film 11, An interlayer insulating layer 15 and a second interlayer insulating layer 19 are formed. The first metal interconnection 17 and the second metal interconnection 19 are electrically connected to the lower electrode 9 and the upper electrode 13 through the contact holes passing through the first and second interlayer insulating layers 15 It is connected.
상기 종래 기술에 따른 하부전극(9)은, 백금을 사용한 금속전극(7)과, 산화루테늄 등의 전도성 산화물을 사용한 산화물전극(5)이 적층된 형태로 이루어지며, 산화물전극 내의 산소가 강유전체막 내로 확산되어 강유전체막(11) 내의 산소결핍이 보충되고, 이에 의해 퍼티그 현상이 개선된다. 이때, 이 하부전극(9)은 제1 금속배선(17)을 통해 반도체 기판(1), 특히 트랜지스터의 소오스(도시되지 않음)와 연결되는데, 이와 같이 트랜지스터의 소오스와 하부전극(9)을 콘택홀을 통해 직접 연결하지 않는 이유는, 하부전극(9)을 구성하는 백금 원자가 반도체 기판의 실리콘 원자와 반응하는 것을 방지하기 위해서이다.The lower electrode 9 according to the prior art is formed by stacking a metal electrode 7 made of platinum and an oxide electrode 5 made of a conductive oxide such as ruthenium oxide, So that the oxygen deficiency in the ferroelectric film 11 is supplemented, thereby improving the putty phenomenon. At this time, the lower electrode 9 is connected to the source (not shown) of the semiconductor substrate 1, in particular, the transistor through the first metal interconnection 17. The source and the lower electrode 9 of the transistor, The reason for not directly connecting through the holes is to prevent the platinum atoms constituting the lower electrode 9 from reacting with the silicon atoms of the semiconductor substrate.
한편, 하부전극(9)을 구성하는 금속전극(7) 및 산화물전극(5)은 통상 한번의 식각공정에서 식각되어 동일 패턴으로 형성된다. 이에 따라, 산화물전극(5)은 강유전체막(11) 아래 뿐만 아니라, 금속전극(7)을 소오스와 연결하기 위해 형성된 제1 금속배선(17) 아래에도 형성되어 있다.On the other hand, the metal electrode 7 and the oxide electrode 5 constituting the lower electrode 9 are usually etched in the same etching process in one etching process. The oxide electrode 5 is formed not only under the ferroelectric film 11 but also under the first metal wiring 17 formed to connect the metal electrode 7 to the source.
산화물전극(5) 내에 함유된 산소 원자는 그 위에 형성된 금속전극(7)을 통과하여 제1 금속배선(17)으로 확산되고, 이에 의해 제1 금속배선(17)과 금속전극(7) 사이에 금속산화물이 형성되어 접촉저항이 증가하는 문제가 발생된다.The oxygen atoms contained in the oxide electrode 5 pass through the metal electrode 7 formed thereon and diffuse into the first metal wiring 17 so that the first metal wiring 17 and the metal electrode 7 There arises a problem that metal oxide is formed and contact resistance is increased.
본 발명이 이루고자 하는 기술적 과제는, 강유전체막의 퍼티그(fatigue) 현상이 개선됨과 동시에, 하부전극과 금속배선과의 접촉저항 증가가 방지된 강유전체 커패시터를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention provides a ferroelectric capacitor with improved fatigue phenomenon of a ferroelectric film and an increase in contact resistance between a lower electrode and a metal interconnection.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 강유전체 커패시터를 제조하는데 적합한 제조방법을 제공하는 것이다.It is another object of the present invention to provide a manufacturing method suitable for manufacturing the ferroelectric capacitor.
도 1은 종래의 강유전체 커패시터를 설명하기 위해 도시한 단면도이다.1 is a cross-sectional view illustrating a conventional ferroelectric capacitor.
도 2 및 도 3은 본 발명의 제1 실시예에 의한 강유전체 커패시터의 제조방법을 설명하기 위한 단면도들이다.FIGS. 2 and 3 are cross-sectional views illustrating a method of manufacturing a ferroelectric capacitor according to a first embodiment of the present invention.
도 4 내지 도 6은 본 발명의 제2 실시예에 의한 강유전체 커패시터의 제조방법을 설명하기 위한 단면도들이다.4 to 6 are cross-sectional views for explaining a method of manufacturing a ferroelectric capacitor according to a second embodiment of the present invention.
도 7 및 도 8은 본 발명의 제3 실시예에 의한 강유전체 커패시터의 제조방법을 설명하기 위한 단면도들이다.7 and 8 are cross-sectional views illustrating a method of manufacturing a ferroelectric capacitor according to a third embodiment of the present invention.
상기 과제를 이루기 위하여 본 발명은, 커패시터 상부전극; 상기 상부전극 아래에 형성되고, 강유전물질로 형성된 유전체막; 및 상기 유전체막 아래에 형성되고, 금속배선을 통해 트랜지스터의 소오스와 전기적으로 연결되는 제1 전극과, 상기 제1 전극 아래에 유전체막이 형성된 부분에만 선택적으로 형성된 산화물 형태의 제2 전극이 적층된 하부전극을 구비하는 것을 특징으로 하는 강유전체 커패시터를 제공한다.According to an aspect of the present invention, there is provided a plasma display panel comprising: a capacitor upper electrode; A dielectric film formed under the upper electrode and formed of a ferroelectric material; A first electrode formed under the dielectric film and electrically connected to a source of the transistor through a metal wiring; and a second electrode formed in a layer of oxide-type selectively formed only on a portion where the dielectric film is formed under the first electrode, And a ferroelectric capacitor is provided.
본 발명의 바람직한 실시예에 따르면, 상기 제1 전극은 이리듐(Ir), 루테늄(Ru), 로듐(Rh), 또는 백금(Pt)으로 형성되고, 상기 제2 전극은 이리듐산화물(IrO2), 루테늄산화물(RuO2), 또는 로듐산화물(RhO2) 로 형성된다.According to a preferred embodiment of the present invention, the first electrode is formed of iridium (Ir), ruthenium (Ru), rhodium (Rh), or platinum (Pt), and the second electrode is formed of iridium oxide (IrO 2 ) Ruthenium oxide (RuO 2 ), or rhodium oxide (RhO 2 ).
상기 다른 과제를 달성하기 위하여 본 발명은, 반도체 기판 상의 소정영역에 선택적으로 산화물 전극을 형성하는 제1 단계; 산화물 전극이 상기 결과물 전면에 제1 금속을 증착한 다음 패터닝하여 제1 전극을 형성하는 제2 단계; 금속전극이 형성된 상기 결과물 상에 강유전물질과 금속을 차례로 적층한 다음 상기 산화물 전극이 형성된 부분에 한정되도록 패터닝하여 강유전체막 및 커패시터의 상부전극을 형성하는 제3 단계; 커패시터 상부전극이 형성된 상기 결과물 상에 제1 층간절연층을 형성하는 제4 단계; 상기 제1 층간절연층을 식각하여 상기 금속전극을 부분적으로 노출시키는 제1 콘택홀을 형성하는 제5 단계; 및 상기 제1 콘택홀을 통해 상기 금속전극과 접촉되는 제1 금속배선을 형성하는 제6 단계를 구비하는 것을 특징으로 하는 강유전체 커패시터 제조방법을 제공한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: a first step of selectively forming an oxide electrode in a predetermined region on a semiconductor substrate; A second step of depositing a first metal on the entire surface of the resultant oxide electrode and then patterning the first electrode to form a first electrode; A third step of forming a ferroelectric film and an upper electrode of the capacitor by patterning the ferroelectric material and the metal in this order on the resultant product having the metal electrode formed thereon, and then patterning the ferroelectric film and the capacitor so as to be confined to the portion where the oxide electrode is formed; A fourth step of forming a first interlayer insulating layer on the resultant structure in which the capacitor upper electrode is formed; Forming a first contact hole for partially exposing the metal electrode by etching the first interlayer insulating layer; And a sixth step of forming a first metal interconnection which is in contact with the metal electrode through the first contact hole.
본 발명의 바람직한 일 실시예에 따르면, 산화물 전극을 형성하는 상기 제1 단계는, 반도체 기판상에 제2 금속을 증착하여 금속층을 형성하는 단계; 상기 금속층 상에 상기 금속층의 소정영역을 노출시키는 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 이온주입마스크로 사용하고 산소(O2)를 이온주입하여, 상기 반도체 기판의 소정영역에 선택적으로 산화물을 형태의 전극을 형성하는 단계를 구비한다.According to a preferred embodiment of the present invention, the first step of forming the oxide electrode comprises: depositing a second metal on the semiconductor substrate to form a metal layer; Forming a photoresist pattern exposing a predetermined region of the metal layer on the metal layer; And implanting oxygen (O 2 ) using the photoresist pattern as an ion implantation mask to selectively form an oxide-type electrode in a predetermined region of the semiconductor substrate.
산화물 전극을 형성하는 상기 제1 단계는 또한, 반도체 기판상에 제2 금속을 증착하여 금속층을 형성하는 단계; 상기 금속층 상에 상기 금속층의 소정영역을 노출시키는 질화막 패턴을 형성하는 단계; 및 상기 질화막 패턴을 산화방지 마스크로 사용하고 상기 금속층을 국부적 산화(LOCOS)방법을 통해 산화시켜, 상기 반도체 기판의 소정영역에 선택적으로 산화물을 형태의 전극을 형성하는 단계를 구비할 수 있다.The first step of forming the oxide electrode may further include depositing a second metal on the semiconductor substrate to form a metal layer; Forming a nitride film pattern on the metal layer to expose a predetermined region of the metal layer; And oxidizing the metal layer using a local oxidation (LOCOS) method using the nitride film pattern as an oxidation-resistant mask to selectively form an oxide-type electrode in a predetermined region of the semiconductor substrate.
산화물 전극을 형성하는 상기 제1 단계는 또한, 반도체 기판상에 금속산화물을 증착하여 금속산화물층을 형성하는 단계; 상기 금속산화물층 상의 소정영역에 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 식각마스크로 사용하고 상기 금속산화물층을 식각하여, 상기 반도체 기판의 소정영역에 선택적으로 산화물을 형태의 전극을 형성하는 단계를 구비할 수 있다.The first step of forming the oxide electrode further includes depositing a metal oxide on the semiconductor substrate to form a metal oxide layer; Forming a photoresist pattern in a predetermined region on the metal oxide layer; And etching the metal oxide layer using the photoresist pattern as an etching mask to selectively form an oxide-type electrode in a predetermined region of the semiconductor substrate.
따라서, 강유전체막이 형성되는 부분에만 선택적으로 산화물전극이 형성되고 금속배선 아래에는 산화물전극이 존재하지 않으므로, 산소확산에 의해 금속배선 아래에 금속산화물이 형성되는 것이 방지되고 따라서, 하부전극과 금속배선 사이에 접촉저항이 증가하는 것이 방지된다.Therefore, since the oxide electrode is selectively formed only in the portion where the ferroelectric film is formed and the oxide electrode is not present under the metal wiring, the metal oxide is prevented from being formed under the metal wiring by the oxygen diffusion, It is possible to prevent the contact resistance from increasing.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 2 및 도 3은 본 발명의 제1 실시예에 의한 강유전체 커패시터 및 그 제조방법을 설명하기 위한 단면도들이다.2 and 3 are cross-sectional views illustrating a ferroelectric capacitor and a method of manufacturing the ferroelectric capacitor according to the first embodiment of the present invention.
도 2를 참조하면, 먼저 소자분리영역을 한정하기 위한 필드산화막(53)과 트랜지스터 등과 같은 소자(도시되지 않음)가 형성된 반도체 기판(51) 상에 제1 금속을 증착하여 금속층(55)을 형성하고, 그 위에 포토레지스트를 도포한 다음 사진식각공정을 통해 상기 금속층(55)의 소정영역을 노출시키는 포토레지스트 패턴(57)을 형성한다.Referring to FIG. 2, a metal layer 55 is formed by depositing a first metal on a semiconductor substrate 51 on which a field oxide film 53 and a transistor (not shown) for defining a device isolation region are formed. And a photoresist pattern 57 is formed by exposing a predetermined region of the metal layer 55 through a photolithography process.
계속해서, 상기 포토레지스트 패턴(57)을 이온주입 마스크로 사용하여 상기 금속층(55) 내에 산소이온을 주입함으로써, 상기 금속층의 노출된 부분을 선택적으로 산화시켜 산화물 전극(55')을 형성한 다음 상기 포토레지스트 패턴(57)을 제거한다.Subsequently, oxygen ions are implanted into the metal layer 55 using the photoresist pattern 57 as an ion implantation mask to selectively oxidize the exposed portion of the metal layer to form an oxide electrode 55 ' The photoresist pattern 57 is removed.
여기에서, 상기 금속층(55)은 이리듐(Ir), 루테늄(Ru), 로듐(Rh) 등과 같이 전도성 산화물을 형성할 수 있는 물질로 형성하는 것이 바람직하다.The metal layer 55 may be formed of a material capable of forming a conductive oxide such as iridium (Ir), ruthenium (Ru), rhodium (Rh), or the like.
도3을 참조하면, 제1 전극(55')이 형성된 상기 결과물 전면에, 제2 금속을 증착한 다음 패터닝하여 금속전극(59)을 형성함으로써, 상기 산화물전극(55')이 포함된 금속층(55)과 금속전극(59)이 적층된 커패시터 하부전극(61)을 형성한다.Referring to FIG. 3, a metal layer 59 'including the oxide electrode 55' is formed by depositing a second metal on the front surface of the resultant structure where the first electrode 55 ' 55 and the metal electrode 59 are stacked.
다음, 하부전극(61)이 형성된 결과물 상에 강유전물질 및 제2 금속을 증착한 다음 패터닝하여 강유전체막(63) 및 상부전극(65)을 형성하고, 그 결과물 전면에 절연물, 예컨대 산화물을 증착하여 제1 층간절연층(67)을 형성한다. 계속해서, 상기 제1 층간절연층(65)을 통상의 방법으로 식각하여 상기 금속전극(59)을 부분적으로 노출시키는 제1 콘택홀(h1)을 형성하고, 제1 콘택홀(h1)이 형성된 결과물 상에 상기 금속전극(59)을 트랜지스터의 소오스와 전기적으로 연결하기 위한 제1 금속배선(69)을 형성한다.Next, a ferroelectric material and a second metal are deposited on the resultant product on which the lower electrode 61 is formed, and then patterned to form a ferroelectric film 63 and an upper electrode 65. An insulating material such as an oxide is deposited on the entire surface of the resultant ferroelectric film 63 A first interlayer insulating layer 67 is formed. Subsequently, the first interlayer insulating layer 65 is etched by a conventional method to form a first contact hole h 1 partially exposing the metal electrode 59, and the first contact hole h 1 , A first metal interconnection 69 for electrically connecting the metal electrode 59 to the source of the transistor is formed on the resultant product.
계속해서, 제1 금속배선(69)이 형성된 결과물 전면에, 절연물, 예컨대 산화물을 증착하여 제2 층간절연층(71)을 형성하고, 이를 통상의 방법으로 패터닝하여 상기 상부전극(65)을 부분적으로 노출시키는 제2 콘택홀(h2)을 형성한다. 다음, 상기 제2 콘택홀(h2)을 통해 상기 상부전극(65)과 전기적으로 연결되는 제2 금속배선(73)을 형성한다.Subsequently, an insulating material such as an oxide is deposited on the entire surface of the resultant product on which the first metal interconnection 69 is formed to form the second interlayer insulating layer 71, and the upper electrode 65 is partially patterned A second contact hole h 2 is formed. Next, a second metal interconnection 73 electrically connected to the upper electrode 65 is formed through the second contact hole h 2 .
여기에서, 상기 제1 층간절연층(67) 및 제2 층간절연층(71)은 예컨대, 전자 사이클로트론 공진 화학 기상 증착(electro cyclotron resonance chemicall vapor deposition; ECR CVD) 장치를 이용하여, 비교적 저온에서 수소함량이 적은 산화막을 형성함으로써, 수소원자에 의한 강유전체막의 전기적 특성저하를 방지할 수 있다.The first interlayer insulating layer 67 and the second interlayer insulating layer 71 may be formed by using an electron cyclotron resonance chemical vapor deposition (ECR CVD) By forming an oxide film having a small content, it is possible to prevent a decrease in electrical characteristics of the ferroelectric film due to hydrogen atoms.
상기 본 발명의 제1 실시예에 따라 제조된 강유전체 커패시터는, 강유전체막(63)이 형성되는 부분에만 선택적 이온주입에 의해 산화물전극(55')이 형성되고 제1 금속배선(69) 아래에는 산화물전극이 존재하지 않게 된다. 따라서, 산소확산에 의해 제1 금속배선(69) 아래에 금속산화물이 형성되는 것이 방지되고, 하부전극(61)과 제1 금속배선(69) 사이에 접촉저항이 증가되는 것이 방지된다.In the ferroelectric capacitor manufactured according to the first embodiment of the present invention, the oxide electrode 55 'is formed by selective ion implantation only in the portion where the ferroelectric film 63 is formed, and the oxide electrode 55' The electrode is not present. Therefore, formation of metal oxide under the first metal interconnection 69 is prevented by oxygen diffusion, and contact resistance between the lower electrode 61 and the first metal interconnection 69 is prevented from increasing.
도 4 내지 도 6은 본 발명의 제2 실시예에 의한 강유전체 커패시터의 제조방법을 설명하기 위한 단면도들로서, 상기 도 2 및 도 3에서와 동일한 참조부호는 동일부재를 나타낸다. 본 발명의 제2 실시예는, 상기 산화물전극(55')을 국부적산화(LOCal Oxidation of Silicon) 방법에 의해 형성하는 것을 제외하고는 상기 제1 실시예와 동일하다.FIGS. 4 to 6 are cross-sectional views illustrating a method of manufacturing a ferroelectric capacitor according to a second embodiment of the present invention, wherein the same reference numerals as in FIGS. 2 and 3 denote the same members. The second embodiment of the present invention is the same as the first embodiment except that the oxide electrode 55 'is formed by the LOCal Oxidation of Silicon (OOC) method.
도 4를 참조하면, 반도체 기판(51) 상에 금속층(55)을 형성하는 단계까지 상기 제1 실시예와 동일하게 진행한 다음, 금속층(55) 상에 상기 금속층(55)의 소정영역을 노출시키는 질화막 패턴(56)을 형성한다.4, the process of forming the metal layer 55 on the semiconductor substrate 51 proceeds in the same manner as in the first embodiment. Then, a predetermined region of the metal layer 55 is exposed on the metal layer 55 A nitride film pattern 56 is formed.
여기에서, 상기 금속층(55)은 제1 실시예에서와 마찬가지로 이리듐(Ir), 루테늄(Ru), 로듐(Rh)과 같이 전도성 산화물을 형성할 수 있는 물질로 형성한다.The metal layer 55 is formed of a material capable of forming a conductive oxide such as iridium (Ir), ruthenium (Ru), and rhodium (Rh) as in the first embodiment.
도 5를 참조하면, 통상의 LOCOS 방법을 통하여 노출된 상기 금속층을 산화시켜, 산화물 전극(55')을 선택적으로 형성하고, 상기 질화막 패턴(56)을 제거한다.Referring to FIG. 5, the metal layer exposed through a conventional LOCOS process is oxidized to selectively form an oxide electrode 55 ', and the nitride film pattern 56 is removed.
도6을 참조하면, 선택적으로 산화물 전극(55')이 형성된 상기 결과물 상에, 금속전극(59)을 형성함으로써 산화물전극(55')을 포함하는 금속층(55)과 금속전극(59)이 적층된 커패시터 하부전극(61)을 형성하는 공정과, 이후의 공정들은 상기 제1 실시예와 동일하게 진행한다.6, a metal layer 55 including an oxide electrode 55 'and a metal electrode 59 are stacked by forming a metal electrode 59 on the resultant product selectively formed with an oxide electrode 55' The process of forming the lower electrode 61 of the capacitor and the subsequent processes proceed in the same manner as in the first embodiment.
상기와 같이 본 발명의 제2 실시예에 따르면, 강유전체막(63)이 형성되는 부분에만 국부적 산화 방법에 의해 산화물전극(55')이 선택적으로 형성되고, 제1 금속배선(69) 아래에는 산화물전극이 존재하지 않게 된다.As described above, according to the second embodiment of the present invention, the oxide electrode 55 'is selectively formed only by the local oxidation method at the portion where the ferroelectric film 63 is formed, and under the first metal wiring 69, The electrode is not present.
도 7 및 도 8은 본 발명의 제3 실시예에 의한 강유전체 커패시터의 제조방법을 설명하기 위한 단면도들로서, 상기 도 2 및 도 3에서와 동일한 참조부호는 동일부재를 나타낸다. 본 발명의 제3 실시예는, 금속층을 형성하는 대신 금속산화물층을 형성한 다음 이를 패터닝하여 소정영역에 한정되는 산화물전극(55')을 형성하는 것을 제외하고는 상기 제1 실시예와 동일하다.FIGS. 7 and 8 are cross-sectional views illustrating a method for fabricating a ferroelectric capacitor according to a third embodiment of the present invention, wherein the same reference numerals as in FIGS. 2 and 3 denote the same members. The third embodiment of the present invention is the same as the first embodiment except that a metal oxide layer is formed instead of forming a metal layer and then an oxide electrode 55 'defined in a predetermined region is formed by patterning the metal oxide layer .
도 7을 참조하면, 소자분리영역을 한정하기 위한 필드산화막(53)과 트랜지스터 등과 같은 소자(도시되지 않음)가 형성된 반도체 기판(51) 상에 전도성 산화물을 증착하여 금속산화물층을 형성한 다음, 통상의 방법을 통해 패터닝함으로써, 소정영역에 한정되는 산화물전극(55')을 형성한다. 여기에서, 상기 금속산화물로는 이리듐산화물(Ir), 루테늄산화물(Ru), 로듐산화물(Rh) 등이 사용될 수 있다.7, a metal oxide layer is formed by depositing a conductive oxide on a semiconductor substrate 51 on which a field oxide film 53 for defining an element isolation region and an element (not shown) such as a transistor is formed, And an oxide electrode 55 'defined in a predetermined region is formed by patterning by a usual method. As the metal oxide, iridium oxide (Ir), ruthenium oxide (Ru), rhodium oxide (Rh), or the like may be used.
다음, 산화물전극(55')이 형성된 결과물 상에, 금속전극(59)을 형성함으로써 산화물전극(55')과 금속전극(59)이 적층된 커패시터의 하부전극(61)을 형성하는 공정과, 이후의 공정들은 상기 제1 실시예와 동일하게 진행한다.Next, a step of forming a lower electrode 61 of a capacitor in which an oxide electrode 55 'and a metal electrode 59 are laminated by forming a metal electrode 59 on the resultant oxide electrode 55' The subsequent processes proceed in the same manner as in the first embodiment.
본 발명의 제3 실시예에 따르면, 금속산화물층을 형성한 다음 패터닝하여 소정영역에 한정되는 산화물전극(55')을 형성하므로써, 제1 금속배선(69) 아래에는 산화물전극이 존재하지 않도록 한다.According to the third embodiment of the present invention, an oxide electrode is formed under the first metal interconnection 69 by forming an oxide electrode 55 'defined in a predetermined region by forming a metal oxide layer and then patterning .
이상 본 발명을 상세히 설명하였으나, 본 발명은 이에 한정되지 않고 본 발명의 기술적 사상내에서 많은 변형이 가능하다.Although the present invention has been described in detail, the present invention is not limited thereto but many variations are possible within the technical scope of the present invention.
상술한 본 발명에 의한 강유전체 커패시터 및 제조방법에 따르면, 강유전체막이 형성되는 부분에만 선택적으로 산화물전극이 형성되고 금속배선 아래에는 산화물전극이 존재하지 않게 된다. 따라서, 강유전체막의 산소결핍에 의한 퍼티그 현상이 개선될 수 있으며, 뿐만 아니라, 산소확산에 의해 금속배선 아래에 금속산화물이 형성되는 것이 방지되고 하부전극과 금속배선 사이에 접촉저항이 증가하는 것이 방지된다.According to the ferroelectric capacitor and the manufacturing method of the present invention, the oxide electrode is selectively formed only in the portion where the ferroelectric film is formed, and the oxide electrode is not present under the metal wiring. Therefore, the putty phenomenon due to the oxygen deficiency of the ferroelectric film can be improved, and also the formation of the metal oxide under the metal wiring by the oxygen diffusion is prevented and the contact resistance between the lower electrode and the metal wiring is prevented from increasing do.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960080088A KR100207542B1 (en) | 1996-12-31 | 1996-12-31 | Ferroelectric capacitor and method of fabricating it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960080088A KR100207542B1 (en) | 1996-12-31 | 1996-12-31 | Ferroelectric capacitor and method of fabricating it |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980060722A true KR19980060722A (en) | 1998-10-07 |
| KR100207542B1 KR100207542B1 (en) | 1999-07-15 |
Family
ID=19493425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960080088A KR100207542B1 (en) | 1996-12-31 | 1996-12-31 | Ferroelectric capacitor and method of fabricating it |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100207542B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100427040B1 (en) * | 2001-09-14 | 2004-04-14 | 주식회사 하이닉스반도체 | Ferroelectric Random access memory and fabricating method of the same |
| KR100533991B1 (en) * | 1997-12-27 | 2006-05-16 | 주식회사 하이닉스반도체 | Manufacturing method of high dielectric capacitor of semiconductor device |
-
1996
- 1996-12-31 KR KR1019960080088A patent/KR100207542B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100533991B1 (en) * | 1997-12-27 | 2006-05-16 | 주식회사 하이닉스반도체 | Manufacturing method of high dielectric capacitor of semiconductor device |
| KR100427040B1 (en) * | 2001-09-14 | 2004-04-14 | 주식회사 하이닉스반도체 | Ferroelectric Random access memory and fabricating method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100207542B1 (en) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100492435B1 (en) | Sidewall capacitance structure and method | |
| JP4874456B2 (en) | Triple metal wiring One transistor / one capacitor and manufacturing method thereof | |
| KR100239417B1 (en) | Capacitor of semiconductor device amd manufacturing method thereof | |
| US20020045311A1 (en) | Ferroelectric memory and method for manufacturing the same | |
| JP2001044376A (en) | Semiconductor device and manufacture thereof | |
| KR19980087544A (en) | Semiconductor device having metal-insulator-metal capacitor and method of manufacturing the same | |
| US20060183252A1 (en) | Ferroelectric memory devices | |
| US5742472A (en) | Stacked capacitors for integrated circuit devices and related methods | |
| US6498094B2 (en) | Method for providing a contact hole formed in an insulating film | |
| JPH10173154A (en) | Capacitor of semiconductor storage device and its manufacturing method | |
| US7173301B2 (en) | Ferroelectric memory device with merged-top-plate structure and method for fabricating the same | |
| GB2368972A (en) | Semiconductor memory device having plug contacted to capacitor electrode | |
| JP2000269454A (en) | Capacitor structure of semiconductor device and its manufacture | |
| US6911362B2 (en) | Methods for forming electronic devices including capacitor structures | |
| KR100471730B1 (en) | Method for production of a capacitor electrode with a barrier structure | |
| US6429088B1 (en) | Method of fabricating improved capacitors with pinhole repair consideration when oxide conductors are used | |
| US20010012659A1 (en) | Method of manufacturing semiconductor device having capacitor | |
| KR100326494B1 (en) | Process for producing barrier-free semiconductor storage assemblies | |
| KR100207542B1 (en) | Ferroelectric capacitor and method of fabricating it | |
| KR20000023170A (en) | Capacitor arranged on a supporting frame in a semiconductor arrangement and method for producing the same | |
| JP3830652B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100255660B1 (en) | Method for etching ir electrode | |
| KR20020006364A (en) | Method for fabricating capacitor having high dielectric constant using double etch mask layer in semiconductor device | |
| KR100468708B1 (en) | Method for forming ferroelectric capacitor and ferroelectric capacitor thereof | |
| KR100432787B1 (en) | Method of manufacturing a feroelectric device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100315 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |