KR19980054667A - I / O bus connection device in high speed medium computer - Google Patents
I / O bus connection device in high speed medium computer Download PDFInfo
- Publication number
- KR19980054667A KR19980054667A KR1019960073833A KR19960073833A KR19980054667A KR 19980054667 A KR19980054667 A KR 19980054667A KR 1019960073833 A KR1019960073833 A KR 1019960073833A KR 19960073833 A KR19960073833 A KR 19960073833A KR 19980054667 A KR19980054667 A KR 19980054667A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- bus
- output
- backplane
- signal line
- Prior art date
Links
Abstract
본 발명은 시험 컨텍터가 구비되고 종단저항이 부가되어 신호선을 안정되게 접속함과 아울러 입출력 버스 시험을 용이하게 하는 입출력버스 접속장치에 관한 것이다.The present invention relates to an input / output bus connecting apparatus provided with a test connector, a terminal resistor is added to stably connect signal lines, and to facilitate input / output bus testing.
이러한 본 발명의 접속장치는 상기 마이크로 스트립 케이블을 접속하기 위한 마이크로 스트립 컨넥터(41a,41b)와; 상기 마이크로 스트립 선로를 통해 연결되는 시스템측 신호선을 종단시키기 위한 종단저항수단(42); 상기 종단저항수단을 통해 시스템측 신호선과 입출력측 신호선을 접속하기 위한 인덕터/커패시터(L/C)부(43); 상기 인덕터 커패시터부(43)를 통해 연결되는 신호선들의 시험을 위한 접속을 제공하는 시험 컨넥터(44a,44b); 및 상기 시스템측 신호선을 상기 입출력 백플레인에 접속하기 위한 입출력 버스 컨넥터(45)로 구성된다.Such a connecting device of the present invention includes a micro strip connector (41a, 41b) for connecting the micro strip cable; Terminating resistor means (42) for terminating a system side signal line connected through said microstrip line; An inductor / capacitor (L / C) unit 43 for connecting the system side signal line and the input / output side signal line through the termination resistor means; Test connectors (44a, 44b) for providing a connection for testing of signal lines connected through said inductor capacitor section (43); And an input / output bus connector 45 for connecting the system side signal line to the input / output backplane.
따라서 로직 어네라이져 등과 같은 시험장치를 시험 컨넥터에 바로 접속하여 한꺼번에 다수의 신호선들을 시험할 수 있으므로 시험시간이 절약되는 효과가 있다.Therefore, it is possible to test a plurality of signal lines at once by directly connecting a test device such as a logic analyser to the test connector, thereby saving test time.
Description
본 발명은 고속 중형 컴퓨터에서 시스템상의 버스와 입출력 버스를 연결하는 접속장치에 관한 것으로, 특히 시험 컨텍터가 구비되고 종단저항이 부가되어 신호선을 안정되게 접속함과 아울러 입출력 버스 시험을 용이하게 하는 입출력버스 접속장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a connection device for connecting a bus and an input / output bus on a system in a high speed medium computer. In particular, a test connector is provided and an end resistor is added to stably connect signal lines and to facilitate input / output bus testing. It relates to a bus connection device.
일반적으로 중대형 컴퓨터시스템은 처리능력을 향상시키기 위하여 다수의 프로세서를 채택한 멀티 프로세서 시스템으로 구현되는데, 멀티 프로세서 시스템은 공통의 시스템 버스에 다수개의 프로세서 보드와, 메모리 보드, 입출력 보드가 연결되어 데이타를 교환하도록 구성되어 있다.In general, medium and large computer systems are implemented as a multiprocessor system employing multiple processors to improve processing power. A multiprocessor system exchanges data by connecting multiple processor boards, memory boards, and input / output boards to a common system bus. It is configured to.
즉, 멀티 프로세서 시스템은 시스템보드들간의 정보전달의 통로가 되는 시스템버스와 외부의 입출력 디바이스를 연결하기 위한 입출력버스가 분리되어 있고, 각 버스는 전용버스 혹은 표준버스로 되어 있다.In other words, in the multi-processor system, the system bus, which is a passage for information transfer between system boards, and the I / O bus for connecting external I / O devices are separated, and each bus is a dedicated bus or a standard bus.
예컨대, 주전산기 3시스템은 도 1에 도시된 바와 같이 시스템 버스로서 전용버스인 HIFI+ 버스가 채용되었고, 입출력 버스로서는 산업체의 표준버스인 SCSI버스와 VME버스를 지원하고 있다.For example, as shown in Fig. 1, the main computer 3 system employs a HIFI + bus, which is a dedicated bus, as a system bus, and supports a SCSI bus and a VME bus, which are industry standard buses, as input / output buses.
이와 같이 시스템 버스와 입출력 버스가 구분된 경우에 양 버스를 연결해주기 위한 신호접속 수단이 요구되는데, 종래에는 HIFI+버스와 VME버스를 연결하기 위하여 도 2에 도시된 바와 같이, 입출력보드(IOP)에서 HIFI+ 백플레인 버스의 신호선들을 케이블을 이용하여 바로 VME버스의 신호선에 연결하였다.As such, when a system bus and an input / output bus are divided, signal connection means for connecting both buses is required. In the related art, in order to connect a HIFI + bus and a VME bus, as shown in FIG. The signal lines on the HIFI + backplane bus were connected directly to the signal lines on the VME bus using cables.
따라서 이 신호선들을 시험하기 위해서 종래에는 각 신호선을 오실로스코프로 연결하여 일일이 체크하였기 때문에 시험이 복잡하고, 시스템측의 신호선과 분리가 불완전하여 신호특성이 불안해지는 문제점이 있다.Therefore, in order to test these signal lines, conventionally, since each signal line is connected to an oscilloscope and checked individually, the test is complicated, and the signal characteristics of the signal line are incompletely separated from the signal line on the system side.
이에 본 발명은 상기와 같은 문제점을 해소하기 위하여 시스템측의 버스와 입출력버스를 연결함에 있어서 시험이 용이하도록 시험 컨넥터가 PCB상에 부착된 입출력 버스 접속장치를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide an input / output bus connection device in which a test connector is attached on a PCB to facilitate the test in connecting the bus and the input / output bus of the system side to solve the above problems.
상기와 같은 목적을 달성하기 위하여 본 발명의 장치는, 시스템버스를 지원하는 보드들이 시스템 백플레인에 실장되고 입출력버스를 지원하는 보드들이 입출력 백플레인에 실장되며, 상기 시스템 백플레인과 입출력 백플레인을 시스템 백플레인에 실장되는 입출력보드를 통해 접속하되 상기 시스템 백플레인과 입출력 백플레인을 마이크로 스트립 케이블을 통해 연결하도록 된 컴퓨터시스템에 있어서, 상기 마이크로 스트립 케이블을 접속하기 위한 마이크로 스트립 컨넥터와; 상기 마이크로 스트립선로를 통해 연결되는 시스템측 신호선을 종단시키기 위한 종단저항수단; 상기 종단저항을 통해 시스템측신호선과 입출력측 신호선을 접속하기 위한 인덕터/커패시터부; 상기 인덕터 커패시터부를 통해 연결되는 신호선들의 시험을 위한 접속을 제공하는 시험 컨넥터; 및 상기 시스템측 신호선을 입출력 백플레인에 접속하기 위한 입출력 버스 컨넥터로 구성된 것을 특징으로 한다.In order to achieve the above object, in the apparatus of the present invention, boards supporting the system bus are mounted on the system backplane, boards supporting the input / output bus are mounted on the input / output backplane, and the system backplane and the input / output backplane are mounted on the system backplane. A computer system configured to be connected through an input / output board, the system backplane and an input / output backplane connected through a microstrip cable, comprising: a microstrip connector for connecting the microstrip cable; Terminating resistor means for terminating a system side signal line connected through said microstrip line; An inductor / capacitor unit for connecting a system side signal line and an input / output side signal line through the termination resistor; A test connector providing a connection for testing signal lines connected through said inductor capacitor section; And an input / output bus connector for connecting the system side signal line to the input / output backplane.
도 1은 본 발명이 적용되는 주전산기 3의 개략 구성을 도시한 구성도,1 is a block diagram showing a schematic configuration of a main computer 3 to which the present invention is applied;
도 2는 도 1에 도시된 입출력보드에서 SCSI버스와 VME버스가 접속되는 것을 도시한 개략도,FIG. 2 is a schematic diagram illustrating that a SCSI bus and a VME bus are connected to each other in the input / output board shown in FIG. 1;
도 3은 도 2에 도시된 시스템버스와 VME버스간의 접속을 설명하기 위하여 도시한 도면,3 is a view illustrating a connection between a system bus and a VME bus shown in FIG. 2;
도 4는 본 발명에 따라 시스템버스와 VME버스를 접속하는 장치를 도시한 블록도,4 is a block diagram showing an apparatus for connecting a system bus and a VME bus according to the present invention;
도 5는 도 4에 도시된 L/C부에서 하나의 신호선의 회로도이다.FIG. 5 is a circuit diagram of one signal line in the L / C unit shown in FIG.
*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10: HIFI+버스12: 프로세서보드(MPU)10: HIFI + Bus 12: Processor Board (MPU)
14: 메모리보드(MEM)16: 입출력보드(IOP)14: memory board (MEM) 16: input / output board (IOP)
18: SCSI버스19: VME버스18: SCSI bus 19: VME bus
20: HIFI+버스 백플레인22a,b: 마이크로 스트립 케이블20: HIFI + bus backplane 22a, b: microstrip cable
24: VME 백플레인17: I/O 확장보드24: VME Backplane 17: I / O Expansion Board
23: SCSI케이블40: PCB23: SCSI cable 40: PCB
41a,41b: 마이크로 스트립 컨넥터42: 종단저항부41a, 41b: micro strip connector 42: termination resistor
43: L/C부44a,44b:시험 컨텍터부43: L / C section 44a, 44b: Test contact section
45: VME버스 컨넥터부45: VME bus connector
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
먼저, 본 발명이 적용되기에 적합한 주전산기 3 시스템은 도 1에 도시된 바와 같이, 시스템 버스(10)에 연결된 다수의 프로세서보드(MPU:12)와 공통의 메모리보드(MEM:14), 입출력보드(IOP:16)로 구성되고, 입출력보드(IOP:16)는 SCSI버스(18)와 VME버스(19)를 지원하도록 되어 있다.First, the main computer 3 system suitable for the present invention is applied to a plurality of processor boards (MPU: 12) and a common memory board (MEM: 14), input / output boards connected to the system bus 10, as shown in FIG. (IOP: 16), and the input / output board (IOP: 16) supports the SCSI bus 18 and the VME bus 19.
그리고 도면에는 도시되지 않았으나 입출력 디바이스들은 입출력보드(16)에 입출력 버스( 예컨대, SCSI버스 혹은 VME버스)를 통해 접속된다.Although not shown in the drawing, the input / output devices are connected to the input / output board 16 through an input / output bus (eg, a SCSI bus or a VME bus).
이때, 주전산기 3의 시스템 버스(10)는 정보전달의 통로가 되는 백플레인 버스로서 주전산기 II의 시스템 버스인 HiPi버스를 개량한 HiPi+버스이고, 프로세서보드(12)는 팬티엄 프로세서 및 캐쉬 메모리가 구비되며 운영체재 및 사용자의 프로그램을 수행하는 주 보드로서 공유 버스상에 10개의 보드까지 확장이 가능한 밀결합 다중 프로세서이고, 메모리 보드(14)는 운영체제 및 사용자의 프로그램 및 데이타를 저장하는 보드로서 16M 비트의 DRAM을 기반으로 256M의 기억용량을 보드당 가질 수 있고, 공유버스상에 최대 8장까지 실장할 수 있다.At this time, the system bus 10 of the main computer 3 is a HiPi + bus which is an improvement of the HiPi bus, which is a system bus of the main computer II, as a backplane bus that serves as an information transmission path, and the processor board 12 includes a Pentium processor and a cache memory. The main board that runs the operating system and the user's programs. It is a tightly coupled multiple processor that can be extended up to 10 boards on the shared bus. The memory board 14 is a board that stores programs and data of the operating system and the user. Based on DRAM, it can have 256M of memory per board, and up to eight cards can be mounted on a shared bus.
또한, 입출력보드(16)는 디스크와 테이프등과 같은 대용량의 디바이스와 주기억장치 사이의 데이터 전송을 효율적으로 처리하기 위한 프로세싱과 통로역할을 담당하는 보드로서, 블록 입출력 디바이스의 제어를 위한 디바이스를 저장하기 위한 롬 및 로칼 램을 구비하며 전송데이타를 임시 저장하기 위한 대용량의 버퍼도 가지고 있다. 따라서 블록 입출력디바이스를 위한 복수개의 SCSI-2버스 인터페이스를 제공함과 아울러 콘솔, 터미날, 프린터등의 문자 입출력처리 디바이스와, LAN, WAN, ISDN등의 통신 디바이스 연결을 위하여 VME 버스 인터페이스를 제공한다. 여기서 VME 버스에 연결될 수 있는 문자입출력 및 통신 디바이스는 이더넷 제어기, FDDI 제어기, 터미날 제어기, X.25 제어기, ISDN 제어기등이다.In addition, the input / output board 16 is a board that is responsible for processing and passage role for efficiently processing data transfer between a large-capacity device such as a disk and a tape and a main memory, and stores a device for controlling a block input / output device. It has ROM and local RAM for the purpose and also has a large buffer to temporarily store the transmission data. Therefore, it provides a plurality of SCSI-2 bus interfaces for block I / O devices as well as a VME bus interface for connecting character input / output processing devices such as consoles, terminals, printers, and communication devices such as LAN, WAN, and ISDN. The character I / O and communication devices that can be connected to the VME bus here are Ethernet controllers, FDDI controllers, terminal controllers, X.25 controllers, ISDN controllers, and the like.
한편, 시스템버스와 입출력버스를 연결하기 위한 입출력보드(16)의 구성은 도 2에 도시된 바와 같이, 입출력보드(16)가 시스템 버스의 백플레인(20)상의 전면에 실장되고, 백플레인(20)상의 후면에 입출력 확장보드(17)가 장착되어 입출력버스의 접속을 위한 컨넥터를 제공한다. 따라서 SCSI버스의 디바이스들(26)은 SCSI 케이블(23)을 통해 데이지 체인 방식으로 입출력 확장보드(17)에 연결되며, VME버스는 VME백플레인(24)이 마이크로 스트립 케이블(22a,22b)을 통해 입출력확장보드(17)에 연결되게 된다.On the other hand, the configuration of the input / output board 16 for connecting the system bus and the input / output bus, as shown in Figure 2, the input / output board 16 is mounted on the front surface of the backplane 20 of the system bus, the backplane 20 An input / output expansion board 17 is mounted on the rear of the upper part to provide a connector for connection of the input / output bus. Therefore, devices 26 on the SCSI bus are connected to the input / output expansion board 17 in a daisy chain manner via the SCSI cable 23, and the VME bus is connected to the VME backplane 24 through the micro strip cables 22a and 22b. It is connected to the input / output expansion board 17.
즉, VME버스를 지원하는 입출력 디바이스들은 VME 백플레인상의 슬롯에 실장되고, VME 백플레인(24)은 도 3에 도시된 바와 같이, 시스템 버스의 백플레인(20)에 2개의 마이크로 스트립 케이블(22a,22b)을 통해 연결된다.In other words, input / output devices supporting the VME bus are mounted in slots on the VME backplane, and the VME backplane 24 is shown in FIG. 3, with two microstrip cables 22a and 22b on the backplane 20 of the system bus. Is connected through.
그런대 본 발명에서는 마이크로 스트립 케이블(22a,22b)을 통해 VME 백플레인(24)을 시스템 버스측에 연결함에 있어 도 4에 도시된 바와 같이, 별도의 PCB(40)상에 구현된 입출력버스 접속장치를 사용한다.However, in the present invention, in connecting the VME backplane 24 to the system bus side through the micro strip cables 22a and 22b, as shown in FIG. 4, an input / output bus connection device implemented on a separate PCB 40 is provided. use.
본 발명에 따른 입출력버스 접속장치는 도 4에 도시된 바와 같이, 2개의 마이크로 스트립 컨넥터(41a,41b)와, 종단저항부(42), 인덕터/커패시터(L/C)부, 2개의 시험 컨넥터(44a,44b), VME버스 컨넥터(45)로 구성되어 시스템측의 신호선을 종단시킴과 아울러 시험 컨넥터(44a,44b)를 항시적으로 제공하여 시험을 용이하게 한다.As shown in FIG. 4, the input / output bus connection device according to the present invention includes two micro strip connectors 41a and 41b, a terminating resistor portion 42, an inductor / capacitor (L / C) portion, and two test connectors. (44a, 44b) and VME bus connector 45 to terminate the signal line on the system side, and to provide a test connector (44a, 44b) at all times to facilitate the test.
도 4를 참조하면, 마이크로 스트립 컨넥터(41a,41b)에는 도 2 및 도 3에 도시된 바와 같이 마이크로 스트립 케이블(22a,22b)이 연결되어 시스템측의 신호선을 VME버스측과 연결시킨다. 그리고 종단저항부(42)는 시스템측의 신호선을 종단시켜 신호를 안정화시킨다.Referring to FIG. 4, as shown in FIGS. 2 and 3, the micro strip connectors 41 a and 41 b are connected to the micro strip cables 22 a and 22 b to connect the signal line of the system side to the VME bus side. The terminating resistor section 42 then terminates the signal line on the system side to stabilize the signal.
이때 마이크로 스트립 케이블(22a)을 통해 연결되는 신호선 46은 어드레스선(A0∼A21)이고, 47은 데이터선(D19∼D31)이며, 48은 제어신호선(/IRQ1∼/IRQ7, AM4, /IACKOUT, /IACKIN, /IACK, /AS, /DTACK)이다.At this time, the signal lines 46 connected through the micro strip cable 22a are address lines A0 to A21, 47 are data lines D19 to D31, and 48 are control signal lines (/ IRQ1 to / IRQ7, AM4, / IACKOUT, / IACKIN, / IACK, / AS, / DTACK).
또한 마이크로 스트립 케이블(22b)을 통해 연결되는 신호선 49는 어드레스선(A22∼A31)이고, 50은 데이터선(D0∼D18)이며, 51은 제어신호선(/BERR, /SYSRESET, /LWORD, AMS, /BBSY, /BCLR, /BG0IN∼/BG3IN, /BG0OUT∼/BG3OUT, /BR0∼/BR3, /SYSFAIL, /WRITE, /DS0, /DS1, SYSCLK)이다.In addition, the signal lines 49 connected through the micro strip cable 22b are address lines A22 to A31, 50 are data lines D0 to D18, and 51 are control signal lines (/ BERR, / SYSRESET, / LWORD, AMS, / BBSY, / BCLR, / BG0IN-/ BG3IN, / BG0OUT-/ BG3OUT, / BR0-/ BR3, / SYSFAIL, / WRITE, / DS0, / DS1, SYSCLK).
L/C부(43)는 도 5에 도시된 바와 같이, T회로망으로 연결된 인덕터(L1,L2)와 커패시터(C)가 각각의 신호선을 접속하여 시스템 버스측의 신호와 VME버스측의 신호를 안정되게 접속한다.As shown in FIG. 5, the L / C unit 43 connects the signal lines of the inductors L1 and L2 and the capacitor C connected to the T network to connect the signal on the system bus side and the signal on the VME bus side. Connect stably.
그리고 시험 컨넥터부(44a,44b)는 로직 어네라이져 등을 접속하기 용이하도록 50핀의 컨넥터 2개로 이루어져 한꺼번에 신호선들을 시험할 수 있게 한다. VME버스 컨넥터(45)는 96핀 DIN 컨넥터로 구현되어 입출력 접속장치를 VME 백플레인(24)에 연결한다.In addition, the test connector parts 44a and 44b are made of two 50-pin connectors so as to easily connect a logic analyser or the like to test the signal lines at once. The VME bus connector 45 is implemented as a 96-pin DIN connector to connect the input / output connector to the VME backplane 24.
이와 같이, 본 발명에 따른 입출력버스 접속장치는 VME버스 신호선을 체크하기 용이 하도록 시스템측의 신호선과 입출력측의 신호선이 분리되어 있어 양측의 신호를 안정화시킬 수 있고, 로직 어네라이져 등과 같은 시험장치를 시험 컨넥터에 바로 접속하여 한꺼번에 다수의 신호선들을 시험할 수 있으므로 시험시간이 절약되는 효과가 있다.As described above, the input / output bus connection device according to the present invention is separated from the signal line on the system side and the signal line on the input / output side so that the VME bus signal lines can be easily checked, thereby stabilizing signals on both sides, and providing a test apparatus such as a logic analyzer. By directly connecting to the test connector, it is possible to test a plurality of signal lines at the same time, thereby saving test time.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960073833A KR100195069B1 (en) | 1996-12-27 | 1996-12-27 | I / O bus connection device in high speed medium computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960073833A KR100195069B1 (en) | 1996-12-27 | 1996-12-27 | I / O bus connection device in high speed medium computer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980054667A true KR19980054667A (en) | 1998-09-25 |
| KR100195069B1 KR100195069B1 (en) | 1999-06-15 |
Family
ID=66382050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960073833A KR100195069B1 (en) | 1996-12-27 | 1996-12-27 | I / O bus connection device in high speed medium computer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100195069B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100350676B1 (en) * | 2000-10-20 | 2002-08-28 | 삼성전자 주식회사 | Scsi backplane board |
-
1996
- 1996-12-27 KR KR1019960073833A patent/KR100195069B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100350676B1 (en) * | 2000-10-20 | 2002-08-28 | 삼성전자 주식회사 | Scsi backplane board |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100195069B1 (en) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6317352B1 (en) | Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules | |
| US5852725A (en) | PCI/ISA bus single board computer card/CPU card and backplane using eisa bus connectors and eisa bus slots | |
| US6202110B1 (en) | Memory cards with symmetrical pinout for back-to-back mounting in computer system | |
| US6625687B1 (en) | Memory module employing a junction circuit for point-to-point connection isolation, voltage translation, data synchronization, and multiplexing/demultiplexing | |
| US4084869A (en) | Interconnector for integrated circuit package | |
| US6629181B1 (en) | Incremental bus structure for modular electronic equipment | |
| US6081863A (en) | Method and system for supporting multiple peripheral component interconnect PCI buses by a single PCI host bridge within a computer system | |
| KR100538916B1 (en) | Signaling improvement using extended transmission lines on high speed dimms | |
| KR970701885A (en) | MODULAR ARCHITECTURE FOR HIGH BANDWIDTH COMPUTERS | |
| JPH10502753A (en) | Primary bus processing element with multifunctional interconnection to secondary bus | |
| EP0834816A3 (en) | Microprocessor architecture capable of supporting multiple heterogenous processors | |
| US6504725B1 (en) | Topology for PCI bus riser card system | |
| US6608761B2 (en) | Multiple processor cards accessing common peripherals via transparent and non-transparent bridges | |
| US5967796A (en) | PCI bus cable interface | |
| KR100195069B1 (en) | I / O bus connection device in high speed medium computer | |
| US5987546A (en) | Multiple long bus architecture having a non-terminal termination arrangement | |
| US6130475A (en) | Clock distribution system for synchronous circuit assemblies | |
| CN211506475U (en) | Connecting device of OCP network card mutil-host | |
| KR100539237B1 (en) | Termination providing apparatus and memory system using the same | |
| US6081862A (en) | Switching system for optimization of signal reflection | |
| CN216626199U (en) | Circuit board | |
| KR940022287A (en) | Multiple Bus Interface Units | |
| JP3034700U (en) | Expansion bus support system for computer | |
| US6377469B1 (en) | Housing having a back panel with conductive interconnects | |
| JPH01309113A (en) | Bus constitution system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |