KR19980042709A - Coated Deposition Chamber Devices - Google Patents

Coated Deposition Chamber Devices Download PDF

Info

Publication number
KR19980042709A
KR19980042709A KR1019970062551A KR19970062551A KR19980042709A KR 19980042709 A KR19980042709 A KR 19980042709A KR 1019970062551 A KR1019970062551 A KR 1019970062551A KR 19970062551 A KR19970062551 A KR 19970062551A KR 19980042709 A KR19980042709 A KR 19980042709A
Authority
KR
South Korea
Prior art keywords
coating
target
deposition
particulate
grain structure
Prior art date
Application number
KR1019970062551A
Other languages
Korean (ko)
Inventor
페이준 딩
공다 야오
Original Assignee
조셉제이.스위니
어플라이드머티어리얼스,인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉제이.스위니, 어플라이드머티어리얼스,인코포레이티드 filed Critical 조셉제이.스위니
Publication of KR19980042709A publication Critical patent/KR19980042709A/en

Links

Landscapes

  • Physical Vapour Deposition (AREA)

Abstract

코팅은 반도체 소자 제조 장치, 특히 증착 챔버내의 표면에 부가된다. 상기 코팅의 특성은 그 위에 증착되는 층의 접착성을 증진시키고, 장치 표면과 증착된 층 사이의 스트레스를 감소시킨다. 그러므로 상기 코팅은 증착된 층이 증착 장치에서 피일링 오프되어 기판을 오염시키는 가능성을 감소시킨다. 한 특징에서, 상기 장치 표면은 상기 코팅의 적용 이전에 거칠게 된다.The coating is added to the surface of the semiconductor device manufacturing apparatus, in particular the deposition chamber. The nature of the coating enhances the adhesion of the layer deposited thereon and reduces the stress between the device surface and the deposited layer. Therefore, the coating reduces the likelihood that the deposited layer will seal off in the deposition apparatus and contaminate the substrate. In one feature, the device surface is roughened prior to application of the coating.

Description

코팅된 증착 챔버 장치Coated Deposition Chamber Devices

본 발명은 반도체 소자 제조를 위한 장치 및 방법에 관한 것으로서, 특히 홀 트렌치 또는 상부 표면내의 계단을 가지는 기판 상에 등각적으로 기판 표면을 커버하고 홀, 트렌치와 계단(예를 들면, 표면 형태)의 베이스와 측벽, 및 전체 기판 표면을 따라 실질적으로 균일한 두께를 나타내는 재료 층을 스퍼터링 증착하는 것에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to an apparatus and method for manufacturing a semiconductor device, in particular covering a substrate surface conformally on a substrate having a hole trench or a step within the top surface, And sputter deposition of material layers exhibiting a substantially uniform thickness along the base and sidewalls, and the entire substrate surface.

스퍼터링은 반도체 기판 상에 재료 층을 증착하는 하나의 공지된 방법이다. 전형적 스퍼터링 장치는 타겟과 진공 챔버내에 밀봉된 기판 지지용 페데스탈을 포함한다. 상기 타겟은 전형적으로 챔버의 상부에 부착되지만, 전기적으로 챔버 벽으로부터 절연된다. 전압원은 챔버의 벽에 대하여 음전압으로 타겟을 유지하고, 진공 챔버에 포함된 가스를 플라즈마로 여기하는 차동 전압을 형성한다. 플라즈마 이온이 발생되고 플라즈마 이온 운동량이 타겟 원자에 전가되는 타겟을 향하게 되고, 타겟 원자가 배출(스퍼터링)될 수 있도록 한다. 스퍼터링된 타겟 원자는 기판 상에 증착되고, 그결과 박막을 형성한다. 바람직하게, 상기 박막은 실질적으로 균일한 두께로 이루어져야 한다.Sputtering is one known method for depositing a layer of material on a semiconductor substrate. Typical sputtering devices include a target and a pedestal for supporting a substrate sealed in a vacuum chamber. The target is typically attached to the top of the chamber but is electrically insulated from the chamber wall. The voltage source maintains the target at a negative voltage against the wall of the chamber and forms a differential voltage that excites the gas contained in the vacuum chamber into the plasma. Plasma ions are generated and the plasma ion momentum is directed to the target which is imparted to the target atoms, allowing the target atoms to be discharged (sputtered). Sputtered target atoms are deposited on the substrate, resulting in a thin film. Preferably, the thin film should be of substantially uniform thickness.

이상적으로, 상기 증착된 막의 두께는 표면 형태(이를테면 트렌치, 홀, 비아 또는 다른 개구부)의 베이스와 측벽, 및 전체 기판 표면(또한 필드로서 공지된)을 따라 실질적으로 균일한 두께를 나타내야 한다.Ideally, the thickness of the deposited film should exhibit a substantially uniform thickness along the base and sidewalls of the surface form (such as trenches, holes, vias or other openings) and the entire substrate surface (also known as the field).

균일한 두께의 막을 제공하는 능력의 한가지 한계는 스퍼터링 고유의 기하학적 제한에 있다. 표면 형태가 전형적으로 기판의 표면 내부로 연장하기 때문에(예를 들면, 유전체층내의 비아), 인접한 필드 표면은 특징적 표면을 가리거나 차단하여 필드에서보다 특징적 표면상에서의 더 두꺼운 증착을 초래한다. 실질적으로 기판에 직각이 아닌 경로로 이동하는 타겟 원자는 상기 필드에 증착되고 상기 형태의 베이스 또는 하부 측벽에는 증착되지 않는다.One limitation of the ability to provide films of uniform thickness lies in the spherical inherent geometric limitations. Because the surface morphology typically extends into the surface of the substrate (eg, vias in the dielectric layer), adjacent field surfaces hide or block the characteristic surface resulting in thicker deposition on the characteristic surface than in the field. Target atoms that travel in a path substantially non-perpendicular to the substrate are deposited in the field and not in the base or bottom sidewalls of the shape.

표면 형태, 이를테면 비아의 베이스 상에서 막 층의 두께를 증가하기 위하여, 하나 이상의 미립자 차폐 장치(이를테면 플레이트 또는 시준기)가 타겟과 기판 사이에 사용될 수 있다. 차폐 장치는 기판의 상부 표면에 수직이 아닌 경로로 이동하는 타겟 미립자를 차단하도록 디자인된다. 수직이 아닌 경로로 이동하는 미립자는 미립자 차폐 장치의 표면에 충돌하여 증착한다. 기판에 수직으로 이동하는 대부분의 미립자는 미립자 차폐 장치를 통과하고, 두꺼운 막 층을 상기 형태의 베이스에 형성한다. 부가적 차폐 장치는 타겟과 기판 사이에 배치된 튜브, 또는 다수의 내포된 얇은 벽으로 싸인 튜브이며, 상기 튜브의 직경은 형태 직경보다 더 크다. 상기 튜브는 타겟의 한 에지로부터의 미립자가 정반대로 마주보게 배치된 기판 부분에 도달하지 못하도록 하고, 그결과 효과적으로 기판의 특정 영역에 증착 재료를 제공하는 타겟 상의 구역을 형성한다. 타겟과 기판에 마주보게 적당히 크기 순으로 배열하여 배치함으로써, 더욱 균일한 두께의 증착 층이 얻어질 것이다. 스퍼터링이 지속할 때, 미립자 차폐 장치의 표면 상에 증착된 미립자는 피일링 오프될 수 있고, 기판에 떨어져 기판을 오염시킬 수 있다. 미립자가 차폐 장치의 어떤 부분에서도 피일링 오프될 수 있더라도, 차폐 장치의 하부에 증착되는 타겟 미립자가 차폐 장치에 충격을 주는 상대적으로 낮은 에너지에 기인하여 특히 피일링 오프되는 것 같다.One or more particulate shielding devices (such as plates or collimators) can be used between the target and the substrate to increase the surface morphology, such as the thickness of the film layer on the base of the vias. The shielding device is designed to block target particulates traveling in a path that is not perpendicular to the top surface of the substrate. Particles traveling in a non-vertical path impinge on the surface of the particle shield and deposit. Most of the particulate moving vertically to the substrate passes through the particulate shield and forms a thick film layer in the base of this type. The additional shielding device is a tube disposed between the target and the substrate, or a tube enclosed with a plurality of embedded thin walls, the diameter of which is larger than the shape diameter. The tube prevents particulates from one edge of the target from reaching the oppositely disposed portion of the substrate, thereby forming an area on the target that effectively provides a deposition material to a particular area of the substrate. By arranging and arranging them in a suitable order in order to face the target and the substrate, a more uniform thickness of deposition layer will be obtained. As sputtering continues, the particulates deposited on the surface of the particulate shielding device may be peeled off and may fall onto the substrate and contaminate the substrate. Although the particulates may be peeled off at any part of the shielding device, the target particulates deposited below the shielding device are particularly likely to be turned off due to the relatively low energy impacting the shielding device.

차폐 장치로부터의 피일링 오프에 기인하는 오염된 기판의 수를 감소하기 위한 일반적 방법은 타겟 재료 축적을 제거하기 위해 차폐 장치를 주기적으로 에칭하는 것을 포함한다. 상기 주기적 에칭은 증가된 챔버의 휴지 시간을 초래하여 처리량을 감소시키고 유지 비용을 증가시킨다. 더욱이, 에칭은 전체 시스템 비용을 증가시키는 부가적 보조 장치를 요구한다. 미립자 차폐 장치의 주기적 에칭에 연관된 챔버 휴지 시간을 방지하기 위한 노력으로, 미립자 차폐 장치의 반전 실행이 수행되었고, 상기 장치의 하단부 또는 하부는 장치의 상단부 또는 상부가 되고 그 역도 성립한다. 차폐 장치의 하부와 상부 표면이 전환될 때, 상대적으로 연속적인 높은 접착 막이 타겟에 마주하는 차폐 장치의 표면 상에 형성되고, 그결과 장치 표면이 기판에 마주하게 될 때 그 위에 증착된 어떤 느슨한 미립자를 고착시킨다.A general method for reducing the number of contaminated substrates due to sealing off from the shielding device includes periodically etching the shielding device to eliminate target material buildup. The periodic etching results in increased chamber downtime, reducing throughput and increasing maintenance costs. Moreover, etching requires additional auxiliary devices that increase the overall system cost. In an effort to prevent chamber downtime associated with periodic etching of the particulate shielding device, an inversion run of the particulate shielding device was performed, with the bottom or bottom of the device becoming the top or top of the device and vice versa. When the lower and upper surfaces of the shielding device are switched, a relatively continuous high adhesive film is formed on the surface of the shielding device facing the target, so that any loose particulates deposited thereon when the device surface is facing the substrate. Stick it.

차폐 장치는 하나 이상의 기판이 증착 챔버에서 처리된 후 반복적으로 반전되어야 한다. 차폐 장치의 회전이 차폐 장치를 에칭하는 것보다 챔버 휴지 시간을 덜 요구하더라도, 실질적 챔버 휴지 시간은 차폐 장치의 반복된 회전으로부터 초래한다. 더욱이, 미립자는 차폐 장치가 회전될 때 차폐 장치로부터 이동되게 될 수 있다. 선택적으로, 차폐 장치를 회전하기 보다는 차폐 장치를 주기적으로 교체될 수 있다. 그러나, 차폐 장치의 교체는 휴지 시간을 초래하며, 웨이퍼 비용을 증가시킨다.The shielding device must be repeatedly inverted after one or more substrates have been processed in the deposition chamber. Although rotation of the shielding device requires less chamber downtime than etching the shielding device, substantial chamber downtime results from repeated rotation of the shielding device. Moreover, the particulates can be moved out of the shield when the shield is rotated. Alternatively, the shield may be replaced periodically, rather than rotating the shield. However, replacing the shielding device results in downtime and increases wafer cost.

불행하게도, 피일링 오프를 감소하기 위한 일반적 방법이 차폐 장치로부터의 빈번한 피일링 오프를 감소시키더라도, 피일링 오프는 기판 오염의 중요한 원인으로 남아있다. 물론, 피일링 오프를 감소하기 위한 일반적 방법은 챔버 휴지 시간을 요구하고, 그결과 웨이퍼 처리량을 감소시키고 웨이퍼 비용을 상승시킨다.Unfortunately, although the general method for reducing the sealing off reduces the frequent sealing off from the shielding device, the sealing off remains an important cause of substrate contamination. Of course, a general method for reducing sealing off requires chamber downtime, resulting in reduced wafer throughput and increased wafer cost.

그러므로, 반도체 제조 분야에서 생산성을 감소시키거나 웨이퍼 비용을 증가시키지않고 피일링 오프에 기인하는 빈번한 기판 오염을 추가로 감소할 방법 및 장치가 요구되었다.Therefore, there is a need in the semiconductor manufacturing field for methods and apparatus that will further reduce the frequent substrate contamination due to sealing off without reducing productivity or increasing wafer costs.

본 발명의 목적은 증착 챔버 장치의 타겟 재료 피일링 오프에 의해 초래되는 오염 웨이퍼의 발생을 감소하는 것이다. 본 발명의 다른 목적은 차폐 장치의 중간 타겟 수명 에칭 필요성을 제거하며, 미립자 차폐 장치의 회전 필요성을 제거하여 처리량을 증가시키고 장치 비용을 감소시키는 것이다.It is an object of the present invention to reduce the occurrence of contaminated wafers caused by the target material sealing off of the deposition chamber apparatus. Another object of the present invention is to eliminate the need to etch the intermediate target life of the shielding device and to eliminate the need to rotate the particulate shielding device to increase throughput and reduce device cost.

도 1은 미립자 차폐 장치를 포함하는 본 발명을 구현하기 위한 스퍼터링 챔버의 필수부에 대한 개략적 단면도.1 is a schematic cross-sectional view of an essential part of a sputtering chamber for implementing the present invention comprising a particulate shield device.

도 2는 증착된 층을 가지는 도 1의 미립자 차폐 장치의 부분 단면도.2 is a partial cross-sectional view of the particulate shield of FIG. 1 with a deposited layer.

도 3은 증착된 층을 가지는 본 발명에 따라 제조된 미립자 차폐 장치의 부분 단면도.3 is a partial cross-sectional view of a particulate shielding device made in accordance with the present invention having a deposited layer.

도 4는 미립자 차폐 장치가 코팅 적용 이전에 거칠게 되는 본 발명에 따라 제조된 미립자 차폐 장치의 부분 단면도.4 is a partial cross-sectional view of a particulate shield produced in accordance with the present invention wherein the particulate shield is roughened prior to coating application.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

15 : 미립자 차폐 장치 33 : 코팅15: particulate shield 33: coating

35 : 제 2 알갱이 구조 37 : 거칠거나 불균일한 표면35: second grain structure 37: rough or uneven surface

본 발명에서, 코팅이 박막을 증착하기 위해 반도체 제조에 사용되는 장치의 표면에 인가된다. 상기 코팅은 유리하게 장치 표면과 증착 장치에 충격을 주는 증착된 재료의 미립자에 의해 형성되어 증착된 층 사이에 브리지를 형성한다.In the present invention, a coating is applied to the surface of the device used in semiconductor fabrication to deposit thin films. The coating is advantageously formed by particulates of the deposited material impacting the device surface and the deposition device to form a bridge between the deposited layers.

상기 코팅의 특성은 상기 코팅과 상기 코팅에 충격을 주는 증착 미립자 사이의 접착성을 증진시킨다. 마찬가지로, 상기 코칭의 특성은 상기 코팅과 상기 증착 장치의 표면 사이의 접착성을 증진시킨다. 특히, 본 발명의 한 특징에서, 저밀도로 이루어진 상기 코팅은 거친 표면을 가지고 무작위 알갱이 구조를 가지고, 알갱이 경계는 증착된 층의 알갱이 경계 보다 장치 표면과 코팅 사이의 계면에 더욱 평행하게 지향된다.The nature of the coating enhances the adhesion between the coating and the deposited fine particles that impact the coating. Likewise, the nature of the coaching enhances the adhesion between the coating and the surface of the deposition apparatus. In particular, in one aspect of the invention, the low density coating has a rough surface and has a random grain structure, the grain boundaries being directed more parallel to the interface between the device surface and the coating than the grain boundaries of the deposited layer.

하나 이상의 상기 특성을 가지는 코팅을 사용함으로써, 본 발명은 증착 장치 표면에 증착된 재료의 피일링 오프에 기인하는 오염된 웨이퍼 수를 상당히 감소시킨다.By using a coating having one or more of these properties, the present invention significantly reduces the number of contaminated wafers due to the sealing off of the material deposited on the deposition apparatus surface.

본 발명의 한 특징에서, 상기 코팅은 기판에 마주하는 차폐 장치의 일분에만 부가된다.In one aspect of the invention, the coating is added to only one minute of the shielding device facing the substrate.

본 발명의 다른 특징에서, 상기 미립자 차폐 장치의 표면은 상기 코팅의 적용 이전에 거칠게 되고, 그결과 상기 미립자 차폐 장치의 표면과 상기 코팅 사이의 접착성을 추가로 증가시킨다.In another feature of the invention, the surface of the particulate shield is roughened prior to application of the coating, thereby further increasing the adhesion between the surface of the particulate shield and the coating.

본 발명의 또다른 특징에서, 상기 코팅은 타겟 재료로 이루어지고, 그러므로 각각 서로다른 열 팽창 계수를 가지는 2가지 재료가 반도체 소자 제조 장치의 요구된 연속 가열과 냉각을 겪게 될 때 열적 스트레스를 제거한다.In another aspect of the invention, the coating consists of a target material, thus eliminating thermal stress when two materials, each having a different coefficient of thermal expansion, are subjected to the required continuous heating and cooling of the semiconductor device manufacturing apparatus. .

도 1은 본 발명을 구현하기 위한 스퍼터링 챔버(11)의 필수부에 대한 개략적 단면도이다. 스퍼터링 챔버(11)는 스퍼터링 타겟(17)과 반도체 기판(19) 사이에 배치된 미립자 차폐 장치(15)를 가진다. 도 1에 도시된 바와 같이, 본 발명의 한 특징에서 상기 미립자 차폐 장치(15)는 미국 특허 번호 제5,527,438호에 개시된 바와 같이 비스듬히 이동하는 미립자(예를 들면, 바람직하지 않은 미립자)가 반도체 기판(19)에 도달하는 것을 차단하는 실린더형 튜브이다.1 is a schematic cross-sectional view of essential parts of a sputtering chamber 11 for implementing the present invention. The sputtering chamber 11 has a particle shielding device 15 disposed between the sputtering target 17 and the semiconductor substrate 19. As shown in FIG. 1, in one aspect of the present invention, the particulate shield 15 is characterized in that the particulates (eg, undesirable particulates) moving obliquely as described in US Pat. No. 5,527,438 are formed of a semiconductor substrate ( 19) is a cylindrical tube that blocks it from reaching.

본 발명을 실행하기 위한 상기 스퍼터링 챔버(11)는 일반적으로 배출 펌프(도시 안됨)에 접속된 적어도 하나의 가스 유입구(23)와 배출구(25)를 가지는 진공 챔버 밀봉 벽(21)을 포함한다. 기판 지지용 페데스탈(27)은 챔버(11)의 하단부에 배치되고, 스퍼터링 타겟(17)은 챔버(11)의 상단부에 장착된다. 타겟(17)은 전기적으로 밀봉 벽(21)으로부터 절연된다. 밀봉 벽(21)은 바람직하게 음전압이 접지된 밀봉 벽(21)에 대해 타겟(17)상에서 유지되도록 접지된다. 동작중, 기판(19)은 지지용 페데스탈(27) 위에 배치된다.The sputtering chamber 11 for carrying out the invention generally comprises a vacuum chamber sealing wall 21 having at least one gas inlet 23 and an outlet 25 connected to a discharge pump (not shown). The substrate support pedestal 27 is disposed at the lower end of the chamber 11, and the sputtering target 17 is mounted at the upper end of the chamber 11. The target 17 is electrically insulated from the sealing wall 21. The sealing wall 21 is preferably grounded so as to remain on the target 17 with respect to the sealing wall 21 with a negative voltage grounded. In operation, the substrate 19 is disposed on the support pedestal 27.

상기 증착 처리 동안, 가스(전형적으로Ar과 같은 비반응 종)는 유량 제어기에 의해 조정된 선택된 흐름 속도로 가스 유입구(23)를 통해 스퍼터링 챔버(11)내에 충전된다. 상기 챔버 압력은 챔버 가스가 배출구(25)를 통해 펌핑되는 속도를 감속함으로써 제어될 수 있다.During the deposition process, gas (typically unreacted species such as Ar) is charged into the sputtering chamber 11 through the gas inlet 23 at a selected flow rate adjusted by the flow controller. The chamber pressure can be controlled by slowing down the rate at which chamber gas is pumped through outlet 25.

D.C. 전력원은 챔버 가스를 플라즈마 상태로 여기하도록 밀봉 벽(21)에 대해 타겟(17)에 음전압을 인가한다. 일반적 마그네트론 스퍼터링원은 타겟(17)의 스퍼터링 표면에 인접한 플라즈마 이온의 집중을 증가하기 위해 타겟(17) 위에 자석(도시 안됨)을 사용한다. 플라즈마로부터의 이온은 타겟(17)에 충격을 가하여 타겟(17)으로부터 원자와 더 큰 타겟 재료의 미립자를 스퍼터링한다. 타겟(17)으로부터 스퍼터링된 미립자는 타겟(17)으로부터 선형 궤도를 따라 이동하고, 상기 미립자의 일부는 기판(19)과 미립자 차폐 장치(15), 뿐만 아니라 다른 장치 표면과 충돌하여 증착된다. 그러므로, 증착된 층(29)(도 2 참조)은 미립자 차폐 장치(15) 위에 형성된다.D.C. The power source applies a negative voltage to the target 17 against the sealing wall 21 to excite the chamber gas into the plasma state. A typical magnetron sputtering source uses a magnet (not shown) over the target 17 to increase the concentration of plasma ions adjacent to the sputtering surface of the target 17. Ions from the plasma impact the target 17 to sputter atoms from the target 17 and finer particles of larger target material. Particles sputtered from the target 17 move along a linear trajectory from the target 17, and some of the particles collide with the substrate 19 and the particle shield 15, as well as other device surfaces and are deposited. Therefore, the deposited layer 29 (see FIG. 2) is formed over the particulate shield 15.

도 2는 증착된 층(29)을 가지는 미립자 차폐 장치(15)의 부분 단면도이다. 미립자 차폐 장치(15)에 형성된 증착된 층(29)이 고온 조건에서 스퍼터링 증착되기 때문에, 증착된 층(29)은 실질적으로 미립자 차폐 장치(15)의 표면에 수직(예를 들어 직각을 이루어)이 되는 제 1 알갱이 구조(31)를 가지는 조밀하고 높은 반사성 층이다.2 is a partial cross-sectional view of a particulate shield 15 having a deposited layer 29. Since the deposited layer 29 formed on the particulate shield 15 is sputter deposited at high temperature conditions, the deposited layer 29 is substantially perpendicular to (eg perpendicular to) the surface of the particulate shield 15. It is a dense and highly reflective layer having a first grain structure 31 to be formed.

전형적 증착 처리는 고온(약 200℃ - 500℃)에서 수행된다. 보조 가열에 부가적으로, 증착 장치는 본래 상기 스퍼터링 처리 자체에 의해 가열된다(증착 장치의 표면에 충격을 주는 높은 에너지 전자와 장치 표면에 형성된 증착된 층의 집중 가열에 기인하여).Typical deposition processes are performed at high temperatures (about 200 ° C.-500 ° C.). In addition to auxiliary heating, the deposition apparatus is inherently heated by the sputtering process itself (due to the high energy electrons impacting the surface of the deposition apparatus and the concentrated heating of the deposited layer formed on the surface of the apparatus).

스퍼터링이 중지될 때, 미립자 차폐 장치(15)와 챔버(11)내의 어떤 다른 증착 장치는 냉각되기 시작한다. 미립자 차폐 장치(15)와 증착된 층(29)이 냉각될 때, 이들은 상기 미립자 차폐 장치 재료(예를 들면, 티타늄, 스테인레스 강, 구리 등)와 상기 증착된 층(예를 들면, 알루미늄, 티타늄, 티타늄 질화물 등)의 서로 다른 열 팽창 계수 때문에 서로 다른 속도로 수축한다.When sputtering is stopped, the particulate shield 15 and any other deposition apparatus in the chamber 11 begin to cool. When the particulate shield 15 and the deposited layer 29 cool down, they form the particulate shield material (e.g., titanium, stainless steel, copper, etc.) and the deposited layer (e.g., aluminum, titanium). , Titanium nitride shrinks at different rates because of different coefficients of thermal expansion.

마찬가지로, 스퍼터링이 다시 시작되고 미립자 차폐 장치(15)와 증착된 층(29)이 재가열될 때, 이들은 서로 다른 속도로 팽창된다. 수축과 팽창 속도 사이의 차이는 열적 스트레스를 초래한다. 열적 스트레스의 결과로서, 미립자 차폐 장치(15)에 강하게 접착되지 않는(예를 들면, 증착된 층(29)의 알갱이 구조와 미립자 차폐 장치(15) 사이의 부정합, 및/또는 낮은 충격 에너지에 기인하여) 증착된 층(29)은 미립자 차폐 장치(15)에서 피일링 오프되어 기판(19)을 오염시킨다. 증착된 층(29)이 미립자 차폐 장치(15)의 어떤 부분에서도 피일링 오프될 수 있더라도, 상기 증착된 층(29)의 하부가 더욱 클랙킹되고 피일링 오프될 가능성이 있다. 훨씬 적은 미립자가 미립자 차폐 장치(15)의 하부에 충격을 주기 때문에, 증착된 층(29)의 하부는 상대적으로 얇거나 불연속적이고, 그러므로 아마 잘 피일링 오프될 것이다.Likewise, when sputtering resumes and the particulate shield 15 and the deposited layer 29 are reheated, they expand at different rates. The difference between the rate of contraction and expansion causes thermal stress. As a result of the thermal stress, it is due to inadequate adhesion to the particulate shield 15 (e.g., mismatch between the grain structure of the deposited layer 29 and the particulate shield 15, and / or low impact energy). The deposited layer 29 is then peeled off in the particulate shield 15 to contaminate the substrate 19. Although the deposited layer 29 can be peeled off at any part of the particulate shield 15, there is a possibility that the bottom of the deposited layer 29 is more cracked and peeled off. Since much less particulates impact the bottom of the particulate shield 15, the bottom of the deposited layer 29 is relatively thin or discontinuous and therefore will probably well seal off.

도 3은 증착된 층(29)을 가지는 본 발명에 따라 제조된 미립자 차폐 장치(15)의 부분 단면도이다. 도시된 바와 같이, 코팅(33)은 미립자 차폐 장치(15)의 표면에 접착한다. 바람직한 실시예에서, 코팅(33)은 증착된 층(29)의 제 1 알갱이 구조(31)가 미립자 차폐 장치(15)의 표면에 평행한 것보다 더욱 평행한 제 2 알갱이 구조(35), 및 거칠거나 불균일한 표면(37)을 가지는 다공성 층이다. 이런 특성을 달성하기 위하여, 코팅(33)은 본 기술 분야에 종사하는 숙련자에게 공지된 일반적 방법(이를테면, 불꽃 분사, 아킹 분사, 플라즈마 분사 등)을 통해 부가될 수 있다. 더욱이, 코팅(33)은 증착된 층(29)의 열 팽창 계수와 유사한 열팽창 계수를 가지는 재료를 포함한다. 바람직한 실시예에서, 코팅(33)은 상기 타겟 재료와 같은 동일한 재료를 포함하는데, 예를 들어 상기 타겟 재료가 알루미늄이라면 코팅(33)은 불꽃 분사되는 알루미늄 또는 알루미늄을 포함하는 불꽃 분사된 합성 재료가 될 것이다.3 is a partial cross-sectional view of a particulate shield 15 manufactured in accordance with the present invention having a deposited layer 29. As shown, the coating 33 adheres to the surface of the particulate shield 15. In a preferred embodiment, the coating 33 comprises a second grain structure 35 in which the first grain structure 31 of the deposited layer 29 is more parallel than the parallel to the surface of the particulate shield 15. It is a porous layer having a rough or uneven surface 37. To achieve this property, the coating 33 can be added via conventional methods known to those skilled in the art (eg, flame spraying, arcing spraying, plasma spraying, etc.). Moreover, the coating 33 comprises a material having a coefficient of thermal expansion similar to that of the deposited layer 29. In a preferred embodiment, the coating 33 comprises the same material as the target material, for example if the target material is aluminum, the coating 33 is a flame sprayed composite material comprising aluminum or aluminum that is flame sprayed. Will be.

상기 코팅(33)의 다공성은 코팅(33)내의 원자가 쉽게 위치를 바꾸도록 하여 미립자 차폐 장치(15)와 코팅(33)이 미립자 차폐 장치(15)(예를 들면, 티타늄)와 코팅(33)의 재료(예를 들면, 알루미늄) 사이의 차이(예를 들면, 부정합)에 기인하는 서로 다른 속도로 팽창하고 수축할 때 초래하는 열적 스트레스를 완화한다. 열적 스트레스의 감소는 미립자 차폐 장치(15)에 대한 코팅(33)의 접착성을 증가시키고 코팅(33)의 클랙킹 가능성을 감소시킨다. 상기 거칠거나 불균일한 코팅(33)은 코팅(33)과 증착된 층(29) 사이에 증가된 접촉 영역을 제공하여 코팅(33)과 증착된 층(29) 사이의 접착성을 증가시킨다. 상기 제 2 알갱이 구조(35)(코팅(33)의)는 미립자 차폐 장치(15)와 코팅(33) 사이의 계면에 더욱 평행하게(예를 들면, 증착된 층(29)의 제 1 알갱이 구조(31)보다 더욱 평행하게) 지향되며, 그결과 격자 부정합에 기인하여 초래하는 미립자 차폐 장치(15)와 증착된 층(29) 사이의 고유 스트레스를 감소시킨다. 이런 식으로 코팅(33)은 접착성을 증가시키고 코팅(33) 또는 증착된 층(29)이 피일링 오프될 가능성을 추가로 감소시킨다. 그러므로, 상기 코팅(33)의 밀도, 불균일도 및/또는 평행한 알갱이 구조는 코팅(33)의 부재에서 발생하는 빈번한 피일링 오프를 감소하기에 충분한 정도로 된다. 또한, 제 2 알갱이 구조(35)는 이들 사이의 접착성을 증가시키도록 충분히 무작위하거나 미립자 차폐 장치(15)와 코팅(33) 사이의 계면에 충분히 더욱 평행하다. 바람직하게, 코팅(33)은 알루미늄이고 2.5와 2.7 그램/㎤(대략 알루미늄의 표준 밀도보다 5% 미만) 사이의 밀도를 가진다.The porosity of the coating 33 allows the atoms in the coating 33 to be easily repositioned such that the particulate shield 15 and the coating 33 form the particulate shield 15 (eg titanium) and the coating 33. It relieves thermal stresses that result from expansion and contraction at different rates due to differences (eg, mismatches) between the materials (eg, aluminum). Reducing the thermal stress increases the adhesion of the coating 33 to the particulate shield 15 and reduces the likelihood of cracking the coating 33. The rough or non-uniform coating 33 provides increased contact area between the coating 33 and the deposited layer 29 to increase the adhesion between the coating 33 and the deposited layer 29. The second grain structure 35 (of the coating 33) is more parallel to the interface between the particulate shield 15 and the coating 33 (eg, the first grain structure of the deposited layer 29). More parallel than (31), thereby reducing the intrinsic stress between the particulate shield 15 and the deposited layer 29 resulting from lattice mismatch. In this way, the coating 33 increases adhesion and further reduces the likelihood that the coating 33 or deposited layer 29 will be peeled off. Therefore, the density, non-uniformity and / or parallel grain structure of the coating 33 is to a degree sufficient to reduce the frequent sealing off occurring in the absence of the coating 33. In addition, the second grain structure 35 is sufficiently random or even more parallel to the interface between the particulate shield 15 and the coating 33 to increase the adhesion therebetween. Preferably, the coating 33 is aluminum and has a density between 2.5 and 2.7 grams per cubic centimeter (approximately less than 5% of the standard density of aluminum).

도 4는 본 발명에 따라 제조된 미립자 차폐 장치(15)의 부분 단면도인데, 미립자 차폐 장치(15)의 표면(39)은 코팅(33)의 적용 이전에 비이드 블라스팅(또는 공지된 다른 일반적 방법)을 통해 거칠게 된다. 상기 표면(39)의 거칠기는 증가된 접촉 영역을 제공하므로 미립자 차폐 장치(15)와 코팅(33) 사이의 증가된 접착성을 제공한다. 바람직하게, 코팅(33)은 상기 표면(39)을 등각적으로 커버한다. 그러므로, 표면(39)을 거칠게 함으로써, 상기 거친 표면(39)의 거칠기 또는 불균일도가 증가한다. 증착된 층(29)은 코팅(33)에 더욱 강하게 접착하고 피일링 오프에 의해 오염되는 웨이퍼 수는 추가로 감소된다.4 is a partial cross-sectional view of a particulate shield device 15 made in accordance with the present invention, wherein the surface 39 of the particulate shield device 15 is bead blasted (or other generally known method before application of the coating 33). ) Through the rough. The roughness of the surface 39 provides increased contact area, thus providing increased adhesion between the particulate shield 15 and the coating 33. Preferably, the coating 33 conformally covers the surface 39. Therefore, by roughening the surface 39, the roughness or nonuniformity of the rough surface 39 is increased. The deposited layer 29 adheres more strongly to the coating 33 and the number of wafers contaminated by the sealing off is further reduced.

본 발명을 사용하여, 스퍼터링의 900 KwH(타겟 부식의 측정)는 피일링 오프에 의해 오염되는 단일 웨이퍼 없이 발생할 수 있는 반면, 종래 기술의 방법은 적어도 600 KwH 만큼 일찍 피일링 오프를 나타낸다. 따라서, 본 발명은 피일링 오프 때문에 오염되는 웨이퍼 수를 상당히 감소시킨다. 추가로, 본 발명은 중간 타겟 수명, 교체, 에칭 및/또는 증착 장치의 회전 필요성을 제거하고, 그결과 처리량을 증가시키고 웨이퍼 비용을 감소시킨다.Using the present invention, 900 KwH of sputtering (measurement of target corrosion) can occur without a single wafer contaminated by the sealing off, while the prior art method shows the sealing off as early as at least 600 KwH. Thus, the present invention significantly reduces the number of wafers that are contaminated due to the sealing off. In addition, the present invention eliminates the need for intermediate target life, replacement, etching and / or rotation of the deposition apparatus, resulting in increased throughput and reduced wafer costs.

이상에서는 본 발명의 양호한 일 실시예에 따라 본 발명이 설명되었지만, 첨부된 청구 범위에 의해 한정되는 바와 같은 본 발명의 사상을 일탈하지 않는 범위 내에서 다양한 변형이 가능함은 본 발명이 속하는 기술 분야의 당업자에게는 명백하다. 예를 들면, 본 발명의 장치가 주로 미립자 차폐 장치로서 개시되었더라도, 증착 챔버내의 어떤 표면은 본 발명의 사용으로부터 이득을 얻을 수 있다. 추가로, 본 발명이 알루미늄의 스퍼터링 증착을 기준으로 개시되었더라도, 다른 증착 방법과 다른 증착 재료에 동일하게 적용된다.Although the present invention has been described above in accordance with one preferred embodiment of the present invention, various modifications may be made without departing from the spirit of the present invention as defined by the appended claims. It is obvious to those skilled in the art. For example, even though the apparatus of the present invention has been disclosed primarily as a particulate shielding device, any surface in the deposition chamber can benefit from the use of the present invention. In addition, although the present invention has been disclosed based on sputter deposition of aluminum, the same applies to other deposition methods and other deposition materials.

본 발명은 피일링 오프 때문에 오염되는 웨이퍼 수를 상당히 감소시킨다. 추가로, 본 발명은 중간 타겟 수명, 교체, 에칭 및/또는 증착 장치의 회전 필요성을 제거하고, 그결과 처리량을 증가시키고 웨이퍼 비용을 감소시킨다.The present invention significantly reduces the number of wafers that are contaminated because of the sealing off. In addition, the present invention eliminates the need for intermediate target life, replacement, etching and / or rotation of the deposition apparatus, resulting in increased throughput and reduced wafer costs.

Claims (28)

제 1 열팽창 계수를 가지는 장치 표면; 및A device surface having a first coefficient of thermal expansion; And 상기 장치 표면의 일부에 있는 코팅을 포함하며, 상기 코팅은 제 2 열팽창 계수를 가지고, 온도가 변화할 때 발생할 상기 제 1 열팽창 계수와 상기 제 2 열팽창 계수 사이의 부정합을 보상하기에 충분한 다공성인 것을 특징으로 하는 반도체 제조 동안 층을 증착하는데 사용하기 위한 장치.A coating on a portion of the device surface, wherein the coating has a second coefficient of thermal expansion and is porous enough to compensate for a mismatch between the first coefficient of thermal expansion and the second coefficient of thermal expansion that will occur when the temperature changes; An apparatus for use in depositing layers during semiconductor fabrication. 제 1항에 있어서, 상기 코팅의 표면은 불균일한 것을 특징으로 하는 반도체 제조 동안 층을 증착하는데 사용하기 위한 장치.2. The apparatus of claim 1, wherein the surface of the coating is nonuniform. 제 1항에 있어서, 상기 장치 표면과 접촉하는 상기 코팅의 표면은 상기 장치 표면에 수직이라기보다 상기 장치 표면에 더욱 평행하게 지향되는 무작위 알갱이 구조를 가지는 것을 특징으로 하는 반도체 제조 동안 층을 증착하는데 사용하기 위한 장치.The method of claim 1, wherein the surface of the coating in contact with the device surface has a random grain structure directed more parallel to the device surface than perpendicular to the device surface. Device for 제 1항에 있어서, 상기 장치 표면과 접촉하는 상기 코팅의 표면은 상기 장치 표면에 수직이라기보다 상기 장치 표면에 더욱 평행하게 지향되는 알갱이 구조를 가지는 것을 특징으로 하는 반도체 제조 동안 층을 증착하는데 사용하기 위한 장치.The method of claim 1, wherein the surface of the coating in contact with the device surface has a grain structure that is directed more parallel to the device surface than perpendicular to the device surface. Device for. 제 4항에 있어서, 상기 알갱이 구조는 상기 장치 표면에 평행하게 지향되는 것을 특징으로 하는 반도체 제조 동안 층을 증착하는데 사용하기 위한 장치.5. The device of claim 4, wherein the grain structure is oriented parallel to the surface of the device. 제 1항에 있어서, 상기 장치는 미립자 차폐 장치를 포함하는 것을 특징으로 하는 반도체 제조 동안 층을 증착하는데 사용하기 위한 장치.The device of claim 1, wherein the device comprises a particulate shield device. 제 1항에 있어서, 상기 코팅과 그 위에 형성된 증착 층은 동일한 재료인 것을 특징으로 하는 반도체 제조 동안 층을 증착하는데 사용하기 위한 장치.The apparatus of claim 1, wherein the coating and the deposition layer formed thereon are the same material. 제 7항에 있어서, 상기 코팅은 혼합 재료인 것을 특징으로 하는 반도체 제조 동안 층을 증착하는데 사용하기 위한 장치.8. The apparatus of claim 7, wherein the coating is a mixed material. 장치 표면; 및Device surface; And 상기 장치 표면의 일부에 있는 코팅을 포함하며, 상기 코팅은 상기 코팅과 상기 코팅 위에 증착된 증착 층 사이의 접착성을 증진하도록 불균일 표면을 가지는 것을 특징으로 하는 반도체 제조 동안 층을 증착하는데 사용하기 위한 장치.A coating on a portion of the device surface, the coating having a non-uniform surface to promote adhesion between the coating and a deposition layer deposited on the coating. Device. 제 9항에 있어서, 상기 장치 표면과 접촉하는 상기 코팅의 표면은 무작위 알갱이 구조를 가지는 것을 특징으로 하는 반도체 제조 동안 층을 증착하는데 사용하기 위한 장치.10. The device of claim 9, wherein the surface of the coating in contact with the device surface has a random grain structure. 제 9항에 있어서, 상기 코팅과 상기 증착 층은 동일한 재료인 것을 특징으로 하는 반도체 제조 동안 층을 증착하는데 사용하기 위한 장치.10. The apparatus of claim 9, wherein the coating and the deposition layer are of the same material. 제 9항에 있어서, 상기 장치는 미립자 차폐 장치를 포함하는 것을 특징으로 하는 반도체 제조 동안 층을 증착하는데 사용하기 위한 장치.10. The apparatus of claim 9, wherein the apparatus comprises a particulate shielding device. 장치 표면;Device surface; 상기 장치 표면 상의 코팅; 및A coating on the surface of the device; And 상기 장치 표면과 상기 코팅 사이의 계면을 포함하며, 상기 계면은 상기 장치 표면과 상기 코팅의 표면을 포함하고, 상기 코팅의 표면은 상기 장치 표면에 수직이라기보다 상기 장치 표면에 더욱 평행하게 지향되는 알갱이 구조를 가지는 것을 특징으로 하는 반도체 제조 동안 층을 증착하는데 사용하기 위한 장치.An interface between the device surface and the coating, the interface comprising the device surface and the surface of the coating, the surface of the coating being directed more parallel to the device surface than perpendicular to the device surface And a structure for use in depositing a layer during semiconductor fabrication. 제 13항에 있어서, 상기 코팅과 상기 코팅 위에 증착된 증착 층은 동일한 재료인 것을 특징으로 하는 반도체 제조 동안 층을 증착하는데 사용하기 위한 장치.15. The apparatus of claim 13, wherein the coating and the deposition layer deposited over the coating are of the same material. 제 13항에 있어서, 상기 장치는 미립자 차폐 장치를 포함하는 것을 특징으로 하는 반도체 제조 동안 층을 증착하는데 사용하기 위한 장치.14. The apparatus of claim 13, wherein the apparatus comprises a particulate shielding device. 제 15항에 있어서, 상기 장치는 튜브 모양 시준기를 포함하고, 상기 장치 표면 일부는 상기 시준기의 하부를 포함하는 것을 특징으로 하는 반도체 제조 동안 층을 증착하는데 사용하기 위한 장치.16. The device of claim 15, wherein the device comprises a tubular collimator and the portion of the device surface comprises a bottom of the collimator. 기판 지지용 부재를 밀봉하는 챔버;A chamber for sealing the substrate support member; 타겟 재료를 포함하는 스퍼터링 타겟;A sputtering target comprising a target material; 상기 스퍼터링 타겟을 스퍼터링하기 위한 수단; 및Means for sputtering the sputtering target; And 바람직하지 않은 타겟 미립자를 차폐하기 위해 상기 스퍼터링 타겟과 상기 기판 지지용 부재 사이에 배치된 미립자 차폐 장치를 포함하며,A particulate shielding device disposed between the sputtering target and the substrate support member for shielding undesired target particulates, 상기 미립자 차폐 장치는,The particulate shielding device, 장치 표면; 및Device surface; And 상기 타겟 재료를 포함하는 코팅을 포함하며, 상기 코팅은 상기 장치 표면과 상기 바람직하지 않은 타겟 미립자 사이에 브리지를 형성하여 상기 바람직하지 않은 타겟 미립자의 피일링을 감소시키는 것을 특징 으로 하는 기판 상에 막을 스퍼터링 증착하기 위한 장치.A coating comprising the target material, the coating forming a bridge between the surface of the device and the undesirable target particulate to reduce the sealing of the undesirable target particulate. An apparatus for sputter deposition. 제 17항에 있어서, 상기 코팅은 상기 장치 표면의 열팽창 계수와 상기 코팅의 열팽창 계수 사이의 부정합을 보상하기에 충분한 다공성인 것을 특징으로 하는 기판 상에 막을 스퍼터링 증착하기 위한 장치.18. The apparatus of claim 17, wherein the coating is porous enough to compensate for a mismatch between the coefficient of thermal expansion of the surface of the device and the coefficient of thermal expansion of the coating. 제 17항에 있어서, 상기 코팅의 표면은 불균일한 것을 특징으로 하는 기판 상에 막을 스퍼터링 증착하기 위한 장치.18. The apparatus of claim 17, wherein the surface of the coating is nonuniform. 제 17항에 있어서, 상기 코팅은 무작위 알갱이 구조를 가지는 것을 특징으로 하는 기판 상에 막을 스퍼터링 증착하기 위한 장치.18. The apparatus of claim 17, wherein the coating has a random grain structure. 제 18항에 있어서, 상기 코팅은 그 위에 증착된 증착 층의 알갱이 구조가 상기 장치 표면에 평행한 것보다 더욱 평행한 알갱이 구조를 가지는 것을 특징으로 하는 기판 상에 막을 스퍼터링 증착하기 위한 장치.19. The apparatus of claim 18, wherein the coating has a grain structure in which the grain structure of the deposited layer deposited thereon is more parallel than the grain structure parallel to the device surface. 제 17항에 있어서, 상기 장치 표면은 거친 것을 특징으로 하는 기판 상에 막을 스퍼터링 증착하기 위한 장치.18. The apparatus of claim 17, wherein the surface of the apparatus is rough. 기판 상에 타겟 재료를 증착하는 방법에 있어서,A method of depositing a target material on a substrate, the method comprising: 적어도 타겟과 거기에 기판을 가지는 스퍼터링 증착 챔버를 준비하는 단계;Preparing a sputtering deposition chamber having at least a target and a substrate therein; 상기 기판으로부터 긴 사정 거리에 상기 타겟을 위치시키는 단계;Positioning the target at a long range from the substrate; 상기 기판상의 증착을 위해 타겟 미립자의 플럭스를 제공하기 위해 상기 타겟을 스퍼터링하는 단계; 및Sputtering said target to provide a flux of target particulates for deposition on said substrate; And 상기 기판과 상기 타겟 사이에 미립자 차폐 장치를 배치하는 단계를 포함하며, 상기 미립자 차폐 장치는 그것의 표면상에 타겟 재료를 포함하는 다공성 코팅을 가지는 것을 특징으로 하는 기판 상에 타겟 재료를 증착하는 방법.Disposing a particulate shielding device between the substrate and the target, wherein the particulate shielding device has a porous coating comprising a target material on its surface. . 제 23항에 있어서, 상기 코팅은 불균일 표면과 무작위 알갱이 구조를 가지는 것을 특징으로 하는 기판 상에 타겟 재료를 증착하는 방법.24. The method of claim 23, wherein the coating has a non-uniform surface and a random grain structure. 반도체 제조 동안 층을 증착하는데 사용하기 위한 장치의 표면을 코팅하는 방법에 있어서,A method of coating a surface of a device for use in depositing a layer during semiconductor manufacturing, 상기 증착 장치 표면에 코팅 재료를 부가하는 단계를 포함하며, 상기 코팅 재료는 상기 증착 장치 표면의 열팽창 계수와 상기 코팅 재료의 열팽창 계수 사이의 부정합을 보상하기에 충분한 다공성인 것을 특징으로 하는 반도체 제조 동안 층을 증착하는데 사용하기 위한 장치의 표면을 코팅하는 방법.Adding a coating material to the deposition device surface, wherein the coating material is porous enough to compensate for a mismatch between the thermal expansion coefficient of the deposition device surface and the thermal expansion coefficient of the coating material. A method of coating a surface of a device for use in depositing a layer. 제 25항에 있어서, 상기 코팅 재료는 상기 코팅 재료에 충돌하는 미립자의 접착성을 증진하도록 무작위 알갱이 구조와 거친 표면을 가지는 것을 특징으로 하는 반도체 제조 동안 층을 증착하는데 사용하기 위한 장치의 표면을 코팅하는 방법.26. The coating of claim 25, wherein the coating material has a random grain structure and a rough surface to promote adhesion of particulates impinging on the coating material. How to. 제 25항에 있어서, 상기 코팅 재료를 부가하기 이전에 상기 증착 장치 표면을 거칠게 하는 단계를 더 포함하는 것을 특징으로 하는 반도체 제조 동안 층을 증착하는데 사용하기 위한 장치의 표면을 코팅하는 방법.27. The method of claim 25, further comprising roughening the deposition device surface prior to adding the coating material. 제 25항에 있어서, 상기 코팅 재료를 부가하기 이전에 상기 증착 장치 표면을 비이드 블라스팅하는 단계를 더 포함하는 것을 특징으로 하는 반도체 제조 동안 층을 증착하는데 사용하기 위한 장치의 표면을 코팅하는 방법.27. The method of claim 25, further comprising bead blasting the deposition device surface prior to adding the coating material.
KR1019970062551A 1996-11-26 1997-11-25 Coated Deposition Chamber Devices KR19980042709A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US78646896A 1996-11-26 1996-11-26
US8/786468 1996-11-26

Publications (1)

Publication Number Publication Date
KR19980042709A true KR19980042709A (en) 1998-08-17

Family

ID=66094031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970062551A KR19980042709A (en) 1996-11-26 1997-11-25 Coated Deposition Chamber Devices

Country Status (1)

Country Link
KR (1) KR19980042709A (en)

Similar Documents

Publication Publication Date Title
US20210317563A1 (en) Plasma erosion resistant rare-earth oxide based thin film coatings
EP0845545A1 (en) Coated deposition chamber equipment
US20150311043A1 (en) Chamber component with fluorinated thin film coating
US9689070B2 (en) Deposition ring and electrostatic chuck for physical vapor deposition chamber
US9978569B2 (en) Adjustable process spacing, centering, and improved gas conductance
US5403459A (en) Cleaning of a PVD chamber containing a collimator
US7182816B2 (en) Particulate reduction using temperature-controlled chamber shield
US6447853B1 (en) Method and apparatus for processing semiconductor substrates
KR910009607B1 (en) Sputter apparatus
TWI470101B (en) Sputter film forming apparatus and deposition preventing member
JPH07110991B2 (en) Plasma processing apparatus and plasma processing method
TW201737296A (en) Symmetric plasma source to generate pie shaped treatment
JP6937753B2 (en) Fused cover ring
TW201634727A (en) Process component and method to improve mocvd reaction process
KR19980070371A (en) Back-sputtering shield
US6117281A (en) Magnetron sputtering target for reduced contamination
US20020148941A1 (en) Sputtering method and apparatus for depositing a coating onto substrate
KR19980042709A (en) Coated Deposition Chamber Devices
US20210335582A1 (en) Methods and apparatus for reducing defects in preclean chambers
JP2566101B2 (en) Sputtering device
US6423191B1 (en) Sputtering method and apparatus for depositing a coating onto substrate
JPS63103068A (en) Sputtering device
KR100267886B1 (en) Coating layer forming method of shield and sputtering apparatus utilizing the shield and thin layer forming method utilizing the sputtering apparatus
JP3546588B2 (en) Microwave plasma generator and thin film manufacturing method
TW202405209A (en) Coating system and method for semiconductor equipment components

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination