KR19980035683U - Failure type distortion correction circuit on left and right sides of CRT - Google Patents
Failure type distortion correction circuit on left and right sides of CRT Download PDFInfo
- Publication number
- KR19980035683U KR19980035683U KR2019960048666U KR19960048666U KR19980035683U KR 19980035683 U KR19980035683 U KR 19980035683U KR 2019960048666 U KR2019960048666 U KR 2019960048666U KR 19960048666 U KR19960048666 U KR 19960048666U KR 19980035683 U KR19980035683 U KR 19980035683U
- Authority
- KR
- South Korea
- Prior art keywords
- stage
- waveform
- right sides
- correction circuit
- failure type
- Prior art date
Links
- 230000003139 buffering effect Effects 0.000 claims abstract 2
- 238000007493 shaping process Methods 0.000 claims description 3
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 6
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
본 고안은 브라운관 좌우측면의 실패형 일그러짐 보정회로에 관한 것으로, 특히 수직 주파수와 수직 삼각파로 입력된 두 신호로 부터 비정형된 파형을 입력받아 파라볼라 파형을 출력하는 정형단과 상기 정형단에서 인가된 파라볼라 파형을 반전하여 증폭하는 증폭단과 상기 증폭단에서 인가된 파형을 버퍼링하는 버퍼단과 상기 버퍼단에서 인가된 수직 주파수를 통해 수평 주파수를 보정하여 출력하는 보정단으로 구성되는 브라운관 좌우측면의 실패형 일그러짐 보정회로이다.The present invention relates to a failure type distortion correction circuit on the left and right sides of a CRT. In particular, an orthogonal stage for receiving an unstructured waveform from two signals inputted at a vertical frequency and a vertical triangular wave and outputting a parabola waveform, and a parabola waveform applied from the standard stage It is a failure type distortion correction circuit of the left and right sides of the cathode ray tube comprising an amplifier stage for inverting and amplifying, a buffer stage for buffering the waveform applied by the amplifier stage, and a correction stage for correcting and outputting a horizontal frequency through the vertical frequency applied from the buffer stage.
이러한 본 고안은 텔레비젼이나 모니터등 영상회로에서 화면 좌우측면의 일그러짐의 현상을 보정하고, 화면의 크기 조정을 할 수 있도록 한 효과가 있다.The present invention has the effect of correcting the phenomenon of distortion on the left and right sides of the screen in the video circuit, such as a television or monitor, and to adjust the size of the screen.
Description
제 1 도는 본 고안의 회로도,1 is a circuit diagram of the present invention,
제 2 도는 각 단의 출력 파형,2 is the output waveform of each stage,
제 3 도는 보정 전,후를 나타낸 예시도이다.3 is an exemplary diagram showing before and after correction.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
1,2,3:트랜지스터4,5:가변저항1,2,3 Transistor 4,5 Variable resistance
6,7,8,9:콘덴서10,11,12:리액턴스 코일6,7,8,9: condenser 10,11,12: reactance coil
13:트랜스14-24:저항13: Trans 14-24: Resistance
100:정현단200:증폭단100: sinusoidal stage 200: amplification stage
300:버퍼부400:보정단300: buffer unit 400: correction end
본 고안은 텔리비젼 및 모니터등 영상회로에서 화면 좌우측의 실패형 일그러짐을 제거하기 위한 보정회로에 관한 것으로, 특히 수평동기신호에서 별도의 화면진폭 조정 코일을 사용하지 않으면서 화면의 크기 조정의 가능하도록 한 브라운관 좌우측 실패형 일그러짐 보정회로에 관한 것이다.The present invention relates to a correction circuit for eliminating failure-type distortion on the left and right sides of a video circuit such as a television and a monitor. Especially, it is possible to adjust the screen size without using a separate screen amplitude adjustment coil in the horizontal synchronization signal. It relates to the left and right failure type distortion correction circuit of the CRT.
종래의 장치는 수직편향코일과 트랜스로 구성되었다.The conventional apparatus consists of a vertical deflection coil and a transformer.
이러한 종래의 장치는 수직주파수와 수직삼각파의 입력 신호가 수직편형코일에서 트랜스로 바로 입력되어 동작하였다.The conventional device operates by directly inputting a vertical frequency and a vertical triangle wave into a transformer from a vertically shaped coil.
그러나, 상기와 같이 구성된 종래 장치의 일반적인 영상회로에서는 편형 코일의 왜곡으로 화면의 좌우상하 모두 동일한 직선적인 화면을 갖지 못하는 문제점이 있었다.However, in the conventional video circuit of the conventional apparatus configured as described above, there is a problem in that the left and right sides of the screen do not have the same linear screen due to the distortion of the flat coil.
본 고안의 목적은 상기와 같은 문제점을 해소하기 위한 것으로, 특히, 영상 화면의 좌우측에 나타난 일그러짐 현상을 보정하고 화면 크기 조정을 가능하도록 함으로써, 안정된 화면을 제공하고자 한 브라운관의 좌우측면 실패형 일그러짐 보정회로를 제공하는데 있다.An object of the present invention is to solve the above problems, in particular, by correcting the distortion on the left and right sides of the video screen and to adjust the screen size, the failure correction of the left and right sides of the CRT to provide a stable screen To provide a circuit.
상기와 같은 문제점을 달성하기 위해 본 고안 브라운관의 좌우측면 실패형 일그러짐 보정회로는, 입력단으로부터 비정형된 파형을 입력받아 트랜지스터에서 정형되는 정형단과; 정형된 완전한 파라볼라 파형을 결합 콘덴서를 경유하여 증폭단에 인가하고, 결합 콘덴서로부터 입력받은 파형은 저항으로 바이어스 전압을 결정하고 파형을 반전 및 증폭하는 증폭단과; 콘덴서로 입력된 파형의 교류분을 제거시켜서 처리한 파형을 버퍼단으로 입력시켜 저항에 의해 바이어스 전압이 결정되어 온 상태가 됨으로써 파형을 원활하게 전송할 수 있는 버퍼 역할을 하게 되는 버퍼단과; 버퍼단에서 신호가 입력되고 수직성분인 주파수가 트랜스를 통해 수평편향코일에 영향을 주어 안정된 수직주파수가 수평주파수를 보정하는 파형으로 출력하는 보정단; 으로 구성됨을 그 기술적 구성상의 특징으로 한다.In order to achieve the above problems, the left and right side failure type distortion correction circuit of the present invention includes a shaping stage that receives an unstructured waveform from an input stage and is shaped by a transistor; An amplified stage for applying a shaped complete parabola waveform to the amplifier stage via a coupling capacitor, the waveform input from the coupling capacitor determining a bias voltage with a resistor, and inverting and amplifying the waveform; A buffer stage for removing the alternating current of the waveform inputted by the condenser and inputting the processed waveform to the buffer stage so that the bias voltage is determined by the resistance to be on, thereby serving as a buffer for smoothly transmitting the waveform; A correction stage for inputting a signal from a buffer stage and outputting a waveform in which a vertical frequency affects a horizontal deflection coil through a transformer and a stable vertical frequency corrects a horizontal frequency; It is characterized by the technical configuration of the configuration.
이러한 본 고안은 브라운관 좌우측면의 실패형 일그러짐 보정회로로 완전한 수직 주파수의 정형과 수평주파수 측에 적절한 직류 전압의 중첩을 이용하여 영상 화면 좌우의 일그러짐 현상을 보정 함으로써 화면 크기 조정이 가능한 효과가 있는 것이다.The present invention is a failure type distortion correction circuit on the left and right sides of the CRT, and it is possible to adjust the screen size by correcting the distortion on the left and right of the image screen by using the superposition of the perfect vertical frequency and the superposition of the appropriate DC voltage on the horizontal frequency side. .
이하, 상기와 같이 구성된 본 고안 브라운관 좌우측면의 실패형 일그러짐 보정회로의 기술적 사상에 따른 일 실시예를 들어, 첨부된 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings for an embodiment according to the technical concept of the failure type distortion correction circuit of the left and right sides of the invented CRT structure configured as described above are as follows.
본 고안은 입력단으로부터 비정형된 파형을 입력받아 정형되는 정형단(100)과 정형단에서 입력받아 저항으로 바이어스 전압을 결정하고 파형을 반전 및 증폭하는 증폭단(200)과 증폭단에서 입력받은 파형을 입력시켜 저항에 의해 바이어스전압이 결정되어 온 상태가 됨으로써 파형을 원활하게 전송할 수 있는 버퍼 역할을 하게 되는 버퍼단(300)과 버퍼단에서 입력받은 파형을 출력하는 보정단(400)으로 구성되며, 정형단을 보면 트랜지스터(1)에 저항(14)(15)(16)(17) 4개와 리액턴스(10)로 구성되고, 증폭단에서는 트랜지스터(1)와 저항(18)(19)(20)(21) 4개와 가변저항(4)으로 구성되고, 버퍼부에서는 트랜지스터(3)와 저항(22)(23)(24) 3개와 가변저항(5)으로 구성되고, 보정단에는 트랜스(13)와 리액턴스(11)(12)와 콘덴서(9)로 구성되었다.The present invention receives an unstructured waveform from an input stage, and receives the input from the shaped stage (100) and the shaped stage to determine the bias voltage with a resistor, and to input the waveform input from the amplifier stage 200 and the amplifier stage to invert and amplify the waveform. When the bias voltage is determined by the resistance, the buffer stage 300 serves as a buffer for smoothly transmitting the waveform, and the correction stage 400 outputs the waveform received from the buffer stage. The transistor 1 is composed of four resistors 14, 15, 16, 17 and reactance 10. In the amplifier stage, the transistor 1 and four resistors 18, 19, 20, 21 and It consists of a variable resistor (4), the buffer part consists of three transistors (3), resistors (22), (23) and (24), and a variable resistor (5). (12) and a condenser (9).
상기 구성의 동작을 살펴 보면 입력단으로부터 수직 주파수가 수직 편향코일을 통과 하게 되면 제 2 도와 A와 같은 비정형 파형이 나오고 저항(14)(15)을 통해서 트랜지스터(1)의 베이스와 에미터에 각각 인가되고 수직 삼각파는 저항(16)을 거쳐 트랜지스터(1)의 베이스에 입력되며 동시에 입력된 두 신호에 의해 수직 주파수는 수직 삼각파로 인해 트랜지스터(1)에서 정형되고, 트랜지스터(1)를 거쳐 정형된 제 2 도 B와 같은 완전한 파라볼라 파형은 결합 콘덴서(6)를 통해 트랜지스터(2)의 베이스에 인가되고, 저항(18)(19)은 트랜지스터(2)의 바이어스 전압을 결정하며 저항(20)(21)로 인해 파형이 증폭되고 트랜지스터(2)의 베이스에 인가된 정형 수직 주파수는 트랜지스터(2)에 의해 제 2 도 C와 같이 반전 및 증폭되며, 이때 가변저항(4)의 조정으로 화면 좌우 보상의 정도를 결정하며, 증폭된 파형이 콘덴서(7)(8)로 입력하여 콘덴서에서 교류분을 제거하고 콘덴서(7)(8)에서 처리한 파형을 버퍼단으로 입력시켜 저항(22)(23)에 의해 바이어스 전압이 결정되어 온 상태가 됨으로써 파형을 원활하게 전송할 수 있는 버퍼 역할을 하게 되는데 이 버퍼단에 있는 가변저항(5)을 조정하여 화면의 사이즈를 조정하게 되며, 트랜지스터(3)를 거친 정형된 주파수는 트랜스(13)의 2차측에 유기되어 제 2 도 D와 같은 수직 성분 수평성분을 함께하는 파형으로 출력하는데 이는 수직성분의 주파수가 트랜스(13)를 통해 수평편향코일(12)에 영향을 주어 안정된 수직주파수가 수평주파수를 보정하는 파형으로 출력된다.In the operation of the above configuration, when the vertical frequency passes through the vertical deflection coil from the input terminal, an irregular waveform such as the second degree A is generated and applied to the base and the emitter of the transistor 1 through the resistors 14 and 15, respectively. And the vertical triangular wave is input to the base of the transistor 1 via the resistor 16 and the vertical frequency is shaped by the transistor 1 by the two input signals at the same time, A complete parabola waveform as shown in FIG. 2B is applied to the base of transistor 2 via coupling capacitor 6, resistors 18 and 19 determine the bias voltage of transistor 2 and resistors 20 and 21 The waveform is amplified and the normal vertical frequency applied to the base of the transistor 2 is inverted and amplified by the transistor 2 as shown in FIG. To determine the degree, the amplified waveform is input to the capacitor (7) (8) to remove the alternating current from the capacitor, and the waveform processed by the capacitor (7) (8) is input to the buffer stage to the resistor (22) (23) When the bias voltage is determined by the on state, it acts as a buffer for smoothly transmitting the waveform. The size of the screen is adjusted by adjusting the variable resistor (5) in the buffer stage, and through the transistor (3) The frequency is induced on the secondary side of the transformer 13 and outputted as a waveform with the vertical component horizontal components as shown in FIG. 2. The frequency of the vertical component affects the horizontal deflection coil 12 through the transformer 13. The stable vertical frequency is output as a waveform to correct the horizontal frequency.
이상에서 살펴본 바와 같이 본 고안은 브라운관 좌우측면의 실패형 일그러짐 보정회로로, 특히 별도의 화면 진폭 조정코일을 사용하지 않고, 영상 화면의 좌우측의 일그러짐 현상을 보정하고, 화면 크기의 조정을 가능하도록 한 효과가 있다.As described above, the present invention is a failure type distortion correction circuit on the left and right sides of the CRT. In particular, it is possible to adjust the screen size by correcting the distortion on the left and right sides of the video screen without using a separate screen amplitude adjustment coil. It works.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960048666U KR19980035683U (en) | 1996-12-13 | 1996-12-13 | Failure type distortion correction circuit on left and right sides of CRT |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960048666U KR19980035683U (en) | 1996-12-13 | 1996-12-13 | Failure type distortion correction circuit on left and right sides of CRT |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980035683U true KR19980035683U (en) | 1998-09-15 |
Family
ID=53989547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019960048666U KR19980035683U (en) | 1996-12-13 | 1996-12-13 | Failure type distortion correction circuit on left and right sides of CRT |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980035683U (en) |
-
1996
- 1996-12-13 KR KR2019960048666U patent/KR19980035683U/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR19980035683U (en) | Failure type distortion correction circuit on left and right sides of CRT | |
US3441863A (en) | Drift compensated direct coupled amplifier circuit having adjustable d.c. output voltage level | |
US3700803A (en) | Self-tracking noise suppressing circuit | |
US3849792A (en) | Signal translating channel with pre-shoot and over-shoot | |
KR100223171B1 (en) | Gamma compensating device | |
US4568980A (en) | Video clamping correction circuit | |
KR0149233B1 (en) | Horizontal center compensating circuit for dynamic focus of a monitor | |
JP3720884B2 (en) | DC transmission rate correction circuit | |
KR920000923Y1 (en) | Side pincushion distortion compensating circuit | |
KR100601629B1 (en) | High-tension correction apparatus | |
KR0129178Y1 (en) | Wide-band correction circuit of voltage level of sync.signals | |
KR0120466Y1 (en) | A circuit for compensating vertical focus of projection tv | |
KR960007541B1 (en) | Broad-band driving circuit of image indicator apparatus | |
KR20020079559A (en) | Dynamic focus voltage amplitude controller | |
US3832594A (en) | Dynamic convergence circuit | |
KR920005452Y1 (en) | Pedestral clamping circuit of image amplifier circuit | |
JP3407677B2 (en) | Speed modulation circuit | |
KR880000812Y1 (en) | Image compensating circuit of a television sets | |
JPH0846981A (en) | Convergence correction device | |
KR940005077Y1 (en) | Dynamic focus compensating circuit for multi sink monitor | |
MXPA99010729A (en) | Dynamic focus voltage amplitude controller and high frequency compensation. | |
KR950000824Y1 (en) | Horizontal size stabilization circuit for monitor | |
KR0116711Y1 (en) | Input correction circuit of video signal | |
KR890007188Y1 (en) | Noise pulse minimizing circuit of video signals | |
KR100247497B1 (en) | Compensation circuit for corner part focus in a crt |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |