KR19980028878A - Feedforward amplifier - Google Patents

Feedforward amplifier Download PDF

Info

Publication number
KR19980028878A
KR19980028878A KR1019960048066A KR19960048066A KR19980028878A KR 19980028878 A KR19980028878 A KR 19980028878A KR 1019960048066 A KR1019960048066 A KR 1019960048066A KR 19960048066 A KR19960048066 A KR 19960048066A KR 19980028878 A KR19980028878 A KR 19980028878A
Authority
KR
South Korea
Prior art keywords
signal
output
high frequency
switch
amplifier
Prior art date
Application number
KR1019960048066A
Other languages
Korean (ko)
Other versions
KR100204440B1 (en
Inventor
장익수
허준원
박웅희
Original Assignee
김덕용
주식회사 케이엠더블유
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김덕용, 주식회사 케이엠더블유 filed Critical 김덕용
Priority to KR1019960048066A priority Critical patent/KR100204440B1/en
Publication of KR19980028878A publication Critical patent/KR19980028878A/en
Application granted granted Critical
Publication of KR100204440B1 publication Critical patent/KR100204440B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3218—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion the main amplifier or error amplifier being a feedforward amplifier

Abstract

본 발명은 무선통신시스템의 고주파 전력증폭기가 비선형 특성을 가짐에 따라 발생하는 신호왜곡을 제거하기 위한 피드포워드 증폭기에 관한 것으로, 광대역 특성이 요구되는 무선통신시스템에 적합한 피드포워드 증폭기를 구현한다.The present invention relates to a feedforward amplifier for removing signal distortion caused by a high frequency power amplifier of a wireless communication system having a nonlinear characteristic, and implements a feedforward amplifier suitable for a wireless communication system requiring a wideband characteristic.

이러한 목적들을 달성하기 위한 본 발명은 소정의 고주파 입력신호를 수신하는 입력단과, 상기 고주파 입력신호를 전력증폭하여 전력증폭된 고주파신호를 출력하는 전력증폭기와, 상기 전력증폭된 고주파신호로부터 상기 고주파 입력신호를 감산하여 출력하는 감산기와, 상기 감산기의 출력신호와 동일한 세기를 가지며 180도 위상차를 가지는 에러신호를 증폭하여 출력하는 에러증폭기와, 상기 전력증폭된 고주파신호를 일시적으로 지연시켜 출력하는 지연기와, 상기 입력단과 상기 전력증폭기의 사이에 접속되어 소정 제어하에 상기 전력증폭기로 인가되는 고주파 입력신호의 세기를 감쇄시키는 제1가변 감쇄기와, 상기 입력단과 상기 전력증폭기의 사이에 접속되어 소정 제어하에 상기전력증폭기로 인가되는 고주파 입력신호의 위상을 변환시키는 제1가변 위상변환기와, 상기 고주파 입력신호의 세기와 상기 전력증폭된 고주파신호의 세기를 검출한 후 이 검출결과에 따른 전압값을 상기 제1가변 감쇄기로 인가하여 상기 전력증폭기로 인가되는 고주파 입력신호의 세기가 감쇄되도록 제어하는 제1신호세기 제어부와, 상기 고주파 입력신호의 위상과 상기 전력증폭된 고주파신호의 위상을 검출한 후 이 검출결과에 따른 전압값을 상기 제1가변 위상변환기로 인가하여 상기 전력증폭기로 인가되는 고주파 입력신호의 위상이 변환되도록 제어하는 제1신호위상 제어부와, 상기 감산기와 상기 에러증폭기의 사이에 접속되어 소정 제어하에 상기 에러증폭기로 인가되는 상기 감산기로부터의 출력신호의 세기를 감쇄시키는 제2가변 감쇄기와, 상기 감산기와 상기 에러증폭기의 사이에 접속되어 소정 제어하에 상기 에러증폭기로 인가되는 상기 감산기로부터의 출력신호의 위상을 변환시키는 제2가변 위상변환기와, 상기 감산기의 출력신호의 세기와 상기 에러증폭기의 출력신호의 세기를 검출한 후 이 검출결과에 따른 전압값을 상기 제2가변 감쇄기로 인가하여 상기 에러증폭기로 인가되는 고주파신호의 세기가 감쇄되도록 제어하는 제2신호세기 제어부와, 상기 감산기의 출력신호와 상기 에러증폭기의 출력신호간의 위상차와 상기 전력증폭된 고주파신호와 상기 지연기의 출력신호간의 위상차를 검출한 후 이 검출결과에 따른 전압값을 상기 제2가변 위상변환기로 인가하여 상기 에러증폭기로 인가되는 고주파신호의 위상이 변환되도록 제어하는 제2신호위상 제어부와, 상기 지연기의 출력신호와 상기 에러증폭기의 출력신호를 결합하여 출력하는 결합기로 이루어지는 피드포워드 증폭기를 제공한다.According to an aspect of the present invention, there is provided an input terminal for receiving a predetermined high frequency input signal, a power amplifier for power amplifying the high frequency input signal to output a power amplified high frequency signal, and the high frequency input from the power amplified high frequency signal. A subtractor for subtracting and outputting a signal, an error amplifier for amplifying and outputting an error signal having the same intensity as the output signal of the subtractor and having a phase difference of 180 degrees, and a delayer for temporarily delaying and outputting the power-amplified high frequency signal; A first variable attenuator connected between the input terminal and the power amplifier to attenuate the strength of the high frequency input signal applied to the power amplifier under predetermined control, and connected between the input terminal and the power amplifier under predetermined control; To convert the phase of the high frequency input signal applied to the power amplifier A first variable phase shifter and a high frequency input applied to the power amplifier by detecting a strength of the high frequency input signal and a strength of the power amplified high frequency signal and applying a voltage value according to the detection result to the first variable attenuator A first signal strength control unit controlling the signal strength to be attenuated, a phase of the high frequency input signal and a phase of the power amplified high frequency signal, and applying a voltage value according to the detection result to the first variable phase shifter And a first signal phase controller for controlling the phase of the high frequency input signal applied to the power amplifier, and an output signal from the subtractor connected between the subtractor and the error amplifier and applied to the error amplifier under a predetermined control. A second variable attenuator for attenuating the intensity of the second variable; and a predetermined control connected between the subtractor and the error amplifier A second variable phase shifter for converting a phase of an output signal from the subtractor applied to the error amplifier, and an intensity of an output signal of the subtractor and an output signal of the error amplifier according to the detection result. A second signal strength control unit controlling the intensity of the high frequency signal applied to the error amplifier by applying a voltage value to the second variable attenuator, a phase difference between the output signal of the subtractor and the output signal of the error amplifier, and the power Detecting a phase difference between the amplified high frequency signal and the output signal of the delayer, and applying a voltage value according to the detection result to the second variable phase shifter to control a phase change of the high frequency signal applied to the error amplifier; A two-phase signal phase control unit, and outputs the combined output signal of the delay unit and the output signal of the error amplifier; It provides a feed forward amplifier comprising a group.

Description

피드포워드 증폭기Feedforward amplifier

본 발명은 무선통신시스템의 고주파 전력증폭기에 관한 것으로, 특히 고주파 전력증폭기의 비선형 특성에 따라 발생하는 신호왜곡을 제거하기 위한 피드포워드 증폭기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high frequency power amplifier in a wireless communication system, and more particularly, to a feed forward amplifier for removing signal distortion caused by nonlinear characteristics of a high frequency power amplifier.

일반적으로 무선통신시스템에서 송신기의 출력단에는 고주파 출력의 전압을 증폭하기 위한 회로로서 고주파 전력증폭기(Radio Frequency Power Amplifier)가 구비된다. 그런데 이러한 전력증폭기는 전형적으로 비선형 특성을 가지기 때문에 통신 운용시에 있어서 신호사이의 왜곡을 야기시키는 원인으로서 작용한다. 이러한 전력증폭기의 비선형특성을 줄이기 위한 대표적인 방법으로 피드포워드(feed forward)를 이용한 선형화 방법이 있다. 여기서 선형화(linearization)란 전력증폭기의 신호왜곡(IMD: Inter Modulation Distortion)성분이 인접 채널의 신호에 영향을 주는 것을 최소화시키는 것을 말한다. 한편 다수의 입력신호가 전력증폭기로 인가될 때 IMD가 발생할 수 있는 확률은 그만큼 증가하는데 통상의 필터를 이용하여 IMD를 제거하는 것은 매우 곤란하다. 이러한 IMD는 통화 품질에 커다란 영향을 미치는 일종의 잡음으로서 작용한다. 그러므로 피드포워드 방식을 이용한 선형화 방법과 같이 전력증폭기를 선형화시키는 방법은 무선통신시스템에서 반드시 고려되어야 할 중요한 요소라 말하지 않을 수 없다.In general, a radio frequency power amplifier (Radio Frequency Power Amplifier) is provided as a circuit for amplifying a high frequency output voltage at an output terminal of a transmitter in a wireless communication system. However, such a power amplifier typically has a nonlinear characteristic, and thus acts as a cause of distortion between signals in communication operations. As a representative method for reducing the nonlinear characteristics of the power amplifier, there is a linearization method using a feed forward. Here, linearization refers to minimizing the influence of the signal distortion (IMD) component of the power amplifier on the signal of the adjacent channel. On the other hand, when a plurality of input signals are applied to the power amplifier, the probability that the IMD can be increased by that much, it is very difficult to remove the IMD using a conventional filter. This IMD acts as a kind of noise that greatly affects the call quality. Therefore, the linearization method of the power amplifier, such as the linearization method using the feedforward method, must be said to be an important factor to be considered in the wireless communication system.

도 1은 피드포워드방식을 이용한 RF 전력증폭기(이하 피드포워드 증폭기라 칭함)의 일반적인 구성을 보여주는 도면이다.1 is a view showing a general configuration of an RF power amplifier (hereinafter referred to as a feed forward amplifier) using a feed forward method.

상기 도 1와 같은 구성으로 적용된 피드포워드방식이란 전력증폭기 104에서 발생된 IMD와 동일한 스펙트럼 형태를 가지며 180°위상이 차이가 나는 신호를 만들어 최종 출력단에 결합시킴으로써 주신호 이외의 신호인 IMD를 제거시키는 방식을 말한다. 도 1에서 제1루프 LP1는 전력증폭기 104에서 발생한 IMD를 추출하는 루프이고, 제2루프 LP2는 상기 제1루프 LP1에 의해 추출된 IMD와 동일한 스펙트럼 형태를 가지며 180°위상이 차이가 나는 신호를 만들어 최종 출력단에 주신호만이 출력되도록 조정하는 루프이다. 상기 제1루프 LP1은 전력분배기 101, 가변 감쇄기 102, 가변 위상변환기 103, 전력증폭기 104, 방향성 결합기 105, 지연기 106 및 감산기 107로 이루어진다. 그리고 상기 제2루프 LP2는 방향성 결합기 105, 감산기 107, 가변 감쇄기 108, 가변 위상변환기 109, 에러증폭기 110, 지연기 111 및 방향성 결합기 112로 이루어진다.The feedforward method applied in the configuration as shown in FIG. 1 removes an IMD other than the main signal by making a signal having the same spectral shape as that of the IMD generated by the power amplifier 104 and having a 180 ° phase difference and combining the final output terminal. Say the way. In FIG. 1, the first loop LP1 is a loop for extracting the IMD generated from the power amplifier 104, and the second loop LP2 has the same spectral shape as that of the IMD extracted by the first loop LP1 and has a 180 ° phase difference signal. It is a loop that controls only the main signal to be output to the final output stage. The first loop LP1 includes a power divider 101, a variable attenuator 102, a variable phase shifter 103, a power amplifier 104, a directional coupler 105, a delay 106 and a subtractor 107. The second loop LP2 includes a directional coupler 105, a subtractor 107, a variable attenuator 108, a variable phase shifter 109, an error amplifier 110, a retarder 111, and a directional coupler 112.

도 2는 상기 도 1과 같이 구성되는 피드포워드 증폭기의 입력단에 듀얼톤(Dual Tone)이 인가되었을 시 각 부분에서의 스펙트럼을 보여주는 도면으로, 일반적인 피드포워드 증폭기의 동작을 명확하게 보여준다. 즉, 도 2는 일반적인 피드포워드 증폭기가 전력증폭기 104에서 발생된 IMD와 동일한 스펙트럼 형태를 가지며 180°위상이 차이가 나는 신호를 만들어 전력증폭기 104의 출력단에 결합시킴으로써 주신호 이외의 신호인 IMD가 제거되도록 처리함을 보여준다.FIG. 2 is a diagram illustrating a spectrum in each part when a dual tone is applied to an input terminal of a feedforward amplifier configured as in FIG. 1, and clearly shows an operation of a general feedforward amplifier. That is, FIG. 2 illustrates that a conventional feedforward amplifier has a spectral shape identical to that of the IMD generated by the power amplifier 104 and is coupled to an output terminal of the power amplifier 104 by removing a 180 ° phase difference signal. Show that it handles as much as possible.

도 2의 (A)에 도시된 바와 같은 형태의 고주파 입력신호 RFin이 도 1의 전력분배기 101로 인가되는 경우 전력증폭기 104의 출력단에는 도 2의 (B)에 도시된 바와 같은 형태의 신호 PA - 고주파 입력신호 RFin의 세기가 가변 감쇄기 102에 의해 감쇄되고 그 위상이 가변 위상변환기 103에 의해 변환된 신호 - 가 나타난다. 상기 PA신호는 전력증폭기 104의 비선형 특성으로 인해 IMD성분이 포함된 신호이다. 이 PA신호는 방향성 결합기 105를 거쳐 지연기 111 과 방향성 결합기 112로 인가된다. 또한 이 PA신호는 방향성 결합기 105를 거쳐 감산기 107로 인가된다. 이때 감산기 107의 다른 한 입력으로는 전력분배기 101에 의해 분배된 후 지연기 106을 거친 고주파 입력신호 RFin가 또한 인가된다. 그러므로 감산기 107은 도 2의 (C)에 도시된 바와 같은 형태의 신호 PB를 출력한다. 상기 PB신호는 PA신호로부터 고주파 입력신호 RFin을 감산한 신호임을 알 수 있다. 이 PB신호는 가변 감쇄기 108과 가변 위상변환기 109를 거친 후 에러증폭기 110로 인가된다. 에러증폭기 110은 상기 PB신호를 증폭하여 도 2의 (D)와 같은 형태의 PC신호를 출력한다. 상기 PC신호는 전력증폭기 104의 출력신호에 포함된 IMD성분과는 크기가 동일하고 위상이 180°차이나는 신호로 방향성 결합기 112로 인가된다. 이에 따라 방향성 결합기 112는 PA신호와 PC신호를 결합하여 IMD성분이 제거된 도 2의 (E)에 도시된 바와 같은 형태의 고주파 출력신호 RFout를 출력한다.When the high frequency input signal RFin having the form as shown in FIG. 2A is applied to the power divider 101 of FIG. 1, the output terminal of the power amplifier 104 has the signal PA having the form as shown in FIG. A signal whose intensity of the high frequency input signal RFin is attenuated by the variable attenuator 102 and whose phase is converted by the variable phase shifter 103 appears. The PA signal is a signal including an IMD component due to the nonlinear characteristic of the power amplifier 104. This PA signal is applied to the retarder 111 and the directional coupler 112 via the directional coupler 105. This PA signal is also applied to the subtractor 107 via the directional coupler 105. The other input of the subtractor 107 is also applied with the high frequency input signal RFin, which is distributed by the power divider 101 and then passed through the delay 106. Therefore, the subtractor 107 outputs a signal PB of the form as shown in Fig. 2C. It can be seen that the PB signal is a signal obtained by subtracting the high frequency input signal RFin from the PA signal. The PB signal is applied to the error amplifier 110 after passing through the variable attenuator 108 and the variable phase shifter 109. The error amplifier 110 amplifies the PB signal and outputs a PC signal having a form as shown in FIG. The PC signal is equal in magnitude to the IMD component included in the output signal of the power amplifier 104 and is applied to the directional coupler 112 in a phase of 180 ° out of phase. Accordingly, the directional coupler 112 combines the PA signal and the PC signal to output a high frequency output signal RFout of the type shown in FIG. 2E from which the IMD component is removed.

요약하면, 도 1에 도시된 바와 같은 피드포워드 증폭기는 도 2의 (A)에 도시된 바와 같은 형태의 고주파 입력신호 RFin을 입력하여 도 2의 (E)에 도시된 바와 같은 형태의 고주파 출력신호 RFout를 출력한다. 다시 말하면, 전력증폭기 104를 적어도 포함하여 구성되는 피드포워드 증폭기는 전력증폭기 104의 비선형 특성에 따라 발생하는 IMD를 제거하여 고주파 입력신호 RFin의 세기가 증폭된 고주파 출력신호 RFout를 출력한다.In summary, the feedforward amplifier as shown in FIG. 1 inputs a high frequency input signal RFin of the form as shown in FIG. 2A and a high frequency output signal as shown in FIG. 2E. Output RFout. In other words, the feedforward amplifier including at least the power amplifier 104 removes the IMD generated according to the nonlinear characteristic of the power amplifier 104 and outputs the high frequency output signal RFout whose intensity of the high frequency input signal RFin is amplified.

한편 상기와 같은 개념으로 시작하였던 피드포워드 증폭기는 디지털 통신의 개념이 도입되면서 도 3에 도시된 바와 같은 형태로 발전하였다.Meanwhile, the feedforward amplifier, which started with the above concept, has been developed in the form as shown in FIG. 3 with the introduction of the concept of digital communication.

도 3은 파이럿트톤(pilot tone)을 이용한 피드포워드 증폭기의 구성을 보여주는 도면이다. 상기 도 3에 도시되어 있는 구성은 1980년 7월 4일자로 출원된 후 1982년 1월 27일자로 특허허여된 영국 특허번호 제2080062호에 제목 Improvements In or Relating to Amplifiers하에 게재되어 있는 피드포워드 증폭기의 구성이다.그리고 도 4는 상기 도 3의 방향성 결합기 8로 고주파 입력신호 RFin이 인가되는 경우에 증폭기의 각 부분에서의 신호의 스펙트럼을 보여주는 도면이다.3 is a diagram illustrating a configuration of a feedforward amplifier using a pilot tone. 3 is a feedforward amplifier published under the title Improvements In or Relating to Amplifiers in British Patent No. 2080062, filed on July 4, 1980 and licensed on January 27, 1982. 4 is a diagram illustrating a spectrum of a signal in each part of an amplifier when the high frequency input signal RFin is applied to the directional coupler 8 of FIG. 3.

상기 도 3에 도시된 바와 같은 형태의 피드포워드 증폭기의 기본 원리는 도 1에 도시된 피드포워드 증폭기와 유사하다. 그러나 도 1에 도시된 피드포워드 증폭기와는 달리 등화기 9,15와 모니터 12,14를 포함하고 있으며, 주파수발생기 13에 의해 발생된 파이럿트톤 Fr을 기준으로 하여 왜곡신호 성분의 제거정도를 판정하고 조정하는 동작을 수행하는 것을 특징으로 한다. 이때 사용되는 파일럿트톤 Fr은 IMD에 비해 상대적으로 전력이 크기 때문에 등화기(Equalizer) 15에 의한 조정 정도의 용이한 판별을 가능하게 한다. (24)지점을 관찰하는 모니터 12는 전력증폭기 2의 순수 왜곡성분만을 출력할 수 있게 등화기 9를 조정한다. 주파수발생기 13에서 생성된 신호는 2 → 5 → 15의 경로와 2 → 5 → 6 → 7 → 10의 두 경로를 통과하게 되며, 전력결합기 11에서 결합되는 각 파일럿트톤의 위상이 180°차이가 나고 크기가 같을 때 자동적으로 전력증폭기 2에서 발생된 IMD는 최소화된다. 이때의 스펙트럼 형태가 도 4의 (27)이다.The basic principle of the feed forward amplifier of the type as shown in FIG. 3 is similar to the feed forward amplifier shown in FIG. However, unlike the feedforward amplifier shown in FIG. 1, the system includes equalizers 9, 15 and monitors 12, 14, and determines the degree of removal of the distortion signal component based on the pilot tone Fr generated by the frequency generator 13. It is characterized by performing an operation for adjusting. Since the pilot tone Fr used at this time is relatively large in power compared to the IMD, it is possible to easily determine the degree of adjustment by the equalizer 15. Monitor 12, observing the point, adjusts equalizer 9 to output only the pure distortion component of power amplifier 2. The signal generated by frequency generator 13 passes through 2 → 5 → 15 paths and 2 → 5 → 6 → 7 → 10 paths, and the phases of the pilot tones combined in the power combiner 11 are 180 ° out of phase. When the sizes are the same, the IMD generated by power amplifier 2 is automatically minimized. The spectral shape at this time is (27) of FIG.

상기 도 3과 같이 파일럿트톤을 이용하는 피드포워드 증폭기는 특정 단자를 계속 관찰하여 IMD를 최소화시키는 루프를 형성한다. 그러므로 부품의 내구 연한에 덜 민감하며 환경의 변화나 시간의 경과에도 우수한 특성을 계속 유지하는 장점을 갖는다.As shown in FIG. 3, a feedforward amplifier using a pilot tone forms a loop to minimize IMD by continuously observing a specific terminal. Therefore, it is less sensitive to the service life of components and has the advantage of maintaining excellent characteristics even with changes in the environment or over time.

그러나 광대역 특성이 요구되는 현재의 무선통신시스템에 이러한 피드포워드 증폭기를 적용하는 데는 다음과 같은 단점이 있다. 첫째, 광대역 특성을 위해서는 다수의 파일럿트톤이 존재하여야 한다. 둘째, 등화기와 모니터 부분 역시 특정 주파수 대역을 담당하는 여러 개의 블록으로 구성되어야 하기 때문에 회로가 매우 복잡해진다. 셋째, 파일럿트톤이 에러증폭기 10을 통과하는 경우 원하지 않는 신호왜곡이 발생될 수 있다. 넷째, 모니터 부분은 마이크로프로세서를 이용하여 구성되는 것이 일반적인데 이러한 경우 어떤 환경조건에서도 최소의 IMD를 유지시킬 수 있는 장점이 있지만, 데이터 처리속도가 아날로그 회로에 비해 느리기 때문에 피드포워드 증폭기의 특성을 실시간으로 개선시키기는 용이하지 않다.However, there are the following disadvantages in applying such a feedforward amplifier to current wireless communication systems that require broadband characteristics. First, a large number of pilot tones must exist for broadband characteristics. Second, the equalizer and monitor part also has to be composed of several blocks that cover a specific frequency band, which makes the circuit very complicated. Third, unwanted signal distortion can occur when the pilot tone passes through error amplifier 10. Fourth, the monitor part is generally configured by using a microprocessor. In this case, the minimum IMD can be maintained under any environmental conditions. However, since the data processing speed is slower than that of the analog circuit, the characteristics of the feedforward amplifier are measured in real time. It is not easy to improve.

다시 말하면, 종래의 피드포워드 증폭기는 파일럿트톤을 가지고 소프트웨어적인 처리에 의해 전력증폭기의 비선형 특성에 따른 IMD성분을 제거하는 것을 특징으로 한다. 그러나 이러한 피드포워드 증폭기는 광대역 특성이 요구되는 무선통신시스템에는 적합하지 않다. 왜냐하면, 요구되는 광대역 특성에 비례하여 피드포워드 증폭기의 구성이 그만큼 더 복잡해질 뿐만 아니라 데이터 처리속도가 저하되는 단점이 있다.In other words, the conventional feedforward amplifier is characterized by removing the IMD component according to the nonlinear characteristics of the power amplifier by a software process with a pilot tone. However, these feedforward amplifiers are not suitable for wireless communication systems requiring broadband characteristics. This is because the feedforward amplifier is not only more complicated in proportion to the required broadband characteristics but also has a disadvantage in that the data processing speed is lowered.

따라서 본 발명의 목적은 광대역 특성을 가지는 무선통신시스템에 적합한 피드포워드 증폭기를 제공함에 있다.Accordingly, an object of the present invention is to provide a feedforward amplifier suitable for a wireless communication system having a broadband characteristic.

본 발명의 다른 목적은 광대역 특성의 무선통신시스템에 적용되는 경우에도 간단화된 구성을 가지는 피드포워드 증폭기를 제공함에 있다.Another object of the present invention is to provide a feedforward amplifier having a simplified configuration even when applied to a wireless communication system having a broadband characteristic.

본 발명의 또다른 목적은 파일럿트톤을 사용하지 않는 피드포워드 증폭기를 제공함에 있다.It is another object of the present invention to provide a feedforward amplifier that does not use pilot tone.

본 발명의 또다른 목적은 실시간 데이터 처리가 가능한 피드포워드 증폭기를 제공함에 있다.It is another object of the present invention to provide a feedforward amplifier capable of real-time data processing.

본 발명의 또다른 목적은 무선통신시스템에서 전력증폭기의 특성을 선형화하는 피드포워드 증폭기를 제공함에 있다.Another object of the present invention is to provide a feedforward amplifier for linearizing the characteristics of a power amplifier in a wireless communication system.

이러한 목적들을 달성하기 위한 본 발명은 소정의 고주파 입력신호를 수신하는 입력단과, 상기 고주파 입력신호를 전력증폭하여 전력증폭된 고주파신호를 출력하는 전력증폭기와, 상기 전력증폭된 고주파신호로부터 상기 고주파 입력신호를 감산하여 출력하는 감산기와, 상기 감산기의 출력신호와 동일한 세기를 가지며 180도 위상차를 가지는 에러신호(IMD)를 증폭하여 출력하는 에러증폭기와, 상기 전력증폭된 고주파신호를 신호의 동기를 맞추기 위해 일시적으로 지연시켜 출력하는 지연기와, 상기 입력단과 상기 전력증폭기의 사이에 접속되어 소정 제어하에 상기 전력증폭기로 인가되는 고주파 입력신호의 세기를 감쇄시키는 제1가변 감쇄기와, 상기 입력단과 상기 전력증폭기의 사이에 접속되어 소정 제어하에 상기전력증폭기로 인가되는 고주파 입력신호의 위상을 변환시키는 제1가변 위상변환기와, 상기 고주파 입력신호의 세기와 상기 전력증폭된 고주파신호의 세기를 검출한 후 이 검출결과에 따른 전압값을 상기 제1가변 감쇄기로 인가하여 상기 전력증폭기로 인가되는 고주파 입력신호의 세기가 감쇄되도록 제어하는 제1신호세기 제어부와, 상기 고주파 입력신호의 위상과 상기 전력증폭된 고주파신호의 위상을 검출한 후 이 검출결과에 따른 전압값을 상기 제1가변 위상변환기로 인가하여 상기 전력증폭기로 인가되는 고주파 입력신호의 위상이 변환되도록 제어하는 제1신호위상 제어부와, 상기 감산기와 상기 에러증폭기의 사이에 접속되어 소정 제어하에 상기 에러증폭기로 인가되는 상기 감산기로부터의 출력신호의 세기를 감쇄시키는 제2가변 감쇄기와, 상기 감산기와 상기 에러증폭기의 사이에 접속되어 소정 제어하에 상기 에러증폭기로 인가되는 상기 감산기로부터의 출력신호의 위상을 변환시키는 제2가변 위상변환기와, 상기 감산기의 출력신호의 세기와 상기 에러증폭기의 출력신호의 세기를 검출한 후 이 검출결과에 따른 전압값을 상기 제2가변 감쇄기로 인가하여 상기 에러증폭기로 인가되는 고주파신호의 세기가 감쇄되도록 제어하는 제2신호세기 제어부와, 상기 감산기의 출력신호와 상기 에러증폭기의 출력신호간의 위상차와 상기 전력증폭된 고주파신호와 상기 지연기의 출력신호간의 위상차를 검출한 후 이 검출결과에 따른 전압값을 상기 제2가변 위상변환기로 인가하여 상기 에러증폭기로 인가되는 고주파신호의 위상이 변환되도록 제어하는 제2신호위상 제어부와, 상기 지연기의 출력신호와 상기 에러증폭기의 출력신호를 결합하여 출력하는 결합기로 이루어지는 피드포워드 증폭기를 제공한다.According to an aspect of the present invention, there is provided an input terminal for receiving a predetermined high frequency input signal, a power amplifier for power amplifying the high frequency input signal to output a power amplified high frequency signal, and the high frequency input from the power amplified high frequency signal. A subtractor for subtracting and outputting a signal, an error amplifier for amplifying and outputting an error signal (IMD) having the same intensity as the output signal of the subtractor and having a phase difference of 180 degrees, and synchronizing the signal with the power-amplified high frequency signal A delay delay unit for temporarily delaying and outputting the first variable attenuator connected between the input terminal and the power amplifier to attenuate the strength of the high frequency input signal applied to the power amplifier under predetermined control, and the input terminal and the power amplifier. High frequency connected between and applied to the power amplifier under predetermined control A first variable phase shifter for converting a phase of an input signal, a strength of the high frequency input signal and a strength of the power amplified high frequency signal, and applying a voltage value according to the detection result to the first variable attenuator A first signal strength control unit controlling the intensity of the high frequency input signal applied to the power amplifier to be attenuated; and detecting a phase of the high frequency input signal and a phase of the power amplified high frequency signal, and calculating a voltage value according to the detection result. A first signal phase controller for controlling a phase of a high frequency input signal applied to the power amplifier by being converted to a first variable phase converter, and connected between the subtractor and the error amplifier and applied to the error amplifier under predetermined control A second variable attenuator for attenuating the intensity of the output signal from the subtractor, the subtractor and the error amplifier A second variable phase shifter connected between and for converting a phase of an output signal from the subtractor applied to the error amplifier under predetermined control, the intensity of the output signal of the subtractor and the intensity of the output signal of the error amplifier; And a second signal strength controller for controlling the intensity of the high frequency signal applied to the error amplifier by applying a voltage value according to the detection result to the second variable attenuator, and outputting the output signal of the subtractor and the error amplifier. After detecting a phase difference between an output signal and a phase difference between the power-amplified high frequency signal and the output signal of the delayer, a voltage value according to the detection result is applied to the second variable phase shifter to apply the high frequency signal to the error amplifier. A second signal phase control unit for controlling the phase shift, an output signal of the delay unit, and output of the error amplifier; Coupling the signal to provide a feed forward amplifier comprising a coupler for output.

도 1은 일반적인 피드포워드 증폭기의 구성을 보여주는 도면.1 is a view showing the configuration of a general feedforward amplifier.

도 2는 도 1에 도시된 피드포워드 증폭기의 입력단에 듀얼톤이 인가되었을 시 각 부분에서의 스펙트럼을 보여주는 도면.FIG. 2 is a diagram illustrating a spectrum at each part when dual tones are applied to an input terminal of the feed forward amplifier shown in FIG. 1. FIG.

도 3은 파이럿트톤을 이용하는 피드포워드 증폭기의 구성을 보여주는 도면.3 is a diagram showing the configuration of a feedforward amplifier using a pilot tone.

도 4는 도 3에 도시된 피드포워드 증폭기의 방향성 결합기 8로 듀얼톤이 인가된 경우에 증폭기의 각 부분에 나타나는 신호의 스펙트럼을 보여주는 도면.4 shows the spectrum of the signal appearing in each part of the amplifier when a dual tone is applied to the directional coupler 8 of the feedforward amplifier shown in FIG.

도 5는 본 발명에 따른 피드포워드 증폭기의 구성을 보여주는 도면.5 is a view showing the configuration of a feedforward amplifier according to the present invention.

도 6은 도 6에 도시된 신호세기 제어부 513의 구성을 보여주는 도면.FIG. 6 is a diagram illustrating a configuration of the signal strength control unit 513 shown in FIG. 6.

도 7은 도 6에 도시된 스위치 541, 검출기 542, 스위치 543 및 정류회로 544 및 545의 구성을 상세하게 보여주는 도면.7 is a view showing details of the configuration of the switch 541, the detector 542, the switch 543 and the rectifier circuits 544 and 545 shown in FIG.

도 8은 도 6에 도시된 비교기 546의 일 실시예에 따른 구성을 상세하게 보여주는 도면.FIG. 8 is a detailed view of the configuration of an embodiment of the comparator 546 shown in FIG. 6.

도 9는 도 6에 도시된 비교기 546의 다른 실시예에 따른 구성을 상세하게 보여주는 도면.FIG. 9 is a detailed view of a configuration of another comparator 546 shown in FIG. 6.

도 10은 도 5에 도시된 신호위상 제어부 514의 구성을 상세하게 보여주는 도면.FIG. 10 is a view showing in detail the configuration of the signal phase controller 514 shown in FIG.

도 11은 도 10에 도시된 바와 같이 구성되는 신호위상 제어부 514의 동작상의 기본 원리를 설명하기 위한 도면.11 is a view for explaining the basic principles of operation of the signal phase control unit 514 configured as shown in FIG.

도 12는 도 5에 도시된 신호위상 제어부 527의 구성을 상세하게 보여주는 도면.12 is a view showing in detail the configuration of the signal phase control unit 527 shown in FIG.

도 13은 도 5에 도시된 제어신호 발생기 515의 구성을 상세하게 보여주는 도면.13 is a view showing in detail the configuration of the control signal generator 515 shown in FIG.

이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의 내려진 용어들로서 이는 사용자 또는 칩설계자의 의도 또는 관례 등에 따라 달라질 수 있으므로, 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.DETAILED DESCRIPTION A detailed description of preferred embodiments of the present invention will now be described with reference to the accompanying drawings. In the following description of the present invention, detailed descriptions of well-known functions or configurations will be omitted if it is determined that the detailed description of the present invention may unnecessarily obscure the subject matter of the present invention. The terms to be described below are terms defined in consideration of functions in the present invention, and may be changed according to the intention or custom of the user or chip designer, and the definitions should be made based on the contents throughout the present specification.

도 5는 본 발명의 바람직한 실시예에 따른 피드포워드 증폭기의 구성을 보여주는 도면이다. 이러한 피드포워드 증폭기는 도 5에 도시된 바와 같이 하드웨어의 구성요소들로만 이루어져 있음을 알 수 있다. 그러므로 본 발명은 실시간의 데이터 처리를 가능하게 한다. 그리고 이 증폭기는 도 3에 도시된 바와 같이 파일럿트톤은 사용하고 있지 않음을 알 수 있다. 그러므로 본 발명은 요구되는 광대역 특성이 증대됨에 따라 하드웨어 구성이 복잡해짐을 방지할 수 있다.5 is a diagram illustrating a configuration of a feedforward amplifier according to a preferred embodiment of the present invention. It can be seen that such a feedforward amplifier consists only of components of hardware as shown in FIG. 5. Therefore, the present invention enables real-time data processing. The amplifier does not use a pilot tone as shown in FIG. Therefore, the present invention can prevent the hardware configuration from becoming complicated as the required broadband characteristics are increased.

도 5를 참조하면, 본 발명의 피드포워드 증폭기는 전형적으로 전력증폭기 504와, 에러증폭기 519와, 전력분배기 501과, 가변 감쇄기 502와, 가변 위상변환기 503과, 지연기 508과, 방향성 결합기 505와, 감산기 510과, 가변 감쇄기 517과, 가변 위상변환기 518과, 지연기 521과, 방향성 결합기 523을 포함하여 구성된다. 또한 본 발명의 피드포워드 증폭기는 신호세기 제어부 513과, 신호위상 제어부 514와, 신호세기 제어부 526과, 신호위상 제어부 527을 포함하여 구성된다. 상기 신호세기 제어부 513은 가변감쇄기 502를 제어하기 위한 것이며, 신호위상 제어부 514는 가변 위상변환기 503을 제어하기 위한 것이며, 신호세기 제어부 526은 가변 감쇄기 517을 제어하기 위한 것이며, 신호위상 제어부 527은 가변 위상변환기 518을 제어하기 위한 것이다. 이들 신호세기 제어부 513 및 526과, 신호위상 제어부 514 및 527에 대해서는 후에 도 6 내지 도 12와 함께 구체적으로 설명될 것이다. 그리고 또한 본 발명은 상기 신호세기 제어부 513 및 526과, 신호위상 제어부 514 및 527의 동작을 위한 방향성 결합기 509와, 전력분배기 512와, 방향성 결합기 506과, 방향성 결합기 507과, 전력분배기 511과, 방향성 결합기 516과, 전력분배기 523과, 스위치 524와, 지연기 525와, 스위치 528과, 전력분배기 529와, 방향성 결합기 520과, 제어신호 발생기 515를 더 포함하여 구성된다.5, the feed forward amplifier of the present invention typically includes a power amplifier 504, an error amplifier 519, a power divider 501, a variable attenuator 502, a variable phase shifter 503, a delay 508, a directional coupler 505, And a subtractor 510, a variable attenuator 517, a variable phase shifter 518, a retarder 521, and a directional coupler 523. Also, the feedforward amplifier of the present invention includes a signal strength controller 513, a signal phase controller 514, a signal strength controller 526, and a signal phase controller 527. The signal strength controller 513 is for controlling the variable attenuator 502, the signal phase controller 514 is for controlling the variable phase shifter 503, the signal strength controller 526 is for controlling the variable attenuator 517, and the signal phase controller 527 is variable. To control the phase shifter 518. These signal strength controllers 513 and 526 and the signal phase controllers 514 and 527 will be described in detail later with reference to FIGS. 6 to 12. In addition, the present invention is the signal strength control unit 513 and 526, the directional coupler 509, the power divider 512, the directional coupler 506, the directional coupler 507, the power divider 511, the directional for the operation of the signal phase control unit 514 and 527 And a combiner 516, a power divider 523, a switch 524, a delay 525, a switch 528, a power divider 529, a directional coupler 520, and a control signal generator 515.

상기 제어신호 발생기 515는 신호세기 제어부 513과, 신호위상 제어부 514와, 신호세기 제어부 526과, 신호위상 제어부 527과, 스위치 524와, 스위치 528의 동기를 위한 제어신호를 발생하는 것으로, 발진기(oscillator)와 분주기(frequency divider)로 구현될 수 있다.The control signal generator 515 generates a control signal for synchronizing the signal strength controller 513, the signal phase controller 514, the signal strength controller 526, the signal phase controller 527, the switch 524, and the switch 528, an oscillator ) And a frequency divider.

상기 도 5와 같이 구성되는 피드포워드 증폭기의 입력단으로 수신되는 고주파 입력신호 RFin은 (경로 1) 내지 (경로 5)를 거쳐 고주파 출력신호 RFout로서 출력된다. 상기 경로 1은 전력분배기 501 → 가변 감쇄기 502 → 가변 위상변환기 503 → 전력증폭기 504 → 방향성 결합기 505로 구성된다. 경로 2는 전력분배기 501 → 지연기 508 → 방향성 결합기 509 → 감산기 510으로 구성된다. 경로 3은 방향성 결합기 505 → 방향성 결합기 506 → 방향성결합기 507 → 감산기 510으로 구성된다. 경로 4는 방향성 결합기 505 → 지연기 521 → 방향성 결합기 522 → 방향성 결합기 523으로 구성된다. 경로 5는 감산기 510 → 방향성 결합기 516 → 가변감쇄기 517 → 가변 위상변환기 518 → 에러증폭기 519 → 방향성 결합기 520으로 구성된다.The high frequency input signal RFin received at the input terminal of the feedforward amplifier configured as shown in FIG. 5 is output as the high frequency output signal RFout via (path 1) to (path 5). The path 1 includes a power divider 501 → a variable attenuator 502 → a variable phase shifter 503 → a power amplifier 504 → a directional coupler 505. Path 2 consists of power divider 501 → delay 508 → directional coupler 509 → subtractor 510. Path 3 consists of directional coupler 505 → directional coupler 506 → directional coupler 507 → subtractor 510. Path 4 consists of directional coupler 505 → retarder 521 → directional coupler 522 → directional coupler 523. Path 5 consists of subtractor 510 → directional coupler 516 → variable attenuator 517 → variable phase shifter 518 → error amplifier 519 → directional coupler 520.

도 6은 도 5에 도시된 신호세기 제어부 513의 구성을 보다 상세하게 보여주는 도면으로, 신호세기 제어부 513은 스위치 541과, 검출기 542와, 스위치 543과, 정류회로 544 및 545와, 비교기 546으로 이루어진다.FIG. 6 is a view illustrating in detail the configuration of the signal strength controller 513 shown in FIG. 5. The signal strength controller 513 includes a switch 541, a detector 542, a switch 543, a rectifier circuits 544 and 545, and a comparator 546. .

도 6에서 스위치 541은 제어신호 발생기 515로부터 발생된 제어신호에 따라 전력분배기 512로부터 인가되는 경로 2상의 고주파신호 A와 전력분배기 511로부터 인가되는 경로 3상의 고주파신호 B를 교번적으로 선택하여 출력한다. 상기 고주파신호 A는 고주파 입력신호 RFin을 의미하며, 고주파신호 B는 전력증폭기 504에 의해 전력증폭된 고주파 입력신호 RFin을 의미한다. 상기 고주파신호 B은 전력증폭기 504의 비선형 특성에 따른 신호 왜곡 성분이 포함되어 있는 신호이다. 서로 다른 경로상에 있는 고주파신호 A와 고주파신호 B가 동일한 시점에서 스위치 541로 인가되는 데, 이는 경로 2상에 지연기 508이 구비되어 있기 때문이다.In FIG. 6, the switch 541 alternately selects and outputs the high frequency signal A of the two phases of the path applied from the power divider 512 and the high frequency signal B of the three phases of the path applied from the power divider 511 according to the control signal generated from the control signal generator 515. . The high frequency signal A refers to the high frequency input signal RFin, and the high frequency signal B refers to the high frequency input signal RFin amplified by the power amplifier 504. The high frequency signal B is a signal that includes signal distortion components according to the nonlinear characteristics of the power amplifier 504. The high frequency signal A and the high frequency signal B on different paths are applied to the switch 541 at the same time point because the delay unit 508 is provided on the path 2.

검출기 542는 스위치 541로부터 출력되는 고주파신호 A와 고주파신호 B를 직류의 전압값으로 변환하여 상기 고주파신호들의 세기를 검출한다. 스위치 543은 상기 검출기 542에 의해 변환된 고주파신호 A와 고주파신호 B에 대한 직류의 전압값을 제어신호 발생기 515로부터 발생된 제어신호에 따라 교번적으로 선택하여 각각 A1신호와 B1신호로서 출력한다. 이때 출력되는 A1신호와 B1신호는 불안정한 신호이기 때문에 정류회로 544 및 545는 상기 A1신호와 B1신호를 정류하여 안정된 값의 직류전압값 VS와 VC로서 출력한다. 상기 직류전압값 VS와 VC를 입력하는 비교기 546은 상기 직류전압값 VS를 기준의 전압값으로 입력하고 직류전압값 VC를 비교의 전압값으로 입력하여 비교한다. 이때 비교기 546은 비교전압값 VC가 기준전압값 VS보다 작은 경우에는 음(-)의 직류전압신호를, 큰 경우에는 양(+)의 직류전압신호를 출력한다.The detector 542 converts the high frequency signal A and the high frequency signal B output from the switch 541 into voltage values of DC to detect the intensity of the high frequency signals. The switch 543 alternately selects the voltage values of the direct current with respect to the high frequency signal A and the high frequency signal B converted by the detector 542 according to the control signal generated from the control signal generator 515 and outputs them as the A1 signal and the B1 signal, respectively. At this time, since the A1 and B1 signals are unstable signals, the rectifier circuits 544 and 545 rectify the A1 and B1 signals and output the DC voltage values VS and VC of stable values. The comparator 546 for inputting the DC voltage values VS and VC inputs the DC voltage value VS as a reference voltage value and inputs the DC voltage value VC as a comparison voltage value. At this time, the comparator 546 outputs a negative DC voltage signal when the comparison voltage value VC is smaller than the reference voltage value VS, and outputs a positive DC voltage signal when the comparison voltage value VC is smaller than the reference voltage value VS.

그러면 가변감쇄기 502는 상기 비교기 546으로부터 출력되는 직류전압신호에 따라 전력분배기 501로부터 인가되는 고주파 입력신호 RFin의 세기에 대한 감쇄량을 증가시키거나 감소시킨다. 즉, 가변감쇄기 502는 비교기 546으로부터 양(+)의 직류전압신호가 인가되는 경우에는 감쇄량을 증가시키고, 음(-)의 직류전압신호가 인가되는 경우에는 감쇄량을 감소시킨다. 여기서 감쇄량이 증가하는 경우는 고주파 입력신호 RFin의 세기가 전력증폭기 504에 의해 전력증폭된 고주파신호의 세기보다 큰 경우로 고주파 입력신호 RFin의 세기를 감쇄시킬 필요가 있는 경우이다. 이와 달리 감쇄량이 감소하는 경우는 고주파 입력신호 RFin의 세기가 전력증폭기 504에 의해 전력증폭된 고주파신호의 세기보다 작은 경우로 고주파 입력신호 RFin의 세기를 감쇄시킬 필요가 없는 경우에 해당한다.Then, the variable attenuator 502 increases or decreases the attenuation amount of the high frequency input signal RFin applied from the power divider 501 according to the DC voltage signal output from the comparator 546. That is, the variable attenuator 502 increases the attenuation amount when a positive DC voltage signal is applied from the comparator 546 and decreases the attenuation amount when a negative DC voltage signal is applied. In this case, the attenuation amount is increased when the intensity of the high frequency input signal RFin is greater than that of the high frequency signal power amplified by the power amplifier 504. In contrast, the attenuation decreases when the intensity of the high frequency input signal RFin is smaller than that of the high frequency signal power amplified by the power amplifier 504, and thus does not need to be attenuated.

도 7은 도 6에 도시되어 있는 스위치 541과, 검출기 542와, 스위치 543과, 정류회로 544 및 545의 구성을 보다 상세하게 보여주는 도면이다. 도 6의 스위치 541은 고주파용 아날로그 SPDT스위치인 제1스위치 SW1 및 제2스위치 SW2와, 인버터 INV로 구성된다. 도 6의 검출기 542는 다이오드 PD와, 연산증폭기 OP로 구성된다. 도 6의 스위치 543은 제3스위치 SW3과, 제4스위치 SW4와, 인버터 INV로 구성된다. 도 6의 정류회로 544 및 545는 저항 R과 캐패시터 C가 병렬접속되어 구성된다.FIG. 7 is a diagram illustrating in detail the configuration of the switch 541, the detector 542, the switch 543, and the rectifier circuits 544 and 545 shown in FIG. The switch 541 of FIG. 6 includes a first switch SW1 and a second switch SW2 which are analog high-frequency SPDT switches, and an inverter INV. The detector 542 of FIG. 6 is composed of a diode PD and an operational amplifier OP. The switch 543 of FIG. 6 is comprised by the 3rd switch SW3, the 4th switch SW4, and the inverter INV. The rectifier circuits 544 and 545 of FIG. 6 are configured by connecting a resistor R and a capacitor C in parallel.

도 7에서 제1스위치 SW1과 제2스위치 SW2는 제어신호 발생기 515로부터 발생된 제어신호에 의해 교번적으로 스위칭동작한다. 왜냐하면 제1스위치 SW1로는 제어신호 발생기 515로부터 발생된 제어신호가 직접 인가되고, 제2스위치 SW2로는 상기 제어신호가 인버터 INV에 의해 반전된 후 인가되기 때문이다. 따라서 제1스위치 SW1 및 제2스위치 SW2는 전력분배기 512를 통해 인가되는 경로 2상의 고주파신호 A와 전력분배기 511을 통해 인가되는 경로 3상의 고주파신호 B를 각각 상기 제어신호에 응답하여 선택하여 출력한다.In FIG. 7, the first switch SW1 and the second switch SW2 are alternately switched by the control signal generated from the control signal generator 515. This is because the control signal generated from the control signal generator 515 is directly applied to the first switch SW1, and the control signal is applied after being inverted by the inverter INV to the second switch SW2. Accordingly, the first switch SW1 and the second switch SW2 select and output the high frequency signal A on the path 2 applied through the power divider 512 and the high frequency signal B on the path 3 applied through the power divider 511 in response to the control signal. .

다이오드 PD는 제1스위치 SW1와 제2스위치 SW2를 통해 입력되는 고주파신호 A와 고주파신호 B를 직류의 전압값으로 변환한다. 이때의 직류전압값이 고주파신호 A와 고주파신호 B의 세기를 나타낸다. 반전단자(-)에 저항 R이 연결되고 반전단자(-)와 출력단자의 사이에 저항 R이 연결되는 연산증폭기 OP는 상기 다이오드 PD를 통해 검출된 직류전압값을 증폭하여 출력한다. 이 연산증폭기 OP의 출력은 제3스위치 SW3 및 제4스위치 SW4로 인가된다.The diode PD converts the high frequency signal A and the high frequency signal B, which are input through the first switch SW1 and the second switch SW2, into a DC voltage value. The DC voltage value at this time indicates the strengths of the high frequency signal A and the high frequency signal B. The operational amplifier OP, in which the resistor R is connected to the inverting terminal (−) and the resistor R is connected between the inverting terminal (−) and the output terminal, amplifies and outputs the DC voltage value detected through the diode PD. The output of this operational amplifier OP is applied to the third switch SW3 and the fourth switch SW4.

상기 제3스위치 SW3 및 제4스위치 SW4는 제어신호 발생기 515로부터 발생된 제어신호의 입력에 응답하여 상기 연산증폭기 OP로부터의 출력을 각각 선택하여 직류전압신호 A1과 B1으로 출력한다. 이때 제3스위치 SW3과 제4스위치 SW4의 동작은 전술한 제1스위치 SW1과 제2스위치 SW2의 동작과 동일하게 동기되어 수행된다. 왜냐하면 제3스위치 SW3으로는 제어신호 발생기 515로부터 발생된 제어신호가 직접 인가되고, 제4스위치 SW4로는 제어신호 발생기 515로부터 발생된 제어신호가 인버터 INV를 거쳐 인가되기 때문이다. 상기 제3스위치 SW3과 제4스위치 SW4로부터 출력되는 직류전압신호 A1과 B1은 서로 다른 시간대에 나타난다. 직류전압신호 A1은 주기적인 스위칭 동작에 따라 전압값이 존재하는 시간과 존재하지 않는 시간이 번갈아 나타나는데, 직류전압신호 B1은 상기 직류전압신호 A1이 나타나는 시간과는 반대로 나타나게 된다. 즉, 직류전압신호 B1은 직류전압신호 A1이 나타나지 않는 시간에 나타나고, 직류전압신호 A1이 나타나는 시간에는 나타나지 않는다.The third switch SW3 and the fourth switch SW4 respectively select an output from the operational amplifier OP in response to the input of the control signal generated from the control signal generator 515 and output the DC voltage signals A1 and B1. In this case, the operations of the third switch SW3 and the fourth switch SW4 are performed in synchronization with the operations of the first switch SW1 and the second switch SW2 described above. This is because the control signal generated from the control signal generator 515 is directly applied to the third switch SW3, and the control signal generated from the control signal generator 515 is applied to the third switch SW4 via the inverter INV. The DC voltage signals A1 and B1 output from the third switch SW3 and the fourth switch SW4 appear at different times. The DC voltage signal A1 alternates between the time when the voltage value is present and the time when there is no voltage according to the periodic switching operation. The DC voltage signal B1 is opposite to the time when the DC voltage signal A1 appears. That is, the DC voltage signal B1 appears at the time when the DC voltage signal A1 does not appear, and does not appear at the time when the DC voltage signal A1 appears.

예를 들어, 제어신호 발생기 515가 1밀리초(ms) 주기의 제어신호를 발생한다면, 0.5ms동안에는 제1스위치 SW1과 제3스위치 SW3이 스위칭동작하고 다른 O.5ms동안에는 제2스위치 SW2와 제4스위치 SW4이 스위칭동작한다. 이에 따라 제1스위치 SW1과 제3스위치 SW3이 스위칭동작하는 동안에는 전력분배기 512로부터의 고주파신호 A에 대한 세기가 검출되어 대응하는 직류전압신호 A1이 제3스위치 SW3로부터 출력되고, 제2스위치 SW2와 제4스위치 SW4가 스위칭동작하는 동안에는 전력분배기 511로부터의 고주파신호 B에 대한 세기가 검출되어 대응하는 직류전압신호 B1이 제4스위치 SW4로부터 출력된다.For example, if the control signal generator 515 generates a control signal with a period of 1 millisecond (ms), the first switch SW1 and the third switch SW3 are operated for switching for 0.5 ms, and the second switch SW2 and the second switch for another 0.5 ms. 4Switch SW4 switches. Accordingly, during the switching operation of the first switch SW1 and the third switch SW3, the intensity of the high frequency signal A from the power distributor 512 is detected, and the corresponding DC voltage signal A1 is output from the third switch SW3, and the second switch SW2 During the switching operation of the fourth switch SW4, the intensity of the high frequency signal B from the power divider 511 is detected and the corresponding DC voltage signal B1 is output from the fourth switch SW4.

이렇게 출력되는 직류전압신호 A1과 직류전압신호 B1은 전술한 바와 같이 서로 다른 시간대에서 나타나는 신호이다. 그러므로 이후에 두 신호를 비교하기 위해서는 두 신호를 동일한 시간대로 맞출 필요가 있다. 이러한 기능을 수행하는 것이 제3스위치 SW3와 제4스위치 SW4의 뒷단에 연결되는 정류회로 544 및 545이다. 상기 정류회로 544 및 545는 저항 R과 캐패시터 C가 병렬접속됨으로써 구성된다. 정류회로 544는 제3스위치 SW3으로부터 출력되는 직류전압신호 A1을 입력받아 정류함과 동시에 일정 시간동안 유지시켜 출력한다. 정류회로 545는 제4스위치 SW4로부터 출력되는 직류전압신호 B1을 입력받아 정류함과 동시에 일정 시간동안 유지시켜 출력다. 상기 정류회로 544로부터 출력되는 직류전압신호는 기준전압신호 VS로서 도 6의 비교기 546으로 한 입력으로 인가되고, 정류회로 545로부터 출력되는 직류전압신호는 비교전압신호 VC로서 비교기 546의 다른 한 입력으로 인가된다.The DC voltage signal A1 and the DC voltage signal B1 output as described above are signals appearing at different times as described above. Therefore, in order to compare the two signals later, it is necessary to set the two signals to the same time zone. It is the rectifier circuits 544 and 545 connected to the rear ends of the third switch SW3 and the fourth switch SW4 to perform this function. The rectifier circuits 544 and 545 are configured by connecting a resistor R and a capacitor C in parallel. The rectifier circuit 544 receives the DC voltage signal A1 output from the third switch SW3 and rectifies and maintains the same for a predetermined time. The rectifier circuit 545 receives the DC voltage signal B1 output from the fourth switch SW4 and rectifies and maintains it for a predetermined time. The DC voltage signal output from the rectifier circuit 544 is applied to one input of the comparator 546 of FIG. 6 as the reference voltage signal VS, and the DC voltage signal output from the rectifier circuit 545 is the other input of the comparator 546 as the comparison voltage signal VC. Is approved.

도 8 및 도 9는 도 6에 도시된 비교기 546의 구체적인 실시예를 보여주는 도면이다. 이러한 구성을 가질 수 있는 비교기 546은 도 7에 도시된 바와 같이 정류회로 544 및 545로부터의 기준전압신호 VS와 비교전압신호 VC를 제공받는다.8 and 9 illustrate specific embodiments of the comparator 546 illustrated in FIG. 6. The comparator 546, which may have such a configuration, receives the reference voltage signal VS and the comparison voltage signal VC from the rectifier circuits 544 and 545 as shown in FIG.

도 8을 참조하면, 비교기 546은 4단의 연산증폭기 OP1∼OP4로 구성된다. 제1연산증폭기 OP1의 반전단자(-)에는 저항 R이 연결되어 있으며, 반전단자(-)와 출력단자의 사이에는 저항 R이 연결되어 있으며, 비반전단자(+)는 접지단에 연결되어 있다. 상기 반전단자(-)에 연결된 저항 R을 통해서는 도 7에 도시된 정류회로 545로부터의 비교전압신호 VC가 인가된다. 그러므로 제1연산증폭기 OP1의 출력단자로는 상기 비교전압신호 VC의 음의 값이 출력된다.Referring to Fig. 8, comparator 546 is composed of four stage operational amplifiers OP1 to OP4. The resistor R is connected to the inverting terminal (-) of the first operational amplifier OP1, the resistor R is connected between the inverting terminal (-) and the output terminal, and the non-inverting terminal (+) is connected to the ground terminal. . The comparison voltage signal VC from the rectifier circuit 545 shown in FIG. 7 is applied through the resistor R connected to the inverting terminal (−). Therefore, the negative value of the comparison voltage signal VC is output to the output terminal of the first operational amplifier OP1.

제2연산증폭기 OP2의 반전단자(-)는 저항 R을 통해 제1연산증폭기 OP1의 출력단자에 연결되어 있으며, 비반전단자(+)는 접지단에 연결되어 있으며, 비반전단자(-)와 출력단자의 사이에는 저항 2R이 연결되어 있다. 또한 상기 반전단자(-)에는 저항 R이 연결되어 있는데, 이 저항 R을 통해서는 도 7에 도시된 정류회로 544로부터의 기준전압신호 VS가 인가된다. 즉, 제2연산증폭기 OP2의 반전단자(-)에는 두 개의 저항 R이 병렬로 접속되어 인가되는 기준전압신호 VS와 음의 비교전압신호 VC를 가산하여 출력하는 동작을 수행한다. 예를 들어 비교전압신호 VC가 기준전압신호 VS보다 작은 경우 제2연산증폭기 OP2는 음의 전압신호를 출력한다. 이와 달리 비교전압신호 VC가 기준전압신호 VS보다 큰 경우에 제2연산증폭기 OP2는 양의 전압신호를 출력한다.The inverting terminal (-) of the second operational amplifier OP2 is connected to the output terminal of the first operational amplifier OP1 through the resistor R, the non-inverting terminal (+) is connected to the ground terminal, and the non-inverting terminal (-) and A resistor 2R is connected between the output terminals. In addition, a resistor R is connected to the inverting terminal (−), through which the reference voltage signal VS from the rectifier circuit 544 shown in FIG. 7 is applied. That is, two resistors R are connected in parallel to the inverting terminal (-) of the second operational amplifier OP2 to perform the operation of adding and outputting the applied reference voltage signal VS and the negative comparison voltage signal VC. For example, when the comparison voltage signal VC is smaller than the reference voltage signal VS, the second operational amplifier OP2 outputs a negative voltage signal. In contrast, when the comparison voltage signal VC is greater than the reference voltage signal VS, the second operational amplifier OP2 outputs a positive voltage signal.

제3연산증폭기 OP3의 반전단자(-)는 저항 R을 통해 제2연산증폭기 OP2의 출력단자에 연결되어 있으며, 비반전단자(+)는 접지단에 연결되어 있으며, 반전단자(-)와 출력단자의 사이에는 캐패시터 C가 연결되어 있다. 즉, 제3연산증폭기 OP3와 저항 R과 캐패시터 C는 제2연산증폭기 OP2로부터 출력되는 직류전압신호를 적분하여 제3연산증폭기 OP3의 동작전압의 최고 값을 출력하는 적분기로서 동작한다.The inverting terminal (-) of the third operational amplifier OP3 is connected to the output terminal of the second operational amplifier OP2 through the resistor R, the non-inverting terminal (+) is connected to the ground terminal, and the inverting terminal (-) and the output Capacitor C is connected between the terminals. That is, the third operational amplifier OP3, the resistor R, and the capacitor C operate as an integrator that integrates the DC voltage signal output from the second operational amplifier OP2 and outputs the highest value of the operating voltage of the third operational amplifier OP3.

제4연산증폭기 OP4의 반전단자(-)는 저항 R을 통해 제3연산증폭기 OP3의 출력단자에 연결되어 있으며, 비반전단자(+)는 접지단에 연결되어 있으며, 반전단자(-)와 출력단자의 사이에는 저항 R이 연결되어 있다. 이러한 제4연산증폭기 OP4는 제3연산증폭기 OP3으로부터 출력되는 직류전압신호의 부호를 바꾸어 출력한다. 예를 들어, 제4연산증폭기 OP4는 제3연산증폭기 OP3으로부터 음의 직류전압신호가 인가되는 경우에는 양의 직류전압신호를 출력하고, 제3연산증폭기 OP3으로부터 양의 직류전압신호가 인가되는 경우에는 음의 직류전압신호를 출력한다. 이렇게 출력되는 직류전압신호는 도 6에 도시된 가변감쇄기 502로 인가된다.The inverting terminal (-) of the fourth operational amplifier OP4 is connected to the output terminal of the third operational amplifier OP3 through the resistor R, the non-inverting terminal (+) is connected to the ground terminal, the inverting terminal (-) and the output A resistor R is connected between the terminals. The fourth operational amplifier OP4 changes the sign of the DC voltage signal outputted from the third operational amplifier OP3 and outputs the same. For example, the fourth operational amplifier OP4 outputs a positive DC voltage signal when a negative DC voltage signal is applied from the third operational amplifier OP3, and a positive DC voltage signal is applied from the third operational amplifier OP3. Outputs a negative DC voltage signal. The DC voltage signal thus output is applied to the variable attenuator 502 shown in FIG.

도 9를 참조하면, 비교기 546은 2단의 연산증폭기 OP1∼OP2로 구성된다. 제1연산증폭기 OP1의 반전단자(-)에는 저항 R이 연결되어 있으며, 반전단자(-)와 출력단자의 사이에는 저항 R이 연결되어 있으며, 비반전단자(+)는 접지단에 연결되어 있다. 상기 반전단자(-)에 연결된 저항 R을 통해서는 도 7에 도시된 정류회로 545로부터의 비교전압신호 VC가 인가된다. 그러므로 제1연산증폭기 OP1의 출력단자로는 상기 비교전압신호 VC의 음의 값이 출력된다.Referring to Fig. 9, comparator 546 is composed of two stage operational amplifiers OP1 to OP2. The resistor R is connected to the inverting terminal (-) of the first operational amplifier OP1, the resistor R is connected between the inverting terminal (-) and the output terminal, and the non-inverting terminal (+) is connected to the ground terminal. . The comparison voltage signal VC from the rectifier circuit 545 shown in FIG. 7 is applied through the resistor R connected to the inverting terminal (−). Therefore, the negative value of the comparison voltage signal VC is output to the output terminal of the first operational amplifier OP1.

제2연산증폭기 OP2의 반전단자(-)는 저항 R을 통해 제1연산증폭기 OP1의 출력단자에 연결되어 있으며, 비반전단자(+)는 접지단에 연결되어 있으며, 반전단자(-)와 출력단자의 사이에는 캐패시터 C가 연결되어 있다. 또한 상기 반전단자(-)에는 저항 R이 연결되어 있는데, 이 저항 R을 통해서는 도 7에 도시된 정류회로 544로부터의 기준전압신호 VS가 인가된다. 즉, 제2연산증폭기 OP2는 반전단자(-)에 나타나는 기준전압신호 VS와 비교전압신호 VC를 가산한 후 이 가산된 결과를 적분하여 제2연산증폭기 OP2의 동작전압의 최고 값을 출력하는 적분기로서 동작한다.The inverting terminal (-) of the second operational amplifier OP2 is connected to the output terminal of the first operational amplifier OP1 through the resistor R, the non-inverting terminal (+) is connected to the ground terminal, the inverting terminal (-) and the output Capacitor C is connected between the terminals. In addition, a resistor R is connected to the inverting terminal (−), through which the reference voltage signal VS from the rectifier circuit 544 shown in FIG. 7 is applied. That is, the second operational amplifier OP2 adds the reference voltage signal VS and the comparison voltage signal VC appearing at the inverting terminal (-), integrates the added result, and outputs the highest value of the operating voltage of the second operational amplifier OP2. Acts as.

상기 제1연산증폭기 OP1과 제2연산증폭기 OP2의 동작은 전술한 도 8에 도시된 비교기의 동작과 동일하게 수행된다. 즉 비교전압신호 VC가 기준전압신호 VS보다 작은 경우에는 음의 직류전압신호를 출력하고, 비교전압신호 VC가 기준전압신호 VS보다 큰 경우에는 양의 직류전압신호를 출력한다. 이에 응답하여 도 6의 가변 감쇄기 502는 양의 직류전압신호가 인가되는 경우에는 감쇄량을 증가시키고, 음의 직류전압신호가 인가되는 경우에는 감쇄량을 감소시킨다. 가변 감쇄기 502에 의해 감쇄량이 증가하면 전력증폭된 고주파 입력신호 RFin의 세기가 감소하게 되고, 감쇄량이 감소하면 고주파 입력신호 RFin의 세기가 증가하게 된다. 만일 전력증폭된 고주파 입력신호 RFin의 세기가 낮아질 경우에는 비교기 546의 마지막 연산증폭기로부터 음의 직류전압이 출력된다. 그러므로 가변 감쇄기 502는 감쇄량을 감소시킨다. 이러한 가변 감쇄기 502의 제어동작은 고주파신호 A의 세기와 고주파신호 B의 세기가 같아지는 점에서 멈추게 된다. 즉, 신호세기 제어부 513은 고주파 입력신호 RFin(고주파신호 A)의 세기와 전력증폭기 504에 의해 전력증폭된 고주파신호(고주파신호 B)의 세기가 같아지도록 제어한다.The operations of the first operational amplifier OP1 and the second operational amplifier OP2 are performed in the same manner as the operation of the comparator illustrated in FIG. 8. That is, a negative DC voltage signal is output when the comparison voltage signal VC is smaller than the reference voltage signal VS, and a positive DC voltage signal is output when the comparison voltage signal VC is larger than the reference voltage signal VS. In response, the variable attenuator 502 of FIG. 6 increases the attenuation amount when a positive DC voltage signal is applied and decreases the attenuation amount when a negative DC voltage signal is applied. When the attenuation amount is increased by the variable attenuator 502, the strength of the power-amplified high frequency input signal RFin is decreased. When the attenuation amount is decreased, the intensity of the high frequency input signal RFin is increased. If the strength of the power-amplified high frequency input signal RFin becomes low, a negative DC voltage is output from the last operational amplifier of the comparator 546. Therefore, the variable attenuator 502 reduces the amount of attenuation. The control operation of the variable attenuator 502 is stopped at the point where the intensity of the high frequency signal A and the intensity of the high frequency signal B are equal. That is, the signal strength control unit 513 controls the intensity of the high frequency input signal RFin (high frequency signal A) to be the same as that of the high frequency signal (high frequency signal B) power amplified by the power amplifier 504.

도 10은 도 5에 도시된 신호위상 제어부 514의 구성을 상세하게 보여주는 도면이다. 이 신호위상 제어부 514는 감산기 510으로 인가되는 경로 2상의 고주파신호 A'의 위상과 경로 3상의 고주파신호 B'의 위상을 동일하게 만드는 동작을 수행한다. 상기 고주파신호 A'는 도 5의 전력분배기 512에 의해 분배되어 인가되는 신호이고, 고주파신호 B'는 도 5의 전력분배기 511에 의해 분배되어 인가되는 신호이다.FIG. 10 is a diagram illustrating in detail the configuration of the signal phase controller 514 illustrated in FIG. 5. The signal phase controller 514 performs an operation of making the phase of the high frequency signal A 'on the two paths applied to the subtractor 510 and the phase of the high frequency signal B' on the three paths the same. The high frequency signal A 'is a signal distributed and applied by the power divider 512 of FIG. 5, and the high frequency signal B' is a signal distributed and applied by the power divider 511 of FIG. 5.

도 10을 참조하면, 신호위상제어부 514는 IF복조기 550과, 정류회로 552 및 553과, Q/I제산기 554와, 비교기 555로 이루어진다. 상기 IF복조기 550은 동위상 전력분배기 551A와, 90°위상차 전력분배기 551B와, 주파수 혼합기 551C 및 551D로 이루어지는데, 이러한 구성 및 이에 대한 구체적인 설명은 본원 출원인에 의해 1996년 10월 23일자로 선출원된 대한민국 특허출원 제96-호 제목 IQ 복조장치 및 방법하에 상세하게 게재되어 있다. 이러한 IF복조기 550의 동위상 전력분배기 551A는 경로 2상의 고주파신호 A'를 인가받고, 90°위상차 전력분배기 551B는 경로 3상의 고주파신호 B'를 인가받는다. 주파수 혼합기 551C는 동위상 전력분배기 551A에 수신된 고주파신호 A'와 90°위상차 전력분배기 551B에 수신된 고주파신호 B'를 혼합하여 I신호를 생성하여 출력한다. 주파수 혼합기 551D는 동위상 전력분배기 551A에 수신된 고주파신호 A'와 90°위상차 전력분배기 551B에 수신된 고주파신호 B'를 혼합하여 Q신호를 생성하여 출력한다. 상기 I신호와 Q신호는 서로 90°의 위상차를 가지는 신호이다.Referring to FIG. 10, the signal phase controller 514 includes an IF demodulator 550, rectifier circuits 552 and 553, a Q / I divider 554, and a comparator 555. The IF demodulator 550 is composed of an in-phase power divider 551A, a 90 ° phase difference power divider 551B, and frequency mixers 551C and 551D. The configuration and detailed description thereof are filed in advance by the applicant of October 23, 1996. Korean Patent Application No. 96-Title IQ Demodulation Device and Method. The in-phase power divider 551A of the IF demodulator 550 receives the high frequency signal A 'of the two paths, and the 90 ° phase difference power divider 551B receives the high frequency signal B' of the three paths. The frequency mixer 551C generates an I signal by mixing the high frequency signal A 'received by the in-phase power divider 551A and the high frequency signal B' received by the 90 ° phase difference power divider 551B. The frequency mixer 551D generates and outputs a Q signal by mixing the high frequency signal A 'received by the in-phase power divider 551A and the high frequency signal B' received by the 90 ° phase difference power divider 551B. The I and Q signals are signals having a phase difference of 90 ° with each other.

상기 생성된 I신호와 Q신호는 정류회로 553과 정류회로 552를 각각 거치면서 안정화된다. 상기 정류회로 553 및 552를 거친 I신호 및 Q신호는 Q/I제산기 554로 인가되어 제산된다. Q/I제산기 554에 의해 제산된 결과값은 일련의 연산증폭기 OP1 내지 OP3으로 이루어지는 비교기 555를 거쳐 도 5의 가변 위상변환기 503으로 인가된다. 이때 연산증폭기 OP1은 반전증폭기로서 동작하고, 연산증폭기 OP2는 적분기로서 동작하고, 연산증폭기 OP3은 반전증폭기로서 동작한다. 상기 비교기 555는 Q/I제산기 554에 의해 제산된 Q/I값과 기준전압인 0[V]를 비교하여 그 비교결과에 따라 가변 위상변환기 503이 위상을 변화시키도록 한다.The generated I and Q signals are stabilized through the rectifier circuit 553 and the rectifier circuit 552, respectively. The I and Q signals that pass through the rectifier circuits 553 and 552 are applied to the Q / I divider 554 and divided. The result divided by the Q / I divider 554 is applied to the variable phase shifter 503 of FIG. 5 via a comparator 555 consisting of a series of operational amplifiers OP1 to OP3. In this case, the operational amplifier OP1 operates as an inverting amplifier, the operational amplifier OP2 operates as an integrator, and the operational amplifier OP3 operates as an inverting amplifier. The comparator 555 compares the Q / I value divided by the Q / I divider 554 with a reference voltage of 0 [V] so that the variable phase converter 503 changes the phase according to the comparison result.

상기 도 10에 도시된 신호위상 제어부 514의 동작을 수식을 통해 살펴보면 다음과 같다.The operation of the signal phase controller 514 illustrated in FIG. 10 will be described with reference to the following equation.

먼저 경로 2상의 고주파신호 A'과 경로 3상의 고주파신호 B'는 하기의 수학식 1로서 정의할 수 있다. 하기에서 θ는 경로 2상의 고주파신호 A'의 위상을 나타내고, Φ는 경로 3상의 고주파신호 B'의 위상을 나타낸다.First, the high frequency signal A 'on the path 2 and the high frequency signal B' on the path 3 may be defined as Equation 1 below. In the following,? Denotes the phase of the high frequency signal A 'on the two paths, and? Denotes the phase of the high frequency signal B' on the three paths.

A'= a1 ∠(ωt + θ),A '= a1 ∠ (ωt + θ),

B'= b1 ∠(ωt +Φ )B '= b1 ∠ (ωt + Φ)

IF복조기 550은 상기 수학식 1과 같이 정의할 수 있는 고주파신호 A'와 고주파신호 B'를 수신하여 하기의 수학식 2와 같은 I신호 및 Q신호를 생성한다. 왜냐하면 주파수혼합기 551C는 동상의 고주파신호 A'와 고주파신호 B'를 혼합하여 I신호를 생성하며, 주파수혼합기 551D는 고주파신호 A'와 90°위상차를 가지는 고주파신호 B'를 혼합하여 Q신호를 생성하기 때문이다. 이때 주파수혼합기 551C와 551D는 비선형 특성을 갖기 때문에 이로부터 생성되는 I신호와 Q신호는 서로 동일한 변환손실을 갖지 않는다는 사실에 유의하여야 한다. 하기에서 주파수혼합기 551C의 변환손실을 K1이라고 가정하고, 주파수혼합기 551D의 변환손실을 K2라고 가정한다.The IF demodulator 550 receives the high frequency signal A 'and the high frequency signal B', which can be defined as in Equation 1, and generates I and Q signals as shown in Equation 2 below. Because the frequency mixer 551C generates the I signal by mixing the high frequency signal A 'and the high frequency signal B' in phase, the frequency mixer 551D generates the Q signal by mixing the high frequency signal A 'and the high frequency signal B' having a 90 ° phase difference. Because. At this time, since the frequency mixers 551C and 551D have nonlinear characteristics, it should be noted that the I and Q signals generated therefrom do not have the same conversion loss. In the following, it is assumed that the conversion loss of the frequency mixer 551C is K1, and the conversion loss of the frequency mixer 551D is K2.

I = K1/4 a1b1 ∠(θ-Φ) = K1/4 a1b1 cos(θ-Φ),I = K1 / 4 a1b1 ∠ (θ-Φ) = K1 / 4 a1b1 cos (θ-Φ),

Q = K2/4 a1b1 ∠(θ-Φ-90°) = K2/4 a1b1 cos(θ-Φ-90°) = K2/4 a1b1 sin(θ-Φ)Q = K2 / 4 a1b1 ∠ (θ-Φ-90 °) = K2 / 4 a1b1 cos (θ-Φ-90 °) = K2 / 4 a1b1 sin (θ-Φ)

Q/I제산기 554는 상기 수학식 2와 같은 I신호와 Q신호를 수신하여 제산한 후 수학식 3과 같은 결과값을 출력한다.Q / I divider 554 receives and divides I and Q signals as shown in Equation 2 and outputs a result value as shown in Equation 3. FIG.

Q/I = K2/K1 tan(θ-Φ)Q / I = K2 / K1 tan (θ-Φ)

비교기 555의 연산증폭기 OP1은 반전단자(-)로 상기 수학식 3에 따른 결과값을 수신한다. 이때 Q/I값이 양인 경우, 즉 경로 3의 위상 Φ가 경로 2의 위상 θ보다 늦은 경우에 비교기 555는 양의 직류전압신호를 가변 위상변환기 503으로 출력한다. 그러면 가변 위상변환기 503은 양의 직류전압신호에 응답하여 전력증폭기 504로 인가되는 고주파신호의 위상변화량을 증가시켜 경로 3의 위상 Φ가 경로 2의 위상 θ와 동일하도록 제어한다. 이와 달리 Q/I값이 음인 경우, 즉 경로 3의 위상 Φ가 경로 2의 위상 θ보다 빠른 경우에 비교기 555는 음의 직류전압신호를 가변 위상변환기 503으로 출력한다. 그러면 가변 위상변환기 503은 음의 직류전압신호에 응답하여 전력증폭기 504로 인가되는 고주파신호의 위상변화량을 감소시켜 경로 3의 위상 Φ가 경로 2의 위상 θ와 동일하도록 제어한다.The operational amplifier OP1 of the comparator 555 receives the result value according to Equation 3 through the inverting terminal (−). At this time, when the Q / I value is positive, that is, when the phase Φ of the path 3 is later than the phase θ of the path 2, the comparator 555 outputs a positive DC voltage signal to the variable phase converter 503. Then, the variable phase converter 503 increases the phase change amount of the high frequency signal applied to the power amplifier 504 in response to the positive DC voltage signal and controls the phase Φ of the path 3 to be equal to the phase θ of the path 2. In contrast, when the Q / I value is negative, that is, when the phase Φ of the path 3 is earlier than the phase θ of the path 2, the comparator 555 outputs a negative DC voltage signal to the variable phase converter 503. Then, in response to the negative DC voltage signal, the variable phase converter 503 reduces the amount of phase change of the high frequency signal applied to the power amplifier 504 to control the phase Φ of the path 3 to be equal to the phase θ of the path 2.

도 11은 도 10에 도시되어 있는 신호위상 제어부 514의 동작을 개념적으로 보여주는 도면이다.FIG. 11 is a diagram conceptually illustrating an operation of the signal phase controller 514 illustrated in FIG. 10.

지금, 도 5의 가변 위상변환기 503에 일정량의 양의 전압이 인가되고 있다면 일정량의 위상변화가 일어나게 된다. 이때 다른 경로(경로 2)의 신호의 위상이 가변 위상변환기 503이 있는 경로(경로 3)의 위상보다 빠른 경우(가변 위상변환기 503의 위상이 기준점에서 a지점으로 변해야 하는 경우), 도 10의 IQ복조기 550을 통한 전압이 현재 인가되고 있는 전압보다 크게 인가되어 가변 위상변환기 503의 위상이 a지점을 통과하도록 한다. a지점을 통과하면 비교기 555는 음의 전압값을 발생하게 된다. 위상변화량이 감쇄되어 다시 위상이 a지점을 통과하는 경우 비교기 555는 다시 양의 전압값을 발생하는데, 이에 따라 위상이 a지점에 고정된 것처럼 보이게 된다.Now, if a certain amount of voltage is applied to the variable phase shifter 503 of FIG. 5, a certain amount of phase change occurs. At this time, if the phase of the signal of another path (path 2) is faster than the phase of the path (path 3) with the variable phase shifter 503 (when the phase of the variable phase shifter 503 needs to change from the reference point to the point a), the IQ of FIG. The voltage through the demodulator 550 is greater than the voltage currently being applied to cause the phase of the variable phase shifter 503 to pass point a. Passing point a causes comparator 555 to generate a negative voltage value. When the amount of phase change is attenuated and the phase passes again through point a, the comparator 555 generates a positive voltage value again, so that the phase appears to be fixed at point a.

한편, 다른 경로의 신호의 위상이 지연된 경우(현재의 위상보다 가변 위상변환기 503의 위상을 b지점으로 지연시켜야 하는 경우)에 비교기 555는 음의 전압값을 발생하면 가변 위상변환기 503의 위상 변화량이 낮아지게 된다. 위상 변화량이 b지점을 통과하여 지연량이 커지게 되면 다시 비교기 555는 양의 전압값을 발생하여 기준점 방향으로 위상이 증가되도록 한다. 이와 같이 b지점을 기점으로 비교기 555는 양과 음의 전압값을 번갈아 발생하여 위상이 b지점에 고정되어 있는 것처럼 보이도록 동작한다.On the other hand, when the phase of the signal of another path is delayed (when the phase of the variable phase shifter 503 has to be delayed to point b rather than the current phase), the comparator 555 generates a negative voltage value and the amount of phase change of the variable phase shifter 503 Will be lowered. When the amount of phase change passes through point b and the amount of delay increases, the comparator 555 generates a positive voltage value so that the phase increases in the direction of the reference point. As described above, the comparator 555 alternately generates the positive and negative voltage values so that the phase appears to be fixed at the b point.

전술한 바와 같이 도 5에 도시된 신호위상 제어부 514는 경로 2상의 고주파신호 A'의 위상과 경로 3상의 고주파 신호 B'의 위상이 동일하게 되도록 제어동작한다. 그리고 도 5에 도시된 신호세기 제어부 513은 경로 2상의 고주파신호 A의 세기와 경로 3상의 고주파신호 B의 세기가 동일하게 되도록 제어동작한다. 즉, 신호세기 제어부 513과 신호위상 제어부 514는 전력증폭기 504와 입력단의 사이에 연결된 가변 감쇄기 502와 가변 위상변환기 503을 제어하여 고주파 입력신호 RFin과 전력증폭기 504에 의해 전력증폭된 고주파신호와 방향성 결합기 505의 출력을 통한(경로 3) 신호의 세기와 위상이 동일하게 되도록 제어한다. 이러한 동작은 전력증폭기 504에 의해 전력증폭된 신호중에 포함된 신호왜곡성분의 제거를 가능하게 한다.As described above, the signal phase controller 514 illustrated in FIG. 5 performs a control operation so that the phase of the high frequency signal A 'on the two paths and the phase of the high frequency signal B' on the three paths are the same. The signal strength controller 513 shown in FIG. 5 performs a control operation so that the intensity of the high frequency signal A on the path 2 and the intensity of the high frequency signal B on the path 3 are the same. That is, the signal strength control unit 513 and the signal phase control unit 514 control the variable attenuator 502 and the variable phase shifter 503 connected between the power amplifier 504 and the input stage, and the high frequency signal and the directional coupler that are amplified by the high frequency input signal RFin and the power amplifier 504. The intensity and phase of the signal through the output of 505 (path 3) are controlled to be the same. This operation enables the removal of signal distortion components contained in the signal amplified by the power amplifier 504.

한편 도 5에 도시된 신호세기 제어부 526과 신호위상 제어부 527은 감산기 510과 에러증폭기 519의 사이에 연결된 가변 감쇄기 517과 가변 위상변환기 518을 제어하여 에러증폭기 519의 증폭량이 입력되는 초고주파 전력에 따라 변하는 경우에 발생할 수 있는 신호왜곡을 제거하는 동작을 수행한다. 즉, 신호세기 제어부 526과 신호위상 제어부 527은 경로 5의 입력부분(가변 감쇄기 517 전단)에서의 신호와 경로 5의 출력부분(에러증폭기 519 후단)에서의 신호간의 왜곡(세기와 위상의 차이)이 제거되도록 동작한다. 경로 5의 입력부분에서의 신호와 출력부분에서의 신호간의 세기의 차이는 신호세기 제어부 526에 의해 제거되고, 위상의 차이는 신호위상 제어부 527에 의해 제거된다.Meanwhile, the signal strength control unit 526 and the signal phase control unit 527 shown in FIG. 5 control the variable attenuator 517 and the variable phase shifter 518 connected between the subtractor 510 and the error amplifier 519 so that the amplification amount of the error amplifier 519 varies according to the inputted microwave power. Performs an operation to remove signal distortion that may occur in a case. That is, the signal strength control unit 526 and the signal phase control unit 527 are the distortion (difference between the strength and phase) between the signal at the input of the path 5 (the front end of the variable attenuator 517) and the signal at the output of the path 5 (the rear end of the error amplifier 519). It works to be removed. The difference in intensity between the signal at the input portion of the path 5 and the signal at the output portion is removed by the signal strength controller 526, and the difference in phase is removed by the signal phase controller 527.

먼저 신호세기 제어부 526의 동작을 설명한다. 이 신호세기 제어부 526은 도 6에 도시된 신호세기 제어부 526의 동작과 동일하게 수행된다는 사실에 유의하여야 한다. 다만, 도 6에서 스위치 541가 경로 2상의 고주파신호와 경로 3상의 고주파신호를 수신하는 것이 아니라 경로 5상의 고주파신호(전력분배기 523의 출력과 전력분배기 529의 출력)를 수신한다는 데 차이가 있다.First, the operation of the signal strength controller 526 will be described. It should be noted that the signal strength controller 526 is performed in the same manner as the operation of the signal strength controller 526 shown in FIG. 6. 6, the switch 541 receives the high frequency signal on the path 2 and the high frequency signal on the path 3 (the output of the power divider 523 and the output of the power divider 529).

도 5를 참조하면, 신호세기 제어부 526은 전력분배기 523에서 얻은 신호의 직류출력값을 기준값으로 설정하고, 전력분배기 529에서 얻은 신호의 직류출력값을 비교값으로 설정한다. 이때 신호세기 제어부 526은 비교값이 기준값보다 크면 가변 감쇄기 517을 제어하여 감쇄량을 증가시키고, 비교값이 기준값보다 작으면 가변 감쇄기 517을 제어하여 감쇄량을 감쇄시킨다. 즉, 신호세기 제어부 526은 전력분배기 523으로부터 인가되는 고주파신호의 세기와 전력분배기 529로부터 인가되는 고주파신호의 세기가 동일하게 유지되도록 제어한다.Referring to FIG. 5, the signal strength controller 526 sets the DC output value of the signal obtained by the power divider 523 as a reference value, and sets the DC output value of the signal obtained by the power divider 529 as a comparison value. At this time, if the comparison value is larger than the reference value, the signal strength controller 526 controls the variable attenuator 517 to increase the attenuation amount. If the comparison value is smaller than the reference value, the signal intensity control unit 526 controls the variable attenuator 517 to attenuate the attenuation amount. That is, the signal strength controller 526 controls the intensity of the high frequency signal applied from the power divider 523 and the intensity of the high frequency signal applied from the power divider 529 to be maintained the same.

다음에 도 12와 같이 구성되는 신호위상 제어부 527의 동작을 설명한다.Next, an operation of the signal phase controller 527 configured as shown in FIG. 12 will be described.

도 12를 참조하면, 신호위상 제어부 527은 IF복조기 550과, 스위치 556 및 557과, 정류회로 558∼561과, 제산기 562와, 비교기 563으로 이루어진다. 상기한 구성요소들은 전술한 도 7 내지 도 10에 도시된 구성요소들과 동일하게 구성된다. 즉, IF복조기 550은 도 10에 도시되어 있으며, 스위치 556 및 557은 도 7에 도시되어 있으며, 정류회로 558∼561은 도 7 및 도 10에 도시되어 있으며, 비교기 563은 도 8 및 도 9에 도시되어 있다. 상기 스위치 556 및 557와 스위치 524 및 528은 도 5의 제어신호 발생기 515로부터 발생된 제어신호에 의해 동기되어 스위칭동작한다.Referring to FIG. 12, the signal phase controller 527 includes an IF demodulator 550, switches 556 and 557, rectifier circuits 558 to 561, a divider 562, and a comparator 563. The above components are configured in the same manner as those shown in FIGS. 7 to 10. That is, the IF demodulator 550 is shown in FIG. 10, the switches 556 and 557 are shown in FIG. 7, the rectifier circuits 558 to 561 are shown in FIGS. 7 and 10, and the comparator 563 is shown in FIGS. 8 and 9. Is shown. The switches 556 and 557 and the switches 524 and 528 operate in synchronization with the control signal generated from the control signal generator 515 of FIG. 5.

도 12에서 스위치 524는 도 5의 전력분배기 523으로부터 인가되는 경로 5상의 고주파신호 C 또는 방향성 결합기 506으로부터 인가되는 경로 3상의 고주파신호 E를 교번적으로 선택하여 출력한다. 스위치 528은 전력분배기 529로부터 인가되는 경로 5상의 고주파신호 D 또는 방향성 결합기 522로부터 인가되는 경로 4상의 고주파신호 F를 교번적으로 선택하여 출력한다. 상기 스위치 524와 스위치 528은 제어신호 발생기 515에 의해 발생된 제어신호에 의해 동기되어 동작한다. 그러므로 IF복조기 550으로는 한 동작구간에 고주파신호 C와 고주파신호 D가 입력되고 다른 한 동작구간에 고주파신호 E와 고주파신호 F가 입력된다. 이때 입력되는 고주파신호는 하기의 수학식 4와 같이 정의할 수 있다. 하기에서 Φ1 내지 Φ4는 각 고주파신호 C 내지 F의 위상을 나타낸다.In FIG. 12, the switch 524 alternately selects and outputs a high frequency signal C on a path 5 applied from the power divider 523 of FIG. 5 or a high frequency signal E on a path 3 applied from the directional coupler 506. The switch 528 alternately selects and outputs a high frequency signal D on a path 5 applied from the power divider 529 or a high frequency signal F on a path 4 applied from the directional coupler 522. The switch 524 and the switch 528 operate in synchronization with the control signal generated by the control signal generator 515. Therefore, the high frequency signal C and the high frequency signal D are input to the IF demodulator 550 in one operation section and the high frequency signal E and the high frequency signal F in the other operation section. In this case, the input high frequency signal may be defined as in Equation 4 below. In the following,? 1 to? 4 represent the phases of the high frequency signals C to F, respectively.

C = c1 ∠(ωt + Φ1),C = c1 ∠ (ωt + Φ1),

D = d1 ∠(ωt + Φ2),D = d1 ∠ (ωt + Φ2),

E = e1 ∠(ωt + Φ3),E = e1 ∠ (ωt + Φ3),

F = f1 ∠(ωt + Φ4)F = f1 ∠ (ωt + Φ4)

IF복조기 550은 상기 수학식 4와 같이 정의되어지는 고주파신호들을 스위치 524와 스위치 528를 통해 입력한 후 도 10에 도시된 IF복조기 550에서의 방법과 동일하게 I1신호, I2신호, Q1신호 및 Q2신호를 발생한다. 이때 발생되는 신호들은 불안정하기 때문에 도 10에 도시된 바와 같이 저항 R과 캐패시터 C로 구성되는 정류회로들 558∼561에 의해 안정화된다. 즉 정류회로 558은 안정화된 I1신호를 발생하고, 정류회로 559는 안정화된 I2신호를 발생하고, 정류회로 560은 안정화된 Q1신호를 발생하고, 정류회로 561은 안정화된 Q2신호를 발생한다. 상기 I1신호와 Q1신호는 고주파신호 C와 D로부터 발생되는 신호이고, I2신호와 Q2신호는 고주파신호 E와 F로부터 발생되는 신호이다. 이러한 신호들은 하기의 수학식 5와 같다.The IF demodulator 550 inputs the high frequency signals defined by Equation 4 through the switch 524 and the switch 528 and then performs the I1 signal, the I2 signal, the Q1 signal, and the Q2 in the same manner as in the IF demodulator 550 shown in FIG. Generate a signal. Since the signals generated at this time are unstable, as shown in FIG. 10, the signals are stabilized by rectifier circuits 558 to 561 composed of a resistor R and a capacitor C. As shown in FIG. That is, the rectifier circuit 558 generates a stabilized I1 signal, the rectifier circuit 559 generates a stabilized I2 signal, the rectifier circuit 560 generates a stabilized Q1 signal, and the rectifier circuit 561 generates a stabilized Q2 signal. The I1 and Q1 signals are signals generated from the high frequency signals C and D, and the I2 and Q2 signals are signals generated from the high frequency signals E and F. These signals are shown in Equation 5 below.

I1 = K1/4 c1d1 ∠(Φ1 - Φ2) = K1/4 c1d1 cos(Φ1 - Φ2),I1 = K1 / 4 c1d1 ∠ (Φ1-Φ2) = K1 / 4 c1d1 cos (Φ1-Φ2),

I2 = K1/4 e1f1 ∠(Φ3 - Φ4) = K1/4 e1f1 cos(Φ3 - Φ4),I2 = K1 / 4 e1f1 ∠ (Φ3-Φ4) = K1 / 4 e1f1 cos (Φ3-Φ4),

Q1 = K2/4 c1d1 ∠(Φ1 - Φ2 - 90°) = K2/4 c1d1 sin(Φ1 - Φ2),Q1 = K2 / 4 c1d1 ∠ (Φ1-Φ2-90 °) = K2 / 4 c1d1 sin (Φ1-Φ2),

Q2 = K2/4 e1f1 ∠(Φ3 - Φ4 - 90°) = K2/4 e1f1 sin(Φ3 - Φ4)Q2 = K2 / 4 e1f1 ∠ (Φ3-Φ4-90 °) = K2 / 4 e1f1 sin (Φ3-Φ4)

제산기 562는 상기 정류회로들 558∼561로부터 출력되는 I1신호, I2신호, Q1신호 및 Q2신호를 입력하여 Q1/I1의 계산값과 Q2/I2의 계산값을 출력한다. 이때 출력된 Q1/I1계산값은 이후에 연결되는 비교기 563의 기준값 SV로 제공되며, Q2/I2계산값은 비교기 563의 비교값 SC로 제공된다. 하기의 수학식 6은 상기 제산기 562에 의해 계산된 Q1/I1의 계산값과 Q2/I2의 계산값을 나타낸다.The divider 562 inputs the I1 signal, the I2 signal, the Q1 signal, and the Q2 signal output from the rectifier circuits 558 to 561 to output the calculated value of Q1 / I1 and the calculated value of Q2 / I2. At this time, the output Q1 / I1 calculation value is provided as the reference value SV of the comparator 563, which is subsequently connected, and the Q2 / I2 calculation value is provided as the comparison value SC of the comparator 563. Equation 6 below shows the calculated value of Q1 / I1 and the calculated value of Q2 / I2 calculated by the divider 562.

Q1/I1 = K2/K1 tan(Φ1 - Φ2),Q1 / I1 = K2 / K1 tan (Φ1-Φ2),

Q2/I2 = K2/K1 tan(Φ3 - Φ4)Q2 / I2 = K2 / K1 tan (Φ3-Φ4)

비교기 563은 상기 수학식 6과 같이 나타내어지는 기준값 SV(Q1/I1)를 기준으로 하여 비교값 SC(Q2/I2)를 비교한다. 비교기 563은 비교값 SC이 기준값 SV보다 작은 경우[위상(Φ3 - Φ4)이 위상(Φ1 - Φ2)보다 늦은 경우]에는 음의 전압신호를 출력하고, 비교값 SC이 기준값 SV보다 큰 경우[위상(Φ3 - Φ4)이 위상(Φ1 - Φ2)보다 빠른 경우]에는 양의 전압신호를 출력한다. 그러면 가변 위상변환기 518은 양의 전압신호가 인가되는 경우에는 위상변화량을 증가시켜 위상(Φ3 - Φ4)이 커지도록 제어하여 위상(Φ3 - Φ4)과 위상(Φ1 - Φ2)이 일치되도록 한다. 이와 달리 가변 위상변환기 518은 음의 전압신호가 인가된 경우에는 위상변화량을 감소시켜 위상(Φ1 - Φ2)이 작아지도록 제어하여 위상(Φ3 - Φ4)과 위상(Φ1 - Φ2)이 일치되도록 한다. 여기서 위상(Φ1 - Φ2)은 Q1/I1의 위상, 즉 고주파신호 C와 D간의 위상차를 나타내고, 위상(Φ3 - Φ4)은 Q2/I2의 위상, 즉 고주파신호 E와 F간의 위상차를 나타낸다. Q1/I1의 위상과 Q2/I2의 위상의 차이를 하기의 수학식 7과 같이 α(α는 Φ2의 위상값을 제어한다)라 할 때 비교기 563은 α가 양의 값을 갖는 경우에는 음의 직류전압값을 발생하여 가변 위상변환기 518의 위상변화량이 작아지도록 하고, α가 음의 값을 갖는 경우에는 음의 직류전압값을 발생하여 가변 위상변환기 518의 위상변화량이 작아지도록 한다. 다시 말하면, 비교기 563은 고주파신호 C 및 D의 위상차와 고주파신호 E 및 F의 위상차가 같아지도록 가변 위상변환기 518을 제어한다.The comparator 563 compares the comparison value SC (Q2 / I2) based on the reference value SV (Q1 / I1) represented by Equation 6 above. The comparator 563 outputs a negative voltage signal when the comparison value SC is smaller than the reference value SV [phases (Φ 3-Φ 4) are later than the phases (Φ 1-Φ 2)), and when the comparison value SC is larger than the reference value SV [phase If (Φ3-Φ4) is faster than the phases (Φ1-Φ2)], a positive voltage signal is output. Then, when a positive voltage signal is applied, the variable phase converter 518 increases the amount of phase change so that the phases Φ 3-Φ 4 become large so that the phases Φ 3-Φ 4 and the phases Φ 1-Φ 2 coincide. On the contrary, when a negative voltage signal is applied, the variable phase converter 518 reduces the amount of phase change so that the phases Φ 1-Φ 2 are reduced so that the phases Φ 3-Φ 4 and the phases Φ 1-Φ 2 coincide. Here, the phases Φ1-Φ2 represent the phases of Q1 / I1, that is, the phase difference between the high frequency signals C and D, and the phases Φ3-Φ4 represent the phases of Q2 / I2, that is, the phase differences between the high frequency signals E and F. When the difference between the phase of Q1 / I1 and the phase of Q2 / I2 is α (α controls the phase value of Φ2) as shown in Equation 7 below, the comparator 563 is negative when α has a positive value. The DC voltage value is generated to reduce the amount of phase change of the variable phase converter 518, and when α has a negative value, a negative DC voltage value is generated to reduce the amount of phase change of the variable phase converter 518. In other words, the comparator 563 controls the variable phase converter 518 such that the phase difference between the high frequency signals C and D and the phase difference between the high frequency signals E and F are the same.

α = (Φ1 - Φ2) - (Φ3 - Φ4)α = (Φ1-Φ2)-(Φ3-Φ4)

전술한 바와 같이 신호세기 제어부 526는 가변 감쇄기 517을 제어하여 에러증폭기 519의 증폭비를 일정하게 하며 그 세기가 방향성 결합기 523을 거친 경로4를 통한 증폭된 고주파신호의 IM성분의 세기와 같아지도록 한다. 그리고 신호위상 제어부 527은 가변 위상변환기 518을 제어하여 경로 5상의 고주파신호 C와 D의 위상차가 경로 4상의 고주파신호 E와 F의 위상차와 같아지도록 한다. 이에 따라 에러증폭기 519에 의해 야기되는 신호왜곡성분의 제거가 가능하다.As described above, the signal strength controller 526 controls the variable attenuator 517 to make the amplification ratio of the error amplifier 519 constant so that the strength is equal to the strength of the IM component of the amplified high frequency signal through the path 4 through the directional coupler 523. . The signal phase controller 527 controls the variable phase shifter 518 so that the phase difference between the high frequency signals C and D on the path 5 is the same as the phase difference between the high frequency signals E and F on the path 4. Accordingly, the signal distortion component caused by the error amplifier 519 can be removed.

도 13은 도 6에 도시된 스위치 541 및 543과, 도 12에 도시된 스위치 524, 528, 556 및 557의 스위칭동작이 서로 동기되어 일어날 수 있도록 하는 제어신호를 발생하는 제어신호 발생기 515의 구성을 상세하게 보여주는 도면이다. 이 제어신호 발생기 515는 기본주파수 f1[MHz]을 발진하는 국부발진기(oscillator) 564와, 이 국부발진기 564로부터 발진된 주파수를 분주하여 각 스위치에서 요구되는 동작주파수를 생성하는 분주기 565로 이루어진다. 예를 들어, 도 6에 도시된 스위치 541 및 543은 제어신호에 응답하여 스위칭동작하여 상기 제어신호의 반주기 동안에는 경로 2의 고주파신호 A를 처리하고, 다른 반주기 동안에는 경로 3의 고주파신호 B를 처리한다. 도 12에 도시된 스위치 524 및 528은 각각 제어신호에 응답하여 스위칭동작하여 상기 제어신호의 반주기 동안에는 경로 5상의 고주파신호 C와 D를 처리하고, 다른 반주기 동안에는 경로 3 및 경로 4상의 고주파신호 E와 F를 처리한다. 그리고 스위치 556 및 557은 제어신호에 응답하여 스위칭동작하여 상기 제어신호의 반주기 동안에는 고주파신호 C와 D에 따른 IF복조기 550으로부터의 I신호와 Q신호를 입력하여 처리하고, 다른 반주기 동안에는 고주파신호 E와 F에 따른 IF복조기 550으로부터의 I신호와 Q신호를 입력하여 처리한다.FIG. 13 illustrates a configuration of a control signal generator 515 for generating a control signal for allowing the switching operations of the switches 541 and 543 shown in FIG. 6 and the switches 524, 528, 556, and 557 shown in FIG. The figure shows in detail. The control signal generator 515 consists of a local oscillator 564 that oscillates the fundamental frequency f1 [MHz], and a divider 565 that divides the frequency oscillated from the local oscillator 564 to generate an operating frequency required for each switch. For example, the switches 541 and 543 shown in FIG. 6 switch in response to the control signal to process the high frequency signal A of the path 2 during the half cycle of the control signal, and process the high frequency signal B of the path 3 during the other half cycle. . The switches 524 and 528 shown in FIG. 12 respectively switch in response to the control signal to process the high frequency signals C and D on the path 5 during the half cycle of the control signal, and the high frequency signals E and D on the path 3 and the path 4 during the other half cycle. Process F The switches 556 and 557 perform a switching operation in response to the control signal to input and process the I and Q signals from the IF demodulator 550 according to the high frequency signals C and D during the half cycle of the control signal, and the high frequency signals E and the other half cycle. Input and process I and Q signals from IF demodulator 550 according to F.

상술한 바와 같이 본 발명은 순수한 하드웨어로서만 구성되며, 파일럿트톤을 사용하지 않는 피드포워드 증폭기를 제공한다. 그러므로 광대역 특성이 요구되는 무선통신시스템에 적용하는 경우에도 그 구성이 커지지 않는 이점이 있다. 또한 순수한 하드웨어에 의해 아날로그적으로 데이터를 처리하기 때문에 마이크로프로세서를 사용하는 경우에 비해 데이터 처리의 속도를 개선시킬 수 있는 이점이 있다. 즉 실시간의 데이터 처리를 가능하게 한다.As described above, the present invention provides a feedforward amplifier which is composed only of pure hardware and does not use a pilot tone. Therefore, there is an advantage that the configuration does not increase even when applied to a wireless communication system that requires a wideband characteristics. It also has the advantage of speeding up data processing compared to using a microprocessor because the data is processed analogously by pure hardware. In other words, it enables data processing in real time.

한편 본 발명의 상세한 설명에서는 바람직한 실시 예에 관해 국한하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 예를 들어, 본 발명의 바람직한 실시 예에 따른 피드포워드 증폭기는 두 개의 신호세기 제어부 513 및 526과 신호위상 제어부 514 및 527를 모두 포함하는 것으로 설명하였으나, 각각이 개별적으로 존재하는 경우에도 본 발명은 구현될 수 있다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 할 것이다.On the other hand, in the detailed description of the present invention has been described with respect to the preferred embodiment, various modifications are possible without departing from the scope of the invention. For example, the feedforward amplifier according to the preferred embodiment of the present invention has been described as including both the signal strength control unit 513 and 526 and the signal phase control unit 514 and 527, even if each present separately Can be implemented. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the scope of the following claims but also by the equivalents of the claims.

Claims (87)

피드포워드 증폭기에 있어서,In a feed forward amplifier, 소정의 고주파 입력신호를 수신하는 입력단과,An input terminal for receiving a predetermined high frequency input signal, 상기 고주파 입력신호를 전력증폭하여 전력증폭된 고주파신호를 출력하는 전력증폭기와,A power amplifier for power amplifying the high frequency input signal and outputting a power amplified high frequency signal; 미리 설정된 시간내에서 상기 고주파 입력신호와 상기 전력증폭된 고주파신호를 교번적으로 선택하여 출력하는 제1스위치부와,A first switch unit configured to alternately select and output the high frequency input signal and the power amplified high frequency signal within a preset time; 상기 제1스위치부로부터 출력되는 고주파신호의 전압값을 검출하는 검출기와,A detector for detecting a voltage value of the high frequency signal output from the first switch unit; 상기 제1스위치부에 동기되어 스위칭동작하여 상기 검출기로부터 검출된 후 출력되는 상기 고주파 입력신호에 대한 전압값과 상기 전력증폭된 고주파신호에 대한 전압값을 교번적으로 선택하여 출력하는 제2스위치부와,A second switch unit which alternately selects and outputs a voltage value of the high frequency input signal and a voltage value of the power-amplified high frequency signal that are output after being detected by the detector by a switching operation synchronized with the first switch unit Wow, 상기 제2스위치부로부터 출력되는 상기 고주파 입력신호에 대한 전압값과 상기 전력증폭된 고주파 신호에 대한 전압값을 비교하여 그 비교결과에 따른 전압값을 출력하는 비교기와,A comparator for comparing a voltage value of the high frequency input signal output from the second switch unit with a voltage value of the power amplified high frequency signal and outputting a voltage value according to the comparison result; 상기 입력단과 상기 전력증폭기의 사이에 접속되며 상기 비교기로부터의 전압값에 응답하여 상기 입력단에 수신된 고주파 입력신호의 세기를 가변적으로 감쇄시키는 가변감쇄기로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a variable attenuator connected between the input terminal and the power amplifier and variably attenuating the strength of the high frequency input signal received at the input in response to a voltage value from the comparator. 제1항에 있어서, 상기 검출기는, 상기 제1스위치부와 접지단의 사이에 순방향 접속되어 상기 제1스위치부를 통해 인가되는 고주파신호의 전압값을 검출하는 다이오드임을 특징으로 하는 피드포워드 증폭기.The feedforward amplifier of claim 1, wherein the detector is a diode connected forward between the first switch unit and the ground terminal to detect a voltage value of a high frequency signal applied through the first switch unit. 제1항에 있어서, 상기 제1스위치부는,The method of claim 1, wherein the first switch unit, 상기 설정시간내의 반주기동안에 스위칭동작하여 상기 고주파 입력신호를 수신하여 출력하는 제1스위치와,A first switch for switching and receiving the high frequency input signal during a half period within the set time; 상기 제1스위치와 상보적으로 스위칭동작하여 상기 전력증폭된 고주파신호를 수신하여 출력하는 제2스위치로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a second switch configured to receive and output the power-amplified high frequency signal by a switching operation complementary to the first switch. 제1항에 있어서, 상기 제2스위치부는,The method of claim 1, wherein the second switch unit, 상기 설정시간내의 반주기동안에 스위칭동작하여 상기 검출기에 의해 검출된 상기 고주파 입력신호에 대한 전압값을 수신하여 출력하는 제1스위치와,A first switch for switching during the half period within the set time and receiving and outputting a voltage value of the high frequency input signal detected by the detector; 상기 제1스위치와 상보적으로 스위칭동작하여 상기 검출기에 의해 검출된 상기 전력증폭된 고주파신호에 대한 전압값을 수신하여 출력하는 제2스위치로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a second switch complementary to the first switch to receive and output a voltage value of the power-amplified high frequency signal detected by the detector. 제3항 또는 제4항에 있어서, 상기 설정시간의 반주기 동안에는 상기 제1스위치부의 제1스위치와 상기 제2스위치부의 제1스위치가 서로 동기되어 스위칭동작하고, 상기 설정시간은 나머지 반주기 동안에는 상기 제1스위치부의 제2스위치와 상기 제2스위치부의 제2스위치가 서로 동기되어 스위칭동작하도록 제어하기 위한 제어신호를 발생하는 제어신호 발생기를 더 포함함을 특징으로 하는 피드포워드 증폭기.The method according to claim 3 or 4, wherein the first switch of the first switch unit and the first switch of the second switch unit are synchronized with each other during a half cycle of the set time, and the set time is performed during the remaining half cycle. And a control signal generator for generating a control signal for controlling the second switch of the first switch unit and the second switch of the second switch unit to be synchronized with each other. 제5항에 있어서, 상기 제1스위치부는 상기 제어신호 발생기와 상기 제2스위치의 사이에 접속되어 상기 제어신호를 반전시켜 상기 제2스위치로 인가하는 인버터를 더 포함하는 것을 특징으로 하는 피드포워드 증폭기.The feed forward amplifier of claim 5, wherein the first switch unit further comprises an inverter connected between the control signal generator and the second switch to invert the control signal and apply the inverted signal to the second switch. . 제5항에 있어서, 상기 제2스위치부는 상기 제어신호 발생기와 상기 제2스위치의 사이에 접속되어 상기 제어신호를 반전시켜 상기 제2스위치로 인가하는 인버터를 더 포함함을 특징으로 하는 피드포워드 증폭기.The feed forward amplifier of claim 5, wherein the second switch unit further comprises an inverter connected between the control signal generator and the second switch to invert the control signal and apply the inverted signal to the second switch. . 제5항에 있어서, 상기 제2스위치부의 제1스위치와 제2스위치의 후단에 각각 연결되어 상기 제1스위치를 통해 출력되는 상기 고주파 입력신호에 대한 전압값과 상기 제2스위치를 통해 출력되는 상기 전력증폭된 고주파신호에 대한 전압값을 안정화시켜 상기 비교기로 출력하는 제1정류회로 및 제2정류회로를 더 포함함을 특징으로 하는 피드포워드 증폭기.According to claim 5, The second switch is connected to the first end of the second switch and the second switch, respectively, the voltage value for the high frequency input signal output through the first switch and the output through the second switch And a first rectifying circuit and a second rectifying circuit for stabilizing a voltage value of the power-amplified high frequency signal and outputting the same to the comparator. 제5항에 있어서, 상기 비교기는, 상기 제2스위치부의 제1스위치로부터 출력되는 상기 고주파 입력신호에 대한 전압값을 기준으로 하여 상기 제2스위치부의 제2스위치로부터 출력되는 상기 전력증폭된 고주파신호에 대한 전압값이 큰지 작은지를 비교한 후 상기 전력증폭된 고주파신호에 대한 전압값이 큰 경우에는 음의 전압값을 출력하고 작은 경우에는 양의 전압값을 출력하는 것을 특징으로 하는 피드포워드 증폭기.The power amplified high frequency signal output from the second switch of the second switch unit based on a voltage value of the high frequency input signal output from the first switch of the second switch unit. And comparing the voltage value with respect to the high or low voltage, and outputting a negative voltage value when the voltage value of the power-amplified high frequency signal is large and outputting a positive voltage value when the voltage value is small. 제9항에 있어서, 상기 비교기는,The method of claim 9, wherein the comparator, 상기 제2스위치부의 제2스위치로부터 출력되는 상기 전력증폭된 고주파신호에 대한 전압값의 음의 값과 상기 제2스위치부의 제1스위치로부터 출력되는 상기 고주파신호에 대한 전압값을 가산하고 그 가산결과를 반전시켜 출력하는 제1수단과,The negative value of the voltage value for the power-amplified high frequency signal output from the second switch of the second switch unit is added and the voltage value for the high frequency signal output from the first switch of the second switch unit is added. First means for inverting and outputting; 상기 제1수단으로부터의 출력값을 적분하는 적분기와,An integrator for integrating the output value from the first means; 상기 적분기의 출력을 반전시켜 출력하는 제2수단으로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a second means for inverting and outputting the output of the integrator. 제10항에 있어서, 상기 제1수단은,The method of claim 10, wherein the first means, 상기 제2스위치부의 제2스위치로부터 출력되는 상기 전력증폭된 고주파신호에 대한 전압값을 반전증폭시켜 출력하는 제1반전증폭기와,A first inversion amplifier for inverting and outputting a voltage value of the power-amplified high frequency signal output from the second switch of the second switch unit; 상기 반전증폭기의 출력과 상기 제2스위치부의 제1스위치로부터 출력되는 상기 고주파신호에 대한 전압값을 가산한 후 그 가산결과를 반전증폭시켜 출력하는 제2반전증폭기로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a second inverting amplifier configured to add an output of the inverting amplifier and a voltage value of the high frequency signal output from the first switch of the second switch unit, and then invert and amplify the addition result. . 제10항에 있어서, 상기 제2수단은, 상기 적분기의 출력을 입력하여 반전시킨 후 출력하는 반전증폭기임을 특징으로 하는 피드포워드 증폭기.11. The feedforward amplifier of claim 10, wherein the second means is an inverting amplifier that inputs and inverts the output of the integrator and outputs the inverted amplifier. 제9항에 있어서, 상기 비교기는,The method of claim 9, wherein the comparator, 상기 제2스위치부의 제2스위치로부터 출력되는 상기 전력증폭된 고주파신호에 대한 전압값을 반전증폭시켜 출력하는 반전증폭기와,An inverting amplifier for inverting and outputting a voltage value of the power-amplified high frequency signal output from the second switch of the second switch unit; 상기 반전증폭기의 출력값과 상기 제2스위치부의 제1스위치로부터 출력되는 상기 고주파 입력신호에 대한 전압값을 가산한 후 적분하여 출력하는 적분기로 이루어짐을 특징으로 하는 피드포워드 증폭기.And an integrator for integrating and outputting the output value of the inverting amplifier and the voltage value of the high frequency input signal output from the first switch of the second switch unit. 제9항에 있어서, 상기 가변감쇄기는, 상기 비교기로부터 양의 전압값이 입력된 경우에는 상기 입력단을 거쳐 상기 전력증폭기로 인가되는 고주파 입력신호에 대한 감쇄량을 증가시키고, 음의 전압값이 입력된 경우에는 상기 입력단을 거쳐 상기 전력증폭기로 인가되는 고주파 입력신호에 대한 감쇄량을 감소시키는 것을 특징으로 하는 피드포워드 증폭기.10. The variable attenuator of claim 9, wherein when the positive voltage value is input from the comparator, the variable attenuator increases the attenuation amount of the high frequency input signal applied to the power amplifier via the input terminal, and a negative voltage value is input. In the case of the feed forward amplifier, characterized in that for reducing the attenuation of the high frequency input signal applied to the power amplifier via the input terminal. 피드포워드 증폭기에 있어서,In a feed forward amplifier, 소정의 고주파 입력신호를 수신하는 입력단과,An input terminal for receiving a predetermined high frequency input signal, 상기 고주파 입력신호를 전력증폭하여 전력증폭된 고주파신호를 출력하는 전력증폭기와,A power amplifier for power amplifying the high frequency input signal and outputting a power amplified high frequency signal; 상기 고주파 입력신호와 동위상의 상기 전력증폭된 고주파신호를 혼합하여 이 혼합결과를 제1신호로서 생성하는 제1신호 생성기와,A first signal generator for mixing the high frequency input signal with the power-amplified high frequency signal in phase and generating the mixed result as a first signal; 상기 고주파 입력신호와 직각위상의 상기 전력증폭된 고주파신호를 혼합하여 이 혼합결과를 제2신호로서 생성하는 제2신호 생성기와,A second signal generator for mixing the high frequency input signal with the power-amplified high frequency signal at a quadrature to generate the mixed result as a second signal; 상기 제2신호를 상기 제1신호로 제산하는 제산기와,A divider for dividing the second signal into the first signal; 상기 제산기에 의해 제산된 결과값과 미리 설정된 기준전압값을 비교하고 그 비교에 따른 결과값을 출력하는 비교기와,A comparator comparing the result value divided by the divider with a preset reference voltage value and outputting a result value according to the comparison; 상기 입력단과 상기 전력증폭기의 사이에 접속되며 상기 비교기로부터 출력되는 결과값에 응답하여 상기 입력단에 수신된 고주파 입력신호의 위상을 가변적으로 변환시키는 가변 위상변환기로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a variable phase converter connected between the input terminal and the power amplifier and variably converting a phase of the high frequency input signal received at the input in response to a result value output from the comparator. 제15항에 있어서,The method of claim 15, 상기 고주파 입력신호를 수신하여 2개의 동위상의 고주파입력신호로서 분배하여 상기 제1신호 생성기와 상기 제2신호 생성기로 출력하는 제1전력분배기와,A first power divider which receives the high frequency input signal and distributes the two high frequency input signals as two in-phase high frequency input signals and outputs them to the first signal generator and the second signal generator; 상기 전력증폭된 고주파신호를 수신하여 동위상의 고주파신호와 직각위상의 고주파신호로서 분배하여 이 분배된 동위상의 고주파신호는 상기 제1신호생성기로 출력하고 직각위상의 고주파신호는 상기 제2신호생성기로 출력하는 제2전력분배기를 더 포함함을 특징으로 하는 피드포워드 증폭기.The power amplified high frequency signal is received and distributed as a high frequency signal in phase with a high frequency signal in quadrature, and the divided high frequency signal is output to the first signal generator and a high frequency signal in a quadrature phase is transmitted to the second signal generator. And a second power divider for outputting the feedforward amplifier. 제16항에 있어서, 상기 제1신호 생성기는, 상기 제1전력분배기로부터 출력되는 하나의 고주파 입력신호와 상기 제2전력분배기로부터 출력되는 상기 전력증폭된 고주파신호중 동위상의 고주파신호를 혼합하여 상기 제1신호로서 생성하여 출력하는 것을 특징으로 하는 피드포워드 증폭기.The method of claim 16, wherein the first signal generator is configured to mix one high frequency input signal output from the first power divider and a high frequency signal in phase out of the power amplified high frequency signals output from the second power divider. A feed forward amplifier, characterized in that it is generated and output as one signal. 제16항에 있어서, 상기 제2신호 생성기는, 상기 제1전력분배기로부터 출력되는 하나의 고주파 입력신호와 상기 제2전력분배기로부터 출력되는 상기 전력증폭된 고주파신호중 직각위상의 고주파신호를 혼합하여 상기 제2신호로서 생성하여 출력하는 것을 특징으로 하는 피드포워드 증폭기.The method of claim 16, wherein the second signal generator is configured to mix one high frequency input signal output from the first power divider and a high frequency signal of a quadrature phase among the power amplified high frequency signals output from the second power divider. A feed forward amplifier, characterized in that it is generated and output as a second signal. 제17항에 있어서, 상기 제1신호 생성기와 상기 제산기의 사이에 접속되어 상기 제1신호를 정류하여 출력하는 정류회로를 더 포함함을 특징으로 하는 피드포워드 증폭기.18. The feedforward amplifier of claim 17, further comprising a rectifier circuit connected between the first signal generator and the divider to rectify and output the first signal. 제18항에 있어서, 상기 제2신호 생성기와 상기 제산기의 사이에 접속되어 상기 제2신호를 정류하여 출력하는 정류회로를 더 포함함을 특징으로 하는 피드포워드 증폭기.19. The feedforward amplifier of claim 18, further comprising a rectifying circuit connected between the second signal generator and the divider to rectify and output the second signal. 제15항에 있어서, 상기 비교기는,The method of claim 15, wherein the comparator, 접지단에 연결된 비반전단자와, 반전단자와, 출력단자를 적어도 구비하고 있으며 상기 제산기에 의해 제산된 결과값을 상기 반전단자를 통해 수신함으로써 상기 제산결과값과 접지전압을 비교하고 그 비교결과를 반전증폭하여 출력하는 제1반전증폭기와,A non-inverting terminal connected to the ground terminal, an inverting terminal and at least an output terminal, and comparing the division result with the ground voltage by receiving the result value divided by the divider through the inversion terminal and comparing the result A first inverting amplifier for inverting and outputting 상기 제1반전증폭기의 출력을 적분하는 적분기와,An integrator for integrating the output of the first inverting amplifier, 상기 적분기의 출력을 반전증폭하여 출력하는 제2반전증폭기로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a second inversion amplifier for inverting and outputting the output of the integrator. 제21항에 있어서, 상기 가변 위상변환기는, 상기 비교기로부터 출력되는 비교결과값이 양의 전압값을 갖는 경우에는 상기 입력단을 거쳐 상기 전력증폭기로 인가되는 상기 고주파 입력신호의 위상 변화량을 증가시키는 것을 특징으로 하는 피드포워드 증폭기.22. The method of claim 21, wherein the variable phase shifter is configured to increase a phase change amount of the high frequency input signal applied to the power amplifier through the input terminal when the comparison result value output from the comparator has a positive voltage value. Characterized by a feedforward amplifier. 제22항에 있어서, 상기 가변 위상변환기는, 상기 비교기로부터 출력되는 비교결과값이 음의 전압값을 갖는 경우에는 상기 입력단을 거쳐 상기 전력증폭기로 인가되는 상기 고주파 입력신호의 위상 변화량을 감소시키는 것을 특징으로 하는 피드포워드 증폭기.23. The method of claim 22, wherein the variable phase shifter is configured to reduce the amount of phase change of the high frequency input signal applied to the power amplifier via the input terminal when the comparison result output from the comparator has a negative voltage value. Characterized by a feedforward amplifier. 피드포워드 증폭기에 있어서,In a feed forward amplifier, 소정의 고주파 입력신호를 수신하는 입력단과,An input terminal for receiving a predetermined high frequency input signal, 상기 고주파 입력신호를 전력증폭하여 전력증폭된 고주파신호를 출력하는 전력증폭기와,A power amplifier for power amplifying the high frequency input signal and outputting a power amplified high frequency signal; 미리 설정된 시간내에서 상기 고주파 입력신호와 상기 전력증폭된 고주파신호를 교번적으로 선택하여 출력하는 제1스위치부와,A first switch unit configured to alternately select and output the high frequency input signal and the power amplified high frequency signal within a preset time; 상기 제1스위치로부터 출력되는 고주파신호의 전압값을 검출하는 검출기와,A detector for detecting a voltage value of the high frequency signal output from the first switch; 상기 제1스위치에 동기되어 스위칭동작하여 상기 검출기로부터 검출된 후 출력되는 상기 고주파 입력신호에 대한 전압값과 상기 전력증폭된 고주파신호에 대한 전압값을 교번적으로 선택하여 출력하는 제2스위치부와,A second switch unit which alternately selects and outputs a voltage value of the high frequency input signal and a voltage value of the power-amplified high frequency signal which are output after being detected by the detector by a switching operation synchronized with the first switch; , 상기 제2스위치부로부터 출력되는 상기 고주파 입력신호에 대한 전압값과 상기 전력증폭된 고주파 신호에 대한 전압값을 비교하여 그 비교결과에 따른 전압값을 출력하는 제1비교기와,A first comparator for comparing the voltage value of the high frequency input signal output from the second switch unit with the voltage value of the power amplified high frequency signal and outputting a voltage value according to the comparison result; 상기 입력단과 상기 전력증폭기의 사이에 접속되며 상기 제1비교기로부터의 전압값에 응답하여 상기 입력단에 수신된 고주파 입력신호의 세기를 가변적으로 감쇄시키는 가변감쇄기와,A variable attenuator connected between the input terminal and the power amplifier and variably attenuating the intensity of the high frequency input signal received at the input terminal in response to a voltage value from the first comparator; 상기 고주파 입력신호와 동위상의 상기 전력증폭된 고주파신호를 혼합하여 이 혼합결과를 제1신호로서 생성하는 제1신호 생성기와,A first signal generator for mixing the high frequency input signal with the power-amplified high frequency signal in phase and generating the mixed result as a first signal; 상기 고주파 입력신호와 직각위상의 상기 전력증폭된 고주파신호를 혼합하여 이 혼합결과를 제2신호로서 생성하는 제2신호 생성기와,A second signal generator for mixing the high frequency input signal with the power-amplified high frequency signal at a quadrature to generate the mixed result as a second signal; 상기 제2신호를 상기 제1신호로 제산하는 제산기와,A divider for dividing the second signal into the first signal; 상기 제산기에 의해 제산된 결과값과 미리 설정된 기준전압값을 비교하고 그 비교에 따른 결과값을 출력하는 제2비교기와,A second comparator for comparing the result value divided by the divider with a preset reference voltage value and outputting a result value according to the comparison; 상기 입력단과 상기 전력증폭기의 사이에 접속되며 상기 제2비교기로부터 출력되는 결과값에 응답하여 상기 입력단에 수신된 고주파 입력신호의 위상을 가변적으로 변환시키는 가변 위상변환기로 이루어짐을 특징으로 하는 피드포워드 증폭기.A feedforward amplifier connected between the input stage and the power amplifier and variably converting a phase of the high frequency input signal received at the input in response to a result value output from the second comparator . 제24항에 있어서, 상기 검출기는, 상기 제1스위치부와 접지단의 사이에 순방향 접속되어 상기 제1스위치부를 통해 인가되는 고주파신호의 전압값을 검출하는 다이오드임을 특징으로 하는 피드포워드 증폭기.25. The feed forward amplifier of claim 24, wherein the detector is a diode connected forward between the first switch unit and the ground terminal to detect a voltage value of a high frequency signal applied through the first switch unit. 제24항에 있어서, 상기 제1스위치부는,The method of claim 24, wherein the first switch unit, 상기 설정시간내의 반주기동안에 스위칭동작하여 상기 고주파 입력신호를 수신하여 출력하는 제1스위치와,A first switch for switching and receiving the high frequency input signal during a half period within the set time; 상기 제1스위치와 상보적으로 스위칭동작하여 상기 전력증폭된 고주파신호를 수신하여 출력하는 제2스위치로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a second switch configured to receive and output the power-amplified high frequency signal by a switching operation complementary to the first switch. 제24항에 있어서, 상기 제2스위치부는,The method of claim 24, wherein the second switch unit, 상기 설정시간내의 반주기동안에 스위칭동작하여 상기 검출기에 의해 검출된 상기 고주파 입력신호에 대한 전압값을 수신하여 출력하는 제1스위치와,A first switch for switching during the half period within the set time and receiving and outputting a voltage value of the high frequency input signal detected by the detector; 상기 제1스위치와 상보적으로 스위칭동작하여 상기 검출기에 의해 검출된 상기 전력증폭된 고주파신호에 대한 전압값을 수신하여 출력하는 제2스위치로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a second switch complementary to the first switch to receive and output a voltage value of the power-amplified high frequency signal detected by the detector. 제26항 또는 제27항에 있어서, 상기 설정시간의 반주기 동안에는 상기 제1스위치부의 제1스위치와 상기 제2스위치부의 제1스위치가 서로 동기되어 스위칭동작하고, 상기 설정시간은 나머지 반주기 동안에는 상기 제1스위치부의 제2스위치와 상기 제2스위치부의 제2스위치가 서로 동기되어 스위칭동작하도록 제어하기 위한 제어신호를 발생하는 제어신호 발생기를 더 포함함을 특징으로 하는 피드포워드 증폭기.28. The method of claim 26 or 27, wherein the first switch of the first switch unit and the first switch of the second switch unit are synchronized with each other during the half cycle of the set time, and the set time is performed during the remaining half cycle. And a control signal generator for generating a control signal for controlling the second switch of the first switch unit and the second switch of the second switch unit to be synchronized with each other. 제28항에 있어서, 상기 제1스위치부는 상기 제어신호 발생기와 상기 제2스위치의 사이에 접속되어 상기 제어신호를 반전시켜 상기 제2스위치로 인가하는 인버터를 더 포함하는 것을 특징으로 하는 피드포워드 증폭기.29. The feed forward amplifier of claim 28, wherein the first switch unit further comprises an inverter connected between the control signal generator and the second switch to invert the control signal and apply the inverted signal to the second switch. . 제28항에 있어서, 상기 제2스위치부는 상기 제어신호 발생기와 상기 제2스위치의 사이에 접속되어 상기 제어신호를 반전시켜 상기 제2스위치로 인가하는 인버터를 더 포함함을 특징으로 하는 피드포워드 증폭기.29. The feed forward amplifier of claim 28, wherein the second switch unit further comprises an inverter connected between the control signal generator and the second switch to invert the control signal and apply the inverted signal to the second switch. . 제28항에 있어서, 상기 제2스위치부의 제1스위치와 제2스위치의 후단에 각각 연결되어 상기 제1스위치를 통해 출력되는 상기 고주파 입력신호에 대한 전압값과 상기 제2스위치를 통해 출력되는 상기 전력증폭된 고주파신호에 대한 전압값을 안정화시켜 상기 제1비교기로 출력하는 제1정류회로 및 제2정류회로를 더 포함함을 특징으로 하는 피드포워드 증폭기.29. The display device of claim 28, wherein the voltage value for the high frequency input signal output through the first switch and connected through the first switch and the second switch of the second switch unit are respectively output through the second switch. And a first rectifying circuit and a second rectifying circuit for stabilizing a voltage value of the power-amplified high frequency signal and outputting the stabilized voltage to the first comparator. 제28항에 있어서, 상기 제1비교기는, 상기 제2스위치부의 제1스위치로부터 출력되는 상기 고주파 입력신호에 대한 전압값을 기준으로 하여 상기 제2스위치부의 제2스위치로부터 출력되는 상기 전력증폭된 고주파신호에 대한 전압값이 큰지 작은지를 비교한 후 상기 전력증폭된 고주파신호에 대한 전압값이 큰 경우에는 음의 전압값을 출력하고 작은 경우에는 양의 전압값을 출력하는 것을 특징으로 하는 피드포워드 증폭기.29. The power amplifier of claim 28, wherein the first comparator includes the power amplified output from the second switch of the second switch unit based on a voltage value of the high frequency input signal output from the first switch of the second switch unit. After comparing whether the voltage value for the high frequency signal is large or small, the feed forward characterized in that a negative voltage value is output when the voltage value for the power-amplified high frequency signal is large, and a positive voltage value is output when the voltage value is small. amplifier. 제32항에 있어서, 상기 비교기는,The method of claim 32, wherein the comparator, 상기 제2스위치부의 제2스위치로부터 출력되는 상기 전력증폭된 고주파신호에 대한 전압값의 음의 값과 상기 제2스위치부의 제1스위치로부터 출력되는 상기 고주파신호에 대한 전압값을 가산하고 그 가산결과를 반전시켜 출력하는 제1수단과,The negative value of the voltage value for the power-amplified high frequency signal output from the second switch of the second switch unit is added and the voltage value for the high frequency signal output from the first switch of the second switch unit is added. First means for inverting and outputting; 상기 제1수단으로부터의 출력값을 적분하는 적분기와,An integrator for integrating the output value from the first means; 상기 적분기의 출력을 반전시켜 출력하는 제2수단으로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a second means for inverting and outputting the output of the integrator. 제33항에 있어서, 상기 제1수단은,The method of claim 33, wherein the first means, 상기 제2스위치부의 제2스위치로부터 출력되는 상기 전력증폭된 고주파신호에 대한 전압값을 반전증폭시켜 출력하는 제1반전증폭기와,A first inversion amplifier for inverting and outputting a voltage value of the power-amplified high frequency signal output from the second switch of the second switch unit; 상기 반전증폭기의 출력과 상기 제2스위치부의 제1스위치로부터 출력되는 상기 고주파신호에 대한 전압값을 가산한 후 그 가산결과를 반전증폭시켜 출력하는 제2반전증폭기로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a second inverting amplifier configured to add an output of the inverting amplifier and a voltage value of the high frequency signal output from the first switch of the second switch unit, and then invert and amplify the addition result. . 제33항에 있어서, 상기 제2수단은, 상기 적분기의 출력을 입력하여 반전시킨 후 출력하는 반전증폭기임을 특징으로 하는 피드포워드 증폭기.34. The feedforward amplifier of claim 33, wherein the second means is an inverting amplifier that inputs and inverts the output of the integrator and outputs the inverted amplifier. 제32항에 있어서, 상기 제1비교기는,The method of claim 32, wherein the first comparator, 상기 제2스위치부의 제2스위치로부터 출력되는 상기 전력증폭된 고주파신호에 대한 전압값을 반전증폭시켜 출력하는 반전증폭기와,An inverting amplifier for inverting and outputting a voltage value of the power-amplified high frequency signal output from the second switch of the second switch unit; 상기 반전증폭기의 출력값과 상기 제2스위치부의 제1스위치로부터 출력되는 상기 고주파 입력신호에 대한 전압값을 가산한 후 적분하여 출력하는 적분기로 이루어짐을 특징으로 하는 피드포워드 증폭기.And an integrator for integrating and outputting the output value of the inverting amplifier and the voltage value of the high frequency input signal output from the first switch of the second switch unit. 제32항에 있어서, 상기 가변감쇄기는, 상기 비교기로부터 양의 전압값이 입력된 경우에는 상기 입력단을 거쳐 상기 전력증폭기로 인가되는 고주파 입력신호에 대한 감쇄량을 증가시키고, 음의 전압값이 입력된 경우에는 상기 입력단을 거쳐 상기 전력증폭기로 인가되는 고주파 입력신호에 대한 감쇄량을 감소시키는 것을 특징으로 하는 피드포워드 증폭기.33. The method of claim 32, wherein the variable attenuator, when a positive voltage value is input from the comparator, increases the attenuation amount for the high frequency input signal applied to the power amplifier via the input terminal, and a negative voltage value is input. In the case of the feed forward amplifier, characterized in that for reducing the attenuation of the high frequency input signal applied to the power amplifier via the input terminal. 제24항에 있어서,The method of claim 24, 상기 고주파 입력신호를 수신하여 2개의 동위상의 고주파입력신호로서 분배하여 상기 제1신호 생성기와 상기 제2신호 생성기로 출력하는 제1전력분배기와,A first power divider which receives the high frequency input signal and distributes the two high frequency input signals as two in-phase high frequency input signals and outputs them to the first signal generator and the second signal generator; 상기 전력증폭된 고주파신호를 수신하여 동위상의 고주파신호와 직각위상의 고주파신호로서 분배하여 이 분배된 동위상의 고주파신호는 상기 제1신호생성기로 출력하고 직각위상의 고주파신호는 상기 제2신호생성기로 출력하는 제2전력분배기를 더 포함함을 특징으로 하는 피드포워드 증폭기.The power amplified high frequency signal is received and distributed as a high frequency signal in phase with a high frequency signal in quadrature, and the divided high frequency signal is output to the first signal generator and a high frequency signal in a quadrature phase is transmitted to the second signal generator. And a second power divider for outputting the feedforward amplifier. 제38항에 있어서, 상기 제1신호 생성기는, 상기 제1전력분배기로부터 출력되는 하나의 고주파 입력신호와 상기 제2전력분배기로부터 출력되는 상기 전력증폭된 고주파신호중 동위상의 고주파신호를 혼합하여 상기 제1신호로서 생성하여 출력하는 것을 특징으로 하는 피드포워드 증폭기.The first signal generator of claim 38, wherein the first signal generator mixes one high-frequency input signal output from the first power divider and the high-frequency signal in phase of the power-amplified high-frequency signal output from the second power divider. A feed forward amplifier, characterized in that it is generated and output as one signal. 제38항에 있어서, 상기 제2신호 생성기는, 상기 제1전력분배기로부터 출력되는 하나의 고주파 입력신호와 상기 제2전력분배기로부터 출력되는 상기 전력증폭된 고주파신호중 직각위상의 고주파신호를 혼합하여 상기 제2신호로서 생성하여 출력하는 것을 특징으로 하는 피드포워드 증폭기.39. The method of claim 38, wherein the second signal generator, by mixing a high-frequency signal of a quadrature phase of one of the high-frequency input signal output from the first power divider and the power-amplified high-frequency signal output from the second power divider A feed forward amplifier, characterized in that it is generated and output as a second signal. 제39항에 있어서, 상기 제1신호 생성기와 상기 제산기의 사이에 접속되어 상기 제1신호를 정류하여 출력하는 정류회로를 더 포함함을 특징으로 하는 피드포워드 증폭기.40. The feedforward amplifier of claim 39, further comprising a rectifier circuit connected between the first signal generator and the divider to rectify and output the first signal. 제40항에 있어서, 상기 제2신호 생성기와 상기 제산기의 사이에 접속되어 상기 제2신호를 정류하여 출력하는 정류회로를 더 포함함을 특징으로 하는 피드포워드 증폭기.41. The feedforward amplifier of claim 40, further comprising a rectifier circuit connected between the second signal generator and the divider to rectify and output the second signal. 제24항에 있어서, 상기 제2비교기는,The method of claim 24, wherein the second comparator, 접지단에 연결된 비반전단자와, 반전단자와, 출력단자를 적어도 구비하고 있으며 상기 제산기에 의해 제산된 결과값을 상기 반전단자를 통해 수신함으로써 상기 제산결과값과 접지전압을 비교하고 그 비교결과를 반전증폭하여 출력하는 제1반전증폭기와,A non-inverting terminal connected to the ground terminal, an inverting terminal and at least an output terminal, and comparing the division result with the ground voltage by receiving the result value divided by the divider through the inversion terminal and comparing the result A first inverting amplifier for inverting and outputting 상기 제1반전증폭기의 출력을 적분하는 적분기와,An integrator for integrating the output of the first inverting amplifier, 상기 적분기의 출력을 반전증폭하여 출력하는 제2반전증폭기로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a second inversion amplifier for inverting and outputting the output of the integrator. 제43항에 있어서, 상기 가변 위상변환기는, 상기 비교기로부터 출력되는 비교결과값이 양의 전압값을 갖는 경우에는 상기 입력단을 거쳐 상기 전력증폭기로 인가되는 상기 고주파 입력신호의 위상 변화량을 증가시키는 것을 특징으로 하는 피드포워드 증폭기.44. The method of claim 43, wherein the variable phase shifter is configured to increase the amount of phase change of the high frequency input signal applied to the power amplifier via the input terminal when the comparison result output from the comparator has a positive voltage value. Characterized by a feedforward amplifier. 제44항에 있어서, 상기 가변 위상변환기는, 상기 비교기로부터 출력되는 비교결과값이 음의 전압값을 갖는 경우에는 상기 입력단을 거쳐 상기 전력증폭기로 인가되는 상기 고주파 입력신호의 위상 변화량을 감소시키는 것을 특징으로 하는 피드포워드 증폭기.45. The method of claim 44, wherein the variable phase shifter is configured to reduce the amount of phase change of the high frequency input signal applied to the power amplifier via the input terminal when the comparison result value output from the comparator has a negative voltage value. Characterized by a feedforward amplifier. 피드포워드 증폭기에 있어서,In a feed forward amplifier, 소정의 고주파 입력신호를 수신하는 입력단과,An input terminal for receiving a predetermined high frequency input signal, 상기 고주파 입력신호를 전력증폭하여 전력증폭된 고주파신호를 출력하는 전력증폭기와,A power amplifier for power amplifying the high frequency input signal and outputting a power amplified high frequency signal; 상기 전력증폭된 고주파신호로부터 상기 고주파 입력신호를 감산하여 출력하는 감산기와,A subtractor configured to subtract and output the high frequency input signal from the power-amplified high frequency signal; 상기 감산기의 출력신호와 동일한 세기를 가지며 180도 위상차를 가지는 에러신호를 증폭하여 출력하는 에러증폭기와,An error amplifier for amplifying and outputting an error signal having the same intensity as the output signal of the subtractor and having a 180 degree phase difference; 상기 입력단과 상기 전력증폭기의 사이에 접속되어 소정 제어하에 상기 전력증폭기로 인가되는 고주파 입력신호의 세기를 감쇄시키는 제1가변 감쇄기와,A first variable attenuator connected between the input terminal and the power amplifier to attenuate the strength of the high frequency input signal applied to the power amplifier under predetermined control; 상기 입력단과 상기 전력증폭기의 사이에 접속되어 소정 제어하에 상기전력증폭기로 인가되는 고주파 입력신호의 위상을 변환시키는 제1가변 위상변환기와,A first variable phase shifter connected between the input terminal and the power amplifier to convert a phase of a high frequency input signal applied to the power amplifier under predetermined control; 상기 고주파 입력신호의 세기와 상기 전력증폭된 고주파신호의 세기를 검출한 후 이 검출결과에 따른 전압값을 상기 제1가변 감쇄기로 인가하여 상기 전력증폭기로 인가되는 고주파 입력신호의 세기가 감쇄되도록 제어하는 제1신호세기 제어부와,After detecting the strength of the high frequency input signal and the strength of the power-amplified high frequency signal, the voltage value according to the detection result is applied to the first variable attenuator so that the intensity of the high frequency input signal applied to the power amplifier is attenuated. A first signal strength controller, 상기 고주파 입력신호의 위상과 상기 전력증폭된 고주파신호의 위상을 검출한 후 이 검출결과에 따른 전압값을 상기 제1가변 위상변환기로 인가하여 상기 전력증폭기로 인가되는 고주파 입력신호의 위상이 변환되도록 제어하는 제1신호위상 제어부와,After detecting the phase of the high frequency input signal and the phase of the power-amplified high frequency signal, the voltage value according to the detection result is applied to the first variable phase shifter so that the phase of the high frequency input signal applied to the power amplifier is converted. A first signal phase control unit for controlling; 상기 감산기와 상기 에러증폭기의 사이에 접속되어 소정 제어하에 상기 에러증폭기로 인가되는 상기 감산기로부터의 출력신호의 세기를 감쇄시키는 제2가변 감쇄기와,A second variable attenuator connected between the subtractor and the error amplifier to attenuate the intensity of an output signal from the subtractor applied to the error amplifier under predetermined control; 상기 감산기의 출력신호의 세기와 상기 에러증폭기의 출력신호의 세기를 검출한 후 이 검출결과에 따른 전압값을 상기 제2가변 감쇄기로 인가하여 상기 에러증폭기로 인가되는 고주파신호의 세기가 감쇄되도록 제어하는 제2신호세기 제어부와,After detecting the strength of the output signal of the subtractor and the output signal of the error amplifier, the voltage value according to the detection result is applied to the second variable attenuator to control the intensity of the high frequency signal applied to the error amplifier to be attenuated. A second signal strength controller; 상기 전력증폭된 고주파신호와 상기 에러증폭기의 출력신호를 결합하여 출력하는 결합기로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a combiner configured to combine and output the power-amplified high frequency signal and the output signal of the error amplifier. 제46항에 있어서, 상기 제2신호세기 제어부는,The method of claim 46, wherein the second signal strength control unit, 미리 설정된 시간내에서 상기 감산기의 출력신호와 상기 에러증폭기의 출력신호를 교번적으로 선택하여 출력하는 제1스위치부와,A first switch unit for alternately selecting and outputting an output signal of the subtractor and an output signal of the error amplifier within a preset time; 상기 제1스위치부로부터 출력되는 고주파신호의 전압값을 검출하는 검출기와,A detector for detecting a voltage value of the high frequency signal output from the first switch unit; 상기 제1스위치부에 동기되어 스위칭동작하여 상기 검출기로부터 검출된 후 출력되는 상기 감산기의 출력신호에 대한 전압값과 상기 에러증폭기의 출력신호에 대한 전압값을 교번적으로 선택하여 출력하는 제2스위치부와,A second switch configured to alternately select and output a voltage value of the output signal of the subtractor and an output signal of the error amplifier, which is output after being detected by the detector by a switching operation synchronized with the first switch unit Wealth, 상기 제2스위치부로부터 출력되는 상기 감산기의 출력신호에 대한 전압값과 상기 에러증폭기의 출력신호에 대한 전압값을 비교하여 그 비교결과에 따른 전압값을 상기 제2가변 감쇄기로 출력하는 비교기로 이루어짐을 특징으로 하는 피드포워드 증폭기.Comparing the voltage value of the output signal of the subtractor output from the second switch unit and the voltage value of the output signal of the error amplifier and outputs the voltage value according to the comparison result to the second variable attenuator Feed forward amplifiers characterized in that. 제47항에 있어서, 상기 검출기는, 상기 제1스위치부와 접지단의 사이에 순방향 접속되어 상기 제1스위치부를 통해 인가되는 고주파신호의 전압값을 검출하는 다이오드임을 특징으로 하는 피드포워드 증폭기.48. The feedforward amplifier of claim 47, wherein the detector is a diode connected forward between the first switch unit and the ground terminal to detect a voltage value of a high frequency signal applied through the first switch unit. 제47항에 있어서, 상기 제1스위치부는,The method of claim 47, wherein the first switch unit, 상기 설정시간내의 반주기동안에 스위칭동작하여 상기 감산기의 출력신호를 수신하여 출력하는 제1스위치와,A first switch for switching and receiving an output signal of the subtractor during a half cycle within the set time; 상기 제1스위치와 상보적으로 스위칭동작하여 상기 에러증폭기의 출력신호를 수신하여 출력하는 제2스위치로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a second switch configured to switch complementarily to the first switch to receive and output an output signal of the error amplifier. 제47항에 있어서, 상기 제2스위치부는,The method of claim 47, wherein the second switch unit, 상기 설정시간내의 반주기동안에 스위칭동작하여 상기 검출기에 의해 검출된 상기 감산기의 출력신호에 대한 전압값을 수신하여 출력하는 제1스위치와,A first switch for switching during the half period within the set time and receiving and outputting a voltage value of an output signal of the subtractor detected by the detector; 상기 제1스위치와 상보적으로 스위칭동작하여 상기 검출기에 의해 검출된 상기 에러증폭기의 출력신호에 대한 전압값을 수신하여 출력하는 제2스위치로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a second switch configured to complementarily switch with the first switch to receive and output a voltage value of the output signal of the error amplifier detected by the detector. 제49항 또는 제50항에 있어서, 상기 설정시간의 반주기 동안에는 상기 제1스위치부의 제1스위치와 상기 제2스위치부의 제1스위치가 서로 동기되어 스위칭동작하고, 상기 설정시간의 나머지 반주기 동안에는 상기 제1스위치부의 제2스위치와 상기 제2스위치부의 제2스위치가 서로 동기되어 스위칭동작하도록 제어하기 위한 제어신호를 발생하는 제어신호 발생기를 더 포함함을 특징으로 하는 피드포워드 증폭기.51. The method of claim 49 or 50, wherein the first switch of the first switch unit and the first switch of the second switch unit are synchronized with each other during the half cycle of the set time, and the second switch is synchronized with each other during the remaining half of the set time. And a control signal generator for generating a control signal for controlling the second switch of the first switch unit and the second switch of the second switch unit to be synchronized with each other. 제51항에 있어서, 상기 제1스위치부는 상기 제어신호 발생기와 상기 제2스위치의 사이에 접속되어 상기 제어신호를 반전시켜 상기 제2스위치로 인가하는 인버터를 더 포함하는 것을 특징으로 하는 피드포워드 증폭기.The feed forward amplifier of claim 51, wherein the first switch unit further comprises an inverter connected between the control signal generator and the second switch to invert the control signal and apply the inverted signal to the second switch. . 제51항에 있어서, 상기 제2스위치부는 상기 제어신호 발생기와 상기 제2스위치의 사이에 접속되어 상기 제어신호를 반전시켜 상기 제2스위치로 인가하는 인버터를 더 포함함을 특징으로 하는 피드포워드 증폭기.The feed forward amplifier of claim 51, wherein the second switch unit further comprises an inverter connected between the control signal generator and the second switch to invert the control signal and apply the inverted signal to the second switch. . 제51항에 있어서, 상기 제2스위치부의 제1스위치와 제2스위치의 후단에 각각 연결되어 상기 제1스위치를 통해 출력되는 상기 감산기의 출력신호에 대한 전압값과 상기 제2스위치를 통해 출력되는 상기 에러증폭기의 출력신호에 대한 전압값을 안정화시켜 상기 비교기로 출력하는 제1정류회로 및 제2정류회로를 더 포함함을 특징으로 하는 피드포워드 증폭기.52. The method of claim 51, wherein the voltage value for the output signal of the subtractor, which is connected to the first switch of the second switch unit and the rear end of the second switch, is output through the first switch, and is output through the second switch. And a first rectifying circuit and a second rectifying circuit for stabilizing a voltage value of the output signal of the error amplifier and outputting the stabilized voltage to the comparator. 제51항에 있어서, 상기 비교기는, 상기 제2스위치부의 제1스위치로부터 출력되는 상기 감산기의 출력신호에 대한 전압값을 기준으로 하여 상기 제2스위치부의 제2스위치로부터 출력되는 상기 에러증폭기의 출력신호에 대한 전압값이 큰지 작은지를 비교한 후 상기 에러증폭기의 출력신호에 대한 전압값이 큰 경우에는 음의 전압값을 출력하고 작은 경우에는 양의 전압값을 출력하는 것을 특징으로 하는 피드포워드 증폭기.The output of the error amplifier output from the second switch of the second switch unit based on the voltage value of the output signal of the subtractor output from the first switch of the second switch unit. After comparing whether the voltage value for the signal is large or small, the feed forward amplifier characterized in that a negative voltage value is output when the voltage value of the output signal of the error amplifier is large, and a positive voltage value is output when the voltage value is small . 제55항에 있어서, 상기 비교기는,The method of claim 55, wherein the comparator, 상기 제2스위치부의 제2스위치로부터 출력되는 상기 에러증폭기의 출력신호에 대한 전압값의 음의 값과 상기 제2스위치부의 제1스위치로부터 출력되는 상기 감산기의 출력신호에 대한 전압값을 가산하고 그 가산결과를 반전시켜 출력하는 제1수단과,The negative value of the voltage value of the output signal of the error amplifier output from the second switch of the second switch unit is added and the voltage value of the output signal of the subtractor output from the first switch of the second switch unit is added. First means for inverting and adding the result; 상기 제1수단으로부터의 출력값을 적분하는 적분기와,An integrator for integrating the output value from the first means; 상기 적분기의 출력을 반전시켜 출력하는 제2수단으로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a second means for inverting and outputting the output of the integrator. 제56항에 있어서, 상기 제1수단은,The method of claim 56, wherein the first means, 상기 제2스위치부의 제2스위치로부터 출력되는 상기 에러증폭기의 출력신호에 대한 전압값을 반전증폭시켜 출력하는 제1반전증폭기와,A first inversion amplifier for inverting and outputting a voltage value of the output signal of the error amplifier output from the second switch of the second switch unit; 상기 반전증폭기의 출력과 상기 제2스위치부의 제1스위치로부터 출력되는 상기 감산기의 출력신호에 대한 전압값을 가산한 후 그 가산결과를 반전증폭시켜 출력하는 제2반전증폭기로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a second inverting amplifier which adds the voltage value of the output signal of the inverting amplifier and the output signal of the subtractor output from the first switch of the second switch unit, and inverts and adds the result of the addition. Forward amplifier. 제56항에 있어서, 상기 제2수단은, 상기 적분기의 출력을 입력하여 반전시킨 후 출력하는 반전증폭기임을 특징으로 하는 피드포워드 증폭기.57. The feedforward amplifier of claim 56, wherein the second means is an inverting amplifier that inputs and inverts the output of the integrator and outputs the inverted amplifier. 제55항에 있어서, 상기 비교기는,The method of claim 55, wherein the comparator, 상기 제2스위치부의 제2스위치로부터 출력되는 상기 에러증폭기의 출력신호에 대한 전압값을 반전증폭시켜 출력하는 반전증폭기와,An inverting amplifier for inverting and outputting a voltage value of the output signal of the error amplifier output from the second switch of the second switch unit; 상기 반전증폭기의 출력값과 상기 제2스위치부의 제1스위치로부터 출력되는 상기 감산기의 출력신호에 대한 전압값을 가산한 후 적분하여 출력하는 적분기로 이루어짐을 특징으로 하는 피드포워드 증폭기.And an integrator for integrating and outputting the output value of the inverting amplifier and the voltage value of the output signal of the subtractor output from the first switch of the second switch unit. 제55항에 있어서, 상기 제2가변감쇄기는, 상기 비교기로부터 양의 전압값이 입력된 경우에는 상기 감산기를 거쳐 상기 에러증폭기로 인가되는 고주파신호에 대한 감쇄량을 증가시키고, 음의 전압값이 입력된 경우에는 상기 감산기를 거쳐 상기 에러증폭기로 인가되는 고주파신호에 대한 감쇄량을 감소시키는 것을 특징으로 하는 피드포워드 증폭기.56. The method of claim 55, wherein the second variable attenuator, when a positive voltage value is input from the comparator, increases the attenuation amount for the high frequency signal applied to the error amplifier via the subtractor, and a negative voltage value is input. And attenuating the high frequency signal applied to the error amplifier via the subtractor. 피드포워드 증폭기에 있어서,In a feed forward amplifier, 소정의 고주파 입력신호를 수신하는 입력단과,An input terminal for receiving a predetermined high frequency input signal, 상기 고주파 입력신호를 전력증폭하여 전력증폭된 고주파신호를 출력하는 전력증폭기와,A power amplifier for power amplifying the high frequency input signal and outputting a power amplified high frequency signal; 상기 전력증폭된 고주파신호로부터 상기 고주파 입력신호를 감산하여 출력하는 감산기와,A subtractor configured to subtract and output the high frequency input signal from the power-amplified high frequency signal; 상기 감산기의 출력신호와 동일한 세기를 가지며 180도 위상차를 가지는 에러신호를 증폭하여 출력하는 에러증폭기와,An error amplifier for amplifying and outputting an error signal having the same intensity as the output signal of the subtractor and having a 180 degree phase difference; 상기 전력증폭된 고주파신호를 일시적으로 지연시켜 출력하는 지연기와,A delay unit for temporarily delaying and outputting the power-amplified high frequency signal; 상기 입력단과 상기 전력증폭기의 사이에 접속되어 소정 제어하에 상기 전력증폭기로 인가되는 고주파 입력신호의 세기를 감쇄시키는 제1가변 감쇄기와,A first variable attenuator connected between the input terminal and the power amplifier to attenuate the strength of the high frequency input signal applied to the power amplifier under predetermined control; 상기 입력단과 상기 전력증폭기의 사이에 접속되어 소정 제어하에 상기전력증폭기로 인가되는 고주파 입력신호의 위상을 변환시키는 제1가변 위상변환기와,A first variable phase shifter connected between the input terminal and the power amplifier to convert a phase of a high frequency input signal applied to the power amplifier under predetermined control; 상기 고주파 입력신호의 세기와 상기 전력증폭된 고주파신호의 세기를 검출한 후 이 검출결과에 따른 전압값을 상기 제1가변 감쇄기로 인가하여 상기 전력증폭기로 인가되는 고주파 입력신호의 세기가 감쇄되도록 제어하는 제1신호세기 제어부와,After detecting the strength of the high frequency input signal and the strength of the power-amplified high frequency signal, the voltage value according to the detection result is applied to the first variable attenuator so that the intensity of the high frequency input signal applied to the power amplifier is attenuated. A first signal strength controller, 상기 고주파 입력신호의 위상과 상기 전력증폭된 고주파신호의 위상을 검출한 후 이 검출결과에 따른 전압값을 상기 제1가변 위상변환기로 인가하여 상기 전력증폭기로 인가되는 고주파 입력신호의 위상이 변환되도록 제어하는 신호위상 제어부와,After detecting the phase of the high frequency input signal and the phase of the power-amplified high frequency signal, the voltage value according to the detection result is applied to the first variable phase shifter so that the phase of the high frequency input signal applied to the power amplifier is converted. A signal phase control unit for controlling 상기 감산기와 상기 에러증폭기의 사이에 접속되어 소정 제어하에 상기 에러증폭기로 인가되는 상기 감산기로부터의 출력신호의 위상을 변환시키는 제2가변 위상변환기와,A second variable phase shifter connected between the subtractor and the error amplifier to convert a phase of an output signal from the subtractor applied to the error amplifier under predetermined control; 상기 전력증폭된 고주파신호와 상기 감산기의 출력신호를 미리 설정된 시간내에서 교번적으로 선택하여 출력하는 제1스위치와,A first switch for alternately selecting and outputting the power-amplified high frequency signal and the output signal of the subtractor within a preset time; 상기 지연기의 출력신호와 상기 에러증폭기의 출력신호를 상기 설정된 시간내에서 교번적으로 선택하여 출력하는 제2스위치와,A second switch for alternately selecting and outputting the output signal of the delayer and the output signal of the error amplifier within the set time; 상기 제1스위치 및 상기 제2스위치로부터의 신호들을 이용하여 상기 감산기의 출력신호와 상기 에러증폭기의 출력신호간의 위상차를 계산하여 기준값으로 출력하고, 상기 전력증폭된 고주파신호와 상기 지연기의 출력신호간의 위상차를 계산하여 비교값으로 출력하는 계산수단과,The phase difference between the output signal of the subtractor and the output signal of the error amplifier is calculated using the signals from the first switch and the second switch and output as a reference value, and the power-amplified high frequency signal and the output signal of the delay unit are calculated. Calculation means for calculating a phase difference between the output and a comparison value; 상기 기준값과 상기 비교값을 비교하고 그 비교결과에 따른 전압값을 상기 제2가변 위상변환기로 출력하여 상기 감산기로부터 상기 에러증폭기로 인가되는 신호의 위상이 가변될 수 있도록 하는 비교기와,A comparator for comparing the reference value with the comparison value and outputting a voltage value according to the comparison result to the second variable phase shifter so that a phase of a signal applied from the subtractor to the error amplifier is variable; 상기 지연기의 출력신호와 상기 에러증폭기의 출력신호를 결합하여 출력하는 결합기로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a combiner configured to combine and output the output signal of the delayer and the output signal of the error amplifier. 제61항에 있어서, 상기 계산수단은,The method of claim 61, wherein the calculation means, 상기 제1스위치로부터 출력되는 상기 감산기의 출력신호와 상기 전력증폭된 고주파신호를 각각 설정된 시간내에서 교번적으로 선택하여 2개의 동위상의 고주파신호로 분배한 후 출력하는 제1전력분배기와,A first power divider configured to alternately select the output signal of the subtractor and the power amplified high frequency signal output from the first switch, respectively, and divide the output signal into two in-phase high frequency signals and output the same; 상기 제2스위치로부터 출력되는 상기 에러증폭기의 출력신호와 상기 지연기의 출력신호를 각각 설정된 시간내에서 교번적으로 선택하여 동위상의 고주파신호와 직각위상의 고주파신호로 분배한 후 출력하는 제2전력분배기와,Second power outputting the output signal of the error amplifier and the output signal of the delayer, which are output from the second switch, by alternately selecting the output signal of the error amplifier within a predetermined time period and dividing the signal into a high frequency signal in phase and a high frequency signal in quadrature With dispenser, 상기 설정시간내에서 교번적으로 선택되어 출력되는 상기 제1전력분배기로부터의 신호와 상기 제2전력분배기로부터의 동위상의 신호를 혼합하여 상기 감산기의 출력신호와 동위상의 상기 에러증폭기의 출력신호의 혼합결과를 제1신호로, 상기 전력증폭된 고주파신호와 동위상의 상기 지연기의 출력신호의 혼합결과를 제2신호로 출력하는 제1주파수 혼합기와,Mixing a signal from the first power divider and an in-phase signal from the second power divider which are alternately selected and output within the set time to mix an output signal of the subtractor and an output signal of the error amplifier in phase A first frequency mixer for outputting a result of the mixing of the power-amplified high frequency signal and the output signal of the retarder in phase as a second signal; 상기 설정시간내에서 교번적으로선택되어 출력되는 상기 제1전력분배기로부터의 신호와 상기 제2전력분배기로부터의 직각위상의 신호를 혼합하여 상기 감산기의 출력신호와 직각위상의 상기 에러증폭기의 출력신호의 혼합결과를 제3신호로, 상기 전력증폭된 고주파신호와 직각위상의 상기 지연기의 출력신호의 혼합결과를 제4신호로 출력하는 제2주파수 혼합기와,The output signal of the subtractor and the output signal of the error amplifier in the quadrature phase are mixed by mixing the signal from the first power divider and the quadrature phase signal from the second power divider which are alternately selected and output within the set time. A second frequency mixer configured to output a mixing result of the third signal as a third signal and a mixing result of the power-amplified high frequency signal and an output signal of the delayed phase in the quadrature phase as a fourth signal; 상기 제3신호로부터 상기 제1신호를 제산하고 이 제산결과를 상기 기준값으로 상기 비교기로 출력하는 제1제산기와,A first divider which divides the first signal from the third signal and outputs the division result as the reference value to the comparator; 상기 제4신호로부터 상기 제2신호를 제산하는 이 제산결과를 상기 비교값으로 상기 비교기로 출력하는 제2제산기로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a second divider which outputs the division result of dividing the second signal from the fourth signal to the comparator as the comparison value. 제62항에 있어서, 상기 계산수단은,The method of claim 62, wherein the calculation means, 상기 제1주파수 혼합기로부터 출력되는 상기 제1신호와 상기 제2주파수 혼합기로부터 출력되는 상기 제3신호를 상기 설정시간내에서 교번적으로 선택하여 상기 제1제산기 및 상기 제2제산기로 출력하는 제3스위치와,The first signal output from the first frequency mixer and the third signal output from the second frequency mixer are alternately selected within the set time and output to the first divider and the second divider. With the third switch, 상기 제1주파수 혼합기로부터 출력되는 상기 제2신호와 상기 제2주파수 혼합기로부터 출력되는 상기 제4신호를 상기 설정시간내에서 교번적으로 선택하여 상기 제1제산기 및 상기 제2제산기로 출력하는 제4스위치를 더 포함함을 특징으로 하는 피드포워드 증폭기.The second signal output from the first frequency mixer and the fourth signal output from the second frequency mixer are alternately selected within the set time to be output to the first divider and the second divider. The feed forward amplifier further comprises a fourth switch. 제63항에 있어서, 상기 계산수단은,The method of claim 63, wherein the calculation means, 상기 제3스위치와 상기 제4스위치를 통해 출력되는 상기 제1신호 내지 상기 제4신호를 안정화시켜 출력하기 위한 각 신호에 대응하는 정류회로를 더 포함함을 특징으로 하는 피드포워드 증폭기.And a rectifying circuit corresponding to each signal for stabilizing and outputting the first to fourth signals output through the third switch and the fourth switch. 제62항 내지 제64항중의 어느 한 항에 있어서, 상기 비교기는, 상기 비교값이 상기 기준값보다 작은 경우에는 양의 전압값을 출력하고 상기 비교값이 상기 기준값보다 큰 경우에는 음의 전압값을 출력하는 것을 특징으로 하는 피드포워드 증폭기.The comparator according to any one of claims 62 to 64, wherein the comparator outputs a positive voltage value when the comparison value is smaller than the reference value and a negative voltage value when the comparison value is larger than the reference value. A feed forward amplifier, characterized in that output. 제65항에 있어서, 상기 제2가변 위상변환기는 상기 비교기로부터 양의 전압값이 출력되는 경우에는 상기 감산기로부터 상기 에러증폭기로 인가되는 신호의 위상의 변화량을 증가시키고, 음의 전압값이 출력되는 경우에는 상기 감산기로부터 상기 에러증폭기로 인가되는 신호의 위상의 변화량을 감소시키는 것을 특징으로 하는 피드포워드 증폭기.66. The method of claim 65, wherein the second variable phase shifter increases the amount of phase change of the signal applied from the subtractor to the error amplifier when a positive voltage value is output from the comparator, and outputs a negative voltage value. And reducing the amount of change in phase of the signal applied from the subtractor to the error amplifier. 피드포워드 증폭기에 있어서,In a feed forward amplifier, 소정의 고주파 입력신호를 수신하는 입력단과,An input terminal for receiving a predetermined high frequency input signal, 상기 고주파 입력신호를 전력증폭하여 전력증폭된 고주파신호를 출력하는 전력증폭기와,A power amplifier for power amplifying the high frequency input signal and outputting a power amplified high frequency signal; 상기 전력증폭된 고주파신호로부터 상기 고주파 입력신호를 감산하여 출력하는 감산기와,A subtractor configured to subtract and output the high frequency input signal from the power-amplified high frequency signal; 상기 감산기의 출력신호와 동일한 세기를 가지며 180도 위상차를 가지는 에러신호를 증폭하여 출력하는 에러증폭기와,An error amplifier for amplifying and outputting an error signal having the same intensity as the output signal of the subtractor and having a 180 degree phase difference; 상기 전력증폭된 고주파신호를 일시적으로 지연시켜 출력하는 지연기와,A delay unit for temporarily delaying and outputting the power-amplified high frequency signal; 상기 입력단과 상기 전력증폭기의 사이에 접속되어 소정 제어하에 상기 전력증폭기로 인가되는 고주파 입력신호의 세기를 감쇄시키는 제1가변 감쇄기와,A first variable attenuator connected between the input terminal and the power amplifier to attenuate the strength of the high frequency input signal applied to the power amplifier under predetermined control; 상기 입력단과 상기 전력증폭기의 사이에 접속되어 소정 제어하에 상기전력증폭기로 인가되는 고주파 입력신호의 위상을 변환시키는 제1가변 위상변환기와,A first variable phase shifter connected between the input terminal and the power amplifier to convert a phase of a high frequency input signal applied to the power amplifier under predetermined control; 상기 고주파 입력신호의 세기와 상기 전력증폭된 고주파신호의 세기를 검출한 후 이 검출결과에 따른 전압값을 상기 제1가변 감쇄기로 인가하여 상기 전력증폭기로 인가되는 고주파 입력신호의 세기가 감쇄되도록 제어하는 제1신호세기 제어부와,After detecting the strength of the high frequency input signal and the strength of the power-amplified high frequency signal, the voltage value according to the detection result is applied to the first variable attenuator so that the intensity of the high frequency input signal applied to the power amplifier is attenuated. A first signal strength controller, 상기 고주파 입력신호의 위상과 상기 전력증폭된 고주파신호의 위상을 검출한 후 이 검출결과에 따른 전압값을 상기 제1가변 위상변환기로 인가하여 상기 전력증폭기로 인가되는 고주파 입력신호의 위상이 변환되도록 제어하는 제1신호위상 제어부와,After detecting the phase of the high frequency input signal and the phase of the power-amplified high frequency signal, the voltage value according to the detection result is applied to the first variable phase shifter so that the phase of the high frequency input signal applied to the power amplifier is converted. A first signal phase control unit for controlling; 상기 감산기와 상기 에러증폭기의 사이에 접속되어 소정 제어하에 상기 에러증폭기로 인가되는 상기 감산기로부터의 출력신호의 세기를 감쇄시키는 제2가변 감쇄기와,A second variable attenuator connected between the subtractor and the error amplifier to attenuate the intensity of an output signal from the subtractor applied to the error amplifier under predetermined control; 상기 감산기와 상기 에러증폭기의 사이에 접속되어 소정 제어하에 상기 에러증폭기로 인가되는 상기 감산기로부터의 출력신호의 위상을 변환시키는 제2가변 위상변환기와,A second variable phase shifter connected between the subtractor and the error amplifier to convert a phase of an output signal from the subtractor applied to the error amplifier under predetermined control; 상기 감산기의 출력신호의 세기와 상기 에러증폭기의 출력신호의 세기를 검출한 후 이 검출결과에 따른 전압값을 상기 제2가변 감쇄기로 인가하여 상기 에러증폭기로 인가되는 고주파신호의 세기가 감쇄되도록 제어하는 제2신호세기 제어부와,After detecting the strength of the output signal of the subtractor and the output signal of the error amplifier, the voltage value according to the detection result is applied to the second variable attenuator to control the intensity of the high frequency signal applied to the error amplifier to be attenuated. A second signal strength controller; 상기 감산기의 출력신호와 상기 에러증폭기의 출력신호간의 위상차와 상기 전력증폭된 고주파신호와 상기 지연기의 출력신호간의 위상차를 검출한 후 이 검출결과에 따른 전압값을 상기 제2가변 위상변환기로 인가하여 상기 에러증폭기로 인가되는 고주파신호의 위상이 변환되도록 제어하는 제2신호위상 제어부와,After detecting the phase difference between the output signal of the subtractor and the output signal of the error amplifier and the phase difference between the power-amplified high frequency signal and the output signal of the delayer, the voltage value according to the detection result is applied to the second variable phase shifter. A second signal phase controller configured to control the phase of the high frequency signal applied to the error amplifier to be converted; 상기 지연기의 출력신호와 상기 에러증폭기의 출력신호를 결합하여 출력하는 결합기로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a combiner configured to combine and output the output signal of the delayer and the output signal of the error amplifier. 제67항에 있어서, 상기 제2신호세기 제어부는,The method of claim 67, wherein the second signal strength control unit, 미리 설정된 시간내에서 상기 감산기의 출력신호와 상기 에러증폭기의 출력신호를 교번적으로 선택하여 출력하는 제1스위치부와,A first switch unit for alternately selecting and outputting an output signal of the subtractor and an output signal of the error amplifier within a preset time; 상기 제1스위치부로부터 출력되는 고주파신호의 전압값을 검출하는 검출기와,A detector for detecting a voltage value of the high frequency signal output from the first switch unit; 상기 제1스위치부에 동기되어 스위칭동작하여 상기 검출기로부터 검출된 후 출력되는 상기 감산기의 출력신호에 대한 전압값과 상기 에러증폭기의 출력신호에 대한 전압값을 교번적으로 선택하여 출력하는 제2스위치부와,A second switch configured to alternately select and output a voltage value of the output signal of the subtractor and an output signal of the error amplifier, which is output after being detected by the detector by a switching operation synchronized with the first switch unit Wealth, 상기 제2스위치부로부터 출력되는 상기 감산기의 출력신호에 대한 전압값과 상기 에러증폭기의 출력신호에 대한 전압값을 비교하여 그 비교결과에 따른 전압값을 상기 제2가변 감쇄기로 출력하는 비교기로 이루어짐을 특징으로 하는 피드포워드 증폭기.Comparing the voltage value of the output signal of the subtractor output from the second switch unit and the voltage value of the output signal of the error amplifier and outputs the voltage value according to the comparison result to the second variable attenuator Feed forward amplifiers characterized in that. 제68항에 있어서, 상기 검출기는, 상기 제1스위치부와 접지단의 사이에 순방향 접속되어 상기 제1스위치부를 통해 인가되는 고주파신호의 전압값을 검출하는 다이오드임을 특징으로 하는 피드포워드 증폭기.69. The feedforward amplifier of claim 68, wherein the detector is a diode connected forward between the first switch unit and the ground terminal to detect a voltage value of a high frequency signal applied through the first switch unit. 제68항에 있어서, 상기 제1스위치부는,The method of claim 68, wherein the first switch unit, 상기 설정시간내의 반주기동안에 스위칭동작하여 상기 감산기의 출력신호를 수신하여 출력하는 제1스위치와,A first switch for switching and receiving an output signal of the subtractor during a half cycle within the set time; 상기 제1스위치와 상보적으로 스위칭동작하여 상기 에러증폭기의 출력신호를 수신하여 출력하는 제2스위치로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a second switch configured to switch complementarily to the first switch to receive and output an output signal of the error amplifier. 제68항에 있어서, 상기 제2스위치부는,The method of claim 68, wherein the second switch unit, 상기 설정시간내의 반주기동안에 스위칭동작하여 상기 검출기에 의해 검출된 상기 감산기의 출력신호에 대한 전압값을 수신하여 출력하는 제1스위치와,A first switch for switching during the half period within the set time and receiving and outputting a voltage value of an output signal of the subtractor detected by the detector; 상기 제1스위치와 상보적으로 스위칭동작하여 상기 검출기에 의해 검출된 상기 에러증폭기의 출력신호에 대한 전압값을 수신하여 출력하는 제2스위치로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a second switch configured to complementarily switch with the first switch to receive and output a voltage value of the output signal of the error amplifier detected by the detector. 제70항 또는 제71항에 있어서, 상기 설정시간의 반주기 동안에는 상기 제1스위치부의 제1스위치와 상기 제2스위치부의 제1스위치가 서로 동기되어 스위칭동작하고, 상기 설정시간의 나머지 반주기 동안에는 상기 제1스위치부의 제2스위치와 상기 제2스위치부의 제2스위치가 서로 동기되어 스위칭동작하도록 제어하기 위한 제어신호를 발생하는 제어신호 발생기를 더 포함함을 특징으로 하는 피드포워드 증폭기.72. The method of claim 70 or 71, wherein the first switch of the first switch unit and the first switch of the second switch unit are synchronized with each other during the half cycle of the set time, and the second switch is synchronized with each other during the remaining half of the set time. And a control signal generator for generating a control signal for controlling the second switch of the first switch unit and the second switch of the second switch unit to be synchronized with each other. 제72항에 있어서, 상기 제1스위치부는 상기 제어신호 발생기와 상기 제2스위치의 사이에 접속되어 상기 제어신호를 반전시켜 상기 제2스위치로 인가하는 인버터를 더 포함하는 것을 특징으로 하는 피드포워드 증폭기.73. The feed forward amplifier of claim 72, wherein the first switch unit further comprises an inverter connected between the control signal generator and the second switch to invert the control signal and apply the inverted signal to the second switch. . 제72항에 있어서, 상기 제2스위치부는 상기 제어신호 발생기와 상기 제2스위치의 사이에 접속되어 상기 제어신호를 반전시켜 상기 제2스위치로 인가하는 인버터를 더 포함함을 특징으로 하는 피드포워드 증폭기.73. The feed forward amplifier of claim 72, wherein the second switch unit further includes an inverter connected between the control signal generator and the second switch to invert the control signal and apply the inverted signal to the second switch. . 제72항에 있어서, 상기 제2스위치부의 제1스위치와 제2스위치의 후단에 각각 연결되어 상기 제1스위치를 통해 출력되는 상기 감산기의 출력신호에 대한 전압값과 상기 제2스위치를 통해 출력되는 상기 에러증폭기의 출력신호에 대한 전압값을 안정화시켜 상기 비교기로 출력하는 제1정류회로 및 제2정류회로를 더 포함함을 특징으로 하는 피드포워드 증폭기.73. The method of claim 72, wherein the voltage value for the output signal of the subtractor, which is connected to the first switch and the second switch of the second switch unit, respectively, and is output through the first switch, is output through the second switch. And a first rectifying circuit and a second rectifying circuit for stabilizing a voltage value of the output signal of the error amplifier and outputting the stabilized voltage to the comparator. 제72항에 있어서, 상기 비교기는, 상기 제2스위치부의 제1스위치로부터 출력되는 상기 감산기의 출력신호에 대한 전압값을 기준으로 하여 상기 제2스위치부의 제2스위치로부터 출력되는 상기 에러증폭기의 출력신호에 대한 전압값이 큰지 작은지를 비교한 후 상기 에러증폭기의 출력신호에 대한 전압값이 큰 경우에는 음의 전압값을 출력하고 작은 경우에는 양의 전압값을 출력하는 것을 특징으로 하는 피드포워드 증폭기.73. The output of the error amplifier of claim 72, wherein the comparator is output from the second switch of the second switch unit based on a voltage value of an output signal of the subtractor output from the first switch of the second switch unit. After comparing whether the voltage value for the signal is large or small, the feed forward amplifier characterized in that a negative voltage value is output when the voltage value of the output signal of the error amplifier is large, and a positive voltage value is output when the voltage value is small . 제76항에 있어서, 상기 비교기는,The method of claim 76, wherein the comparator, 상기 제2스위치부의 제2스위치로부터 출력되는 상기 에러증폭기의 출력신호에 대한 전압값의 음의 값과 상기 제2스위치부의 제1스위치로부터 출력되는 상기 감산기의 출력신호에 대한 전압값을 가산하고 그 가산결과를 반전시켜 출력하는 제1수단과,The negative value of the voltage value of the output signal of the error amplifier output from the second switch of the second switch unit is added and the voltage value of the output signal of the subtractor output from the first switch of the second switch unit is added. First means for inverting and adding the result; 상기 제1수단으로부터의 출력값을 적분하는 적분기와,An integrator for integrating the output value from the first means; 상기 적분기의 출력을 반전시켜 출력하는 제2수단으로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a second means for inverting and outputting the output of the integrator. 제77항에 있어서, 상기 제1수단은,78. The method of claim 77, wherein the first means is 상기 제2스위치부의 제2스위치로부터 출력되는 상기 에러증폭기의 출력신호에 대한 전압값을 반전증폭시켜 출력하는 제1반전증폭기와,A first inversion amplifier for inverting and outputting a voltage value of the output signal of the error amplifier output from the second switch of the second switch unit; 상기 반전증폭기의 출력과 상기 제2스위치부의 제1스위치로부터 출력되는 상기 감산기의 출력신호에 대한 전압값을 가산한 후 그 가산결과를 반전증폭시켜 출력하는 제2반전증폭기로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a second inverting amplifier which adds the voltage value of the output signal of the inverting amplifier and the output signal of the subtractor output from the first switch of the second switch unit, and inverts and adds the result of the addition. Forward amplifier. 제77항에 있어서, 상기 제2수단은, 상기 적분기의 출력을 입력하여 반전시킨 후 출력하는 반전증폭기임을 특징으로 하는 피드포워드 증폭기.78. The feedforward amplifier of claim 77, wherein the second means is an inverting amplifier that inputs, inverts, and outputs the output of the integrator. 제76항에 있어서, 상기 비교기는,The method of claim 76, wherein the comparator, 상기 제2스위치부의 제2스위치로부터 출력되는 상기 에러증폭기의 출력신호에 대한 전압값을 반전증폭시켜 출력하는 반전증폭기와,An inverting amplifier for inverting and outputting a voltage value of the output signal of the error amplifier output from the second switch of the second switch unit; 상기 반전증폭기의 출력값과 상기 제2스위치부의 제1스위치로부터 출력되는 상기 감산기의 출력신호에 대한 전압값을 가산한 후 적분하여 출력하는 적분기로 이루어짐을 특징으로 하는 피드포워드 증폭기.And an integrator for integrating and outputting the output value of the inverting amplifier and the voltage value of the output signal of the subtractor output from the first switch of the second switch unit. 제76항에 있어서, 상기 제2가변감쇄기는, 상기 비교기로부터 양의 전압값이 입력된 경우에는 상기 감산기를 거쳐 상기 에러증폭기로 인가되는 고주파신호에 대한 감쇄량을 증가시키고, 음의 전압값이 입력된 경우에는 상기 감산기를 거쳐 상기 에러증폭기로 인가되는 고주파신호에 대한 감쇄량을 감소시키는 것을 특징으로 하는 피드포워드 증폭기.77. The method of claim 76, wherein the second variable attenuator, when a positive voltage value is input from the comparator, increases the attenuation amount for the high frequency signal applied to the error amplifier via the subtractor, the negative voltage value is input And attenuating the high frequency signal applied to the error amplifier via the subtractor. 제68항에 있어서, 상기 제2신호위상 제어부는,The method of claim 68, wherein the second signal phase control unit, 상기 전력증폭된 고주파신호와 상기 감산기의 출력신호를 미리 설정된 시간내에서 교번적으로 선택하여 출력하는 제1스위치와,A first switch for alternately selecting and outputting the power-amplified high frequency signal and the output signal of the subtractor within a preset time; 상기 지연기의 출력신호와 상기 에러증폭기의 출력신호를 상기 설정된 시간내에서 교번적으로 선택하여 출력하는 제2스위치와,A second switch for alternately selecting and outputting the output signal of the delayer and the output signal of the error amplifier within the set time; 상기 제1스위치 및 상기 제2스위치로부터의 신호들을 이용하여 상기 감산기의 출력신호와 상기 에러증폭기의 출력신호간의 위상차를 계산하여 기준값으로 출력하고, 상기 전력증폭된 고주파신호와 상기 지연기의 출력신호간의 위상차를 계산하여 비교값으로 출력하는 계산수단과,The phase difference between the output signal of the subtractor and the output signal of the error amplifier is calculated using the signals from the first switch and the second switch and output as a reference value, and the power-amplified high frequency signal and the output signal of the delay unit are calculated. Calculation means for calculating a phase difference between the output and a comparison value; 상기 기준값과 상기 비교값을 비교하고 그 비교결과에 따른 전압값을 상기 제2가변 위상변환기로 출력하여 상기 감산기로부터 상기 에러증폭기로 인가되는 신호의 위상이 가변될 수 있도록 하는 비교부와,A comparison unit comparing the reference value with the comparison value and outputting a voltage value according to the comparison result to the second variable phase shifter so that a phase of a signal applied from the subtractor to the error amplifier is variable; 제82항에 있어서, 상기 계산수단은,84. The apparatus of claim 82, wherein the calculation means is 상기 제1스위치로부터 출력되는 상기 감산기의 출력신호와 상기 전력증폭된 고주파신호를 각각 설정된 시간내에서 교번적으로 선택하여 2개의 동위상의 고주파신호로 분배한 후 출력하는 제1전력분배기와,A first power divider configured to alternately select the output signal of the subtractor and the power amplified high frequency signal output from the first switch, respectively, and divide the output signal into two in-phase high frequency signals and output the same; 상기 제2스위치로부터 출력되는 상기 에러증폭기의 출력신호와 상기 지연기의 출력신호를 각각 설정된 시간내에서 교번적으로 선택하여 동위상의 고주파신호와 직각위상의 고주파신호로 분배한 후 출력하는 제2전력분배기와,Second power outputting the output signal of the error amplifier and the output signal of the delayer, which are output from the second switch, by alternately selecting the output signal of the error amplifier within a predetermined time period and dividing the signal into a high frequency signal in phase and a high frequency signal in quadrature With dispenser, 상기 설정시간내에서 교번적으로 선택되어 출력되는 상기 제1전력분배기로부터의 신호와 상기 제2전력분배기로부터의 동위상의 신호를 혼합하여 상기 감산기의 출력신호와 동위상의 상기 에러증폭기의 출력신호의 혼합결과를 제1신호로, 상기 전력증폭된 고주파신호와 동위상의 상기 지연기의 출력신호의 혼합결과를 제2신호로 출력하는 제1주파수 혼합기와,Mixing a signal from the first power divider and an in-phase signal from the second power divider which are alternately selected and output within the set time to mix an output signal of the subtractor and an output signal of the error amplifier in phase A first frequency mixer for outputting a result of the mixing of the power-amplified high frequency signal and the output signal of the retarder in phase as a second signal; 상기 설정시간내에서 교번적으로선택되어 출력되는 상기 제1전력분배기로부터의 신호와 상기 제2전력분배기로부터의 직각위상의 신호를 혼합하여 상기 감산기의 출력신호와 직각위상의 상기 에러증폭기의 출력신호의 혼합결과를 제3신호로, 상기 전력증폭된 고주파신호와 직각위상의 상기 지연기의 출력신호의 혼합결과를 제4신호로 출력하는 제2주파수 혼합기와,The output signal of the subtractor and the output signal of the error amplifier in the quadrature phase are mixed by mixing the signal from the first power divider and the quadrature phase signal from the second power divider which are alternately selected and output within the set time. A second frequency mixer configured to output a mixing result of the third signal as a third signal and a mixing result of the power-amplified high frequency signal and an output signal of the delayed phase in the quadrature phase as a fourth signal; 상기 제3신호로부터 상기 제1신호를 제산하고 이 제산결과를 상기 기준값으로 상기 비교기로 출력하는 제1제산기와,A first divider which divides the first signal from the third signal and outputs the division result as the reference value to the comparator; 상기 제4신호로부터 상기 제2신호를 제산하는 이 제산결과를 상기 비교값으로 상기 비교기로 출력하는 제2제산기로 이루어짐을 특징으로 하는 피드포워드 증폭기.And a second divider which outputs the division result of dividing the second signal from the fourth signal to the comparator as the comparison value. 제83항에 있어서, 상기 계산수단은,84. The apparatus of claim 83, wherein the calculating means is 상기 제1주파수 혼합기로부터 출력되는 상기 제1신호와 상기 제2주파수 혼합기로부터 출력되는 상기 제3신호를 상기 설정시간내에서 교번적으로 선택하여 상기 제1제산기 및 상기 제2제산기로 출력하는 제3스위치와,The first signal output from the first frequency mixer and the third signal output from the second frequency mixer are alternately selected within the set time and output to the first divider and the second divider. With the third switch, 상기 제1주파수 혼합기로부터 출력되는 상기 제2신호와 상기 제2주파수 혼합기로부터 출력되는 상기 제4신호를 상기 설정시간내에서 교번적으로 선택하여 상기 제1제산기 및 상기 제2제산기로 출력하는 제4스위치를 더 포함함을 특징으로 하는 피드포워드 증폭기.The second signal output from the first frequency mixer and the fourth signal output from the second frequency mixer are alternately selected within the set time to be output to the first divider and the second divider. The feed forward amplifier further comprises a fourth switch. 제84항에 있어서, 상기 계산수단은,85. The apparatus of claim 84, wherein the calculating means is 상기 제3스위치와 상기 제4스위치를 통해 출력되는 상기 제1신호 내지 상기 제4신호를 안정화시켜 출력하기 위한 각 신호에 대응하는 정류회로를 더 포함함을 특징으로 하는 피드포워드 증폭기.And a rectifying circuit corresponding to each signal for stabilizing and outputting the first to fourth signals output through the third switch and the fourth switch. 제84항 내지 제85항중의 어느 한 항에 있어서, 상기 비교기는, 상기 비교값이 상기 기준값보다 작은 경우에는 양의 전압값을 출력하고 상기 비교값이 상기 기준값보다 큰 경우에는 음의 전압값을 출력하는 것을 특징으로 하는 피드포워드 증폭기.86. The apparatus of any one of claims 84 to 85, wherein the comparator outputs a positive voltage value when the comparison value is less than the reference value, and outputs a negative voltage value when the comparison value is greater than the reference value. A feed forward amplifier, characterized in that output. 제86항에 있어서, 상기 제2가변 위상변환기는 상기 비교기로부터 양의 전압값이 출력되는 경우에는 상기 감산기로부터 상기 에러증폭기로 인가되는 신호의 위상의 변화량을 증가시키고, 음의 전압값이 출력되는 경우에는 상기 감산기로부터 상기 에러증폭기로 인가되는 신호의 위상의 변화량을 감소시키는 것을 특징으로 하는 피드포워드 증폭기.87. The apparatus of claim 86, wherein the second variable phase shifter increases the amount of phase change in the signal applied from the subtracter to the error amplifier when a positive voltage value is output from the comparator, and outputs a negative voltage value. And reducing the amount of change in phase of the signal applied from the subtractor to the error amplifier.
KR1019960048066A 1996-10-24 1996-10-24 Feed foward amplifier KR100204440B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960048066A KR100204440B1 (en) 1996-10-24 1996-10-24 Feed foward amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960048066A KR100204440B1 (en) 1996-10-24 1996-10-24 Feed foward amplifier

Publications (2)

Publication Number Publication Date
KR19980028878A true KR19980028878A (en) 1998-07-15
KR100204440B1 KR100204440B1 (en) 1999-06-15

Family

ID=19478769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960048066A KR100204440B1 (en) 1996-10-24 1996-10-24 Feed foward amplifier

Country Status (1)

Country Link
KR (1) KR100204440B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030014514A (en) * 2001-08-11 2003-02-19 한국전자통신연구원 Intermodulation signal extracting circuit in microwave circuit
KR100472161B1 (en) * 2001-04-19 2005-03-08 모토로라 인코포레이티드 A method and apparatus for reduction of distortion in a transmitter
KR100485067B1 (en) * 2002-07-22 2005-04-22 엘지전자 주식회사 Circuit for controlling power of a amplifier in a base station system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100472161B1 (en) * 2001-04-19 2005-03-08 모토로라 인코포레이티드 A method and apparatus for reduction of distortion in a transmitter
KR20030014514A (en) * 2001-08-11 2003-02-19 한국전자통신연구원 Intermodulation signal extracting circuit in microwave circuit
KR100485067B1 (en) * 2002-07-22 2005-04-22 엘지전자 주식회사 Circuit for controlling power of a amplifier in a base station system

Also Published As

Publication number Publication date
KR100204440B1 (en) 1999-06-15

Similar Documents

Publication Publication Date Title
KR100369416B1 (en) Feedforward amplifier network with swept pilot tone
EP0585421B1 (en) High dynamic range modulation independent feed forward amplifier network
KR960006634B1 (en) Feed forward amp network with freq. swept pilot tone
US5455537A (en) Feed forward amplifier
US6081156A (en) Method and apparatus for amplifying feedforward linear power using pilot tone hopping
JPH11513217A (en) Circuit device with Cartesian amplifier
KR100552251B1 (en) Frequency hop pilot technique for a control system that reduces distortion produced by electrical circuits
KR20000023530A (en) Double side band pilot technique for a control system that reduces distortion produced by electrical circuits
EP1009100B1 (en) Interference canceling device
KR19980028878A (en) Feedforward amplifier
KR100642531B1 (en) Frequency hop pilot technique for a control system that reduces distortion produced by electrical circuits
EP1189340A1 (en) system and method for producing an amplified signal with reduced distortion
JPH04364602A (en) Feed forward interference circuit
JP2697650B2 (en) Feedforward amplifier
KR100374488B1 (en) Apparatus for preventing image interference in a receiver
KR100364322B1 (en) Intermodulation signal detecting circuit in microwave amplifier
JP3562472B2 (en) Feed forward amplifier
JP2707672B2 (en) Radar equipment
KR200291723Y1 (en) A Beat Frequency Protection Apparatus of Tuner
KR100198631B1 (en) Fm/am demodulation selective type pll
KR100287898B1 (en) up converter
KR19990031220U (en) Feedforward Amplifier Using Reference Signal
JP2002290155A (en) Fm modulation device and frequency control method for the same
WO2001069270A1 (en) Improvements in interferometric signal processing apparatus
JPH0526920A (en) Tracking signal generator

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131206

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20151209

Year of fee payment: 18

EXPY Expiration of term