KR19980022446A - ATM Switch Overcomes Failure - Google Patents
ATM Switch Overcomes Failure Download PDFInfo
- Publication number
- KR19980022446A KR19980022446A KR1019960041619A KR19960041619A KR19980022446A KR 19980022446 A KR19980022446 A KR 19980022446A KR 1019960041619 A KR1019960041619 A KR 1019960041619A KR 19960041619 A KR19960041619 A KR 19960041619A KR 19980022446 A KR19980022446 A KR 19980022446A
- Authority
- KR
- South Korea
- Prior art keywords
- main function
- function block
- board
- atm switch
- clock
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/06—Management of faults, events, alarms or notifications
- H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
- H04L41/0668—Management of faults, events, alarms or notifications using network fault recovery by dynamic selection of recovery network elements, e.g. replacement by the most appropriate element after failure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/557—Error correction, e.g. fault recovery or fault tolerance
Abstract
본 발명은 ATM 스위치에 관한 것으로서, ATM 교환기의 스위치 보드의 장애 검출시에 장애상태로부터 셀 단위의 스위칭 서비스를 보호하여 중단없는 스위칭 서비스를 제공하는데 그 목적이 있다. 그 구성은 2개의 주기능 블록이 서로 병렬로 이중화되어 한 쪽 주기능 블록에 장애가 생겼을 때에 다른 한 쪽이 수행을 대행하도록 되어있다. 그 효과는 셀 손실을 최소화하여 시스템 전체의 성능을 향상시키며, 라인 인터페이스 카드에서 셀동기를 찾는 회로가 부가될 필요가 없다는 데에 있다.The present invention relates to an ATM switch, and provides an uninterrupted switching service by protecting a switching service of a cell unit from a failure state when a switch board of an ATM switch is detected. The configuration is such that when two main function blocks are duplicated in parallel with each other and one main function block fails, the other performs the execution. The effect is to minimize cell loss and improve system-wide performance, eliminating the need to add circuitry to find cell synchronization in the line interface card.
Description
도 1은 이중화 구조의 개념도1 is a conceptual diagram of a redundant structure
도 2는 본 발명에 따라 이중화된 ATM 스위치의 구성도2 is a block diagram of a redundant ATM switch according to the present invention
도 3는 본 발명에 따른 이중화 제어부의 상호 연결도3 is an interconnect diagram of a redundant control unit according to the present invention;
도 4는 이중화 제어부의 상세도4 is a detailed view of a redundancy control unit
도 5는 이중화 제어부의 입출력 타이밍도5 is an input / output timing diagram of a redundant control unit.
도 6은 이중화 보드의 탈착 상태도.6 is a detached state diagram of a redundant board.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 주변 입력기능 블록 20,30 : 주기증 처리블록10: peripheral input function block 20,30: periodicity processing block
21 : 제1 주기능 처리부 22 : 제1 입력부21: first main function processing unit 22: first input unit
23 : 제1 출력부 24 : 제1 클럭 공급부23: first output unit 24: first clock supply unit
25 : 제1 이중화 제어부 31 : 제2 주기능 처리부25: first redundant control unit 31: second main function processing unit
32 : 제2 입력부 33 : 제2 출력부32: second input unit 33: second output unit
34 : 제2 클럭 공급부 35 : 제2 이중화 제어부34: second clock supply unit 35: second redundant control unit
40 : 주변 출력기능 블럭40: peripheral output function block
본 발명은 ATM 스위치에 관한 것으로서, 특히 고장장애를 극복할 수 있는 ATM 스위치에 관한 것이다.The present invention relates to an ATM switch, and more particularly to an ATM switch that can overcome the failure failure.
일반적으로, 이중화 구조는 어떤 요인에 의한 장애에 대해 시스템의 주요요소의 동작을 보장하기 위하여 반드시 있어야 하며. 기능제공에 있어서도 시스템의 동작 중에 구성요소를 대체 및 분리 등에 영향을 받지 않도록 해야한다.In general, a redundant structure must be present to ensure the operation of key elements of the system against failures caused by certain factors. In providing the function, it is necessary to prevent the component from being replaced or removed during the operation of the system.
장애상태로부터 보호하여 중단없이 기능동작 혹은 서비스를 제공하기 위해서 시스템의 핵심기능부는 동일한 보드를 중복으로 배치한다.In order to provide protection from fault conditions and provide functional operation or service without interruption, the core functions of the system are duplicated with the same board.
도 1은 이중화 구조의 개념도인데, 상술한 바를 도면과 함께 예를 들어 설명한다.1 is a conceptual diagram of a redundant structure, which will be described by way of example with reference to the drawings.
시스템을 제어하는 프로세스 보드(1,2)는 이중으로 배치되며, 이중화 제어부(3)는 이들 두 보드(1,2) 사이의 결합을 제공한다.The process boards 1, 2 controlling the system are arranged in duplicate, and the redundancy control section 3 provides a coupling between these two boards 1, 2.
이 두 보드(1,2)는 동일한 명령어를 동시에 수행하며, 두 보드(l,2)가 다음 명렁어를 수형하기 전에 이전의 수행결과들을 이중화 제어부(3)에 보낸다. 이중화 제어부(3)는 그 수행결과들을 서로 비교하여 그 비교결과가 서로 상이하면 즉각적으로 반응한다.The two boards 1 and 2 execute the same command at the same time, and send the previous performance results to the redundancy control unit 3 before the two boards 1 and 2 execute the next command. The redundancy control unit 3 compares the results of the execution with each other and reacts immediately if the comparison results are different from each other.
그래서, 두 프로세스 보드(12)는 동시에 모든 정보를 외부(4)로부터 받아들이며, 그 들(1,2)이 가지고 있는 메모리 상의 데이터도 동일하게 유지해야한다.Thus, the two process boards 12 simultaneously accept all information from the outside 4 and must keep the same data on the memory they (1, 2) have.
그러나, 두 보드(1,2) 중에 하나의 보드(1)만이 제어의 주체가 되어 외부(5)에 제어명령을 내리며 실제적인 시스템의 동작의 동작 보드가 된다.However, only one board (1) of the two boards (1, 2) is the main body of control and gives a control command to the outside (5) to become the operation board of the actual operation of the system.
이러한 방식으로 이중화 장치를 구성하는 방법을 동기 이중화 방식(Synchronous Duplex Operation)이라고 한다.The method of configuring a redundant device in this manner is called synchronous duplex operation.
특히, 통신 중계기 혹은 교환 시스템과 같은 전자 교환기는 수많은 통신 사용자들에게 중단없는 교환 서비스를 제공해야 하므로, 교환기 내의 교환을 담당하는 기능보드는 이중화가 필수적이다.In particular, an electronic exchange such as a communication repeater or an exchange system must provide an uninterrupted exchange service to a large number of communication users, so the functional board that handles the exchange in the exchange is essential.
그러나, 종래에는 전자 교환기가 이중화 구조를 가지고 있지 않았기 때문에 교환기에 고장장애가 발생하면 그 교환기를 대체하기 전까지는 계속 장시간 통화불량이거나 불통상태가 되는 문제점이 있었다.However, in the related art, since the electronic exchange does not have a redundant structure, when a failure occurs in the exchange, there is a problem that the communication is poor or failed for a long time until the exchange is replaced.
상기 문제점을 해결하기 위한 본 발명은 ATM 교환기의 스위치 보드의 장애 검출시에 장애상태로부터 셀(고정길이 패킷) 단위의 스위칭 서비스를 보호하여 중단없는 스위칭 서비스를 제공하는데 그 목적이 있다.The present invention for solving the above problems is to provide an uninterrupted switching service by protecting the switching service of the cell (fixed length packet) unit from the failure state when the failure of the switch board of the ATM switch.
상기 목적을 달성하기 위한 본 발명의 특징은 주변 입력기능 블록과 주변 출력기능 블록을 구비하는 고장장애를 극복할 수 있는 ATM 스위치에 있어서, 상기 주변 입력기능 블록으로부터 제어신호와 데이터를 셀 단위로 입력받아 셀교환을 수행하고 출력하는 주기능 처리수단과, 마스터 모드 또는 슬레이브 모드로 각 자원에 클럭을 공급하는 클럭 공급수단 및 인접한 주기능 블록과 서로의 상태정보를 공유하여 상기 상태정보들에 따라 상기 주기능 처리수단의 출력을 제어하고 상기 클럭 공급수단의 모드를 결정하는 이중화 제어수단으로 구성되는 2개의 주기능 블록이 서로 병렬로 이중화되어 한 쪽 주기능 불록에 장애가 생겼을 때에 다른 한 쪽이 수행을 대행하는 데에 있다.A feature of the present invention for achieving the above object is a ATM switch capable of overcoming a fault failure having a peripheral input function block and a peripheral output function block, the control signal and data input from the peripheral input function block in units of cells A main function processing means for receiving and performing cell exchange, and a clock supply means for supplying a clock to each resource in a master mode or a slave mode, and sharing state information with the adjacent main function block, according to the state information. The two main function blocks, which consist of redundancy control means for controlling the output of the main function processing means and determining the mode of the clock supply means, are duplicated in parallel with each other and the other side performs when the main function block fails. It is to act.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들 중의 하나릍 상세히 설명한다.Hereinafter, one of the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따라 이중화된 ATM 스위치의 구성도이다.2 is a block diagram of a dual ATM switch according to the present invention.
도 2를 참조하여, 본 발명에 따라 이중화된 ATM 스위치의 구성을 설명하면 다음과 같다.Referring to Figure 2, the configuration of a redundant ATM switch according to the present invention will be described.
제 1 주기능 블록(20)와 제2 주기능 불록(30)의 동작원리가 서로 같으므로 제1 주기능 블록(20)를 중심으로 설명한다.Since the operation principle of the 1st main function block 20 and the 2nd main function block 30 is the same, it demonstrates centering on the 1st main function block 20. FIG.
교환기의 라인 인터페이스를 제공하는 주변 입력기능 블록(10)은 광신호로부터 전송 프레임을 추출하고 망동기 클럭을 복원한 후에 이를 이용하여 셀을 추출한다.Peripheral input function block 10, which provides the line interface of the exchange, extracts the transmission frame from the optical signal and recovers the cell clock after recovering the network clock.
그리고 주변 입력기능 블록(10)은 시스템의 주기능 블록(20,30)에 필요한 정보를 위해 전처리를 수행한 후 제어신호와 데이터를 주기능 블록(20,30)으로 송신한다.The peripheral input function block 10 performs preprocessing for information necessary for the main function blocks 20 and 30 of the system, and then transmits control signals and data to the main function blocks 20 and 30.
시스템의 셀 스위치 보드인 제l 주기능 처리부(21)는 주변 입력기능 블록(10)으로부터 제1 입력부(22)를 통하여 제어신호와 데이터를 셀 단위로 입력받아 셀교환을 하고 제1 출력부(23)를 통하여 주변 출력기능 블록(40)으로 출력한다.The first main function processing unit 21, which is a cell switch board of the system, receives control signals and data in units of cells from the peripheral input function block 10 through the first input unit 22, and performs cell exchange. Outputs to the peripheral output function block 40 through 23).
이 때에 시스템의 핵심기능을 수행하는 제1 주기능 처리부(21)는 제2 주기능 처리부(31)와 서로 이중화되어 있으므로 둘 중 하나인 제1 주기능 처리부(21)만 동작 상태로 동작한다.At this time, since the first main function processor 21 performing the core functions of the system is duplicated with the second main function processor 31, only the first main function processor 21, which is one of the two, operates in an operating state.
나머지 하나의 제2 주기능 처리밖(31)는 정상적으로 동작은 하지만 출력은 내지않고 대기(stand-by)상태로만 존재한다.The other one of the second main function processing units 31 operates normally but does not output and exists only in a stand-by state.
제1 주기능 처리부(21)는 동작상태 플래그와 장애상태 플래그를 제1 이중화 제어부(25)로 보낸다.The first main function processor 21 sends the operation state flag and the fault state flag to the first redundancy control unit 25.
그러다가 2개의 주기능 처리부(2l,31) 중에 어느 하나(21)에 장애가 발생하면, 제1 이중화 제어부(25)와 제1 이중화 제어부(35)는 하드웨적인 자동절체 기능을 수행하며 장애가 발생한 보드로의 절체가 일어나지 않도록 제어한다.If one of the two main function processing units 2l and 31 fails, the first redundancy control unit 25 and the first redundancy control unit 35 perform the automatic automatic switching function and the board on which the failure occurs. Controlling of furnace switching does not occur.
이렇게 중단없이 시스템의 주기능이 수행되면서, 주기능 처리부(21,31)는 그 처리결과를 출력하기 위해서 제어신호와 데이터를 주변 출력기능 블록(40)으로 출력부(23,33)를 통하여 보낸다.As the main function of the system is performed without interruption as described above, the main function processing units 21 and 31 send control signals and data to the peripheral output function blocks 40 through the output units 23 and 33 to output the processing results. .
주변 출력기능 불록(40)은 데이터를 제어신호예 따라 처리한 후에 처리된 데이터를 인접 시스템으로 송출한다.The peripheral output function block 40 processes the data according to the control signal example and then sends the processed data to the adjacent system.
여기서, ATM 교환기에서의 스위치 보드장애는 스위칭 기능의 오류로 정의를 할 수 있는데, 하드웨어적으로 혹은 소프트웨어적으로 장애의 요인을 검출하여 장애발생을 안다.Here, a switch board failure in an ATM switch can be defined as an error of a switching function. The failure of the switch board is detected by hardware or software.
예를 들면, 스위치 보드는 고속으로 셀 스위칭을 해야 하므로 대개 수 개의 초고집적 주문형 반도체로 구현되어 있다.For example, switch boards require cell switching at high speeds and are typically implemented with several ultra-high density custom semiconductors.
그래서, 스위치 보드의 오동작은 스위치 훼브릭을 구성하는 칩의 오동작, 보드로 부터의 칩의 이탈, 주요신호의 입력상의 노이즈 발생 등으로 인한 오동작으로 발생할 수 있다.Thus, a malfunction of the switch board may occur due to a malfunction of the chip constituting the switch fabric, the chip detachment from the board, the generation of noise on the input of the main signal, and the like.
제1 주기능 처리부(21)가 동작상태(active)이고 제2 주기능 처리부(31)가 대기상태(stand-by)라고 가정하고 절체과정을 예를 들어 설명한다.Assuming that the first main function processor 21 is in an active state and the second main function processor 31 is in a stand-by state, the switching process will be described by way of example.
제1 주기능 처리부(21)가 상술한 장애상태를 하드웨어적으로 검출하였다고 하면, 제1 주기능 처리부(2l)는 장애발생 신호를 제1 이중화 제어부 (25)로 보낸다.If the first main function processing unit 21 detects the above-described failure state in hardware, the first main function processing unit 2l sends a failure occurrence signal to the first redundancy control unit 25.
제1 이중화 제어부(21)는 제1 주기능 처리부(21)로부터 장애발생 신호를 받고, 즉시 대기상태에 있는 인접보드인 제2 주기능 블록(30)의 제2 이중화 제어부(35)에 장애상태와 현재 보드의 출력상태 등을 알린다.The first redundancy control unit 21 receives a failure signal from the first main function processing unit 21 and immediately fails to the second redundancy control unit 35 of the second main function block 30 which is an adjacent board in a standby state. And current output status of the board.
그리고 나서, 제1 이중화 제어부(25)는 즉시 절체를 하지않고 제1 클럭공급부(24)로부터 받은 셀 시작신호(셀동기 신호)에 동기시켜 제1 출력부(23)를 디스에이블시킨다.Thereafter, the first redundancy control unit 25 disables the first output unit 23 in synchronization with the cell start signal (cell synchronization signal) received from the first clock supply unit 24 without immediately switching.
제1 클럭 공급부(24)도 제1 이중화 제어부(25)으로부터 대기상태로의 전환신호를 받아 슬레이브 모드(slave mode)로 바뀐다.The first clock supply unit 24 also receives a switch signal to the standby state from the first redundancy control unit 25 and changes to a slave mode.
이와 동시에 대기상태에 있던 인접보드인 제2 주기능 불록(30)도 장애발생한 제l 이중화 제어부(25)로부터 장애상태와 현재 보드의 출력상태 등을 받아서 동작로 전환을 준비하고 있다가 셀 시작신호(셀동기 신호)에 동기를 맞추어 동작로 전환한다.At the same time, the second main function block 30, which is an adjacent board in the standby state, receives a failure state and an output state of the current board from the failed first redundancy control unit 25 and prepares to switch to an operation, and then starts a cell start signal. Switch to operation in synchronization with (cell synchronization signal).
제2 클럭 공급부(34)도 제2 이중화 제어부(35)으로부터 동작상태로의 전환신호를 받아 매스터 모드(master mode)로 바뀐다.The second clock supply unit 34 also receives the switching signal from the second redundancy control unit 35 to the operation state and changes to the master mode.
반대로, 제2 주기능 처리부(31)의 장애발생시도 위와 같은 절차를 거쳐 절체가 일어난다.On the contrary, when the failure of the second main function processing unit 31 occurs, the transfer occurs through the above procedure.
이렇게 하여 두 보드의 전환이 셀동기에 맞추어 동시에 일어나는 것이다. 동시에 절체되기 때문에 절체시의 셀손실을 최소화할 수 있으며 결과를 수신하는 주변 출력기능 블록(40)에서 셀동기를 잃지 않도록 하여 셀동기 복구회로가 필요없으므로 주변 출력기능 불록(40)이 간단해진다.In this way, the two boards switch at the same time in sync with the cell. At the same time, the cell loss during switching can be minimized and the cell output recovery block 40 is simplified because the cell synchronization recovery circuit is not necessary by not losing cell synchronization in the peripheral output function block 40 receiving the result.
도 3은 본 발명에 따른 이중화 제어부의 상호 연결도이다.3 is an interconnect diagram of a redundant control unit according to the present invention.
도 3을 참조하여 본 발명에 따른 이중화 제어부의 상호 연결관계를 설명하면 다음과 같다.Referring to Figure 3 will be described the interconnection relationship of the redundant control unit according to the present invention.
각 신호의 의미는 아래와 같다.The meaning of each signal is as follows.
ISTZ는 상대보드의 상태 입력신호이며 0일 때 상대보드가 정상동작하고 있다는 뜻이고, OSTZ는 현재보드의 상태 출력신호이며 0일 때 현재보드가 정상동작하고 있다는 뜻이다.ISTZ is the status input signal of the other board and when it is 0, it means that the other board is operating normally. OSTZ is the status output signal of the current board and when it is 0, the current board is operating normally.
LALMZ는 상대보드의 장애발생 상태 입력신호이며 1일때 상대보드가 장애없음을 뜻하고, OALMZ는 현재보드의 장애발생 상태 출력신호이며 1일때 현재보드는 장애없음을 뜻한다.LALMZ is the input signal of the fault status of the other board and when it is 1, it means that there is no fault. OALMZ is the output signal of the fault state of the current board.
SWACTZ는 현재보드를 정상상태로 전환하라는 뜻의 소프트웨어에 의한 입력신호이고, HWACTZ는 현재보드릍 정상상태로 전환하라는 뜻의 하드웨어에 의한 입력신호이다.SWACTZ is the input signal from the software that means to return the current board to normal state, and HWACTZ is the input signal from the hardware that means to return to the normal state of the current board.
FLT는 현재의 장애발생을 알리는 입력신호이며, INIT는 보드의 초기시 정상 혹은 대기를 지정하는 신호이며 1일 때 정상을 지정한다.FLT is an input signal that indicates the current fault. INIT is a signal that specifies normal or standby at the initial stage of the board.
OUTONZ는 출력부로의 라인 드라이브를 인에이블시키는 신호이며 0일 때 인에이블시킨다.OUTONZ is a signal that enables the line drive to the output and is enabled when zero.
동작기능 보드와 대기기능 보드는 각자의 상태 즉 정상상태인지 장애가 발생한 상태인지를 알리는 장애상태 플래그(LALMZ,OALMZ)와 자신이 현재동작상태인지 대기상태인지를 알리는 동작상태 플레그(OSTZ,ISTZ)를 상호간에 교환한다.The operation board and the standby board have fault status flags (LALMZ, OALMZ) indicating their status, that is, normal status or fault condition, and operation status flags (OSTZ, ISTZ) indicating whether they are currently operating or standby. Exchange with each other.
그래서, 장애시의 하드웨어적인 자동절체 기능을 수행하며, 장애가 발생한 기능보드로의 기능절체가 일어나지 않도록 방지한다.So, it performs the hardware automatic switching function in case of failure and prevents the function switching to the function board in which the failure occurs.
그리고, 한 보드의 상황에 따라 둘 중 하나의 불록이 동작되게 되어 있다.And, depending on the situation of one board, one of the blocks is to be operated.
주기능 처리부(21,31)에서는 동작기능 보드의 장애 발생시에 FLT=0이 입력되며, 소프트웨어에 의한 이중화 절체요구시 SWACTZ=0, 운용자에 따른 절체 버튼 누름시 HWACTZ=0가 입력된다.In the main function processing unit (21, 31), FLT = 0 is inputted when the operation function board is faulty, SWACTZ = 0 when a redundancy transfer is requested by software, and HWACTZ = 0 when the transfer button is pressed by the operator.
그리고 초기화시 두 보드 중에 정상상태로 지정해 주기 위해서 INIT=1로 입력시킨다.And in initialization, input INIT = 1 to designate normal state among two boards.
lNIT=0으로 입력된 보드는 초기화시 대기상태로 동작한다.Boards input with lNIT = 0 operate in standby mode at initialization.
그리고, 동작기능 보드의 탈착시, OALMZ=0이 되도록 풀다운시키며 OSTZ=1이 되도록 풀업시킨다.Then, when the operation board is removed, pull down to OALMZ = 0 and pull up to OSTZ = 1.
그러면, 현재 장착된 보드는 LALMZ=0, ISTZ=1이 입력되므로 장애상태가 아니면 무조건 동작상태가 되도록 한다.Then, the board currently installed is inputted with LALMZ = 0 and ISTZ = 1, so that it is in an unconditional state unless it is a faulty state.
특히, 동작보드의 장애시 대기보드로의 이중화 절체가 이루어질 때에 송출버퍼상의 일시적 불안정으로 인하여 송출중인 셀의 헤더 또는 페이로드에 오류가 발생할 수 있으나 이러한 현상은 수 개의 셀에만 영향이 미쳐야 한다.In particular, when duplication transfer to standby board occurs when an operation board fails, an error may occur in the header or payload of a cell being sent due to temporary instability on the sending buffer, but this phenomenon should affect only a few cells.
그러나, 이런 손실을 제거하기 위하여 양기능 보드의 출력시 동기화를 위하여 클럭 분배기능을 양 보드에 실장하여 클럭 공급부(24,34)로부터 받은MSOC(Master Start 0f Cell) 신호에 동기를 맞추어 셀을 송출한다.However, in order to eliminate this loss, the clock distribution function is mounted on both boards to synchronize the output of the two function boards, and the cells are sent in synchronization with the MSOC (Master Start 0f Cell) signals received from the clock supply units 24 and 34. do.
도4의 이중화제어부의 상세 구성도를 보면, 아래와 같이 그 관계를 정리 할 수 있다.Referring to the detailed configuration diagram of the redundant control unit of Figure 4, the relationship can be summarized as follows.
여기서, 보드 #1이 동작상태(ON)이고 보드 #2가 대기상태(OFF)라고 가정하고 강제철체가 아니므로 SWACTZ=HWACTZ=1이고 도3의 상호연결에 의해서 아래와 같이 된다.Here, assuming that board # 1 is in the operating state (ON) and board # 2 is in the standby state (OFF), since it is not a forced steel, SWACTZ = HWACTZ = 1 and the interconnection of FIG.
ISTZ1 =OSTZ2=l (보드 #2 OFF), ISTZ2=OSTZ1=0(보드 #1 ON), LALMZ1=OALMlZ2=1(장애없음), LALMZ2 =OALMZ=1 (장애없음), OUTONZ1 =0 (ON), OUTONZ2 =1 (OFF)ISTZ1 = OSTZ2 = l (board # 2 OFF), ISTZ2 = OSTZ1 = 0 (board # 1 ON), LALMZ1 = OALMlZ2 = 1 (no fault), LALMZ2 = OALMZ = 1 (no fault), OUTONZ1 = 0 (ON) , OUTONZ2 = 1 (OFF)
어느 순간에 어떤 원인에 의해서 보드 #1이 장애상태가 발생하면, 즉 FLT1=0이면,OALMZ1=0이 되고 수학식2에 따라 OUTONZl=1(OFF)이 된다.At any moment, if board # 1 fails due to some reason, that is, FLT1 = 0, OALMZ1 = 0 and OUTONZl = 1 (OFF) according to Equation 2.
이와 동시에 LALMZ2=OALMZ1=0이 보드 #2에 입력되면 OSTZ2=1에서 0으로 천이하여 보드 #2가 ON(정상)상태가 된다.At the same time, when LALMZ2 = OALMZ1 = 0 is input to board # 2, the transition from OSTZ2 = 1 to 0 causes board # 2 to be ON.
수학식3에 의해서 ISTZ1=OSTZ2=0이므로 OSTZ1=1(보드 #1은 OFF 상태)이 된다.According to Equation 3, since ISTZ1 = OSTZ2 = 0, OSTZ1 = 1 (board # 1 is OFF).
이런 관계를 도 5의 타이밍도에 나타내었다.This relationship is shown in the timing diagram of FIG.
실제 OUTONZ는 MSOC신호에 동기가 되어 천이하므로 송신하는 셀동기를 유지한다.The actual OUTONZ transitions in synchronization with the MSOC signal, thus maintaining cell synchronization.
도 6은 이중화 보드의 탈착 상태도이다.6 is a detached state diagram of the redundant board.
도 6을 참조하여 이중화 보드의 탈착에 관한 상태천이를 설명하면 다음과 같다.Referring to Figure 6 describes the state transition with respect to the detachment of the redundant board.
Z는 보드가 장착되지않은 상태이며, B는 장착은 되었으나 주변기능 블록파 차단되어 있는 상태이다.Z is not mounted and B is installed but peripheral function block wave is blocked.
이 때는 주기능 블록 내의 입력부 TCR(제어레지스트)에 FFFT가 저장되어 있어서 입력부의 라인 드라이브가 디스에이블되어 있다.In this case, FFFT is stored in the input section TCR (control resist) in the main function block, and the line drive of the input section is disabled.
O는 주기능 블록 내의 입력부 TCR(제어레지스트)에 0000가 저장되어 있어서 입력부의 라인 드라이브가 인에이블되어 있어서, 정상적으로 동작하는 상태이며 X는 장애상태릍 나타낸다.O is 0000 stored in the input portion TCR (control resist) in the main function block, and the line drive of the input portion is enabled, which is a normal operation state, and X represents a fault state.
두 보드가 모두 장착시 정상상태는 정상적으로 셀 스위칭 서비스를 제공하고있는 상태로서, 이중화에 따른 동작모드(Active : Oa)와 대기모드(Standby : Os)로 나누어 진다.When both boards are installed, the normal state is normally providing cell switching service, and it is divided into operation mode (Active: Oa) and standby mode (Standby: Os) according to redundancy.
상태구분과 두 장의 보드의 조건에 따라서 발생할 수 있는 모든 경우의 상태를 나타내었으며 상태구분 표시는 보드 #1과 보드 #2의 상태를 00에서 BB까지 16가지의 상태로 구분하였다.The status classification and the status of all cases that can occur according to the conditions of the two boards are shown, and the status classification display divides the board # 1 and board # 2 into 16 states from 00 to BB.
예를 들어, OX상태는 보드 #1이 정상상태이고 보드 #2가 장애상태이므로 정상적인 서비스는 제공되고 있지만 보드 #2를 유지보수할 필요가 있음을 나타낸다.For example, the OX state indicates that board # 1 is healthy and board # 2 is faulty, so normal service is provided but board # 2 needs to be maintained.
그리고 OZ상태는 보드#2가 실장되지 않은 상태로 보드#1로서 정상적인 스위칭 서비스를 제공하고 있는 상태를 나타낸다.The OZ state indicates a state in which board # 2 is not mounted and provides a normal switching service as board # 1.
초기 상태에서는 두 보드가 모두 실장되지 않은 상태 ZZ(BlD=11)로 있다가 BZ(BID=01) 혹은 ZB(BID=10)의 한 장씩 실장한 상태에서 BB(BID=00)인 두 장의 보드가 모두 실장한 상태로 천이한다.In the initial state, both boards are in the unmounted state ZZ (BlD = 11), and two boards with BB (BID = 00) with one BZ (BID = 01) or one ZB (BID = 10). Transition to all mounted state.
여기서, B는 블록킹이 된 상태로서 보드 실장시 초기 디폴트(default)로서 주어지며, BID는 보드의 탈착유무를 나타내는 신호로서 동작이 로우(0)일때 보드의 착상태를 나타낸다.Here, B is a blocking state and is given as an initial default when mounting a board. BID is a signal indicating whether a board is attached or detached, and a board is attached when the operation is low (0).
BB상태에서 각각의 보드의 TCR(Top Control Register : TCRA-보드 #1, TCRB-보드 #2)에 0000/h를 입력함으로써 블록킹 상태가 해제된다.In BB state, the blocking state is released by entering 0000 / h into TCR (Top Control Register: TCRA board # 1, TCRB board # 2) of each board.
그러므로, BB에서 OB 혹은 BO를 거쳐서 OO상태로 천이한다.Therefore, the BB transitions to OO state via OB or BO.
역으로 up-grade시에 둘 중 어느 한 보드에 대하여 유지보수를 원할 때, TCR을 강제로 세트시킴으로써 불록킹 상태로 보낸 후에 그 보드를 시스템에서 분리할 수가 있다.Conversely, if you wish to maintain either board during upgrade, you can remove the board from the system after it has been brought into a locked state by forcibly setting the TCR.
OO상태로 동작을 하다가 어떤 원인에 의하여 장애가 발생하여 FLT1=1 혹은 FLT2=1이 되면 각각 XO 혹은 OX상태로 천이하며 동시에 FLT1=1, FLT2=1이면 XX상태로 가서 전혀 서비스가 되지 않는 시스템 실패(Fail)상태로 간다.When operating in the OO state, a fault occurs due to some reason, and when FLT1 = 1 or FLT2 = 1, the system transitions to XO or OX state, and at the same time, when FLT1 = 1 and FLT2 = 1, the system fails to be in service at all. Go to the (Fail) state.
이 때, 교환이나 유지보수룔 위해서는 반드시 각각을 블록킹시키고 보드를 분리한다.At this time, make sure to block each and remove the board for replacement or maintenance.
그러므로, 상술한 바와 같은 본 발명은 셀 손실을 최소화하여 시스템 전체의 성능을 향상시키며, 라인 인터페이스 카드에서 셀동기를 찾는 회로가 부가될 필요가 없다는 데에 그 효과가 있다.Therefore, the present invention as described above has the effect of minimizing cell loss, thereby improving the performance of the entire system, and eliminating the need to add circuit search for cell synchronization in the line interface card.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960041619A KR100205030B1 (en) | 1996-09-23 | 1996-09-23 | Fault tolerant atm |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960041619A KR100205030B1 (en) | 1996-09-23 | 1996-09-23 | Fault tolerant atm |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980022446A true KR19980022446A (en) | 1998-07-06 |
| KR100205030B1 KR100205030B1 (en) | 1999-06-15 |
Family
ID=19474842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960041619A KR100205030B1 (en) | 1996-09-23 | 1996-09-23 | Fault tolerant atm |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100205030B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020054250A (en) * | 2000-12-27 | 2002-07-06 | 오길록 | Duplication system of line interface apparatus and ATM switch apparatus |
| KR20030064072A (en) * | 2002-01-25 | 2003-07-31 | 한국전자통신연구원 | Double media gateway apparatus and control method thereof in ATM |
| KR20050097015A (en) * | 2004-03-30 | 2005-10-07 | 삼성탈레스 주식회사 | Method of resilience for fault tolerant function |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100441879B1 (en) * | 2001-09-05 | 2004-07-27 | 한국전자통신연구원 | ATM switch system having partially duplicable transmission line board and method therefor |
-
1996
- 1996-09-23 KR KR1019960041619A patent/KR100205030B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020054250A (en) * | 2000-12-27 | 2002-07-06 | 오길록 | Duplication system of line interface apparatus and ATM switch apparatus |
| KR20030064072A (en) * | 2002-01-25 | 2003-07-31 | 한국전자통신연구원 | Double media gateway apparatus and control method thereof in ATM |
| KR20050097015A (en) * | 2004-03-30 | 2005-10-07 | 삼성탈레스 주식회사 | Method of resilience for fault tolerant function |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100205030B1 (en) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101645915B (en) | Disk array host channel daughter card, on-line switching system and switching method thereof | |
| JPH11232237A (en) | Information processor having crossbar switch and method for controlling crossbar switch | |
| US5742851A (en) | Information processing system having function to detect fault in external bus | |
| WO2010100757A1 (en) | Arithmetic processing system, resynchronization method, and firmware program | |
| KR19980022446A (en) | ATM Switch Overcomes Failure | |
| US7058170B2 (en) | Method for operating and apparatus for a back-plane supporting redundant circuit cards | |
| KR0133337B1 (en) | Tarket system control | |
| US6801973B2 (en) | Hot swap circuit module | |
| JP2606107B2 (en) | Processor redundancy | |
| KR0152229B1 (en) | Low price duplication node | |
| KR100205031B1 (en) | Synchronous controlling system of dual control system | |
| KR100228306B1 (en) | Hot-standby multiplexer and implementation method | |
| KR100291033B1 (en) | Clock redundancy management device and method of network system | |
| KR100251740B1 (en) | Method of duplicating ipc cell path in atm exchange | |
| KR100198416B1 (en) | Synchronization monitor circuit for duplicated control system | |
| JPH08202570A (en) | Duplex process controller | |
| JPH11168502A (en) | Communication fault processor and communication fault processing method | |
| JPH08190494A (en) | High-reliability computer with dual processors | |
| US7468991B2 (en) | Methods and devices for synchronizing the timing of logic cards in a packet switching system without data loss | |
| KR100436348B1 (en) | Duplexed OAM Information Synchronization Apparatus and Method of ATM Switching System | |
| KR100476454B1 (en) | system for shelf structure able redundancy and board therefor | |
| KR0113154Y1 (en) | Signal repeater | |
| JPH10240555A (en) | Fault-tolerant data processing system and its method | |
| KR100825458B1 (en) | Apparatus for Duplexing Board for Network Synchronization Board in Radio Network Controller | |
| JP2856633B2 (en) | Redundant device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030226 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |