KR19980018055A - Semiconductor devices - Google Patents
Semiconductor devices Download PDFInfo
- Publication number
- KR19980018055A KR19980018055A KR1019970010362A KR19970010362A KR19980018055A KR 19980018055 A KR19980018055 A KR 19980018055A KR 1019970010362 A KR1019970010362 A KR 1019970010362A KR 19970010362 A KR19970010362 A KR 19970010362A KR 19980018055 A KR19980018055 A KR 19980018055A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- air bridge
- bridge wiring
- holes
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 239000000758 substrate Substances 0.000 claims description 48
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 13
- 239000010410 layer Substances 0.000 description 28
- 239000002184 metal Substances 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000012212 insulator Substances 0.000 description 21
- 230000000694 effects Effects 0.000 description 15
- 230000001681 protective effect Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- 238000005452 bending Methods 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- JRZBPELLUMBLQU-UHFFFAOYSA-N carbonazidic acid Chemical compound OC(=O)N=[N+]=[N-] JRZBPELLUMBLQU-UHFFFAOYSA-N 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 150000002469 indenes Chemical class 0.000 description 1
- 238000006303 photolysis reaction Methods 0.000 description 1
- 230000015843 photosynthesis, light reaction Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4821—Bridge structure with air gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
공중배선이 복수의 전기적 소자와의 사이에 복수의 접속점을 가지며 그들 복수의 접속점 사이에서의 전위차가 거의 생기지 않은 반도체 장치를 얻는다.The semiconductor device has a plurality of connection points between a plurality of electrical elements and almost no potential difference between the plurality of connection points.
에어브리지 배선10에 복수의 관통구멍11를 어레이형으로 배치하며 예를들면, 에어브리지 배선10의 배선길이를 5000㎛, 배선폭을 800㎛로 했을 경우 거기에 형성되는 상기 복수의 관통구멍11의 간격을 100㎛, 관통구멍11의 각각의 형상을 한변의 길이가 50㎛의 정방형으로 되어 있기 때문에, 에어브리지 배선10과 복수의 전기적 소자3a,3b와의 복수의 접속부12a,12b의 각각의 사이에 있어서의 등전위성이 확보된다.In the air bridge wiring 10, a plurality of through holes 11 are arranged in an array shape. For example, when the wiring length of the air bridge wiring 10 is 5000 m and the wiring width is 800 m, the plurality of through holes 11 are formed therein. Since the square is 100 µm in length and 50 µm in length on each side of the through-hole 11, the air bridge wiring 10 and the plurality of connecting portions 12a and 12b between the plurality of electrical elements 3a and 3b are disposed. Equipotentiality is ensured.
Description
본 발명은 반도체 장치의 구조에 관한 것으로, 특히 마이크로파용 혼성 집적회로, 혹은 고속 디지탈 LSI 등에 사용되는 에어브리지 배선에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to the structure of semiconductor devices, and more particularly, to air bridge wiring used in microwave integrated integrated circuits or high speed digital LSIs.
에어브리지 배선은 종래부터, 배선 용량을 저감 시킬 목적으로 사용되어 왔다.Air bridge wiring has conventionally been used for the purpose of reducing wiring capacity.
그러나, 넓은 면적의 에어브리지 배선을 형성할 경우, 해당 에어브리지 배선의 형성시에 있어서 배선밑의 절연물을 제거할 때에, 그것을 완전히 제거할 수 없다고 하는 문제가 발생하고 있다.However, when forming a large area air bridge wiring, when removing the insulator under wiring at the time of formation of this air bridge wiring, there arises a problem that it cannot be removed completely.
이 문제에 대응하기 위해서 최근, 에어브리지 배선에 관통구멍을 설치하는 것으로 해당 에어브리지 배선의 하층에 있는 절연물을 에칭으로 제거하는 연구가 진행 되고 있다.In order to cope with this problem, the research which removes the insulator in the lower layer of the said air bridge wiring by providing the through-hole in the air bridge wiring is progressing in recent years.
그 구체예에 관해서 이하에 도 6 및 도 7를 사용하여 설명 한다.A specific example thereof will be described below with reference to FIGS. 6 and 7.
도 13은 예컨데 특개평5-275549호 공보에 표시된 에어브리지 배선을 구비한 반도체 장치의 단면도이다.13 is a cross-sectional view of a semiconductor device having air bridge wiring shown in, for example, Japanese Patent Laid-Open No. 5-275549.
도 13에 있어서, 1은 반도체 기판, 2는 이 반도체 기판1상에 형성된 게이트전극, 3은 이 반도체 기판1상에 형성된 소스·드레인 전극, 4는 게이트 전극2 및 소스·드레인 전극3을 보호하기 위한 표면 보호막, 7은 전원 공급층 금속, 9는 도금 금속, 10은 상기 급전층 금속7 및 도금 금속9로 이루어지는 에어브리지 배선, 6은 상기 반도체 기판1과 에어브리지 배선10과의 사이에 존재하는 공기층인 공간, 11은 공간6으로부터 에어브리지 배선10상에 해당 에어브리지 배선10을 관통하는 관통구멍이다.In Fig. 13, 1 is a semiconductor substrate, 2 is a gate electrode formed on the semiconductor substrate 1, 3 is a source / drain electrode formed on the semiconductor substrate 1, 4 is a gate electrode 2 and a source / drain electrode 3 to be protected. A surface protective film, 7 is a power supply layer metal, 9 is a plated metal, 10 is an air bridge wiring composed of the feed layer metal 7 and 9 a plating metal, 6 is present between the semiconductor substrate 1 and the air bridge wiring 10 A space 11 as an air layer is a through hole penetrating through the air bridge wiring 10 on the air bridge wiring 10 from the space 6.
다음에, 이와같이 구성된 반도체 장치의 제조방법에 관해서 도 14를 사용하여 설명한다.Next, the manufacturing method of the semiconductor device comprised in this way is demonstrated using FIG.
도 14(a)∼(h)는 상기 반도체 장치의 제조방법을 공정 순서대로 표시한 것이다.14A to 14H show the manufacturing method of the semiconductor device in the order of steps.
우선, 도 14(a)에 표시되는 바와같이 반도체 기판1상에 게이트 전극2 및 소스·드레인 전극3을 형성한다.First, as shown in Fig. 14A, a gate electrode 2 and a source / drain electrode 3 are formed on the semiconductor substrate 1.
다음에, 도 14(b)에 표시하는 바와같이 반도체 기판1상에 표면 보호막4를 형성한다.Next, as shown in FIG. 14B, a surface protective film 4 is formed on the semiconductor substrate 1.
다음에, 도 14(c)에 표시하는 바와같이 상기 소스·드레인 전극3상에 형성된 표면 보호막4의 일부를 에칭으로 제거하여 에어브리지 배선10과 해당 소스·드레인 전극3과의 전기적인 접속에 사용되는 접속구멍의 일부인 4a를 형성한다.Next, as shown in Fig. 14C, a portion of the surface protective film 4 formed on the source and drain electrodes 3 is removed by etching to be used for electrical connection between the air bridge wiring 10 and the source and drain electrodes 3. 4a which is a part of the connection hole to be formed is formed.
다음에, 도 14(d)에 표시하는 바와같이 상기 반도체 기판1상에 절연물5를 형성하고 통상의 사진제판기술을 사용하여 상기 접속구멍의 일부인 4a를 통해 소스·드레인 전극3상에 개구하는 해당 접속구멍의 일부인 5a를 형성한다.Next, as shown in Fig. 14 (d), an insulator 5 is formed on the semiconductor substrate 1, and the opening is made on the source / drain electrode 3 through 4a which is a part of the connection hole using a conventional photolithography technique. 5a which is a part of the connection hole is formed.
다음에, 도 14(e)에 표시하는 바와같이 상기 접속구멍의 일부인 4a 및 마찬가지로 일부인 5a의 내부와, 절연물5상에 스퍼터법을 사용하여 급전층 금속7를 형성한다.Next, as shown in Fig. 14E, the feed layer metal 7 is formed on the inside of 4a, which is a part of the connection hole, and 5a, which is a part, and on the insulator 5 by sputtering.
다음에, 도 14(f)에 표시하는 바와같이 전해도금을 행함으로 상기 급전층 금속7상의 통상의 사진제판기술을 사용하여 패터닝된 복수의 레지스트 패턴8로 덮어져 있지 않은 장소에 도금 금속9b를 형성한다.Next, as shown in Fig. 14F, the plating metal 9b is applied to a place which is not covered with a plurality of resist patterns 8 patterned using ordinary photolithography techniques on the feed layer metal 7 by performing electroplating. Form.
다음에, 도 14(g)에 표시하는 바와같이 상기 복수의 레지스트패턴8를 제거함으로 복 수의 관통구멍11인 개구부 9a를 가지는 도금 금속9를 형성한다.Next, as shown in Fig. 14G, the plurality of resist patterns 8 are removed to form a plated metal 9 having an opening 9a which is a plurality of through holes 11.
다음에, 도 14(h)에 표시하는 바와같이 상기 개구부9a밑의 급전층 금속7의 일부를, 상기 도금 금속9을 마스크로서 에칭에 의해 제거한 뒤 복수의 관통구멍11의 각각을 통해서 절연물5를 에칭으로 제거함으로 반도체 기판1상에 공기층으로 이루어지는 공간6을 두고 형성되어 소스·드레인 전극3에 전기적으로 접속되는 복수의 관통구멍11를 가지는 에어브리지배선10을 형성한다.Next, as shown in Fig. 14 (h), a part of the feed layer metal 7 under the opening 9a is removed by etching using the plating metal 9 as a mask, and then the insulator 5 is removed through each of the plurality of through holes 11. By removing by etching, an air bridge wiring 10 having a plurality of through-holes 11 formed on the semiconductor substrate 1 with a space 6 made of an air layer and electrically connected to the source and drain electrodes 3 is formed.
상기와 같이 형성된 반도체 장치에 있어서는 에어브리지 배선에 관통구멍이 설치되기 때문에 해당 에어브리지 배선 형성시에 있어서 에어브리지 배선의 하층에 있는 절연물이 에칭으로 제거된다.In the semiconductor device formed as described above, since the through-hole is provided in the air bridge wiring, the insulation under the air bridge wiring is removed by etching at the time of forming the air bridge wiring.
그런데, 이와같이 구성된 반도체 기억장치에 있어서는 배선용량을 감소하기 때문에 공기를 층간 절연물로 하고 있어서 해당 에어브리지 배선은 기계적 강도의 점에서 배선길이 및 배선폭에 제한이 있었다.However, in the semiconductor memory device configured as described above, since the wiring capacity is reduced, air is used as an interlayer insulator, and thus the air bridge wiring has a limitation in wiring length and wiring width in terms of mechanical strength.
왜냐하면, 에어브리지 형성 후의 제조공정에서, 에어브리지에 힘이 걸린 경우에 에어브리지가 변형하는 것이 있기 때문이다.This is because, in the manufacturing process after the formation of the air bridge, the air bridge may deform when a force is applied to the air bridge.
예컨데, 칩의 취급시에 에어브리지 표면이 눌려서 파괴되거나 혹은 칩 분리 공정에서 사용하는 다이싱커트시의 수류에 의해서 에어브리지 배선이 변형하여 경우에 따라서는, 벗겨지는 일이 있었기 때문이다.For example, the surface of the airbridge may be crushed when the chip is handled, or the airbridge wiring may be deformed due to water flow during the dicing cut used in the chip separation process, and in some cases, the airbridge wiring may be peeled off.
이 변형은 에어브리지의 배선길이 및 배선폭이 클수록 생기기 쉽다.This deformation is more likely to occur as the wiring length and wiring width of the air bridge become larger.
또 에어브리지 배선의 접속 거리가 100㎛ 이상되면 에어브리지 배선의 자기중량에 의해 해당 에어브리지 배선이 아래쪽으로 휜다.Moreover, when the connection distance of air bridge wiring is 100 micrometers or more, the said air bridge wiring floats downward by the magnetic weight of the air bridge wiring.
이 때문에, 예컨데 신학기보(信學技報) ED92-118, MW92-121, ICD92-139(1993-01), P37∼43에 표시하는 바와같이 에어브리지 배선으로 100㎛ 이상의 배선을 형성하는 것은 곤란하다는 결과가 얻어진다.For this reason, it is difficult to form the wiring of 100 micrometers or more by air bridge wiring, for example, as shown in the theological report ED92-118, MW92-121, ICD92-139 (1993-01), P37-43. Results are obtained.
그리고, 이 굴곡에 의해, 에어브리지 배선이 결과적으로 찌부러졌을 경우 하부 배선과의 접촉에 의한 쇼트가 발생한다고 하는 문제가 있었다.This bending causes a problem in that shorting due to contact with the lower wiring occurs when the airbridge wiring is crushed as a result.
디지털용 LSI의 전원 배선으로서 에어브리지 배선을 사용하는 경우, 한개의 에어브리지 배선으로부터 복수의 전기적 소자에 전류를 공급하기 위해서 해당 배선의 저항이 높으면 접속되어 있는 복수의 전기적 소자 사이에서 전위차가 발생한다고 하는 문제가 생긴다.When air bridge wiring is used as a power supply wiring for a digital LSI, when the resistance of the wiring is high in order to supply current to a plurality of electrical elements from one air bridge wiring, a potential difference occurs between the plurality of connected electrical elements. There is a problem.
그래서 배선의 저항을 내리기 위해 배선폭을 크게할 필요가 있지만 종래는 디지털용 LSI의 넓은 면적, 장배선장의 전원 배선에서는, 상기한 이유등에서 에어브리지화하는 것이 곤란하여 SiON 막등의 절연막을 층간 절연막으로 하여 사용하고 있었다.Therefore, in order to reduce the resistance of the wiring, it is necessary to increase the wiring width, but conventionally, in the large area of the digital LSI and the power wiring of the long wiring line, it is difficult to form an air bridge for the reasons described above, so that an insulating film such as a SiON film is used as an interlayer insulating film. Was using.
여기서, 배선두께를 두껍게하는 것도 저저항화에는 유효하나, 이 경우에는 프로세스상의 제약이 있다.In this case, the wiring thickness is also effective for reducing the resistance, but there are process limitations in this case.
본 발명은 상기한 점을 감안하여 이루어진 것으로 본 발명의 제 1의 목적은 복수의 전기적 소자에 접속되는 에어브리지 배선등의 공중 배선의 해당 복수의 전기적 소자와의 복수의 접속점 사이에서의 전위차가 일어나지 않도록 하는 동시에 해당 에어브리지 배선등의 공중 배선의 배선 용량을 저감하여, 회로의 고속화를 실현하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the foregoing, and a first object of the present invention is to prevent a potential difference between a plurality of connection points with a plurality of electrical elements of a public wiring such as an air bridge wiring connected to a plurality of electrical elements. In addition, the wiring capacity of the aerial wiring such as the air bridge wiring can be reduced, and the circuit can be speeded up.
또, 본 발명의 제 2의 목적은 에어브리지 배선등의 공중 배선의 광면적화 및 장배선장화에 대한 문제점이던 다이싱커트시에 있어서의 수류에 의한 해당 공중 배선의 벗겨짐 방지등의 기계적 강도의 문제를 해결하는 동시에 해당 공중 배선의 배선 용량을 저감하여 회로의 고속화를 실현하는 것에 있다.The second object of the present invention is to provide mechanical strength such as preventing peeling of the air wiring due to water flow during dicing cut, which is a problem for widening the area of the air wiring and length of the wiring, such as air bridge wiring. In order to solve the problem and to reduce the wiring capacity of the air wiring, the circuit can be made faster.
또한, 본 발명의 제 3의 목적은 다이싱커트시에 있어서의 수류에 의한 전기적 소자의 벗겨짐 방지등의 기계적 강도의 문제를 해결하는 것에 있다.Moreover, the 3rd object of this invention is to solve the problem of mechanical strength, such as peeling off of an electrical element by water flow at the time of dicing cut.
본 발명에 관한 반도체 장치는 반도체 기판상에 형성된 복수의 전기적 소자 및 상기 반도체 기판상에 공간을 사이에 두고 형성되며 상기 복수의 전기적 소자에 전기적으로 접속되는 복수의 접속부와 복수의 관통구멍을 가지는 공중 배선을 구비해 있고 상기 복수의 관통구멍은 상기 복수의 접속부가 거의 등전위가 되도록 형성되어 있는 것을 특징으로 하는 것이다.The semiconductor device according to the present invention includes a plurality of electrical elements formed on a semiconductor substrate and a plurality of through-holes and a plurality of connection portions formed on the semiconductor substrate with a space therebetween and electrically connected to the plurality of electrical elements. The plurality of through holes are provided such that the plurality of connecting portions are formed to be substantially equipotential.
또, 상기 복수의 관통구멍은 접속부간의 최대의 전위차가 50mV 이하가 되도록 형성되어 있는 것을 특징으로 하는 것이다.The plurality of through holes are formed so that the maximum potential difference between the connecting portions is 50 mV or less.
도 1은 본 발명의 실시의 형태 1를 표시하는 주요부 평면도.BRIEF DESCRIPTION OF THE DRAWINGS The principal part top view which shows Embodiment 1 of this invention.
도 2 는 도 1의 A-A 선 단면도.2 is a cross-sectional view taken along the line A-A of FIG.
도 3은 도 1의 C-C 선 단면도.3 is a cross-sectional view taken along the line C-C of FIG.
도 4는 본 발명의 실시의 형태 1과 대비하기 위해서 복수의 관통구멍11b를 스트라이프형으로 배치할 때의 주요부 평면도.Fig. 4 is a plan view of a main part when the plurality of through holes 11b are arranged in a stripe shape in order to contrast with Embodiment 1 of the present invention.
도 5는 본 발명의 실시의 형태 2를 표시하는 주요부 평면도.5 is a plan view of an essential part showing a second embodiment of the present invention;
도 6은 도 5의 G-G선 단면도.6 is a cross-sectional view taken along the line G-G of FIG.
도 7도는 도 5의 J-J선 단면도.7 is a cross-sectional view taken along the line J-J of FIG.
도 8은 본 발명의 실시의 형태 3를 표시하는 주요부 단면도.8 is an essential part cross sectional view showing a third embodiment of the present invention;
도 9는 본 발명의 실시의 형태 3를 공정차례로 표시하는 주요부 단면도.9 is an essential part cross sectional view showing Embodiment 3 of the present invention in a sequence of steps.
도 10은 본 발명의 실시의 형태 4를 표시하는 주요부 단면도.10 is an essential part cross-sectional view showing Embodiment 4 of the present invention.
도 11은 본 발명의 실시의 형태 5를 표시하는 주요부 평면도.The principal part top view which shows Embodiment 5 of this invention.
도 12는 본 발명의 실시의 형태 5에 있어서의 반도체 기판1의 측면으로부터 회로20방향을 바라 볼 때의 주요부 측면도.12 is an essential part side view of the semiconductor substrate 1 when viewed from the side surface of the semiconductor substrate 1 according to the fifth embodiment of the present invention.
도 13은 종래의 반도체 장치표시하는 주요부 단면도.Fig. 13 is a sectional view of principal parts showing a conventional semiconductor device.
도 14는 종래의 반도체 장치의 제조방법을 공정순으로 표시하는 주요부 단면도.14 is an essential part cross sectional view showing a conventional semiconductor device manufacturing method in a process order;
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 반도체 기판 3,3a,3b,3c,3d,3e : 전기적 소자1: semiconductor substrate 3,3a, 3b, 3c, 3d, 3e: electrical element
6 : 공간10 : 공중배선6: space 10: aerial wiring
11 : 관통구멍12,12a,12b,12c,12d,12e : 접속부11 through hole 12, 12a, 12b, 12c, 12d, 12e: connection portion
13 : 각부14 : 판상부13: part 14: plate
15 : 판상부15a : 판상부의 측면15: plate portion 15a: side of the plate portion
15b : 판상부의 하면17 : 본딩패드15b: lower surface of the plate 17: bonding pad
18 : 수류배리어18: Current Barrier
19 : 복수의 전기적 소자의 다른 일부20 : 회로19: another part of a plurality of electrical elements 20: circuit
＜발명의실시의형태＞<Embodiment of the Invention>
실시의 형태 1.Embodiment 1.
이하에, 본 발명의 실시의 형태 1에 관해서 도 1 내지 도 4에 따라서 설명한다.EMBODIMENT OF THE INVENTION Below, Embodiment 1 of this invention is described according to FIGS.
도 1은 본 발명의 실시의 형태 1를 표시하는 주요부 평면도이고, 도 1에 있어서 3a는 전기적 소자의 일부인 전극, 3b는 전기적 소자의 일부인 배선, 10은 공중 배선이고 예를들면, 본 실시의 형태에 있어서는 배선길이를 5000㎛, 배선폭을 800㎛로 한 에어브리지배선, 11은 이 에어브리지배선10에 설정된 관통구멍이고, 본 실시의 형태에 있어서는 예컨데 각각의 형상이 한변 50㎛의 정방형으로, 간격이 100㎛인 어레이형에 규칙적으로 배치된 것이다.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a plan view of an essential part showing Embodiment 1 of the present invention, in Fig. 1, 3a is an electrode which is a part of an electrical element, 3b is a wiring which is a part of an electrical element, 10 is an aerial wiring, for example In the embodiment, the air bridge wiring with the wiring length of 5000 m and the wiring width of 800 m, and 11 are the through holes set in the air bridge wiring 10. In the present embodiment, for example, each shape is a square of 50 m on one side. It is arrange | positioned regularly in the array type with an interval of 100 micrometers.
12a는 전극3a와 에어브리지 배선10과의 전기적인 접속이 행하여지는 접속부, 12b는 배선3b와 에어브리지배선10과의 전기적인 접속이 행하여지는 접속부이다.12a is a connection portion where electrical connection between the electrode 3a and the air bridge wiring 10 is performed, and 12b is a connection portion where electrical connection between the wiring 3b and the air bridge wiring 10 is performed.
도 2는 도 1에 있어서의 A-A 선 단면도이다.FIG. 2 is a cross-sectional view taken along the line A-A in FIG. 1.
도 2에 있어서, 1은 반도체 기판이고 예를들면 본 실시의 형태에 있어서는 예를들면 GaAs등의 화합물 반도체로 이루어지는 반도체 기판 본체와 이 반도체 기판 본체상에 형성된 반도체 소자를 포함하는 것이며, 3a는 이 반도체 기판1상에 형성된 전극, 3b는 반도체 기판1상에 형성된 배선, 4는 전극3a 및 배선3b를 보호하기 위한 표면보호막, 4a는 전극3a 및 배선3b의 표면에 개구하는 표면 보호막4의 개구부, 6은 상기 반도체 기판1과 에어브리지배선10과의 사이에 존재하는 예컨데 공기의 층으로 이루어지는 공간이다.In FIG. 2, 1 is a semiconductor substrate, for example, in this embodiment, it contains the semiconductor substrate main body which consists of compound semiconductors, such as GaAs, for example, and the semiconductor element formed on this semiconductor substrate main body, An electrode formed on the semiconductor substrate 1, 3b is a wiring formed on the semiconductor substrate 1, 4 is a surface protective film for protecting the electrodes 3a and 3b, 4a is an opening of the surface protective film 4 opening on the surfaces of the electrodes 3a and 3b, 6 is a space composed of, for example, a layer of air existing between the semiconductor substrate 1 and the air bridge wiring 10.
또, 7은 에어브리지 배선10의 하층을 구성하는 전원공급층이고, 본 실시의 형태에 있어서는 예컨데 스퍼터법에 의해 형성된 Ti와 Au의 적층막으로 이루어지는 금속막이다.In addition, 7 is a power supply layer which comprises the lower layer of the air bridge wiring 10, In this embodiment, it is a metal film which consists of laminated films of Ti and Au formed by the sputtering method, for example.
9는 에어브리지 배선10의 상층을 구성하는 도금 금속이고, 본 실시의 형태에 있어서는 예컨데 전해 도금법을 사용하여 형성된 Au막이다.9 is a plating metal which comprises the upper layer of the air bridge wiring 10, In this embodiment, it is an Au film formed using the electroplating method, for example.
10은 상술한 전원공급층7 및 도금금속9으로 이루어지는 에어브리지 배선, 11은 공간6으로부터 에어브리지 배선10상에 해당 에어브리지 배선10을 관통하는 관통구멍, 12a 및 12b는 상술한 대로 전극3a또는 배선3b와 에어브리지배선10과의 전기적인 접속이 행하여지는 접속부이다.10 is an air bridge wiring made of the above-described power supply layer 7 and a plated metal 9, 11 is a through hole penetrating through the air bridge wiring 10 on the air bridge wiring 10 from space 6, and 12a and 12b are electrodes 3a or as described above. It is a connection portion where electrical connection between the wiring 3b and the air bridge wiring 10 is performed.
도 3은 도 1에 있어서의 C-D선 단면도이고 도면중의 부호는 상술한 대로 이다.3 is a cross-sectional view taken along the line C-D in FIG. 1, and the symbols in the drawings are as described above.
본 실시의 형태에 있어서는 관통구멍11이 어레이형으로 배치되어 있기 때문에 에어브리지 배선10과 복수의 전기적 소자3a,3b와의 복수의 접속부12a,12b의 각각의 사이에 있어서의 등전위성이 확보되어 있다.In the present embodiment, the through holes 11 are arranged in an array so that the equipotential between the air bridge wiring 10 and the plurality of connecting portions 12a and 12b of the plurality of electrical elements 3a and 3b is secured.
단지, 관통구멍11의 각각의 면적 및 복수의 관통구멍11간의 간격을 그들 복수의 관통구멍11이 형성되어 있는 에어브리지 배선10의 배선길이 및 배선폭에 대하여 각각 최적화할 필요가 있다.However, it is necessary to optimize the area of each of the through holes 11 and the distance between the plurality of through holes 11 with respect to the wiring length and the wiring width of the air bridge wiring 10 in which the plurality of through holes 11 are formed.
이것에 관해서는 후술하기로 한다.This will be described later.
여기서 한편, 도 4에 표시하는 바와같이 스트라이프형으로 복수의 관통구멍11b를 배치하면 에어브리지배선10과 복수의 전기적 소자3a,3e,3f와의 복수의 접속부12a,12e,12f의 각각의 사이에 있어서의 등전위성은 확보할 수 없게 된다.On the other hand, as shown in Fig. 4, when the plurality of through holes 11b are arranged in a stripe shape, the air bridge wiring 10 and the plurality of connecting portions 12a, 12e, and 12f between the plurality of electrical elements 3a, 3e, and 3f are respectively disposed. The equipotential is not available.
왜냐하면, 예컨데 도 4의 접속부12e 및 12f를 통해, 해당 에어브리지 배선10으로 부터 하층배선3e,3f에 전원을 공급하는 경우, 해당 에어브리지 배선10에 있어서의 접속부12e와 접속부12f 사이의 전하의 이동거리가, 도 1에 표시되는 경우, 요컨대, 복수의 관통구멍11의 배열이 어레이형인 경우에 비교하여 장거리가 되기 때문에 접속부12e와 접속부12f의 사이에 전위차가 생기는 경우가 있기 때문이다.For example, when power is supplied from the air bridge wiring 10 to the lower layer wirings 3e and 3f through the connecting portions 12e and 12f in FIG. 4, the charge transfer between the connection portion 12e and the connection portion 12f in the air bridge wiring 10 is performed. This is because, when the distance is shown in Fig. 1, that is, the potential difference occurs between the connection portion 12e and the connection portion 12f because the distance is longer than that of the case where the arrangement of the plurality of through holes 11 is an array type.
또, 여기서 등전위로서 허용되는 범위로해서는 에어브리지 배선10을 디지탈 LSI의 전원배선으로서 사용하는 경우 임의의 복수의 전기적 소자와의 복수의 접속부 간에 있어서의 최대의 허용 전위차는 50 mV이며, 바람직한것은 이 전위차를 10 mV 이하로 해야만 한다.When the air bridge wiring 10 is used as a power supply wiring for the digital LSI, the maximum allowable potential difference between a plurality of connecting portions with any of a plurality of electrical elements is 50 mV. The potential difference must be less than 10 mV.
이하에, 관통구멍11의 각각의 면적 및 복수의 관통구멍11간의 간격을 그들 복수의 관통구멍11이 형성되어 있는 에어브리지 배선10의 배선길이 및 배선폭에 대하여 각각 최적화하는 문제에 대해서 이하에 설명한다.The problem of optimizing the area of each of the through holes 11 and the spacing between the plurality of through holes 11 with respect to the wiring length and the wiring width of the air bridge wiring 10 in which the plurality of through holes 11 are formed will be described below. do.
관통구멍11의 각각의 면적은 크게하면 에어브리지 배선10의 저항이 증대를 초래하고 반면에 작게 하면 에어브리지 배선10의 제조시에 있어서의 해당 에어브리지 배선10 밑의 절연물의 제거성이 저하한다.If the area of each of the through holes 11 is made larger, the resistance of the air bridge wiring 10 will be increased, whereas if the area of the through hole 11 is made larger, the removability of the insulator under the air bridge wiring 10 at the time of manufacturing the air bridge wiring 10 is lowered.
한편, 어레이형으로 배치되는 복수의 관통구멍11의 간격에 관해서는 작게 하면 에어브리지 배선10의 저항이 증대하고 그 반면 크게하면 에어브리지 배선10의 제조시에 있어서의 해당 에어브리지 배선10밑의 절연물의 제거성이 저하한다.On the other hand, with respect to the spacing of the plurality of through holes 11 arranged in an array type, the resistance of the air bridge wiring 10 increases when the size of the through hole 11 decreases. On the other hand, the insulation under the air bridge wiring 10 in manufacturing the air bridge wiring 10 increases. Removeability is lowered.
따라서, 절연물의 제거성의 관점에서는 관통구멍11의 각각의 면적은 가급적 크게, 복수의 관통구멍11간의 간격은 될 수 있는 한 작게하는 것이 바람직 하다.Therefore, it is preferable that the area of each of the through holes 11 is as large as possible and the distance between the plurality of through holes 11 is as small as possible from the viewpoint of removing the insulator.
구체적으로는 예컨데 에어브리지 배선10의 배선길이를 5000㎛, 배선폭을 800㎛로 할 경우 거기에 형성되는 복수의 관통구멍11의 간격은 100㎛ 이하, 관통구멍11의 각각의 형상을 정방형으로 했을 경우 한변의 길이는 50㎛ 이상으로 할 필요가 있다.Specifically, for example, when the wiring length of the air bridge wiring 10 is 5000 μm and the wiring width is 800 μm, the intervals of the plurality of through holes 11 formed therein are 100 μm or less, and the shapes of the through holes 11 are square. In this case, the length of one side needs to be 50 µm or more.
여기서, 또한 상기 절연물의 제거시간을 증가시키는 등의 연구를 함으로 복수의 관통구멍11간의 간격을 크게 할 수 있으며 관통구멍11의 각각의 면적을 적게 할 수 있는 가능성이 있다.In this case, the interval between the plurality of through holes 11 can be increased, and the area of each of the through holes 11 can be reduced by conducting studies such as increasing the removal time of the insulator.
한편, 등전위성을 유지하기 위한 저항값의 관점에서는 복수의 관통구멍11간의 간격 및 각각의 면적은 에어브리지 배선10의 저항값이 재질, 두께등에 의존 하기 때문에 이들 재질, 두께등에 대응한 간격 및 크기를 가지는 관통구멍11를 형성할 필요가 있지만, 정상적으로는 관통구멍11의 각각의 면적을 가급적 작게, 복수의 관통구멍11간의 간격을 될 수 있는 한 크게하는 것이 바람직하다.On the other hand, in view of the resistance value for maintaining the equipotentiality, the spacing and the area between the plurality of through holes 11 depend on the material and the thickness of the air bridge wiring 10, and thus the spacing and size corresponding to these materials and the thickness. Although it is necessary to form the through-hole 11 having, the area of each of the through-holes 11 is preferably as small as possible, and it is preferable to increase the distance between the plurality of through-holes 11 as much as possible.
따라서, 상술한 절연물의 제거성의 관점에서 요청된 관통구멍11의 각각의 면적 및 복수의 관통구멍11간의 간격 내에서 최소의 면적 및 최대의 간격을 선택하면 좋게 된다.Therefore, it is good to select the minimum area and the maximum distance within the area between each of the required through holes 11 and the plurality of through holes 11 in view of the removal of the insulator described above.
구체적으로는 예컨데 에어브리지 배선10의 배선 길이를 5000㎛, 배선폭을 800㎛으로 했을 경우, 거기에 형성되는 복수의 관통구멍11의 간격은 100㎛, 관통구멍11의 각각의 형상을 정방형으로 했을 경우, 한변의 길이는 50㎛로 하면 좋다.Specifically, for example, when the wiring length of the air bridge wiring 10 is 5000 μm and the wiring width is 800 μm, the intervals of the plurality of through holes 11 formed therein are 100 μm and the shapes of the through holes 11 are square. In this case, the length of one side may be 50 µm.
이러한 구조를 가지는 반도체 장치에 있어서는 상기 공중 배선10이 가지는 복수의 전기적 소자3a,3b와의 복수의 접속점12a,12b에서 그들의 사이에 있어서의 전위차가 생기지 않는다고 하는 효과가 있다.In a semiconductor device having such a structure, there is an effect that a potential difference between them does not occur at a plurality of connection points 12a and 12b with a plurality of electrical elements 3a and 3b of the aerial wiring 10.
또, 에어브리지 배선10이 예컨데 배선길이가 5000㎛, 배선폭이 800㎛로 한, 장배선장 및 광배선폭인 경우에 있어서도 해당 에어브리지 배선10의 형성시에 있어서, 반도체 기판1과의 사이에 존재하고 있던 절연물을 제거할 수 있다고 하는 효과가 있다.In addition, even when the air bridge wiring 10 has a long wiring length and a wide wiring width in which the wiring length is 5000 µm and the wiring width is 800 µm, the air bridge wiring 10 is present between the semiconductor substrate 1 and the semiconductor substrate 1 at the time of formation. It is effective that the insulator which was made can be removed.
또, 상기 절연물의 제거에 의해 공간6을 형성할 수 있으므로 그 공간6에 절연물이 존재하고 있는 경우에 비하여 에어브리지 배선10의 배선용량을 저감할 수 있고 나아가서는 해당 에어브리지 배선10을 가지는 회로의 고속화를 실현할 수 있다고 하는 효과가 있다.In addition, since the space 6 can be formed by removing the insulator, the wiring capacity of the air bridge wiring 10 can be reduced compared to the case where the insulation is present in the space 6, and further, the circuit having the air bridge wiring 10 There is an effect that speed can be achieved.
또, 해당 반도체 장치를 다이싱커트하는 경우에 있어서도 그 다이싱커트에 사용되는 물이 에어브리지 배선10에 설정된 복수의 관통구멍11으로부터 빠져 나갈 수 있기 때문에 해당 에어브리지 배선10에 대한 상기 물에 의한 수압이 저감할 수 있고 나아가서는, 이 에어브리지 배선10의 벗겨지는 것을 방지하는 효과를 발휘하게 되는 것이다.In the case of dicing the semiconductor device, the water used for the dicing cut can escape from the plurality of through holes 11 set in the air bridge wiring 10. The water pressure can be reduced, and furthermore, the effect of preventing the air bridge wiring 10 from coming off is exerted.
또, 에어브리지 배선10의 강도를 저하시키는 일없이 해당 에어브리지 배선10의 자기중량을 저감할 수 있고 나아가서는 이 에어브리지 배선10의 휘어짐 및 굴곡등을 막을 수 있다고 하는 효과가 있다.Moreover, the magnetic weight of the air bridge wiring 10 can be reduced without lowering the strength of the air bridge wiring 10, and furthermore, the air bridge wiring 10 can be prevented from bending and bending.
실시의 형태 2.Embodiment 2.
이하에, 본 발명의 실시의 형태 2에 관해서 도 5내지 도 7에 따라서 설명한다.EMBODIMENT OF THE INVENTION Below, Embodiment 2 of this invention is described according to FIGS. 5-7.
도 5는 본 발명의 실시의 형태 2를 표시하는 주요부 평면도이고, 도 5에서, 3a는 전기적 소자의 일부인 전극, 3c 및 3d는 전기적 소자의 일부인 배선, 10은 공중 배선이고 예컨데 본 실시의 형태에 있어서는 배선길이를 5000㎛, 배선폭을 800㎛으로 한 에어브리지 배선, 11은 이 에어브리지 배선10에 설정된 관통구멍으로서 본 실시의 형태에 있어서는 예컨데 각각의 형상이 한변 50㎛의 정방형이고, 간격이 100㎛인 어레이형으로 규칙적으로 배치된 것이다.Fig. 5 is a plan view of an essential part showing Embodiment 2 of the present invention, in Fig. 5, 3a is an electrode which is part of an electrical element, 3c and 3d are wirings which are part of an electrical element, 10 is air wiring and is for example in the present embodiment. In this embodiment, the air bridge wiring with a wiring length of 5000 µm and the wiring width of 800 µm is a through hole set in the air bridge wiring 10. In this embodiment, for example, each shape has a square of 50 µm on one side. It is arrange | positioned regularly in the array form which is 100 micrometers.
12a는 전극3a와 에어브리지 배선10과의 전기적인 접속이 행하여지는 접속부, 12c 및 12d는 배선3c 및 3d와 에어브리지 배선10과의 전기적인 접속이 행하여지는 접속부, 13은 에어브리지 배선10의 길이 방향의 각 측면을 구성하며 반도체 기판1상에 직립하는 해당 에어브리지 배선10의 일부인 각부(脚部), 14는 상기 각부13상에 형성되어 관통구멍11이 형성되어 있는 에어브리지 배선10의 판상부이다.12a is a connection portion for electrical connection between the electrode 3a and the air bridge wiring 10, 12c and 12d is a connection portion for electrical connection between the wirings 3c and 3d and the air bridge wiring 10, and 13 is a length of the air bridge wiring 10 Each part 14 which is a part of the corresponding air bridge wiring 10 standing up on the semiconductor substrate 1 and constituting each side of the direction, is formed on the angle 13 and the plate portion of the air bridge wiring 10 in which the through-hole 11 is formed. to be.
도 6은 도 5에서의 G-G선 단면도이다.FIG. 6 is a cross-sectional view taken along the line G-G in FIG. 5. FIG.
도 6에서, 1은 반도체 기판이고 예컨데 본 실시의 형태에서는 예컨데 GaAs 등의 화합물 반도체로 이루어지는 반도체 기판 본체와, 이 반도체 기판 본체상에 형성된 반도체 소자를 포함하는 것이다.In FIG. 6, 1 is a semiconductor substrate, for example, this embodiment contains the semiconductor substrate main body which consists of compound semiconductors, such as GaAs, and the semiconductor element formed on this semiconductor substrate main body.
3c는 이 반도체 기판1상에 형성된 전극, 4는 전극3a 및 배선3b를 보호하기 위한 표면 보호막, 4a는 전극3a의 표면에 개구하는 표면 보호막4의 개구부, 6은 상기 반도체 기판1과 에어브리지 배선10과의 사이에 존재하는, 예컨데 공기층으로 이루어지는 공간이다.3c is an electrode formed on the semiconductor substrate 1, 4 is a surface protective film for protecting the electrodes 3a and the wiring 3b, 4a is an opening of the surface protective film 4 opening on the surface of the electrode 3a, 6 is an air bridge wiring with the semiconductor substrate 1 It is the space which consists of air layers existing between 10 and 10, for example.
또, 7은 에어브리지 배선10의 하층을 구성하는 급전층이고, 본 실시의 형태에서는 예컨데 스퍼터법에 의해 형성된 Ti와 Au의 적층막으로 이루어지는 금속막이다.In addition, 7 is a power supply layer which comprises the lower layer of the air bridge wiring 10, In this embodiment, it is a metal film which consists of laminated films of Ti and Au formed by the sputtering method, for example.
9는 에어브리지 배선10의 상층을 구성하는 도금 금속이고, 본 실시의 형태에서는 예컨데 전해 도금법을 사용하여 형성된 Au막이다.9 is a plating metal which comprises the upper layer of the air bridge wiring 10, In this embodiment, it is Au film formed using the electroplating method, for example.
10은 상기한 급전층7 및 도금 금속9로 이루어지는 에어브리지 배선이고 11은 공간6으로부터 에어브리지 배선10상으로 해당 에어브리지 배선10을 관통하는 관통구멍이다.Denoted at 10 is an air bridge wiring made of the feed layer 7 and the plated metal 9, and 11 is a through hole penetrating the air bridge wiring 10 from the space 6 onto the air bridge wiring 10.
또, 12c는 상술한대로 전극3c와 에어브리지 배선10과의 전기적인 접속이 행하여지는 접속부, 13은 에어브리지 배선10의 길이 방향의 각 측면을 구성하여 반도체 기판1상에 직립하는 해당 에어브리지 배선10의 일부인 각부, 14는 상기 각부13상에 형성되어, 관통구멍11이 형성되어 있는 에어브리지 배선10의 판상형부인 것도 상술한 그대로이다.In addition, 12c is a connection part to which the electrode 3c and the air bridge wiring 10 are electrically connected as mentioned above, 13 is the corresponding air bridge wiring 10 which constitutes each side surface of the air bridge wiring 10 in the longitudinal direction, and stands up on the semiconductor substrate 1. The above-mentioned part and part 14 which are a part of is a plate-shaped part of the air bridge wiring 10 formed on the said part 13, and the through-hole 11 is formed.
본 실시의 형태에서는 에어브리지 배선10의 길이 방향의 양측면에 각각 각부13이 설치되는 동시에 해당 에어브리지 배선10이 남는 두개의 측면이 각각 하부 전극 3a에 접속부12a를 통해 접속되어 있기 때문에 결과적으로 에어브리지 배선10과 반도체 기판1과의 사이의 공간6이 해당 에어브리지 배선10에 의해 전주위를 둘러싸는 것으로 되어있다.In this embodiment, since the respective portions 13 are respectively provided on both side surfaces of the air bridge wiring 10 in the longitudinal direction, and two side surfaces of the air bridge wiring 10 remain, respectively, are connected to the lower electrode 3a through the connecting portion 12a. The space 6 between the wiring 10 and the semiconductor substrate 1 surrounds the entire circumference by the air bridge wiring 10.
도 7은 도 5에 있어서의 J cJ선 단면도이고 도면중의 부호는 상술한 대로 이다.FIG. 7 is a cross-sectional view taken along the line J cJ in FIG. 5, and the symbols in the drawings are as described above.
이러한 구조를 한 반도체 장치에 있어서는 에어브리지 배선10이 예컨데 배선길이가 5000㎛, 배선폭이 800㎛이라고 한 장배선장 및 광배선폭인 경우에 있어서도, 해당 에어브리지 배선10의 형성시에 있어서, 반도체 기판1과의 사이에 존재하고 있는 절연물을 제거할 수 있다고 하는 효과가 있다.In a semiconductor device having such a structure, even when the air bridge wiring 10 has a long wiring length and a wide wiring width of, for example, a wiring length of 5000 µm and a wiring width of 800 µm, the semiconductor substrate is formed at the time of formation of the air bridge wiring 10. It is effective that the insulator which exists between 1 and 2 can be removed.
또, 상기 절연물의 제거로 공간6을 형성할 수 있으므로 그 공간6에 절연물이 존재하고 있는 경우에 비하여 에어브리지 배선10의 배선 용량을 저감할 수 있고 나아가서는, 해당 에어브리지 배선10을 가지는 회로의 고속화를 실현할 수 있다고 하는 효과가 있다.In addition, since the space 6 can be formed by removing the insulator, the wiring capacity of the air bridge wiring 10 can be reduced as compared with the case where the insulation is present in the space 6, and further, the circuit having the air bridge wiring 10 There is an effect that speed can be achieved.
또, 해당 반도체 장치를 다이싱커트하는 경우에 있어서도 에어브리지 배선10이 전주위에 걸쳐 반도체 기판1또는 하부 전극3a에 접지 되어 있는 것으로 다이싱커트에 사용되는 물이 해당 에어브리지 배선10 밑의 공간6에 들어가지 않기 때문에 이 에어브리지 배선10의 벗겨짐을 방지할 수 있다고 하는 효과가 있다.Also, in the case of dicing the semiconductor device, the air bridge wiring 10 is grounded to the semiconductor substrate 1 or the lower electrode 3a over the entire circumference, so that the water used for the dicing cut is space 6 below the air bridge wiring 10. Since the air bridge wire 10 cannot be peeled off, the air bridge wiring 10 can be prevented.
또, 에어브리지 배선10의 길이 방향의 측면의 각각에 각부13를 형성하고 있기 때문에, 해당 에어브리지 배선10의 강도를 저하시키는 일없이 더구나, 이 에어브리지 배선10의 휨과 굴곡등을 방지할 수 있다고 하는 효과가 있다.Moreover, since each part 13 is formed in each side of the longitudinal direction of the air bridge wiring 10, the bending and bending of this air bridge wiring 10 can be prevented without reducing the intensity | strength of the said air bridge wiring 10. It is said to have an effect.
실시의 형태 3.Embodiment 3.
이하에, 본 발명의 실시의 형태 3에 관해서 도 8내지 도 10에 따라서 설명한다.Embodiment 3 of the present invention will be described below with reference to FIGS. 8 to 10.
도 8은 본 발명의 실시의 형태 3를 표시하는 주요부 단면도이고 도 8에서, 1은 반도체 기판이며 예컨데, 본 실시의 형태에 있어서는 예컨데 GaAs 등의 화합물 반도체로 이루어지는 반도체 기판 본체와, 이 반도체 기판 본체상에 형성된 반도체 소자를 포함하는 것이다.FIG. 8 is a cross-sectional view of an essential part showing a third embodiment of the present invention, and in FIG. 8, 1 is a semiconductor substrate, for example, in the present embodiment, for example, a semiconductor substrate body made of a compound semiconductor such as GaAs, and the semiconductor substrate body It includes a semiconductor element formed on.
3a는 전기적 소자의 일부인 전극, 3b는 전기적 소자의 일부인 배선, 4는 전극3a 및 배선3b를 보호하기 위한 표면 보호막, 4a는 전극3a의 표면에 개구하는 표면 보호막4의 개구부, 10은 공중 배선이고, 예컨데 본 실시의 형태에 있어서는 배선 길이를 100㎛로 한 에어브리지 배선이다.3a is an electrode which is a part of the electrical element, 3b is a wiring which is part of the electrical element, 4 is a surface protective film for protecting the electrodes 3a and 3b, 4a is an opening of the surface protective film 4 opening on the surface of the electrode 3a, and 10 is an aerial wiring. For example, in this embodiment, it is air bridge wiring which made wiring length 100 micrometers.
또, 6은 상기 반도체 기판1과 에어브리지 배선10과의 사이에 존재하는, 예컨데 공기의 층으로 이루어지는 공간이다.6 denotes a space composed of, for example, a layer of air existing between the semiconductor substrate 1 and the air bridge wiring 10.
7은 에어브리지 배선10의 하층을 구성하는 급전층이고, 본 실시의 형태에 있어서는 예컨데 스퍼터법에 의해 형성된 Ti와 Au의 적층막으로 이루어지는 금속막이다.7 is a power supply layer which comprises the lower layer of the air bridge wiring 10, In this embodiment, it is a metal film which consists of laminated films of Ti and Au formed by the sputtering method, for example.
9는 에어브리지 배선10의 상층을 구성하는 도금금속이고 본 실시의 형태에 있어서는 예컨데 전해 도금법을 사용하여 형성된 Au 막이다.9 is a plating metal which comprises the upper layer of the air bridge wiring 10, and is Au film formed using the electroplating method in this embodiment, for example.
12a는 전극3a와 에어브리지 배선10과의 전기적인 접속이 행하여지는 접속부이다.12a is a connection portion where electrical connection between the electrode 3a and the air bridge wiring 10 is performed.
또, 15는 에어브리지배선10의 일부인 판상부, 15a는 판상부15의 측면, 또 15b는 판상부15의 하면, θ는 이 판상부의 측면 15a의 하면15b 에 대한 경사각이고 본 실시의 형태에 있어서는 예컨데 60의 각도를 가지고 있다.In addition, 15 is a plate-shaped part which is a part of air bridge wiring 10, 15a is a side surface of the plate-shaped part 15, 15b is a lower surface of the plate-shaped part 15, (theta) is an inclination angle with respect to the lower surface 15b of the side surface 15a of this plate part, For example, it has an angle of 60.
다음에, 이와 같이 구성된 반도체 장치의 제조방법에 관해서 도 9를 사용하여 설명한다.Next, the manufacturing method of the semiconductor device comprised in this way is demonstrated using FIG.
도 9(a)∼(h)는 상기 반도체 장치의 제조방법을 공정 순서대로 표시하는 주요부 단면도이다.9 (a) to 9 (h) are cross-sectional views of principal parts showing a method of manufacturing the semiconductor device in the order of steps.
우선, 도 9(a)에 표시하는 바와같이 반도체 기판1상에 전기적 소자의 일부인 전극3a 및 전기적 소자의 일부인 배선3b를 형성한다.First, as shown in Fig. 9A, an electrode 3a, which is part of an electrical element, and a wiring 3b, which is part of an electrical element, are formed on the semiconductor substrate 1.
다음에, 도 9(b)에 표시하는 바와같이 반도체 기판1상에 표면 보호막4을 형성한다.Next, as shown in FIG. 9B, a surface protective film 4 is formed on the semiconductor substrate 1.
다음에, 도 9(c)에 표시하는 바와같이 상기 전극3a상에 형성된 표면 보호막4의 일부를 에칭으로 제거하여 에어브리지 배선10과 해당 전극3a와의 전기적인 접속에 사용되는 접속구멍의 일부인 4a를 형성한다.Next, as shown in Fig. 9 (c), part of the surface protective film 4 formed on the electrode 3a is removed by etching to form 4a, which is a part of the connection hole used for electrical connection between the air bridge wiring 10 and the electrode 3a. Form.
다음에, 도 9(d)에 표시하는 바와같이 상기 반도체 기판1상에 절연물5를 형성하고 통상의 사진제판기술을 사용하여 상기 접속구멍의 일부인 4a를 통해 전극3a상에 개구하는 해당 접속구멍의 일부인 5a를 형성한다.Next, as shown in Fig. 9 (d), an insulator 5 is formed on the semiconductor substrate 1, and the connection hole is opened on the electrode 3a through 4a which is a part of the connection hole using a conventional photolithography technique. Forms part 5a.
다음에, 도 9(e)에 표시하는 바와같이 상기 접속구멍의 일부인 4a 및 마찬가지로 일부인 5a의 내부와 절연물5상에 스퍼터법을 사용하여 전원공급층 금속7를 형성한다. 다음에, 도 9(f)에 표시하는 바와같이 전원공급층 금속7상의 에어브리지 배선10을 형성하여야 할 위치에 개구하는 이미지 리버설 프로세스에 의해 얻은 역테이퍼형상의 레지스트마스크16를 형성한다.Next, as shown in Fig. 9E, a power supply layer metal 7 is formed on the inside of 4a, which is a part of the connection hole, and similarly, 5a, which is a part, and the insulator 5 by sputtering. Next, as shown in Fig. 9 (f), a resist taper 16 having an inverse taper shape obtained by the image reversal process opening at the position where the air bridge wiring 10 on the power supply layer metal 7 should be formed is formed.
여기서, 이미지 리버설 프로세스란 광 분해에 의해 카르복실아지드 및 촉매가 형성되는 레지스트를 본 실시의 형태에 있어서는 예컨데 급전층 금속7상에 도포하며 에어브리지 배선10을 형성하여야 할 위치 이외의 부분을 노광하고 이것을 예컨데 115℃에서 베이킹함으로 알칼리 현상액으로 용해가 어려운 인덴을 형성하고 그 후, 전체면을 노광함으로 에어브리지 배선10을 형성하여야 할 부분만을 알칼리 현상액으로 가용하는 것으로, 역 테이퍼의 레지스트 마스크를 해당 에어브리지 배선10을 형성하여야 할 위치가 개구 하도록 형성하는 프로세스이다.In this embodiment, the image reversal process refers to a resist in which carboxyl azide and a catalyst are formed by photolysis in the present embodiment, for example, on a feed layer metal 7 and exposing a portion other than the position where the air bridge wiring 10 should be formed. This is done by baking at 115 ° C, for example, to form indenes, which are difficult to dissolve in alkaline developer, and then to expose the entire surface, so that only the part where air bridge wiring 10 is to be formed is used as alkaline developer. The process of forming the air bridge wiring 10 so as to open the position to be formed.
다음에, 도 9(g)에 표시하는 바와같이 전해 도금을 하는 것으로 상기 급전층 금속7상의 레지스트 마스크16에 의해 덮어져 있지 않은 장소에 도금 금속9b를 형성한다.Next, as shown in Fig. 9G, electroplating is performed to form a plated metal 9b at a place not covered by the resist mask 16 on the feed layer metal 7.
다음에, 도 9(h)에 표시하는 바와같이 레지스트 마스크16를 제거하고 그 밑의 전원 공급층 금속7의 일부를 상기 도금 금속9을 마스크로서 에칭으로 제거한 후, 절연물5를 에칭으로 제거하여 에어브리지 배선10을 형성한다.Next, as shown in Fig. 9 (h), the resist mask 16 is removed, and a part of the power supply layer metal 7 underneath is removed by etching the plated metal 9 as a mask, and then the insulator 5 is removed by etching to remove air. Bridge wiring 10 is formed.
도금 단부면을 쐐기형으로 하는 것으로 수류의 에어브리지 배선밑에의 퍼짐을 저감할 수 있고, 다이싱커트시의 수류에 의한 에어브리지 벗겨짐이 방지된다.By making the plating end surface wedge-shaped, the spread of water flow under the air bridge wiring can be reduced, and the air bridge peeling by the water flow at the time of dicing cut is prevented.
이와 같이 형성된 반도체 장치에 있어서는 해당 반도체 장치를 다이싱커트하는 경우에 있어서도 에어브리지 배선10의 판상부의 측면15a의 하면15b에 대한 경사각 θ가 60°의 각도를 가지고 있기 때문에 다이싱커트에 사용되는 물의 에어브리지 배선10밑에의 퍼짐을 저감할 수 있고 이 에어브리지 배선10의 벗겨짐을 방지할 수 있다고 하는 효과가 있다.In the semiconductor device formed as described above, even when dicing the semiconductor device, the inclination angle θ of the lower surface 15b of the side surface 15a of the plate portion of the air bridge wiring 10 has an angle of 60 °. The spread of water under the air bridge wiring 10 can be reduced, and the peeling of this air bridge wiring 10 can be prevented.
또, 본 실시의 형태에서는, 에어브리지 배선10의 판상부의 측면15a의 하면15b에 대한 경사각 θ를 60°로 하고 있지만, 이 경사각 θ가 90°미만이면 좋고, 이 경우에 있어서도 다이싱커트에 사용되는 물의 에어브리지 배선10밑에의 퍼짐을 감소할 수 있고 이 에어브리지 배선10의 다이싱커트시에서의 벗겨짐을 방지할 수 있다고 하는 효과가 있다.In the present embodiment, the inclination angle θ with respect to the lower surface 15b of the side surface 15a of the plate-shaped portion of the air bridge wiring 10 is set to 60 °. However, the inclination angle θ may be less than 90 °. The spread of the water used under the air bridge wiring 10 can be reduced, and the peeling at the time of dicing cut of this air bridge wiring 10 can be prevented.
또, 상기한 실시의 형태에 있어서는 상기 절연물5의 제거로 공간6을 형성할 수 있으므로 그 공간6에 절연물5가 존재하고 있는 경우에 비하여 에어브리지 배선10의 배선 용량을 감소할 수 있고 나아가서는 해당 에어브리지 배선10을 가지는 회로의 고속화를 실현할 수 있다고 하는 효과가 있다.In the above embodiment, the space 6 can be formed by removing the insulator 5, so that the wiring capacity of the air bridge wiring 10 can be reduced compared to the case where the insulator 5 exists in the space 6, There is an effect that the speed of the circuit having the air bridge wiring 10 can be realized.
실시의 형태 4.Embodiment 4.
도 10은 본 발명의 실시의 형태 4를 표시하는 주요부 단면도이고 도 8에 표시한 실시의 형태 3에 있어서, 판상부의 측면15a의 하면15b에 대한 경사각 θ가 60°인데 대하여 판상부15의 단면형상이 그 측면15a와 하면 15b에 의해 형성되는 부분이 완만한 슬로프형상인 점에 대해서 상위 할 뿐이고 그 밖의 점에 대해서는 상기 실시의 형태 3과 마찬가지이다.FIG. 10 is a cross sectional view of a main part showing Embodiment 4 of the present invention, and in Embodiment 3 shown in FIG. 8, the inclination angle θ of the lower surface 15b of the side surface 15a of the plate portion is 60 °, and the cross section of the plate portion 15 is shown. The shape differs only with respect to the point in which the part formed by the side surface 15a and the lower surface 15b is gentle slope shape, and the other point is the same as that of Embodiment 3 above.
본 실시의 형태에 있어서도, 실시의 형태 3과 같이 다이싱커트에 사용되는 물의 에어브리지 배선10밑에의 퍼짐을 감소할 수 있고 이 에어브리지 배선10의 다이싱커트시에 있어서의 벗겨짐을 방지할 수 있다고 하는 효과가 있다.Also in the present embodiment, the spread of water used in the dicing cut under the air bridge wiring 10 can be reduced as in the third embodiment, and the peeling at the dicing cut of the air bridge wiring 10 can be prevented. It is said to have an effect.
또, 본 실시의 형태에 있어서는 판상부15의 단면형상이 그 측면15a와 하면15b에 의해 형성되는 부분이 완만한 슬로프 형상으로 하고 있지만 이 판상부15의 측면15a와 하면15b에 의해 형성되는 부분이 소위 쐐기형이면 좋고 이 경우에 있어서도 다이싱커트에 사용되는 물의 에어브리지 배선10밑에의 퍼짐을 감소할 수 있고 이 에어브리지 배선10의 다이싱커트시에 있어서의 벗겨짐을 방지할 수 있다고 하는 효과가 있다.In the present embodiment, the cross-sectional shape of the plate portion 15 is formed by the side surfaces 15a and the bottom surface 15b to have a gentle slope shape, but the portion formed by the side surfaces 15a and the bottom surface 15b of the plate portion 15 The so-called wedge shape may be used, and even in this case, the spread of water used for the dicing cut can be reduced under the air bridge wiring 10, and the peeling at the dicing cut of the air bridge wiring 10 can be prevented. have.
또, 상기한 실시의 형태에 있어서는 상기 절연물5의 제거에 의해 공간6을 형성할 수 있으므로 그 공간6에 절연물5가 존재하고 있는 경우에 비하여 에어브리지 배선10의 배선 용량을 감소할 수 있고 나아가서는, 해당 에어브리지 배선10을 가지는 회로의 고속화를 실현할 수 있다고 하는 효과가 있다.In the above-described embodiment, since the space 6 can be formed by removing the insulator 5, the wiring capacity of the airbridge wiring 10 can be reduced compared to the case where the insulator 5 exists in the space 6, and furthermore, Therefore, there is an effect that the speed of the circuit having the air bridge wiring 10 can be realized.
실시의 형태 5.Embodiment 5.
이하에, 본 발명의 실시의 형태 5에 관해서 도 11 및 도 12에 따라서 설명한다.Embodiment 5 of the present invention will be described below with reference to FIGS. 11 and 12.
도 11은 본 발명의 실시의 형태 5를 표시하는 주요부 평면도이고 도 11에 있어서, 1은 반도체 기판이고 예컨데 본 실시의 형태에 있어서는 예컨데 GaAs 등의 화합물 반도체로 이루어지는 반도체 기판 본체와 이 반도체 기판 본체상에 형성된 반도체 소자를 포함하는 것이다.11 is a plan view of an essential part showing Embodiment 5 of the present invention, and in FIG. 11, 1 is a semiconductor substrate, and in the present embodiment, for example, a semiconductor substrate main body made of compound semiconductors such as GaAs and the like on the semiconductor substrate main body. It includes a semiconductor element formed in.
10은 공중 배선이고 예컨데 본 실시의 형태에 있어서는 배선길이를 100㎛로 한 에어브리지 배선이다.10 is air wiring, for example, in this embodiment, it is air bridge wiring which made wiring length 100 micrometers.
19는 에어브리지 배선10과의 전기적으로 접속되어 있는 하부전극, 20은 에어브리지배선10 및 하부전극19등의 복수의 전기적 소자로 이루어지는 회로이다.Reference numeral 19 is a lower electrode electrically connected to the air bridge wiring 10, and 20 is a circuit composed of a plurality of electrical elements such as the air bridge wiring 10 and the lower electrode 19.
또, 17은 각각 서로 일정한 간격을 두고 회로20의 주위에 형성되어 있는 본딩패드, 18은 이 복수의 본딩패드17의 주위에 일정한 간격을 두고 또한, 각각이 서로 일정한간격을 두고 형성되어 있는 수류 배리어이다.17 are bonding pads formed around the circuit 20 at regular intervals from each other, and 18 are water flow barriers formed at regular intervals around the plurality of bonding pads 17 and at regular intervals from each other. to be.
여기서 상기 복수의 본딩 패드17과 복수의 수류 배리어18은 동일한 도전재료를 사용하여 형성되어 있는 동시에 동일한 제조공정에서 형성된 것이다.The plurality of bonding pads 17 and the plurality of water flow barriers 18 are formed using the same conductive material and are formed in the same manufacturing process.
도 12는 본 실시의 형태 5에 있어서의 반도체 장치를 반도체 기판1의 측면으로부터 회로20의 방향을 바라 볼 때의 주요부 측면도이다.FIG. 12 is a side view of an essential part of the semiconductor device according to the fifth embodiment when the circuit 20 is viewed from the side surface of the semiconductor substrate 1.
도 12에 있어서 표시하는 바와같이 수류 배리어18의 각각은 본딩패드17의 각각이 서로 두고 있는 간격을 메우도록 배치되어 있고 이 측면으로부터는 회로20를 직접 바라 보는 것은 할 수 없다.As shown in FIG. 12, each of the water flow barriers 18 is arranged so as to fill the gaps between the bonding pads 17, and the circuit 20 cannot be directly viewed from this side.
이와 같이 구성된 반도체 장치에 있어서는 해당 반도체 장치를 다이싱커트하는 경우에 있어서 에어브리지 배선10을 포함하는 회로20에 다이싱커트에 사용되는 물이 직접 유입하지 않고 해당 다이싱커트용의 물로부터 보호되는 것으로 되기 때문에, 이 에어브리지 배선10의 벗겨짐을 방지할 수 있다고 하는 효과를 표시하는 것이된다.In the semiconductor device configured as described above, when dicing the semiconductor device, the water used for the dicing cut does not directly flow into the circuit 20 including the air bridge wiring 10 and is protected from the water for the dicing cut. Therefore, the effect of being able to prevent the air bridge wiring 10 from peeling off can be displayed.
또, 상기 수류 배리어18은 회로20의 주위에 연속적으로 형성한 편이 에어브리지 배선10의 벗겨짐을 방지하는 효과가 높지만, 이 경우 본딩되는 와이어의 위치 어긋남 혹은 팽창 또는 먼지의 부착등으로 수류 배리어18과 본딩패드17이 동시에 2개소에서 쇼트할 때, 해당 반도체 장치의 쇼트 불량이 발생하기 때문에 본 실시의 형태와 같이, 수류 배리어18를 본딩패드17 각각의 틈을 메우도록 다이싱커트에 사용되는 물로 부터 회로20를 보호하는 데 필요한 부분만 형성함으로 수류 배리어18이 해당 수류배리어18의 양옆의 패드와 동시에 쇼트하지 않은 한 쇼트 불량에 이르지 않는다는 효과가 있다.In addition, although the water barrier 18 is formed continuously around the circuit 20, the effect of preventing the air bridge wiring 10 from peeling off is high. When the bonding pads 17 are shorted at two locations at the same time, short circuiting of the semiconductor device occurs. Thus, as in the present embodiment, the water flow barrier 18 is removed from the water used in the dicing cut to fill the gaps between the bonding pads 17, respectively. By forming only the parts necessary to protect the circuit 20, there is an effect that the short circuit failure does not occur unless the current barrier 18 is shorted at the same time as the pads on both sides of the current barrier 18.
본 발명에 관한 반도체 장치는 반도체 기판상에 형성된 복수의 전기적 소자 및 상기 반도체 기판상에 공간을 두고 형성되며 상기 복수의 전기적 소자에 전기적으로 접속되는 복수의 접속부와 복수의 관통구멍을 가지는 공중 배선이 구비해 있고 상기 복수의 관통구멍은 상기 복수의 접속부가 등전위가 되도록 형성되어 있기 때문에 상기 공중 배선이 가지는 상기 복수의 전기적 소자와의 복수의 접속점에서 그들의 사이에 있어서의 전위차가 생기지 않는다고 하는 효과가 있는 동시에 해당 공중 배선의 배선용량을 감소하고 나아가서는 해당 공중 배선을 가지는 회로의 고속화를 실현할 수 있다고 하는 효과가 있다.In the semiconductor device according to the present invention, a plurality of electrical elements formed on a semiconductor substrate and air wirings having a plurality of connection portions and a plurality of through holes formed with a space on the semiconductor substrate and electrically connected to the plurality of electrical elements are provided. And the plurality of through-holes are formed such that the plurality of connection portions are equipotential, so that there is an effect that a potential difference between them does not occur at a plurality of connection points with the plurality of electrical elements of the aerial wiring. At the same time, there is an effect that the wiring capacity of the aerial wiring can be reduced, and furthermore, the speed of the circuit having the aerial wiring can be realized.
또, 반도체 기판상에 형성된 복수의 전기적 소자와, 상기 반도체 기판상에 공간을 두고 형성되는 동시에 상기 복수의 전기적 소자에 전기적으로 접속된 공중 배선을 구비하고 있으며 상기 공중 배선은 다이싱커트시에 상기 공간에의 다이싱커트용의 물의 유입을 방지하는 형상으로 형성되어 있기 때문에 해당 공중 배선을 광면적화 및 장배선장화한 경우에 있어서도 다이싱커트시에 있어서의 수류에 의한 해당 공중 배선의 벗겨짐을 방지할 수 있다고 하는 효과를 가지는 동시에 해당 공중 배선의 배선 용량을 감소하여 나아가서는 해당 공중배선을 가지는 회로의 고속화를 실현할 수 있다고 하는 효과가 있다.And a plurality of electrical elements formed on the semiconductor substrate, and public wirings formed spaced on the semiconductor substrate and electrically connected to the plurality of electrical elements. Since it is formed in a shape that prevents the inflow of water for dicing cut into the space, even when the air wiring is wider in area and longer wiring length, the air wiring in the dicing cut is removed from the air wiring. It has the effect that it can prevent, and also reduces the wiring capacity of the said aerial wiring, and also has the effect that the speed | rate of the circuit which has the said aerial wiring can be realized.
Claims (3)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP223483 | 1985-10-09 | ||
| JP8223483A JPH1070189A (en) | 1996-08-26 | 1996-08-26 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980018055A true KR19980018055A (en) | 1998-06-05 |
Family
ID=16798849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970010362A KR19980018055A (en) | 1996-08-26 | 1997-03-25 | Semiconductor devices |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH1070189A (en) |
| KR (1) | KR19980018055A (en) |
| DE (1) | DE19719179A1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8173906B2 (en) | 2007-02-07 | 2012-05-08 | Raytheon Company | Environmental protection coating system and method |
| US7767589B2 (en) | 2007-02-07 | 2010-08-03 | Raytheon Company | Passivation layer for a circuit device and method of manufacture |
| JP5733616B2 (en) * | 2011-04-21 | 2015-06-10 | 住友電工デバイス・イノベーション株式会社 | Semiconductor device |
| JP5360134B2 (en) * | 2011-06-01 | 2013-12-04 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
-
1996
- 1996-08-26 JP JP8223483A patent/JPH1070189A/en active Pending
-
1997
- 1997-03-25 KR KR1019970010362A patent/KR19980018055A/en active IP Right Grant
- 1997-05-06 DE DE19719179A patent/DE19719179A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| DE19719179A1 (en) | 1998-03-12 |
| JPH1070189A (en) | 1998-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6803302B2 (en) | Method for forming a semiconductor device having a mechanically robust pad interface | |
| US5739045A (en) | Semiconductor device with increased on chip decoupling capacitance | |
| KR100213606B1 (en) | Semiconductor device and bonding pad structure thereof | |
| US7038280B2 (en) | Integrated circuit bond pad structures and methods of making | |
| US6313540B1 (en) | Electrode structure of semiconductor element | |
| US6531785B2 (en) | Semiconductor device | |
| KR100477929B1 (en) | Semiconductor device and test method for manufacturing same | |
| US6864578B2 (en) | Internally reinforced bond pads | |
| EP0540312B1 (en) | Bump electrode structure and semiconductor chip having the same | |
| US5291374A (en) | Semiconductor device having an opening and method of manufacturing the same | |
| KR100319896B1 (en) | Bonding pad structure of semiconductor device and fabrication method thereof | |
| JP3359780B2 (en) | Wiring device | |
| KR100476938B1 (en) | Method of forming fuse integrated with dual damascene process | |
| KR100421043B1 (en) | Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein | |
| US6236114B1 (en) | Bonding pad structure | |
| KR19980018055A (en) | Semiconductor devices | |
| KR100471625B1 (en) | Substrate for semiconductor device and semiconductor device fabrication method using the same | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| US8247289B2 (en) | Capacitor and manufacturing method thereof | |
| JPH031538A (en) | Semiconductor device | |
| JP4675147B2 (en) | Semiconductor device | |
| JP3246547B2 (en) | Semiconductor device having defect detection function | |
| US6982493B2 (en) | Wedgebond pads having a nonplanar surface structure | |
| JP4594599B2 (en) | Semiconductor integrated circuit | |
| KR100505614B1 (en) | Semiconductor device having multilayer pad structure and the manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |