KR102692791B1 - 동작 주파수 밴드의 조절이 용이한 입력 버퍼 회로 - Google Patents

동작 주파수 밴드의 조절이 용이한 입력 버퍼 회로 Download PDF

Info

Publication number
KR102692791B1
KR102692791B1 KR1020220006343A KR20220006343A KR102692791B1 KR 102692791 B1 KR102692791 B1 KR 102692791B1 KR 1020220006343 A KR1020220006343 A KR 1020220006343A KR 20220006343 A KR20220006343 A KR 20220006343A KR 102692791 B1 KR102692791 B1 KR 102692791B1
Authority
KR
South Korea
Prior art keywords
complementary
intrinsic
signal
control
input
Prior art date
Application number
KR1020220006343A
Other languages
English (en)
Other versions
KR20230110878A (ko
Inventor
이재진
Original Assignee
주식회사 피델릭스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 피델릭스 filed Critical 주식회사 피델릭스
Priority to KR1020220006343A priority Critical patent/KR102692791B1/ko
Publication of KR20230110878A publication Critical patent/KR20230110878A/ko
Application granted granted Critical
Publication of KR102692791B1 publication Critical patent/KR102692791B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

동작 주파수 밴드의 조절이 용이한 입력 버퍼 회로가 게시된다. 본 발명의 입력 버퍼 회로에서는, 중간 신호군의 스윙폭이 조절 저항군의 저항값에 의존되어 조절된다. 그리고, 조절 저항군의 저항값은 입력 신호군의 주파수에 대한 정보인 입력 주파수 정보에 따른 데이터값을 가지는 저항 제어 신호군에 의하여 가변된다. 즉, 중간 신호군의 스윙폭은 입력 신호군의 주파수에 따라 제어 가능하다. 따라서, 본 발명의 입력 버퍼 회로에 의하면, 동작 주파수 밴드의 조절이 용이하다.

Description

동작 주파수 밴드의 조절이 용이한 입력 버퍼 회로{INPUT BUFFER CIRCUIT HAVING EASILY CONTROLLED OPERATING FREQUENCY BAND}
본 발명은 입력 버퍼 회로에 관한 것으로서, 특히, 동작 주파수 밴드의 조절이 용이한 입력 버퍼 회로에 관한 것이다.
반도체 메모리 장치에서, 입력 버퍼 회로는 외부로부터 수신되는 입력 신호를 반도체 메모리 장치 내부의 전압 준위에 맞도록 조정하여 받아들이는 인터페이스 회로로 작용한다. 이때, 입력 버퍼 회로는 입력 신호의 주파수에 상응하는 동작 주파수 밴드에서 동작하도록 설계된다.
그런데, 외부의 시스템으로부터 제공되는 입력 신호의 주파수는 동작 사양에 따라 다양하게 변형될 수 있다.
그러므로, 동작 주파수 밴드의 조절이 용이한 입력 버퍼 회로가 요구된다.
본 발명의 목적은 동작 주파수 밴드의 조절이 용이한 입력 버퍼 회로를 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 발명의 일면은 입력 신호군을 버퍼링하여 버퍼링 신호군으로 발생하는 입력 버퍼 회로로서, 상기 입력 신호군은 일정한 주파수로 전압 레벨이 변화되는 상기 입력 버퍼 회로에 관한 것이다. 본 발명의 일면에 따른 입력 버퍼 회로는 상기 입력 신호군을 센싱하여 중간 신호군을 발생하며, 저항 제어 신호군의 데이터값에 따라 저항값이 가변되는 조절 저항군을 포함하는 입력 센싱부로서, 상기 중간 신호군의 스윙폭은 상기 조절 저항군의 저항값에 의존되는 상기 입력 센싱부; 상기 중간 신호군을 버퍼링하여 상기 버퍼링 신호군을 발생하는 신호 버퍼링부; 및 입력 주파수 정보에 따른 데이터값을 가지는 상기 저항 제어 신호군을 발생하는 제어 신호 발생부로서, 상기 입력 주파수 정보는 상기 입력 신호군의 주파수에 대한 정보인 상기 제어 신호 발생부를 구비한다. 상기 입력 신호군은 서로 반대의 위상을 가지는 진성 입력 신호와 상보 입력 신호로 구성되며, 상기 중간 신호군은 서로 반대의 위상으로 제어되는 진성 중간 신호와 상보 중간 신호로 구성되며, 상기 버퍼링 신호군은 서로 반대의 위상으로 제어되는 진성 버퍼링 신호와 상보 버퍼링 신호로 구성된다. 상기 조절 저항군은 진성 조절 저항 수단과 상보 조절 저항 수단으로 구성되고, 상기 진성 조절 저항 수단과 상기 상보 조절 저항 수단의 저항값은 동일하되, 상기 저항 제어 신호군의 데이터값에 의하여 제어된다. 상기 입력 센싱부는 공통 단자; 제1 전원과 상기 공통 단자 사이에 형성되며, 바이어싱 저항을 포함하는 바이어싱 유닛으로서, 상기 제1 전원과 상기 공통 단자 사이의 바이어싱 전류는 상기 바이어싱 저항을 거쳐 흐르는 상기 바이어싱 유닛; 진성 수신 트랜지스터와 상보 수신 트랜지스터를 포함하는 입력 수신 유닛으로서, 상기 진성 수신 트랜지스터는 상기 공통 단자와 상기 진성 중간 신호 사이에 형성되고, 상기 진성 입력 신호에 의하여 게이팅되며, 상기 상보 수신 트랜지스터는 상기 공통 단자와 상기 상보 중간 신호 사이에 형성되고, 상기 상보 입력 신호에 의하여 게이팅되는 상기 입력 수신 유닛; 및 제2 전원에 연결되며, 상기 진성 조절 저항 수단과 상기 상보 조절 저항 수단을 포함하는 스윙폭 조절 유닛으로서, 상기 진성 조절 저항 수단은 상기 진성 중간 신호와 상기 제2 전원 사이에 형성되며, 상기 상보 조절 저항 수단은 상기 상보 중간 신호와 상기 제2 전원 사이에 형성되는 상기 스윙폭 조절 유닛을 구비한다. 상기 진성 조절 저항 수단은 복수개의 진성 조절 저항들과 진성 조절 스위치를 포함하고, 상기 복수개의 진성 조절 저항들은 상기 제2 전원과 상기 진성 중간 신호 사이에서 서로 직렬로 연결되며, 상기 진성 조절 스위치는 상기 저항 제어 신호군에 의하여 턴온됨에 따라 적어도 하나의 상기 진성 조절 저항의 양단을 전기적으로 연결하도록 구동된다. 상기 상보 조절 저항 수단은 복수개의 상보 조절 저항들과 상보 조절 스위치를 포함하고, 상기 복수개의 상보 조절 저항들은 상기 제2 전원과 상기 상보 중간 신호 사이에서 서로 직렬로 연결되며, 상기 상보 조절 스위치는 상기 저항 제어 신호군에 의하여 턴온됨에 따라 적어도 하나의 상기 상보 조절 저항의 양단을 전기적으로 연결하도록 구동된다. 그리고, 상기 진성 중간 신호에서 상기 제2 전원으로의 모든 전류 제공은 상기 진성 조절 스위치가 턴오프일 때에는 상기 복수개의 진성 조절 저항들로 이루어지는 전류 패스를 통하여 수행되며, 상기 진성 조절 스위치의 턴온일 때에는 양단이 전기적으로 연결되는 상기 적어도 하나의 진성 조절 저항을 제외한 나머지 진성 조절 저항과 상기 진성 조절 스위치로 이루어지는 전류 패스를 통하여 수행된다. 또한, 상기 상보 중간 신호에서 상기 제2 전원으로의 모든 전류 제공은 상기 상보 조절 스위치가 턴오프일 때에는 상기 복수개의 상보 조절 저항들로 이루어지는 전류 패스를 통하여 수행되며, 상기 상보 조절 스위치의 턴온일 때에는 양단이 전기적으로 연결되는 상기 적어도 하나의 상보 조절 저항을 제외한 나머지 상보 조절 저항과 상기 상보 조절 스위치로 이루어지는 전류 패스를 통하여 수행된다.
상기의 목적을 달성하기 위한 본 발명의 다른 일면은 입력 신호를 버퍼링하여 버퍼링 신호로 발생하는 입력 버퍼 회로로서, 상기 입력 신호는 일정한 주파수로 전압 레벨이 변화되는 상기 입력 버퍼 회로에 관한 것이다. 본 발명의 다른 일면에 따른 입력 버퍼 회로는 상기 입력 신호를 센싱하여 중간 신호를 발생하며, 저항 제어 신호군의 데이터값에 따라 저항값이 가변되는 조절 저항군을 포함하는 입력 센싱부로서, 상기 중간 신호의 스윙폭은 상기 조절 저항군의 저항값에 의존되는 상기 입력 센싱부; 상기 중간 신호를 버퍼링하여 상기 버퍼링 신호를 발생하는 신호 버퍼링부; 및 입력 주파수 정보에 따른 데이터값을 가지는 상기 저항 제어 신호군을 발생하는 제어 신호 발생부로서, 상기 입력 주파수 정보는 상기 입력 신호의 주파수에 대한 정보인 상기 제어 신호 발생부를 구비한다.
상기와 같은 구성의 본 발명의 입력 버퍼 회로에서는, 중간 신호군의 스윙폭이 조절 저항군의 저항값에 의존되어 조절된다. 그리고, 조절 저항군의 저항값은 입력 신호군의 주파수에 대한 정보인 입력 주파수 정보에 따른 데이터값을 가지는 저항 제어 신호군에 의하여 가변된다. 즉, 중간 신호군의 스윙폭은 입력 신호군의 주파수에 따라 제어 가능하다.
따라서, 본 발명의 입력 버퍼 회로에 의하면, 동작 주파수 밴드의 조절이 용이하다.
본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 제1 실시예에 따른 입력 버퍼 회로를 나타내는 도면이다.
도 2는 도 1의 입력 버퍼 회로에서 중간 신호군의 스윙폭이 활성화되는 플래그 신호의 수에 의존됨을 설명하기 위한 도면이다.
도 3은 도 1의 신호 버퍼링부를 자세히 나타내는 도면이다.
도 4는 본 발명의 제2 실시예에 따른 입력 버퍼 회로를 나타내는 도면이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다.
그리고, 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.
한편, 본 명세서에서는 동일한 구성 및 작용을 수행하는 구성요소들에 대해서는 동일한 참조부호와 함께 < >속에 참조부호가 추가된다. 이때, 이들 구성요소들은 참조부호로 통칭한다. 그리고, 이들을 개별적인 구별이 필요한 경우에는, 참조부호 뒤에 '< >'가 추가된다.
본 발명의 내용을 명세서 전반에 걸쳐 설명함에 있어서, 개개의 구성요소들 사이에서 '전기적으로 연결된다', '연결된다', '접속된다'의 용어의 의미는 직접적인 연결뿐만 아니라 속성을 일정 정도 이상 유지한 채로 중간 매개체를 통해 연결이 이루어지는 것도 모두 포함하는 것이다. 개개의 신호가 '전달된다', '도출된다'등의 용어 역시 직접적인 의미뿐만 아니라 신호의 속성을 어느 정도 이상 유지한 채로 중간 매개체를 통한 간접적인 의미까지도 모두 포함된다. 기타, 전압 또는 신호가 '가해진다, '인가된다', '입력된다' 등의 용어도, 명세서 전반에 걸쳐 모두 이와 같은 의미로 사용된다.
또한 각 구성요소에 대한 복수의 표현도 생략될 수도 있다. 예컨대 복수 개의 스위치나 복수개의 신호선으로 이루어진 구성일지라도 '스위치들', '신호선들'과 같이 표현할 수도 있고, '스위치', '신호선'과 같이 단수로 표현할 수도 있다. 이는 스위치들이 서로 상보적으로 동작하는 경우도 있고, 때에 따라서는 단독으로 동작하는 경우도 있기 때문이며, 신호선 또한 동일한 속성을 가지는 여러 신호선들, 예컨대 데이터 신호들과 같이 다발로 이루어진 경우에 이를 굳이 단수와 복수로 구분할 필요가 없기 때문이기도 하다. 이런 점에서 이러한 기재는 타당하다. 따라서 이와 유사한 표현들 역시 명세서 전반에 걸쳐 모두 이와 같은 의미로 해석되어야 한다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다.
(제1 실시예)
도 1은 본 발명의 제1 실시예에 따른 입력 버퍼 회로를 나타내는 도면이다. 도 1의 입력 버퍼 회로는 입력 신호군(GXIN)을 버퍼링하여 버퍼링 신호군(GXBF)으로 발생한다. 이때, 상기 입력 신호군(GXIN)은 일정한 주파수로 전압 레벨이 변화된다.
도 1의 입력 버퍼 회로는 입력 센싱부(100), 신호 버퍼링부(200) 및 제어 신호 발생부(300)를 구비한다.
상기 입력 센싱부(100)는 상기 입력 신호군(GXIN)을 센싱하여 중간 신호군(GXMD)을 발생하며, 저항 제어 신호군(GXCN)의 데이터값에 따라 저항값이 가변되는 조절 저항군(GMCR)을 포함한다.
이때, 상기 입력 신호군(GXIN)은 서로 반대의 위상을 가지는 진성 입력 신호(XINT)와 상보 입력 신호(XINB)로 구성되며, 상기 중간 신호군(GXMD)은 서로 반대의 위상으로 제어되는 진성 중간 신호(XMDT)와 상보 중간 신호(XMDB)로 구성되며, 상기 버퍼링 신호군(GXBF)은 서로 반대의 위상으로 제어되는 진성 버퍼링 신호(XBFT)와 상보 버퍼링 신호(XBFB)로 구성된다.
상기 조절 저항군(GMCR)은 진성 조절 저항 수단(MCRT)과 상보 조절 저항 수단(MCRB)으로 구성된다. 이때, 상기 진성 조절 저항 수단(MCRT)과 상기 상보 조절 저항 수단(MCRB)의 저항값은 상기 저항 제어 신호군(GXCN)의 데이터값에 의하여 제어되되, 동일하도록 제어된다.
상기 입력 센싱부(100)는 공통 단자(NCOM), 바어어싱 유닛(110), 입력 수신 유닛(130) 및 스윙폭 조절 유닛(GMCR)을 구비한다.
상기 바이어싱 유닛(110)은 제1 전원(VPW1)과 상기 공통 단자(NCOM) 사이에 서로 직렬로 형성되는 바이어싱 저항(111)과 인에이블 트랜지스터(113)을 구비한다.
도 1의 실시예에서, 상기 제1 전원(VPW1)은 전원 전압(VDD)이며, 상기 인에이블 트랜지스터(113)는 인에이블 신호(XENB)에 게이팅되는 피모스 트랜지스터이다.
이 경우, 상기 인에이블 신호(XENB)가 "L"로의 활성화될 때, 제1 전원(VPW1)과 상기 공통 단자(NCOM) 사이의 바이어싱 전류(Ibs)는 상기 바이어싱 저항(111)를 거쳐 흐르게 된다.
상기 입력 수신 유닛(130)은 진성 수신 트랜지스터(131)와 상보 수신 트랜지스터(133)를 포함한다. 이때, 상기 진성 수신 트랜지스터(131)는 상기 공통 단자(NCOM)와 상기 진성 중간 신호(XMDT) 사이에 형성되며, 상기 진성 입력 신호(XINT)에 의하여 게이팅된다. 그리고, 상기 상보 수신 트랜지스터(133)는 상기 공통 단자(NCOM)와 상기 상보 중간 신호(XMDB) 사이에 형성되며, 상기 상보 입력 신호(XINB)에 의하여 게이팅된다.
이 경우, 상기 진성 입력 신호(XINT)가 상기 상보 입력 신호(XINB)보다 높은 전압 레벨일 때, 상기 진성 중간 신호(XMDT)는 상기 상보 중간 신호(XMDB)보다 낮은 전압 레벨로 제어된다. 그리고, 상기 진성 입력 신호(XINT)가 상기 상보 입력 신호(XINB)보다 낮은 전압 레벨일 때, 상기 진성 중간 신호(XMDT)는 상기 상보 중간 신호(XMDB)보다 높은 전압 레벨로 제어된다.
상기 스윙폭 조절 유닛(GMCR)은 제2 전원(VPW2)에 연결되며, 상기 진성 조절 저항 수단(MCRT)과 상기 상보 조절 저항 수단(MCRB)을 포함한다. 도 1의 실시예에서, 상기 제2 전원(VPW2)은 접지 전압(VSS)이다
상기 진성 조절 저항 수단(MCRT)은 상기 진성 중간 신호(XMDT)와 상기 제2 전원(VPW2) 사이에 형성되며, 상기 상보 조절 저항 수단(MCRB)은 상기 상보 중간 신호(XNDB)와 상기 제2 전원(VPW2) 사이에 형성된다.
상기 진성 조절 저항 수단(MCRT)은 복수개의 진성 조절 저항(151)들과 진성 조절 스위치(152)를 포함한다. 상기 복수개의 진성 조절 저항(151)들은 상기 제2 전원(VPW2)과 상기 진성 중간 신호(XMDT) 사이에서 서로 직렬로 연결된다. 그리고, 상기 상보 조절 저항 수단(MCRB)은 복수개의 상보 조절 저항(153)들과 상기 조절 스위치(154)를 포함한다. 상기 복수개의 상보 조절 저항(153)들은 상기 제2 전원(VPW2)과 상기 상보 중간 신호(XMDB) 사이에서 서로 직렬로 연결된다.
상기 진성 조절 스위치(152)는 상기 저항 제어 신호군(GXCN)에 의하여 적어도 하나의 상기 진성 조절 저항(151)의 양단을 전기적으로 연결하도록 구동된다. 즉, 상기 진성 조절 스위치(152)는 상기 저항 제어 신호군(GXCN)에 의하여 턴온됨에 따라 적어도 하나의 상기 진성 조절 저항(151)의 양단을 전기적으로 연결하도록 구동된다.
그리고, 상기 상보 조절 스위치(154)는 상기 저항 제어 신호군(GXCN)에 의하여 적어도 하나의 상기 상보 조절 저항(153)의 양단을 전기적으로 연결하도록 구동된다. 즉, 상기 상보 조절 스위치(154)는 상기 저항 제어 신호군(GXCN)에 의하여 턴온됨에 따라 적어도 하나의 상기 상보 조절 저항(153)의 양단을 전기적으로 연결하도록 구동된다.
그리고, 상기 저항 제어 신호군(GXCN)은 상기 진성 조절 스위치(152) 및 상기 상보 조절 스위치(154)를 제어하는 적어도 하나의 플래그 신호(XFLG)를 가진다.
도 1의 실시예에서는, 상기 저항 제어 신호군(GXCN)은 2개의 플래그 신호(XFLG<1>, XFLG<2>)로 구성된다.
이때, 상기 플래그 신호(XFLG<1>)가 활성화되면, 진성 조절 스위치(152<1>)와 상보 조절 스위치(154<1>)가 턴온되고, 진성 조절 저항(151<1>)의 양단과 상보 조절 저항(153<1>)의 양단은 전기적으로 연결된다.
그리고, 상기 플래그 신호(XFLG<2>)가 활성화되면, 진성 조절 스위치(152<2>)와 상보 조절 스위치(154<2>)가 턴온되고, 진성 조절 저항(151<2>)의 양단과 상보 조절 저항(153<2>)의 양단은 전기적으로 연결된다.
즉, 상기와 같은 구조의 입력 센싱부(100)에서, 활성화되는 플래그 신호(XFLG)의 수에 의하여, 상기 진성 조절 저항 수단(MCRT)과 상기 상보 조절 저항 수단(MCRB)의 저항값이 제어된다.
여기서, 상기 진성 중간 신호(XMDT)에서 상기 제2 전원(VPW2)으로의 모든 전류 제공은 상기 진성 조절 스위치(152)가 턴오프일 때에는 상기 복수개의 진성 조절 저항(151)들로 이루어지는 전류 패스를 통하여 수행되며, 상기 진성 조절 스위치(152)의 턴온일 때에는 양단이 전기적으로 연결되는 상기 적어도 하나의 진성 조절 저항(151)을 제외한 나머지 진성 조절 저항(151)과 상기 진성 조절 스위치(152)로 이루어지는 전류 패스를 통하여 수행됨을 알 수 있다.
또한, 상보 중간 신호(XMDB)에서 상기 제2 전원(VPW2)으로의 모든 전류 제공은 상기 상보 조절 스위치(154)가 턴오프일 때에는 상기 복수개의 상보 조절 저항(153)들로 이루어지는 전류 패스를 통하여 수행되며, 상기 상보 조절 스위치(154)의 턴온일 때에는 양단이 전기적으로 연결되는 상기 적어도 하나의 상보 조절 저항(153)을 제외한 나머지 진성 조절 저항(153)과 상기 상보 조절 스위치(154)로 이루어지는 전류 패스를 통하여 수행됨을 알 수 있다.
이때, 상기 중간 신호군(GXMD)의 스윙폭은 상기 조절 저항군(GMCR)의 저항값에 의존되어 제어된다.
다시 기술하자면, 상기 중간 신호군(GXMD)의 스윙폭은, 도 2에 도시되는 바와 같이, 활성화되는 플래그 신호(XFLG)의 수에 의존된다.
예를 들어, 활성화되는 플래그 신호(XFLG)의 수가 상대적으로 작은 경우에는, 상기 조절 저항군(GMCR)의 저항값은 크게 된다. 이에 따라, 상기 중간 신호군(GXMD)의 스윙폭은 상대적으로 크게 된다. 그 결과, 상기 중간 신호군(GXMD)의 풀업 및 풀다운 시간이 상대적으로 길게 되므로, 상기 입력 센싱부(100)의 동작 주파수 밴드는 상대적으로 낮게 된다.
반면에, 활성화되는 플래그 신호(XFLG)의 수가 상대적으로 큰 경우에는, 상기 조절 저항군(GMCR)의 저항값은 작게 된다. 이에 따라, 상기 중간 신호군(GXMD)의 스윙폭은 상대적으로 작게 된다. 그 결과, 상기 중간 신호군(GXMD)의 풀업 및 풀다운 시간이 상대적으로 짧게 되므로, 상기 입력 센싱부(100)의 동작 주파수 밴드는 상대적으로 높게 된다.
계속 도 1을 참조하면, 상기 신호 버퍼링부(200)는 상기 중간 신호군(GXMD)을 버퍼링하여 상기 버퍼링 신호군(GXBF)을 발생한다.
도 3은 도 1의 신호 버퍼링부(200)를 자세히 나타내는 도면이다. 도 3을 참조하면, 상기 신호 버퍼링부(200)는 진성 버퍼링 유닛(210) 및 상보 버퍼링 유닛(230)을 구비한다.
상기 진성 버퍼링 유닛(210)은 상기 진성 중간 신호(XMDT)의 전압 레벨을 상기 상보 중간 신호(XMDB)의 전압 레벨과 비교 버퍼링하여 상기 진성 버퍼링 신호(XBFT)를 발생한다. 이때, 상기 진성 버퍼링 신호(XBFT)는 상기 진성 중간 신호(XMDT)의 전압 레벨이 상기 상보 중간 신호(XMDB)의 전압 레벨보다 낮음에 응답하여 제1 논리 상태를 가진다.
본 실시예에서, 상기 제1 논리 상태는 "L"이다.
상기 상보 버퍼링 유닛(230)은 상기 진성 중간 신호(XMDT)의 전압 레벨을 상기 상보 중간 신호(XMDB)의 전압 레벨과 비교 버퍼링하여 상기 상보 버퍼링 신호(XBFB)를 발생한다. 이때, 상기 상보 버퍼링 신호(XBFB)는 상기 진성 중간 신호(XMDT)의 전압 레벨이 상기 상보 중간 신호(XMDB)의 전압 레벨보다 낮음에 응답하여 제2 논리 상태를 가진다.
본 실시예에서, 상기 제2 논리 상태는 "H"로서, 상기 제1 논리 상태와 상반되는 논리 상태이다.
이러한 상기 진성 버퍼링 유닛(210)과 상기 상보 버퍼링 유닛(230)의 구성 및 작용은 당업자에게는 용이하게 이해될 수 있다. 그러므로, 본 명세서에서는, 설명의 간략화를 위하여, 이에 대한 구체적인 기술은 생략된다.
다시 도 1을 참조하면, 상기 제어 신호 발생부(300)는 입력 주파수 정보(IFFR)에 따른 데이터값을 가지는 상기 저항 제어 신호군(GXCN)을 발생한다. 이때, 상기 입력 주파수 정보(IFFR)는 상기 입력 신호군(GXIN)의 주파수에 대한 정보이다.
이러한 상기 입력 주파수 정보(IFFR)는 외부로부터 제공될 수도 있으며, 또한, 상기 입력 신호군(GXIN)의 주파수를 직접 감지하여 생성될 수도 있다.
그리고, 상기 제어 신호 발생부(300)는 상기 입력 주파수 정보(IFFR)에 따라 상기 플래그 신호(XFLG)를 활성화시키는 모드 레지스터로 구현될 수 있다.
한편, 도 1의 실시예들에서, 상기 제어 신호군(GXCN)은 2개의 플래그 신호(XFLG<1>, XFLG<2>)를 포함되는 것으로 도시되고 기술되었다. 그러나, 상기 제어 신호군(GXCN)은 하나의 플래그 신호(XFLG)를 포함할 수 있다.
또한, 상기 제어 신호군(GXCN)은 3개의 이상의 플래그 신호(XFLG)들을 포함할 수도 있다. 이 경우, 중간 신호군(GXMD)의 스윙폭은 더욱 다양하게 조절될 수 있다.
상기와 같은 구성의 도 1의 입력 버퍼 회로에서는, 중간 신호군(GXMD)의 스윙폭은 상기 조절 저항군(GMCR)의 저항값에 의존되어 제어되며, 상기 조절 저항군(GMCR)의 저항값은 입력 주파수 정보(IFFR)에 따른 데이터값을 가지는 저항 제어 신호군(GXCN)에 의하여 가변된다.
즉, 도 1의 입력 버퍼 회로에서는, 중간 신호군(GXMD)의 스윙폭은 입력 신호군(GXIN)의 주파수에 대한 정보인 입력 주파수 정보(IFFR)에 의하여 제어된다.
따라서, 도 1의 입력 버퍼 회로에 의하면, 동작 주파수 밴드의 조절이 용이하다.
한편, 도 1의 입력 버퍼 회로는 다양한 형태로 변형될 수 있다.
(제2 실시예)
도 4는 본 발명의 제2 실시예에 따른 입력 버퍼 회로를 나타내는 도면이다. 도 4의 입력 버퍼 회로는 입력 신호(XIN)를 버퍼링하여 버퍼링 신호(XBF)로 발생한다. 이때, 상기 입력 신호(XIN)는 일정한 주파수로 전압 레벨이 변화된다.
도 4의 입력 버퍼 회로는 입력 센싱부(400), 신호 버퍼링부(500) 및 제어 신호 발생부(600)를 구비한다.
상기 입력 센싱부(400)는 상기 입력 신호(XIN)를 센싱하여 중간 신호(XMD)를 발생하며, 저항 제어 신호군(GXCN)의 데이터값에 따라 저항값이 가변되는 조절 저항군(GMCR)을 포함한다.
상기 조절 저항군(GMCR)은 진성 조절 저항 수단(MCRT)과 상보 조절 저항 수단(MCRB)으로 구성된다. 이때, 상기 진성 조절 저항 수단(MCRT)과 상기 상보 조절 저항 수단(MCRB)은 상기 저항 제어 신호군(GXCN)의 데이터값에 의하여 동일한 저항값을 가지도록 제어된다.
상기 입력 센싱부(400)는 공통 단자(NCOM), 바어어싱 유닛(410), 입력 수신 유닛(430) 및 스윙폭 조절 유닛(GMCR)을 구비한다.
상기 바이어싱 유닛(410)은 제1 전원(VPW1)과 상기 공통 단자(NCOM) 사이에 서로 직렬로 형성되는 바이어싱 저항(411)과 인에이블 트랜지스터(413)을 구비한다.
도 4의 실시예에서, 상기 제1 전원(VPW1)은 전원 전압(VDD)이며, 상기 인에이블 트랜지스터(413)는 인에이블 신호(XENB)에 게이팅되는 피모스 트랜지스터이다.
이 경우, 상기 인에이블 신호(XENB)가 "L"로의 활성화될 때, 제1 전원(VPW1)과 상기 공통 단자(NCOM) 사이의 바이어싱 전류(Ibs)는 상기 바이어싱 저항(411)를 거쳐 흐르게 된다.
상기 입력 수신 유닛(430)은 수신 트랜지스터(431)와 기준 트랜지스터(433)를 포함한다. 이때, 상기 수신 트랜지스터(431)는 상기 공통 단자(NCOM)와 상기 중간 신호(XMD) 사이에 형성되며, 상기 입력 신호(XIN)에 의하여 게이팅된다. 그리고, 상기 기준 트랜지스터(433)는 상기 공통 단자(NCOM)와 예비 노드(NPRE) 사이에 형성되며, 기준 전압(VREF)에 의하여 게이팅된다.
이에 따라, 상기 입력 신호(XIN)가 상기 기준 전압(VREF)보다 높은 전압 레벨일 때, 상기 중간 신호(XMDT)는 예비 노드(NPRE)보다 낮은 전압 레벨로 제어된다. 그리고, 상기 입력 신호(XIN)가 상기 기준 전압(VREF)보다 낮은 전압 레벨일 때, 상기 중간 신호(XMDT)는 예비 노드(NPRE)보다 높은 전압 레벨로 제어된다.
상기 스윙폭 조절 유닛(GMCR)은 제2 전원(VPW2)에 연결되며, 상기 진성 조절 저항 수단(MCRT)과 상기 상보 조절 저항 수단(MCRB)을 포함한다. 도 4의 실시예에서, 상기 제2 전원(VPW2)은 접지 전압(VSS)이다
상기 진성 조절 저항 수단(MCRT)은 상기 중간 신호(MDT)와 상기 제2 전원(VPW2) 사이에 형성되며, 상기 상보 조절 저항 수단(MCRB)은 상기 예비 노드(NPRE)와 상기 제2 전원(VPW2) 사이에 형성된다.
상기 진성 조절 저항 수단(MCRT)은 상기 제2 전원(VPW2)과 상기 진성 중간 신호(XMDT) 사이에서 서로 직렬로 연결되는 복수개의 진성 조절 저항(451)들과 진성 조절 스위치(452)를 포함한다. 그리고, 상기 상보 조절 저항 수단(MCRB)은 상기 제2 전원(VPW2)과 상기 상보 중간 신호(XMDB) 사이에서 서로 직렬로 연결되는 복수개의 상기 상보 조절 저항(453)들과 상기 조절 스위치(454)를 포함한다.
상기 진성 조절 스위치(452)는 상기 저항 제어 신호군(GXCN)에 의하여 적어도 하나의 상기 진성 조절 저항(451)의 양단을 전기적으로 연결하도록 구동된다. 그리고, 상기 상보 조절 스위치(454)는 상기 저항 제어 신호군(GXCN)에 의하여 적어도 하나의 상기 상보 조절 저항(453)의 양단을 전기적으로 연결하도록 구동된다.
그리고, 상기 저항 제어 신호군(GXCN)은 상기 진성 조절 스위치(452) 및 상기 상보 조절 스위치(454)를 제어하는 적어도 하나의 플래그 신호(XFLG)를 가진다.
도 4의 실시예에서는, 상기 저항 제어 신호군(GXCN)은 2개의 플래그 신호(XFLG<1>, XFLG<2>)로 구성된다.
이때, 상기 플래그 신호(XFLG<1>)가 활성화되면, 진성 조절 스위치(452<1>)와 상보 조절 스위치(454<1>)가 턴온되고, 진성 조절 저항(451<1>)의 양단과 상보 조절 저항(453<1>)의 양단은 전기적으로 연결된다.
그리고, 상기 플래그 신호(XFLG<2>)가 활성화되면, 진성 조절 스위치(452<2>)와 상보 조절 스위치(454<2>)가 턴온되고, 진성 조절 저항(451<2>)의 양단과 상보 조절 저항(453<2>)의 양단은 전기적으로 연결된다.
즉, 상기와 같은 구조의 입력 센싱부(400)에서, 활성화되는 플래그 신호(XFLG)의 수에 의하여, 상기 진성 조절 저항 수단(MCRT)과 상기 상보 조절 저항 수단(MCRB)의 저항값이 제어된다.
이때, 상기 중간 신호(XMD)의 스윙폭은 상기 조절 저항군(GMCR)의 저항값에 의존되어 제어된다.
즉, 상기 중간 신호(XMD)의 스윙폭은 활성화되는 플래그 신호(XFLG)의 수에 의존된다.
상기 신호 버퍼링부(500)는 상기 중간 신호(XMD)를 버퍼링하여 상기 버퍼링 신호(XBF)를 발생한다.
상기 신호 버퍼링(500)의 구성 및 작용은 도 3의 진성 버퍼링 유닛(210)과 거의 동일하다. 그러므로, 본 명세서에서는 설명의 간략화를 위하여, 이에 대한 구체적인 기술은 생략된다.
상기 제어 신호 발생부(600)는 입력 주파수 정보(IFFR)에 따른 데이터값을 가지는 상기 저항 제어 신호군(GXCN)을 발생한다. 이때, 상기 입력 주파수 정보(IFFR)는 상기 입력 신호(XIN)의 주파수에 대한 정보이다.
그리고, 상기 제어 신호 발생부(600)의 구성 및 작용은, 도 1의 제어 신호 발생부(300)와 거의 유사하다. 그러므로, 본 명세서에서는 설명의 간략화를 위하여, 이에 대한 구체적인 기술은 생략된다.
상기와 같은 구성의 도 4의 입력 버퍼 회로에서는, 중간 신호(GXMD)의 스윙폭은 상기 조절 저항군(GMCR)의 저항값에 의존되어 제어되며, 상기 조절 저항군(GMCR)의 저항값은 입력 주파수 정보(IFFR)에 따른 데이터값을 가지는 저항 제어 신호군(GXCN)에 의하여 가변된다.
즉, 도 4의 입력 버퍼 회로에서는, 중간 신호(GXMD)의 스윙폭은 입력 신호군(GXIN)의 주파수에 대한 정보인 입력 주파수 정보(IFFR)에 의하여 제어된다.
따라서, 도 4의 입력 버퍼 회로에 의하면, 동작 주파수 밴드의 조절이 용이하다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다.
예를 들어, 본 명세서에서는, 상기 제1 전원은 전원 전압이고 제2 전원은 접지 전압인 실시예들이 도시되고 기술되었다. 하지만, 본 발명의 기술적 사상은 상기 제1 전원은 접지 전압이고 제2 전원은 전압 전압인 경우에도 구현될 수 있음은 당업자에게는 자명하다. 이 경우, 일부 트랜지스터의 극성이 도시된 실시예과 비교하여 반대로 구현됨 또한 당업자에게는 자명하다.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (10)

  1. 입력 신호군을 버퍼링하여 버퍼링 신호군으로 발생하는 입력 버퍼 회로로서, 상기 입력 신호군은 일정한 주파수로 전압 레벨이 변화되는 상기 입력 버퍼 회로에 있어서,
    상기 입력 신호군을 센싱하여 중간 신호군을 발생하며, 저항 제어 신호군의 데이터값에 따라 저항값이 가변되는 조절 저항군을 포함하는 입력 센싱부로서, 상기 중간 신호군의 스윙폭은 상기 조절 저항군의 저항값에 의존되는 상기 입력 센싱부;
    상기 중간 신호군을 버퍼링하여 상기 버퍼링 신호군을 발생하는 신호 버퍼링부; 및
    입력 주파수 정보에 따른 데이터값을 가지는 상기 저항 제어 신호군을 발생하는 제어 신호 발생부로서, 상기 입력 주파수 정보는 상기 입력 신호군의 주파수에 대한 정보인 상기 제어 신호 발생부를 구비하며,
    상기 입력 신호군은
    서로 반대의 위상을 가지는 진성 입력 신호와 상보 입력 신호로 구성되며,
    상기 중간 신호군은
    서로 반대의 위상으로 제어되는 진성 중간 신호와 상보 중간 신호로 구성되며,
    상기 버퍼링 신호군은
    서로 반대의 위상으로 제어되는 진성 버퍼링 신호와 상보 버퍼링 신호로 구성되며,
    상기 조절 저항군은
    진성 조절 저항 수단과 상보 조절 저항 수단으로 구성되고, 상기 진성 조절 저항 수단과 상기 상보 조절 저항 수단의 저항값은 동일하되, 상기 저항 제어 신호군의 데이터값에 의하여 제어되며,
    상기 입력 센싱부는
    공통 단자;
    제1 전원과 상기 공통 단자 사이에 형성되며, 바이어싱 저항을 포함하는 바이어싱 유닛으로서, 상기 제1 전원과 상기 공통 단자 사이의 바이어싱 전류는 상기 바이어싱 저항을 거쳐 흐르는 상기 바이어싱 유닛;
    진성 수신 트랜지스터와 상보 수신 트랜지스터를 포함하는 입력 수신 유닛으로서, 상기 진성 수신 트랜지스터는 상기 공통 단자와 상기 진성 중간 신호 사이에 형성되고, 상기 진성 입력 신호에 의하여 게이팅되며, 상기 상보 수신 트랜지스터는 상기 공통 단자와 상기 상보 중간 신호 사이에 형성되고, 상기 상보 입력 신호에 의하여 게이팅되는 상기 입력 수신 유닛; 및
    제2 전원에 연결되며, 상기 진성 조절 저항 수단과 상기 상보 조절 저항 수단을 포함하는 스윙폭 조절 유닛으로서, 상기 진성 조절 저항 수단은 상기 진성 중간 신호와 상기 제2 전원 사이에 형성되며, 상기 상보 조절 저항 수단은 상기 상보 중간 신호와 상기 제2 전원 사이에 형성되는 상기 스윙폭 조절 유닛을 구비하며,
    상기 진성 조절 저항 수단은
    복수개의 진성 조절 저항들과 진성 조절 스위치를 포함하고,
    상기 복수개의 진성 조절 저항들은
    상기 제2 전원과 상기 진성 중간 신호 사이에서 서로 직렬로 연결되며,
    상기 진성 조절 스위치는
    상기 저항 제어 신호군에 의하여 턴온됨에 따라 적어도 하나의 상기 진성 조절 저항의 양단을 전기적으로 연결하도록 구동되며
    상기 상보 조절 저항 수단은
    복수개의 상보 조절 저항들과 상보 조절 스위치를 포함하고,
    상기 복수개의 상보 조절 저항들은
    상기 제2 전원과 상기 상보 중간 신호 사이에서 서로 직렬로 연결되며,
    상기 상보 조절 스위치는
    상기 저항 제어 신호군에 의하여 턴온됨에 따라 적어도 하나의 상기 상보 조절 저항의 양단을 전기적으로 연결하도록 구동되며,
    상기 진성 중간 신호에서 상기 제2 전원으로의 모든 전류 제공은
    상기 진성 조절 스위치가 턴오프일 때에는 상기 복수개의 진성 조절 저항들로 이루어지는 전류 패스를 통하여 수행되며, 상기 진성 조절 스위치의 턴온일 때에는 양단이 전기적으로 연결되는 상기 적어도 하나의 진성 조절 저항을 제외한 나머지 진성 조절 저항과 상기 진성 조절 스위치로 이루어지는 전류 패스를 통하여 수행되며,
    상기 상보 중간 신호에서 상기 제2 전원으로의 모든 전류 제공은
    상기 상보 조절 스위치가 턴오프일 때에는 상기 복수개의 상보 조절 저항들로 이루어지는 전류 패스를 통하여 수행되며, 상기 상보 조절 스위치의 턴온일 때에는 양단이 전기적으로 연결되는 상기 적어도 하나의 상보 조절 저항을 제외한 나머지 상보 조절 저항과 상기 상보 조절 스위치로 이루어지는 전류 패스를 통하여 수행되는 것을 특징으로 하는 입력 버퍼 회로.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 바이어싱 유닛은
    상기 제1 전원과 상기 공통 단자 사이에 상기 바이어싱 저항과 직렬로 형성되며, 인에이블 신호에 의하여 게이팅되는 인에이블 트랜지스터를 더 구비하는 것을 특징으로 하는 입력 버퍼 회로.
  5. 삭제
  6. 제1항에 있어서,
    상기 제1 전원은
    전원 전압이며,
    상기 제2 전원은
    접지 전압인 것을 특징으로 하는 입력 버퍼 회로.
  7. 제1항에 있어서, 상기 신호 버퍼링부는
    상기 진성 중간 신호의 전압 레벨을 상기 상보 중간 신호의 전압 레벨과 비교 버퍼링하여 상기 진성 버퍼링 신호를 발생하는 진성 버퍼링 유닛으로서, 상기 진성 버퍼링 신호는 상기 진성 중간 신호의 전압 레벨이 상기 상보 중간 신호의 전압 레벨보다 낮음에 응답하여 제1 논리 상태를 가지는 상기 진성 버퍼링 유닛; 및
    상기 상보 중간 신호의 전압 레벨을 상기 진성 중간 신호의 전압 레벨과 비교 버퍼링하여 상기 상보 버퍼링 신호를 발생하는 상보 버퍼링 유닛으로서, 상기 상보 버퍼링 신호는 상기 진성 중간 신호의 전압 레벨이 상기 상보 중간 신호의 전압 레벨보다 낮음에 응답하여 제2 논리 상태를 가지되, 상기 제2 논리 상태는 상기 제1 논리 상태와 상반되는 상기 상보 버퍼링 유닛을 구비하는 것을 특징으로 하는 입력 버퍼 회로.
  8. 제1항에 있어서, 상기 저항 제어 신호군은
    상기 진성 조절 스위치 및 상기 상보 조절 스위치를 제어하는 적어도 하나의 플래그 신호를 가지며,
    상기 제어 신호 발생부는
    상기 입력 주파수 정보에 따라 상기 적어도 하나의 플래그 신호를 활성화시키는 것을 특징으로 하는 입력 버퍼 회로.
  9. 제1항에 있어서, 상기 입력 주파수 정보는
    외부로부터 제공되는 것을 특징으로 하는 입력 버퍼 회로.
  10. 삭제
KR1020220006343A 2022-01-17 2022-01-17 동작 주파수 밴드의 조절이 용이한 입력 버퍼 회로 KR102692791B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220006343A KR102692791B1 (ko) 2022-01-17 2022-01-17 동작 주파수 밴드의 조절이 용이한 입력 버퍼 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220006343A KR102692791B1 (ko) 2022-01-17 2022-01-17 동작 주파수 밴드의 조절이 용이한 입력 버퍼 회로

Publications (2)

Publication Number Publication Date
KR20230110878A KR20230110878A (ko) 2023-07-25
KR102692791B1 true KR102692791B1 (ko) 2024-08-07

Family

ID=87428771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220006343A KR102692791B1 (ko) 2022-01-17 2022-01-17 동작 주파수 밴드의 조절이 용이한 입력 버퍼 회로

Country Status (1)

Country Link
KR (1) KR102692791B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090190385A1 (en) 2007-10-16 2009-07-30 Juhan Kim SRAM including reduced swing amplifiers
US20120146718A1 (en) * 2005-08-26 2012-06-14 Micron Technology, Inc. High performance input receiver circuit for reduced-swing inputs

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621770B1 (ko) * 2004-12-14 2006-09-19 삼성전자주식회사 반도체 메모리 장치 및 그의 구동 및 테스팅 방법
KR101398194B1 (ko) * 2008-01-16 2014-05-26 삼성전자주식회사 넓은 주파수 범위에서 동작하는 버퍼 및 상기 버퍼를포함하는 반도체 장치
KR20100043971A (ko) * 2008-10-21 2010-04-29 삼성전자주식회사 출력신호의 전압 스윙을 조절할 수 있는 출력 회로, 이를 포함하는 반도체 장치, 및 반도체 장치들을 포함하는 통신 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120146718A1 (en) * 2005-08-26 2012-06-14 Micron Technology, Inc. High performance input receiver circuit for reduced-swing inputs
US20090190385A1 (en) 2007-10-16 2009-07-30 Juhan Kim SRAM including reduced swing amplifiers

Also Published As

Publication number Publication date
KR20230110878A (ko) 2023-07-25

Similar Documents

Publication Publication Date Title
US7123055B1 (en) Impedance-matched output driver circuits having coarse and fine tuning control
US6456124B1 (en) Method and apparatus for controlling impedance of an off-chip driver circuit
US7515487B2 (en) Internal reference voltage generating circuit for reducing standby current and semiconductor memory device including the same
US6563337B2 (en) Driver impedance control mechanism
US6459322B1 (en) Level adjustment circuit and data output circuit thereof
US6326821B1 (en) Linearly-controlled resistive element apparatus
US6556038B2 (en) Impedance updating apparatus of termination circuit and impedance updating method thereof
US10943558B2 (en) EDP MIPI DSI combination architecture
EP0718744B1 (en) Adjustable current source
US7948272B2 (en) Input buffer for detecting an input signal
KR100558489B1 (ko) 반도체 장치의 온 다이 터미네이션 회로 및 방법
KR102692791B1 (ko) 동작 주파수 밴드의 조절이 용이한 입력 버퍼 회로
US10447269B1 (en) Level shifter
US20150280712A1 (en) Data output circuit of semiconductor apparatus
US6967501B1 (en) Impedance-matched output driver circuits having enhanced predriver control
KR0147712B1 (ko) 에스램의 저전압 동작용 비트 라인 회로
US9362912B2 (en) Data output circuit of semiconductor apparatus
US5703811A (en) Data output buffer circuit of semiconductor memory device
US5424982A (en) Semiconductor memory device having two different output buffers for one output terminal
KR100432573B1 (ko) 임피던스 조절이 가능한 출력 구동 회로를 갖는 반도체 장치
US8248103B2 (en) Output circuit of semiconductor device
US10211817B2 (en) Low voltage differential signalling device
US20050116735A1 (en) Partial termination voltage current shunting
KR0179810B1 (ko) 메모리의 출력버퍼회로
KR100788344B1 (ko) 전압 검출회로

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right