KR102667824B1 - Circuit board and antenna module - Google Patents

Circuit board and antenna module Download PDF

Info

Publication number
KR102667824B1
KR102667824B1 KR1020190012621A KR20190012621A KR102667824B1 KR 102667824 B1 KR102667824 B1 KR 102667824B1 KR 1020190012621 A KR1020190012621 A KR 1020190012621A KR 20190012621 A KR20190012621 A KR 20190012621A KR 102667824 B1 KR102667824 B1 KR 102667824B1
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
circuit board
insulating
protective
Prior art date
Application number
KR1020190012621A
Other languages
Korean (ko)
Other versions
KR20200095036A (en
Inventor
김병숙
정희영
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020190012621A priority Critical patent/KR102667824B1/en
Publication of KR20200095036A publication Critical patent/KR20200095036A/en
Application granted granted Critical
Publication of KR102667824B1 publication Critical patent/KR102667824B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/12Supports; Mounting means
    • H01Q1/22Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/36Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305Affixing by adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

실시예에 따른 회로기판은, 제 1 절연층; 상기 제 1 절연층의 상면 상에 배치되는 회로 패턴; 상기 제 1 절연층의 상면 상에 배치되는 제 2 절연층; 상기 제 1 절연층의 하면 상에 배치되는 제 1 보호층; 및 상기 제 2 절연층의 상면 상에 배치되는 제 2 보호층을 포함하고, 상기 제 1 절연층의 하면 및 상기 제 2 절연층의 상면에는 접착 부재에 의해 본딩되는 제 1 커넥터 및 제 2 커넥터가 각각 배치되고, 상기 접착 부재의 멜팅 온도는, 상기 제 1, 2 절연층 및 상기 제 1, 2 보호층의 최대 유리전이온도보다 크고, 상기 접착 부재의 멜팅 온도는, 상기 제 1, 2 절연층 및 상기 제 1, 2 보호층의 최저 멜팅온도보다 작다.A circuit board according to an embodiment includes a first insulating layer; a circuit pattern disposed on the upper surface of the first insulating layer; a second insulating layer disposed on an upper surface of the first insulating layer; a first protective layer disposed on the lower surface of the first insulating layer; and a second protective layer disposed on the upper surface of the second insulating layer, wherein a first connector and a second connector are bonded to the lower surface of the first insulating layer and the upper surface of the second insulating layer by an adhesive member. are respectively disposed, the melting temperature of the adhesive member is greater than the maximum glass transition temperature of the first and second insulating layers and the first and second protective layers, and the melting temperature of the adhesive member is greater than the maximum glass transition temperature of the first and second insulating layers. and is smaller than the minimum melting temperature of the first and second protective layers.

Description

회로기판 및 이를 포함하는 안테나 모듈{CIRCUIT BOARD AND ANTENNA MODULE}Circuit board and antenna module including the same {CIRCUIT BOARD AND ANTENNA MODULE}

실시예는 회로기판 및 이를 포함하는 안테나 모듈에 관한 것이다.The embodiment relates to a circuit board and an antenna module including the same.

최근 들어 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G(5th generation) 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. Recently, efforts have been made to develop improved 5G (5th generation) communication systems or pre-5G communication systems to meet the demand for wireless data traffic.

높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역(sub 6기가(6GHz), 28기가 28GHz, 38기가 38GHz 또는 그 이상 주파수)를 사용한다. 이러한 높은 주파수 대역은 파장의 길이로 인하여 mmWave로 불린다.To achieve high data rates, 5G communication systems use ultra-high frequency (mmWave) bands (sub 6 GHz, 28 GHz, 38 GHz or higher frequencies). This high frequency band is called mmWave due to the length of the wavelength.

초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 어레이 안테나(array antenna) 등의 집척화 기술들이 개발되고 있다.In order to alleviate the path loss of radio waves in the ultra-high frequency band and increase the transmission distance of radio waves, integration technologies such as beamforming, massive MIMO, and array antenna are used in the 5G communication system. It is being developed.

이러한 주파수 대역들에서 파장의 수백 개의 활성 안테나로 이루어질 수 있는 점을 고려하면, 안테나 시스템이 상대적으로 커질 수 있다Considering that these frequency bands can consist of hundreds of active antennas of wavelengths, antenna systems can be relatively large.

이것은 활성 안테나 시스템을 이루는 여러 개의 기판들 즉, 안테나 기판, 안테나 급전 기판, 송수신기(transceiver) 기판, 그리고 기저대역(baseband) 기판이 하나의 소형장치(one compactunit)로 집적되어야 한다는 것을 의미한다.This means that several boards that make up an active antenna system, that is, the antenna board, antenna feed board, transceiver board, and baseband board, must be integrated into one compact unit.

한편, 이러한 안테나는 핸드폰 등의 전자 장치에 적용될 수 있으면, 다른 부품들이 차지하는 공간에 의해 적어도 일 영역이 벤딩되어 배치될 수 있다.Meanwhile, if such an antenna can be applied to an electronic device such as a mobile phone, it can be arranged with at least one area bent according to the space occupied by other components.

이러한 안테나 고온에서 지그 등을 이용하여 3d 포밍(forming)에 의해 벤딩시킬 수 있다.At such high temperatures, the antenna can be bent by 3D forming using a jig, etc.

이때, 공정은 안테나를 구성하는 회로기판의 각 층의 유리전이온도 이상의 온도에서 진행되나, 이때, 각 층마다 상이한 물질을 포함하기에 각 층마다 유리전이온도가 상이하여 적절한 공정 온도를 선택하기 어렵고, 유리전이온도의 차이에 의해 벤딩시 뒤틀림이 발생할 수 있는 문제점이 있다.At this time, the process is carried out at a temperature above the glass transition temperature of each layer of the circuit board that makes up the antenna, but since each layer contains different materials, the glass transition temperature is different for each layer, making it difficult to select an appropriate process temperature. , there is a problem that distortion may occur during bending due to differences in glass transition temperature.

또한, 벤딩 후 불균일한 표면 상에 커넥터를 실장함에 따라 커넥터를 실장하는 공정 중 불량이 발생하는 문제점이 있다.Additionally, as the connector is mounted on an uneven surface after bending, there is a problem that defects occur during the connector mounting process.

따라서, 상기와 같은 문제점을 해결할 수 있는 새로운 구조의 회로기판이 요구된다.Therefore, a circuit board with a new structure that can solve the above problems is required.

실시예는 용이하게 벤딩시킬 수 있고, 커넥터 실장 효율을 향상시킬 수 있는 회로기판 및 이를 포함하는 안테나 모듈을 제공하고자 한다.The embodiment seeks to provide a circuit board that can be easily bent and improve connector mounting efficiency and an antenna module including the same.

실시예에 따른 회로기판은, 제 1 절연층; 상기 제 1 절연층의 상면 상에 배치되는 회로 패턴; 상기 제 1 절연층의 상면 상에 배치되는 제 2 절연층; 상기 제 1 절연층의 하면 상에 배치되는 제 1 보호층; 및 상기 제 2 절연층의 상면 상에 배치되는 제 2 보호층을 포함하고, 상기 제 1 절연층의 하면 및 상기 제 2 절연층의 상면에는 접착 부재에 의해 본딩되는 제 1 커넥터 및 제 2 커넥터가 각각 배치되고, 상기 접착 부재의 멜팅 온도는, 상기 제 1, 2 절연층 및 상기 제 1, 2 보호층의 최대 유리전이온도보다 크고, 상기 접착 부재의 멜팅 온도는, 상기 제 1, 2 절연층 및 상기 제 1, 2 보호층의 최저 멜팅온도보다 작다.A circuit board according to an embodiment includes a first insulating layer; a circuit pattern disposed on the upper surface of the first insulating layer; a second insulating layer disposed on an upper surface of the first insulating layer; a first protective layer disposed on the lower surface of the first insulating layer; and a second protective layer disposed on the upper surface of the second insulating layer, wherein a first connector and a second connector are bonded to the lower surface of the first insulating layer and the upper surface of the second insulating layer by an adhesive member. are respectively disposed, the melting temperature of the adhesive member is greater than the maximum glass transition temperature of the first and second insulating layers and the first and second protective layers, and the melting temperature of the adhesive member is greater than the maximum glass transition temperature of the first and second insulating layers. and is smaller than the minimum melting temperature of the first and second protective layers.

다른 실시예에 따른 회로기판은, 제 1 절연층; 상기 제 1 절연층의 상면 상에 배치되는 회로 패턴; 상기 제 1 절연층 상면 상에 배치되는 접착층; 상기 접착층의 상면 상에 배치되는 제 2 절연층; 상기 제 1 절연층의 하면 상에 배치되는 제 1 보호층; 및 상기 제 2 절연층의 상면 상에 배치되는 제 2 보호층을 포함하고, 상기 제 1 절연층의 하면 및 상기 제 2 절연층의 상면에는 접착 부재에 의해 본딩되는 제 1 커넥터 및 제 2 커넥터가 각각 배치되고, 상기 접착 부재의 멜팅 온도는, 상기 제 1, 2 절연층, 상기 제 1, 2 보호층 및 상기 접착층의 최대 유리전이온도보다 크고, 상기 접착 부재의 멜팅 온도는, 상기 제 1, 2 절연층, 상기 제 1, 2 보호층 및 상기 접착층의 최저 멜팅온도보다 작다.A circuit board according to another embodiment includes a first insulating layer; a circuit pattern disposed on the upper surface of the first insulating layer; an adhesive layer disposed on the upper surface of the first insulating layer; a second insulating layer disposed on the upper surface of the adhesive layer; a first protective layer disposed on the lower surface of the first insulating layer; and a second protective layer disposed on the upper surface of the second insulating layer, wherein a first connector and a second connector are bonded to the lower surface of the first insulating layer and the upper surface of the second insulating layer by an adhesive member. are respectively disposed, the melting temperature of the adhesive member is greater than the maximum glass transition temperature of the first and second insulating layers, the first and second protective layers, and the adhesive layer, and the melting temperature of the adhesive member is: 2 is smaller than the minimum melting temperature of the insulating layer, the first and second protective layers, and the adhesive layer.

실시예에 따른 회로기판은 회로기판을 구성하는 절연층, 보호층 및 접착층의 유리전이온도, 멜팅온도 및 각층의 두께를 제어할 수 있다. 이에 따라, 절연층, 보호층 및 접착층의 유리전이온도를 접착 부재가 용융되는 접착 부재의 멜팅 온도보다 작고, 절연층, 보호층 및 접착층의 멜팅온도를 접착 부재가 용융되는 접착 부재의 멜팅 온도보다 크게 하여 회로기판의 열성형과 함께 상기 접착 부재를 이용한 커넥터의 접착 즉, 실장을 동일 공정에 의해 진행할 수 있다.The circuit board according to the embodiment can control the glass transition temperature, melting temperature, and thickness of each layer of the insulating layer, protective layer, and adhesive layer that constitute the circuit board. Accordingly, the glass transition temperature of the insulating layer, protective layer, and adhesive layer is lower than the melting temperature of the adhesive member at which the adhesive member melts, and the melting temperature of the insulating layer, protective layer, and adhesive layer is lower than the melting temperature of the adhesive member at which the adhesive member melts. In a larger scale, the thermoforming of the circuit board and the bonding, that is, mounting, of the connector using the adhesive member can be performed through the same process.

따라서, 2개의 공정을 하나의 공정으로 진행할 수 있으므로, 공정 효율을 향상시킬 수 있고, 커넥터를 회로기판의 벤딩과 동시에 실장할 수 있으므로, 벤딩 후 불안정한 회로기판 상에 별도로 실장하는 것에 비해 커넥터를 안정적으로 실장할 수 있다.Therefore, since two processes can be performed in one process, process efficiency can be improved, and the connector can be mounted simultaneously with bending of the circuit board, making the connector more stable than mounting it separately on an unstable circuit board after bending. It can be implemented with .

도 1은 실시예에 따른 회로기판이 적용되는 이동식 단말기를 도시한 도면이다.
도 2는 실시예에 따른 회로 기판의 적층구조를 설명하기 위한 단면도를 도시한 도면이다.
도 3은 실시예에 따른 회로 기판의 하부 절연층 하면의 상면도를 도시한 도면이다.
도 4는 실시예에 따른 회로 기판의 상부 절연층 상면의 상면도를 도시한 도면이다.
도 5는 실시예에 따른 회로기판의 하부 절연층 상면의 상면도를 도시한 도면이다.
도 6은 도 3 및 도 4의 A-A’영역을 절단한 단면도를 도시한 도면이다.
도 7은 도 3 및 도 4의 B-B’영역을 절단한 단면도를 도시한 도면이다.
도 8은 실시예에 따른 회로기판이 벤딩되는 것을 설명하기 위한 단면도이다.
도 9는 다른 실시예에 따른 회로 기판의 적층구조를 설명하기 위한 단면도를 도시한 도면이다.
도 10은 다른 실시예에 따른 회로기판이 벤딩되는 것을 설명하기 위한 단면도이다.
1 is a diagram illustrating a mobile terminal to which a circuit board according to an embodiment is applied.
Figure 2 is a cross-sectional view for explaining the stacked structure of a circuit board according to an embodiment.
Figure 3 is a top view of the lower insulating layer of a circuit board according to an embodiment.
FIG. 4 is a top view of the upper surface of the upper insulating layer of a circuit board according to an embodiment.
FIG. 5 is a top view of the upper surface of the lower insulating layer of a circuit board according to an embodiment.
FIG. 6 is a cross-sectional view taken along area A-A' of FIGS. 3 and 4.
FIG. 7 is a cross-sectional view taken along area B-B' of FIGS. 3 and 4.
Figure 8 is a cross-sectional view for explaining bending of a circuit board according to an embodiment.
FIG. 9 is a cross-sectional view illustrating a stacked structure of a circuit board according to another embodiment.
Figure 10 is a cross-sectional view illustrating bending of a circuit board according to another embodiment.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the attached drawings. However, the technical idea of the present invention is not limited to some of the described embodiments, but may be implemented in various different forms, and as long as it is within the scope of the technical idea of the present invention, one or more of the components may be optionally used between the embodiments. It can be used by combining and replacing.

또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다. In addition, terms (including technical and scientific terms) used in the embodiments of the present invention, unless explicitly specifically defined and described, are generally understood by those skilled in the art to which the present invention pertains. It can be interpreted as meaning, and the meaning of commonly used terms, such as terms defined in a dictionary, can be interpreted by considering the contextual meaning of the related technology.

또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “A 및(와) B, C중 적어도 하나(또는 한개이상)”로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나이상을 포함 할 수 있다. Additionally, the terms used in the embodiments of the present invention are for describing the embodiments and are not intended to limit the present invention. In this specification, the singular may also include the plural unless specifically stated in the phrase, and when described as “at least one (or more than one) of A, B, and C,” it can be combined with A, B, and C. It can contain one or more of all possible combinations.

또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다. Additionally, when describing the components of an embodiment of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are only used to distinguish the component from other components, and are not limited to the essence, order, or order of the component.

그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속'되는 경우도 포함할 수 있다. And, when a component is described as being 'connected', 'coupled' or 'connected' to another component, the component is not only directly connected, coupled or connected to the other component, but also is connected to the other component. It may also include cases where other components are 'connected', 'coupled', or 'connected' by another component between them.

또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. Additionally, when described as being formed or disposed "on top or bottom" of each component, top or bottom refers not only to cases where two components are in direct contact with each other, but also to one This also includes cases where another component described above is formed or placed between two components.

또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.Additionally, when expressed as “up (above) or down (down),” it can include not only the upward direction but also the downward direction based on one component.

이하, 도면들을 참조하여, 실시예에 따른 회로기판을 설명한다.Hereinafter, a circuit board according to an embodiment will be described with reference to the drawings.

도 1은 실시예에 따른 회로기판이 적용되는 이동식 단말기를 도시한 도면이다.1 is a diagram illustrating a mobile terminal to which a circuit board according to an embodiment is applied.

도 1을 참조하면, 상기 이동식 단말기는 메인 안테나(2100), 서브 안테나(2200), 배터리(3000) 및 메인보드 기판(4000)을 포함할 수 있다.Referring to FIG. 1, the mobile terminal may include a main antenna 2100, a sub-antenna 2200, a battery 3000, and a main board 4000.

상기 회로기판(1000)은 상기 메인 안테나(2100) 및 상기 서브 안테나(2200)와 연결될 수 있다.The circuit board 1000 may be connected to the main antenna 2100 and the sub antenna 2200.

상기 메인 안테나(2100) 및 상기 서브 안테나(2200)는 안테나 역할을 하는 칩이 실장되는 각각의 회로기판을 포함할 수 있다.The main antenna 2100 and the sub-antenna 2200 may include respective circuit boards on which chips serving as antennas are mounted.

실시예에 따른 회로기판(1000)을 통해 상기 메인 안테나(2100)는 상기 메인보드(4000)와 연결되고, 상기 서브 안테나(2200)는 상기 메인보드(4000)와 연결될 수 있다. 즉, 실시예에 따른 회로기판(1000)은 상기 메인 안테나(2100) 및 상기 서브 안테나(2200)를 상기 메인보드(4000)와 연결하는 배선일 수 있다.The main antenna 2100 may be connected to the main board 4000 and the sub-antenna 2200 may be connected to the main board 4000 through the circuit board 1000 according to the embodiment. That is, the circuit board 1000 according to the embodiment may be a wire connecting the main antenna 2100 and the sub-antenna 2200 with the main board 4000.

이를 위해, 상기 회로기판(1000)은 플렉서블할 수 있다. 즉, 상기 회로기판(1000)은 플렉서블 인쇄회로기판(FPCB)일 수 있다.For this purpose, the circuit board 1000 may be flexible. That is, the circuit board 1000 may be a flexible printed circuit board (FPCB).

상기 회로기판(1000)의 일단 및 타단에는 커넥터(1100)가 형성될 수 있다. 상기 커넥터(1100)를 통해 상기 회로기판(1000)은 각각 상기 메인 안테나(2100), 상기 서브 안테나(2200) 및 상기 메인보드(4000)와 연결될 수 있다.Connectors 1100 may be formed on one end and the other end of the circuit board 1000. The circuit board 1000 can be connected to the main antenna 2100, the sub-antenna 2200, and the main board 4000, respectively, through the connector 1100.

자세하게, 상기 커넥터(1100)를 통해 이하에서 설명하는 상기 회로기판의 회로 패턴의 회로 패턴과 상기 메인 안테나(2100), 상기 서브 안테나(2200) 및 상기 메인보드(4000)와 각각 연결되어, 상기 메인 안테나(2100), 상기 서브 안테나(2200) 및 상기 메인보드(4000)는 전기적으로 연결될 수 있다.In detail, the circuit pattern of the circuit board described below is connected to the main antenna 2100, the sub-antenna 2200, and the main board 4000 through the connector 1100, respectively. The antenna 2100, the sub-antenna 2200, and the main board 4000 may be electrically connected.

한편, 실시예에 따른 회로기판(1000)은 상기 메인 안테나(2100), 상기 서브 안테나(2200)와 일체로 형성될 수 있다. 즉, 상기 메인 안테나(2100), 상기 서브 안테나(2200)의 회로기판과 실시예에 따른 회로기판(1000)은 일체로 형성될 수 있다. 즉, 실시예에 따른 회로기판(1000)은 상기 메인 안테나(2100), 상기 서브 안테나(2200)의 회로기판에서 연장되는 연장부일 수 있다.Meanwhile, the circuit board 1000 according to the embodiment may be formed integrally with the main antenna 2100 and the sub-antenna 2200. That is, the circuit boards of the main antenna 2100 and the sub-antenna 2200 and the circuit board 1000 according to the embodiment may be formed as one body. That is, the circuit board 1000 according to the embodiment may be an extension part extending from the circuit boards of the main antenna 2100 and the sub antenna 2200.

즉, 이하에서 설명하는 실시예는 배선 역할의 회로기판(1000) 및 상기 회로기판(1000)을 포함하고, 상기 회로기판과 상기 메인 안테나(2100) 및 상기 서브 안테나(2200)의 회로기판이 일체로 형성되는 일체형 안테나 모듈에 대한 것이다.That is, the embodiment described below includes a circuit board 1000 serving as wiring, and the circuit board and the circuit boards of the main antenna 2100 and the sub antenna 2200 are integrated. It is about an integrated antenna module formed by.

도 2 내지 도 8을 참조하면, 실시예에 따른 회로기판(1000)은 절연층, 회로 패턴, 그라운드 패턴, 커넥터 및 보호층을 포함할 수 있다.Referring to FIGS. 2 to 8 , the circuit board 1000 according to the embodiment may include an insulating layer, a circuit pattern, a ground pattern, a connector, and a protective layer.

상기 절연층은 제 1 절연층(110) 및 제 2 절연층(120)을 포함할 수 있다.The insulating layer may include a first insulating layer 110 and a second insulating layer 120.

상기 제 1 절연층(110) 및 상기 제 2 절연층(120)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 기판으로, 절연층의 표면에 회로 패턴(200)을 형성할 수 있는 절연 재료로 만들어진 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.The first insulating layer 110 and the second insulating layer 120 are substrates on which electric circuits that can change wiring are formed, and are made of an insulating material that can form a circuit pattern 200 on the surface of the insulating layer. It can include all manufactured prints, wiring boards, and insulating boards.

상기 제 1 절연층(110) 및 상기 제 2 절연층(120)은 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 제 1 절연층(110) 및 상기 제 2 절연층(120)은 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 절연층은 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.The first insulating layer 110 and the second insulating layer 120 may be rigid or flexible. For example, the first insulating layer 110 and the second insulating layer 120 may include glass or plastic. In detail, the insulating layer includes chemically strengthened/semi-strengthened glass such as soda lime glass or aluminosilicate glass, or polyimide (PI), polyethylene terephthalate (PET), or propylene. It may contain reinforced or soft plastics such as propylene glycol (PPG), polycarbonate (PC), or sapphire.

또한, 상기 제 1 절연층(110) 및 상기 제 2 절연층(120)은 광등방성 필름을 포함할 수 있다. 일례로, 상기 제 1 절연층(110) 및 상기 제 2 절연층(120)은 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.Additionally, the first insulating layer 110 and the second insulating layer 120 may include an optically isotropic film. For example, the first insulating layer 110 and the second insulating layer 120 are made of COC (Cyclic Olefin Copolymer), COP (Cyclic Olefin Polymer), wide isotropic polycarbonate (polycarbonate, PC), or wide isotropic polymethyl methane. It may include crylate (PMMA), etc.

또한, 상기 제 1 절연층(110) 및 상기 제 2 절연층(120)은 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 절연층은 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 제 1 절연층(110) 및 상기 제 2 절연층(120)의 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.Additionally, the first insulating layer 110 and the second insulating layer 120 may have a partially curved surface and be curved. That is, the insulating layer can be bent while partially having a flat surface and partially having a curved surface. In detail, the ends of the first insulating layer 110 and the second insulating layer 120 may have a curved surface and may be curved, or may have a surface including random curvature and may be curved or bent.

또한, 상기 제 1 절연층(110) 및 상기 제 2 절연층(120)은 유연한 특성을 가지는 플렉서블(flexible) 기판일 수 있다. 또한, 상기 제 1 절연층(110) 및 상기 제 2 절연층(120)은 커브드(curved) 또는 벤디드(bended) 기판일 수 있다. 이때, 절연층은, 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다. 또한, 전기 부품을 탑재하고 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.Additionally, the first insulating layer 110 and the second insulating layer 120 may be flexible substrates with flexible characteristics. Additionally, the first insulating layer 110 and the second insulating layer 120 may be curved or bent substrates. At this time, the insulating layer represents the electrical wiring connecting the circuit components based on the circuit design with a wiring diagram, and can reproduce the electrical conductor on the insulating material. In addition, it is possible to mount electrical components and form wiring that connects them in a circuit, and to mechanically fix components other than the electrical connection function of the components.

또한, 상기 제 1 절연층(110) 및 상기 제 2 절연층(120)은 저유전 물질을 포함할 수 있다. 예를 들어, 상기 절연층은 액정고분자물질(liquid crystal polymer) 또는 불소계 수지를 포함할 수 있다.Additionally, the first insulating layer 110 and the second insulating layer 120 may include a low dielectric material. For example, the insulating layer may include liquid crystal polymer or fluorine-based resin.

상기 제 1 절연층(110) 및 상기 제 2 절연층(120)이 액정고분자물질(liquid crystal polymer) 또는 불소계 수지 등의 저유전 물질을 포함함에 따라, 소재의 유전율에 따른 신호의 손실을 감소시킬 수 있어, 회로기판이 고주파 신호를 전달하는 목적으로 사용될 때, 유전율 감소에 의해 회로기판의 신호 전달 특성을 향상시킬 수 있다.As the first insulating layer 110 and the second insulating layer 120 contain a low dielectric material such as liquid crystal polymer or fluorine resin, signal loss according to the dielectric constant of the material can be reduced. Therefore, when the circuit board is used for the purpose of transmitting high-frequency signals, the signal transmission characteristics of the circuit board can be improved by reducing the dielectric constant.

한편, 상기 제 1 절연층(110) 및 상기 제 2 절연층(120)의 두께는 약 12㎛ 내지 약 75㎛일 수 있다. 자세하게, 상기 절연층의 두께는 약 12㎛ 내지 25㎛일 수 있다.Meanwhile, the first insulating layer 110 and the second insulating layer 120 may have a thickness of about 12 μm to about 75 μm. In detail, the thickness of the insulating layer may be about 12㎛ to 25㎛.

상기 제 1 절연층(110) 및 상기 제 1 절연층(120)의 두께는 이하에서 설명하는 회로기판의 벤딩을 위해 고려된 두께이다.The thickness of the first insulating layer 110 and the first insulating layer 120 is a thickness considered for bending of the circuit board described below.

상기 회로 패턴은 절연층 상에 배치될 수 있다. 자세하게, 도 2 및 도 5를 참조하면, 상기 회로 패턴(200)은 상기 하부 절연층(110) 상에 배치될 수 있다.The circuit pattern may be disposed on an insulating layer. In detail, referring to FIGS. 2 and 5 , the circuit pattern 200 may be disposed on the lower insulating layer 110 .

도면에서는, 상기 제 1 절연층(110) 상에 상기 회로 패턴(200)이 배치되고, 상기 회로 패턴(200)이 배치된 상기 제 1 절연층(110) 상에 상기 제 2 절연층(120)이 배치되는 것을 도시하였으나, 실시예는 이에 제한되지 않고, 상기 절연층은 순차적으로 적층되는 복수의 절연층들을 포함하고, 상기 회로 패턴은 상기 복수의 절연층들 상에 각각 배치되는 복수의 다층 회로 패턴을 포함할 수도 있다.In the drawing, the circuit pattern 200 is disposed on the first insulating layer 110, and the second insulating layer 120 is disposed on the first insulating layer 110 on which the circuit pattern 200 is disposed. Although this arrangement is shown, the embodiment is not limited thereto, and the insulating layer includes a plurality of insulating layers sequentially stacked, and the circuit pattern includes a plurality of multilayer circuits respectively disposed on the plurality of insulating layers. It may also contain patterns.

이하에서는, 상기 제 1 절연층(110) 상에 상기 회로 패턴(200)이 배치되고, 상기 회로 패턴(200) 상에 상기 제 2 절연층(120)이 배치되는 실시예를 중심으로 설명한다.Hereinafter, the description will focus on an embodiment in which the circuit pattern 200 is disposed on the first insulating layer 110 and the second insulating layer 120 is disposed on the circuit pattern 200.

도 5를 참조하면, 상기 회로 패턴(200)은 전송 패턴(210) 및 더미 패턴(220)을 포함할 수 있다. 상기 전송 패턴(210)은 전기적 신호를 전달하는 전송 배선일 수 있고, 상기 더미 패턴(220)은 이하에서 설명하는 상부 그라운드 패턴 및 하부 그라운드 패턴을 전기적으로 연결하는 연결 배선일 수 있다.Referring to FIG. 5 , the circuit pattern 200 may include a transmission pattern 210 and a dummy pattern 220. The transmission pattern 210 may be a transmission wire that transmits an electrical signal, and the dummy pattern 220 may be a connection wire that electrically connects the upper ground pattern and the lower ground pattern described below.

상기 회로 패턴(200)은 전기 전도성이 높은 금속물질로 형성될 수 있다. 이를 위해, 상기 회로 패턴(200)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한 상기 회로 패턴(200)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 회로 패턴(200)은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다. The circuit pattern 200 may be formed of a metal material with high electrical conductivity. To this end, the circuit pattern 200 includes at least one selected from gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper (Cu), and zinc (Zn). It may be formed of a metallic material. In addition, the circuit pattern 200 is made of at least one material selected from gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper (Cu), and zinc (Zn), which has excellent bonding strength. It may be formed from a paste containing one metal material or a solder paste. Preferably, the circuit pattern 200 may be formed of copper (Cu), which has high electrical conductivity and is relatively inexpensive.

상기 회로 패턴(200)은 통상적인 회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.The circuit pattern 200 can be manufactured using typical circuit board manufacturing processes such as the additive process, subtractive process, MSAP (Modified Semi Additive Process), and SAP (Semi Additive Process) methods. And detailed description is omitted here.

한편, 상기 절연층에는 적어도 하나의 비아(V)가 형성된다. 자세하게, 상기 비아(V)는 상기 제 1 절연층(110) 및 상기 제 2 절연층(120) 중 적어도 하나의 절연층을 관통하며 형성된다. 상기 비아(V)는 상기 복수의 절연층들 중 어느 하나의 절연층만을 관통할 수 있으며, 이와는 다르게 상기 복수의 절연층들 중 적어도 2개의 절연층을 공통으로 관통하며 형성될 수도 있다. 이에 따라, 상기 비아(V)는 서로 다른 절연층의 표면에 배치되어 있는 회로 패턴 및/또는 그라운드 패턴을 상호 전기적으로 연결한다.Meanwhile, at least one via (V) is formed in the insulating layer. In detail, the via V is formed penetrating at least one of the first insulating layer 110 and the second insulating layer 120. The via V may penetrate only one of the plurality of insulating layers. Alternatively, the via V may be formed to commonly penetrate at least two insulating layers among the plurality of insulating layers. Accordingly, the via (V) electrically connects circuit patterns and/or ground patterns disposed on the surfaces of different insulating layers.

상기 비아(V)는 상기 복수의 절연층들 중 적어도 하나의 절연층을 관통하는 관통 홀 내부를 전도성 물질(CM)로 충진하여 형성할 수 있다.The via (V) may be formed by filling the inside of a through hole penetrating at least one of the plurality of insulating layers with a conductive material (CM).

상기 관통 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 관통 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 절연층(100)을 개방할 수 있다.The through hole may be formed by any one of mechanical, laser, and chemical processing. If the through hole is formed by machining, methods such as milling, drilling, and routing can be used. If the through hole is formed by laser processing, UV or CO 2 laser methods can be used. When formed through chemical processing, the insulating layer 100 can be opened using chemicals containing aminosilanes, ketones, etc.

한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다. On the other hand, the laser processing is a cutting method that takes the desired shape by concentrating optical energy on the surface to melt and evaporate part of the material. Complex shapes can be easily processed using a computer program, and other methods include cutting. Even difficult composite materials can be processed.

또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005㎜까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.In addition, processing using the laser has the advantage that the cutting diameter is possible up to a minimum of 0.005 mm and the thickness range that can be processed is wide.

상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.As the laser processing drill, it is preferable to use a YAG (Yttrium Aluminum Garnet) laser, a CO 2 laser, or an ultraviolet (UV) laser. The YAG laser is a laser that can process both the copper foil layer and the insulating layer, and the CO 2 laser is a laser that can only process the insulating layer.

상기 관통 홀이 형성되면, 상기 관통 홀 내부를 전도성 물질로 충진하여 상기 비아(V)를 형성한다. 상기 비아(V)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.Once the through hole is formed, the inside of the through hole is filled with a conductive material to form the via (V). The metal material forming the via (V) may be any material selected from copper (Cu), silver (Ag), tin (Sn), gold (Au), nickel (Ni), and palladium (Pd). , the conductive material filling may use any one or a combination of electroless plating, electrolytic plating, screen printing, sputtering, evaporation, ink jetting, and dispensing.

한편, 상기 회로 패턴(200)의 두께는 약 10㎛ 내지 약 20㎛일 수 있다. 자세하게, 상기 회로 패턴(200)의 두께는 약 11㎛ 내지 15㎛일 수 있다.Meanwhile, the thickness of the circuit pattern 200 may be about 10 μm to about 20 μm. In detail, the thickness of the circuit pattern 200 may be about 11㎛ to 15㎛.

상기 회로 패턴(200)의 두께는 이하에서 설명하는 회로기판의 벤딩을 위해 고려된 두께이다.The thickness of the circuit pattern 200 is a thickness taken into consideration for bending of the circuit board, which will be described below.

상기 그라운드 패턴은 상기 절연층의 상부 및 하부에 배치될 수 있다. 자세하게, 도 2 내지 도 4를 참조하면, 상기 그라운드 패턴은 상기 제 1 절연층(110)의 하부 상에 배치되는 제 1 그라운드 패턴(310) 및 상기 제 2 절연층(120)의 상부 상에 배치되는 제 2 그라운드 패턴(320)을 포함할 수 있다.The ground pattern may be disposed on top and bottom of the insulating layer. In detail, referring to FIGS. 2 to 4, the ground pattern is disposed on the first ground pattern 310 disposed on the lower portion of the first insulating layer 110 and the upper portion of the second insulating layer 120. It may include a second ground pattern 320.

상기 그라운드 패턴의 두께는 약 20㎛ 내지 약 30㎛일 수 있다. 자세하게, 상기 그라운드 패턴의 두께는 약 23㎛ 내지 29㎛일 수 있다.The thickness of the ground pattern may be about 20㎛ to about 30㎛. In detail, the thickness of the ground pattern may be about 23㎛ to 29㎛.

상기 그라운드 패턴의 두께는 이하에서 설명하는 회로 패턴의 벤딩을 위해 고려된 두께이다.The thickness of the ground pattern is a thickness considered for bending of the circuit pattern described below.

상기 제 1 그라운드 패턴(310) 및 상기 제 2 그라운드 패턴(320)은 앞서 설명한 상기 회로 패턴과 동일 또는 유사한 물질을 포함할 수 있다. 또한, 상기 제 1 그라운드 패턴(310) 및 상기 제 2 그라운드 패턴(320)은 상기 회로 패턴과 동일 또는 유사한 공정에 의해 형성될 수 있다.The first ground pattern 310 and the second ground pattern 320 may include the same or similar material as the circuit pattern described above. Additionally, the first ground pattern 310 and the second ground pattern 320 may be formed through the same or similar process as the circuit pattern.

상기 커넥터(1100)는 상기 절연층의 상부 및 하부에 배치될 수 있다. 자세하게, 도 2 내지 도 6을 참조하면, 상기 커넥터(1100)는 상기 제 1 절연층(110)의 하부 상에 배치되는 제 1 커넥터(1110) 및 상기 제 2 절연층(120)의 상부 상에 배치되는 제 2 커넥터(1120)를 포함할 수 있다.The connector 1100 may be disposed above and below the insulating layer. In detail, referring to FIGS. 2 to 6, the connector 1100 has a first connector 1110 disposed on the lower portion of the first insulating layer 110 and an upper portion of the second insulating layer 120. It may include a second connector 1120 disposed.

상기 제 1 커넥터(1110) 및 상기 제 2 커넥터(1120)는 각각 상기 제 1 절연층(110)의 하부 상에 및 상기 제 2 절연층(120)의 상부 상에 배치되는 패드부와 연결될 수 있다.The first connector 1110 and the second connector 1120 may be connected to pad portions disposed on the lower part of the first insulating layer 110 and the upper part of the second insulating layer 120, respectively. .

자세하게, 상기 제 1 절연층(110)의 하부 상에는 제 1 패드부(351)가 배치되고, 상기 제 1 커넥터(1110)는 상기 제 1 패드부(351) 상에 배치되어 상기 하부 커넥터(1110)의 제 1 단자부(1110a)와 연결될 수 있다. 또한, 상기 제 2 절연층(120)의 상부 상에는 제 2 패드부(352)가 배치되고, 상기 제 2 커넥터(1120)는 상기 제 2 패드부(352) 상에 배치되어 제 2 커넥터(1120)의 제 1 단자부(1120a)와 연결될 수 있다.In detail, a first pad portion 351 is disposed on the lower part of the first insulating layer 110, and the first connector 1110 is disposed on the first pad portion 351 to form the lower connector 1110. It may be connected to the first terminal portion 1110a. In addition, a second pad portion 352 is disposed on the top of the second insulating layer 120, and the second connector 1120 is disposed on the second pad portion 352 to form a second connector 1120. It may be connected to the first terminal portion 1120a.

또한, 상기 제 1 커넥터(1110)는 상기 제 1 그라운드 패턴(310)과 연결되는 제 2 단자부(1110b)에 의해 상기 제 1 그라운드 패턴(310)과 연결되고, 상기 제 2 커넥터(1120)는 상기 제 2 그라운드 패턴(320)과 연결되는 제 2 단자부(1120b)에 의해 상기 제 2 그라운드 패턴(310)과 연결될 수 있다.In addition, the first connector 1110 is connected to the first ground pattern 310 by a second terminal portion 1110b connected to the first ground pattern 310, and the second connector 1120 is connected to the first ground pattern 310. It may be connected to the second ground pattern 310 by a second terminal portion 1120b connected to the second ground pattern 320.

즉, 상기 패드부들과 상기 그라운드 패턴들은 서로 절연되면서 상기 제 1 및 제 2 커넥터는 상기 패드부 및 상기 그라운드 패턴들과 연결될 수 있다.That is, the first and second connectors may be connected to the pad portion and the ground patterns while being insulated from each other.

상기 제 1 패드부(351) 및 상기 제 2 패드부(352)는 앞서 설명한 상기 그라운드 패턴과 동일 또는 유사한 물질을 포함할 수 있다. 자세하게, 상기 제 1 패드부(351) 및 상기 제 2 패드부(352)는 상기 그라운드 패턴과 동시에 형성될 수 있다. 즉, 상기 제 1 패드부(351)는 상기 제 1 그라운드 패턴을 패터닝할 때, 패드부 영역의 그라운드 패턴을 함께 패터닝함으로써 형성될 수 있고, 상기 제 2 패드부(352)는 상기 제 2 그라운드 패턴을 패터닝할 때, 패드부 영역의 그라운드 패턴을 함께 패터닝함으로써 형성될 수 있다.The first pad portion 351 and the second pad portion 352 may include the same or similar material as the ground pattern described above. In detail, the first pad portion 351 and the second pad portion 352 may be formed simultaneously with the ground pattern. That is, the first pad portion 351 may be formed by patterning the ground pattern of the pad region together when patterning the first ground pattern, and the second pad portion 352 may be formed by patterning the second ground pattern. When patterning, it can be formed by patterning the ground pattern of the pad area together.

상기 제 1 커넥터(1110)와 상기 제 2 커넥터(1120)는 앞서 설명한 상기 비아를 통해 연결될 수 있다.The first connector 1110 and the second connector 1120 may be connected through the via described above.

자세하게, 도 6을 참조하면, 상기 제 1 커넥터(1110) 즉, 상기 제 1 패드부(351)와 대응되는 영역의 상기 제 1 절연층(110) 영역에는 상기 제 1 절연층(110)을 관통하는 비아(V)가 형성되고, 상기 비아(V) 및 상기 비아(V) 내부에 충진된 전도성 물질(CM)에 의해 상기 제 1 패드부(351)와 상기 회로 패턴의 전송 패턴(210)이 연결될 수 있다.In detail, referring to FIG. 6, the first connector 1110, that is, the area of the first insulating layer 110 corresponding to the first pad portion 351, penetrates the first insulating layer 110. A via (V) is formed, and the first pad portion 351 and the transmission pattern 210 of the circuit pattern are formed by the via (V) and the conductive material (CM) filled inside the via (V). can be connected

또한, 상기 제 2 커넥터(1120) 즉, 상기 제 2 패드부(352)와 대응되는 영역의 상기 제 2 절연층(121) 영역에는 상기 제 2 절연층(120)을 관통하는 비아(V)가 형성되고, 상기 비아(V) 및 상기 비아(V) 내부에 충진된 전도성 물질(CM)에 의해 상기 제 2 패드부(352)와 상기 회로 패턴의 상기 전송 패턴(210)이 연결될 수 있다.In addition, the second connector 1120, that is, the area of the second insulating layer 121 corresponding to the second pad portion 352, has a via (V) penetrating the second insulating layer 120. The second pad portion 352 and the transmission pattern 210 of the circuit pattern may be connected by the via (V) and the conductive material (CM) filled inside the via (V).

이에 따라, 상기 제 1 커넥터(1110) 및 상기 제 2 커넥터(1120)는 상기 비아 및 전도성 물질을 통해 동일한 전송 패턴과 연결됨으로써, 서로 전기적으로 연결될 수 있다.Accordingly, the first connector 1110 and the second connector 1120 can be electrically connected to each other by being connected to the same transmission pattern through the via and the conductive material.

또한, 상기 제 1 그라운드 패턴(310) 및 상기 제 2 그라운드 패턴(320)은 앞서 설명한 상기 비아를 통해 연결될 수 있다.Additionally, the first ground pattern 310 and the second ground pattern 320 may be connected through the via described above.

자세하게, 도 7을 참조하면, 상기 제 1 그라운드 패턴(310)과 대응되는 영역의 상기 제 1 절연층(110) 일 영역에는 상기 제 1 절연층(110)을 관통하는 비아(V)가 형성되고, 상기 비아(V) 및 상기 비아(V) 내부에 충진된 전도성 물질 상기 회로 패턴에 의해 상기 제 1 그라운드 패턴(310)과 상기 회로 패턴의 상기 더미 패턴(220)이 연결될 수 있다.In detail, referring to FIG. 7, a via (V) penetrating the first insulating layer 110 is formed in one area of the first insulating layer 110 corresponding to the first ground pattern 310, and , the first ground pattern 310 and the dummy pattern 220 of the circuit pattern may be connected by the via (V) and the conductive material filled inside the via (V).

또한, 상기 제 2 그라운드 패턴(320)과 대응되는 영역의 상기 제 2 절연층(120) 일 영역에는 상기 제 2 절연층(120)을 관통하는 비아(V)가 형성되고, 상기 비아(V) 및 상기 비아(V) 내부에 충진된 전도성 물질 상기 회로 패턴에 의해 상기 제 2 그라운드 패턴(320)과 상기 회로 패턴의 상기 더미 패턴(220)이 연결될 수 있다.In addition, a via (V) penetrating the second insulating layer 120 is formed in one area of the second insulating layer 120 corresponding to the second ground pattern 320, and the via (V) and a conductive material filled inside the via (V). The second ground pattern 320 and the dummy pattern 220 of the circuit pattern may be connected by the circuit pattern.

이에 따라, 상기 제 1 그라운드 패턴(310) 및 상기 제 2 그라운드 패턴(320)은 상기 비아 및 전도성 물질을 통해 동일한 더미 패턴과 연결됨으로써 서로 전기적으로 연결될 수 있다.Accordingly, the first ground pattern 310 and the second ground pattern 320 may be electrically connected to each other by being connected to the same dummy pattern through the via and a conductive material.

상기 보호층은 상기 제 1 절연부(110)의 상부 및 상기 제 2 절연층(120)의 하부 상에 배치될 수 있다. 자세하게, 상기 보호층은 상기 제 1 절연부(110)의 상부에 배치되는 제 1 보호층(410) 및 상기 제 2 절연부(120)의 하부에 배치되는 제 2 보호층(420)을 포함할 수 있다.The protective layer may be disposed on the upper part of the first insulating part 110 and the lower part of the second insulating layer 120. In detail, the protective layer may include a first protective layer 410 disposed on an upper portion of the first insulating portion 110 and a second protective layer 420 disposed on a lower portion of the second insulating portion 120. You can.

상기 제 1 보호층(110)은 최상부의 절연층의 표면을 보호하기 위해 배치되고, 상기 제 2 보호층(120)은 최하부의 절연층의 표면을 보보하기 위해 배치될 수 있다,The first protective layer 110 may be disposed to protect the surface of the uppermost insulating layer, and the second protective layer 120 may be disposed to protect the surface of the lowermost insulating layer.

상기 제 1 보호층(110) 및 상기 제 2 보호층(120)은 상기 회로 패턴(200)의 일부분을 노출하며 배치될 수 있다. 자세하게, 상기 제 1 보호층(110) 및 상기 제 2 보호층(120)은 각각 상기 제 1 커넥터(1110) 및 제 2 커넥터(1120)가 배치되는 영역 즉, 단자부 영역을 노출하며 배치될 수 있다.The first protective layer 110 and the second protective layer 120 may be disposed to expose a portion of the circuit pattern 200 . In detail, the first protective layer 110 and the second protective layer 120 may be disposed to expose the area where the first connector 1110 and the second connector 1120 are placed, that is, the terminal area, respectively. .

상기 제 1 보호층(110) 및 상기 제 2 보호층(120)은 폴리이미드(PI), 에폭시 수지 또는 아크릴 수지 중 적어도 하나의 물질을 포함할 수 있다. 예를 들어, 상기 보호층은 폴리이미드 필름의 하부에 에폭시 수지 또는 아크릴 수지가 접착된 다층 물질일 수 있다.The first protective layer 110 and the second protective layer 120 may include at least one material selected from polyimide (PI), epoxy resin, or acrylic resin. For example, the protective layer may be a multilayer material in which epoxy resin or acrylic resin is adhered to the bottom of a polyimide film.

한편, 상기 제 1 커넥터(1110) 및 상기 제 2 커텍터(1120)의 단자부들은 접착 부재를 통해 상기 패드부 및 그라운드 전극과 접착될 수 있다. 자세하게, 상기 제 1 커넥터(1110) 및 상기 제 2 커텍터(1120)의 단자부들은 전도성을 가지는 접착 부재 통해 상기 패드부 및 그라운드 전극과 접착될 수 있다. Meanwhile, the terminal portions of the first connector 1110 and the second connector 1120 may be bonded to the pad portion and the ground electrode through an adhesive member. In detail, the terminal portions of the first connector 1110 and the second connector 1120 may be bonded to the pad portion and the ground electrode through a conductive adhesive member.

예를 들어, 상기 제 1 커넥터(1110) 및 상기 제 2 커텍터(1120)의 단자부들은 납땜(soldering) 공정을 통해 상기 패드부 및 그라운드 전극과 서로 접착될 수 있다. 즉, 상기 제 1 커넥터(1110) 및 상기 제 2 커텍터(1120)의 단자부들은 주석-납 합금의 솔더링 물질을 포함하는 접착 부재를 통해 상기 패드부 및 그라운드 전극과 서로 전기적으로 연결될 수 있다.For example, the terminal portions of the first connector 1110 and the second connector 1120 may be bonded to the pad portion and the ground electrode through a soldering process. That is, the terminal portions of the first connector 1110 and the second connector 1120 may be electrically connected to the pad portion and the ground electrode through an adhesive member containing a tin-lead alloy soldering material.

한편, 도 8과 같이 실시예에 따른 회로기판의 적어도 일 영역은 일 방향으로 벤딩될 수 있다. 자세하게, 상기 회로기판은 커넥터를 통해 연결되는 다른 부재와의 연결을 위해 적어도 일 방향으로 벤딩되어 형성될 수 있다.Meanwhile, as shown in FIG. 8, at least one area of the circuit board according to the embodiment may be bent in one direction. In detail, the circuit board may be bent in at least one direction for connection to another member connected through a connector.

또한, 실시예에 따른 회로기판은 커넥터의 실장과 벤딩을 동시에 진행할 수 있다. 즉, 실시예에 따른 회로기판은 상기 회로기판 상에 커넥터를 접착하는 접착 부재를 형성하고, 상기 회로기판을 성형하는 지그를 형성한 후, 일정한 온도로 가열함으로써, 커넥터의 실장과 회로기판의 성형을 동시에 진행할 수 있다.Additionally, the circuit board according to the embodiment can perform connector mounting and bending at the same time. That is, the circuit board according to the embodiment forms an adhesive member for adhering the connector to the circuit board, forms a jig for forming the circuit board, and then heats it to a certain temperature, thereby mounting the connector and forming the circuit board. can proceed simultaneously.

이를 위해, 상기 접착 부재의 멜팅온도는, 상기 제 1, 2 절연층 및 상기 1, 2 보호층의 유리전이온도 및 상기 제 1, 2 절연층 및 상기 1, 2 보호층의 멜팅온도를 제어할 수 있다.To this end, the melting temperature of the adhesive member is to control the glass transition temperature of the first and second insulating layers and the first and second protective layers and the melting temperature of the first and second insulating layers and the first and second protective layers. You can.

자세하게, 상기 접착 부재의 멜팅온도는, 상기 제 1, 2 절연층 및 상기 1, 2 보호층의 최대 유리전이온도보다 크고, 상기 접착 부재의 멜팅온도는, 상기 제 1, 2 절연층 및 상기 1, 2 보호층의 최저 멜팅온도보다 작을 수 있다.In detail, the melting temperature of the adhesive member is greater than the maximum glass transition temperature of the first and second insulating layers and the first and second protective layers, and the melting temperature of the adhesive member is greater than the maximum glass transition temperature of the first and second insulating layers and the first and second protective layers. , 2 may be smaller than the minimum melting temperature of the protective layer.

즉, 상기 접착 부재, 상기 제 1, 2 절연층 및 상기 1, 2 보호층은 하기 수식 1을 만족할 수 있다.That is, the adhesive member, the first and second insulating layers, and the first and second protective layers may satisfy Equation 1 below.

수식 1formula 1

상기 제 1, 2 절연층 및 상기 1, 2 보호층의 최대 유리전이온도(Tg) < 상기 접착 부재의 멜팅온도(Tm) < 상기 제 1, 2 절연층 및 상기 1, 2 보호층의 최저 멜팅 온도(Tm)Maximum glass transition temperature of the first and second insulating layers and the first and second protective layers (T g ) < melting temperature of the adhesive member (T m ) < of the first and second insulating layers and the first and second protective layers Minimum melting temperature (T m )

즉, 상기 커넥터들의 단자부들과 상기 패드부 및 그라운드 전극을 접착하는 상기 접착 부재가 융융되는 접착 부재의 멜팅온도(Tm)는 상기 제 1 절연층(110), 상기 제 2 절연층(120), 상기 제 1 보호층(410) 및 상기 제 2 보호층(420)의 최대 유리전이온도(Tg)보다 크므로, 상기 커넥터를 실장하면서, 동시에 상기 회로기판을 성형할 수 있다.That is, the melting temperature (T m ) of the adhesive member at which the adhesive member that bonds the terminal portions of the connectors, the pad portion, and the ground electrode is melted is the first insulating layer 110 and the second insulating layer 120. Since it is greater than the maximum glass transition temperature (T g ) of the first protective layer 410 and the second protective layer 420, the circuit board can be molded while mounting the connector.

또한, 상기 커넥터들의 단자부들과 상기 패드부 및 그라운드 전극이 접착하는 상기 접착 부재가 융융되는 상기 접착 부재의 멜팅 온도(Tm)는 상기 제 1 절연층(110), 상기 제 2 절연층(120), 상기 제 1 보호층(410) 및 상기 제 2 보호층(420)의 최저 멜팅온도(Tm)보다 작으므로, 상기 커넥터를 실장할 때, 상기 제 1 절연층(110), 상기 제 2 절연층(120), 상기 제 1 보호층(410) 및 상기 제 2 보호층(420)이 용융되는 것을 방지할 수 있다.In addition, the melting temperature (T m ) of the adhesive member at which the terminal portions of the connectors, the pad portion, and the ground electrode are melted is the first insulating layer 110 and the second insulating layer 120. ), is smaller than the minimum melting temperature (T m ) of the first protective layer 410 and the second protective layer 420, so when mounting the connector, the first insulating layer 110 and the second It is possible to prevent the insulating layer 120, the first protective layer 410, and the second protective layer 420 from melting.

예를 들어, 상기 접착 부재의 멜팅온도(Tm)는 상기 접착 부재가 용용되는 온도로서 약 260℃ 내지 약 281℃일 수 있다. 즉, 상기 제 1, 2 절연층 및 상기 1, 2 보호층의 최대 유리전이온도(Tg)는 281℃ 미만일 수 있고, 상기 제 1, 2 절연층 및 상기 1, 2 보호층의 최저 멜팅 온도(Tm)는 260도를 초과할 수 있다.For example, the melting temperature (T m ) of the adhesive member is the temperature at which the adhesive member is melted and may be about 260°C to about 281°C. That is, the maximum glass transition temperature (T g ) of the first and second insulating layers and the first and second protective layers may be less than 281°C, and the lowest melting temperature of the first and second insulating layers and the first and second protective layers may be less than 281°C. (T m ) may exceed 260 degrees.

즉, 상기 접착 부재가 용융되는 상기 접착 부재의 멜팅온도(Tm)는 상기 제 1, 2 절연층 및 상기 1, 2 보호층의 최대 유리전이온도(Tg)와 상기 제 1, 2 절연층 및 상기 1, 2 보호층의 최저 멜팅 온도(Tm) 사이에서 형성되므로, 회로기판 상에 커넥터를 실장하는 것과 동시에 회로기판을 열성형할 수 있다.That is, the melting temperature (T m ) of the adhesive member at which the adhesive member melts is the maximum glass transition temperature (T g ) of the first and second insulating layers and the first and second protective layers and the first and second insulating layers. and the lowest melting temperature (T m ) of the first and second protective layers, so the circuit board can be thermoformed at the same time as the connector is mounted on the circuit board.

따라서, 커넥터의 실장과 회로기판의 성형을 동시에 진행할 수 있으므로, 커넥터를 성형전 즉, 벤딩 전 회로기판 상에 안정적으로 실장할 수 있어, 벤딩 후 불안정한 형상의 회로기판 상에 실장하는 것에 비해 커넥터를 안정적으로 실장할 수 있다.Therefore, since the mounting of the connector and the molding of the circuit board can be carried out simultaneously, the connector can be mounted stably on the circuit board before molding, that is, before bending, compared to mounting the connector on a circuit board with an unstable shape after bending. It can be mounted stably.

한편, 상기 절연층 및 상기 보호층의 두께는 일정한 비율로 형성될 수 있다. 자세하게, 상기 제 1 절연층(110) 및 상기 제 2 절연층(120)을 포함하는 절연층의 총 두께(T1)는 상기 제 1 보호층(410) 및 상기 제 2 보호층(420)을 포함하는 보호층의 총 두께(T2)는 일정한 비율로 형성될 수 있다.Meanwhile, the thickness of the insulating layer and the protective layer may be formed at a constant ratio. In detail, the total thickness (T1) of the insulating layer including the first insulating layer 110 and the second insulating layer 120 includes the first protective layer 410 and the second protective layer 420. The total thickness (T2) of the protective layer may be formed at a constant ratio.

자세하게, 상기 보호층의 총 두께(T2)는 상기 절연층의 총 두께(T1)보다 작고, 이때, 상기 보호층의 총 두께(T2)는 상기 절연층의 총 두께(T1)의 0.18배 내지 0.26배일 수 있다.In detail, the total thickness (T2) of the protective layer is smaller than the total thickness (T1) of the insulating layer, and at this time, the total thickness (T2) of the protective layer is 0.18 to 0.26 times the total thickness (T1) of the insulating layer. It could be a boat.

또한, 상기 수식 1을 만족하는 상기 절연층 및 상기 보호층의 최대 유리전이온도는 수식 2를 만족할 수 있다.Additionally, the maximum glass transition temperature of the insulating layer and the protective layer that satisfies Equation 1 may satisfy Equation 2.

수식 2formula 2

절연층 및 보호층의 최대 유리전이온도 = 89.29X2 - 263.6X + 325.1Maximum glass transition temperature of insulating layer and protective layer = 89.29X 2 - 263.6X + 325.1

(여기서 X=T2/T1)(where X=T2/T1)

자세하게, 상기 절연층 및 상기 보호층은 서로 다른 물질을 포함할 수 있으며, 상기 절연층 및 상기 보호층은 서로 다른 물질을 포함함에 따라, 상기 절연층과 상기 보호층은 서로 다른 유리전이온도 및 멜팅 온도를 가질 수 있다. 이에 따라, 상기 절연층과 상기 보호층은 서로 다른 유리전이온도, 멜팅온도 및 두께를 가지므로, 각 층들의 두께 차이에 따라, 회로기판의 열성형 온도가 달라질 수 있다.In detail, the insulating layer and the protective layer may include different materials, and as the insulating layer and the protective layer include different materials, the insulating layer and the protective layer may have different glass transition temperatures and melting temperatures. It can have a temperature. Accordingly, since the insulating layer and the protective layer have different glass transition temperatures, melting temperatures, and thicknesses, the thermoforming temperature of the circuit board may vary depending on the difference in thickness of each layer.

따라서, 상기 절연층과 상기 보호층의 두께 비율을 제어함으로써, 상기 절연층과 상기 보호층의 유리전이온도를 앞서 설명한 상기 접착 부재의 멜팅온도(Tm) 미만으로, 상기 절연층과 상기 보호층의 멜팅온도를 앞서 설명한 상기 접착 부재의 멜팅온도(Tm)보다 크게 제어할 수 있다.Therefore, by controlling the thickness ratio of the insulating layer and the protective layer, the glass transition temperature of the insulating layer and the protective layer is lowered to less than the melting temperature (T m ) of the adhesive member described above. The melting temperature of can be controlled to be greater than the melting temperature (T m ) of the adhesive member described above.

즉, 실시예에 따른 회로기판은 회로기판을 구성하는 절연층, 보호층의 유리전이온도, 멜팅온도 및 각층의 두께를 제어할 수 있다. 이에 따라, 절연층 및 보호층의 유리전이온도를 접착 부재가 용융되는 접착 부재의 멜팅 온도보다 작고, 절연층 및 보호층의 멜팅이온도를 접착 부재가 용융되는 접착 부재의 멜팅 온도보다 크게 하여 회로기판의 열성형과 함께 상기 접착 부재를 이용한 커넥터의 접착 즉, 실장을 동일 공정에 의해 진행할 수 있다.That is, the circuit board according to the embodiment can control the glass transition temperature, melting temperature, and thickness of each layer of the insulating layer and protective layer constituting the circuit board. Accordingly, the glass transition temperature of the insulating layer and the protective layer is lower than the melting temperature of the adhesive member at which the adhesive member melts, and the melting temperature of the insulating layer and the protective layer is greater than the melting temperature of the adhesive member at which the adhesive member melts to form a circuit. Along with thermoforming of the substrate, bonding, that is, mounting, of the connector using the adhesive member can be performed through the same process.

따라서, 2개의 공정을 하나의 공정으로 진행할 수 있으므로, 공정 효율을 향상시킬 수 있고, 커넥터를 회로기판의 벤딩과 동시에 실장할 수 있으므로, 벤딩 후 불안정한 회로기판 상에 별도로 실장하는 것에 비해 커넥터를 안정적으로 실장할 수 있다.Therefore, since two processes can be performed in one process, process efficiency can be improved, and the connector can be mounted simultaneously with bending of the circuit board, making the connector more stable than mounting it separately on an unstable circuit board after bending. It can be implemented with .

이하, 도 9 및 도 10을 참조하여, 다른 실시예에 따른 회로기판을 설명한다. 다른 실시예에 따른 회로기판에 대한 설명에서는 앞서 설명한 실시예에 따른 회로기판과 동일 또는 유사한 설명에 대해서는 설명을 생략하며 동일한 구성에 대해서는 동일한 도면부호를 부여한다.Hereinafter, with reference to FIGS. 9 and 10, a circuit board according to another embodiment will be described. In the description of the circuit board according to another embodiment, descriptions that are the same or similar to the circuit board according to the previously described embodiment will be omitted, and the same reference numerals will be assigned to the same components.

도 9를 참조하면, 다른 실시예에 따른 회로기판은 앞서 설명한 실시예에 따른 회로기판과 다르게 접착층을 더 포함할 수 있다.Referring to FIG. 9, the circuit board according to another embodiment may further include an adhesive layer, unlike the circuit board according to the previously described embodiment.

자세하게, 도 9를 참조하면, 다른 실시예에 따른 회로기판(1000)은 절연층, 접착층, 회로 패턴, 그라운드 패턴, 커넥터 및 보호층을 포함할 수 있다.In detail, referring to FIG. 9, a circuit board 1000 according to another embodiment may include an insulating layer, an adhesive layer, a circuit pattern, a ground pattern, a connector, and a protective layer.

자세하게, 다른 실시예에 따른 회로기판은 제 1 절연층(110) 상에 회로패턴(200)이 배치되고, 상기 회로패턴(200) 상에 접착층(500)이 배치될 수 있다. 또한, 상기 접착층(500) 상에 제 2 절연층(120)이 배치되고, 상기 제 1 절연층(110)의 하부에는 제 1 그라운드 패턴(310) 및 제 1 보호층(410)이 배치되고, 상기 제 2 절연층(120)의 상부에는 제 2 그라운드 패턴(320) 및 제 2 보호층(420)이 배치될 수 있다.In detail, a circuit board according to another embodiment may have a circuit pattern 200 disposed on the first insulating layer 110, and an adhesive layer 500 may be disposed on the circuit pattern 200. In addition, a second insulating layer 120 is disposed on the adhesive layer 500, and a first ground pattern 310 and a first protective layer 410 are disposed below the first insulating layer 110, A second ground pattern 320 and a second protective layer 420 may be disposed on the second insulating layer 120.

즉, 다른 실시예에 따른 회로기판은 앞서 설명한 실시예에 따른 회로기판과 다르게 상기 제 1 절연층 및 상기 제 2 절연층이 접착 특성을 가지고 있지 않기에, 상기 제 1 절연층과 상기 제 2 절연층을 접착하기 위해 별도의 접착층이 형성될 수 있다.That is, in the circuit board according to another embodiment, unlike the circuit board according to the previously described embodiment, the first insulating layer and the second insulating layer do not have adhesive properties, so the first insulating layer and the second insulating layer A separate adhesive layer may be formed to adhere the layers.

상기 접착층(500)은 수지물질을 포함할 수 있으며, 일례로, 상기 접착층은 에폭시 수지 또는 아크릴 수지를 포함할 수 있다.The adhesive layer 500 may include a resin material. For example, the adhesive layer may include epoxy resin or acrylic resin.

한편, 도 10과 같이 다른 실시예에 따른 회로기판의 적어도 일 영역은 일 방향으로 벤딩될 수 있다. 자세하게, 상기 회로기판은 커넥터를 통해 연결되는 다른 부재와의 연결을 위해 적어도 일 방향으로 벤딩되어 형성될 수 있다.Meanwhile, as shown in FIG. 10, at least one area of the circuit board according to another embodiment may be bent in one direction. In detail, the circuit board may be bent in at least one direction for connection to another member connected through a connector.

자세하게, 상기 회로기판은 커넥터의 실장과 벤딩을 동시에 진행할 수 있다. 즉, 상기 회로기판 상에 커넥터를 접착하는 접착 부재를 형성하고, 상기 회로기판을 성형하는 지그를 형성한 후, 일정한 온도로 가열함으로써, 커넥터의 실장과 회로기판의 성형을 동시에 진행할 수 있다.In detail, the circuit board can perform connector mounting and bending at the same time. That is, by forming an adhesive member for adhering the connector to the circuit board, forming a jig for molding the circuit board, and then heating it to a constant temperature, mounting of the connector and molding of the circuit board can be carried out simultaneously.

이를 위해, 상기 접착 부재의 멜팅온도는, 상기 제 1, 2 절연층, 상기 1, 2 보호층 및 접착층의 최대 유리전이온도보다 크고, 상기 접착 부재의 멜팅온도는, 상기 제 1, 2 절연층, 상기 1, 2 보호층 및 상기 보호층의 최저 멜팅온도보다 작을 수 있다.To this end, the melting temperature of the adhesive member is greater than the maximum glass transition temperature of the first and second insulating layers, the first and second protective layers, and the adhesive layer, and the melting temperature of the adhesive member is greater than the maximum glass transition temperature of the first and second insulating layers. , may be smaller than the minimum melting temperature of the first and second protective layers and the protective layer.

즉, 상기 접착 부재, 상기 제 1, 2 절연층, 상기 1, 2 보호층 및 상기 접착층은 하기 수식 3을 만족할 수 있다.That is, the adhesive member, the first and second insulating layers, the first and second protective layers, and the adhesive layer may satisfy Equation 3 below.

수식 3Formula 3

상기 제 1, 2 절연층, 상기 1, 2 보호층 및 상기 접착층의 최대 유리전이온도(Tg) < 상기 접착 부재의 멜팅온도(Tm) < 상기 제 1, 2 절연층, 상기 1, 2 보호층 및 상기 접착층의 최저 멜팅 온도(Tm)Maximum glass transition temperature of the first and second insulating layers, the first and second protective layers, and the adhesive layer (T g ) < melting temperature of the adhesive member (T m ) < the first and second insulating layers, the first and second insulating layers, and the adhesive layer. Minimum melting temperature of the protective layer and the adhesive layer (T m )

즉, 상기 커넥터들의 단자부들과 상기 패드부 및 그라운드 전극이 접착되는 상기 접착 부재가 융융하는 상기 접착 부재의 멜팅 온도(Tm)는 상기 제 1 절연층(110), 상기 제 2 절연층(120), 상기 제 1 보호층(410), 상기 제 2 보호층(420) 및 상기 접착층(500)의 최대 유리전이온도(Tg)보다 크므로, 상기 커넥터를 실장하면서, 상기 회로기판을 성형할 수 있다.That is, the melting temperature (T m ) of the adhesive member at which the terminal portions of the connectors, the pad portion, and the ground electrode are melted is the first insulating layer 110 and the second insulating layer 120. ), is greater than the maximum glass transition temperature (T g ) of the first protective layer 410, the second protective layer 420, and the adhesive layer 500, so it is possible to mold the circuit board while mounting the connector. You can.

또한, 상기 커넥터들의 단자부들과 상기 패드부 및 그라운드 전극이 접착되는 상기 접착 부재가 융융하는 상기 접착 부재의 멜팅 온도(Tm)는 상기 제 1 절연층(110), 상기 제 2 절연층(120), 상기 제 1 보호층(410), 상기 제 2 보호층(420) 및 상기 접착층(500)의 최저 멜팅 온도(Tm)보다 작으므로, 상기 커넥터를 실장할 때, 상기 제 1 절연층(110), 상기 제 2 절연층(120), 상기 제 1 보호층(410), 상기 제 2 보호층(420) 및 상기 접착층(500)이 용융되는 것을 방지할 수 있다.In addition, the melting temperature (T m ) of the adhesive member at which the terminal portions of the connectors, the pad portion, and the ground electrode are melted is the first insulating layer 110 and the second insulating layer 120. ), is smaller than the minimum melting temperature (T m ) of the first protective layer 410, the second protective layer 420, and the adhesive layer 500, so when mounting the connector, the first insulating layer ( 110), the second insulating layer 120, the first protective layer 410, the second protective layer 420, and the adhesive layer 500 can be prevented from melting.

예를 들어, 상기 접착 부재의 멜팅온도(Tm)는 상기 접착 부재가 용용되는 온도로서 약 260℃ 내지 281℃일 수 있다. 즉, 상기 제 1, 2 절연층, 상기 1, 2 보호층 및 상기 접착층의 최대 유리전이온도(Tg)는 281℃ 미만일 수 있고, 상기 제 1, 2 절연층, 상기 1, 2 보호층 및 상기 접착층의 최저 멜팅 온도(Tm)는 260도를 초과할 수 있다.For example, the melting temperature (T m ) of the adhesive member is the temperature at which the adhesive member is melted and may be about 260°C to 281°C. That is, the maximum glass transition temperature (T g ) of the first and second insulating layers, the first and second protective layers, and the adhesive layer may be less than 281°C, and the first and second insulating layers, the first and second protective layers, and The minimum melting temperature (T m ) of the adhesive layer may exceed 260 degrees.

즉, 상기 접착 부재가 용융되는 상기 접착 부재의 멜팅온도(Tm)는 상기 제 1, 2 절연층, 상기 1, 2 보호층 및 상기 접착층의 최대 유리전이온도(Tg)와 상기 제 1, 2 절연층, 상기 1, 2 보호층 및 상기 접착층의 최저 멜팅 온도(Tm) 사이에서 형성되므로, 회로기판 상에 커넥터를 실장하는 것과 동시에 회로기판을 열성형할 수 있다.That is, the melting temperature (T m ) of the adhesive member at which the adhesive member melts is the maximum glass transition temperature (T g ) of the first and second insulating layers, the first and second protective layers, and the adhesive layer, and the first, Since it is formed between the two insulating layers, the first and second protective layers, and the lowest melting temperature (T m ) of the adhesive layer, the circuit board can be thermoformed at the same time as the connector is mounted on the circuit board.

따라서, 커넥터의 실장과 회로기판의 성형을 동시에 진행할 수 있으므로, 커넥터를 성형전 즉, 벤딩 전 회로기판 상에 안정적으로 실장할 수 있어, 벤딩 후 불안정한 형상의 회로기판 상에 실장하는 것에 비해 커넥터를 안정적으로 실장할 수 있다.Therefore, since the mounting of the connector and the molding of the circuit board can be carried out simultaneously, the connector can be mounted stably on the circuit board before molding, that is, before bending, compared to mounting the connector on a circuit board with an unstable shape after bending. It can be mounted stably.

한편, 상기 절연층, 상기 보호층 및 상기 접착층의 두께는 일정한 비율로 형성될 수 있다. 자세하게, 상기 제 1 절연층(110) 및 상기 제 2 절연층(120)을 포함하는 층의 총 두께(T1)는 상기 제 1 보호층(410), 상기 제 2 보호층(420) 및 상기 접착층(500)을 포함하는 층의 총 두께(T3)와 일정한 비율로 형성될 수 있다.Meanwhile, the thicknesses of the insulating layer, the protective layer, and the adhesive layer may be formed at a constant ratio. In detail, the total thickness (T1) of the layer including the first insulating layer 110 and the second insulating layer 120 is the first protective layer 410, the second protective layer 420, and the adhesive layer. It can be formed at a constant ratio with the total thickness (T3) of the layer including (500).

자세하게, 상기 층의 총 두께(T3)는 상기 절연층의 총 두께(T1)보다 작고, 이때, 상기 층의 총 두께(T3)는 상기 절연층의 총 두께(T1)의 0.18배 내지 0.26배일 수 있다.In detail, the total thickness (T3) of the layer is smaller than the total thickness (T1) of the insulating layer, and in this case, the total thickness (T3) of the layer may be 0.18 to 0.26 times the total thickness (T1) of the insulating layer. there is.

또한, 상기 수식 3을 만족하는 상기 절연층, 상기 보호층 및 상기 접착층의 최대 유리전이온도는 수식 4를 만족할 수 있다.Additionally, the maximum glass transition temperature of the insulating layer, the protective layer, and the adhesive layer that satisfies Equation 3 may satisfy Equation 4.

수식 4Formula 4

절연층, 보호층 및 접착층의 최대 유리전이온도 = 89.29X2 - 263.6X + 325.1Maximum glass transition temperature of insulating layer, protective layer and adhesive layer = 89.29X 2 - 263.6X + 325.1

(여기서 X=T3/T1)(where X=T3/T1)

자세하게, 상기 절연층, 상기 보호층 및 상기 접착층은 서로 다른 물질을 포함할 수 있으며, 상기 절연층, 상기 보호층 및 상기 접착층은 서로 다른 물질을 포함함에 따라, 상기 절연층, 상기 보호층 및 상기 접착층은 서로 다른 유리전이온도 및 멜팅 온도를 가질 수 있다. 이에 따라, 상기 절연층, 상기 보호층 및 상기 접착층은 서로 다른 유리전이온도, 멜팅온도 및 두께를 가지므로, 각 층들의 두께 차이에 따라, 회로기판의 열성형 가능 온도가 달라질 수 있다.In detail, the insulating layer, the protective layer, and the adhesive layer may include different materials, and as the insulating layer, the protective layer, and the adhesive layer include different materials, the insulating layer, the protective layer, and the adhesive layer may include different materials. The adhesive layer may have different glass transition temperatures and melting temperatures. Accordingly, since the insulating layer, the protective layer, and the adhesive layer have different glass transition temperatures, melting temperatures, and thicknesses, the thermoforming temperature of the circuit board may vary depending on the difference in thickness of each layer.

따라서, 상기 절연층, 상기 보호층 및 상기 접착층의 두께 비율을 제어함으로써, 상기 절연층, 상기 보호층 및 상기 접착층의 유리전이온도를 앞서 설명한 상기 접착 부재의 멜팅온도(Tm) 미만으로, 상기 절연층과 상기 보호층의 멜팅온도를 앞서 설명한 상기 접착 부재의 멜팅온도(Tm)보다 크게 제어할 수 있다.Therefore, by controlling the thickness ratio of the insulating layer, the protective layer, and the adhesive layer, the glass transition temperature of the insulating layer, the protective layer, and the adhesive layer is lower than the melting temperature (T m ) of the adhesive member described above. The melting temperature of the insulating layer and the protective layer can be controlled to be greater than the melting temperature (T m ) of the adhesive member described above.

한편, 앞서 설명한 실시예들에 대한 설명에서는 접착 부재를 통해 커넥터를 실장하는 것을 도시하였으나, 실시예들에 따른 회로기판은 커넥터 이외에 접착 부재를 통해 패드부와 접착되는 칩 등의 부품을 실장하는 경우도 포함됨은 물론이다. 즉, 실시예들에 따른 회로기판은 접착 부재를 통해 실장되는 회로 부품의 예를 모두 포함할 수 있다.Meanwhile, in the description of the above-described embodiments, it is shown that the connector is mounted through an adhesive member. However, in the circuit board according to the embodiments, components such as chips that are bonded to the pad portion through an adhesive member are mounted in addition to the connector. Of course, it is also included. That is, the circuit board according to the embodiments may include all examples of circuit components mounted through adhesive members.

즉, 실시예에 따른 회로기판은 회로기판을 구성하는 절연층, 보호층 및 접착층의 유리전이온도, 멜팅온도 및 각층의 두께를 제어할 수 있다. 이에 따라, 절연층, 보호층 및 접착층의 유리전이온도를 접착 부재가 용융되는 접착 부재의 멜팅 온도보다 작고, 절연층, 보호층 및 접착층의 멜팅온도를 접착 부재가 용융되는 접착 부재의 멜팅 온도보다 크게 하여 회로기판의 열성형과 함께 상기 접착 부재를 이용한 커넥터의 접착 즉, 실장을 동일 공정에 의해 진행할 수 있다.That is, the circuit board according to the embodiment can control the glass transition temperature, melting temperature, and thickness of each layer of the insulating layer, protective layer, and adhesive layer constituting the circuit board. Accordingly, the glass transition temperature of the insulating layer, protective layer, and adhesive layer is lower than the melting temperature of the adhesive member at which the adhesive member melts, and the melting temperature of the insulating layer, protective layer, and adhesive layer is lower than the melting temperature of the adhesive member at which the adhesive member melts. In a larger scale, the thermoforming of the circuit board and the adhesion, that is, the mounting, of the connector using the adhesive member can be performed through the same process.

따라서, 2개의 공정을 하나의 공정으로 진행할 수 있으므로, 공정 효율을 향상시킬 수 있고, 커넥터를 회로기판의 벤딩과 동시에 실장할 수 있으므로, 벤딩 후 불안정한 회로기판 상에 별도로 실장하는 것에 비해 커넥터를 안정적으로 실장할 수 있다.Therefore, since two processes can be performed in one process, process efficiency can be improved, and the connector can be mounted simultaneously with bending of the circuit board, making the connector more stable than mounting it separately on an unstable circuit board after bending. It can be implemented with .

이하, 실시예들 및 비교예들을 통하여 본 발명을 좀더 상세하게 설명한다. 이러한 실시예는 본 발명을 좀더 상세하게 설명하기 위하여 예시로 제시한 것에 불과하다. 따라서 본 발명이 이러한 실시예에 한정되는 것은 아니다.Hereinafter, the present invention will be described in more detail through examples and comparative examples. These embodiments are merely provided as examples to explain the present invention in more detail. Therefore, the present invention is not limited to these examples.

실험예Experiment example 1 One

도 1에서 커넥터를 제외한 구성들을 형성하여 회로기판을 형성하였다.In FIG. 1, the components excluding the connector were formed to form a circuit board.

이어서, 상기 회로기판의 하부 및 상부에 지그를 배치하고, 일정한 열을 인가하여 회로기판을 벤딩하였다.Next, jigs were placed on the lower and upper sides of the circuit board, and a certain amount of heat was applied to bend the circuit board.

이때, 절연층의 총 두께 및 보호층의 총 두께에 따른 회로기판의 벤딩 가능 온도를 측정하였다.At this time, the bending temperature of the circuit board according to the total thickness of the insulating layer and the total thickness of the protective layer was measured.

실험예Experiment example 2 2

도 9에서 커넥터를 제외한 구성들을 형성하여 회로기판을 형성하였다.In Figure 9, the components excluding the connector were formed to form a circuit board.

이어서, 상기 회로기판의 하부 및 상부에 지그를 배치하고, 일정한 열을 인가하여 회로기판을 벤딩하였다.Next, jigs were placed on the lower and upper sides of the circuit board, and a certain amount of heat was applied to bend the circuit board.

이때, 절연층의 총 두께, 보호층 및 접착층의 총 두께에 따른 회로기판의 벤딩 가능 공정온도를 측정하였다.At this time, the bending process temperature of the circuit board according to the total thickness of the insulating layer, protective layer, and adhesive layer was measured.

보호층의 총 두께 또는 보호층 및 접착층의 총 두께
(㎛, a)
Total thickness of protective layer or total thickness of protective layer and adhesive layer
(㎛, a)
절연층의 총 두께
(㎛, b)
Total thickness of insulating layer
(㎛, b)
a/ba/b 공정온도(℃)Process temperature (℃)
실시예1Example 1 99 5050 0.180.18 280.5280.5 실시예2Example 2 1010 5050 0.20.2 276.0276.0 실시예3Example 3 1111 5050 0.220.22 271.4271.4 실시예4Example 4 1212 5050 0.240.24 267.0267.0 실시예5Example 5 1313 5050 0.260.26 262.6262.6 비교예1Comparative Example 1 1One 5050 0.020.02 319.9319.9 비교예2Comparative example 2 22 5050 0.040.04 314.7314.7 비교예3Comparative Example 3 33 5050 0.060.06 309.6309.6 비교예4Comparative example 4 44 5050 0.080.08 304.6304.6 비교예5Comparative Example 5 55 5050 0.10.1 299.6299.6 비교예6Comparative Example 6 66 5050 0.120.12 294.8294.8 비교예7Comparative example 7 77 5050 0.140.14 289.9289.9 비교예8Comparative example 8 88 5050 0.160.16 285.2285.2 비교예9Comparative Example 9 1414 5050 0.280.28 258.3258.3 비교예10Comparative Example 10 1515 5050 0.30.3 254.1254.1 비교예11Comparative Example 11 1616 5050 0.320.32 249.9249.9 비교예12Comparative Example 12 1717 5050 0.340.34 245.8245.8 비교예13Comparative Example 13 1818 5050 0.360.36 241.8241.8 비교예14Comparative Example 14 1919 5050 0.380.38 237.8237.8 비교예15Comparative Example 15 2020 5050 0.40.4 233.9233.9 비교예16Comparative Example 16 3030 5050 0.60.6 199.1199.1 비교예17Comparative Example 17 5050 5050 1One 150.8150.8 비교예18Comparative Example 18 7070 5050 1.41.4 131.1131.1

표 1을 참조하면, 실시예 1 내지 실시예 6에 따른 회로기판의 공정온도는 260℃ 내지 281℃ 사이에 형성되는 것을 알 수 있다.Referring to Table 1, it can be seen that the processing temperature of the circuit boards according to Examples 1 to 6 is between 260°C and 281°C.

즉, 실시예들에 따른 회로기판은 접착 부재의 멜팅 온도 이하의 공정 온도에서 회로기판을 열성형하여 벤딩이 가능한 것을 알 수 있다. 따라서, 접착 부재의 멜팅에 따른 커넥터의 실장과 함께 회로기판의 열성형에 따른 벤딩을 동시에 할 수 있는 것을 알 수 있다.That is, it can be seen that the circuit board according to the embodiments can be bent by thermoforming the circuit board at a process temperature below the melting temperature of the adhesive member. Accordingly, it can be seen that mounting of the connector by melting of the adhesive member and bending by thermoforming of the circuit board can be performed at the same time.

반면에, 비교예 1 내지 비교예 18에 따른 회로기판의 공정 온도는 260℃ 미만이고, 281℃ 초과하는 것을 알 수 있다.On the other hand, it can be seen that the processing temperature of the circuit boards according to Comparative Examples 1 to 18 is less than 260°C and exceeds 281°C.

즉, 실시예들에 따른 회로기판은 접착 부재의 멜팅 온도 범위를 초과하는 영역에서 회로기판을 열성형이 가능하므로, 접착 부재의 멜팅에 따른 커넥터의 실장과 함께 회로기판의 열성형에 따른 벤딩을 동시에 할 수 없는 것을 알 수 있다.That is, the circuit board according to the embodiments allows thermoforming of the circuit board in an area exceeding the melting temperature range of the adhesive member, so that bending according to thermoforming of the circuit board can be performed along with mounting the connector according to the melting of the adhesive member. You can see that they cannot be done at the same time.

즉, 공정 온도가 260℃ 미만인 경우, 접착 부재의 멜팅 온도 미만이므로, 커넥터를 실장할 수 없고, 공정 온도가 281℃를 초과하는 경우, 회로기판의 층들이 녹을 수 있기에 열성형에 따른 벤딩을 진행할 수 없다.That is, if the process temperature is less than 260℃, the connector cannot be mounted because it is less than the melting temperature of the adhesive member, and if the process temperature exceeds 281℃, the layers of the circuit board may melt, so bending according to thermoforming cannot be performed. I can't.

상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. The features, structures, effects, etc. described in the above-described embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, etc. illustrated in each embodiment can be combined or modified and implemented in other embodiments by a person with ordinary knowledge in the field to which the embodiments belong. Therefore, contents related to such combinations and modifications should be construed as being included in the scope of the present invention.

또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, although the description has been made focusing on the embodiments above, this is only an example and does not limit the present invention, and those skilled in the art will understand the above examples without departing from the essential characteristics of the present embodiments. You will be able to see that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. And these variations and differences in application should be construed as being included in the scope of the present invention as defined in the appended claims.

Claims (10)

제 1 절연층;
상기 제 1 절연층의 상면 상에 배치되는 회로 패턴;
상기 제 1 절연층의 상면 상에 배치되는 제 2 절연층;
상기 제 1 절연층의 하면 상에 배치되는 제 1 보호층; 및
상기 제 2 절연층의 상면 상에 배치되는 제 2 보호층을 포함하고,
상기 제 1 절연층의 하면 및 상기 제 2 절연층의 상면에는 접착 부재에 의해 본딩되는 제 1 커넥터 및 제 2 커넥터가 각각 배치되고,
상기 접착 부재의 멜팅 온도는, 상기 제 1, 2 절연층 및 상기 제 1, 2 보호층의 최대 유리전이온도보다 크고,
상기 접착 부재의 멜팅 온도는, 상기 제 1, 2 절연층 및 상기 제 1, 2 보호층의 최저 멜팅온도보다 작은 회로기판.
first insulating layer;
a circuit pattern disposed on the upper surface of the first insulating layer;
a second insulating layer disposed on an upper surface of the first insulating layer;
a first protective layer disposed on the lower surface of the first insulating layer; and
Comprising a second protective layer disposed on the upper surface of the second insulating layer,
A first connector and a second connector bonded by an adhesive member are disposed on the lower surface of the first insulating layer and the upper surface of the second insulating layer, respectively,
The melting temperature of the adhesive member is greater than the maximum glass transition temperature of the first and second insulating layers and the first and second protective layers,
A circuit board wherein the melting temperature of the adhesive member is smaller than the minimum melting temperature of the first and second insulating layers and the first and second protective layers.
제 1항에 있어서,
상기 접착 부재의 멜팅 온도는 260℃ 내지 280℃인 회로기판.
According to clause 1,
A circuit board where the melting temperature of the adhesive member is 260°C to 280°C.
제 1항에 있어서,
상기 제 1 보호층 및 상기 제 2 보호층을 포함하는 보호층의 총 두께는, 상기 제 1 절연층 및 상기 제 2 절연층을 포함하는 절연층의 총 두께의 0.18배 내지 0.26배인 회로기판.
According to clause 1,
A circuit board wherein the total thickness of the protective layer including the first protective layer and the second protective layer is 0.18 to 0.26 times the total thickness of the insulating layer including the first insulating layer and the second insulating layer.
제 1항에 있어서,
상기 절연층 및 상기 보호층의 최대 유리전이온도는 하기 수식 2를 만족하는 회로기판.
수식 2
89.29X2 - 263.6X + 325.1
(여기서 X=보호층의 총 두께/절연층의 총 두께)
According to clause 1,
A circuit board in which the maximum glass transition temperature of the insulating layer and the protective layer satisfies Equation 2 below.
formula 2
89.29X 2 - 263.6X + 325.1
(where X=total thickness of protective layer/total thickness of insulating layer)
제 1항에 있어서,
상기 제 1 절연층의 하면 상에 배치되는 제 1 그라운드 패턴 및 상기 제 2 절연층의 상면 상에 배치되는 제 2 그라운드 패턴을 더 포함하는 회로기판.
According to clause 1,
A circuit board further comprising a first ground pattern disposed on a lower surface of the first insulating layer and a second ground pattern disposed on an upper surface of the second insulating layer.
제 1 절연층;
상기 제 1 절연층의 상면 상에 배치되는 회로 패턴;
상기 제 1 절연층 상면 상에 배치되는 접착층
상기 접착층의 상면 상에 배치되는 제 2 절연층;
상기 제 1 절연층의 하면 상에 배치되는 제 1 보호층; 및
상기 제 2 절연층의 상면 상에 배치되는 제 2 보호층을 포함하고,
상기 제 1 절연층의 하면 및 상기 제 2 절연층의 상면에는 접착 부재에 의해 본딩되는 제 1 커넥터 및 제 2 커넥터가 각각 배치되고,
상기 접착 부재의 멜팅 온도는, 상기 제 1, 2 절연층, 상기 제 1, 2 보호층 및 상기 접착층의 최대 유리전이온도보다 크고,
상기 접착 부재의 멜팅 온도는, 상기 제 1, 2 절연층, 상기 제 1, 2 보호층 및 상기 접착층의 최저 멜팅온도보다 작은 회로기판.
first insulating layer;
a circuit pattern disposed on the upper surface of the first insulating layer;
An adhesive layer disposed on the upper surface of the first insulating layer
a second insulating layer disposed on the upper surface of the adhesive layer;
a first protective layer disposed on the lower surface of the first insulating layer; and
Comprising a second protective layer disposed on the upper surface of the second insulating layer,
A first connector and a second connector bonded by an adhesive member are disposed on the lower surface of the first insulating layer and the upper surface of the second insulating layer, respectively,
The melting temperature of the adhesive member is greater than the maximum glass transition temperature of the first and second insulating layers, the first and second protective layers, and the adhesive layer,
A circuit board wherein the melting temperature of the adhesive member is smaller than the minimum melting temperature of the first and second insulating layers, the first and second protective layers, and the adhesive layer.
제 6항에 있어서,
상기 접착 부재의 멜팅 온도는 260℃ 내지 280℃인 회로기판.
According to clause 6,
A circuit board where the melting temperature of the adhesive member is 260°C to 280°C.
제 6항에 있어서,
상기 제 1 보호층, 상기 제 2 보호층 및 상기 접착층을 포함하는 층의 총 두께는, 상기 제 1 절연층 및 상기 제 2 절연층을 포함하는 절연층의 총 두께의 0.18배 내지 0.26배인 회로기판.
According to clause 6,
A circuit board in which the total thickness of the layers including the first protective layer, the second protective layer, and the adhesive layer is 0.18 to 0.26 times the total thickness of the insulating layers including the first insulating layer and the second insulating layer. .
제 6항에 있어서,
상기 절연층, 상기 보호층 및 상기 접착층의 최대 유리전이온도는 하기 수식 4를 만족하는 회로기판.
수식 4
89.29X2 - 263.6X + 325.1
(여기서 X=보호층 및 접착층의 총 두께/절연층의 총 두께)
According to clause 6,
A circuit board in which the maximum glass transition temperature of the insulating layer, the protective layer, and the adhesive layer satisfies Equation 4 below.
Formula 4
89.29X 2 - 263.6X + 325.1
(where X=total thickness of protective layer and adhesive layer/total thickness of insulating layer)
안테나 기판; 및
상기 안테나 기판에서 연장하는 제 1항 내지 제 9항 중 어느 한 항의 회로기판을 포함하고,
상기 안테나 기판과 상기 회로기판은 일체로 형성되는 안테나 모듈.
antenna substrate; and
It includes the circuit board of any one of claims 1 to 9 extending from the antenna board,
An antenna module in which the antenna substrate and the circuit board are integrally formed.
KR1020190012621A 2019-01-31 2019-01-31 Circuit board and antenna module KR102667824B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190012621A KR102667824B1 (en) 2019-01-31 2019-01-31 Circuit board and antenna module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190012621A KR102667824B1 (en) 2019-01-31 2019-01-31 Circuit board and antenna module

Publications (2)

Publication Number Publication Date
KR20200095036A KR20200095036A (en) 2020-08-10
KR102667824B1 true KR102667824B1 (en) 2024-05-22

Family

ID=72049142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190012621A KR102667824B1 (en) 2019-01-31 2019-01-31 Circuit board and antenna module

Country Status (1)

Country Link
KR (1) KR102667824B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134473A (en) * 2005-11-10 2007-05-31 Matsushita Electric Ind Co Ltd Flexible wiring board and its manufacturing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3687041B2 (en) * 1997-04-16 2005-08-24 大日本印刷株式会社 WIRING BOARD, WIRING BOARD MANUFACTURING METHOD, AND SEMICONDUCTOR PACKAGE
KR100737073B1 (en) * 2005-08-29 2007-07-06 엘지이노텍 주식회사 Intergrated circuit board structure of Radio Frequency communication module

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134473A (en) * 2005-11-10 2007-05-31 Matsushita Electric Ind Co Ltd Flexible wiring board and its manufacturing method

Also Published As

Publication number Publication date
KR20200095036A (en) 2020-08-10

Similar Documents

Publication Publication Date Title
TWI784881B (en) Printed circuit board
KR102603106B1 (en) Array antenna
CN111740212A (en) Chip antenna
KR102669379B1 (en) Chip antenna
US11039536B2 (en) Printed circuit board and printed circuit board strip
KR102667824B1 (en) Circuit board and antenna module
KR20210092547A (en) Printed circuit board and method of manufacturing thereof
KR102612304B1 (en) Printed circuit board and antenna module
KR20220080306A (en) Method for manufacturing circuit board and circuit board manufactured by the method
CN115986382A (en) Dielectric resonator antenna, dielectric resonator antenna module, and electronic device
KR102577769B1 (en) Printed circuit board and antenna module
KR20200087473A (en) Circuit board and antenna module
KR102635345B1 (en) Printed circuit board and antenna module
EP4152900A1 (en) Circuit board
KR20200089989A (en) Printed circuit board and method for manufacturing same
US20230066269A1 (en) Circuit board
KR20200087597A (en) Circuit board and antenna module
KR20210146030A (en) Package board and package board and manufacturing method thereof
EP3927123A1 (en) Circuit board
KR102502866B1 (en) Printed circuit board and package substrate comprising same
KR20240051801A (en) Antenna substrate and antenna in package comprising the same
KR20240082736A (en) Antenna substrate and antenna package comprising the same
KR20230170539A (en) Antenna substrate and antenna in package comprising the same
KR20230089386A (en) Circuit board and semiconductor package comprising the same
KR20240100898A (en) Antenna substrate and antenna in package comprising the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right