KR102667510B1 - 이미지 센싱 장치 - Google Patents
이미지 센싱 장치 Download PDFInfo
- Publication number
- KR102667510B1 KR102667510B1 KR1020190091650A KR20190091650A KR102667510B1 KR 102667510 B1 KR102667510 B1 KR 102667510B1 KR 1020190091650 A KR1020190091650 A KR 1020190091650A KR 20190091650 A KR20190091650 A KR 20190091650A KR 102667510 B1 KR102667510 B1 KR 102667510B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoelectric conversion
- conversion element
- floating diffusion
- gate
- sensing device
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 70
- 238000009792 diffusion process Methods 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 230000005540 biological transmission Effects 0.000 claims abstract description 47
- 238000012546 transfer Methods 0.000 claims abstract description 12
- 230000004044 response Effects 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims description 80
- 238000000034 method Methods 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000013459 approach Methods 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 12
- 230000002596 correlated effect Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
Abstract
본 기술의 일 실시예에 따른 이미지 센싱 장치는 기판 내에 형성되며, 입사광에 응답하여 광전하를 생성하는 광전변환소자, 상기 광전변환소자의 상부에 위치하며 상기 광전변환소자에서 생성된 광전하가 임시 저장되는 플로팅 디퓨전, 및 전송 신호에 응답하여 상기 광전변환소자에서 생성된 광전하를 상기 플로팅 디퓨전으로 전달하는 전송 게이트를 포함하며, 상기 전송 게이트는 상기 광전변환소자의 상부에 위치하는 수평 게이트, 및 상기 수평 게이트와 연결되며 상기 광전변환소자의 측부에 위치하여 상기 광전변환소자를 둘러싸는 수직 게이트를 포함할 수 있다.
Description
본 발명은 이미지 센싱 장치에 관한 것으로, 보다 상세하게는 전송 트랜지스터의 게이트 구조를 개선한 이미지 센싱 장치에 관한 것이다.
이미지 센서(image sensor)는 광학 영상을 전기 신호로 변환시키는 소자이다. 최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임 기기, 경비용 카메라, 의료용 마이크로 카메라, 로보트 등 다양한 분야에서 집적도 및 성능이 향상된 이미지 센서의 수요가 증대되고 있다.
본 발명의 실시예는 전송 트랜지스터의 게이트 구조를 개선하여 신호의 전송 지연을 최소화할 수 있으며, 픽셀들 간의 균일성(uniformity) 및 노이즈 특성이 우수한 이미지 센싱 장치를 제공한다.
본 발명의 일 실시예에 따른 이미지 센싱 장치는 기판 내에 형성되며, 입사광에 응답하여 광전하를 생성하는 광전변환소자, 상기 광전변환소자의 상부에 위치하며 상기 광전변환소자에서 생성된 광전하가 임시 저장되는 플로팅 디퓨전, 및 전송 신호에 응답하여 상기 광전변환소자에서 생성된 광전하를 상기 플로팅 디퓨전으로 전달하는 전송 게이트를 포함하되, 상기 전송 게이트는 상기 광전변환소자의 상부에 위치하는 수평 게이트, 및 상기 수평 게이트와 연결되며 상기 광전변환소자의 측부에 위치하여 상기 광전변환소자를 둘러싸는 수직 게이트를 포함할 수 있다.
본 발명의 다른 실시예에 따른 이미지 센싱 장치는 기판 내에 형성된 광전변환소자, 상기 광전변환소자의 상부에 위치하는 플로팅 디퓨전, 및 상기 플로팅 디퓨전의 측면들을 둘러싸면서 상기 광전변환소자의 상부면과 측면들을 둘러싸며 전송 신호에 응답하여 상기 광전변환소자에서 생성된 광전하를 상기 플로팅 디퓨전으로 전달하는 전송 게이트를 포함할 수 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재들로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예에 따른 이미지 센싱 장치는 전송 게이트가 종 형태로 광전변환소자를 넓게 감싸는 구조로 형성됨으로써 광전변환소자에서 플로팅 디퓨전으로의 전송 능력이 향상되어 레그(lag) 특성을 향상시킬 수 있다.
또한, 본 발명의 실시예에 따른 이미지 센싱 장치는 전송 능력이 향상됨으로써 전송 게이트에 인가되는 전압의 크기를 낮출 수 있다. 이를 통해, 본 발명의 실시예에 따른 이미지 센싱 장치는 고전압 인가에 따른 노이즈 발생 및 포텐셜 포켓에 의한 문제(예를 들어, 저조도에서의 픽셀들 간의 균일성(uniformity) 문제)를 줄일 수 있다.
또한, 본 발명의 실시예에 따른 이미지 센싱 장치는 다크(dark) 환경에서 전송 게이트에 네거티브 전압을 인가해줌으로써 전송 게이트의 게이트 절연막 표면에 보다 많은 정공들이 축적되도록 할 수 있다. 이를 통해, 본 발명의 실시예에 따른 이미지 센싱 장치는 실리콘 계면에서 발생하는 원치 않는 전자들이 광전변환소자쪽으로 유입되는 것을 방지하여 다크 특성을 개선할 수 있다.
도 1은 본 발명의 일 실시예들에 따른 이미지 센싱 장치의 구성을 개략적으로 도시한 블럭도.
도 2는 도 1의 픽셀 어레이에 형성된 픽셀 블록들의 구조를 예시적으로 보여주는 평면도.
도 3은 도 2의 픽셀 블록에서 X-X'절취선을 따라 절단된 단위 픽셀의 단면 구조를 예시적으로 보여주는 단면도.
도 4는 도 3의 구조에서 전송 게이트에 네거티브 전압을 인가하여 전송 게이트와 기판의 경계면에 정공들을 축적시킨 모습을 예시적으로 보여주는 도면.
도 5A 내지 도 5E는 본 발명의 일 실시예에 따른 단위 픽셀들의 형성 과정들을 예시적으로 보여주는 평면도들.
도 6A 내지 도 6E는 각각 도 5A 내지 도 5E에서 X-X'절취선을 따라 절단된 단면의 모습들을 예시적으로 보여주는 단면도들.
도 2는 도 1의 픽셀 어레이에 형성된 픽셀 블록들의 구조를 예시적으로 보여주는 평면도.
도 3은 도 2의 픽셀 블록에서 X-X'절취선을 따라 절단된 단위 픽셀의 단면 구조를 예시적으로 보여주는 단면도.
도 4는 도 3의 구조에서 전송 게이트에 네거티브 전압을 인가하여 전송 게이트와 기판의 경계면에 정공들을 축적시킨 모습을 예시적으로 보여주는 도면.
도 5A 내지 도 5E는 본 발명의 일 실시예에 따른 단위 픽셀들의 형성 과정들을 예시적으로 보여주는 평면도들.
도 6A 내지 도 6E는 각각 도 5A 내지 도 5E에서 X-X'절취선을 따라 절단된 단면의 모습들을 예시적으로 보여주는 단면도들.
이하, 본 발명의 일부 실시 예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시 예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1은 본 발명의 일 실시예들에 따른 이미지 센싱 장치의 구성을 개략적으로 도시한 블럭도이다.
도 1을 참조하면, 이미지 센싱 장치는 픽셀 어레이(pixel array, 100), 상관 이중 샘플러(correlated double sampler, CDS, 200), 아날로그-디지털 컨버터(analog digital converter, ADC, 300), 버퍼(Buffer, 400), 로우 드라이버(row driver, 500), 타이밍 제너레이터(timing generator, 600), 제어 레지스터(control register, 700) 및 램프 신호 제너레이터(ramp signal generator, 800)를 포함할 수 있다.
픽셀 어레이(100)는 매트릭스 구조로 배열된 복수의 픽셀 블록(PB)들을 포함할 수 있다. 각 픽셀 블록(PB)은 복수의 단위 픽셀들이 구동 트랜지스터들을 공유하는 구조를 포함할 수 있다. 예를 들어, 각 픽셀 블록(PB)은 4개의 단위 픽셀들이 리셋(Reset) 트랜지스터, 소스 팔로워(Source Follower) 트랜지스터 및 선택(Select) 트랜지스터를 공유하는 공유 픽셀 구조(shared pixel structure)로 형성될 수 있다. 단위 픽셀들은 각각이 외부에서 입사된 광신호를 변환시켜 광전하를 생성하는 광전변환소자, 광전변환소자에서 생성된 광전하를 임시 저장하는 플로팅 디퓨전, 및 광전변환소자에서 생성된 광전하를 플로팅 디퓨전으로 전송하기 위한 전송 게이트를 포함할 수 있다. 이때, 각 단위 픽셀의 전송 게이트는 광전변환소자의 상부면 뿐만 아니라 측면들까지 둘러싸는 종(bell) 형태로 형성될 수 있다. 이러한 전송 게이트의 구조는 보다 상세하게 후술된다. 픽셀 블록(PB)은 단위 픽셀들의 전기적 이미지 신호인 픽셀 신호를 컬럼 라인(column line)을 통하여 상관 이중 샘플러(200)로 출력할 수 있다. 픽셀 블록(PB)들은 로우 라인들(row lines) 및 컬럼 라인들(column lines)과 연결될 수 있다.
상관 이중 샘플러(200)는 픽셀 어레이(100)의 픽셀 블록(PB)들로부터 수신된 픽셀 신호를 유지(hold) 및 샘플링할 수 있다. 예를 들어, 상관 이중 샘플러(200)는 타이밍 제너레이터(600)로부터 제공된 클럭 신호에 따라 기준 전압 레벨과 수신된 전기적 이미지 신호의 전압 레벨을 샘플링하여 그 차이에 해당하는 아날로그적 신호를 아날로그-디지털 컨버터(300)로 전송할 수 있다.
아날로그-디지털 컨버터(300)는 램프 신호 제너레이터(800)로부터 출력된 램프 신호와 상관 이중 샘플러(200)로부터 출력되는 샘플링 신호를 서로 비교하여 비교 신호를 출력할 수 있다. 아날로그-디지털 컨버터(300)는 타이밍 제너레이터(600)로부터 제공되는 클럭 신호에 따라 비교 신호의 레벨 전이(transition) 시간을 카운트하고, 카운트 값을 버퍼(400)로 출력할 수 있다.
버퍼(400)는 아날로그-디지털 컨버터(300)로부터 출력된 복수의 디지털 신호 각각을 저장한 후 이들 각각을 감지 증폭하여 출력할 수 있다. 따라서, 버퍼(400)는 메모리(미도시)와 감지증폭기(미도시)를 포함할 수 있다. 메모리는 카운트 값을 저장하기 위한 것이며, 카운트 값은 복수의 단위픽셀(PX)들로부터 출력된 신호에 연관된 카운트 값을 의미한다. 감지증폭기는 메모리로부터 출력되는 각각의 카운트 값을 감지하여 증폭할 수 있다.
로우 드라이버(500)는 타이밍 제너레이터(600)의 신호에 따라 픽셀 어레이(100)의 픽셀 블록들을 구동시킬 수 있다. 예를 들어, 로우 드라이버(500)는 복수의 로우라인들(row lines) 중에서 적어도 어느 하나의 로우라인(row line)을 선택할 수 있는 제어 신호를 생성할 수 있다. 이러한 제어 신호는 선택 트랜지스터를 제어하는 선택 신호 및 후술되는 전송 게이트의 동작을 제어하기 위한 전송 신호를 포함할 수 있다.
타이밍 제너레이터(600)는 로우 드라이버(500), 상관 이중 샘플링(200), 아날로그-디지털 컨버터(300) 및 램프 신호 제너레이터(800)의 동작을 제어하기 위한 타이밍 신호를 생성할 수 있다.
제어 레지스터(700)는 램프 신호 제너레이터(800), 타이밍 제너레이터(600) 및 버퍼(400)의 동작을 제어하기 위한 제어 신호들을 생성할 수 있다.
램프 신호 제너레이터(800)는 타이밍 제너레이터(600)의 컨트롤에 따라 버퍼(400)로부터 출력되는 이미지 신호를 제어하기 위한 램프 신호를 생성할 수 있다.
도 2는 도 1의 픽셀 어레이에 형성된 픽셀 블록들의 구조를 예시적으로 보여주는 평면도이며, 도 3은 도 2의 픽셀 블록에서 X-X'절취선을 따라 절단된 단위 픽셀의 단면 구조를 예시적으로 보여주는 단면도이다.
도 3에서는, 설명의 편의상, 픽셀 블록(PB)에 포함되는 4개의 단위 픽셀들(PX1~PX4) 중 어느 하나의 단위 픽셀에 대해서만 도시하였으나, 단위 픽셀들(PX1~PX4)은 모두 동일한 구조로 형성될 수 있다.
도 2 및 도 3을 참조하면, 각 픽셀 블록(PB)은 4개의 단위 픽셀들(PX1~PX4)이 리셋 트랜지스터(RX), 소스 팔로워 트랜지스터(DX) 및 선택 트랜지스터(SX)를 공유하는 공유 픽셀 구조(shared pixel structure)로 형성될 수 있다. 도 3에서는 설명의 편의를 위해, 각 트랜지스터(RX, DX, SX)를 나타내는 참조번호는 해당 트랜지스터의 게이트에 표시되었다. 리셋 트랜지스터(RX), 소스 팔로워 트랜지스터(DX) 및 선택 트랜지스터(SX)는 단위 픽셀들(PX1, PX4)과 단위 픽셀들(PX2, PX3) 사이에서 픽셀 블록(PB)을 가로지르도록 제 1 방향(예컨대, X 방향)으로 일렬로 배치될 수 있다.
기판(10)의 상부 영역(upper portion)에는 트랜지스터들(RX, DX, SX)이 형성되는 액티브 영역(110) 및 단위 픽셀들(PX1~PX4)이 형성되는 픽셀 영역을 정의하는 소자분리구조(120)가 형성될 수 있다. 소자분리구조(120)는 기판(10)이 일정 깊이로 식각된 트렌치에 절연물이 매립된 STI(Swallow Trench Isolation) 구조 또는 기판(10)에 일정 깊이로 불순물이 주입된 불순물 영역을 포함할 수 있다.
기판(10)은 P형 불순물이 함유된 반도체 기판을 포함할 수 있다. 반도체 기판은 단결정 상태(Single crystal state)일 수 있으며, 실리콘 함유 재료를 포함할 수 있다. 기판(10)은 씨닝공정(thinning process)을 통해 박막화된 기판(10)이거나, 에피텍셜 성장을 통해 형성된 에피층(Epi layer)을 포함하는 기판(10)일 수도 있다. 일례로, 기판(10)은 씨닝공정을 통해 박막화된 벌크 실리콘 기판(10)일 수 있다.
단위 픽셀들(PX1~PX4)은 각각 광전변환소자(photoelectric conversion element)(130), 플로팅 디퓨전(floating diffusion)(FD), 전송 게이트(140), 컬러 필터층(150) 및 마이크로 렌즈(160)를 포함할 수 있다.
광전변환소자(130)는 마이크로 렌즈(160) 및 컬러 필터층(150)을 투과하여 입사된 광을 변환시켜 광전하를 생성할 수 있다. 광전변환소자(130)는 유기 또는 무기 포토다이오드(photodiode)를 포함할 수 있다. 광전변환소자(130)는 기판(10)에 형성되며 서로 상보적인 도전형을 갖는 불순물 영역들이 적층된 구조로 형성될 수 있다. 예를 들어, 광전변환소자(130)는 제 1 불순물 영역(130N), 제 2 불순물 영역(130P1) 및 제 3 불순물 영역(130P2)이 적층된 구조를 포함할 수 있다. 제 1 불순물 영역(130N)은 N형 불순물 영역일 수 있으며, 제 2 불순물 영역(130P1) 및 제 3 불순물 영역(130P2)은 P형 불순물 영역일 수 있다. 제 2 불순물 영역(130P1)은 제 1 불순물 영역(130N)의 측면들을 둘러싸도록 제 1 불순물 영역(130N)의 측부에 위치할 수 있다. 제 3 불순물 영역(130P2)은 제 1 불순물 영역(130N)의 상부에 위치할 수 있다. 제 2 불순물 영역(130P1)과 제 3 불순물 영역(130P2)는 서로 다른 불순물 농도를 가질 수 있다. 제 1 불순물 영역(130N)은 수직 방향으로 균일한 도핑 프로파일을 갖거나, 플로팅 디퓨전(FD)에 가까울수록 불순물의 도핑 농도가 증가하는 도핑 프로파일을 가질 수 있다.
플로팅 디퓨전(FD)은 전송 게이트(140)에 의해 광전변환소자(130)로부터 전송되어 온 광전하가 잠시 저장되는 영역이다. 플로팅 디퓨전(FD)은 N형 불순물 영역일 수 있다. 플로팅 디퓨전(FD)은 기판(10) 내에서 광전변환소자(130)의 중심부와 수직 방향으로 중첩되도록 광전변환소자(130)의 상부에 형성될 수 있다. 예를 들어, 플로팅 디퓨전(FD)은 각 단위 픽셀(PX1~PX4) 마다 하나씩 독립적으로 형성되며, 각 단위 픽셀(PX1~PX4)에서, 플로팅 디퓨전(FD)은 해당 단위 픽셀의 상부 영역의 중심부에 위치할 수 있다. 플로팅 디퓨전(FD)과 광전변환소자(130) 사이의 필라 영역(12)은 P형 불순물을 포함하지 않는 영역일 수 있다.
전송 게이트(140)는 전송 신호에 따라 광전변환소자(130)에서 생성된 광전하가 플로팅 디퓨전(FD)으로 전송되도록 해준다. 예를 들어, 전송 게이트(140)에 포지티브 전압이 인가되면, 제 1 불순물 영역(130N)에서 생성된 광전하들이 제 2 불순물 영역(130P1), 제 3 불순물 영역(130P2), 필라 영역(12)을 통해 플로팅 디퓨전(FD) 쪽으로 이동될 수 있다. 이때, 필라 영역(12)에는 P형 불순물이 포함되지 않도록 함으로써, 필라 영역(12)의 저항값을 낮춰 광전하들이 보다 쉽게 플로팅 디퓨전(FD) 쪽으로 이동하도록 할 수 있다.
전송 게이트(140)는 게이트 전극(142) 및 게이트 전극(142)의 표면에 형성된 게이트 절연막(144)을 포함할 수 있다. 특히, 본 실시예에 따른 게이트 전극(142)은 수평 게이트 전극(142a) 및 수직 게이트 전극(142b)을 포함할 수 있다.
수평 게이트 전극(142a)은 광전변환소자(130)의 상부에 위치할 수 있다. 수평 게이트 전극(142a)은 플로팅 디퓨전(FD)을 가운데 두고 플로팅 디퓨전(FD)을 둘러싸는 띠 형태로 형성될 수 있다. 예를 들어, 수평 게이트 전극(142a)은 가운데 부분에 관통구가 형성된 띠 형상의 평판 구조로 형성되며, 광전변환소자(130)의 상부면을 덮도록 광전변환소자(130)의 상부에 위치할 수 있다. 플로팅 디퓨전(FD)은 게이트 절연막(144)과 접하도록 수평 게이트 전극(142a)의 관통구 내에 형성될 수 있다. 수평 게이트 전극(142a)의 상부면과 플로팅 디퓨전(FD)의 상부면은 실질적으로 동일한 평면상에 형성될 수 있다.
수직 게이트 전극(142b)은 수평 게이트 전극(142a)의 바깥쪽{소자분리구조(120)와 인접한 쪽} 단부와 연결되면서 수직 방향으로 연장되는 수직 장벽 형태로 형성될 수 있다. 예를 들어, 수직 게이트 전극(142b)은 평면상으로는 광전변환소자(130)를 둘러싸는 띠 형태로 형성될 수 있으며, 수직면상으로는 수평 게이트 전극(142a)과 수직한 방향으로 길게 연장되는 장벽 형태로 형성될 수 있다. 수직 게이트 전극(142b)은 그 바닥면이 제 1 불순물 영역(130N)의 바닥면과 같은 레벨이 되도록 수직한 방향으로 연장될 수 있다. 수직 게이트 전극(142b)은 기판(10)을 관통하도록 형성될 수 있다.
이러한 수평 게이트 전극(142a)과 수직 게이트 전극(142b)의 결합된 형태는 광전변환소자(130)의 상부면과 측면들을 커버하는 종 형태가 될 수 있다. 이때, 플로팅 디퓨전(FD)은 종의 꼭지 부분이 될 수 있다.
게이트 전극(142)은 실리콘을 포함하는 반도체 물질(예를 들어, 폴리 실리콘) 또는 금속성 물질을 포함할 수 있다.
게이트 절연막(144)은 제 2 불순물 영역(130P1) 및 제 3 불순물 영역(130P2)과 접하도록 게이트 전극(142)과 불순물 영역들(130P1, 130P2) 사이에 형성될 수 있다. 또한, 게이트 절연막(144)은 플로팅 디퓨전(FD) 및 필라 영역(12)과 접하도록 게이트 전극(142)과 플로팅 디퓨전(FD) 사이 그리고 게이트 전극(142)과 필라 영역(12) 사이에 형성될 수 있다. 게이트 절연막(144)은 산화물, 질화물 및 산화질화물로 이루어진 그룹으로부터 선택된 적어도 어느 하나를 포함할 수 있다.
컬러 필터층(150)은 마이크로 렌즈(160)를 통해 입사되는 광으로부터 가시광을 필터링하여 통과시킨다. 컬러 필터층(150)은 단위 픽셀(PX1~PX4) 별로 형성될 수 있다. 예를 들어, 각 단위 픽셀(PX1~PX4)의 컬러필터층(150)은 가시광에서 적색광만을 통과시키는 레드필터(red filter), 가시광에서 녹색광만을 통과시키는 그린필터(green filter) 및 가시광에서 청색광만을 통과시키는 블루필터(blue filter) 중 어느 하나가 형성될 수 있다. 또는 각 단위 픽셀(PX1~PX4)의 컬러필터층(150)은 사이언 필터(cyan filter), 옐로우 필터(yellow filter), 마젠타 필터(magenta filter) 중 어느 하나가 형성될 수 있다.
마이크로 렌즈(160)는 외부로부터 입사되는 광을 집광하여 컬러 필터층(150)으로 전달한다.
상술한 도 3의 실시예에서는 X 방향을 따라 절단된 단면의 모습만을 예시적으로 설명하였다. 그러나, 본 실시예에서는 X 방향과 교차되는 다른 방향을 따라 절단된 단면의 모습들도 X 방향의 단면 모습과 실질적으로 같은 구조로 형성될 수 있다.
또한, 상술한 실시예에서는 도 2에서와 같이 단위 픽셀이 평면상으로 사각 형상을 갖는 경우에 대해서만 설명하였으나, 원형 또는 다양한 형태의 다각형 형상으로 형성될 수 있다.
또한, 상술한 도 3의 실시예에서는 전송 게이트(140)의 내측에 형성된 P형 불순물 영역만 도시하였으나, 전송 게이트(140)의 외측에도 제 2 불순물 영역(130P1) 및 제 3 불순물 영역(130P2)과 같은 P형 불순물 영역이 전송 게이트(140)와 접하게 형성될 수 있다.
본 실시예에서와 같이, 전송 게이트(140)가 종 형태로 광전변환소자(130)의 상부면 뿐만 아니라 측면까지 덮도록 넓게 확장되게 형성됨으로써, 제 1 불순물 영역(130N)의 하부 영역에 생성된 광전하(전자)들도 쉽게 플로팅 디퓨전(FD)으로 전달되도록 할 수 있다. 예를 들어, 도 3에서 점선의 화살표로 표시된 것과 같이, 제 1 불순물 영역(130N)의 하부 영역에 있는 전자들도 수직 게이트 전극(142b)에 의해 광전변환소자(130)의 측면에서 수직 방향 형성된 채널 영역을 통해 쉽게 위쪽으로 이동할 수 있게 된다. 즉, 광전변환소자(130)의 하부 영역에 있는 광전하들까지 빠르게 플로팅디퓨전(FD)으로 전송될 수 있도록 함으로써, 광전변환소자(PD)에서 플로팅디퓨전(FD)으로의 전송 능력이 크게 향상될 수 있다. 따라서, 이미지 센싱 장치의 레그(lag) 특성이 향상될 수 있다.
또한, 상술한 바와 같이, 전송 트랜지스터의 전송 능력이 향상됨으로써 전송 게이트(140)에 인가되는 전송 신호의 전위 레벨을 종래에 비해 낮출 수 있다. 전송 게이트(140)에 인가되는 전위의 레벨이 높아질수록 전송 게이트(140)와 광전변환소자(130) 사이에 포텐셜 포켓(potential pocket)이 형성될 가능성이 높아지게 된다. 포텐셜 포켓이 형성되면, 포텐셜 포켓에 축적되었던 광전하의 일부 또는 전부가 다시 광전변환소자(130) 쪽으로 되돌아가는 스필백(Spill back) 현상에 의해 픽셀들 간의 균일성(uniformity) 특성이 나빠질 가능성이 높아진다. 그러한 문제는 저조도 상황에서 더욱 심각해질 수 있다. 본 실시예에서는 전송 게이트(140)에 인가되는 전송 신호의 전위 레벨을 낮출 수 있어, 포텐셜 포켓에 의해 발생되는 문제들이 발생될 가능성을 감소시킬 수 있다. 또한, 고전압 인가로 인해 발생될 수 있는 노이즈 문제도 감소시킬 수 있다.
또한, 본 실시예에서와 같은 전송 게이트 구조에서는, 이미지 센싱 장치가 다크(dark) 환경에 노출되는 시간 동안에, 기판(10)의 계면에서 발생되는 다크 전자들을 효과적으로 제어할 수 있다. 예를 들어, 다크(dark) 환경에서, 게이트 전극(142)에 네거티브 전압을 인가해줌으로써, 도 4에서와 같이, 게이트 절연막(144)과 접하는 기판 표면에 정공(+)들이 축적되도록 할 수 있다. 이처럼, 다크(dark) 환경에서, 정공(+)들이 광전변환소자(130)를 둘러싸도록 함으로써, 입사광과 무관하게 기판(10)의 계면에서 발생되는 다크 전자들이 광전변환소자(130) 쪽으로 유입되는 것을 방지할 수 있다.
또한, 본 실시예에서의 수직 게이트 전극(142b)은 기판(10)을 관통하게 형성됨으로써 인접한 단위 픽셀들의 광전변환소자들을 소자 분리(device isolation)시키는 DTI(Deep Trench Isolation)의 역할도 수행할 수 있다.
도 5A 내지 도 5E는 본 발명의 일 실시예에 따른 단위 픽셀들의 형성 과정들을 예시적으로 보여주는 평면도들이며, 도 6A 내지 도 6E는 각각 도 5A 내지 도 5E에서 X-X' 절취선을 따라 절단된 단면의 모습들을 예시적으로 보여주는 단면도들이다.
본 실시예는 단위 픽셀의 구조에 특징이 있으므로, 설명의 편의를 위해, 도 5A 내지 도 5E에서는 도 2의 픽셀 블록 중 어느 한 단위 픽셀에 대해서만 도시하였다.
먼저 도 5A 및 도 6A를 참조하면, 제 1 면(S1) 및 제 1 면(S1)에 대향하는 제 2 면(S2)을 포함하는 기판(10) 내에서, 게이트 전극(140) 및 광전변환소자(130)가 형성될 영역에 P형 불순물을 주입하여 P형 불순물 영역(132)을 형성한다.
다음에, P형 불순물 영역(132)이 형성된 기판(10)에 N형 불순물을 주입하여 제 1 불순물 영역(130N) 및 플로팅 디퓨전(FD)을 형성한다.
기판(10)의 제 2 면(S2) 측에는 지지기판(미도시)이 형성될 수 있다. 예를 들어, 기판(10)은 SOI(Silicon On Isolation) 기판에서 상부 기판에 해당할 수 있다.
플로팅 디퓨전(FD)은 기판(10)의 제 1 면(S1)과 접하도록 기판(10)의 상부 영역에 형성될 수 있다. 제 1 불순물 영역(130N)은 플로팅 디퓨전(FD)과 일정 거리 이격되면서 기판(10)의 제 2 면(S2)으로부터 일정 거리 이격되도록 P형 불순물 영역(132) 내에 형성될 수도 있다. 제 1 불순물 영역(130N)은 기판(10)의 제 2 면(S2)과 접하는 깊이까지 형성될 수도 있다.제 1 불순물 영역(130N)은 전체적으로 균일한 도핑 프로파일을 갖거나, 제 2 면(S2)에서부터 제 1 면(S1)에 가까워질수록 불순물 도핑농도가 증가하는 도핑 프로파일을 가질 수 있다. 기판(10)의 제 2 면(S2)은 입사광이 유입되는 입사면이 될 수 있다.
다음에, 제 1 불순물 영역(130N)과 플로팅 디퓨전(FD) 사이의 영역에 추가적으로 P형 불순물을 주입하여 제 1 불순물 영역(130N)과 플로팅 디퓨전(FD)을 아이솔레이션 시키기 위한 P형 불순물 영역(134)이 형성될 수 있다. P형 불순물 영역들(132, 134)은 서로 같은 농도로 형성되거나 서로 다른 농도로 형성될 수 있다.
P형 불순물 영역(134)은 다른 방법으로 형성될 수도 있다. 예를 들어, P형 불순물 영역(132)을 형성시 P형 불순물 영역(134)의 높이까지 불순물을 주입한 후, 그 내부에 N형 불순물을 주입하여 제 1 불순물 영역(130N)을 형성할 수도 있다.
또한, P형 불순물 영역들(132, 134)은 후속 공정에서 형성되는 소자분리구조(120)와 중첩되는 영역까지 확장되게 형성될 수 있다.
다음에, 기판(10)의 제 1 면(S1) 측이 일정 깊이로 식각되어 소자분리용 트렌치가 형성된다. 이어서, 소자분리용 트렌치에 절연물이 매립됨으로써 트랜지스터들(RX, DX, SX)이 형성되는 액티브 영역(도 2에서의 110) 및 단위 픽셀들(PX1~PX4)이 형성되는 픽셀 영역을 정의하는 소자분리구조(120)가 형성될 수 있다. 소자분리구조(120)는 STI(Swallow Trench Isolation) 구조를 포함할 수 있다.
다음에 도 5B 및 도 6B를 참조하면, 기판(10)의 제 1 면(S1) 측에서 플로팅 디퓨전(FD)과 소자분리구조(120) 사이의 영역이 일정 깊이로 식각된 제 1 트렌치(114)가 형성된다.
예를 들어, 제 1 트렌치(114)는 평면도 상에서 볼 때 플로팅 디퓨전(FD)를 둘러싸는 띠 형상으로 형성될 수 있다. 즉, 플로팅 디퓨전(FD) 주변의 픽셀 영역(112)이 일정 깊이로 식각됨으로써 필라 영역(12) 및 플로팅 디퓨전(FD)을 돌출시키는 제 1 트렌치(114)가 형성될 수 있다. 제 1 트렌치(114)는 바닥면이 P형 불순물 영역(134)과 접하도록 형성될 수 있다.
다음에 도 5C 및 도 6C를 참조하면, 제 1 트렌치(114)에서 제 1 불순물 영역(130N)과 중첩되지 않는 영역이 일정 깊이로 식각되어 제 2 트렌치(116)가 형성됨으로써 광전변환소자(130)의 제 2 불순물 영역(130P1) 및 제 3 불순물 영역(130P2)이 형성된다.
제 2 트렌치(116)는 바닥면이 제 1 불순물 영역(130N)의 바닥면과 실질적으로 같은 깊이가 되도록 형성될 수 있다. 제 2 트렌치(116)와 제 1 불순물 영역(130N)은 일정 거리 이격되게 형성된다. 즉, 제 1 불순물 영역(130N)은 제 1 트렌치(114) 및 제 2 트렌치(116)에 의해 상부면 및 측면들이 일정 두께의 P형 불순물 영역들(130P1, 130P2)로 둘러싸이게 된다.
다음에 도 5D 및 도 6D를 참조하면, 제 1 트렌치(114) 및 제 2 트렌치(116)의 측면 및 바닥면에 게이트 절연막(144)이 형성된다.
예를 들어, 제 1 트렌치(114) 및 제 2 트렌치(116)에 대해 열처리 공정을 수행하여 제 1 트렌치(114) 및 제 2 트렌치(116)의 측면 및 바닥면을 산화시킴으로써 산화막을 형성할 수 있다. 또는 증착공정을 통해, 제 1 트렌치(114) 및 제 2 트렌치(116)의 측면 및 바닥면에 절연막을 증착시킴으로써 게이트 절연막(144)을 형성할 수 있다.
다음에 도 5E 및 6E를 참조하면, 제 1 트렌치(114) 및 제 2 트렌치(116)가 매립되도록 게이트 절연막(114) 상부에 게이트 전극(142)을 형성한다.
예를 들어, 제 1 트렌치(114) 및 제 2 트렌치(116)가 매립되도록 게이트 절연막(114) 상부에 게이트 전극 물질을 형성한 후 플로팅 디퓨전(FD)이 노출될 때까지 게이트 전극 물질을 평탄화함으로써, 게이트 전극(142)을 형성할 수 있다.
게이트 전극(140)은 실리콘을 포함하는 반도체 물질(예를 들어, 폴리 실리콘) 또는 금속성 물질을 포함할 수 있다.
다음에 게이트 전극(140)이 노출될 때까지 기판(10)의 제 2 면(S2) 측이 평탄화 식각될 수 있다.
이후 기판(10)의 제 2 면(S2) 상부에 컬러 필터층 및 마이크로 렌즈가 형성될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 기판
100: 픽셀 어레이
110: 액티브 영역
120: 소자분리구조
130: 광전변환소자
140: 전송 게이트
150: 컬러 필터층
160: 마이크로 렌즈
200: 상관 이중 샘플러
300: 아날로그-디지털 컨버터
400: 버퍼
500: 로우 드라이버
600: 타이밍 제너레이터
700: 제어 레지스터
800: 램프 신호 제너레이터
FD: 플로팅 디퓨전
100: 픽셀 어레이
110: 액티브 영역
120: 소자분리구조
130: 광전변환소자
140: 전송 게이트
150: 컬러 필터층
160: 마이크로 렌즈
200: 상관 이중 샘플러
300: 아날로그-디지털 컨버터
400: 버퍼
500: 로우 드라이버
600: 타이밍 제너레이터
700: 제어 레지스터
800: 램프 신호 제너레이터
FD: 플로팅 디퓨전
Claims (17)
- 기판 내에 형성되며, 입사광에 응답하여 광전하를 생성하는 광전변환소자;
상기 기판 내에서 상기 광전변환소자의 상부에 위치하며, 상기 광전변환소자에서 생성된 광전하가 임시 저장되는 플로팅 디퓨전;
상기 기판 내에서 상기 광전변환소자와 상기 플로팅 디퓨전 사이에 위치하는 필라 영역; 및
전송 신호에 응답하여 상기 광전변환소자에서 생성된 광전하를 상기 필라 영역을 통해 상기 플로팅 디퓨전으로 전달하는 전송 게이트를 포함하며,
상기 전송 게이트는
상기 광전변환소자의 상부에 위치하며, 상기 플로팅 디퓨전과 상기 필라 영역을 둘러싸는 수평 게이트; 및
상기 수평 게이트와 연결되며, 상기 광전변환소자의 측부에 위치하여 상기 광전변환소자를 둘러싸는 수직 게이트를 포함하는 이미지 센싱 장치. - 청구항 1에 있어서, 상기 광전변환소자는
제 1 타입의 불순물을 포함하는 제 1 불순물 영역; 및
상기 전송 게이트와 상기 제 1 불순물 영역 사이에 위치하며, 상기 제 1 타입과 상보되는 제 2 타입의 불순물을 포함하는 제 2 불순물 영역을 포함하는 것을 특징으로 하는 이미지 센싱 장치. - 청구항 2에 있어서, 상기 제 1 불순물 영역은
상기 플로팅 디퓨전에 가까울수록 불순물의 도핑농도가 증가하는 도핑 프로파일을 갖는 것을 특징으로 하는 이미지 센싱 장치. - 청구항 2에 있어서,
상기 제 1 불순물 영역은 N형 불순물 영역을 포함하며, 상기 제 2 불순물 영역은 P형 불순물 영역을 포함하는 것을 특징으로 하는 이미지 센싱 장치. - 삭제
- 청구항 1에 있어서, 상기 수평 게이트는
중앙부에 관통구가 형성된 띠 형상의 평판 구조를 가지며,
상기 플로팅 디퓨전 및 상기 필라 영역은 상기 관통구 내에 위치하는 것을 특징으로 하는 이미지 센싱 장치. - 청구항 6에 있어서, 상기 수직 게이트는
상기 띠 형상의 바깥쪽 단부와 연결되는 수직한 장벽 형태를 갖는 것을 특징으로 하는 이미지 센싱 장치. - 청구항 1에 있어서, 상기 수직 게이트는
상기 기판을 관통하는 것을 특징으로 하는 이미지 센싱 장치. - 청구항 1에 있어서, 상기 전송 게이트는
상기 광전변환소자의 상부면 및 측면들을 커버하는 종 형태를 갖는 것을 특징으로 하는 이미지 센싱 장치. - 청구항 1에 있어서, 상기 전송 게이트는
상기 기판에 매립되는 것을 특징으로 하는 이미지 센싱 장치. - 청구항 1에 있어서, 상기 전송 게이트는
그 상부면이 상기 플로팅 디퓨전의 상부면과 동일한 평면상에 위치하는 것을 특징으로 하는 이미지 센싱 장치. - 기판 내에 형성된 광전변환소자;
상기 기판 내에서 상기 광전변환소자의 상부에 위치하는 플로팅 디퓨전;
상기 기판 내에서 상기 광전변환소자와 상기 플로팅 디퓨전 사이에 위치하는 필라 영역; 및
상기 플로팅 디퓨전과 상기 필라 영역의 측면들을 둘러싸면서 상기 광전변환소자의 상부면과 측면들을 둘러싸며, 전송 신호에 응답하여 상기 광전변환소자에서 생성된 광전하를 상기 필라 영역을 통해 상기 플로팅 디퓨전으로 전달하는 전송 게이트를 포함하는 이미지 센싱 장치. - 청구항 12에 있어서, 상기 전송 게이트는
상기 광전변환소자의 상부, 및 상기 플로팅 디퓨전과 상기 필라 영역의 측부에 위치하는 수평 게이트; 및
상기 수평 게이트와 연결되며, 상기 광전변환소자의 측부에 위치하여 상기 광전변환소자를 둘러싸는 수직 게이트를 포함하는 이미지 센싱 장치. - 청구항 13에 있어서, 상기 수평 게이트는
중앙부에 관통구가 형성된 띠 형상의 평판 구조를 갖는 것을 특징으로 하는 이미지 센싱 장치. - 청구항 14에 있어서, 상기 플로팅 디퓨전 및 상기 필라 영역은
상기 관통구 내에 위치하는 것을 특징으로 하는 이미지 센싱 장치. - 청구항 13에 있어서, 상기 수직 게이트는
상기 기판을 관통하는 장벽 형태를 갖는 것을 특징으로 하는 이미지 센싱 장치. - 청구항 13에 있어서, 상기 수평 게이트 및 상기 수직 게이트는
상기 기판에 매립되는 것을 특징으로 하는 이미지 센싱 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190091650A KR102667510B1 (ko) | 2019-07-29 | 이미지 센싱 장치 | |
| US16/673,747 US11557616B2 (en) | 2019-07-29 | 2019-11-04 | Image sensing device |
| CN201911106035.2A CN112312051B (zh) | 2019-07-29 | 2019-11-13 | 图像感测装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190091650A KR102667510B1 (ko) | 2019-07-29 | 이미지 센싱 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210013890A KR20210013890A (ko) | 2021-02-08 |
| KR102667510B1 true KR102667510B1 (ko) | 2024-05-22 |
Family
ID=
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011159757A (ja) * | 2010-01-29 | 2011-08-18 | Sony Corp | 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器 |
| KR101866673B1 (ko) * | 2013-12-25 | 2018-06-11 | 캐논 가부시끼가이샤 | 촬상 장치, 촬상 시스템 및 촬상 장치의 제조 방법 |
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011159757A (ja) * | 2010-01-29 | 2011-08-18 | Sony Corp | 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器 |
| KR101866673B1 (ko) * | 2013-12-25 | 2018-06-11 | 캐논 가부시끼가이샤 | 촬상 장치, 촬상 시스템 및 촬상 장치의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9466629B2 (en) | Image sensor and method of fabricating the same | |
| KR102209097B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| US9997556B2 (en) | Image sensor | |
| CN100461439C (zh) | 影像感测元件及其制造方法 | |
| KR102546550B1 (ko) | 딥 트렌치들 내의 전달 게이트들을 갖는 이미지 센서 | |
| KR102591008B1 (ko) | 이미지 센서 | |
| US10529755B2 (en) | Image sensor having a photoelectric conversion layer coupled to a storage node through a pinning layer with P-type impurities | |
| KR102653348B1 (ko) | 이미지 센서 | |
| KR102575458B1 (ko) | 이미지 센서 및 그 제조방법 | |
| TW201721850A (zh) | 包括垂直傳輸閘的圖像感測器 | |
| KR102471593B1 (ko) | 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법 | |
| KR102535680B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR102513483B1 (ko) | 이미지 센서 및 그 제조방법 | |
| US11557616B2 (en) | Image sensing device | |
| US10038028B2 (en) | Image sensor including depletion inducing layer | |
| KR102615669B1 (ko) | 이미지 센싱 장치 | |
| EP4125130A1 (en) | Image sensor | |
| KR102667510B1 (ko) | 이미지 센싱 장치 | |
| US9978787B1 (en) | Image sensor and method for fabricating the same | |
| US20230092590A1 (en) | Image sensor | |
| US20230268366A1 (en) | Image sensor | |
| US20240162258A1 (en) | Image sensor and method of manufacturing the same | |
| US20240170520A1 (en) | Image sensor and manufacturing method thereof | |
| US20230120066A1 (en) | Image sensor | |
| KR20090085828A (ko) | 픽셀들 사이의 크로스토크를 감소시킬 수 있는 이미지 센서및 그 제조 방법 |