KR102666536B1 - 감지를 위한 완전 차동 프론트 엔드 - Google Patents
감지를 위한 완전 차동 프론트 엔드 Download PDFInfo
- Publication number
- KR102666536B1 KR102666536B1 KR1020200001591A KR20200001591A KR102666536B1 KR 102666536 B1 KR102666536 B1 KR 102666536B1 KR 1020200001591 A KR1020200001591 A KR 1020200001591A KR 20200001591 A KR20200001591 A KR 20200001591A KR 102666536 B1 KR102666536 B1 KR 102666536B1
- Authority
- KR
- South Korea
- Prior art keywords
- pixel
- current
- input
- low
- circuit
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000004020 conductor Substances 0.000 claims description 48
- 238000001514 detection method Methods 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 15
- 239000002131 composite material Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 208000033361 autosomal recessive with axonal neuropathy 2 spinocerebellar ataxia Diseases 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
- G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
Abstract
픽셀에서 구동 전류를 감지하기 위한 시스템 및 방법. 일부 실시예에서, 시스템은 제1 픽셀, 제2 픽셀, 차동 감지 회로, 기준 전류원, 및 제어 회로를 포함한다. 차동 감지 회로는 제1 입력, 제2 입력, 및 출력을 가질 수 있고, 제1 입력은 기준 전류원에 의해 생성된 기준 전류가 제1 픽셀 전류로부터 감산되는 노드에 연결되어 있고, 제1 픽셀 전류는 제1 픽셀에 의해 생성된 전류를 포함한다. 제2 입력은 제2 픽셀 전류를 수신하도록 구성되고, 제2 픽셀 전류는 제2 픽셀에 의해 생성된 전류를 포함한다. 출력은 상기 제1 입력에서 수신된 전류와 제2 입력에서 수신된 전류 사이의 차이에 기초하여 출력 신호를 생성하도록 구성될 수 있다.
Description
본원은 2019년 8월 15일자로 출원된 "FULLY DIFFERENTIAL FRONT-END WITH SENSING OF ADJACENT SUB-PIXELS"이라는 명칭의 미국 특허 가출원 제62/887,395호의 우선권 및 이익을 주장하며, 그 전체 내용은 본원에 참조로 포함된다.
본 개시에 따른 실시예의 하나 이상의 양태들은 디스플레이에 관한 것으로, 보다 구체적으로는 픽셀 특성을 측정하는 것에 관한 것이다.
컴퓨터 또는 모바일 장치에 사용되는 것과 같은 비디오 디스플레이는 복수의 픽셀을 가질 수 있고, 각 픽셀 내에 발광 다이오드(LED)(예를 들어, 유기 발광 다이오드(OLED))와 같은 디스플레이 소자를 통해 구동 전류를 제어하도록 구성된 구동 트랜지스터를 포함하는 복수의 트랜지스터를 가질 수 있다. 디스플레이의 구동 트랜지스터의 특성들 사이의 변동, 또는 구동 트랜지스터 중 어느 하나의 특성의 시간에 따른 변화는, 그것들이 보상되지 않으면, 디스플레이에 의해 표시되는 이미지 또는 비디오의 품질을 저하시킬 수 있다. 이러한 변동 또는 변화를 보상하기 위해, 구동 트랜지스터의 특성을 측정하는 것이 유리할 수 있다.
따라서, 디스플레이에서 구동 트랜지스터의 특성을 측정하기 위한 시스템 및 방법이 필요하다.
본 개시의 일 실시예에 따르면, 제1 픽셀, 제2 픽셀, 차동 감지 회로, 기준 전류원, 그리고 제어 회로를 포함하고, 차동 감지 회로는, 제1 입력, 제2 입력, 및 출력을 가지며, 제1 입력은, 기준 전류원에 의해 생성된 기준 전류가 제1 픽셀 전류로부터 감산되는 노드에 연결되어 있고, 제1 픽셀 전류는 제1 픽셀에 의해 생성된 전류를 포함하며, 제2 입력은 제2 픽셀 전류를 수신하도록 구성되고, 제2 픽셀 전류는 제2 픽셀에 의해 생성된 전류를 포함하며, 출력은 제1 입력에서 수신된 전류와 제2 입력에서 수신된 전류 사이의 차이에 기초하여 출력 신호를 생성하도록 구성되고, 제어 회로는, 제1 픽셀이 턴 온되도록 제어하고, 제2 픽셀이 턴 오프되도록 제어하며, 기준 전류원이 기준 전류를 생성하도록 제어하도록 구성된, 시스템이 제공된다.
일부 실시예들에서, 제1 픽셀 및 제2 픽셀을 포함하는 디스플레이 패널을 포함하고, 제1 픽셀은 디스플레이 패널의 제1열에 위치하며, 제2 픽셀은 디스플레이 패널의 제2열에 위치하고, 제1 픽셀 및 제2 픽셀은 디스플레이 패널의 동일한 행에 인접하게 위치한다.
일부 실시예들에서, 제1 픽셀 전류는 제1 픽셀 이외의 제1 열의 복수의 픽셀로부터의 누설 전류를 더 포함하고, 제2 픽셀 전류는 제2 픽셀 이외의 제2 열의 복수의 픽셀로부터의 누설 전류를 포함한다.
일부 실시예들에서, 차동 감지 회로는 저역 통과 전류 필터를 포함한다.
일부 실시예들에서, 저역 통과 전류 필터는 완전 차동 증폭기를 포함한다.
일부 실시예들에서, 저역 통과 전류 필터는 적어도 1MHz 대역폭을 갖는 공통 모드 피드백 회로를 더 포함한다.
일부 실시예들에서, 차동 감지 회로는 저역 통과 전류 필터의 출력에 연결된 적분기를 더 포함한다.
일부 실시예들에서, 구동 회로를 더 포함하고, 디스플레이 패널의 제1 도전체는 제1 픽셀에 연결되어 있고, 제1 도전체는, 시스템의 제1 상태에서, 제1 픽셀 전류를 전달하고, 시스템의 제2 상태에서, 구동 회로로부터 제1 픽셀에 전류를 전달하도록 구성된다.
일부 실시예들에서, 제어 회로는 제2 상태에서, 저역 통과 전류 필터가 리셋 상태에서 작동하도록 제어하고, 구동 회로가 제1 도전체를 기준 전압으로 구동하도록 제어하도록 구성된다.
본 개시의 일 실시예에 따르면, 디스플레이에서 전류를 감지하는 방법이 제공되고, 디스플레이는, 제1 픽셀, 제2 픽셀, 차동 감지 회로, 그리고 기준 전류원, 제1 입력, 제2 입력, 그리고 출력을 갖는 차동 감지 회로를 포함하고, 방법은, 제1 픽셀 전류와 기준 전류원에 의해 생성된 기준 전류 사이의 차이를 제1 입력에 공급하는 단계 - 제1 픽셀 전류는 제1 픽셀에 의해 생성된 전류를 포함함 - , 제2 픽셀 전류를 제2 입력에 공급하는 단계 - 제2 픽셀 전류는 제2 픽셀에 의해 생성된 전류를 포함함 - , 제1 입력에서 수신된 전류와 제2 입력에서 수신된 전류 사이의 차이에 기초하여 출력에서 출력 신호를 생성하는 단계, 제1 픽셀을 턴 온하는 단계, 제2 픽셀을 턴 오프하는 단계, 그리고 기준 전류를 생성하는 단계를 포함한다.
일부 실시예들에서, 디스플레이는 제1 픽셀 및 제2 픽셀을 포함하는 디스플레이 패널을 포함하고, 제1 픽셀은 디스플레이 패널의 제1열에 위치하며, 제2 픽셀은 디스플레이 패널의 제2열에 위치하고, 제1 픽셀 및 제2 픽셀은 디스플레이 패널의 동일한 행에 인접하게 위치한다.
일부 실시예들에서, 제1 픽셀 전류는 제1 픽셀 이외의 제1 열의 복수의 픽셀로부터의 누설 전류를 더 포함하고, 제2 픽셀 전류는 제2 픽셀 이외의 제2 열의 복수의 픽셀로부터의 누설 전류를 포함한다.
일부 실시예들에서, 차동 감지 회로는 저역 통과 전류 필터를 포함한다.
일부 실시예들에서, 저역 통과 전류 필터는 완전 차동 증폭기를 포함한다.
일부 실시예들에서, 저역 통과 전류 필터는 적어도 1MHz의 대역폭을 갖는 공통 모드 피드백 회로를 더 포함한다.
일부 실시예들에서, 차동 감지 회로는 저역 통과 전류 필터의 출력에 연결된 적분기를 더 포함한다.
일부 실시예들에서, 디스플레이는 구동 회로를 더 포함하고, 디스플레이 패널의 제1 도전체는 제1 픽셀에 연결되어 있고, 제1 도전체는, 시스템의 제1 상태에서, 제1 픽셀 전류를 전달하고, 시스템의 제2 상태에서, 구동 회로로부터 제1 픽셀에 전류를 전달하도록 구성된다.
일부 실시예들에서, 제2 상태에서, 저역 통과 전류 필터가 리셋 상태에서 작동하는 단계, 그리고 구동 회로가 제1 도전체를 기준 전압으로 구동하는 단계를 더 포함한다.
본 개시의 일 실시예에 따르면, 제1 픽셀, 제2 픽셀, 차동 감지 회로, 기준 전류원, 그리고 제1 입력, 제2 입력, 그리고 출력을 갖는 차동 감지 회로를 제어하기 위한 제어 수단을 포함하고, 제1 입력은, 기준 전류원에 의해 생성된 기준 전류가 제1 픽셀 전류로부터 감산되는 노드에 연결되어 있고, 제1 픽셀 전류는 제1 픽셀에 의해 생성된 전류를 포함하며, 제2 입력은 제2 픽셀 전류를 수신하도록 구성되고, 제2 픽셀 전류는 제2 픽셀에 의해 생성된 전류를 포함하며, 출력은 제1 입력에서 수신된 전류와 제2 입력에서 수신된 전류 사이의 차이에 기초하여 출력 신호를 생성하도록 구성되고, 제어 수단은, 제1 픽셀이 턴 온되도록 제어하고, 제2 픽셀이 턴 오프되도록 제어하며, 기준 전류원이 기준 전류를 생성하도록 제어하도록 구성된, 시스템이 제공된다.
일부 실시예들에서, 시스템은 제1 픽셀 및 제2 픽셀을 포함하는 디스플레이 패널을 포함하고, 제1 픽셀은 디스플레이 패널의 제1열에 위치하며, 제2 픽셀은 디스플레이 패널의 제2열에 위치하고, 제1 픽셀 및 제2 픽셀은 디스플레이 패널의 동일한 행에 인접하게 위치한다.
본 개시의 이들 및 다른 특징 및 장점은 명세서, 청구범위, 및 첨부 도면을 참조하여 인식되고 이해될 것이다.
도 1은 본 개시의 일 실시예에 따른 컨텍스트 다이어그램이다.
도 2a는 본 개시의 실시예에 따른 디스플레이 패널 및 구동 및 감지 집적 회로의 개략도이다.
도 2b는 본 개시의 실시예에 따른 디스플레이 패널 및 구동 및 감지 집적 회로의 개략도이다.
도 2c는 본 개시의 실시예에 따른 디스플레이 패널 및 구동 및 감지 집적 회로의 개략도이다.
도 3a는 본 개시의 일 실시예에 따른 프론트 엔드의 개략도이다.
도 3b는 본 개시의 일 실시예에 따른 프론트 엔드의 개략도이다.
도 3c는 본 개시의 일 실시예에 따른 프론트 엔드의 개략도이다.
도 4는 본 개시의 실시예에 따른 개략도이다.
도 5a는 본 발명의 일 실시예에 따른 개략도이다.
도 5b는 본 발명의 일 실시예에 따른 개략도이다.
도 5c는 본 발명의 일 실시예에 따른 개략도이다.
도 5d는 본 개시의 일 실시예에 따른 개략도이다.
도 5e는 본 발명의 일 실시예에 따른 개략도이다.
도 5f는 본 개시의 일 실시예에 따른 전달 함수의 그래프이다.
도 6은 본 개시의 실시예에 따른 흐름도이다.
도 7은 본 개시의 일 실시예에 따른 타이밍도이다.
도 1은 본 개시의 일 실시예에 따른 컨텍스트 다이어그램이다.
도 2a는 본 개시의 실시예에 따른 디스플레이 패널 및 구동 및 감지 집적 회로의 개략도이다.
도 2b는 본 개시의 실시예에 따른 디스플레이 패널 및 구동 및 감지 집적 회로의 개략도이다.
도 2c는 본 개시의 실시예에 따른 디스플레이 패널 및 구동 및 감지 집적 회로의 개략도이다.
도 3a는 본 개시의 일 실시예에 따른 프론트 엔드의 개략도이다.
도 3b는 본 개시의 일 실시예에 따른 프론트 엔드의 개략도이다.
도 3c는 본 개시의 일 실시예에 따른 프론트 엔드의 개략도이다.
도 4는 본 개시의 실시예에 따른 개략도이다.
도 5a는 본 발명의 일 실시예에 따른 개략도이다.
도 5b는 본 발명의 일 실시예에 따른 개략도이다.
도 5c는 본 발명의 일 실시예에 따른 개략도이다.
도 5d는 본 개시의 일 실시예에 따른 개략도이다.
도 5e는 본 발명의 일 실시예에 따른 개략도이다.
도 5f는 본 개시의 일 실시예에 따른 전달 함수의 그래프이다.
도 6은 본 개시의 실시예에 따른 흐름도이다.
도 7은 본 개시의 일 실시예에 따른 타이밍도이다.
첨부된 도면과 관련하여 아래에 설명되는 상세한 설명은 본 개시에 따라 제공된 픽셀에서 구동 전류를 감지하기 위한 시스템 및 방법의 예시적인 실시예의 설명으로서 의도된 것이며, 본 개시가 구성되거나 또는 활용될 수 있는 유일한 형태를 나타내는 것으로 의도되지 않는다. 본 설명은 예시된 실시예와 관련하여 본 개시의 특징을 설명한다. 그러나, 또한 본 개시의 범위 내에 포함되도록 의도된 상이한 실시예에 의해 동일하거나 동등한 기능 및 구조가 달성될 수 있음이 이해되어야 한다. 본원의 다른 곳에 표시된 바와 같이, 유사한 소자 번호는 유사한 소자 또는 특징을 나타내도록 의도된다.
본 개시의 일 실시예에 따르면, 제1 픽셀, 제2 픽셀, 차동 감지 회로, 기준 전류원, 그리고 제어 회로를 포함하고, 차동 감지 회로는, 제1 입력, 제2 입력, 및 출력을 가지며, 제1 입력은, 기준 전류원에 의해 생성된 기준 전류가 제1 픽셀 전류로부터 감산되는 노드에 연결되어 있고, 제1 픽셀 전류는 제1 픽셀에 의해 생성된 전류를 포함하며, 제2 입력은 제2 픽셀 전류를 수신하도록 구성되고, 제2 픽셀 전류는 제2 픽셀에 의해 생성된 전류를 포함하며, 출력은 제1 입력에서 수신된 전류와 제2 입력에서 수신된 전류 사이의 차이에 기초하여 출력 신호를 생성하도록 구성되고, 제어 회로는, 제1 픽셀이 턴 온되도록 제어하고, 제2 픽셀이 턴 오프되도록 제어하며, 기준 전류원이 기준 전류를 생성하도록 제어하도록 구성된, 시스템이 제공된다.
일부 실시예들에서, 제1 픽셀 및 제2 픽셀을 포함하는 디스플레이 패널을 포함하고, 제1 픽셀은 디스플레이 패널의 제1열에 위치하며, 제2 픽셀은 디스플레이 패널의 제2열에 위치하고, 제1 픽셀 및 제2 픽셀은 디스플레이 패널의 동일한 행에 인접하게 위치한다.
일부 실시예들에서, 제1 픽셀 전류는 제1 픽셀 이외의 제1 열의 복수의 픽셀로부터의 누설 전류를 더 포함하고, 제2 픽셀 전류는 제2 픽셀 이외의 제2 열의 복수의 픽셀로부터의 누설 전류를 포함한다.
일부 실시예들에서, 차동 감지 회로는 저역 통과 전류 필터를 포함한다.
일부 실시예들에서, 저역 통과 전류 필터는 완전 차동 증폭기를 포함한다.
일부 실시예들에서, 저역 통과 전류 필터는 적어도 1MHz 대역폭을 갖는 공통 모드 피드백 회로를 더 포함한다.
일부 실시예들에서, 차동 감지 회로는 저역 통과 전류 필터의 출력에 연결된 적분기를 더 포함한다.
일부 실시예들에서, 구동 회로를 더 포함하고, 디스플레이 패널의 제1 도전체는 제1 픽셀에 연결되어 있고, 제1 도전체는, 시스템의 제1 상태에서, 제1 픽셀 전류를 전달하고, 시스템의 제2 상태에서, 구동 회로로부터 제1 픽셀에 전류를 전달하도록 구성된다.
일부 실시예들에서, 제어 회로는 제2 상태에서, 저역 통과 전류 필터가 리셋 상태에서 작동하도록 제어하고, 구동 회로가 제1 도전체를 기준 전압으로 구동하도록 제어하도록 구성된다.
본 개시의 일 실시예에 따르면, 디스플레이에서 전류를 감지하는 방법이 제공되고, 디스플레이는, 제1 픽셀, 제2 픽셀, 차동 감지 회로, 그리고 기준 전류원, 제1 입력, 제2 입력, 그리고 출력을 갖는 차동 감지 회로를 포함하고, 방법은, 제1 픽셀 전류와 기준 전류원에 의해 생성된 기준 전류 사이의 차이를 제1 입력에 공급하는 단계 - 제1 픽셀 전류는 제1 픽셀에 의해 생성된 전류를 포함함 - , 제2 픽셀 전류를 제2 입력에 공급하는 단계 - 제2 픽셀 전류는 제2 픽셀에 의해 생성된 전류를 포함함 - , 제1 입력에서 수신된 전류와 제2 입력에서 수신된 전류 사이의 차이에 기초하여 출력에서 출력 신호를 생성하는 단계, 제1 픽셀을 턴 온하는 단계, 제2 픽셀을 턴 오프하는 단계, 그리고 기준 전류를 생성하는 단계를 포함한다.
일부 실시예들에서, 디스플레이는 제1 픽셀 및 제2 픽셀을 포함하는 디스플레이 패널을 포함하고, 제1 픽셀은 디스플레이 패널의 제1열에 위치하며, 제2 픽셀은 디스플레이 패널의 제2열에 위치하고, 제1 픽셀 및 제2 픽셀은 디스플레이 패널의 동일한 행에 인접하게 위치한다.
일부 실시예들에서, 제1 픽셀 전류는 제1 픽셀 이외의 제1 열의 복수의 픽셀로부터의 누설 전류를 더 포함하고, 제2 픽셀 전류는 제2 픽셀 이외의 제2 열의 복수의 픽셀로부터의 누설 전류를 포함한다.
일부 실시예들에서, 차동 감지 회로는 저역 통과 전류 필터를 포함한다.
일부 실시예들에서, 저역 통과 전류 필터는 완전 차동 증폭기를 포함한다.
일부 실시예들에서, 저역 통과 전류 필터는 적어도 1MHz의 대역폭을 갖는 공통 모드 피드백 회로를 더 포함한다.
일부 실시예들에서, 차동 감지 회로는 저역 통과 전류 필터의 출력에 연결된 적분기를 더 포함한다.
일부 실시예들에서, 디스플레이는 구동 회로를 더 포함하고, 디스플레이 패널의 제1 도전체는 제1 픽셀에 연결되어 있고, 제1 도전체는, 시스템의 제1 상태에서, 제1 픽셀 전류를 전달하고, 시스템의 제2 상태에서, 구동 회로로부터 제1 픽셀에 전류를 전달하도록 구성된다.
일부 실시예들에서, 제2 상태에서, 저역 통과 전류 필터가 리셋 상태에서 작동하는 단계, 그리고 구동 회로가 제1 도전체를 기준 전압으로 구동하는 단계를 더 포함한다.
본 개시의 일 실시예에 따르면, 제1 픽셀, 제2 픽셀, 차동 감지 회로, 기준 전류원, 그리고 제1 입력, 제2 입력, 그리고 출력을 갖는 차동 감지 회로를 제어하기 위한 제어 수단을 포함하고, 제1 입력은, 기준 전류원에 의해 생성된 기준 전류가 제1 픽셀 전류로부터 감산되는 노드에 연결되어 있고, 제1 픽셀 전류는 제1 픽셀에 의해 생성된 전류를 포함하며, 제2 입력은 제2 픽셀 전류를 수신하도록 구성되고, 제2 픽셀 전류는 제2 픽셀에 의해 생성된 전류를 포함하며, 출력은 제1 입력에서 수신된 전류와 제2 입력에서 수신된 전류 사이의 차이에 기초하여 출력 신호를 생성하도록 구성되고, 제어 수단은, 제1 픽셀이 턴 온되도록 제어하고, 제2 픽셀이 턴 오프되도록 제어하며, 기준 전류원이 기준 전류를 생성하도록 제어하도록 구성된, 시스템이 제공된다.
일부 실시예들에서, 시스템은 제1 픽셀 및 제2 픽셀을 포함하는 디스플레이 패널을 포함하고, 제1 픽셀은 디스플레이 패널의 제1열에 위치하며, 제2 픽셀은 디스플레이 패널의 제2열에 위치하고, 제1 픽셀 및 제2 픽셀은 디스플레이 패널의 동일한 행에 인접하게 위치한다.
본 개시의 일 실시예에 따르면, 제1 픽셀, 제2 픽셀, 차동 감지 회로, 기준 전류원, 그리고 제어 회로를 포함하고, 차동 감지 회로는, 제1 입력, 제2 입력, 및 출력을 가지며, 제1 입력은, 기준 전류원에 의해 생성된 기준 전류가 제1 픽셀 전류로부터 감산되는 노드에 연결되어 있고, 제1 픽셀 전류는 제1 픽셀에 의해 생성된 전류를 포함하며, 제2 입력은 제2 픽셀 전류를 수신하도록 구성되고, 제2 픽셀 전류는 제2 픽셀에 의해 생성된 전류를 포함하며, 출력은 제1 입력에서 수신된 전류와 제2 입력에서 수신된 전류 사이의 차이에 기초하여 출력 신호를 생성하도록 구성되고, 제어 회로는, 제1 픽셀이 턴 온되도록 제어하고, 제2 픽셀이 턴 오프되도록 제어하며, 기준 전류원이 기준 전류를 생성하도록 제어하도록 구성된, 시스템이 제공된다.
일부 실시예들에서, 제1 픽셀 및 제2 픽셀을 포함하는 디스플레이 패널을 포함하고, 제1 픽셀은 디스플레이 패널의 제1열에 위치하며, 제2 픽셀은 디스플레이 패널의 제2열에 위치하고, 제1 픽셀 및 제2 픽셀은 디스플레이 패널의 동일한 행에 인접하게 위치한다.
일부 실시예들에서, 제1 픽셀 전류는 제1 픽셀 이외의 제1 열의 복수의 픽셀로부터의 누설 전류를 더 포함하고, 제2 픽셀 전류는 제2 픽셀 이외의 제2 열의 복수의 픽셀로부터의 누설 전류를 포함한다.
일부 실시예들에서, 차동 감지 회로는 저역 통과 전류 필터를 포함한다.
일부 실시예들에서, 저역 통과 전류 필터는 완전 차동 증폭기를 포함한다.
일부 실시예들에서, 저역 통과 전류 필터는 적어도 1MHz 대역폭을 갖는 공통 모드 피드백 회로를 더 포함한다.
일부 실시예들에서, 차동 감지 회로는 저역 통과 전류 필터의 출력에 연결된 적분기를 더 포함한다.
일부 실시예들에서, 구동 회로를 더 포함하고, 디스플레이 패널의 제1 도전체는 제1 픽셀에 연결되어 있고, 제1 도전체는, 시스템의 제1 상태에서, 제1 픽셀 전류를 전달하고, 시스템의 제2 상태에서, 구동 회로로부터 제1 픽셀에 전류를 전달하도록 구성된다.
일부 실시예들에서, 제어 회로는 제2 상태에서, 저역 통과 전류 필터가 리셋 상태에서 작동하도록 제어하고, 구동 회로가 제1 도전체를 기준 전압으로 구동하도록 제어하도록 구성된다.
본 개시의 일 실시예에 따르면, 디스플레이에서 전류를 감지하는 방법이 제공되고, 디스플레이는, 제1 픽셀, 제2 픽셀, 차동 감지 회로, 그리고 기준 전류원, 제1 입력, 제2 입력, 그리고 출력을 갖는 차동 감지 회로를 포함하고, 방법은, 제1 픽셀 전류와 기준 전류원에 의해 생성된 기준 전류 사이의 차이를 제1 입력에 공급하는 단계 - 제1 픽셀 전류는 제1 픽셀에 의해 생성된 전류를 포함함 - , 제2 픽셀 전류를 제2 입력에 공급하는 단계 - 제2 픽셀 전류는 제2 픽셀에 의해 생성된 전류를 포함함 - , 제1 입력에서 수신된 전류와 제2 입력에서 수신된 전류 사이의 차이에 기초하여 출력에서 출력 신호를 생성하는 단계, 제1 픽셀을 턴 온하는 단계, 제2 픽셀을 턴 오프하는 단계, 그리고 기준 전류를 생성하는 단계를 포함한다.
일부 실시예들에서, 디스플레이는 제1 픽셀 및 제2 픽셀을 포함하는 디스플레이 패널을 포함하고, 제1 픽셀은 디스플레이 패널의 제1열에 위치하며, 제2 픽셀은 디스플레이 패널의 제2열에 위치하고, 제1 픽셀 및 제2 픽셀은 디스플레이 패널의 동일한 행에 인접하게 위치한다.
일부 실시예들에서, 제1 픽셀 전류는 제1 픽셀 이외의 제1 열의 복수의 픽셀로부터의 누설 전류를 더 포함하고, 제2 픽셀 전류는 제2 픽셀 이외의 제2 열의 복수의 픽셀로부터의 누설 전류를 포함한다.
일부 실시예들에서, 차동 감지 회로는 저역 통과 전류 필터를 포함한다.
일부 실시예들에서, 저역 통과 전류 필터는 완전 차동 증폭기를 포함한다.
일부 실시예들에서, 저역 통과 전류 필터는 적어도 1MHz의 대역폭을 갖는 공통 모드 피드백 회로를 더 포함한다.
일부 실시예들에서, 차동 감지 회로는 저역 통과 전류 필터의 출력에 연결된 적분기를 더 포함한다.
일부 실시예들에서, 디스플레이는 구동 회로를 더 포함하고, 디스플레이 패널의 제1 도전체는 제1 픽셀에 연결되어 있고, 제1 도전체는, 시스템의 제1 상태에서, 제1 픽셀 전류를 전달하고, 시스템의 제2 상태에서, 구동 회로로부터 제1 픽셀에 전류를 전달하도록 구성된다.
일부 실시예들에서, 제2 상태에서, 저역 통과 전류 필터가 리셋 상태에서 작동하는 단계, 그리고 구동 회로가 제1 도전체를 기준 전압으로 구동하는 단계를 더 포함한다.
본 개시의 일 실시예에 따르면, 제1 픽셀, 제2 픽셀, 차동 감지 회로, 기준 전류원, 그리고 제1 입력, 제2 입력, 그리고 출력을 갖는 차동 감지 회로를 제어하기 위한 제어 수단을 포함하고, 제1 입력은, 기준 전류원에 의해 생성된 기준 전류가 제1 픽셀 전류로부터 감산되는 노드에 연결되어 있고, 제1 픽셀 전류는 제1 픽셀에 의해 생성된 전류를 포함하며, 제2 입력은 제2 픽셀 전류를 수신하도록 구성되고, 제2 픽셀 전류는 제2 픽셀에 의해 생성된 전류를 포함하며, 출력은 제1 입력에서 수신된 전류와 제2 입력에서 수신된 전류 사이의 차이에 기초하여 출력 신호를 생성하도록 구성되고, 제어 수단은, 제1 픽셀이 턴 온되도록 제어하고, 제2 픽셀이 턴 오프되도록 제어하며, 기준 전류원이 기준 전류를 생성하도록 제어하도록 구성된, 시스템이 제공된다.
일부 실시예들에서, 시스템은 제1 픽셀 및 제2 픽셀을 포함하는 디스플레이 패널을 포함하고, 제1 픽셀은 디스플레이 패널의 제1열에 위치하며, 제2 픽셀은 디스플레이 패널의 제2열에 위치하고, 제1 픽셀 및 제2 픽셀은 디스플레이 패널의 동일한 행에 인접하게 위치한다.
도 1을 참조하면, 일부 실시예에서 디스플레이(예를 들어, 모바일 디바이스 디스플레이)(105)는 행과 열로 배열된 복수의 픽셀을 포함할 수 있다. 각 픽셀은 하나의 컬러(예를 들어, 적색, 녹색, 또는 청색)의 광을 생성하도록 구성될 수 있고, 예를 들어 이러한 3개의 픽셀을 포함하고 광범위한 컬러 중 임의의 컬러을 생성하도록 구성된, 복합 픽셀의 일부일 수 있다(일부 맥락에서, 여기서 "픽셀"로서 지칭되는 것은 대신 "서브 픽셀"로서 지칭되고, 여기서 "복합 픽셀"로서 지칭되는 것은 "픽셀"로서 지칭된다). 각 픽셀은 구동 회로, 예를 들어, 도 1의 좌측에 도시된 바와 같은 7-트랜지스터 1-커패시터(7T1C) 구동 회로 또는 도 1의 하단에 도시된 바와 같은 4-트랜지스터 1-커패시터(4T1C) 구동 회로를 포함할 수 있다. 4T1C 구동 회로에서, 구동 트랜지스터(110)(커패시터(115)에 의해 제어되는 게이트-소스 전압)는 픽셀이 발광할 때 발광 다이오드(120)를 통한 전류를 제어한다. 상부 패스-게이트 트랜지스터(125)는 구동 트랜지스터(110)의 게이트(및 커패시터(115)의 일단)를 전원 전압에 선택적으로 연결하는 데 사용될 수 있고, 하부 패스-게이트 트랜지스터(130)는 구동 감지 도체(135)를 소스 노드(140)(구동 트랜지스터(110)의 소스, 발광 다이오드(120)의 애노드, 및 커패시터(115)의 타단에 연결되어 있는 노드)에 선택적으로 연결하는 데 사용될 수 있다.
구동 감지 도체(135)에는 픽셀 구동 및 감지 회로(145)(이하에 더 상세히 설명됨)가 연결될 수 있다. 픽셀 구동 및 감지 회로(145)는 구동 감지 도체(135)에 한번에 하나씩 선택적으로 연결되도록 구성된 구동 증폭기 및 감지 회로를 포함할 수 있다. 구동 트랜지스터(110)를 통해 전류가 흐르고, 하부 패스-게이트 트랜지스터(130)가 턴 오프되는 때, 구동 감지 도체(135)를 소스 노드(140)로부터 연결 해제하여, 전류가 발광 다이오드(120)를 통해 흘러, 발광 다이오드(120)를 발광시킬 수 있다. 하부 패스-게이트 트랜지스터(130)가 턴 온되고 구동 감지 도체(135)가 발광 다이오드(120)의 캐소드보다 더 낮은 전압으로 구동되는 때, 발광 다이오드(120)는 역 바이어스될 수 있고 구동 감지 도체(135)에 흐르는 임의의 전류는 그것이 감지될 수 있는 픽셀 구동 및 감지 회로(145)로 흐를 수 있다. 이 감지된 전류는 원하는 전류(예를 들어, 이상적인 또는 공칭 트랜지스터가 동일한 게이트-소스 전압에서 구동하는 전류)와 비교될 수 있고, 감지된 전류가 이상적인 전류와 상이한 정도와 비교될 수 있으며, 불일치를 보상하기 위한 조치(게이트-소스 전압이 조정될 수 있음)가 취해질 수 있다.
도 2a를 참조하면, 일부 실시예에서, 임의의 픽셀의 전류는 개선된 정확도를 위해, 차동 방식으로 감지될 수 있다. 예를 들어, 도 2a의 좌측의 픽셀("홀수" 픽셀이라고 지칭될 수 있음)의 구동 트랜지스터(110)에 의해 구동되는 전류가 감지되면, 그것(홀수 픽셀")은 턴 온될 수 있고(홀수 픽셀의 커패시터를 충전하여 홀수 픽셀의 구동 트랜지스터(110)를 턴 온함으로써), 도 2a의 우측의 픽셀("짝수" 픽셀이라고 지칭될 수 있음)의 구동 트랜지스터(110)는 턴 오프될 수 있으며(짝수 픽셀의 커패시터를 방전시켜 짝수 픽셀의 구동 트랜지스터(110)를 턴 오프함으로써), "칼럼(column) 도체"(205)로 지칭될 수 있는 2개의 도체 각각으로부터 흐르는 2개의 대응하는 전류 사이의 차이가 측정될 수 있다. 각각의 칼럼 도체(205)는 디스플레이의 열의 모든 픽셀에 연결될 수 있으며; 결과적으로, 특정되어 있는 홀수 픽셀 이외의 모든 픽셀이 턴 오프되더라도, 다른 픽셀에서의 총 누설 전류는 상당할 수 있다. 인접한 열(짝수 픽셀 포함)의 누설 전류가 동일한 한, 홀수 픽셀에 연결된 칼럼 도체에 흐르는 전류에 대한 누설 전류의 기여는 2개의 칼럼 도체(205)에서의 전류들 사이의 차이가 감지되는 때 상쇄될 수 있다.
SCAN1, SCAN2, 및 EMIT 제어 라인은 행 마다 있을 수 있고, 행들 사이에서 상이한 타이밍을 가질 수 있다. 전술한 바와 같이, 차동 감지가 사용될 수 있어서, 동작마다 행 내의 픽셀들의 절반이 감지된다. 홀수 및 짝수 픽셀에 동일한 세트의 게이트 제어 신호가 인가되므로, 홀수 및 짝수 픽셀 사이에 구별이 존재하지 않는다. 각각의 디지털-아날로그 변환기 및 관련 구동 증폭기(220)는 픽셀의 커패시터를 충전하기 위해 칼럼 도체(205)를 구동하는 데에 그리고, 구동 트랜지스터(110)에 의해 구동되는 전류가 감지되고 있는 때 기준 전류를 생성하는 데에 사용될 수 있다. 이것은 도시된 바와 같이 멀티플렉서를 사용하여 달성될 수 있다. 도 1의 실시예는 이 특징을 포함하지 않고, 대신에 2개의 분리된 디지털-아날로그 변환기를 포함한다.
도 2b를 참조하면, 일부 실시예에서, 회로가 구동 모드에 있는 때, 각 픽셀의 구동 트랜지스터(110)의 게이트는 ELVSS에 있고, 각 픽셀의 구동 트랜지스터(110)의 소스는 ELVSS - VDRIVE로 구동되어, VGS = ELVSS -(ELVSS-VDRIVE) = VDRIVE가 된다.
각 픽셀의 방출 트랜지스터는 턴 오프된 상태로 유지될 수 있다.
이 프로세스에서, 각각의 VDRIVE는 각 픽셀의 픽셀 커패시터에 저장될 수 있다. 홀수 픽셀을 감지할 때, 짝수 픽셀의 구동 트랜지스터(110)의 소스는 ELVSS로 구동될 수 있으므로, 그것(짝수 픽셀)은 상술한 바와 같이 턴 오프될 것이다.
도 2c를 참조하면, 일부 실시예에서, 회로가 감지 모드에 있는 때, 상부 패스-게이트 트랜지스터(125)(도 1)가 턴 오프되어, 구동 트랜지스터(110)의 게이트는 플로팅되고, 각 픽셀의 커패시터의 전하가 일정하게 유지된다. 각 픽셀의 구동 트랜지스터(110)의 소스가 구동되어(예를 들어, ELVSS보다 약간 작은 VREF로), 각 발광 다이오드(120)가 역바이어스되고, 발광 다이오드(120)를 통해 전류가 흐르지 않는다. 각 픽셀의 방출 트랜지스터가 턴 온되고, 발광 다이오드(120)가 역바이어스되므로, 픽셀의 구동 트랜지스터(110)에 의해 구동되는 모든 전류가 각각의 칼럼 도체(205)를 통해 감지 회로로 흐른다. 이 모드에서, 디지털-아날로그 변환기 및 이에 연결되어 있는 구동 증폭기(220)는 기준 전류(IREF)를 생성할 수 있다. 일부 실시예들에서, 다음의 수학식 1에 따라 전류를 제공하도록 커패시터에 인가되는 전압 램프(ramp)를 생성하기 위해 디지털-아날로그 변환기 및 구동 증폭기(220)를 제어하여 기준 전류가 생성된다.
픽셀 전류를 감지할 때 다양한 오류 원인이 관련될 수 있다. 예를 들어, 도 3a를 참조하면, 단일-종단 프론트 엔드로 전류가 감지되면, 다음의 수학식 2에 따라 접지 노이즈(Vg)는 증폭기의 출력에서 신호에 결합될 수 있다.
디스플레이 시스템의 경우, CP는 Ci보다 훨씬 클 수 있다. 결과적으로 낮은 주파수에서 접지 노이즈(Vg)가 매우 클 수 있다.
도 3b를 참조하면, 의사-차동 감지(상기에서 설명된 바와 같이, 의사-차동 프론트 엔드를 사용하여, 온 픽셀과 오프 픽셀 간의 차이를 감지함)는 2개의 열의 열 커패시턴스(CP)가 일치할 때 효율적일 수 있지만, 심지어 1%와 5% 사이의 불일치로 비효율적일 수 있다. 또한, 노이즈에 의해 야기된 공통-모드 전류가 과도할 수 있으며, 프론트 엔드의 동적 범위 요건이 증가할 수 있다.
도 3c를 참조하면, 단일 종단 프론트 엔드로 전류가 감지되면, 다음의 수학식 3에 따라 열(thermal) 노이즈(Vr)가 증폭기의 출력에서 신호에 결합될 수 있다.
칼럼 도체(205)의 저항(도 3c에서 저항 RP에 의해 모델링됨)에 의해 생성될 수 있는 이 광대역(wideband) 열 노이즈의 효과는 감지되고 있는 (DC) 신호(Ipixel)를 통과시킬 수 있는 저역 통과 필터로서 구성되거나 또는 저역 통과 필터를 포함하는 프론트 엔드를 사용하여 감소될 수 있다. 이러한 저역 통과 필터(적분기)의 예가 도 3c에 도시되어 있다.
동작에서, 프론트-엔드 적분기는 감지 동작 전에 리셋될 수 있다. 각 감지 동작은 구동 증폭기(220)(도 2a 내지 도 2c)가 칼럼 도체(205)를 설정 전압으로 구동하는 구동 동작이 선행될 수 있다. 감지 동작이 시작되기 전에, 칼럼 도체(205) 상의 전압은 VREF로 복원될 수 있다. 도 3c의 회로와 관련된 또 다른 문제는 컬럼 도체(205)의 접지에 대한 커패시턴스가 클 수 있기 때문에, 감지 증폭기(리셋 모드임)가 컬럼 도체(205)의 전압을 VREF로 만들기 위해 오랜 시간이 필요할 수 있다는 것일 수 있다.
도 4는 제1 픽셀(예를 들어, 도 2a 내지 도 2c의 홀수 픽셀)과 제2 픽셀(예를 들어, 도 2a 내지 도 2c의 짝수 픽셀)로부터의 전류(각 전류는 그것으로부터 각각의 기준 전류를 뺀 값) 사이의 차이를 감지하기 위한 2개의 입력을 갖는 차동 감지 회로(400)를 도시한다. 차동 감지 회로는 제1 스테이지로서의 저역 통과 전류 필터(405)(예를 들어, 도시된 바와 같은 제1 적분기) 및 제2 스테이지로서의 적분기(410)(예를 들어, 도시된 바와 같은 제2 적분기)를 갖는 2-스테이지 구조를 가진다. 적분기(410)는 2개의 미러링 커패시터(425)에 의해 저역 통과 전류 필터(405)에 연결될 수 있다. 저역 통과 전류 필터(405) 및 적분기(410) 각각은 각각의 피드백 경로에 커패시터(또는 "피드백 커패시터")를 갖는 완전 차동 연산 증폭기를 포함할 수 있다. 상기에서 언급된 바와 같이, 회로는 2개의 인접한 픽셀들(예를 들어, (3개의 픽셀, 적색 픽셀, 녹색 픽셀, 및 청색 픽셀을 포함하는 복합 픽셀 중) 적색 픽셀과 녹색 픽셀, 또는 복합 픽셀 중 녹색 픽셀 및 청색 픽셀) 사이에서 차동 감지를 수행하는 데 사용될 수 있다. 광대역 공통 모드 피드백 증폭기(415)(10MHz 내지 100MHz 사이의 개루프 대역폭을 가질 수 있음)는 저역 통과 전류 필터(405) 주위로 피드백된다.
설명의 편의를 위해, 도 4의 회로는 칼럼 도체(205)를 모델링하는 데 사용되는 각각의 저항기-커패시터 네트워크를 통해 픽셀(420)에 동시에 연결된 구동 증폭기(220) 및 차동 감지 회로(400)를 모두 도시한다. 그러나, 일부 실시예에서, 픽셀 당 단 하나의 칼럼 도체(205)가 존재하며, 구동 증폭기(220) 또는 차동 감지 회로(400)는 임의의 시간에 칼럼 도체(205)에 연결된다(임의의 시간에 구동 증폭기(220) 또는 차동 감지 회로가 칼럼 도체(205)에 연결되는지를 선택하는 데 멀티플렉서가 사용됨).
일부 실시예들에서, 저역 통과 전류 필터(405)와 적분기(410)는 완전히 차동적일 수 있다. 여기에서 사용된, 완전 차동 회로는 (단일-종단 또는 의사-차동 증폭기와 달리) 신호를 접지와 비교하지 않는 회로이다. 대신, 예를 들어, 완전 차동 증폭기의 각 차동 게인 스테이지는 처리되고 있는 두 신호를 서로 직접 비교한다.
광대역 공통 모드 피드백 증폭기(415)는 저역 통과 전류 필터(405)의 출력에서 공통 모드 출력 신호를 계산할 수 있고(예를 들어, 저항기 네트워크를 사용하여 2개의 출력 도체에서의 전압의 평균을 계산할 수 있음), 저역 통과 전류 필터(405)의 공통 모드 입력에 피드백할 수 있다. 공통 모드 입력은 예를 들어 (i) 저역 통과 전류 필터(405)의 차동 쌍의 2개의 소스에 연결되어 있는 전류 소스(또는 "테일 전류 소스")의 게이트, 또는 (ii) 저역 통과 전류 필터(405)의 차동 쌍의 부하 네트워크의 2개의 대응하는 트랜지스터에 연결되어 있는 노드일 수 있다.
일부 실시예에서, 도 4의 회로의 성능은 의사-차동 회로(예를 들어, 도 3b에 도시된 바와 같은)의 성능보다 우수할 수 있다. 이것은 다음과 같이 나타낼 수 있다.
및 .
여기서 이며, 도 5b의 회로를 참조하면,
및 임을 알 수 있다.
도 5c는 도 4의 저역 통과 전류 필터(405)를 분석하는 데 사용될 수 있는 회로를 도시한다. 이 회로에서,
이고, 이는 로 이어진다.
도 5d를 참조하면, 차동 임피던스는 이고, 공통 모드 임피던스는 임을 알 수 있다.
이전의 수식들,
에서,
다음의 정의,
가 사용된다.
도 5e를 참조하면, 다음은 대략적인 구성요소 값일 수 있다.
의 경우, 다음의 가정,
i.e., , 및 을 사용하여,
다음이 도출될 수 있다.
및 .
이고, 의 경우,
(저항기) 및 이다.
더 높은 주파수의 경우, 다음의 결과가 획득된다.
결과 전달 함수는 도 5f에 도시되어 있다. 낮은 주파수에서, 이다.
f 3dB 미만의 주파수의 경우, 입력 단자를 보고 있는 차동 임피던스는 큰 커패시터 Ci * A의 임피던스일 수 있다(연산 증폭기는 비교적 작은 커패시터(Ci)가 훨씬 더 크게 보이도록, 즉, Ci * A처럼 보이도록, 할 수 있다). 이 겉보기 크기가 채널 자체의 커패시턴스보다 상당히 큰 것이, 즉, 저역 통과 전류 필터를 보고 있는 임피던스가 채널 자체의 임피던스보다 현저히 작은 것이 유리할 수 있다. 이러한 상황에서, 구동 트랜지스터(110)에 의해 구동되는 대부분의 전류는 저역 통과 전류 필터로 흐른다. f 3dB 와 f ug 사이의 주파수의 경우, 입력 단자를 보고 있는 차동 임피던스는 저항기의 특성을 가질 수 있다.
도 6은 여기서 설명된 회로를 사용하는, 감지 방법의 순서도를 나타낸다. 먼저, 605에서, 홀수 픽셀은 감지를 위해 원하는 Vgs로 구동되고, 짝수 픽셀은 블랙(발광 다이오드(120)로부터의 방출 없음)에 대응하는 Vgs로 구동된다. 그런 다음, 610에서, 각 픽셀의 상부 패스-게이트 트랜지스터(125)가 턴 오프되고, 두 픽셀 모두 블랙에 대응하는 Vgs로 구동되어, 칼럼 도체(205)를 리셋한다(각 픽셀의 상부 패스-게이트 트랜지스터(125)가 턴 오프되기 때문에, 이 구동 단계는 픽셀의 커패시터 상의 전하에 영향을 미치지 않는다). 그런 다음, 615에서, 회로는 감지 모드로 진입한다. 이 단계 동안, 프론트 엔드는 리셋 상태에 있다. 즉, 저역 통과 전류 필터(405)와 적분기(410)의 피드백 커패시터들에 걸쳐 연결된 스위치들(예를 들어, 트랜지스터 스위치들)이 닫혀서(예를 들어, 트랜지스터들이 턴 온됨), 이들 커패시터가 리셋 중에 방전되고 방전이 유지된다. 그 회로는 감지 프론트-엔드 전압과 컬럼 도체(205)의 전압이 동일해질 때까지 리셋 모드로 유지될 수 있다. 이 상태의 효과는 프론트 엔드 오프셋을 샘플링하는 것일 수 있다. 리셋 단계 동안 픽셀 전류는 켜지거나 꺼질 수 있다(생성될 수 있거나 생성되지 않을 수 있다)(즉, 제어 신호(EMIT_ENB)는 하이 레벨이거나 또는 로우 레벨일 수 있다). 그 후, 620에서, 프론트 엔드는 리셋으로부터 해제되고(예를 들어, 피드백 커패시터들에 걸쳐 연결된 트랜지스터들이 턴 오프됨), (감지된 전류의) 적분이 시작된다. 마지막으로, 625에서, 적분기(410)의 출력이 샘플링된다.
도 7은 도 6에 도시된 상태를 순환하기 위한 제어 신호를 도시한 타이밍도이다. 도 6의 참조 부호는 도 6의 단계와 도 7의 시구간 사이의 대응관계를 나타내기 위해 반복된다. 도 7에 도시되지 않은 다른 특징들은 일부 실시예들에서 존재할 수 있다. 예를 들어, (적분기(410)가 리셋 모드에 있는 동안, 저역 통과 전류 필터(405)가 리셋으로부터 해제되고 유지되는) 대기 상태(705)는 (이후에 대응하여 개시될 수 있는) 적분 상태(620) 보다 선행할 수 있다. 다른 예로서, 일부 실시예에서, 적분 상태는 2개의 부분으로 구분되고, 그 중 하나는 (SCAN2_EN 제어 신호를 사용하여 하부 패스-게이트 트랜지스터(130)를 턴 오프함으로써) 짝수 픽셀과 홀수 픽셀 모두의 전류가 꺼지는 것이며, 그 중 다른 하나는 (SCAN2_EN 제어 신호를 사용하여 하부 패스-게이트 트랜지스터(130)를 턴 온함으로써) 짝수 픽셀과 홀수 픽셀이 턴 온되는 것이다. 두 부분 사이의 천이 중에, 저역 통과 전류 필터(405)와 적분기(410) 사이의 연결의 극성이 반대로 되어, 제2 부분의 끝에서 적분기의 출력이, 픽셀이 온일때의 전류와 픽셀이 오프일 때의 전류 사이의 차이가 될 수 있다(그 중 후자는 관심이 아닌 기여(예를 들어, 다른 픽셀로부터의 누설 전류는 짝수 및 홀수 픽셀에서 동일하지 않음) 를 포함할 수 있음). 이와 같이, 이 모드에서의 동작은 감지될 전류(홀수 픽셀의 구동 트랜지스터(110)에 의해 구동되는 전류)가 아닌 전류로 인한 에러를 감소시킬 수 있다. 저역 통과 전류 필터(405)가 적분기(410)로부터 연결이 해제되는 동안, 유지 상태(710)도 존재할 수 있어서, 픽셀 전류 및 기준 전류가 턴 온될(생성될) 때 불완전한 타이밍의 결과로 야기될 수 있는 에러를 감소시킨다. SENSE_RESETB 및 SENSE_INTEG_EN 신호는 각각 저역 통과 필터 및 적분기의 리셋 상태를 제어하는 데 사용될 수 있다. SENSE_INTEG_EN 신호는, 대기 상태가 사용되는 경우, 대기 상태(705)의 끝까지 로우 레벨로 유지될 수 있다.
여기서 사용되는 바와 같이, 회로의 "입력"은 하나 이상의 도체를 포함하고 추가 입력을 포함할 수 있다. 예를 들어, 차동 입력은 비반전 입력으로 식별되는 제1 도체 및 반전 입력으로 식별되는 제2 도체를 포함할 수 있다. 유사하게, 여기서 사용된 회로의 "출력"은 하나 이상의 도체를 포함하고 추가 출력을 포함할 수 있다. 예를 들어, 차동 출력은 비반전 출력으로 식별되는 제1 도체 및 반전 출력으로 식별되는 제2 도체를 포함할 수 있다. 여기서 사용되는 바와 같이, 제1 구성요소가 제2 구성요소에 "선택적으로 연결"된 것으로 설명될 때, 제1 구성요소는 스위치(예를 들어, 트랜지스터 스위치)에 의해 제2 구성요소에 연결되어, 스위치의 상태에 따라, 제1 구성요소는 제2 구성요소에 연결되거나 또는 제2 구성요소로부터 연결해제될 수 있다.
본 개시는 픽셀 회로를 감지하기 위해 사용되는 응용에서 완전 차동 회로의 예를 제공하지만, 본 개시는 이러한 응용에 제한되지 않으며, 여기서 개시된 시스템 및 방법은 예를 들어 생체 의학 응용과 같은 다른 응용에 사용될 수 있다.
일부 실시예에서, 다양한 제어 신호 및 디지털-아날로그 변환기와 같은 회로의 제어는 처리 회로에 의해 수행될 수 있다. "처리 회로"라는 용어는 본 명세서에서 데이터 또는 디지털 신호를 처리하기 위해 사용되는, 하드웨어, 펌웨어, 및 소프트웨어의 임의의 조합을 의미하는 것으로 사용된다. 처리 회로 하드웨어는, 예를 들어, ASIC(application specific integrated circuit), 범용 또는 특수 목적 CPU(central processing unit), 디지털 신호 프로세서(DSP: digital signal processor), 그래픽 처리 장치(GPU: graphics processing unit), 및 FPGA(field programmable gate arrays)와 같은 프로그램 가능한 로직 디바이스를 포함할 수 있다. 본 명세서에서 사용된, 처리 회로에서, 각 기능은 그 기능을 수행하기 위해 구성된, 즉, 하드 와이어링된(hard-wired) 하드웨어, 또는 비일시적 저장 매체에 저장되어 있는 명령을 실행하도록 구성된, CPU와 같은, 범용 하드웨어에 의해 수행된다. 처리 회로는 단일 인쇄 회로 기판(PCB: printed circuit board) 상에 제조되거나 또는 몇몇 상호 연결된 PCB 상에 분산될 수 있다. 처리 회로는 다른 처리 회로를 포함할 수 있다. 예를 들어, 처리 회로는 PCB 상에 상호 연결된 두 개의 처리 회로, FPGA 및 CPU를 포함할 수 있다.
"제1", "제2", "제3" 등의 용어는 본 명세서에서 다양한 요소, 구성 요소, 영역, 층, 및/또는 섹션을 설명하기 위해 사용될 수 있지만, 이들 요소, 구성 요소, 영역, 층, 및/또는 섹션은 이들 용어에 의해 제한되어서는 안된다는 것이 이해될 것이다. 이들 용어는 하나의 요소, 구성 요소, 영역, 층, 또는 섹션을 다른 요소, 구성 요소, 영역, 층, 또는 섹션과 구별하기 위해서만 사용된다. 따라서, 본 명세서에서 논의된 제1 요소, 구성 요소, 영역, 층, 또는 섹션은 본 발명 개념의 사상 및 범위를 벗어나지 않고 제2 요소, 구성 요소, 영역, 층, 또는 섹션으로 지칭될 수 있다.
본원에서 "바로 아래에", "아래에", "하부에", "밑에", "위에", "상부에" 등의 공간적으로 상대적인 용어는, 상대적인 용어는 도면에 도시된 바와 같이 다른 요소(들) 또는 특징(들)에 대한 하나의 요소 또는 특징의 관계를 기술하기 위해 설명의 용이함을 위해 여기서 사용될 수 있다. 이러한 공간적으로 상대적인 용어는 도면에 도시된 방위에 추가하여, 사용 또는 작동 시에 장치의 상이한 방위를 포함하도록 의도된 것으로 이해될 것이다. 예를 들어, 도면의 디바이스가 뒤집힌다면, 다른 요소 또는 특징의 "하부에" 또는 "바로 아래에" 또는 "밑에"로 기술된 요소는 다른 요소 또는 특징의 "위로" 향할 것이다. 따라서, "하부에" 및 "밑에"의 예시적인 용어는 위와 아래의 방향 모두를 포함할 수 있다. 장치는 다른 방향으로 향할 수 있고(예를 들어, 90도 또는 다른 방향으로 회전될 수 있음), 여기서 사용된 공간적으로 상대적인 설명은 그에 따라 해석되어야 한다. 또한, 하나의 층이 두 개의 층 "사이에" 있는 것으로 지칭될 때, 이는 두 개의 층 사이의 유일한 층일 수 있거나, 또는 하나 또는 그 이상의 개재된 층이 존재할 수 있음이 또한 이해될 것이다.
여기서 사용되는 용어는 특정 실시예를 설명하기 위한 것이며, 발명의 개념을 제한하려는 것은 아니다. 여기서 사용된 바와 같이, 용어 "실질적으로", "약", 및 유사한 용어는 근사이라는 용어로서 사용되고 정도이라는 용어로서 사용되지 않으며, 당업자가 인식할 수 있는 측정된 값 또는 계산된 값의 고유한 편차를 설명하기 위한 것이다. 본원에 사용된 용어 "다수 부분"은 복수의 항목에 적용될 때 항목의 적어도 절반을 의미한다.
본 명세서에서 사용된 단수 형태 "하나" 및 "한"은 문맥 상 다르게 지시하지 않는 한 복수 형태를 포함하는 것으로 의도된다. 본 명세서에서 사용되는 "포함하는"및/또는 "포함하는"이라는 용어는 명시된 특징, 정수, 스테이지, 동작, 구성 요소 및/또는 구성 요소의 존재를 나타내지 만, 존재를 배제하지는 않는다는 것이 더 이해될 것이다. 또는 하나 이상의 다른 특징, 정수, 스테이지, 동작, 요소, 구성 요소 및/또는 그룹의 추가를 포함할 수 있다. 본원에 사용된 바와 같이, "및/또는"이라는 용어는 하나 이상의 관련 열거된 항목의 임의의 및 모든 조합을 포함한다. "적어도 하나"와 같은 표현은 요소들의 목록 앞에 위치하는 때 요소들의 전체 목록을 수정하고 목록의 개별적인 요소를 수정하지 않는다. 또한, 본 발명의 개념의 실시예를 기술할 때 "할 수 있다"를 사용하는 것은 "본 발명의 하나 이상의 실시예"를 의미한다. 또한, "예시적인"이라는 용어는 예 또는 예시를 지칭하는 것으로 의도된다. 본 명세서에 사용된 바와 같이, "사용하다", "사용하는" 및 "사용된"이라는 용어는 각각 "이용하다", "이용하는", 및 "이용된"이라는 용어와 동의어로 간주될 수 있다.
요소 또는 층이, 다른 요소 또는 층 "위에", "에 연결되어 있는", "에 결합되어 있는", 또는 "에 인접한"으로 언급될 때, 이는 다른 요소 또는 층에 직접적으로 위에 있거나, 연결되어 있거나, 결합되어 있거나, 또는 인접할 수 있거나, 또는 하나 이상의 개재하는 요소 또는 층이 존재할 수 있다고 이해될 것이다. 대조적으로, 요소 또는 층이 다른 요소 또는 층에 "직접적으로 위에", "직접적으로 연결되어 있는", "직접적으로 결합되어 있는", 또는 "바로 인접한"으로 언급될 때, 개재하는 요소 또는 층은 존재하지 않는다.
본 명세서에서 열거된 임의의 수치 범위는 열거된 범위 내에 포함되는 동일한 수치 정밀도의 모든 하위 범위를 포함하도록 의도된다. 예를 들어, "1.0 내지 10.0"까지의 범위는 열거된 1.0이라는 최솟값과 열거된 10.0이라는 최댓값 사이의(및 이를 포함하는), 즉 1.0 이상의 최솟값과 10.0 이하의 최댓값을 갖는, 예를 들어, 2.4 내지 7.6과 같은, 모든 하위 범위를 포함한다. 본 명세서에서 열거된 최대 수치 제한은 여기서 포함되는 더 낮은 모든 수치 제한을 포함하도록 의도되며, 본 명세서에서 인용된 임의의 최소 수치 제한은 여기서 포함되는 모든 더 높은 수치 제한을 포함하도록 의도된다.
픽셀에서 구동 전류를 감지하기 위한 시스템 및 방법의 예시적인 실시예가 여기서 구체적으로 설명되고 예시되었지만, 많은 변형 및 변경이 당업자에게 명백할 것이다. 따라서, 본 개시의 원리에 따라 구성된 픽셀에서 구동 전류를 감지하기 위한 시스템 및 방법은 여기서 구체적으로 설명된 것 이외에 구현될 수 있다는 것을 이해해야 한다. 본 발명은 또한 다음의 청구 범위 및 그 등가물에서 정의된다.
Claims (22)
- 시스템으로서,
제1 픽셀,
제2 픽셀,
차동 감지 회로,
기준 전류원, 그리고
제어 회로
를 포함하고,
상기 차동 감지 회로는,
제1 입력,
제2 입력, 그리고
출력을 가지며,
상기 제1 입력은, 상기 기준 전류원에 의해 생성된 기준 전류가 제1 픽셀 전류로부터 감산되는 노드에 연결되어 있고, 상기 제1 픽셀 전류는 상기 제1 픽셀에 의해 생성된 전류를 포함하며,
상기 제2 입력은 제2 픽셀 전류를 수신하도록 구성되고, 상기 제2 픽셀 전류는 상기 제2 픽셀에 의해 생성된 전류를 포함하며,
상기 출력은 상기 제1 입력에서 수신된 전류와 상기 제2 입력에서 수신된 전류 사이의 차이에 기초하여 출력 신호를 생성하고,
상기 제어 회로는,
상기 제1 픽셀이 턴 온되도록 제어하고,
상기 제2 픽셀이 턴 오프되도록 제어하며,
상기 기준 전류원이 상기 기준 전류를 생성하도록 제어하며,
상기 차동 감지 회로는 저역 통과 전류 필터 및 상기 저역 통과 전류 필터의 입력과 출력 사이에 연결된 공통 모드 피드백 회로를 포함하는
시스템. - 제1항에 있어서,
상기 제1 픽셀 및 상기 제2 픽셀을 포함하는 디스플레이 패널을 포함하고,
제1 픽셀은 상기 디스플레이 패널의 제1열에 위치하며,
제2 픽셀은 상기 디스플레이 패널의 제2열에 위치하고,
상기 제1 픽셀 및 상기 제2 픽셀은 상기 디스플레이 패널의 동일한 행에 인접하게 위치하는,
시스템. - 제2항에 있어서,
상기 제1 픽셀 전류는 상기 제1 픽셀 이외의 상기 제1 열의 복수의 픽셀로부터의 누설 전류를 더 포함하고,
상기 제2 픽셀 전류는 상기 제2 픽셀 이외의 상기 제2 열의 복수의 픽셀로부터의 누설 전류를 포함하는,
시스템. - 삭제
- 제1항에 있어서,
상기 저역 통과 전류 필터는 완전 차동 증폭기를 포함하는,
시스템. - 제5항에 있어서,
상기 공통 모드 피드백 회로는 적어도 1MHz 대역폭을 갖는 공통 모드 피드백 증폭기를 더 포함하는,
시스템. - 제2항에 있어서,
상기 차동 감지 회로는 상기 저역 통과 전류 필터의 출력에 연결된 적분기를 더 포함하는,
시스템. - 제7항에 있어서,
구동 회로를 더 포함하고,
상기 디스플레이 패널의 제1 도전체는 상기 제1 픽셀에 연결되어 있고, 상기 제1 도전체는,
상기 시스템의 제1 상태에서, 상기 제1 픽셀 전류를 전달하고,
상기 시스템의 제2 상태에서, 상기 구동 회로로부터 상기 제1 픽셀에 전류를 전달하도록 구성된,
시스템. - 제8항에 있어서,
상기 제어 회로는 상기 제2 상태에서,
상기 저역 통과 전류 필터가 리셋 상태에서 작동하도록 제어하고
상기 구동 회로가 상기 제1 도전체를 기준 전압으로 구동하도록 제어하도록 구성된,
시스템. - 디스플레이에서 전류를 감지하는 방법으로서, 상기 디스플레이는,
제1 픽셀,
제2 픽셀,
차동 감지 회로, 그리고
기준 전류원
을 포함하고,
상기 차동 감지 회로는,
제1 입력,
제2 입력, 그리고
출력
을 가지며,
상기 방법은,
상기 제1 픽셀에 의해 생성된 전류를 포함하는 제1 픽셀 전류와 상기 기준 전류원에 의해 생성된 기준 전류 사이의 차이를 상기 제1 입력에 공급하는 단계,
상기 제2 픽셀에 의해 생성된 전류를 포함하는 제2 픽셀 전류를 상기 제2 입력에 공급하는 단계,
상기 제1 입력에서 수신된 전류와 상기 제2 입력에서 수신된 전류 사이의 차이에 기초하여 상기 출력에서 출력 신호를 생성하는 단계,
상기 제1 픽셀을 턴 온하는 단계,
상기 제2 픽셀을 턴 오프하는 단계, 그리고
상기 기준 전류를 생성하는 단계
를 포함하며,
상기 차동 감지 회로는 저역 통과 전류 필터 및 상기 저역 통과 전류 필터의 입력과 출력 사이에 연결된 공통 모드 피드백 회로를 포함하는
방법. - 제10항에 있어서,
상기 디스플레이는 제1 픽셀 및 제2 픽셀을 포함하는 디스플레이 패널을 포함하고,
제1 픽셀은 상기 디스플레이 패널의 제1열에 위치하며,
제2 픽셀은 상기 디스플레이 패널의 제2열에 위치하고,
상기 제1 픽셀 및 상기 제2 픽셀은 상기 디스플레이 패널의 동일한 행에 인접하게 위치하는,
방법. - 제11항에 있어서,
상기 제1 픽셀 전류는 상기 제1 픽셀 이외의 상기 제1 열의 복수의 픽셀로부터의 누설 전류를 더 포함하고,
상기 제2 픽셀 전류는 상기 제2 픽셀 이외의 상기 제2 열의 복수의 픽셀로부터의 누설 전류를 포함하는,
방법. - 삭제
- 제10항에 있어서,
상기 저역 통과 전류 필터는 완전 차동 증폭기를 포함하는,
방법. - 제10항에 있어서,
상기 공통 모드 피드백 회로는 적어도 1MHz의 대역폭을 갖는 공통 모드 피드백 증폭기를 더 포함하는,
방법. - 제10항에 있어서,
상기 차동 감지 회로는 상기 저역 통과 전류 필터의 출력에 연결된 적분기를 더 포함하는,
방법. - 제16항에 있어서,
상기 디스플레이는 구동 회로를 더 포함하고,
상기 디스플레이 패널의 제1 도전체는 상기 제1 픽셀에 연결되어 있고, 상기 제1 도전체는,
상기 디스플레이의 제1 상태에서, 상기 제1 픽셀 전류를 전달하고,
상기 디스플레이의 제2 상태에서, 상기 구동 회로로부터 상기 제1 픽셀에 전류를 전달하도록 구성된,
방법. - 제17항에 있어서,
상기 제2 상태에서,
상기 저역 통과 전류 필터가 리셋 상태에서 작동하는 단계, 그리고
상기 구동 회로가 상기 제1 도전체를 기준 전압으로 구동하는 단계
를 더 포함하는 방법. - 시스템으로서,
제1 픽셀,
제2 픽셀,
차동 감지 회로,
기준 전류원, 그리고
상기 차동 감지 회로를 제어하기 위한 제어 수단
을 포함하며,
상기 차동 감지 회로는,
제1 입력,
제2 입력, 그리고
출력
을 가지고,
상기 제1 입력은, 상기 기준 전류원에 의해 생성된 기준 전류가 제1 픽셀 전류로부터 감산되는 노드에 연결되어 있고, 상기 제1 픽셀 전류는 상기 제1 픽셀에 의해 생성된 전류를 포함하며,
상기 제2 입력은 제2 픽셀 전류를 수신하도록 구성되고, 상기 제2 픽셀 전류는 상기 제2 픽셀에 의해 생성된 전류를 포함하며,
상기 출력은 상기 제1 입력에서 수신된 전류와 상기 제2 입력에서 수신된 전류 사이의 차이에 기초하여 출력 신호를 생성하도록 구성되고,
상기 제어 수단은,
상기 제1 픽셀이 턴 온되도록 제어하고,
상기 제2 픽셀이 턴 오프되도록 제어하며,
상기 기준 전류원이 상기 기준 전류를 생성하도록 제어하며,
상기 차동 감지 회로는 저역 통과 전류 필터 및 상기 저역 통과 전류 필터의 입력과 출력 사이에 연결된 공통 모드 피드백 회로를 포함하는
시스템. - 제19항에 있어서,
상기 시스템은 상기 제1 픽셀 및 상기 제2 픽셀을 포함하는 디스플레이 패널을 포함하고,
제1 픽셀은 상기 디스플레이 패널의 제1열에 위치하며,
제2 픽셀은 상기 디스플레이 패널의 제2열에 위치하고,
상기 제1 픽셀 및 상기 제2 픽셀은 상기 디스플레이 패널의 동일한 행에 인접하게 위치하는,
시스템.
- 제1항에 있어서,
상기 저역 통과 전류 필터의 입력은 공통 모드 입력이고,
상기 공통 모드 피드백 회로는, 상기 저역 통과 전류 필터의 출력 전압의 평균을 계산하고, 상기 저역 통과 전류 필터의 공통 모드 입력에 상기 평균을 공급하는
시스템.
- 제10항에 있어서,
상기 저역 통과 전류 필터의 입력은 공통 모드 입력이고,
상기 방법은,
상기 저역 통과 전류 필터의 출력 전압의 평균을 계산하는 단계, 그리고
상기 저역 통과 전류 필터의 공통 모드 입력에 상기 평균을 공급하는 단계
를 더 포함하는
방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962887395P | 2019-08-15 | 2019-08-15 | |
| US62/887,395 | 2019-08-15 | ||
| US16/656,447 | 2019-10-17 | ||
| US16/656,447 US11087656B2 (en) | 2019-08-15 | 2019-10-17 | Fully differential front end for sensing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210021254A KR20210021254A (ko) | 2021-02-25 |
| KR102666536B1 true KR102666536B1 (ko) | 2024-05-16 |
Family
ID=
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150009204A1 (en) * | 2013-01-14 | 2015-01-08 | Ignis Innovation Inc. | Cleaning common unwanted signals from pixel measurements in emissive displays |
| US20190221146A1 (en) * | 2016-09-21 | 2019-07-18 | Apple Inc. | Noise mitigation for display panel sensing |
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150009204A1 (en) * | 2013-01-14 | 2015-01-08 | Ignis Innovation Inc. | Cleaning common unwanted signals from pixel measurements in emissive displays |
| US20190221146A1 (en) * | 2016-09-21 | 2019-07-18 | Apple Inc. | Noise mitigation for display panel sensing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240112634A1 (en) | Cleaning common unwanted signals from pixel measurements in emissive displays | |
| US10529278B2 (en) | Calibration apparatus for OLED sub-pixel circuit, source electrode driving circuit, and data voltage compensation method | |
| US9424770B2 (en) | Error compensator and organic light emitting display device using the same | |
| US20140198092A1 (en) | Driving scheme for emissive displays providing compensation for driving transistor variations | |
| US9269302B2 (en) | Voltage compensable OLED display device | |
| US20150294626A1 (en) | Organic Light-Emitting Diode Display With Compensation for Transistor Variations | |
| US11069282B2 (en) | Correlated double sampling pixel sensing front end | |
| US10460667B2 (en) | Driving control system for driving pixel driving circuit and display apparatus thereof | |
| KR102644681B1 (ko) | 디스플레이 장치의 센싱 회로 | |
| KR102306070B1 (ko) | 유기 발광 표시 장치 및 유기 발광 표시 장치의 구동 방법 | |
| TW201525967A (zh) | 有機發光顯示器 | |
| KR102316476B1 (ko) | 데이터 구동 장치 및 이를 포함하는 유기 발광 표시 장치 | |
| US11282456B2 (en) | Pixel sensing device and panel driving device for sensing characteristics of pixels | |
| GB2436404A (en) | LED driver with current source | |
| EP3779951A1 (en) | Method and system of compensating characteristics of display device | |
| KR20180103271A (ko) | 화소센싱장치 및 패널구동장치 | |
| US20230152363A1 (en) | Two-domain two-stage sensing front-end circuits and systems | |
| KR102666536B1 (ko) | 감지를 위한 완전 차동 프론트 엔드 | |
| EP3779949A1 (en) | Fully differential front end for sensing | |
| TWI839485B (zh) | 用於感測顯示器中的電流的系統及方法 | |
| US11081064B1 (en) | Reference signal generation by reusing the driver circuit | |
| US10818238B2 (en) | Voltage sampling circuit, method, and display apparatus | |
| CN114902319A (zh) | 显示装置及操作显示装置的方法 |