KR102658921B1 - Apparatus and method for forming thin film on the inactive surface of semiconductor substrate - Google Patents

Apparatus and method for forming thin film on the inactive surface of semiconductor substrate Download PDF

Info

Publication number
KR102658921B1
KR102658921B1 KR1020180037669A KR20180037669A KR102658921B1 KR 102658921 B1 KR102658921 B1 KR 102658921B1 KR 1020180037669 A KR1020180037669 A KR 1020180037669A KR 20180037669 A KR20180037669 A KR 20180037669A KR 102658921 B1 KR102658921 B1 KR 102658921B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
susceptor
semiconductor
chamber housing
thin film
Prior art date
Application number
KR1020180037669A
Other languages
Korean (ko)
Other versions
KR20190114648A (en
Inventor
최대헌
서지연
김익수
라상호
전병호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180037669A priority Critical patent/KR102658921B1/en
Publication of KR20190114648A publication Critical patent/KR20190114648A/en
Application granted granted Critical
Publication of KR102658921B1 publication Critical patent/KR102658921B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명의 기술적 사상에 따른 반도체 제조 장치는, 반도체 소자가 형성되는 활성면 및 활성면과 대향하는 비활성면을 가지는 반도체 기판을 수용하는 챔버 하우징, 반도체 기판의 비활성면에 박막을 형성하기 위하여 챔버 하우징 내부로 공정 가스를 공급하는 제1 공급부, 반도체 기판의 활성면에 박막의 형성을 방지하기 위하여 챔버 하우징 내부로 퍼지 가스를 공급하는 제2 공급부, 및 반도체 기판을 지지하고 반도체 기판의 비활성면을 공정 가스에 노출시키는 서셉터를 포함하되, 서셉터는 반도체 기판의 비활성면을 노출하기 위한 센터홀 및 센터홀을 정의하고 반도체 기판을 정전기력으로 고정하는 환형부를 포함한다.A semiconductor manufacturing apparatus according to the technical idea of the present invention includes a chamber housing for accommodating a semiconductor substrate having an active surface on which a semiconductor device is formed and an inactive surface opposing the active surface, and a chamber housing for forming a thin film on the inactive surface of the semiconductor substrate. A first supply part that supplies process gas to the inside, a second supply part that supplies purge gas to the inside of the chamber housing to prevent the formation of a thin film on the active side of the semiconductor substrate, and a second supply part that supports the semiconductor substrate and processes the inactive side of the semiconductor substrate. It includes a susceptor exposed to gas, and the susceptor includes a center hole for exposing the inactive side of the semiconductor substrate, defines a center hole, and includes an annular portion for fixing the semiconductor substrate with electrostatic force.

Description

반도체 기판의 비활성면 상에 박막을 형성하는 장치 및 방법{APPARATUS AND METHOD FOR FORMING THIN FILM ON THE INACTIVE SURFACE OF SEMICONDUCTOR SUBSTRATE}Apparatus and method for forming a thin film on the inactive side of a semiconductor substrate {APPARATUS AND METHOD FOR FORMING THIN FILM ON THE INACTIVE SURFACE OF SEMICONDUCTOR SUBSTRATE}

본 발명의 기술적 사상은 반도체 기판의 비활성면 상에 박막을 형성하는 장치 및 방법에 관한 것으로서, 보다 상세하게는, 반도체 기판의 와피지(warpage)를 완화하기 위하여 반도체 기판의 비활성면 상에 박막을 형성하는 장치 및 방법에 관한 것이다.The technical idea of the present invention relates to an apparatus and method for forming a thin film on the inactive side of a semiconductor substrate, and more specifically, to form a thin film on the inactive side of the semiconductor substrate to alleviate warpage of the semiconductor substrate. It relates to a forming device and method.

반도체 제조 장치에 반도체 기판을 안정적으로 안착시키는 것은 반도체 제조 공정의 원활한 진행과 반도체 제품의 신뢰도를 결정하는 중요한 요인이다. 만약 반도체 제조 장치에 반도체 기판을 안정적으로 안착시키지 못하여 반도체 기판의 슬립(slip)이 발생한다면 반도체 제품에 불량이 발생하여 반도체 제품의 신뢰도가 하락하며, 작업 시간의 지연이 초래될 수 있다. 최근에는, 반도체 소자의 집적도 증가로 인하여 반도체 기판의 활성면에 수많은 소자 형성용 물질막이 형성되고, 이로 인해 반도체 기판의 와피지는 더욱 심해지고 있다. 따라서, 반도체 제조 장치에 반도체 기판을 안정적으로 고정할 수 있는 반도체 제조 장치 및 반도체 기판 처리 방법이 요구되는 실정이다.Stably seating a semiconductor substrate on a semiconductor manufacturing device is an important factor in determining the smooth progress of the semiconductor manufacturing process and the reliability of semiconductor products. If slip of the semiconductor substrate occurs due to failure to stably seat the semiconductor substrate on the semiconductor manufacturing equipment, defects may occur in the semiconductor product, lowering the reliability of the semiconductor product and causing delays in work time. Recently, due to the increase in the integration of semiconductor devices, numerous material films for forming devices are formed on the active surface of the semiconductor substrate, and as a result, warpage of the semiconductor substrate is becoming more severe. Accordingly, there is a need for a semiconductor manufacturing device and a semiconductor substrate processing method that can stably fix a semiconductor substrate to the semiconductor manufacturing device.

본 발명의 기술적 사상이 해결하고자 하는 과제는 반도체 기판의 와피지를 완화하기 위하여 반도체 기판의 비활성면 상에 박막을 형성하는 방법 및 이를 위한 반도체 제조 장치를 제공하는 데 있다.The problem to be solved by the technical idea of the present invention is to provide a method of forming a thin film on the inactive side of a semiconductor substrate to alleviate warpage of the semiconductor substrate and a semiconductor manufacturing apparatus therefor.

본 발명의 기술적 사상이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problem to be solved by the technical idea of the present invention is not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the description below.

본 발명의 기술적 사상에 의한 실시예에 따른 반도체 제조 장치는, 반도체 소자가 형성되는 활성면 및 상기 활성면과 대향하는 비활성면을 가지는 반도체 기판을 수용하는 챔버 하우징; 상기 반도체 기판의 비활성면에 박막을 형성하기 위하여 상기 챔버 하우징 내부로 공정 가스를 공급하는 제1 공급부; 상기 반도체 기판의 활성면에 박막의 형성을 방지하기 위하여 상기 챔버 하우징 내부로 퍼지 가스를 공급하는 제2 공급부; 및 상기 반도체 기판을 지지하고 상기 반도체 기판의 비활성면을 상기 공정 가스에 노출시키는 서셉터;를 포함하되, 상기 서셉터는 상기 반도체 기판의 비활성면을 노출하기 위한 센터홀 및 상기 센터홀을 정의하고 상기 반도체 기판을 정전기력으로 고정하는 환형부를 포함한다.A semiconductor manufacturing apparatus according to an embodiment of the technical idea of the present invention includes a chamber housing for accommodating a semiconductor substrate having an active surface on which a semiconductor device is formed and an inactive surface opposing the active surface; a first supply unit that supplies process gas into the chamber housing to form a thin film on the inactive side of the semiconductor substrate; a second supply unit supplying a purge gas into the chamber housing to prevent the formation of a thin film on the active surface of the semiconductor substrate; and a susceptor that supports the semiconductor substrate and exposes the inactive side of the semiconductor substrate to the process gas, wherein the susceptor defines a center hole for exposing the inactive side of the semiconductor substrate and the center hole, and It includes an annular portion that fixes the semiconductor substrate using electrostatic force.

본 발명의 기술적 사상에 의한 실시예에 따른 반도체 제조 장치는, 반도체 소자가 형성되는 활성면 및 상기 활성면과 대향하는 비활성면을 가지는 반도체 기판을 수용하는 챔버 하우징; 상기 반도체 기판의 비활성면에 박막을 형성하기 위하여 상기 챔버 하우징 내부로 공정 가스를 공급하는 제1 공급부; 상기 반도체 기판의 활성면에 박막의 형성을 방지하기 위하여 상기 챔버 하우징 내부로 퍼지 가스를 공급하는 제2 공급부; 상기 반도체 기판을 지지하고 상기 반도체 기판의 비활성면을 상기 공정 가스에 노출시키는 서셉터; 및 상기 서셉터에 연결되고 상기 공정 가스가 격리된 채 상기 반도체 기판의 비활성면에 도달하도록 상기 공정 가스를 가이드하는 라이너;를 포함하되, 상기 서셉터는 상기 반도체 기판의 비활성면을 노출하기 위한 센터홀 및 상기 센터홀을 정의하고 상기 반도체 기판을 바이폴라 정전기력으로 고정하는 환형부를 포함한다.A semiconductor manufacturing apparatus according to an embodiment of the technical idea of the present invention includes a chamber housing for accommodating a semiconductor substrate having an active surface on which a semiconductor device is formed and an inactive surface opposing the active surface; a first supply unit that supplies process gas into the chamber housing to form a thin film on the inactive side of the semiconductor substrate; a second supply unit supplying a purge gas into the chamber housing to prevent the formation of a thin film on the active surface of the semiconductor substrate; a susceptor supporting the semiconductor substrate and exposing an inactive side of the semiconductor substrate to the process gas; and a liner connected to the susceptor and guiding the process gas to reach the inactive side of the semiconductor substrate while the process gas is isolated; wherein the susceptor includes a center for exposing the inactive side of the semiconductor substrate. It includes a hole and an annular portion that defines the center hole and fixes the semiconductor substrate with a bipolar electrostatic force.

본 발명의 기술적 사상에 의한 실시예에 따른 박막 형성 방법은, 반도체 소자가 형성되는 활성면 및 상기 활성면과 대향하는 비활성면을 가지는 반도체 기판을 챔버 하우징 내부로 인입하는 단계; 상기 반도체 기판을 서셉터에 안착시키는 단계; 상기 서셉터에 바이폴라 정전기력을 인가하여 상기 반도체 기판을 상기 서셉터에 고정하는 단계; 상기 챔버 하우징 내부에서 상기 반도체 기판의 비활성면 상에 플라즈마를 형성하는 단계; 상기 반도체 기판의 비활성면에 박막을 형성하는 단계; 상기 챔버 하우징 내부에서 상기 플라즈마를 제거하는 단계; 및 상기 서셉터에 상기 바이폴라 정전기력을 제거하는 단계;를 포함한다.A thin film forming method according to an embodiment of the technical idea of the present invention includes the steps of introducing a semiconductor substrate having an active surface on which a semiconductor device is formed and an inactive surface opposing the active surface into a chamber housing; seating the semiconductor substrate on a susceptor; fixing the semiconductor substrate to the susceptor by applying a bipolar electrostatic force to the susceptor; forming plasma on an inactive side of the semiconductor substrate inside the chamber housing; forming a thin film on the inactive side of the semiconductor substrate; removing the plasma from inside the chamber housing; and removing the bipolar electrostatic force from the susceptor.

본 발명의 기술적 사상에 따른 반도체 기판의 비활성면 상에 박막을 형성하는 장치 및 방법은 반도체 기판의 와피지를 완화하여, 반도체 제조 장치에서 반도체 기판의 위치를 균일하고 안정적으로 설정하여 반도체 기판의 슬립을 방지하고, 궁극적으로 반도체 제품의 신뢰도를 향상시킬 수 있는 효과가 있다.The device and method for forming a thin film on the inactive side of a semiconductor substrate according to the technical idea of the present invention alleviates the warp of the semiconductor substrate and sets the position of the semiconductor substrate uniformly and stably in the semiconductor manufacturing device to prevent slip of the semiconductor substrate. This has the effect of preventing and ultimately improving the reliability of semiconductor products.

도 1은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 제조 장치의 개략도이다.
도 2a 및 도 2b는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 제조 장치의 서셉터와 반도체 기판을 나타내는 평면도 및 저면도이다.
도 3은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 제조 장치의 서셉터와 반도체 기판을 나타내는 사시도이다.
도 4는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 제조 장치의 서셉터와 반도체 기판의 위치 관계를 나타내는 단면도 및 서셉터의 부분확대도이다.
도 5는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 제조 장치의 리프터와 반도체 기판의 위치 관계를 나타내는 단면도이다.
도 6은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 제조 장치에서 플라즈마 생성/미생성 섹션을 나타내는 개략도이다.
도 7a 내지 도 7c는 반도체 기판의 다양한 형태를 나타내는 단면도들이다.
도 8은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 제조 장치의 다른 서셉터를 나타내는 평면도이다.
도 9는 본 발명의 기술적 사상의 다른 실시예에 따른 반도체 제조 장치의 개략도이다.
도 10은 본 발명의 기술적 사상의 다른 실시예에 따른 반도체 제조 장치의 서셉터와 반도체 기판을 나타내는 사시도이다.
도 11은 본 발명의 기술적 사상의 다른 실시예에 따른 반도체 제조 장치의 리프터와 반도체 기판의 위치 관계를 나타내는 단면도이다.
도 12는 본 발명의 기술적 사상의 다른 실시예에 따른 반도체 제조 장치에서 플라즈마 생성/미생성 섹션을 나타내는 개략도이다.
도 13은 본 발명의 기술적 사상의 일 실시예에 따른 박막 형성 방법을 나타내는 순서도이다.
도 14는 본 발명의 기술적 사상의 추가적인 실시예에 따른 박막 형성 방법을 나타내는 순서도이다.1 is a schematic diagram of a semiconductor manufacturing apparatus according to an embodiment of the technical idea of the present invention.
2A and 2B are top and bottom views showing a susceptor and a semiconductor substrate of a semiconductor manufacturing apparatus according to an embodiment of the technical idea of the present invention.
Figure 3 is a perspective view showing a susceptor and a semiconductor substrate of a semiconductor manufacturing apparatus according to an embodiment of the technical idea of the present invention.
Figure 4 is a cross-sectional view showing the positional relationship between a susceptor and a semiconductor substrate of a semiconductor manufacturing apparatus according to an embodiment of the technical idea of the present invention and a partially enlarged view of the susceptor.
Figure 5 is a cross-sectional view showing the positional relationship between a lifter and a semiconductor substrate of a semiconductor manufacturing apparatus according to an embodiment of the technical idea of the present invention.
Figure 6 is a schematic diagram showing a plasma generation/non-generation section in a semiconductor manufacturing apparatus according to an embodiment of the technical idea of the present invention.
7A to 7C are cross-sectional views showing various shapes of a semiconductor substrate.
8 is a plan view showing another susceptor of a semiconductor manufacturing apparatus according to an embodiment of the technical idea of the present invention.
9 is a schematic diagram of a semiconductor manufacturing apparatus according to another embodiment of the technical idea of the present invention.
Figure 10 is a perspective view showing a susceptor and a semiconductor substrate of a semiconductor manufacturing apparatus according to another embodiment of the technical idea of the present invention.
11 is a cross-sectional view showing the positional relationship between a lifter and a semiconductor substrate of a semiconductor manufacturing apparatus according to another embodiment of the technical idea of the present invention.
Figure 12 is a schematic diagram showing a plasma generation/non-generation section in a semiconductor manufacturing apparatus according to another embodiment of the technical idea of the present invention.
Figure 13 is a flowchart showing a thin film forming method according to an embodiment of the technical idea of the present invention.
Figure 14 is a flowchart showing a thin film forming method according to an additional embodiment of the technical idea of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 기술적 사상의 실시예에 대해 상세히 설명하기로 한다.Hereinafter, embodiments of the technical idea of the present invention will be described in detail with reference to the attached drawings.

도 1은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 제조 장치의 개략도이다.1 is a schematic diagram of a semiconductor manufacturing apparatus according to an embodiment of the technical idea of the present invention.

도 1을 참조하면, 반도체 제조 장치(100)의 챔버 하우징(110) 내에 반도체 기판(10)이 수용되고, 상기 반도체 기판(10)의 비활성면에 박막(15)이 형성될 수 있다.Referring to FIG. 1, a semiconductor substrate 10 is accommodated in the chamber housing 110 of the semiconductor manufacturing apparatus 100, and a thin film 15 may be formed on the inactive surface of the semiconductor substrate 10.

반도체 기판(10)은 반도체 소자가 형성되는 활성면 및 상기 활성면과 대향하는 비활성면을 가질 수 있다. 상기 활성면은 반도체 기판(10)의 전면(frontside surface)에 해당하고, 상기 비활성면은 반도체 기판(10)의 후면(backside surface)에 해당한다. 또한, 반도체 기판(10)은 웨이퍼(11) 및 상기 웨이퍼(11)의 활성면에 형성된 소자 형성용 물질막(13)을 포함할 수 있다.The semiconductor substrate 10 may have an active surface on which semiconductor devices are formed and an inactive surface opposing the active surface. The active surface corresponds to the frontside surface of the semiconductor substrate 10, and the inactive surface corresponds to the backside surface of the semiconductor substrate 10. Additionally, the semiconductor substrate 10 may include a wafer 11 and a material film 13 for device formation formed on the active surface of the wafer 11.

웨이퍼(11)는 예를 들어, 실리콘(silicon)을 포함할 수 있다. 또는, 웨이퍼(11)는 저머늄(germanium)과 같은 반도체 원소, 또는 SiC(silicon carbide), GaAs(gallium arsenide), InAs(indium arsenide), 및 InP(indium phosphide)와 같은 화합물 반도체를 포함할 수 있다. 또는, 웨이퍼(11)는 SOI(silicon on insulator) 구조를 가질 수 있다. 예를 들어, 웨이퍼(11)는 BOX 층(buried oxide layer)을 포함할 수 있다. 또한, 웨이퍼(11)는 도전 영역, 예를 들어, 불순물이 도핑된 웰(well), 또는 불순물이 도핑된 구조물을 포함할 수 있다. 또한, 웨이퍼(11)는 STI(shallow trench isolation) 구조와 같은 다양한 소자 분리 구조를 가질 수 있다.The wafer 11 may include, for example, silicon. Alternatively, the wafer 11 may include a semiconductor element such as germanium, or a compound semiconductor such as silicon carbide (SiC), gallium arsenide (GaAs), indium arsenide (InAs), and indium phosphide (InP). there is. Alternatively, the wafer 11 may have a silicon on insulator (SOI) structure. For example, the wafer 11 may include a buried oxide layer. Additionally, the wafer 11 may include a conductive region, for example, a well doped with impurities, or a structure doped with impurities. Additionally, the wafer 11 may have various device isolation structures, such as a shallow trench isolation (STI) structure.

여기서는 상기 웨이퍼(11)가 예를 들어, 약 8인치 내지 18인치의 직경을 갖는 것으로 가정하며, 실리콘 기판이 사용되는 경우에 대하여 설명한다. 그러나 통상의 기술자는 이보다 작거나 큰 직경의 웨이퍼(11)가 사용될 수 있고, 실리콘이 아닌 다른 물질로 구성된 웨이퍼(11)가 사용될 수 있음을 이해할 것이다. 또한, 상기 웨이퍼(11)는 약 0.1㎜ 내지 1㎜의 두께를 가질 수 있다. 상기 웨이퍼(11)의 두께가 너무 얇으면 기계적 강도가 미흡할 수 있고, 두께가 너무 두꺼우면 추후 식각을 통한 제거에 드는 시간이 길어져 반도체 제품의 생산성이 떨어질 수 있다.Here, it is assumed that the wafer 11 has a diameter of, for example, about 8 inches to 18 inches, and the case where a silicon substrate is used will be described. However, those skilled in the art will understand that a wafer 11 with a smaller or larger diameter may be used, and a wafer 11 made of a material other than silicon may be used. Additionally, the wafer 11 may have a thickness of approximately 0.1 mm to 1 mm. If the thickness of the wafer 11 is too thin, the mechanical strength may be insufficient, and if the thickness is too thick, the time required for subsequent removal through etching may be long, which may reduce the productivity of semiconductor products.

소자 형성용 물질막(13)은 복수의 개별 소자들을 구성하는 반도체 소자층 및 상기 복수의 개별 소자들을 서로 전기적으로 연결시키기 위한 배선 구조층을 포함하도록 형성될 수 있다. 상기 복수의 개별 소자들은 휘발성 메모리 및/또는 비휘발성 메모리일 수 있다. 상기 휘발성 메모리는 예를 들어, DRAM(dynamic random access memory), SRAM(static RAM) 등일 수 있고, 상기 비휘발성 메모리는 예를 들어, 플래시(flash) 메모리, MRAM(magnetic RAM), PRAM(phase change RAM) 등일 수 있다. 상기 배선 구조층은 금속 배선층 및/또는 비아 플러그를 포함할 수 있다. 상기 배선 구조층은 예를 들어, 2개 이상의 금속 배선층 및/또는 2개 이상의 비아 플러그가 교번적으로 적층되는 다층 구조일 수 있다.The material film 13 for device formation may be formed to include a semiconductor device layer constituting a plurality of individual devices and a wiring structure layer for electrically connecting the plurality of individual devices to each other. The plurality of individual devices may be volatile memory and/or non-volatile memory. The volatile memory may be, for example, dynamic random access memory (DRAM), static RAM (SRAM), etc., and the non-volatile memory may be, for example, flash memory, magnetic RAM (MRAM), or phase change memory (PRAM). RAM), etc. The wiring structure layer may include a metal wiring layer and/or a via plug. For example, the wiring structure layer may have a multi-layer structure in which two or more metal wiring layers and/or two or more via plugs are alternately stacked.

상기 반도체 기판(10)의 비활성면에, 다시 말하면, 상기 웨이퍼(11)의 비활성면에 반도체 기판(10)의 와피지(warpage)를 완화하기 위한 박막(15)이 형성될 수 있다. 상기 박막(15)을 구성하는 물질은 반도체 기판(10)의 와피지를 완화하기 위한 용도로, 예를 들어, 실리콘산화막, 실리콘질화막, 실리콘산질화막, 또는 이들의 조합으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.A thin film 15 may be formed on the non-active surface of the semiconductor substrate 10, that is, on the non-active surface of the wafer 11 to alleviate warpage of the semiconductor substrate 10. The material constituting the thin film 15 is used to alleviate warpage of the semiconductor substrate 10 and may be, for example, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a combination thereof, but is limited thereto. That is not the case.

상기 박막(15)은 화학 기상 증착법(chemical vapor deposition, CVD)을 이용하여 형성될 수 있다. 예를 들어, APCVD(atmospheric CVD), LPCVD(low pressure CVD), PECVD(plasma enhanced CVD)와 같은 방법들 중 임의의 적절한 방법에 의하여 상기 반도체 기판(10)의 비활성면에 박막(15)이 형성될 수 있다. 여기서는 상기 박막(15)이 PECVD 방법으로 형성되는 경우에 대하여 설명한다.The thin film 15 may be formed using chemical vapor deposition (CVD). For example, the thin film 15 is formed on the inactive surface of the semiconductor substrate 10 by any suitable method among methods such as atmospheric CVD (APCVD), low pressure CVD (LPCVD), and plasma enhanced CVD (PECVD). It can be. Here, a case where the thin film 15 is formed by the PECVD method will be described.

반도체 기판(10)에 있어서, 웨이퍼(11)는 상기 웨이퍼(11)의 활성면에 형성되는 소자 형성용 물질막(13)과 비교하여 격자 상수의 차이가 크고 응력계수의 차이가 크기 때문에, 반도체 기판(10)의 와피지가 발생할 수 있다. 따라서, 소자 형성용 물질막(13)을 웨이퍼(11)의 활성면에 형성하는 공정이 완료된 후에 웨이퍼(11)의 비활성면에 박막(15)을 형성함으로써 와피지가 완화된 반도체 기판(10)을 얻을 수 있다.In the semiconductor substrate 10, the wafer 11 has a large difference in lattice constant and a large difference in stress coefficient compared to the material film 13 for forming devices formed on the active surface of the wafer 11. Warpage of the substrate 10 may occur. Therefore, after the process of forming the material film 13 for device formation on the active side of the wafer 11 is completed, the semiconductor substrate 10 with warpage reduced by forming the thin film 15 on the inactive side of the wafer 11 You can get it.

챔버 하우징(110)은 복수의 공정 챔버를 포함하는 반도체 제조 장치(100)의 일부일 수 있다. 상기 챔버 하우징(110)은 내부 영역을 정의하는 측벽부(110S), 바닥부(110B), 및 덮개부(110T)를 포함할 수 있다.The chamber housing 110 may be part of the semiconductor manufacturing apparatus 100 including a plurality of process chambers. The chamber housing 110 may include a side wall 110S, a bottom 110B, and a cover 110T that define an internal area.

상기 측벽부(110S)는 알루미늄으로 구성될 수 있다. 상기 측벽부(110S)는 내부에 서셉터(120)에 정전기력 발생을 위한 전원을 공급하는 도선을 구비할 수 있다. 또한, 상기 측벽부(110S)에는 내부 영역에서 외부 영역으로 가스를 배출하기 위한 제1 배기 포트(111) 및 제2 배기 포트(112)가 형성될 수 있다.The side wall portion 110S may be made of aluminum. The side wall portion 110S may be provided with a conductive wire inside to supply power for generating electrostatic force to the susceptor 120. Additionally, a first exhaust port 111 and a second exhaust port 112 may be formed in the side wall portion 110S to discharge gas from the internal area to the external area.

상기 바닥부(110B)는 측벽부(110S)를 지지할 수 있다. 상기 바닥부(110B)는 알루미늄으로 구성될 수 있다. 상기 바닥부(110B) 내에 가스 혼합 블록이 배치될 수 있다. 상기 가스 혼합 블록은 제1 가스 공급원(130G)에 연결될 수 있다. 상기 제1 가스 공급원(130G)으로부터 공급되는 개별적인 가스들이 상기 가스 혼합 블록 내에서 조합될 수 있다. 이들 가스가 상기 가스 혼합 블록 내에서 단일의 균질한 가스 유동으로 혼합되고, 상기 단일의 균질한 가스 유동은 제1 공급부(130)의 제1 공급 라인(130H)을 통해서 내부 영역으로 공급된다.The bottom portion 110B may support the side wall portion 110S. The bottom portion 110B may be made of aluminum. A gas mixing block may be disposed within the bottom portion 110B. The gas mixing block may be connected to a first gas source 130G. Individual gases supplied from the first gas source 130G may be combined within the gas mixing block. These gases are mixed in the gas mixing block into a single homogeneous gas flow, which is supplied to the interior region through the first supply line 130H of the first supply 130.

제1 공급부(130)는 상기 바닥부(110B)에 연결될 수 있다. 공정 가스를 상기 제1 가스 공급원(130G)으로부터 상기 내부 영역으로 공급하는 제1 공급 라인(130H)은 가스 유동을 전환하기 위한 밸브(미도시)를 포함할 수 있다. 또한, 상기 제1 가스 공급원(130G)은 가스 제어부(미도시)에 의하여 제어될 수 있다. 즉, 상기 가스 제어부는 상기 제1 가스 공급원(130G)을 제어함으로써, 상기 내부 영역으로 공급되는 가스의 종류, 가스의 공급 시점/종점, 가스의 유량 등을 제어할 수 있다.The first supply part 130 may be connected to the bottom part 110B. The first supply line 130H that supplies process gas from the first gas source 130G to the internal region may include a valve (not shown) for switching the gas flow. Additionally, the first gas source 130G may be controlled by a gas control unit (not shown). That is, the gas control unit can control the type of gas supplied to the internal area, the start/end point of gas supply, the flow rate of the gas, etc. by controlling the first gas source 130G.

또한, 천공형 플레이트가 제1 공급부(130)의 샤워 헤드의 하부에 선택적으로 배치될 수 있다. 상기 가스 혼합 블록을 통해서 내부 영역으로 공급될 공정 가스가 상기 천공형 플레이트에 의해서 먼저 확산된다. 이어서, 상기 공정 가스는 제1 공급부(130)의 샤워 헤드를 통해서 내부 영역으로 공급된다. 상기 천공형 플레이트 및 상기 제1 공급부(130)의 샤워 헤드는 내부 영역으로 균일한 공정 가스 유동을 제공하도록 구성된다. 균일한 공정 가스 유동은 반도체 기판(10)의 비활성면에 균일한 박막(15)을 형성하는 데 도움이 될 수 있다.Additionally, a perforated plate may be selectively placed below the shower head of the first supply unit 130. Process gas to be supplied to the internal area through the gas mixing block is first diffused by the perforated plate. Subsequently, the process gas is supplied to the internal area through the shower head of the first supply unit 130. The perforated plate and shower head of the first supply unit 130 are configured to provide a uniform process gas flow to the interior region. Uniform process gas flow can help form a uniform thin film 15 on the inactive side of the semiconductor substrate 10.

상기 덮개부(110T)는 측벽부(110S)에 의하여 지지되고 상기 챔버 하우징(110)의 유지 보수를 위해서 분리될 수 있다. 상기 덮개부(110T)는 알루미늄으로 구성될 수 있다. 상기 바닥부(110B)와 마찬가지로, 상기 덮개부(110T) 내에 상기 가스 혼합 블록이 배치될 수 있다. 상기 가스 혼합 블록은 제2 가스 공급원(140G)에 연결될 수 있다. 상기 제2 가스 공급원(140G)으로부터 공급되는 개별적인 가스들이 상기 혼합 블록 내에서 조합될 수 있다. 이들 가스가 상기 혼합 블록 내에서 단일의 균질한 가스 유동으로 혼합되고, 상기 단일의 균질한 가스 유동은 제2 공급부(140)의 제2 공급 라인(140H)을 통해서 내부 영역으로 공급된다.The cover portion 110T is supported by the side wall portion 110S and can be separated for maintenance of the chamber housing 110. The cover portion 110T may be made of aluminum. Like the bottom portion 110B, the gas mixing block may be disposed within the cover portion 110T. The gas mixing block may be connected to a second gas source 140G. Individual gases supplied from the second gas source 140G may be combined within the mixing block. These gases are mixed within the mixing block into a single homogeneous gas flow, which is supplied to the interior region through the second supply line 140H of the second supply 140.

제2 공급부(140)는 상기 덮개부(110T)에 연결될 수 있다. 퍼지 가스를 상기 제2 가스 공급원(140G)으로부터 상기 내부 영역으로 공급하는 제2 공급 라인(140H)은 가스 유동을 전환하기 위한 밸브(미도시)를 포함할 수 있다. 상기 퍼지 가스는, 예를 들어, 질소(N2)일 수 있지만, 이에 한정되는 것은 아니다.The second supply unit 140 may be connected to the cover unit 110T. The second supply line 140H, which supplies purge gas from the second gas source 140G to the internal region, may include a valve (not shown) for switching the gas flow. The purge gas may be, for example, nitrogen (N 2 ), but is not limited thereto.

또한, 상기 제2 가스 공급원(140G)은 가스 제어부(미도시)에 의하여 제어될 수 있다. 즉, 상기 가스 제어부는 상기 제2 가스 공급원(140G)을 제어함으로써, 상기 내부 영역으로 공급되는 가스의 종류, 가스의 공급 시점/종점, 가스의 유량 등을 제어할 수 있다.Additionally, the second gas source 140G may be controlled by a gas control unit (not shown). That is, the gas control unit can control the type of gas supplied to the internal area, the start/end point of gas supply, the flow rate of the gas, etc. by controlling the second gas source 140G.

서셉터(120)는 상기 반도체 기판(10)을 지지할 수 있는 기판 지지 부재로서 역할을 한다. 상기 서셉터(120)는 상기 내부 영역의 중앙 부근에 배치될 수 있다. 상기 서셉터(120)는 박막(15)의 형성 공정 동안 반도체 기판(10)을 고정하여 지지한다. 서셉터(120)는 알루미늄과 세라믹의 조합에 의하여 구성되고, 정전기력 공급원(120V)으로부터 정전기력 발생을 위한 전원을 공급받을 수 있는 도전부 및 (+) 극성 또는 (-) 극성을 띄는 복수의 요철 형태의 돌출부를 포함할 수 있다.The susceptor 120 serves as a substrate support member capable of supporting the semiconductor substrate 10. The susceptor 120 may be placed near the center of the inner region. The susceptor 120 fixes and supports the semiconductor substrate 10 during the forming process of the thin film 15. The susceptor 120 is composed of a combination of aluminum and ceramics, and has a conductive part that can receive power for generating electrostatic force from an electrostatic force source (120V) and a plurality of uneven shapes with (+) polarity or (-) polarity. It may include protrusions.

상기 정전기력 공급원(120V)에서 공급된 바이폴라 정전기력을 이용하여 반도체 기판(10)과 서셉터(120) 사이에 정전기력이 인가되면, 박막(15)의 형성 공정 동안 반도체 기판(10)을 서셉터(120)에 안정적으로 고정할 수 있다. 상기 복수의 요철 형태의 돌출부는 서셉터(120)에 배치되고 바이폴라 정전기력으로 반도체 기판(10)을 고정할 수 있다.When electrostatic force is applied between the semiconductor substrate 10 and the susceptor 120 using the bipolar electrostatic force supplied from the electrostatic force source (120V), the semiconductor substrate 10 is connected to the susceptor 120 during the formation process of the thin film 15. ) can be stably fixed. The plurality of concave-convex protrusions are disposed on the susceptor 120 and can fix the semiconductor substrate 10 using bipolar electrostatic force.

상기 서셉터(120)는 상기 반도체 기판(10)을 지지하면서 동시에 상기 반도체 기판(10)의 비활성면을 공정 가스에 노출시킬 수 있다. 상기 서셉터(120)는 센터홀(CH)을 갖는 원환 형태를 가질 수 있다. 상기 서셉터(120)에 의하여 지지되는 반도체 기판(10)의 비활성면은 상기 센터홀(CH)을 통하여 공정 가스에 노출될 수 있다. 상기 공정 가스는 실란 가스(SiH4), 암모니아 가스(NH3) 등일 수 있지만, 이에 한정되는 것은 아니다. 상기 공정 가스는 제1 공급부(130)에 의하여 내부 영역으로 공급된다.The susceptor 120 may support the semiconductor substrate 10 and simultaneously expose the inactive surface of the semiconductor substrate 10 to process gas. The susceptor 120 may have a toroidal shape with a center hole (CH). The inactive surface of the semiconductor substrate 10 supported by the susceptor 120 may be exposed to process gas through the center hole (CH). The process gas may be silane gas (SiH 4 ), ammonia gas (NH 3 ), etc., but is not limited thereto. The process gas is supplied to the internal area by the first supply unit 130.

상기 서셉터(120)의 외곽부는 상기 챔버 하우징(110)의 측벽부(110S)의 내측에 맞닿도록 위치할 수 있다. 따라서, 상기 서셉터(120) 및 상기 반도체 기판(10)에 의하여 상기 챔버 하우징(110)은 공간적으로 상하로 구분될 수 있다. 또한, 상기 서셉터(120)는 상기 챔버 하우징(110)에 의하여 물리적으로 지지될 수 있다.The outer portion of the susceptor 120 may be positioned to contact the inside of the side wall portion 110S of the chamber housing 110. Accordingly, the chamber housing 110 may be spatially divided into upper and lower sections by the susceptor 120 and the semiconductor substrate 10. Additionally, the susceptor 120 may be physically supported by the chamber housing 110.

또는, 상기 서셉터(120)의 외곽부는 상기 챔버 하우징(110)의 측벽부(110S)에 결합될 수 있으며, 상기 챔버 하우징(110)의 내부 영역에서 상기 반도체 기판(10)의 비활성면에 형성되는 박막 형성 분위기를 다른 영역으로부터 공간적으로 분리할 수 있다. 즉, 제1 가스 공급원(130G)으로부터 공급된 공정 가스가 제1 공급부(130)를 통해 유동되어 상기 반도체 기판(10)의 비활성면까지 안내될 수 있다. 상기 반도체 기판(10)의 비활성면에 이른 공정 가스는 상기 반도체 기판(10)의 비활성면 근방에 조성된 플라즈마 생성 섹션에서 반응을 일으켜 점진적으로 반도체 기판(10)의 비활성면에 박막(15)을 형성하게 된다.Alternatively, the outer portion of the susceptor 120 may be coupled to the side wall portion 110S of the chamber housing 110, and may be formed on the inactive surface of the semiconductor substrate 10 in the inner region of the chamber housing 110. The thin film forming atmosphere can be spatially separated from other areas. That is, the process gas supplied from the first gas source 130G may flow through the first supply unit 130 and be guided to the inactive surface of the semiconductor substrate 10. The process gas reaching the inactive side of the semiconductor substrate 10 causes a reaction in the plasma generation section formed near the inactive side of the semiconductor substrate 10, gradually forming a thin film 15 on the inactive side of the semiconductor substrate 10. is formed.

상기 반도체 기판(10)의 비활성면에 박막(15)을 형성하는 데 사용되는 공정 가스를 공급하는 제1 가스 공급원(130G) 및 제1 공급부(130)가 제공될 수 있다. 상기 제1 가스 공급원(130G) 및 상기 제1 공급부(130)를 통하여 박막(15)을 형성하기 위한 전구체 가스, 캐리어 가스, 반응 물질(reactant) 가스 등이 동시에 또는 순차적으로 공급될 수 있다.A first gas source 130G and a first supply unit 130 may be provided to supply process gas used to form the thin film 15 on the inactive surface of the semiconductor substrate 10. A precursor gas, a carrier gas, a reactant gas, etc. for forming the thin film 15 may be supplied simultaneously or sequentially through the first gas source 130G and the first supply unit 130.

상기 박막(15) 형성을 통해 생성된 부산물 가스는 상기 챔버 하우징(110)의 측벽부(110S)에 형성된 제1 배기 포트(111)를 통해 상기 챔버 하우징(110)의 외부 영역으로 배출될 수 있다. 외부 영역으로 배출되는 이들 가스들은 파티클과 같은 고체상의 이물질을 포획하기 위한 필터(미도시)를 거칠 수 있다.The by-product gas generated through the formation of the thin film 15 may be discharged to the external area of the chamber housing 110 through the first exhaust port 111 formed on the side wall portion 110S of the chamber housing 110. . These gases discharged to the external area may pass through a filter (not shown) to capture solid foreign substances such as particles.

상기 챔버 하우징(110)의 내부 영역에는 제2 공급부(140)가 더 제공될 수 있다. 상기 제2 공급부(140)는 상기 제1 공급부(130)에서 내부 영역으로 공급된 공정 가스가 상기 반도체 기판(10)의 활성면으로 확산되지 않도록 퍼지 가스를 공급하는 역할을 한다. 상기 퍼지 가스는 상기 챔버 하우징(110)의 측벽부(110S)에 형성된 제2 배기 포트(112)를 통해 상기 챔버 하우징(110)의 외부 영역으로 배출될 수 있다.A second supply unit 140 may be further provided in the inner area of the chamber housing 110. The second supply unit 140 serves to supply a purge gas to prevent the process gas supplied from the first supply unit 130 to the internal region from diffusing to the active surface of the semiconductor substrate 10 . The purge gas may be discharged to an external area of the chamber housing 110 through the second exhaust port 112 formed in the side wall portion 110S of the chamber housing 110.

상기 공정 가스의 공급과 상기 퍼지 가스의 공급은 순차적으로 수행될 수도 있고 동시에 수행될 수도 있다. 일부 실시예들에서, 퍼지 가스의 공급을 먼저 개시한 후 공정 가스의 공급이 개시될 수 있다. 다른 실시예들에서, 공정 가스의 공급과 퍼지 가스의 공급은 동시에 개시될 수 있다. 상기 공정 가스 및 퍼지 가스의 공급은 상기 반도체 기판(10)의 비활성면에 박막(15)이 원하는 두께로 형성될 때까지 계속될 수 있다.Supply of the process gas and supply of the purge gas may be performed sequentially or simultaneously. In some embodiments, the supply of the purge gas may be started first and then the supply of the process gas may be started. In other embodiments, the supply of process gas and supply of purge gas may be initiated simultaneously. Supply of the process gas and purge gas may be continued until the thin film 15 is formed to a desired thickness on the inactive side of the semiconductor substrate 10.

후술하겠지만, 서셉터(120) 및 반도체 기판(10)에 의하여 정의되는 공간은 플라즈마 생성 섹션 및 플라즈마 미생성 섹션으로 명명될 수 있다. 즉, 상기 플라즈마 생성 섹션 및 상기 플라즈마 미생성 섹션의 사이에 서셉터(120) 및 반도체 기판(10)이 위치할 수 있다.As will be described later, the space defined by the susceptor 120 and the semiconductor substrate 10 may be referred to as a plasma generation section and a plasma non-generation section. That is, the susceptor 120 and the semiconductor substrate 10 may be located between the plasma generation section and the non-plasma generation section.

반도체 제조 장치(100)에 반도체 기판(10)을 안정적으로 안착시키는 것은 정밀한 반도체 공정(예를 들어, 포토리소그래피 공정)의 수행과 반도체 제품의 신뢰도를 높이기 위하여 필요할 수 있다. 만약, 반도체 제조 장치(100)에 반도체 기판(10)을 안정적으로 안착시키지 못하여 반도체 기판(10)의 슬립(slip)이 발생한다면, 반도체 기판(10)의 위치가 틀어져 정밀한 반도체 공정의 수행이 어려워지고, 반도체 제품에 불량이 발생하여 반도체 제품의 신뢰도가 하락할 수 있다.Stably seating the semiconductor substrate 10 on the semiconductor manufacturing apparatus 100 may be necessary to perform a precise semiconductor process (eg, a photolithography process) and increase the reliability of semiconductor products. If slip of the semiconductor substrate 10 occurs because the semiconductor substrate 10 is not stably seated on the semiconductor manufacturing apparatus 100, the position of the semiconductor substrate 10 is distorted, making it difficult to perform a precise semiconductor process. In addition, defects may occur in semiconductor products, which may reduce the reliability of semiconductor products.

최근에는, 반도체 소자의 집적도 증가로 인해 반도체 기판(10)의 활성면에 수많은 소자 형성용 물질막(13)이 형성되고, 이로 인해 반도체 기판(10)의 와피지는 더욱 심해지고 있다. 따라서, 반도체 기판(10)의 와피지를 완화할 수 있는 방법 및 반도체 기판(10)을 안정적으로 고정할 수 있는 반도체 제조 장치(100)가 요구되는 실정이다.Recently, due to the increase in the integration of semiconductor devices, numerous material films 13 for forming devices are formed on the active surface of the semiconductor substrate 10, and as a result, warpage of the semiconductor substrate 10 is becoming more severe. Accordingly, there is a need for a method that can alleviate warpage of the semiconductor substrate 10 and a semiconductor manufacturing apparatus 100 that can stably fix the semiconductor substrate 10.

본 발명의 기술적 사상의 반도체 제조 장치(100)는 이와 같은 반도체 기판(10)의 와피지를 완화하기 위하여 반도체 기판(10)의 비활성면에 박막(15)을 형성한다. 또한, 본 발명의 기술적 사상의 반도체 제조 장치(100)는 박막(15)이 형성되기 전 와피지가 심한 반도체 기판(10)을 안정적으로 고정할 수 있는 서셉터(120)를 포함한다. 상기 박막(15)의 형성에 따른 반도체 기판(10)의 와피지의 완화는 후술하도록 한다.The semiconductor manufacturing apparatus 100 according to the technical concept of the present invention forms a thin film 15 on the inactive surface of the semiconductor substrate 10 in order to alleviate warpage of the semiconductor substrate 10. In addition, the semiconductor manufacturing apparatus 100 according to the technical idea of the present invention includes a susceptor 120 that can stably fix the semiconductor substrate 10 with severe warpage before the thin film 15 is formed. Relief of warpage of the semiconductor substrate 10 due to the formation of the thin film 15 will be described later.

도 2a 및 도 2b는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 제조 장치의 서셉터와 반도체 기판을 나타내는 평면도 및 저면도이다.2A and 2B are top and bottom views showing a susceptor and a semiconductor substrate of a semiconductor manufacturing apparatus according to an embodiment of the technical idea of the present invention.

도 2a 및 도 2b를 같이 참조하면, 반도체 기판(10)이 서셉터(120)에 안정적으로 고정되어, 박막(15)의 형성 공정을 통하여 반도체 기판(10)의 비활성면에 박막(15)이 형성된 모습을 나타낸다.Referring to FIGS. 2A and 2B together, the semiconductor substrate 10 is stably fixed to the susceptor 120, and the thin film 15 is formed on the inactive surface of the semiconductor substrate 10 through the thin film 15 forming process. It shows the shape formed.

소자 형성용 물질막(13)은 상기 서셉터(120)를 평면에서 바라보았을 때, 반도체 기판(10)의 활성면을 실질적으로 완전히 덮도록 형성될 수 있다. 이와 달리, 박막(15)은 상기 서셉터(120)를 저면에서 바라보았을 때, 반도체 기판(10)의 비활성면을 실질적으로 완전히 덮도록 형성되지 못할 수 있다.The material film 13 for device formation may be formed to substantially completely cover the active surface of the semiconductor substrate 10 when the susceptor 120 is viewed from a plane. In contrast, the thin film 15 may not be formed to substantially completely cover the inactive surface of the semiconductor substrate 10 when the susceptor 120 is viewed from the bottom.

왜냐하면, 상기 반도체 기판(10)의 비활성면의 가장자리가 상기 서셉터(120)에 의하여 가려질 수 있기 때문에, 상기 반도체 기판(10)의 직경(10R)과 상기 박막(15)의 직경(15R)이 반드시 일치하는 것은 아닐 수 있다. 즉, 상기 반도체 기판(10)의 직경(10R)보다 상기 박막(15)의 직경(15R)이 작을 수 있다.Because the edge of the inactive surface of the semiconductor substrate 10 may be obscured by the susceptor 120, the diameter 10R of the semiconductor substrate 10 and the diameter 15R of the thin film 15 This may not necessarily match. That is, the diameter 15R of the thin film 15 may be smaller than the diameter 10R of the semiconductor substrate 10.

도 3은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 제조 장치의 서셉터와 반도체 기판을 나타내는 사시도이다.Figure 3 is a perspective view showing a susceptor and a semiconductor substrate of a semiconductor manufacturing apparatus according to an embodiment of the technical idea of the present invention.

도 3을 참조하면, 서셉터(120)는 반도체 기판(10)의 비활성면을 노출하기 위한 센터홀(CH) 및 상기 센터홀(CH)을 정의하고 상기 반도체 기판(10)을 정전기력으로 고정하는 환형부(실질적으로, 서셉터와 동일한 구조체)를 포함할 수 있다.Referring to FIG. 3, the susceptor 120 defines a center hole (CH) for exposing the inactive surface of the semiconductor substrate 10 and the center hole (CH) and fixes the semiconductor substrate 10 with electrostatic force. It may include an annular portion (substantially the same structure as the susceptor).

서셉터(120)의 중심에는 센터홀(CH)이 형성되고, 상기 센터홀(CH)을 통하여 공정 가스가 상기 반도체 기판(10)의 비활성면에 박막(15)을 형성할 수 있다. 상기 서셉터(120)에는 정전기력 발생을 위한 전원을 공급받는 도전부(127)가 상기 서셉터(120)의 내부로부터 상기 서셉터(120)의 외곽부(125)까지 연장될 수 있다.A center hole (CH) is formed in the center of the susceptor 120, and process gas can form a thin film 15 on the inactive surface of the semiconductor substrate 10 through the center hole (CH). The susceptor 120 may have a conductive portion 127 that receives power for generating electrostatic force extending from the inside of the susceptor 120 to the outer portion 125 of the susceptor 120.

환형부는 상기 반도체 기판(10)이 안착하는 안착부(121) 및 상기 안착부(121)를 외곽에서 둘러싸고 상기 안착부(121)의 상면보다 높은 상면을 가지는 외곽부(125)를 포함하고, 상기 안착부(121)는 상면에 요철 형태의 돌출부(123)가 형성되고, 내부에 정전기력 발생을 위한 전원을 공급받는 도전부(127)를 포함할 수 있다.The annular portion includes a seating portion 121 on which the semiconductor substrate 10 is seated, and an outer portion 125 surrounding the seating portion 121 and having an upper surface higher than that of the seating portion 121. The seating portion 121 may have a convex-convex protrusion 123 formed on its upper surface, and may include a conductive portion 127 inside which receives power for generating electrostatic force.

서셉터(120)의 외곽부(125)에서 상기 센터홀(CH) 방향의 내측벽에는 안착부(121)가 형성될 수 있다. 상기 안착부(121)는 상기 외곽부(125)의 내측벽으로부터 상기 센터홀(CH)의 중심을 향하여 돌출되며, 원주 방향으로 연장되는 환형일 수 있다. 도면에는 상기 안착부(121)가 전체 원주에 걸쳐서 연장된 것으로 도시되었으나, 상기 안착부(121)는 상기 외곽부(125)의 내측벽의 전체 원주의 일부에 대해서만 부분적으로 연장될 수도 있다.A seating portion 121 may be formed on the inner wall of the outer portion 125 of the susceptor 120 in the direction of the center hole (CH). The seating portion 121 protrudes from the inner wall of the outer portion 125 toward the center of the center hole (CH) and may have an annular shape extending in the circumferential direction. In the drawing, the seating portion 121 is shown as extending over the entire circumference, but the seating portion 121 may extend only partially over a portion of the entire circumference of the inner wall of the outer portion 125.

상기 반도체 기판(10)은 상기 안착부(121)에 의하여 지지될 수 있다. 상기 안착부(121)가 상기 반도체 기판(10)과 오버랩되는 면적은 상기 반도체 기판(10)의 전체 면적의 약 25% 이하일 수 있고, 또는 약 5% 이하일 수 있고, 또는 약 3% 이하일 수 있고, 또는 약 1% 이하일 수 있다. 상기 반도체 기판(10)은 휘어진 상태일 수 있다.The semiconductor substrate 10 may be supported by the seating portion 121 . The area where the seating portion 121 overlaps the semiconductor substrate 10 may be about 25% or less, or about 5% or less, or about 3% or less, of the total area of the semiconductor substrate 10, , or may be about 1% or less. The semiconductor substrate 10 may be bent.

상기 안착부(121) 상의 상기 돌출부(123)에는 바이폴라(bipolar) 정전기력이 인가되고, 상기 돌출부(123)는 상기 반도체 기판(10)의 비활성면과 직접적으로 접촉하여, 상기 반도체 기판(10)을 고정할 수 있다. 상기 돌출부(123)는 동일한 형상의 구조체들이 동일한 간격으로 이격되어 배치될 수 있다.A bipolar electrostatic force is applied to the protrusion 123 on the seating portion 121, and the protrusion 123 directly contacts the inactive surface of the semiconductor substrate 10 to form the semiconductor substrate 10. It can be fixed. The protrusions 123 may be arranged so that structures of the same shape are spaced apart at equal intervals.

도 4는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 제조 장치의 서셉터와 반도체 기판의 위치 관계를 나타내는 단면도 및 서셉터의 부분확대도이다.Figure 4 is a cross-sectional view showing the positional relationship between a susceptor and a semiconductor substrate of a semiconductor manufacturing apparatus according to an embodiment of the technical idea of the present invention and a partially enlarged view of the susceptor.

도 4를 참조하면, 서셉터(120)의 안착부(121)에 휘어진 반도체 기판(10)이 안착되어 바이폴라 정전기력으로 고정된 상태를 나타낸다.Referring to FIG. 4, the curved semiconductor substrate 10 is seated on the seating portion 121 of the susceptor 120 and is fixed by bipolar electrostatic force.

상기 안착부(121)에 형성된 돌출부(123)는 상기 반도체 기판(10)을 지지하기에 적합한 임의의 수로 제공될 수 있다. 예를 들어, 상기 돌출부(123)는 20개 또는 이보다 적거나 많은 수로 제공될 수 있다.The protrusions 123 formed on the seating portion 121 may be provided in any number suitable for supporting the semiconductor substrate 10 . For example, the number of protrusions 123 may be 20 or fewer or more.

도시된 바와 같이, 웨이퍼(11)의 활성면(11F)과 상기 서셉터(120)는 실질적으로 접촉하지 않으며, 웨이퍼(11)의 비활성면(11B)의 가장자리는 실질적으로 상기 돌출부(123)에 의하여 고정된다. 상기 돌출부(123)는 (+) 극성 및 (-) 극성을 교번적으로 띄는 복수의 요철 형태일 수 있다. 즉, 상기 돌출부(123)는 유니폴라(unipolar) 정전기력이 아닌, 바이폴라 정전기력을 가질 수 있으며, 이로써 반도체 기판(10)을 더욱 안정적으로 고정할 수 있다.As shown, the active surface 11F of the wafer 11 and the susceptor 120 are not substantially in contact, and the edge of the non-active surface 11B of the wafer 11 is substantially in contact with the protrusion 123. is fixed by The protrusion 123 may be in the form of a plurality of protrusions and protrusions with alternating (+) polarity and (-) polarity. That is, the protrusion 123 may have a bipolar electrostatic force rather than a unipolar electrostatic force, and thus the semiconductor substrate 10 can be fixed more stably.

도면에는 반도체 기판(10)의 중심부가 위로 휘어진 모양으로 와피지가 발생한 모습을 도시하였지만, 상기 반도체 기판(10)의 중심부가 아래로 휘어진 모양으로 와피지가 발생할 수 있다.Although the drawing shows warping occurring in a shape in which the center of the semiconductor substrate 10 is bent upward, warping may occur in a shape in which the center of the semiconductor substrate 10 is bent in a downward shape.

도 5는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 제조 장치의 리프터와 반도체 기판의 위치 관계를 나타내는 단면도이다.Figure 5 is a cross-sectional view showing the positional relationship between a lifter and a semiconductor substrate of a semiconductor manufacturing apparatus according to an embodiment of the technical idea of the present invention.

도 5를 참조하면, 챔버 하우징(110)의 내부에 반도체 기판(10)을 서셉터(120)로부터 상승 및 하강시킬 수 있는 리프터(130L)가 제공될 수 있다.Referring to FIG. 5 , a lifter 130L capable of raising and lowering the semiconductor substrate 10 from the susceptor 120 may be provided inside the chamber housing 110 .

리프터(130L)는 제1 공급부(130)에 샤워 헤드(130S) 및 상기 샤워 헤드(130S)를 지지하는 서포터(130P)와 함께 포함될 수 있다.The lifter 130L may be included in the first supply unit 130 together with the shower head 130S and the supporter 130P supporting the shower head 130S.

리프터(130L)는 상기 반도체 기판(10)을 상하 방향으로 상대적으로 이동 가능하도록 구성될 수 있다. 일부 실시예들에서, 상기 리프터(130L)는 자신이 상승함으로써 상기 반도체 기판(10)을 상기 서셉터(120)로부터 상승시킬 수 있다. 다른 실시예에 있어서, 상기 리프터(130L)는 상승하지 않고 상기 서셉터(120)가 하강함으로써 상기 반도체 기판(10)을 상기 서셉터(120)로부터 상승시킬 수 있다. 이와 같은 방법으로, 상기 리프터(130L)는 센터홀(CH)을 관통하여 상기 반도체 기판(10)을 상기 서셉터(120)에 안착시킬 수 있다.The lifter 130L may be configured to relatively move the semiconductor substrate 10 in the vertical direction. In some embodiments, the lifter 130L may raise the semiconductor substrate 10 from the susceptor 120 by lifting itself. In another embodiment, the lifter 130L does not rise but the susceptor 120 descends so that the semiconductor substrate 10 is lifted from the susceptor 120 . In this way, the lifter 130L can seat the semiconductor substrate 10 on the susceptor 120 by penetrating the center hole CH.

상기 반도체 기판(10)의 비활성면과 접촉하는 쪽의 상기 리프터(130L)의 단부는 셋 이상의 분지된(branched) 부분을 가질 수 있다. 도면에는 상기 반도체 기판(10)을 지지하기 위하여 상기 리프터(130L)의 단부가 분지된 것을 도시하였지만, 다른 실시예들에서, 상기 반도체 기판(10)을 지지하기 위하여 상기 리프터(130L)의 단부에 원판과 같은 다른 형태의 지지부가 형성될 수 있다.The end of the lifter 130L on the side that contacts the inactive surface of the semiconductor substrate 10 may have three or more branched portions. In the drawing, the end of the lifter 130L is shown to be branched to support the semiconductor substrate 10. However, in other embodiments, the end of the lifter 130L is branched to support the semiconductor substrate 10. Other types of supports, such as disks, may be formed.

일부 실시예들에서, 상기 리프터(130L)를 이용하여 반도체 기판(10)을 서셉터(120)로부터 상승시킨 후 소정 각도만큼 회전시킨 후 다시 상기 반도체 기판(10)을 서셉터(120)로 하강시키면서 반도체 기판(10)의 와피지의 방향을 고려하여 서셉터(120)에 더욱 안정적으로 고정시킬 수 있다. 따라서, 상기 리프터(130L) 및/또는 상기 서셉터(120)는 회전하도록 구성될 수 있다.In some embodiments, the semiconductor substrate 10 is raised from the susceptor 120 using the lifter 130L, rotated by a predetermined angle, and then lowered to the susceptor 120 again. While doing so, the semiconductor substrate 10 can be more stably fixed to the susceptor 120 by considering the direction of the warpage of the semiconductor substrate 10. Accordingly, the lifter 130L and/or the susceptor 120 may be configured to rotate.

일부 실시예들에서, 상기 리프터(130L)가 상승하여 상기 반도체 기판(10)을 서셉터(120)로부터 상승시키고 상기 리프터(130L)가 소정 각도 회전한 후 상기 리프터(130L)가 하강하여 상기 반도체 기판(10)을 서셉터(120)로 위치시킬 수 있다. 또는, 상기 리프터(130L)가 상승하여 상기 반도체 기판(10)을 서셉터(120)로부터 상승시키고 상기 서셉터(120)가 소정 각도 회전한 후 상기 리프터(130L)가 하강하여 상기 반도체 기판(10)을 서셉터(120)로 위치시킬 수 있다.In some embodiments, the lifter 130L rises to lift the semiconductor substrate 10 from the susceptor 120, and after the lifter 130L rotates a predetermined angle, the lifter 130L descends to lift the semiconductor substrate 10 from the susceptor 120. The substrate 10 can be positioned with the susceptor 120. Alternatively, the lifter 130L rises to lift the semiconductor substrate 10 from the susceptor 120, and after the susceptor 120 rotates at a predetermined angle, the lifter 130L descends to lift the semiconductor substrate 10. ) can be positioned as the susceptor (120).

다른 실시예들에서, 상기 서셉터(120)가 하강하여 상기 반도체 기판(10)을 서셉터(120)로부터 상승시키고 상기 리프터(130L)가 소정 각도 회전한 후 상기 서셉터(120)가 상승하여 상기 반도체 기판(10)을 서셉터(120)로 위치시킬 수 있다. 또는, 상기 서셉터(120)가 하강하여 상기 반도체 기판(10)을 서셉터(120)로부터 상승시키고 상기 서셉터(120)가 소정 각도 회전한 후 상기 서셉터(120)가 상승하여 상기 반도체 기판(10)을 서셉터(120)로 위치시킬 수 있다.In other embodiments, the susceptor 120 descends to raise the semiconductor substrate 10 from the susceptor 120, and after the lifter 130L rotates a predetermined angle, the susceptor 120 rises. The semiconductor substrate 10 can be positioned as the susceptor 120. Alternatively, the susceptor 120 descends to raise the semiconductor substrate 10 from the susceptor 120, and after the susceptor 120 rotates a predetermined angle, the susceptor 120 rises to lift the semiconductor substrate 10. (10) can be positioned as the susceptor (120).

또한, 상기 서셉터(120)의 외경(120R)은 상기 챔버 하우징(110)의 내경(110r)과 실질적으로 동일할 수 있다. 즉, 상기 서셉터(120)는 상기 챔버 하우징(110)에 직접적으로 접촉한 상태에서 상하 운동을 할 수 있다.Additionally, the outer diameter 120R of the susceptor 120 may be substantially the same as the inner diameter 110r of the chamber housing 110. That is, the susceptor 120 can move up and down while in direct contact with the chamber housing 110.

상기 리프터(130L) 및/또는 상기 서셉터(120)의 상승 및 하강은, 반도체 기판(10)을 챔버 하우징(110)의 내부 영역으로 인입한 후 상기 서셉터(120)에 안착할 시에 수행되거나, 또는 반도체 기판(10)을 챔버 하우징(110)의 외부 영역으로 인출하기 전 상기 서셉터(120)에서 반도체 기판(10)을 분리할 시에 수행될 수 있다.The lifting and lowering of the lifter 130L and/or the susceptor 120 are performed when the semiconductor substrate 10 is introduced into the inner area of the chamber housing 110 and then seated on the susceptor 120. Alternatively, it may be performed when the semiconductor substrate 10 is separated from the susceptor 120 before the semiconductor substrate 10 is pulled out to the external area of the chamber housing 110.

상기 리프터(130L)의 회전, 상승, 및 하강은 리프터 컨트롤러(미도시)에 의하여 제어될 수 있다. 통상의 기술자는 적절한 제어 방법 및 액추에이터를 이용하여 상기 리프터(130L)의 회전, 상승, 및 하강, 그리고 상기 서셉터(120)의 회전, 상승, 및 하강을 제어할 수 있다.The rotation, rise, and fall of the lifter 130L may be controlled by a lifter controller (not shown). A person skilled in the art can control the rotation, rise, and fall of the lifter 130L and the rotation, rise, and fall of the susceptor 120 using an appropriate control method and actuator.

도 6은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 제조 장치에서 플라즈마 생성/미생성 섹션을 나타내는 개략도이다.Figure 6 is a schematic diagram showing a plasma generation/non-generation section in a semiconductor manufacturing apparatus according to an embodiment of the technical idea of the present invention.

도 6을 참조하면, 상기 반도체 제조 장치(100)의 챔버 하우징(110)의 내부 영역은 두 부분으로 구분될 수 있다.Referring to FIG. 6, the inner area of the chamber housing 110 of the semiconductor manufacturing apparatus 100 may be divided into two parts.

상기 챔버 하우징(110)의 내부 영역은 서셉터(120) 상에 바이폴라 정전기력으로 고정된 반도체 기판(10)의 비활성면에 박막(15)을 형성하기 위한 플라즈마가 생성되는 제1 섹션(101S) 및 서셉터(120) 상에 바이폴라 정전기력으로 고정된 반도체 기판(10)의 활성면에 박막의 형성을 방지하기 위한 플라즈마가 미생성되는 제2 섹션(102S)의 두 부분으로 나뉠 수 있다.The inner area of the chamber housing 110 includes a first section 101S where plasma is generated to form a thin film 15 on the inactive side of the semiconductor substrate 10 fixed by bipolar electrostatic force on the susceptor 120, and The second section 102S, in which plasma is not generated to prevent the formation of a thin film on the active surface of the semiconductor substrate 10 fixed on the susceptor 120 by bipolar electrostatic force, may be divided into two parts.

상기 제1 섹션(101S)은 제1 공급부(130)와 서셉터(120) 및 반도체 기판(10)의 비활성면에 의하여 정의되는 공간에 대응될 수 있다. 상기 제2 섹션(102S)은 제2 공급부(140)와 서셉터(120) 및 반도체 기판(10)의 활성면에 의하여 정의되는 공간에 대응될 수 있다. 도면은 제1 섹션(101S)과 제2 섹션(102S)을 개념적으로 도시한 것에 불과하므로, 본 발명이 이러한 물리적인 형태에 한정되는 것은 아니다.The first section 101S may correspond to a space defined by the first supply unit 130, the susceptor 120, and the inactive surface of the semiconductor substrate 10. The second section 102S may correspond to a space defined by the second supply unit 140, the susceptor 120, and the active surface of the semiconductor substrate 10. Since the drawing merely conceptually illustrates the first section 101S and the second section 102S, the present invention is not limited to this physical form.

상기 제1 섹션(101S)과 상기 제2 섹션(102S)의 사이에는 반도체 기판(10)을 지지하며 고정할 수 있는 서셉터(120)가 위치할 수 있다. 즉, 상기 서셉터(120) 상에 고정되는 반도체 기판(10)은 상기 제1 섹션(101S)과 상기 제2 섹션(102S)을 분리하는 역할을 할 수 있다. 또한, 상기 반도체 기판(10)의 비활성면이 제1 섹션(101S)과 마주하는 쪽의 표면에서는 박막(15)의 형성이 수행되고, 상기 반도체 기판(10)의 활성면이 제2 섹션(102S)과 마주하는 쪽의 표면에서는 소자 형성용 물질막(13) 상에 박막(15)이 형성되지 않도록 보호될 수 있다.A susceptor 120 capable of supporting and fixing the semiconductor substrate 10 may be positioned between the first section 101S and the second section 102S. That is, the semiconductor substrate 10 fixed on the susceptor 120 may serve to separate the first section 101S and the second section 102S. In addition, the thin film 15 is formed on the surface of the semiconductor substrate 10 where the inactive side faces the first section 101S, and the active side of the semiconductor substrate 10 faces the second section 102S. ) can be protected from forming the thin film 15 on the material film 13 for device formation on the surface facing the device.

상기 제1 섹션(101S)에 플라즈마를 생성하는 과정은 상기 제1 섹션(101S)에 연결된 플라즈마 생성기(101P)에 의하여 수행될 수 있다. 일부 실시예들에서, 제2 섹션(102S)에서의 퍼지 가스의 공급 개시 시점이 제1 섹션(101S)에서의 플라즈마 생성의 개시 시점보다 앞서도록 수행될 수 있다. 다른 실시예들에서, 제2 섹션(102S)에서의 퍼지 가스의 공급 개시 시점이 제1 섹션(101S)에서의 플라즈마 생성의 개시 시점과 동시에 수행될 수 있다.The process of generating plasma in the first section 101S may be performed by a plasma generator 101P connected to the first section 101S. In some embodiments, the start time of supply of purge gas in the second section 102S may be performed so that the start time of plasma generation in the first section 101S. In other embodiments, the start of supply of purge gas in the second section 102S may be performed simultaneously with the start of plasma generation in the first section 101S.

또한, 상기 제1 섹션(101S)에 연결된 컨트롤러(101C)에 의하여 박막(15)의 두께가 측정될 수 있고, 반도체 기판(10)의 와피지 정도가 측정될 수 있다. 즉, 상기 컨트롤러(101C)에 의하여 반도체 기판(10) 비활성면의 박막(15) 형성 공정을 제어할 수 있다.Additionally, the thickness of the thin film 15 can be measured and the degree of warpage of the semiconductor substrate 10 can be measured by the controller 101C connected to the first section 101S. That is, the process of forming the thin film 15 on the inactive side of the semiconductor substrate 10 can be controlled by the controller 101C.

도 7a 내지 도 7c는 반도체 기판의 다양한 형태를 나타내는 단면도들이다.7A to 7C are cross-sectional views showing various shapes of a semiconductor substrate.

도 7a 내지 도 7c를 같이 참조하면, 도 7a 및 도 7b는 박막(15)이 형성되기 전 반도체 기판(10)의 와피지를 각각 나타내고, 도 7c는 박막(15)이 형성되어 반도체 기판(10)의 와피지가 완화된 모습을 나타낸다.Referring to FIGS. 7A to 7C together, FIGS. 7A and 7B respectively show the warpage of the semiconductor substrate 10 before the thin film 15 is formed, and FIG. 7C shows the semiconductor substrate 10 after the thin film 15 is formed. It appears that the warp skin has been alleviated.

반도체 기판(10)은 웨이퍼(11)의 활성면에 복수의 물질막으로 구성된 소자 형성용 물질막(13)이 형성된다. 따라서, 상기 웨이퍼(11)의 활성면은 상기 소자 형성용 물질막(13)으로 실질적으로 완전히 덮이게 된다.In the semiconductor substrate 10, a material film 13 for device formation consisting of a plurality of material films is formed on the active surface of the wafer 11. Accordingly, the active surface of the wafer 11 is substantially completely covered with the device forming material film 13.

이과 같은 구조를 가지는 반도체 기판(10)의 경우, 웨이퍼(11)와 소자 형성용 물질막(13)을 구성하는 물질이 서로 달라, 각각의 물질은 서로 다른 응력계수를 가질 수 있다. 따라서, 상기 반도체 기판(10)을 제조하는 공정 과정 중에 온도, 압력 등의 환경 변화가 일어나게 되면 반도체 기판(10)의 와피지를 초래할 수 있다. 예를 들어, 상기 웨이퍼(11)의 경우 상온 및 고온 환경에서, 상기 소자 형성용 물질막(13)이 수축하거나 팽창하여 반도체 기판(10)에 휘어짐과 같은 변형을 초래할 수 있다. 이러한 반도체 기판(10)의 변형을 와피지라고 한다.In the case of the semiconductor substrate 10 having this structure, the materials constituting the wafer 11 and the material film 13 for device formation are different from each other, and each material may have a different stress coefficient. Therefore, if environmental changes such as temperature and pressure occur during the manufacturing process of the semiconductor substrate 10, warping of the semiconductor substrate 10 may occur. For example, in the case of the wafer 11, in room temperature and high temperature environments, the device forming material film 13 may contract or expand, causing deformation such as bending in the semiconductor substrate 10. This deformation of the semiconductor substrate 10 is called warpage.

반도체 기판(10)을 구성하는 상기 웨이퍼(11) 및 상기 소자 형성용 물질막(13)의 응력계수가 서로 다른 경우, 상기 소자 형성용 물질막(13)에 압축 응력이 작용하는 상태에서 상기 웨이퍼(11)에 인장 응력이 작용하게 되면 반도체 기판(10)이 도 7a와 같이 중심부가 아래로 휘어진 모양으로 와피지가 발생하게 된다. 이와 반대로, 상기 소자 형성용 물질막(13)에 인장 응력이 작용하는 상태에서 상기 웨이퍼(11)에 압축 응력이 작용하게 되면 반도체 기판(10)이 도 7b와 같이 중심부가 위로 휘어진 모양으로 와피지가 발생하게 된다. 즉, 상기 반도체 기판(10)의 와피지로 인하여 상기 반도체 기판(10)이 편평하지 않고, 중심부와 주변부의 높이 차(10A, 10B)가 발생하게 된다.When the stress coefficients of the wafer 11 and the device forming material film 13 constituting the semiconductor substrate 10 are different from each other, the wafer 11 is compressed in a state in which compressive stress acts on the device forming material film 13. When tensile stress is applied to (11), the semiconductor substrate 10 is bent downward at the center as shown in FIG. 7A, and warping occurs. On the contrary, when compressive stress is applied to the wafer 11 while tensile stress is applied to the device forming material film 13, the semiconductor substrate 10 is warped in a shape in which the center is bent upward as shown in FIG. 7B. It happens. That is, due to warping of the semiconductor substrate 10, the semiconductor substrate 10 is not flat, and a height difference (10A, 10B) between the center and the periphery occurs.

반도체 기판(10)의 와피지로 인하여 반도체 기판(10)이 편평하지 않다면, 일반적인 반도체 제조 설비에 상기 휘어진 반도체 기판(10)을 척(chuck)에 안착할 경우, 상기 반도체 기판(10)이 척에 정확히 장착되지 않을 수 있다. 따라서, 상기 반도체 기판(10)이 원하는 위치에 고정되지 않아 반도체 제조 공정 중 작업 불량 및 공정 손실을 초래할 수 있다. 이러한 반도체 공정 중 작업 불량 및 공정 손실을 감소시키기 위하여, 본 발명의 기술적 사상에 따른 반도체 제조 장치(100)를 제안한다.If the semiconductor substrate 10 is not flat due to warping of the semiconductor substrate 10, when the curved semiconductor substrate 10 is placed on a chuck in a general semiconductor manufacturing facility, the semiconductor substrate 10 is not flat on the chuck. It may not be installed correctly. Therefore, the semiconductor substrate 10 may not be fixed in the desired position, which may result in work defects and process losses during the semiconductor manufacturing process. In order to reduce work defects and process losses during the semiconductor process, a semiconductor manufacturing apparatus 100 according to the technical idea of the present invention is proposed.

도 7c에 도시된, 박막(15)이 비활성면에 형성된 반도체 기판(10)은 와피지가 도 7a 및 도 7b에 설명된 반도체 기판(10)과 대비하여 완화되므로, 반도체 제조 설비에서 상기 반도체 기판(10)을 척에 안착할 시, 상기 반도체 기판(10)이 반도체 제조 설비의 척의 원하는 위치에 정확히 안착되어 작업 불량 및 공정 손실을 감소시킬 수 있다.The semiconductor substrate 10 shown in FIG. 7C on which the thin film 15 is formed on the inactive side has reduced warpage compared to the semiconductor substrate 10 illustrated in FIGS. 7A and 7B, so the semiconductor substrate ( When seating 10) on the chuck, the semiconductor substrate 10 is accurately seated in the desired position of the chuck of the semiconductor manufacturing facility, thereby reducing work defects and process losses.

앞서 설명한 바와 같이, 도 7c에 도시된 반도체 기판(10)의 비활성면의 가장자리가 서셉터(120, 도 2b 참조)에 의하여 덮일 수 있기 때문에, 상기 반도체 기판(10)의 직경과 상기 박막(15)의 직경이 반드시 일치하지 않을 수 있다.As previously described, since the edge of the inactive side of the semiconductor substrate 10 shown in FIG. 7C may be covered by the susceptor 120 (see FIG. 2B), the diameter of the semiconductor substrate 10 and the thin film 15 ) diameters may not necessarily match.

도시되지는 않았지만, 반도체 기판(10)의 비활성면에 형성되는 박막(15)에 포함되는 물질은 2종류 이상의 서로 다른 응력계수를 갖는 부분으로 이루어질 수 있다. 웨이퍼(11)의 응력계수, 소자 형성용 물질막(13)의 응력계수, 및 박막(15)의 응력계수를 같이 고려하여, 반도체 기판(10)에 가해지는 인장 응력 및 압축 응력을 효과적으로 제어하여 반도체 기판(10)의 와피지를 최소로 할 수 있다.Although not shown, the material included in the thin film 15 formed on the inactive surface of the semiconductor substrate 10 may be composed of two or more types of parts having different stress coefficients. By considering the stress coefficient of the wafer 11, the stress coefficient of the material film 13 for device formation, and the stress coefficient of the thin film 15, the tensile stress and compressive stress applied to the semiconductor substrate 10 are effectively controlled. The warpage of the semiconductor substrate 10 can be minimized.

도 8은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 제조 장치의 다른 서셉터를 나타내는 평면도이다.8 is a plan view showing another susceptor of a semiconductor manufacturing apparatus according to an embodiment of the technical idea of the present invention.

도 8을 참조하면, 반도체 기판이 각각의 서셉터(120)에 안착되기 전의 멀티 스테이션(120M)의 평면도이다.Referring to FIG. 8, it is a top view of the multi station 120M before the semiconductor substrate is seated on each susceptor 120.

멀티 스테이션(120M)은 복수의 서셉터(120), 예를 들어, 4개의 서셉터(120)를 포함할 수 있다. 도면에는 4개의 서셉터(120)가 하나로 연결된 멀티 스테이션(120M)을 도시하였으나, 서셉터(120)의 개수가 이에 제한되는 것은 아니다.The multi-station 120M may include a plurality of susceptors 120, for example, four susceptors 120. Although the drawing shows a multi-station (120M) in which four susceptors 120 are connected to one, the number of susceptors 120 is not limited thereto.

4개의 서셉터(120)는 각각 독립적으로 작동할 수 있고, 멀티 스테이션(120M)은 반도체 제조 장치(100, 도 1 참조)의 챔버 하우징(110, 도 1 참조)에 직접적으로 접촉하도록 위치할 수 있다. 서셉터 연결부(129)는 4개의 서셉터(120)를 하나로 연결하도록 4개의 서셉터(120) 둘레에 형성될 수 있다. 4개의 서셉터(120)는 각각 반도체 기판을 안착시켜 고정할 수 있다.Each of the four susceptors 120 can operate independently, and the multi-station 120M can be positioned to directly contact the chamber housing 110 (see FIG. 1) of the semiconductor manufacturing device 100 (see FIG. 1). there is. The susceptor connection portion 129 may be formed around the four susceptors 120 to connect the four susceptors 120 into one. The four susceptors 120 can each seat and secure a semiconductor substrate.

상기 멀티 스테이션(120M)을 이용하면, 한 번의 공정으로 여러 장의 반도체 기판을 처리할 수 있으므로, 생산성이 향상될 수 있다.Using the multi-station (120M), multiple semiconductor substrates can be processed in one process, thereby improving productivity.

도 9는 본 발명의 기술적 사상의 다른 실시예에 따른 반도체 제조 장치의 개략도이다.9 is a schematic diagram of a semiconductor manufacturing apparatus according to another embodiment of the technical idea of the present invention.

도 9를 참조하면, 반도체 제조 장치(200)의 챔버 하우징(110) 내에 반도체 기판(10)이 수용되고, 상기 반도체 기판(10)의 비활성면에 박막(15)이 형성될 수 있다.Referring to FIG. 9 , a semiconductor substrate 10 may be accommodated in the chamber housing 110 of the semiconductor manufacturing apparatus 200, and a thin film 15 may be formed on the inactive surface of the semiconductor substrate 10.

반도체 제조 장치(200)를 구성하는 각각의 구성 요소 및 상기 구성 요소를 이루는 내용은 앞서 도 1에서 설명한 바와 동일하거나 유사하므로, 여기서는 차이점을 중심으로 설명하도록 한다.Since each component constituting the semiconductor manufacturing apparatus 200 and the contents of the component are the same or similar to those previously described in FIG. 1, the description will focus on the differences here.

라이너(150)에 의하여 서셉터(120)가 지지될 수 있다. 상기 라이너(150)는 상기 서셉터(120)의 하부에 결합될 수 있으며, 상기 라이너(150)의 내부에 형성되는 박막 형성 분위기를 상기 라이너(150)의 외부에 형성되는 퍼지 분위기로부터 격리할 수 있다. 즉, 상기 라이너(150)는 제1 가스 공급원(130G)을 통해 공급된 공정 가스를 상기 반도체 기판(10)의 비활성면까지 가이드할 수 있다.The susceptor 120 may be supported by the liner 150. The liner 150 may be coupled to the lower portion of the susceptor 120, and may isolate the thin film formation atmosphere formed inside the liner 150 from the purge atmosphere formed outside the liner 150. there is. That is, the liner 150 can guide the process gas supplied through the first gas source 130G to the inactive surface of the semiconductor substrate 10.

상기 라이너(150)의 내부에는 상기 반도체 기판(10)의 비활성면에 박막(15)을 형성하기 위한 공정 가스를 공급하는 제1 공급부(130)가 위치할 수 있다. 상기 제1 공급부(130)를 통하여 박막(15)을 형성하기 위한 전구체 가스, 캐리어 가스, 반응 물질 가스 등이 동시에 또는 순차적으로 공급될 수 있다.A first supply unit 130 that supplies process gas for forming the thin film 15 on the inactive surface of the semiconductor substrate 10 may be located inside the liner 150. Precursor gas, carrier gas, reactant gas, etc. for forming the thin film 15 may be supplied simultaneously or sequentially through the first supply unit 130.

상기 박막(15) 형성을 통해 생성된 부산물 가스는 상기 챔버 하우징(110)의 바닥부(110B)에 형성된 제1 배기 포트(111)를 통해 상기 챔버 하우징(110)의 외부 영역으로 배출될 수 있다. 외부 영역으로 배출되는 이들 가스들은 파티클과 같은 고체상의 이물질을 포획하기 위한 필터(미도시)를 거칠 수 있다.The by-product gas generated through the formation of the thin film 15 may be discharged to the external area of the chamber housing 110 through the first exhaust port 111 formed in the bottom 110B of the chamber housing 110. . These gases discharged to the external area may pass through a filter (not shown) to capture solid foreign substances such as particles.

상기 라이너(150)의 내부에 서셉터(120)에 정전기력 발생을 위한 전원을 공급하는 도선을 구비할 수 있다. 정전기력 공급원(120V)에서 생성된 전원은 상기 도선과 전기적으로 연결된 상기 서셉터(120)의 도전부를 통하여 상기 서셉터(120)로 공급된다.A conductor that supplies power for generating electrostatic force to the susceptor 120 may be provided inside the liner 150. Power generated from an electrostatic force source (120V) is supplied to the susceptor 120 through a conductive part of the susceptor 120 that is electrically connected to the conductor.

도 10은 본 발명의 기술적 사상의 다른 실시예에 따른 반도체 제조 장치의 서셉터와 반도체 기판을 나타내는 사시도이다.Figure 10 is a perspective view showing a susceptor and a semiconductor substrate of a semiconductor manufacturing apparatus according to another embodiment of the technical idea of the present invention.

도 10을 참조하면, 서셉터(120)는 반도체 기판(10)의 비활성면을 노출하기 위한 센터홀(CH) 및 상기 센터홀(CH)을 정의하고 상기 반도체 기판(10)을 정전기력으로 고정하는 환형부를 포함할 수 있으며, 상기 환형부는 라이너(150)와 결합할 수 있다.Referring to FIG. 10, the susceptor 120 defines a center hole (CH) for exposing the inactive surface of the semiconductor substrate 10 and the center hole (CH) and fixes the semiconductor substrate 10 with electrostatic force. It may include an annular portion, and the annular portion may be combined with the liner 150.

상기 서셉터(120)를 구성하는 각각의 구성 요소 및 상기 구성 요소를 이루는 내용은 앞서 도 3에서 설명한 바와 동일하거나 유사하므로, 여기서는 차이점을 중심으로 설명하도록 한다.Since each component constituting the susceptor 120 and the contents of the component are the same or similar to those previously described in FIG. 3, the description will focus on the differences here.

서셉터(120)는 라이너(150)에 의하여 지지될 수 있다. 상기 라이너(150)는 속이 비어있는 원통 형상일 수 있다. 상기 라이너(150)는 상기 서셉터(120)의 하부에 결합될 수 있으며, 상기 라이너(150)의 내부에 형성되는 공간은 외부와 격리될 수 있다.The susceptor 120 may be supported by the liner 150. The liner 150 may have a hollow cylindrical shape. The liner 150 may be coupled to the lower portion of the susceptor 120, and the space formed inside the liner 150 may be isolated from the outside.

상기 라이너(150)는 알루미늄으로 구성될 수 있다. 상기 라이너(150)의 내부에 서셉터(120)에 정전기력 발생을 위한 전원을 공급하는 도선을 구비할 수 있다.The liner 150 may be made of aluminum. A conductive wire that supplies power for generating electrostatic force to the susceptor 120 may be provided inside the liner 150.

도 11은 본 발명의 기술적 사상의 다른 실시예에 따른 반도체 제조 장치의 리프터와 반도체 기판의 위치 관계를 나타내는 단면도이다.11 is a cross-sectional view showing the positional relationship between a lifter and a semiconductor substrate of a semiconductor manufacturing apparatus according to another embodiment of the technical idea of the present invention.

도 11을 참조하면, 챔버 하우징(110)의 내부에 반도체 기판(10)을 서셉터(120)와 라이너(150)로부터 상승 및 하강시킬 수 있는 리프터(130L)가 제공될 수 있다.Referring to FIG. 11 , a lifter 130L capable of raising and lowering the semiconductor substrate 10 from the susceptor 120 and the liner 150 may be provided inside the chamber housing 110.

상기 리프터(130L)를 구성하는 각각의 구성 요소 및 상기 구성 요소를 이루는 내용은 앞서 도 5에서 설명한 바와 동일하거나 유사하므로, 여기서는 차이점을 중심으로 설명하도록 한다.Since each component constituting the lifter 130L and the contents of the component are the same or similar to those previously described in FIG. 5, the description will focus on the differences here.

일부 실시예들에서, 상기 리프터(130L)가 상승하여 상기 반도체 기판(10)을 서셉터(120)와 라이너(150)로부터 상승시키고 상기 리프터(130L)가 소정 각도 회전한 후 상기 리프터(130L)가 하강하여 상기 반도체 기판(10)을 서셉터(120)로 위치시킬 수 있다. 또는, 상기 리프터(130L)가 상승하여 상기 반도체 기판(10)을 서셉터(120)와 라이너(150)로부터 상승시키고 상기 서셉터(120)가 소정 각도 회전한 후 상기 리프터(130L)가 하강하여 상기 반도체 기판(10)을 서셉터(120)로 위치시킬 수 있다.In some embodiments, the lifter 130L rises to lift the semiconductor substrate 10 from the susceptor 120 and the liner 150, and after the lifter 130L rotates at a predetermined angle, the lifter 130L can be lowered to position the semiconductor substrate 10 as the susceptor 120. Alternatively, the lifter 130L rises to lift the semiconductor substrate 10 from the susceptor 120 and the liner 150, and after the susceptor 120 rotates at a predetermined angle, the lifter 130L descends. The semiconductor substrate 10 can be positioned as the susceptor 120.

다른 실시예들에서, 상기 서셉터(120)와 라이너(150)가 하강하여 상기 반도체 기판(10)을 서셉터(120)로부터 상승시키고 상기 리프터(130L)가 소정 각도 회전한 후 상기 서셉터(120)와 라이너(150)가 상승하여 상기 반도체 기판(10)을 서셉터(120)로 위치시킬 수 있다. 또는, 상기 서셉터(120)와 라이너(150)가 하강하여 상기 반도체 기판(10)을 서셉터(120)로부터 상승시키고 상기 서셉터(120)와 라이너(150)가 소정 각도 회전한 후 상기 서셉터(120)와 라이너(150)가 상승하여 상기 반도체 기판(10)을 서셉터(120)로 위치시킬 수 있다.In other embodiments, the susceptor 120 and the liner 150 are lowered to raise the semiconductor substrate 10 from the susceptor 120, and the lifter 130L is rotated at a predetermined angle and then the susceptor ( 120 and the liner 150 may rise to position the semiconductor substrate 10 as the susceptor 120 . Alternatively, the susceptor 120 and the liner 150 descend to raise the semiconductor substrate 10 from the susceptor 120, and the susceptor 120 and the liner 150 rotate at a predetermined angle and then The susceptor 120 and the liner 150 may rise to position the semiconductor substrate 10 as the susceptor 120 .

또한, 상기 서셉터(120)의 외경(120R)은 상기 라이너(150)의 외경(150R)과 실질적으로 동일할 수 있다. 즉, 상기 서셉터(120)는 상기 라이너(150)에 지지되어 접촉한 상태에서 상하 운동을 할 수 있다. 일부 실시예들에서, 상기 서셉터(120)는 상기 라이너(150)와 분리될 수 있다. 즉, 상기 라이너(150)가 상하 운동하여 상기 서셉터(120)와 물리적으로 분리될 수 있다.Additionally, the outer diameter 120R of the susceptor 120 may be substantially the same as the outer diameter 150R of the liner 150. That is, the susceptor 120 can move up and down while being supported and in contact with the liner 150. In some embodiments, the susceptor 120 may be separated from the liner 150. That is, the liner 150 may move up and down to be physically separated from the susceptor 120.

상기 리프터(130L), 상기 서셉터(120), 및/또는 상기 라이너(150)의 상승 및 하강은, 반도체 기판(10)을 챔버 하우징(110)의 내부 영역으로 인입한 후 상기 서셉터(120)에 안착할 시에 수행되거나, 또는 반도체 기판(10)을 챔버 하우징(110)의 외부 영역으로 인출하기 전 상기 서셉터(120)에서 반도체 기판(10)을 분리할 시에 수행될 수 있다.The lifter 130L, the susceptor 120, and/or the liner 150 are raised and lowered after the semiconductor substrate 10 is introduced into the inner region of the chamber housing 110. ), or may be performed when separating the semiconductor substrate 10 from the susceptor 120 before drawing the semiconductor substrate 10 to the external area of the chamber housing 110.

도 12는 본 발명의 기술적 사상의 다른 실시예에 따른 반도체 제조 장치에서 플라즈마 생성/미생성 섹션을 나타내는 개략도이다.Figure 12 is a schematic diagram showing a plasma generation/non-generation section in a semiconductor manufacturing apparatus according to another embodiment of the technical idea of the present invention.

도 12를 참조하면, 상기 반도체 제조 장치(200)의 챔버 하우징(110)의 내부 영역은 두 부분으로 구분될 수 있다.Referring to FIG. 12, the inner area of the chamber housing 110 of the semiconductor manufacturing apparatus 200 may be divided into two parts.

상기 챔버 하우징(110)의 내부 영역을 구성하는 각각의 구성 요소 및 상기 구성 요소를 이루는 내용은 앞서 도 6에서 설명한 바와 동일하거나 유사하므로, 여기서는 차이점을 중심으로 설명하도록 한다.Since each component constituting the inner area of the chamber housing 110 and the contents of the component are the same or similar to those previously described in FIG. 6, the description will focus on the differences here.

플라즈마가 생성되는 제1 섹션(101S)은 서셉터(120), 라이너(150), 및 반도체 기판(10)의 비활성면에 의하여 정의되는 공간에 대응될 수 있다. 플라즈마가 미생성되는 제2 섹션(102S)은 제2 공급부(140), 서셉터(120), 및 반도체 기판(10)의 활성면에 의하여 정의되는 공간에 대응될 수 있다. 도면은 상기 제1 섹션(101S)과 상기 제2 섹션(102S)을 개념적으로 도시한 것에 불과하므로, 본 발명이 이러한 물리적인 형태에 한정되는 것은 아니다.The first section 101S where plasma is generated may correspond to a space defined by the susceptor 120, the liner 150, and the inactive surface of the semiconductor substrate 10. The second section 102S, where plasma is not generated, may correspond to a space defined by the second supply unit 140, the susceptor 120, and the active surface of the semiconductor substrate 10. Since the drawing merely conceptually illustrates the first section 101S and the second section 102S, the present invention is not limited to this physical form.

상기 라이너(150)의 존재로 인하여, 상기 제1 섹션(101S)의 가상의 가로 길이는 상기 제2 섹션(102S)의 가상의 가로 길이보다 작을 수 있다. 또한, 상기 라이너(150)의 존재로 인하여, 상기 제1 섹션(101S) 및 상기 제2 섹션(102S)은 공간적으로 더욱 완전하게 분리될 수 있다.Due to the presence of the liner 150, the virtual horizontal length of the first section 101S may be smaller than the virtual horizontal length of the second section 102S. Additionally, due to the presence of the liner 150, the first section 101S and the second section 102S can be more completely separated spatially.

도 13은 본 발명의 기술적 사상의 일 실시예에 따른 박막 형성 방법을 나타내는 순서도이다.Figure 13 is a flowchart showing a thin film forming method according to an embodiment of the technical idea of the present invention.

도 13을 참조하면, 반도체 소자가 형성되는 활성면(전면) 및 상기 활성면과 대향하는 비활성면(후면)을 가지는 반도체 기판을 챔버 하우징 내부로 인입하는 단계(S100), 반도체 기판을 서셉터에 안착시키는 단계(S200), 서셉터에 바이폴라 정전기력을 인가하여 반도체 기판을 서셉터에 고정하는 단계(S300), 챔버 하우징 내부에서 반도체 기판의 비활성면 상에 플라즈마를 형성하는 단계(S400), 반도체 기판의 비활성면에 박막을 형성하는 단계(S500), 챔버 하우징 내부에서 플라즈마를 제거하는 단계(S600), 및 서셉터에 바이폴라 정전기력을 제거하는 단계(S700)를 포함한다.Referring to FIG. 13, a semiconductor substrate having an active surface (front) on which a semiconductor device is formed and an inactive surface (rear) opposing the active surface is introduced into the chamber housing (S100), and the semiconductor substrate is placed in the susceptor. Seating (S200), fixing the semiconductor substrate to the susceptor by applying a bipolar electrostatic force (S300), forming plasma on the inactive side of the semiconductor substrate inside the chamber housing (S400), semiconductor substrate It includes forming a thin film on the inactive side of (S500), removing plasma from inside the chamber housing (S600), and removing bipolar electrostatic force on the susceptor (S700).

상기 단계들은 반도체 기판을 반도체 제조 장치에 고정하기 위한 과정, 반도체 기판의 비활성면에 박막을 형성하기 위한 과정, 및 반도체 기판을 반도체 제조 장치에서 인출하기 위한 예비 과정으로 구성된다.The steps include a process for fixing the semiconductor substrate to the semiconductor manufacturing equipment, a process for forming a thin film on the inactive side of the semiconductor substrate, and a preliminary process for removing the semiconductor substrate from the semiconductor manufacturing equipment.

먼저, 반도체 기판을 반도체 제조 장치에 고정하기 위한 과정은 다음과 같다. S100 단계에서, 챔버 하우징 내에 활성면 및 비활성면을 가지는 반도체 기판을 제공한다. 상기 반도체 기판은 도 1을 참조하여 설명한 반도체 기판(10)에 대응될 수 있다. S200 단계에서, 상기 챔버 하우징 내에서 반도체 기판을 서셉터에 안착시킨다. 상기 서셉터는 도 1을 참조하여 설명한 서셉터(120)에 대응될 수 있다. S300 단계에서, 상기 서셉터에 바이폴라 정전기력을 인가하여 반도체 기판을 서셉터에 고정한다. 앞서 설명한 바와 같이 상기 반도체 기판의 와피지로 인하여 상기 서셉터에 안착된 후 물리적인 고정력이 필요할 수 있고, 상기 바이폴라 정전기력이 그 역할을 수행할 수 있다.First, the process for fixing the semiconductor substrate to the semiconductor manufacturing equipment is as follows. In step S100, a semiconductor substrate having an active surface and an inactive surface is provided in a chamber housing. The semiconductor substrate may correspond to the semiconductor substrate 10 described with reference to FIG. 1 . In step S200, the semiconductor substrate is seated on the susceptor within the chamber housing. The susceptor may correspond to the susceptor 120 described with reference to FIG. 1. In step S300, a bipolar electrostatic force is applied to the susceptor to fix the semiconductor substrate to the susceptor. As described above, due to warpage of the semiconductor substrate, a physical fixing force may be required after being seated on the susceptor, and the bipolar electrostatic force may play that role.

이어서, 상기 반도체 기판의 비활성면에 박막을 형성하기 위한 과정은 다음과 같다. S400 단계에서, 챔버 하우징 내부에서 반도체 기판의 비활성면에 플라즈마를 형성한다. PECVD 방법의 경우 화학 작용을 일으키는 매개체로 플라즈마를 이용하는 것을 특징으로 한다. 따라서, 플라즈마를 생성하되 상기 플라즈마는 도 6을 참조하여 설명한 플라즈마 생성 섹션에만 형성되도록 제어한다. S500 단계에서, 공정 가스와 플라즈마의 반응으로, 반도체 기판의 비활성면에 박막을 형성한다. 상기 박막은 반도체 기판의 와피지를 완화할 수 있도록 반도체 기판에 형성된 소자 형성용 물질막과의 응력계수를 고려하여 선택될 수 있다.Next, the process for forming a thin film on the inactive side of the semiconductor substrate is as follows. In step S400, plasma is formed on the inactive side of the semiconductor substrate inside the chamber housing. The PECVD method is characterized by using plasma as a medium that causes chemical action. Therefore, plasma is generated, but the plasma is controlled to be formed only in the plasma generation section described with reference to FIG. 6. In step S500, a thin film is formed on the inactive side of the semiconductor substrate through the reaction of the process gas and plasma. The thin film may be selected in consideration of its stress coefficient with the material film for forming devices formed on the semiconductor substrate to alleviate warpage of the semiconductor substrate.

이어서, 반도체 기판을 반도체 제조 장치에서 인출하기 위한 예비 과정은 다음과 같다. S600 단계에서, 챔버 하우징 내부에서 플라즈마를 제거한다. 공정의 마무리를 위하여 발생된 플라즈마를 제거하여 더 이상의 박막 형성을 억제한다. S700 단계에서, 서셉터에 바이폴라 정전기력을 제거한다. 반도체 기판을 챔버 하우징의 외부 영역으로 인출하기 위하여 서셉터에 바이폴라 정전기력을 제거함으로써, 고정되어 있던 반도체 기판의 상하 이동을 가능케 한다.Next, the preliminary process for pulling out the semiconductor substrate from the semiconductor manufacturing equipment is as follows. In step S600, plasma is removed from inside the chamber housing. To complete the process, the generated plasma is removed to suppress further thin film formation. In step S700, the bipolar electrostatic force on the susceptor is removed. By removing the bipolar electrostatic force on the susceptor in order to withdraw the semiconductor substrate to the external area of the chamber housing, it is possible to move the fixed semiconductor substrate up and down.

후속 과정으로, 리프터를 이용한 반도체 기판의 이동 단계 등을 더 포함하여 박막 형성 공정이 완료된 반도체 기판을 반도체 제조 장치의 외부로 완전히 인출할 수 있다.As a follow-up process, the semiconductor substrate on which the thin film formation process has been completed can be completely pulled out of the semiconductor manufacturing apparatus, including a step of moving the semiconductor substrate using a lifter.

도면에 도시한 각 단계들은 수행 순서가 엄격하게 준수될 필요는 없다. 예를 들어, 각 단계들의 시점 및 종점은 시간적으로 오버랩되면서 수행될 수도 있다.The order of performance of each step shown in the drawing does not need to be strictly followed. For example, the start and end points of each step may be performed with temporal overlap.

도 14는 본 발명의 기술적 사상의 추가적인 실시예에 따른 박막 형성 방법을 나타내는 순서도이다.Figure 14 is a flowchart showing a thin film forming method according to an additional embodiment of the technical idea of the present invention.

도 14를 참조하면, 박막의 형성 두께를 측정하는 단계(S510) 및 반도체 기판이 실질적으로 편평해졌는지를 측정하는 단계(S520)를 더 포함한다.Referring to FIG. 14, the method further includes measuring the thickness of the thin film (S510) and measuring whether the semiconductor substrate is substantially flat (S520).

박막을 형성하는 단계(S500)는, 박막의 형성 두께를 측정하고 제어할 수 있는 컨트롤러를 통하여 상기 반도체 기판이 실질적으로 편평해지는 시기까지 수행될 수 있다.The step of forming a thin film (S500) may be performed until the semiconductor substrate is substantially flat through a controller capable of measuring and controlling the formation thickness of the thin film.

먼저, S510 단계에서, 박막의 형성 두께를 측정한다. 각각의 반도체 기판은 서로 다른 웨이퍼 및 서로 다른 소자 형성용 물질막을 포함할 수 있으므로, 제조 공정 단계에 따른 반도체 기판의 와피지의 정도에 맞추어 박막을 형성하기 위하여 형성된 박막의 두께를 측정한다.First, in step S510, the thickness of the thin film is measured. Since each semiconductor substrate may include different wafers and different material films for forming elements, the thickness of the formed thin film is measured in accordance with the degree of warpage of the semiconductor substrate according to the manufacturing process step.

이어서, S520 단계에서, 상기 박막의 형성 두께에 따라 상기 반도체 기판이 실질적으로 편평해졌는가를 판단한다. 즉, 본 발명은 궁극적으로 반도체 기판의 와피지를 완화하는 것이므로, 이의 달성 여부를 측정한다. 상기 측정된 데이터를 바탕으로 박막의 형성 두께를 데이터베이스에 저장하여 다른 반도체 기판에 손쉽게 적용할 수 있다.Next, in step S520, it is determined whether the semiconductor substrate is substantially flat according to the formation thickness of the thin film. In other words, since the present invention ultimately aims to alleviate warpage of semiconductor substrates, whether this has been achieved is measured. Based on the measured data, the thickness of the thin film can be stored in a database and easily applied to other semiconductor substrates.

이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Above, embodiments of the present invention have been described with reference to the attached drawings, but those skilled in the art will understand that the present invention can be implemented in other specific forms without changing its technical idea or essential features. You will understand that it exists. Therefore, the embodiments described above should be understood as illustrative in all respects and not restrictive.

10: 반도체 기판
13: 소자 형성용 물질막
15: 박막
100, 200: 반도체 제조 장치
110: 챔버 하우징
120: 서셉터
130: 제1 공급부
140: 제2 공급부
150: 라이너10: Semiconductor substrate
13: Material film for device formation
15: thin film
100, 200: Semiconductor manufacturing device
110: Chamber housing
120: Susceptor
130: First supply department
140: second supply unit
150: Liner

Claims (10)

반도체 소자가 형성되는 활성면 및 상기 활성면과 대향하는 비활성면을 가지는 반도체 기판을 수용하는 챔버 하우징;
상기 반도체 기판의 비활성면에 박막을 형성하기 위하여 상기 챔버 하우징 내부로 공정 가스를 공급하는 제1 공급부;
상기 반도체 기판의 활성면에 박막의 형성을 방지하기 위하여 상기 챔버 하우징 내부로 퍼지 가스를 공급하는 제2 공급부; 및
상기 반도체 기판을 지지하고 상기 반도체 기판의 비활성면을 상기 공정 가스에 노출시키는 서셉터;를 포함하되,
상기 서셉터는 상기 반도체 기판의 비활성면을 노출하기 위한 센터홀 및 상기 센터홀을 정의하고 상기 반도체 기판을 정전기력으로 고정하는 환형부를 포함하고,
상기 서셉터의 외경은 상기 챔버 하우징의 내경과 실질적으로 동일하고, 상기 서셉터는 상기 챔버 하우징의 내부를 플라즈마가 생성되는 제1 섹션 및 플라즈마가 생성되지 않는 제2 섹션으로 나누되, 상기 서셉터의 상부 및 하부에는 상기 제1 및 제2 섹션을 나누기 위한 다른 구성 요소가 위치하지 않고,
상기 제1 섹션에 제1 배기 포트 및 상기 제2 섹션에 제2 배기 포트가 위치하고,
상기 퍼지 가스는 상기 제2 섹션의 상기 제2 배기 포트를 통해 상기 챔버 하우징의 외부로 배출되는 반도체 제조 장치.a chamber housing for accommodating a semiconductor substrate having an active surface on which a semiconductor device is formed and an inactive surface opposing the active surface;
a first supply unit that supplies process gas into the chamber housing to form a thin film on the inactive side of the semiconductor substrate;
a second supply unit supplying a purge gas into the chamber housing to prevent the formation of a thin film on the active surface of the semiconductor substrate; and
A susceptor that supports the semiconductor substrate and exposes the inactive side of the semiconductor substrate to the process gas,
The susceptor includes a center hole for exposing an inactive surface of the semiconductor substrate and an annular portion defining the center hole and fixing the semiconductor substrate with electrostatic force,
The outer diameter of the susceptor is substantially the same as the inner diameter of the chamber housing, and the susceptor divides the interior of the chamber housing into a first section in which plasma is generated and a second section in which plasma is not generated, and the susceptor No other components for dividing the first and second sections are located at the upper and lower portions of
A first exhaust port is located in the first section and a second exhaust port is located in the second section,
The purge gas is discharged to the outside of the chamber housing through the second exhaust port of the second section. 제1항에 있어서,
상기 환형부는 상기 반도체 기판이 안착하는 안착부 및 상기 안착부를 외곽에서 둘러싸고 상기 안착부의 상면보다 높은 상면을 가지는 외곽부를 포함하고,
상기 안착부는 상면에 요철 형태의 돌출부가 형성되고, 내부에 상기 정전기력을 발생하는 구조를 포함하는 것을 특징으로 하는 반도체 제조 장치.According to paragraph 1,
The annular portion includes a seating portion on which the semiconductor substrate is seated, and an outer portion surrounding the seating portion and having an upper surface higher than the upper surface of the seating portion,
A semiconductor manufacturing device, wherein the seating portion has a concavo-convex protrusion formed on its upper surface and includes a structure inside that generates the electrostatic force. 제2항에 있어서,
상기 돌출부에 바이폴라(bipolar) 정전기력이 발생하고,
상기 돌출부는 상기 반도체 기판의 비활성면과 접촉하는 것을 특징으로 하는 반도체 제조 장치.According to paragraph 2,
A bipolar electrostatic force is generated on the protrusion,
A semiconductor manufacturing apparatus, wherein the protrusion contacts an inactive surface of the semiconductor substrate. 삭제delete 삭제delete 제1항에 있어서,
상기 정전기력을 발생시키는 전원은 상기 챔버 하우징을 통하여 상기 서셉터에 전달되는 것을 특징으로 하는 반도체 제조 장치.According to paragraph 1,
A semiconductor manufacturing device, characterized in that the power generating the electrostatic force is transmitted to the susceptor through the chamber housing. 제1항에 있어서,
상기 제1 공급부는 상기 공정 가스를 배출하는 샤워 헤드 및 상기 반도체 기판을 상하 이동시키는 리프터를 포함하는 것을 특징으로 하는 반도체 제조 장치.According to paragraph 1,
The first supply unit is a semiconductor manufacturing apparatus comprising a shower head that discharges the process gas and a lifter that moves the semiconductor substrate up and down. 삭제delete 삭제delete 삭제delete
KR1020180037669A 2018-03-30 2018-03-30 Apparatus and method for forming thin film on the inactive surface of semiconductor substrate KR102658921B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180037669A KR102658921B1 (en) 2018-03-30 2018-03-30 Apparatus and method for forming thin film on the inactive surface of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180037669A KR102658921B1 (en) 2018-03-30 2018-03-30 Apparatus and method for forming thin film on the inactive surface of semiconductor substrate

Publications (2)

Publication Number Publication Date
KR20190114648A KR20190114648A (en) 2019-10-10
KR102658921B1 true KR102658921B1 (en) 2024-04-18

Family

ID=68206679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180037669A KR102658921B1 (en) 2018-03-30 2018-03-30 Apparatus and method for forming thin film on the inactive surface of semiconductor substrate

Country Status (1)

Country Link
KR (1) KR102658921B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101082602B1 (en) * 2009-02-06 2011-11-10 이지스코 주식회사 Electrostatic chuck improved in electrode structure and fabrication method thereof
US9881788B2 (en) * 2014-05-22 2018-01-30 Lam Research Corporation Back side deposition apparatus and applications
KR20180017676A (en) * 2016-08-10 2018-02-21 주식회사 테스 Thin film deposition apparatus

Also Published As

Publication number Publication date
KR20190114648A (en) 2019-10-10

Similar Documents

Publication Publication Date Title
JP5705990B2 (en) Method for manufacturing a memory element having a three-dimensional structure
JP5252417B2 (en) Process sequence of deep trench doped silicon filling
US11894257B2 (en) Single wafer processing environments with spatial separation
JP5836431B2 (en) Apparatus for manufacturing a three-dimensional memory device
US11131022B2 (en) Atomic layer self aligned substrate processing and integrated toolset
KR100854500B1 (en) Chuck assembly and high density plasma equipment having the same
KR20020008780A (en) Method and apparatus for dechucking a substrate
US11476151B2 (en) Vacuum chuck, substrate processing apparatus including the same and related method of manufacture
KR20200108511A (en) Air gap formation processes
CN110273140B (en) Gas shower head, film forming apparatus, and method for forming semiconductor structure
US20220152668A1 (en) In-Situ DC Plasma For Cleaning Pedestal Heater
US11830706B2 (en) Heated pedestal design for improved heat transfer and temperature uniformity
JP7121447B2 (en) Multi-station chamber lid with precise temperature and flow control
US10006121B2 (en) Method and apparatus for manufacturing three-dimensional-structure memory device
KR102658921B1 (en) Apparatus and method for forming thin film on the inactive surface of semiconductor substrate
KR102465538B1 (en) Substrate supporting unit and deposition apparatus including the same
KR20220127754A (en) Substrate processing apparatus
KR101728072B1 (en) Substrate processing apparatus and method of forming a thin film
JP2003158081A (en) Substrate processor
TW202010038A (en) Wafer boat, furnace apparatus using the same, and method for forming film
KR20070051014A (en) Chemical vapor deposition apparatus for manufacturing semiconductor
JP2023536154A (en) Thin shadow ring for low-tilt trench etching
TW202409326A (en) Carrier ring with tabs
WO2024030382A1 (en) Reducing thermal bow shift
KR101281085B1 (en) Apparatus for manufacturing memory device having 3 dimensional structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant