KR102655129B1 - 비디오 인코더, 비디오 디코더 및 그에 대응하는 방법 - Google Patents
비디오 인코더, 비디오 디코더 및 그에 대응하는 방법 Download PDFInfo
- Publication number
- KR102655129B1 KR102655129B1 KR1020237036482A KR20237036482A KR102655129B1 KR 102655129 B1 KR102655129 B1 KR 102655129B1 KR 1020237036482 A KR1020237036482 A KR 1020237036482A KR 20237036482 A KR20237036482 A KR 20237036482A KR 102655129 B1 KR102655129 B1 KR 102655129B1
- Authority
- KR
- South Korea
- Prior art keywords
- block
- video
- size
- picture
- node size
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 175
- 238000012545 processing Methods 0.000 claims description 107
- 238000003860 storage Methods 0.000 claims description 43
- 238000004590 computer program Methods 0.000 claims description 7
- 238000000638 solvent extraction Methods 0.000 description 186
- 238000005192 partition Methods 0.000 description 170
- 238000013139 quantization Methods 0.000 description 82
- OSWPMRLSEDHDFF-UHFFFAOYSA-N methyl salicylate Chemical compound COC(=O)C1=CC=CC=C1O OSWPMRLSEDHDFF-UHFFFAOYSA-N 0.000 description 45
- 241000023320 Luma <angiosperm> Species 0.000 description 44
- 238000004891 communication Methods 0.000 description 41
- 230000008569 process Effects 0.000 description 31
- 230000006870 function Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 23
- 239000013598 vector Substances 0.000 description 21
- 230000009466 transformation Effects 0.000 description 19
- 208000037170 Delayed Emergence from Anesthesia Diseases 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 15
- 238000001914 filtration Methods 0.000 description 12
- 230000011664 signaling Effects 0.000 description 12
- 230000003044 adaptive effect Effects 0.000 description 11
- 239000011449 brick Substances 0.000 description 11
- 230000006835 compression Effects 0.000 description 11
- 238000007906 compression Methods 0.000 description 11
- 238000007781 pre-processing Methods 0.000 description 9
- 238000003491 array Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000013500 data storage Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 230000005055 memory storage Effects 0.000 description 7
- 238000005457 optimization Methods 0.000 description 7
- 230000002123 temporal effect Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 6
- 238000013459 approach Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 5
- 230000011218 segmentation Effects 0.000 description 5
- PXFBZOLANLWPMH-UHFFFAOYSA-N 16-Epiaffinine Natural products C1C(C2=CC=CC=C2N2)=C2C(=O)CC2C(=CC)CN(C)C1C2CO PXFBZOLANLWPMH-UHFFFAOYSA-N 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000012805 post-processing Methods 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 101150114515 CTBS gene Proteins 0.000 description 2
- 101150039623 Clip1 gene Proteins 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000006837 decompression Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000009795 derivation Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 206010044625 Trichorrhexis Diseases 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007620 mathematical function Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000007727 signaling mechanism Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/119—Adaptive subdivision aspects, e.g. subdivision of a picture into rectangular or non-rectangular coding blocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/146—Data rate or code amount at the encoder output
- H04N19/147—Data rate or code amount at the encoder output according to rate distortion criteria
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/167—Position within a video image, e.g. region of interest [ROI]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
- H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/96—Tree coding, e.g. quad-tree coding
Abstract
본 발명은 이미지 또는 비디오 신호의 인코딩 및 디코딩을 위해 적용되는 방법 및 장치에 관한 것이다. 방법 및 장치는 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기(minimum allowed quadtree leaf node size)보다 큰지를 결정하는 것을 포함한다. 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 크지 않으면 현재 블록에 멀티-타입 트리 스플리팅(multi-type tree splitting)을 적용한다. 최소 허용 쿼드트리 리프 노드 크기는 최대 허용 이진 트리 루트 노드 크기(maximum allowed binary tree root node size)보다 크지 않거나 상기 최소 허용 쿼드트리 리프 노드 크기는 최대 허용 삼진 트리 루트 노드 크기(maximum allowed ternary tree root node size)보다 크지 않는다.
Description
본 출원의 실시예는 일반적으로 비디오 코딩 분야에 관한 것이며, 특히 코딩 유닛 스플리팅 및 파티셔닝에 관한 것이다.
비디오 코딩(비디오 인코딩 및 디코딩)은 브로드캐스트 디지털 TV, 인터넷 및 모바일 네트워크를 통한 비디오 전송, 화상 채팅, 화상 회의, DVD 및 블루-레이(Blu-ray), 비디오 콘텐츠 수집 및 편집 시스템, 보안 애플리케이션의 캠코더와 같은 실시간 대화 애플리케이션 프로그램과 같은 광범위한 디지털 비디오 애플리케이션에 사용된다.
1990년 H.261 표준에서 블록 기반 하이브리드 비디오 코딩 방식이 개발된 이후 새로운 비디오 코딩 기술과 도구가 개발되어 새로운 비디오 코딩 표준의 기반이 되었다. 추가 비디오 코딩 표준에는 MPEG-1 비디오, MPEG-2 비디오, ITU-T H.262/MPEG-2, ITU-T H.263, ITU-T H.264/MPEG-4, Part 10, 고급 비디오 코딩(Advanced Video Coding, AVC), ITU-T H.265/고효율 비디오 코딩(High Efficiency Video Coding, HEVC), ITU-T H.266/Versatile 비디오 코딩(Versatile Video Coding, VVC) 및 확장, 예를 들어, 이러한 표준의 스케일 및/또는 3차원(3D) 확장이 포함된다. 비디오 생성 및 사용이 점점 더 보편화됨에 따라 비디오 트래픽은 통신 네트워크 및 데이터 저장에 가장 큰 부하이므로 대부분의 비디오 코딩 표준의 목표 중 하나는 이전 제품에 비해 화질 저하 없이 비트레이트 감소를 달성하는 것이었다. 최신 고효율 비디오 코딩(High Efficiency video coding, HEVC)조차도 품질 저하 없이 AVC보다 약 2 배 많은 비디오를 압축할 수 있으며, HEVC와 비교하여 비디오를 추가로 압축하려는 새로운 기술이 필요하다.
비교적 짧은 비디오를 묘사하는 데 필요한 비디오 데이터의 양은 상당할 수 있으며, 이는 데이터가 스트리밍되거나 대역폭 용량이 제한된 통신 네트워크를 통해 통신할 때 어려움을 초래할 수 있다. 따라서 비디오 데이터는 일반적으로 현대 통신 네트워크를 통해 통신되기 전에 압축된다. 메모리 리소스가 제한될 수 있으므로 비디오가 저장 장치에 저장될 때 비디오의 크기가 문제가 될 수도 있다. 비디오 압축 장치는 종종 소스에서 소프트웨어 및/또는 하드웨어를 사용하여 전송 또는 저장 전에 비디오 데이터를 코딩하여 디지털 비디오 이미지를 표현하는 데 필요한 데이터양을 줄인다. 그런 다음 압축된 데이터는 비디오 데이터를 디코딩하는 비디오 압축 해제 장치에 의해 목적지에서 수신된다. 제한된 네트워크 리소스와 더 높은 화질에 대한 요구가 계속 증가함에 따라 이미지 품질을 거의 또는 전혀 희생하지 않고 압축 비율을 개선하는 향상된 압축 및 압축 해제 기술이 바람직하다.
본 출원(또는 본 개시)의 실시예는 독립 청구항에 따른 인코딩 및 디코딩을 위한 장치 및 방법을 제공한다.
전술한 목적 및 다른 목적은 독립 청구항의 주제에 의해 달성된다. 추가 구현 형태는 종속 청구항, 설명 및 도면으로부터 명백하다.
제1 관점에 따르면, 본 발명은 비디오 디코딩 방법에 관한 것이다. 이 방법은 디코딩 장치에 의해 수행된다. 이 방법은: 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 큰지를 결정하는 단계; 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 크지 않으면 현재 블록에 멀티-타입 트리 스플리팅을 적용하는 단계를 포함하며, 여기서, 최소 허용 쿼드트리 리프 노드 크기는 최대 허용 이진 트리 루트 노드 크기보다 크지 않거나, 최소 허용 쿼드트리 리프 노드 크기는 최대 허용 삼진 트리 루트 노드 크기보다 크지 않는다.
여기서 현재 블록은 이미지 또는 코딩 트리 단위(CTU)를 분할하여 얻을 수 있다.
여기서 상기 방법은 두 가지 경우를 포함할 수 있다: 1) treeType이 SINGLE_TREE 또는 DUAL_TREE_LUMA와 같고; 2) treeType은 DUAL_TREE_CHROMA와 같다. 사례 1)의 경우 현재 블록은 루마 블록이고 사례 2)의 경우 현재 블록은 크로마 블록이다.
여기서 최대 허용 이진 트리 루트 노드 크기는 이진 트리 스플리팅을 사용하여 분할될 수 있는 루마 코딩 루트 블록의 루마 샘플에서 최대 루마 크기일 수 있다.
여기서 최대 허용 삼진 트리 루트 노드 크기는 삼진 트리 스플리팅을 사용하여 분할될 수 있는 루마 코딩 루트 블록의 루마 샘플에서 최대 루마 크기일 수 있다.
여기서 최소 허용 쿼드트리 리프 노드 크기는 쿼드트리 스플리팅으로 인한 루마 리프 블록의 루마 샘플에서 최소 루마 크기일 수 있다.
이 접근 방식은 이미지/비디오 블록에 대한 스플리팅 파라미터의 효율적인 스플리팅 또는 시그널링을 용이하게 한다.
더욱이, 제1 관점에 따른 방법의 가능한 구현 형태에서, 방법은 픽처의 현재 블록이 경계 블록인지를 결정하는 단계를 더 포함한다. 여기서 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 크지 않으면 현재 블록에 멀티-타입 트리 스플리팅을 적용하는 단계는: 현재 블록이 경계 블록이고 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 크지 않으면 현재 블록에 이진 스플리팅을 적용하는 단계를 더 포함한다. 이 경우, 최소 허용 쿼드트리 리프 노드 크기는 최대 허용 이진 트리 루트 노드 크기보다 크지 않는다는 것에 유의한다. 따라서 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 크지 않으면 현재 블록의 크기는 최대 허용 이진 트리 루트 노드 크기보다 크지 않고, 위에서 언급한 멀티-타입 트리 스플리팅을 현재 블록에 적용하는 단계는 현재 블록이 경계 블록이고 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 크지 않으면 현재 블록에 이진 스플리팅을 적용하는 단계를 포함한다.
상기 방법은 현재 블록에 이진 스플리팅을 적용하여 직접 또는 간접적으로 획득한 블록의 재구성된 블록을 획득하는 단계를 더 포함할 수 있다.
이진 스플리팅의 이러한 제공은 예를 들어 경계에 의해 잘린 블록의 경우 이미지/비디오 프레임 경계의 블록에 특히 유리할 수 있다. 따라서, 일부 구현에서, 경계 블록에 대해 이 접근법을 적용하고 나머지 블록에 적용하지 않는 것이 유리할 수 있다. 그러나 본 개시는 이에 제한되지 않으며, 전술한 바와 같이 이진 스플리팅을 적용하는 이러한 접근 방식은 비-경계 블록에도 적용되고 효율적으로 시그널링된다.
제1 관점 또는 전술한 실시예에 따른 방법의 가능한 구현 형태에서, 최소 허용 쿼드트리 리프 노드 크기는 최대 허용 이진 트리 루트 노드 크기보다 크지 않고 최소 허용 쿼드트리 리프 노드 크기는 최대 허용 삼진 트리 루트 노드 크기보다 크지 않는다.
제1 관점 또는 전술한 실시예에 따른 방법의 가능한 구현 형태에서, 멀티-타입 트리 스플리팅을 현재 블록에 적용하는 단계는 현재 블록에 삼진 스플리팅을 적용하는 단계, 또는 현재 블록에 이진 스플리팅을 적용하는 단계를 포함할 수 있다. 그러나 본 발명은 이에 제한되지 않으며, 일반적으로 멀티-타입 트리 스플리팅은 추가 또는 다른 종류의 분할을 포함할 수 있다.
제1 관점 또는 전술한 실시예에 따른 방법의 가능한 구현 형태에서, 방법은 최소 허용 쿼드트리 리프 노드 크기에 기초하여 최대 허용 이진 트리 루트 노드 크기를 결정하는 단계를 더 포함할 수 있다. 이것은 파라미터의 효율적인 신호/저장을 촉진한다. 예를 들어, 최대 허용 이진 트리 루트 노드 크기는 최소 허용 쿼드트리 리프 노드 크기와 동일한 것으로 간주될 수 있다. 다른 예를 들어, 최대 허용 이진 트리 루트 노드 크기의 하한 값은 최소 허용 쿼드트리 리프 노드 크기와 동일한 것으로 간주될 수 있으며, 최소 허용 쿼드트리 리프 노드 크기는 최대 허용 이진 트리 루트 노드 크기의 유효성을 결정하는 데 사용될 수 있다. 그러나 본 개시는 이에 제한되지 않고 최대 허용 이진 트리 루트 노드 크기를 도출하는 다른 관계가 가정될 수 있다.
예시적인 실시예에 따르면, 제1 관점 또는 전술한 실시예에 추가로 또는 대안으로, 방법은 이미지를 블록으로 분할하는 단계를 더 포함할 수 있으며, 여기서 블록은 현재 블록을 포함한다. 현재 블록에 이진 스플리팅을 적용하는 단계는 최대 경계 멀티-타입 파티션 깊이를 가진 경계 블록에 이진 스플리팅을 적용하는 단계를 포함하며, 여기서 최대 경계 멀티-타입 파티션 깊이는 적어도 최대 멀티-타입 트리 깊이와 최대 멀티-타입 트리 깊이 오프셋의 합이며, 여기서 최대 멀티-타입 트리 깊이는 0보다 크다. 또한, 일부 구현에서, 이진 스플리팅을 경계 블록에 적용할 때 최대 멀티-타입 트리 깊이는 0보다 크다.
제1 관점 또는 전술한 실시예에 따른 방법의 가능한 구현 형태에서, 이미지를 블록(현재 블록을 포함하는 블록)으로 분할하는 단계를 더 포함할 수 있다. 현재 블록에 멀티-타입 트리 스플리팅을 적용하는 단계는 최종 최대 멀티-타입 트리 깊이를 갖는 블록의 현재 블록에 멀티-타입 트리 스플리팅을 적용하는 단계를 포함하며, 여기서 최종 최대 멀티-타입 트리 깊이는 적어도 최대 멀티-타입 트리 깊이와 최대 멀티-타입 트리 깊이 오프셋의 합이며, 여기서 최대 멀티-타입 트리 깊이는 최소 허용 쿼드트리 리프 노드의 Log2 값에서 최소 허용 변환 블록 크기의 Log2 값을 뺀 값보다 크거나 같거나, 또는 최대 멀티-타입 트리 깊이는 최소 허용 쿼드트리 리프 노드 크기의 Log2 값에서 최소 허용 코딩 블록 크기의 Log2 값을 뺀 값보다 크거나 같다. 이렇게 하면 더 큰 파티셔닝 깊이에서도 추가 분할이 가능하다.
현재 블록은 비-경계 블록일 수 있다. 최대 멀티-타입 트리 깊이 오프셋은 0일 수 있다. 현재 블록은 대안적으로 또는 추가적으로 경계 블록일 수 있고 멀티-타입 트리 스플리팅은 이진 스플리팅이다. 멀티-타입 트리 스플리팅은 삼진 스플리팅이거나 이를 포함할 수 있다.
제2 관점에 따르면, 본 발명은 인코딩 방법에 관한 것으로, 이 방법은 인코딩 장치에 의해 수행된다. 이 방법은 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 큰지를 결정하는 단계; 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 크지 않으면 현재 블록에 멀티-타입 트리 스플리팅을 적용하는 단계를 포함하며, 여기서 최소 허용 쿼드트리 리프 노드 크기는 최대 허용 이진 트리 루트 노드 크기보다 크지 않거나, 최소 허용 쿼드트리 리프 노드 크기는 최대 허용 삼진 트리 루트 노드 크기보다 크지 않는다.
인코딩 방법은 디코딩 방법과 관련하여 전술한 규칙 및 제약 중 임의의 것을 적용할 수 있다. 인코더 측과 디코더 측이 비트스트림을 공유해야 하기 때문에. 특히, 인코딩 측은 전술한 파티셔닝으로 인한 파티션을 코딩한 후 비트스트림을 생성하는 반면, 디코딩 측은 비트스트림을 파싱하고 그에 따라 디코딩된 파티션을 재구성한다. 이하에서 설명하는 인코딩 장치(인코더) 및 디코딩 장치(디코더)와 관련된 실시예에 대해서도 동일하게 적용된다.
제3 관점에 따르면, 본 발명은 디코딩 장치에 관한 것이며, 디코딩 장치는: 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 큰지를 결정하고; 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 크지 않으면 현재 블록에 멀티-타입 트리 스플리팅을 적용하도록 구성된 회로를 포함하며, 여기서, 최소 허용 쿼드트리 리프 노드 크기는 최대 허용 이진 트리 루트 노드 크기보다 크지 않거나, 최소 허용 쿼드트리 리프 노드 크기는 최대 허용 삼진 트리 루트 노드 크기보다 크지 않는다. 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 큰지를 결정하는 단계는 디코딩 측에서 비트스트림의 시그널링을 기반으로 수행될 수 있음에 유의한다.
또한 제4 관점에 따르면, 본 발명은 인코딩 장치에 관한 것이며, 상기 인코딩 장치는: 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 큰지를 결정하고; 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 크지 않으면 현재 블록에 멀티-타입 트리 스플리팅을 적용하도록 구성된 회로를 포함하며, 여기서, 최소 허용 쿼드트리 리프 노드 크기는 최대 허용 이진 트리 루트 노드 크기보다 크지 않거나, 최소 허용 쿼드트리 리프 노드 크기는 최대 허용 삼진 트리 루트 노드 크기보다 크지 않는다.
본 발명의 제1 관점에 따른 방법은 본 발명의 제3 측면에 따른 장치 또는 장치에 의해 수행될 수 있다. 본 발명의 제3 측면에 따른 방법의 추가 특징 및 구현 형태는 본 발명의 제1 관점에 따른 장치의 특징 및 구현 형태에 대응한다.
본 발명의 제2 관점에 따른 방법은 본 발명의 제4 관점에 따른 장치 또는 장치에 의해 수행될 수 있다. 본 발명의 제4 관점에 따른 방법의 추가 특징 및 구현 형태는 본 발명의 제2 관점에 따른 장치의 특징 및 구현 형태에 대응한다.
제5 관점에 따르면, 본 발명은 프로세서 및 메모리를 포함하는 비디오 스트림을 디코딩하기 위한 장치에 관한 것이다. 메모리는 프로세서가 제1 관점에 따른 방법을 수행하게 하는 명령을 저장하고 있다.
제6 관점에 따르면, 본 발명은 프로세서 및 메모리를 포함하는 비디오 스트림을 인코딩하기 위한 장치에 관한 것이다. 메모리는 프로세서가 제2 관점에 따른 방법을 수행하게 하는 명령을 저장하고 있다.
제7 관점에 따르면, 실행될 때 비디오 데이터를 코딩하도록 구성된 하나 이상의 프로세서를 야기하는 명령을 저장 한 컴퓨터 판독 가능형 저장 매체가 제안된다. 명령은 하나 이상의 프로세서가 제1 또는 제2 관점 또는 제1 또는 제2 관점의 임의의 가능한 실시예에 따른 방법을 수행하게 한다.
제8 관점에 따르면, 본 발명은 컴퓨터에서 실행될 때 제1 또는 제2 관점 또는 제1 또는 제2 관점의 임의의 가능한 실시예에 따른 방법을 수행하기 위한 프로그램 코드를 포함하는 컴퓨터 프로그램에 관한 것이다.
제9 관점에 따르면, 프로세싱 회로에 의해 실행되는 프로그래밍을 저장하는 비 일시적 컴퓨터 판독 가능형 저장 매체가 제공되며, 여기서 프로그래밍은 프로세싱 회로에 의해 실행될 때 전술한 방법 중 임의의 것을 수행하도록 프로세싱 회로를 구성한다.
명확성을 위해, 본 명세서에 개시된 실시예 중 임의의 하나는 본 개시의 범위 내에서 새로운 실시예를 생성하기 위해 임의의 하나 이상의 다른 실시예와 조합될 수 있다.
하나 이상의 실시예의 자세한 내용은 첨부된 도면 및 아래의 설명에서 설명된다. 다른 특징, 목적 및 이점은 설명, 도면 및 청구 범위로부터 명백해질 것이다.
다음의 실시예에서 본 발명의 실시예는 첨부된 도면 및 도면을 참조하여 더욱 상세하게 설명된다.
도 1a는 본 발명의 실시예들을 구현하도록 구성된 비디오 코딩 시스템의 예를 도시하는 블록도이다.
도 1b는 본 발명의 실시예들을 구현하도록 구성된 비디오 코딩 시스템의 다른 예를 도시하는 블록도이다.
도 2는 본 발명의 실시예를 구현하도록 구성된 비디오 인코더의 예를 도시하는 블록도이다.
도 3은 본 발명의 실시예를 구현하도록 구성된 비디오 디코더의 예시적인 구조를 도시하는 블록도이다.
도 4는 인코딩 장치 또는 디코딩 장치의 일 예를 나타내는 블록도이다.
도 5는 인코딩 장치 또는 디코딩 장치의 다른 예를 나타내는 블록도이다.
도 6은 쿼드-트리-이진-트리(QTBT) 구조를 사용하는 블록 파티션의 예의 예시적인 다이어그램이다.
도 7은 도 6의 QTBT 구조를 이용한 블록 파티션에 대응하는 트리 구조의 일 예를 나타낸 예시도이다.
도 8은 수평 삼진 트리 파티션 유형의 예의 예시적인 다이어그램이다.
도 9는 수직 삼진 트리 파티션 유형의 예의 예시적인 다이어그램이다.
도 10a 내지 도 10f는 VVC에서 다른 CU 파티션 모드를 도시한다.
도 11a는 HD(1920x1080) 하단 경계 CTU(128x128) 강제 QT 파티션을 도시한다.
도 11b는 본 개시의 일 실시예에 따른 HD(1920x1080) 하단 경계 CTU(128x128) 강제 BT 파티션을 도시한다.
도 12는 예시적인 경계 정의를 도시한다.
도 13a는 본 개시의 일 실시예에 따른 모서리 케이스 강제 QTBT 파티션의 예를 도시한다.
도 13b는 본 개시의 일 실시예에 따라 모서리에 위치한 블록에 대한 강제 QTBT 파티션의 예를 도시한다.
도 14는 경계 정의의 실시예를 도시한다.
도 15는 본 발명의 실시예를 구현하도록 구성된 비디오 인코더의 예를 도시하는 블록도이다.
도 16은 본 발명의 실시예를 구현하도록 구성된 비디오 디코더의 예시적인 구조를 도시하는 블록도이다.
도 17은 콘텐츠 전송 서비스를 실현하는 콘텐츠 공급 시스템(3100)의 예시적인 구조를 나타내는 블록도이다.
도 18은 단말 장치의 일례의 구조를 나타내는 블록도이다.
도 1a는 본 발명의 실시예들을 구현하도록 구성된 비디오 코딩 시스템의 예를 도시하는 블록도이다.
도 1b는 본 발명의 실시예들을 구현하도록 구성된 비디오 코딩 시스템의 다른 예를 도시하는 블록도이다.
도 2는 본 발명의 실시예를 구현하도록 구성된 비디오 인코더의 예를 도시하는 블록도이다.
도 3은 본 발명의 실시예를 구현하도록 구성된 비디오 디코더의 예시적인 구조를 도시하는 블록도이다.
도 4는 인코딩 장치 또는 디코딩 장치의 일 예를 나타내는 블록도이다.
도 5는 인코딩 장치 또는 디코딩 장치의 다른 예를 나타내는 블록도이다.
도 6은 쿼드-트리-이진-트리(QTBT) 구조를 사용하는 블록 파티션의 예의 예시적인 다이어그램이다.
도 7은 도 6의 QTBT 구조를 이용한 블록 파티션에 대응하는 트리 구조의 일 예를 나타낸 예시도이다.
도 8은 수평 삼진 트리 파티션 유형의 예의 예시적인 다이어그램이다.
도 9는 수직 삼진 트리 파티션 유형의 예의 예시적인 다이어그램이다.
도 10a 내지 도 10f는 VVC에서 다른 CU 파티션 모드를 도시한다.
도 11a는 HD(1920x1080) 하단 경계 CTU(128x128) 강제 QT 파티션을 도시한다.
도 11b는 본 개시의 일 실시예에 따른 HD(1920x1080) 하단 경계 CTU(128x128) 강제 BT 파티션을 도시한다.
도 12는 예시적인 경계 정의를 도시한다.
도 13a는 본 개시의 일 실시예에 따른 모서리 케이스 강제 QTBT 파티션의 예를 도시한다.
도 13b는 본 개시의 일 실시예에 따라 모서리에 위치한 블록에 대한 강제 QTBT 파티션의 예를 도시한다.
도 14는 경계 정의의 실시예를 도시한다.
도 15는 본 발명의 실시예를 구현하도록 구성된 비디오 인코더의 예를 도시하는 블록도이다.
도 16은 본 발명의 실시예를 구현하도록 구성된 비디오 디코더의 예시적인 구조를 도시하는 블록도이다.
도 17은 콘텐츠 전송 서비스를 실현하는 콘텐츠 공급 시스템(3100)의 예시적인 구조를 나타내는 블록도이다.
도 18은 단말 장치의 일례의 구조를 나타내는 블록도이다.
다음의 설명에서, 본 개시의 일부를 형성하고, 예시로서 본 발명의 실시예의 특정 관점 또는 본 발명의 실시예가 사용될 수 있는 특정 측면을 나타내는 첨부 도면을 참조한다. 본 발명의 실시예는 다른 측면에서 사용될 수 있고 도면에 도시되지 않은 구조적 또는 논리적 변화를 포함할 수 있음이 이해된다. 따라서, 다음의 상세한 설명은 제한적인 의미로 받아들여서는 안 되며, 본 발명의 범위는 첨부된 청구 범위에 의해 정의된다.
예를 들어, 설명된 방법과 관련된 개시는 또한 방법을 수행하도록 구성된 대응하는 장치 또는 시스템에 대해 참일 수 있고 그 반대의 경우도 마찬가지인 것으로 이해된다. 예를 들어, 하나 또는 복수의 특정 방법 단계가 설명된 경우, 해당 장치는 예를 들어 하나 또는 복수의 유닛을 포함할 수 있는데, 예를 들어 이러한 하나 이상의 유닛이 도면에 명시적으로 설명하거나 예시하지 않았다 하더라도, 설명된 하나 또는 복수의 방법 단계를 수행하기 위한 기능 유닛을 포함할 수 있다(예를 들어, 하나의 유닛이 하나 또는 복수의 단계를 수행하거나, 또는 복수의 유닛 각각이 복수의 단계 중 하나 이상을 수행한다). 반면에, 예를 들어, 특정 장치가 하나 또는 복수의 유닛, 예를 들어, 기능 유닛에 기초하여 서술되는 경우, 비록 하나 또는 복수의 단계가 도면에 명시적으로 설명되거나 도시되지 않더라도, 대응하는 방법은 하나 또는 복수의 유닛의 기능을 수행하는 하나의 단계를 포함한다(예를 들어, 하나의 단계는 하나 또는 복수의 유닛의 기능을 수행하거나, 또는 복수의 단계 각각은 복수의 유닛 중 하나 이상의 기능을 수행한다). 또한, 본 명세서에 설명된 다양한 예시적인 실시예들 및/또는 관점들의 특징들은 특별히 달리 언급되지 않는 한 서로 결합될 수 있다는 것이 이해된다.
비디오 코딩은 일반적으로 비디오 또는 비디오 시퀀스를 형성하는 일련의 픽처를 처리하는 것을 말한다. 용어 "픽처" 대신에 용어 "프레임" 또는 "이미지"가 비디오 코딩 분야에서 동의어로 사용될 수 있다. 본 출원(또는 본 개시)에서 사용되는 비디오 코딩은 비디오 인코딩 또는 비디오 디코딩을 나타낸다. 비디오 인코딩은 소스 측에서 수행하는데, 소스 측은 (더 효율적인 저장 및/또는 전송을 위해) 비디오 픽처를 표현하는 데 필요한 데이터의 양을 줄이기 위해 (예를 들어, 압축에 의해) 원본 비디오 픽처를 처리하는 것을 전형적으로 포함한다. 비디오 디코딩은 목적지 측에서 수행되며 일반적으로 비디오 픽처를 재구성하기 위해 인코더에 비해 역 처리를 포함한다. 비디오 영상 (또는 일반적으로 후술하는 바와 같이 픽처)의 "코딩"을 언급하는 실시예는 비디오 시퀀스에 대한 "인코딩" 또는 "디코딩"과 관련되는 것으로 이해되어야 한다. 인코딩 유닛분과 디코딩 부분의 조합을 코덱(Coding and Decoding, CODEC)이라고도 한다.
무손실 비디오 코딩의 경우, 원본 비디오 픽처를 재구성할 수 있으며, 즉 재구성된 비디오 영상은 원본 비디오 영상과 동일한 품질을 갖는다(저장 또는 전송 중에 전송 손실이나 기타 데이터 손실이 없다고 가정한다). 손실 비디오 코딩의 경우 추가 압축이 수행되는데, 예를 들어, 디코더에서 완전히 재구성될 수 없는 비디오 픽처를 나타내는 데이터의 양을 줄이기 위해 양자화에 의해 수행되며, 즉, 재구성된 비디오 영상의 품질은 원본 비디오 영상의 품질에 비해 낮거나 나쁘다.
H.261 이후의 여러 비디오 코딩 표준은 "손실 하이브리드 비디오 코덱" 그룹에 속한다(즉, 샘플 도메인에서의 공간 및 시간 예측과 변환 도메인에서의 양자화를 적용하기 위한 2D 변환 코딩을 결합한다). 비디오 시퀀스의 각 픽처는 일반적으로 겹치지 않는 블록의 세트로 분할되고 코딩은 일반적으로 블록 레벨에서 수행된다. 다시 말해, 인코더에서는 비디오는 일반적으로 블록(비디오 블록) 수준에서 처리되며, 예를 들어, 공간(인트라 픽처) 예측 및 시간(인터 픽처) 예측을 사용하여 예측 블록을 생성하고, 현재 블록(현재 처리된/처리될 블록)에서 예측 블록을 빼서 잔여 블록을 획득하고, 잔여 블록을 변환하고 전송될 데이터의 양을 줄이기 위해(압축) 변환 도메인의 잔여 블록을 양자화하며, 반면, 디코더에서는 인코더와 비교되는 역 처리는 표현을 위해 현재 블록을 재구성하기 위해 인코딩되거나 압축된 블록에 부분적으로 적용된다. 더욱이, 인코더는 디코더 프로세싱 루프를 복제하여 둘 다 동일한 예측(예를 들어, 인트라 예측 및 인터 예측) 및/또는 후속 블록을 처리하기 위한, 즉 코딩하기 위한 재구성을 생성할 것이다.
본 명세서에서 사용되는 용어 "블록"은 픽처 또는 프레임의 일부일 수 있다. 설명의 편의를 위해, 본 발명의 실시예는 ITU-T VCEG(Video Coding Experts Group) 및 ISO/IEC MPEG(Motion Picture Experts Group)의 비디오에 관한 합동 협력 팀(Joint Collaboration Team on Video Coding, JCT-VC)에 의해 개발된 고효율 비디오 코딩(High-Efficiency Video Coding, HEVC) 또는 다목적 비디오 코딩(Versatile Video Coding, VVC)의 참조 소프트웨어를 참조하여 여기에 설명된다. 당업자는 본 발명의 실시예가 HEVC 또는 VVC에 제한되지 않음을 이해할 것이다. 코딩 단위(CU), 예측 단위(PU) 및 변환 단위(TU)를 지칭할 수 있다. HEVC에서 코딩 트리 단위(CTU)는 코딩 트리로 표시된 쿼드트리 구조를 사용하여 CU로 분할된다. 인터 픽처(시간적) 또는 인트라 픽처(공간적) 예측을 사용하여 픽처 영역을 코딩할지는 CU 레벨에서 결정된다. 각 CU는 PU 분할 유형에 따라 1 개, 2 개 또는 4 개의 PU로 추가로 분할될 수 있다. 하나의 PU 내부에서는 동일한 예측 프로세스가 적용되고 관련 정보가 PU 단위로 디코더로 전송된다. PU 분할 유형에 기초한 예측 과정을 적용하여 잔여 블록을 획득한 후 CU는 CU에 대한 코딩 트리와 유사한 다른 쿼드트리 구조에 따라 변환 단위(TU)로 분할될 수 있다. 비디오 압축 기술의 최신 개발에서 QTBT(Quad-Tree and Binary Tree) 분할 프레임은 코딩 블록을 분할하는 데 사용된다. QTBT 블록 구조에서 CU는 정사각형 또는 직사각형 모양을 가질 수 있다. 예를 들어, 코딩 트리 단위(CTU)는 먼저 쿼드트리 구조에 의해 분할된다. 쿼드트리 리프 노드는 이진 트리 구조로 더 분할된다. 이진 트리 리프 노드를 CU(코딩 단위)라고 하며 해당 세분화는 추가 분할 없이 예측 및 변환 처리에 사용된다. 이는 CU, PU 및 TU가 QTBT 코딩 블록 구조에서 동일한 블록 크기를 가짐을 의미한다. 병렬로 다중 파티션, 예를 들어 TT(Ternary Tree) 파티션도 QTBT 블록 구조와 함께 사용하도록 제안되었다. 용어 "디바이스"는 또한 "장치", "디코더" 또는 "인코더"일 수 있다.
인코더(20)의 다음 실시예에서, 디코더(30) 및 코딩 시스템(10)은 도 1 내지 도 3에 기초하여 설명된다.
도 1a는 예시적인 코딩 시스템(10), 예를 들어, 본 출원(본 개시)의 기술을 이용할 수 있는 비디오 코딩 시스템(10)을 예시하는 개념적 또는 개략적인 블록도이다. 비디오 코딩 시스템(10)의 인코더(20)(예를 들어, 비디오 인코더(20)) 및 디코더(30)(예를 들어, 비디오 디코더(30))는 본 출원에 설명된 다양한 예에 따라 기술을 수행하도록 구성될 수 있는 장치의 예를 나타낸다. 도 1a에 도시된 바와 같이, 코딩 시스템(10)은 인코딩된 데이터(13), 예를 들어, 인코딩된 픽처(13)를 예를 들어 인코딩된 데이터(13)를 예를 들어 목적지 장치(14)에 제공하도록 구성된 소스 장치(12)를 포함하며, 목적지 장치(14)는 인코딩된 데이터(13)를 디코딩한다.
소스 장치(12)는 인코더(20)를 포함하고, 추가적으로, 즉 선택적으로 픽처 소스(16), 예를 들어 프리-프로세싱 유닛(18), 예를 들어 픽처 프리-프로세싱 유닛(18) 및 통신 인터페이스 또는 통신 유닛(22)을 포함한다.
픽처 소스(16)는 예를 들어 실제 픽처를 캡처하기 위한 임의의 종류의 픽처 캡처 장치 및/또는 임의의 종류의 화상 또는 주석(화면 콘텐츠 코딩의 경우, 화면상의 일부 텍스트도 인코딩될 픽처 또는 이미지의 일부로 간주한다) 생성 장치, 예를 들어 컴퓨터 애니메이션 픽처를 생성하기 위한 컴퓨터 그래픽 프로세서, 또는 실제 픽처, 컴퓨터 애니메이션 픽처(예를 들어, 화면 콘텐츠, 가상 현실(VR) 픽처) 및/또는 이들의 임의의 조합(예를 들어, 증강 현실(AR) 픽처)을 획득 및/또는 제공하기 위한 임의의 종류의 장치이거나 포함할 수 있다. 픽처 소스는 전술한 픽처 중 임의의 것을 저장하는 임의의 종류의 메모리 또는 스토리지일 수 있다.
(디지털) 픽처는 강도 값이 있는 2 차원 어레이 또는 샘플 행렬로 간주되거나 간주될 수 있다. 어레이의 샘플은 픽셀(픽처 요소의 짧은 형태) 또는 펠(pel)이라고도 한다. 어레이 또는 픽처의 수평 및 수직 방향(또는 축)에 있는 샘플 수는 픽처의 크기 및/또는 해상도를 정의한다. 색상을 표현하기 위해 일반적으로 세 가지 색상 성분이 사용되는데, 즉 픽처는 3 가지 샘플 어레이로 표현될 수 있거나 포함할 수 있다. RGB 형식 또는 색 공간에서 픽처는 대응하는 빨강, 녹색 및 파랑 샘플 어레이로 구성된다. 그러나 비디오 코딩에서 각 픽셀은 일반적으로 휘도/색차 형식(luminance/chrominance format) 또는 색 공간, 예를 들어 YCbCr로 표현되는데, 이는 Y로 표시된 휘도 성분(때로는 대신 L이 사용됨)과 Cb 및 Cr로 표시된 두 개의 색차 성분으로 구성된다. 휘도(또는 루마로 축약) 성분 Y는 밝기 또는 그레이 레벨 강도(예를 들어, 그레이스케일 픽처에서와 같이)를 나타내는 반면, 두 가지 색차(또는 크로마로 축약) 성분 Cb 및 Cr은 색도 또는 색상 정보 성분을 나타낸다. 따라서, YCbCr 형식의 픽처는 휘도 샘플 값(Y)의 휘도 샘플 어레이와 색차 값(Cb 및 Cr)의 두 개의 색차 샘플 어레이로 구성된다. RGB 형식의 픽처는 YCbCr 형식으로 전환하거나 변환할 수 있으며 그 반대의 경우도 마찬가지이다. 이 프로세스는 색상 변환 또는 변환이라고도 한다. 픽처가 단색이면 픽처는 휘도 샘플 어레이만 포함할 수 있다.
픽처 소스(16)(예를 들어, 비디오 소스(16))는 예를 들어 픽처를 캡처하기 위한 카메라, 이전에 캡처되거나 생성된 픽처 및/또는 픽처를 획득하거나 수신하기 위한 임의의 종류의 인터페이스(내부 또는 외부)를 포함하거나 저장하는 메모리, 예를 들어 픽처 메모리일 수 있다. 카메라는 예를 들어 소스 장치에 통합된 로컬 또는 통합 카메라일 수 있으며, 메모리는 예를 들어 로컬 또는 예를 들어 소스 장치에 통합된 통합 메모리일 수 있다. 인터페이스는 예를 들어 외부 비디오 소스로부터 픽처를 수신하기 위한 외부 인터페이스, 예를 들어 카메라와 같은 외부 픽처 캡처 장치, 외부 메모리 또는 외부 픽처 생성 장치, 예를 들어, 외부 컴퓨터 그래픽, 프로세서, 컴퓨터 또는 서버일 수 있다. 인터페이스는 모든 종류의 인터페이스가 될 수 있으며, 예를 들어, 독점적이거나 표준화된 인터페이스 프로토콜에 따른 유선 또는 무선 인터페이스, 광학 인터페이스가 될 수 있다. 픽처 데이터(17)를 획득하기 위한 인터페이스는 통신 인터페이스(22)와 동일한 인터페이스이거나 그 일부일 수 있다.
프리-프로세싱 유닛(18) 및 프리-프로세싱 유닛(18)에 의해 수행되는 처리와 구별하여, 픽처 또는 픽처 데이터(17)(예를 들어, 비디오 데이터(16))는 또한 원시 픽처 또는 원시 픽처 데이터(17)로 지칭될 수 있다.
프리-프로세싱 유닛(18)은 (원시) 픽처 데이터(17)를 수신하고 이 픽처 데이터(17)에 대해 프리-프로세싱을 수행하여 프리-프로세싱된 픽처(19) 또는 프리-프로세싱된 픽처 데이터(19)를 획득하도록 구성된다. 프리-프로세싱 유닛(18)에 의해 수행되는 프리-프로세싱은 예를 들어 트리밍, 컬러 포맷 변환(예를 들어 RGB에서 YCbCr로의 변환), 컬러 보정 또는 노이즈 제거를 포함할 수 있다. 프리-프로세싱 유닛(18)은 선택적 구성 요소일 수 있음을 이해할 수 있다.
인코더(20)(예를 들어, 비디오 인코더(20))는 프리-프로세싱된 픽처 데이터(19)를 수신하고 인코딩된 픽처 데이터(21)를 제공하도록 구성된다(자세한 내용은 예를 들어, 도 2 또는 도 4에 기초하여 이하에서 설명될 것이다).
소스 장치(12)의 통신 인터페이스(22)는 인코딩된 픽처 데이터(21)를 수신하고 인코딩된 픽처 데이터(21)(또는 이것의 임의의 추가 처리된 버전)를 통신 채널(13)을 통해 다른 장치, 예를 들어, 저장 또는 직접 재구성을 위해 목적지 장치(14) 또는 임의의 다른 장치로 전송한다.
소스 장치(12)의 통신 인터페이스(22)는 인코딩된 픽처 데이터(21)를 수신하고 이를 다른 장치, 예를 들어, 저장 또는 직접 재구성을 위해 목적지 장치(14) 또는 임의의 다른 장치로 전송하거나, 또는 인코딩된 데이터(13)를 저장하기 전에 및/또는 인코딩된 데이터(13)를 다른 장치, 예를 들어 디코딩 또는 저장을 위한 목적지 장치(14) 또는 임의의 다른 장치로 전송하기 전에 인코딩된 픽처 데이터(21)를 처리하도록 구성될 수 있다.
목적지 장치(14)는 디코더(30)(예를 들어, 비디오 디코더(30))를 포함하고, 추가적으로, 즉 선택적으로 통신 인터페이스 또는 통신 유닛(28), 포스트-프로세싱 유닛(32) 및 디스플레이 장치(34)를 포함할 수 있다.
목적지 장치(14)의 통신 인터페이스(28)는 예를 들어 인코딩된 픽처 데이터(21)(또는 이것의 임의의 추가 처리된 버전)를 소스 장치(12)로부터 직접 또는 다른 소스, 예를 들어 저장 장치, 예를 들어, 인코딩된 픽처 데이터 저장 장치로부터 수신하고, 인코딩된 픽처 데이터(21)를 디코더(30)에 제공하도록 구성된다.
목적지 장치(14)의 통신 인터페이스(28)는 예를 들어 소스 장치(12)로부터 직접 또는 다른 소스, 예를 들어 저장 장치, 예를 들어 인코딩된 픽처 데이터 저장 장치로부터 인코딩된 픽처 데이터(21) 또는 인코딩된 데이터(13)를 수신하도록 구성된다.
통신 인터페이스(22) 및 통신 인터페이스(28)는 소스 장치(12)와 목적지 장치(14) 사이의 직접 통신 링크, 예를 들어 유선 또는 무선 네트워크 또는 이것의 조합 또는 모든 종류의 사설 및 공용 네트워크, 또는 이들의 모든 종류의 조합을 통해 인코딩된 픽처 데이터(21) 또는 인코딩된 데이터(13)를 송신 또는 수신하도록 구성될 수 있다.
통신 인터페이스(22)는 예를 들어 인코딩된 픽처 데이터(21)를 적절한 포맷, 예를 들어, 패킷으로 패키지화하고, 및/또는 통신 링크 또는 통신 네트워크를 통한 전송을 위해 임의의 종류의 전송 인코딩 또는 프로세싱을 사용하여 인코딩된 픽처 데이터를 처리하도록 구성될 수 있다.
통신 인터페이스(22)의 대응물을 형성하는 통신 인터페이스(28)는 예를 들어, 인코딩된 픽처 데이터(21)를 얻기 위해 인코딩된 데이터(13)를 디-패키징하도록 구성될 수 있다.
통신 인터페이스(22)의 대응물을 형성하는 통신 인터페이스(28)는, 예를 들어, 전송된 데이터를 수신하고 임의의 종류의 대응하는 전송 디코딩 또는 프로세싱 및/또는 디-패키징을 사용하여 전송 데이터를 처리하여 인코딩된 픽처 데이터(21)를 획득하도록 구성될 수 있다.
통신 인터페이스(22) 및 통신 인터페이스(28) 모두는 소스 장치(12)에서 목적지 장치(14)로 향하는 도 1a의 인코딩된 픽처 데이터(13)에 대해 화살표로 표시된 바와 같이 단방향 통신 인터페이스, 또는 양방향 통신 인터페이스로 구성될 수 있거나, 메시지를 송수신하도록, 예를 들어, 연결을 설정하고, 통신 링크 및/또는 데이터 전송과 관련된 기타 정보, 예를 들어, 인코딩된 픽처 데이터 전송을 확인하고 교환하도록 구성될 수 있다.
디코더(30)는 인코딩된 픽처 데이터(21)를 수신하고 디코딩된 픽처 데이터(31) 또는 디코딩된 픽처(31)를 제공하도록 구성된다(더 자세한 사항은 예를 들어, 도 3 또는 도 5에 기초하여 후술될 것이다).
목적지 장치(14)의 포스트-프로세서(32)는, 예를 들어 포스트-프로세싱된 픽처 데이터(33), 예를 들어 포스트-프로세싱된 픽처(33)를 획득하기 위해 예를 들어 디코딩된 픽처 데이터(31)(또한 재구성된 픽처 데이터라고도 함), 예를 들어 디코딩된 픽처(31)를 포스트-프로세싱하도록 구성된다. 포스트-프로세싱 유닛(32)에 의해 수행되는 포스트-프로세싱은 예를 들어, 다음을 포함할 수 있다. 색상 형식 변환(예를 들어, YCbCr에서 RGB로의 변환), 색상 보정, 트리밍 또는 리-샘플링 또는 예를 들어, 디스플레이 장치(34)에 의한 표시를 위해 디코딩된 픽처 데이터(31)를 준비하기 위한 임의의 다른 프로세싱을 포함할 수 있다.
목적지 장치(14)의 디스플레이 장치(34)는 예를 들어 픽처를 사용자 또는 뷰어에게 표시하기 위해 포스트-프로세싱된 픽처 데이터(33)를 수신하도록 구성된다. 디스플레이 장치(34)는 예를 들어, 재구성된 픽처를 표현하기 위한 임의의 종류의 디스플레이, 예를 들어 통합 또는 외부 디스플레이 또는 모니터이거나 이를 포함할 수 있다. 디스플레이는 예를 들어 액정 디스플레이(LCD), 유기 발광 다이오드(OLED) 디스플레이, 플라즈마 디스플레이, 프로젝터, 마이크로 LED 디스플레이, 액정 온 실리콘(LCoS), 디지털 조명 프로세서(DLP) 또는 기타 모든 종류의 디스플레이로 구성된다.
도 1a는 소스 장치(12) 및 목적지 장치(14)를 별개의 장치로서 도시하지만, 디바이스의 실시예는 소스 장치(12) 또는 대응하는 기능 및 목적지 장치(14) 또는 대응하는 기능 모두 또는 둘 모두를 포함할 수도 있다. 이러한 실시예에서, 소스 장치(12) 또는 대응하는 기능 및 목적지 장치(14) 또는 대응하는 기능은 동일한 하드웨어 및/또는 소프트웨어를 사용하거나 별개의 하드웨어 및/또는 소프트웨어 또는 이들의 임의의 조합에 의해 구현될 수 있다.
설명에 기초하여 당업자에게 명백한 바와 같이, 도 1a에 도시된 바와 같은 소스 장치(12) 및/또는 목적지 장치(14) 내의 상이한 유닛 또는 기능의 존재 및 (정확한) 분할은 실제 장치 및 애플리케이션에 따라 달라질 수 있다.
인코더(20)(예를 들어, 비디오 인코더(20)) 및 디코더(30)(예를 들어, 비디오 디코더(30))는 각각 하나 이상의 마이크로프로세서, 디지털 신호 프로세서(digital signal processor, DSP), 주문형 집적 회로(application-specific integrated circuit), 필드-프로그래머블 게이트 어레이(field-programmable gate array), 이산 로직, 하드웨어 또는 이들의 조합과 같은 다양한 적절한 회로 중 임의의 것으로 구현될 수 있다. 기술이 소프트웨어에서 부분적으로 구현되는 경우, 장치는 소프트웨어에 대한 명령을 적절한 비 일시적 컴퓨터 판독 가능형 저장 매체에 저장할 수 있고 본 개시의 기술을 수행하기 위해 하나 이상의 프로세서를 사용하여 하드웨어에서 명령을 실행할 수 있다. 앞서 말한 것(하드웨어, 소프트웨어, 하드웨어와 소프트웨어의 조합 등 포함)은 하나 이상의 프로세서로 간주될 수 있다. 비디오 인코더(20) 및 비디오 디코더(30) 각각은 하나 이상의 인코더 또는 디코더에 포함될 수 있으며, 이들 중 어느 하나는 각각의 장치에서 결합된 인코더/디코더(CODEC)의 일부로서 통합될 수 있다.
인코더(20)는 도 2의 인코더(20)와 관련하여 논의된 바와 같이 다양한 모듈을 구현하기 위해 프로세싱 회로(46) 및/또는 여기에 설명된 임의의 다른 인코더 시스템 또는 서브시스템을 통해 구현될 수 있다. 디코더(30)는 도 3의 디코더(30)와 관련하여 논의된 바와 같이 다양한 모듈을 구현하기 위해 프로세싱 회로(46) 및/또는 여기에 설명된 임의의 다른 디코더 시스템 또는 서브시스템을 통해 구현될 수 있다. 프로세싱 회로는 나중에 논의되는 다양한 동작을 수행하도록 구성될 수 있다. 도 5에 도시된 바와 같이, 기술이 소프트웨어에서 부분적으로 구현되는 경우, 장치는 소프트웨어에 대한 명령을 적절한 비 일시적 컴퓨터 판독 가능형 저장 매체에 저장할 수 있으며 본 개시의 기술을 수행하기 위해 하나 이상의 프로세서를 사용하여 하드웨어에서 명령을 실행할 수 있다. 비디오 인코더(20) 및 비디오 디코더(30) 중 하나는 예를 들어 도 1b에 도시된 바와 같이 단일 장치에서 결합된 인코더/디코더(CODEC)의 일부로서 통합될 수 있다.
소스 장치(12)는 비디오 인코딩 장치 또는 비디오 인코딩 장치로 지칭될 수 있다. 목적지 장치(14)는 비디오 디코딩 장치 또는 비디오 디코딩 장치로 지칭될 수 있다. 소스 장치(12) 및 목적지 장치(14)는 비디오 코딩 장치 또는 비디오 코딩 장치의 예일 수 있다.
소스 장치(12) 및 목적지 장치(14)는 임의의 종류의 핸드헬드 또는 고정 장치, 예를 들어, 노트북 또는 랩톱 컴퓨터, 휴대폰, 스마트 폰, 태블릿 또는 태블릿 컴퓨터, 카메라, 데스크톱 컴퓨터, 셋톱 박스, 텔레비전, 디스플레이 장치, 디지털 미디어 플레이어, 비디오 게임 콘솔, 비디오 스트리밍 장치(예를 들어, 콘텐츠 서비스 서버 또는 콘텐츠 전송 서버), 방송 수신기 장치, 방송 전송기 장치 등이 있으며 운영 체제를 전혀 사용하지 않거나 어떤 종류도 사용할 수 없다.
일부 경우에, 소스 장치(12) 및 목적지 장치(14)는 무선 통신을 위해 장착될 수 있다. 따라서, 소스 장치(12) 및 목적지 장치(14)는 무선 통신 장치일 수 있다.
일부 경우에, 도 1a에 도시된 비디오 코딩 시스템(10)은 단지 예일 뿐이고 본 출원의 기술은 인코딩 및 디코딩 장치 사이의 임의의 데이터 통신을 반드시 포함하지 않는 비디오 코딩 설정(예를 들어, 비디오 인코딩 또는 비디오 디코딩)에 적용될 수 있다. 다른 예에서, 데이터는 로컬 메모리로부터 검색되거나, 네트워크 등을 통해 스트리밍된다. 비디오 인코딩 장치는 데이터를 인코딩하고 메모리에 저장할 수 있고/있거나 비디오 디코딩 장치는 메모리로부터 데이터를 검색하고 디코딩할 수 있다. 일부 예들에서, 인코딩 및 디코딩은 서로 통신하지 않고 단순히 데이터를 메모리로 인코딩 및/또는 메모리로부터 데이터를 검색 및 디코딩하는 장치에 의해 수행된다.
설명의 편의를 위해, 본 발명의 실시예는 ITU-T VCEG(Video Coding Experts Group) 및 ISO/IEC 동영상 전문가 그룹(Motion Picture Experts Group, MPEG)의 비디오 코딩에 관한 합동 작업 팀(Joint Collaboration Team on Video Coding, JCT-VC)에 의해 개발된 차세대 비디오 코딩 표준인, 고효율 비디오 코딩(High-Efficiency Video Coding, HEVC) 또는 버서타일 비디오 코딩(Versatile Video Coding, VVC)을 참조하여 설명된다. 당업자는 본 발명의 실시예가 HEVC 또는 VVC에 제한되지 않음을 이해할 것이다. 비디오 인코더(20)를 참조하여 설명된 각각의 위의 예에 대해, 비디오 디코더(30)는 상호 프로세스를 수행하도록 구성될 수 있음을 이해해야 한다. 시그널링 신택스 요소와 관련하여, 비디오 디코더(30)는 그러한 신택스 요소를 수신 및 파싱하고 그에 따라 연관된 비디오 데이터를 디코딩하도록 구성될 수 있다. 일부 예에서, 비디오 인코더(20)는 하나 이상의 신택스 요소를 인코딩된 비디오 비트스트림으로 엔트로피 인코딩할 수 있다. 그러한 예들에서, 비디오 디코더(30)는 그러한 신택스 요소를 파싱하고 그에 따라 연관된 비디오 데이터를 디코딩할 수 있다.
도 1b는 도 2의 인코더(20)를 포함하는 다른 예시적인 비디오 코딩 시스템(40) 및/또는 예시적인 실시예에 따른 도 3의 디코더(30)의 예시적인 다이어그램이다. 시스템(40)은 본 출원에 설명된 다양한 예에 따라 기술을 구현할 수 있다. 예시된 구현에서, 비디오 코딩 시스템(40)은 이미징 장치(들)(41), 비디오 인코더(100), 비디오 디코더(30)(및/또는 프로세싱 유닛(들)(46)의 논리 회로(47)를 통해 구현된 비디오 코더), 안테나(42), 하나 이상의 프로세서(들)(43), 하나 이상의 메모리 저장소(들)(44), 및/또는 디스플레이 장치(45)를 포함할 수 있다.
예시된 바와 같이, 이미징 장치(들) 41, 안테나(42), 프로세싱 유닛(들) 46, 논리 회로(47), 비디오 인코더(20), 비디오 디코더(30), 프로세서(들) 43, 메모리 저장소(들)(44) 및/또는 디스플레이 장치(45)는 서로 통신할 수 있다. 논의된 바와 같이, 비디오 인코더(20) 및 비디오 디코더(30) 모두로 예시되었지만, 비디오 코딩 시스템(40)은 다양한 예에서 비디오 인코더(20) 만 또는 비디오 디코더(30) 만 포함할 수 있다.
도시된 바와 같이, 일부 예들에서, 비디오 코딩 시스템(40)은 안테나(42)를 포함할 수 있다. 안테나(42)는 예를 들어 비디오 데이터의 인코딩된 비트스트림을 송신 또는 수신하도록 구성될 수 있다. 또한, 일부 예들에서, 비디오 코딩 시스템(40)은 디스플레이 장치(45)를 포함할 수 있다. 디스플레이 장치(45)는 비디오 데이터를 제공하도록 구성될 수 있다. 도시된 바와 같이, 일부 예들에서, 로직 회로(47)는 프로세싱 유닛(들)(46)을 통해 구현될 수 있다. 프로세싱 유닛(들)(46)은 주문형 집적 회로(ASIC) 로직, 그래픽 프로세서(들), 범용 프로세서(들) 등을 포함할 수 있다. 비디오 코딩 시스템(40)은 또한 유사하게 주문형 집적 회로(ASIC) 로직, 그래픽 프로세서(들), 범용 프로세서(들) 등을 포함할 수 있는 선택적 프로세서(들)(43)를 포함할 수 있다. 일부 예들에서, 논리 회로(47)는 하드웨어, 비디오 코딩 전용 하드웨어 등을 통해 구현될 수 있고, 프로세서(들)(43)는 범용 소프트웨어, 운영 체제 등을 구현할 수 있다. 또한, 메모리 저장소(들)(44)는 휘발성 메모리(예를 들어, 정적 랜덤 액세스 메모리(SRAM), 동적 랜덤 액세스 메모리(DRAM) 등) 또는 비휘발성 메모리(예를 들어, 플래시 메모리 등) 등이 될 수 있다. 비 제한적인 예에서, 메모리 저장소(들)(44)는 캐시 메모리에 의해 구현될 수 있다. 일부 예들에서, 로직 회로(47)는 (예를 들어 이미지 버퍼의 구현을 위해) 메모리 저장소(들)(44)에 액세스할 수 있다. 다른 예들에서, 논리 회로(47) 및/또는 프로세싱 유닛(들)(46)은 이미지 버퍼 등의 구현을 위한 메모리 저장소(예를 들어, 캐시 등)를 포함할 수 있다.
일부 예들에서, 논리 회로를 통해 구현된 비디오 인코더(100)는 이미지 버퍼(예를 들어, 프로세싱 유닛(들)(46) 또는 메모리 저장소(들)(44)를 통해)) 및 그래픽 프로세싱 유닛(예를 들어, 프로세싱 유닛(들)을 통해)을 포함할 수 있다. 46). 그래픽 프로세싱 유닛은 이미지 버퍼에 통신 가능하게 결합될 수 있다. 그래픽 프로세싱 유닛은 논리 회로(47)를 통해 구현된 비디오 인코더(100)를 포함하여 도 2와 관련하여 논의된 바와 같은 다양한 모듈 및/또는 여기에 설명된 임의의 다른 인코더 시스템 또는 서브시스템을 구현할 수 있다. 논리 회로는 본 명세서에서 논의되는 다양한 동작을 수행하도록 구성될 수 있다.
비디오 디코더(30)는 논리 회로(47)를 통해 구현되는 것과 유사한 방식으로 구현되어 도 3의 디코더(30)와 관련하여 논의된 바와 같이 다양한 모듈 및/또는 여기에 설명된 임의의 다른 디코더 시스템 또는 서브시스템을 구현할 수 있다. 일부 예에서, 비디오 디코더(30)는 논리 회로를 통해 구현될 수 있으며(예를 들어, 프로세싱 유닛(들)(420) 또는 메모리 저장소(들)(44)를 통해)) 및 그래픽 프로세싱 유닛(46)(예를 들어, 프로세싱 유닛(들)을 통해)을 포함할 수 있다. 그래픽 프로세싱 유닛은 이미지 버퍼에 통신 가능하게 결합될 수 있다. 그래픽 프로세싱 유닛은 논리 회로(47)를 통해 구현된 비디오 디코더(30)를 포함하여 도 3과 관련하여 논의된 바와 같은 다양한 모듈 및/또는 여기에 설명된 임의의 다른 디코더 시스템 또는 서브시스템을 구현할 수 있다. 일부 예들에서, 비디오 코딩 시스템(40)의 안테나(42)는 비디오 데이터의 인코딩된 비트스트림을 수신하도록 구성될 수 있다. 논의된 바와 같이, 인코딩된 비트스트림은 데이터, 지시자, 인덱스 값, 모드 선택 데이터, 또는 코딩 파티션과 연관된 데이터(예를 들어, 변환 계수 또는 양자화된 변환 계수, 또는 선택적 지시자(설명된 바와 같이), 코딩 파티션을 정의하는 데이터)와 같이, 본 명세서에서 논의된 바와 같은 것을 포함할 수 있다. 비디오 코딩 시스템(40)은 또한 안테나(42)에 결합되고 인코딩된 비트스트림을 디코딩하도록 구성된 비디오 디코더(30)를 포함할 수 있다. 비디오 프레임을 표시하도록 구성된 디스플레이 장치(45).
도 2는 본 출원의 기술을 구현하도록 구성된 예시적인 비디오 인코더(20)의 개략적/개념적 블록도를 도시한다. 도 2의 예에서, 비디오 인코더(20)는 잔여 계산 유닛(204), 변환 프로세싱 유닛(206), 양자화 유닛(208), 역 양자화 유닛(210) 및 역변환 프로세싱 유닛(212), 재구성 유닛(214), 버퍼(216), 루프 필터 유닛, 디코딩된 픽처 버퍼(Decoded Picture Buffer, DPB)(230), 예측 프로세싱 유닛(260) 및 엔트로피 인코딩 유닛(270)을 포함한다. 예측 프로세싱 유닛(260)은 인터 예측 유닛(244), 인트라 예측 유닛(254) 및 모드 선택 부(262)를 포함할 수 있다. 인터 예측 유닛(244)은 모션 추정 유닛 및 모션 보상 유닛(도시되지 않음)을 포함할 수 있다. 도 2에 도시된 비디오 인코더(20)는 또한 하이브리드 비디오 인코더 또는 하이브리드 비디오 코덱에 따른 비디오 인코더로 지칭될 수 있다.
예를 들어, 잔여 계산 유닛(204), 변환 프로세싱 유닛(206), 양자화 유닛(208), 예측 프로세싱 유닛(260) 및 엔트로피 인코딩 유닛(270)은 인코더(20)의 순방향 신호 경로를 형성하는 반면, 예를 들어 역 양자화 유닛은 (210), 역변환 프로세싱 유닛(212), 복원 유닛(214), 버퍼(216), 루프 필터(220), 디코딩된 픽처 버퍼(DPB)(230), 예측 프로세싱 유닛(260)은 인코더의 역방향 신호 경로를 형성하며, 여기서 역방향 신호 경로 인코더의 신호 경로는 디코더의 신호 경로에 대응한다(도 3의 디코더(30)를 참조한다).
역 양자화 유닛(210), 역변환 프로세싱 유닛(212), 복원 유닛(214), 루프 필터(220), 디코딩 픽처 버퍼(decoded picture buffer, DPB)(230), 인터 예측 유닛(244) 및 인트라 예측 유닛(254)도 비디오 인코더(20)의 "내장 디코더"를 형성하는 것으로 말할 수 있다. 인코더(20)는 예를 들어, 입력(202)에 의해 픽처(201) 또는 픽처(201)의 블록(203), 예를 들어 비디오 또는 비디오 시퀀스를 형성하는 일련의 픽처의 픽처를 수신하도록 구성된다. 픽처 블록(203)은 또한 코딩될 현재 픽처 블록 또는 픽처 블록으로 지칭될 수 있고, 픽처(201)는 현재 픽처 또는 코딩될 픽처로서 지칭될 수 있다(특히, 현재 픽처를 다른 픽처, 예를 들어 동일한 비디오 시퀀스의 이전에 인코딩된 및/또는 디코딩된 픽처, 즉 현재 픽처도 포함하는 비디오 시퀀스와 구별하기 위한 비디오 코딩에서 그러하다).
(디지털) 픽처는 강도 값이 있는 2 차원 어레이 또는 샘플 행렬이거나 간주될 수 있다. 어레이의 샘플은 픽셀(픽처 요소의 축약 형태) 또는 펠(pel)이라고도 한다. 어레이 또는 픽처의 수평 및 수직 방향(또는 축)에 있는 샘플 수는 픽처의 크기 및/또는 해상도를 정의한다. 색상을 표현하기 위해 일반적으로 세 가지 색상 성분이 사용되며, 즉 픽처는 3 가지 샘플 어레이로 표현될 수 있거나 포함한다. RBG 형식 또는 색 공간에서 픽처는 해당하는 빨강, 녹색 및 파랑 샘플 어레이로 구성된다. 그러나 비디오 코딩에서 각 픽셀은 일반적으로 휘도 및 색차 형식 또는 색 공간, 예를 들어, YCbCr로 표현되며, 이것은 Y로 표시된 휘도 성분(때로는 대신 L이 사용됨)과 Cb 및 Cr로 표시된 두 개의 색차 성분으로 구성된다. 휘도(또는 루마로 축약) 성분 Y는 밝기 또는 그레이 레벨 강도(예를 들어, 그레이 스케일 픽처에서와 같이)를 나타내는 반면, 두 가지 색차(또는 크로마로 축약) 성분 Cb 및 Cr은 색도 또는 색상 정보 성분을 나타낸다. 따라서, YCbCr 형식의 픽처는 휘도 샘플 값(Y)의 휘도 샘플 어레이와 색차 값(Cb 및 Cr)의 두 개의 색차 샘플 어레이로 구성된다. RGB 형식의 픽처는 YCbCr 형식으로 변환하거나 변환할 수 있으며 그 반대의 경우도 마찬가지이며, 이 프로세스는 색상 변환 또는 변환이라고도 한다. 픽처가 단색이면 픽처는 휘도 샘플 어레이만 포함할 수 있다. 따라서, 픽처는 예를 들어 단색 형식의 루마 샘플 어레이 또는 루마 샘플 어레이와 4:2:0, 4:2:2 및 4:4:4 색상 형식의 두 개의 대응하는 크로마 샘플 어레이일 수 있다.
파티셔닝(PARTITIONING)
인코더(20)의 실시예는 픽처(201)를 복수의(전형적으로 겹치지 않는) 픽처 블록(203)으로 분할하도록 구성된 파티셔닝 유닛(도 2에 도시되지 않음)을 포함할 수 있다. 이러한 블록은 또한 루트 블록(root block), 매크로 블록(H.264/AVC) 또는 코딩 트리 블록(coding tree block, CTB) 또는 코딩 트리 단위(coding tree unit, CTU)(H.265/HEVC 및 VVC)로 지칭될 수 있다. 파티셔닝 유닛은 비디오 시퀀스의 모든 픽처에 대한 동일한 블록 크기와 그 블록 크기를 정의하는 해당 그리드를 사용하거나, 픽처 또는 픽처의 서브 세트 또는 픽처의 그룹 간의 블록 크기를 변경하고 각 픽처를 대응하는 블록으로 분할하도록 구성된다.
추가 실시예에서, 비디오 인코더는 예를 들어 픽처(201)의 블록(203), 예를 들어, 픽처(201)를 형성하는 하나, 수 또는 모든 블록을 직접 수신하도록 구성될 수 있다. 픽처 블록(203)은 또한 코딩될 현재 픽처 블록 또는 픽처 블록으로 지칭될 수 있다. 일례에서, 비디오 인코더(20)의 예측 프로세싱 유닛(260)은 위에서 설명된 파티셔닝 기술의 임의의 조합을 수행하도록 구성될 수 있다.
픽처(201)와 같이, 블록(203)은 다시 픽처(201)보다 치수가 작지만 강도 값(샘플 값)을 갖는 2 차원 어레이 또는 샘플의 행렬이거나 간주될 수 있다. 다시 말해, 블록(203)은 예를 들어, 하나의 샘플 어레이(예를 들어, 단색 픽처(201)의 경우 루마 어레이) 또는 세 개의 샘플 어레이(예를 들어, 컬러 픽처(201)의 경우 루마 및 두 개의 크로마 어레이) 또는 적용된 색상 형식에 의존하는 어레이의 기타 수 및/또는 종류를 포함할 수 있다. 블록(203)의 수평 및 수직 방향(또는 축)의 샘플의 수는 블록(203)의 크기를 정의한다. 따라서, 블록은 예를 들어 샘플의 MxN(M- 열 x N-행) 어레이 또는 변환 계수의 MxN 어레이일 수 있다.
도 2에 도시된 인코더(20)는 예를 들어 블록 단위로 픽처(201)를 인코딩하도록 구성된다. 인코딩 및 예측은 블록(203)마다 수행된다.
도 2에 도시된 바와 같은 비디오 인코더(20)의 실시예는 또한 슬라이스(비디오 슬라이스라고도 함)를 사용하여 픽처를 파티셔닝 및/또는 인코딩하도록 구성될 수 있으며, 여기서 픽처는 하나 이상의 슬라이스로 파티셔닝되거나 하나 이상의 슬라이스(일반적으로 겹치지 않음)를 사용하여 인코딩될 수 있고, 각 슬라이스는 하나 이상의 블록(예를 들어, CTU) 또는 하나 이상의 블록 그룹(예를 들어, 타일(H.265/HEVC 및 VVC) 또는 브릭(VVC))을 포함할 수 있다.
도 2에 도시된 바와 같은 비디오 인코더(20)의 실시예는 슬라이스/타일 그룹(비디오 타일 그룹(video tile group)이라고도 함) 및/또는 타일(비디오 타일이라고도 함)을 사용하여 픽처를 파티션 및/또는 인코딩하도록 추가로 구성될 수 있으며, 여기서 픽처는 하나 이상의 슬라이스/타일 그룹(일반적으로 비 중첩)을 사용하여 파티셔닝되거나 인코딩될 수 있으며, 각 슬라이스/타일 그룹은 예를 들어 하나 이상의 블록(예를 들어, CTU) 또는 하나 이상의 타일을 포함할 수 있으며, 여기서 각 타일은 직사각형 모양일 수 있으며 하나 이상의 블록(예를 들어, CTU), 예를 들어 완전한 블록 또는 부분 블록을 포함할 수 있다.
잔여 계산(RESIDUAL CALCULATION)
잔여 계산 유닛(204)은 예를 들어 픽처 블록(203)의 샘플 값으로부터 예측 블록(265)의 샘플 값을 감산하여 샘플 도메인에서 잔여 블록(205)을 획득하기 위해 픽처 블록(203) 및 예측 블록(265)에 기초하여 잔여 블록(205)을 계산하도록 구성된다(예측 블록(265)에 대한 추가 자세한 내용은 나중에 제공된다).
변환(TRANSFORM)
변환 프로세싱 유닛(206)은 변환 도메인에서 변환 계수(207)를 획득하기 위해 잔여 블록(205)의 샘플 값에 대한 변환, 예를 들어 이산 코사인 변환(discrete cosine transform, DCT) 또는 이산 사인 변환(discrete sine transform, DST)을 적용하도록 구성된다. 변환 계수(207)는 또한 변환 잔여 계수로 지칭될 수 있고 변환 도메인에서 잔여 블록(205)을 나타낼 수 있다.
변환 프로세싱 유닛(206)은 HEVC/H.265에 대해 지정된 변환과 같은 DCT/DST의 정수 근사치를 적용하도록 구성될 수 있다. 직교 DCT 변환과 비교할 때 이러한 정수 근사(integer approximation)는 일반적으로 특정 요인에 의해 조정된다. 순방향 변환 및 역방향 변환에 의해 처리되는 잔여 블록의 표준(norm)을 보존하기 위해 추가 스케일링 계수가 변환 프로세스의 일부로 적용된다. 스케일링 계수는 일반적으로 시프트 연산에 대한 2의 거듭제곱인 스케일링 계수, 변환 계수의 비트 깊이, 정확도와 구현 비용 사이의 균형 등과 같은 특정 제약 조건에 따라 선택된다. 특정 스케일링 계수는 예를 들어, 디코더(30)에서 역변환 프로세싱 유닛(212)에 의해(그리고 대응하는 역변환, 예를 들어 인코더(20)에서 역변환 프로세싱 유닛(212)에 의해) 지정되고, 인코더(20)에서 변환 프로세싱 유닛(206)에 의해 순방향 변환을 위한 대응하는 스케일링 계수는 그에 따라 지정될 수 있다.
비디오 인코더(20)(각각 변환 프로세싱 유닛(206))의 실시예는 예를 들어, 변환 파라미터, 예를 들어 변환 또는 변환들의 유형을 출력하도록 구성될 수 있으며, 예를 들어, 비디오 디코더(30)가 디코딩을 위해 변환 파라미터를 수신하고 사용할 수 있도록 엔트로피 인코딩 유닛(270)을 통해 직접 또는 인코딩되거나 압축된다.
양자화(QUANTIZATION)
양자화 유닛(208)은 양자화된 변환 계수(209)를 얻기 위해 예를 들어 스칼라 양자화 또는 벡터 양자화를 적용하여 변환 계수(207)를 양자화하도록 구성된다. 양자화된 변환 계수(209)는 양자화된 잔여 계수(209)라고도 지칭될 수 있다. 양자화 프로세스는 변환 계수(207)의 일부 또는 전부와 관련된 비트 깊이를 감소시킬 수 있다. 예를 들어, N-비트 변환 계수는 양자화 중 m-비트 변환 계수로 반올림될 수 있으며, 여기서 n은 m보다 크다. 양자화의 정도는 양자화 파라미터(quantization parameter, QP)를 조정함으로써 수정될 수 있다. 예를 들어, 스칼라 양자화의 경우, 더 미세하거나 거친 양자화를 달성하기 위해 다른 스케일링이 적용될 수 있다. 더 작은 양자화 단계 크기는 더 미세한 양자화에 대응하는 반면, 더 큰 양자화 단계 크기는 더 거친 양자화에 대응한다. 적용 가능한 양자화 단계 크기는 양자화 파라미터(QP)로 표시될 수 있다. 양자화 파라미터는 예를 들어 적용 가능한 양자화 단계 크기의 미리 정의된 세트에 대한 인덱스일 수 있다. 예를 들어, 작은 양자화 파라미터는 미세 양자화(작은 양자화 단계 크기)에 대응할 수 있고 큰 양자화 파라미터는 거친 양자화(큰 양자화 단계 크기)에 대응하거나 그 반대일 수 있다. 양자화는 양자화 단계 크기에 의한 파티셔닝 및 예를 들어 대응 또는 인버스 역 양자화를 포함할 수 있다. 역 양자화(210)에 의해, 양자화 단계 크기에 의한 곱셈을 포함할 수 있다. 일부 표준에 따른 실시예, 예를 들어 HEVC는 양자화 단계 크기를 결정하기 위해 양자화 파라미터를 사용하도록 구성될 수 있다. 일반적으로 양자화 스텝 크기는 나눗셈을 포함하는 방정식의 고정 소수점 근사를 사용하여 양자화 파라미터를 기반으로 계산될 수 있다. 잔여 블록의 표준을 복원하기 위해 양자화 및 역 양자화에 추가 스케일링 계수가 도입될 수 있으며, 이는 양자화 단계 크기 및 양자화 파라미터에 대한 방정식의 고정 소수점 근사에서 사용되는 스케일링으로 인해 수정될 수 있다. 하나의 예시적인 구현에서, 역변환 및 역 양자화의 스케일링이 결합될 수 있다. 대안으로, 예를 들어 비트스트림에서 맞춤형 양자화 테이블이 사용되어 인코더에서 디코더로 신호를 보낼 수 있다. 양자화는 손실 연산이며, 양자화 단계 크기가 증가함에 따라 손실이 증가한다.
비디오 인코더(20)(각각 양자화 유닛(208))의 실시예는 예를 들어 양자화 파라미터(QP)를 출력하도록 구성될 수 있으며, 예를 들어, 비디오 디코더(30)는 디코딩을 위해 양자화 파라미터를 수신하고 적용할 수 있도록, 직접적으로 또는 엔트로피 인코딩 유닛(270)을 통해 인코딩된다.
역 양자화 유닛(210)은, 예를 들어 역 양자화된 계수(211)를 획득하기 위해 양자화된 계수에 양자화 유닛(208)의 역 양자화를 적용하도록 구성되는데, 예를 들어 양자화 유닛(208)과 동일한 양자화 단계 크기에 기초하거나 이를 이용하여 양자화 유닛(208)에 의해 적용된 양자화 방식의 역을 적용한다. 역 양자화된 계수(211)는 또한 역 양자화된 잔류 계수(211)라고도 지칭될 수 있고 - 일반적으로 양자화에 의한 손실로 인해 변환 계수와 동일하지 않더라도 - 변환 계수(207)에 대응할 수 있다.
역변환 프로세싱 유닛(212)은 샘플 도메인에서 역변환 블록(213)을 얻기 위해 변환 프로세싱 유닛(206), 예를 들어 역 이산 코사인 변환(DCT) 또는 역 이산 사인 변환(DST)에 의해 적용된 변환의 역변환을 적용하도록 구성된다. 역변환 블록(213)은 또한 역변환 역 양자화된 블록(213) 또는 역변환 잔여 블록(213)으로 지칭될 수 있다.
재구성 유닛(214)(예를 들어, 합산기(214))은 역변환 블록(213)(즉, 재구성된 잔여 블록(213))을 예측 블록(265)에 추가하여, 예를 들어 재구성된 잔여 블록(213)의 샘플 값과 예측 블록(265)의 샘플 값을 더함으로써 예를 들어, 샘플 도메인에서 재구성된 블록(215)을 획득하도록 구성된다.
선택적으로, 버퍼 유닛(216)(또는 "버퍼"(216)로 약칭), 예를 들어. 라인 버퍼(216)는 예를 들어 인트라 예측을 위해 재구성된 블록(215) 및 각각의 샘플 값을 버퍼링하거나 저장하도록 구성된다. 추가 실시예에서, 인코더는 임의의 종류의 추정 및/또는 예측, 예를 들어, 인트라 예측을 위해 필터링되지 않은 재구성된 블록 및/또는 버퍼 유닛(216)에 저장된 각각의 샘플 값을 사용하도록 구성될 수 있다.
인코더(20)의 실시예는 예를 들어 버퍼 유닛(216)이 인트라 예측(254)을 위한 재구성된 블록(215)을 저장하기 위해 사용될 뿐만 아니라 루프 필터 유닛(220)(도 2에 도시되지 않음)을 위해 사용될 수 있도록 그리고/또는 예를 들어 버퍼 유닛(216) 및 디코딩된 픽처 버퍼 유닛(230)이 하나의 버퍼를 형성할 수 있도록 구성될 수 있다. 추가 실시예는 필터링된 블록(221) 및/또는 디코딩된 픽처 버퍼(230)(모두 도 2에 도시되지 않음)로부터의 블록 또는 샘플을 인트라 예측(254)에 대한 입력 또는 기초로 사용하도록 구성될 수 있다.
루프 필터 유닛(220)(또는 "루프 필터"(220)로 약칭)은 예를 들어 필터링된 블록(221)을 얻기 위해 예를 들어 픽셀 전환을 부드럽게 하거나 그렇지 않으면 비디오 품질을 향상시키기 위해 재구성된 블록(215)을 필터링하도록 구성된다. 루프 필터 유닛(220)은 디블로킹 필터, 샘플 적응 오프셋(SAO) 필터 또는 다른 필터, 예를 들어 양방향 필터 또는 적응형 루프 필터(ALF) 또는 선명화 또는 평활화 필터 또는 협업 필터와 같은 하나 이상의 루프 필터를 나타내도록 의도된다. 루프 필터 유닛(220)이 인-루프 필터(in loop filter)로서 도 2에 도시되어 있지만, 다른 구성에서 루프 필터 유닛(220)은 포스트 루프 필터(post loop filter)로 구현될 수 있다. 필터링된 블록(221)은 필터링된 재구성된 블록(221)으로도 지칭될 수 있다. 디코딩된 픽처 버퍼(230)는 루프 필터 유닛(220)이 재구성된 코딩 블록에 대해 필터링 동작을 수행한 후에 재구성된 코딩 블록을 저장할 수 있다.
루프 필터 유닛(220)(또는 "루프 필터"(220)로 약칭)은 재구성된 블록(215)을 필터링하여 필터링된 블록(221)을 얻거나, 일반적으로 재구성된 샘플을 필터링하여 필터링된 샘플 값을 얻도록 구성된다. 루프 필터 유닛은 예를 들어 픽셀 전환을 부드럽게 하거나 비디오 품질을 향상시키도록 구성된다. 루프 필터 유닛(220)은 디블로킹 필터, 샘플 적응 오프셋(sample-adaptive offset, SAO) 필터 또는 하나 이상의 다른 필터, 예를 들어 적응형 루프 필터(ALF), 잡음 억제 필터(NSF) 또는 이들의 임의의 조합과 같은 하나 이상의 루프 필터를 포함할 수 있다. 일 예에서, 루프 필터 유닛(220)은 디블로킹 필터, SAO 필터 및 ALF 필터를 포함할 수 있다. 필터링 과정의 순서는 디블로킹 필터, SAO 및 ALF일 수 있다. 다른 예에서, 채도 스케일링을 사용한 루마 매핑(luma mapping with chroma scaling, LMCS)(즉, 적응형 인-루프 리셰이퍼)이라는 프로세스가 추가된다. 이 프로세스는 디블로킹 전에 수행된다. 또 다른 예에서, 디블로킹 필터 프로세스는 예를 들어 내부 서브-블록 에지, 예를 들어 아핀 서브 블록 에지, ATMVP 서브 블록 에지, 서브 블록 변환(sub-block transform, SBT) 에지 및 내부 서브 파티션(intra sub-partition, ISP) 에지에도 적용될 수 있다. 인-루프 필터인-루프 필터 유닛(220)이 도 2에 도시되어 있지만, 다른 구성에서 루프 필터 유닛(220)은 포스트 루프 필터로 구현될 수 있다. 필터링된 블록(221)은 또한 필터링된 재구성된 블록(221)으로 지칭될 수 있다.
비디오 인코더(20)(각각 루프 필터 유닛(220))의 실시예는 루프 필터 파라미터(예를 들어, SAO 필터 파라미터 또는 ALF 필터 파라미터 또는 LMCS 파라미터)를 출력하도록 구성될 수 있다. 예를 들어, 디코더(30)는 디코딩을 위해 동일한 루프 필터 파라미터 또는 각각의 루프 필터를 수신하고 적용할 수 있도록, 직접적으로 또는 엔트로피 인코딩 유닛(270)을 통해 인코딩된다.
인코더(20)(각각 루프 필터 유닛(220))의 실시예는 루프 필터 파라미터(예를 들어 샘플 적응 오프셋 정보)를 출력하도록 구성될 수 있으며, 예를 들어, 디코더(30)가 디코딩을 위해 동일한 루프 필터 파라미터를 수신하고 적용할 수 있도록, 직접적으로 또는 엔트로피 인코딩 유닛(270) 또는 임의의 다른 엔트로피 코딩 유닛을 통해 엔트로피 인코딩된다.
디코딩된 픽처 버퍼(decoded picture buffer, DPB)(230) 는 비디오 인코더(20)에 의해 비디오 데이터를 인코딩하는 데 사용하기 위한 참조 픽처 데이터를 저장하는 참조 픽처 메모리일 수 있다. DPB(230)는 동기식 DRAM(SDRAM), 자기 저항성 RAM(MRAM), 저항성 RAM(RRAM)을 포함한 동적 랜덤 액세스(DRAM)와 같은 다양한 메모리 장치 또는 기타 유형의 메모리 장치에 의해 형성될 수 있다. DPB(230) 및 버퍼(216)는 동일한 메모리 장치 또는 별도의 메모리 장치에 의해 제공될 수 있다. 일부 예에서, 디코딩된 픽처 버퍼(DPB)(230)는 필터링된 블록(221)을 저장하도록 구성된다. 디코딩된 픽처 버퍼(230)는 예를 들어 다른 이전에 필터링된 블록, 예를 들어, 동일한 현재 픽처 또는 상이한 픽처, 예를 들어 이전의 재구성된 픽처의 이전에 재구성되고 필터링된 블록(221)을 저장하도록 추가로 구성될 수 있고, 예를 들어 인터 예측을 위해, 완전한 이전에 재구성된, 즉 디코딩된 픽처(및 대응하는 참조 블록 및 샘플) 및/또는 부분적으로 재구성된 현재 픽처(및 대응하는 참조 블록 및 샘플)를 제공할 수 있다. 일부 예에서, 재구성된 블록(215)이 재구성되었지만 인-루프 필터링이 없는 경우, 디코딩된 픽처 버퍼(DPB)(230)는 하나 이상의 필터링되지 않은 재구성된 블록(215), 또는 예를 들어, 재구성된 블록(215)이 루프 필터 유닛(220) 또는 재구성된 블록 또는 샘플의 다른 추가 처리된 버전에 의해 필터링되지 않는 경우, 일반적으로 필터링되지 않은 재구성된 샘플을 저장하도록 구성된다.
블록 예측 프로세싱 유닛(260)이라고도 하는 예측 프로세싱 유닛(260)은 블록(203)(현재 픽처(201)의 현재 블록(203)) 및 재구성된 픽처 데이터, 예를 들어, 버퍼(216)로부터의 동일한(현재) 픽처의 참조 샘플 및/또는 디코딩된 픽처 버퍼(230)로부터의 하나 또는 복수의 이전에 디코딩된 픽처로부터의 참조 픽처 데이터(231)를 수신 또는 획득하고, 예측을 위해 이러한 데이터를 처리, 즉 인터-예측된 블록(245) 또는 인트라-예측된 블록(255)일 수 있는 예측 블록(265)을 제공하도록 구성된다.
모드 선택 유닛(262)은 잔여 블록(205)의 계산 및 재구성을 위해 그리고 재구성된 블록(215)의 재구성을 위해 예측 블록(265)으로서 사용될 예측 모드(예를 들어, 인트라 또는 인터 예측 모드) 및/또는 대응하는 예측 블록(245 또는 255)을 선택하도록 구성될 수 있다.
모드 선택 유닛(262)의 실시예는 (예를 들어, 예측 프로세싱 유닛(260)에 의해 지원되는 것들로부터) 예측 모드를 선택하도록 구성될 수 있으며, 이는 최상의 매칭을 제공하거나, 다시 말해, 최소 잔여(최소 잔여는 전송 또는 저장을 위한 더 나은 압축을 의미함)를 제공하거나, 또는 최소 시그널링 오버헤드(최소 시그널링 오버헤드는 전송 또는 저장을 위한 더 나은 압축을 의미함) 또는 둘 모두를 고려하거나 균형을 유지한다. 모드 선택 유닛(262)은 레이트 왜곡 최적화(RDO)에 기초하여 예측 모드를 결정하도록 구성될 수 있으며, 즉, 최소 레이트 왜곡 최적화를 제공하거나 연관된 레이트 왜곡이 적어도 예측 모드 선택 기준을 충족시키는 예측 모드를 선택하도록 구성될 수 있다.
다음에서, 예시적인 인코더(20)에 의해 수행되는 예측 처리(예를 들어, 예측 프로세싱 유닛(260) 및 (예를 들어, 모드 선택 유닛(262)에 의한) 모드 선택)가 더 상세히 설명될 것이다.
전술한 실시예에 추가로 또는 대안적으로, 도 15에 따른 다른 실시예에서, 모드 선택 유닛(260)은 파티셔닝 유닛(262), 인터-예측 유닛(244) 및 인트라-예측 유닛(254)을 포함하고, 예를 들어 원본 픽처 데이터를 수신하거나 획득하도록 구성되며, 하나 또는 복수의 이전에 디코딩된 픽처로부터, 예를 들어 디코딩된 픽처 버퍼(230) 또는 다른 버퍼(예를 들어, 라인 버퍼, 도시되지 않음)로부터, 예를 들어 원래 블록(203)(현재 픽처(17)의 현재 블록(203)) 및 재구성된 픽처 데이터, 예를 들어 필터링된 및/또는 필터링되지 않은 재구성된 샘플 또는 동일한(현재) 픽처의 블록을 수신하거나 획득하도록 구성된다. 재구성된 픽처 데이터는 예를 들어 예측을 위한 참조 픽처 데이터로서 사용된다. 예측 블록(265) 또는 예측기(265)를 얻기 위한 인터-예측 또는 인트라-예측.
모드 선택 유닛(260)은 현재 블록 예측 모드(파티션 없음 포함) 및 예측 모드(예를 들어, 인트라 또는 인터 예측 모드)에 대한 파티셔닝을 결정 또는 선택하고, 잔여 블록(205)의 계산 및 재구성된 블록(215)의 재구성을 위해 사용되는 대응하는 예측 블록(265)을 생성하도록 구성될 수 있다.
모드 선택 유닛(260)의 실시예는 파티셔닝 및 예측 모드를 (예를 들어, 모드 선택 유닛(260)에 의해 지원되거나 사용 가능한 것들로부터) 선택하도록 구성될 수 있으며, 이는 최상의 매칭을 제공하거나, 즉, 최소 잔여(최소 잔여가 더 나은 것을 의미한다) 전송 또는 저장을 위한 압축), 또는 최소 시그널링 오버헤드(최소 시그널링 오버헤드는 전송 또는 저장을 위한 더 나은 압축을 의미함)를 제공하거나, 또는 이는 둘 모두를 고려하거나 균형을 유지한다. 모드 선택 유닛(260)은 레이트 왜곡 최적화(RDO)에 기초하여 파티셔닝 및 예측 모드를 결정하도록 구성될 수 있으며, 즉, 최소 레이트 왜곡을 제공하는 예측 모드를 선택한다. 이 문맥에서 "최상", "최소", "최적" 등과 같은 용어는 반드시 전체적인 "최상", "최소", "최적" 등을 의미하는 것은 아니지만 임계 값을 초과하거나 아래로 떨어지는 값과 같은 종료 또는 선택 표준의 실행 또는 잠재적으로 "최적화 이하 선택"으로 이어지지만 복잡성과 처리 시간을 줄이는 다른 제약의 실행도 말한다.
다시 말해, 파티셔닝 유닛(262)은 비디오 시퀀스의 픽처를 코딩 트리 유닛(CTU)의 시퀀스로 분할하도록 구성될 수 있고, CTU(203)는 예를 들어 반복적으로 쿼드-트리-파티셔닝(quad-tree-partitioning, QT), 바이너리 파티셔닝(binary partitioning, BT) 또는 트리플-트리-파티셔닝(triple-tree-partitioning, TT) 또는 이들의 임의의 조합을 사용하여 더 작은 블록 파티션 또는 서브-블록(다시 블록을 형성함)으로 더 분할되고, 각 블록 파티션 또는 서브-블록에 대한 예측을 수행하도록 구성되며, 여기서 모드 선택은 분할된 블록(203)의 트리 구조의 선택을 포함하고 예측 모드는 각각의 블록 파티션 또는 서브 블록에 적용된다.
다음에서, (예를 들어, 파티셔닝 유닛(260)에 의한) 파티셔닝 및 예시적인 비디오 인코더(20)에 의해 수행되는 (인터-예측 유닛(244) 및 인트라-예측 유닛(254)에 의한) 예측 처리가 더 상세히 설명될 것이다.
파티셔닝(Partitioning)
파티셔닝 유닛(262)은 비디오 시퀀스로부터의 픽처를 코딩 트리 유닛(CTU)의 시퀀스로 분할하도록 구성될 수 있고, 파티셔닝 유닛(262)은 코딩 트리 유닛(CTU)(203)을 예를 들어, 더 작은 파티션, 예를 들어 정사각형 또는 직사각형 크기의 작은 블록으로 분할(또는 스플리팅)할 수 있다. 세 개의 샘플 어레이가 있는 픽처의 경우 CTU는 두 개의 해당하는 크로마 샘플 블록과 함께 루마 샘플의 N×N 블록으로 구성된다. CTU에서 루마 블록의 최대 허용 크기는 개발 중인 다목적 비디오 코딩(versatile video coding, VVC)에서 128×128로 지정되지만 향후 128×128이 아닌 값, 예를 들어, 256×256으로 지정될 수 있다. 픽처의 CTU는 슬라이스/타일 그룹, 타일 또는 브릭으로 클러스터링/그룹화될 수 있다. 타일은 픽처의 직사각형 영역을 덮고 타일은 하나 이상의 벽돌로 나눌 수 있다. 브릭은 타일 내의 여러 CTU 행으로 구성된다. 여러 브릭으로 분할되지 않은 타일을 브릭이라고 할 수 있다. 그러나 브릭은 타일의 진정한 서브세트이며 타일이라고 하지 않는다. VVC에서는 두 가지 타일 그룹 모드가 지원되며, 즉 래스터 스캔 슬라이스/타일 그룹 모드와 직사각형 슬라이스 모드가 지원된다. 래스터 스캔 타일 그룹 모드에서 슬라이스/타일 그룹은 픽처의 타일 래스터 스캔에 일련의 타일을 포함한다. 직사각형 슬라이스 모드에서 슬라이스에는 픽처의 직사각형 영역을 집합적으로 형성하는 픽처의 여러 브릭이 포함된다. 직사각형 슬라이스 내의 브릭은 슬라이스의 브릭 래스터 스캔 순서이다. 이러한 작은 블록(서브-블록이라고도 함)은 더 작은 파티션으로 더 분할될 수 있다. 이것은 또한 트리 파티셔닝 또는 계층 트리 파티셔닝이라고도 하며, 여기서 예를 들어, 루트 트리-레벨 0(계층 레벨 0, 깊이 0)에서의 루트 블록은 재귀적으로 분할될 수 있는데, 다음 하위 트리-레벨의 두 개 이상의 블록으로 분할되며, 예를 들어 트리-레벨 1(계층 레벨 1, 깊이 1)에서의 노드로 분할되며, 여기서 이러한 블록은 다시 다음 하위 레벨, 예를 들어, 트리-레벨 2(계층 레벨 2, 깊이 2)의 두 개 이상의 블록으로 분할될 수 있으며, 이것은 분할이 종료될 때까지 계속되며, 이것은 예를 들어, 종료 기준이 충족되었기 때문이며, 예를 들어 최대 트리 깊이 또는 최소 블록 크기에 도달했기 때문이다. 더 이상 분할되지 않은 블록은 트리의 리프 블록 또는 리프 노드라고도 한다. 2 개의 파티션으로 분할하는 트리를 2 진 트리(BT), 3 개의 파티션으로 분할하는 트리를 삼진 트리(ternary-tree, TT), 4 개의 파티션으로 분할하는 트리를 쿼드-트리(quad-tree, QT)라고 한다.
예를 들어, 코딩 트리 단위(CTU)는 루마 샘플의 CTB, 3 개의 샘플 어레이를 갖는 픽처의 크로마 샘플의 2 개의 대응하는 CTB, 또는 샘플을 코딩하는 데 사용되는 세 개의 개별 색상 평면과 신택스 구조를 사용하여 코딩되는 픽처 또는 모노크롬 픽처의 샘플의 CTB이거나 이를 포함할 수 있다. 이에 상응하게, 코딩 트리 블록(CTB)은 컴포넌트를 CTB로 분할하는 것이 파티셔닝이 되도록 N의 일부 값에 대한 샘플의 NxN 블록일 수 있다. 코딩 단위(CU)는 루마 샘플의 코딩 블록, 3 개의 샘플 어레이를 갖는 픽처의 크로마 샘플의 2 개의 대응하는 코딩 블록, 또는 샘플을 코딩하는 데 사용되는 세 개의 개별 색상 평면과 신택스 구조를 사용하여 코딩되는 픽처 또는 모노크롬 픽처의 샘플의 코딩 블록이거나 이를 포함할 수 있다. 이에 상응하게, 코딩 블록(CB)은 CTB를 코딩 블록으로 분할하는 것이 분할이 되도록 M 및 N의 일부 값에 대한 샘플의 MxN 블록일 수 있다.
실시예에서, 예를 들어 HEVC에 따르면, 코딩 트리 단위(CTU)는 코딩 트리로 표시된 쿼드트리 구조를 사용하여 CU로 분할될 수 있다. 인터 픽처(시간) 또는 인트라 픽처(공간) 예측을 사용하여 픽처 영역을 코딩할지는 리프 CU 레벨에서 결정된다. 각 리프 CU는 PU 스플리팅 유형에 따라 1 개, 2 개 또는 4 개의 PU로 추가로 분할될 수 있다. 하나의 PU 내부에서는 동일한 예측 프로세스가 적용되고 관련 정보가 PU 단위로 디코더로 전송된다. PU 스플리팅 유형에 따른 예측 과정을 적용하여 잔여 블록을 획득한 후, 리프 CU는 CU에 대한 코딩 트리와 유사한 다른 쿼드트리 구조에 따라 변환 단위(TU)로 분할될 수 있다.
실시예에서, 예를 들어 현재 개발 중인 최신 비디오 코딩 표준인 버서타일 비디오 코딩(Versatile Video Coding, VVC)에 따르면, 결합된 쿼드트리 중첩 멀티-타입 트리 코딩 트리는 예를 들어 코딩 트리 단위를 분할하는 데 사용되는 이진 스플리팅 세그먼트 구조 및 삼진 스플리팅 세그먼트 구조를 사용한다. 코딩 트리 단위 내의 코딩 트리 구조에서 CU는 정사각형 또는 직사각형 모양을 가질 수 있다. 예를 들어, 코딩 트리 단위(CTU)는 먼저 픽처 트리(quaternary tree)에 의해 분할된다. 그런 다음 픽처 트리 리프 노드를 멀티-타입 트리 구조로 더 분할할 수 있다. 멀티-타입 트리 구조에는 수직 이진 스플리팅(SPLIT_BT_VER), 수평 이진 스플리팅(SPLIT_BT_HOR), 수직 삼진 스플리팅(SPLIT_TT_VER) 및 수평 삼진 스플리팅(SPLIT_TT_HOR)의 네 가지 분할 유형이 있다. 멀티-타입 트리 리프 노드를 코딩 단위(CU)라고 하며 CU가 최대 변환 길이에 비해 너무 크지 않으면 이 세그먼테이션은 추가 분할 없이 예측 및 변환 처리에 사용된다. 이것은 대부분의 경우 CU, PU 및 TU가 중첩된 멀티-타입 트리 코딩 블록 구조를 사용하여 쿼드트리에서 동일한 블록 크기를 갖는다는 것을 의미한다. 최대 지원 변환 길이가 CU의 색상 성분의 너비 또는 높이보다 작은 경우 예외가 발생한다. VVC는 중첩된 멀티-타입 트리 코딩 트리 구조를 사용하여 쿼드트리에서 파티션 분할 정보의 고유한 신호 메커니즘을 개발한다. 시그널링 기법에서 코딩 트리 단위(CTU)는 픽처 트리의 루트로 취급되며 먼저 픽처 트리 구조에 의해 분할된다. 그런 다음 각 픽처 트리 리프 노드(허용할 만큼 충분히 큰 경우)는 멀티-타입 트리 구조에 의해 추가로 분할된다. 멀티-타입 트리 구조에서 첫 번째 플래그(mtt_split_cu_flag)는 노드가 더 분할되었는지를 표시하기 위해 시그널링되고; 노드가 더 분할되면 스플리팅 방향을 나타내기 위해 두 번째 플래그(mtt_split_cu_vertical_flag)가 시그널링되고, 그런 다음 스플리팅이 이진 스플리팅인지 삼진 스플리팅인지를 나타내는 세 번째 플래그(mtt_split_cu_binary_flag)가 시그널링된다. mtt_split_cu_vertical_flag 및 mtt_split_cu_binary_flag의 값을 기반으로 CU의 멀티-타입 트리 스플리팅 모드(MttSplitMode)는 미리 정의된 규칙 또는 테이블을 기반으로 디코더에 의해 유도될 수 있다. VVC 하드웨어 디코더의 64×64 루마 블록 및 32×32 크로마 파이프라이닝 설계와 같은 특정 설계의 경우, 루마 코딩 블록의 너비 또는 높이가 64보다 크면 도 6에 도시된 바와 같이 TT 스플리팅이 금지된다. TT 스플리팅은 크로마 코딩 블록의 너비 또는 높이가 32보다 큰 경우에도 금지된다. 파이프라이닝 설계는 픽처를 픽처에서 겹치지 않는 단위로 정의되는 가상 파이프 라인 데이터 단위(Virtual pipeline data unit, VPDU)로 분할될 것이다. 하드웨어 디코더에서 연속적인 VPDU는 여러 파이프 라인 단계에서 동시에 처리된다. VPDU 크기는 대부분의 파이프 라인 단계에서 버퍼 크기에 거의 비례하므로 VPDU 크기를 작게 유지하는 것이 중요하다. 대부분의 하드웨어 디코더에서 VPDU 크기는 최대 변환 블록(TB) 크기로 설정할 수 있다. 그러나 VVC에서 삼진 트리(Ternary Tree, TT) 및 이진 트리(Binary Tree, BT) 파티션은 VPDU 크기를 증가시킬 수 있다.
또한, 트리 노드 블록의 일부가 하단 또는 오른쪽 픽처 경계를 초과하면, 모든 코딩된 CU의 모든 샘플이 픽처 경계 내에 위치할 때까지 트리 노드 블록이 강제로 분할된다는 점에 유의해야 한다.
예를 들어, 인트라 서브-파티션(Intra Sub-Partitions, ISP) 도구는 루마 인트라 예측 블록을 블록 크기에 따라 수직 또는 수평으로 2 개 또는 4 개의 서브-파티션으로 나눌 수 있다.
하나의 예에서, 비디오 인코더(20)의 모드 선택 유닛(260)은 본 명세서에 설명된 분할 기술의 임의의 조합을 수행하도록 구성될 수 있다. 위에서 설명된 바와 같이, 인코더(20)는 (미리 결정된) 예측 모드의 세트로부터 최적 또는 최적 예측 모드를 결정하거나 선택하도록 구성된다. 예측 모드의 세트는 예를 들어, 인트라 예측 모드 및/또는 인터 예측 모드를 포함할 수 있다.
인트라 예측 모드 세트는 예를 들어 H.265에 정의된 바와 같이 35 개의 상이한 인트라 예측 모드, 예를 들어 DC (또는 평균) 모드 및 평면 모드와 같은 비 방향 모드 또는 방향 모드를 포함할 수 있거나, 또는 예를 들어 VVC에 정의된 바와 같이 67 개의 서로 다른 인트라 예측 모드, 예를 들어 DC (또는 평균) 모드 및 평면 모드와 같은 비 방향 모드 또는 방향 모드를 포함할 수 있다. 예를 들어, 여러 종래의 각도 인트라 예측 모드는 예를 들어 정사각형이 아닌 블록에 대한 광각 인트라 예측 모드로 적응적으로 대체된다. 또 다른 예로, DC 예측에 대한 분할 연산을 피하기 위해 더 긴 변만 비 정사각형 블록의 평균을 계산하는 데 사용된다. 또한, 평면 모드의 인트라 예측 결과는 위치 의존 인트라 예측 조합(Position Dependent Intra Prediction Combination, PDPC) 방식에 의해 더 수정될 수 있다.
인트라 예측 유닛(254)은 인트라 예측 모드 세트의 인트라 예측 모드에 따라 인트라 예측 블록(265)을 생성하기 위해 동일한 현재 픽처의 이웃 블록의 재구성된 샘플을 사용하도록 구성된다.
인트라 예측 유닛(254)(또는 일반적으로 모드 선택 유닛(260))은 또한 인트라-예측 파라미터(또는 블록에 대해 선택된 인트라 예측 모드를 나타내는 일반적인 정보)를 다음의 형태로 엔트로피 인코딩 유닛(270)에 출력하도록 구성된다. 예를 들어, 비디오 디코더(30)는 디코딩을 위해 예측 파라미터를 수신하고 사용할 수 있도록 인코딩된 픽처 데이터(21)에 포함시키기 위한 신택스 요소(266)를 포함한다.
(또는 가능한) 인터 예측 모드의 세트는 사용 가능한 참조 픽처(즉, 예를 들어 DBP 230에 저장된 이전에 적어도 부분적으로 디코딩된 픽처) 및 기타 인터-예측 파라미터에 따라 달라지며, 예를 들어 전체 참조 픽처 또는 일부만, 예를 들어 참조 픽처의 현재 블록 영역 주변 영역의 검색 창 영역이 가장 일치하는 참조 블록을 검색하는 데 사용되는지, 그리고/또는 예를 들어 픽셀 보간 적용되는지, 예를 들어 half/semi-pel, quarter-pel 및/또는 1/16 pel 보간이 적용되는지에 따라 달라진다.
상기 예측 모드에 추가적으로, 스킵 모드, 직접 모드 및/또는 다른 인터 예측 모드가 적용될 수 있다.
예를 들어 확장 병합 예측, 이러한 모드의 병합 후보 목록은 다음의 5 가지 유형의 후보를 순서대로 포함하여 구성된다: 공간 인접 CU로부터의 공간 MVP, 배치된 CU로부터의 시간 MVP, FIFO 테이블로부터의 히스토리 기반 MVP, 페어와이즈(Pairwise) 평균 MVP 및 제로 MV. 그리고 병합 모드의 MV의 정확도를 높이기 위해 양방향 정합 기반 디코더 측 모션 벡터 정제(DMVR)가 적용될 수 있다. MVD(MMVD)를 사용한 병합 모드는 모션 벡터 차이가 있는 병합 모드에서 비롯된다. MMVD 플래그는 MMVD 모드가 CU에 사용되는지를 지정하기 위해 스킵 플래그 및 병합 플래그를 보낸 직후에 시그널링된다. 그리고 CU 수준의 AMVR(Adaptive Motion Vector Resolution) 방식이 적용될 수 있다. AMVR을 사용하면 CU의 MVD를 다른 정밀도로 코딩할 수 있다. 현재 CU의 예측 모드에 따라 현재 CU의 MVD를 적응적으로 선택할 수 있다. CU가 병합 모드로 코딩되면 현재 CU에 CIIP(Combined Inter/Intra Prediction) 모드가 적용될 수 있다. 인터 및 인트라 예측 신호의 가중 평균은 CIIP 예측을 얻기 위해 수행된다. 아핀 모션 보상 예측, 블록의 아핀 모션 필드는 2 개의 제어점(4-파라미터) 또는 3 개의 제어점 모션 벡터(6-파라미터)의 모션 정보로 설명된다. HEVC의 시간적 모션 벡터 예측(TMVP)과 유사하지만 현재 CU 내의 서브 CU의 모션 벡터를 예측하는 서브 블록 기반 시간적 모션 벡터 예측(SbTMVP). 이전에 BIO라고 했던 양방향 광학 흐름(Bi-directional Optical Flow, BDOF)은 특히 곱셈 횟수와 곱셈기 크기 측면에서 훨씬 적은 계산이 필요한 더 간단한 버전이다. 삼각형 파티션 모드, 이러한 모드에서 CU는 대각선 분할 또는 대각 분할을 사용하여 두 개의 삼각형 모양 분할로 균등하게 분할된다. 게다가, 이중 예측 모드는 두 예측 신호의 가중 평균을 허용하기 위해 단순한 평균을 넘어 확장된다.
상기 예측 모드 외에 스킵 모드 및/또는 다이렉트 모드가 적용될 수 있다.
예측 프로세싱 유닛(260)은 블록(203)을 예를 들어 더 작은 블록 파티션 또는 서브-블록, 예를 들어 쿼드-트리-파티셔닝(quad-tree-partitioning, QT), 바이너리 파티셔닝(binary partitioning, BT) 또는 터너리-트리-파티셔닝(ternary-tree-partitioning, TT) 또는 이들의 조합을 반복적으로 사용하여 분할하고, 예를 들어 각 블록 파티션 또는 서브 블록에 대한 예측을 수행하도록 더 구성될 수 있으며, 여기서 모드 선택은 분할된 블록(203)의 트리 구조의 선택과 각 블록 파티션 또는 서브 블록에 적용되는 예측 모드를 포함한다.
인터 예측 유닛(244)은 모션 추정(ME) 유닛(도 2에 도시되지 않음) 및 모션 보상(MC) 유닛(도 2에 도시되지 않음)을 포함할 수 있다. 모션 추정 유닛은 픽처 블록(203)(현재 픽처(201)의 현재 픽처 블록(203)) 및 디코딩된 픽처(231), 또는 적어도 하나 또는 복수의 이전에 재구성된 블록, 예를 들어, 모션 추정을 위해 하나 또는 복수의 다른/다른/이전에 디코딩된 픽처(231)의 재구성된 블록을 수신하거나 획득하도록 구성된다. 예를 들어 비디오 시퀀스는 현재 픽처 및 이전에 디코딩된 픽처(231)를 포함할 수 있거나, 다시 말해, 현재 픽처 및 이전에 디코딩된 픽처(231)는 비디오 시퀀스를 형성하는 픽처의 시퀀스의 일부이거나 형성할 수 있다.
인코더(20)는 예를 들어, 복수의 다른 픽처의 동일하거나 상이한 픽처의 복수의 참조 블록으로부터 참조 블록을 선택하고 참조 픽처(또는 참조 픽처 인덱스, ...) 및/또는 참조 블록의 위치(x, y 좌표)와 현재 블록의 위치 사이의 오프셋(공간 오프셋)을 인터 예측 파라미터로서 모션 추정 유닛(픽처 2에 표시되지 않음)에 제공하도록 구성될 수 있다. 이 오프셋은 모션 벡터(MV)라고도 한다.
모션 보상 유닛은 예를 들어, 인터 예측 파라미터를 수신하고 인터 예측 파라미터에 기초하여 또는 인터 예측 파라미터를 사용하여 인터 예측을 수행하여 인터 예측 블록(265)을 획득하도록 구성된다. 모션 보상 유닛에 의해 수행되는 모션 보상은 모션 추정에 의해 결정되는 모션/블록 벡터에 기초하여 예측 블록을 페칭 또는 생성하는 것을 포함할 수 있으며, 가능하다면 서브-픽셀 정밀도에 대한 보간을 수행하는 것일 수 있다. 보간 필터링은 알려진 픽셀 샘플로부터 추가 픽셀 샘플을 생성할 수 있으므로, 픽처 블록을 코딩하는 데 사용될 수 있는 후보 예측 블록의 수를 잠재적으로 증가시킬 수 있다. 모션 보상 유닛은 현재 픽처 블록의 PU에 대한 모션 벡터를 수신하면 참조 픽처 리스트 중 하나에서 모션 벡터가 가리키는 예측 블록을 찾을 수 있다.
인트라 예측 유닛(254)은 예를 들어 픽처 블록(203)(현재 픽처 블록) 및 하나 또는 복수의 이전에 재구성된 블록, 예를 들어, 인트라 추정을 위해 동일한 픽처의 재구성된 이웃 블록을 획득하도록 구성된다. 인코더(20)는, 예를 들어, 복수의(미리 결정된) 인트라 예측 모드로부터 인트라 예측 모드를 선택하도록 구성될 수 있다. 인코더(20)의 실시예는 예를 들어, 최적화 기준에 기초하여 인트라-예측 모드를 선택하도록 구성될 수 있으며, 예를 들어 최소 잔여(예를 들어, 현재 픽처 블록(203)과 가장 유사한 예측 블록(255)을 제공하는 인트라 예측 모드) 또는 최소 레이트 왜곡을 선택하도록 구성될 수 있다.
인트라 예측 유닛(254)은 예를 들어 인트라 예측 파라미터, 예를 들어, 선택된 인트라 예측 모드에 기초하여, 인트라 예측 블록(255)을 결정하도록 추가로 구성된다. 임의의 경우에, 블록에 대한 인트라 예측 모드를 선택한 후, 인트라 예측 유닛(254)은 또한 인트라 예측 파라미터, 즉 블록에 대한 선택된 인트라 예측 모드를 나타내는 정보를 엔트로피 인코딩 유닛(270)에 제공하도록 구성된다. 일 예에서, 인트라 예측 유닛(254)은 후술하는 인트라 예측 기술의 임의의 조합을 수행하도록 구성될 수 있다.
엔트로피 인코딩 유닛(270)은 엔트로피 인코딩 알고리즘 또는 방식(예를 들어, 가변 길이 코딩(VLC) 방식, 컨텍스트 적응 VLC 방식(CALVC), 산술 코딩 방식, 컨텍스트 적응 이진 산술 코딩(CABAC), 신택스 기반 컨텍스트 적응 이진 산술 코딩(SBAC), 확률 간격 파티셔닝 엔트로피(PIPE) 코딩 또는 다른 엔트로피 인코딩 방법론 또는 기술)을 양자화된 잔여 계수 209, 인터 예측 파라미터, 인트라 예측 파라미터 및/또는 루프 필터 파라미터에 대해 개별적으로 또는 공동으로 (또는 전혀) 적용하여 예를 들어 인코딩된 비트스트림(21)의 형태로 출력(272)에 의해 출력될 수 있는 인코딩된 픽처 데이터(21)를 얻도록 구성된다. 인코딩된 픽처 데이터(21)는 비디오 디코더(30)로 전송되거나, 비디오 디코더(30)에 의한 추후 전송 또는 검색을 위해 보관될 수 있다. 엔트로피 인코딩 유닛(270)은 코딩 중인 현재 비디오 슬라이스에 대한 다른 신택스 요소를 엔트로피 인코딩하도록 추가로 구성될 수 있다.
비디오 인코더(20)의 다른 구조적 변형이 비디오 스트림을 인코딩하기 위해 사용될 수 있다. 예를 들어, 비 변환 기반 인코더(20)는 특정 블록 또는 프레임에 대해 변환 프로세싱 유닛(206) 없이 직접 잔류 신호를 양자화할 수 있다. 다른 구현에서, 인코더(20)는 단일 유닛으로 결합된 양자화 유닛(208) 및 역 양자화 유닛(210)을 가질 수 있다.
도 3은 본 출원의 기술을 구현하도록 구성된 예시적인 비디오 디코더(30)를 도시한다. 인코딩된 픽처 데이터(예를 들어, 인코딩된 비트스트림)(21)를 수신하도록 구성된 비디오 디코더(30), 예를 들어. 디코딩된 픽처(131)를 얻기 위해 인코더(100)에 의해 인코딩된다. 디코딩 프로세스 동안, 비디오 디코더(30)는 비디오 데이터, 예를 들어 비디오 인코더(100)로부터의 인코딩된 비디오 슬라이스 및 관련 신택스 요소의 픽처 블록을 나타내는 인코딩된 비디오 비트스트림을 수신한다.
도 3의 예에서, 디코더(30)는 엔트로피 디코딩 유닛(304), 역 양자화 유닛(310), 역변환 프로세싱 유닛(312), 재구성 유닛(314)(예를 들어 합산기(314)), 버퍼(316), 루프 필터(320), 디코딩된 픽처 버퍼(330) 및 예측 프로세싱 유닛(360)을 포함한다. 예측 프로세싱 유닛(360)은 인터 예측 유닛(344), 인트라 예측 유닛(354) 및 모드 선택 유닛(362)을 포함할 수 있다. 비디오 디코더(30)는 일부 예들에서, 일반적으로 도 2로부터 비디오 인코더(100)와 관련하여 설명된 인코딩 패스에 대해 역인 디코딩 패스를 수행할 수 있다.
인코더(20)와 관련해서 설명된 바와 같이, 역 양자화 유닛(210), 역변환 프로세싱 유닛(212), 복원 유닛(214), 루프 필터(220), 디코딩 픽처 버퍼(decoded picture buffer, DPB)(230), 인터 예측 유닛(344) 및 인트라 예측 유닛(354)은 비디오 인코더(20)의 "내장 디코더"를 형성하는 것으로도 지칭된다. 따라서, 역 양자화 유닛(310)은 기능면에서 역 양자화 유닛(110)과 동일할 수 있고, 역변환 프로세싱 유닛(312)은 기능면에서 역변환 프로세싱 유닛(212)과 동일할 수 있고, 재구성 유닛(314)은 기능면에서 재구성 유닛(214)과 동일할 수 있고, 루프 필터(320)는 기능면에서 루프 필터(220)와 동일할 수 있으며, 디코딩된 픽처 버퍼(330)는 기능면에서 디코딩된 픽처 버퍼(230)와 동일할 수 있다. 따라서, 비디오(20) 인코더의 각각의 유닛 및 기능에 대해 제공된 설명은 비디오 디코더(30)의 각각의 유닛 및 기능에 대응하여 적용된다.
엔트로피 디코딩 유닛(304)은 인코딩된 픽처 데이터(21)에 대한 엔트로피 디코딩을 수행하여, 예를 들어, 양자화된 계수(309) 및/또는 디코딩된 코딩 파라미터(도 3에 도시되지 않음), 예를 들어 (디코딩됨) 인터 예측 파라미터, 인트라 예측 파라미터, 루프 필터 파라미터 및/또는 기타 신택스 요소 중 일부 또는 전부를 획득하도록 구성된다. 엔트로피 디코딩 유닛(304)은 또한 인터 예측 파라미터, 인트라 예측 파라미터 및/또는 다른 신택스 요소를 예측 프로세싱 유닛(360)으로 전달하도록 구성된다. 비디오 디코더(30)는 비디오 슬라이스 레벨 및/또는 비디오 블록 레벨에서 신택스 요소를 수신할 수 있다.
엔트로피 디코딩 유닛(304)은 비트스트림(21)(또는 일반적으로 인코딩된 픽처 데이터(21))을 파싱하고, 예를 들어, 인코딩된 픽처 데이터(21)에 대한 엔트로피 디코딩을 수행하여, 예를 들어, 양자화된 계수(309) 및/또는 디코딩된 코딩 파라미터(도 3에 도시되지 않음), 예를 들어 인터 예측 파라미터(예를 들어, 참조 픽처 인덱스 및 모션 벡터), 인트라 예측 파라미터(예를 들어, 인트라 예측 모드 또는 인덱스), 변환 파라미터, 양자화 파라미터, 루프 필터 파라미터, 및/또는 다른 신택스 요소 중 일부 또는 전부를 획득한다. 엔트로피 디코딩 유닛(304)은 인코더(20)의 엔트로피 인코딩 유닛(270)과 관련하여 설명된 바와 같이 인코딩 방식에 대응하는 디코딩 알고리즘 또는 방식을 적용하도록 구성될 수 있다. 엔트로피 디코딩 유닛(304)은 인터 예측 파라미터, 인트라 예측 파라미터 및/또는 다른 신택스 요소를 모드 애플리케이션 유닛(360)에 제공하고, 다른 파라미터들은 디코더(30)의 다른 유닛에 제공하도록 추가로 구성될 수 있다. 비디오 디코더(30)는 비디오 슬라이스 레벨 및/또는 비디오 블록 레벨에서 신택스 요소를 수신할 수 있다. 슬라이스 및 각각의 신택스 요소에 추가로 또는 대안으로서, 타일 그룹 및/또는 타일 및 각각의 신택스 요소가 수신 및/또는 사용될 수 있다.
역 양자화 유닛(310)은 역 양자화 유닛(110)과 기능면에서 동일할 수 있고, 역변환 프로세싱 유닛(312)은 역변환 프로세싱 유닛(112)과 기능면에서 동일할 수 있고, 복원 유닛(314)은 기능 복원 유닛(114)과 기능면에서 동일할 수 있고, 버퍼(316)는 버퍼(116)와 기능면에서 동일할 수 있고, 루프 필터(320)는 루프 필터(120)와 기능면에서 동일할 수 있으며, 디코딩된 픽처 버퍼(330)는 디코딩된 픽처 버퍼(130)와 기능면에서 동일할 수 있다.
디코더(30)의 실시예는 파티셔닝 유닛(도 3에 도시되지 않음)을 포함할 수 있다. 일례에서, 비디오 디코더(30)의 예측 프로세싱 유닛(360)은 위에서 설명된 분할 기술의 임의의 조합을 수행하도록 구성될 수 있다.
예측 프로세싱 유닛(360)은 인터 예측 유닛(344) 및 인트라 예측 유닛(354)을 포함할 수 있고, 인터 예측 유닛(344)은 기능적으로 인터 예측 유닛(144)과 유사할 수 있고, 인트라 예측 유닛(354)은 기능적으로 인트라 예측 유닛(154)과 유사할 수 있다. 예측 프로세싱 유닛(360)은 일반적으로 블록 예측을 수행하고 및/또는 인코딩된 데이터(21)로부터 예측 블록(365)을 획득하고 예측 관련 파라미터 및/또는 선택된 예측 모드에 대한 정보를 예를 들어 엔트로피 디코딩 유닛(304)으로부터 (명시적으로 또는 묵시적으로) 수신하거나 획득하도록 구성된다.
비디오 슬라이스가 인트라 코딩(I) 슬라이스로 코딩될 때, 예측 프로세싱 유닛(360)의 인트라 예측 유닛(354)은 시그널링된 인트라 예측 모드에 기초하여 현재 비디오 슬라이스의 픽처 블록에 대한 예측 블록(365)을 생성하고, 현재 프레임 또는 픽처의 이전에 디코딩된 블록으로부터 데이터를 생성하도록 구성된다. 비디오 프레임이 인터 코딩된 (즉, B 또는 P) 슬라이스로 코딩될 때, 예측 프로세싱 유닛(360)의 인터 예측 유닛(344)(예를 들어, 모션 보상 유닛)은 엔트로피 디코딩 유닛(304)으로부터 수신된 모션 벡터 및 다른 신택스 요소에 기초하여 현재 비디오 슬라이스의 비디오 블록에 대한 예측 블록(365)을 생성하도록 구성된다. 인터 예측을 위해, 예측 블록은 참조 픽처리스트 중 하나 내의 참조 픽처 중 하나로부터 생성될 수 있다. 비디오 디코더(30)는 DPB(330)에 저장된 참조 픽처에 기초한 디폴트 구성 기술을 사용하여 참조 프레임 목록, 목록 0 및 목록 1을 구성할 수 있다.
예측 프로세싱 유닛(360)은 모션 벡터 및 다른 신택스 요소를 파싱함으로써 현재 비디오 슬라이스의 비디오 블록에 대한 예측 정보를 결정하도록 구성되고, 예측 정보를 사용하여 디코딩되는 현재 비디오 블록에 대한 예측 블록을 생성한다. 예를 들어, 예측 프로세싱 유닛(360)은 수신된 신택스 요소 중 일부를 사용하여, 비디오 슬라이스의 비디오 블록을 코딩하는 데 사용되는 예측 모드(예를 들어, 인트라 또는 인터 예측), 인터 예측 슬라이스 유형(예를 들어, B 슬라이스, P 슬라이스 또는 GPB 슬라이스), 슬라이스에 대한 참조 픽처 목록 중 하나 이상에 대한 구성 정보, 슬라이스의 각 인터 인코딩된 비디오 블록에 대한 모션 벡터, 슬라이스의 각 인터 코딩된 비디오 블록에 대한 인터 예측 상태 및 현재 비디오 슬라이스의 비디오 블록을 디코딩하기 위한 기타 정보를 결정한다.
역 양자화 유닛(310)은 비트스트림에 제공되고 엔트로피 디코딩 유닛(304)에 의해 디코딩된 양자화된 변환 계수를 역 양자화, 즉 역 양자화하도록 구성된다. 역 양자화 프로세스는 비디스 슬라이스의 각각의 비디오 블록에 대해 비디오 인코더(100)에 의해 계산된 양자화 파라미터의 사용을 포함하여, 양자화 정도 및 마찬가지로 적용해야 하는 역 양자화 정도를 결정한다.
역 양자화 유닛(310)은 인코딩된 픽처 데이터(21)로부터 (예를 들어 파싱 및/또는 디코딩에 의해, 예를 들어, 엔트로피 디코딩 유닛(304)에 의해) 양자화 파라미터(QP)(또는 일반적으로 역 양자화와 관련된 정보) 및 양자화된 계수를 수신하고 양자화 파라미터에 기초하여 디코딩된 양자화된 계수(309)에 역 양자화를 적용하여 변환 계수(311)라고도 지칭될 수 있는 역 양자화된 계수(311)를 획득하도록 구성되어 있다.
역변환 프로세싱 유닛(312)은 픽셀 도메인에서 잔여 블록을 생성하기 위해 역변환, 예를 들어 역 DCT, 역 정수 변환, 또는 개념적으로 유사한 역변환 프로세스를 변환 계수에 적용하도록 구성된다.
역변환 프로세싱 유닛(312)은 역 양자화된 계수(311)(변환 계수(311)라고도 함)를 수신하고, 샘플 도메인에서 재구성된 잔여 블록(213)을 얻기 위해 역 양자화된 계수(311)에 변환을 적용하도록 구성될 수 있다. 재구성된 잔여 블록(213)은 또한 변환 블록(313)으로 지칭될 수 있다. 변환은 역변환, 예를 들어 역 DCT, 역 DST, 역 정수 변환 또는 개념적으로 유사한 역변환 프로세스일 수 있다. 역변환 프로세싱 유닛(312)은 역 양자화된 계수(311)에 적용될 변환을 결정하기 위해(예를 들어, 엔트로피 디코딩 유닛(304)에 의해 파싱 및/또는 디코딩에 의해) 인코딩된 픽처 데이터(21)로부터 변환 파라미터 또는 대응하는 정보를 수신하도록 추가로 구성될 수 있다.
재구성 유닛(314)(예를 들어, 합산기(314))은 역변환 블록(313)(즉, 재구성된 잔여 블록(313))을 예측 블록(365)에 추가하여, 예를 들어, 재구성된 잔여 블록(313)의 샘플 값과 예측 블록(365)의 샘플 값을 더함으로써 샘플 도메인에서 재구성된 블록(315)을 획득하도록 구성된다.
루프 필터 유닛(320)(코딩 루프 내 또는 코딩 루프 이후)은 예를 들어 필터링된 블록(321)을 획득하기 위해, 예를 들어 픽셀 전환을 부드럽게 하거나 그렇지 않으면 비디오 품질을 향상시키기 위해, 재구성된 블록(315)을 필터링하도록 구성된다. 루프 필터 유닛(320)은 디블로킹 필터, 샘플 적응 오프셋(SAO) 필터 또는 예를 들어 하나 이상의 다른 필터, 예를 들어 적응형 루프 필터(ALF), 잡음 억제 필터(NSF) 또는 이들의 임의의 조합과 같은 하나 이상의 루프 필터를 포함할 수 있다. 일 예에서, 루프 필터 유닛(220)은 디블로킹 필터, SAO 필터 및 ALF 필터를 포함할 수 있다. 필터링 과정의 순서는 디블로킹 필터, SAO 및 ALF일 수 있다. 다른 예에서, 채도 스케일링(LMCS)을 사용한 루마 매핑(즉, 적응형 인-루프 리셰이퍼)이라는 프로세스가 추가된다. 이 프로세스는 디블로킹 전에 수행된다. 또 다른 예에서, 디블로킹 필터 프로세스는 예를 들어 내부 서브-블록 에지, 아핀 서브 블록 에지, ATMVP 서브 블록 에지, 서브 블록 변환(SBT) 에지 및 내부 서브 파티션(ISP) 에지에도 적용될 수 있다. 루프 필터 유닛(320)이 인-루프 필터로서 도 3에 도시되어 있으나, 다른 구성에서 루프 필터 유닛(320)은 포스트 루프 필터로 구현될 수 있다.
주어진 프레임 또는 픽처 내의 디코딩된 비디오 블록(321)은 이후의 모션 보상을 위해 사용되는 참조 픽처를 저장하는 디코딩된 픽처 버퍼(330)에 저장된다.
픽처의 디코딩된 비디오 블록(321)은 디코딩된 픽처 버퍼(330)에 저장되고, 디코딩된 픽처(331)는 다른 픽처에 대한 후속 모션 보상 및/또는 각각의 디스플레이를 위한 참조 픽처로서 저장된다.
디코더(30)는 예를 들어 사용자에게 표시하거나 보이기 위해 출력(332)을 통해 디코딩된 픽처(331)을 출력하도록 구성된다.
압축된 비트스트림을 디코딩하기 위해 비디오 디코더(30)의 다른 변형이 사용될 수 있다. 예를 들어, 디코더(30)는 루프 필터링 유닛(320) 없이 출력 비디오 스트림을 생성할 수 있다. 예를 들어, 비 변환 기반 디코더(30)는 특정 블록 또는 프레임에 대해 역변환 프로세싱 유닛(312) 없이 직접 잔류 신호를 역 양자화할 수 있다. 다른 구현에서, 비디오 디코더(30)는 역 양자화 유닛(310) 및 역변환 프로세싱 유닛(312)이 단일 유닛으로 결합될 수 있다.
전술한 실시예에 추가로 또는 대안적으로, 도 16에 따른 다른 실시예에서, 인터 예측 유닛(344)은 인터 예측 유닛(244)(특히 모션 보상 유닛에 대해)과 동일할 수 있고, 인트라 예측 유닛(354)은 기능적으로 인터 예측 유닛(254)과 동일할 수 있으며, (예를 들어, 파싱 및/또는 디코딩에 의해, 예를 들어 엔트로피 디코딩 유닛(304)에 의해) 인코딩된 픽처 데이터(21)로부터 수신된 파티셔닝 및/또는 예측 파라미터 또는 각각의 정보에 기초하여 스플리팅 또는 파티셔닝 결정 및 예측을 수행한다. 모드 애플리케이션 유닛(360)은 예측 블록(365)을 얻기 위해 재구성된 픽처, 블록 또는 각각의 샘플(필터링되거나 필터링되지 않은)에 기초하여 블록당 예측(인트라 또는 인터 예측)을 수행하도록 구성될 수 있다.
비디오 슬라이스가 인트라 코딩(I) 슬라이스로 코딩될 때, 모드 애플리케이션 유닛(360)의 인트라 예측 유닛(354)은 시그널링된 인트라 예측 모드 및 다음으로부터의 데이터에 기초하여 현재 비디오 슬라이스의 픽처 블록에 대한 예측 블록(365)을 생성하도록 구성된다. 현재 픽처의 이전에 디코딩된 블록. 비디오 영상이 인터 코딩된(즉, B 또는 P) 슬라이스로 코딩될 때, 모드 적용 유닛(360)의 인터 예측 유닛(예를 들어, 모션 보상 유닛)은 엔트로피 디코딩 유닛(304)으로부터 수신된 모션 벡터 및 다른 신택스 요소에 기초하여 현재 비디오 슬라이스의 비디오 블록에 대한 예측 블록(365)을 생성하도록 구성된다. 인터 예측을 위해, 예측 블록은 참조 픽처리스트 중 하나 내의 참조 픽처 중 하나로부터 생성될 수 있다. 비디오 디코더(30)는 DPB(330)에 저장된 참조 픽처에 기초한 디폴트 구성 기술을 사용하여 참조 프레임 목록, 목록 0 및 목록 1을 구성할 수 있다. 슬라이스(예를 들어, 비디오 슬라이스에 추가로 또는 대안으로, 타일 그룹(예를 들어, 비디오 타일 그룹) 및/또는 타일(예를 들어, 비디오 타일)을 사용하는 실시예에 대해 동일하거나 유사한 것이 적용될 수 있으며, 예를 들어, 비디오는 I, P 또는 B 타일 그룹 및/또는 타일을 사용하여 코딩될 수 있다.
모드 애플리케이션 유닛(360)은 모션 벡터 또는 관련 정보 및 기타 신택스 요소를 파싱하여 현재 비디오 슬라이스의 비디오 블록에 대한 예측 정보를 결정하고, 예측 정보를 사용하여 디코딩되는 현재 비디오 블록에 대한 예측 블록을 생성하도록 구성된다. 예를 들어, 모드 애플리케이션 유닛(360)은 수신된 신택스 요소 중 일부를 사용하여 비디오 슬라이스의 비디오 블록을 코딩하는 데 사용되는 예측 모드(예를 들어, 인트라 또는 인터 예측), 인터 예측 슬라이스 유형(예를 들어, B 슬라이스, P 슬라이스 또는 GPB 슬라이스), 슬라이스에 대한 참조 픽처 목록 중 하나 이상에 대한 구성 정보, 슬라이스의 각 인터 인코딩된 비디오 블록에 대한 모션 벡터, 슬라이스의 각 인터 코딩된 비디오 블록에 대한 인터 예측 상태 및 기타 현재 비디오 슬라이스의 비디오 블록을 디코딩하기 위한 정보를 결정한다. 타일 그룹(예를 들어, 비디오 타일 그룹) 및/또는 타일(예를 들어, 비디오 타일)에 추가로 또는 대안적으로, 슬라이스(예를 들어 비디오 슬라이스)를 사용하는 실시예에 대해 동일하거나 유사한 것이 적용될 수 있으며, 예를 들어 비디오는 I, P 또는 B 타일 그룹 및/또는 타일을 사용하여 코딩될 수 있다.
도 3에 도시된 비디오 디코더(30)의 실시예는 슬라이스(비디오 슬라이스라고도 함)를 사용하여 픽처를 파티셔닝 및/또는 디코딩하도록 구성될 수 있으며, 여기서 픽처는 하나 이상의 슬라이스(일반적으로 비 중첩)를 사용하여 분할 또는 디코딩될 수 있으며, 각 슬라이스는 하나 이상의 블록(예를 들어, CTU) 또는 하나 이상의 블록 그룹(예를 들어, 타일(H.265/HEVC 및 VVC) 또는 브릭(VVC))을 포함할 수 있다.
도 3에 도시된 비디오 디코더(30)의 실시예는 슬라이스/타일 그룹(비디오 타일 그룹이라고도 함) 및/또는 타일(비디오 타일이라고도 함)을 사용하여 픽처를 파티셔닝 및/또는 디코딩하도록 구성될 수 있으며, 여기서 픽처는 하나 이상의 슬라이스/타일 그룹(일반적으로 비 중첩)을 사용하여 분할되거나 디코딩될 수 있으며, 각 슬라이스/타일 그룹은 예를 들어 하나 이상의 블록(예를 들어, CTU) 또는 하나 이상의 타일을 포함할 수 있으며, 여기서 각 타일은 예를 들어 직사각형 모양일 수 있으며 하나 이상의 블록(예를 들어, CTU), 예를 들어 완전한 블록 또는 부분 블록을 포함할 수 있다.
비디오 디코더(30)의 다른 변형이 인코딩된 픽처 데이터(21)를 디코딩하는 데 사용될 수 있다. 예를 들어, 디코더(30)는 루프 필터링 유닛(320) 없이 출력 비디오 스트림을 생성할 수 있다. 예를 들어, 비 변환 기반 디코더(30)는 특정 블록 또는 프레임에 대해 역변환 프로세싱 유닛(312) 없이 직접 잔류 신호를 역 양자화할 수 있다. 다른 구현에서, 비디오 디코더(30)는 역 양자화 유닛(310) 및 역변환 프로세싱 유닛(312)이 단일 유닛으로 결합될 수 있다.
인코더(20) 및 디코더(30)에서는 현재 단계의 처리 결과가 더 처리된 후 다음 단계로 출력될 수 있음을 이해해야 한다. 예를 들어, 보간 필터링, 모션 벡터 유도 또는 루프 필터링 후, 보간 필터링, 모션 벡터 유도 또는 루프 필터링의 처리 결과에 대해 클립(Clip) 또는 시프트(Shift)와 같은 추가 연산이 수행될 수 있다.
도 4는 본 개시의 실시예에 따른 비디오 코딩 장치의(400) 개략도이다. 비디오 코딩 장치(400)는 본 명세서에 설명된 바와 같이 개시된 실시예들을 구현하는데 적합하다. 일 실시예에서, 비디오 코딩 장치(400)는 도 1a의 비디오 디코더(30)와 같은 디코더 또는 도 1a의 비디오 인코더(20)와 같은 인코더일 수 있다. 일 실시예에서, 비디오 코딩 장치는(400) 전술한 바와 같이 도 1a의 비디오 디코더(30)의 하나 이상의 컴포넌트 또는 도 1a의 비디오 인코더(20)일 수 있다.
비디오 코딩 장치(400)는 데이터를 수신하기 위한 수신 포트(410) 및 수신기 유닛(Rx)(420); 데이터를 처리하는 프로세서, 로직 유닛 또는 중앙 처리 장치(CPU)(430); 데이터를 전송하기 위한 전송기 유닛(Tx)(440) 및 출구 포트(450); 및 데이터를 저장하기 위한 메모리(460)를 포함한다. 비디오 코딩 장치(400)는 또한 입력 포트(410), 수신기 유닛(420), 전송기 유닛(440) 및 광학적 또는 전기적 신호의 유출 또는 유입을 위한 송신 포트(450)에 결합된 광-전기(OE) 구성 요소 및 전기-광(EO) 구성 요소를 포함할 수 있다.
프로세서(430)는 하드웨어 및 소프트웨어로 구현된다. 프로세서(430)는 하나 이상의 CPU 칩, 코어(예를 들어, 멀티 코어 프로세서), FPGA, ASIC 및 DSP로 구현될 수 있다. 프로세서(430)는 입구 포트(410), 수신기 유닛(420), 전송기 유닛(440), 출구 포트(450) 및 메모리(460)와 통신한다. 프로세서(430)는 코딩 모듈(470)을 포함한다. 코딩 모듈(470)은 전술한 개시된 실시예를 구현한다. 예를 들어, 코딩 모듈(470)은 다양한 코딩 동작을 구현, 처리, 준비 또는 제공한다. 따라서 코딩 모듈(470)의 포함은 비디오 코딩 장치(400)의 기능에 실질적인 개선을 제공하고 비디오 코딩 장치(400)의 다른 상태로의 변환에 영향을 미친다. 대안적으로, 코딩 모듈(470)은 메모리(460)에 저장되고 프로세서(430)에 의해 실행되는 명령으로서 구현된다.
메모리(460)는 하나 이상의 디스크, 테이프 드라이브 및 솔리드 스테이트 드라이브를 포함하고 오버 플로우 데이터 저장 장치로 사용될 수 있으며, 이러한 프로그램이 실행을 위해 선택될 때 프로그램을 저장하고, 프로그램 실행 중 읽은 명령 및 데이터를 저장하는 데 사용될 수 있다. 메모리(460)는 휘발성 및/또는 비휘발성일 수 있으며 리드-온리 메모리(read-only memory, ROM), 랜덤 액세스 메모리(random access memory, RAM), 터너리 콘텐츠-어드레서블 메모리(ternary content-addressable memory, TCAM) 및/또는 정적 랜덤-액세스 메모리(static random-access memory, SRAM)일 수 있다.
도 5는 예시적인 실시예에 따라 도 1의 소스 장치(310) 및 목적지 장치(320) 중 하나 또는 둘 모두로서 사용될 수 있는 장치(500)의 단순화된 블록도이다. 장치(500)는 전술한 본 출원의 기술을 구현할 수 있다. 장치(500)는 다수의 컴퓨팅 장치를 포함하는 컴퓨팅 시스템의 형태일 수 있거나, 단일 컴퓨팅 장치의 형태, 예를 들어 모바일 폰, 태블릿 컴퓨터, 랩톱 컴퓨터, 노트북 컴퓨터, 데스크톱 컴퓨터 등의 형태일 수 있다.
장치(500)의 프로세서(502)는 중앙 처리 장치일 수 있다. 대안적으로, 프로세서(502)는 현재 존재하거나 향후 개발될 정보를 조작하거나 처리할 수 있는 임의의 다른 유형의 장치 또는 다중 장치일 수 있다. 개시된 구현은 도시된 바와 같이 단일 프로세서, 예를 들어 프로세서(502)로 실행될 수 있지만, 속도 및 효율성의 이점은 하나 이상의 프로세서를 사용하여 달성될 수 있다.
장치(500)의 메모리(504)는 구현에서 판독 전용 메모리(ROM) 장치 또는 랜덤 액세스 메모리(RAM) 장치일 수 있다. 임의의 다른 적절한 유형의 저장 장치가 메모리(504)로서 사용될 수 있다. 메모리(504)는 버스(512)를 사용하여 프로세서(502)에 의해 액세스되는 코드 및 데이터(506)를 포함할 수 있다. 메모리(504)는 운영 체제(508) 및 애플리케이션 프로그램(510)을 더 포함할 수 있다. 애플리케이션 프로그램(510)은 프로세서(502)가 여기에 설명된 방법을 수행하도록 허용하는 적어도 하나의 프로그램을 포함한다. 예를 들어, 애플리케이션 프로그램(510)은 여기에 설명된 방법을 수행하는 비디오 코딩 애플리케이션을 더 포함하는 애플리케이션 1 내지 N을 포함할 수 있다. 장치(500)는 또한 예를 들어 모바일 컴퓨팅 장치와 함께 사용되는 메모리 카드일 수 있는 보조 저장소(514)의 형태로 추가 메모리를 포함할 수 있다. 비디오 통신 세션은 상당한 양의 정보를 포함할 수 있기 때문에, 그것들은 전체적으로 또는 부분적으로 보조 스토리지(514)에 저장될 수 있고 처리를 위해 필요에 따라 메모리(504)에 로드될 수 있다. 장치(500)는 또한 디스플레이(518)와 같은 하나 이상의 출력 장치를 포함할 수 있다. 디스플레이(518)는, 일례에서, 디스플레이를 터치 입력을 감지하도록 작동 가능한 터치 감지 요소와 결합하는 터치 감지 디스플레이일 수 있다. 디스플레이(518)는 버스(512)를 통해 프로세서(502)에 연결될 수 있다.
장치(500)는 또한 디스플레이(518)와 같은 하나 이상의 출력 장치를 포함할 수 있다. 디스플레이(518)는, 일례에서, 디스플레이를 터치 입력을 감지하도록 작동 가능한 터치 감지 요소와 결합하는 터치 감지 디스플레이일 수 있다. 디스플레이(518)는 버스(512)를 통해 프로세서(502)에 결합될 수 있다. 사용자가 장치(500)를 프로그래밍하거나 다른 방식으로 사용하도록 허용하는 다른 출력 장치가 디스플레이(518)에 추가로 또는 대안으로서 제공될 수 있다. 출력 장치가 디스플레이이거나 디스플레이를 포함하는 경우, 디스플레이는 액정 디스플레이(LCD), 음극선 관(CRT) 디스플레이, 플라즈마 디스플레이 또는 유기 LED(OLED) 디스플레이와 같은과 같은 발광 다이오드(LED) 디스플레이를 포함하여 다양한 방식으로 구현될 수 있다.
장치(500)는 또한 이미지 감지 장치(520), 예를 들어 카메라, 또는 현재 존재하거나 이후에 개발될 임의의 다른 이미지 감지 장치(520)를 포함하거나 그와 통신할 수 있으며, 이를 조작하는 사용자의 이미지와 같은 이미지를 감지할 수 있다. 이미지 감지 장치(520)는 장치(500)를 조작하는 사용자를 향하도록 위치할 수 있다. 예에서, 이미지 감지 장치(520)의 위치 및 광축은 시야가 디스플레이(518)에 직접 인접하고 디스플레이(518)가 보이는 영역을 포함한다.
장치(500)는 또한 사운드 감지 장치(522), 예를 들어 마이크로폰, 또는 장치(500) 근처에서 소리를 감지할 수 있는 현재 존재하거나 이후에 개발되는 임의의 다른 사운드 감지 장치를 포함하거나 그와 통신할 수 있다. 사운드 감지 장치(522)는 장치(500)를 조작하는 사용자를 향하도록 위치될 수 있고, 사용자가 장치(500)를 조작하는 동안 사용자에 의해 만들어진 소리, 예를 들어 음성 또는 다른 발화를 수신하도록 구성될 수 있다.
도 5는 장치(500)의 프로세서(502) 및 메모리(504)가 단일 유닛으로 통합되는 것으로 도시하고 있으나, 다른 구성이 이용될 수 있다. 프로세서(502)의 동작은 직접적으로 또는 로컬 영역 또는 다른 네트워크에 걸쳐 결합될 수 있는 다수의 머신(각 머신은 하나 이상의 프로세서를 가짐)에 분산될 수 있다. 메모리(504)는 네트워크 기반 메모리 또는 장치(500)의 동작을 수행하는 다수의 머신의 메모리와 같은 다수의 머신에 분산될 수 있다. 여기서는 단일 버스로 도시되어 있지만, 장치(500)의 버스(512)는 다수의 버스로 구성될 수 있다. 또한, 보조 저장소(514)는 장치(500)의 다른 구성 요소에 직접 결합될 수 있거나 네트워크를 통해 액세스될 수 있고 메모리 카드와 같은 단일 통합 유닛 또는 다중 메모리 카드와 같은 다중 유닛을 포함할 수 있다. 따라서 장치(500)는 매우 다양한 구성으로 구현될 수 있다.
차세대 비디오 코딩(Next Generation Video Coding, NGVC)은 CU, PU 및 TU 개념의 분리를 제거하고 CU 파티션 모양에 대해 더 많은 유연성을 지원한다. CU의 크기는 코딩 노드의 크기에 대응하며 정사각형 또는 정사각형이 아닌(예를 들어, 직사각형) 모양일 수 있다.
J. An et al., "차세대 비디오 코딩을 위한 블록 파티션 구조", 국제 통신 연합(International Telecommunication Union), COM16-C966, 2015년 9월(이하 "VCEG 제안 COM16-C966"), 쿼드-트리-바이너리-트리(quad-tree-binary-tree, QTBT) 파티셔닝 기술은 HEVC를 넘어서는 미래의 비디오 코딩 표준을 위해 제안되었다. 시뮬레이션은 제안된 QTBT 구조가 사용된 HEVC에서 쿼드트리 구조보다 더 효율적임을 보여준다. HEVC에서 작은 블록에 대한 인터 예측은 모션 보상의 메모리 액세스를 줄이기 위해 제한되며 4×4 블록에 대해서는 인터 예측이 지원되지 않는다. JEM의 QTBT에서는 이러한 제한이 제거된다.
QTBT에서 CU는 정사각형 또는 직사각형 모양을 가질 수 있다. 도 6에 도시된 바와 같이, 코딩 트리 유닛(CTU)은 먼저 쿼드트리 구조에 의해 분할된다. 쿼드트리 리프 노드는 이진 트리 구조로 더 분할될 수 있다. 이진 트리 스플리팅에는 대칭 수평 파티셔닝 및 대칭 수직 분할의 두 가지 분할 유형이 있다. 각각의 경우, 노드는 수평 또는 수직으로 중간 아래로 노드를 나누어 분할된다. 이진 트리 리프 노드를 코딩 단위(coding unit, CU)라고 하며 해당 세분화는 추가 분할 없이 예측 및 변환 처리에 사용된다. 이는 CU, PU 및 TU가 QTBT 코딩 블록 구조에서 동일한 블록 크기를 가짐을 의미한다. CU는 때때로 다른 색상 성분의 코딩 블록(CB)으로 구성되며, 예를 들어 하나의 CU는 4:2:0 크로마 형식의 P 및 B 슬라이스의 경우 하나의 루마 CB와 두 개의 크로마 CB를 포함하며 때로는 단일 성분의 CB로 구성되며, 예를 들어 I 슬라이스의 경우 하나의 CU는 하나의 루마 CB만 포함하거나 두 개의 크로마 CB만 포함한다.
다음 파라미터는 QTBT 파티셔닝 체계에 대해 정의된다.
- CTU 크기: HEVC와 동일한 개념인 쿼드트리의 루트 노드 크기
- MinQTSize: 최소 허용 쿼드트리 리프 노드 크기
- MaxBTSize: 최대 허용 이진 트리 루트 노드 크기
- MaxBTDepth: 최대 허용 이진 트리 깊이
- MinBTSize: 최소 허용 이진 트리 리프 노드 크기
QTBT 파티셔닝 구조의 일례에서, 쿼드트리 노드가 MinQTSize보다 작거나 같은 크기를 가질 때, 더 이상의 쿼드트리는 고려되지 않는다. 크기(MinQTSize)가 MaxBTSize를 초과하므로 이진 트리에 의해 더 이상 분할되지 않는다. 그렇지 않으면 리프 쿼드트리 노드가 이진 트리에 의해 더 분할될 수 있다. 따라서 쿼드트리 리프 노드는 이진 트리의 루트 노드이기도 하며 이진 트리 깊이는 0(영)이다. 이진 트리 깊이가 MaxBTDepth(즉, 4)에 도달하면 더 이상 분할이 고려되지 않는다. 이진 트리 노드의 너비가 MinBTSize(즉, 4)와 같으면 더 이상 수평 분할이 고려되지 않는다. 마찬가지로 이진 트리 노드의 높이가 MinBTSize와 같으면 더 이상 수직 분할이 고려되지 않는다. 이진 트리의 리프 노드는 추가 분할 없이 예측 및 변환 처리에 의해 추가로 처리된다. JEM에서 최대 CTU 크기는 256Х256 루마 샘플이다. 바이너리 트리(CU)의 리프 노드는 추가 분할 없이 (예를 들어, 예측 프로세스 및 변환 프로세스를 수행함으로써) 추가로 처리될 수 있다.
도 6은 QTBT 파티셔닝 기술을 사용하여 분할된 블록(30)(예를 들어, CTB)의 예를 예시한다. 도 6에 도시된 바와 같이, QTBT 파티셔닝 기술을 사용하여 각 블록은 각 블록의 중심을 통해 대칭적으로 분할된다. 도 7은 도 6의 블록 파티션에 대응하는 트리 구조를 나타낸다. 도 7에서의 실선은 쿼드트리 스플리팅을 나타내고 점선은 이진 트리 스플리팅을 나타낸다. 일 예에서, 바이너리 트리의 각각의 분할(즉, 리프가 아닌) 노드에서, 수행된 분할 유형(예를 들어, 수평 또는 수직)을 나타내기 위해 신택스 요소(예를 들어, 플래그)가 시그널링되며, 여기서 0은 수평 파티셔닝을 나타내고 1은 수직 파티셔닝을 나타낸다. 쿼드트리 스플리팅의 경우 쿼드트리 스플리팅은 항상 블록을 수평 및 수직으로 동일한 크기의 4 개의 서브-블록으로 분할하기 때문에 스플리팅 유형을 표시할 필요가 없다.
도 7에 도시된 바와 같이, 노드(50)에서 블록 30(루트 50에 대응)은 도 6에 도시된, QT 파티셔닝 사용하여 4 개의 블록 31, 32, 33 및 34로 분할된다. 블록(34)은 더 이상 분할되지 않으므로 리프 노드이다. 노드(52)에서, 블록(31)은 BT 파티셔닝을 사용하여 2 개의 블록으로 더 분할된다. 도 7에 도시된 바와 같이, 노드(52)는 수직 분할을 나타내는 a 1로 표시된다. 이와 같이, 노드(52)에서의 스플리팅은 블록(37)과 블록(35 및 36)을 모두 포함하는 블록을 초래한다. 블록(35 및 36)은 노드(54)에서 추가 수직 분할에 의해 생성된다. 노드(56)에서, 블록(32)은 BT 파티셔닝을 사용하여 2 개의 블록(38 및 39)으로 더 분할된다.
노드(58)에서, 블록(33)은 QT 파티셔닝을 사용하여 4 개의 동일한 크기 블록으로 분할된다. 블록(43 및 44)은 이 QT 파티셔닝에서 생성되며 더 이상 분할되지 않는다. 노드(60)에서, 왼쪽 상단 블록은 먼저 수직 이진 트리 스플리팅을 사용하여 분할되어 블록(40)과 오른쪽 수직 블록이 생성된다. 오른쪽 수직 블록은 블록(41 및 42)으로 분할되는 수평 이진 트리를 사용하여 분할된다. 노드(58)에서 분할되는 쿼드트리에서 생성된 오른쪽 아래 블록은 블록(45 및 46)으로 분할되는 수평 이진 트리를 사용하여 노드(62)에서 분할된다. 도 7에 도시된 바와 같이, 노드(62)는 수평 분할을 나타내는 0으로 표시된다.
QTBT 외에도 QTBT 기반 CU 구조에서 BT를 대체하기 위해 MTT(multi-type-tree)라는 블록 파티션 구조가 제안되는데, 이는 CTU를 먼저 QT 파티셔닝으로 분할하여 CTU의 블록을 획득한 다음 블록은 MTT 파티셔닝에 의해 두 번째로 분할될 수 있다.
MTT 파티셔닝 구조는 여전히 재귀적 트리 구조이다. MTT에서는 여러 개의 다른 파티션 구조(예를 들어, 둘 이상)가 사용된다. 예를 들어, MTT 기술에 따르면, 트리 구조의 각 깊이에서 트리 구조의 각각의 비-리프 노드에 대해 둘 이상의 상이한 파티션 구조가 사용될 수 있다. 트리 구조에서 노드의 깊이는 노드에서 트리 구조의 루트까지의 경로 길이(예를 들어, 스플리팅의 수)를 나타낼 수 있다.
MTT에는 BT 파티셔닝과 TT(Ternary-Tree) 파티셔닝의 두 가지 파티션 유형이 있다. 파티션 유형은 BT 파티셔닝 및 TT 파티셔닝에서 선택할 수 있다. TT 파티션 구조는 TT 파티션 구조가 블록을 중앙으로 분할하지 않는다는 점에서 QT 또는 BT 구조와 다르다. 블록의 중앙 영역은 동일한 서브-블록에 함께 유지된다. 4 개의 블록을 생성하는 QT 또는 2 개의 블록을 생성하는 바이너리 트리와 달리 TT 파티션 구조에 따라 분할하면 3 개의 블록이 생성된다. TT 파티션 구조에 따른 파티션 유형의 예에는 대칭 파티션 유형(수평 및 수직)과 비대칭 파티션 유형(수평 및 수직 모두)이 포함된다. 또한, TT 파티션 구조에 따른 대칭 파티션 유형은 불균등/불균등 또는 균등/균일일 수 있다. TT 파티션 구조에 따른 비대칭 파티션 유형은 고르지 않거나 균일하지 않다. 일례에서, TT 파티션 구조는 다음의 파티션 유형: 수평 균등/균일 대칭 삼진 트리 유형, 수직 균등/균일 대칭 삼진 트리 유형, 수평 불균등/비균일 대칭 삼진 트리 유형, 수직 불균등/비균일 대칭 삼진 트리 유형, 수평 불균등/비균일 비대칭 삼진 트리 유형, 또는 수직 불균등/비균일 비대칭 삼진 트리 파티션 유형 중 적어도 하나를 포함할 수 있다.
일반적으로 불균등/비균일 대칭 삼진 트리 파티션 유형은 블록의 중심선을 기준으로 대칭인 파티션 유형이지만 결과로 생성되는 세 블록 중 적어도 하나가 다른 두 블록과 크기가 같지 않다. 한 가지 바람직한 예는 측면 블록이 블록 크기의 1/4이고 중앙 블록이 블록 크기의 1/2인 경우이다. 균등/균일 대칭 삼진 트리 파티션 유형은 블록의 중심선을 중심으로 대칭인 파티션 유형이며 결과 블록은 모두 동일한 크기이다. 수직 또는 수평 분할에 따른 블록 높이 또는 폭이 3의 배수인 경우 이러한 분할이 가능하다. 불균등/비균일 비대칭 삼진 트리 스플리팅 유형은 중심선을 기준으로 대칭이 아닌 분할 유형이고, 여기서 적어도 하나 결과 블록이 다른 두 블록과 같은 크기가 아니다.
도 8은 선택적 예시적인 수평 삼진-트리 파티션 유형을 예시하는 개념도이다. 도 9는 선택적 예시적인 수직 삼진-트리 파티션 유형을 예시하는 개념도이다. 도 8 및 도 9에서, h는 루마 또는 크로마 샘플에서 블록의 높이를 나타내고 w는 루마 또는 크로마 샘플에서 블록의 폭을 나타낸다. 블록의 각 중심선은 블록의 경계를 나타내지 않는다(즉, 삼진 트리 파티션은 중심선을 통해 블록을 분할하지 않음). 오히려 중심선 \은 특정 파티션 유형이 원래 블록의 중심선에 대해 대칭인지 비대칭인지를 나타내는 데 사용된다. 중심선도 분할 방향을 따른다.
도 8에 도시된 바와 같이, 블록(71)은 수평 균등/균일 대칭 분할 유형으로 분할된다. 수평 균등/균일 대칭 파티션 유형은 블록(71)의 중심선에 대해 대칭적인 상단 및 하단 반쪽을 생성한다. 수평 균등/균일 대칭 파티션 유형은 동일한 크기의 3 개의 서브-블록을 생성하며, 각각의 서브-블록은 높이가 h/3이고 폭이 w이다. 수평 균등/균일 대칭 파티션 유형은 블록(71)의 높이를 3으로 균등하게 나눌 때 가능하다.
블록(73)은 수평 불균등/비균일 대칭 파티션 유형으로 분할된다. 수평 불균등/비균일 대칭 파티션 유형은 블록(73)의 중심선에 대해 대칭적인 상단 및 하단 절반을 생성한다. 수평 불균등/불균등 대칭 파티션 유형은 동일한 크기의 두 블록(예를 들어, 높이 h/4인 상단 블록 및 하단 블록) 및 다른 크기의 중앙 블록(예를 들어, 높이 h/2의 중앙 블록)을 생성한다. 일례로, 수평 불균등/불균등 대칭 파티션 유형에 따르면, 중앙 블록의 면적은 상단 블록 및 하단 블록의 결합 면적과 동일하다. 일부 예들에서, 2의 거듭제곱(예를 들어, 2, 4, 8, 16, 32 등)인 높이를 갖는 블록에 대해 수평 불균등/불균등 대칭 파티션 유형이 선호될 수 있다.
블록(75)은 수평 불균등/비균일 비대칭 파티션 유형으로 분할된다. 수평 비균일/비균일 비대칭 파티션 유형은 블록(75)의 중심선에 대해 대칭적인 상단 및 하단 절반을 생성하지 않는다(즉, 상단 절반 및 하단 절반이 비대칭이다). 도 8의 예에서, 수평 불균등/비균일 비대칭 파티션 유형은 높이 h/4의 상단 블록, 높이 3h/8의 중앙 블록, 높이 3h/8의 하단 블록을 생성한다. 물론, 다른 비대칭 어레이가 사용될 수 있다.
도 9에 도시된 바와 같이, 블록(81)은 수직 균등/균일 대칭 파티션 유형으로 분할된다. 수직 균등/균일 대칭 파티션 유형은 블록(81)의 중심선에 대해 대칭적인 왼쪽 절반 및 오른쪽 절반을 생성한다. 수직 균등/균일 대칭 파티션 유형은 각각 너비가 w/3이고 높이가 h인 동일한 크기의 세 개의 서브-블록을 생성한다. 수직 균등/균일 대칭 파티션 유형은 블록(81)의 폭을 3으로 균등하게 나눌 때 가능하다.
블록(83)은 수직 불균등/비균일 대칭 파티션 유형으로 분할된다. 수직 불균등/비균일 대칭 파티션 유형은 블록(83)의 중심선에 대해 대칭적인 왼쪽 절반 및 오른쪽 절반을 생성한다. 수직 불균등/비균일 대칭 파티션 유형은 블록(83)의 중심선에 대해 대칭적인 왼쪽 절반 및 오른쪽 절반을 생성한다. 수직 비균일/비균일 대칭 파티션 유형은 동일한 크기의 두 블록(예를 들어, 너비가 w/4인 왼쪽 블록 및 오른쪽 블록)과 다른 크기의 중앙 블록(예를 들어, 너비가 w/2인 중앙 블록)을 생성한다. 일례로, 수직 불균등/불균등 대칭 파티션 유형에 따르면, 중앙 블록의 면적은 좌우 블록의 결합 면적과 동일하다. 일부 예들에서, 2의 거듭제곱(예를 들어, 2, 4, 8, 16, 32 등)인 폭을 갖는 블록에 대해 수직 불균등/불균등 대칭 파티션 유형이 바람직할 수 있다.
블록(85)은 수직 불균등/비균일 비대칭 파티션 유형으로 분할된다. 수직 불균등/불균등 비대칭 파티션 유형은 블록(85)의 중심선에 대해 대칭적인 왼쪽 절반 및 오른쪽 절반을 생성하지 않는다(즉, 왼쪽 절반 및 오른쪽 절반이 비대칭이다). 도 9의 예에서, 수직 불균등/비균일 비대칭 파티션 유형은 너비가 w/4인 왼쪽 블록, 너비가 3w/8인 중앙 블록, 너비가 3w/8인 오른쪽 블록을 생성한다. 물론, 다른 비대칭 어레이가 사용될 수 있다.
위에서 정의한 QTBT에 대한 파라미터에 추가하여 (또는 대안으로) MTT 분할 체계에 대해 다음 파라미터가 정의된다.
- MaxBTSize: 최대 허용 이진 트리 루트 노드 크기
- MinBtSize: 최소 허용 이진 트리 루트 노드 크기
- MaxMttDepth: 최대 멀티-타입 트리 깊이
- MaxMttDepth offset: 최대 멀티-타입 트리 깊이 오프셋
- MaxTtSize: 최대 허용 삼진 트리 루트 노드 크기
- MinTtSize: 최소 허용 삼진 트리 루트 노드 크기
- MinCbSize: 최소 허용 코딩 블록 크기
본 개시의 실시예는 본 출원의 일 실시예에 따라 도 2의 비디오 인코더(20) 및 도 3의 비디오 디코더(30)와 같은 비디오 인코더 또는 비디오 디코더에 의해 구현될 수 있다. 파티션 유닛을 포함하는 비디오 인코더(20) 또는 비디오 디코더(30)의 하나 이상의 구조적 요소는 본 개시 내용의 실시예의 기술을 수행하도록 구성될 수 있다.
본 개시 내용의 실시 관점에서:
JVET-K1001-v4에서, log2_ctu_size_minus2, log2_min_qt_size_intra_slices_minus2 및 log2_min_qt_size_inter_slices_minus2는 SPS에서 (신택스 요소로서) 시그널링된다.
파라미터 log2_ctu_size_minus2 + 2는 각 CTU의 루마 코딩 트리 블록 크기를 지정한다. 특히:
CtbLog2SizeY = log2_ctu_size_minus2 + 2 (7-5)
CtbSizeY = 1 << CtbLog2SizeY (7-6)
다시 말해, CtbLog2SizeY는 루마(Y)의 코딩 트리 블록(CTB) 크기에 대응하는 CTU 크기 CtbSizeY의 log2 값을 지정한다.
추가 설정은 다음과 같이 제공된다:
MinCbLog2SizeY = 2 (7-7)
MinCbSizeY = 1 << MinCbLog2SizeY (7-8)
MinTbSizeY = 4 (7-9)
MaxTbSizeY = 64 (7-10)
파라미터 log2_min_qt_size_intra_slices_minus2 + 2는 slice_type이 2(I)인 슬라이스에서 CTU의 쿼드트리 스플리팅, 즉 내부 슬라이스로 인해 발생하는 리프 블록의 최소 루마 크기를 지정한다. log2_min_qt_size_intra_slices_minus2의 값은 0 내지 CtbLog2SizeY - 2(포함) 범위에 있어야 한다.
MinQtLog2SizeIntraY = log2_min_qt_size_intra_slices_minus2 + 2 (7-22)
파라미터 log2_min_qt_size_inter_slices_minus2 + 2는 slice_type이 0(B) 또는 1(P)인 슬라이스, 즉 슬라이스 간 CTU의 쿼드트리 스플리팅으로 인해 발생하는 리프 블록의 최소 루마 크기를 지정한다. log2_min_qt_size_inter_slices_minus2의 값은 0 내지 CtbLog2SizeY - 2(포함) 범위에 있어야 한다.
MinQtLog2SizeInterY = log2_min_qt_size_inter_slices_minus2 + 2 (7-23)
MinQtSizeY는 (7-30)에서 정의되며, 이는 루마 샘플에서 최소 허용 쿼드트리 스플리팅 크기를 의미한다. 코딩 블록 크기가 MinQtSizeY보다 작거나 같으면 쿼드트리 스플리팅이 허용되지 않는다. 추가 설정은 다음과 같이 제공된다:
MinQtLog2SizeY = ( slice_type = = I ) ? MinQtLog2SizeIntraY : MinQtLog2SizeInterY (7-25)
MaxBtLog2SizeY = CtbLog2SizeY - log2_diff_ctu_max_bt_size (7-26)
MinBtLog2SizeY = MinCbLog2SizeY (7-27)
MaxTtLog2SizeY = ( slice_type = = I ) ? 5 : 6 (7-28)
MinTtLog2SizeY = MinCbLog2SizeY (7-29)
MinQtSizeY = 1 << MinQtLog2SizeY (7-30)
MaxBtSizeY = 1 << MaxBtLog2SizeY (7-31)
MinBtSizeY = 1 << MinBtLog2SizeY (7-32)
MaxTtSizeY = 1 << MaxTtLog2SizeY (7-33)
MinTtSizeY = 1 << MinTtLog2SizeY (7-34)
MaxMttDepth = ( slice_type = = I ) ? max_mtt_hierarchy_depth_intra_slices :
max_mtt_hierarchy_depth_inter_slices (7-35)
파라미터 max_mtt_hierarchy_depth_intra_slices 및 max_mtt_hierarchy_depth_inter_slices는 각각 인트라 및 인터 슬라이스에 대한 MTT 유형 분할의 최대 계층 깊이를 나타낸다.
log2_min_qt_size_intra_slices_minus2 및 log2_min_qt_size_inter_slices_minus2의 의미에 기초하여, log2_min_qt_size_intra_slices_minus2 및 log2_min_qt_size_inter_slices_minus2의 범위는 0 내지 CtbLog2SizeY - 2이다.
여기서 CtbLog2SizeY는 log2_ctu_size_minus2의 의미에서 정의되며, 이는 각각의 CTU의 루마 코딩 트리 블록 크기 log2 값을 의미하며, VTM2.0에서의 CtbLog2SizeY 7이다.
(7-22) and(7-23)에 기초하여, MinQtLog2SizeIntraY 및 MinQtLog2SizeInterY의 범위는 2 내지 CtbLog2SizeY이다.
(7- 25)에 기초하여, the range of MinQtLog2SizeY의 범위는 2 내지 CtbLog2SizeY이다.
(7 - 30)에 기초하여, JVET-K1001-v4에서, MinQtSizeY의 범위는 (1<<2) 내지 (1<<CtbLog2SizeY)이고, VTM2.0에서 범위는 (1<<2) 내지 (1<<7)이고, 이는 4 내지 128과 같다.
JVET-K1001-v4에서, log2_diff_ctu_max_bt_size는 슬라이스 헤더에서 조건적으로 시그널링된다.
파라미터 log2_diff_ctu_max_bt_size는 바이너리 스플리트를 사용하여 분할될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(폭 또는 높이) 간의 차이를 지정한다. log2_diff_ctu_max_bt_size의 값은 0 내지 CtbLog2SizeY - MinCbLog2SizeY(포함)의 범위일 것이다.
log2_diff_ctu_max_bt_size가 제공되지 않을 때, log2_diff_ctu_max_bt_size의 값은 2인 것으로 추론된다.
MinCbLog2SizeY는 (7-7)에서 정의되며, 이것은 최소 허용 코딩 블록 크기를 의미한다.
log2_diff_ctu_max_bt_size의 의미에 기초하여, log2_diff_ctu_max_bt_size의 범위는 0 내지 CtbLog2SizeY - MinCbLog2SizeY이다.
(7-26)에 기초하여, MaxBtLog2SizeY의 범위는 CtbLog2SizeY 내지 MinCbLog2SizeY이다.
(7-31)에 기초하여, MaxBtSizeY의 범위는 (1<< CtbLog2SizeY ) 내지 (1<< MinCbLog2SizeY)이다.
(7-7)에 기초하여, JVET-K1001-v4에서, MaxBtSizeY의 범위는(1<< CtbLog2SizeY ) 내지 (1<< 2)이며, VTM2.0에서 CtbLog2SizeY는 7이므로, VTM2.0에서 MaxBtSizeY의 범위는 128 내지 4이다.
그러므로 MinQtSizeY의 범위는 4 내지 128의 VTM2.0에서, 4 내지 (1<<CtbLog2SizeY)이다.
따라서 MinQtSizeY가 MaxBtSizeY보다 클 가능성이 있다.
또한 VVC 2.0의 현재 경계 처리를 기반으로 경계 위치 블록에 대해 QT 및 BT 파티셔닝만 허용된다(TT 허용 안 됨, 분할 허용 안 됨).
현재 코딩 블록이 경계에 있고 현재 코딩 블록 크기 cbSizeY가 조건을 충족하는 경우:
MinQtSizeY > cbSizeY > MaxBtSizeY,
현재 코딩 블록에 대해 QT 또는 BT 파티셔닝이 불가능하다. 따라서 현재 블록에 사용할 수 있는 파티션 모드가 없다.
실시예 1
경계 케이스(boundary case)의 문제를 포함하여 전술한 문제의 해결(본 발명의 실시예)을 보다 상세히 설명한다.
일 실시예에 따르면 앞서 언급한 문제를 해결하기 위해서는 MaxBtSizeY의 하한을 MinQtSizeY로 제한하여 MaxBtSizeY가 MinQtSizeY보다 작지 않도록 해야 한다. 특히 MaxBtSizeY의 하한은 MinQtSizeY와 같을 수 있으므로 MaxBtSizeY는 (1 << CtbLog2SizeY)에서 (1 << MinQtLog2SizeY) 사이여야 하므로 MaxBtLog2SizeY의 범위는 CtbLog2SizeY 내지 MinQtLog2SizeY이어야 하고 따라서 log2_diff_ctu_max_bt_size의 범위는 0에서 CtbLog2SizeY - MinQtLog2SizeY이다. 따라서 MinQtSizeY에 대한 정보를 사용하여 MaxBtSizeY의 유효성을 결정할 수 있다. 다시 말해, MaxBtSizeY는 MinQtSizeY에 대한 정보를 기반으로 결정될 수 있다.
(비디오 표준의) 초안 텍스트의 해당 변경 사항은 다음과 같이 log2_diff_ctu_max_bt_size의 의미이다.
log2_diff_ctu_max_bt_size는 이진 스플리팅을 사용하여 분할할 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 차이를 지정한다. log2_diff_ctu_max_bt_size의 값은 0 내지 CtbLog2SizeY - MinQtLog2SizeY(포함)의 범위에 있어야 한다.
코딩 장치(디코더 또는 인코더)가 구현하는 해당 코딩 방법은 다음과 같을 수 있다:
픽처의 현재 블록이 경계 블록인지 판단하는 단계;
현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 큰지를 결정하는 단계;
현재 블록이 경계 블록이고 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 크지 않으면 현재 블록에 이진 스플리팅을 적용하는 단계; 여기서 최소 허용 쿼드트리 리프 노드 크기(MinQtSizeY)는 최대 허용 이진 트리 루트 노드 크기(MaxBtSizeY)보다 크지 않는다.
여기서 바이너리 스플리팅을 현재 블록에 적용하는 것은 현재 블록에 강제 바이너리 스플리팅을 적용하는 것을 포함할 수 있다.
여기서 코딩은 이미지, 비디오 또는 동영상 코딩에 대응한다.
경계 블록이 된다는 것은 이미지/프레임 경계가 블록을 자르거나, 다시 말해 블록이 이미지/프레임 경계에 있음을 의미한다. 위의 실시예에서 현재 블록이 경계 블록(조건 1)이고 그 크기가 최소 허용 쿼드트리 리프 노드 크기(조건 2)보다 크지 않으면 현재 블록에 이진 스플리팅이 적용된다. 일부 실시예에서, 이진 스플리팅 대신에 삼진 또는 다른 스플리팅 분할이 사용될 수 있다는 점에 유의한다. 더욱이, 일부 실시예에서, 이진 스플리팅은 조건 1에 관계없이 조건 2에서 적용될 수 있다. 즉, 조건 1이 평가될 필요가 없다. 현재 블록의 크기가 허용된 최소 쿼드트리 리프 노드 크기보다 실제로 큰 경우(즉, 조건 2가 충족되지 않음) 쿼드트리 스플리팅이 적용될 수 있다.
이진 스플리팅이 경계 블록(조건 1)에 대해서만 사용되는 실시예가 있음에 유의한다. 비-경계 블록의 경우 쿼드트리 스플리팅이 유일한 분할일 수 있다. 이미지/프레임의 경계에서 이진(또는 삼진) 스플리팅을 적용하면 더 효율적인 스플리팅의 이점을 얻을 수 있으며, 예를 들어 수평 경계에서의 수평 이진/삼진 파티션 및 수직 경계에서의 수직 이진/삼진 파티션을 얻을 수 있다.
코딩 장치(디코더 또는 인코더)에 의해 구현되는 다른 대응하는 코딩 방법은 다음과 같을 수 있다: 경계 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 큰지를 결정한다. 경계 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 크지 않으면 최소 허용 쿼드트리 리프 노드 크기는 최대 허용 이진 트리 루트 노드 크기(예를 들어, 표준 사양에 따라)보다 크지 않으며 이진 스플리팅이 경계 블록에 적용된다.
선택적으로 경계 블록은 모서리 블록을 포함하지 않을 수 있다. 다시 말해, 세로 및 가로 이미지/프레임 경계에 의해 잘린 모서리 블록은 전술한 조건 1의 목적상 경계 블록으로 간주되지 않는다.
실시예 2
본 개시 내용의 다른 실시예(상기 언급된 실시예와 조합될 수 있음)가 아래에 설명된다.
JVET-K1001-v4에서 max_mtt_hierarchy_depth_inter_slices 및 max_mtt_hierarchy_depth_intra_slices는 SPS에서 시그널링된다. 다시 말해, max_mtt_hierarchy_depth_inter_slices 및 max_mtt_hierarchy_depth_intra_slices는 신택스 요소이며, 해당 값이 인코딩된 이미지 또는 비디오를 포함하여 비트스트림에 포함됨을 의미한다.
특히, max_mtt_hierarchy_depth_inter_slices는 slice_type이 0(B) 또는 1(P)인 슬라이스에서 쿼드트리 리프의 멀티-타입 트리 스플리팅으로 인한 코딩 단위의 최대 계층 깊이를 지정한다. max_mtt_hierarchy_depth_inter_slices의 값은 0 내지 CtbLog2SizeY - MinTbLog2SizeY(포함) 범위에 있어야 한다.
max_mtt_hierarchy_depth_intra_slices는 slice_type이 2(I)인 슬라이스에서 쿼드트리 리프의 멀티-타입 트리 스플리팅으로 인한 코딩 단위의 최대 계층 깊이를 지정한다. max_mtt_hierarchy_depth_intra_slices의 값은 0 내지 CtbLog2SizeY - MinTbLog2SizeY(포함) 범위에 있어야 한다.
MinTbSizeY는 (7-9)에서 정의되며, 이것은 4로 고정되므로 MinTbLog2SizeY = log2 MinTbSizeY는 2로 고정된다.
MaxMttDepth는 Multi-type 트리 파티션의 최대 허용 깊이를 의미한다. 현재 멀티-타입 트리 파티션 깊이가 MaxMttDepth보다 크거나 같으면 멀티-타입 트리 파티션이 허용되지 않는다(적용되지 않는다).
max_mtt_hierarchy_depth_inter_slices 및 max_mtt_hierarchy_depth_intra_slices의 의미를 기반으로 max_mtt_hierarchy_depth_inter_slices 및 max_mtt_hierarchy_depth_intra_slices의 범위는 0 내지 CtbLog2SizeY - MinTbLog2SizeY이다.
(7-35)에 기초하여, MaxMttDepth의 범위는 0 내지 CtbLog2SizeY - MinTbLog2SizeY이다. VTM2.0에서 CtbLog2SizeY는 7과 같으므로 MaxMttDepth의 범위는 0에서 5까지이다.
따라서 MaxMttDepth의 범위는 0 내지 CtbLog2SizeY - MinTbLog2SizeY이고, VTM2.0에서는 0에서 5까지이다.
VVC 2.0의 현재 경계 처리에 따라 경계 위치 블록에 대해 QT 파티셔닝 및 BT 파티셔닝만 허용된다(TT 허용 안 됨, 분할 허용 안 됨).
위에서 언급한 첫 번째 문제가 해결된 경우(MaxBtSizeY >= MinQtSizeY), 여전히 다음 조건이 실행된다:
cbSizeY <= MinQtSizeY
MaxMttDepth =0
경계 처리를 위한 충분한 수준의 BT(일반적으로 TT를 포함한 모든 MTT) 파티션이 없다.
예를 들어 MinQtSizeY는 16, MinTbSizeY는 4, MaxMttDepth는 0이다.
경계 블록이 cbSizeY = 16이고 상위 파티션이 QT이고 이 블록이 여전히 경계에 있는 경우 현재 블록의 Mttdepth가 MaxMttDepth에 도달하기 때문에 더 이상 파티션을 수행할 수 없다.
경계 케이스 문제의 솔루션(본 발명의 실시예): 언급된 문제를 해결하기 위해 MaxMttDepth의 하한은 1로 제한되어야 하며(다시 말해, 0의 값을 가질 수 없다), QT 파티션 후에 경계 케이스의 경우 충분한 수준의 멀티-타입 트리 파티션이 있는지 확인한다. 또는, 나아가 MaxMttDepth의 하한을 (MinQtLog2SizeY - MinTbLog2SizeY)로 제한하여 QT 파티셔닝 후 경계 및 비-경계 케이스 모두에 대해 충분한 수준의 멀티-타입 트리 스플리팅이 있는지 확인해야 한다.
(표준) 초안 텍스트의 해당 변경 사항은 다음과 같이 max_mtt_hierarchy_depth_inter_slices 및 max_mtt_hierarchy_depth_intra_slices의 의미 체계에 있다:
max_mtt_hierarchy_depth_inter_slices는 slice_type이 0(B) 또는 1(P)인 슬라이스에서 쿼드트리 리프의 멀티-타입 트리 스플리팅으로 인한 코딩 단위의 최대 계층 깊이를 지정한다. max_mtt_hierarchy_depth_inter_slices의 값은 1에서 CtbLog2SizeY - MinTbLog2SizeY(포함)의 범위에 있어야 한다.
max_mtt_hierarchy_depth_intra_slices는 slice_type이 2(I)인 슬라이스에서 쿼드트리 리프의 멀티-타입 트리 스플리팅으로 인한 코딩 단위의 최대 계층 깊이를 지정한다. max_mtt_hierarchy_depth_intra_slices의 값은 1에서 CtbLog2SizeY - MinTbLog2SizeY(포함) 범위에 있어야 한다.
또는
max_mtt_hierarchy_depth_inter_slices는 slice_type이 0(B) 또는 1(P)인 슬라이스에서 쿼드트리 리프의 멀티-타입 트리 스플리팅으로 인한 코딩 단위의 최대 계층 깊이를 지정한다. max_mtt_hierarchy_depth_inter_slices의 값은 MinQtLog2SizeY - MinTbLog2SizeY 내지 CtbLog2SizeY - MinTbLog2SizeY(포함)의 범위에 있어야 한다.
max_mtt_hierarchy_depth_intra_slices는 slice_type이 2(I)인 슬라이스에서 쿼드트리 리프의 멀티-타입 트리 스플리팅으로 인한 코딩 단위의 최대 계층 깊이를 지정한다. max_mtt_hierarchy_depth_intra_slices의 값은 MinQtLog2SizeY - MinTbLog2SizeY 내지 CtbLog2SizeY - MinTbLog2SizeY(포함)의 범위에 있어야 한다.
코딩 장치(디코더 또는 인코더)에 의해 구현되는 해당 코딩 방법은 다음과 같을 수 있다:
이미지를 블록으로 분할하는 단계, 여기서 상기 블록은 경계 블록을 포함하며; 최대 경계 멀티-타입 파티션 깊이를 갖는 경계 블록에 이진 스플리팅을 적용하며, 여기서 최대 경계 멀티-타입 파티션 깊이는 적어도 최대 멀티-타입 트리 깊이와 최대 멀티-타입 트리 깊이 오프셋의 합이고, 여기서 최대 멀티-타입 트리 깊이는 0보다 크다. 이 실시예는 실시예 1과 결합될 수 있거나 실시예 1 없이 적용될 수 있다.
선택적으로 이진 스플리팅을 경계 블록에 적용할 때 최대 멀티-타입 트리 깊이는 0보다 크다.
선택적으로 경계 블록은 모서리 블록을 포함하지 않을 수 있다.
실시예 3
본 개시의 다른 실시예에서:
JVET-K1001-v4에서, MinQtSizeY>MaxBtSizeY 및 MinQtSizeY> MaxTtSizeY이면.
cbSize = MinQtsizeY이면 사용 가능한 파티션 모드가 없기 때문에 파티션이 MinCbSizeY에 도달할 수 없다(MinTbSizeY 및 MinCbsizeY는 고정되어 있으며 4와 같다).
비-경계 케이스 또는 경계 케이스의 이 문제의 솔루션: 언급된 문제를 해결하려면 MaxBtSizeY가 MinQtSizeY보다 작지 않도록 MaxBtSizeY의 하한을 MinQtSizeY로 제한해야 한다. 또는 MaxTtSizeY가 MinQtSizeY보다 작지 않도록 MaxTtSizeY의 하한을 MinQtSizeY로 제한해야 한다.
초안 텍스트의 해당 변경 사항은 다음과 같다.
log2_diff_ctu_max_bt_size는 이진 스플리팅을 사용하여 분할할 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 차이를 지정한다. log2_diff_ctu_max_bt_size의 값은 0 내지 CtbLog2SizeY - MinQtLog2SizeY(포함)의 범위에 있어야 한다.
및/또는,
log2_min_qt_size_intra_slices_minus2 + 2는 slice_type이 2(I)인 슬라이스에서 CTU의 쿼드트리 스플리팅으로 인한 리프 블록의 최소 루마 크기를 지정한다. log2_min_qt_size_intra_slices_minus2의 값은 0 내지 MaxTtLog2SizeY-2(포함)의 범위에 있어야 한다.
log2_min_qt_size_inter_slices_minus2 + 2는 slice_type이 0(B) 또는 1(P)인 슬라이스에서 CTU의 쿼드트리 스플리팅으로 인한 리프 블록의 최소 루마 크기를 지정한다. log2_min_qt_size_inter_slices_minus2의 값은 0 내지 MaxTtLog2SizeY - 2(포함)의 범위에 있어야 한다.
코딩 장치(디코더 또는 인코더)에 의해 구현되는 해당 코딩 방법은 다음과 같을 수 있다:
현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 큰지 확인한다.
현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 크지 않으면 현재 블록에 멀티-타입 트리 스플리팅을 적용하고;
여기서 최소 허용 쿼드트리 리프 노드 크기는 최대 허용 이진 트리 루트 노드 크기보다 크지 않거나 최소 허용 쿼드트리 리프 노드 크기가 최대 허용 삼진 트리 루트 노드 크기보다 크지 않다.
선택적으로 최소 허용 쿼드트리 리프 노드 크기는 최대 허용 이진 트리 루트 노드 크기보다 크지 않으며 최소 허용 쿼드트리 리프 노드 크기는 최대 허용 삼진 트리 루트 노드 크기보다 크지 않다.
선택적으로, 현재 블록에 멀티-타입 트리 스플리팅을 적용하는 것은 현재 블록에 삼진 스플리팅을 적용하거나 현재 블록에 이진 스플리팅을 적용하는 것을 포함한다.
선택적으로 경계 블록은 모서리 블록을 포함하지 않을 수 있다.
실시예 4
본 개시 내용의 다른 실시예에서:
MaxBtSizeY >= MinQtSizeY, MinQtSizeY> MinTbLog2SizeY 및 MaxMttDepth <(MinQtLog2SizeY - MinTbLog2SizeY)이면,
cbSize = MinQtsizeY이면 허용되는 멀티-타입 트리 파티션의 레벨이 충분하지 않기 때문에 파티션이 MinCbSizeY에 도달할 수 없다.
비-경계 케이스 또는 경계 케이스의 이 문제의 솔루션: 언급된 문제를 해결하려면 MaxMttDepth의 하한을 (MinQtLog2SizeY - MinTbLog2SizeY)로 제한하여 QT 파티션 이후에 충분한 수준의 경계 및 비-경계 케이스 모두에 대한 멀티-타입 트리 파티션이 있는지 확인해야 한다.
초안 텍스트의 해당 변경 사항은 다음과 같이 max_mtt_hierarchy_depth_inter_slices 및 max_mtt_hierarchy_depth_intra_slices의 의미 체계에 있다:
max_mtt_hierarchy_depth_inter_slices는 slice_type이 0(B) 또는 1(P)인 슬라이스에서 쿼드트리 리프의 멀티-타입 트리 스플리팅으로 인한 코딩 단위의 최대 계층 깊이를 지정한다. max_mtt_hierarchy_depth_inter_slices의 값은 MinQtLog2SizeY - MinTbLog2SizeY 내지 CtbLog2SizeY - MinTbLog2SizeY(포함)의 범위에 있어야 한다.
max_mtt_hierarchy_depth_intra_slices는 slice_type이 2(I)인 슬라이스에서 쿼드트리 리프의 멀티-타입 트리 스플리팅으로 인한 코딩 단위의 최대 계층 깊이를 지정한다. max_mtt_hierarchy_depth_intra_slices의 값은 MinQtLog2SizeY - MinTbLog2SizeY 내지 CtbLog2SizeY - MinTbLog2SizeY(포함) 범위에 있어야 한다.
코딩 장치(디코더 또는 인코더)에 의해 구현되는 해당 코딩 방법은 다음과 같을 수 있다:
이미지를 블록으로 나누기;
최종 최대 멀티-타입 트리 깊이가 있는 블록의 블록에 멀티-타입 트리 스플리팅을 적용하며, 여기서 최종 최대 멀티-타입 트리 깊이는 적어도 최대 멀티-타입 트리 깊이와 최대 멀티-타입 트리 깊이 오프셋의 합이고, 여기서 최대 멀티-타입 트리 깊이는 최소 허용 쿼드트리 리프 노드 크기의 Log2 값에서 최소 허용 변환 블록 크기의 Log2 값을 뺀 값보다 크거나 같거나, 최대 멀티-타입 트리 깊이는 최소 허용 쿼드트리 리프 노드 크기의 Log2 값에서 최소 허용 코딩 블록 크기의 Log2 값을 뺀 값보다 크거나 같다.
선택적으로 블록은 비-경계 블록이다.
선택적으로 최대 멀티-타입 트리 깊이 오프셋은 0이다.
선택적으로 블록은 경계 블록이고 멀티-타입 트리 스플리팅은 이진 스플리팅이다.
선택적으로 멀티-타입 트리 스플리팅은 삼진 스플리팅이다(또는 포함).
선택적으로 경계 블록은 모서리 블록을 포함하지 않을 수 있다.
실시예 1 내지 4는 이미지/프레임을 코딩 단위로 분할하고 코딩 단위를 코딩하기 위해 인코더 측에서 적용될 수 있다. 실시예 1 내지 4는 이미지/프레임의 파티션, 즉 코딩 단위를 제공하고 이에 따라 코딩 단위를 디코딩하기 위해 (예를 들어, 스트림으로부터 코딩 단위를 정확하게 파싱하고 디코딩하기 위해) 디코더 측에서 적용될 수 있다.
일부 실시예에 따르면, 디코더가 제공되며, 상기 디코더는 하나 이상의 프로세서; 및 프로세서에 결합되고 프로세서에 의한 실행을 위한 프로그래밍을 저장하는 비 일시적 컴퓨터 판독 가능형 저장 매체를 포함하고, 상기 프로그래밍은 프로세서에 의해 실행될 때, 실시예 1 내지 4를 참조하여 위에서 설명된 임의의 방법을 수행하도록 디코더를 구성한다.
또한, 인코더가 제공되며, 상기 인코더는 하나 이상의 프로세서; 및 프로세서에 결합되고 프로세서에 의한 실행을 위한 프로그래밍을 저장하는 비 일시적 컴퓨터 판독 가능형 저장 매체를 포함하고, 상기 프로그래밍은 프로세서에 의해 실행될 때, 실시예 1 내지 4를 참조하여 전술한 임의의 방법을 수행하도록 인코더를 구성한다.
경계 파티셔닝과 관련된 추가 실시예
VVC에서 멀티-타입(이진/삼진/픽처) 트리(BT/TT/QT 또는 이진 트리/삼진 트리/사원 트리) 분할 구조는 다중 파티션 단위 유형의 개념을 대체하거나 대체할 수 있다. 최대 변환 길이에 비해 크기가 너무 커서 CU 파티션 모양에 대해 더 많은 유연성을 지원하는 CU에 필요한 경우를 제외하고 CU, PU 및 TU 개념의 분리를 제거한다. [제이]([J])
도 10a 내지 도 10f는 예로서 VTM에서 현재 사용되는 파티션 모드를 예시한다. 도 10a는 비분할 블록(분할 없음)을 도시한다. 도 10b는 픽처 또는 픽처 트리(QT) 분할을 도시한다. 도 10c는 수평 이진 또는 이진 트리(BT) 분할을 도시한다. 도 10d는 수직 이진 또는 이진 트리(BT) 분할을 도시한다. 도 10e는 수평 삼진 또는 삼진 트리(TT) 분할을 도시한다. 도 10f는 CU 또는 CTU와 같은 블록의 수직 삼진 또는 삼진 트리(TT) 분할을 도시한다. 실시예는 도 10a 내지 도 10f에 도시된 바와 같은 파티션 모드를 구현하도록 구성될 수 있다.
실시예에서, 다음 파라미터는 BT/TT/QT 코딩 트리 방식에 대한 시퀀스 파라미터 세트(SPS) 신택스 요소에 의해 정의되고 지정될 수 있다 :
CTU 크기: 픽처 트리의 루트 노드 크기
MinQTSize: 최소 허용 픽처 트리 리프 노드 크기
MaxBTTSize: 최대 허용 이진 및 삼진 트리 루트 노드 크기
MaxBTTDepth: 최대 허용 이진 및 삼진 트리 깊이 및
MinBTTSize: 최소 허용 이진 및 삼진 트리 리프 노드 크기
다른 실시예에서, 최소 허용 픽처 트리 리프 노드 크기 MinQTSize 파라미터는 또한 다른 헤더 또는 세트, 예를 들어 슬라이스 헤더(SH) 또는 픽처 파라미터 세트(PPS)에 포함될 수 있다.
HEVC 표준에서, 슬라이스/픽처 경계에 있는 코딩 트리 단위(CTU) 또는 코딩 단위(CU)는 리프 노드의 오른쪽 하단 샘플이 슬라이스/픽처 경계 내에 위치할 때까지 쿼드트리(QT)를 사용하여 강제 분할된다. 강제 QT 파티션 또는 파티셔닝은 인코더와 디코더가 모두 있기 때문에 비트스트림에서 신호를 보낼 필요가 없다. 비디오 인코더(20) 및 비디오 디코더(30)는 강제 QT를 적용할 시기를 알고 있다. 강제 파티션의 목적은 비디오 인코더(20)/비디오 디코더(30)에 의해 경계 CTU/CU를 가능하게 하는 것이다.
국제 특허 공개 번호 WO 2016/090568은 QTBT(quadtree plus binary tree) 구조를 개시하고 있으며, VTM 1.0에서도 경계 CTU/CU 강제 분할 프로세스가 HEVC로부터 상속된다. 이것은 프레임 경계에 위치한 CTU/CU는 전체 전류 CU가 화면 경계 내에 위치할 때까지 레이트-왜곡(rate-distortion, RD) 최적화를 고려하지 않고 쿼드트리(QT) 구조에 의해 강제 분할된다는 것을 의미한다. 이러한 강제 파티션은 비트스트림으로 시그널링되지 않는다.
도 11a는 강제 QT에 의해 분할된 고화질(HD)(1920x1080 픽셀) 하단 경계 CTU(128x128)에 대한 강제 분할 예를 보여준. 도 11에서 HD 픽처는 1920x1080 픽셀이거나 CTU는 128x128 픽셀이다.
샌디에이고 회의(2018년 4월) [JVET-J1021]에서 CE1(파티션)의 SubCE2(픽처 경계 처리)에서 BT, TT 또는 비대칭(Asymmetric BT, ABT)을 사용한 픽처 경계 처리를 위한 15 가지 테스트가 제안되었다. 예를 들어 JVET-K0280 및 JVET-K0376에서 경계는 도 12에 도시된 바와 같이 정의된다. 도 12는 픽처의 경계선을 점선으로 표시하고 경계선의 영역을 직선으로 도시하며, 즉, 하단 경계선, 모서리 경계선, 오른쪽 경계선이다. 하단 경계는 수평 강제 BT 또는 강제 QT로 분할할 수 있고, 오른쪽 경계는 수직 강제 BT 또는 강제 QT로 분할할 수 있으며, 모서리 케이스는 강제 QT로만 분할할 수 있다. BT 또는 강제 QT 파티셔닝은 속도 왜곡 최적화 기준을 기반으로 하며 비트스트림으로 시그널링된다. 강제 파티셔닝은 블록이 분할되어야 한다는 것을 의미한다. 강제 분할은 도 10a에 도시된 바와 같이 "분할 없음"을 사용하여 코딩될 수 없는 경계 블록에 적용된다.
강제 경계 파티셔닝에 강제 QT 스플리팅을 사용하는 경우 MinQTSize의 파티셔닝 제약 조건이 무시된다. 예를 들어, 도 13a에서, MinQTSize가 SPS에서 32로 시그널링되면 강제 QT 방법으로 경계를 일치시키기 위해 QT가 블록 크기 8x8로 분할되어야 하며, 이는 MinQTSize가 32라는 제약 조건을 무시한다.
본 개시의 실시예들에 따르면, 강제 QT가 픽처 경계 파티셔닝에 사용되는 경우, 강제 QT 파티셔닝은 예를 들어, 예를 들어 SPS에서 시그널링되는 분할 제약 조건을 무시하지 않는다. 추가 강제 분할이 필요한 경우 강제 BT만 사용되며 이를 조합하여 강제 QTBT라고도 한다. 본 개시 내용의 실시 관점에서, 예를 들어 파티션 제약 MinQTSize는 픽처 경계에서 강제 QT 파티셔닝에 대해 고려되며 강제 BT 파티셔닝에 대한 추가 시그널링이 필요하지 않는다. 실시예는 또한 일반(비-경계) 블록 및 경계 블록에 대한 분할을 조화시키는 것을 허용한다. 예를 들어, 기존 솔루션에서는 두 개의 "MinQTSize" 파라미터가 필요하다. 하나는 일반 블록 파티션용이고 다른 하나는 경계 블록 파티션용이다. 실시예는 일반 블록 및 경계 블록 파티션 모두에 대해 하나의 공통 "MinQTSize" 파라미터만을 필요로 하며, 이는 하나의 "MinQTSize" 파라미터를 시그널 링 함으로써 인코더와 디코더 사이에서 유연하게 설정될 수 있다. 더욱이, 실시예는 예를 들어 강제 QT보다 적은 파티션을 필요로 한다.
하단 경계 케이스 및 오른쪽 경계 케이스에 대한 솔루션(Solutions for bottom boundary case and right boundary case)
하단 및 오른쪽 경계의 경우 블록 크기가 MinQTSize보다 크면 픽처 경계 파티셔닝을 위한 파티션 모드를 강제 BT 파티셔닝과 강제 QT 파티셔닝 사이에서 선택할 수 있다. 속도 왜곡 최적화(rate-distortion optimization, RDO)를 기반으로 한다. 그렇지 않으면(즉, 블록 크기가 MinQTSize보다 작거나 같으면), 픽처 경계 파티셔닝에는 강제 BT 파티셔닝만 사용되며, 보다 구체적으로, 픽처의 하단 경계에 위치한 경계 블록에 대해 각각 하단 경계에 대해 수평 강제 BT가 사용되고, 픽처의 오른쪽 경계에 위치한 경계 블록에 대해 각각 오른쪽 경계에 수직 강제 BT가 사용된다.
강제 BT 파티셔닝은 현재 블록의 서브-파티션이 픽처의 하단 경계에 위치할 때까지 현재 블록을 수평 강제 경계 파티셔닝에 의해 재귀적으로 분할하고, 수직 강제 경계 파티셔닝에 의해 재귀적으로 분할하는 것을 포함할 수 있다. 리프 노드는 완전히 픽처의 오른쪽 경계에 있다. 대안적으로, 강제 BT 파티셔닝은 현재 블록의 서브-파티션이 하단 경계에 위치할 때까지 수직 강제 경계 파티셔닝에 의해 현재 블록을 재귀적으로 분할하고 리프 노드가 완전히 오른쪽 경계에 위치할 때까지 수평 강제 경계 파티셔닝에 의해 서브-파티션을 반복적으로 분할하는 것을 포함할 수 있다. MinQTSize는 비-경계 블록의 파티셔닝 제어에도 적용될 수 있다.
예를 들어, 도 11a에 도시된 경우에서, MinQTSize가 32이거나 32로 제한되는 반면, 픽처 경계와 일치하기 위해 8 개 샘플의 높이 또는 너비의 직사각형(정사각형이 아닌) 블록의 크기가 필요한 경우 강제 BT 파티셔닝이 32x32 경계에 위치한 블록의 파티셔닝에 사용된다. BT 파티션은 동일한 유형의 강제 BT 파티셔닝을 사용하여 추가로 파티셔닝될 수 있다. 강제 수직 BT 파티셔닝이 적용된 경우 추가 강제 수직 BT 파티셔닝만 적용되고, 강제 수평 BT 파티셔닝이 적용된 경우 추가 강제 수평 BT 파티셔닝만 적용된다. 강제 BT 파티셔닝은 리프 노드가 완전히 픽처 내에 있을 때까지 계속된다.
도 11b는 본 발명의 실시예에 따른 128x128 샘플의 크기를 갖는 하부 경계 CTU의 예시적인 분할을 도시한다. 파티션 트리의 루트 블록 또는 루트 노드를 형성하는 하단 경계 CTU는 더 작은 파티션으로 분할되며, 예를 들어 정사각형 또는 직사각형 크기의 작은 블록으로 분할된다. 이러한 작은 파티션 또는 블록은 더 작은 파티션 또는 블록으로 더 분할될 수 있다. 도 11b에서, CTU는 각각 64x64 샘플의 크기를 갖는 4 개의 정사각형 블록(710, 720, 730 및 740)으로 분할된 첫 번째 쿼드-트리이다. 이들 블록 중, 블록(710 및 720)은 다시 하단 경계 블록인 반면, 블록(730 및 740)은 픽처 외부(각각 픽처 외부에 위치)이며 처리되지 않는다.
블록(710)은 4 개의 정사각형 블록(750, 760, 770 및 780)으로 쿼드-트리 파티셔닝을 사용하여 추가로 분할되며, 각 블록은 32x32 샘플 크기를 갖는다. 블록(750 및 760)은 픽처의 내부에 위치하는 반면 블록(770 및 780)은 다시 하단 경계 블록을 형성한다. 블록(770)의 크기가 예를 들어 32인 MinQTSize보다 크지 않기 때문에, 리프 노드가 완전히 픽처 내에 있거나 완전히 내부에 위치할 때까지, 예를 들어, 재귀 수평 강제 이진 파티셔닝이 블록(770)에 적용되며, 예를 들어, 리프 노드 블록(772), 32x16 샘플을 갖는 직사각형 비 정사각형 블록이 픽처 내에 위치할 때까지(하나의 수평 이진 스플리팅 후) 또는 리프 노드 블록(774), 픽처의 하단 경계에 위치하고 32x8 샘플을 갖는 직사각형 비 정사각형 블록이 픽처 내에 위치할 때까지(두 개의 수평 이진 스플리팅 후) 적용된다. 블록(780)에도 동일하게 적용된다.
본 개시의 실시예들은 픽처 내부에 완전히 위치한 일반 블록들에 대한 분할과 경계 블록들의 분할을 조화롭게 한다. 경계 블록은 완전히 픽처 내부에 있지 않고 완전히 픽처 외부에 있지 않은 블록이다. 다르게 말하면 경계 블록은 픽처 내부에 있는 부분과 픽처 외부에 있는 부분을 구성하는 블록이다. 또한, 본 개시의 실시예는 MinQTSize 또는 그 이하에서 강제 BT 파티셔닝이 시그널링될 필요가 없기 때문에 시그널링을 감소시키는 것을 허용한다.
모서리 케이스를 위한 솔루션(Solutions for corner case)
모서리의 경우 일부 접근 방식은 MinQTSize의 제약 조건도 무시하는 강제 QT 파티셔닝만 허용한다. 본 개시 내용의 실시예는 모서리 케이스에 대한 두 가지 솔루션을 제공한다. 현재 처리중인 블록이 픽처의 모서리에 있을 때 모서리 케이스가 발생한다. 이것은 현재 블록이 두 개의 픽처 경계(수직 및 수평)와 교차하거나 인접하는 경우이다.
솔루션 1:
모서리 케이스는 하단 경계 케이스 또는 오른쪽 경계 케이스로 간주된다. 도 14는 경계 정의의 실시예를 도시한다. 도 14는 점선으로 픽처의 경계선과 경계선의 영역을 직선으로 나타낸 것이다. 픽처와 같이 모서리 케이스는 하단 경계 케이스로 정의된다. 따라서 솔루션은 위의 하단 경계 케이스 및 오른쪽 경계 케이스에 대해 설명한 것과 동일하다. 다시 말해, 블록 또는 파티션이 완전히 픽처 내에 (세로 방향으로) 위치할 때까지 먼저 수평 분할이 적용되고(하단 경계 케이스에 설명된 바와 같이), 그런 다음 리프 노드가 완전히 픽처 내에 (수평 방향으로) 위치할 때까지(오른쪽 경계 경우에 설명된 바와 같이) 수직 분할이 적용된다. 경계 케이스는 경계 블록일 수도 있다.
솔루션 2:
경계 케이스의 정의는 그대로 유지된다. 강제 QT가 MinQTSize에 의해 제한되는 경우(현재 블록 크기가 MinQTSize보다 작거나 같다), 수평 강제 BT를 사용하여 하단 경계와 일치하고, 하단 경계가 일치하면 수직 강제 BT를 사용하여 오른쪽 경계와 일치한다.
예를 들어, 픽처의 모서리에 위치한 블록에 대한 강제 QTBT의 실시예를 도시하는 도 13a에서, MinQTSize가 모서리 케이스 강제 QT 파티션에 대해 32이거나 32로 제한되는 경우, 강제 파티션이 종료될 때까지 32x32 블록의 파티션 후에 추가 BT 파티션이 사용될 것이다.
도 13b는 본 발명의 실시예에 따른 픽처의 모서리에서 또는 픽처의 모서리에서 경계 CTU의 예시적인 분할의 추가 자세한 내용을 도시하며, 여기서 CTU는 128x128 샘플의 크기를 갖는다. CTU는 각각 64x64 샘플 크기를 가진 4 개의 정사각형 블록으로 분할된 첫 번째 쿼드-트리이다. 이들 블록 중, 좌측 상단 블록(910)만이 경계 블록인 반면, 나머지 3 개는 픽처의 외부(완전히 외부)에 위치하며 더 이상 처리되지 않는다. 블록(910)은 4 개의 정사각형 블록(920, 930, 940 및 950)으로 쿼드트리 스플리팅을 사용하여 추가로 분할되며, 각 블록은 32x32 샘플의 크기를 갖는다. 블록(920)은 픽처의 내부에 위치하는 반면 블록(930, 940 및 950)은 다시 경계 블록을 형성한다. 이들 블록(930, 940, 950)의 크기가 MinQTSize(32)보다 크지 않기 때문에, 강제 이진 파티셔닝이 블록(930, 940, 950)에 적용된다.
블록(930)은 오른쪽 경계에 위치하며 리프 노드가 픽처 내에 위치할 때까지 반복적인 수직 강제 이진 파티셔닝을 사용하여 분할되며, 예를 들어 블록(932)은 픽처의 오른쪽 경계에 위치한다(여기서는 두 개의 수직 이진 스플리팅 후).
블록(940)은 하단 경계에 위치하고 리프 노드가 픽처 내에 위치할 때까지 반복적인 수평 강제 이진 파티셔닝을 사용하여 분할되며, 예를 들어 블록(942)은 픽처의 오른쪽 경계에 위치한다(여기서는 2 개의 수평 이진 스플리팅 후).
블록(950)은 모서리 경계에 위치하고 서브-파티션 또는 블록(여기서는 블록 952)이 픽처의 하단 경계(여기서는 두 개의 수평 이진 스플리팅 후)에 위치할 때까지 첫 번째 재귀 수평 강제 이진 파티셔닝을 사용하여 분할되고 그런 다음 리프 노드 또는 블록, 예를 들어 블록(954)이 픽처의 오른쪽 경계(여기서는 2 개의 수직 이진 스플리팅 후)에 위치하거나 리프 노드가 픽처 내부에 위치할 때까지, 또는 각각 리드 노프가 픽처의 내측에 위치할 때까지 수직 강제 경계 파티셔닝에 의해 서브-파티션으로 재귀적으로 분할된다.
위의 접근 방식은 디코딩과 인코딩 모두에 적용될 수 있다. 디코딩을 위해 MinQTSize는 SPS를 통해 수신될 수 있다. 인코딩을 위해 MinQTSize는 SPS를 통해 전송될 수 있다. 실시예는 도 12 또는 도 14에 도시된 바와 같이 경계 정의 또는 기타 경계 정의를 사용할 수 있다.
본 개시의 추가 실시예는 다음에 제공된다. 다음 섹션에서 사용된 번호 매기기가 반드시 이전 섹션에서 사용된 번호 매기기를 준수할 필요는 없다는 점에 유의해야 한다.
실시예 1: 분할 방법은:
픽처의 현재 블록이 경계 블록인지 판단하는 단계;
현재 블록이 경계 블록이면 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 큰지를 결정하는 단계;
현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 크지 않으면 현재 블록에 강제 이진 트리 스플리팅을 적용하는 단계
를 포함한다.
실시예 2: 실시예 1의 분할 방법으로서, 여기서 강제 이진 트리 스플리팅은 현재 블록이 픽처의 하단 경계에 위치하는 경우 재귀 수평 강제 이진 파티셔닝이거나, 현재 블록이 픽처의 오른쪽 경계에 위치하는 경우 재귀 수직 강제 경계 파티셔닝이다.
실시예 3: 실시예 1 또는 2의 분할 방법으로서, 여기서 강제 이진 파티셔닝은 현재 블록의 서브-파티션이 픽처의 하단 경계에 직접 위치할 때까지 수평 강제 경계 파티셔닝에 의해 현재 블록을 재귀적으로 분할하는 것을 포함하고, 리프 노드가 픽처의 오른쪽 경계에 완전히 위치할 때까지 수직 강제 경계 파티셔닝에 의해 서브-파티션을 재귀적으로 분할하는 것을 포함하거나 그 반대의 경우도 마찬가지이다.
실시예 4: 실시예 1 내지 3 중 어느 하나의 분할 방법으로서, 여기서 최소 허용 쿼드트리 리프 노드 크기는 비-경계 블록의 분할을 제어하기 위해 또한 적용되는 최소 허용 쿼드트리 리프 노드 크기이다.
실시예 5: 실시예 1 내지 4 중 어느 하나의 분할 방법에 따라 블록을 분할함으로써 블록을 디코딩하는 디코딩 방법.
실시예 6: 실시예 5의 디코딩 방법으로서, 최소 허용 쿼드트리 리프 노드 크기는 SPS를 통해 수신된다.
실시예 7: 실시예 1 내지 4 중 어느 하나의 분할 방법에 따라 블록을 분할함으로써 블록을 인코딩하는 인코딩 방법.
실시예 8: 실시예 7의 인코딩 방법으로서, 최소 허용 쿼드트리 리프 노드 크기는 SPS를 통해 전송된다.
실시예 9: 실시예 5 또는 6의 방법 중 임의의 하나를 수행하도록 구성된 논리 회로를 포함하는 디코딩 장치.
실시예 10: 실시예 7 또는 8의 방법 중 어느 하나를 수행하도록 구성된 논리 회로를 포함하는 인코딩 장치.
실시예 11: 프로세서에 의해 실행될 때 명령을 저장하기 위한 비 일시적 저장 매체는 프로세서로 하여금 실시예 1 내지 8에 따른 방법 중 임의의 것을 수행하게 한다.
장치는 메모리 요소; 및 상기 메모리 요소에 연결되고, 픽처의 현재 블록이 경계 블록인지를 결정하고, 현재 블록이 경계 블록인 경우, 현재 블록의 크기가 최소 허용 쿼드트리(QT) leaf node size(MinQTSize)보다 큰지를 결정하고, 현재 블록의 크기가 MinQTSize보다 크지 않을 때 현재 블록에 강제 바이너리 트리(BT) 분할을 적용하도록 구성된 프로세서 요소를 포함한다.
요약하면, 본 출원(또는 본 개시)의 실시예는 인코딩 및 디코딩을 위한 장치 및 방법을 제공한다.
제1 관점은 파티셔닝 방법에 관한 것이며, 상기 방법은 픽처의 현재 블록이 경계 블록인지를 결정하고 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 큰지를 결정하는 단계; 현재 블록이 경계 블록이고 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기(MinQTSize)보다 크지 않으면 강제 이진 트리(BT) 분할을 현재 블록에 적용하는 단계를 포함한다.
이와 같이 제1 관점에 따른 방법의 제1 구현 형태에서, 강제 이진 트리 스플리팅은 현재 블록이 픽처의 하단 경계에 위치하는 경우 재귀 수평 강제 이진 파티셔닝이거나 또는 현재 블록이 픽처의 오른쪽 경계에 위치하는 경우 재귀 수직 강제 경계 파티셔닝이다.
이와 같이 제1 관점에 따른 방법의 제2 구현 형태 또는 제1 관점의 임의의 선행 구현 형태에서, 강제 이진 트리 스플리팅은 리프 노드 블록이 픽처 내에 위치할 때까지 계속된다.
이와 같이 제1 관점에 따른 방법의 제3 구현 형태 또는 제1 관점의 임의의 선행 구현 형태에서, 강제 이진 파티셔닝은 현재 블록의 서브-파티션이 픽처의 하단 경계에 위치할 때까지 수평 강제 경계 파티셔닝에 의해 현재 블록을 재귀적으로 분할하는 단계; 및 리프 노드가 픽처의 오른쪽 경계에 완전히 위치할 때까지 수직 강제 경계 파티셔닝에 의해 서브-파티션을 재귀적으로 분할하는 단계를 포함한다.
이와 같이 제1 관점에 따른 방법의 제4 구현 형태 또는 제1 관점의 임의의 선행 구현 형태에서, 강제 BT 파티셔닝은 현재 블록의 서브-파티션이 하단 경계에 위치할 때까지 수직 강제 경계 파티셔닝에 의해 현재 블록을 재귀적으로 분할하는 단계; 및 리프 노드가 완전히 우측 경계에 위치할 때까지 수평 강제 경계 파티셔닝에 의해 서브-파티션을 재귀적으로 분할하는 단계를 포함한다.
이와 같이 제1 관점에 따른 방법의 제5 구현 형태 또는 제1 관점의 임의의 선행 구현 형태에서, 방법은 비-경계 블록의 분할을 제어하기 위해 최소 허용 쿼드트리 리프 노드 크기를 적용하는 단계를 더 포함한다.
이와 같이 제1 관점에 따른 방법의 제6 구현 형태 또는 제1 관점의 임의의 선행 구현 형태에서, 경계 블록은 완전히 픽처 내부에 있지 않고 픽처 외부에 완전히 있지 않은 블록이다.
제2 관점은 제1 관점 또는 제1 관점의 임의의 선행 구현 형태에 따라 블록을 분할함으로써 블록을 디코딩하는 디코딩 방법에 관한 것이다.
이와 같은 제2 관점에 따른 방법의 제1 구현 형태에서, 방법은 시퀀스 파라미터 세트(SPS)를 통해 최소 허용 쿼드트리 리프 노드 크기를 수신하는 단계를 더 포함한다.
제3 관점은 제1 관점 또는 제1 관점의 임의의 선행 구현 형태에 따라 블록을 분할함으로써 블록을 인코딩하는 인코딩 방법에 관한 것이다.
이와 같이 제3 관점에 따른 방법의 제1 구현 형태에서, 방법은 시퀀스 파라미터 세트(SPS)를 통해 최소 허용 쿼드트리 리프 노드 크기를 전송하는 단계를 더 포함한다.
이와 같이 제3 관점은 제1 관점의 분할 방법 또는 제1 관점의 임의의 선행 구현 형태에 따라 블록을 분할함으로써 블록을 디코딩하도록 구성된 논리 회로를 포함하는 디코딩 장치에 관한 것이다.
이와 같이 제4 관점에 따른 디코딩 장치의 제1 구현 형태에서, 논리 회로는 시퀀스 파라미터 세트(SPS)를 통해 최소 허용 쿼드트리 리프 노드 크기를 수신하도록 추가로 구성된다.
제5 관점은 제1 관점의 분할 방법 또는 제1 관점의 임의의 선행 구현 형태에 따라 블록을 분할함으로써 블록을 인코딩하도록 구성된 논리 회로를 포함하는 인코딩 장치에 관한 것이다.
이와 같이 제5 관점에 따른 디코딩 장치의 제1 구현 형태에서, 논리 회로는 시퀀스 파라미터 세트(SPS)를 통해 최소 허용 쿼드트리 리프 노드 크기를 전송하도록 추가로 구성된다.
제6 관점은 프로세서에 의해 실행될 때 프로세서로 하여금 이와 같은 제1, 제2 또는 제3 관점 중 임의의 것을 수행하게 하거나 제1, 제2 또는 제3 관점 중 임의의 이전 구현 형태를 수행하게 하는 명령을 저장하기 위한 비 일시적 저장 매체에 관한 것이다.
제7 관점은 픽처의 현재 블록이 경계 블록이고 현재 블록의 크기가 최소 허용 쿼드트리(QT) 리프 노드 크기(MinQTSize)보다 작거나 같다고 결정하는 단계; 및 결정에 응답하여, 강제 이진 트리(BT) 분할을 현재 블록에 적용하는 단계를 포함하는 방법에 관한 것이다.
이와 같이 제7 관점에 따른 방법의 제1 구현 형태에서, 현재 블록은 픽처의 하단 경계에 위치하며, 여기서 강제 BT 파티셔닝은 재귀 수평 강제 BT 파티셔닝이다.
이와 같이 제7 관점에 따른 방법의 제2 구현 형태 또는 제7 관점의 임의의 선행 구현 형태에서, 현재 블록은 픽처의 오른쪽 경계에 위치하며, 여기서 강제 BT 파티셔닝은 재귀 수직 강제 BT이다 파티셔닝이다.
이와 같이 제7 관점에 따른 방법의 제3 구현 형태 또는 제7 관점의 임의의 선행 구현 형태에서, 강제 BT 파티셔닝은 현재 블록의 서브-파티션이 하단 경계에 위치할 때까지 수평 강제 경계 파티셔닝에 의해 현재 블록을 재귀적으로 분할하는 단계; 및 리프 노드가 완전히 우측 경계에 위치할 때까지 수직 강제 경계 파티셔닝에 의해 서브-파티션을 재귀적으로 분할하는 단계를 포함한다.
이와 같이 제7 관점에 따른 방법의 제4 구현 형태 또는 제7 관점의 임의의 선행 구현 형태에서, 강제 BT 파티셔닝은 현재 블록의 서브-파티션이 하단 경계에 위치할 때까지 수직 강제 경계 파티셔닝에 의해 현재 블록을 재귀적으로 분할하는 단계; 및 리프 노드가 완전히 우측 경계에 위치할 때까지 수평 강제 경계 파티셔닝에 의해 서브-파티션을 재귀적으로 분할하는 단계를 포함한다.
이와 같이 제7 관점에 따른 방법의 제5 구현 형태 또는 제7 관점의 임의의 선행 구현 형태에서, 방법은 비-경계 블록의 분할을 제어하기 위해 MinQTSize를 적용하는 단계를 더 포함한다.
이와 같이 제7 관점에 따른 방법의 제6 구현 형태 또는 제7 관점의 임의의 선행 구현 형태에서, 방법은 시퀀스 파라미터 세트(SPS)를 통해 MinQTSize를 수신하는 단계를 더 포함한다.
이와 같이 제7 관점에 따른 방법의 제7 구현 형태 또는 제7 관점의 임의의 선행 구현 형태에서, 방법은 시퀀스 파라미터 세트(SPS)를 통해 MinQTSize를 전송하는 단계를 더 포함한다.
제8 관점은 장치에 관한 것이며, 상기 장치는 메모리; 및 상기 메모리에 연결되고 픽처의 현재 블록이 경계 블록인지를 결정하고, 현재 블록이 경계 블록인 경우 현재 블록의 크기가 최소 허용 쿼드트리(QT) 리프 노드 크기(MinQTSize)보다 큰지를 결정하고, 현재 블록의 크기가 MinQTSize보다 크지 않으면 현재 블록에 강제 이진 트리(BT) 분할을 적용하도록 구성된 프로세서를 포함한다.
이와 같이 제8 관점에 따른 장치의 제1 구현 형태에서, 강제 BT 파티셔닝은 현재 블록이 픽처의 하단 경계에 위치할 때 재귀 수평 강제 BT 파티셔닝 또는 현재 블록이 픽처의 오른쪽 경계에 위치할 때 재귀 수직 강제 BT 파티셔닝이다.
이와 같이 제8 관점에 따른 장치의 제2 구현 형태 또는 제8 관점의 임의의 선행 구현 형태에서, 강제 BT 파티셔닝은 현재 블록의 서브-파티션이 하단 경계에 위치할 때까지 수평 강제 경계 파티셔닝에 의해 현재 블록을 재귀적으로 분할하는 단계; 및 리프 노드가 완전히 우측 경계에 위치할 때까지 수직 강제 경계 파티셔닝에 의해 서브-파티션을 재귀적으로 분할하는 단계를 포함한다.
이와 같이 제8 관점에 따른 장치의 제3 구현 형태 또는 제8 관점의 임의의 선행 구현 형태에서, 강제 BT 파티셔닝은 현재 블록의 서브-파티션이 하단 경계에 위치할 때까지 수직 강제 경계 파티셔닝에 의해 현재 블록을 재귀적으로 분할하는 단계; 및 리프 노드가 완전히 우측 경계에 위치할 때까지 수평 강제 경계 파티셔닝에 의해 서브-파티션을 재귀적으로 분할하는 단계를 포함한다.
이와 같이 제8 관점에 따른 장치의 제4 구현 형태 또는 제8 관점의 임의의 선행 구현 형태에서, 프로세서는 비-경계 블록의 분할을 제어하기 위해 MinQTSize를 적용하도록 추가로 구성된다.
이와 같이 제8 관점에 따른 장치의 제5 구현 형태 또는 제8 관점의 임의의 선행 구현 형태에서, 장치는 프로세서에 결합되고 시퀀스 파라미터 세트(SPS)를 통해 MinQTSize를 수신하도록 구성된 수신기를 더 포함한다.
이와 같이 제8 관점에 따른 장치의 제6 구현 형태 또는 제8 관점의 임의의 선행 구현 형태에서, 장치는 프로세서에 결합되고 시퀀스 파라미터 세트(SPS)를 통해 MinQTSize를 전송하도록 구성된 전송기를 더 포함한다.
제9 관점은 컴퓨터 프로그램 제품에 관한 것이며, 컴퓨터 프로그램 제품은 프로세서에 의해 실행될 때 장치가 픽처의 현재 블록이 경계 블록인지를 결정하게 하고; 현재 블록이 경계 블록인 경우 현재 블록의 크기가 최소 허용 쿼드트리(QT) 리프 노드 크기(MinQTSize)보다 큰지를 결정하게 하며; 현재 블록 0의 크기가 MinQTSize보다 크지 않으면 현재 블록에 강제 이진 트리(BT) 분할을 적용하게 하는 비 일시적 매체 상에 저장된 컴퓨터 실행 가능 명령을 포함한다.
이와 같이 제8 관점에 따른 장치의 제1 구현 형태에서, 강제 BT 파티셔닝은 현재 블록이 픽처의 하단 경계에 위치할 때 재귀 수평 강제 BT 파티셔닝이거나 또는 현재 블록이 픽처의 오른쪽 경계에 위치할 때 현재 블록에 재귀 수직 강제 BT 파티셔닝이다.
이와 같이 제9 관점에 따른 장치의 제2 구현 형태 또는 제9 측면의 임의의 선행 구현 형태에서, 강제 BT 파티셔닝은 현재 블록의 서브-파티션이 하단 경계에 위치할 때까지 수평 강제 경계 파티셔닝에 의해 현재 블록을 재귀적으로 분할하는 단계; 및 리프 노드가 완전히 우측 경계에 위치할 때까지 수직 강제 경계 파티셔닝에 의해 서브-파티션을 재귀적으로 분할하는 단계를 포함한다.
이와 같이 제9 관점에 따른 장치의 제3 구현 형태 또는 제9 측면의 임의의 선행 구현 형태에서, 강제 BT 파티셔닝은 현재 블록의 서브-파티션이 하단 경계에 위치할 때까지 수직 강제 경계 파티셔닝에 의해 현재 블록을 재귀적으로 분할하는 단계; 및 리프 노드가 완전히 우측 경계에 위치할 때까지 수평 강제 경계 파티셔닝에 의해 서브-파티션을 재귀적으로 분할하는 단계를 포함한다.
이와 같이 제9 관점에 따른 장치의 제4 구현 형태 또는 제9 관점의 임의의 선행 구현 형태에서, 명령은 장치로 하여금 비-경계 블록의 분할을 제어하기 위해 추가로 MinQTSize를 적용하게 한다.
이와 같이 제9 관점에 따른 장치의 제5 구현 형태 또는 제9 관점의 임의의 선행 구현 형태에서, 명령은 또한 장치로 하여금 시퀀스 파라미터 세트(SPS)를 통해 MinQTSize를 수신하게 한다.
이와 같이 제9 관점에 따른 장치의 제6 구현 형태 또는 제9 관점의 임의의 선행 구현 형태에서, 명령은 또한 장치로 하여금 시퀀스 파라미터 세트(SPS)를 통해 MinQTSize를 전송하게 한다.
일부 실시예에 따르면, 디코더가 제공되며, 상기 디코더는 하나 이상의 프로세서; 및 프로세서에 결합되고 프로세서에 의한 실행을 위한 프로그래밍을 저장하는 비 일시적 컴퓨터 판독 가능형 저장 매체를 포함하고, 상기 프로그래밍은 프로세서에 의해 실행될 때, 실시예 4를 참조하여 위에서 설명된 임의의 방법을 수행하도록 디코더를 구성한다.
또한, 인코더가 제공되며, 상기 인코더는 하나 이상의 프로세서; 및 프로세서에 결합되고 프로세서에 의한 실행을 위한 프로그래밍을 저장하는 비 일시적 컴퓨터 판독 가능형 저장 매체를 포함하고, 상기 프로그래밍은 프로세서에 의해 실행될 때, 실시예 4를 참조하여 전술한 임의의 방법을 수행하도록 인코더를 구성한다.
다음은 전술한 실시예에서 나타낸 인코딩 방법 및 디코딩 방법의 적용 및 이를 사용하는 시스템에 대한 설명이다.
도 17은 콘텐츠 공급 서비스를 실현하기 위한 콘텐츠 공급 시스템(3100)을 나타내는 블록도이다. 이 콘텐츠 공급 시스템(3100)은 캡처 장치(3102), 단말 장치(3106)를 포함하고, 선택적으로 디스플레이(3126)를 포함한다. 캡처 장치(3102)는 통신 링크(3104)를 통해 단말 장치(3106)와 통신한다. 통신 링크는 위에서 설명된 통신 채널(13)을 포함할 수 있다. 통신 링크(3104)는 WIFI, 이더넷, 케이블, 무선(3G/4G/5G), USB 또는 이들의 임의의 종류의 조합 등을 포함하지만 이에 제한되지 않는다.
캡처 장치(3102)는 데이터를 생성하고, 상기 실시예에서 도시된 바와 같은 인코딩 방법으로 데이터를 인코딩할 수 있다. 대안적으로, 캡처 장치(3102)는 데이터를 스트리밍 서버(도면에 도시되지 않음)에 분배할 수 있고, 서버는 데이터를 인코딩하고 인코딩된 데이터를 단말 장치(3106)로 전송한다. 캡처 장치(3102)는 카메라, 스마트 폰 또는 패드, 컴퓨터 또는 노트북, 화상 회의 시스템, PDA, 차량 탑재 장치 또는 이들의 조합 등을 포함하지만 이에 제한되지는 않는다. 예를 들어, 캡처 장치(3102)는 전술한 바와 같이 소스 장치(12)를 포함할 수 있다. 데이터가 비디오를 포함하는 경우, 캡처 장치(3102)에 포함된 비디오 인코더(20)는 실제로 비디오 인코딩 처리를 수행할 수 있다. 데이터가 오디오(즉, 음성)를 포함하는 경우, 캡처 장치(3102)에 포함된 오디오 인코더는 실제로 오디오 인코딩 처리를 수행할 수 있다. 일부 실제 시나리오를 위해, 캡처 장치(3102)는 인코딩된 비디오 및 오디오 데이터를 함께 다중화함으로써 분배한다. 예를 들어 화상 회의 시스템과 같은 다른 실제 시나리오의 경우 인코딩된 오디오 데이터와 인코딩된 비디오 데이터는 다중화되지 않는다. 캡처 장치(3102)는 인코딩된 오디오 데이터 및 인코딩된 비디오 데이터를 단말 장치(3106)에 개별적으로 배포한다.
콘텐츠 공급 시스템(3100)에서 단말 장치(310)는 인코딩된 데이터를 수신하여 재생한다. 단말 장치(3106)는 전술한 인코딩된 데이터를 디코딩할 수 있는 스마트 폰 또는 패드(3108), 컴퓨터 또는 랩탑(3110), 네트워크 비디오 레코더(NVR)/디지털 비디오 레코더(DVR)(3112), TV(3114), 셋톱 박스(STB)(3116), 화상 회의 시스템(3118), 비디오 감시 시스템(3120), 퍼스널 디지털 어시스턴트(Personal Digital Assistant, PDA)(3122), 차량 탑재 장치(3124), 또는 이들 중 임의의 조합과 같은 데이터 수신 및 복구 기능을 갖춘 장치 등이 될 수 있다. 예를 들어, 단말 장치(3106)는 전술한 바와 같이 목적지 장치(14)를 포함할 수 있다. 인코딩된 데이터가 비디오를 포함하는 경우, 단말 장치에 포함된 비디오 디코더(30)가 비디오 디코딩을 수행하기 위해 우선 순위를 갖는다. 인코딩된 데이터가 오디오를 포함하는 경우, 단말 장치에 포함된 오디오 디코더가 오디오 디코딩 처리를 수행하기 위해 우선 순위를 갖는다.
디스플레이가 있는 단말 장치의 경우(예를 들어, 스마트 폰 또는 패드(3108), 컴퓨터 또는 노트북(3110), 네트워크 비디오 레코더(NVR)/디지털 비디오 레코더(DVR)(3112), TV(3114), 퍼스널 디지털 어시스턴트(Personal Digital Assistant, PDA)(3122) 또는 차량 탑재된 장치(3124)에서, 단말 장치는 디코딩된 데이터를 디스플레이에 공급할 수 있다. 디스플레이가 없는 단말 장치, 예를 들어, STB(3116), 화상 회의 시스템(3118) 또는 비디오 감시 시스템(3120)의 경우, 외부 디스플레이(3126)가 내부에 접촉되어 디코딩된 데이터를 수신하고 표시한다.
본 시스템의 각 장치가 인코딩 또는 디코딩을 수행할 때, 전술한 실시예에 도시된 바와 같이 픽처 인코딩 장치 또는 픽처 디코딩 장치가 사용될 수 있다.
도 18은 단말 장치(3106)의 일례의 구조를 도시한 도면이다. 단말 장치(3106)가 캡처 장치(3102)로부터 스트림을 수신한 후, 프로토콜 진행 유닛(3202)은 스트림의 전송 프로토콜을 분석한다. 프로토콜에는 실시간 스트리밍 프로토콜(Real Time Streaming Protocol, RTSP), 하이퍼 텍스트 트랜스퍼 프로토콜(Hyper Text Transfer Protocol, HTTP), HTTP 라이브 스트리밍 프로토콜(HTTP Live Streaming Protocol, HLS), MPEG-DASH, 실시간 트랜스포트 프로토콜(Real-time Transport Protocol, RTP), 실시간 메시징 프로토콜(Real Time Messaging Protocol, RTMP), 또는 이들의 임의의 종류의 조합 이가 포함되지만 이에 국한되지는 않는다.
프로토콜 진행 유닛(3202)이 스트림을 처리한 후 스트림 파일이 생성된다. 파일은 역 다중화 유닛(3204)으로 출력된다. 역 다중화 유닛(3204)은 다중화된 데이터를 인코딩된 오디오 데이터와 인코딩된 비디오 데이터로 분리할 수 있다. 전술한 바와 같이, 예를 들어 화상 회의 시스템과 같은 일부 실제 시나리오의 경우, 인코딩된 오디오 데이터와 인코딩된 비디오 데이터는 다중화되지 않는다. 이 상황에서, 인코딩된 데이터는 디 멀티플렉싱 유닛(3204)을 통하지 않고 비디오 디코더(3206) 및 오디오 디코더(3208)로 전송된다.
역 다중화 처리를 통해 비디오 ES(Elementary Stream), 오디오 ES 및 선택적으로 자막이 생성된다. 전술한 실시예에서 설명된 비디오 디코더(30)를 포함하는 비디오 디코더(3206)는 전술한 실시예에 도시된 디코딩 방법에 의해 비디오 ES를 디코딩하여 비디오 프레임을 생성하고, 이 데이터를 동기 유닛(3212)에 공급한다. 오디오 디코더(3208)는 오디오 ES를 디코딩하여 오디오 프레임을 생성하고 이 데이터를 동기 유닛(3212)에 공급한다. 대안적으로, 비디오 프레임은 동기 유닛(3212)에 공급하기 전에 버퍼(도 18에 도시되지 않음)에 저장할 수 있다. 유사하게, 오디오 프레임은 동기 유닛(3212)에 공급하기 전에 버퍼(도 18에 도시되지 않음)에 저장할 수 있다.
동기 유닛(3212)은 비디오 프레임과 오디오 프레임을 동기화하고, 비디오/오디오를 비디오/오디오 디스플레이(3214)에 공급한다. 예를 들어, 동기 유닛(3212)은 비디오 및 오디오 정보의 프리젠테이션을 동기화한다. 정보는 코딩된 시청각 데이터의 표현과 관련된 타임 스탬프와 데이터 스트림 자체의 전달에 관한 타임 스탬프를 사용하여 신택스로 코딩할 수 있다.
스트림에 자막이 포함된 경우, 자막 디코더(3210)는 자막을 디코딩하고 비디오 프레임 및 오디오 프레임과 동기화하여 비디오/오디오/자막 디스플레이(3216)에 비디오/오디오/자막을 제공한다.
본 발명은 전술한 시스템에 제한되지 않고, 전술한 실시예에서의 픽처 인코딩 장치 또는 픽처 디코딩 장치는 다른 시스템, 예를 들어 자동차 시스템에 통합될 수 있다.
본 발명의 실시예가 주로 비디오 코딩에 기초하여 설명되었지만, 코딩 시스템(10), 인코더(20) 및 디코더(30)(및 이에 상응하는 시스템(10))의 실시예 및 여기에 설명된 다른 실시예가 또한 픽처 처리 또는 코딩, 즉 비디오 코딩에서와 같이 임의의 선행 또는 연속적인 픽처에 독립적인 개별 픽처의 처리 또는 코딩에 여전히 구성될 수 있음에 유의해야 한다. 일반적으로 픽처 프로세싱 코딩이 단일 픽처(17)로 제한되는 경우 인터 예측 유닛 244(인코더) 및 344(디코더)만 사용할 수 없다. 비디오 인코더(20) 및 비디오 디코더(30)의 다른 모든 기능(도구 또는 기술이라고도 함)은 예를 들어 정지 화상 처리, 예를 들어 잔여 계산(204/304), 변환(206), 양자화(208), 역 양자화(210/310), 역변환(212/312), 파티셔닝(262/362), 인트라 예측(254/354) 및/또는 루프 필터링(220, 320) 및 엔트로피 코딩(270) 및 엔트로피 디코딩(304)을 위해 동일하게 사용될 수 있다.
예를 들어, 인코더(20) 및 디코더(30), 및 본 명세서에 설명된 기능의 실시예는, 예를 들어, 인코더(20) 및 디코더(30)를 참조하면, 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 소프트웨어로 구현되는 경우, 기능은 컴퓨터 판독 가능형 매체에 저장되거나 통신 매체를 통해 하나 이상의 명령 또는 코드로 전송되고 하드웨어 기반 처리 장치에 의해 실행될 수 있다. 컴퓨터 판독 가능형 매체는 데이터 저장 매체와 같은 유형의 매체에 대응하는 컴퓨터 판독 가능형 저장 매체 또는 예를 들어 통신 프로토콜에 따라 컴퓨터 프로그램을 한 장소에서 다른 장소로 전송하는 것을 용이하게 하는 임의의 매체를 포함하는 통신 매체를 포함할 수 있다. 이러한 방식으로, 컴퓨터 판독 가능형 매체는 일반적으로 (1) 비 일시적 유형의 컴퓨터 판독 가능형 저장 매체 또는 (2) 신호 또는 반송파와 같은 통신 매체에 대응할 수 있다. 데이터 저장 매체는 본 개시에 설명된 기술의 구현을 위한 명령, 코드 및/또는 데이터 구조를 검색하기 위해 하나 이상의 컴퓨터 또는 하나 이상의 프로세서에 의해 액세스될 수 있는 임의의 이용 가능한 매체일 수 있다. 컴퓨터 프로그램 제품은 컴퓨터 판독 가능형 매체를 포함할 수 있다.
하나 이상의 예들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 소프트웨어로 구현되는 경우, 기능은 컴퓨터 판독 가능형 매체에 하나 이상의 명령 또는 코드로 저장되거나 전송될 수 있으며 하드웨어 기반 처리 장치에 의해 실행될 수 있다. 컴퓨터 판독 가능형 매체는 데이터 저장 매체와 같은 유형의 매체에 대응하는 컴퓨터 판독 가능형 저장 매체 또는 예를 들어 통신 프로토콜에 따라 컴퓨터 프로그램을 한 장소에서 다른 장소로 전송하는 것을 용이하게 하는 임의의 매체를 포함하는 통신 매체를 포함할 수 있다. 이러한 방식으로, 컴퓨터 판독 가능형 매체는 일반적으로 (1) 비 일시적 유형의 컴퓨터 판독 가능형 저장 매체 또는 (2) 신호 또는 반송파와 같은 통신 매체에 대응할 수 있다. 데이터 저장 매체는 본 개시에 설명된 기술의 구현을 위한 명령, 코드 및/또는 데이터 구조를 검색하기 위해 하나 이상의 컴퓨터 또는 하나 이상의 프로세서에 의해 액세스될 수 있는 임의의 이용 가능한 매체일 수 있다. 컴퓨터 프로그램 제품은 컴퓨터 판독 가능형 매체를 포함할 수 있다.
제한이 아닌 예로서, 이러한 컴퓨터 판독 가능형 저장 매체는 RAM, ROM, EEPROM, CD-ROM 또는 기타 광학 디스크 저장 장치, 자기 디스크 저장 장치 또는 기타 자기 저장 장치, 플래시 메모리, 또는 명령 또는 데이터 구조의 형태로 원하는 프로그램 코드를 저장하는 데 사용할 수 있으면서 컴퓨터에서 액세스할 수 있는 임의의 다른 매체를 포함할 수 있다. 또한 모든 연결을 컴퓨터 판독 가능형 매체라고 한다. 예를 들어, 동축 케이블, 광섬유 케이블, 트위스트 페어, 디지털 가입자 회선(digital subscriber line, DSL) 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술을 사용하여 웹 사이트, 서버 또는 기타 원격 소스에서 명령이 전송되는 경우 동축 케이블, 광섬유 케이블, 연선, DSL 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술이 매체의 정의에 포함된다. 그러나 컴퓨터 판독 가능형 저장 매체 및 데이터 저장 매체는 연결, 반송파, 신호 또는 기타 일시적인 매체를 포함하지 않고 대신 비 일시적 유형의 저장 매체에 대한 것임을 이해해야 한다. 여기에 사용된 디스크 및 디스크는 콤팩트 디스크(compact disc, CD), 레이저 디스크, 광 디스크, 디지털 버서타일 디스크(Digital Versatile Disc, DVD), 플로피 디스크 및 블루-레이(Blu-ray) 디스크를 포함하며, 여기서 디스크는 일반적으로 데이터를 자기적으로 재생하는 반면 디스크는 레이저로 데이터를 광학적으로 재생한다. 위의 조합도 컴퓨터 판독 가능형 매체의 범위 내에 포함되어야 한다.
명령은 하나 이상의 디지털 신호 프로세서(digital signal processor, DSP), 범용 마이크로프로세서, 주문형 집적 회로(application specific integrated circuits, ASIC), 필드 프로그래머블 로직 어레이(field programmable logic array, FPGA) 또는 기타 동등한 통합 또는 이산 논리 회로와 같은 하나 이상의 프로세서에 의해 실행될 수 있다. 따라서, 본 명세서에서 사용되는 용어 "프로세서"는 전술한 구조 또는 본 명세서에 설명된 기술의 구현에 적합한 임의의 다른 구조를 지칭할 수 있다. 또한, 일부 관점에서, 여기에 설명된 기능은 인코딩 및 디코딩을 위해 구성된 전용 하드웨어 및/또는 소프트웨어 모듈 내에 제공되거나 결합된 코덱에 통합될 수 있다. 또한, 기술은 하나 이상의 회로 또는 논리 요소에서 완전히 구현될 수 있다.
본 개시의 기술은 무선 핸드셋, 집적 회로(IC) 또는 IC 세트(예를 들어, 칩 세트)를 포함하는 매우 다양한 장치 또는 장치에서 구현될 수 있다. 개시된 기술을 수행하도록 구성된 장치의 기능적 측면을 강조하기 위해 다양한 구성 요소, 모듈 또는 유닛이 본 개시에서 설명되지만, 반드시 상이한 하드웨어 유닛에 의한 실현을 필요로 하는 것은 아니다. 오히려, 위에서 설명된 바와 같이, 다양한 유닛이 코덱 하드웨어 유닛으로 결합되거나, 적절한 소프트웨어 및/또는 펌웨어와 함께, 위에서 설명된 하나 이상의 프로세서를 포함하는 상호 연산하는 하드웨어 유닛의 집합에 의해 제공될 수 있다.
이하에서는 논리 연산자 또는 수학 연산자를 다음과 같이 정의한다:
본 출원에서 사용되는 수학 연산자는 C 프로그래밍 언어에서 사용되는 연산자와 유사하다. 그러나 정수 나눗셈 및 산술 시프트 연산의 결과는 보다 정확하게 정의되고 지수 및 실수 나눗셈과 같은 추가 연산이 정의된다. 번호 매기기 및 계산 규칙은 일반적으로 0부터 시작한다. 예를 들어 "첫 번째"는 0 번째에 대응하고 "두 번째"는 1 번째에 대응한다.
산술 연산자
이하에서 산술 연산자는 다음과 같이 정의된다:
| + | 덧셈 |
| - | 뺄셈(2 인수 연산자) 또는 부정(단항 접두사 연산자) |
| * | 행렬 곱셈을 포함한 곱셈 |
| xy | 지수화. x를 y의 거듭제곱으로 지정한다. 다른 문맥에서, 그러한 표기법은 지수로 해석하기 위한 것이 아닌 위첨자에 사용된다. |
| / | 결과를 0으로 자르는 정수 나눗셈. 예를 들어, 7/4 및 -7 /-4는 1로 잘리고 -7/4 및 7 /-4는 -1로 잘린다. |
| χ | 잘림이나 반올림이 의도되지 않은 수학 방정식에서 나눗셈을 나타내는 데 사용된다 |
| 잘림이나 반올림이 의도되지 않은 수학 방정식에서 나눗셈을 나타내는 데 사용된다 | |
| i가 x에서 y까지의 모든 정수 값을 취하는 f(i)의 합계이다 | |
| x % y | 계수. x를 y로 나눈 나머지, x >= 0 및 y > 0인 정수 x 및 y에 대해서만 정의된다 |
논리 연산자
이하에서 논리 연산자는 다음과 같이 정의된다:
x && y x 및 y의 부울 논리 "논리곱(and)"
x | | y x 및 y의 부울 논리 "논리합(or)"
! 논리 부울 "부정(not)"
x? y:z x가 TRUE이거나 0이 아니면 y 값으로 평가된다. 그렇지 않으면 z 값으로 평가된다
관계 연산자
이하에서 관계 연산자는 다음과 같이 정의된다:
> 보다 크다
>= 크거나 같다
< 보다 작다
<= 작거나 같다
= = 같다
!= 같지 않다
관계 연산자가 값 "na"(해당 없음)가 할당된 신택스 요소 또는 변수에 적용되면 값 "na"는 신택스 요소 또는 변수에 대한 고유한 값으로 처리된다. 값 "na"는 다른 값과 같지 않은 것으로 간주된다.
비트 연산자
이하에서 비트 연산자는 다음과 같이 정의된다:
& 비트 단위 "그리고(and)". 정수 인수에 대해 연산할 때 정수 값의 2의 보수 표현에 대해 연산한다. 다른 인수보다 적은 비트를 포함하는 이진 인수에 대해 연산할 때 더 짧은 인수는 0과 같은 더 많은 중요한 비트를 추가하여 확장된다.
| 비트 단위 "또는(or)". 정수 인수에 대해 연산할 때 정수 값의 2의 보수 표현에 대해 연산한다. 다른 인수보다 적은 비트를 포함하는 이진 인수에 대해 연산할 때 0과 같은 더 많은 중요한 비트를 추가하여 짧은 인수가 확장된다.
^ 비트 단위 "배타적 또는(exclusive or)". 정수 인수에 대해 연산할 때 정수 값의 2의 보수 표현에 대해 연산한다. 다른 인수보다 적은 비트를 포함하는 이진 인수에 대해 연산할 때 0과 같은 더 많은 중요한 비트를 추가하여 짧은 인수가 확장된다.
x >> y x를 y 이진수로 표현한 2의 보수 정수 표현의 산술 오른쪽 시프트. 이 함수는 y의 음이 아닌 정수 값에 대해서만 정의된다. 오른쪽 시프트의 결과로 MSB(최상위 비트)로 시프트된 비트는 시프트 연산 이전의 x의 MSB와 동일한 값을 갖는다.
x << y x를 y 이진수로 표현한 2의 보수 정수 표현의 산술 왼쪽 시프트. 이 함수는 y의 음이 아닌 정수 값에 대해서만 정의된다. 왼쪽 시프트의 결과로 최하위 비트(LSB)로 이동된 비트는 0과 같은 값을 갖는다.
할당 연산자
이하에서 산술 연산자는 다음과 같이 정의된다:
= 할당 연산자
+ + 증가, 즉 x+ +는 x = x + 1과 같다. 어레이 인덱스에서 사용될 때 증가 연산 이전에 변수 값으로 평가된다.
- - 감소, 즉 x--는 x = x - 1과 동일하다. 어레이 인덱스에서 사용되는 경우 감소 연산 전에 변수 값으로 평가된다.
+ = 지정된 양만큼 증가, 즉 x += 3은 x = x + 3과 동일하고 x += (- 3)는 x = x +(- 3)이다.
-= 지정된 양만큼 감소, 즉 x -= 3은 x = x - 3과 동일하고 x -= (- 3)는 x = (- 3)와 동일하다.
범위 표기
다음 표기법은 값 범위를 지정하는 데 사용된다:
x = y..z x는 y에서 z까지의 정수 값을 취하며 x, y, z는 정수이고 z는 y보다 크다
수학 함수
다음 수학 함수가 정의된다:
Abs( x ) =
Asin(x) 삼각 역 사인 함수로서, 1.0 내지 1.0(포함)의 범위에 있는 인수 x에 대해 연산하며, 라디안 단위로 -π÷2 내지 π÷2(포함)의 범위의 출력 값을 사용한다
Atan(x) 라디안 단위로 -π÷2 내지 π÷2(포함)의 범위의 출력 값을 갖는 인수 x에서 연산하는 삼각 역 탄젠트 함수
Atan2( y, x ) =
Ceil(x) x보다 크거나 같은 가장 작은 정수.
Clip1Y( x ) = Clip3( 0,( 1 << BitDepthY ) - 1, x )
Clip1C( x ) = Clip3( 0,( 1 << BitDepthC ) - 1, x )
Clip3( x, y, z ) =
Cos( x ) 라디안 단위의 인수 x에 대해 연산하는 삼각 코사인 함수.
Floor( x ) x보다 작거나 같은 가장 큰 정수.
GetCurrMsb( a, b, c, d ) =
Ln( x ) x의 자연 로그(밑이 e인 로그, 여기서 e는 자연 로그 지수 상수 2.718 281 828 ...)
Log2( x ) x의 밑이 2인 로그
Log10( x ) x의 밑이 10인 로그
Min( x, y ) =
Max( x, y ) =
Round( x ) = Sign( x ) * Floor( Abs( x ) + 0.5 )
Sign( x ) =
Sin( x ) 라디안 단위의 인수 x에 대해 연산하는 삼각 사인 함수
Sqrt( x ) =
Swap( x, y ) =( y, x )
Tan( x ) 라디안 단위의 인수 x에 대해 연산하는 삼각 탄젠트 함수
연산 우선 순위
표현에서의 우선 순위가 괄호를 사용하여 명시적으로 표시되지 않는 경우 다음 규칙이 적용된다:
- 우선 순위가 높은 연산은 우선 순위가 낮은 작업보다 먼저 평가된다.
- 우선 순위가 동일한 연산은 왼쪽에서 오른쪽으로 순차적으로 평가된다.
아래 표는 연산의 우선 순위를 가장 높은 것에서 가장 낮은 것으로 지정한다. 표에서 더 높은 위치는 더 높은 우선 순위를 나타낸다.
C 프로그래밍 언어에서도 사용되는 연산자의 경우 이 명세서에서 사용되는 우선 순위는 C 프로그래밍 언어에서 사용되는 순서와 동일하다.
표: 가장 높은 (테이블 상단)에서 가장 낮은 (테이블 하단)으로의 연산 우선 순위
| 연산(연산자 x, y, 및 z) |
| "x++", "x- -" |
| "!x", "-x"(단항 접두사 연산자로서) |
| xy |
| "x * y", "x / y", "x χ y", "", "x % y" |
| "x + y", "x - y"(2 인수 연산자로서), "" |
| "x << y", "x >> y" |
| "x < y", "x <= y", "x > y", "x >= y" |
| "x = = y", "x != y" |
| "x & y" |
| "x | y" |
| "x && y" |
| "x | | y" |
| "x ? y : z" |
| "x..y" |
| "x = y", "x += y", "x -= y" |
논리 연산에 대한 텍스트 설명
텍스트에서 다음과 같은 형식으로 수학적으로 설명되는 논리 연산의 설명:
if( condition 0 )
statement 0
else if( condition 1 )
statement 1
...
else /* informative remark on remaining condition */
statement n
는 다음과 같이 설명될 수 있다:
... 다음과 같이/... 다음을 적용한다:
- 조건 0이면, 문장 0이다
- 그렇지 않고, 조건 1이면, 문장 1이다
- ...
- 그렇지 않으면(나머지 조건에 유익한 구), 문장 n이다
남은 조건에 대한 유익한 설명
텍스트에서 각각 "만약 ...이면 그렇지 않으면, 만약 ...이면 그렇지 않으면, ..." 문장은 "... 다음과 같이" 또는 "... 다음이 적용된다" 바로 뒤에 "만약 ...이면"이 뒤따르는 것이 도입된다. "만약 ...이면 그렇지 않으면 ... 그렇지 않으면 ..."의 마지막 조건은 항상 "그렇지 않으면, ..."이다. 중간에 개입된 "만약 ...이면 그렇지 않으면, 만약 ...이면 그렇지 않으면, ..." 문장은 "... 다음과 같이" 또는 "... 다음이 적용된다"를 끝문장 "그렇지 않으면, ..."와 일치시켜 식별할 수 있다.
텍스트에서 다음과 같은 형식으로 수학적으로 설명되는 논리 연산의 설명:
if( condition 0a && condition 0b )
statement 0
else if( condition 1a | | condition 1b )
statement 1
...
else
statement n
는 다음과 같이 설명될 수 있다:
... 다음과 같이/... 다음을 적용한다:
- 다음의 조건이 모두 참이면, 문장 0이다:
- 조건 0a
- 조건 0b
- 그렇지 않고, 다음의 조건 중 하나 이상이 참이면, 문장 1이다:
- 조건 1a
- 조건 1b
- ...
- 그렇지 않으면, 문장 n이다
텍스트에서 다음과 같은 형식으로 수학적으로 설명되는 논리 연산의 설명 :
if( condition 0 )
statement 0
if( condition 1 )
statement 1
는 다음의 방식으로 설명될 수 있다:
조건 0일때, 문장 0이다
조건 1일 때, 문장 1이다
요약하면, 본 개시는 이미지 또는 비디오 신호의 인코딩 및 디코딩을 위해 이용되는 방법 및 장치에 관한 것이다. 여기에는 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 큰지에 대한 결정이 포함된다. 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 크지 않으면 현재 블록에 멀티-타입 트리 스플리팅이 적용된다. 최소 허용 쿼드트리 리프 노드 크기가 최대 허용 이진 트리 루트 노드 크기보다 크지 않거나 최소 허용 쿼드트리 리프 노드 크기가 최대 허용 삼진 트리 루트 노드 크기보다 크지 않는다.
Claims (22)
- 코딩 방법으로서,
현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기(minimum allowed quadtree leaf node size)보다 큰지를 결정하는 단계;
상기 현재 블록의 크기가 상기 최소 허용 쿼드트리 리프 노드 크기보다 크지 않다는 조건에서, 최대 허용 삼진 트리 루트 노드 크기(maximum allowed ternary tree root node size)에 기초하여 상기 현재 블록에 삼진 트리 스플리팅(splitting)을 적용하는 단계
를 포함하고,
상기 최대 허용 삼진 트리 루트 노드 크기는 상기 최소 허용 쿼드트리 리프 노드 크기에 기초하여 결정되고,
상기 최소 허용 쿼드트리 리프 노드 크기는 상기 최대 허용 삼진 트리 루트 노드 크기보다 크지 않는, 코딩 방법. - 제1항에 있어서,
상기 현재 블록은 비-경계 블록(non-boundary block)인, 코딩 방법. - 제1항에 있어서.
이미지를 상기 현재 블록을 포함하는 블록으로 분할하는 단계
를 더 포함하며,
상기 현재 블록에 삼진 트리 스플리팅을 적용하는 단계는:
최종 최대 멀티-타입 트리 깊이(final maximum multi-type tree depth)를 갖는 블록의 현재 블록에 삼진 트리 스플리팅을 적용하는 단계
를 포함하며,
상기 최종 최대 멀티-타입 트리 깊이는 적어도 최대 멀티-타입 트리 깊이와 최대 멀티-타입 트리 깊이 오프셋의 합인, 코딩 방법. - 제3항에 있어서,
상기 최대 멀티-타입 트리 깊이 오프셋은 0인, 코딩 방법. - 제3항에 있어서,
상기 최대 멀티-타입 트리 깊이는 0보다 큰, 코딩 방법. - 제1항에 있어서,
인코딩 디바이스에 의해 구현되고,
상기 현재 블록을 비트스트림으로 인코딩하는 단계
를 더 포함하는 코딩 방법. - 제6항에 있어서,
제1 신택스 요소와 제2 신택스 요소를 상기 비트스트림으로 인코딩하는 단계
를 더 포함하고,
상기 제1 신택스 요소는 상기 최소 허용 쿼드트리 리프 노드 크기를 유도하는 데 사용되고,
상기 제2 신택스 요소는 상기 최대 허용 삼진 트리 루트 노드 크기를 유도하는데 사용되는, 코딩 방법. - 제7항에 있어서,
상기 제1 신택스 요소와 상기 제2 신택스 요소는 시퀀스 파라미터 세트(SPS)에서 시그널링되는, 코딩 방법. - 제6항에 있어서,
상기 비트스트림을 전송하는 단계
를 더 포함하는 코딩 방법. - 제1항에 있어서,
디코딩 디바이스에 의해 구현되고,
제1 신택스 요소, 제2 신택스 요소 및 하나 이상의 이미지의 인코딩된 데이터를 포함하는 비트스트림을 수신하는 단계
를 더 포함하는 코딩 방법. - 제10항에 있어서,
상기 제1 신택스 요소를 상기 비트스트림으로부터 파싱하는 단계; 및
상기 제1 신택스 요소에 기초하여 상기 최소 허용 쿼드트리 리프 노드 크기를 유도하는 단계
를 더 포함하는 코딩 방법. - 제10항에 있어서,
상기 제2 신택스 요소를 상기 비트스트림으로부터 파싱하는 단계; 및
상기 제2 신택스 요소에 기초하여 상기 최대 허용 삼진 트리 루트 노드 크기를 유도하는 단계
를 더 포함하는 코딩 방법. - 제10항에 있어서,
디스플레이를 위한 재구성된 비디오를 생성하기 위해 상기 제1 신택스 요소와 상기 제2 신택스 요소에 기초하여 상기 비트스트림을 디코딩하는 단계
를 더 포함하는 코딩 방법. - 제1항 내지 제13항 중 어느 한 항에 따른 방법을 수행하기 위한 프로세싱 회로를 포함하는 코딩 디바이스.
- 코딩 디바이스로서,
하나 이상의 프로세서; 및
상기 하나 이상의 프로세서에 결합되고 상기 하나 이상의 프로세서에 의한 실행을 위한 프로그래밍을 저장하는 비 일시적 컴퓨터 판독 가능형 저장 매체
를 포함하며,
상기 프로그래밍은 상기 하나 이상의 프로세서에 의해 실행될 때, 상기 코딩 디바이스가 제1항 내지 제13항 중 어느 한 항에 따른 방법을 수행하도록 구성하는, 코딩 디바이스. - 컴퓨터 또는 프로세서 상에서 실행될 때 제1항 내지 제13항 중 어느 한 항에 따른 방법을 수행하기 위한 프로그램 코드를 포함하는 컴퓨터 프로그램.
- 프로그램 코드를 저장하는 비 일시적 컴퓨터 판독 가능형 매체로서,
상기 프로그램 코드는 컴퓨터 디바이스에 의해 실행될 때, 상기 컴퓨터 디바이스로 하여금 제1항 내지 제13항 중 어느 한 항의 방법을 수행하게 하는, 비 일시적 컴퓨터 판독 가능형 매체. - 비디오 비트스트림을 디코딩하기 위한 장치로서,
현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기(minimum allowed quadtree leaf node size)보다 큰지를 결정하도록 구성되는 결정 유닛;
상기 현재 블록의 크기가 상기 최소 허용 쿼드트리 리프 노드 크기보다 크지 않다는 조건에서, 최대 허용 삼진 트리 루트 노드 크기(maximum allowed ternary tree root node size)에 기초하여 상기 현재 블록에 삼진 트리 스플리팅(splitting)을 적용하도록 구성되는 스플리팅 유닛
을 포함하고,
상기 최대 허용 삼진 트리 루트 노드 크기는 상기 최소 허용 쿼드트리 리프 노드 크기에 기초하여 결정되고,
상기 최소 허용 쿼드트리 리프 노드 크기는 상기 최대 허용 삼진 트리 루트 노드 크기보다 크지 않는, 비디오 비트스트림을 디코딩하기 위한 장치. - 제18항에 있어서,
상기 비디오 비트스트림을 디코딩하기 위한 장치는 또한, 제2항 내지 제5항 및 제10항 내지 제13항 중 어느 한 항에 따른 방법을 수행하도록 구성되는, 비디오 비트스트림을 디코딩하기 위한 장치. - 비디오 비트스트림을 인코딩하기 위한 장치로서,
현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기(minimum allowed quadtree leaf node size)보다 큰지를 결정하도록 구성되는 결정 유닛;
상기 현재 블록의 크기가 상기 최소 허용 쿼드트리 리프 노드 크기보다 크지 않다는 조건에서, 최대 허용 삼진 트리 루트 노드 크기(maximum allowed ternary tree root node size)에 기초하여 상기 현재 블록에 삼진 트리 스플리팅(splitting)을 적용하도록 구성되는 스플리팅 유닛
을 포함하고,
상기 최대 허용 삼진 트리 루트 노드 크기는 상기 최소 허용 쿼드트리 리프 노드 크기에 기초하여 결정되고,
상기 최소 허용 쿼드트리 리프 노드 크기는 상기 최대 허용 삼진 트리 루트 노드 크기보다 크지 않는, 비디오 비트스트림을 인코딩하기 위한 장치. - 제20항에 있어서,
상기 비디오 비트스트림을 인코딩하기 위한 장치는 또한, 제2항 내지 제9항 중 어느 한 항에 따른 방법을 수행하도록 구성되는, 비디오 비트스트림을 인코딩하기 위한 장치. - 인코딩된 비트스트림을 포함하는 비 일시적 저장 매체로서,
상기 비트스트림은 비디오 신호 또는 이미지 신호의 현재 픽처를 복수의 블록으로 분할하여 생성되고, 현재 블록을 나타내는 데이터 및 복수의 신택스 요소를 포함하고,
상기 복수의 신택스 요소는 최소 허용 쿼드트리 리프 노드 크기를 유도하기 위한 제1 신택스 요소 및 상기 최소 허용 쿼드트리 리프 노드 크기에 기초하여 최대 허용 삼진 트리 루트 노드 크기를 유도하기 위한 제2 신택스 요소를 포함하며;
상기 최소 허용 쿼드트리 리프 노드 크기는 상기 최대 허용 삼진 트리 루트 노드 크기보다 크지 않은, 비 일시적 저장 매체.
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862726423P | 2018-09-03 | 2018-09-03 | |
| US62/726,423 | 2018-09-03 | ||
| US201962818996P | 2019-03-15 | 2019-03-15 | |
| US62/818,996 | 2019-03-15 | ||
| PCT/CN2019/104259 WO2020048465A1 (en) | 2018-09-03 | 2019-09-03 | A video encoder, a video decoder and corresponding methods |
| KR1020217009680A KR102595146B1 (ko) | 2018-09-03 | 2019-09-03 | 비디오 인코더, 비디오 디코더 및 그에 대응하는 방법 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217009680A Division KR102595146B1 (ko) | 2018-09-03 | 2019-09-03 | 비디오 인코더, 비디오 디코더 및 그에 대응하는 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230153506A KR20230153506A (ko) | 2023-11-06 |
| KR102655129B1 true KR102655129B1 (ko) | 2024-04-04 |
Family
ID=69721564
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217009680A KR102595146B1 (ko) | 2018-09-03 | 2019-09-03 | 비디오 인코더, 비디오 디코더 및 그에 대응하는 방법 |
| KR1020237036482A KR102655129B1 (ko) | 2018-09-03 | 2019-09-03 | 비디오 인코더, 비디오 디코더 및 그에 대응하는 방법 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217009680A KR102595146B1 (ko) | 2018-09-03 | 2019-09-03 | 비디오 인코더, 비디오 디코더 및 그에 대응하는 방법 |
Country Status (11)
| Country | Link |
|---|---|
| US (2) | US11641466B2 (ko) |
| EP (1) | EP3837845A4 (ko) |
| JP (3) | JP7148710B2 (ko) |
| KR (2) | KR102595146B1 (ko) |
| CN (2) | CN112640470A (ko) |
| AU (3) | AU2019335454B2 (ko) |
| BR (1) | BR112021003946A2 (ko) |
| CA (1) | CA3111340A1 (ko) |
| MX (1) | MX2021002487A (ko) |
| SG (1) | SG11202102130TA (ko) |
| WO (1) | WO2020048465A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11496774B2 (en) * | 2019-08-27 | 2022-11-08 | Tencent America LLC | Header syntax for QT/BT/TT size |
| JP7346731B2 (ja) * | 2019-11-05 | 2023-09-19 | エルジー エレクトロニクス インコーポレイティド | 映像／ビデオコーディングのための映像情報処理方法及び装置 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1574996A3 (en) * | 2004-03-08 | 2007-03-21 | Samsung Electronics Co., Ltd. | Adaptive 2n-ary tree generating method, and method and apparatus for encoding and decoding 3D volume data using it |
| US20120114034A1 (en) | 2010-11-08 | 2012-05-10 | Mediatek Inc. | Method and Apparatus of Delta Quantization Parameter Processing for High Efficiency Video Coding |
| US8761245B2 (en) | 2010-12-21 | 2014-06-24 | Intel Corporation | Content adaptive motion compensation filtering for high efficiency video coding |
| US9451269B2 (en) * | 2012-04-17 | 2016-09-20 | Samsung Electronics Co., Ltd. | Method and apparatus for determining offset values using human visual characteristics |
| US20140254661A1 (en) | 2013-03-08 | 2014-09-11 | Samsung Electronics Co., Ltd. | Method and apparatus for applying secondary transforms on enhancement-layer residuals |
| WO2016090568A1 (en) | 2014-12-10 | 2016-06-16 | Mediatek Singapore Pte. Ltd. | Binary tree block partitioning structure |
| WO2017008263A1 (en) * | 2015-07-15 | 2017-01-19 | Mediatek Singapore Pte. Ltd. | Conditional binary tree block partitioning structure |
| US10212444B2 (en) | 2016-01-15 | 2019-02-19 | Qualcomm Incorporated | Multi-type-tree framework for video coding |
| DE102016204148A1 (de) | 2016-03-14 | 2017-09-14 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Multiaperturabbildungsvorrichtung, Abbildungssystem und Verfahren zum Erfassen eines Objektbereichs |
| US10542294B2 (en) * | 2016-03-16 | 2020-01-21 | Mediatek Inc. | Method and apparatus of video data processing with restricted block size in video coding |
| US10567808B2 (en) * | 2016-05-25 | 2020-02-18 | Arris Enterprises Llc | Binary ternary quad tree partitioning for JVET |
| CN107566848B (zh) * | 2016-06-30 | 2020-04-14 | 华为技术有限公司 | 编解码的方法及装置 |
| US20190182505A1 (en) * | 2016-08-12 | 2019-06-13 | Mediatek Inc. | Methods and apparatuses of predictor-based partition in video processing system |
| US11240495B2 (en) | 2016-08-21 | 2022-02-01 | Lg Electronics Inc. | Image coding/decoding method and apparatus therefor |
| CN116866617A (zh) | 2016-09-20 | 2023-10-10 | 株式会社Kt | 对视频进行解码和编码的方法和传输视频数据的方法 |
| EP3516869B1 (en) | 2016-10-04 | 2022-06-08 | HFI Innovation Inc. | Method and apparatus for intra chroma coding in image and video coding |
| JP2018085660A (ja) | 2016-11-25 | 2018-05-31 | キヤノン株式会社 | 画像符号化装置 |
| JP6565885B2 (ja) | 2016-12-06 | 2019-08-28 | 株式会社Ｊｖｃケンウッド | 画像符号化装置、画像符号化方法及び画像符号化プログラム、並びに画像復号化装置、画像復号化方法及び画像復号化プログラム |
| EP3590256B1 (en) * | 2017-03-10 | 2023-12-20 | HFI Innovation Inc. | Method and apparatus of implicit intra coding tool settings with intra directional prediction modes for video coding |
| EP3586511B1 (en) * | 2017-03-16 | 2022-01-05 | MediaTek Inc. | Method and apparatus of enhanced multiple transforms and non-separable secondary transform for video coding |
| EP3643064A1 (en) * | 2017-07-24 | 2020-04-29 | ARRIS Enterprises LLC | Intra mode jvet coding |
| CN117354513A (zh) * | 2017-07-28 | 2024-01-05 | 韩国电子通信研究院 | 图像编码方法和图像解码方法以及计算机可读记录介质 |
| CN110999293B (zh) * | 2017-07-31 | 2022-11-04 | 韩国电子通信研究院 | 图像编码/解码方法和装置以及存储比特流的记录介质 |
| CN111919447A (zh) * | 2018-03-14 | 2020-11-10 | 韩国电子通信研究院 | 用于对图像进行编码/解码的方法和装置以及存储有比特流的记录介质 |
| CN112385220B (zh) * | 2018-07-14 | 2022-12-09 | 寰发股份有限公司 | 对具有分割约束的视频图像进行编码或解码的方法和装置 |
| US11509910B2 (en) * | 2019-09-16 | 2022-11-22 | Tencent America LLC | Video coding method and device for avoiding small chroma block intra prediction |
| US11589044B2 (en) * | 2019-10-14 | 2023-02-21 | Hfi Innovation Inc. | Video encoding and decoding with ternary-tree block partitioning |
| US11363285B2 (en) * | 2020-02-20 | 2022-06-14 | Tencent America LLC | Block partitioning at picture boundaries |
| US11470357B2 (en) * | 2020-04-03 | 2022-10-11 | Sharp Kabushiki Kaisha | Systems and methods for signaling decoding capability information in video coding |
-
2019
- 2019-09-03 CA CA3111340A patent/CA3111340A1/en active Pending
- 2019-09-03 CN CN201980057629.0A patent/CN112640470A/zh active Pending
- 2019-09-03 JP JP2021512205A patent/JP7148710B2/ja active Active
- 2019-09-03 CN CN202210365979.7A patent/CN114679583B/zh active Active
- 2019-09-03 MX MX2021002487A patent/MX2021002487A/es unknown
- 2019-09-03 WO PCT/CN2019/104259 patent/WO2020048465A1/en active Application Filing
- 2019-09-03 EP EP19858010.2A patent/EP3837845A4/en active Pending
- 2019-09-03 BR BR112021003946-5A patent/BR112021003946A2/pt unknown
- 2019-09-03 AU AU2019335454A patent/AU2019335454B2/en active Active
- 2019-09-03 SG SG11202102130TA patent/SG11202102130TA/en unknown
- 2019-09-03 KR KR1020217009680A patent/KR102595146B1/ko active IP Right Grant
- 2019-09-03 KR KR1020237036482A patent/KR102655129B1/ko active IP Right Grant
-
2021
- 2021-03-02 US US17/190,231 patent/US11641466B2/en active Active
-
2022
- 2022-09-22 JP JP2022151192A patent/JP7405925B2/ja active Active
-
2023
- 2023-02-13 US US18/168,188 patent/US20230217025A1/en active Pending
- 2023-07-20 AU AU2023206208A patent/AU2023206208B2/en active Active
- 2023-12-14 JP JP2023210692A patent/JP2024028976A/ja active Pending
-
2024
- 2024-03-08 AU AU2024201576A patent/AU2024201576A1/en active Pending
Non-Patent Citations (2)
| Title |
|---|
| Benjamin Bross, et al. Versatile Video Coding(Draft 2), Joint Video exploration Team(JVET), JVET-K1001-v4, 2018-08-17, pp. 1-79* |
| Jianle Chen, et al. Algorithm description for Versatile Video Coding and Test Model 2 (VTM 2), Joint Video exploration Team(JVET), JVET-K1002-v1, 2018-08-10, pp. 1-16* |
Also Published As
| Publication number | Publication date |
|---|---|
| US20230217025A1 (en) | 2023-07-06 |
| SG11202102130TA (en) | 2021-04-29 |
| JP7405925B2 (ja) | 2023-12-26 |
| CN114679583A (zh) | 2022-06-28 |
| JP2024028976A (ja) | 2024-03-05 |
| AU2024201576A1 (en) | 2024-03-28 |
| JP7148710B2 (ja) | 2022-10-05 |
| EP3837845A4 (en) | 2021-08-04 |
| KR20230153506A (ko) | 2023-11-06 |
| AU2019335454A1 (en) | 2021-04-08 |
| WO2020048465A1 (en) | 2020-03-12 |
| US11641466B2 (en) | 2023-05-02 |
| KR20210047947A (ko) | 2021-04-30 |
| JP2021536697A (ja) | 2021-12-27 |
| CA3111340A1 (en) | 2020-03-12 |
| CN112640470A (zh) | 2021-04-09 |
| AU2023206208A1 (en) | 2023-08-10 |
| US20210227218A1 (en) | 2021-07-22 |
| AU2019335454B2 (en) | 2023-04-20 |
| CN114679583B (zh) | 2022-12-27 |
| JP2022188121A (ja) | 2022-12-20 |
| KR102595146B1 (ko) | 2023-10-26 |
| EP3837845A1 (en) | 2021-06-23 |
| MX2021002487A (es) | 2021-07-16 |
| BR112021003946A2 (pt) | 2021-05-18 |
| AU2023206208B2 (en) | 2023-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102660119B1 (ko) | 비디오 인코더, 비디오 디코더 및 방법 | |
| KR20210045458A (ko) | 역 양자화 장치 및 방법 | |
| US11910027B2 (en) | Relation between partition constraint elements | |
| JP7405925B2 (ja) | ビデオ・エンコーダ、ビデオ・デコーダ及び対応する方法 | |
| KR20220065880A (ko) | 아핀 모션 보상에서 dct 기반 보간 필터 및 향상된 쌍선형 보간 필터의 사용 | |
| RU2786427C2 (ru) | Видеокодер, видеодекодер и соответствующие способы | |
| RU2786652C2 (ru) | Связь между элементами ограничения разделения |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |