KR102651508B1 - Method of Manufacturing Thin Films - Google Patents

Method of Manufacturing Thin Films Download PDF

Info

Publication number
KR102651508B1
KR102651508B1 KR1020190158387A KR20190158387A KR102651508B1 KR 102651508 B1 KR102651508 B1 KR 102651508B1 KR 1020190158387 A KR1020190158387 A KR 1020190158387A KR 20190158387 A KR20190158387 A KR 20190158387A KR 102651508 B1 KR102651508 B1 KR 102651508B1
Authority
KR
South Korea
Prior art keywords
thin film
gas
substrate
teos
deposition method
Prior art date
Application number
KR1020190158387A
Other languages
Korean (ko)
Other versions
KR20210069175A (en
Inventor
이철훈
권영수
김동규
김태건
오현곤
김현성
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020190158387A priority Critical patent/KR102651508B1/en
Publication of KR20210069175A publication Critical patent/KR20210069175A/en
Application granted granted Critical
Publication of KR102651508B1 publication Critical patent/KR102651508B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Abstract

본 발명의 일 실시예에 따른 박막 구조체 증착 방법은, 내부에 처리 공간을 가지며, 상기 처리 공간의 하부 영역에 위치하며 기판이 안착되는 기판 지지부와, 상기 처리 공간의 상부 영역에 위치되며 상기 반도체 기판으로 가스를 분사하기 위한 가스 분사 유닛을 포함하는 공정 영역을 구비하는 기판 처리 장치내에서 박막 구조체를 증착하는 방법으로서, TEOS 원료 가스 및 반응 가스를 공급하여, TEOS 박막을 형성하는 단계; 및 상기 TEOS 원료 가스 및 상기 반응 가스를 공급하는 상태에서, 도핑 가스를 추가로 공급하여, 상기 TEOS 박막 상부에 플루오린(Fluorine)을 포함하는 TEOS 박막을 형성하는 단계를 포함한다. A thin film structure deposition method according to an embodiment of the present invention has a processing space therein, a substrate support portion located in a lower region of the processing space on which a substrate is mounted, and a substrate support portion located in an upper region of the processing space and the semiconductor substrate. A method of depositing a thin film structure in a substrate processing apparatus having a process area including a gas injection unit for spraying a gas, comprising: supplying a TEOS raw material gas and a reaction gas to form a TEOS thin film; And while supplying the TEOS raw material gas and the reaction gas, additionally supplying a doping gas to form a TEOS thin film containing fluorine on the TEOS thin film.

Description

박막 증착 방법{Method of Manufacturing Thin Films}Thin film deposition method {Method of Manufacturing Thin Films}

본 발명은 반도체 소자 제조 방법에 관한 것으로, 보다 구체적으로는 적층 구조물을 형성하기 위한 박막 증착 방법에 관한 것이다. The present invention relates to a method for manufacturing semiconductor devices, and more specifically, to a thin film deposition method for forming a stacked structure.

반도체 소자는 다수의 박막들이 적층되어 구성될 수 있다. 다수의 박막들은 그것의 상, 하부에 위치하는 이종의 박막과 접합 특성을 유지할 것과, 균일한 두께로 증착될 것이 요구되고 있다. A semiconductor device may be constructed by stacking multiple thin films. Multiple thin films are required to maintain bonding characteristics with heterogeneous thin films located above and below them and to be deposited to a uniform thickness.

현재 대표적인 층간 절연막으로서, TEOS 산화막이 이용되고 있다. 그런데, 상기 TEOS 산화막은 TEOS 소스 특성상 다량의 OH기를 포함하고 있어, 후속의 열처리 시, 수분이 다량 배출되어 축소율(shrinkage rate)이 높은 문제가 있다. 이에 따라, 후속되는 열처리 공정 후, 적층 구조물의 실리콘 산화막의 두께가 설정치 이하로 감소될 수 있다. Currently, as a representative interlayer insulating film, a TEOS oxide film is used. However, the TEOS oxide film contains a large amount of OH groups due to the nature of the TEOS source, so during subsequent heat treatment, a large amount of moisture is discharged, resulting in a high shrinkage rate. Accordingly, after the subsequent heat treatment process, the thickness of the silicon oxide film of the laminated structure may be reduced below the set value.

또한, TEOS 산화막에 있어서 축소율 및 박막 스트레스는 동일하게 박막내 OH 기에 의해 결정적으로 좌우되기 때문에 상충 관계(Trade-Off)에 놓이게 된다. 따라서, 실리콘 산화막의 특성 중 낮은 축소율과 박막 스트레스 개선을 동시에 구현할 필요성이 있다.In addition, in the TEOS oxide film, the shrinkage rate and thin film stress are both critically influenced by the OH groups in the thin film, so they are in a trade-off relationship. Therefore, there is a need to simultaneously implement a low shrinkage rate and improvement in thin film stress among the characteristics of the silicon oxide film.

본 발명의 실시예들은 박막 스트레스 및 축소율을 동시에 개선할 수 있는 박막 증착 방법을 제공하는 것이다. Embodiments of the present invention provide a thin film deposition method that can simultaneously improve thin film stress and shrinkage rate.

본 발명의 일 실시예는 내부에 처리 공간을 갖는 챔버, 상기 처리 공간의 하부 영역에 위치하며 기판이 안착되는 기판 지지부, 상기 처리 공간의 상부 영역에 위치되며 상기 기판으로 가스를 분사하기 위한 가스 분사 유닛, 및 상기 처리 공간에 플라즈마를 발생시키기 위해 상기 기판 지지부 및 상기 가스 분사 유닛 중 적어도 하나에 RF 전원을 공급하는 플라즈마 전원 공급부를 포함하는 기판 처리 장치를 이용한 박막 증착 방법으로서, 상기 처리 공간에 실리콘을 포함하는 원료 가스 및 반응 가스를 공급하여, 상기 기판 상에 실리콘 포함 제 1 박막을 형성하는 단계; 및 상기 실리콘을 포함하는 원료 가스 및 상기 반응 가스를 지속적으로 공급하는 상태에서, 상기 처리 공간으로 플루오린(Fluorine)을 포함하는 도핑 가스를 공급하여, 상기 제 1 박막 상부에 실리콘을 포함하는 제 2 박막을 형성하는 단계를 포함한다.One embodiment of the present invention includes a chamber having a processing space therein, a substrate supporter located in a lower region of the processing space and on which a substrate is seated, and a gas injection portion located in an upper region of the processing space for spraying gas to the substrate. A thin film deposition method using a substrate processing apparatus including a unit and a plasma power supply for supplying RF power to at least one of the substrate support and the gas injection unit to generate plasma in the processing space, wherein silicon is deposited in the processing space. forming a first thin film containing silicon on the substrate by supplying a raw material gas and a reaction gas including; And while the raw material gas containing silicon and the reaction gas are continuously supplied, a doping gas containing fluorine is supplied to the processing space to form a second doping gas containing silicon on top of the first thin film. It includes forming a thin film.

또한, 본 발명의 일 실시예는 내부에 처리 공간을 갖는 챔버, 상기 처리 공간의 하부 영역에 위치하며 기판이 안착되는 기판 지지부, 상기 처리 공간의 상부 영역에 위치되며 상기 기판으로 가스를 분사하기 위한 가스 분사 유닛, 및 상기 처리 공간에 플라즈마를 발생시키기 위해 상기 기판 지지부 및 상기 가스 분사 유닛 중 적어도 하나에 RF 전원을 공급하는 플라즈마 전원 공급부를 포함하는 기판 처리 장치를 이용한 박막 증착 방법으로서, 상기 반도체 기판 상에 교대로 반복 적층된 실리콘 질화막 및 실리콘 산화막을 포함하는 적층 구조물을 형성하는 단계; 및 상기 적층 구조물 상부에 캡핑 박막을 증착하는 단계를 포함한다. 상기 캡핑 박막을 형성하는 단계는, 상기 RF 전원을 공급한 상태에서, 실리콘 포함 원료 가스 및 반응 가스를 공급하여, TEOS 박막을 형성하는 단계; 상기 RF 전원을 공급하고, 상기 실리콘 포함 원료 가스 및 상기 반응 가스를 지속적으로 공급한 상태에서, 플루오린 성분을 포함하는 도핑 가스를 공급하여, 상기 TEOS 박막 상부에 플루오린을 포함하는 TEOS 박막을 형성하는 단계; 및 상기 TEOS 박막 및 상기 플루오린을 포함하는 TEOS 박막을 질소 포함 가스를 이용하여, 상기 박막내부의 수분을 제거하는 플라즈마 처리를 진행하는 단계를 포함한다.In addition, an embodiment of the present invention includes a chamber having a processing space therein, a substrate supporter located in a lower region of the processing space and on which a substrate is seated, and a substrate support portion located in an upper region of the processing space and configured to spray gas to the substrate. A thin film deposition method using a substrate processing apparatus including a gas injection unit and a plasma power supply that supplies RF power to at least one of the substrate support and the gas injection unit to generate plasma in the processing space, wherein the semiconductor substrate forming a stacked structure including silicon nitride films and silicon oxide films alternately and repeatedly stacked on each other; and depositing a capping thin film on the layered structure. Forming the capping thin film includes supplying a silicon-containing raw material gas and a reaction gas while supplying the RF power, thereby forming a TEOS thin film; While supplying the RF power and continuously supplying the silicon-containing raw material gas and the reaction gas, supplying a doping gas containing a fluorine component to form a TEOS thin film containing fluorine on top of the TEOS thin film. steps; and performing a plasma treatment on the TEOS thin film and the TEOS thin film containing fluorine using a nitrogen-containing gas to remove moisture inside the thin film.

본 발명의 실시예들에 따르면, 적층 구조물에 이용되는 실리콘 산화막을 TEOS 박막 및 F-TEOS 박막을 교번하여 형성한다. TEOS 박막은 F-TEOS 박막의 플루오린 성분 확산을 방지할 수 있으며, 실리콘 산화막 상, 하부에 위치될 수 있는 실리콘 질화막 또는 금속막과의 접착력을 개선하여, 기계적 특성을 보완할 수 있다. 상기 F-TEOS 박막은 그 내부에 포함된 플루오린이 수분, 즉, OH기 생성을 방지하여, 후속되는 열처리에 따른 축소율을 줄일 수 있다. 그리고, 플로우린이 갖는 높은 전기적 음성도에 따라 단일 TEOS 박막의 Si-O-Si 결합의 결속력이 상대적으로 감소되어, 종래의 단일 TEOS 박막과 비교하여 볼 때, 박막 스트레스가 개선될 수 있다. 또한, F-TEOS 박막은 TEOS 박막에 비해 낮은 유전율을 갖기 때문에, 적층 구조물의 배선 사이의 기생 캐패시턴스를 감소시킬 수 있다.According to embodiments of the present invention, the silicon oxide film used in the stacked structure is formed by alternating TEOS thin films and F-TEOS thin films. The TEOS thin film can prevent the diffusion of the fluorine component of the F-TEOS thin film and improve mechanical properties by improving adhesion to the silicon nitride film or metal film that may be located on or below the silicon oxide film. The F-TEOS thin film prevents the fluorine contained therein from generating moisture, that is, OH groups, thereby reducing the shrinkage rate due to subsequent heat treatment. In addition, due to the high electrical negativity of fluorine, the bonding strength of the Si-O-Si bond of a single TEOS thin film is relatively reduced, and thin film stress can be improved compared to a conventional single TEOS thin film. Additionally, because the F-TEOS thin film has a lower dielectric constant compared to the TEOS thin film, parasitic capacitance between interconnections in the multilayer structure can be reduced.

도 1은 본 발명의 일 실시예에 따른 박막을 증착하기 위한 기판 처리 장치의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 박막 증착 방법을 설명하기 위한 플로우 챠트이다.
도 3 내지 도 5b는 본 발명의 일 실시예에 따른 실리콘 산화 박막 증착 방법(S10)을 설명하기 위한 각 공정별 단면도이다.
도 6은 본 발명의 일 실시예에 따른 박막 증착 방법을 설명하기 위한 가스 공급 타이밍도이다.
도 7은 본 발명의 일 실시예에 따른 낸드 플래시 적층 구조물의 단면도이다.
도 8은 본 발명의 일 실시예에 따른 낸드 플래시 제조방법을 설명하기 위한 플로우 챠트이다.
도 9는 본 발명의 일 실시예에 따른 TEOS 박막 및 F-TEOS 박막의 축소율 및 스트레스 변화를 보여주는 그래프이다.
도 10은 본 발명의 일 실시예에 따른 실리콘 산화막의 포스트 플라즈마 처리 후, 축소율 및 스트레스 변화를 보여주는 그래프이다.1 is a cross-sectional view of a substrate processing apparatus for depositing a thin film according to an embodiment of the present invention.
Figure 2 is a flow chart for explaining a thin film deposition method according to an embodiment of the present invention.
3 to 5B are cross-sectional views for each process to explain the silicon oxide thin film deposition method (S10) according to an embodiment of the present invention.
Figure 6 is a gas supply timing diagram for explaining a thin film deposition method according to an embodiment of the present invention.
Figure 7 is a cross-sectional view of a NAND flash stacked structure according to an embodiment of the present invention.
Figure 8 is a flow chart for explaining a NAND flash manufacturing method according to an embodiment of the present invention.
Figure 9 is a graph showing the shrinkage rate and stress change of TEOS thin film and F-TEOS thin film according to an embodiment of the present invention.
Figure 10 is a graph showing changes in shrinkage rate and stress after post-plasma processing of a silicon oxide film according to an embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.The advantages and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and will be implemented in various different forms. The present embodiments only serve to ensure that the disclosure of the present invention is complete and that common knowledge in the technical field to which the present invention pertains is not limited. It is provided to fully inform those who have the scope of the invention, and the present invention is only defined by the scope of the claims. The sizes and relative sizes of layers and regions in the drawings may be exaggerated for clarity of explanation. Like reference numerals refer to like elements throughout the specification.

도 1은 본 발명의 일 실시예에 따른 박막을 증착하기 위한 기판 처리 장치의 단면도이다. 1 is a cross-sectional view of a substrate processing apparatus for depositing a thin film according to an embodiment of the present invention.

도 1를 참조하면, 기판 처리 장치(200)는 공정 영역(210a)을 정의하는 진공 챔버(210)를 포함할 수 있다. 진공 챔버(210) 내부에 상기 반도체 기판(100)을 지지하는 기판 지지대(220)가 설치된다. Referring to FIG. 1 , the substrate processing apparatus 200 may include a vacuum chamber 210 defining a process area 210a. A substrate support 220 supporting the semiconductor substrate 100 is installed inside the vacuum chamber 210.

공정 영역(210a)의 천정부에, 원료가스와 반응가스를 포함하는 처리 가스를 상기 공정 영역(210a)으로 공급하는 가스 분사 유닛(230)이 설치될 수 있다. 본 실시예에서 가스 분사 유닛(230)은 플라즈마를 발생시키기 위한 제 1 전극으로 이용될 수 있다. A gas injection unit 230 may be installed on the ceiling of the process area 210a to supply a process gas including a raw material gas and a reaction gas to the process area 210a. In this embodiment, the gas injection unit 230 may be used as a first electrode for generating plasma.

기판 처리 장치(200)는 상기 가스 분사 유닛(230)과 연결되어, 상기 공정 영역(210a)으로 상기 처리 가스를 공급하는 가스 공급 유닛(260)을 포함할 수 있다. 가스 공급 유닛(260)은 원료 가스 공급부(261), 반응 가스 공급부(262), 캐리어 가스 공급부(263), 도핑 가스 공급부(264) 및 트리트먼트 가스 공급부(265)를 포함할 수 있다. 원료 가스 공급부(261), 반응 가스 공급부(262), 캐리어 가스 공급부(263), 도핑 가스 공급부(264) 및 트리트먼트 가스 공급부(265)는 각각 가스 공급 라인(L)을 통해, 가스 분사 유닛(230)에 연결될 수 있다. 상기 각각의 가스 공급 라인(L)에 밸브(V1~V5)가 각각 연결되어, 원료 가스, 반응 가스, 캐리어 가스, 도핑 가스 및 트리트먼트 가스를 선택적으로 챔버 내부에 공급할 수 있다. 본 실시예에서는 가스 공급 라인(L)이 개별적으로 연결된 예를 개시하고 있지만, 여기에 한정되지 않고, 통합 라인으로부터 분기된 형태로 구성될 수도 있다. The substrate processing apparatus 200 may include a gas supply unit 260 that is connected to the gas injection unit 230 and supplies the processing gas to the process area 210a. The gas supply unit 260 may include a raw material gas supply unit 261, a reaction gas supply unit 262, a carrier gas supply unit 263, a doping gas supply unit 264, and a treatment gas supply unit 265. The raw material gas supply unit 261, the reaction gas supply unit 262, the carrier gas supply unit 263, the doping gas supply unit 264, and the treatment gas supply unit 265 are each supplied through a gas supply line (L), through a gas injection unit ( 230). Valves (V1 to V5) are connected to each of the gas supply lines (L), so that raw material gas, reaction gas, carrier gas, doping gas, and treatment gas can be selectively supplied into the chamber. In this embodiment, an example in which the gas supply lines L are individually connected is disclosed, but the present invention is not limited to this and may be configured as a branch from the integrated line.

본 실시예에서, 원료 가스 공급부(261)는 TEOS 소스를 포함할 수 있고, 반응 가스 공급부(262)는 O2 또는 O3 가스를 포함할 수 있다. 캐리어 가스 공급부(263)로는 Ar 가스를 포함할 수 있고, 도핑 가스 공급부(264)로는 플루오린(Fluorine) 포함 가스, 예컨대, SiF4 가스를 포함할 수 있다. 상기 트리트먼트 가스는 질소 포함 가스, 예컨대, N2O 가스를 포함할 수 있다. In this embodiment, the raw material gas supply unit 261 may include a TEOS source, and the reaction gas supply unit 262 may include O2 or O3 gas. The carrier gas supply unit 263 may include Ar gas, and the doping gas supply unit 264 may include a fluorine-containing gas, for example, SiF4 gas. The treatment gas may include a nitrogen-containing gas, for example, N2O gas.

기판 지지대(220)는 상기 반도체 기판(200)이 안착되는 스테이지(221) 및 중공 지지부(222)를 포함할 수 있다. 중공 지지부(222)는 상기 스테이지(221)의 중앙 저부에 위치되어, 상기 스테이지(221)를 지지할 수 있다. 본 실시예에서 기판 지지대(220)는 내부에 히터(도시되지 않음)를 구비할 수 있고, 플라즈마를 발생시키기 위한 제 2 전극으로 작용할 수 있다. The substrate support 220 may include a stage 221 on which the semiconductor substrate 200 is mounted and a hollow support portion 222. The hollow support portion 222 is located at the center bottom of the stage 221 and may support the stage 221. In this embodiment, the substrate support 220 may have a heater (not shown) inside and may function as a second electrode for generating plasma.

기판 처리 장치(200)는 플라즈마 전원 공급부(270), 매칭 네트워크(275) 및 펌프(도시되지 않음)를 더 포함할 수 있다. The substrate processing apparatus 200 may further include a plasma power supply 270, a matching network 275, and a pump (not shown).

플라즈마 전원 공급부(270)는 상기 가스 분사 유닛(230) 또는 상기 기판 지지대(220)와 전기적으로 연결되어, 중심 주파수 대역이 20MHz~30MHz, 예컨대, 27.12MHz 를 갖는 VHF(Very High frequency) RF(radio frequency) 전원 또는 중심 주파수 대역이 10MHz~40MHz, 예컨대, 13.56MHz 를 갖는 HF(High frequency) RF 전원을 플라즈마 전원 소스로서 제공할 수 있다. The plasma power supply unit 270 is electrically connected to the gas injection unit 230 or the substrate support 220, and provides Very High Frequency (VHF) RF (radio) with a center frequency band of 20 MHz to 30 MHz, for example, 27.12 MHz. frequency) power or HF (high frequency) RF power with a center frequency band of 10 MHz to 40 MHz, for example, 13.56 MHz, can be provided as a plasma power source.

매칭 네트워크(275)는 상기 플라즈마 전원 공급부(270)와 기판 처리 장치(200)의 상기 가스 분사 유닛(230) 또는 상기 기판 지지대(220) 사이에 연결될 수 있다. 매칭 네트워크(275)는 상기 플라즈마 전원 공급부(270)의 출력 임피던스와 챔버(200) 내의 부하 임피던스를 상호 매칭시켜 RF 전원이 챔버(200)로부터 반사됨에 따른 반사 손실을 제거하도록 구성될 수 있다.The matching network 275 may be connected between the plasma power supply unit 270 and the gas injection unit 230 or the substrate support 220 of the substrate processing apparatus 200. The matching network 275 may be configured to eliminate reflection loss due to RF power being reflected from the chamber 200 by matching the output impedance of the plasma power supply unit 270 and the load impedance within the chamber 200.

상기 펌프(도시되지 않음)은 챔버(200) 내부를 진공화하기 위하여 제공되며, 챔버(200) 하부에 위치된 배기구(도시되지 않음)와 연결될 수 있다. The pump (not shown) is provided to vacuum the inside of the chamber 200, and may be connected to an exhaust port (not shown) located at the bottom of the chamber 200.

이와 같은 기판 처리 장치는 박막 증착시, 플라즈마가 인가되기 때문에, PECVD 장치일 수 있다. Such a substrate processing device may be a PECVD device because plasma is applied when depositing a thin film.

또한, 상기 도면에는 도시되지 않았지만, 기판 처리 장치(200)는 장치 전반을 제어하는 콘트롤러를 더 포함할 수 있다. 콘트롤러에 의해 박막 증착을 위한 각각의 구성 요소를 제어할 수 있다. In addition, although not shown in the drawing, the substrate processing apparatus 200 may further include a controller that controls the overall apparatus. Each component for thin film deposition can be controlled by a controller.

도 2는 본 발명의 일 실시예에 따른 박막 증착 방법을 설명하기 위한 플로우 챠트이다. 도 3 내지 도 5는 본 발명의 일 실시예에 따른 실리콘 산화 박막 증착 방법(S10)을 설명하기 위한 각 공정별 단면도이다. 도 6은 본 발명의 일 실시예에 따른 박막 증착 방법을 설명하기 위한 가스 공급 타이밍도이다. Figure 2 is a flow chart for explaining a thin film deposition method according to an embodiment of the present invention. 3 to 5 are cross-sectional views for each process to explain the silicon oxide thin film deposition method (S10) according to an embodiment of the present invention. Figure 6 is a gas supply timing diagram for explaining a thin film deposition method according to an embodiment of the present invention.

먼저, 도 2, 도 3 및 도 6을 참조하면, 박막 증착 단계(S10)는 챔버 내부의 공정 영역(210a)을 안정화하는 단계를 포함할 수 있다(S11).First, referring to FIGS. 2, 3, and 6, the thin film deposition step (S10) may include stabilizing the process region 210a inside the chamber (S11).

안정화 단계(S11)는 기판 처리 장치(200)의 기판(100)이 로딩된 공정 영역(210a)에 밸브들(V1~V3)의 구동에 의해 원료 가스, 반응 가스 및 캐리어 가스를 일정 시간 공급함으로써 진행될 수 있다. 상기 안정화 단계(S11)는 경우에 따라 스킵할 수 있다. The stabilization step (S11) is performed by supplying raw material gas, reaction gas, and carrier gas to the process area 210a of the substrate processing apparatus 200 on which the substrate 100 is loaded for a certain period of time by driving the valves V1 to V3. It can proceed. The stabilization step (S11) can be skipped in some cases.

박막 증착 단계(S10)는 안정화 단계(S11) 이후, 실리콘 포함 제 1 박막, 예컨대, TEOS 박막(110a)을 증착하는 단계(S12)를 포함할 수 있다. TEOS 박막(110a)을 증착하는 단계(S12)는 상기 공정 영역(210a)에 상기 원료 가스, 반응 가스 및 캐리어 가스를 지속적으로 인가한 상태에서, 플라즈마 전원 공급부(270)를 턴온 시켜, 상기 가스 분사 유닛(230) 혹은 기판 지지대(220)에 RF 전원을 인가하는 단계를 포함할 수 있다. 이에 따라, 공정 영역(210a) 내에서 플라즈마가 발생되어, 상기 원료 가스와 상기 반응 가스간의 반응이 이루어져, 기판(100) 상부에 실리콘 포함 제 1 박막, 예컨대, TEOS 박막(110a)을 형성할 수 있다. The thin film deposition step (S10) may include a step (S12) of depositing a first thin film containing silicon, for example, a TEOS thin film 110a, after the stabilization step (S11). In the step S12 of depositing the TEOS thin film 110a, the source gas, reaction gas, and carrier gas are continuously applied to the process area 210a, and the plasma power supply unit 270 is turned on to spray the gas. It may include applying RF power to the unit 230 or the substrate support 220. Accordingly, plasma is generated within the process area 210a, and a reaction occurs between the raw material gas and the reaction gas, thereby forming a first thin film containing silicon, for example, a TEOS thin film 110a, on the upper part of the substrate 100. there is.

박막 증착 단계(S10)는 TEOS 박막(110a)을 증착하는 단계(S12) 이후에, 추가 안정화 단계(S13)를 더 포함할 수 있다. 추가 안정화 단계(S13)는 상기 원료 가스, 상기 반응 가스를 지속적으로 공급하는 상태에서, 도핑 가스를 추가적으로 공정 영역(210a)에 공급하여, 도핑 가스 성분을 포함하는 박막을 생성할 준비를 할 수 있다. 추가 안정화 공정(S13)은 플라즈마 전원 공급부(270)가 턴 오프 된 상태로 진행될 수 있다. 경우에 따라, 상기 추가 안정화 단계(S13)는 스킵이 가능하다.The thin film deposition step (S10) may further include an additional stabilization step (S13) after the step (S12) of depositing the TEOS thin film 110a. In the additional stabilization step (S13), while continuously supplying the raw material gas and the reaction gas, doping gas can be additionally supplied to the process area 210a to prepare for generating a thin film containing a doping gas component. . The additional stabilization process (S13) may be performed with the plasma power supply unit 270 turned off. In some cases, the additional stabilization step (S13) can be skipped.

그 후, 도 2, 도 4 및 도 6을 참조하면, 박막 증착 단계(S10)는 추가 안정화 단계(S13)후, 플루오린을 포함하는 실리콘 포함 제 2 박막, 예컨대, 플루오린이 도핑된 TEOS 박막(이하, F-TEOS 박막:110b)을 증착하는 단계(S14)를 포함할 수 있다. Then, referring to FIGS. 2, 4, and 6, the thin film deposition step (S10) is performed, after the additional stabilization step (S13), to form a second thin film containing silicon containing fluorine, for example, a fluorine-doped TEOS thin film ( Hereinafter, a step (S14) of depositing an F-TEOS thin film: 110b) may be included.

F-TEOS 박막 증착 단계(S14)는 상기 공정 영역(210a)에 상기 원료 가스, 반응 가스, 캐리어 가스 및 도핑 가스를 공급하는 상태에서, 상기 플라즈마 전원 공급부(270)를 턴온 시켜 진행될 수 있다. 플라즈마 인가에 따라, 원료 가스, 반응 가스 및 도핑 가스가 반응되어, 상기 TEOS 박막(110a) 상부에, F-TEOS 박막(110b)이 형성된다. The F-TEOS thin film deposition step (S14) may be performed by turning on the plasma power supply unit 270 while supplying the raw material gas, reaction gas, carrier gas, and doping gas to the process area 210a. As plasma is applied, the raw material gas, the reaction gas, and the doping gas react to form an F-TEOS thin film 110b on the TEOS thin film 110a.

상술한 바와 같이, 도핑 가스는 플루오린 성분을 포함하는 가스, 예컨대, SiF4 또는 C2F6 가스일 수 있다. 상기 도핑 가스는 상기 플라즈마에 의해 플루오린 라디칼(혹은 이온) 형태로 해리된다. 상기 플루오린 라디칼들은 반응성이 우수하기 때문에, 상기 TEOS 박막 형성 과정에 참여하게 되어, F-TEOS 박막(110b)이 형성된다.As described above, the doping gas may be a gas containing a fluorine component, such as SiF4 or C2F6 gas. The doping gas is dissociated into fluorine radicals (or ions) by the plasma. Since the fluorine radicals have excellent reactivity, they participate in the TEOS thin film formation process, thereby forming the F-TEOS thin film 110b.

상기 F-TEOS 박막(110b)을 구성하는 플루오린 성분은 전기 음성도가 높기 때문에, TEOS 박막을 구성하는 Si-O-Si 본딩 앵글(bonding angle)의 결속력을 감소시킨다. F-TEOS 박막(110b)은 수분을 유발하는 Si-OH 생성이 일반적인 TEOS 박막보다 현격히 감소되므로, 후속의 열처리 혹은 플라즈마 처리 공정시, 수분 증발로 인한 축소율이 감소된다. Since the fluorine component constituting the F-TEOS thin film 110b has high electronegativity, it reduces the binding force of the Si-O-Si bonding angle constituting the TEOS thin film. In the F-TEOS thin film 110b, Si-OH generation, which causes moisture, is significantly reduced compared to a typical TEOS thin film, so the shrinkage rate due to moisture evaporation is reduced during the subsequent heat treatment or plasma treatment process.

한편, F-TEOS 박막(110b) 내 플루오린 성분이 하부 TEOS 박막(110a)에 의해 기판(100) 내측으로 확산되는 것을 방지할 수 있다. Meanwhile, the fluorine component in the F-TEOS thin film 110b can be prevented from diffusing into the substrate 100 by the lower TEOS thin film 110a.

F-TEOS 박막(110b) 증착 시, 상기 원료 가스와 상기 도핑 가스는 1:3 내지 1:6의 비율로 공급될 수 있다. When depositing the F-TEOS thin film 110b, the raw material gas and the doping gas may be supplied at a ratio of 1:3 to 1:6.

그 후, 도 2, 도 5 및 도 6을 참조하면, TEOS 박막(110a)을 형성하는 단계(S12) 및 F-TEOS 박막(110b)을 형성하는 단계(S14)를 복수 회 반복하여, 실리콘 산화 박막(110)을 형성할 수 있다. Thereafter, referring to FIGS. 2, 5, and 6, the step of forming the TEOS thin film 110a (S12) and the step of forming the F-TEOS thin film 110b (S14) are repeated multiple times to achieve silicon oxidation. A thin film 110 can be formed.

상기 실리콘 산화 박막(110)은 TEOS 박막(110a)을 형성하는 단계(S12) 및 F-TEOS 박막(110b)을 형성하는 단계(S14)를 하나의 증착 사이클로서 설정할 수 있다. 실리콘 산화 박막(110)은 상기 증착 사이클을 복수회 반복 수행하여 얻어질 수도 있다. 여기에 한정하지 않고, 실리콘 산화 박막(110)은 TEOS 박막(110a)을 형성하는 단계(S12), F-TEOS 박막(110b)를 형성하는 단계(S14), 및 F-TEOS 박막(110b) 상부에 TEOS 박막(110a)을 형성하는 단계를 한 사이클로 설정하고, 적어도 1회를 반복 수행하여 얻어질 수eh 있다. The silicon oxide thin film 110 may be configured to form a TEOS thin film 110a (S12) and a F-TEOS thin film 110b (S14) as one deposition cycle. The silicon oxide thin film 110 may be obtained by repeating the deposition cycle multiple times. Without being limited thereto, the silicon oxide thin film 110 may be formed in the step of forming the TEOS thin film 110a (S12), the step of forming the F-TEOS thin film 110b (S14), and the upper part of the F-TEOS thin film 110b. It can be obtained by setting the step of forming the TEOS thin film 110a to one cycle and repeating it at least once.

박막 증착 단계(S10)는 포스트 플라즈마(post plasma) 처리 단계(S15)를 더 포함할 수 있다. 상기 포스트 플라즈마 처리 단계(S15)는 상기 원료 가스, 반응 가스, 캐리어 가스 및 도핑 가스의 공급을 중단시킨 상태에서, 상기 트리트먼트 가스만을 공급하여 진행될 수 있다. 더하여, 상기 플라즈마 전원 공급부(270)를 턴온시켜, 상기 TEOS 박막(110a) 및 F-TEOS 박막(110b)으로 구성된 실리콘 산화 박막(110)을 플라즈마 처리할 수 있다. The thin film deposition step (S10) may further include a post plasma processing step (S15). The post-plasma processing step (S15) may be performed by supplying only the treatment gas while the supply of the raw material gas, reaction gas, carrier gas, and doping gas is stopped. In addition, by turning on the plasma power supply unit 270, the silicon oxide thin film 110 composed of the TEOS thin film 110a and the F-TEOS thin film 110b can be plasma treated.

본 실시예에서, 상기 포스트 플라즈마 처리 단계(S15)는 도 5a에 도시된 바와 같이 상기 증착 사이클 마다 진행될 수도 있고, 도 5b에 도시된 바와 같이, 복수의 증착 사이클을 진행한 후 일괄 진행될 수도 있다. In this embodiment, the post-plasma processing step (S15) may be performed for each deposition cycle, as shown in FIG. 5A, or may be performed all at once after a plurality of deposition cycles, as shown in FIG. 5B.

또한, 본 실시예에서 트리트먼트 가스로서, 질소 포함 가스, 예컨대, N2O 가스를 이용할 수 있다. 이와 같은 N2O 포스트 플라즈마 처리(S15)에 의해, 실리콘 산화 박막(110)의 OH기가 상기 N2O 플라즈마의 질소 성분과 반응되어, 추가적으로 막내 수분 성분(OH)을 제거할 수 있다. 이에 따라, 실리콘 산화 박막(110)의 축소율을 한층 더 감소시킬 수 있다. Additionally, as the treatment gas in this embodiment, a nitrogen-containing gas, such as N2O gas, can be used. By such N2O post-plasma treatment (S15), the OH group of the silicon oxide thin film 110 reacts with the nitrogen component of the N2O plasma, and the moisture component (OH) in the film can be additionally removed. Accordingly, the shrinkage rate of the silicon oxide thin film 110 can be further reduced.

그후, 상기 펌프를 구동시켜, 상기 공정 영역(200a)를 퍼지 및 펌핑할 수 있다(S16).Thereafter, the pump can be driven to purge and pump the process area 200a (S16).

도 7은 본 발명의 일 실시예에 따른 낸드 플래시 적층 구조물의 단면도이다. 도 8은 본 발명의 일 실시예에 따른 낸드 플래시 제조방법을 설명하기 위한 플로우 챠트이다. Figure 7 is a cross-sectional view of a NAND flash stacked structure according to an embodiment of the present invention. Figure 8 is a flow chart for explaining a NAND flash manufacturing method according to an embodiment of the present invention.

도 7 및 도 8을 참조하면, 반도체 기판(100) 상부에 적층 구조물(ST)을 형성한다(S1). Referring to FIGS. 7 and 8 , a stacked structure (ST) is formed on the semiconductor substrate 100 (S1).

적층 구조물(ST)은 실리콘 질화막(102)을 형성하는 단계 및 실리콘 질화막(102) 상부에 실리콘 산화막(105)을 형성하는 단계를 복수 회 반복 실시하여 얻어질 수 있다. The stacked structure ST may be obtained by repeating the steps of forming the silicon nitride film 102 and forming the silicon oxide film 105 on the silicon nitride film 102 multiple times.

그후, 적층 구조물(ST)의 상부에 캡핑 박막으로서, 본 발명의 실시예에 따른 실리콘 산화 박막(110)을 형성한다(S10). 상술하였듯이, 실리콘 산화 박막(110)은 TEOS 박막(110a)을 형성하는 단계 및 F-TEOS 박막(110b)을 형성하는 단계를 포함하여 형성될 수 있다. 또한, 실리콘 산화 박막(110)은 TEOS 박막(110a)을 형성하는 단계, F-TEOS 박막(110b)을 형성하는 단계 및 TEOS 박막(110a)을 형성하는 단계를 포함할 수 있다. 또한, 실리콘 산화 박막(110)은 상기 증착 사이클을 복수 회 반복하여 형성될 수 있다. Thereafter, a silicon oxide thin film 110 according to an embodiment of the present invention is formed as a capping thin film on the upper part of the stacked structure ST (S10). As described above, the silicon oxide thin film 110 may be formed including forming the TEOS thin film 110a and forming the F-TEOS thin film 110b. Additionally, the silicon oxide thin film 110 may include forming a TEOS thin film 110a, forming an F-TEOS thin film 110b, and forming the TEOS thin film 110a. Additionally, the silicon oxide thin film 110 may be formed by repeating the deposition cycle multiple times.

이에 따라, 실리콘 산화 박막(110)으로 구성된 캡핑 박막은 축소율과 박막 스트레스를 동시에 개선할 수 있을 뿐만 아니라, 플루오린 성분 확산을 방지하고 기계적 특성을 보완할 수 있다. F-TEOS 박막 증착 시, 플루오린이 도핑되면서 수분 흡착 소스가 차단되어 박막 내 수분 흡착이 방지된다. 단, 과도한 플루오린 농도(약 5% 이상)가 도핑되면 반응성 Si-F2 및 인접 Si-F 본딩이 형성되면서 수분 흡착이 기하급수적으로 증가할 수 있으므로, 적정량을 공급하는 것이 바람직하다. 또한, 플루오린이 갖는 높은 전기 음성도에 따라 Si-O-Si 본딩 앵글이 커지고 결속력이 약화된다. 따라서 종래 TEOS 박막과 비교할 때 동일한 축소율에서 더 낮은 박막 스트레스를 구현할 수 있다.Accordingly, the capping thin film composed of the silicon oxide thin film 110 can not only improve shrinkage rate and thin film stress at the same time, but also prevent diffusion of fluorine components and improve mechanical properties. When depositing an F-TEOS thin film, fluorine is doped to block the moisture adsorption source, preventing moisture adsorption in the thin film. However, if excessive fluorine concentration (about 5% or more) is doped, moisture adsorption may increase exponentially as reactive Si-F2 and adjacent Si-F bonds are formed, so it is desirable to supply an appropriate amount. In addition, due to the high electronegativity of fluorine, the Si-O-Si bonding angle increases and the bonding strength weakens. Therefore, compared to conventional TEOS thin films, lower thin film stress can be achieved at the same shrinkage rate.

도 9는 본 발명의 일 실시예에 따른 TEOS 박막 및 F-TEOS 박막의 축소율(shrinkage rate) 및 스트레스(stress) 변화를 보여주는 그래프이다. Figure 9 is a graph showing changes in shrinkage rate and stress of TEOS thin film and F-TEOS thin film according to an embodiment of the present invention.

도 9에 도시된 바와 같이, 순수 TEOS 박막(a)은 실리콘 질화막과 안정적인 스트레스를 유지하는 한편, 열처리 시 두께 축소율의 변화가 매우 크다. As shown in Figure 9, the pure TEOS thin film (a) maintains a stable stress with the silicon nitride film, while the change in thickness reduction rate is very large during heat treatment.

한편, 플루오린이 포함된 F-TEOS 박막(b)은 전반적으로 순수 TEOS 박막(a)보다 축소율의 변화는 적은 대신, 상대적으로 높은 스트레스를 나타낸다. On the other hand, the F-TEOS thin film containing fluorine (b) shows a smaller overall change in shrinkage rate than the pure TEOS thin film (a), but shows relatively high stress.

도 10은 본 발명의 일 실시예에 따른 실리콘 산화막의 포스트 플라즈마 처리 후, 축소율 및 스트레스 변화를 보여주는 그래프이다. Figure 10 is a graph showing changes in shrinkage rate and stress after post-plasma processing of a silicon oxide film according to an embodiment of the present invention.

도면의 X는 순수 TEOS 박막을 O2 포스트 플라즈마 처리한 후, 축소율 및 스트레스 변화를 보여주는 분포도이다. 도면의 Y는 본 발명의 실리콘 산화 박막을 O2 플라즈마 처리한 후, 축소율 및 스트레스 변화를 보여주는 분포도이다. 도면의 Z는 본 발명의 실리콘 산화 박막을 N2O 포스트 플라즈마 처리를 한 후, 축소율 및 스트레스 변화를 보여주는 분포도이다.X in the drawing is a distribution chart showing the shrinkage rate and stress change after O2 post-plasma treatment of a pure TEOS thin film. Y in the drawing is a distribution chart showing the shrinkage rate and stress change after O2 plasma treatment of the silicon oxide thin film of the present invention. Z in the drawing is a distribution chart showing the shrinkage rate and stress change after N2O post-plasma treatment of the silicon oxide thin film of the present invention.

도 10을 참조하면, X, Y, Z 분포를 비교하여 볼 때, 본 발명의 실시예에 따른 실리콘 산화 박막은 일반적인 TEOS 박막의 축소율 및 스트레스 변화 범위에서 벗어나 배치됨을 확인할 수 있다. 이것은 곧, 본 발명의 실리콘 산화 박막이 TEOS 박막보다 축소율 및 스트레스 특성이 우수함을 시사한다. Referring to FIG. 10, when comparing the X, Y, and Z distributions, it can be seen that the silicon oxide thin film according to an embodiment of the present invention is disposed outside the shrinkage rate and stress change range of a typical TEOS thin film. This suggests that the silicon oxide thin film of the present invention has better shrinkage rate and stress characteristics than the TEOS thin film.

또한, N2O 포스트 플라즈마 처리 및 O2 포스트 플라즈마 처리를 비교하여 볼 때, N2O 포스트 플라즈마 처리를 진행하는 편이 축소율 측면에서 보다 우수함이 관찰되었다. In addition, when comparing N2O post-plasma treatment and O2 post-plasma treatment, it was observed that N2O post-plasma treatment was superior in terms of shrinkage rate.

본 발명의 실시예에 따른 실리콘 산화 박막은 실질적으로 SiOF 성분을 포함할 수 있고, 상기 N2O 포스트 플라즈마 처리를 통해 표면에 소량의 질화막(nitride)이 형성되면서, 수분 흡착을 억제할 수 있다. The silicon oxide thin film according to an embodiment of the present invention may substantially include a SiOF component, and a small amount of nitride film may be formed on the surface through the N2O post-plasma treatment, thereby suppressing moisture adsorption.

그러므로, 이미 플루오린 성분에 의해 한차례 축소율이 개선된 본 발명의 실리콘 산화 박막은 상기 N2O 포스트 플라즈마 처리에 의해 한층 더 축소율이 개선될 수 있다. Therefore, the shrinkage rate of the silicon oxide thin film of the present invention, whose shrinkage rate has already been improved once by the fluorine component, can be further improved by the N2O post plasma treatment.

N2O 포스트 플라즈마 처리에 의해, 실리콘 산화 박막의 표면이 소수성(hydrophobic) 처리되므로써, 안정적인 스트레스 및 유전율을 확보할 수 있다. By N2O post-plasma treatment, the surface of the silicon oxide thin film is treated to be hydrophobic, thereby ensuring stable stress and dielectric constant.

본 발명의 실시예들에 따르면, 적층 구조물에 이용되는 실리콘 산화막을 TEOS 박막 및 F-TEOS 박막을 교번하여 형성한다. TEOS 박막은 F-TEOS 박막의 플루오린 성분 확산을 방지할 수 있다. 또한, F-TEOS 박막은 TEOS 박막에 비해 낮은 유전율을 갖기 때문에, 적층 구조물의 배선 사이의 기생 캐패시턴스를 감소시킬 수 있다. According to embodiments of the present invention, the silicon oxide film used in the stacked structure is formed by alternating TEOS thin films and F-TEOS thin films. The TEOS thin film can prevent the diffusion of the fluorine component of the F-TEOS thin film. Additionally, because the F-TEOS thin film has a lower dielectric constant compared to the TEOS thin film, parasitic capacitance between interconnections in the multilayer structure can be reduced.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.Although the present invention has been described in detail with preferred embodiments above, the present invention is not limited to the above embodiments, and various modifications can be made by those skilled in the art within the scope of the technical idea of the present invention. do.

100 : 반도체 기판 110a :TEOS 박막
110b : F-TEOS 박막100: Semiconductor substrate 110a: TEOS thin film
110b: F-TEOS thin film

Claims (12)

내부에 처리 공간을 갖는 챔버, 상기 처리 공간의 하부 영역에 위치하며 기판이 안착되는 기판 지지부, 상기 처리 공간의 상부 영역에 위치되며 상기 기판으로 가스를 분사하기 위한 가스 분사 유닛, 및 상기 처리 공간에 플라즈마를 발생시키기 위해 상기 기판 지지부 및 상기 가스 분사 유닛 중 적어도 하나에 RF 전원을 공급하는 플라즈마 전원 공급부를 포함하는 기판 처리 장치를 이용한 박막 증착 방법으로서,
상기 처리 공간에 실리콘을 포함하는 원료 가스 및 반응 가스를 공급하여, 상기 기판 상에 실리콘 포함 제 1 박막을 형성하는 단계;
상기 실리콘을 포함하는 원료 가스 및 상기 반응 가스를 지속적으로 공급하는 상태에서, 상기 처리 공간으로 플루오린(Fluorine)을 포함하는 도핑 가스를 공급하여, 상기 제 1 박막 상부에 상기 제 1 박막보다 수분 함량이 낮은 상기 실리콘을 포함하는 제 2 박막을 형성하는 단계; 및
상기 제 1 및 제 2 박막 내부의 상기 수분을 추가적으로 제거하면서 수분 흡착이 방지되도록, 질소 포함 가스를 이용하여 상기 제 2 박막을 플라즈마 처리하는 단계를 포함하는 박막 증착 방법. A chamber having a processing space therein, a substrate supporter located in a lower area of the processing space and on which a substrate is mounted, a gas injection unit located in an upper area of the processing space for spraying gas to the substrate, and A thin film deposition method using a substrate processing device including a plasma power supply that supplies RF power to at least one of the substrate support and the gas injection unit to generate plasma, comprising:
supplying a raw material gas and a reaction gas containing silicon to the processing space to form a first thin film containing silicon on the substrate;
While continuously supplying the raw material gas containing silicon and the reaction gas, a doping gas containing fluorine is supplied to the processing space, so that the moisture content on the upper part of the first thin film is higher than that of the first thin film. forming a second thin film containing the lower silicon; and
A thin film deposition method comprising the step of plasma treating the second thin film using a nitrogen-containing gas to prevent moisture adsorption while additionally removing the moisture inside the first and second thin films. 제 1 항에 있어서,
상기 제 1 박막을 형성하는 단계, 상기 제 2 박막을 형성하는 단계 및 상기 플라즈마 처리하는 단계는 상기 RF 전원이 인가된 상태에서 진행되는 박막 증착 방법. According to claim 1,
A thin film deposition method in which forming the first thin film, forming the second thin film, and plasma processing are performed while the RF power is applied. 제 1 항에 있어서,
상기 제 1 박막을 형성하는 단계, 및 상기 제 2 박막을 형성하는 단계를 하나의 증착 사이클로 설정하고,
상기 증착 사이클을 복수 회 수행하는 것을 특징으로 하는 박막 증착 방법. According to claim 1,
Setting the steps of forming the first thin film and forming the second thin film as one deposition cycle,
A thin film deposition method characterized in that the deposition cycle is performed multiple times. 제 1 항에 있어서,
상기 제 1 박막을 형성하는 단계, 상기 제 2 박막을 형성하는 단계, 및 상기 플라즈마 처리하는 단계를 하나의 증착 사이클로 설정하고, 상기 증착 사이클을 복수 회 수행하는 것을 특징으로 하는 박막 증착 방법.According to claim 1,
A thin film deposition method, characterized in that forming the first thin film, forming the second thin film, and performing the plasma treatment are set as one deposition cycle, and the deposition cycle is performed a plurality of times. 제 1 항에 있어서,
상기 질소 포함 가스는 N2O 가스를 포함하는 박막 증착 방법.According to claim 1,
A thin film deposition method wherein the nitrogen-containing gas includes N2O gas. 제 1 항에 있어서,
상기 제 2 박막을 형성하는 단계, 및 상기 플라즈마 처리 단계 사이에,
상기 도핑 가스의 공급을 차단하고, 상기 실리콘을 포함하는 원료 가스 및 상기 반응 가스를 공급하여, 상기 제 2 박막 상부에 상기 실리콘을 포함하는 제 3 박막을 형성하는 단계를 더 포함하는 박막 증착 방법. According to claim 1,
Between forming the second thin film and the plasma processing step,
A thin film deposition method further comprising blocking the supply of the doping gas and supplying the raw material gas containing the silicon and the reaction gas to form a third thin film containing the silicon on top of the second thin film. 제 1 항에 있어서,
상기 제 1 박막은 상기 제 2 박막 내부의 상기 플루오린이 상기 기판으로 확산됨을 차단하는 것을 특징으로 하는 박막 증착 방법.According to claim 1,
A thin film deposition method, characterized in that the first thin film blocks the fluorine inside the second thin film from diffusing into the substrate. 제 1 항에 있어서,
상기 실리콘을 포함하는 원료 가스는 TEOS 가스를 포함하는 박막 증착 방법.According to claim 1,
A thin film deposition method wherein the silicon-containing raw material gas includes TEOS gas. 제 1 항에 있어서,
상기 플라즈마 처리 단계는 상기 실리콘을 포함하는 원료 가스, 상기 반응 가스, 상기 도핑 가스의 공급을 차단한 상태에서, 상기 질소 포함 가스만 공급한 채로 진행하는 것을 특징으로 하는 박막 증착 방법. According to claim 1,
The plasma processing step is a thin film deposition method characterized in that the supply of the raw material gas containing silicon, the reaction gas, and the doping gas is blocked and only the nitrogen containing gas is supplied. 제 1 항에 있어서,
상기 도핑 가스는 SiF4 가스를 포함하는 박막 증착 방법.According to claim 1,
A thin film deposition method wherein the doping gas includes SiF4 gas. 제 7 항 또는 제 10 항에 있어서,
상기 제 2 박막을 형성하는 단계 시,
상기 실리콘을 포함하는 원료 가스 및 상기 도핑 가스는 1:3 내지 1:4의 비율로 공급하는 박막 증착 방법.According to claim 7 or 10,
During the step of forming the second thin film,
A thin film deposition method in which the raw material gas containing silicon and the doping gas are supplied in a ratio of 1:3 to 1:4. 내부에 처리 공간을 갖는 챔버, 상기 처리 공간의 하부 영역에 위치하며 기판이 안착되는 기판 지지부, 상기 처리 공간의 상부 영역에 위치되며 상기 기판으로 가스를 분사하기 위한 가스 분사 유닛, 및 상기 처리 공간에 플라즈마를 발생시키기 위해 상기 기판 지지부 및 상기 가스 분사 유닛 중 적어도 하나에 RF 전원을 공급하는 플라즈마 전원 공급부를 포함하는 기판 처리 장치를 이용한 박막 증착 방법으로서,
상기 기판 상에 교대로 반복 적층된 실리콘 질화막 및 실리콘 산화막을 포함하는 적층 구조물을 형성하는 단계; 및
상기 적층 구조물 상부에 캡핑 박막을 증착하는 단계를 포함하며,
상기 캡핑 박막을 형성하는 단계는,
상기 RF 전원을 공급한 상태에서, 실리콘 포함 원료 가스 및 반응 가스를 공급하여, TEOS 박막을 형성하는 단계;
상기 RF 전원을 공급하고, 상기 실리콘 포함 원료 가스 및 상기 반응 가스를 지속적으로 공급한 상태에서, 플루오린 성분을 포함하는 도핑 가스를 공급하여, 상기 TEOS 박막 상부에 플루오린을 포함하는 TEOS 박막을 형성하는 단계; 및
상기 TEOS 박막 및 상기 플루오린을 포함하는 TEOS 박막을 질소 포함 가스를 이용하여, 상기 박막내부의 수분을 제거하는 플라즈마 처리를 진행하는 단계를 포함하는 박막 증착 방법.A chamber having a processing space therein, a substrate supporter located in a lower area of the processing space and on which a substrate is mounted, a gas injection unit located in an upper area of the processing space for spraying gas to the substrate, and A thin film deposition method using a substrate processing device including a plasma power supply that supplies RF power to at least one of the substrate support and the gas injection unit to generate plasma, comprising:
forming a stacked structure including silicon nitride films and silicon oxide films alternately and repeatedly stacked on the substrate; and
It includes depositing a capping thin film on top of the stacked structure,
The step of forming the capping thin film is,
Forming a TEOS thin film by supplying a silicon-containing raw material gas and a reaction gas while supplying the RF power;
While supplying the RF power and continuously supplying the silicon-containing raw material gas and the reaction gas, supplying a doping gas containing a fluorine component to form a TEOS thin film containing fluorine on top of the TEOS thin film. steps; and
A thin film deposition method comprising the step of plasma treating the TEOS thin film and the TEOS thin film containing fluorine using a nitrogen-containing gas to remove moisture inside the thin film.
KR1020190158387A 2019-12-02 2019-12-02 Method of Manufacturing Thin Films KR102651508B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190158387A KR102651508B1 (en) 2019-12-02 2019-12-02 Method of Manufacturing Thin Films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190158387A KR102651508B1 (en) 2019-12-02 2019-12-02 Method of Manufacturing Thin Films

Publications (2)

Publication Number Publication Date
KR20210069175A KR20210069175A (en) 2021-06-11
KR102651508B1 true KR102651508B1 (en) 2024-03-28

Family

ID=76376422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190158387A KR102651508B1 (en) 2019-12-02 2019-12-02 Method of Manufacturing Thin Films

Country Status (1)

Country Link
KR (1) KR102651508B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2917897B2 (en) * 1996-03-29 1999-07-12 日本電気株式会社 Method for manufacturing semiconductor device
JP3355949B2 (en) * 1996-08-16 2002-12-09 日本電気株式会社 Method for forming plasma CVD insulating film
KR100763123B1 (en) * 2005-12-12 2007-10-04 주식회사 하이닉스반도체 Method of manufacturing a Interlayer in Flash Memory Device
KR102426960B1 (en) * 2015-10-15 2022-08-01 주식회사 테스 Method for forming silicon oxide film using plasmas

Also Published As

Publication number Publication date
KR20210069175A (en) 2021-06-11

Similar Documents

Publication Publication Date Title
US11676812B2 (en) Method for forming silicon nitride film selectively on top/bottom portions
KR102446511B1 (en) Densification of silicon carbide film using remote plasma treatment
US8551892B2 (en) Method for reducing dielectric constant of film using direct plasma of hydrogen
US7989365B2 (en) Remote plasma source seasoning
US9029272B1 (en) Method for treating SiOCH film with hydrogen plasma
US20130288485A1 (en) Densification for flowable films
US8466067B2 (en) Post-planarization densification
US7097886B2 (en) Deposition process for high aspect ratio trenches
US20140186544A1 (en) Metal processing using high density plasma
US9165762B2 (en) Method of depositing silicone dioxide films
US7867921B2 (en) Reduction of etch-rate drift in HDP processes
EP2034044A2 (en) Impurity control in HDP-CVD DEP/ETCH/DEP processes
EP0860869A1 (en) SiOF film and method of manufacturing
KR102651508B1 (en) Method of Manufacturing Thin Films
US5281557A (en) Soluble oxides for integrated circuit fabrication formed by the incomplete dissociation of the precursor gas
US20050282398A1 (en) Oxygen plasma treatment for enhanced HDP-CVD gapfill
KR20200078613A (en) Reduced dry etch rate of silicon nitride films
KR20170044777A (en) Method for forming silicon oxide film using plasmas
KR102651509B1 (en) Method of Manufacturing Semiconductor Device including Insulating layer for filling Gap
JP2003264189A (en) Method for forming low permittivity interlayer insulation film
KR20190130044A (en) High deposition rate, high quality silicon nitride made possible by remote nitrogen radical source
KR20200025030A (en) Method of Fabricating Amorphous Silicon film
KR20240040603A (en) Deposition of thick layers of silicon dioxide
KR20220033905A (en) Method of forming low k dielectric layer
KR20230087681A (en) Thin film deposition apparatus and thin film deposition method using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right