KR102639314B1 - Vertical field effect transistor and the Manufacturing Method thereof - Google Patents

Vertical field effect transistor and the Manufacturing Method thereof Download PDF

Info

Publication number
KR102639314B1
KR102639314B1 KR1020210047110A KR20210047110A KR102639314B1 KR 102639314 B1 KR102639314 B1 KR 102639314B1 KR 1020210047110 A KR1020210047110 A KR 1020210047110A KR 20210047110 A KR20210047110 A KR 20210047110A KR 102639314 B1 KR102639314 B1 KR 102639314B1
Authority
KR
South Korea
Prior art keywords
vertical
gate electrode
electrode
height direction
horizontal portion
Prior art date
Application number
KR1020210047110A
Other languages
Korean (ko)
Other versions
KR20210127102A (en
Inventor
홍문표
유민기
Original Assignee
고려대학교 세종산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 세종산학협력단 filed Critical 고려대학교 세종산학협력단
Priority to PCT/KR2021/004563 priority Critical patent/WO2021210865A1/en
Publication of KR20210127102A publication Critical patent/KR20210127102A/en
Priority to US17/964,528 priority patent/US20230042988A1/en
Application granted granted Critical
Publication of KR102639314B1 publication Critical patent/KR102639314B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Abstract

본 발명의 일 실시 예에 따른 수직 구조 전계효과 트랜지스터는, 기판 상에 형성되며 면 방향으로 연장하는 수평면과 높이 방향으로 연장하는 수직면을 가지는, 게이트 전극; 상기 게이트 전극을 덮는 게이트 절연막; 상기 게이트 절연막 상에 형성되며, 상기 높이 방향으로 채널이 형성되는 수직 채널; 상기 수직 채널의 일 단에 접촉하도록 형성되는 소스 전극; 및 상기 수직 채널의 타 단에 접촉하도록 형성되며, 상기 소스 전극와 서로 다른 높이 레벨(level)에 형성되는 드레인 전극;을 포함하되, 상기 게이트 전극의 수직 면에서 상기 수직 채널로 형성되는 전계에 의하여, 상기 수직 채널의 채널 온오프가 제어되며, 상기 소스 전극 및 상기 드레인 전극 중 적어도 하나의 전극은, 상기 게이트 전극과 상기 게이트 전극의 높이 방향으로 비-중첩(non-overlap) 될 수 있다.A vertical structure field effect transistor according to an embodiment of the present invention includes a gate electrode formed on a substrate and having a horizontal plane extending in the plane direction and a vertical plane extending in the height direction; a gate insulating film covering the gate electrode; a vertical channel formed on the gate insulating film and having a channel formed in the height direction; a source electrode formed to contact one end of the vertical channel; and a drain electrode formed to contact the other end of the vertical channel and formed at a different height level from the source electrode, by an electric field formed from the vertical plane of the gate electrode to the vertical channel, Channel on/off of the vertical channel is controlled, and at least one of the source electrode and the drain electrode may non-overlap the gate electrode in the height direction of the gate electrode.

Description

수직 구조 전계효과 트랜지스터 및 그 제조방법{Vertical field effect transistor and the Manufacturing Method thereof}Vertical field effect transistor and the manufacturing method thereof}

본 발명은, 수직 구조 전계효과 트랜지스터 및 그 제조방법에 관련된 것으로 보다 구체적으로는, 게이트 전극의 높이 방향의 수직 방향으로 전계가 형성되는, 수직 구조 전계효과 트랜지스터 및 그 제조방법에 관련된 것이다. The present invention relates to a vertical structure field effect transistor and a method of manufacturing the same. More specifically, it relates to a vertical structure field effect transistor in which an electric field is formed in a direction perpendicular to the height of the gate electrode and a method of manufacturing the same.

최근 다양한 반도체 디바이스의 경우 제한된 영역에 더 많은 트렌지스터를 넣어서 집적도를 높이는 기술이 요구되고 있다. 평면상에 더 작은 소자들을 형성하기 위하여 보다 미세한 페턴을 만드는 기술을 개발하여 집적도를 높이며, 소자들을 다층으로 쌓아 올리는 방법을 사용하고 있다. 또한 소자를 평면이 아닌 수직면을 활용하여 만드는 방법이 제안되고 있다.Recently, in the case of various semiconductor devices, technology to increase integration by inserting more transistors into a limited area is required. In order to form smaller devices on a plane, technology to create finer patterns has been developed to increase integration, and a method of stacking devices in multiple layers is being used. Additionally, a method of manufacturing devices using vertical planes rather than flat surfaces has been proposed.

이전의 반도체 박막을 활용한 수직구조 전계효과 트렌지스터는 수직구조의 절연체를 먼저 형성하고 그 수직면에 채널을 소스 전극과 드레인 전극에 연결되도록 형성하고 이후 게이트 절연막과 게이트 전극을 형성하는 구조이다. 이때 엑티브의 길이는 구직구조 절연체의 두께에 따라 조절할 수 있으며 1마이크로미터 이내의 매우 작은 엑티브 길이를 가지는 트렌지스터를 제작할 수 있는 장점이 있다. The vertical structure field effect transistor using the previous semiconductor thin film has a structure in which a vertical insulator is first formed, a channel is formed on the vertical surface to be connected to the source electrode and drain electrode, and then a gate insulating film and a gate electrode are formed. At this time, the length of the active can be adjusted according to the thickness of the sphere-shaped insulator, and there is an advantage in producing a transistor with a very small active length of less than 1 micrometer.

그러나 게이트 전극의 길이는 기존 공정의 한계에 제한되어 있어 그 길이가 적어도 수 마이크로미터 이상이 되기 때문에 게이트 전극과 소스전극 및 드레인 전극 사이에 상대적으로 큰 겹침이 생기게 된다. 여기서 발생하는 문제는 크게 기생 커페시턴스와 누설전류의 문제가 될 수 있다. 기생 커페시턴스는 공정상 원인으로 원하지 않는 커페시턴스가 형성되어 설계된 회로의 성능을 저하시키는 문제를 발생시킬 수 있다. 누설전류는 채널의 길이에 비 하여 드레인전극과 게이트전극이 과도하게 겹쳐있어 드레인전극의 전위가 게이트 전극의 전계효과에 영향을 주어 엑티브의 오프상태를 유지하는 것을 방해하여 누설전류의 원인이 될 수 있다.However, the length of the gate electrode is limited by the limitations of the existing process, and the length is at least several micrometers, resulting in a relatively large overlap between the gate electrode, source electrode, and drain electrode. The problems that arise here can largely be problems of parasitic capacitance and leakage current. Parasitic capacitance may cause problems in the process where unwanted capacitance is formed and deteriorates the performance of the designed circuit. Leakage current can occur because the drain electrode and gate electrode overlap excessively compared to the length of the channel, so the potential of the drain electrode affects the electric field effect of the gate electrode, preventing the active from maintaining the off state, which can be the cause of leakage current. there is.

이에 본 발명자들은 누설전류 및 기생 커페시턴스를 최소화할 수 있는, 수직 구조 전계효과 트랜지스터 및 그 제조방법을 발명하게 되었다.Accordingly, the present inventors have invented a vertical structure field effect transistor and a manufacturing method thereof that can minimize leakage current and parasitic capacitance.

본 발명이 해결하고자 하는 일 기술적 과제는, 누설전류를 최소화화는, 수직 구조 전계효과 트랜지스터 및 그 제조방법를 제공하는 데 있다.One technical problem to be solved by the present invention is to provide a vertical structure field effect transistor that minimizes leakage current and a method of manufacturing the same.

본 발명이 해결하고자 하는 다른 기술적 과제는 기생 커패시턴스를 최소화하는, 수직 구조 전계효과 트랜지스터 및 그 제조방법를 제공하는 데 있다.Another technical problem to be solved by the present invention is to provide a vertical structure field effect transistor that minimizes parasitic capacitance and a method of manufacturing the same.

본 발명이 해결하고자 하는 또 다른 기술적 과제는, 기존 공정이 변경을 최소화하는, 수직 구조 전계효과 트랜지스터 및 그 제조방법을 제공하는 데 있다.Another technical problem to be solved by the present invention is to provide a vertical structure field effect transistor and a manufacturing method thereof that minimize changes to existing processes.

본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다. The technical problems to be solved by the present invention are not limited to those described above.

본 발명의 일 실시 예에 따른 수직 구조 전계효과 트랜지스터는, 기판 상에 형성되며 면 방향으로 연장하는 수평면과 높이 방향으로 연장하는 수직면을 가지는, 게이트 전극; 상기 게이트 전극을 덮는 게이트 절연막; 상기 게이트 절연막 상에 형성되며, 상기 높이 방향으로 채널이 형성되는 수직 채널; 상기 수직 채널의 일 단에 접촉하도록 형성되는 소스 전극; 및 상기 수직 채널의 타 단에 접촉하도록 형성되며, 상기 소스 전극와 서로 다른 높이 레벨(level)에 형성되는 드레인 전극;을 포함하되, 상기 게이트 전극의 수직 면에서 상기 수직 채널로 형성되는 전계에 의하여, 상기 수직 채널의 채널 온오프가 제어되며, 상기 소스 전극 및 상기 드레인 전극 중 적어도 하나의 전극은, 상기 게이트 전극과 상기 게이트 전극의 높이 방향으로 비-중첩(non-overlap) 될 수 있다.A vertical structure field effect transistor according to an embodiment of the present invention includes a gate electrode formed on a substrate and having a horizontal plane extending in the plane direction and a vertical plane extending in the height direction; a gate insulating film covering the gate electrode; a vertical channel formed on the gate insulating film and having a channel formed in the height direction; a source electrode formed to contact one end of the vertical channel; and a drain electrode formed to contact the other end of the vertical channel and formed at a different height level from the source electrode, by an electric field formed from the vertical plane of the gate electrode to the vertical channel, Channel on/off of the vertical channel is controlled, and at least one of the source electrode and the drain electrode may non-overlap the gate electrode in the height direction of the gate electrode.

일 실시 예에 따르면, 상기 소스 전극, 상기 수직 채널 및 상기 드레인 전극은, 서로 동일한 반도체 성분을 포함하며, 상기 소스 전극 및 상기 드레인 전극은, 전기 전도도를 높이는 이온을 더 포함할 수 있다.According to one embodiment, the source electrode, the vertical channel, and the drain electrode include the same semiconductor component, and the source electrode and the drain electrode may further include ions that increase electrical conductivity.

일 실시 예에 따르면, 상기 게이트 전극 상에는 상기 게이트 전극 보다 에칭비가 낮은 하드막이 더 형성될 수 있다.According to one embodiment, a hard film having a lower etching rate than the gate electrode may be further formed on the gate electrode.

일 실시 예에 따르면, 상기 소스 전극은, 상기 수직 채널의 일 단보다 더 아래에 형성되고, 상기 드레인 전극은, 상기 수직 채널의 타 단보다 더 아래에 형성될 수 있다.According to one embodiment, the source electrode may be formed lower than one end of the vertical channel, and the drain electrode may be formed lower than the other end of the vertical channel.

일 실시 예에 따르면, 상기 소스 전극은, 상기 수직 채널의 일 단보다 더 위에 형성되고, 상기 드레인 전극은, 상기 수직 채널의 타 단보다 더 위에 형성될 수 있다.According to one embodiment, the source electrode may be formed higher than one end of the vertical channel, and the drain electrode may be formed higher than the other end of the vertical channel.

제1 실시 예에 따른 수직 구조 전계효과 트랜지스터의 제조방법은, 기판을 준비하는 단계; 상기 예비 게이트 전극 층을 형성하는 단계; 상기 예비 게이트 전극 층 상에 상기 게이트 전극 보다 에칭비가 낮은 하드막을 형성하는 단계; 상기 하드막을 패터닝하는 단계; 상기 하드막을 마스크로 하여 상기 게이트 전극을, 면 방향으로 연장하는 수평면과 높이 방향으로 연장하는 수직면을 가지도록 패터닝하는 단계; 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 반도체 층을 형성하고, 상기 형성된 반도체 층이 상기 면 방향으로 연장하는 수평부와 상기 높이 방향으로 연장하는 수직부를 가지도록 패터닝하는 단계; 및 상기 높이 방향으로 전기 전도도 높은 이온을 주입하여, 상기 수평부의 일 단을 소스 전극으로 형성하고, 상기 수평부의 타 단을 드레인 전극으로 형성하는 단계를 포함하여 이루어질 수 있다.The method of manufacturing a vertical structure field effect transistor according to the first embodiment includes preparing a substrate; forming the preliminary gate electrode layer; forming a hard film with a lower etching rate than the gate electrode on the preliminary gate electrode layer; patterning the hard film; patterning the gate electrode to have a horizontal plane extending in a plane direction and a vertical plane extending in a height direction, using the hard film as a mask; forming a gate insulating film; forming a semiconductor layer on the gate insulating layer and patterning the formed semiconductor layer to have a horizontal portion extending in the plane direction and a vertical portion extending in the height direction; and injecting ions with high electrical conductivity in the height direction to form one end of the horizontal portion as a source electrode and the other end of the horizontal portion to form a drain electrode.

제1 실시 예에 따른 수직 구조 전계효과 트랜지스터의 제조방법에 따르면, 상기 소스 전극과 상기 드레인 전극 중 어느 하나의 전극은 상기 게이트 전극과 상기 높이 방향으로 비-중첩할 수 있다.According to the method of manufacturing a vertical structure field effect transistor according to the first embodiment, any one of the source electrode and the drain electrode may non-overlap with the gate electrode in the height direction.

제2 실시 예에 따른 수직 구조 전계효과 트랜지스터의 제조방법은, 기판을 준비하는 단계; 상기 기판 상에 예비 게이트 전극 층을 형성하는 단계; 상기 상기 예비 게이트 전극 층 상에 상기 게이트 전극 보다 에칭비가 낮은 하드막을 형성하는 단계; 상기 하드막을 패터닝하는 단계; 상기 하드막을 마스크로 하여 상기 예비 게이트 전극 층을, 면 방향으로 연장하는 수평면과 높이 방향으로 연장하는 수직면을 가지도록 패터닝하는 단계; 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에, 예비 전극 층을 형성하고, 상기 형성된 예비 전극 층을, 상기 면 방향으로 연장하는 수평부와 상기 높이 방향으로 연장하는 수직부를 가지도록 제1 패터닝하는 단계; 상기 제1 패터닝된 예비 전극 층에서, 상기 수평부와 상기 수직부 중 상기 수직부만 선택적으로 제거하는 제2 패터닝하여 소스 및 드레인 전극을 형성하는 단계; 및 상기 소스 및 드레인 전극 상에, 반도체 층을 형성하고, 상기 형성된 반도체 층을 패터닝하여 상기 소스 전극과 상기 드레인 전극을 상기 높이 방향으로 연결하는 수직 채널을 형성하는 단계를 포함하여 이루어질 수 있다.The method of manufacturing a vertical structure field effect transistor according to the second embodiment includes preparing a substrate; forming a preliminary gate electrode layer on the substrate; forming a hard film with a lower etching rate than the gate electrode on the preliminary gate electrode layer; patterning the hard film; patterning the preliminary gate electrode layer using the hard film as a mask to have a horizontal plane extending in a plane direction and a vertical plane extending in a height direction; forming a gate insulating film; forming a preliminary electrode layer on the gate insulating film, and first patterning the formed preliminary electrode layer to have a horizontal portion extending in the plane direction and a vertical portion extending in the height direction; forming source and drain electrodes by performing second patterning of the first patterned preliminary electrode layer by selectively removing only the vertical portion among the horizontal portion and the vertical portion; And forming a semiconductor layer on the source and drain electrodes, and patterning the formed semiconductor layer to form a vertical channel connecting the source electrode and the drain electrode in the height direction.

제2 실시 예에 따른 수직 구조 전계효과 트랜지스터의 제조방법에 따르면, 상기 소스 전극과 상기 드레인 전극 중 어느 하나의 전극은 상기 게이트 전극과 상기 높이 방향으로 비-중첩할 수 있다.According to the method of manufacturing a vertical structure field effect transistor according to the second embodiment, one of the source electrode and the drain electrode may non-overlap with the gate electrode in the height direction.

제2 실시 예에 따른 수직 구조 전계효과 트랜지스터의 제조방법에 따르면, According to the manufacturing method of the vertical structure field effect transistor according to the second embodiment,

상기 제1 패터닝하는 단계의 상기 수직부의 두께는 상기 수평부의 두께보다 얇을 수 있다.The thickness of the vertical portion in the first patterning step may be thinner than the thickness of the horizontal portion.

제3 실시 예에 따른 수직 구조 전계효과 트랜지스터의 제조방법은, 기판을 준비하는 단계; 상기 기판 상에 예비 게이트 전극 층을 형성하는 단계; 상기 예비 게이트 전극 층 상에 상기 게이트 전극 보다 에칭비가 낮은 하드막을 형성하는 단계; 상기 하드막을 패터닝하는 단계; 상기 하드막을 마스크로 하여 상기 예비 게이트 전극 층을, 면 방향으로 연장하는 수평면과 높이 방향으로 연장하는 수직면을 가지는 게이트 전극으로 패터닝하는 단계; 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 반도체 층을 형성하고, 상기 반도체 층 상에 예비 전극 층을 연속적으로 형성하는 단계; 동일한 마스크로 반도체 층을 패터닝하여, 상기 높이 방향으로 연장하는 수직 채널을 형성하고, 상기 예비 전극 층을, 상기 높이 방향으로 연장하는 수직부와 상기 면 반향으로 연장하는 수평부를 가지는 중간 전극 층으로 형성하는 단계; 및 상기 중간 전극 층의 수직부를 제거하여, 소스 및 드레인 전극을 형성하는 단계를 포함하여 이루어질 수 있다.A method of manufacturing a vertical structure field effect transistor according to the third embodiment includes preparing a substrate; forming a preliminary gate electrode layer on the substrate; forming a hard film with a lower etching rate than the gate electrode on the preliminary gate electrode layer; patterning the hard film; Using the hard film as a mask, patterning the preliminary gate electrode layer into a gate electrode having a horizontal plane extending in a plane direction and a vertical plane extending in a height direction; forming a gate insulating film; forming a semiconductor layer on the gate insulating layer and continuously forming a preliminary electrode layer on the semiconductor layer; A semiconductor layer is patterned using the same mask to form a vertical channel extending in the height direction, and the preliminary electrode layer is formed as an intermediate electrode layer having a vertical portion extending in the height direction and a horizontal portion extending in the plane direction. steps; and removing the vertical portion of the intermediate electrode layer to form source and drain electrodes.

제3 실시 예에 따른 수직 구조 전계효과 트랜지스터의 제조방법에 따르면, 상기 소스 전극과 상기 드레인 전극 중 어느 하나의 전극은 상기 게이트 전극과 상기 높이 방향으로 비-중첩할 수 있다.According to the method of manufacturing a vertical structure field effect transistor according to the third embodiment, any one of the source electrode and the drain electrode may non-overlap with the gate electrode in the height direction.

제3 실시 예에 따른 수직 구조 전계효과 트랜지스터의 제조방법에 따르면, 상기 중간 전극 층으로 형성하는 단계의 상기 수직부의 두께는 상기 수평부의 두께보다 얇을 수 있다.According to the method of manufacturing a vertical structure field effect transistor according to the third embodiment, the thickness of the vertical portion in the step of forming the intermediate electrode layer may be thinner than the thickness of the horizontal portion.

본 발명의 일 실시 예에 따른 수직 구조 전계효과 트랜지스터는, 기판 상에 형성되며 면 방향으로 연장하는 수평면과 높이 방향으로 연장하는 수직면을 가지는, 게이트 전극; 상기 게이트 전극을 덮는 게이트 절연막; 상기 게이트 절연막 상에 형성되며, 상기 높이 방향으로 채널이 형성되는 수직 채널; 상기 수직 채널의 일 단에 접촉하도록 형성되는 소스 전극; 및 상기 수직 채널의 타 단에 접촉하도록 형성되며, 상기 소스 전극와 서로 다른 높이 레벨(level)에 형성되는 드레인 전극;을 포함하되, 상기 게이트 전극의 수직 면에서 상기 수직 채널로 형성되는 전계에 의하여, 상기 수직 채널의 채널 온오프가 제어되며, 상기 소스 전극 및 상기 드레인 전극 중 적어도 하나의 전극은, 상기 게이트 전극과 상기 게이트 전극의 높이 방향으로 비-중첩(non-overlap) 될 수 있다.A vertical structure field effect transistor according to an embodiment of the present invention includes a gate electrode formed on a substrate and having a horizontal plane extending in the plane direction and a vertical plane extending in the height direction; a gate insulating film covering the gate electrode; a vertical channel formed on the gate insulating film and having a channel formed in the height direction; a source electrode formed to contact one end of the vertical channel; and a drain electrode formed to contact the other end of the vertical channel and formed at a different height level from the source electrode, by an electric field formed from the vertical plane of the gate electrode to the vertical channel, Channel on/off of the vertical channel is controlled, and at least one of the source electrode and the drain electrode may non-overlap the gate electrode in the height direction of the gate electrode.

상기 소스 전극 및 상기 드레인 전극 중 적어도 하나의 전극은, 상기 게이트 전극과 상기 게이트 전극의 높이 방향으로 비-중첩(non-overlap) 되기 때문에, 기생 커패시턴스 및 누설 전류가 최소화될 수 있다.Since at least one of the source electrode and the drain electrode non-overlaps the gate electrode in the height direction of the gate electrode, parasitic capacitance and leakage current can be minimized.

또한 일 실시 예에 따른 트랜지스터는 수직 구조를 가지기 때문에 소형화가 가능케 될 수 있다. 또한 게이트 절연막을 먼저 형성하고 채널을 형성할 수 있기 때문에 고품질의 게이트 절연막을 형성하기 위한 높은 공정 온도 등의 공정 조건을 확보할 수 있어 높은 신뢰성을 제공할 수 있다.Additionally, since the transistor according to one embodiment has a vertical structure, miniaturization may be possible. In addition, because the gate insulating film can be formed first and then the channel, process conditions such as high process temperature for forming a high-quality gate insulating film can be secured, providing high reliability.

도 1은 본 발명의 일 실시 예에 따른 수직 구조 전계효과 트랜지스터를 설명하기 위한 도면이다.
도 2 및 도 3은 본 발명의 제1 실시 예에 따른 수직 구조 전계효과 트랜지스터의 제조방법을 설명하기 위한 순서도이다.
도 4 내지 도 20은 본 발명의 제1 실시 예에 따른 수직 구조 전계효과 트랜지스터 제조방법의 각 단계를 구체적으로 설명하기 위한 도면이다.
도 21 및 도 22는 본 발명의 제2 실시 예에 따른 수직 구조 전계효과 트랜지스터의 제조방법을 설명하기 위한 순서도이다.
도 23 내지 도 40은 본 발명의 제2 실시 예에 따른 수직 구조 전계효과 트랜지스터 제조방법의 각 단계를 구체적으로 설명하기 위한 도면이다.
도 41 및 도 42는 본 발명의 제3 실시 예에 따른 수직 구조 전계효과 트랜지스터의 제조방법을 설명하기 위한 순서도이다.
도 43 내지 도 58은 본 발명의 제3 실시 예에 따른 수직 구조 전계효과 트랜지스터 제조방법의 각 단계를 구체적으로 설명하기 위한 도면이다.1 is a diagram for explaining a vertical structure field effect transistor according to an embodiment of the present invention.
2 and 3 are flowcharts for explaining a method of manufacturing a vertical structure field effect transistor according to the first embodiment of the present invention.
4 to 20 are diagrams for specifically explaining each step of the method for manufacturing a vertical structure field effect transistor according to the first embodiment of the present invention.
21 and 22 are flowcharts for explaining a method of manufacturing a vertical structure field effect transistor according to a second embodiment of the present invention.
23 to 40 are diagrams to specifically explain each step of the method for manufacturing a vertical structure field effect transistor according to the second embodiment of the present invention.
Figures 41 and 42 are flowcharts for explaining a method of manufacturing a vertical structure field effect transistor according to a third embodiment of the present invention.
Figures 43 to 58 are diagrams to specifically explain each step of the method for manufacturing a vertical structure field effect transistor according to the third embodiment of the present invention.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the attached drawings. However, the technical idea of the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosed content will be thorough and complete and so that the spirit of the invention can be sufficiently conveyed to those skilled in the art.

본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. In this specification, when an element is referred to as being on another element, it means that it may be formed directly on the other element or that a third element may be interposed between them. Additionally, in the drawings, the thicknesses of films and regions are exaggerated for effective explanation of technical content.

또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.Additionally, in various embodiments of the present specification, terms such as first, second, and third are used to describe various components, but these components should not be limited by these terms. These terms are merely used to distinguish one component from another. Accordingly, what is referred to as a first component in one embodiment may be referred to as a second component in another embodiment. Each embodiment described and illustrated herein also includes its complementary embodiment. Additionally, in this specification, 'and/or' is used to mean including at least one of the components listed before and after.

명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다. In the specification, singular expressions include plural expressions unless the context clearly dictates otherwise. In addition, terms such as "include" or "have" are intended to designate the presence of features, numbers, steps, components, or a combination thereof described in the specification, but are not intended to indicate the presence of one or more other features, numbers, steps, or components. It should not be understood as excluding the possibility of the presence or addition of elements or combinations thereof. Additionally, in this specification, “connection” is used to mean both indirectly connecting and directly connecting a plurality of components.

또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.Additionally, in the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the gist of the present invention, the detailed description will be omitted.

도 1은 본 발명의 일 실시 예에 따른 수직 구조 전계효과 트랜지스터를 설명하기 위한 도면이다.1 is a diagram for explaining a vertical structure field effect transistor according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 수직 구조 전계효과 트랜지스터(100)는, 기판(100), 하부 절연막(101), 게이트 전극(102), 게이트 절연막(103), 수직 채널(104), 소스/드레인 전극(105, 106), 상부 절연막(107) 중 적어도 하나를 포함하여 이루어질 수 있다. 이하 각 구성에 대해 상술하기로 한다.Referring to Figure 1, the vertical structure field effect transistor 100 according to an embodiment of the present invention includes a substrate 100, a lower insulating film 101, a gate electrode 102, a gate insulating film 103, and a vertical channel ( 104), source/drain electrodes 105 and 106, and an upper insulating film 107. Each configuration will be described in detail below.

상기 기판(100)은, 유리(glass), 및 플라스틱(plastic) 계열의 물질 중 적어도 하나의 물질로 이루어질 수 있다. 예를 들어, 플라스틱 계열인 경우, 상기 기판(100)은 PI(Polyimide), PET(polyethylene terephthalate), PEN(polyethylene naphthalate), PC(polycarbonate) 중 적어도 하나의 물질을 포함하여 이루어질 수 있다. 만약 상기 기판(100)이 플라스틱 계열로 이루어지는 경우, 유연한 특성을 가질 수 있다. 다만, 상기 기판(100)이 유리 계열로 이루어진 경우에도, 유연한 특성을 가질 수 있음은 물론이다.The substrate 100 may be made of at least one of glass and plastic-based materials. For example, in the case of plastic, the substrate 100 may include at least one of polyimide (PI), polyethylene terephthalate (PET), polyethylene naphthalate (PEN), and polycarbonate (PC). If the substrate 100 is made of plastic, it may have flexible properties. However, of course, even when the substrate 100 is made of glass, it can have flexible characteristics.

상기 기판(100) 상에는 하부 절연막(101)이 마련될 수 있다. 상기 하부 절연막(101)은 유기물 및 무기물 중 적어도 하나의 물질을 포함하여 이루어질 수 있다. 만약 상기 하부 절연막(101)이 무기물인 경우, 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)로 이루어질 수 있으며, 하부 절연막(101)의 물질이 이에 한정되는 것은 아니다. 또한, 하부 절연막(101)은 생략될 수 있다.A lower insulating film 101 may be provided on the substrate 100. The lower insulating film 101 may include at least one of organic and inorganic materials. If the lower insulating film 101 is made of an inorganic material, it may be made of a silicon nitride film (SiNx) or a silicon oxide film (SiOx), but the material of the lower insulating film 101 is not limited thereto. Additionally, the lower insulating film 101 may be omitted.

상기 하부 절연막(101) 상에는 상기 게이트 전극(102)가 마련될 수 있다. 상기 게이트 전극(102)는 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 탄탈륨(Ta) 및 텅스텐(W) 중 적어도 하나의 금속으로 이루어질 수 있고, 단층 또는 복수의 금속이 적층하는 구조를 가질 수 있다.The gate electrode 102 may be provided on the lower insulating film 101. The gate electrode 102 is made of copper (Cu), molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and tantalum (Ta). ) and tungsten (W), and may have a structure in which a single layer or multiple metals are stacked.

상기 게이트 전극(102) 상에는, 게이트 절연막(103)이 마련될 수 있다. 상기 게이트 절연막(103)은 후술하는 수직 채널(104)과 상기 게이트 전극(102) 간에 전계는 형성시키되, 전류의 흐름을 차단하는 절연막으로 기능할 수 있다.A gate insulating film 103 may be provided on the gate electrode 102. The gate insulating film 103 may function as an insulating film that blocks the flow of current while forming an electric field between the vertical channel 104 and the gate electrode 102, which will be described later.

상기 수칙 채널(104)은, 예를 들어, 아모포러스 실리콘, 단결정 실리콘, 산화물 반도체 중 적어도 하나의 물질로 이루어질 수 있다. 예를 들어, 상기 수직 채널(104)이 산화물 반도체로 이루어진 경우, 상기 수직 채널(104)은, 인듐-갈륨-아연-산화물(Indium-Galium-Zinc Oxide; IGZO)로 이루어질 수 있다. 다만, 상기 수직 채널(104)이 특정 산화물 반도체에 제한되는 것은 아니다.For example, the rule channel 104 may be made of at least one material selected from the group consisting of amorphous silicon, single crystal silicon, and oxide semiconductor. For example, when the vertical channel 104 is made of an oxide semiconductor, the vertical channel 104 may be made of indium-gallium-zinc oxide (IGZO). However, the vertical channel 104 is not limited to a specific oxide semiconductor.

상기 소스 및 드레인 전극(105. 106)은, 상기 수직 채널(104)을 전류 경로로 하여 통전될 수 있다. 상기 소스 및 드레인 전극(105. 106)은 상기 수직 채널(104)의 일 부분으로 이루어질 수도 있고, 상기 수직 채널(104)과 층을 달리 하여 형성될 수도 있다. 상기 소스 및 드레인 전극(105. 106)의 구체적인 내용은 이하 제1 내지 3 실시 예에 대한 설명에서 언급하기로 한다.The source and drain electrodes 105 and 106 may be energized using the vertical channel 104 as a current path. The source and drain electrodes 105 and 106 may be formed as a part of the vertical channel 104, or may be formed in a different layer from the vertical channel 104. Specific details of the source and drain electrodes 105 and 106 will be mentioned in the description of the first to third embodiments below.

소스 및 드레인 전극(105,106)은 단일층 또는 다층으로 이루어질 수 있으며, 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 적어도 하나의 물질 또는 이들의 합금으로 이루어질 수 있다. 만약, 상기 소스 및 드레인 전극(105,106)이 다층으로 이루어지는 경우, 몰리브덴/알루미늄-네오디뮴, 몰리브덴/알루미늄, 티타늄/알루미늄, 구리/몰리티타늄의 2중층이거나 몰리브덴/알루미늄-네오디뮴/몰리브덴, 몰리브덴/ 알루미늄/몰리브덴, 티타늄/알루미늄/티타늄, 또는 몰리티타늄/구리/몰리티타늄의 3중층으로 이루어질 수 있다.The source and drain electrodes 105 and 106 may be made of a single layer or multiple layers, and in the case of a single layer, molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), and nickel (Ni). , it may be made of at least one material of neodymium (Nd) and copper (Cu) or an alloy thereof. If the source and drain electrodes 105 and 106 are made of multiple layers, they may be double layers of molybdenum/aluminum-neodymium, molybdenum/aluminum, titanium/aluminum, copper/molytitanium, or molybdenum/aluminum-neodymium/molybdenum, molybdenum/aluminum/ It may be made of a triple layer of molybdenum, titanium/aluminum/titanium, or molytitanium/copper/molytitanium.

일 실시 예에 따르면, 상기 소스 전극(105)과 상기 드레인 전극(106)은 서로 다른 높이 레벨 즉 도 1의 Y 축 방향으로 다른 높이에 마련될 수 있다.According to one embodiment, the source electrode 105 and the drain electrode 106 may be provided at different height levels, that is, at different heights in the Y-axis direction of FIG. 1.

상기 소스 및 드레인 전극(105, 106) 상에는 상부 절연막(107)이 마련될 수 있으며, 상기 상부 절연막(107)은 관통홀이 있어, 상기 관통홀을 통하여 상기 소스 및 드레인 전극(105, 106)과 전기적으로 연결되는 연결 전극(08)이 마련될 수 있다.An upper insulating film 107 may be provided on the source and drain electrodes 105 and 106, and the upper insulating film 107 has a through hole, and the source and drain electrodes 105 and 106 through the through hole. A connection electrode 08 that is electrically connected may be provided.

본 발명의 일 실시 예에 따르면, 상기 게이트 전극(102)은, 면 방향(도 1의 X 축 방향)으로 연장하는 수평면(102a)과 높이 방향(도 1의 Y 축방)으로 연장하는 수직면(102b)을 가질 수 있다.According to one embodiment of the present invention, the gate electrode 102 has a horizontal plane 102a extending in the plane direction (X-axis direction in FIG. 1) and a vertical plane 102b extending in the height direction (Y-axis direction in FIG. 1). ) can have.

이 때, 상기 수직 채널(104)은 상기 게이트 전극(102)으로부터 전계에 따른 전기적인 온/오프(on/off)가 제어되되, 상기 게이트 전극(102)으로부터의 전계(도 1의 E)는 방향은, 상기 게이트 전극(102)의 면 방향일 수 있다.At this time, the vertical channel 104 is controlled to be electrically turned on/off according to the electric field from the gate electrode 102, and the electric field (E in FIG. 1) from the gate electrode 102 is The direction may be the direction of the surface of the gate electrode 102.

이에 따라 상기 수직 채널(104)에서의 전류의 이동 방향(도 1의 I)은, 상기 수직 채널(104)의 면 방향인 높이 방향(도 1의 Y 축 방향)일 수 있다.Accordingly, the direction of current movement in the vertical channel 104 (I in FIG. 1) may be the height direction (Y-axis direction in FIG. 1), which is the plane direction of the vertical channel 104.

나아가 일 실시 예에 따르면, 상기 소스 전극(105) 및 상기 드레인 전극(106) 중 적어도 하나의 전극은, 상기 게이트 전극(102)과 비-중첩(non-overlap) 할 수 있다. 도 1을 참조하면, 상기 소스 전극(105)이 상기 게이트 전극(102)과, 도 1의 Y 축 방향으로 비-중첩할 수 있다. Furthermore, according to one embodiment, at least one electrode among the source electrode 105 and the drain electrode 106 may non-overlap with the gate electrode 102. Referring to FIG. 1, the source electrode 105 may non-overlap the gate electrode 102 in the Y-axis direction of FIG. 1.

즉, 상기 수직 채널(104)이 수직 채널(104)의 높이 방향(도 1의 Y 방향)으로 전류를 흐르게 하므로, 상기 소스 전극(105)이 상기 게이트 전극(102)이 비-중첩할 수 있는 공간이 마련될 수 있는 것이다.That is, since the vertical channel 104 allows current to flow in the height direction (Y direction in FIG. 1) of the vertical channel 104, the source electrode 105 can be non-overlapping with the gate electrode 102. Space can be provided.

따라서, 상기 소스 및 드레인 전극(105, 106) 중 적어도 하나의 전극이 상기 게이트 전극(102)이 비-중첩하므로, 기생 커패시턴스 및 누설 전류가 최소화될 수 있다.Accordingly, since at least one of the source and drain electrodes 105 and 106 does not overlap the gate electrode 102, parasitic capacitance and leakage current can be minimized.

본 발명의 일 실시 예른, 수직 구조 전계효과 트랜지스터는 다양한 방법에 의하여 제조될 수 있는 바, 제1 내지 제3 실시 예에 대해 이하 도 2 내지 도 58을 참조하여 설명하기로 한다.As an example of an embodiment of the present invention, a vertical structure field effect transistor can be manufactured by various methods, and the first to third embodiments will be described below with reference to FIGS. 2 to 58.

참고로, 각 제조방법을 설명함에 있어서, 사용되는 도면 부호는 상술한 실시 예에서의 구성과 이름이 동일한 경우, 대응되는 기능을 수행하는 것이므로, 구체적인 설명을 생략하기로 한다. For reference, in explaining each manufacturing method, if the reference numerals used have the same configuration and name as in the above-described embodiments, they perform corresponding functions, and thus detailed descriptions will be omitted.

도 2 및 도 3은 본 발명의 제1 실시 예에 따른 수직 구조 전계효과 트랜지스터의 제조방법을 설명하기 위한 순서도이고, 도 4 내지 도 20 본 발명의 제1 실시 예에 따른 수직 구조 전계효과 트랜지스터 제조방법의 각 단계를 구체적으로 설명하기 위한 도면이다.2 and 3 are flowcharts for explaining the manufacturing method of the vertical structure field effect transistor according to the first embodiment of the present invention, and Figures 4 to 20 are the manufacturing method of the vertical structure field effect transistor according to the first embodiment of the present invention. This drawing is intended to explain each step of the method in detail.

도 2 및 도 3을 참조하면, 본 발명의 제1 실시 예에 따른 수직 구조 전계효과 트랜지스터은, 기판을 준비하는 단계(S100), 상기 기판 상에 예비 게이트 전극 층을 형성하는 단계(S102), 상기 게이트 전극 상에 상기 게이트 전극 보다 에칭비가 낮은 하드막을 형성하는 단계(S104), 상기 하드막을 패터닝하는 단계(S106), 상기 하드막을 마스크로 하여 상기 게이트 전극을, 면 방향으로 연장하는 수평면과 높이 방향으로 연장하는 수직면을 가지도록 패터닝하는 단계(S108), 게이트 절연막을 형성하는 단계(S110), 상기 게이트 절연막 상에 반도체 층을 형성하고, 상기 형성된 반도체 층이 상기 면 방향으로 연장하는 수평부와 상기 높이 방향으로 연장하는 수직부를 가지도록 패터닝하는 단계(S112), 상기 높이 방향으로 전기 전도도 높은 이온을 주입하여, 상기 수평부의 일 단을 소스 전극으로 형성하고, 상기 수평부의 타 단을 드레인 전극으로 형성하는 단(S114), 보호층을 형성하고, 보호층에 컨택홀을 형성한 후, 컨태홀 내에 연결 전극을 형성하는 단계(S116) 중 적어도 하나의 단계를 포함하여 이루어질 수 있다.2 and 3, the vertical structure field effect transistor according to the first embodiment of the present invention includes preparing a substrate (S100), forming a preliminary gate electrode layer on the substrate (S102), Forming a hard film with a lower etching rate than the gate electrode on the gate electrode (S104), patterning the hard film (S106), using the hard film as a mask, the gate electrode is formed in a horizontal plane extending in the plane direction and in the height direction. patterning to have a vertical plane extending in the direction (S108), forming a gate insulating film (S110), forming a semiconductor layer on the gate insulating film, the formed semiconductor layer forming a horizontal portion extending in the plane direction and the Patterning to have a vertical portion extending in the height direction (S112), injecting ions with high electrical conductivity in the height direction to form one end of the horizontal portion as a source electrode and the other end of the horizontal portion as a drain electrode. It may include at least one step of forming a protective layer (S114), forming a contact hole in the protective layer, and forming a connection electrode in the contact hole (S116).

이하 각 단계에 대해 상술하기로 한다.Each step will be described in detail below.

S100S100

기판(200)이 준비되고, 기판(200) 상에, 하부 절연막(201)이 형성될 수 있다(도 4 및 도 5 참조).The substrate 200 is prepared, and the lower insulating film 201 may be formed on the substrate 200 (see FIGS. 4 and 5).

S102 및 S104S102 and S104

상기 하부 절연막(201) 상에, 예비 게이트 전극 층(202) 및 하드막(203)이 형성될 수 있다(도 6 참조). 상기 하드막(203)은 게이트 전극(202)을 수직(도 1의 Y 축 방향)으로 식각 예를 들어, 건식 식각할 때, 하드 마스크로 기능할 수 있다. 상기 하드막(203)은 예를 들어, 실리콘 질화물, 실리콘 산화물, 알루미늄 산화물 중 적어도 하나의 물질을 포함하여 이루어질 수 있다.A preliminary gate electrode layer 202 and a hard layer 203 may be formed on the lower insulating layer 201 (see FIG. 6). The hard film 203 may function as a hard mask when the gate electrode 202 is etched vertically (in the Y-axis direction of FIG. 1), for example, by dry etching. For example, the hard film 203 may include at least one material selected from silicon nitride, silicon oxide, and aluminum oxide.

S106S106

상기 하드막(203)이 패터닝될 수 있다. 이를 위하여 상기 하드막(203) 상에 포토 리지스터(photo resistor; 203-1)가 형성될 수 있다(도 7 참조). 이 후 포토 마스크를 통하여 게이트 전극 형상 부분만, 포토 리지스터(203-1)이 잔존하도록 선택적으로 제거할 수 있다(도 8 참조). 이후 하드막(203)이 상기 잔존하는 포토 리지스터(203-1)의 형상에 대응하도록 패터닝되루 수 있다(도 9 참조). 이후, 상기 잔존하는 포토 리지스터(203-1)이 제거될 수 있다(도 10 참조)The hard film 203 may be patterned. To this end, a photo resistor 203-1 may be formed on the hard film 203 (see FIG. 7). Afterwards, only the gate electrode shape portion can be selectively removed using a photo mask so that the photo resistor 203-1 remains (see FIG. 8). Thereafter, the hard film 203 may be patterned to correspond to the shape of the remaining photo resistor 203-1 (see FIG. 9). Thereafter, the remaining photo resistor 203-1 may be removed (see FIG. 10).

S108S108

상기 예비 게이트 전극 층(202)이 게이트 전극(202)으로 패터닝될 수 있다. 이 때, 잔존하는 하드막(203)은 마스크로써 기능할 수 있다. 예를 들어, 에칭 플라즈마(203-2) 공정을 통하여 게이트 전극(202)이 형성될 수 있다(도 11 참조). 이 때, 게이트 전극(202) 상의 하드막(203)은 식각 선택비가 매우 높으므로, 상기 게이트 전극(202)의 수직면(도 1의 Y 축 방향)의 형상 프로파일이 우수하게 형성될 수 있다.The preliminary gate electrode layer 202 may be patterned into the gate electrode 202. At this time, the remaining hard film 203 may function as a mask. For example, the gate electrode 202 may be formed through an etching plasma 203-2 process (see FIG. 11). At this time, since the hard film 203 on the gate electrode 202 has a very high etch selectivity, the shape profile of the vertical plane (Y-axis direction in FIG. 1) of the gate electrode 202 can be excellently formed.

S110S110

게이트 절연막(204)이 형성될 수 있다.A gate insulating film 204 may be formed.

상기 게이트 절연막(204)은 상기 수직면을 가지는 게이트 전극(202)의 형상을 따라서 형성될 수 있다(도 12 참조).The gate insulating layer 204 may be formed according to the shape of the gate electrode 202 having the vertical plane (see FIG. 12).

S112S112

수직 채널(205)이 형성될 수 있다.A vertical channel 205 may be formed.

이를 위하여, 상기 게이트 절연막(204) 상에 반도체 층(205)이 형성될 수 있다(도 13 참조).To this end, a semiconductor layer 205 may be formed on the gate insulating film 204 (see FIG. 13).

상기 반도체 층(205)이 패터닝되어, 수직 채널로 형성될 수 있다(도 14 참조). 상기 형성된 수직 채널(205)은 높이 방향으로 연장하는 수직부와 면 방향으로 연장하는 수평부를 가질 수 있다. 일 예에 따르면, 수직부는 상기 게이트 전극과 면 방향(도 1의 X 축 방향)으로 중첩될 수 있다.The semiconductor layer 205 may be patterned to form a vertical channel (see FIG. 14). The formed vertical channel 205 may have a vertical portion extending in a height direction and a horizontal portion extending in a plane direction. According to one example, the vertical portion may overlap the gate electrode in a plane direction (X-axis direction in FIG. 1).

S114S114

소스 및 드레인 전극이 형성될 수 있다.Source and drain electrodes may be formed.

이를 위하여, 상기 수직 채널(205)의 수평부에 기판을 기준으로 수직 방향(도 1의 Y 축 방향)으로 이온이 가속되는 이온 주입(205-1) 공정이 수행될 수 있다(도 15 참조). 이를 통해, 수평부에는 높은 밀도로 이온이 주입되어 전기 전도도가 높아지게 되며, 따라서, 소스 및 드레인 전극(207)이 형성될 수 있다(도 16 참조). 이 경우, 소스 및 드레인 전극(207)이 반도체 층을 기반으로 제조될 수 있는 것이다.To this end, an ion implantation 205-1 process may be performed in which ions are accelerated in the vertical direction (Y-axis direction in FIG. 1) with respect to the substrate in the horizontal portion of the vertical channel 205 (see FIG. 15). . Through this, ions are injected into the horizontal portion at a high density to increase electrical conductivity, and thus source and drain electrodes 207 can be formed (see FIG. 16). In this case, the source and drain electrodes 207 can be manufactured based on the semiconductor layer.

또한 수직 방향으로 이온이 주입되기 때문에 수직 채널(205)의 수직부에는 이온이 주입이 최소로 억제될 수 있다. 이는, 게이트 전극(20)의 수직면 프로파일이 우수하기 때문에, 더 더욱 수직 채널(205)의 수직부가 수직한 형태를 가질 수 있기 때문이다. 이에 따라, 수직 채널(205)의 수직부는 진성 반도체 특성을 그대로 유지할 수 있다.Additionally, since ions are injected in the vertical direction, ion injection into the vertical portion of the vertical channel 205 can be suppressed to a minimum. This is because the vertical surface profile of the gate electrode 20 is excellent, so the vertical portion of the vertical channel 205 can have a more vertical shape. Accordingly, the vertical portion of the vertical channel 205 can maintain its intrinsic semiconductor characteristics.

S116S116

상부 절연막(208)이 형성될 수 있다(도 17 참조). 상부 절연막(208)의 일 측에는 소스 및 드레인 전극과의 콘택을 위한 콘택홀(206-1, 207-1)이 형성될 수 있다(도 18 참조). 상기 형성된 콘택홀(206-1, 207-1)을 통하여 연결 전극(209)이 각각 소스 및 드레인 전극(206, 207)과 전기적으로 접촉하도록 형성될 수 있다.An upper insulating film 208 may be formed (see FIG. 17). Contact holes 206-1 and 207-1 may be formed on one side of the upper insulating film 208 for contact with the source and drain electrodes (see FIG. 18). The connection electrode 209 may be formed to electrically contact the source and drain electrodes 206 and 207, respectively, through the formed contact holes 206-1 and 207-1.

이상의 공정에 의하여 제1 실시 예에 따라 제조된 수직 구조 전계효과 트랜지스터(200)가 제조될 수 있다(도 20 참조). The vertical structure field effect transistor 200 manufactured according to the first embodiment can be manufactured through the above process (see FIG. 20).

도 20을 참조하면, 수직 채널(205)이 정확히 높이 방향(도 20의 Y 축 방향)으로 형성될 수 있고, 이에 따라 수직 채널(205)은 소스 및 드레인 전극(206, 207) 형성을 위한 이온 주입 공정에도 불구하고, 여전히 진성 반도체 특성을 유지할 수 있다. 나아가, 앞서 도 1을 참조하여 설명한 바와 같이, 소스 및 드레인 전극(206, 207) 중 적어도 하나의 전극은 게이트 전극(202)과 높이 방향(도 20의 Y 축 방향)으로 비-중첩하므로, 누설 전류 및 기생 커패시턴스가 최소화될 수 있다. Referring to FIG. 20, the vertical channel 205 can be formed exactly in the height direction (Y-axis direction in FIG. 20), and accordingly, the vertical channel 205 is an ion channel for forming the source and drain electrodes 206 and 207. Despite the implantation process, intrinsic semiconductor properties can still be maintained. Furthermore, as previously described with reference to FIG. 1, at least one of the source and drain electrodes 206 and 207 does not overlap the gate electrode 202 in the height direction (Y-axis direction in FIG. 20), thereby causing leakage. Current and parasitic capacitance can be minimized.

이하, 도 21 내지 도 40을 참조하여, 본 발명의 제2 실시 예에 따른 수직 구조 전계효과 트랜지스터(300)가 설명된다. Hereinafter, with reference to FIGS. 21 to 40, a vertical structure field effect transistor 300 according to a second embodiment of the present invention will be described.

도 21 및 도 22는 본 발명의 제2 실시 예에 따른 수직 구조 전계효과 트랜지스터의 제조방법을 설명하기 위한 순서도이고, 도 23 내지 도 40은 본 발명의 제2 실시 예에 따른 수직 구조 전계효과 트랜지스터 제조방법의 각 단계를 구체적으로 설명하기 위한 도면이다.Figures 21 and 22 are flow charts for explaining the manufacturing method of the vertical structure field effect transistor according to the second embodiment of the present invention, and Figures 23 to 40 are the vertical structure field effect transistor according to the second embodiment of the present invention. This is a drawing to specifically explain each step of the manufacturing method.

도 21 및 도 22를 참조하면, 본 발명의 제2 실시 예에 따른 수직 구조 전계효과 트랜지스터는, 기판을 준비하는 단계(S200), 상기 기판 상에 예비 게이트 전극 층을 형성하는 단계(S202), 상기 예비 게이트 전극 층 상에 상기 게이트 전극 보다 에칭비가 낮은 하드막을 형성하는 단계(S204), 상기 하드막을 패터닝하는 단계(S206), 상기 하드막을 마스크로 하여 상기 예비 게이트 전극 층을, 면 방향으로 연장하는 수평면과 높이 방향으로 연장하는 수직면을 가지도록 패터닝하는 단계(S208), 게이트 절연막을 형성하는 단계(S210), 상기 게이트 절연막 상에, 예비 전극 층을 형성하고, 상기 형성된 예비 전극 층을, 상기 면 방향으로 연장하는 수평부와 상기 높이 방향으로 연장하는 수직부를 가지도록 제1 패터닝하는 단계(S212), 상기 제1 패터닝된 예비 전극 층에서, 상기 수평부와 상기 수직부 중 상기 수직부만 선택적으로 제거하는 제2 패터닝하여 소스 및 드레인 전극을 형성하는 단계(S214), 상기 소스 및 드레인 전극 상에, 반도체 층을 형성하고, 상기 형성된 반도체 층을 패터닝하여 상기 소스 전극과 상기 드레인 전극을 상기 높이 방향으로 연결하는 수직 채널을 형성하는 단계(S216), 보호층을 형성하고, 보호층에 컨택홀을 형성한 후, 컨태홀 내에 연결 전극을 형성하는 단계(S218) 중 적어도 하나의 단계를 포함하여 이루어질 수 있다. 21 and 22, the vertical structure field effect transistor according to the second embodiment of the present invention includes preparing a substrate (S200), forming a preliminary gate electrode layer on the substrate (S202), Forming a hard film with a lower etching rate than the gate electrode on the preliminary gate electrode layer (S204), patterning the hard film (S206), extending the preliminary gate electrode layer in the plane direction using the hard film as a mask. patterning to have a horizontal plane and a vertical plane extending in the height direction (S208), forming a gate insulating film (S210), forming a preliminary electrode layer on the gate insulating film, and the formed preliminary electrode layer, A first patterning step (S212) to have a horizontal portion extending in the plane direction and a vertical portion extending in the height direction, in which, in the first patterned preliminary electrode layer, only the vertical portion is selected among the horizontal portion and the vertical portion. forming source and drain electrodes by removing the second patterning step (S214), forming a semiconductor layer on the source and drain electrodes, and patterning the formed semiconductor layer to raise the source electrode and the drain electrode to the height Including at least one step of forming a vertical channel connecting in one direction (S216), forming a protective layer, forming a contact hole in the protective layer, and forming a connection electrode in the contact hole (S218). It can be done.

이하 각 단계에 대해 상술하기로 한다. 다만 설명의 편의를 위하여, 앞서 설명한 제1 실시 예에 따른 제조방법과 중복되는 부분은 설명을 생략하기로 한다.Each step will be described in detail below. However, for convenience of explanation, description of parts that overlap with the manufacturing method according to the first embodiment described above will be omitted.

단계 S200, S202, S204, S206, S208, S210Steps S200, S202, S204, S206, S208, S210

단계 S200에서, 기판(300)이 준비되고(도 23 참조), 기판 상에 하부 절연막(301)이 형성되고(도 24 참조), 단계 S202에서 예비 게이트 전극 층(302)이 형성되고 및 단계 S204에서 하드막(303)이 적층될 수 있다(도 25 참조), 단계 S206에서 포토 리지스터(303-1)이 형성되고(도 26 참조), 포토 리지스터(303-1)가 패터닝되고(도 27 참조), 하드막(303)이 패터닝될 수 있다(도 28 참조). 패터닝된 잔존 포토 리지스터(303-1)이 제거될 수 있다(도 29 참조). 단계 S208에서 에칭 플라즈마(303-2)를 통하여 예비 게이트 전극 층(302)이 수직면을 가지도록 게이트 전극으로 패터닝될 수 있다(도 30 참조). 단계 S210에서 게이트 절연막(304)이 형성될 수 있다(도 31 참조).In step S200, a substrate 300 is prepared (see FIG. 23), a lower insulating film 301 is formed on the substrate (see FIG. 24), a preliminary gate electrode layer 302 is formed in step S202, and step S204. In step S206, the hard film 303 can be stacked (see FIG. 25), the photo resistor 303-1 is formed (see FIG. 26), and the photo resistor 303-1 is patterned (see FIG. 27), the hard film 303 may be patterned (see FIG. 28). The remaining patterned photo resistor 303-1 may be removed (see FIG. 29). In step S208, the preliminary gate electrode layer 302 may be patterned into a gate electrode to have a vertical plane through the etching plasma 303-2 (see FIG. 30). In step S210, the gate insulating film 304 may be formed (see FIG. 31).

단계 S212Step S212

단계 S212에서, 예비 전극 층(305)이 형성될 수 있다(도 32 참조). 이 때, 예비 전극 층은 스퍼터링 공법이나 열 증착법을 이용하여 형성될 수 있다. 이에 따라 높이 방향으로 예비 전극 층이 형성되므로, 예비 전극 층(305)이 기판에 평행한 면 방향으로는 다소 두껍게 형성되고, 기판에 수직한 높이 방향으로는 다소 얇게 형성될 수 있다.In step S212, a preliminary electrode layer 305 may be formed (see FIG. 32). At this time, the preliminary electrode layer may be formed using a sputtering method or a thermal evaporation method. Accordingly, since the preliminary electrode layer is formed in the height direction, the preliminary electrode layer 305 may be formed somewhat thick in the plane direction parallel to the substrate and somewhat thin in the height direction perpendicular to the substrate.

이 후, 포토 마스크 공정을 이용하여 상기 예비 전극 층(305)이 기판에 평행한 수평부와 기판에 수직한 수직부를 가지도록 제1 패터닝할 수 있다(도 33 참조).Afterwards, the preliminary electrode layer 305 may be first patterned using a photomask process to have horizontal portions parallel to the substrate and vertical portions perpendicular to the substrate (see FIG. 33).

단계 S214Step S214

단계 S214에서, 제2 패터닝 공정으로, 등방성 특성이 강한 플라즈마 모드 건식식각 또는 습식식각 공정(305-1)을 이용하여 제1 패터닝된 예비 전극 층(305)의 수직부를 제거할 수 있다(도 34 참조). 이를 통해 상대적으로 얇은 상기 예비 전극 층(305)의 수직부가 제거되므로, 소스 및 드레인 전극(306, 307)이 형성될 수 있다(도 35 참조). 예를 들어, 상기 소스 전극(306)은 상기 드레인 전극(307) 보다 낮은 높이 레벨에 형성될 수 있다.In step S214, as a second patterning process, the vertical portion of the first patterned preliminary electrode layer 305 may be removed using a plasma mode dry etching or wet etching process 305-1 with strong isotropic characteristics (FIG. 34) reference). Through this, the relatively thin vertical portion of the preliminary electrode layer 305 is removed, so that source and drain electrodes 306 and 307 can be formed (see FIG. 35). For example, the source electrode 306 may be formed at a lower height level than the drain electrode 307.

단계 S216Step S216

단계 S216에서, 반도체 층(308)이 형성될 수 있다(도 36 참조). 상기 반도체 층(308)은 포토 마스크 공정을 활용하여 선택적으로 식각될 수 있다(도 37 참조). 이에 따라 수직 채널(308)으로 패터닝될 수 있다. 제2 실시 예에 따른 경우, 수직 채널(308)이 소스 및 드레인 전극(306, 307) 상에 위치하는 것이다.In step S216, semiconductor layer 308 may be formed (see Figure 36). The semiconductor layer 308 can be selectively etched using a photomask process (see FIG. 37). Accordingly, it can be patterned into a vertical channel 308. According to the second embodiment, the vertical channel 308 is located on the source and drain electrodes 306 and 307.

단계 S218Step S218

상부 절연막(309)이 형성될 수 있다(도 38 참조). 상부 절연막(309)의 일 측에는 소스 및 드레인 전극과의 콘택을 위한 콘택홀(309-1)이 형성될 수 있다(도 39 참조). 상기 형성된 콘택홀(309-1)을 통하여 연결 전극(310)이 각각 소스 및 드레인 전극(306, 307)과 전기적으로 접촉하도록 형성될 수 있다.An upper insulating film 309 may be formed (see FIG. 38). A contact hole 309-1 may be formed on one side of the upper insulating film 309 for contact with the source and drain electrodes (see FIG. 39). The connection electrode 310 may be formed to electrically contact the source and drain electrodes 306 and 307, respectively, through the formed contact hole 309-1.

이상의 공정에 의하여 제2 실시 예에 따라 제조된 수직 구조 전계효과 트랜지스터(300)가 제조될 수 있다(도 40 참조). 앞서 도 1을 참조하여 설명한 바와 같이, 소스 및 드레인 전극(306, 307) 중 적어도 하나의 전극은 게이트 전극(302)과 높이 방향(도 40의 Y 축 방향)으로 비-중첩하므로, 누설 전류 및 기생 커패시턴스가 최소화될 수 있다. The vertical structure field effect transistor 300 manufactured according to the second embodiment can be manufactured through the above process (see FIG. 40). As previously described with reference to FIG. 1, at least one of the source and drain electrodes 306 and 307 does not overlap the gate electrode 302 in the height direction (Y-axis direction in FIG. 40), so the leakage current and Parasitic capacitance can be minimized.

이하 도 41 내지도 도 58을 참조하여 본 발명의 제3 실시 예에 따른 수직 구조 전계효과 트랜지스터(300)이 설명된다.Hereinafter, a vertical structure field effect transistor 300 according to a third embodiment of the present invention will be described with reference to FIGS. 41 to 58.

도 41 및 도 42는 본 발명의 제3 실시 예에 따른 수직 구조 전계효과 트랜지스터의 제조방법을 설명하기 위한 순서도이고, 도 43 내지 도 58은 본 발명의 제3 실시 예에 따른 수직 구조 전계효과 트랜지스터 제조방법의 각 단계를 구체적으로 설명하기 위한 도면이다.Figures 41 and 42 are flow charts for explaining the manufacturing method of the vertical structure field effect transistor according to the third embodiment of the present invention, and Figures 43 to 58 are the vertical structure field effect transistor according to the third embodiment of the present invention. This is a drawing to specifically explain each step of the manufacturing method.

도 41 및 도 42를 참조하면 본 발명의 제3 실시 예에 따른 수직 구조 전계효과 트랜지스터(400)는, 기판을 준비하는 단계(S300), 상기 기판 상에 예비 게이트 전극 층을 형성하는 단계(S302), 상기 예비 게이트 전극 층 상에 상기 게이트 전극 보다 에칭비가 낮은 하드막을 형성하는 단계(S304), 상기 하드막을 패터닝하는 단계(S306), 상기 하드막을 마스크로 하여 상기 예비 게이트 전극 층을, 면 방향으로 연장하는 수평면과 높이 방향으로 연장하는 수직면을 가지도록 패터닝하는 단계(S308), 게이트 절연막을 형성하는 단계(S310), 상기 게이트 절연막 상에 반도체 층을 형성하고, 상기 반도체 층 상에 예비 전극 층을 연속적으로 형성하는 단계(S312), 동일한 마스크로 반도체 층을 패터닝하여, 상기 높이 방향으로 연장하는 수직 채널을 형성하고, 상기 예비 전극 층을, 상기 높이 방향으로 연장하는 수직부와 상기 면 반향으로 연장하는 수평부를 가지는 중간 전극 층으로 형성하는 단계(S314) 및 상기 중간 전극 층의 수직부를 제거하여, 소스 및 드레인 전극을 형성하는 단계(S316), 보호층을 형성하고, 보호층에 컨택홀을 형성한 후, 컨태홀 내에 연결 전극을 형성하는 단계(S318) 중 적어도 하나의 단계를 포함하여 이루어질 수 있다.41 and 42, the vertical structure field effect transistor 400 according to the third embodiment of the present invention includes preparing a substrate (S300) and forming a preliminary gate electrode layer on the substrate (S302). ), forming a hard film with a lower etching rate than the gate electrode on the preliminary gate electrode layer (S304), patterning the hard film (S306), forming the preliminary gate electrode layer using the hard film as a mask in the plane direction patterning to have a horizontal plane extending in the horizontal direction and a vertical plane extending in the height direction (S308), forming a gate insulating film (S310), forming a semiconductor layer on the gate insulating film, and a preliminary electrode layer on the semiconductor layer. Continuously forming a step (S312), patterning the semiconductor layer with the same mask to form a vertical channel extending in the height direction, and forming the preliminary electrode layer into a vertical portion extending in the height direction and the surface reflection. forming an intermediate electrode layer having an extending horizontal portion (S314), removing a vertical portion of the intermediate electrode layer to form source and drain electrodes (S316), forming a protective layer, and forming a contact hole in the protective layer. After forming, it may include at least one step of forming a connection electrode in the contact hole (S318).

이하 각 단계에 대해 상술하기로 한다. 다만 설명의 편의를 위하여, 앞서 설명한 제1 및 제2 실시 예에 따른 제조방법과 중복되는 부분은 설명을 생략하기로 한다.Each step will be described in detail below. However, for convenience of explanation, description of parts that overlap with the manufacturing method according to the first and second embodiments described above will be omitted.

단계 S300, S302, S304, S306, S308, S310Steps S300, S302, S304, S306, S308, S310

단계 S300에서, 기판(400)이 준비되고(도 43 참조), 기판 상에 하부 절연막(401)이 형성되고(도 44 참조), 단계 S302에서 예비 게이트 전극 층(320)이 형성되고 및 단계 S304에서 하드막(403)이 적층될 수 있다(도 45 참조), 단계 S306에서 포토 리지스터(403-1)이 형성되고(도 46 참조), 포토 리지스터(403-1)가 패터닝되고(도 47 참조), 하드막(403)이 패터닝될 수 있다(도 47 참조). 패터닝된 잔존 포토 리지스터(403-1)이 제거될 수 있다(도 48 참조). 단계 S308에서 에칭 플라즈마(403-2)를 통하여 예비 게이트 전극 층(402)이 수직면을 가지도록 게이트 전극으로 패터닝될 수 있다(도 50 참조). 단계 S310에서 게이트 절연막(404)이 형성될 수 있다(도 51 참조).In step S300, a substrate 400 is prepared (see FIG. 43), a lower insulating film 401 is formed on the substrate (see FIG. 44), a preliminary gate electrode layer 320 is formed in step S302, and step S304. In step S306, the hard film 403 can be stacked (see FIG. 45), the photo resistor 403-1 is formed (see FIG. 46), and the photo resistor 403-1 is patterned (see FIG. 47), the hard film 403 may be patterned (see FIG. 47). The remaining patterned photo resistor 403-1 may be removed (see FIG. 48). In step S308, the preliminary gate electrode layer 402 may be patterned into a gate electrode to have a vertical plane through the etching plasma 403-2 (see FIG. 50). The gate insulating film 404 may be formed in step S310 (see FIG. 51).

단계 S312Step S312

상기 게이트 절연막(404) 상에 반도체 층(405)이 형성될 수 있다(도 52 참조). 상기 반도체 층(405) 상에 연속적으로 예비 전극 층(406)이 형성될 수 있다(도 53 참조). 상기 예비 전극 층(406)은 그 수직부의 두께가 수평부의 두께보다 얇도록 스퍼터링 공정이나 열증착 공정으로 형성될 수 있다.A semiconductor layer 405 may be formed on the gate insulating layer 404 (see FIG. 52). A preliminary electrode layer 406 may be continuously formed on the semiconductor layer 405 (see FIG. 53). The preliminary electrode layer 406 may be formed through a sputtering process or thermal evaporation process so that the thickness of the vertical portion is thinner than the thickness of the horizontal portion.

단계 S314Step S314

동일한 마스크를 이용하여 상기 반도체 층(405)과 상기 예비 전극 층(406)을 식각할 수 있다(도 54 참조). 이에 따라 상기 반도체 층(405)은 수직부를 가지도록 패터닝될 수 있다. 또한 상기 예비 전극 층(406)도 수직부를 가지도록, 중간 전극 층으로 패터닝될 수 있다.The semiconductor layer 405 and the preliminary electrode layer 406 can be etched using the same mask (see FIG. 54). Accordingly, the semiconductor layer 405 may be patterned to have vertical portions. Additionally, the preliminary electrode layer 406 may also be patterned as an intermediate electrode layer to have a vertical portion.

단계 S316Step S316

등방성 특성이 강한 플라즈마 모드 건식식각 또는 습식식각 공정(406-1)을 이용하여 중간 전극 층(405)의 수직부를 제거할 수 있다(도 55 참조). 이는 단계 S312에서 형성된 중간 전극 층(405)의 수직부의 두께가 수평부보다 얇기 때문에 보다 원활히 수직부만 선택적으로 식각할 수 있음을 의미할 수 있다. 이에 따라, 소스 및 드레인 전극(407, 408)이 형성되고, 상기 소스 및 드레인 전극(407, 408)은 상기 수직 채널(405) 상에 형성될 수 있다(도 56 참조).The vertical portion of the intermediate electrode layer 405 can be removed using a plasma mode dry etching or wet etching process 406-1 with strong isotropic characteristics (see FIG. 55). This may mean that since the thickness of the vertical portion of the intermediate electrode layer 405 formed in step S312 is thinner than the horizontal portion, only the vertical portion can be selectively etched more smoothly. Accordingly, source and drain electrodes 407 and 408 are formed, and the source and drain electrodes 407 and 408 can be formed on the vertical channel 405 (see FIG. 56).

단계 S318Step S318

상부 절연막(409)이 형성될 수 있다(도 57 참조). 상부 절연막(409)의 일 측에는 소스 및 드레인 전극과의 콘택을 위한 콘택홀이 형성될 수 있다. 상기 형성된 콘택홀을 통하여 연결 전극(410)이 각각 소스 및 드레인 전극(407, 408)과 전기적으로 접촉하도록 형성될 수 있다(도 58 참조).An upper insulating film 409 may be formed (see FIG. 57). A contact hole may be formed on one side of the upper insulating film 409 for contact with the source and drain electrodes. The connection electrode 410 may be formed to electrically contact the source and drain electrodes 407 and 408, respectively, through the formed contact hole (see FIG. 58).

이상의 공정에 의하여 제3 실시 예에 따라 제조된 수직 구조 전계효과 트랜지스터(300)가 제조될 수 있다(도 40 참조). 앞서 도 1을 참조하여 설명한 바와 같이, 소스 및 드레인 전극(407, 408) 중 적어도 하나의 전극은 게이트 전극(402)과 높이 방향(도 58의 Y 축 방향)으로 비-중첩하므로, 누설 전류 및 기생 커패시턴스가 최소화될 수 있다. The vertical structure field effect transistor 300 manufactured according to the third embodiment can be manufactured through the above process (see FIG. 40). As previously described with reference to FIG. 1, at least one of the source and drain electrodes 407 and 408 does not overlap the gate electrode 402 in the height direction (Y-axis direction in FIG. 58), so the leakage current and Parasitic capacitance can be minimized.

이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.Above, the present invention has been described in detail using preferred embodiments, but the scope of the present invention is not limited to the specific embodiments and should be interpreted in accordance with the appended claims. Additionally, those skilled in the art should understand that many modifications and variations are possible without departing from the scope of the present invention.

Claims (13)

기판 상에 형성되며 면 방향으로 연장하는 수평면과 높이 방향으로 연장하는 수직면을 가지는, 게이트 전극;
상기 게이트 전극을 덮는 게이트 절연막;
상기 게이트 절연막 상에 형성되며, 상기 높이 방향으로 채널이 형성되는 수직 채널;
상기 수직 채널의 일 단에 접촉하도록 형성되는 소스 전극; 및
상기 수직 채널의 타 단에 접촉하도록 형성되며, 상기 소스 전극와 서로 다른 높이 레벨(level)에 형성되는 드레인 전극;을 포함하되,
상기 게이트 전극의 수직 면에서 상기 수직 채널로 형성되는 전계에 의하여, 상기 수직 채널의 채널 온오프가 제어되며,
상기 소스 전극 및 상기 드레인 전극 중 적어도 하나의 전극은, 상기 게이트 전극과 상기 게이트 전극의 높이 방향으로 비중첩(non-overlap)되며,
상기 수직 채널은 상기 높이 방향으로 연장하는 수직부 및 상기 면 방향으로 연장하는 수평부를 가지되, 상기 수직부는, 상기 게이트 전극과 상기 높이 방향으로는 비중첩되되 상기 면 방향으로는 중첩되고,
상기 게이트 전극 상에는 상기 게이트 전극 보다 에칭비가 낮은 하드막이 더 형성되되,
상기 수직 채널의 수평부는 상기 수직부의 상단에서 상기 게이트 전극 방향으로 면 방향 연장되는 상단 수평부 및 상기 수직부의 하단에서 상기 상단 수평부와 반대 방향으로 면 방향 연장되는 하단 수평부로 구분되며,
상기 하단 수평부는 상기 소스 전극 및 상기 드레인 전극 중 어느 하나의 전극과 높이 방향으로 층을 이루면서 중첩되되 상기 게이트 전극과는 높이 방향으로 비중첩되고,
상기 상단 수평부는 상기 소스 전극 및 상기 드레인 전극 중 다른 하나의 전극과 높이 방향으로 층을 이루면서 중첩되는 가운데 상기 게이트 전극과도 높이 방향으로 중첩되는, 수직 구조 전계효과 트랜지스터.a gate electrode formed on a substrate and having a horizontal plane extending in a plane direction and a vertical plane extending in a height direction;
a gate insulating film covering the gate electrode;
a vertical channel formed on the gate insulating film and having a channel formed in the height direction;
a source electrode formed to contact one end of the vertical channel; and
A drain electrode formed to contact the other end of the vertical channel and formed at a different height level from the source electrode,
Channel on/off of the vertical channel is controlled by an electric field formed by the vertical channel on the vertical plane of the gate electrode,
At least one of the source electrode and the drain electrode is non-overlapping with the gate electrode in the height direction of the gate electrode,
The vertical channel has a vertical portion extending in the height direction and a horizontal portion extending in the plane direction, wherein the vertical portion does not overlap with the gate electrode in the height direction but overlaps in the plane direction,
A hard film having a lower etching rate than the gate electrode is further formed on the gate electrode,
The horizontal portion of the vertical channel is divided into an upper horizontal portion extending in a plane direction from the top of the vertical portion in the direction of the gate electrode, and a lower horizontal portion extending in a plane direction opposite to the upper horizontal portion from the bottom of the vertical portion,
The lower horizontal portion overlaps in a height direction with one of the source electrode and the drain electrode, but does not overlap with the gate electrode in the height direction,
A vertical structure field effect transistor, wherein the upper horizontal portion overlaps the other electrode of the source electrode and the drain electrode in the height direction while also overlapping the gate electrode in the height direction. 제1 항에 있어서,
상기 소스 전극, 상기 수직 채널 및 상기 드레인 전극은, 서로 동일한 반도체 성분을 포함하며,
상기 소스 전극 및 상기 드레인 전극은, 전기 전도도를 높이는 이온을 더 포함하는, 수직 구조 전계효과 트랜지스터.According to claim 1,
The source electrode, the vertical channel, and the drain electrode include the same semiconductor component as each other,
A vertical structure field effect transistor, wherein the source electrode and the drain electrode further include ions that increase electrical conductivity. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 기판을 준비하는 단계;
상기 기판 상에 예비 게이트 전극 층을 형성하는 단계;
상기 예비 게이트 전극 층 상에 상기 예비 게이트 전극 보다 에칭비가 낮은 하드막을 형성하는 단계;
상기 하드막을 패터닝하는 단계;
상기 하드막을 마스크로 하여 상기 예비 게이트 전극 층을, 면 방향으로 연장하는 수평면과 높이 방향으로 연장하는 수직면을 가지도록 게이트 전극으로 패터닝하는 단계;
게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에, 예비 전극 층을 형성하고, 상기 형성된 예비 전극 층을, 상기 면 방향으로 연장하는 제1 수평부와 상기 높이 방향으로 연장하는 제1 수직부를 가지도록 제1 패터닝하는 단계;
상기 제1 패터닝된 예비 전극 층에서, 상기 제1 수평부와 상기 제1 수직부 중 상기 제1 수직부만 선택적으로 제거하는 제2 패터닝하여 소스 및 드레인 전극을 형성하는 단계; 및
상기 소스 및 드레인 전극 상에, 반도체 층을 형성하고, 상기 형성된 반도체 층을 패터닝하여 상기 소스 전극과 상기 드레인 전극을 상기 높이 방향으로 연결하는 수직 채널을 형성하는 단계를 포함하되,
상기 수직 채널은 상기 높이 방향으로 연장하는 제2 수직부 및 상기 면 방향으로 연장하는 제2 수평부를 가지되, 상기 제2 수직부는, 상기 게이트 전극과 상기 높이 방향으로는 비중첩되고 상기 면 방향으로는 중첩되며,
상기 제2 수평부는 상기 제2 수직부의 상단에서 상기 게이트 전극 방향으로 면 방향 연장되는 상단 수평부 및 상기 제2 수직부의 하단에서 상기 상단 수평부와 반대 방향으로 면 방향 연장되는 하단 수평부로 구분되고,
상기 하단 수평부는 상기 소스 전극 및 상기 드레인 전극 중 어느 하나의 전극과 높이 방향으로 층을 이루면서 중첩되되 상기 게이트 전극과는 높이 방향으로 비중첩되고,
상기 상단 수평부는 상기 소스 전극 및 상기 드레인 전극 중 다른 하나의 전극과 높이 방향으로 층을 이루면서 중첩되는 가운데 상기 게이트 전극과도 높이 방향으로 중첩되는, 수직 구조 전계효과 트랜지스터 제조방법.Preparing a substrate;
forming a preliminary gate electrode layer on the substrate;
forming a hard film with a lower etching rate than the preliminary gate electrode on the preliminary gate electrode layer;
patterning the hard film;
Using the hard film as a mask, patterning the preliminary gate electrode layer into a gate electrode to have a horizontal plane extending in a plane direction and a vertical plane extending in a height direction;
forming a gate insulating film;
forming a preliminary electrode layer on the gate insulating film, and first patterning the formed preliminary electrode layer to have a first horizontal portion extending in the plane direction and a first vertical portion extending in the height direction;
forming source and drain electrodes by performing second patterning on the first patterned preliminary electrode layer, selectively removing only the first vertical portion among the first horizontal portion and the first vertical portion; and
Forming a semiconductor layer on the source and drain electrodes, and patterning the formed semiconductor layer to form a vertical channel connecting the source electrode and the drain electrode in the height direction,
The vertical channel has a second vertical portion extending in the height direction and a second horizontal portion extending in the plane direction, wherein the second vertical portion does not overlap with the gate electrode in the height direction and extends in the plane direction. overlaps,
The second horizontal portion is divided into an upper horizontal portion extending in a plane direction from the top of the second vertical portion in the direction of the gate electrode, and a lower horizontal portion extending in a plane direction from the bottom of the second vertical portion in a direction opposite to the upper horizontal portion,
The lower horizontal portion overlaps in a height direction with one of the source electrode and the drain electrode, but does not overlap with the gate electrode in the height direction,
A method of manufacturing a vertical structure field effect transistor, wherein the upper horizontal portion overlaps in a height direction with the other one of the source electrode and the drain electrode and also overlaps with the gate electrode in the height direction. 삭제delete 제8 항에 있어서,
상기 제1 패터닝하는 단계의 상기 제1 수직부의 두께는 상기 제1 수평부의 두께보다 얇은, 수직 구조 전계효과 트랜지스터 제조방법.According to clause 8,
A method of manufacturing a vertical structure field effect transistor, wherein the thickness of the first vertical portion in the first patterning step is thinner than the thickness of the first horizontal portion. 기판을 준비하는 단계;
상기 기판 상에 예비 게이트 전극 층을 형성하는 단계;
상기 예비 게이트 전극 층 상에 상기 예비 게이트 전극 보다 에칭비가 낮은 하드막을 형성하는 단계;
상기 하드막을 패터닝하는 단계;
상기 하드막을 마스크로 하여 상기 예비 게이트 전극 층을, 면 방향으로 연장하는 수평면과 높이 방향으로 연장하는 수직면을 가지는 게이트 전극으로 패터닝하는 단계;
게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 반도체 층을 형성하고, 상기 반도체 층 상에 예비 전극 층을 연속적으로 형성하는 단계;
동일한 마스크로 반도체 층을 패터닝하여, 상기 높이 방향으로 연장하는 수직 채널을 형성하고, 상기 예비 전극 층을, 상기 높이 방향으로 연장하는 제1 수직부와 상기 면 방향으로 연장하는 제1 수평부를 가지는 중간 전극 층으로 형성하는 단계; 및
상기 중간 전극 층의 제1 수직부를 제거하여, 소스 및 드레인 전극을 형성하는 단계를 포함하되,
상기 수직 채널은 상기 높이 방향으로 연장하는 제2 수직부 및 상기 면 방향으로 연장하는 제2 수평부를 가지되, 상기 제2 수직부는, 상기 게이트 전극과 상기 높이 방향으로는 비중첩되고 상기 면 방향으로는 중첩되며,
상기 제2 수평부는 상기 제2 수직부의 상단에서 상기 게이트 전극 방향으로 면 방향 연장되는 상단 수평부 및 상기 제2 수직부의 하단에서 상기 상단 수평부와 반대 방향으로 면 방향 연장되는 하단 수평부로 구분되고,
상기 하단 수평부는 상기 소스 전극 및 상기 드레인 전극 중 어느 하나의 전극과 높이 방향으로 층을 이루면서 중첩되되 상기 게이트 전극과는 높이 방향으로 비중첩되고,
상기 상단 수평부는 상기 소스 전극 및 상기 드레인 전극 중 다른 하나의 전극과 높이 방향으로 층을 이루면서 중첩되는 가운데 상기 게이트 전극과도 높이 방향으로 중첩되는, 수직 구조 전계효과 트랜지스터 제조방법.Preparing a substrate;
forming a preliminary gate electrode layer on the substrate;
forming a hard film with a lower etching rate than the preliminary gate electrode on the preliminary gate electrode layer;
patterning the hard film;
Using the hard film as a mask, patterning the preliminary gate electrode layer into a gate electrode having a horizontal plane extending in a plane direction and a vertical plane extending in a height direction;
forming a gate insulating film;
forming a semiconductor layer on the gate insulating layer and continuously forming a preliminary electrode layer on the semiconductor layer;
A semiconductor layer is patterned using the same mask to form a vertical channel extending in the height direction, and the preliminary electrode layer is intermediate having a first vertical portion extending in the height direction and a first horizontal portion extending in the plane direction. Forming into an electrode layer; and
Removing the first vertical portion of the intermediate electrode layer to form source and drain electrodes,
The vertical channel has a second vertical portion extending in the height direction and a second horizontal portion extending in the plane direction, wherein the second vertical portion does not overlap with the gate electrode in the height direction and extends in the plane direction. overlaps,
The second horizontal portion is divided into an upper horizontal portion extending in a plane direction from the top of the second vertical portion in the direction of the gate electrode, and a lower horizontal portion extending in a plane direction from the bottom of the second vertical portion in a direction opposite to the upper horizontal portion,
The lower horizontal portion overlaps in a height direction with one of the source electrode and the drain electrode, but does not overlap with the gate electrode in the height direction,
A method of manufacturing a vertical structure field effect transistor, wherein the upper horizontal portion overlaps in a height direction with the other one of the source electrode and the drain electrode and also overlaps with the gate electrode in the height direction. 삭제delete 제11 항에 있어서,
상기 중간 전극 층으로 형성하는 단계의 상기 제1 수직부의 두께는 상기 제1 수평부의 두께보다 얇은, 수직 구조 전계효과 트랜지스터 제조방법.
According to claim 11,
A method of manufacturing a vertical structure field effect transistor, wherein the thickness of the first vertical portion in the step of forming the intermediate electrode layer is thinner than the thickness of the first horizontal portion.
KR1020210047110A 2020-04-13 2021-04-12 Vertical field effect transistor and the Manufacturing Method thereof KR102639314B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2021/004563 WO2021210865A1 (en) 2020-04-13 2021-04-12 Vertical-structure field-effect transistor and manufacturing method therefor
US17/964,528 US20230042988A1 (en) 2020-04-13 2022-10-12 Vertical-structure field-effect transistor and manufacturing method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20200044878 2020-04-13
KR1020200044878 2020-04-13

Publications (2)

Publication Number Publication Date
KR20210127102A KR20210127102A (en) 2021-10-21
KR102639314B1 true KR102639314B1 (en) 2024-02-21

Family

ID=78268984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210047110A KR102639314B1 (en) 2020-04-13 2021-04-12 Vertical field effect transistor and the Manufacturing Method thereof

Country Status (1)

Country Link
KR (1) KR102639314B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032410A (en) * 2004-07-12 2006-02-02 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method thereof
JP2017130691A (en) * 2010-12-28 2017-07-27 株式会社半導体エネルギー研究所 Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0136931B1 (en) * 1994-05-12 1998-04-24 문정환 Structure of thin film transistor and manufacture thereof
KR101428015B1 (en) * 2011-07-22 2014-08-11 동국대학교 산학협력단 Field Effect Transistor using grapheme oxide thin film and the manufacturing method thereof
KR101903565B1 (en) * 2011-10-13 2018-10-04 삼성디스플레이 주식회사 Thin film transistor array panel and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032410A (en) * 2004-07-12 2006-02-02 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method thereof
JP2017130691A (en) * 2010-12-28 2017-07-27 株式会社半導体エネルギー研究所 Semiconductor device

Also Published As

Publication number Publication date
KR20210127102A (en) 2021-10-21

Similar Documents

Publication Publication Date Title
US7952117B2 (en) Field-effect transistor
KR101182403B1 (en) The transparent transistor and the manufacturing method thereof
JP5868574B2 (en) Semiconductor device and manufacturing method thereof
US11855103B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20190378893A1 (en) Capacitor and method for manufacturing capacitor
KR20240000639A (en) Schottky diode
WO2019134475A1 (en) Thin film transistor and preparation method thereof, and array substrate and display device
KR100623232B1 (en) flat panel display and fabrication method of the same
US8461633B2 (en) Thin film transistor and manufacturing method thereof
KR20240024887A (en) Thin film transistor substrate
US9263467B2 (en) Thin film transistor array panel and manufacturing method thereof
US20180047724A1 (en) Integrated semiconductor device and manufacturing method therefor
KR20190047365A (en) Oxide semiconductor thin film transistor and method of manufacturing the same
KR102639314B1 (en) Vertical field effect transistor and the Manufacturing Method thereof
US11764304B2 (en) Semiconductor device and method of manufacturing the same
KR101627726B1 (en) Thin film transistor array panel and method for manufacturing the same
JP2019186301A (en) Display unit
US20230042988A1 (en) Vertical-structure field-effect transistor and manufacturing method therefor
KR100496432B1 (en) Self-assembled monolayer field-effect transistors and methods of manufacturing the same
US20240088231A1 (en) Semiconductor device and method for manufacturing the same
KR20130067273A (en) Microelectronic device having disconnected semiconductor portions and method for producing such a device
US10985168B2 (en) Semiconductor memory device
TWI699916B (en) Light emitting device and manufacturing method thereof
WO2016106897A1 (en) Thin film transistor and method for preparing same
KR100743622B1 (en) Method for manufacturing bit line contact of semiconductor device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)