KR102623191B1 - Echo canceller for asymmetric full-duplex transceiver - Google Patents

Echo canceller for asymmetric full-duplex transceiver Download PDF

Info

Publication number
KR102623191B1
KR102623191B1 KR1020220028098A KR20220028098A KR102623191B1 KR 102623191 B1 KR102623191 B1 KR 102623191B1 KR 1020220028098 A KR1020220028098 A KR 1020220028098A KR 20220028098 A KR20220028098 A KR 20220028098A KR 102623191 B1 KR102623191 B1 KR 102623191B1
Authority
KR
South Korea
Prior art keywords
signal
transmission
waveform
frequency band
echo cancellation
Prior art date
Application number
KR1020220028098A
Other languages
Korean (ko)
Other versions
KR20230130910A (en
Inventor
고재간
이봉준
Original Assignee
주식회사 램쉽
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 램쉽 filed Critical 주식회사 램쉽
Priority to KR1020220028098A priority Critical patent/KR102623191B1/en
Publication of KR20230130910A publication Critical patent/KR20230130910A/en
Priority to KR1020230194463A priority patent/KR20240008285A/en
Application granted granted Critical
Publication of KR102623191B1 publication Critical patent/KR102623191B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/20Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H04B3/23Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/46Monitoring; Testing
    • H04B3/493Testing echo effects or singing

Abstract

비대칭 풀두플렉스 신호송수신을 위한 에코제거회로는, 제1 주파수대역 신호를 전송하는 송신기와 제2 주파수대역 신호를 수신하는 수신기가 공통접속핀에 연결된 트랜시버를 포함하는 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로에 있어서, 상기 송신기는 송신데이터를 아날로그신호로 변환하여 송신신호를 생성하되 상기 송신신호의 파형을 조정하는 파형조정부를 포함하고, 상기 수신기는 아날로그신호를 변환하여 디지털신호를 출력하는 ADC; 및 상기 ADC에서 출력되는 디지털신호에서 프로파일 데이터를 감산하는 감산기; 를 포함하고, 상기 프로파일 데이터는 상기 제2 주파수대역 신호가 없는 상태에서 상기 ADC에서 출력되는 디지털신호의 데이터인 것을 특징으로 한다.The echo cancellation circuit for asymmetric full-duplex signal transmission and reception includes a transceiver in which a transmitter that transmits a first frequency band signal and a receiver that receives a second frequency band signal are connected to a common connection pin. In the circuit, the transmitter includes a waveform adjustment unit that converts transmission data into an analog signal to generate a transmission signal and adjusts the waveform of the transmission signal, and the receiver includes an ADC that converts the analog signal and outputs a digital signal; and a subtractor for subtracting profile data from the digital signal output from the ADC. It includes, and the profile data is characterized in that it is data of a digital signal output from the ADC in the absence of the second frequency band signal.

Description

비대칭 풀두플렉스 신호송수신을 위한 에코제거회로{Echo canceller for asymmetric full-duplex transceiver} Echo cancellation circuit for asymmetric full-duplex signal transmission and reception {Echo canceller for asymmetric full-duplex transceiver}

본 발명은 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로에 관한 것이다.The present invention relates to an echo cancellation circuit for asymmetric full duplex signal transmission and reception.

도 1은 종래의 양방향 데이터 전송장치를 설명하기 위한 도면이고, 도 2는 종래의 에코제거원리를 설명하기 위한 도면이고, 도 3은 종래의 트랜시버에서 송신신호, 누설신호, 수신신호를 설명하기 위한 도면이다. (도 1은 비특허문헌1, 도 2는 비특허문헌2에서 각각 인용함)FIG. 1 is a diagram for explaining a conventional two-way data transmission device, FIG. 2 is a diagram for explaining a conventional echo cancellation principle, and FIG. 3 is a diagram for explaining a transmission signal, leakage signal, and reception signal in a conventional transceiver. It is a drawing. (Figure 1 is cited from Non-Patent Document 1 and Figure 2 is cited from Non-Patent Document 2)

도 1을 참조하면, 한 개의 전송선(차동신호의 경우 두 개의 전송선)을 사용하여 양방향(Bidirectional 또는 Duplex)으로 데이터를 전송하는 방식은, 전송선의 수를 줄일 수 있기 때문에 이더넷 등 여러 인터페이스에서 널리 사용되고 있다. 여기서, 양방향 데이터 전송은 시간을 나누어 구간별로 한 번에 한 방향씩 전송하는 하프 두플렉스(Half-duplex) 방식과 동시에 양방향 전송을 지원하는 풀두플렉스(Full-duplex) 방식으로 나뉘어 진다. 풀두플렉스 방식은 입력단에 현재 송신하고 있는 신호와 수신되는 신호가 합쳐진 상태로 존재하므로, 송신하는 신호(에코 Echo: 송신한 신호 중 수신단으로 되돌아오는 신호)를 상쇄(Cancellation)하여 수신하길 원하는 신호만 남기는 에코제거회로가 필요하다. 이렇게, 송신하는 신호로부터 수신단으로 전달되는 자기간섭(Self-interference)을 막기 위하여, 에코제거회로로써 하이브리드회로를 구비할 수 있다. 이상적인 하이브리드 회로는 송신 신호를 원위측(Far-end)의 수신단으로만 보내고, 근위측(Near-end)의 수신단으로는 신호를 전달하지 않으며, 원위측으로부터 수신되는 신호는 근위측의 수신단으로 전달한다. 이 때, 근위측 송신단에서 근위측 수신단으로 바로 누설되는 신호를 제거하는 것이 전송오류를 방지하기 위해 반드시 필요하다.Referring to Figure 1, the method of transmitting data in two directions (Bidirectional or Duplex) using one transmission line (two transmission lines in the case of differential signals) is widely used in various interfaces such as Ethernet because it can reduce the number of transmission lines. there is. Here, bidirectional data transmission is divided into a half-duplex method that divides time and transmits in one direction at a time for each section, and a full-duplex method that supports two-way transmission at the same time. In the full duplex method, the signal currently being transmitted and the signal being received are combined at the input terminal, so the signal being transmitted (Echo: a signal returning to the receiving terminal among the transmitted signals) is canceled and only the signal that is desired to be received is received. A residual echo cancellation circuit is required. In this way, in order to prevent self-interference from the transmitting signal to the receiving end, a hybrid circuit can be provided as an echo cancellation circuit. An ideal hybrid circuit sends the transmitted signal only to the receiving end on the distal side (far-end), does not transmit the signal to the receiving end on the proximal side, and transmits the signal received from the distal side to the receiving end on the proximal side. do. At this time, it is essential to remove the signal leaking directly from the proximal transmitting end to the proximal receiving end to prevent transmission errors.

하이브리드 회로는 도 2의 (a)에 예시한 바와 같이 자기커플링을 이용한 트랜스포머 등 칩 외부의 수동 소자로 구현될 수 있으나, 비용 및 크기 등의 이유로 송수신IC의 내부에 형성되는 것이 바람직하다. 능동소자로 구성된 하이브리드 회로는, 도 2의 (b), (c)에 예시한 바와 같이 레플리카 송신회로를 이용하여 입출력단에 실려있는 신호에서 송신신호를 제거하거나, 입출력전류를 증폭하여 뺌으로써 제거하는 R-gm 방식의 회로등이 있었다.The hybrid circuit can be implemented with passive elements outside the chip, such as a transformer using magnetic coupling, as illustrated in (a) of FIG. 2, but it is preferable to be formed inside the transmitting and receiving IC for reasons such as cost and size. A hybrid circuit composed of active elements removes the transmission signal from the signal loaded on the input/output terminal using a replica transmission circuit, or amplifies and subtracts the input/output current, as illustrated in Figure 2 (b) and (c). There was an R-gm type circuit that did this.

도 3을 참조하면, 송수신되는 신호의 주파수 대역폭이 방향에 따라서 다른 비대칭(Asymmetric) 방식의 경우, 필터를 이용하여 송신신호와 수신신호를 분리할 수 있다. 이 때, 리플리카(Replica) 송신회로를 사용하여도 감산기에서 정확하게 제거되지 않고 밴드패스필터(BPF)의 패스밴드내에 송신신호의 스펙트럼이 존재한다면, 잔류신호 중 BPF를 통과하여 수신단으로 전달되는 누설신호가 발생한다. Referring to FIG. 3, in the case of an asymmetric method in which the frequency bandwidth of the transmitted and received signal differs depending on the direction, the transmitted signal and the received signal can be separated using a filter. At this time, even if a replica transmission circuit is used, if it is not accurately removed from the subtractor and the spectrum of the transmission signal exists within the passband of the band pass filter (BPF), leakage of the residual signal passing through the BPF and being transmitted to the receiving end A signal occurs.

따라서, 비대칭 방식의 풀두플렉스 회로에서, 리플리카 송신회로를 사용하지 않으면서도 자기간섭 문제를 해결할 수 있는 입출력 인터페이스 회로의 개발이 요구되고 있다.Therefore, in an asymmetric full duplex circuit, there is a need to develop an input/output interface circuit that can solve the self-interference problem without using a replica transmission circuit.

전술한 배경기술은 발명자가 본 발명의 도출을 위해 보유하고 있었거나, 본 발명의 도출 과정에서 습득한 기술정보로서, 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다.The above-mentioned background technology is technical information that the inventor possessed for deriving the present invention or acquired in the process of deriving the present invention, and cannot necessarily be said to be known art disclosed to the general public before filing the application for the present invention.

<특허문헌 1> US 08315378 B2<Patent Document 1> US 08315378 B2

<비특허문헌 1> Goyal, Sandeep; Parulekar, Ganpat Anant; Gupta, Shalabh (2021): A True Full-Duplex IO (TFD-IO) with Background SI Cancellation for High-Density Interfaces. TechRxiv. Preprint.<Non-patent Document 1> Goyal, Sandeep; Parulekar, Ganpat Anant; Gupta, Shalabh (2021): A True Full-Duplex IO (TFD-IO) with Background SI Cancellation for High-Density Interfaces. TechRxiv. Preprint. <비특허문헌 2> Y. Tomita, H. Tamura, M. Kibune, J. Ogawa, K. Gotoh and T. Kuroda, "A 20-Gb/s Simultaneous Bidirectional Transceiver Using a Resistor-Transconductor Hybrid in 0.11- $\mu{\hbox {m}}$ CMOS," in IEEE Journal of Solid-State Circuits, vol. 42, no. 3, pp. 627-636, March 2007, doi: 10.1109/JSSC.2006.891719.<Non-patent Document 2> Y. Tomita, H. Tamura, M. Kibune, J. Ogawa, K. Gotoh and T. Kuroda, “A 20-Gb/s Simultaneous Bidirectional Transceiver Using a Resistor-Transconductor Hybrid in 0.11- $ \mu{\hbox {m}}$ CMOS," in IEEE Journal of Solid-State Circuits, vol. 42, no. 3, pp. 627-636, March 2007, doi: 10.1109/JSSC.2006.891719.

본 발명의 일 측면은, 비대칭 방식의 풀두플렉스 회로에서, 리플리카 송신회로를 사용하지 않으면서도 자기간섭 오류를 감소시킬 수 있는 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로를 제공할 수 있다.One aspect of the present invention can provide an echo cancellation circuit for asymmetric full duplex signal transmission and reception that can reduce self-interference errors without using a replica transmission circuit in an asymmetric full duplex circuit.

상기의 과제를 달성하기 위하여 창안된 본 발명의 일 실시예에 따른 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로는, 제1 주파수대역 신호를 전송하는 송신기와 제2 주파수대역 신호를 수신하는 수신기가 공통접속핀에 연결된 트랜시버를 포함하는 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로에 있어서, 상기 송신기는 송신데이터를 아날로그신호로 변환하여 송신신호를 생성하되 상기 송신신호의 파형을 조정하는 파형조정부를 포함하고, 상기 수신기는 아날로그신호를 변환하여 디지털신호를 출력하는 ADC; 및 상기 ADC에서 출력되는 디지털신호에서 프로파일 데이터를 감산하는 감산기; 를 포함하고, 상기 프로파일 데이터는 상기 제2 주파수대역 신호가 없는 상태에서 상기 ADC에서 출력되는 디지털신호의 데이터인 것을 특징으로 한다.The echo cancellation circuit for asymmetric full-duplex signal transmission and reception according to an embodiment of the present invention, which was created to achieve the above problem, has a common transmitter for transmitting a first frequency band signal and a receiver for receiving a second frequency band signal. In the echo cancellation circuit for asymmetric full duplex signal transmission and reception including a transceiver connected to a connection pin, the transmitter converts transmission data into an analog signal to generate a transmission signal, and includes a waveform adjustment unit for adjusting the waveform of the transmission signal; , the receiver includes an ADC that converts the analog signal and outputs a digital signal; and a subtractor for subtracting profile data from the digital signal output from the ADC. It includes, and the profile data is characterized in that it is data of a digital signal output from the ADC in the absence of the second frequency band signal.

이때, 상기 파형조정부는 단위시간당 신호값의 변화율이 감소되도록 상기 송신신호의 파형을 조정하는 것이 바람직하다.At this time, it is preferable that the waveform adjustment unit adjusts the waveform of the transmission signal so that the rate of change of the signal value per unit time is reduced.

또한, 상기 제1 주파수대역 신호는 상기 제2 주파수대역 신호에 비해서 낮은 주파수대역의 신호이고, 상기 수신기는, 상기 수신기로 입력되는 신호 중에서 상기 제2 주파수대역의 최소주파수 이상의 신호를 통과시키는 필터를 더 포함할 수 있다.In addition, the first frequency band signal is a signal of a lower frequency band than the second frequency band signal, and the receiver includes a filter that passes signals higher than the minimum frequency of the second frequency band among the signals input to the receiver. More may be included.

또한, 상기 파형조정부는, 상기 송신신호가 단위시간당 신호값의 변화율이 점진적으로 증가되는 제1 구간, 단위시간당 신호값의 변화율이 점진적으로 감소되는 제3 구간, 및 상기 제1 구간과 상기 제2 구간의 사이에 해당하는 제2 구간을 포함하게 상기 송신신호의 파형을 조정할 수 있다.In addition, the waveform adjustment unit is configured to provide a first section in which the rate of change of the signal value per unit time of the transmission signal gradually increases, a third section in which the rate of change of the signal value per unit time gradually decreases, and the first section and the second section. The waveform of the transmission signal can be adjusted to include a second section corresponding to the section.

또한, 상기 파형조정부는 멀티비트DAC를 포함할 수 있다.Additionally, the waveform adjustment unit may include a multi-bit DAC.

또한, 상기 파형조정부는 복수의 딜레이소자 및 복수의 DAC를 포함하며, 상기 복수의 DAC 각각은 상기 복수의 딜레이소자에 의하여 지연된 신호를 출력하여 계단형 송신신호를 형성할 수 있다.In addition, the waveform adjustment unit includes a plurality of delay elements and a plurality of DACs, and each of the plurality of DACs can output a signal delayed by the plurality of delay elements to form a stepped transmission signal.

또한, 상기 복수의 딜레이소자 및 복수의 DAC 중 적어도 일부는 가변소자로 구현될 수 있다.Additionally, at least some of the plurality of delay elements and the plurality of DACs may be implemented as variable elements.

또한, 상기 송신기는, 상기 ADC 출력신호를 분석하는 분석부 및 상기 파형조정부를 제어하는 조정 명령을 생성하는 조정 명령 생성부를 더 포함하되, 상기 조정 명령은 상기 파형조정부가 상기 송신신호의 파형을 조정하는데 사용하는 파형값 조정변수를 수정하게 할 수 있다.In addition, the transmitter further includes an analysis unit that analyzes the ADC output signal and an adjustment command generator that generates an adjustment command to control the waveform adjustment unit, wherein the adjustment command allows the waveform adjustment unit to adjust the waveform of the transmission signal. You can modify the waveform value adjustment variable used to do this.

본 발명의 일 실시예에 따르면, 비대칭 방식의 풀두플렉스 회로에서, 리플리카 송신회로를 사용하지 않으면서도 자기간섭 오류를 감소시킬 수 있다는 유용한 효과가 제공된다.According to one embodiment of the present invention, in an asymmetric full duplex circuit, a useful effect is provided in that self-interference errors can be reduced without using a replica transmission circuit.

도 1은 종래의 양방향 데이터 전송장치를 설명하기 위한 도면이고,
도 2는 종래의 에코제거원리를 설명하기 위한 도면이고,
도 3은 종래의 트랜시버에서 송신신호, 누설신호, 수신신호를 설명하기 위한 도면이고,
도 4는 본 발명의 일 실시예에 따른 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로를 설명하기 위한 도면이고,
도 5는 본 발명의 일 실시예에 따른 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로를 개략적으로 예시한 블록도이고,
도 6은 종래의 트랜시버 및 본 발명의 일 실시예에 따른 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로에서 신호의 위치를 식별하기 위한 도면이고,
도 7은 본 발명의 일 실시예에 따른 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로의 파형조정부를 설명하기 위한 도면이고,
도 8은 본 발명의 일 실시예에 따른 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로의 신호 파형을 설명하기 위한 도면이고,
도 9는 신호의 기울기에 따른 에러의 차이를 설명하기 위한 도면이고,
도 10은 본 발명의 다른 실시예에 따른 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로의 신호 파형을 설명하기 위한 도면이고,
도 11은 본 발명의 일 실시예에 따른 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로에서 프로파일 및 파형을 저장하는 과정을 설명하기 위한 도면이다.
1 is a diagram for explaining a conventional two-way data transmission device,
Figure 2 is a diagram for explaining the conventional echo cancellation principle,
Figure 3 is a diagram for explaining the transmission signal, leakage signal, and reception signal in a conventional transceiver;
Figure 4 is a diagram for explaining an echo cancellation circuit for asymmetric full duplex signal transmission and reception according to an embodiment of the present invention;
Figure 5 is a block diagram schematically illustrating an echo cancellation circuit for asymmetric full duplex signal transmission and reception according to an embodiment of the present invention;
Figure 6 is a diagram for identifying the position of a signal in a conventional transceiver and an echo cancellation circuit for asymmetric full duplex signal transmission and reception according to an embodiment of the present invention;
Figure 7 is a diagram for explaining the waveform adjustment unit of the echo cancellation circuit for asymmetric full duplex signal transmission and reception according to an embodiment of the present invention;
Figure 8 is a diagram for explaining the signal waveform of the echo cancellation circuit for asymmetric full duplex signal transmission and reception according to an embodiment of the present invention;
Figure 9 is a diagram to explain the difference in error depending on the slope of the signal,
Figure 10 is a diagram for explaining the signal waveform of an echo cancellation circuit for asymmetric full duplex signal transmission and reception according to another embodiment of the present invention;
Figure 11 is a diagram for explaining the process of storing a profile and waveform in an echo cancellation circuit for asymmetric full duplex signal transmission and reception according to an embodiment of the present invention.

이하 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다. 여기서, 동일한 구성에 대해서는 동일부호를 사용하며, 반복되는 설명, 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다. 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.Hereinafter, embodiments of the present invention will be described with reference to the attached drawings. Here, the same symbols are used for the same components, and repetitive descriptions and detailed descriptions of known functions and configurations that may unnecessarily obscure the gist of the invention are omitted. Embodiments of the invention are provided to more completely explain the invention to those skilled in the art. Accordingly, the shapes and sizes of elements in the drawings may be exaggerated for clearer explanation.

도 4는 본 발명의 일 실시예에 따른 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로를 설명하기 위한 도면이고, 도 5는 본 발명의 일 실시예에 따른 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로를 개략적으로 예시한 블록도이고, 도 6은 종래의 트랜시버(1) 및 본 발명의 일 실시예에 따른 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로에서 신호의 위치를 식별하기 위한 도면이고, 도 7은 본 발명의 일 실시예에 따른 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로의 파형조정부(111)를 설명하기 위한 도면이고, 도 8은 본 발명의 일 실시예에 따른 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로의 신호 파형을 설명하기 위한 도면이고((a)는 도 6의 ①위치에서의 신호파형, (b)는 도 6의 ②위치에서의 신호파형, (c)는 도 6의 ③위치에서의 신호파형), 도 9는 신호의 기울기에 따른 에러의 차이를 설명하기 위한 도면이고, 도 10은 본 발명의 다른 실시예에 따른 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로의 신호 파형을 설명하기 위한 도면이고((a)는 도 6의 ①위치에서의 신호파형, (b)는 도 6의 ②위치에서의 신호파형, (c)는 도 6의 ③위치에서의 신호파형), 도 11은 본 발명의 일 실시예에 따른 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로에서 프로파일 및 파형을 저장하는 과정을 설명하기 위한 도면이다.Figure 4 is a diagram illustrating an echo cancellation circuit for asymmetric full duplex signal transmission and reception according to an embodiment of the present invention, and Figure 5 is a diagram illustrating an echo cancellation circuit for asymmetric full duplex signal transmission and reception according to an embodiment of the present invention. It is a block diagram schematically illustrating, Figure 6 is a diagram for identifying the position of the signal in the conventional transceiver 1 and the echo cancellation circuit for asymmetric full duplex signal transmission and reception according to an embodiment of the present invention, and Figure 7 is It is a diagram for explaining the waveform adjustment unit 111 of the echo cancellation circuit for asymmetric full duplex signal transmission and reception according to an embodiment of the present invention, and Figure 8 is an echo for asymmetric full duplex signal transmission and reception according to an embodiment of the present invention. This is a diagram for explaining the signal waveform of the removal circuit ((a) is the signal waveform at position ① in Figure 6, (b) is the signal waveform at position ② in Figure 6, and (c) is at position ③ in Figure 6. (signal waveform of), FIG. 9 is a diagram for explaining the difference in error according to the slope of the signal, and FIG. 10 is a diagram for explaining the signal waveform of the echo cancellation circuit for asymmetric full duplex signal transmission and reception according to another embodiment of the present invention. ((a) is the signal waveform at position ① in FIG. 6, (b) is the signal waveform at position ② in FIG. 6, (c) is the signal waveform at position ③ in FIG. 6), and FIG. This is a diagram to explain the process of storing a profile and waveform in an echo cancellation circuit for asymmetric full duplex signal transmission and reception according to an embodiment of the present invention.

도면을 참조하면, 트랜시버(1)는 송신기(11)와 수신기(12)를 포함하고, 송신기(11)와 수신기(12)는 공통접속핀(13)을 통해서 전송선로(2)와 연결된다. 전송선로(2)의 반대편에는 원위측 송수신기(3)가 연결될 수 있다.Referring to the drawing, the transceiver 1 includes a transmitter 11 and a receiver 12, and the transmitter 11 and the receiver 12 are connected to the transmission line 2 through a common connection pin 13. A distal transceiver (3) may be connected to the other side of the transmission line (2).

본 발명의 일 실시예에 따른 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로는 트랜시버(1)에서 송신하는 송신신호가 제1 주파수대역을 이용하고, 원위측 송수신기(3)가 송신하여 트랜시버(1)에서 수신하는 수신시호는 제2 주파수대역을 이용한다. 일 예로써, 송신신호는 100Mbps의 전송속도가 필요한 신호이고, 수신신호는 4Gbps의 전송속도가 필요한 신호일 수 있다. 카메라가 촬영한 영상 데이터 등 상대적으로 대용량인 데이터를 신속하게 전송하기 위해서는 고주파 대역을 활용하는 것이 유리하다. 반면에 카메라의 제어신호 등 상대적으로 저용량인 데이터를 전송하는 신호는 굳이 고주파 대역을 사용할 필요가 없고 저주파 대역을 사용해도 무방하다. 이와 같은 경우에, 카메라가 촬영한 영상 데이터는 4Gbps의 전송속도를 적용하고, 카메라 제어를 위한 신호는 100Mbps의 전송속도를 적용할 수 있다.In the echo cancellation circuit for asymmetric full duplex signal transmission and reception according to an embodiment of the present invention, the transmission signal transmitted from the transceiver (1) uses the first frequency band, and the distal transceiver (3) transmits it to the transceiver (1). The reception signal received from uses the second frequency band. As an example, the transmission signal may be a signal requiring a transmission speed of 100Mbps, and the reception signal may be a signal requiring a transmission speed of 4Gbps. In order to quickly transmit relatively large amounts of data, such as video data captured by a camera, it is advantageous to utilize a high-frequency band. On the other hand, signals that transmit relatively low-capacity data, such as camera control signals, do not need to use high-frequency bands and can use low-frequency bands. In this case, a transmission rate of 4Gbps can be applied to the image data captured by the camera, and a transmission rate of 100Mbps can be applied to the signal for camera control.

일 실시예에서, 송신기(11)는 파형조정부(111)를 포함하고, 수신기(12)는 ADC(121) 및 감산기(122)를 포함할 수 있다. 더 나아가, 송신기(11)는 직렬화기(113), 버퍼(112) 등을 더 포함할 수 있고, 수신기(12)는 필터(123) 등을 더 포함할 수 있다. In one embodiment, the transmitter 11 may include a waveform adjuster 111, and the receiver 12 may include an ADC 121 and a subtractor 122. Furthermore, the transmitter 11 may further include a serializer 113, a buffer 112, etc., and the receiver 12 may further include a filter 123, etc.

파형조정부(111)는 송신신호의 파형을 조정하는 기능을 수행한다. 도 8에는 종래의 일반적인 송신파형이 SP로 표시되고, 본 발명의 일 실시예에 따라 파형이 조정된 송신파형이 S로 표시되어 있다.The waveform adjustment unit 111 performs the function of adjusting the waveform of the transmission signal. In Figure 8, a typical conventional transmission waveform is indicated by SP, and a transmission waveform whose waveform has been adjusted according to an embodiment of the present invention is indicated by S.

일 실시예에서, 파형조정부(111)는 단위시간당 신호값의 변화율이 감소되도록 상기 송신신호의 파형을 조정할 수 있다. 즉, 도 8에 예시된 송신파형 S의 기울기가 종래의 송신파형 SP의 기울기보다 작아지도록 할 수 있다.In one embodiment, the waveform adjustment unit 111 may adjust the waveform of the transmission signal so that the rate of change of the signal value per unit time is reduced. In other words, the slope of the transmission waveform S illustrated in FIG. 8 can be made smaller than the slope of the conventional transmission waveform SP.

송신신호의 파형이 도 8에 예시된 바와 같이 조정되면 송신측에 로우패스필터(LPF)가 없이도 자기간섭오류를 감소시킬 수 있다.If the waveform of the transmission signal is adjusted as illustrated in FIG. 8, self-interference error can be reduced even without a low-pass filter (LPF) on the transmission side.

도 8의 (b)에 예시된 바와 같이, 종래의 송신파형인 SP는 LPF를 거쳐서 RC 딜레이의 모양을 가지며, 본 발명의 일 실시예에 따른 송신파형인 S는 고주파 성분이 이미 어느 정도 제거되었으므로, LPF를 사용할 필요가 없다. 또한, 이에 따라 송신파형의 제어를 보다 정밀하게 할 수 있다.As illustrated in (b) of FIG. 8, SP, which is a conventional transmission waveform, has the shape of an RC delay through LPF, and S, which is a transmission waveform according to an embodiment of the present invention, has already had its high-frequency components removed to some extent. , there is no need to use LPF. Additionally, this allows more precise control of the transmission waveform.

또한, 송신신호 S가 필터(123)를 통과하게 되면 도 8의 (c)에 예시된 바와 같이 저주파 성분은 통과하지 못하게 되어 DC성분이 제거된 파형만 남게 된다. 그리고, 종래의 송신파형인 SP는 송신파형 S에 비하여 기울기가 크기 때문에 필터(123)를 통과해도 최대치가 큰 파형을 나타내지만, 송신파형 S는 최대치가 현저하게 감소된다.In addition, when the transmission signal S passes through the filter 123, as illustrated in (c) of FIG. 8, the low-frequency component is prevented from passing, and only the waveform with the DC component removed remains. In addition, SP, which is a conventional transmission waveform, has a larger slope than the transmission waveform S, so it shows a waveform with a large maximum value even after passing through the filter 123, but the maximum value of the transmission waveform S is significantly reduced.

일 실시예에서, 직렬화기(113)는 다수의 병렬신호를 받아서 고속의 직렬신호로 변환하는 기능을 수행할 수 있다.In one embodiment, the serializer 113 may perform the function of receiving multiple parallel signals and converting them into high-speed serial signals.

일 실시예에서, ADC(121)는 아날로그신호인 수신신호를 디지털신호로 변환해서 출력하며, 수신신호가 필터(123)를 거쳐서 ADC(121)에 도달되도록 할 수도 있다. 여기서, 필터(123)는 하이패스필터(HPF) 또는 밴드패스필터(BPF)로 구현될 수 있다. 이 필터(123)는 원위측 송수신기(3)가 송신한 제2 주파수대역의 송신신호를 정확하게 수신하기 위한 것으로써 제2 주파수대역의 최소주파수 이상의 신호만 통과시킴으로써 자기간섭으로 인한 문제를 완화시킬 수 있다.In one embodiment, the ADC 121 converts the received signal, which is an analog signal, into a digital signal and outputs it, and may allow the received signal to pass through the filter 123 to reach the ADC 121. Here, the filter 123 may be implemented as a high-pass filter (HPF) or a band-pass filter (BPF). This filter 123 is designed to accurately receive the transmission signal in the second frequency band transmitted by the distal transceiver 3, and can alleviate problems caused by self-interference by only passing signals above the minimum frequency of the second frequency band. there is.

도 7을 참조하면, 파형조정부(111)는 도 7의 (a)에 예시된 바와 같이 멀티비트DAC(1111)로 구현될 수 있다. 멀티비트DAC(1111)는 입력되는 데이터신호를 시분할 검출하여 출력함으로써 도 8에 예시된 송신파형 S와 같은 파형으로 송신신호를 생성할 수 있다. Referring to FIG. 7, the waveform adjustment unit 111 may be implemented as a multi-bit DAC 1111 as illustrated in (a) of FIG. 7. The multi-bit DAC 1111 can generate a transmission signal with a waveform such as the transmission waveform S illustrated in FIG. 8 by time-division detecting and outputting the input data signal.

다른 실시예에서, 멀티비트DAC(1111)는 데이터신호의 시분할 검출 간격 및 증폭률을 조절함으로써 송신신호의 파형을 도 10에 예시한 바와 같이 조정할 수도 있다. 시간 구간을 제1 구간(P1), 제2 구간(P2), 제3 구간(P3), 제4 구간(P4)으로 구분해서 설명하면, 제1 구간(P1)에서는 신호파형의 기울기가 가능한한 작아지도록 할 수 있다. 다만, 제1 구간(P1)의 기울기를 과도하게 낮출 경우 신호전송의 단위시간 내에 신호의 최대값에 도달하지 못하게 되는 문제가 발생될 수 있으므로, 신호파형의 기울기가 점진적으로 증가되도록 할 수 있다. 또한, 제3 구간(P3)에서는 신호파형의 기울기가 점진적으로 감소되도록 할 수 있다. 그리고, 제1 구간(P1)과 제3 구간(P3)의 사이에 존재하는 제2 구간(P2)에서는 신호파형의 기울기가 상대적으로 가파르게 구현되도록 할 수 있다. 이에 따라 신호전송의 단위시간 내에 신호의 최대값에 도달하도록 할 수 있다. 다시 말해서, 제1 구간(P1)에서는 단위시간당 신호값의 변화율이 점진적으로 증가되고, 제3 구간(P3)에서는 단위시간당 신호값의 변화율이 점진적으로 감소되도록 할 수 있다는 것이다. 제4 구간(P4)에서는 신호파형이 최대값에 도달하여 유지될 수 있다.In another embodiment, the multi-bit DAC 1111 may adjust the waveform of the transmission signal as illustrated in FIG. 10 by adjusting the time division detection interval and amplification rate of the data signal. If the time section is divided into the first section (P1), the second section (P2), the third section (P3), and the fourth section (P4), then in the first section (P1), the slope of the signal waveform is as high as possible. You can make it smaller. However, if the slope of the first section P1 is excessively lowered, a problem may occur in which the maximum value of the signal cannot be reached within the unit time of signal transmission, so the slope of the signal waveform can be gradually increased. Additionally, in the third section P3, the slope of the signal waveform may be gradually reduced. In addition, in the second section P2 that exists between the first section P1 and the third section P3, the slope of the signal waveform can be implemented to be relatively steep. Accordingly, the maximum value of the signal can be reached within the unit time of signal transmission. In other words, the rate of change of the signal value per unit time can be gradually increased in the first section (P1), and the rate of change of the signal value per unit time can be gradually decreased in the third section (P3). In the fourth section (P4), the signal waveform reaches the maximum value and can be maintained.

다른 실시예에서, 파형조정부(111)는 도 7의 (b)에 예시된 바와 같이 복수의 딜레이소자(11121) 및 복수의 DAC(11122)를 포함하는 파형조정회로(1112)로 구현될 수 있으며, 복수의 DAC(11122) 각각은 복수의 딜레이소자(11121)에 의하여 지연된 신호를 출력하여 계단형 송신신호를 형성할 수 있다.In another embodiment, the waveform adjustment unit 111 may be implemented as a waveform adjustment circuit 1112 including a plurality of delay elements 11121 and a plurality of DACs 11122, as illustrated in (b) of FIG. , each of the plurality of DACs 11122 can output a signal delayed by a plurality of delay elements 11121 to form a stepped transmission signal.

다른 실시예에서, 파형조정부(111)는 도 7의 (c)에 예시된 바와 같이 파형조정회로(1112-1)에 가변형 딜레이소자(11121-1) 및 가변형 DAC(11122-1)를 포함하도록 할 수 있고, 이에 따라 딜레이시간 및 증폭률을 조절함으로써 송신신호의 파형을 도 10에 예시된 바와 같이 조정할 수 있다.In another embodiment, the waveform adjustment unit 111 includes a variable delay element 11121-1 and a variable DAC 11122-1 in the waveform adjustment circuit 1112-1, as illustrated in (c) of FIG. 7. This can be done, and the waveform of the transmission signal can be adjusted as illustrated in FIG. 10 by adjusting the delay time and amplification rate accordingly.

도 10의 (c)를 참조하면, 도 8의 (c)의에 예시된 경우와 달리 신호값의 최대치는 커졌지만 최대 슬롭은 줄어들었음을 확인할 수 있다. 이는 잔류신호의 프로파일이 타이밍의 오차로 인해 디지털 영역에서 제대로 제거되지 않을 경우에 대해서 이점을 가지고 있다.Referring to (c) of FIG. 10, it can be seen that, unlike the case illustrated in (c) of FIG. 8, the maximum signal value increased but the maximum slope decreased. This has an advantage in cases where the profile of the residual signal is not properly removed from the digital domain due to timing error.

도 9에서 잔류신호는 실선으로 표시되고 프로파일 신호는 점선으로 표시되는데, 9의 (a)에 예시된 바와 같이 송신신호 파형의 기울기가 큰 경우와 도 9의 (b)에 예시된 바와 같이 송신신호 파형의 기울기가 작은 경우를 비교해보면, 짧은 시간(t1) 동안 발생된 신호값의 차이가 V1 > V2 크게 발생되는 점이 이해될 수 있을 것이다. 따라서, 본 발명의 일 실시예에 따른 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로에서는 송신신호 파형의 초기 기울기가 작을수록 자기간섭으로 인한 문제가 더 개선될 수 있다는 점도 이해될 수 있을 것이다.In FIG. 9, the residual signal is displayed as a solid line and the profile signal is displayed as a dotted line. As illustrated in (a) of FIG. 9, the slope of the transmission signal waveform is large, and as illustrated in (b) of FIG. 9, the transmission signal Comparing the case where the slope of the waveform is small, it can be understood that the difference in signal values generated during a short time (t1) is large V1 > V2. Therefore, it can be understood that in the echo cancellation circuit for asymmetric full duplex signal transmission and reception according to an embodiment of the present invention, the smaller the initial slope of the transmission signal waveform, the more the problem due to self-interference can be improved.

본 발명의 일 실시예에 따른 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로에는 파형 조정의 정도를 제어하는 제어부(15)가 더 포함될 수 있다. 조정된 파형은 초기 기울기가 작을수록 유용하지만, 초기 기울기를 과도하게 낮출 경우 최소단위시간에 신호의 최대값에 도달하지 못하는 문제가 발생할 수 있으므로 적어도 이 두 조건은 충족시킬 수 있는 범위로 파형이 조정되어야 한다.The echo cancellation circuit for asymmetric full duplex signal transmission and reception according to an embodiment of the present invention may further include a control unit 15 that controls the degree of waveform adjustment. The adjusted waveform is more useful when the initial slope is small, but if the initial slope is excessively lowered, problems may occur in which the maximum value of the signal cannot be reached in the minimum unit time, so the waveform is adjusted to a range that can satisfy at least these two conditions. It has to be.

일 실시예에서, 제어부(15)에는 분석부(151) 및 조정 명령 생성부(152)가 포함될 수 있다. 분석부(151)는 ADC(121)에서 출력된 데이터신호를 분석하는 기능을 수행한다. 조정 명령 생성부(152)는 분석부(151)의 분석결과를 활용해서 파형조정부(111)를 제어하는 조정 명령을 생성하는 기능을 수행한다. 여기서 조정 명령은 파형조정부(111)가 송신신호의 파형을 조정하는데 사용하는 파형값 조정변수를 수정하게 하는 명령을 의미할 수 있다. 예컨대, 조정 명령은 멀티비트DAC(1111)를 제어하는 명령일 수 있다. 또한, 조정 명령은 각각의 딜레이소자의 지연시간 또는 DAC의 증폭률 등 조정변수를 제어하는 명령일 수 있다.In one embodiment, the control unit 15 may include an analysis unit 151 and an adjustment command generation unit 152. The analysis unit 151 performs the function of analyzing the data signal output from the ADC 121. The adjustment command generation unit 152 uses the analysis results of the analysis unit 151 to generate an adjustment command to control the waveform adjustment unit 111. Here, the adjustment command may mean a command that causes the waveform adjustment unit 111 to modify the waveform value adjustment variable used to adjust the waveform of the transmission signal. For example, the adjustment command may be a command for controlling the multi-bit DAC (1111). Additionally, the adjustment command may be a command that controls adjustment variables such as the delay time of each delay element or the amplification rate of the DAC.

도 11을 참조하면, 송신기(11)가 송신신호를 출력한다(S110). 이때, 원위측 송수신기(3)에서 송신을 하지 않는 상태에서 S110이 수행되는 것이 바람직하다. 다음으로, 분석부(151)가 프로파일을 측정하고 분석한다(S120). 다음으로, 측정된 프로파일에 의하여 조건이 성립되는지의 여부를 판단한다(S130). 이때, 조건이 성립되지 않은 경우에는 파형값 조절변수를 수정하고 S110 단계로 피드백된다. 이 과정을 반복 수행함으로써 S130단계에서 조건이 성립되는 프로파일이 확인되면, 이 프로파일을 저장한다(S150). 이때, 프로파일과 함께 파형이 저장되도록 한다.Referring to FIG. 11, the transmitter 11 outputs a transmission signal (S110). At this time, it is preferable that S110 is performed in a state where the distal transceiver 3 is not transmitting. Next, the analysis unit 151 measures and analyzes the profile (S120). Next, it is determined whether the condition is satisfied based on the measured profile (S130). At this time, if the condition is not met, the waveform value control variable is modified and fed back to step S110. By repeating this process, if a profile satisfying the conditions is confirmed in step S130, this profile is stored (S150). At this time, the waveform is saved along with the profile.

이렇게 확보된 프로파일 데이터는 프로파일 레지스터(14)에 저장되어 감산기(122)로 제공될 수 있다.The profile data secured in this way may be stored in the profile register 14 and provided to the subtractor 122.

감산기(122)는 ADC(121)에서 출력된 데이터신호에서 프로파일 데이터를 제거하는 방식으로 송신기(11)가 송신한 신호로 인한 자기간섭신호를 제거할 수 있다.The subtractor 122 can remove the self-interference signal caused by the signal transmitted by the transmitter 11 by removing profile data from the data signal output from the ADC 121.

이와 같이 프로파일 데이터가 준비되면, 원위측 송수신기(3)가 제2 주파수대역의 송신신호를 송신하는 상태에서 트랜시버(1)가 제1 주파수대역의 송신신호를 송신하더라도, 트랜시버(1)의 수신부는 수신신호를 필터(123)링하고 ADC(121)를 통해서 출력되는 디지털신호에서 미리 준비된 프로파일 데이터를 감산함으로써 제1 주파수대역의 송신신호로 인한 자기간섭 문제가 해결될 수 있다.When the profile data is prepared in this way, even if the transceiver 1 transmits a transmission signal in the first frequency band while the distal transceiver 3 is transmitting a transmission signal in the second frequency band, the receiver of the transceiver 1 By filtering the received signal (123) and subtracting pre-prepared profile data from the digital signal output through the ADC (121), the self-interference problem caused by the transmission signal in the first frequency band can be solved.

일 실시예에서, 제1 주파수대역의 송신신호의 누설신호 프로파일은 수신신호가 존재하지 않는 상태에서 미리 측정된 테스트 펄스에 대한 반응으로 프리셋 될 수 있고, 이후 간헐적인 보정과정을 거쳐서 업데이트될 수 있다. 또한, 프로파일은 알려진 값으로 프리셋 될 수도 있다.In one embodiment, the leakage signal profile of the transmitted signal in the first frequency band can be preset in response to a test pulse measured in advance in the absence of a received signal, and then updated through an intermittent correction process. . Additionally, profiles can be preset to known values.

이상과 같이, 디지털 영역에서는 송신신호에 대한 프로필을 미리 보유할 수 있으므로, 현재 송신되는 신호로 인한 누설신호의 크기와 모양을 예측할 수 있다. 그리고, 실시간으로 예측되는 파형을 디지털 영역에서 뺄셈연산을 통해 제거할 수 있으며, 이에 따라 자기간섭 문제를 해결할 수 있다.As described above, in the digital domain, a profile for a transmitted signal can be maintained in advance, so the size and shape of a leakage signal due to the currently transmitted signal can be predicted. In addition, the waveform predicted in real time can be removed through a subtraction operation in the digital domain, thereby solving the self-interference problem.

본 발명은 첨부된 도면에 예시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.The present invention has been described with reference to an embodiment illustrated in the accompanying drawings, but this is merely illustrative, and those skilled in the art will understand that various modifications and other equivalent embodiments are possible therefrom. You will be able to. Accordingly, the true scope of protection of the present invention should be determined only by the appended claims.

1 : 트랜시버
11 : 송신기
111 : 파형조정부
1111 : 멀티비트DAC
1112 : 파형조정회로
11121 : 딜레이소자
11122 : DAC
112 : 버퍼
113 : 직렬화기
12 : 수신기
121 : ADC
122 : 감산기
123 : 필터
13 : 공통접속핀
14 : 프로파일 레지스터
15 : 제어부
151 : 분석부
152 : 조정 명령 생성부
2 : 전송선로
3 : 원취측 송수신기
1: transceiver
11: Transmitter
111: Waveform adjustment unit
1111: Multi-bit DAC
1112: Waveform adjustment circuit
11121: Delay element
11122 : DAC
112: buffer
113: serializer
12: receiver
121: ADC
122: subtractor
123: filter
13: Common connection pin
14: Profile register
15: control unit
151: analysis department
152: Adjustment command generation unit
2: Transmission line
3: Original transmitter and receiver

Claims (8)

제1 주파수대역 신호를 전송하는 송신기와 제2 주파수대역 신호를 수신하는 수신기가 공통접속핀에 연결된 트랜시버를 포함하는 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로에 있어서,
상기 송신기는 송신데이터를 아날로그신호로 변환하여 송신신호를 생성하되 상기 송신신호의 파형을 조정하는 파형조정부를 포함하고,
상기 수신기는 아날로그신호를 변환하여 디지털신호를 출력하는 ADC; 및 상기 ADC에서 출력되는 디지털신호에서 프로파일 데이터를 감산하는 감산기; 를 포함하고,
상기 제1 주파수대역 신호와 상기 제2 주파수대역 신호는 주파수 대역이 상이하고,
상기 프로파일 데이터는, 상기 송신기가 상기 제1 주파수대역 신호를 송신하되 상기 제2 주파수대역 신호가 없는 상태에서 상기 ADC가 출력하는 디지털신호의 데이터인 것을 특징으로 하는 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로.
In the echo cancellation circuit for asymmetric full duplex signal transmission and reception, including a transceiver where a transmitter for transmitting a first frequency band signal and a receiver for receiving a second frequency band signal are connected to a common connection pin,
The transmitter converts transmission data into an analog signal to generate a transmission signal and includes a waveform adjustment unit that adjusts the waveform of the transmission signal,
The receiver includes an ADC that converts an analog signal and outputs a digital signal; and a subtractor for subtracting profile data from the digital signal output from the ADC. Including,
The first frequency band signal and the second frequency band signal have different frequency bands,
The profile data is data of a digital signal output by the ADC when the transmitter transmits the first frequency band signal but there is no second frequency band signal. Echo cancellation for asymmetric full duplex signal transmission and reception Circuit.
제1항에 있어서,
상기 파형조정부는 단위시간당 신호값의 변화율이 감소되도록 상기 송신신호의 파형을 조정하는 것을 특징으로 하는 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로.
According to paragraph 1,
An echo cancellation circuit for asymmetric full duplex signal transmission and reception, wherein the waveform adjustment unit adjusts the waveform of the transmission signal so that the rate of change of the signal value per unit time is reduced.
제1항에 있어서,
상기 제1 주파수대역 신호는 상기 제2 주파수대역 신호에 비해서 낮은 주파수대역의 신호이고,
상기 수신기는, 상기 수신기로 입력되는 신호 중에서 상기 제2 주파수대역의 최소주파수 이상의 신호를 통과시키는 필터를 더 포함하는 것을 특징으로 하는 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로.
According to paragraph 1,
The first frequency band signal is a signal of a lower frequency band than the second frequency band signal,
The receiver further includes a filter that passes a signal higher than the minimum frequency of the second frequency band among the signals input to the receiver.
제1항에 있어서,
상기 파형조정부는, 상기 송신신호가
단위시간당 신호값의 변화율이 점진적으로 증가되는 제1 구간,
단위시간당 신호값의 변화율이 점진적으로 감소되는 제3 구간, 및
상기 제1 구간과 상기 제3 구간의 사이에 해당하는 제2 구간
을 포함하게 상기 송신신호의 파형을 조정하는 것을 특징으로 하는 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로.
According to paragraph 1,
The waveform adjustment unit, the transmission signal
A first section in which the rate of change of the signal value per unit time gradually increases,
A third section in which the rate of change of the signal value per unit time gradually decreases, and
A second section corresponding to between the first section and the third section
An echo cancellation circuit for asymmetric full duplex signal transmission and reception, characterized in that it adjusts the waveform of the transmission signal including.
제1항에 있어서,
상기 파형조정부는 멀티비트DAC를 포함하는 것을 특징으로 하는 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로.
According to paragraph 1,
An echo cancellation circuit for asymmetric full duplex signal transmission and reception, wherein the waveform adjustment unit includes a multi-bit DAC.
제1항에 있어서,
상기 파형조정부는 복수의 딜레이소자 및 복수의 DAC를 포함하며,
상기 복수의 DAC 각각은 상기 복수의 딜레이소자에 의하여 지연된 신호를 출력하여 계단형 송신신호를 형성하는 것을 특징으로 하는 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로.
According to paragraph 1,
The waveform adjustment unit includes a plurality of delay elements and a plurality of DACs,
An echo cancellation circuit for asymmetric full duplex signal transmission and reception, wherein each of the plurality of DACs outputs a signal delayed by the plurality of delay elements to form a stepped transmission signal.
제6항에 있어서,
상기 복수의 딜레이소자 및 복수의 DAC 중 적어도 일부는 가변소자로 구현되는 것을 특징으로 하는 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로.
According to clause 6,
An echo cancellation circuit for asymmetric full duplex signal transmission and reception, wherein at least some of the plurality of delay elements and the plurality of DACs are implemented as variable elements.
제1항에 있어서,
상기 송신기는,
상기 ADC 출력신호를 분석하는 분석부 및 상기 파형조정부를 제어하는 조정 명령을 생성하는 조정 명령 생성부를 더 포함하되,
상기 조정 명령은 상기 파형조정부가 상기 송신신호의 파형을 조정하는데 사용하는 파형값 조정변수를 수정하게 하는 것을 특징으로 하는 비대칭 풀두플렉스 신호송수신을 위한 에코제거회로.
According to paragraph 1,
The transmitter is,
It further includes an analysis unit that analyzes the ADC output signal and an adjustment command generation unit that generates an adjustment command to control the waveform adjustment unit,
An echo cancellation circuit for asymmetric full duplex signal transmission and reception, wherein the adjustment command causes the waveform adjustment unit to modify a waveform value adjustment variable used to adjust the waveform of the transmission signal.
KR1020220028098A 2022-03-04 2022-03-04 Echo canceller for asymmetric full-duplex transceiver KR102623191B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220028098A KR102623191B1 (en) 2022-03-04 2022-03-04 Echo canceller for asymmetric full-duplex transceiver
KR1020230194463A KR20240008285A (en) 2022-03-04 2023-12-28 Echo canceller for asymmetric full-duplex transceiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220028098A KR102623191B1 (en) 2022-03-04 2022-03-04 Echo canceller for asymmetric full-duplex transceiver

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230194463A Division KR20240008285A (en) 2022-03-04 2023-12-28 Echo canceller for asymmetric full-duplex transceiver

Publications (2)

Publication Number Publication Date
KR20230130910A KR20230130910A (en) 2023-09-12
KR102623191B1 true KR102623191B1 (en) 2024-01-11

Family

ID=88019750

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020220028098A KR102623191B1 (en) 2022-03-04 2022-03-04 Echo canceller for asymmetric full-duplex transceiver
KR1020230194463A KR20240008285A (en) 2022-03-04 2023-12-28 Echo canceller for asymmetric full-duplex transceiver

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230194463A KR20240008285A (en) 2022-03-04 2023-12-28 Echo canceller for asymmetric full-duplex transceiver

Country Status (1)

Country Link
KR (2) KR102623191B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922257B1 (en) * 2002-11-08 2009-10-15 후지쯔 가부시끼가이샤 Receiving apparatus in ofdm transmission system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100243692B1 (en) * 1997-09-04 2000-02-01 정선종 Analogue front end circuit over telephone lines for high bit rate data transfer
JP4323968B2 (en) * 2004-01-14 2009-09-02 株式会社日立コミュニケーションテクノロジー Timing adjustment method for wireless communication device
US8315378B2 (en) 2007-11-14 2012-11-20 Broadcom Corporation Hybrid circuit without inductors
US9942024B2 (en) * 2015-07-15 2018-04-10 Cisco Technology, Inc. Full duplex network architecture in cable network environments

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922257B1 (en) * 2002-11-08 2009-10-15 후지쯔 가부시끼가이샤 Receiving apparatus in ofdm transmission system

Also Published As

Publication number Publication date
KR20240008285A (en) 2024-01-18
KR20230130910A (en) 2023-09-12

Similar Documents

Publication Publication Date Title
US8442099B1 (en) Crosstalk cancellation for a common-mode channel
US9912375B1 (en) Cancellation of alien interference in communication systems
US8203975B1 (en) Adaptive analog echo/NEXT cancellation
US8625704B1 (en) Rejecting RF interference in communication systems
JP2019134468A (en) In-band optical interference mitigation for direct detection optical communication system
US8659986B1 (en) Crosstalk cancellation for a multiport ethernet system
JP2009055306A (en) Data receiver
US20180343031A1 (en) Downstream interference suppression in full-duplex communications
US20110317564A1 (en) High-Speed Ethernet Transceiver Calibration with Echo Canceller Reuse
TWI466522B (en) Transceiver for adjusting transmission clock and method thereof
US8270394B1 (en) Method and apparatus for reducing an interference signal in a communication system
EP3413525B1 (en) Circuits for correction of signals susceptible to baseline wander
KR102623191B1 (en) Echo canceller for asymmetric full-duplex transceiver
Farjadrad et al. 11.8 An echo-cancelling front-end for 112Gb/s PAM-4 simultaneous bidirectional signaling in 14nm CMOS
TW202114365A (en) Electronic system with rfi cancelation mechanism and related rfi cancelation method
US20170195036A1 (en) Interference cancellation repeater and signal attenuation method thereof
US20080224793A1 (en) Joint phased training of equalizer and echo canceller
US20210306186A1 (en) Serdes equalization for short, reflective channels
US8169349B2 (en) Communication device and noise cancellation method
Lee et al. 0.41-pJ/b/dB asymmetric simultaneous bidirectional transceivers with PAM-4 forward and PAM-2 back channels for 5-m automotive camera link
TWI430599B (en) Transceiver device and echo cancellation method
US10644906B2 (en) Emission control for receiver operating over UTP cables in automotive environment
JP2008135947A (en) Adaptive cable equalizer
US20190281362A1 (en) Foreground training in a hybrid fiber-coaxial network with remote-phy
US20100290333A1 (en) Method for enhancing ethernet channel impairment and apparatus using the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right