KR102621401B1 - Semiconductor processing system with two stage chamber unit - Google Patents
Semiconductor processing system with two stage chamber unit Download PDFInfo
- Publication number
- KR102621401B1 KR102621401B1 KR1020230085514A KR20230085514A KR102621401B1 KR 102621401 B1 KR102621401 B1 KR 102621401B1 KR 1020230085514 A KR1020230085514 A KR 1020230085514A KR 20230085514 A KR20230085514 A KR 20230085514A KR 102621401 B1 KR102621401 B1 KR 102621401B1
- Authority
- KR
- South Korea
- Prior art keywords
- chamber
- wafer
- front chamber
- transfer
- stage
- Prior art date
Links
- 238000012545 processing Methods 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000012546 transfer Methods 0.000 claims abstract description 146
- 238000000034 method Methods 0.000 claims abstract description 59
- 230000009977 dual effect Effects 0.000 claims abstract description 45
- 235000012431 wafers Nutrition 0.000 claims description 217
- 238000007872 degassing Methods 0.000 claims description 16
- 238000001816 cooling Methods 0.000 claims description 11
- 238000007599 discharging Methods 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 32
- 238000005240 physical vapour deposition Methods 0.000 description 13
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000010926 purge Methods 0.000 description 4
- 238000009434 installation Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
- H01L21/67742—Mechanical parts of transfer devices
Abstract
이중 스테이지 챔버부를 포함한 반도체 프로세싱 시스템이 개시된다. 본 발명의 일 실시예에 따른 반도체 프로세싱 시스템은, 외부 라인과 연결되며, 상기 외부 라인으로부터 처리 대상이 되는 웨이퍼가 로딩되는 웨이퍼 로딩부; 내부를 고진공 상태로 만들고, 진공 로봇을 이용하여 상기 웨이퍼를 복수의 프로세싱 챔버에 순차적으로 이송시켜 반도체 공정을 진행시키는 웨이퍼 이송 모듈; 및 상기 웨이퍼 로딩부와 상기 웨이퍼 이송 모듈 사이에 배치되며, 저진공 상태와 고진공 상태의 2단계 상태를 가져 상기 웨이퍼가 저진공 상태에서 고진공 상태로 이송되는 이중 스테이지 챔버부를 포함할 수 있다. A semiconductor processing system including a dual stage chamber unit is disclosed. A semiconductor processing system according to an embodiment of the present invention includes a wafer loading unit connected to an external line and loading a wafer to be processed from the external line; A wafer transfer module that creates a high vacuum inside the wafer and sequentially transfers the wafer to a plurality of processing chambers using a vacuum robot to proceed with the semiconductor process; and a dual stage chamber unit disposed between the wafer loading unit and the wafer transfer module and having two stages of a low vacuum state and a high vacuum state so that the wafer is transferred from a low vacuum state to a high vacuum state.
Description
본 발명은 이중 스테이지 챔버부를 포함한 반도체 프로세싱 시스템에 관한 것이다. The present invention relates to a semiconductor processing system including a dual stage chamber unit.
반도체 소자는 다수의 챔버로 이루어진 반도체 프로세싱 시스템에서 기판 혹은 웨이퍼(이하 '웨이퍼'라 통칭함)를 사전 정의된 반도체 공정에 따라 프로세싱함으로써 제작될 수 있다. 반도체 공정에는 증착, 에칭, 열처리, 포토리소그래피 등이 포함될 수 있다. Semiconductor devices can be manufactured by processing a substrate or wafer (hereinafter collectively referred to as “wafer”) in a semiconductor processing system consisting of multiple chambers according to a predefined semiconductor process. Semiconductor processes may include deposition, etching, heat treatment, photolithography, etc.
하나의 이송 모듈에는 다수의 프로세싱 챔버가 설치되고, 폐쇄된 분위기 내에서 서로 연결되는 구조를 가질 수 있다. 각 프로세싱 챔버들은 벽, 윈도우, 밸브 등에 의해 격리되고, 그 사이에 로봇에 의해 웨이퍼가 이송될 수 있다. One transfer module may have a structure in which a plurality of processing chambers are installed and connected to each other in a closed atmosphere. Each processing chamber is isolated by walls, windows, valves, etc., and wafers can be transferred between them by robots.
이송 모듈은 로봇이 설치된 이송 챔버와, 이송 챔버의 둘레에 장착되는 다수의 프로세싱 챔버를 포함하는 구조를 가질 수 있다. 이 경우 반도체 공정(예컨대, PVD 공정)을 진행할 때 이송 챔버가 고진공을 확보하지 못하면 웨이퍼를 챔버 내부에 집어넣을 때 불순물(기체)이 챔버 내부로 유입되어 챔버의 진공이 나빠지게 되고, 이로 인해 스퍼터링과 같은 반도체 공정 진행 시 제작된 박막의 품질이 좋지 않은 문제가 있다. The transfer module may have a structure that includes a transfer chamber in which the robot is installed, and a plurality of processing chambers mounted around the transfer chamber. In this case, if the transfer chamber does not secure a high vacuum during a semiconductor process (e.g., PVD process), impurities (gas) will flow into the chamber when the wafer is placed inside the chamber, deteriorating the vacuum of the chamber, resulting in sputtering. There is a problem that the quality of the thin film produced during the semiconductor process is poor.
기존에는 8자형 이송 모듈 구조를 사용하여 이송 챔버의 전방에 버퍼 챔버를 추가 배치하고, 버퍼 챔버에서는 진공이 낮아도 되는 공정을 사용하고, 고진공을 요하는 공정은 후단의 이송 챔버 둘레에 장착하여 사용하였다(버퍼 챔버의 진공: 10E-6 Torr 수준, 이송 챔버의 진공: 10E-8 Torr 수준). Previously, an 8-shaped transfer module structure was used to place an additional buffer chamber in front of the transfer chamber, processes that required low vacuum were used in the buffer chamber, and processes requiring high vacuum were installed around the transfer chamber at the rear. (Vacuum in buffer chamber: 10E-6 Torr level, vacuum in transfer chamber: 10E-8 Torr level).
본 발명은 전방 인터페이스와 이송 모듈의 이송 챔버 사이에 저진공 상태를 유지하는 전방 챔버와 고진공 형성이 가능한 후방 챔버를 포함하는 이중 스테이지 챔버부가 배치되어, 이송 모듈의 이송 챔버가 8자형 구조를 가지지 않더라도 반도체 프로세싱을 위한 고진공 상태를 확보할 수 있어 작은 설치면적을 가지고 이송 챔버를 사용하지 않아도 되어 원가를 절감할 수 있는 이중 스테이지 챔버를 포함한 반도체 프로세싱 시스템을 제공하기 위한 것이다.In the present invention, a dual stage chamber unit including a front chamber that maintains a low vacuum state and a rear chamber capable of forming a high vacuum is disposed between the front interface and the transfer chamber of the transfer module, so that even if the transfer chamber of the transfer module does not have an 8-shaped structure, The purpose is to provide a semiconductor processing system including a dual-stage chamber that can secure a high vacuum state for semiconductor processing, thereby reducing costs by having a small installation area and eliminating the need to use a transfer chamber.
본 발명은 이중 스테이지 챔버부가 2층 구조를 가져 웨이퍼의 유입과 유출 시 서로 다른 반도체 처리(예컨대, 탈가스(degas)와 냉각(cooldown))가 가능하게 하는 이중 스테이지 챔버를 포함한 반도체 프로세싱 시스템을 제공하기 위한 것이다.The present invention provides a semiconductor processing system including a dual stage chamber in which the dual stage chamber portion has a two-layer structure, enabling different semiconductor processing (e.g., degassing and cooling) during the inflow and outflow of wafers. It is for this purpose.
본 발명의 다른 목적들은 이하에 서술되는 바람직한 실시예를 통하여 보다 명확해질 것이다.Other objects of the present invention will become clearer through the preferred embodiments described below.
본 발명의 일 측면에 따르면, 반도체 프로세싱 시스템에 있어서, 외부 라인과 연결되며, 상기 외부 라인으로부터 처리 대상이 되는 웨이퍼가 로딩되는 웨이퍼 로딩부; 내부를 고진공 상태로 만들고, 진공 로봇을 이용하여 상기 웨이퍼를 복수의 프로세싱 챔버에 순차적으로 이송시켜 반도체 공정을 진행시키는 웨이퍼 이송 모듈; 및 상기 웨이퍼 로딩부와 상기 웨이퍼 이송 모듈 사이에 배치되며, 저진공 상태와 고진공 상태의 2단계 상태를 가져 상기 웨이퍼가 저진공 상태에서 고진공 상태로 이송되는 이중 스테이지 챔버부를 포함하는 반도체 프로세싱 시스템이 제공된다. According to one aspect of the present invention, a semiconductor processing system includes: a wafer loading unit connected to an external line and loading a wafer to be processed from the external line; A wafer transfer module that creates a high vacuum inside the wafer and sequentially transfers the wafer to a plurality of processing chambers using a vacuum robot to proceed with the semiconductor process; and a dual stage chamber disposed between the wafer loading unit and the wafer transfer module, and having a two-stage state of a low vacuum state and a high vacuum state, so that the wafer is transferred from a low vacuum state to a high vacuum state. do.
상기 이중 스테이지 챔버부는, 대기압 상태에서 저진공 상태로 전환 가능한 전방 챔버와; 저진공 상태에서 고진공 상태로 전환 가능한 후방 챔버를 포함하며, 상기 웨이퍼는 상기 웨이퍼 로딩부에서 상기 전방 챔버와 상기 후방 챔버를 순차적으로 거쳐 상기 웨이퍼 이송 모듈로 이송될 수 있다.The dual stage chamber unit includes a front chamber capable of switching from an atmospheric pressure state to a low vacuum state; It includes a rear chamber that can be switched from a low vacuum state to a high vacuum state, and the wafer can be transferred from the wafer loading unit to the wafer transfer module through the front chamber and the rear chamber sequentially.
상기 전방 챔버와 상기 후방 챔버는 상층과 하층의 2층 구조를 가지며, 상층은 상기 웨이퍼를 상기 웨이퍼 로딩부에서 상기 웨이퍼 이송 모듈로 이송하는 웨이퍼 투입 경로로서 기능하고, 하층은 상기 웨이퍼를 상기 웨이퍼 이송 모듈에서 상기 웨이퍼 로딩부로 이송하는 웨이퍼 배출 경로로서 기능할 수 있다.The front chamber and the rear chamber have a two-layer structure of an upper layer and a lower layer. The upper layer functions as a wafer input path for transferring the wafer from the wafer loading unit to the wafer transfer module, and the lower layer functions as a wafer transfer path for the wafer. It may function as a wafer discharge path for transferring from the module to the wafer loading unit.
상기 전방 챔버는 상층 전방 챔버와 하층 전방 챔버를 포함하고, 상기 후방 챔버는 상기 상층 전방 챔버에 연결되는 상층 후방 챔버와, 상기 하층 전방 챔버에 연결되는 하층 후방 챔버를 포함하며, 상기 상층 전방 챔버는 로드락 챔버로서 기능하고, 상기 상층 후방 챔버는 탈가스 챔버로서 기능하며, 상기 하층 후방 챔버는 패스 챔버로서 기능하고, 상기 하층 전방 챔버는 냉각 챔버로서 기능할 수 있다.The front chamber includes an upper front chamber and a lower front chamber, and the rear chamber includes an upper rear chamber connected to the upper front chamber, and a lower rear chamber connected to the lower front chamber, and the upper front chamber is It may function as a load lock chamber, the upper rear chamber may function as a degassing chamber, the lower rear chamber may function as a pass chamber, and the lower front chamber may function as a cooling chamber.
상기 이중 스테이지 챔버부는, 상기 전방 챔버의 입구에 설치되는 제1 슬릿 밸브와; 상기 전방 챔버와 상기 후방 챔버 사이에 설치되는 제2 슬릿 밸브와; 상기 후방 챔버의 출구에 설치되는 제3 슬릿 밸브를 더 포함할 수 있다.The dual stage chamber unit includes a first slit valve installed at the inlet of the front chamber; a second slit valve installed between the front chamber and the rear chamber; It may further include a third slit valve installed at the outlet of the rear chamber.
상기 이중 스테이지 챔버부는 몸체 중간부가 U자로 절곡된 편자 형상의 이송 블레이드를 더 포함하되, 상기 이송 블레이드의 일단은 상기 전방 챔버의 후단 일측의 수직한 회전축을 중심으로 회전 가능하게 결합되며, 상기 이송 블레이드의 타단은 회동에 의해 상기 전방 챔버와 상기 후방 챔버 사이를 왕복 이동할 수 있다.The dual stage chamber further includes a horseshoe-shaped transport blade whose middle portion of the body is bent into a U shape, wherein one end of the transport blade is rotatably coupled about a vertical rotation axis at one rear end of the front chamber, and the transport blade The other end of can move back and forth between the front chamber and the rear chamber by rotation.
상기 이송 블레이드는 제1 위치와 제2 위치 사이를 왕복 운동하되, 상기 제1 위치는 상기 타단이 상기 전방 챔버의 스테이지 중심에 놓인 경우이고, 상기 제2 위치는 상기 타단이 상기 후방 챔버의 스테이지 중심에 놓인 경우일 수 있다.The transfer blade reciprocates between a first position and a second position, wherein the first position is when the other end is placed at the center of the stage of the front chamber, and the second position is when the other end is placed at the center of the stage of the rear chamber. It may be a case where it is placed in .
상기 제2 위치에서 상기 이송 블레이드의 일단은 상기 전방 챔버에 있고, 상기 타단은 상기 전방 챔버와 상기 후방 챔버 사이의 게이트를 통과하여 상기 후방 챔버에 있도록 상기 몸체 중간부가 전방을 향해 절곡된 구조를 가지며, 상기 전방 챔버는 상기 제1 위치에서 상기 이송 블레이드를 내부에 수용할 수 있는 공간을 가질 수 있다.In the second position, one end of the transfer blade is in the front chamber, and the other end passes through a gate between the front chamber and the rear chamber and has a structure in which the middle portion of the body is bent toward the front so that it is in the rear chamber. , the front chamber may have a space capable of accommodating the transfer blade therein at the first position.
상기 게이트는 상기 이송 블레이드의 일단과 타단을 잇는 직선을 반지름으로 하고, 상기 이송 블레이드의 일단을 중심으로 하는 원주의 일부분인 상기 타단의 이동 경로 중에 놓일 수 있다.The gate may have a radius of a straight line connecting one end and the other end of the transfer blade, and may be placed in a movement path of the other end, which is a portion of the circumference centered on one end of the transfer blade.
반도체 프로세싱 시스템에서의 웨이퍼 이송 방법에 있어서, 웨이퍼 로딩부의 대기용 로봇이 웨이퍼를 이중 스테이지 챔버부의 상층 전방 챔버로 진입시키는 단계; 상기 상층 전방 챔버의 제1 스테이지가 리프팅 동작을 통해 상기 웨이퍼를 상기 대기용 로봇으로부터 언로딩시키는 단계; 상기 제1 스테이지가 언리프팅 동작을 통해 상기 웨이퍼를 제1 이송 블레이드에 로딩시키는 단계; 상기 제1 이송 블레이드가 회전하여 상기 웨이퍼를 상층 후방 챔버로 진입시키는 단계; 상기 상층 후방 챔버의 제2 스테이지에 상기 웨이퍼를 로딩시키고, 상기 제1 이송 블레이드가 제1 위치로 복귀하는 단계; 상기 상층 후방 챔버에서 탈가스 공정이 진행되는 단계; 및 탈가스 공정이 완료되면, 웨이퍼 이송 모듈의 진공 로봇이 진입하여 상기 웨이퍼를 상기 웨이퍼 이송 모듈로 이송하는 단계를 포함하는 웨이퍼 이송 방법이 제공된다. A wafer transfer method in a semiconductor processing system, comprising: allowing a waiting robot of a wafer loading unit to enter a wafer into an upper front chamber of a dual stage chamber unit; unloading the wafer from the waiting robot by a first stage of the upper front chamber through a lifting operation; Loading the wafer onto a first transfer blade by the first stage through an unlifting operation; rotating the first transfer blade to enter the wafer into an upper rear chamber; loading the wafer onto a second stage of the upper rear chamber and returning the first transfer blade to a first position; A degassing process is performed in the upper rear chamber; And when the degassing process is completed, a wafer transfer method is provided including the step of entering the vacuum robot of the wafer transfer module and transferring the wafer to the wafer transfer module.
상기 웨이퍼 이송 모듈에서 상기 웨이퍼에 대한 반도체 공정이 완료된 경우, 상기 진공 로봇이 상기 웨이퍼를 상기 이중 스테이지 챔버부의 하층 후방 챔버로 진입시키는 단계; 상기 하층 후방 챔버의 제3 스테이지가 리프팅 동작을 통해 상기 웨이퍼를 상기 진공 로봇으로부터 언로딩시키는 단계; 제2 이송 블레이드가 회전 구동하여 상기 하층 후방 챔버에 진입하고, 상기 제3 스테이지가 언리프팅 동작을 통해 상기 웨이퍼를 상기 제2 이송 블레이드에 로딩시키는 단계; 상기 제2 이송 블레이드가 회전하여 상기 웨이퍼를 하층 전방 챔버로 진입시키는 단계; 상기 하층 전방 챔버의 제4 스테이지에 상기 웨이퍼를 로딩시키는 단계; 상기 하층 전방 챔버에서 냉각 공정이 진행되는 단계; 상기 대기용 로봇이 상기 하층 전방 챔버에 진입하여 상기 웨이퍼를 상기 웨이퍼 로딩부로 배출시키는 단계를 더 포함할 수 있다. When the semiconductor process for the wafer is completed in the wafer transfer module, allowing the vacuum robot to enter the lower rear chamber of the dual stage chamber unit; unloading the wafer from the vacuum robot by a third stage of the lower rear chamber through a lifting operation; Rotating a second transfer blade to enter the lower rear chamber, and loading the wafer onto the second transfer blade by the third stage through an unlifting operation; rotating the second transfer blade to allow the wafer to enter the lower front chamber; loading the wafer into a fourth stage of the lower front chamber; A cooling process is performed in the lower front chamber; The method may further include the step of the waiting robot entering the lower front chamber and discharging the wafer into the wafer loading unit.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.Other aspects, features and advantages in addition to those described above will become apparent from the following drawings, claims and detailed description of the invention.
본 발명의 실시예에 따르면, 전방 인터페이스와 이송 모듈의 이송 챔버 사이에 저진공 상태를 유지하는 전방 챔버와 고진공 형성이 가능한 후방 챔버를 포함하는 이중 스테이지 챔버부가 배치되어, 이송 모듈의 이송 챔버가 8자형 구조를 가지지 않더라도 반도체 프로세싱을 위한 고진공 상태를 확보할 수 있어 작은 설치면적을 가지고 이송 챔버를 사용하지 않아도 되어 원가를 절감할 수 있는 효과가 있다.According to an embodiment of the present invention, a dual stage chamber unit including a front chamber maintaining a low vacuum state and a rear chamber capable of forming a high vacuum is disposed between the front interface and the transfer chamber of the transfer module, so that the transfer chamber of the transfer module has 8 Even if it does not have a shaped structure, it is possible to secure a high vacuum state for semiconductor processing, which has the effect of reducing costs by having a small installation area and not having to use a transfer chamber.
또한, 이중 스테이지 챔버부가 2층 구조를 가져 웨이퍼의 유입과 유출 시 서로 다른 반도체 처리(예컨대, 탈가스(degas)와 냉각(cooldown))가 가능하게 하는 효과도 있다. In addition, the dual stage chamber portion has a two-layer structure, which has the effect of enabling different semiconductor processing (e.g., degassing and cooling) during the inflow and outflow of wafers.
도 1은 본 발명의 일 실시예에 따른 반도체 프로세싱 시스템의 평면도,
도 2는 본 발명의 일 실시예에 따른 반도체 프로세싱 시스템의 저면도,
도 3은 본 발명의 일 실시예에 따른 반도체 프로세싱 시스템의 제1 실시예에 따른 분리 도면,
도 4는 본 발명의 일 실시예에 따른 반도체 프로세싱 시스템의 제2 실시예에 따른 분리 도면,
도 5는 본 발명의 일 실시예에 따른 반도체 프로세싱 시스템의 제3 실시예에 따른 분리 도면,
도 6은 이중 스테이지 챔버부에서의 웨이퍼 이송 모습을 나타낸 도면,
도 7은 이중 스테이지 챔버부의 내부 구조를 보여주는 측면 투사도,
도 8은 이중 스테이지 챔버부의 내부 구조를 보여주는 사시 투사도,
도 9는 이중 스테이지 챔버부의 사시도,
도 10은 웨이퍼 투입 경로로 기능하는 이중 스테이지 챔버부의 상층부에 대한 단면도,
도 11은 웨이퍼 배출 경로로 기능하는 이중 스테이지 챔버부의 하층부에 대한 단면도,
도 12는 웨이퍼 투입 과정을 나타낸 도면들. 1 is a plan view of a semiconductor processing system according to an embodiment of the present invention;
2 is a bottom view of a semiconductor processing system according to an embodiment of the present invention;
3 is an exploded view of a first embodiment of a semiconductor processing system according to an embodiment of the present invention;
4 is an exploded view of a second embodiment of a semiconductor processing system according to an embodiment of the present invention;
5 is an exploded view of a third embodiment of a semiconductor processing system according to an embodiment of the present invention;
Figure 6 is a view showing wafer transfer in the dual stage chamber section;
Figure 7 is a side projection showing the internal structure of the dual stage chamber section;
Figure 8 is a perspective projection showing the internal structure of the dual stage chamber section;
Figure 9 is a perspective view of the dual stage chamber section;
Figure 10 is a cross-sectional view of the upper part of the dual stage chamber portion functioning as a wafer input path;
11 is a cross-sectional view of the lower part of the dual stage chamber portion serving as a wafer discharge path;
Figure 12 is a view showing the wafer insertion process.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Since the present invention can make various changes and have various embodiments, specific embodiments will be illustrated in the drawings and described in detail. However, this is not intended to limit the present invention to specific embodiments, and should be understood to include all changes, equivalents, and substitutes included in the spirit and technical scope of the present invention.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. When a component is said to be "connected" or "connected" to another component, it is understood that it may be directly connected to or connected to the other component, but that other components may exist in between. It should be. On the other hand, when it is mentioned that a component is “directly connected” or “directly connected” to another component, it should be understood that there are no other components in between.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. Terms such as first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The above terms are used only for the purpose of distinguishing one component from another.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used herein are only used to describe specific embodiments and are not intended to limit the invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, terms such as “comprise” or “have” are intended to indicate the presence of features, numbers, steps, operations, components, parts, or combinations thereof described in the specification, but are not intended to indicate the presence of one or more other features. It should be understood that this does not exclude in advance the possibility of the existence or addition of elements, numbers, steps, operations, components, parts, or combinations thereof.
또한, 각 도면을 참조하여 설명하는 실시예의 구성 요소가 해당 실시예에만 제한적으로 적용되는 것은 아니며, 본 발명의 기술적 사상이 유지되는 범위 내에서 다른 실시예에 포함되도록 구현될 수 있으며, 또한 별도의 설명이 생략될지라도 복수의 실시예가 통합된 하나의 실시예로 다시 구현될 수도 있음은 당연하다.In addition, the components of the embodiments described with reference to each drawing are not limited to the corresponding embodiments, and may be implemented to be included in other embodiments within the scope of maintaining the technical spirit of the present invention, and may also be included in separate embodiments. Even if the description is omitted, it is natural that a plurality of embodiments may be re-implemented as a single integrated embodiment.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일하거나 관련된 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. In addition, when describing with reference to the accompanying drawings, identical or related reference numbers will be assigned to identical or related elements regardless of the drawing symbols, and overlapping descriptions thereof will be omitted. In describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the gist of the present invention, the detailed description will be omitted.
도 1은 본 발명의 일 실시예에 따른 반도체 프로세싱 시스템의 평면도이고, 도 2는 본 발명의 일 실시예에 따른 반도체 프로세싱 시스템의 저면도이며, 도 3은 본 발명의 일 실시예에 따른 반도체 프로세싱 시스템의 제1 실시예에 따른 분리 도면이고, 도 4는 본 발명의 일 실시예에 따른 반도체 프로세싱 시스템의 제2 실시예에 따른 분리 도면이며, 도 5는 본 발명의 일 실시예에 따른 반도체 프로세싱 시스템의 제3 실시예에 따른 분리 도면이고, 도 6은 이중 스테이지 챔버부에서의 웨이퍼 이송 모습을 나타낸 도면이며, 도 7은 이중 스테이지 챔버부의 내부 구조를 보여주는 측면 투사도이고, 도 8은 이중 스테이지 챔버부의 내부 구조를 보여주는 사시 투사도이며, 도 9는 이중 스테이지 챔버부의 사시도이고, 도 10은 웨이퍼 투입 경로로 기능하는 이중 스테이지 챔버부의 상층부에 대한 단면도이며, 도 11은 웨이퍼 배출 경로로 기능하는 이중 스테이지 챔버부의 하층부에 대한 단면도이고, 도 12는 웨이퍼 투입 과정을 나타낸 도면들이다. 1 is a top view of a semiconductor processing system according to an embodiment of the present invention, FIG. 2 is a bottom view of a semiconductor processing system according to an embodiment of the present invention, and FIG. 3 is a semiconductor processing system according to an embodiment of the present invention. 4 is an exploded view of a second embodiment of a semiconductor processing system according to an embodiment of the present invention, and FIG. 5 is an exploded view of a semiconductor processing system according to an embodiment of the present invention. It is an exploded view according to the third embodiment of the system, Figure 6 is a diagram showing wafer transfer in the dual stage chamber, Figure 7 is a side projection showing the internal structure of the dual stage chamber, and Figure 8 is a dual stage It is a perspective projection showing the internal structure of the chamber part, Figure 9 is a perspective view of the dual stage chamber part, Figure 10 is a cross-sectional view of the upper part of the dual stage chamber part functioning as a wafer input path, and Figure 11 is a dual stage functioning as a wafer discharge path. This is a cross-sectional view of the lower part of the stage chamber part, and Figure 12 is a diagram showing the wafer insertion process.
본 발명의 일 실시예에 따른 반도체 프로세싱 시스템(1)은 웨이퍼 이송 모듈의 전방에 이중 스테이지 챔버부가 배치되어, 웨이퍼 이송 모듈이 버퍼 챔버와 이송 챔버의 8자형 구조를 가지지 않고 이송 챔버만으로도 반도체 프로세싱을 위한 고진공 상태를 확보할 수 있는 것을 특징으로 한다. The semiconductor processing system 1 according to an embodiment of the present invention has a dual-stage chamber part disposed in front of the wafer transfer module, so that the wafer transfer module does not have an 8-shaped structure of a buffer chamber and a transfer chamber, but performs semiconductor processing with only the transfer chamber. It is characterized by being able to secure a high vacuum state for.
본 실시예에 따른 반도체 프로세싱 시스템(1)은 완전 자동화된 매엽식 물리 기상 증착(PVD, Physical Vapor Deposition) 시스템일 수 있다. 고난이도 증착 공정이 가능하도록 10E-8 Torr 수준의 고진공 상태의 진공 분위기 형성이 가능하고, 다양한 공정 변수를 조절할 수 있도록 구성되어 정밀 공정 제어가 가능할 수 있다. The semiconductor processing system 1 according to this embodiment may be a fully automated single wafer physical vapor deposition (PVD) system. It is possible to form a vacuum atmosphere in a high vacuum state of 10E-8 Torr level to enable a high-difficulty deposition process, and it is configured to control various process variables, enabling precise process control.
반도체 프로세싱 시스템(1)은 전원을 공급하는 전원 랙(미도시)과, 반도체 공정 메커니즘을 제어하는 제어부(미도시)를 기본 구성으로 포함할 수 있다. 전원 랙은 외부 전원과 연결되며, 웨이퍼 공정을 위해 DC와 RF 생성기가 장착되어 있어 전용 케이블을 통해 챔버에 DC 또는 RF 전압을 공급할 수 있다. The semiconductor processing system 1 may include a power rack (not shown) that supplies power and a control unit (not shown) that controls the semiconductor processing mechanism. The power rack is connected to an external power source and is equipped with DC and RF generators for wafer processing, allowing DC or RF voltage to be supplied to the chamber through a dedicated cable.
도 1을 참조하면, 반도체 프로세싱 시스템(1)은 웨이퍼 이송 모듈(30), 웨이퍼 로딩부(10) 및 이중 스테이지 챔버부(20)를 포함할 수 있다. 이하에서는 발명의 이해와 설명의 편의를 위해 외부로부터 웨이퍼가 로딩되는 웨이퍼 로딩부(10)의 위치를 전방으로 가정하고, 반도체 세부 공정 진행을 위해 웨이퍼 로딩부(10)에서 웨이퍼 이송 모듈(30)로 웨이퍼가 전달되는 방향을 후방으로 가정하여 설명하기로 한다. Referring to FIG. 1 , the semiconductor processing system 1 may include a wafer transfer module 30, a wafer loading unit 10, and a dual stage chamber unit 20. Hereinafter, for convenience of understanding and explanation of the invention, the position of the wafer loading unit 10, where wafers are loaded from the outside, is assumed to be forward, and for detailed semiconductor processing, the wafer loading unit 10 moves to the wafer transfer module 30. The explanation will be made assuming that the direction in which the wafer is transferred is backwards.
웨이퍼 이송 모듈(30)은 8자형이 아닌 원형 혹은 다각형 형상의 이송 챔버(31)와, 이송 챔버(31)의 주변을 따라 설치되는 하나 이상의 프로세싱 챔버(32)를 포함할 수 있다. The wafer transfer module 30 may include a transfer chamber 31 having a circular or polygonal shape rather than an eight-shaped shape, and one or more processing chambers 32 installed along the periphery of the transfer chamber 31.
이송 챔버(31)의 중앙에는 진공 상태에서 웨이퍼를 전달하는 진공 로봇(33)이 설치될 수 있다. A vacuum robot 33 may be installed in the center of the transfer chamber 31 to transfer the wafer in a vacuum state.
프로세싱 챔버(32)는 챔버 내에서 웨이퍼에 대해 정의된 반도체 공정이 가능하도록 고안된 장치이다. 프로세싱 챔버(32)에서 수행되는 반도체 공정에는 물리 기상 증착(PVD), 사전 세정(Preclean), 회전(Orienter) 등이 포함될 수 있다. 본 실시예에서 탈가스(Degas)와 냉각(Cooldown)은 이중 스테이지 챔버부(20)에서 수행되도록 구성될 수 있다. The processing chamber 32 is a device designed to enable a defined semiconductor process on a wafer within the chamber. Semiconductor processes performed in the processing chamber 32 may include physical vapor deposition (PVD), preclean, orientation, etc. In this embodiment, degassing (Degas) and cooling (Cooldown) may be configured to be performed in the dual stage chamber unit 20.
프로세싱 챔버(32)에는 펌프(미도시)가 장착되어, 챔버 내부를 진공으로 만들어 줄 수 있다. 예를 들어, 펌프는 드라이 펌프(Dry pump), 터보 펌프(Turbo pump), 크라이오 펌프(Cryo pump) 중 하나일 수 있다. 드라이 펌프는 러핑 펌프(roughing pump)로서, 하우징 내부의 로터가 회전함에 따라 하우징 전단의 챔버로부터 가스를 이송하여 후단으로 강제 배출하는 방식이 적용된다. 드라이 펌프를 이용하여 10E-3 Torr 이하까지 펌핑할 수 있다. 터보 펌프와 크라이오 펌프를 사용하기 위해 챔버의 압력을 먼저 떨어뜨려야 하는데, 챔버의 기본 압력을 확보하기 위해 드라이 펌프가 사용될 수 있다. The processing chamber 32 may be equipped with a pump (not shown) to create a vacuum inside the chamber. For example, the pump may be one of a dry pump, turbo pump, or cryo pump. The dry pump is a roughing pump that transfers gas from a chamber at the front of the housing as the rotor inside the housing rotates and forcefully discharges it to the rear. It can be pumped up to 10E-3 Torr or less using a dry pump. In order to use the turbo pump and cryopump, the pressure of the chamber must first be dropped, and a dry pump can be used to secure the basic pressure of the chamber.
물리 기상 증착(PVD)은 물리적인 현상을 주로 사용하여 고상물질을 기화시키고, 이를 웨이퍼에 증착시키는 방법이다. 반도체 프로세스 중에 회로 패턴을 따라 전기가 통하도록 금속선을 이어주는 금속배선 공정을 진행하게 되며, 금속배선은 Al. Cu, Ti, TiN, Ta, TaN 등 공정의 종류에 따라 선택될 수 있다. Physical vapor deposition (PVD) is a method that mainly uses physical phenomena to vaporize solid materials and deposit them on a wafer. During the semiconductor process, a metal wiring process is performed to connect metal wires to conduct electricity according to the circuit pattern, and the metal wiring is made of Al. Cu, Ti, TiN, Ta, TaN, etc. can be selected depending on the type of process.
물리 기상 증착 챔버에는 DC 스퍼터링 혹은 RF 스퍼터링 방법이 공정 종류에 따라 선택적으로 사용될 수 있다. In a physical vapor deposition chamber, DC sputtering or RF sputtering methods can be selectively used depending on the process type.
DC 스퍼터링 방법은 증착하고자 하는 물질의 타겟이 도체일 경우 주로 사용하며, 고전압의 음극을 걸어 Ar 양이온이 충돌하면서 타겟 물질을 떨어뜨려 웨이퍼 표면에 증착하는 공정이다. The DC sputtering method is mainly used when the target of the material to be deposited is a conductor. It is a process in which a high-voltage cathode is applied and Ar positive ions collide to drop the target material and deposit it on the wafer surface.
RF 스퍼터링 방법은 원하는 타겟이 부도체인 경우 사용한다. 전자가 타겟으로부터 방출되지 않아 Ar+가 타겟과 충돌 후 음극인 타겟 근처에서 계속 머물게 되는데, 머무는 Ar+가 많아지면 타겟 쪽으로 오는 Ar+를 밀어내게 되어 스퍼터링 효율을 떨어뜨리게 된다. 따라서, 타겟이 부도체인 경우에는 DC가 아닌 RF 전압을 인가해야 하며, RF 전압을 인가하게 되면 전자가 타겟 쪽으로 끌려와 Ar+을 다시 중성으로 만들어 Ar+이 쌓이는 것을 방지할 수 있게 된다. The RF sputtering method is used when the desired target is a non-conductor. Because electrons are not emitted from the target, Ar+ continues to stay near the target, which is the cathode, after colliding with the target. As the number of Ar+ staying increases, Ar+ coming toward the target is pushed out, reducing sputtering efficiency. Therefore, if the target is an insulator, RF voltage, not DC, must be applied. When RF voltage is applied, electrons are attracted to the target and Ar+ becomes neutral again, preventing Ar+ from accumulating.
사전 세정 챔버는 PVD 챔버에서 공정을 진행하기 전에 웨이퍼 표면에 존재하는 자연 산화막(Native Oxide) 또는 화학물질(Chemical)을 제거하여 균일하고 고순도의 필름을 웨이퍼 표면에 증착하여 웨이퍼 수율을 높이기 위해 사용된다. The pre-cleaning chamber is used to increase wafer yield by depositing a uniform, high-purity film on the wafer surface by removing native oxide or chemicals present on the wafer surface before proceeding with the process in the PVD chamber. .
자연 산화막은 웨이퍼가 대기 중에 노출되었을 때 웨이퍼와 대기가스가 반응하여 형성된다. 자연 산화막은 비선택적(non-selective) 방식으로 RF 플라즈마를 이용하여 에칭하여 제거할 수 있다.A natural oxide film is formed when the wafer is exposed to the atmosphere and the wafer reacts with atmospheric gases. The natural oxide film can be removed by etching using RF plasma in a non-selective manner.
웨이퍼가 챔버에 진입한 후 페데스탈(pedestal)이 공정 위치로 이동 후 Ar 가스를 타겟 압력까지 흘린 후 RF 소스를 사용하여 RF 플라즈마를 발생시켜 웨이퍼 표면에 형성된 자연 산화막 및 화학물질을 제거할 수 있다. After the wafer enters the chamber, the pedestal is moved to the process position, Ar gas is flowed up to the target pressure, and an RF source is used to generate RF plasma to remove the natural oxide film and chemicals formed on the wafer surface.
에칭 시 낮은 파티클(particle), 높은 균일성(uniformity), 높은 에칭률(etch rate)을 얻기 위해 고진공 상태에서 에칭 공정을 진행한다. 이를 위해 챔버에는 터보 펌프가 장착되어, 챔버 압력을 10E-7 Torr까지 펌핑할 수 있도록 구성될 수 있다. 이를 위해, 사전 세정 챔버는 플라즈마 형성을 위한 RF 파워 시스템과 고진공 형성을 위한 진공 시스템을 포함할 수 있다. During etching, the etching process is performed under high vacuum to obtain low particles, high uniformity, and high etch rate. For this purpose, the chamber may be equipped with a turbo pump and configured to pump the chamber pressure up to 10E-7 Torr. To this end, the pre-cleaning chamber may include an RF power system for plasma formation and a vacuum system for high vacuum formation.
회전 챔버는 진공 로봇에 의해 이동된 웨이퍼의 플랫(Flat) 또는 노치(Notch) 방향을 일치시키고, 웨이퍼의 중심 위치를 파악하여 웨이퍼가 정렬된 상태로 다음 챔버로 이동하여 공정이 진행되게 할 수 있다. The rotation chamber matches the flat or notch direction of the wafer moved by the vacuum robot, determines the center position of the wafer, and moves the wafer to the next chamber in an aligned state to proceed with the process. .
웨이퍼 이송 모듈(30)은 이송 챔버(31)와 프로세싱 챔버(32)를 고진공 상태로 만들어주는 진공 시스템을 포함할 수 있다. 진공 시스템은 10E-8 Torr 이하의 고진공 상태에서 프로세싱 챔버의 압력을 유지할 수 있다. PVD 공정에서 고진공은 불순물 없는 박막 증착이 가능하게 하고, 평균 자유 행로(mean free path)를 향상시켜 우수한 스텝 커버리지(step coverage)를 얻을 수 있어 웨이퍼 수율 향상에 기여한다. 또한, 진공은 박막의 그레인 크기(grain size)를 결정하는 중요한 요소로, 공정 진행 중 프로세싱 챔버의 압력을 항상 모니터링할 필요가 있다. The wafer transfer module 30 may include a vacuum system that places the transfer chamber 31 and the processing chamber 32 in a high vacuum state. The vacuum system can maintain the pressure of the processing chamber in a high vacuum condition of 10E-8 Torr or less. In the PVD process, high vacuum enables impurity-free thin film deposition and improves the mean free path to obtain excellent step coverage, contributing to improved wafer yield. Additionally, vacuum is an important factor in determining the grain size of a thin film, and it is necessary to always monitor the pressure of the processing chamber during the process.
진공 시스템은 프로세싱 챔버와 연결되어 프로세싱 챔버 내부의 가스를 배출시킬 수 있다. 이를 위해 드라이 펌프가 장착되어 챔버의 압력을 100m Torr까지 펌핑한 후, 밸브를 열고 크라이오 펌프를 이용하여 10E-8 Torr 이하까지 펌핑할 수 있다. 크라이오 펌프는 분자를 응축하고 흡착하는 방식으로 압력을 낮추는 펌프이다. The vacuum system may be connected to the processing chamber to exhaust gas inside the processing chamber. For this purpose, a dry pump is installed to pump the chamber pressure up to 100m Torr, then open the valve and use the cryopump to pump to 10E-8 Torr or less. A cryopump is a pump that lowers pressure by condensing and adsorbing molecules.
챔버의 압력을 모니터링하기위해 피라니 게이지(Pirani gauge)와 이온 게이지(Ion gauge)가 장착될 수 있으며, 공정 압력을 모니터링하기 위해 바라트론 게이지(Baractron gauge)가 장착될 수 있다. A Pirani gauge and an ion gauge may be installed to monitor the pressure of the chamber, and a Baractron gauge may be installed to monitor the process pressure.
진공 밸브에는 게이트 밸트(Gate valve), 슬릿 밸브(Slit valve), 다이아프램 밸브(Diaphragm valve) 등이 있다. Vacuum valves include gate valves, slit valves, and diaphragm valves.
게이트 밸브는 챔버와 크라이오 펌프 사이에 위치하며, 챔버의 압력이 일정 수준 이하로 떨어졌을 때 밸브를 열어 크라이오 펌프를 이용하여 챔버의 압력을 초고진공으로 만들기 위해 사용된다. 공압에 의해 작동되며, 공압이 밸브에 인가되었을 때 밸브를 오픈 위치로 이동한다. 밸브의 오픈/클로즈 상태를 감지하기 위해 센서가 장착되어 있다. The gate valve is located between the chamber and the cryopump, and is used to open the valve when the pressure in the chamber drops below a certain level to create an ultra-high vacuum in the chamber using the cryopump. It is operated by pneumatic pressure and moves the valve to the open position when pneumatic pressure is applied to the valve. A sensor is installed to detect the open/closed state of the valve.
슬릿 밸브는 이송 챔버와 프로세싱 챔버를 고립시키기 위해 사용된다. 공압에 의해 작동되며, 오픈/클로즈 상태를 감지하기 위해 오픈 위치와 클로즈 위치에 센서가 각각 장착되어 있다.A slit valve is used to isolate the transfer chamber and the processing chamber. It is operated by pneumatic pressure, and sensors are installed in the open and closed positions respectively to detect open/closed states.
다이아프램 밸브를 공압으로 작동되는 온/오프 밸브이다. 매스 플로우 컨트롤러(MFC, Mass Flow Controller)와 챔버 사이, 벤트 가스 라인에 장착되어 가스 흐름을 제어하기 위해 사용된다. 노말 오픈 타입과 노말 클로즈 타입으로 구분될 수 있다. It is an on/off valve operated by pneumatic diaphragm valve. It is installed on the vent gas line between the Mass Flow Controller (MFC) and the chamber and is used to control gas flow. It can be divided into normal open type and normal closed type.
PVD 챔버에서 DC 전압 또는 RF 전압을 이용하여 PVD 공정을 진행하기 위해 고진공 상태에서 챔버에 가스를 흘려 플라즈마를 발생시켜야 한다. 이 경우 가스 제어 시스템의 가스 패널은 챔버 내로 공급되는 가스 양을 통제 및 제어하는 기능을 담당한다. In order to proceed with the PVD process using DC voltage or RF voltage in a PVD chamber, plasma must be generated by flowing gas into the chamber under high vacuum. In this case, the gas panel of the gas control system is responsible for regulating and regulating the amount of gas supplied into the chamber.
가스 제어 시스템에 의해 제어되는 가스에는 공정용 가스(Process gas), 벤트 가스(Vent gas), 퍼지 가스(Purge gas), 히터 후면 가스(Heater Backside gas) 등이 있다. 공정용 가스는 플라즈마를 발생시켜 스퍼터링 공정을 진행하기 위해 사용하는 가스를 말하며, Ar 가스와 N2 가스를 사용할 수 있다. 벤트 및 퍼지 가스는 인체 및 환경에 해롭지 않은 불활성 가스(Inert gas)를 사용할 수 있다. 벤트 가스는 챔버의 압력을 진공 상태에서 대기압 상태로 올리기 위해 사용하는 가스로, 주로 N2 가스를 사용할 수 있다. 퍼지 가스는 가스 라인 또는 챔버의 파티클을 제거하기 위해 퍼지 용으로 사용하는 가스이고, 주로 N2 가스를 사용할 수 있다. 히터 후면 가스는 고진공 상태에서 히터의 온도가 웨이퍼에 빨리 전달되지 않으므로, 웨이퍼의 온도를 공정 온도까지 빨리 올리기 위해 흘리는 웨이퍼 후면 가스로, 고순도의 Ar 가스를 사용할 수 있다.Gases controlled by the gas control system include process gas, vent gas, purge gas, and heater backside gas. Process gas refers to the gas used to generate plasma and proceed with the sputtering process. Ar gas and N2 gas can be used. The vent and purge gas can be an inert gas that is not harmful to the human body and the environment. Vent gas is a gas used to raise the pressure of the chamber from vacuum to atmospheric pressure, and N2 gas can mainly be used. Purge gas is a gas used for purging to remove particles in a gas line or chamber, and N2 gas can be mainly used. Since the temperature of the heater is not quickly transmitted to the wafer in a high vacuum state, high-purity Ar gas can be used as the gas behind the wafer to quickly raise the temperature of the wafer to the process temperature.
반도체 프로세싱 시스템(1)은 히터의 온도를 사용자가 원하는 일정 온도로 유지하기 위한 PID 방식의 히터 제어 시스템을 더 포함할 수 있다. 히터 제어 시스템은 히터부, 열 제어부(Temp control부), 제어부(SCR, 통신부)를 포함할 수 있다. 사용자가 히터의 온도를 설정하면, 열 제어부는 TC(Thermalcouple)의 실제값과 설정값을 비교하고, 결과값의 차이에 따라 PLC는 SCR에 전달하는 입력 신호를 조절하여 SCR의 출력값을 조절해 히터에 공급되는 전류의 양을 조절하여 히터의 온도가 일정하게 유지되게 조절할 수 있다. The semiconductor processing system 1 may further include a PID-type heater control system for maintaining the temperature of the heater at a constant temperature desired by the user. The heater control system may include a heater unit, a heat control unit (Temp control unit), and a control unit (SCR, communication unit). When the user sets the temperature of the heater, the heat control unit compares the actual value of the TC (thermal couple) with the set value, and depending on the difference in the result values, the PLC adjusts the input signal transmitted to the SCR to adjust the output value of the SCR to control the heater. By adjusting the amount of current supplied to the heater, the temperature of the heater can be maintained constant.
웨이퍼 로딩부(10)는 카세트 로딩 모듈(11)과 전방 인터페이스(12)를 포함할 수 있다. 카세트 로딩 모듈(11)은 외부 라인을 통해 본 반도체 프로세싱 시스템(1)으로 전달된 하나 이상의 웨이퍼가 탑재된 카세트가 로딩되면, 해당 카세트를 오픈할 수 있다. 도면에서는 카세트 로딩 모듈(11)이 3개가 마련된 경우가 도시되어 있지만, 이는 일 실시예에 불과하며, 필요에 따라 카세트 로딩 모듈(11)의 수량은 변경될 수 있다. The wafer loading unit 10 may include a cassette loading module 11 and a front interface 12. When a cassette loaded with one or more wafers delivered to the semiconductor processing system 1 through an external line is loaded, the cassette loading module 11 may open the cassette. Although the drawing shows a case where three cassette loading modules 11 are provided, this is only an example, and the quantity of cassette loading modules 11 may be changed as needed.
전방 인터페이스(12)는 후방에 이중 스테이지 챔버부(20)가 결합되는 인터페이스 장치로, 대기압 상태에서 웨이퍼를 후방으로 전달하는 대기용 로봇(ATM Robot), 웨이퍼를 정렬하는 얼라이너(Aligner) 등이 마련되어 있을 수 있다. 대기용 로봇은 카세트 로딩 모듈(11)의 웨이퍼를 후방의 이중 스테이지 챔버부(20)로 전달한다. The front interface 12 is an interface device in which the dual stage chamber unit 20 is coupled to the rear, and includes an ATM robot that delivers wafers to the rear under atmospheric pressure and an aligner that aligns wafers. It may be available. The waiting robot delivers the wafer from the cassette loading module 11 to the rear dual stage chamber unit 20.
웨이퍼 로딩부(10)와 웨이퍼 이송 모듈(30) 사이에는 이중 스테이지 챔버부(20)가 배치된다. A dual stage chamber unit 20 is disposed between the wafer loading unit 10 and the wafer transfer module 30.
이중 스테이지 챔버부(20)는 첫번째 스테이지로 저진공 상태를 유지하는 전방 챔버(21)와, 두번째 스테이지로 고진공 상태를 유지하는 후방 챔버(22)를 포함할 수 있다. 따라서, 웨이퍼 로딩부(10)의 웨이퍼는 순차적으로 전방 챔버(21)와 후방 챔버(22)를 거쳐 웨이퍼 이송 모듈(30)로 전달될 수 있다. 여기서, 전방 챔버(21)는 로드락 챔버이고, 후방 챔버(22)는 탈가스 챔버일 수 있다. The dual stage chamber unit 20 may include a front chamber 21 maintaining a low vacuum state as the first stage and a rear chamber 22 maintaining a high vacuum state as the second stage. Accordingly, the wafer in the wafer loading unit 10 may be sequentially transferred to the wafer transfer module 30 through the front chamber 21 and the rear chamber 22. Here, the front chamber 21 may be a load lock chamber, and the rear chamber 22 may be a degassing chamber.
또한, 이중 스테이지 챔버부(20)는 2층 구조를 가질 수 있다. 즉, 전방 챔버(21)가 상층과 하층의 2층 구조를 가지고, 후방 챔버(22) 역시 상층과 하층의 2층 구조를 가질 수 있다. Additionally, the dual stage chamber unit 20 may have a two-layer structure. That is, the front chamber 21 may have a two-layer structure of an upper layer and a lower layer, and the rear chamber 22 may also have a two-layer structure of an upper layer and a lower layer.
이 경우 상층 전방 챔버(21a)와 상층 후방 챔버(22a)가 반도체 프로세싱이 요구되는 웨이퍼를 웨이퍼 로딩부(10)에서 웨이퍼 이송 모듈(30)로 전달하는 웨이퍼 로딩 경로(웨이퍼 투입 경로)로서 기능할 수 있다. 그리고 하층 전방 챔버(21b)와 하층 후방 챔버(22b)가 반도체 프로세싱이 완료된 웨이퍼를 웨이퍼 이송 모듈(30)에서 웨이퍼 로딩부(10)로 전달하는 웨이퍼 언로딩 경로(웨이퍼 배출 경로)로서 기능할 수 있다. In this case, the upper front chamber 21a and the upper rear chamber 22a function as a wafer loading path (wafer input path) that transfers wafers requiring semiconductor processing from the wafer loading unit 10 to the wafer transfer module 30. You can. In addition, the lower front chamber 21b and the lower rear chamber 22b can function as a wafer unloading path (wafer discharge path) that transfers the wafer on which semiconductor processing has been completed from the wafer transfer module 30 to the wafer loading unit 10. there is.
전방 챔버(21)는 상층의 경우 로드락 챔버로서 기능하고, 하층의 경우에는 냉각(Cooldown) 챔버로서 기능할 수 있다. 평면도 상에서 두 전방 챔버(21a, 21b)는 동일한 위치에 있지만, 배치된 층에 따라 서로 다른 기능을 하게 할 수 있다. The front chamber 21 may function as a load lock chamber in the upper layer, and may function as a cooling chamber in the lower layer. In the plan view, the two front chambers 21a and 21b are located at the same location, but may have different functions depending on the layer on which they are placed.
로드락 챔버는 웨이퍼의 로드를 위해 두 챔버의 압력을 동일하게 맞추기 위한 진공과 대기압 사이의 버퍼 역할을 하고 있다. 웨이퍼 이송 모듈(30)로 웨이퍼를 이송하기 위한 출발점이다. The load lock chamber serves as a buffer between vacuum and atmospheric pressure to equalize the pressures of both chambers for wafer loading. This is the starting point for transferring the wafer to the wafer transfer module 30.
냉각 챔버는 공정이 끝난 후 웨이퍼가 카세트로 돌아오기 전에 웨이퍼를 식혀주는 역할을 담당한다. 진공 상태에서는 웨이퍼의 온도가 빨리 떨어지지 않으므로, 냉각 레시피(Cooldown recipe)를 실행하여 Ar 가스를 챔버에 흐르게 하여 챔버의 압력을 올림으로써 웨이퍼의 온도를 빨리 떨어뜨릴 수 있게 한다. The cooling chamber is responsible for cooling the wafer after the process is completed and before it is returned to the cassette. Since the temperature of the wafer does not drop quickly in a vacuum state, a cooldown recipe is executed to flow Ar gas into the chamber to increase the pressure of the chamber, allowing the temperature of the wafer to drop quickly.
상층 전방 챔버(21a)는 웨이퍼를 웨이퍼 이송 모듈(30)로 로딩하는 과정 중에 놓여, 대기압 상태에서 저진공 상태로 혹은 그 반대로 챔버 내부 환경을 변경시킬 수 있다. The upper front chamber 21a is placed in the process of loading a wafer into the wafer transfer module 30, and the internal environment of the chamber can be changed from atmospheric pressure to low vacuum or vice versa.
하층 전방 챔버(21b)는 웨이퍼를 웨이퍼 이송 모듈(30)에서 웨이퍼 로딩부(10)로 언로딩하는 과정 중에 놓여, 반도체 공정 중에 가열된 웨이퍼를 냉각시키고, 저진공 상태에서 대기압 상태로 혹은 그 반대로 챔버 내부 환경을 변경시킬 수 있다. The lower front chamber 21b is placed during the process of unloading the wafer from the wafer transfer module 30 to the wafer loading unit 10, cools the wafer heated during the semiconductor process, and transfers the wafer from a low vacuum state to an atmospheric pressure state or vice versa. The environment inside the chamber can be changed.
그리고 후방 챔버(22) 중 상층 후방 챔버(22a)는 탈가스(Degas) 챔버로서 기능하고, 하층 후방 챔버(22b)는 패스 챔버로서 기능할 수 있다. 평면도 상에서 두 후방 챔버(22a, 22b)는 동일한 위치에 있지만, 배치된 층에 따라 서로 다른 기능을 하게 할 수 있다. Among the rear chambers 22, the upper rear chamber 22a may function as a degas chamber, and the lower rear chamber 22b may function as a pass chamber. In the plan view, the two rear chambers 22a and 22b are located at the same location, but may have different functions depending on the layer on which they are placed.
패스 챔버는 웨이퍼의 언로드를 위한 언로딩 경로 상에서 두 챔버의 압력을 동일하게 맞추기 위한 고진공과 저진공 사이의 버퍼 역할을 하고 있다. 웨이퍼 로딩부(10)로 웨이퍼를 이송하기 위한 출발점이다. The pass chamber serves as a buffer between high vacuum and low vacuum to equalize the pressure of the two chambers on the unloading path for wafer unloading. This is the starting point for transferring the wafer to the wafer loading unit 10.
탈가스 챔버는 챔버 내부에 장착되는 히터, 챔버 외부에 장착되는 램프(예컨대, 할로겐 램프) 중 하나 이상을 포함할 수 있다. 웨이퍼가 투입된 경우 빠른 시간 안에 웨이퍼의 수분을 제거할 수 있다. 수분 제거를 통해 후단의 웨이퍼 이송 모듈(30) 중 프로세싱 챔버(32)에 웨이퍼가 들어가서 공정을 진행할 때 수분에 의해 챔버가 오염되거나 공정 이상이 발생하여 웨이퍼의 수율이 저하되는 것을 방지할 수 있다. 램프는 동작 전압과 전류의 조절이 가능하게 구성될 수 있다.The degassing chamber may include one or more of a heater mounted inside the chamber and a lamp (eg, a halogen lamp) mounted outside the chamber. When a wafer is inserted, moisture from the wafer can be removed quickly. By removing moisture, when a wafer enters the processing chamber 32 of the later wafer transfer module 30 and proceeds with the process, it is possible to prevent the chamber from being contaminated by moisture or a process abnormality occurring, thereby reducing the yield of the wafer. The lamp may be configured to allow adjustment of operating voltage and current.
전방 챔버(21)와 후방 챔버(22)의 출입구에는 슬릿 밸브가 설치될 수 있다. Slit valves may be installed at the entrances and exits of the front chamber 21 and the rear chamber 22.
상층의 경우, 상층 전방 챔버(21a)의 입구, 상층 전방 챔버(21a)와 상층 후방 챔버(22a) 사이, 상층 후방 챔버(22a)의 출구에 각각 웨이퍼를 통과시키는 제1 상층 게이트(241a), 제2 상층 게이트(251a), 제3 상층 게이트(261a)가 마련되고, 각 게이트를 개폐하는 제1 상층 슬릿 밸브(24a), 제2 상층 슬릿 밸브(25a), 제3 상층 슬릿 밸브(26a)가 설치될 수 있다. In the case of the upper layer, a first upper gate 241a for passing the wafer at the entrance of the upper front chamber 21a, between the upper front chamber 21a and the upper rear chamber 22a, and at the exit of the upper rear chamber 22a, respectively, A second upper gate 251a and a third upper gate 261a are provided, and a first upper slit valve 24a, a second upper slit valve 25a, and a third upper slit valve 26a open and close each gate. can be installed.
하층의 경우, 하층 전방 챔버(21b)의 출구, 하층 전방 챔버(21b)와 하층 후방 챔버(22b) 사이, 하층 후방 챔버(22b)의 입구에 각각 웨이퍼를 통과시키는 제1 하층 게이트(241b), 제2 하층 게이트(251b), 제3 하층 게이트(261b)가 마련되고, 각 게이트를 개폐하는 제1 하층 슬릿 밸브(24b), 제2 하층 슬릿 밸브(25b), 제3 하층 슬릿 밸브(26b)가 설치될 수 있다. In the case of the lower layer, a first lower layer gate 241b for passing the wafer at the exit of the lower front chamber 21b, between the lower front chamber 21b and the lower rear chamber 22b, and at the entrance of the lower rear chamber 22b, respectively, A second lower layer gate (251b) and a third lower layer gate (261b) are provided, and a first lower layer slit valve (24b), a second lower layer slit valve (25b), and a third lower layer slit valve (26b) open and close each gate. can be installed.
각 슬릿 밸브는 독립 구동될 수 있으며, 웨이퍼의 진행 상황에 따라 개폐(open/close)가 제어될 수 있다. Each slit valve can be driven independently, and open/close can be controlled according to the progress of the wafer.
전방 챔버(21)에는 웨이퍼(5)를 후방 챔버(22)로 이송하거나 후방 챔버(22)의 웨이퍼(5)를 이송해 오는 이송 블레이드(23)가 설치될 수 있다. A transfer blade 23 may be installed in the front chamber 21 to transfer the wafer 5 to the rear chamber 22 or to transfer the wafer 5 of the rear chamber 22.
이송 블레이드(23)는 진공 상태에서 웨이퍼(5)를 이송하는 간단한 구조의 기구일 수 있다. 이송 블레이드(23)는 몸체 중간부가 U자로 절곡된 편자(horseshoe) 형상을 가질 수 있다. The transfer blade 23 may be a simple structure mechanism that transfers the wafer 5 in a vacuum state. The transfer blade 23 may have a horseshoe shape in which the middle portion of the body is bent into a U shape.
이송 블레이드(23)의 일단은 전방 챔버(21)의 후단 일측의 수직한 회전축을 중심으로 전방 챔버(21)의 몸체에 대해 회전 가능하게 결합된다. One end of the transfer blade 23 is rotatably coupled to the body of the front chamber 21 about a vertical rotation axis on one rear end of the front chamber 21.
이송 블레이드(23)의 타단은 웨이퍼(5)의 하면이 안착되는 웨이퍼 안착부로서 기능하며, 웨이퍼(5)를 안착시킨 상태에서 전방 챔버(21)의 스테이지 중심에서 후방 챔버(22)의 스테이지 중심으로 이동하고 원위치로 복귀할 수 있다. The other end of the transfer blade 23 functions as a wafer seating portion on which the lower surface of the wafer 5 is seated, and when the wafer 5 is seated, it moves from the stage center of the front chamber 21 to the stage center of the rear chamber 22. You can move to and return to the original position.
타단의 이동 경로는 일단과 타단을 잇는 직선을 반지름으로 하는 원주의 일부분인 호에 해당한다. The movement path of the other end corresponds to an arc that is part of the circumference whose radius is the straight line connecting one end and the other end.
제2 슬릿 밸브(25), 특히 제2 게이트(251)는 타단의 이동 경로 중에 놓여, 웨이퍼(5)의 이송 중 간섭을 방지할 수 있다. The second slit valve 25, especially the second gate 251, is placed in the movement path of the other end, so that interference during transfer of the wafer 5 can be prevented.
이송 블레이드(23)는 제1 위치와 제2 위치 사이를 왕복 운동할 수 있다. 제1 위치는 타단이 전방 챔버(21)의 스테이지 중심에 놓인 경우이며, 제2 위치는 타단이 후방 챔버(22)의 스테이지 중심에 놓인 경우이다. The transfer blade 23 can reciprocate between the first and second positions. The first position is when the other end is placed at the center of the stage of the front chamber 21, and the second position is when the other end is placed at the center of the stage of the rear chamber 22.
제2 위치에서 이송 블레이드(23)의 일단은 전방 챔버(21)에 있고, 몸체는 제2 게이트(251)를 통과하여 타단이 후방 챔버(22) 내에 있을 수 있도록 중간부가 전방을 향해 절곡된 편자 형상을 가질 수 있다. U자형으로 최소의 공간을 차지하지만 전방 챔버와 후방 챔버 사이에 웨이퍼를 효율적으로 이송할 수 있다. In the second position, one end of the transfer blade 23 is in the front chamber 21, the body passes through the second gate 251, and the middle part is bent toward the front so that the other end is in the rear chamber 22. It can have a shape. Although it is U-shaped and takes up minimal space, it can efficiently transfer wafers between the front and rear chambers.
이송 블레이드(23)가 제1 위치에 있을 경우, 절곡된 몸체 중간부를 내부에 수용할 수 있는 구조를 가지도록 전방 챔버(21)가 제작될 수 있다. When the transfer blade 23 is in the first position, the front chamber 21 can be manufactured to have a structure that can accommodate the bent middle part of the body therein.
본 실시예에서 웨이퍼 로딩부(10), 이중 스테이지 챔버부(20), 웨이퍼 이송 모듈(30)은 도 1 및 도 2에 도시된 것과 같이 일체로 형성될 수 있다. In this embodiment, the wafer loading unit 10, the dual stage chamber unit 20, and the wafer transfer module 30 may be formed as one body as shown in FIGS. 1 and 2.
또는 도 3에 도시된 것과 같이 웨이퍼 로딩부(10), 이중 스테이지 챔버부(20), 웨이퍼 이송 모듈(30)이 각각 분리된 모듈 타입으로 제작되어 조립 가능하게 설계될 수도 있다. Alternatively, as shown in FIG. 3, the wafer loading unit 10, the dual stage chamber unit 20, and the wafer transfer module 30 may be manufactured as separate module types and designed to be assembled.
또는 도 4에 도시된 것과 같이 이중 스테이지 챔버부(20)가 전방 챔버(21)와 후방 챔버(22)로 분리된 모듈 타입으로 제작되고, 웨이퍼 로딩부(10)과 웨이퍼 이송 모듈(30)을 조립하는 과정에서 그 사이에 수평 방향으로 2단계 이송이 이루어지도록 배치될 수도 있다. Alternatively, as shown in FIG. 4, the dual stage chamber unit 20 is manufactured as a module type separated into a front chamber 21 and a rear chamber 22, and the wafer loading unit 10 and the wafer transfer module 30 are During the assembly process, it may be arranged so that two-stage transfer occurs in the horizontal direction.
도 5에 도시된 것처럼 웨이퍼 이송 모듈(30)의 이송 챔버(31)에는 각 프로세싱 챔버(32)가 분리 가능하게 제작되어, 반도체 공정에 따라 필요로 하는 반도체 세부 공정에 관한 프로세싱 챔버(32)가 조립될 수도 있다. As shown in FIG. 5, each processing chamber 32 is manufactured to be separable in the transfer chamber 31 of the wafer transfer module 30, so that the processing chamber 32 for detailed semiconductor processes required according to the semiconductor process is provided. It can also be assembled.
이하에서는 도면을 참조하여 웨이퍼 로딩부(10)에서 웨이퍼 이송 모듈(30)로의 웨이퍼 이송 과정에 대해 설명하기로 한다. Hereinafter, the wafer transfer process from the wafer loading unit 10 to the wafer transfer module 30 will be described with reference to the drawings.
기본적으로 제1 상층 슬릿 밸브(24a), 제2 상층 슬릿 밸브(25a), 제3 상층 슬릿 밸브(26a)는 모두 닫힌 상태(close)일 수 있다. 로드 명령이 입력되어 대기용 로봇을 통해 웨이퍼를 전달받을 때 제1 상층 슬릿 밸브(24a)가 열리고(open), 상층 전방 챔버(21a)는 대기압 상태로 벤트(Vent) 상태일 수 있다. Basically, the first upper slit valve 24a, the second upper slit valve 25a, and the third upper slit valve 26a may all be in a closed state. When a load command is input and a wafer is delivered through a waiting robot, the first upper slit valve 24a may be open, and the upper front chamber 21a may be in a vented state at atmospheric pressure.
웨이퍼가 상층 전방 챔버(21a)로 진입한 이후에는 챔버 내의 스테이지(제1 스테이지)가 리프팅 동작을 통해 웨이퍼(5)를 대기용 로봇으로부터 리프팅시켜 언로딩되게 하며, 대기용 로봇은 챔버 밖으로 되돌아간다. 스테이지는 웨이퍼의 크기에 상응하는 링 형상을 가지며, 둘레에 일정 간격으로 지그가 돌출되어 있어, 지그 상에 웨이퍼를 올려둘 수 있다. 지그는 승강 가능한 구조를 가지고 있어, 지그의 승강에 의해 웨이퍼가 대기용 로봇 및/또는 이송 블레이드(23)에 대해 로딩 혹은 언로딩되게 할 수 있다. After the wafer enters the upper front chamber 21a, the stage (first stage) in the chamber lifts the wafer 5 from the waiting robot and unloads it through a lifting operation, and the waiting robot returns out of the chamber. . The stage has a ring shape corresponding to the size of the wafer, and jigs protrude at regular intervals around the stage, allowing the wafer to be placed on the jig. The jig has a structure that can be raised and lowered, and the wafer can be loaded or unloaded onto the waiting robot and/or the transfer blade 23 by lifting the jig.
그 후 제1 상층 슬릿 밸브(24a)를 닫고(close) 펌핑을 통해 내부를 저진공 상태로 만들 수 있다. 이 때 스테이지(특히, 지그)가 언리프팅(하강)하여 웨이퍼(5)를 이송 블레이드(23)의 타단 상에 올려 놓을 수 있다. Afterwards, the first upper slit valve 24a can be closed and the interior can be made into a low vacuum state through pumping. At this time, the stage (particularly, the jig) may be unlifted (lowered) to place the wafer 5 on the other end of the transfer blade 23.
이후 제2 상층 슬릿 밸브(25a)가 열리면(open), 제어 로직에 따라 이송 블레이드(23)가 회전 구동하여 상층 전방 챔버(21a)의 웨이퍼를 상층 후방 챔버(22a)인 탈가스 챔버로 이송할 수 있다. Afterwards, when the second upper slit valve 25a is opened, the transfer blade 23 is rotated according to the control logic to transfer the wafer in the upper front chamber 21a to the degassing chamber, which is the upper rear chamber 22a. You can.
탈가스 챔버로 웨이퍼가 이송된 후 해당 챔버의 스테이지(제2 스테이지)가 리프팅 동작을 통해 웨이퍼를 이송 블레이드(23)로부터 리프팅시켜 언로딩되게 하며, 이후 이송 블레이드(23)가 제1 위치로 복귀하면 제2 상층 슬릿 밸브(25a)를 닫고, 램프 및/또는 히터를 이용하여 웨이퍼의 수분을 제거한다. 이 경우 탈가스 챔버에는 터보 펌프가 장착되어 있어, 챔버 내부의 진공을 10E-7 Torr 이하의 고진공 상태로 만들어 줄 수 있다. After the wafer is transferred to the degassing chamber, the stage (second stage) of the chamber lifts the wafer from the transfer blade 23 through a lifting operation and unloads it, and then the transfer blade 23 returns to the first position. Then, the second upper slit valve 25a is closed, and moisture from the wafer is removed using a lamp and/or heater. In this case, the degassing chamber is equipped with a turbo pump, which can create a high vacuum inside the chamber of 10E-7 Torr or less.
탈가스 공정이 완료되면, 제3 상층 슬릿 밸브(26a)를 열어 상층 후방 챔버(22a)와 웨이퍼 이송 모듈(30)의 이송 챔버(31)를 연통시키고, 웨이퍼 이송 모듈(30)의 진공 로봇(33)이 상층 후방 챔버(22a) 내로 진입한다. When the degassing process is completed, the third upper slit valve 26a is opened to communicate with the upper rear chamber 22a and the transfer chamber 31 of the wafer transfer module 30, and the vacuum robot of the wafer transfer module 30 ( 33) enters the upper rear chamber 22a.
진공 로봇(33)은 탈가스 공정이 완료된 웨이퍼(5)를 이중 스테이지 챔버부(20)로부터 이송 챔버(31)로 이송시킨다. 이 경우 이송 챔버(31)와 상층 후방 챔버(22a)는 유사한 수준의 고진공 상태로 이루어져 있어, 별도의 버퍼 챔버를 두지 않고서도 이송 챔버(31)에서 고진공이 필요한 반도체 세부 공정(예를 들어, PVD 공정)을 바로 진행 가능하게 하여, 작은 설치면적을 가질 수 있고 버퍼 챔버를 사용하지 않아도 되어 원가를 절감할 수 있다. The vacuum robot 33 transfers the wafer 5 on which the degassing process has been completed from the dual stage chamber unit 20 to the transfer chamber 31. In this case, the transfer chamber 31 and the upper rear chamber 22a are in a similar high vacuum state, so that detailed semiconductor processes (e.g., PVD) that require high vacuum in the transfer chamber 31 are performed without a separate buffer chamber. process) can proceed immediately, allowing for a small installation area and reducing costs by not having to use a buffer chamber.
웨이퍼 이송 모듈(30) 내에서 다수의 프로세싱 챔버(32)를 거쳐 반도체 공정이 완료된 웨이퍼는 웨이퍼 로딩부(10)로 배출될 수 있다. 이 경우 웨이퍼는 웨이퍼 로딩부(10)에서 웨이퍼 이송 모듈(30)로 웨이퍼가 이송되는 과정의 역순으로 이송되어 웨이퍼 로딩부(10)까지 전달될 수 있다. Wafers that have completed semiconductor processing through a plurality of processing chambers 32 within the wafer transfer module 30 may be discharged to the wafer loading unit 10 . In this case, the wafer may be transferred in the reverse order of the process in which the wafer is transferred from the wafer loading unit 10 to the wafer transfer module 30 and may be delivered to the wafer loading unit 10.
다만, 웨이퍼 배출 과정에서는 이중 스테이지 챔버부(20)의 하층에 배치된 하층 후방 챔버(22b)와 하층 전방 챔버(21b)를 통해 웨이퍼가 이송될 수 있다. However, during the wafer discharge process, the wafer may be transferred through the lower rear chamber 22b and the lower front chamber 21b disposed on the lower layer of the dual stage chamber unit 20.
진공 로봇(33)에 의해 하층 후방 챔버(22b)(특히, 제3 스테이지)로 웨이퍼가 전달되며, 패스 챔버로서 기능하는 하층 후방 챔버(22b)에 의해 챔버 내부는 고진공 상태에서 저진공 상태로 전환될 수 있다. 이후 하층 후방 챔버(22b)와 하층 전방 챔버(21b) 사이를 오가는 이송 블레이드에 의해 웨이퍼는 하층 전방 챔버(21b)(특히, 제4 스테이지)로 이송될 수 있다. The wafer is delivered to the lower rear chamber 22b (particularly the third stage) by the vacuum robot 33, and the inside of the chamber is changed from a high vacuum state to a low vacuum state by the lower rear chamber 22b functioning as a pass chamber. It can be. Thereafter, the wafer may be transferred to the lower front chamber 21b (particularly, the fourth stage) by a transfer blade that moves between the lower rear chamber 22b and the lower front chamber 21b.
하층 전방 챔버(21b)는 냉각 챔버로서 기능하며, 반도체 공정 중에 가열된 웨이퍼가 냉각되게 할 수 있다. 또한, 저진공 상태에서 대기압 상태로 전환된 하층 전방 챔버(21b) 내로 대기용 로봇이 진입하여 냉각된 웨이퍼를 웨이퍼 로딩부(10)로 이송함으로써, 웨이퍼 배출이 완료될 수 있다. The lower front chamber 21b functions as a cooling chamber and allows the heated wafer to be cooled during semiconductor processing. In addition, the waiting robot enters the lower front chamber 21b, which has been converted from a low vacuum state to an atmospheric pressure state, and transfers the cooled wafer to the wafer loading unit 10, thereby completing wafer discharge.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the present invention has been described above with reference to preferred embodiments, those skilled in the art can vary the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. You will understand that it can be modified and changed.
1: 반도체 프로세싱 시스템 5: 웨이퍼
10: 웨이퍼 로딩부 11: 카세트 로딩 모듈
12: 전방 인터페이스 20: 이중 스테이지 챔버부
21: 전방 챔버 22: 후방 챔버
30: 웨이퍼 이송 모듈 31: 이송 챔버
32: 프로세싱 챔버 33: 진공 로봇
23: 이송 블레이드 21a: 상층 전방 챔버
22a: 상층 후방 챔버 21b: 하층 전방 챔버
22b: 하층 후방 챔버 24a: 제1 상층 슬릿 밸브
25a: 제2 상층 슬릿 밸브 26a: 제3 상층 슬릿 밸브
24b: 제1 하층 슬릿 밸브 25b: 제2 하층 슬릿 밸브
26b: 제3 하층 슬릿 밸브 241a: 제1 상층 게이트
241b: 제1 하층 게이트 251a: 제2 상층 게이트
251b: 제2 하층 게이트 261a: 제3 상층 게이트
261b: 제3 하층 게이트1: Semiconductor processing system 5: Wafer
10: wafer loading unit 11: cassette loading module
12: front interface 20: dual stage chamber section
21: front chamber 22: rear chamber
30: wafer transfer module 31: transfer chamber
32: processing chamber 33: vacuum robot
23: transfer blade 21a: upper front chamber
22a: upper rear chamber 21b: lower front chamber
22b: lower rear chamber 24a: first upper slit valve
25a: second upper slit valve 26a: third upper slit valve
24b: first lower layer slit valve 25b: second lower layer slit valve
26b: third lower layer slit valve 241a: first upper layer gate
241b: first lower gate 251a: second upper gate
251b: second lower gate 261a: third upper gate
261b: Third lower level gate
Claims (11)
외부 라인과 연결되며, 상기 외부 라인으로부터 처리 대상이 되는 웨이퍼가 로딩되는 웨이퍼 로딩부;
내부를 고진공 상태로 만들고, 진공 로봇을 이용하여 상기 웨이퍼를 복수의 프로세싱 챔버에 순차적으로 이송시켜 반도체 공정을 진행시키는 웨이퍼 이송 모듈; 및
상기 웨이퍼 로딩부와 상기 웨이퍼 이송 모듈 사이에 배치되며, 저진공 상태와 고진공 상태의 2단계 상태를 가져 상기 웨이퍼가 저진공 상태에서 고진공 상태로 이송되는 이중 스테이지 챔버부를 포함하되,
상기 이중 스테이지 챔버부는, 대기압 상태에서 저진공 상태로 전환 가능한 전방 챔버와; 저진공 상태에서 고진공 상태로 전환 가능한 후방 챔버를 포함하며,
상기 웨이퍼는 상기 웨이퍼 로딩부에서 상기 전방 챔버와 상기 후방 챔버를 순차적으로 거쳐 상기 웨이퍼 이송 모듈로 이송되고,
상기 이중 스테이지 챔버부는 몸체 중간부가 U자로 절곡된 편자 형상의 이송 블레이드를 더 포함하되,
상기 이송 블레이드의 일단은 상기 전방 챔버의 후단 일측의 수직한 회전축을 중심으로 회전 가능하게 결합되며, 상기 이송 블레이드의 타단은 회동에 의해 상기 전방 챔버와 상기 후방 챔버 사이를 왕복 이동하고,
상기 이송 블레이드는 제1 위치와 제2 위치 사이를 왕복 운동하되,
상기 제1 위치는 상기 타단이 상기 전방 챔버의 스테이지 중심에 놓인 경우이고, 상기 제2 위치는 상기 타단이 상기 후방 챔버의 스테이지 중심에 놓인 경우이며,
상기 제2 위치에서 상기 이송 블레이드의 일단은 상기 전방 챔버에 있고, 상기 타단은 상기 전방 챔버와 상기 후방 챔버 사이의 게이트를 통과하여 상기 후방 챔버에 있도록 상기 몸체 중간부가 전방을 향해 절곡된 구조를 가지며,
상기 전방 챔버는 절곡된 상기 몸체 중간부에 상응하여 외부로 볼록하게 돌출된 형상의 측벽 구조를 통해 상기 제1 위치에서 상기 이송 블레이드를 내부에 수용할 수 있는 공간을 가진 것을 특징으로 하는 반도체 프로세싱 시스템.
In a semiconductor processing system,
A wafer loading unit connected to an external line and loading wafers to be processed from the external line;
A wafer transfer module that creates a high vacuum inside the wafer and sequentially transfers the wafer to a plurality of processing chambers using a vacuum robot to proceed with the semiconductor process; and
It is disposed between the wafer loading unit and the wafer transfer module, and includes a dual stage chamber unit that has two stages of a low vacuum state and a high vacuum state, so that the wafer is transferred from a low vacuum state to a high vacuum state,
The dual stage chamber unit includes a front chamber capable of switching from an atmospheric pressure state to a low vacuum state; It includes a rear chamber that can be switched from a low vacuum state to a high vacuum state,
The wafer is transferred from the wafer loading unit to the wafer transfer module through the front chamber and the rear chamber sequentially,
The dual stage chamber unit further includes a horseshoe-shaped transport blade in which the middle portion of the body is bent into a U shape,
One end of the transfer blade is rotatably coupled about a vertical rotation axis at one rear end of the front chamber, and the other end of the transfer blade reciprocates between the front chamber and the rear chamber by rotation,
The transfer blade reciprocates between a first position and a second position,
The first position is when the other end is placed at the center of the stage of the front chamber, and the second position is when the other end is placed at the center of the stage of the rear chamber,
In the second position, one end of the transfer blade is in the front chamber, and the other end passes through a gate between the front chamber and the rear chamber and has a structure in which the middle portion of the body is bent toward the front so that it is in the rear chamber. ,
A semiconductor processing system wherein the front chamber has a space for receiving the transfer blade at the first position through a side wall structure that protrudes convexly to the outside corresponding to the bent middle portion of the body. .
상기 전방 챔버와 상기 후방 챔버는 상층과 하층의 2층 구조를 가지며,
상층은 상기 웨이퍼를 상기 웨이퍼 로딩부에서 상기 웨이퍼 이송 모듈로 이송하는 웨이퍼 투입 경로로서 기능하고, 하층은 상기 웨이퍼를 상기 웨이퍼 이송 모듈에서 상기 웨이퍼 로딩부로 이송하는 웨이퍼 배출 경로로서 기능하는 것을 특징으로 하는 반도체 프로세싱 시스템.
According to paragraph 1,
The front chamber and the rear chamber have a two-layer structure of an upper layer and a lower layer,
The upper layer functions as a wafer input path for transferring the wafer from the wafer loading unit to the wafer transfer module, and the lower layer functions as a wafer discharge path for transferring the wafer from the wafer transfer module to the wafer loading unit. Semiconductor processing system.
상기 전방 챔버는 상층 전방 챔버와 하층 전방 챔버를 포함하고,
상기 후방 챔버는 상기 상층 전방 챔버에 연결되는 상층 후방 챔버와, 상기 하층 전방 챔버에 연결되는 하층 후방 챔버를 포함하며,
상기 상층 전방 챔버는 로드락 챔버로서 기능하고, 상기 상층 후방 챔버는 탈가스 챔버로서 기능하며,
상기 하층 후방 챔버는 패스 챔버로서 기능하고, 상기 하층 전방 챔버는 냉각 챔버로서 기능하는 것을 특징으로 하는 반도체 프로세싱 시스템.
According to paragraph 3,
The front chamber includes an upper front chamber and a lower front chamber,
The rear chamber includes an upper rear chamber connected to the upper front chamber and a lower rear chamber connected to the lower front chamber,
The upper front chamber functions as a load lock chamber, and the upper rear chamber functions as a degassing chamber,
A semiconductor processing system, wherein the lower rear chamber functions as a pass chamber and the lower front chamber functions as a cooling chamber.
상기 이중 스테이지 챔버부는, 상기 전방 챔버의 입구에 설치되는 제1 슬릿 밸브와; 상기 전방 챔버와 상기 후방 챔버 사이에 설치되는 제2 슬릿 밸브와; 상기 후방 챔버의 출구에 설치되는 제3 슬릿 밸브를 더 포함하는 것을 특징으로 하는 반도체 프로세싱 시스템.
According to paragraph 1,
The dual stage chamber unit includes a first slit valve installed at the inlet of the front chamber; a second slit valve installed between the front chamber and the rear chamber; A semiconductor processing system further comprising a third slit valve installed at the outlet of the rear chamber.
상기 게이트는 상기 이송 블레이드의 일단과 타단을 잇는 직선을 반지름으로 하고, 상기 이송 블레이드의 일단을 중심으로 하는 원주의 일부분인 상기 타단의 이동 경로 중에 놓인 것을 특징으로 하는 반도체 프로세싱 시스템.
According to paragraph 1,
The semiconductor processing system, wherein the gate has a radius of a straight line connecting one end and the other end of the transfer blade, and is located in a movement path of the other end, which is a portion of the circumference centered on one end of the transfer blade.
웨이퍼 로딩부의 대기용 로봇이 웨이퍼를 이중 스테이지 챔버부의 상층 전방 챔버로 진입시키는 단계;
상기 상층 전방 챔버의 제1 스테이지가 리프팅 동작을 통해 상기 웨이퍼를 상기 대기용 로봇으로부터 언로딩시키는 단계;
상기 제1 스테이지가 언리프팅 동작을 통해 상기 웨이퍼를 제1 이송 블레이드에 로딩시키는 단계;
상기 제1 이송 블레이드가 회전하여 상기 웨이퍼를 상층 후방 챔버로 진입시키는 단계;
상기 상층 후방 챔버의 제2 스테이지에 상기 웨이퍼를 로딩시키고, 상기 제1 이송 블레이드가 제1 위치로 복귀하는 단계;
상기 상층 후방 챔버에서 탈가스 공정이 진행되는 단계; 및
탈가스 공정이 완료되면, 웨이퍼 이송 모듈의 진공 로봇이 진입하여 상기 웨이퍼를 상기 웨이퍼 이송 모듈로 이송하는 단계를 포함하되,
상기 제1 이송 블레이드는 몸체 중간부가 U자로 절곡된 편자 형상을 가지고,
상기 제1 이송 블레이드의 일단은 상기 상층 전방 챔버의 후단 일측의 수직한 회전축을 중심으로 회전 가능하게 결합되며, 상기 제1 이송 블레이드의 타단은 회동에 의해 상기 상층 전방 챔버와 상기 상층 후방 챔버 사이를 왕복 이동하고,
상기 제1 이송 블레이드는 상기 제1 위치와 제2 위치 사이를 왕복 운동하되,
상기 제1 위치는 상기 타단이 상기 상층 전방 챔버의 제1 스테이지 중심에 놓인 경우이고, 상기 제2 위치는 상기 타단이 상기 상층 후방 챔버의 제2 스테이지 중심에 놓인 경우이며,
상기 제2 위치에서 상기 제1 이송 블레이드의 일단은 상기 상층 전방 챔버에 있고, 상기 타단은 상기 상층 전방 챔버와 상기 상층 후방 챔버 사이의 게이트를 통과하여 상기 상층 후방 챔버에 있도록 상기 몸체 중간부가 전방을 향해 절곡된 구조를 가지며,
상기 상층 전방 챔버는 절곡된 상기 몸체 중간부에 상응하여 외부로 볼록하게 돌출된 형상의 측벽 구조를 통해 상기 제1 위치에서 상기 제1 이송 블레이드를 내부에 수용할 수 있는 공간을 가진 것을 특징으로 하는 웨이퍼 이송 방법.
In a wafer transfer method in a semiconductor processing system,
A step of allowing the waiting robot of the wafer loading unit to enter the wafer into the upper front chamber of the dual stage chamber unit;
unloading the wafer from the waiting robot by a first stage of the upper front chamber through a lifting operation;
Loading the wafer onto a first transfer blade by the first stage through an unlifting operation;
rotating the first transfer blade to enter the wafer into an upper rear chamber;
loading the wafer onto a second stage of the upper rear chamber and returning the first transfer blade to a first position;
A degassing process is performed in the upper rear chamber; and
When the degassing process is completed, the vacuum robot of the wafer transfer module enters and transfers the wafer to the wafer transfer module,
The first transfer blade has a horseshoe shape with the middle portion of the body bent into a U shape,
One end of the first transfer blade is rotatably coupled about a vertical rotation axis on one side of the rear end of the upper front chamber, and the other end of the first transfer blade is rotated between the upper front chamber and the upper rear chamber. round trip,
The first transfer blade reciprocates between the first position and the second position,
The first position is when the other end is placed at the center of the first stage of the upper front chamber, and the second position is when the other end is placed at the center of the second stage of the upper rear chamber,
In the second position, one end of the first transfer blade is in the upper front chamber, and the other end passes through the gate between the upper front chamber and the upper rear chamber, so that the middle portion of the body is in the upper rear chamber. It has a structure bent toward
The upper front chamber has a side wall structure of a shape that protrudes convexly to the outside corresponding to the bent middle portion of the body, and has a space capable of receiving the first transfer blade inside the first position. Wafer transfer method.
상기 웨이퍼 이송 모듈에서 상기 웨이퍼에 대한 반도체 공정이 완료된 경우,
상기 진공 로봇이 상기 웨이퍼를 상기 이중 스테이지 챔버부의 하층 후방 챔버로 진입시키는 단계;
상기 하층 후방 챔버의 제3 스테이지가 리프팅 동작을 통해 상기 웨이퍼를 상기 진공 로봇으로부터 언로딩시키는 단계;
제2 이송 블레이드가 회전 구동하여 상기 하층 후방 챔버에 진입하고, 상기 제3 스테이지가 언리프팅 동작을 통해 상기 웨이퍼를 상기 제2 이송 블레이드에 로딩시키는 단계;
상기 제2 이송 블레이드가 회전하여 상기 웨이퍼를 하층 전방 챔버로 진입시키는 단계;
상기 하층 전방 챔버의 제4 스테이지에 상기 웨이퍼를 로딩시키는 단계;
상기 하층 전방 챔버에서 냉각 공정이 진행되는 단계;
상기 대기용 로봇이 상기 하층 전방 챔버에 진입하여 상기 웨이퍼를 상기 웨이퍼 로딩부로 배출시키는 단계를 포함하는 웨이퍼 이송 방법.
According to clause 10,
When the semiconductor process for the wafer is completed in the wafer transfer module,
allowing the vacuum robot to enter the lower rear chamber of the dual stage chamber unit;
unloading the wafer from the vacuum robot by a third stage of the lower rear chamber through a lifting operation;
Rotating a second transfer blade to enter the lower rear chamber, and loading the wafer onto the second transfer blade by the third stage through an unlifting operation;
rotating the second transfer blade to allow the wafer to enter the lower front chamber;
loading the wafer into a fourth stage of the lower front chamber;
A cooling process is performed in the lower front chamber;
A wafer transfer method comprising the step of the waiting robot entering the lower front chamber and discharging the wafer to the wafer loading unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020230085514A KR102621401B1 (en) | 2023-07-03 | 2023-07-03 | Semiconductor processing system with two stage chamber unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020230085514A KR102621401B1 (en) | 2023-07-03 | 2023-07-03 | Semiconductor processing system with two stage chamber unit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102621401B1 true KR102621401B1 (en) | 2024-01-05 |
Family
ID=89541045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020230085514A KR102621401B1 (en) | 2023-07-03 | 2023-07-03 | Semiconductor processing system with two stage chamber unit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102621401B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100254129B1 (en) * | 1992-09-21 | 2000-05-01 | 야스이 사다죠 | Thin film forming apparatus |
| KR20080032896A (en) * | 2006-10-11 | 2008-04-16 | 주식회사 아토 | Apparatus for wafer transfer and method of transferring using the same |
| KR20130091578A (en) * | 2012-02-08 | 2013-08-19 | 세메스 주식회사 | Substrate treating apparatus and method for carrying in substrate |
| KR20150042056A (en) * | 2013-10-10 | 2015-04-20 | 피에스케이 주식회사 | Apparatus for treating substrate and method for transfering substrate |
| KR20210054588A (en) | 2018-10-04 | 2021-05-13 | 어플라이드 머티어리얼스, 인코포레이티드 | Conveying system |
-
2023
- 2023-07-03 KR KR1020230085514A patent/KR102621401B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100254129B1 (en) * | 1992-09-21 | 2000-05-01 | 야스이 사다죠 | Thin film forming apparatus |
| KR20080032896A (en) * | 2006-10-11 | 2008-04-16 | 주식회사 아토 | Apparatus for wafer transfer and method of transferring using the same |
| KR20130091578A (en) * | 2012-02-08 | 2013-08-19 | 세메스 주식회사 | Substrate treating apparatus and method for carrying in substrate |
| KR20150042056A (en) * | 2013-10-10 | 2015-04-20 | 피에스케이 주식회사 | Apparatus for treating substrate and method for transfering substrate |
| KR20210054588A (en) | 2018-10-04 | 2021-05-13 | 어플라이드 머티어리얼스, 인코포레이티드 | Conveying system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6562141B2 (en) | Dual degas/cool loadlock cluster tool | |
| US6176667B1 (en) | Multideck wafer processing system | |
| US7884032B2 (en) | Thin film deposition | |
| US20050189074A1 (en) | Gas processing apparatus and method and computer storage medium storing program for controlling same | |
| KR101370733B1 (en) | Substrate processing apparatus | |
| JP4916140B2 (en) | Vacuum processing system | |
| US6977014B1 (en) | Architecture for high throughput semiconductor processing applications | |
| KR20030032034A (en) | Double dual slot load lock for process equipment | |
| US6235656B1 (en) | Dual degas/cool loadlock cluster tool | |
| US20100236478A1 (en) | Vacuum processing system | |
| WO2000018979A9 (en) | Sputter deposition apparatus | |
| WO2000018979A1 (en) | Sputter deposition apparatus | |
| KR101884857B1 (en) | Buffer unit and System for treating substrate with the unit | |
| KR20180124726A (en) | Halogen removal module and associated systems and methods | |
| CN111105975B (en) | Semiconductor device manufacturing system and method of operating semiconductor device manufacturing system | |
| KR102621401B1 (en) | Semiconductor processing system with two stage chamber unit | |
| US20120014768A1 (en) | Vacuum processing apparatus | |
| US20220403506A1 (en) | Automated cleaning of robot arms of substrate processing systems | |
| US20180197760A1 (en) | Dual PVD Chamber And Hybrid PVD-CVD Chambers | |
| JP4722416B2 (en) | Semiconductor manufacturing apparatus, substrate transfer method, and semiconductor device manufacturing method | |
| US20230349036A1 (en) | Substrate processing method and substrate processing apparatus | |
| US20100168909A1 (en) | Substrate Processing Apparatus | |
| US20230068224A1 (en) | Substrate processing apparatus and substrate processing method | |
| KR102241600B1 (en) | Loadlock chamber and system for treating substrate with the loadlock chamber | |
| US20220115217A1 (en) | Vacuum processing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |