KR102603316B1 - 아크 모델링 방법, 아크를 동반한 단선 결함 검출 방법 및 이를 적용한 장치 - Google Patents

아크 모델링 방법, 아크를 동반한 단선 결함 검출 방법 및 이를 적용한 장치 Download PDF

Info

Publication number
KR102603316B1
KR102603316B1 KR1020210154095A KR20210154095A KR102603316B1 KR 102603316 B1 KR102603316 B1 KR 102603316B1 KR 1020210154095 A KR1020210154095 A KR 1020210154095A KR 20210154095 A KR20210154095 A KR 20210154095A KR 102603316 B1 KR102603316 B1 KR 102603316B1
Authority
KR
South Korea
Prior art keywords
arc
accompanied
modeling
disconnection
value
Prior art date
Application number
KR1020210154095A
Other languages
English (en)
Other versions
KR20230068486A (ko
Inventor
이영우
윤상윤
홍지송
Original Assignee
전남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전남대학교산학협력단 filed Critical 전남대학교산학협력단
Priority to KR1020210154095A priority Critical patent/KR102603316B1/ko
Publication of KR20230068486A publication Critical patent/KR20230068486A/ko
Application granted granted Critical
Publication of KR102603316B1 publication Critical patent/KR102603316B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/14—Circuits therefor, e.g. for generating test voltages, sensing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/18—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/252—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with conversion of voltage or current into frequency and measuring of this frequency
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/30—Measuring the maximum or the minimum value of current or voltage reached in a time interval
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/08—Locating faults in cables, transmission lines, or networks
    • G01R31/081—Locating faults in cables, transmission lines, or networks according to type of conductors
    • G01R31/086—Locating faults in cables, transmission lines, or networks according to type of conductors in power transmission or distribution networks, i.e. with interconnected conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/04—Inference or reasoning models
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N7/00—Computing arrangements based on specific mathematical models

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computational Linguistics (AREA)
  • Power Engineering (AREA)
  • Algebra (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

아크를 동반한 단선 결함 검출 시의 아크 모델링 장치가 개시된다. 본 장치는 배전 네트워크의 피더 말단의 소정 지점에서 아크를 동반한 단선 결함이 발생되는 경우, 계통 전압 파형을 검출하는 PT 및 V-I 커브 및 Z-V 커브를 이용하여 Positive Cycle 및 Negative Cycle 로 구간을 분리하고 상기 검출된 계통 전압 파형을 입력받아 상임피던스값을 출력하는, 수학적으로 표현 가능한 아크 모델을 생성하는 아크 모델링부를 포함할 수 있다. 본 장치가 제공됨으로써, 간편하고 안정적으로 아크 모델링이 수행될 수 있으며, 정확하게 아크를 동반한 단석 결함이 검출될 수 있다.

Description

아크 모델링 방법, 아크를 동반한 단선 결함 검출 방법 및 이를 적용한 장치{METHOD AND APPARATUS FOR MODELING ARC, METHOD AND APPARATUS FOR DETECTING OPEN FAULTS WITH ARC IN POWER DISTRIBUTION NETWORKS}
본 발명은 배전 네트워크에서 아크를 모델링하는 방법, 아크를 동반한 단선 결함을 검출하는 방법 및 장치에 관한 것이다.
일반적으로, 전기 배선에는 다양한 전기 보호 장치의 사용이 의무화되어 있는데, 과부하로 인한 배선이나 기기의 손상과 화재를 방지하는 보호 장치로는 배선용 차단기나 퓨즈가 있으며, 이외에도 누전으로 인한 화재를 예방하기 위한 누전 차단기가 있다.
이와 같이 부하 설비 및 선로의 고장에 의한 전기 재해로부터 인명과 재산을 보호하기 위한 전기보호장치가 널리 사용되고 있음에도 불구하고, 전기로 인한 화재 발생의 중요한 원인 중의 하나는 상기 보호장치들이 예방하지 못하는 다양한 전기적 결함이 존재하기 때문이며, 그 중에서 가장 큰 비중을 차지하는 것이 아크 결함(Arc fault)이다.
특히, 전기 아크에 의한 고장이 지속되면 인명과 환경 모두에 위험하나, 장소별로 니즈에 따라 다양한 부하 시스템이 적용되고 있어서, 장애를 분류하는 것이 용이하게 수행되지 못하고 있는 실정이다.
이에, 실험적으로 아크 현상을 구현하고 수학적으로 아크를 모델링하는 방법이 필요하며, 아크를 동반한 단선 결함을 보다 효과적으로 검출하는 방법이 필요하다.
한편, 상기와 같은 정보는 본 발명의 이해를 돕기 위한 백그라운드(background) 정보로서만 제시될 뿐이다. 상기 내용 중 어느 것이라도 본 발명에 관한 종래 기술로서 적용 가능할지 여부에 관해, 어떤 결정도 이루어지지 않았고, 또한 어떤 주장도 이루어지지 않는다.
대한민국 등록특허공보 제10-1244877호(등록일 : 2013.3.12)
상술한 바와 같은 문제점을 해결하기 위한 본 발명의 일 과제는 검출된 전압 파형만을 이용하여 아크를 수학적으로 모델링하는 방법을 제공하는 데에 있다.
본 발명의 또 다른 과제는, 첨도(Kurtosis)를 이용하여 아크를 동반한 단선 또는 지락 결함을 검출하는 방법을 제공하는 데에 있다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급된 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시 예에 따른 아크를 동반한 단선 결함 검출 시의 아크 모델링 방법은 배전 네트워크의 피더(Feeder) 말단의 소정 지점에서 아크(Arc)를 동반한 단선 결함(Open Faults)이 발생되는 경우, PT(Potential Transformer)를 이용하여 계통 전압 파형을 검출하는 단계 및 V-I 커브 및 Z-V 커브를 이용하여 Positive Cycle 및 Negative Cycle 로 구간을 분리하고 상기 검출된 계통 전압 파형을 입력받아 상임피던스값을 출력하는, 수학적으로 표현 가능한 아크 모델을 생성하는 단계를 포함할 수 있다.
상기 아크 모델을 생성하는 단계는 상기 계통 전압 파형을 X 축 및 상기 상임피던스값을 Y 축에 매핑하는 경우, 상기 Positive Cycle 및 Negative Cycle 의 계통 전압 파형 대비 상임피던스값을 Y 축 대칭으로 모델링하는 단계를 포함할 수 있다.
상기 아크 모델을 생성하는 단계는 상기 Positive Cycle 및 Negative Cycle 을 4 구간으로 각각 구분되되, 제1 구간 및 제3 구간 각각을 비선형 함수로 모델링하고, 제2 구간 및 제4 구간 각각을 선형 함수로 모델링하는 단계를 포함할 수 있다.
본 발명의 일 실시 예에 따른 아크를 동반한 단선 결함 검출 시의 아크 모델링 장치는 배전 네트워크의 피더 말단의 소정 지점에서 아크를 동반한 단선 결함이 발생되는 경우, 계통 전압 파형을 검출하는 PT(Potential Transformer) 및 V-I 커브 및 Z-V 커브를 이용하여 Positive Cycle 및 Negative Cycle 로 구간을 분리하고 상기 검출된 계통 전압 파형을 입력받아 상임피던스값을 출력하는, 수학적으로 표현 가능한 아크 모델을 생성하는 아크 모델링부를 포함할 수 있다.
상기 아크 모델링부는 상기 계통 전압 파형을 X 축 및 상기 상임피던스값을 Y 축에 매핑하는 경우, 상기 Positive Cycle 및 Negative Cycle 의 계통 전압 파형 대비 상임피던스값을 Y 축 대칭으로 모델링하도록 구성될 수 있다.
상기 아크 모델링부는 상기 Positive Cycle 및 Negative Cycle 을 4 구간으로 각각 구분하되, 제1 구간 및 제3 구간 각각을 비선형 함수로 모델링하고, 제2 구간 및 제4 구간 각각을 선형 함수로 모델링하도록 구성될 수 있다.
본 발명의 일 실시 예에 따른 첨도를 이용하여 아크를 동반한 단선 결함을 검출하는 방법은 배전 네트워크의 피더 말단의 소정 지점에서 아크를 동반한 단선 결함이 발생되는 경우, PT(Potential Transformer)를 이용하여 계통 전압 파형을 검출하는 단계, 상기 검출된 계통 전압 파형에 기초하여 상임피던스값을 산출하며, 상기 산출된 상임피던스값에 기초하여 상전류 파형을 검출하는 단계, 검출된 상기 상전류 파형의 이산 샘플 데이터에 대한 표본 첨도(Kurtosis)를 산출하여 산출된 표본 첨도값(Kurtosis Index) 및 결합 검출을 위한 임계값을 비교하는 단계 및 상기 산출된 표본 첨도값이 상기 임계값 이상인 경우 결함 검출 상태로 출력하고, 상기 산출된 표본 첨도값이 상기 임계값 미만인 경우, 결함 미검출 상태로 출력하는 단계를 포함할 수 있다.
상기 단선 결함 검출 방법은 상기 배전 네트워크의 도전선을 따라 상전류 파형을 검출하는 복수의 RTU(Remote Terminal Unit)가 배치된 경우, 검출값을 가장 먼저 검출한 RTU에 인접한 지점에서 단선 결함의 발생된 것으로 결정하는 단계를 더 포함할 수 있다.
상기 단선 결함 검출 방법은 상기 복수의 RTU 마다 고조파를 주입하여 첨도값의 변화율을 관측하는 단계를 더 포함할 수 있다.
본 발명의 일 실시 예에 따른 첨도를 이용하여 아크를 동반한 단선 결함을 검출하는 장치는 배전 네트워크의 피더 말단의 소정 지점에서 아크를 동반한 단선 결함이 발생되는 경우, 계통 전압 파형을 검출하는 PT 및 상기 검출된 계통 전압 파형에 기초하여 상임피던스값을 산출하며, 상기 산출된 상임피던스값에 기초하여 상전류 파형을 검출하고, 검출된 상기 상전류 파형의 이산 샘플 데이터에 대한 표본 첨도를 산출하여 산출된 표본 첨도값 및 결합 검출을 위한 임계값을 비교하는 아크 모델링부를 포함할 수 있다.
상기 아크 모델링부는 상기 산출된 표본 첨도값이 상기 임계값 이상인 경우 결함 검출 상태로 출력하고, 상기 산출된 표본 첨도값이 상기 임계값 미만인 경우, 결함 미검출 상태로 출력하도록 구성될 수 있다.
상기 단선 결함 검출 장치는 상기 배전 네트워크의 도전선을 따라 상전류 파형을 검출하는 복수의 RTU가 배치된 경우, 검출값을 가장 먼저 검출한 RTU에 인접한 지점에서 단선 결함의 발생된 것으로 결정하도록 구성될 수 있다.
상기 단선 결함 검출 장치는 상기 복수의 RTU 마다 소정의 고조파를 주입하여 첨도값의 변화율을 관측하도록 구성될 수 있다.
이 외에도, 본 발명을 구현하기 위한 다른 방법, 다른 장치, 다른 시스템 및 상기 방법을 실행하기 위한 컴퓨터 프로그램을 기록하는 컴퓨터 판독 가능한 기록 매체가 더 제공될 수 있다.
본 발명의 일 실시 예에 따른 아크를 동반한 단선 결함 검출 시의 아크 모델링 방법이 제공됨으로써, 계통 전압만을 이용하여 아크 모델링이 수행됨으로써, 간편하고 안정적으로 아크 모델링이 수행될 수 있다.
본 발명의 일 실시 예에 따른 첨도를 이용하여 아크를 동반한 단선 결함을 검출하는 방법이 제공됨으로써, 정확하게 단선 결함이 검출될 수 있다.
본 발명의 효과들은 이상에서 언급된 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 아크를 동반한 단선 결함을 검출하기 위한 실험적인 배전 계통 환경을 설명하기 위한 도면이고,
도 2는 본 발명의 일 실시 예에 따른 아크를 모델링하기 위한 구성을 나타내고,
도 3은 본 발명의 일 실시 예에 따른 아크를 동반한 단선 결함 검출 시의 생성된 아크 모델을 나타내며,
도 4(a)는 V-I 커브의 결과에 따라 결정된 아크 파라미터를 나타내고, 도 4(b)는 Z-V 커브의 결과에 따라 결정된 아크 파라미터를 나타내고,
도 5(a) 내지 도 9(d)는 첨도를 이용하여 아크를 동반한 단선 결함을 검출하는 방법을 설명하기 위한 도면들이며,
도 10은 본 발명의 일 실시 예에 따른 아크 모델링을 수행하는 방법을 나타내는 시퀀스도, 그리고,
도 11은 본 발명의 일 실시 예에 따른 아크를 동반한 단선 결함을 검출하는 방법을 나타내는 시퀀스도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야의 통상의 기술자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다. 명세서 전체에 걸쳐 동일한 도면 부호는 동일한 구성 요소를 지칭하며, "및/또는"은 언급된 구성요소들의 각각 및 하나 이상의 모든 조합을 포함한다. 비록 "제1", "제2" 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야의 통상의 기술자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또한, 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1은 본 발명의 일 실시 예에 따른 아크를 동반한 단선 결함을 검출하기 위한 실험적인 배전 계통 환경을 설명하기 위한 도면이고, 도 2는 본 발명의 일 실시 예에 따른 아크를 모델링하기 위한 구성을 나타낸다.
발전원(Source)에서 피더(Feeder) 말단에 연결된 도전선로를 따라 복수의 부하(L1~L7, Load)가 배치될 수 있다. 복수의 RTU(Remote Terminal Unit)는 해당 지점의 도전선로의 전류/전압 파형을 검출할 수 있다.
여기서, 제6 부하(L6) 및 제7 부하(L7) 사이에 아크를 모델링하기 위한 구성(AA)이 위치할 수 있고, 아크는 제6 부하(L6) 및 제7 부하(L7) 사이에서 발생될 수 있으나, 발생 지점은 실시 예에 따라 다양할 수 있다. 아크 모델링 구성(AA)은 아크 모델링 장치로 구현될 수 있으나, 실시 예가 이에 한정되는 것은 아니다.
도 2를 참고하면, 제1 스위치(Switch 1)는 소정 고장 지점(Fault location)의 단선(Open Faults)을 시뮬레이션하기 위한 스위치이고, 제2 스위치(Switch 2)는 제1 스위치(Switch 1)이 개방된 경우 아크 컨덕턴스를 산출하기 위한 스위치일 수 있다.
아크 모델링 구성(AA)은 PT(110, Potential Transformer)를 구비하여 계통 전압 파형을 검출할 수 있으며, 검출된 계통 전압 파형을 이용하여 아크를 모델링하는 아크 모델링부(120)를 포함할 수 있다.
아크 모델링부(120)는 아크 모델링 구성(AA)의 컨트롤러이고, 다양한 연산을 수행하는 모듈일 수 있다. 더 나아가, 아크 모델링부(120)는 아크를 동반한 단선 결함을 검출하기 위한 컨트롤러를 포함할 수 있으나, 실시 예가 이에 한정되는 것은 아니다.
도 3은 본 발명의 일 실시 예에 따른 아크를 동반한 단선 결함 검출 시의 생성된 아크 모델을 나타낸다.
아크 모델링 구성(AA)은 배전 네트워크의 피더(Feeder) 말단의 소정 지점에서 아크를 동반한 단선 결함이 발생되는 경우, PT(110)를 이용하여 계통 전압 파형을 검출할 수 있다.
아크 모델링부(120)는 V-I(Voltage-Current) 커브 및 Z-V(Impedance-Voltage) 커브를 이용하여 Positive Cycle 및 Negative Cycle 로 구간을 분리하고 검출된 상기 전압 파형을 입력받아 상 임피던스 값을 출력하는 수학적으로 표현 가능한 아크 모델을 생성할 수 있으며, 아크 모델은 함수로 표현될 수 있다.
아크 모델링부(120)는 계통 전압 파형을 X 축 및 상기 상임피던스값을 Y 축에 매핑하는 경우, Positive Cycle 및 Negative Cycle 의 계통 전압 파형 대비 상임피던스값을 Y 축 대칭으로 모델링할 수 있다.
여기서, 아크 모델링부(120)는 Positive Cycle 및 Negative Cycle 을 4 구간으로 각각 구분되되, 제1 구간 및 제3 구간 각각(Ar(P1), Ar(N1), Ar(P3), Ar(N3))을 비선형 함수로 모델링하고, 제2 구간 및 제4 구간 각각(Ar(P2), Ar(N2), Ar(P4), Ar(N4))을 선형 함수로 모델링할 수 있다.
구체적으로, 아크 모델링부(120)는 Positive Cycle의 각 구간에 대해 아래와 같이 모델링할 수 있다.
[식 1]
또한, 아크 모델링부(120)는 Negative Cycle 의 각 구간에 대해 아래와 같이 모델링할 수 있다.
[식 2]
상술한 식에서, 상수를 제외한 모든 파라미터가 아크 파라미터일 수 있으며, 아래 [표 1]은 아크 모델링 시에 사용된 아크 파라미터의 예시적인 값일 수 있다.
[표 1]
아크 모델링부(120)는 구간 사이의 경계 구간에 대해서는 아크 실험치에 의해서 결정할 수 있다. 이때, 매질 조건에 따라 경계 구간의 전압 및 임퍼던스는 상이할 수 있다.
본 명세서의 아크 모델링부(120)는 검출된 계통 전압 파형만을 이용하여 아크를 모델링하는 방식을 적용함으로써, 전류/전압을 모두 필요로 하는 종래 방식, 전류만 이용하여 부하 변동에 민감한 종래 방식 및 전류/전류가 동상이 아닌 경우 Negative 컨덕턴스값을 모델링하기 어려운 종래 방식의 기술적 한계점이 극복될 수 있다.
도 4(a)는 V-I 커브의 결과에 따라 결정된 아크 파라미터를 나타내고, 도 4(b)는 Z-V 커브의 결과에 따라 결정된 아크 파라미터를 나타낸다.
도 4(a)를 참고하면, V-I 커브를 이용하여, 아크가 실험적으로 시뮬레이션될 수 있으며, 이에 대응하는 아크 모델링에 기초한 V-I 커브가 표현될 수 있다. 도 4(b)를 참고하면, Z-V 커브를 이용하여, 아크가 실험적으로 시뮬레이션될 수 있으며, 이에 대응하는 아크 모델링에 기초한 Z-V 커브가 표현될 수 있다.
이하에서는, 도 5(a) 내지 도 9(d)를 참고하여, 첨도(Kurtosis)를 이용하여 아크(Arc)를 동반한 단선 결함(Open Faults) 검출하는 방법을 설명한다.
도 5(a)는 도 1에 도시된 배전 계통 환경에서 시간에 따른 상전류를 나타내고, 도 5(b)는 도 5(a) 보다 보다 세밀하게 상전류를 나타낸다.
참고로, 3상 전류는 아래 [식 3]과 같이 도출될 수 있다.
[식 3]
여기서, 은 상전류의 진폭이고, 기준주파수(Fundamental Frequency)에 대해 120도의 위상으로 형성될 수 있다.
아크를 동반한 단선 결함 검출은 별도의 검출기가 사용될 수 있으나, 본 명세서에서는 아크 모델링 구성(AA)이 해당 역할을 수행하는 것으로 구성될 수 있다. 아크 모델링 구성(AA)는 배전 네트워크의 피더(Feeder) 말단의 소정 지점에서 아크를 동반한 단선 결함이 발생되는 경우, PT(110)를 이용하여 계통 전압 파형을 검출할 수 있다.
아크 모델링 구성(AA)의 아크 모델링부(120)는 검출된 계통 전압 파형에 기초하여 상임피던스값을 산출할 수 있으며, 산출된 상임피던스값에 기초하여 첨도값을 산출할 수 있다.
구체적으로, 아크 모델링부(120)는 산출된 상임피던스값에 기초하여 상전류 파형을 검출(산출)할 수 있다. 선택적 실시 예로, 아크 모델링부(120)는 별도의 변류기/영상변류기를 이용하여 상전류 파형을 검출할 수도 있다.
첨도는 확률분포의 뾰족한 정도를 나타내는 척도로 관측치들이 어느 정도 집중적으로 중심에 몰려있는가를 측정할 때 사용되며, 파형의 산포도가 정규분포에 가까울수록 첨도값(Kurtosis Index)이 3 에 근접하며, 3 보다 작을 경우 정규분포보다 더 뾰족한 분포라 할 수 있다. 본 명세서에 기재된 첨도값을 이용하면, 아크 발생 시 동반되는 Shoulder 현상이 관측될 때 계통 주파수가 동일하여 현상 관측이 어려운 종래 기술, 고장 전류의 크기도 접촉 매질에 따라 상이하기 때문에 크기 검출도 용이하지 않은 종래 기술의 한계점이 극복될 수 있다.
아크 모델링부(120)는 RTU1~RTU4의 상전류를 도 5(a) 및 도 5(b)와 같이 산출할 수 있는데, 단선이 발생된 지점보다 멀리 배치된 RTU 일수록 진폭이 크게 관측될 수 있다.
도 6은 본 발명의 일 실시 예에 따른 단선 결함 검출 장치의 시간에 따른 첨도값(EK)을 나타낸다. 단선 결함 검출 장치는 별도로 구현될 수 있으나, 본 명세서에서, 아크 모델링 구성(AA)이 수행하는 것으로 상정하여 설명하기로 한다.
여기서, 실험시에 Vrms 은 154 kV, 60 Hz 로 설정될 수 있으며, Zarc_min 은 5000 옴, Harmonics : 0.2 [p.u] 으로 설정될 수 있으며, 1초 시점에 단선(혹은 지락)이 발생되고, 1.2 초에 고조파가 발생하고, 1.5 초에 아크가 발생되는 시나리오로 세팅될 수 있다.
도 6을 참고하면, 단선(1초)이 발생된 이후부터 아크 발생(1.5초) 전까지 첨도값의 변화가 없음이 관측될 수 있으며, 1.5초 이후에 첨도값의 변화가 RTU1~RTU4에서 모두 검출될 수 있으나, 그 값이 감소할 수 있으며, 도 9 와 같이 RTU1, RTU2에서 관측이 안되는 실험 예도 발생될 수 있다. 이런 경우, 아크 모델링 구성(AA)은 임계값을 더 낮게 설정하여, 검출이 안된 RTU 도 검출되게 조정할 수 있다.
아크 모델링부(120)는 검출된 상전류 파형의 이산 샘플 데이터에 대한 표본 첨도를 산출하여 산출된 표본 첨도값 및 결합 검출을 위한 임계값을 비교하고, 산출된 표본 첨도값(EK)이 임계값(EKth) 이상인 경우 결함 검출 상태로 출력하고, 산출된 표본 첨도값(EK)이 임계값(EKth) 미만인 경우, 결함 미검출 상태로 출력할 수 있다.
도 7 및 도 8을 사용하여, 단선 결함(Open Faults) 검출 장치(AA)의 동작 방법을 설명하기로 한다.
아크 모델링부(120)는 이산 샘플 데이터에 대한 표본 첨도를 산출하고, 산출된 첨도값(EK)와 임계값(EKth)을 비교하는 제1 구성(210)을 이용하여 결과값(x)을 출력한 후 제2 구성(220)에 입력할 수 있다. 제2 구성(220)은 x 값에 대응하는 결과값(결함 검출 상태 또는 결함 미검출 상태)을 1 또는 0 으로 출력할 수 있다. 제2 구성(220)은 x가 0보다 크거나 같으면 1을 출력하고, 0 보다 작으면 0을 출력할 수 있다.
구체적으로, 이산 샘플 데이터에 대한 상전류는 아래 [식 4]와 같이 산출될 수 있다.
[식 4]
여기서, k 는 샘플링 인덱스이고, Ts 는 샘플링 인터벌일 수 있다.
또한, k 에 대한 첨도는 아래 [식 5]와 같이 산출될 수 있다.
[식 5]
여기서, N은 의 개수, 는 Ia의 평균이며, KGaussian 은 가우시안 distribution 의 첨도값일 수 있다.
도 8에서, CEK는 EK가 Threshold 값을 넘었을 때 1이라는 값을 할당하기 위한 변수이며, 고장이 아닌 경우 순간적으로 발생하는 비 이상적인 신호에 대비하고자 Threshold를 지속적으로 초과하였을 때 고장을 인지하기 위해 TEK 라는 변수를 만들어서 CEK가 10번이 반복적으로 나타나면 고장 알람을 띄어주기 위해 사용될 수 있다.
여기서 Ts는 데이터를 받아오는 주기이므로 고장 데이터가 10번 이상 반복되는 시간안에 검출하기 위해 사용될 수 있다. 예를 들어 Ts가 0.01초 (즉 Fs=100)이고 고장이 처음 발생하면 CEK가 1이되며 10번의 주기가 지나가면 TEK가 10 이되어 FD가 1이되므로 고장 알람이 발생될 수 있다. 하지만 일시적으로 (10번 이내에 threshold를 넘지 않는 상황) 발생한 특이 신호에 대해서는 TEK가 0으로 리셋되고 FD가 0이 되기 때문에 단선 아크 고장에 대해서만 고장 신호가 발생될 수 있다.
도 9(a) 내지 도 9(d)를 참고하면, 단선 결함 발생 지점과 가장 가까운 RTU 4에서 1.5 초에 아크 결합이 검출될 수 있으며, RTU3에서 0.003 초 늦게 아크 결함이 검출될 수 있다. RTU1 및 RTU2의 경우, 임계값을 넘지 못하여 FD 가 0으로 검출된 것을 나타내는다.
도 10은 본 발명의 일 실시 예에 따른 아크 모델링을 수행하는 방법을 나타내는 시퀀스도이다.
먼저, 아크 모델링 수행 방법은 배전 네트워크의 피더 말단의 소정 지점에서 아크를 동반한 단선 결함이 발생되는 경우(S710), PT(Potential Transformer)를 이용하여 계통 전압 파형을 검출한다(S720).
그 후에, 아크 모델링 수행 방법은 V-I 커브 및 Z-V 커브를 이용하여 Positive Cycle 및 Negative Cycle 로 구간이 분리되는 경우 상기 검출된 계통 전압 파형을 입력받아(S730), 입력된 계통 전압 파형에 대응하는 상임피던스값을 출력하는 수학적으로 표현 가능한 아크 모델을 생성한다(S740).
도 11은 본 발명의 일 실시 예에 따른 아크를 동반한 단선 결함을 검출하는 방법을 나타내는 시퀀스도이다.
우선, 단선 결함 검출 방법은 배전 네트워크의 피더 말단의 소정 지점에서 아크를 동반한 단선 결함이 발생되는 경우(S810), PT(Potential Transformer)를 이용하여 계통 전압 파형을 검출하고, 상기 검출된 계통 전압 파형에 기초하여 상임피던스값을 산출하며, 산출된 상임피던스값에 기초하여 상전류 파형을 검출한다(S820).
그 후에, 단선 결함 검출 방법은 검출된 상전류 파형의 이산 샘플 데이터에 대한 표본 첨도를 산출하여 산출된 표본 첨도값 및 결합 검출을 위한 임계값을 비교한다(S830).
이때, 산출된 표본 첨도값이 임계값 이상인 경우(S840), 결함 검출 상태로 출력하고(S850), 산출된 표본 첨도값이 상기 임계값 미만인 경우, 결함 미검출 상태로 출력할 수 있다(S860).
단선 결함 검출 방법은 배전 네트워크의 도전선을 따라 상전류 파형을 검출하는 복수의 RTU가 배치된 경우, 검출값을 가장 먼저 검출한 RTU에 인접한 지점에서 단선 결함의 발생된 것으로 결정할 수 있다.
또한, 단선 결함 검출 방법은 복수의 RTU 마다 고조파를 주입하여 첨도값의 변화율을 관측할 수 있다. 가령, 복수의 RTU 마다 1.2 초 시점에서 5 고조파가 주입되는 경우, 첨도값이 증가하고, 아크 발생(1.5 초) 이후에 아크 지점과 계측 지점과의 거리와 첨도값이 반비례로 증가할 수 있다.
이상, 첨부된 도면을 참조로 하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며, 제한적이 아닌 것으로 이해해야만 한다.

Claims (12)

  1. 아크를 동반한 단선 결함 검출 시의 아크 모델링 방법으로서,
    배전 네트워크의 피더(Feeder) 말단의 소정 지점에서 아크(Arc)를 동반한 단선 결함(Open Faults)이 발생되는 경우, PT(Potential Transformer)를 이용하여 계통 전압 파형을 검출하는 단계; 및
    V-I 커브 및 Z-V 커브를 이용하여 Positive Cycle 및 Negative Cycle 로 구간을 분리하고 상기 검출된 계통 전압 파형을 입력받아 상임피던스값을 출력하는, 수학적으로 표현 가능한 아크 모델을 생성하는 단계를 포함하는, 아크 모델링 방법.
  2. 제1항에 있어서,
    상기 아크 모델을 생성하는 단계는,
    상기 계통 전압 파형을 X 축 및 상기 상임피던스값을 Y 축에 매핑하는 경우, 상기 Positive Cycle 및 Negative Cycle 의 계통 전압 파형 대비 상임피던스값을 Y 축 대칭으로 모델링하는 단계를 포함하는, 아크 모델링 방법.
  3. 제2항에 있어서,
    상기 아크 모델을 생성하는 단계는,
    상기 Positive Cycle 및 Negative Cycle 을 4 구간으로 각각 구분되되, 제1 구간 및 제3 구간 각각을 비선형 함수로 모델링하고, 제2 구간 및 제4 구간 각각을 선형 함수로 모델링하는 단계를 포함하는, 아크 모델링 방법.
  4. 아크를 동반한 단선 결함 검출 시의 아크 모델링 장치로서,
    배전 네트워크의 피더 말단의 소정 지점에서 아크를 동반한 단선 결함이 발생되는 경우, 계통 전압 파형을 검출하는 PT(Potential Transformer); 및
    V-I 커브 및 Z-V 커브를 이용하여 Positive Cycle 및 Negative Cycle 로 구간을 분리하고 상기 검출된 계통 전압 파형을 입력받아 상임피던스값을 출력하는, 수학적으로 표현 가능한 아크 모델을 생성하는 아크 모델링부를 포함하는, 아크 모델링 장치.
  5. 제4항에 있어서,
    상기 아크 모델링부는,
    상기 계통 전압 파형을 X 축 및 상기 상임피던스값을 Y 축에 매핑하는 경우, 상기 Positive Cycle 및 Negative Cycle 의 계통 전압 파형 대비 상임피던스값을 Y 축 대칭으로 모델링하도록 구성되는, 아크 모델링 장치.
  6. 제5항에 있어서,
    상기 아크 모델링부는,
    상기 Positive Cycle 및 Negative Cycle 을 4 구간으로 각각 구분하되, 제1 구간 및 제3 구간 각각을 비선형 함수로 모델링하고, 제2 구간 및 제4 구간 각각을 선형 함수로 모델링하도록 구성되는, 아크 모델링 장치.
  7. 첨도를 이용하여 아크를 동반한 단선 결함을 검출하는 방법으로서,
    배전 네트워크의 피더 말단의 소정 지점에서 아크를 동반한 단선 결함이 발생되는 경우, PT(Potential Transformer)를 이용하여 계통 전압 파형을 검출하는 단계;
    상기 검출된 계통 전압 파형에 기초하여 상임피던스값을 산출하며, 상기 산출된 상임피던스값에 기초하여 상전류 파형을 검출하는 단계;
    검출된 상기 상전류 파형의 이산 샘플 데이터에 대한 표본 첨도(Kurtosis)를 산출하여 산출된 표본 첨도값(Kurtosis Index) 및 결합 검출을 위한 임계값을 비교하는 단계; 및
    상기 산출된 표본 첨도값이 상기 임계값 이상인 경우 결함 검출 상태로 출력하고, 상기 산출된 표본 첨도값이 상기 임계값 미만인 경우, 결함 미검출 상태로 출력하는 단계를 포함하는, 아크를 동반한 단선 결함 검출 방법.
  8. 제7항에 있어서,
    상기 배전 네트워크의 도전선을 따라 상전류 파형을 검출하는 복수의 RTU(Remote Terminal Unit)가 배치된 경우, 검출값을 가장 먼저 검출한 RTU에 인접한 지점에서 단선 결함의 발생된 것으로 결정하는 단계를 더 포함하는, 아크를 동반한 단선 결함 검출 방법.
  9. 제8항에 있어서,
    상기 복수의 RTU 마다 고조파를 주입하여 첨도값의 변화율을 관측하는 단계를 더 포함하는, 아크를 동반한 단선 결함 검출 방법.
  10. 첨도를 이용하여 아크를 동반한 단선 결함을 검출하는 장치로서,
    배전 네트워크의 피더 말단의 소정 지점에서 아크를 동반한 단선 결함이 발생되는 경우, 계통 전압 파형을 검출하는 PT; 및
    상기 검출된 계통 전압 파형에 기초하여 상임피던스값을 산출하며, 상기 산출된 상임피던스값에 기초하여 상전류 파형을 검출하고, 검출된 상기 상전류 파형의 이산 샘플 데이터에 대한 표본 첨도를 산출하여 산출된 표본 첨도값 및 결합 검출을 위한 임계값을 비교하는 아크 모델링부를 포함하며,
    상기 아크 모델링부는,
    상기 산출된 표본 첨도값이 상기 임계값 이상인 경우 결함 검출 상태로 출력하고, 상기 산출된 표본 첨도값이 상기 임계값 미만인 경우, 결함 미검출 상태로 출력하도록 구성되는, 아크를 동반한 단선 결함 검출 장치.
  11. 제10항에 있어서,
    상기 단선 결함 검출 장치는,
    상기 배전 네트워크의 도전선을 따라 상전류 파형을 검출하는 복수의 RTU가 배치된 경우, 검출값을 가장 먼저 검출한 RTU에 인접한 지점에서 단선 결함의 발생된 것으로 결정하도록 구성되는, 아크를 동반한 단선 결함 검출 장치.
  12. 제11항에 있어서,
    상기 단선 결함 검출 장치는,
    상기 복수의 RTU 마다 소정의 고조파를 주입하여 첨도값의 변화율을 관측하도록 구성되는, 아크를 동반한 단선 결함 검출 장치.

KR1020210154095A 2021-11-10 2021-11-10 아크 모델링 방법, 아크를 동반한 단선 결함 검출 방법 및 이를 적용한 장치 KR102603316B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210154095A KR102603316B1 (ko) 2021-11-10 2021-11-10 아크 모델링 방법, 아크를 동반한 단선 결함 검출 방법 및 이를 적용한 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210154095A KR102603316B1 (ko) 2021-11-10 2021-11-10 아크 모델링 방법, 아크를 동반한 단선 결함 검출 방법 및 이를 적용한 장치

Publications (2)

Publication Number Publication Date
KR20230068486A KR20230068486A (ko) 2023-05-18
KR102603316B1 true KR102603316B1 (ko) 2023-11-16

Family

ID=86545436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210154095A KR102603316B1 (ko) 2021-11-10 2021-11-10 아크 모델링 방법, 아크를 동반한 단선 결함 검출 방법 및 이를 적용한 장치

Country Status (1)

Country Link
KR (1) KR102603316B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080036472A1 (en) 2006-08-14 2008-02-14 Collins Edward R Jr Impedance-based arc fault determination device (iadd) and method
KR101244877B1 (ko) 2011-08-11 2013-03-18 (주) 예스텔레콤 아크 펄스 타이밍을 이용한 아크 결함 검출 장치
US20160341769A1 (en) 2011-11-23 2016-11-24 Analog..Devices..Global Current measurement

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110012116A (ko) * 2009-07-29 2011-02-09 단암엔지니어링 주식회사 아크 검출기, 아크 차단 장치, 아크 검출 방법 및 아크 차단 방법
KR20110045854A (ko) * 2009-10-28 2011-05-04 주식회사 세니온 배전 선로에 발생한 아크를 검출하는 장치 및 방법
KR101562845B1 (ko) * 2011-02-23 2015-10-23 엘렌베르거 앤드 포엔스겐 게엠베하 아크형 결함을 식별하기 위한 방법 및 회로 차단기
EP3769096A1 (en) * 2018-03-20 2021-01-27 Whisker Labs, Inc. Detection of electric discharges that precede fires in electrical wiring
KR20210023127A (ko) * 2019-08-22 2021-03-04 한국전력공사 배전계통 고장구간 식별 시스템
KR20210057363A (ko) * 2019-11-12 2021-05-21 한국전기연구원 전력 계통 고조파 임피던스 계산 방법 및 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080036472A1 (en) 2006-08-14 2008-02-14 Collins Edward R Jr Impedance-based arc fault determination device (iadd) and method
KR101244877B1 (ko) 2011-08-11 2013-03-18 (주) 예스텔레콤 아크 펄스 타이밍을 이용한 아크 결함 검출 장치
US20160341769A1 (en) 2011-11-23 2016-11-24 Analog..Devices..Global Current measurement

Also Published As

Publication number Publication date
KR20230068486A (ko) 2023-05-18

Similar Documents

Publication Publication Date Title
Jamali et al. Protection of transmission lines in multi-terminal HVDC grids using travelling waves morphological gradient
US11879927B2 (en) Triggered vacuum gap fault detection methods and devices
Dias et al. Comparison of secondary arcs for reclosing applications
Zadeh et al. Phasor measurement unit based transmission line protection scheme design
Lin et al. A selective single-phase-to-ground fault protection for neutral un-effectively grounded systems
CN111969575B (zh) 配电网单相接地故障消弧方法、装置、设备及存储介质
CN110389276A (zh) 一种单相接地故障管理系统及方法
Lazaro et al. Waveform asymmetry of instantaneous current signal based symmetrical fault detection during power swing
Monadi et al. Design and real-time implementation of a PMU-based adaptive auto-reclosing scheme for distribution networks
CN103558527A (zh) 超高压gis标准雷电冲击电压耐压试验仿真模拟方法
Nikoofekr et al. Nature of fault determination on transmission lines for single phase autoreclosing applications
Dias et al. Hardware implementation and performance evaluation of the fast adaptive single-phase auto reclosing algorithm
Hamidi et al. Adaptive single-phase auto-reclosing method using power line carrier signals
Lukowicz et al. New approach to intermittent earth fault detection with admittance criteria
Chen et al. Variable impedance fault current bypass circuit for fault arc suppression in distribution network
KR102553451B1 (ko) 가스절연개폐기 시스템내 고장 판별 장치 및 가스절연개폐기 시스템내 고장 판별 방법
Xie et al. Adaptive single-phase auto-reclosing scheme based on the moving average filter-quadrature signal generator for transmission lines with shunt reactors
Obi et al. High impedance fault arc analysis on 11 kV distribution networks
KR102603316B1 (ko) 아크 모델링 방법, 아크를 동반한 단선 결함 검출 방법 및 이를 적용한 장치
CN211206745U (zh) 一种单相接地故障管理系统
KR101862029B1 (ko) Bess 연계 배전계통의 적응형 재폐로 방법
Dias et al. Implementation and performance evaluation of a harmonic filter for use in adaptive single‐phase reclosing
Lee et al. DC arc fault Detection method for DC microgrid using branch monitoring
Jazebi et al. Time domain single-phase reclosure scheme for transmission lines based on dual-Gaussian mixture models
Chen et al. Arcing current features extraction using wavelet transform

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant