KR102597358B1 - 인버터 제어기 테스트 장치 및 방법 - Google Patents

인버터 제어기 테스트 장치 및 방법 Download PDF

Info

Publication number
KR102597358B1
KR102597358B1 KR1020160139385A KR20160139385A KR102597358B1 KR 102597358 B1 KR102597358 B1 KR 102597358B1 KR 1020160139385 A KR1020160139385 A KR 1020160139385A KR 20160139385 A KR20160139385 A KR 20160139385A KR 102597358 B1 KR102597358 B1 KR 102597358B1
Authority
KR
South Korea
Prior art keywords
inverter controller
test
signal
input signal
offset
Prior art date
Application number
KR1020160139385A
Other languages
English (en)
Other versions
KR20180045370A (ko
Inventor
정세종
인치교
김승환
Original Assignee
에이치디현대일렉트릭 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이치디현대일렉트릭 주식회사 filed Critical 에이치디현대일렉트릭 주식회사
Priority to KR1020160139385A priority Critical patent/KR102597358B1/ko
Publication of KR20180045370A publication Critical patent/KR20180045370A/ko
Application granted granted Critical
Publication of KR102597358B1 publication Critical patent/KR102597358B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16528—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values using digital techniques or performing arithmetic operations

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명의 일 실시 예에 따른 인버터 제어기 테스트 장치는 아날로그 신호인 입력신호를 생성하고 시험용 인버터 제어기에 공급하는 입력신호 생성부; 상기 입력신호에 따라 동작된 상기 시험용 인버터 제어기의 옵셋 및 전압이득이 포함된 출력신호를 수신하는 통신부; 2개 이상의 상기 출력신호의 전압크기와 2개 이상의 상기 입력신호의 전압크기를 이용하여 상기 시험용 인버터 제어기의 옵셋 및 이득을 계산하는 옵셋 및 이득 연산부를 포함한다.

Description

인버터 제어기 테스트 장치 및 방법{APPARATUS AND METHOD FOR TESTING ANALOG SIGNAL OF INDUSTRIAL INVERTER}
본 발명은 인버터 제어기 테스트 장치 및 방법에 관한 것이다.
일반적으로, 산업용 인버터 제어기는 아날로그 입력회로와 출력회로를 구비하고 있다.
아날로그 회로의 입력은 제어에 사용되는 아날로그 신호와 사용자가 사용하는 아날로그 신호로 나뉠 수 있다. 이러한 아날로그 회로에 사용되는 저항값과 증폭기는 일정한 한도 내에서 오차를 포함하며, 이러한 오차에 의해서 옵셋값과 이득값이 달라지게 된다.
만약, 출력 전류나 전압과 같은 제어 신호에 이러한 오차가 포함될 경우 전동기의 출력 토크 및 속도가 진동할 수 있다. 그리고, 사용자 인터페이스부의 아날로그 신호에 이러한 옵셋 및 이득값의 오차가 존재하는 경우에는 일관된 사용환경을 제공할 수 없게 된다.
따라서, 동일하게 설계된 회로라 하더라도 다수의 제어기를 제작하는 경우 사용되는 저항값의 오차나 증폭비율이 달라질 수 있으므로 각 제어기별로 옵셋 및 이득값을 측정하여 보정하여야 한다.
대한민국 등록특허공보 제10-1606537호 (발명의 명칭: 인버터의 센싱옵셋 보상방법)
본 발명은 종래의 문제점을 해결할 수 있는 인버터 제어기 테스트 장치 및 방법을 제공하는 데 그 목적이 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시 예에 따른 인터버 테스트 장치는 아날로그 신호인 입력신호를 생성하고 시험용 인버터 제어기에 공급하는 아날로그 신호 생성부; 상기 입력신호에 따라 동작된 상기 시험용 인버터 제어기의 옵셋 및 전압이득이 포함된 출력신호를 수신하는 통신부; 2개 이상의 상기 출력신호의 전압크기와 2개 이상의 상기 입력신호의 전압크기를 이용하여 상기 시험용 인버터 제어기의 옵셋 및 이득을 계산하는 옵셋 및 이득 연산부를 포함한다.
일 실시 예에서, 상기 인버터 제어기 테스트 장치는 상기 입력신호의 크기를 순차적으로 제어하기 위한 지령을 상기 아날로그 신호 생성부로 제공하는 신호지령부를 포함하고, 상기 아날로그 신호 생성부는 상기 지령에 따라 크기가 가변된 상기 입력신호를 생성하는 인버터 제어기 테스트 장치.
일 실시 예에서, 상기 옵셋 및 이득 연산부는, 하기의 식 1을 이용하여 상기 시험용 인버터 제어기의 옵셋 및 전압이득을 계산한다.
[식 1]
옵셋 = (Vx2 × Vy1 - Vx1 × Vy2)/(Vx2 -Vx1)
이득 = (Vy2 - Vy1)/(Vx2 - Vx1)
여기서, Vx1, Vx2는 크기가 서로 다른 입력신호의 전압크기, Vy1, Vy2는 크기가 서로 다른 출력신호의 전압크기이다.
일 실시 예에서, 상기 옵셋 및 이득 연산부는 상기 입력신호가 3개 이상일 경우, 최소자승법을 이용하여 상기 시험용 인버터 제어기의 옵셋 및 전압이득을 계산한다.
본 발명의 일 실시 예에 따른 인버터 제어기 테스트 단말은 하나 이상의 아날로그 신호인 입력신호를 생성한 후, 상기 입력신호를 시험용 인버터 제어기에 공급한 후, 상기 입력신호에 따른 시험용 인버터 제어기의 출력신호를 이용하여 상기 시험용 인버터 제어기의 옵셋 및 이득을 계산하는 응용프로그램이 저장된다.
본 발명의 일 실시 예에 따른 인버터 테스트 방법은 시험용 인버터 제어기에 아날로그 신호인 제1 입력신호를 제공하는 단계; 상기 제1 입력신호에 기초하여 동작된 상기 시험용 인버터 제어기의 제1 출력신호를 수신하여 저장하는 단계; 상기 시험용 인버터 제어기에 아날로그 신호인 제2 입력신호를 제공하는 단계; 상기 제2 입력신호에 기초하여 동작된 상기 시험용 인버터 제어기의 제2 출력신호를 수신하여 저장하는 단계; 각 입력신호 및 각 출력신호를 하기의 식 1에 적용하여 상기 시험용 인버터 제어기의 옵셋 및 전압이득을 계산하는 단계; 및 계산된 옵셋 및 전압이득을 상기 시험용 인버터 제어기를 전송하는 단계를 포함한다.
[식 1]
옵셋 = (Vx2 ×Vy1 - Vx1 ×Vy2)/(Vx2 -Vx1)
이득 = (Vy2 - Vy1)/(Vx2 - Vx1)
여기서, Vx1, Vx2는 크기가 서로 다른 입력신호의 전압크기, Vy1, Vy2는 크기가 서로 다른 출력신호의 전압크기이다.
본 발명의 일 실시 예에 따른 인버터 제어기 테스트 방법은 시험용 인버터 제어기에 서로 다른 전압으로 생성한 K개의 입력신호을 제공하는 단계; 상기 K개의 입력신호 각각에 기초하여 동작된 상기 시험용 인버터 제어기의 K개의 출력신호를 수신하여 저장하는 단계; 상기 K개의 출력신호를 최소자승법에 적용시켜 상기 시험용 인버터 제어기의 옵셋 및 전압이득을 계산하는 단계; 및 계산된 옵셋 및 전압이득을 상기 시험용 인버터 제어기를 전송하는 단계를 포함한다.
산업용 인버터 제어기의 제작과정에서 아날로그 입력부의 옵셋과 이득을 정밀하게 계산하여 제어기의 비휘발성 메모리에 저장해 둠으로써, 제어기로 입력되는 아날로그 신호를 정밀하게 복원할 수 있다.
이에 따라, 출력전류나 전압과 같이 전동기 제어에 사용되는 제어변수의 측정오차에 의한 전동기 출력전류의 왜곡을 줄이고 토크 맥동을 줄일 수 있다.
또한, 전압(-10~10V)이나 전류(0~20mA)로 주파수 명령을 주고자 하는 사용자에게 일관된 아날로그 입력 사용환경을 제공한다. 그리고, 회로의 옵셋 및 이득을 계산하는 소프트웨어가 시험장치부에 존재함으로써 피 시험용 제어기의 소프트웨어 메모리 용량을 감소시킬 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 산업용 인버터 제어기의 아날로그 입력회로 시험 방법을 도시한 도면이다.
도 2는 본 발명의 다른 일 실시 예에 따른 인버터 제어기 테스트 장치를 나타낸 블록도이다.
도 3은 본 발명의 일 실시 예에 따른 인버터 제어기 테스트 방법을 나타낸 흐름도이다.
도 4는 본 발명의 다른 일 실시 예에 따른 인버터 제어기 테스트 방법을 설명한 흐름도이다.
본 명세서에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 명세서에서 사용되는 기술적 용어는 본 명세서에서 특별히 다른 의미로 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나, 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 명세서에서 사용되는 기술적인 용어가 본 발명의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는, 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 발명에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.
또한, 본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 의 용어는 명세서 상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.
또한, 본 명세서에서 사용되는 구성요소에 대한 접미사 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
또한, 본 명세서에서 사용되는 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 발명의 사상을 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 발명의 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
도 1은 본 발명의 일 실시 예에 따른 인버터 제어기 테스트 장치를 나타낸 장치 블록도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 인버터 제어기 테스트 장치(100)는 아날로그 신호 생성부(110), 통신부(120), 옵셋 및 이득 연산부(130) 포함한다. 또한, 상기 인버터 제어기 테스트 장치(100)는 상기 입력신호의 크기를 순차적으로 제어하기 위한 지령을 상기 입력신호 생성부(110)로 제공하는 신호지령부를 포함하고, 상기 아날로그 신호 생성부는 상기 지령에 따라 상기 입력신호의 크기를 가변할 수 있다.
상기 입력신호 생성부(110)는 상기 지령에 기초하여 서로 다른 크기의 아날로그 신호를 생성한다.
상기 옵셋 및 이득 연산부(130)는 2개 이상의 상기 출력신호의 전압크기와 2개 이상의 상기 입력신호의 전압크기를 이용하여 상기 시험용 인버터 제어기의 옵셋 및 이득을 계산한다.
참고로, 시험용 인버터 제어기(10)는 신호입력부(11), A/D 컨버터부(12), 메모리부(13) 및 통신부(14)를 포함할 수 있다.
상기 신호입력부(11)는 인버터 제어기 테스트 장치(100)에서 제공된 아날로그 신호인 입력신호(Vx)를 일정이득으로 증폭한 후, 옵셋시킨 신호(Vy)를 출력한다.
A/D 컨버터부(12)는 신호입력부(11)의 출력신호를 디지털 신호(Vy_AD_value)로 변환한다.
신호처리부(13)는 A/D 컨버터부(12)에서 변환된 디지털 신호(Vy_AD_value)로부터 A/D 컨버터부의 이득값(AD_Gain)으로 나누어 A/D 컨버터부(12)의 입력단의 전압값(Vy_c)을 검출한다.
Vy_AD_value = Vy × AD_Gain
Vy_c = Vy_AD_value/AD_Gain
Vy_c =Vy = Gain × Vx + Offset
A/D 컨버터부(12)의 입력단 전압값(Vy_c)은 메모리에 저장된 후, 통신부를 통해 인버터 제어기 테스트 장치(100)로 전송된다.
한편, 상기 옵셋 및 이득 연산부(130)는 시험용 인버터 제어기(10)에서 출력한 2개의 출력신호(Vy1, Vy2)를 하기의 식 1에 적용하여 상기 시험용 인버터 제어기의 옵셋 및 전압이득을 계산한다.
[식 1]
옵셋 = (Vx2 ×Vy1 - Vx1 ×Vy2)/(Vx2 -Vx1)
이득 = (Vy2 - Vy1)/(Vx2 - Vx1)
여기서, Vx1, Vx2는 크기가 서로 다른 입력신호, Vy1, Vy2는 크기가 서로 다른 인버터 제어기의 출력신호이다.
또한, 상기 옵셋 및 이득 연산부(130)는 다른 일 예로, 상기 입력신호가 3개 이상일 경우, 최소자승법을 이용하여 상기 시험용 인버터 제어기(10)의 옵셋 및 전압이득을 계산할 수 있다.
보다 구체적으로, 입력신호(Vx[1], Vx[2], Vx[3] ...), (Vy[1], Vy[2], Vy[3] ...) 로부터 최소자승법(Least Square Method)을 이용하여 계산할 수 있다. 여기서, Vx[k]는 Gain_c × Vy[k] + Offset_c로 나타낼 수 있다.
도 2는 본 발명의 다른 일 실시 예에 따른 인버터 제어기 테스트 장치를 나타낸 블록도이다.
도 2를 참조하면, 본 발명의 다른 일 실시 예에 따른 인버터 제어기 테스트 장치(200)은 휴대용 입력신호 생성단말(210) 및 휴대용 옵셋 및 이득 검출단말(220)를 포함할 수 있다.
상기 휴대용 입력신호 생성단말(210)은 시험용 인버터 제어기(10)에 서로 다른 크기의 아날로그 신호를 생성하여 제공한다.
상기 휴대용 옵셋 및 이득 검출단말(220)은 상기 입력신호에 따른 시험용 인버터 제어기의 출력신호를 이용하여 상기 시험용 인버터 제어기의 옵셋 및 이득을 계산하는 응용프로그램을 포함한 단말일 수 있다.
상기 응용프로그램은 시험용 인버터 제어기에서 출력한 2개의 출력신호(Vy1, Vy2)를 하기의 식 1에 적용하여 상기 시험용 인버터 제어기의 옵셋 및 전압이득을 계산한다.
[식 1]
옵셋 = (Vx2 × Vy1 - Vx1 × Vy2)/(Vx2 - Vx1)
이득 = (Vy2 - Vy1)/(Vx2 - Vx1)
여기서, Vx1, Vx2는 크기가 서로 다른 입력신호이고, Vy1, Vy2는 크기가 서로 다른 출력신호이다.
또한, 상기 응용프로그램은 입력신호가 3개 이상일 경우, 최소자승법을 이용하여 상기 시험용 인버터 제어기의 옵셋 및 전압이득을 계산할 수 있다.
보다 구체적으로, 입력신호(Vx[1], Vx[2], Vx[3] ...), (Vy[1], Vy[2], Vy[3] ...) 로부터 최소자승법(Least Square Method)을 이용하여 계산할 수 있다. 여기서, Vx[k]는 Gain_c × Vy[k] + Offset_c로 나타낼 수 있다.
도 3은 본 발명의 일 실시 예에 따른 인버터 제어기 테스트 방법을 나타낸 흐름도이다.
도 3을 참조하면, 본 발명의 일 실시 예에 따른 인버터 제어기 테스트 방법(S700)은 인버터 제어기 테스트 장치(100)에서 시험용 인버터 제어기에 아날로그 신호인 제1 입력신호를 제공(S701)하면, 상기 제1 입력신호(Vx1)에 기초하여 동작된 상기 시험용 인버터 제어기(10)의 제1 출력신호(Vy1)를 수신하여 저장(S702)하고, 일정 시간 후, 다시, 인버터 제어기 테스트 장치(700)에서 상기 시험용 인버터 제어기(10)에 아날로그 신호인 제2 입력신호(Vx2)를 제공(S703)한 후, 상기 제2 입력신호(Vx2)에 기초하여 동작된 상기 시험용 인버터 제어기의 제2 출력신호(Vy2)를 수신하여 저장(S704)한다.
이후, 옵셋 및 이득 연산부(130)에서 각 입력신호(Vx1, Vx2) 및 각 출력신호(Vy1, Vy2)를 하기의 식 1에 적용하여 상기 시험용 인버터 제어기(10)의 옵셋(offset) 및 이득(Gain)을 계산(S705)한 후, 계산된 옵셋 및 전압이득을 상기 시험용 인버터 제어기(10)를 전송(S706)한다.
[식 1]
옵셋(offset) = (Vx2 × Vy1 - Vx1 × Vy2)/(Vx2 - Vx1)
이득(gain) = (Vy2 - Vy1)/(Vx2 - Vx1)
여기서, Vx1, Vx2는 크기가 서로 다른 입력신호, Vy1, Vy2는 크기가 서로 다른 출력신호이다.
추가적으로, 상기 시험용 인버터 제어기(10)가 복수 개의 신호입력부를 포함하는 경우라면, 인버터 제어기 테스트 장치(100)는 1개의 신호입력부 마다, 상술한 단계들(S701부터 S705)을 수행하는 단계(S707)를 더 포함할 수 있다. 여기서, 복수 개의 신호입력부는 복수 개의 채널로 표현될 수 있다.
도 4는 본 발명의 다른 일 실시 예에 따른 인버터 제어기 테스트 방법을 설명한 흐름도이다.
도 4를 참조하면, 본 발명의 다른 일 실시 예에 따른 인버터 제어기 테스트 방법(S800)은 시험용 인버터 제어기에 아날로그 신호인 제1 입력신호를 제공(S801)하고, 상기 제1 입력신호에 기초하여 동작된 상기 시험용 인버터 제어기의 제1 출력신호를 수신(S802)하고, 일정시간 이후, 상기 시험용 인버터 제어기에 아날로그 신호인 제2 입력신호를 제공(S803)한 후, 상기 제2 입력신호에 기초하여 동작된 상기 시험용 인버터 제어기의 제2 출력신호를 수신(S804)하여 저장한다. 시험용 인버터 제어기에 제K 입력신호을 제공한 후, 상기 제K 입력신호에 기초하여 동작된 상기 시험용 인버터 제어기의 제K 출력신호를 수신(S805)하여 저장한다.
옵셋 및 이득 연산부는 상기 K개의 출력신호를 최소자승법에 적용시켜 상기 시험용 인버터 제어기의 옵셋 및 전압이득을 계산(S806)한다. 상기 S806이 완료되면, 인버터 제어기 테스트 장치(100)는 계산된 옵셋 및 전압이득을 상기 시험용 인버터 제어기를 전송한다.
추가적으로, 상기 시험용 인버터 제어기(10)가 복수 개의 신호입력부를 포함하는 경우라면, 인버터 제어기 테스트 장치(100)는 1개의 신호입력부 마다, 상술한 단계들(S801부터 S806)을 수행하는 단계(S808)를 더 포함할 수 있다. 여기서, 복수 개의 신호입력부는 복수 개의 채널로 표현될 수 있다.
참고로, 본 발명의 일 실시 예에서 개시된 "~부" 는 컴퓨팅 디바이스일 수 있으며, 상기 컴퓨팅 디바이스는 적어도 하나의 프로세싱 유닛 및 메모리를 포함할 수 있다.
여기서, 프로세싱 유닛은 예를 들어 중앙처리장치(CPU), 그래픽처리장치(GPU), 마이크로프로세서, 주문형 반도체(Application Specific Integrated Circuit, ASIC), Field Programmable Gate Arrays(FPGA) 등을 포함할 수 있으며, 복수의 코어를 가질 수 있다.
상기 메모리는 휘발성 메모리(예를 들어, RAM 등), 비휘발성 메모리(예를 들어, ROM, 플래시 메모리 등) 또는 이들의 조합일 수 있다.
또한, 컴퓨팅 디바이스는 추가적인 스토리지를 포함할 수 있다. 스토리지는 자기 스토리지, 광학 스토리지 등을 포함하지만 이것으로 한정되지 않는다.
상기 스토리지에는 본 명세서에 개진된 하나 이상의 실시예를 구현하기 위한 컴퓨터 판독 가능한 명령이 저장될 수 있고, 운영 시스템, 애플리케이션 프로그램 등을 구현하기 위한 다른 컴퓨터 판독 가능한 명령도 저장될 수 있다. 스토리지에 저장된 컴퓨터 판독 가능한 명령은 프로세싱 유닛에 의해 실행되기 위해 메모리에 로딩될 수 있다.
한편, 컴퓨팅 디바이스는 네트워크을 통하여 다른 디바이스(예를 들어, 온도 측정부, 영점 보정부)와 통신할 수 있게 하는 통신접속(들)을 포함할 수 있다. 여기서, 통신 접속(들)은 모뎀, 네트워크 인터페이스 카드(NIC), 통합 네트워크 인터페이스, 무선 주파수 송신기/수신기, 적외선 포트, USB 접속 또는 컴퓨팅 디바이스를 다른 컴퓨팅 디바이스에 접속시키기 위한 다른 인터페이스를 포함할 수 있다. 또한, 통신 접속(들) 은 유선 접속 또는 무선 접속을 포함할 수 있다.
상술한 컴퓨팅 디바이스의 각 구성요소는 버스 등의 다양한 상호접속(예를 들어, 주변 구성요소 상호접속(PCI), USB, 펌웨어(IEEE 1394), 광학적 버스 구조 등)에 의해 접속될 수도 있고, 네트워크에 의해 상호접속될 수도 있다.
본 명세서에서 사용되는 "~부" 등과 같은 용어들은 일반적으로 하드웨어, 하드웨어와 소프트웨어의 조합, 소프트웨어, 또는 실행중인 소프트웨어인 컴퓨터 관련 엔티티를 지칭하는 것이다. 예를 들어, 구성요소는 프로세서 상에서 실행중인 프로세스, 프로세서, 객체, 실행 가능물(executable), 실행 스레드, 프로그램 및/또는 컴퓨터일 수 있지만, 이것으로 한정되는 것은 아니다. 예를 들어, 컨트롤러 상에서 구동중인 애플리케이션 및 컨트롤러 모두가 구성요소일 수 있다. 하나 이상의 구성요소는 프로세스 및/또는 실행의 스레드 내에 존재할 수 있으며, 구성요소는 하나의 컴퓨터 상에서 로컬화될 수 있고, 둘 이상의 컴퓨터 사이에서 분산될 수도 있다.
이상에서 실시 예를 들어 본 발명을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시 예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다.
따라서 본 발명에 개시된 실시 예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술적 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범위에 포함되는 것으로 해석 되어야 할 것이다.
10: 시험용 인버터 제어기
11: 신호입력부
12: A/D 컨버터
13: 메모리
14: 통신부
100: 인버터 제어기 테스트 장치
110: 입력신호 생성부
120: 통신부
130: 옵셋 및 이득 연산부
140: 신호 지령부

Claims (9)

  1. 아날로그 신호인 입력신호를 생성하고 시험용 인버터 제어기에 공급하는 입력신호 생성부;
    상기 입력신호에 따라 동작된 상기 시험용 인버터 제어기의 옵셋 및 전압이득이 포함된 출력신호를 수신하는 통신부;
    2개 이상의 상기 출력신호의 전압크기와 2개 이상의 상기 입력신호의 전압크기를 이용하여 상기 시험용 인버터 제어기의 옵셋 및 이득을 계산하는 옵셋 및 이득 연산부; 및
    상기 입력신호의 크기를 순차적으로 제어하기 위한 지령을 상기 입력신호 생성부로 제공하는 신호지령부를 포함하고,
    상기 입력신호 생성부는 상기 지령에 따라 상기 입력신호의 크기를 순차적으로 가변하는 인버터 제어기 테스트 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 옵셋 및 이득 연산부는,
    하기의 식 1을 이용하여 상기 시험용 인버터 제어기의 옵셋 및 전압이득을 계산하는 인버터 제어기 테스트 장치.
    [식 1]
    옵셋 = (Vx2 × Vy1 - Vx1 × Vy2)/(Vx2 - Vx1)
    이득 = (Vy2 - Vy1)/(Vx2 - Vx1)
    여기서, Vx1, Vx2는 크기가 서로 다른 입력신호의 전압크기, Vy1, Vy2는 크기가 서로 다른 출력신호의 전압크기이다.
  4. 제3항에 있어서,
    상기 옵셋 및 이득 연산부는,
    상기 입력신호가 3개 이상일 경우, 최소자승법을 이용하여 상기 시험용 인버터 제어기의 옵셋 및 전압이득을 계산하는 인버터 제어기 테스트 장치.
  5. 하나 이상의 아날로그 신호인 입력신호를 순차적으로 가변하여 생성한 후, 상기 입력신호를 시험용 인버터 제어기에 송신한 후, 상기 입력신호에 따른 시험용 인버터 제어기의 출력신호를 이용하여 상기 시험용 인버터 제어기의 옵셋 및 이득을 계산하는 응용프로그램이 저장된 인버터 제어기 테스트 단말.
  6. a)시험용 인버터 제어기에 아날로그 신호인 제1 입력신호를 제공하는 단계;
    b)상기 제1 입력신호에 기초하여 동작된 상기 시험용 인버터 제어기의 제1 출력신호를 수신하여 저장하는 단계;
    c)상기 시험용 인버터 제어기에 아날로그 신호이며, 상기 제1 입력신호와 상이하게 순차적으로 가변된 제2 입력신호를 제공하는 단계;
    d)상기 제2 입력신호에 기초하여 동작된 상기 시험용 인버터 제어기의 제2 출력신호를 수신하여 저장하는 단계;
    e)각 입력신호 및 각 출력신호를 하기의 식 1에 적용하여 상기 시험용 인버터 제어기의 옵셋 및 전압이득을 계산하는 단계; 및
    f)계산된 옵셋 및 전압이득을 상기 시험용 인버터 제어기를 전송하는 단계를 포함하는 인버터 제어기 테스트 방법.
    [식 1]
    옵셋 = (Vx2 × Vy1 - Vx1 × Vy2)/(Vx2 - Vx1)
    이득 = (Vy2 - Vy1)/(Vx2 - Vx1)
    여기서, Vx1, Vx2는 크기가 서로 다른 입력신호의 전압크기, Vy1, Vy2는 크기가 서로 다른 출력신호의 전압크기이다.
  7. 제6항에 있어서,
    상기 시험용 인버터 제어기가 복수 개의 신호입력부를 포함하는 경우라면, 1개의 신호입력부 마다 상기 a) 단계부터 상기 e) 단계를 수행하는 단계를 더 포함하는 인버터 제어기 테스트 방법.
  8. a)시험용 인버터 제어기에 아날로그 신호인 제1 입력신호를 제공하는 단계;
    b)상기 제1 입력신호에 기초하여 동작된 상기 시험용 인버터 제어기의 제1 출력신호를 수신하여 저장하는 단계;
    c)상기 시험용 인버터 제어기에 아날로그 신호이며, 상기 제1 입력신호와 상이하게 순차적으로 가변된 제2 입력신호를 제공하는 단계;
    d)상기 제2 입력신호에 기초하여 동작된 상기 시험용 인버터 제어기의 제2 출력신호를 수신하여 저장하는 단계;
    e)상기 시험용 인버터 제어기에 상기 제1 및 제2 입력신호와 상이하게 순차적으로 가변된 제K 입력신호를 제공하는 단계;
    f)상기 제K 입력신호에 기초하여 동작된 상기 시험용 인버터 제어기의 제K 출력신호를 수신하여 저장하는 단계;
    g)K개의 출력신호를 최소자승법에 적용시켜 상기 시험용 인버터 제어기의 옵셋 및 전압이득을 계산하는 단계; 및
    h)계산된 옵셋 및 전압이득을 상기 시험용 인버터 제어기를 전송하는 단계를 포함하는 인버터 제어기 테스트 방법.
  9. 제8항에 있어서,
    상기 시험용 인버터 제어기가 복수 개의 신호입력부를 포함하는 경우라면, 1개의 신호입력부 마다 상기 a) 단계부터 상기 g) 단계를 수행하는 단계를 더 포함하는 인버터 제어기 테스트 방법.
KR1020160139385A 2016-10-25 2016-10-25 인버터 제어기 테스트 장치 및 방법 KR102597358B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160139385A KR102597358B1 (ko) 2016-10-25 2016-10-25 인버터 제어기 테스트 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160139385A KR102597358B1 (ko) 2016-10-25 2016-10-25 인버터 제어기 테스트 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20180045370A KR20180045370A (ko) 2018-05-04
KR102597358B1 true KR102597358B1 (ko) 2023-11-02

Family

ID=62199291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160139385A KR102597358B1 (ko) 2016-10-25 2016-10-25 인버터 제어기 테스트 장치 및 방법

Country Status (1)

Country Link
KR (1) KR102597358B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08110801A (ja) * 1994-10-12 1996-04-30 Toshiba Corp タービン制御装置
JP3927435B2 (ja) * 2002-03-29 2007-06-06 ジヤトコ株式会社 自動変速機の液圧制御装置の補正制御システム
KR20140141941A (ko) * 2013-06-03 2014-12-11 엘에스산전 주식회사 인버터 기능 시험장치 및 시험방법
KR101606537B1 (ko) 2013-12-18 2016-03-25 포스코에너지 주식회사 인버터의 센싱옵셋 보상방법 및 그 장치

Also Published As

Publication number Publication date
KR20180045370A (ko) 2018-05-04

Similar Documents

Publication Publication Date Title
KR20170027107A (ko) 이벤트 기반 센서 및 이벤트 기반 센서의 픽셀
MX2022015943A (es) Sistema y metodo de retroalimentacion del usuario.
MX2020010935A (es) Dispositivo de control de vehiculo, sistema de control de vehiculo y metodo de control de vehiculo.
JP2015145878A5 (ko)
TWI584611B (zh) 乙太網路供電系統的受電裝置檢測裝置及方法
WO2016182014A1 (ja) 動作検出装置
JP2016532105A5 (ko)
US20180095554A1 (en) Capacitive stylus signal transmitting and application method and capacitive stylus applying this method
JP2019509491A (ja) マルチチャネルシステムのためのクロストーク較正
KR102597358B1 (ko) 인버터 제어기 테스트 장치 및 방법
MX2019002631A (es) Metodo y dispositivo de medicion para inspeccionar un arnes de cable.
JP5864748B2 (ja) ２線プロセス制御ループ電流の診断装置及び方法
US10982971B2 (en) Method and apparatus for detecting background noise of sensor
US11296970B2 (en) Method for detecting a disruption in a vehicle's communication system by checking for abnormalities in communication
US10457235B2 (en) Occupant detecting system
US9136808B2 (en) Signal processing apparatus and method
CN112398961A (zh) 使用迭代电力激活对从设备寻址
JP6431005B2 (ja) センサ装置
JP6488710B2 (ja) 通信用スレーブ
KR101876245B1 (ko) 지능형전자장치 성능검증 장치, 지능형전자장치 성능검증 시스템 및 컴퓨터 판독가능 기록 매체
CN105333808B (zh) 位移检测电路、电涡流位移传感器及其校正电路和方法
US11144280B2 (en) Method and apparatus for processing data
US20200150814A1 (en) Methods and Apparatus for Three-Dimensional Touch Sensing with Load Sensors
US20190155441A1 (en) Touch sensor circuit and touch sensor method
JP2017058323A (ja) 漏液検知システム

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant