KR102570152B1 - Power converting apparatus using three- phase three-level converter with minimized switching loss - Google Patents

Power converting apparatus using three- phase three-level converter with minimized switching loss Download PDF

Info

Publication number
KR102570152B1
KR102570152B1 KR1020230036249A KR20230036249A KR102570152B1 KR 102570152 B1 KR102570152 B1 KR 102570152B1 KR 1020230036249 A KR1020230036249 A KR 1020230036249A KR 20230036249 A KR20230036249 A KR 20230036249A KR 102570152 B1 KR102570152 B1 KR 102570152B1
Authority
KR
South Korea
Prior art keywords
vector
phase
vectors
ssm
reference vector
Prior art date
Application number
KR1020230036249A
Other languages
Korean (ko)
Inventor
배윤호
이은철
신문수
Original Assignee
주식회사 에코스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에코스 filed Critical 주식회사 에코스
Priority to KR1020230036249A priority Critical patent/KR102570152B1/en
Application granted granted Critical
Publication of KR102570152B1 publication Critical patent/KR102570152B1/en

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H02M1/123—Suppression of common mode voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H02M7/53876—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output based on synthesising a desired voltage vector via the selection of appropriate fundamental voltage vectors, and corresponding dwelling times
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 스위칭 손실을 최소화하는 3상 3-레벨 컨버터를 사용하는 전력 변환 장치에 관한 것으로서, 진폭변조지수(mi)와 컨버터의 동작주파수(ω)에 기초하여, 3상 3-레벨 컨버터의 기준 상전압(VAOref, VBOref,VCOref,)에 대한 적어도 하나 이상의 3상 전압 기준파 신호를 입력받아 기준벡터(Vref)를 발생하는 기준벡터 발생기; 상기 변조지수에 따라 결정되는 선택신호에 기초하여, 적어도 하나 이상의 멀티플렉서 및 적어도 하나 이상의 디멀티플렉서를 이용하여 PWM 제어 방식에 사용되는 3개의 공간벡터(Vm, Vn, Vl)를 선택하는 적어도 하나 이상의 벡터 선택기; 상기 3개의 공간벡터(Vm, Vn, Vl)와 기준벡터(Vref)를 입력받아 해당 벡터의 스위칭 구간 동안 각 상의 듀티비(dA, dB, dC)를 결정하는 듀티비 신호 발생기; 및 기 설정된 삼각파 캐리어 신호에 의하여 각 상의 듀티비를 PWM한 파형을 각 상의 IGBT를 턴온/턴오프 하기 위한 게이팅 신호를 발생하는 게이팅 신호 발생기를 포함하는 것을 특징으로 한다.The present invention relates to a power conversion device using a 3-phase 3-level converter that minimizes switching loss, and based on an amplitude modulation index (m i ) and an operating frequency (ω) of the converter, a reference vector generator generating a reference vector (V ref ) by receiving at least one three-phase voltage reference wave signal for the reference phase voltages (V AOref , V BOref , V COref ,); Based on the selection signal determined according to the modulation index, at least one for selecting three space vectors (V m , V n , V l ) used in the PWM control scheme using at least one multiplexer and at least one demultiplexer. more than one vector selector; A duty ratio for receiving the three space vectors (V m , V n , V l ) and the reference vector (V ref ) and determining duty ratios (d A , d B , d C ) of each phase during the switching period of the corresponding vector signal generator; and a gating signal generator for generating a gating signal for turning on/off the IGBT of each phase with a waveform obtained by PWMing the duty ratio of each phase according to a preset triangular wave carrier signal.

Description

스위칭 손실을 최소화하는 3상 3-레벨 컨버터를 사용하는 전력 변환 장치{ POWER CONVERTING APPARATUS USING THREE- PHASE THREE-LEVEL CONVERTER WITH MINIMIZED SWITCHING LOSS }Power conversion device using 3-phase 3-level converter that minimizes switching loss { POWER CONVERTING APPARATUS USING THREE-PHASE THREE-LEVEL CONVERTER WITH MINIMIZED SWITCHING LOSS

본 발명은 출력전압의 품질저하 없이 유효 스위칭 주파수를 최대로 낮출 수 있는 스위칭 손실을 최소화하는 3상 3-레벨 컨버터를 사용하는 전력 변환 장치에 관한 것이다.The present invention relates to a power conversion device using a three-phase, three-level converter that minimizes switching loss capable of maximally lowering an effective switching frequency without deterioration of output voltage.

이 부분에 기술된 내용은 단순히 본 발명의 일 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다. The information described in this section merely provides background information on an embodiment of the present invention and does not constitute prior art.

일반적으로 3-레벨 컨버터는 전력반도체 소자의 스위칭 기술을 이용하여 교류를 직류로 또는 직류를 교류로 변환하는 장치로서, PWM 동작시 교류측 출력전압을 (+), 0, (-)의 3가지로 제어한다.In general, a 3-level converter is a device that converts alternating current to direct current or direct current to alternating current by using the switching technology of a power semiconductor device. control with

도 1은 3상 3-레벨 컨버터를 사용하는 전력변환 시스템을 설명하기 위한 개념도이다. 1 is a conceptual diagram for explaining a power conversion system using a 3-phase 3-level converter.

도 1에 도시된 바와 같이, 3상 3-레벨 컨버터는 점선으로 둘러싸인 부분이며 개념적으로 3-접점 스위치(SPTT; Single-Pole Triple-Through Switch)가 각 상(phase) 마다 하나씩 3 개로 이루어져 동작할 수 있다.As shown in FIG. 1, the 3-phase 3-level converter is a part surrounded by a dotted line, and conceptually, a 3-contact switch (SPTT; Single-Pole Triple-Through Switch) consists of three, one for each phase, to operate. can

3-레벨 컨버터의 직류측에 2개의 직류 전원이 존재하고, 이 직류전원이 만드는 전압(Vp, Vnp, Vn)을 사용하여 적절한 스위칭 동작에 의하여 3상 교류전압(VAO, VBO, VCO)을 발생하여 부하에 공급하고 있다. 이때, 대칭 3상의 교류전압을 얻기 위하여 3-레벨 컨버터에서 두 직류전원은 통상 Vdc/2가 되도록 한다.There are two DC power supplies on the DC side of the 3-level converter, and the three-phase AC voltage (V AO , V BO , V CO ) is generated and supplied to the load. At this time, in order to obtain a symmetric three-phase AC voltage, the two DC power supplies in the 3-level converter are normally V dc /2.

도 1에 개념적으로 보인 3-레벨 컨버터의 실제 회로의 토폴로지는 많은 종류가 연구되어 있는데, NPC(Neutral-Point Clamped) 토폴로지, TNPC(T-type Neutral-Point Clamped) 토폴로지, MNPC(Mixed Voltage Neutral-Point Clamped) 토폴로지, ANPC(Advanced Neutral-Point Clamped) 토폴로지 등이 있다.Many types of topology of the actual circuit of the 3-level converter conceptually shown in FIG. 1 have been studied, such as a Neutral-Point Clamped (NPC) topology, a T-type Neutral-Point Clamped (TNPC) topology, and a Mixed Voltage Neutral-Point Clamped (MNPC) topology. Point Clamped) topology and ANPC (Advanced Neutral-Point Clamped) topology.

다양한 토폴로지들은 비록 사용된 전력 반도체의 개수나 회로 구성 등이 다르더라도 기능적으로는 도 1과 동일한 기능을 수행한다. Various topologies functionally perform the same function as that of FIG. 1 even though the number of used power semiconductors or circuit configurations are different.

도 2는 3상 3-레벨 NPC 토폴로지 컨버터 시스템을 보여주는 도면이다.2 is a diagram showing a 3-phase 3-level NPC topology converter system.

도 2에 도시된 바와 같이, 3상 3-레벨 NPC(neutral point clamped) 토폴로지 컨버터 시스템은 출력전류의 고조파 성분을 억제하기 위한 출력필터(LC 필터)를 갖는다. As shown in FIG. 2, a three-phase, three-level neutral point clamped (NPC) topology converter system has an output filter (LC filter) for suppressing harmonic components of an output current.

3상 3-레벨 NPC(neutral point clamped) 토폴로지 컨버터 시스템은 종래의 2-레벨 컨버터의 회로 구성과 비교해 보면 크게 다음과 같은 두 가지 장점을 갖는다. The three-phase three-level NPC (neutral point clamped) topology converter system has the following two advantages compared to the circuit configuration of the conventional two-level converter.

첫째, 3-레벨 컨버터는 IGBT 스위칭 소자의 전압 스트레스가 2-레벨 컨버터의 경우보다 1/2배 만큼 작으므로 2배 만큼 더 높은 직류측 입력전압을 인가할 수 있다. 이로 인해, 3-레벨 컨버터는 동일한 전압정격의 스위칭 소자를 사용하여 더 큰 고전압 대용량의 컨버터를 구현할 수 있다. First, the 3-level converter can apply a 2-times higher DC-side input voltage because the voltage stress of the IGBT switching element is 1/2 smaller than that of the 2-level converter. Due to this, the 3-level converter can implement a larger high-voltage and large-capacity converter by using a switching element having the same voltage rating.

둘째, 3-레벨 컨버터의 출력전압 상전압은 3-레벨 파형이므로 2-레벨 컨버터만큼 스위칭 주파수를 높이지 않더라도 우수한 품질의 출력전압을 발생하는 것이 가능하다. 만일, 3-레벨 컨버터를 2-레벨 컨버터와 동일한 수준의 스위칭 주파수로 동작시킨다면 고조파 왜곡이 훨씬 적은 출력전압을 공급할 수 있다는 장점이 있다. Second, since the phase voltage of the output voltage of the 3-level converter is a 3-level waveform, it is possible to generate an output voltage of excellent quality even if the switching frequency is not increased as much as that of the 2-level converter. If the 3-level converter is operated at the same level of switching frequency as the 2-level converter, there is an advantage in that an output voltage with much less harmonic distortion can be supplied.

도 2에 도시된 바와 같이, 3상 3-레벨 컨버터에서 각 상마다 IGBT 스위치는 4개로 구성되지만, 각 상에서 독립적으로 동작하는 스위치는 2개임에 유의한다. IGBT 스위치 상태를 1을 온(on), 0을 오프(off)로 나타내면 , ()가 된다. 예로 들어, A-상의 경우 와 , 와 는 서로 상보적으로 스위칭 동작을 한다. 3상 3-레벨 컨버터에서 직류측의 O점을 기준으로 하는 각 상의 출력 상전압(phase voltage)은 하기 수학식 1과 같이 나타낼 수 있다.As shown in FIG. 2, it should be noted that in the 3-phase 3-level converter, 4 IGBT switches are configured for each phase, but 2 switches operate independently of each phase. If the IGBT switch state is represented by 1 as on and 0 as off, , ( ) becomes For example, in case of A-phase and , and perform switching operations complementary to each other. In the three-phase, three-level converter, the output phase voltage of each phase based on point O on the DC side can be expressed as in Equation 1 below.

3상 3-레벨 컨버터는 전력반도체 스위칭 소자의 스위칭 동작에 의하여 3-레벨 파형의 출력전압을 발생할 때 스위칭 주파수를 높이면 고조파 왜곡이 훨씬 적은 품질의 출력전압을 공급할 수 있다. 그러나, 3상 3-레벨 컨버터는 스위칭 주파수를 점차 높이면 전력반도체 소자에서 발생하는 스위칭 손실이 크게 증가하여 컨버터의 효율(efficiency)이 낮아지게 된다. 3상 3-레벨 컨버터에서 출력전압을 합성하기 위한 스위치의 변조 제어 방법은 컨버터의 효율에 직접적인 영향을 주는 주요 요소 중의 하나이다.The 3-phase 3-level converter can supply an output voltage with much less harmonic distortion by increasing the switching frequency when the output voltage of the 3-level waveform is generated by the switching operation of the power semiconductor switching element. However, when the switching frequency of the 3-phase 3-level converter is gradually increased, the switching loss generated in the power semiconductor device greatly increases and the efficiency of the converter is lowered. In a 3-phase 3-level converter, the modulation control method of the switch to synthesize the output voltage is one of the main factors that directly affect the efficiency of the converter.

전력 변환 장치에서 효율은 가장 중요한 성능지표 중의 하나다. 특히, 대용량 전력 변환 장치에서는 효율을 높이는 것이 중요한데, 효율이 낮은 대용량의 전력 변환 장치에서는 전력의 경제적인 손실 뿐만 아니라 열방출로 인하여 운전시 동작범위의 제한, 복잡한 방열 설계, 시스템의 전체 무게와 부피의 증가, 부품의 수명단축 등의 부정적인 문제들이 수반된다.Efficiency is one of the most important performance indicators in power conversion devices. In particular, it is important to increase efficiency in large-capacity power conversion devices. In large-capacity power conversion devices with low efficiency, not only economic loss of power, but also limitation of operation range during operation due to heat dissipation, complicated heat dissipation design, and overall weight and volume of the system. It is accompanied by negative problems such as an increase in

전력 변환 장치는 출력전압 파형의 품질을 높이기 위하여 스위칭 주파수를 높여야 하는 문제와 컨버터 효율을 높이기 위하여 스위칭 주파수를 낮추어야 하는 문제는 서로 상충되는 문제인 것처럼 보일 수 있다. In the power conversion device, the problem of increasing the switching frequency to improve the quality of the output voltage waveform and the problem of lowering the switching frequency to increase converter efficiency may seem to be conflicting issues.

종래의 불연속 PWM(DPWM: Discontinuous Pulse-Width Modulation) 제어 방법은 스위칭 주파수가 출력전압의 품질 및 효율과 관련하여 상충되는 문제를 해결하기 위하여 제안된 제어방법이다. DPWM 제어 방법은 출력전압의 한 사이클의 일부 구간 동안 3상 가운데 한 상은 스위칭 동작을 하지 않고 나머지 두 상의 스위칭 동작에 의하여 출력전압을 합성하는 방법인데, 한 상이 스위칭 동작을 일부 시간 구간 동안 휴지함으로써 전체 유효 스위칭 주파수가 감소하는 효과가 있다. A conventional Discontinuous Pulse-Width Modulation (DPWM) control method is a control method proposed to solve a problem in which a switching frequency conflicts with quality and efficiency of an output voltage. The DPWM control method is a method of synthesizing the output voltage by the switching operation of the remaining two phases without switching operation of one phase among the three phases during a partial period of one cycle of the output voltage. This has the effect of reducing the effective switching frequency.

종래의 DPWM 제어 방법은 스위칭 휴지 구간과 스위칭 휴지 구간 동안 스위칭 하지 않는 상의 종류 등에 의하여 여러 가지 종류로 구별되며 전체 기본파의 한 사이클 가운데 일부 구간만 휴지 구간이고 나머지 구간은 3상의 스위치가 모두 스위칭 동작에 참여한다. Conventional DPWM control methods are classified into various types according to the switching idle period and the type of phases that do not switch during the switching idle period, and among one cycle of the entire fundamental wave, only a part of the period is an idle period, and in the remaining period, all 3-phase switches are switched. take part in

현재까지, 대부분의 연구에서 3상 3-레벨 컨버터 시스템은 출력전압 파형의 품질을 높이기 위하여 스위칭 주파수를 높여야 하는 문제와 컨버터 효율을 높이기 위하여 스위칭 주파수를 낮추어야 하는 문제라는 두 가지 문제 중에서 어느 하나의 문제를 포기하거나, 성능저하를 감수하고 대부분 어느 한쪽의 문제 해결에만 집중하고 있다. 따라서, 향후 3상 3-레벨 컨버터 전압의 품질 저하 없이 기본파의 일부 구간만이 아니라 전체 주기에 걸쳐서 스위칭 휴지 기간이 구현되도록 하여 유효 스위칭 주파수를 기존의 DPWM 제어 방법보다 더 낮추는 연구가 절실히 요구되고 있다. Until now, in most studies, the 3-phase 3-level converter system has had one of two problems: the problem of increasing the switching frequency to improve the quality of the output voltage waveform and the problem of lowering the switching frequency to improve the converter efficiency. Either give up, or risk performance degradation, and most of them focus only on solving one side of the problem. Therefore, in the future, research on lowering the effective switching frequency lower than the existing DPWM control method by ensuring that the switching pause period is implemented over the entire cycle, not just a partial section of the fundamental wave, without deteriorating the quality of the 3-phase 3-level converter voltage is urgently needed. there is.

대한민국 등록특허공보 제10-0430930호(2004.04.29)Republic of Korea Patent Registration No. 10-0430930 (2004.04.29)

본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명의 일 실시예에 따른 스위칭 손실을 최소화하는 3상 3-레벨 컨버터를 사용하는 전력 변환 장치는, 3상 3-레벨 컨버터에서 출력전압의 품질 저하 없이 기본파의 일부 구간만이 아니라 전체 주기에 걸쳐서 스위칭 휴지 기간이 구현되도록 하여 유효 스위칭 주파수를 기존의 DPWM 제어 방법보다 더 낮출 수 있도록 하고자 한다. The present invention is to solve the above-mentioned problems of the prior art, and a power conversion device using a three-phase three-level converter that minimizes switching loss according to an embodiment of the present invention, outputs from a three-phase three-level converter It is intended that the effective switching frequency can be lowered than the existing DPWM control method by implementing a switching pause period over the entire cycle, not just a partial section of the fundamental wave, without deterioration in voltage quality.

다만, 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.However, the technical problem to be achieved by the present embodiment is not limited to the technical problem as described above, and other technical problems may exist.

상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 발명의 일 실시예에 따른 스위칭 손실을 최소화하는 3상 3-레벨 컨버터를 사용하는 전력 변환 장치로서, 진폭변조지수(mi)와 컨버터의 동작주파수(ω)에 기초하여, 3상 3-레벨 컨버터의 기준 상전압(VAOref, VBOref,VCOref,)에 대한 적어도 하나 이상의 3상 전압 기준파 신호를 입력받아 기준벡터(Vref)를 발생하는 기준벡터 발생기; 상기 변조지수에 따라 결정되는 선택신호에 기초하여, 적어도 하나 이상의 멀티플렉서 및 적어도 하나 이상의 디멀티플렉서를 이용하여 PWM 제어 방식에 사용되는 3개의 공간벡터(Vm, Vn, Vl)를 선택하는 적어도 하나 이상의 벡터 선택기; 상기 3개의 공간벡터(Vm, Vn, Vl)와 기준벡터(Vref)를 입력받아 해당 벡터의 스위칭 구간 동안 각 상의 듀티비(dA, dB, dC)를 결정하는 듀티비 신호 발생기; 및 기 설정된 삼각파 캐리어 신호에 의하여 각 상의 듀티비를 PWM한 파형을 각 상의 IGBT를 턴온/턴오프 하기 위한 게이팅 신호를 발생하는 게이팅 신호 발생기를 포함하는 것을 특징으로 한다.As a technical means for achieving the above technical problem, a power conversion device using a 3-phase 3-level converter that minimizes switching loss according to an embodiment of the present invention, the amplitude modulation index (m i ) and operation of the converter Based on the frequency (ω), at least one 3-phase voltage reference wave signal for the reference phase voltage (V AOref , V BOref , V COref ,) of the 3-phase 3-level converter is input and the reference vector (V ref ) is obtained. Reference vector generator generated; Based on the selection signal determined according to the modulation index, at least one for selecting three space vectors (V m , V n , V l ) used in the PWM control scheme using at least one multiplexer and at least one demultiplexer. more than one vector selector; A duty ratio for receiving the three space vectors (V m , V n , V l ) and the reference vector (V ref ) and determining duty ratios (d A , d B , d C ) of each phase during the switching period of the corresponding vector signal generator; and a gating signal generator for generating a gating signal for turning on/off the IGBT of each phase with a waveform obtained by PWMing the duty ratio of each phase according to a preset triangular wave carrier signal.

대안적으로, 상기 3개의 공간벡터(Vm, Vn, Vl)는, 출력전압의 공통모드 전압의 변동범위를 0을 기준으로± 로 제한하도록 공통모드 전압이 , 0, 인 공간벡터를 사용하는 것을 특징으로 한다. Alternatively, the three space vectors (V m , V n , V l ), the variation range of the common mode voltage of the output voltage ± based on 0 If the common mode voltage is limited to , 0, It is characterized in that a space vector is used.

대안적으로, 상기 공간 벡터는, 크기에 따라 으로 표시된 영(0)벡터, 으로 표시된 스몰 벡터(small vector), 으로 표시된 미디엄 벡터(medium vector), 으로 표시된 라지 벡터(large vector)의 각 그룹으로 구분되는 것을 특징으로 한다. Alternatively, the space vector depends on the magnitude The zero(0) vector denoted by , A small vector denoted by , The medium vector denoted by , It is characterized by being divided into each group of large vectors indicated by .

대안적으로, 상기 PWM 제어 방식은, 불연속 PWM(DPWM: Discontinuous Pulse-Width Modulation)을 기본파의 전 구간에서 구현하는 FDPWM(Full Discontinuous PWM) 제어 방식이고, 상기 FDPWM 제어 방식은, 한 개의 영(0)벡터 Z0[OOO]와 2개의 스몰 벡터로 이루어진 ZSSPWM 영역(ZSS1~ZSS6), 2개의 스몰 벡터와 하나의 미디엄 벡터로 이루어진 SSMPWM 영역(SSM1~SSM6), 한 개의 스몰 벡터와 2개의 미디엄 벡터로 이루어진 SMMPWM(SMM1~SMM6) 영역, 2개의 미디엄 벡터와 한 개의 라지 벡터로 이루어진 MMLPWM 영역(MML1~MML6)으로 구분되는 공간벡터의 영역을 사용하는 것을 특징으로 한다.Alternatively, the PWM control method is a Full Discontinuous PWM (FDPWM) control method that implements Discontinuous Pulse-Width Modulation (DPWM) in all sections of the fundamental wave, and the FDPWM control method includes one zero ( 0) ZSSPWM domain consisting of vector Z 0 [OOO] and two small vectors (ZSS 1 to ZSS 6 ), SSMPWM domain consisting of two small vectors and one medium vector (SSM 1 to SSM 6 ), one small vector And an SMMPWM (SMM 1 to SMM 6 ) area composed of two medium vectors, and an MMLPWM area (MML 1 to MML 6 ) composed of two medium vectors and one large vector. do.

대안적으로, 상기 선택신호(, , )는 변조지수(mi)의 크기를 비교하여 결정되는 3개의 비교기의 출력을 사용하는 것을 특징으로 한다. Alternatively, the selection signal ( , , ) is characterized by using the outputs of three comparators determined by comparing the magnitude of the modulation index (m i ).

대안적으로, 상기 적어도 하나 이상의 벡터 선택기는, 상기 변조지수(mi)가 인 경우, =0, =0, =0이 되어, 상기 디멀티플렉서와 멀티플렉서의 영접점이 선택되면 기준벡터(Vref)가 입력되고, 복수의 ZSS 영역 중 상기 기준벡터가 위치되는 영역을 구성하는 3개의 공간 벡터를 출력하는 ZSS영역 벡터선택기; 상기 변조지수(mi)가 인 경우 =1, =0, =0이 되어, 상기 기준벡터(Vref)가 입력되고, ZSS1~ZSS6, SSM1~SSM6의 영역 중 상기 기준 벡터가 위치되는 영역을 구성하는 3개의 공간 벡터를 출력하는 ZSS/SSM영역 벡터선택기; 상기 변조지수(mi)가 인 경우 =1, =1, =0이 되어, 상기 기준벡터(Vref)가 입력되고, SSM1~SSM6, SMM1~SMM6의 영역 중 상기 기준 벡터가 위치되는 영역을 구성하는 3개의 공간 벡터를 출력하는 SSM/SMM영역 벡터선택기; 및 상기 변조지수(mi)가 인 경우 =1, =1, =1이 되어, 상기 기준벡터(Vref)가 입력되고, SSM1~SSM6, SMM1~SMM6, MML1~MML6의 영역 중 상기 기준 벡터가 위치되는 영역을 구성하는 3개의 공간 벡터를 출력하는 SSM/SMM/MML영역 벡터선택기를 포함하는 것을 특징으로 한다.Alternatively, the at least one vector selector, the modulation index (m i ) If =0, =0, = 0, and when the zero point of the demultiplexer and the multiplexer is selected, a reference vector (V ref ) is input, and three space vectors constituting an area where the reference vector is located among a plurality of ZSS areas are output. ZSS area vector selector ; The modulation index (m i ) if =1, =0, = 0, the reference vector (V ref ) is input, and three space vectors constituting the area where the reference vector is located among the areas of ZSS 1 to ZSS 6 and SSM 1 to SSM 6 are output ZSS / SSM area vector selector; The modulation index (m i ) if =1, =1, = 0, the reference vector (V ref ) is input, and the three space vectors constituting the area where the reference vector is located among the areas of SSM 1 to SSM 6 and SMM 1 to SMM 6 are output SSM / SMM area vector selector; And the modulation index (m i ) if =1, =1, = 1, the reference vector (V ref ) is input, and among the areas of SSM 1 to SSM 6 , SMM 1 to SMM 6 , and MML 1 to MML 6 Three space vectors constituting an area where the reference vector is located It is characterized in that it comprises an SSM / SMM / MML region vector selector that outputs.

대안적으로, 상기 듀티비 신호 발생기는, 상기 3개의 공간벡터(Vm, Vn, Vl)와 기준벡터(Vref)의 선형조합(linear combination)으로 표현되는 하기 수학식 4에 따라 상기 듀티비를 결정하는 것을 특징으로 한다. Alternatively, the duty ratio signal generator, according to the following Equation 4 expressed as a linear combination of the three space vectors (V m , V n , V l ) and the reference vector (V ref ), It is characterized in that the duty ratio is determined.

전술한 본 발명의 과제 해결 수단에 의하면, 본 발명은 기존의 연속 PWM 제어 방식에 비해 유효 스위칭 주파수를 1/3배 만큼 낮출 수 있고, 이렇게 유효 스위칭 주파수가 낮아짐으로써 스위칭 손실을 줄일 수 있으며, 컨버터의 효율이 높아지고, 회로의 안전성 및 신뢰성이 높아지며, 오랜 시간 안정적인 동작이 가능해질 수 있는 효과가 있다.According to the problem solving means of the present invention described above, the present invention can lower the effective switching frequency by 1/3 times compared to the conventional continuous PWM control method, and thus reduce the effective switching frequency, thereby reducing the switching loss, the converter There is an effect of increasing the efficiency, increasing the safety and reliability of the circuit, and enabling stable operation for a long time.

도 1은 3상 3-레벨 컨버터를 사용하는 전력변환 시스템을 설명하기 위한 개념도이다.
도 2는 3상 3-레벨 NPC 토폴로지 컨버터 시스템을 보여주는 도면이다.
도 3은 본 발명의 일 실시예에 따른 3상 3-레벨 인버터의 공간벡터를 설명하기 위한 도면이다.
도 4는 3개의 벡터로부터 합성할 수 있는 삼각형 내부의 벡터를 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 PWM 제어시의 공간벡터의 영역을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 스위칭 손실을 최소화하는 3상 3-레벨 컨버터를 사용하는 전력 변환 장치의 구성을 설명하는 블록도이다.
도 7은 본 발명의 일 실시예에 따른 변조지수가 제1 범위인 경우의 PWM 제어 방식을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 따른 변조지수가 제2 범위인 경우의 PWM 제어 방식을 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시예에 따른 변조지수가 제3 범위인 경우의 PWM 제어 방식을 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시예에 따른 변조지수가 제4 범위인 경우의 PWM 제어 방식을 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시예에 따른 스위칭 손실을 최소화하는 3상 3-레벨 컨버터를 사용하는 전력 변환 장치에서 구현하는 FDPWM을 적용한 경우의 동작파형()을 보여주는 도면이다.
도 12는 종래 기술의 전력 변환 장치에서 SVPWM을 적용한 경우의 동작파형()을 설명하는 도면이다.
도 13은 발명의 일 실시예에 따른 스위칭 손실을 최소화하는 3상 3-레벨 컨버터를 사용하는 전력 변환 장치에서 변조지수(0.3, 0.6, 0.8, 1.1... 등) 변경시 FDPWM을 적용한 경우의 동작파형을 보여주는 도면이다. 1 is a conceptual diagram for explaining a power conversion system using a 3-phase 3-level converter.
2 is a diagram showing a 3-phase 3-level NPC topology converter system.
3 is a diagram for explaining a space vector of a 3-phase 3-level inverter according to an embodiment of the present invention.
4 is a diagram for explaining a vector inside a triangle that can be synthesized from three vectors.
5 is a diagram for explaining a region of a space vector in PWM control according to an embodiment of the present invention.
6 is a block diagram illustrating the configuration of a power conversion device using a 3-phase 3-level converter that minimizes switching loss according to an embodiment of the present invention.
7 is a diagram for explaining a PWM control method when a modulation index is in a first range according to an embodiment of the present invention.
8 is a diagram for explaining a PWM control method when a modulation index is in a second range according to an embodiment of the present invention.
9 is a diagram for explaining a PWM control method when a modulation index is in a third range according to an embodiment of the present invention.
10 is a diagram for explaining a PWM control method when a modulation index is in a fourth range according to an embodiment of the present invention.
11 is an operation waveform in the case of applying FDPWM implemented in a power conversion device using a 3-phase 3-level converter that minimizes switching loss according to an embodiment of the present invention ( ) is a diagram showing
12 is an operation waveform in the case of applying SVPWM in a prior art power conversion device ( ) is a drawing explaining.
13 is a case in which FDPWM is applied when a modulation index (0.3, 0.6, 0.8, 1.1, etc.) is changed in a power conversion device using a 3-phase 3-level converter that minimizes switching loss according to an embodiment of the present invention. It is a diagram showing the operating waveform.

아래에서는 첨부한 도면을 참조하여 본 개시의 기술 분야에서 통상의 지식을 가진 자(이하, 당업자)가 용이하게 실시할 수 있도록 본 개시의 실시예가 상세히 설명된다. 본 개시에서 제시된 실시예들은 당업자가 본 개시의 내용을 이용하거나 또는 실시할 수 있도록 제공된다. 따라서, 본 개시의 실시예들에 대한 다양한 변형들은 당업자에게 명백할 것이다. 즉, 본 개시는 여러 가지 상이한 형태로 구현될 수 있으며, 이하의 실시예에 한정되지 않는다. Hereinafter, embodiments of the present disclosure will be described in detail so that those skilled in the art (hereinafter, those skilled in the art) can easily practice with reference to the accompanying drawings. The embodiments presented in this disclosure are provided so that those skilled in the art can use or practice the contents of this disclosure. Accordingly, various modifications to the embodiments of the present disclosure will be apparent to those skilled in the art. That is, the present disclosure may be implemented in many different forms, and is not limited to the following embodiments.

본 개시의 명세서 전체에 걸쳐 동일하거나 유사한 도면 부호는 동일하거나 유사한 구성요소를 지칭한다. 또한, 본 개시를 명확하게 설명하기 위해서, 도면에서 본 개시에 대한 설명과 관계없는 부분의 도면 부호는 생략될 수 있다.Same or similar reference numerals designate the same or similar elements throughout the specification of this disclosure. In addition, in order to clearly describe the present disclosure, reference numerals of parts not related to the description of the present disclosure may be omitted in the drawings.

본 개시에서 사용되는 "또는" 이라는 용어는 배타적 "또는" 이 아니라 내포적 "또는" 을 의미하는 것으로 의도된다. 즉, 본 개시에서 달리 특정되지 않거나 문맥상 그 의미가 명확하지 않은 경우, "x는 a 또는 b를 이용한다"는 자연적인 내포적 치환 중 하나를 의미하는 것으로 이해되어야 한다. 예를 들어, 본 개시에서 달리 특정되지 않거나 문맥상 그 의미가 명확하지 않은 경우, "x는 a 또는 b를 이용한다" 는 x가 a를 이용하거나, x가 b를 이용하거나, 혹은 x가 a 및 b 모두를 이용하는 경우 중 어느 하나로 해석될 수 있다. The term “or” as used in this disclosure is intended to mean an inclusive “or” rather than an exclusive “or”. That is, unless otherwise specified in this disclosure, or where the meaning is not clear from the context, “x employs a or b” should be understood to mean one of the natural inclusive substitutions. For example, unless otherwise specified in this disclosure or where the meaning is unclear from the context, “x employs a or b” means that x employs a, x employs b, or x employs a and a. It can be interpreted as any one of the cases in which both of b are used.

본 개시에서 사용되는 "및/또는" 이라는 용어는 열거된 관련 개념들 중 하나 이상의 개념의 가능한 모든 조합을 지칭하고 포함하는 것으로 이해되어야 한다.The term “and/or” as used in this disclosure should be understood to refer to and include all possible combinations of one or more of the listed related concepts.

본 개시에서 사용되는 "포함한다" 및/또는 "포함하는" 이라는 용어는, 특정 특징 및/또는 구성요소가 존재함을 의미하는 것으로 이해되어야 한다. 다만, "포함한다" 및/또는 "포함하는" 이라는 용어는, 하나 이상의 다른 특징, 다른 구성요소 및/또는 이들에 대한 조합의 존재 또는 추가를 배제하지 않는 것으로 이해되어야 한다. The terms "comprises" and/or "comprising" as used in this disclosure should be understood to mean that certain features and/or elements are present. However, it should be understood that the terms "comprising" and/or "comprising" do not exclude the presence or addition of one or more other features, other elements, and/or combinations thereof.

본 개시에서 달리 특정되지 않거나 단수 형태를 지시하는 것으로 문맥상 명확하지 않은 경우에, 단수는 일반적으로 "하나 또는 그 이상" 을 포함할 수 있는 것으로 해석되어야 한다.Unless otherwise specified in this disclosure, or where the context clearly indicates that a singular form is indicated, the singular shall generally be construed as possibly including “one or more”.

본 개시에서 사용되는 "제 n(n은 자연수)" 이라는 용어는 본 개시의 구성요소들을 기능적 관점, 구조적 관점, 혹은 설명의 편의 등 소정의 기준에 따라 상호 구별하기 위해 사용되는 표현으로 이해될 수 있다. 예를 들어, 본 개시에서 서로 다른 기능적 역할을 수행하는 구성요소들은 제 1 구성요소 혹은 제 2 구성요소로 구별될 수 있다. 다만, 본 개시의 기술적 사상 내에서 실질적으로 동일하나 설명의 편의를 위해 구분되어야 하는 구성요소들도 제 1 구성요소 혹은 제 2 구성요소로 구별될 수도 있다.The term "nth (n is a natural number)" used in the present disclosure can be understood as an expression used to distinguish the components of the present disclosure from each other according to a predetermined criterion such as a functional point of view, a structural point of view, or explanatory convenience. there is. For example, components performing different functional roles in the present disclosure may be classified as first components or second components. However, components that are substantially the same within the technical spirit of the present disclosure but should be distinguished for convenience of description may also be classified as first components or second components.

한편, 본 개시에서 사용되는 용어 "모듈(module)", 또는 "부(unit)" 는 컴퓨터 관련 엔티티(entity), 펌웨어(firmware), 소프트웨어(software) 혹은 그 일부, 하드웨어(hardware) 혹은 그 일부, 소프트웨어와 하드웨어의 조합 등과 같이 컴퓨팅 자원을 처리하는 독립적인 기능 단위를 지칭하는 용어로 이해될 수 있다. 이때, "모듈", 또는 "부"는 단일 요소로 구성된 단위일 수도 있고, 복수의 요소들의 조합 혹은 집합으로 표현되는 단위일 수도 있다. 예를 들어, 협의의 개념으로서 "모듈", 또는 "부"는 컴퓨팅 장치의 하드웨어 요소 또는 그 집합, 소프트웨어의 특정 기능을 수행하는 응용 프로그램, 소프트웨어 실행을 통해 구현되는 처리 과정(procedure), 또는 프로그램 실행을 위한 명령어 집합 등을 지칭할 수 있다. 또한, 광의의 개념으로서 "모듈", 또는 "부"는 시스템을 구성하는 컴퓨팅 장치 그 자체, 또는 컴퓨팅 장치에서 실행되는 애플리케이션 등을 지칭할 수 있다. 다만, 상술한 개념은 하나의 예시일 뿐이므로, "모듈", 또는 "부"의 개념은 본 개시의 내용을 기초로 당업자가 이해 가능한 범주에서 다양하게 정의될 수 있다.On the other hand, the term "module" or "unit" used in this disclosure refers to a computer-related entity, firmware, software or part thereof, hardware or part thereof , It can be understood as a term referring to an independent functional unit that processes computing resources, such as a combination of software and hardware. In this case, a “module” or “unit” may be a unit composed of a single element or a unit expressed as a combination or set of a plurality of elements. For example, as a narrow concept, a "module" or "unit" is a hardware element or set thereof of a computing device, an application program that performs a specific function of software, a process implemented through software execution, or a program. It may refer to a set of instructions for execution. Also, as a concept in a broad sense, a “module” or “unit” may refer to a computing device constituting a system or an application executed in the computing device. However, since the above concept is only an example, the concept of “module” or “unit” may be defined in various ways within a range understandable by those skilled in the art based on the content of the present disclosure.

이하 첨부된 도면을 참고하여 본 발명의 일 실시예를 상세히 설명하기로 한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

3상 3-레벨 인버터는 각 상마다 3가지 스위칭 상태를 가지므로 3상의 동작을 고려했을 때 3×3×3=27 개의 스위칭 상태를 갖는다. 27 개의 스위칭 상태의 각각을 2차원 평면(x-y 평면)에 하나의 벡터로 표현한 것을 공간벡터(space vector)라고 하는데 3상의 양을 2차원 x-y평면에 매핑(mapping)하는 변환식은 하기 수학식 2와 같이 표현될 수 있다.Since the 3-phase 3-level inverter has 3 switching states for each phase, it has 3 × 3 × 3 = 27 switching states when considering 3-phase operation. Each of the 27 switching states is expressed as a vector on a two-dimensional plane (x-y plane), which is called a space vector. can be expressed as

도 3은 본 발명의 일 실시예에 따른 3상 3-레벨 인버터의 공간벡터를 설명하기 위한 도면이다.3 is a diagram for explaining a space vector of a 3-phase 3-level inverter according to an embodiment of the present invention.

도 3에서, [PNN]의 스위칭 상태는 컨버터의 출력에서 A점은 P점에, B점은 N점에, C점은 N점에 연결되도록 한 스위칭 상태를 의미한다. 이 경우 O점을 기준으로 하는 각 상의 출력전압은 , , 가 되며, [PNN]의 스위칭 상태에 해당하는 공간벡터 위치는 이 된다. In FIG. 3, the switching state of [PNN] means a switching state in which point A is connected to point P, point B is connected to point N, and point C is connected to point N at the output of the converter. In this case, the output voltage of each phase based on point O is , , , and the position of the space vector corresponding to the switching state of [PNN] is becomes

도 3에 도시된 바와 같이, 27개의 스위칭 상태중에 동일한 공간벡터를 갖는 스위칭 상태가 존재하므로 3상 3-레벨 인버터의 공간벡터는 모두 19가지가 된다.As shown in FIG. 3, among the 27 switching states, there are switching states having the same space vector, so that there are 19 space vectors of the 3-phase 3-level inverter.

도 3에 나타난 공간벡터는 크기에 따라 으로 표시된 영(0)벡터, 으로 표시된 스몰 벡터(small vector), 으로 표시된 미디엄 벡터(medium vector), 으로 표시된 라지 벡터(large vector)와 같이 4개의 그룹으로 나누어 볼 수 있다. The space vector shown in FIG. 3 depends on the size The zero(0) vector denoted by , A small vector denoted by , The medium vector denoted by , It can be divided into four groups, such as the large vector indicated by .

3상 3-레벨 컨버터의 출력측 A-상, B-상, C-상의 기준전압 , , 라고 하면 하기 수학식 3과 같이 표현될 수 있다.Reference voltage of A-phase, B-phase, C-phase on the output side of a 3-phase 3-level converter , , It can be expressed as Equation 3 below.

수학식 3에서, 는 진폭 변조지수이며 는 출력 상전압의 기본파의 각주파수와 같다. 수학식 3을 수학식 2에 따라 공간벡터로 나타내면 반경 를 갖고 각속도 로 회전하는 원의 궤적이 되는데 이를 기준벡터(reference vector)라고 한다. 일례로, 도 3에서 기준벡터의 궤적이 점선의 원으로 표시되어 있다.In Equation 3, is the amplitude modulation index and is equal to the angular frequency of the fundamental wave of the output phase voltage. If Equation 3 is expressed as a space vector according to Equation 2, the radius with angular velocity becomes the trajectory of a circle that rotates with , which is called a reference vector. As an example, in FIG. 3, the trajectory of the reference vector is indicated by a circle with a dotted line.

본 발명에서 제안하는 3상 3-레벨 컨버터의 PWM 제어 방식을 설명하기 위해, 먼저 3-레벨 컨버터의 출력전압의 합성방법을 설명한다. In order to explain the PWM control method of the 3-phase 3-level converter proposed in the present invention, the method of synthesizing the output voltage of the 3-level converter will be described first.

도 4는 3개의 벡터로부터 합성할 수 있는 삼각형 내부의 벡터를 설명하기 위한 도면이다. 4 is a diagram for explaining a vector inside a triangle that can be synthesized from three vectors.

도 4에 도시된 바와 같이, 기준벡터 가 임의의 3개의 벡터 , , 이 만드는 삼각형 내부에 있을 때 기준벡터 는 3개 벡터 , , 의 선형조합(linear combination)으로 표현할 수 있음이 하기 수학식 4와 같이 증명되어 있다. As shown in Figure 4, the reference vector is an arbitrary set of 3 vectors , , The reference vector when inside the triangle created by is three vectors , , It is proved as shown in Equation 4 that can be expressed as a linear combination of

수학식 4에서, , , 은 각각 한 스위칭 주기동안 , , 의 듀티비(duty ratio)이다.In Equation 4, , , is each for one switching cycle , , is the duty ratio of

3상 3-레벨 컨버터의 교류측 출력 상전압은 27개의 이산적인 상태(discrete state), 즉 27개의 공간벡터만을 갖는데 임의의 크기의 출력전압을 발생하기 위하여 적어도 3개의 스위칭 상태를 사용하면 한 스위칭 주기 동안 출력전압의 평균이 기준전압과 같도록 출력전압을 합성할 수 있다.The output phase voltage on the AC side of the 3-phase 3-level converter has 27 discrete states, that is, only 27 space vectors. If at least 3 switching states are used to generate an output voltage of an arbitrary size, one switching The output voltages can be synthesized so that the average of the output voltages over the period is equal to the reference voltage.

도 4에서, 기준벡터 가 3개의 벡터(, , )가 만드는 삼각형 내부에 있는지 판별하는 수학식은 , , , 의 좌표를 각각 , , , 라고 할 때 하기 수학식 5와 같이 표현될 수 있다. In Figure 4, the reference vector is three vectors ( , , ) is inside the triangle it creates. , , , the coordinates of each , , , When it is said, it can be expressed as in Equation 5 below.

수학식 5를 계산한 결과, D1, D2, D3가 모두 0보다 크다면 즉, 수학식 6와 같이 될 경우에 P가 참(true)이면 는 , , 이 만드는 삼각형 내부에 존재하게 된다. As a result of calculating Equation 5, if D 1 , D 2 , and D 3 are all greater than 0, that is, if P is true as in Equation 6, Is , , It will exist inside the triangle it creates.

수학식 6에서 는 논리적 AND이다.in Equation 6 is a logical AND.

표 1은 3상 3-레벨 컨버터의 모든 공간벡터를 공통모드 전압(common mode voltage)의 크기와 한 사이클 동안 NP 전류에 대한 효과에 따라 분류한 것이다. 여기서, 공통모드 전압 은 수학식 7로 나타낼 수 있다.Table 1 classifies all space vectors of the 3-phase 3-level converter according to the size of the common mode voltage and the effect on the NP current during one cycle. Here, the common mode voltage can be represented by Equation 7.

통상, 공통모드 전압의 변동은 기생 임피던스 성분을 통하여 흐르는 공통모드 전류(common mode current) 또는 누설전류(leakage current)의 원인이 되므로 공통모드 전압의 크기와 주파수를 낮출 필요가 있다. 한편, 도 2에서 3상 3-레벨 컨버터로부터 두 직류 전압원의 중간점(NP, Neutral Point), 즉 O점으로 유입하는 전류를 중간점 전류(neutral point current) 또는 간략히 NP 전류(NP current)라고 하는데, NP 전류가 양(+)인 경우 상단의 전압원은 방전하는 상태가 되고 하단의 전압원은 충전하는 상태가 되며 NP 전류가 음(-)인 경우 반대로 상단의 전압원은 충전, 하단의 전압원은 방전하는 상태가 된다.In general, since fluctuations in the common mode voltage cause a common mode current or leakage current flowing through a parasitic impedance component, it is necessary to lower the magnitude and frequency of the common mode voltage. On the other hand, in FIG. 2, the current flowing from the 3-phase 3-level converter to the midpoint (NP, Neutral Point) of the two DC voltage sources, that is, point O, is called the neutral point current or simply NP current However, when the NP current is positive (+), the upper voltage source is in a discharging state and the lower voltage source is in a charging state, and when the NP current is negative (-), the upper voltage source is charging and the lower voltage source is discharging. It becomes a state of doing.

상기한 표 1에서 공간벡터의 특징을 정리하면 다음과 같다.The characteristics of the space vector in Table 1 above are summarized as follows.

첫째, 공통모드 전압은 부터 까지의 범위에 7레벨에 걸쳐서 존재하고, 각 레벨 사이의 간격은 이다. 이는 공통모드 전압의 최소 변동 범위가 임을 의미한다. First, the common mode voltage is from It exists over 7 levels in the range up to, and the interval between each level is am. This means that the minimum fluctuation range of the common mode voltage is means that

둘째, NP 전류의 제어에 사용될 수 있는 공간벡터는 오직 스몰 벡터뿐이다. Second, space vectors that can be used to control the NP current are only small vectors.

셋째, 공통모드 전압이 같은 공간벡터의 갯수가 가장 많은 경우는 공통모드 전압이 영(0)인 경우이며, Z0[OOO]의 영벡터와 미디엄 벡터를 포함하여 7개의 공간벡터가 여기에 속한다. Third, the case in which the number of space vectors having the same common mode voltage is the highest is when the common mode voltage is zero (0), and seven space vectors including the zero vector and medium vector of Z 0 [OOO] belong to this category. .

이러한 공간벡터의 특징을 고려하여 본 발명에서는 표 1에 나타낸 바와 같이 점선에 둘러싸인 공간벡터만을 사용하여 3상 3-레벨 컨버터를 제어하는 PWM 방식을 사용하는 전력 변환 장치를 제안한다. 즉, 본 발명에서 제안하는 전력 변환 장치는 유효 스위칭 주파수를 1/3배로 낮추어서 스위칭 손실을 줄이면서 3상 3-레벨 컨버터의 PWM 제어에 사용되는 공간벡터는 출력전압의 공통모드 전압의 변동범위를 0을 중심으로 위와 아래쪽으로 로 제한하도록 공통모드 전압이 , 0, 인 공간벡터만을 사용한다. 본 발명에서는 DPWM을 기본파의 전 구간에서 구현한다는 의미에서 본 발명에서 제안하는 PWM 제어 방식을 FDPWM(full discontinuous PWM)이라고 명명하기로 한다. Considering the characteristics of these space vectors, the present invention proposes a power conversion device using a PWM method for controlling a three-phase, three-level converter using only space vectors surrounded by dotted lines as shown in Table 1. That is, the power converter proposed in the present invention reduces the switching loss by reducing the effective switching frequency by 1/3, and the space vector used for PWM control of the 3-phase 3-level converter controls the variation range of the common mode voltage of the output voltage. Centered at 0, up and down If the common mode voltage is limited to , 0, Only space vectors are used. In the present invention, the PWM control method proposed in the present invention is named FDPWM (full discontinuous PWM) in the sense that DPWM is implemented in all sections of the fundamental wave.

도 5는 본 발명의 일 실시예에 따른 PWM 제어시의 공간벡터의 영역을 설명하기 위한 도면이다.5 is a diagram for explaining a region of a space vector in PWM control according to an embodiment of the present invention.

도 5에 도시된 바와 같이, 본 발명의 전력 변환 장치에서는 FDPWM 방법을 구현시 사용되는 19개 공간벡터와 기준벡터를 합성하기 위하여 3개의 벡터가 이루는 삼각형으로 구성된 각각의 분할된 공간벡터의 영역을 사용하게 된다. 도 5에 나타나 있듯이, FDPWM 제어는 4 종류의 PWM 영역으로 구성된다. 즉, 한 개의 영(0)벡터 Z0[OOO]와 2개의 스몰 벡터로 이루어진 ZSSPWM 영역(ZSS1~ZSS6), 2개의 스몰 벡터와 하나의 미디엄 벡터로 이루어진 SSMPWM 영역(SSM1~SSM6), 한 개의 스몰 벡터와 2개의 미디엄 벡터로 이루어진 SMMPWM(SMM1~SMM6) 영역, 2개의 미디엄 벡터와 한 개의 라지 벡터로 이루어진 MMLPWM 영역(MML1~MML6)으로 구성된다.As shown in FIG. 5, in the power conversion device of the present invention, in order to synthesize 19 space vectors used in implementing the FDPWM method and a reference vector, the area of each divided space vector composed of triangles formed by three vectors will use As shown in FIG. 5, FDPWM control is composed of four types of PWM domains. That is, the ZSSPWM region (ZSS 1 to ZSS 6 ) composed of one zero (0) vector Z 0 [OOO] and two small vectors, and the SSMPWM region composed of two small vectors and one medium vector (SSM 1 to SSM 6 ), an SMMPWM (SMM 1 to SMM 6 ) region composed of one small vector and two medium vectors, and an MMLPWM region (MML 1 to MML 6 ) composed of two medium vectors and one large vector.

본 발명의 전력 변환 장치는 FDPWM 제어시 어떤 영역을 선택할 것인가는 원의 궤적으로 움직이는 기준벡터가 지나는 영역에 의하여 결정되고, 기준벡터의 원궤적의 반경은 이므로 변조지수 의 값에 따라 기준벡터가 지나는 영역이 정해진다.In the power conversion device of the present invention, which area to select during FDPWM control is determined by the area through which a reference vector moving in a circular trajectory passes, and the radius of the circular trajectory of the reference vector is Therefore, the modulation index The area through which the reference vector passes is determined according to the value of .

본 발명의 일 실시예에 따른 스위칭 손실을 최소화하는 3상 3-레벨 컨버터를 사용하는 전력 변환 장치(100)는 데이터의 종합적인 처리 및 연산을 수행하는 하드웨어 장치 혹은 하드웨어 장치의 일부일 수도 있고, 통신 네트워크로 연결되는 소프트웨어 기반의 컴퓨팅 환경일 수도 있다. 예를 들어, 전력 변환 장치(100)는 집약적 데이터 처리 기능을 수행하고 자원을 공유하는 주체인 서버일 수도 있고, 서버와의 상호 작용을 통해 자원을 공유하는 클라이언트(client)일 수도 있다. 또한, 전력 변환 장치(100)는 복수의 서버들 및 클라이언트들이 상호 작용하여 데이터를 종합적으로 처리하는 클라우드 시스템(cloud system)일 수도 있다. 상술한 기재는 전력 변환 장치(100)의 종류와 관련된 하나의 예시일 뿐이므로, 전력 변환 장치(100)의 종류는 본 개시의 내용을 기초로 당업자가 이해 가능한 범주에서 다양하게 구성될 수 있다.The power conversion device 100 using a 3-phase 3-level converter that minimizes switching loss according to an embodiment of the present invention may be a hardware device or part of a hardware device that performs comprehensive processing and calculation of data, and may communicate It may also be a software-based computing environment connected by a network. For example, the power conversion device 100 may be a server that performs intensive data processing functions and shares resources, or may be a client that shares resources through interaction with the server. Also, the power conversion device 100 may be a cloud system in which a plurality of servers and clients interact to comprehensively process data. Since the above description is only one example related to the type of power conversion device 100, the type of power conversion device 100 can be configured in various ways within a range understandable by those skilled in the art based on the contents of the present disclosure.

본 발명의 일 실시예에 따른 전력 변환 장치(100)는 프로세서(processor), 메모리(memory), 및 통신 유닛(network unit)를 포함할 수 있다. 이러한 구성은 하나의 예시일 뿐이므로, 전력 변환 장치(100)는 컴퓨팅 환경을 구현하기 위한 다른 구성들을 포함할 수 있다. 또한, 상기 구성들 중 일부만이 전력 변환 장치(100)에 포함될 수도 있다.The power conversion device 100 according to an embodiment of the present invention may include a processor, a memory, and a network unit. Since this configuration is just one example, the power conversion device 100 may include other configurations for implementing a computing environment. Also, only some of the above components may be included in the power conversion device 100 .

도 6은 본 발명의 일 실시예에 따른 스위칭 손실을 최소화하는 3상 3-레벨 컨버터를 사용하는 전력 변환 장치의 구성을 설명하는 블록도이다.6 is a block diagram illustrating the configuration of a power conversion device using a 3-phase 3-level converter that minimizes switching loss according to an embodiment of the present invention.

도 6을 참조하면, 전력 변환 장치(100)는 FDPWM 제어 방식을 구현하기 위해 기준벡터 발생기(110), 벡터 선택기(120), 듀티비 신호 발생기(130) 및 게이팅 신호 발생기(140)를 포함하고 있지만, 이에 한정되지는 않는다. Referring to FIG. 6, the power conversion device 100 includes a reference vector generator 110, a vector selector 120, a duty ratio signal generator 130, and a gating signal generator 140 to implement the FDPWM control method. However, it is not limited thereto.

전력 변환 장치(100)는 진폭변조지수()와 컨버터의 동작주파수에 해당하는 를 갖는 기준 상전압 , , 을 제공한다. The power conversion device 100 has an amplitude modulation index ( ) and the operating frequency of the converter Reference phase voltage with , , provides

기준벡터 발생기(110)는 3개의 3상 전압 기준파 신호를 입력받아 수학식 2의 매핑 변환식에 따라 2개의 좌표값으로 정해지는 기준벡터 를 생성한다. The reference vector generator 110 receives three three-phase voltage reference wave signals, and the reference vector determined by two coordinate values according to the mapping conversion equation of Equation 2. generate

FDPWM 제어 방식을 구현하기 위한 전력 변환 장치(100)는 3개의 멀티플렉서(MUX1, MUX2, MUX3)와 3개의 디멀티플렉서(DMUX1, DMUX2, DMUX3)를 사용하여 FDPWM에 사용되는 3개의 공간벡터를 선택하는 4종류의 벡터선택기(120) 가운데 하나를 정한다. 멀티플레서와 디멀티플렉서에서 사용되는 선택신호(, , )는 변조지수 의 크기를 비교하여 결정되는 3개의 비교기의 출력이다. 즉, 하기 수학식 8과 같이 나타낼 수 있다. The power converter 100 for implementing the FDPWM control scheme uses 3 multiplexers (MUX1, MUX2, MUX3) and 3 demultiplexers (DMUX1, DMUX2, DMUX3) to select 3 space vectors used for FDPWM. One of the types of vector selectors 120 is determined. Selection signal used in multiplexer and demultiplexer ( , , ) is the modulation index is the output of the three comparators determined by comparing the magnitude of That is, it can be expressed as in Equation 8 below.

변조지수 가 인 경우 =0, =0, =0이 되고, 따라서 모든 디멀티플렉서와 멀티플렉서의 0-접점이 선택되면 기준벡터 신호는 ZSS영역 벡터선택기(121)의 입력으로 결정된다. modulation index go if =0, =0, = 0, so if the 0-contact of all demultiplexers and multiplexers is selected, the reference vector The signal is determined as an input of the ZSS region vector selector 121.

ZSS영역 벡터선택기(121)는 수학식 5 및 수학식 6에 따라 기준벡터 가 ZSS1~ZSS6의 영역 가운데 어디에 놓여있는지 조사하여 결정하고 해당 영역을 구성하는 3개의 벡터 , , 을 출력한다. ZSS영역 벡터선택기(121)의 출력인 3개의 벡터는 듀티비 신호발생기(130)로 전달된다.The ZSS region vector selector 121 is a reference vector according to Equations 5 and 6. is located in the area of ZSS 1 ~ ZSS 6 by investigating and determining it, and the three vectors constituting the area , , outputs The three vectors output from the ZSS region vector selector 121 are transferred to the duty ratio signal generator 130.

변조지수 가 인 경우 =1, =0, =0이 되고 따라서 기준벡터 신호는 ZSS/SSM영역 벡터선택기(122)의 입력으로 결정된다. ZSS/SSM영역 벡터선택기(122)는 수학식 5 및 수학식 6에 따라 기준벡터 가 ZSS1~ZSS6, SSM1~SSM6의 영역 가운데 어디에 놓여있는지 조사하여 결정하고 해당 영역을 구성하는 3개의 벡터 , , 을 출력한다. ZSS/SSM영역 벡터선택기(122)의 출력인 3개의 벡터는 듀티비 신호발생기(130)로 전달된다.modulation index go if =1, =0, = 0 and thus the reference vector The signal is determined as an input of the ZSS/SSM domain vector selector 122. The ZSS/SSM region vector selector 122 is a reference vector according to Equations 5 and 6. is located among the areas of ZSS 1 to ZSS 6 and SSM 1 to SSM 6 , determine by investigating, and determine the three vectors constituting the area , , outputs The three vectors output from the ZSS/SSM region vector selector 122 are transferred to the duty ratio signal generator 130.

변조지수 가 인 경우 =1, =1, =0이 되고, 따라서 기준벡터 신호는 SSM/SMM영역 벡터선택기(123)의 입력으로 결정된다. SSM/SMM영역 벡터선택기(123)는 수학식 5 및 수학식 6에 따라 기준벡터 가 SSM1~SSM6, SMM1~SMM6의 영역 가운데 어디에 놓여있는지 조사하여 결정하고 해당 영역을 구성하는 3개의 벡터 , , 을 출력한다. SSM/SMM영역 벡터선택기(123)의 출력인 3개의 벡터는 듀티비 신호발생기(130)로 전달된다.modulation index go if =1, =1, = 0, so the reference vector The signal is determined as an input of the SSM/SMM domain vector selector 123. The SSM/SMM domain vector selector 123 generates a reference vector according to Equations 5 and 6. is located in the areas of SSM 1 to SSM 6 and SMM 1 to SMM 6 by investigating and determining where it is located, and the three vectors constituting the area , , outputs The three vectors output from the SSM/SMM domain vector selector 123 are transferred to the duty ratio signal generator 130.

변조지수 가 인 경우 =1, =1, =1이 되고 따라서 모든 디멀티플렉서와 멀티플렉서의 1-접점이 선택되면 기준벡터 신호는 SSM/SMM/MML영역 벡터선택기(124)의 입력으로 결정된다. SSM/SMM/MML영역 벡터선택기(124)는 수학식 5 및 6에 따라 기준벡터 가 SSM1~SSM6, SMM1~SMM6, MML1~MML6의 영역 가운데 어디에 놓여있는지 조사하여 결정하고 해당 영역을 구성하는 3개의 벡터 , , 을 출력한다. SSM/SMM/MML영역 벡터선택기(124)의 출력인 3개의 벡터는 듀티비 신호발생기(130)로 전달된다.modulation index go if =1, =1, = 1 and thus all demultiplexers and 1-contacts of multiplexers are selected, the reference vector The signal is determined as an input of the SSM/SMM/MML region vector selector 124. The SSM/SMM/MML region vector selector 124 is a reference vector according to Equations 5 and 6. is located in the areas of SSM 1 to SSM 6 , SMM 1 to SMM 6 , and MML 1 to MML 6 by investigating and determining where it is located, and the three vectors constituting the area , , outputs The three vectors output from the SSM/SMM/MML region vector selector 124 are transferred to the duty ratio signal generator 130.

듀티비 신호발생기(130)는 3상 3-레벨 컨버터의 FDPWM을 위한 3개의 공간벡터 , , 와 기준벡터 를 입력받아 수학식 4에 따라 해당 벡터의 한 스위칭 구간 동안 각 상의 듀티비 , , 를 결정한다. The duty ratio signal generator 130 uses three space vectors for the FDPWM of the 3-phase 3-level converter. , , and reference vector , and according to Equation 4, the duty ratio of each phase during one switching period of the vector , , decide

게이팅 신호발생기(140)는 적절한 삼각파 캐리어 신호에 의하여 , , 를 PWM한 파형을 각 IGBT의 게이팅 신호로 출력한다.The gating signal generator 140 uses an appropriate triangular wave carrier signal. , , The PWM waveform is output as the gating signal of each IGBT.

도 7은 본 발명의 일 실시예에 따른 변조지수가 제1 범위인 경우의 PWM 제어 방식을 설명하기 위한 도면이다. 7 is a diagram for explaining a PWM control method when a modulation index is in a first range according to an embodiment of the present invention.

도 7에 도시된 바와 같이, 변조 지수()가 제1 범위( )인 경우, 기준벡터의 궤적이 만드는 원은 6개의 스몰 벡터 S11[POO], S12[OON], S13[OPO], S14[NOO], S15[OOP], S16[ONO]가 만드는 육각형 내부에 놓이게 된다. 또한, 도 7에서 기준벡터가 놓인 육각형은 6개의 삼각형(ZSS1~ZSS6)으로 이루어지는데 각각의 삼각형은 영벡터 Z0[OOO]와 2개의 스몰 벡터로 구성된다. As shown in FIG. 7, the modulation index ( ) is the first range ( ), the circle formed by the trajectory of the reference vector is 6 small vectors S 11 [POO], S 12 [OON], S 13 [OPO], S 14 [NOO], S 15 [OOP], S 16 [ONO] ] is placed inside the hexagon created by In addition, in FIG. 7, the hexagon on which the reference vector is placed is composed of six triangles (ZSS 1 to ZSS 6 ), and each triangle is composed of a zero vector Z 0 [OOO] and two small vectors.

기준벡터가 만드는 원의 궤적이 6개의 삼각형으로 이루어진 각 영역을 지나는 동안 매 스위칭 주기마다 1개의 영벡터와 2개의 스몰 벡터를 사용하여 기준벡터를 합성할 수 있는데, 이와 같이 1개의 영벡터와 2개의 스몰 벡터를 사용하여 기준벡터를 합성하는 PWM 제어를 ZSSPWM이라고 명명하기로 한다. While the trajectory of the circle created by the reference vector passes through each area composed of 6 triangles, the reference vector can be synthesized using 1 zero vector and 2 small vectors in every switching period. The PWM control that synthesizes the reference vector using the small vectors will be named ZSSPWM.

상기한 ZSSPWM의 가장 중요한 특징은 기준벡터가 360o 한 사이클을 회전하는 동안 모든 영역에서 스위칭 동작이 휴지되는 상이 존재한다는 점이다. The most important feature of the ZSSPWM described above is that there is a phase in which the switching operation is paused in all areas while the reference vector rotates 360 ° one cycle.

표 2는 ZSSPWM 제어시 각 동작영역에서 사용되는 벡터와 스위칭 동작이 휴지되는 상을 나타낸다. 예를 들면, 기준벡터가 ZSS1 영역에 놓이면 Z0[OOO], S11[POO], S12[OON]의 3개 벡터를 이용하여 기준벡터를 합성하는데, 이 경우 B-상은 항상 O점에 연결된 상태를 유지하므로 B-상은 스위칭 동작을 하지 않고 나머지 두 상만 스위칭 동작을 한다. Table 2 shows vectors used in each operation area and phases in which the switching operation is paused during ZSSPWM control. For example, if the reference vector is placed in the ZSS 1 area, the reference vector is synthesized using three vectors: Z 0 [OOO], S 11 [POO], and S 12 [OON]. In this case, the B-phase is always at point O. Since B-phase does not switch, only the other two phases switch.

상기한 표 2에서 점선으로 둘러싼 부분은 해당하는 상이 스위칭 상태를 변경하지 않음을 나타낸다. 스위칭 동작을 하지 않는 상, 즉 스위칭 휴지 상은 ZSS1~ZSS6의 동작영역에 따라 다르지만 모든 영역에서 스위칭 휴지 상이 존재하므로 전체 컨버터의 평균 스위칭 주파수는 1/3만큼 감소하게 된다. In Table 2 above, a portion surrounded by a dotted line indicates that the corresponding phase does not change the switching state. The phase without switching operation, that is, the switching idle phase, varies depending on the operating range of ZSS 1 to ZSS 6 , but since the switching idle phase exists in all areas, the average switching frequency of the entire converter is reduced by 1/3.

한편, ZSSPWM에서 공통모드 전압의 변동을 살펴보면, 영벡터와 2개 스몰 벡터의 공통모드 전압이 0, , 이므로 ZSSPWM에 속하는 이들 3개의 벡터의 순서를 적절히 선택함으로써 와 사이를 스윙하도록 설계할 수 있음을 알 수 있다. 또한, ZSSPWM 제어시 각 ZSS1~ZSS6의 동작영역마다 NP 전류를 양(+)으로 만드는 스몰 벡터, 음(-)으로 만드는 스몰 벡터, 영(0)으로 유지하는 영벡터가 한 세트로 이루어져 있으므로 기준벡터의 한 사이클 동안 NP 전류의 평균값은 0이 된다.Meanwhile, looking at the variation of the common mode voltage in ZSSPWM, the common mode voltages of the zero vector and two small vectors are 0, , Therefore, by properly selecting the order of these three vectors belonging to ZSSPWM and It can be seen that it can be designed to swing between In addition, when controlling ZSSPWM, a small vector that makes the NP current positive (+), a small vector that makes it negative (-), and a zero vector that maintains it as zero (0) are set for each operating area of ZSS 1 ~ ZSS 6 . Therefore, the average value of the NP current during one cycle of the reference vector is zero.

도 8은 본 발명의 일 실시예에 따른 변조지수가 제2 범위인 경우의 PWM 제어 방식을 설명하기 위한 도면이다. 8 is a diagram for explaining a PWM control method when a modulation index is in a second range according to an embodiment of the present invention.

도 8에 도시된 바와 같이, 변조지수()가 제2 범위()인 경우, 기준벡터의 궤적이 만드는 원은 ZSSPWM 동작이 이루어지는 정육각형의 영역을 주기적으로 벗어난다. As shown in FIG. 8, the modulation index ( ) is the second range ( ), the circle created by the trajectory of the reference vector periodically deviate from the regular hexagonal area where the ZSSPWM operation occurs.

도 8에서, 2개의 스몰 벡터와 한 개의 미디엄 벡터로 이루어진 6개의 삼각형(SSM1~SSM6)이 표시되어 있는데, 2개의 스몰 벡터와 한 개의 미디엄 벡터를 사용하여 기준벡터를 합성하는 PWM 제어를 SSMPWM이라고 명명하기로 한다. In FIG. 8, 6 triangles (SSM 1 to SSM 6 ) composed of 2 small vectors and 1 medium vector are shown. PWM control for synthesizing reference vectors using 2 small vectors and 1 medium vector It will be named SSMPWM.

도 8을 참조하면, 기준벡터의 한 사이클 동안 기준 벡터의 궤적은 ZSSPWM의 영역과 SSMPWM의 영역을 번갈아 통과함을 알 수 있다. 예를 들면 구간 동안은 SSMPWM 영역에, 구간 동안은 ZSSPWM 영역에 기준벡터가 놓이게 된다.Referring to FIG. 8 , it can be seen that during one cycle of the reference vector, the trajectory of the reference vector alternately passes through the ZSSPWM area and the SSMPWM area. For example During the section, in the SSMPWM area, During the section, the reference vector is placed in the ZSSPWM area.

상기한 SSMPWM의 가장 중요한 특징은 ZSSPWM과 마찬가지로 기준벡터가 360o 한 사이클을 회전하는 동안 모든 영역에서 스위칭 동작이 휴지되는 상이 존재한다는 점이다. The most important feature of SSMPWM described above is that, like ZSSPWM, there is a phase in which the switching operation is paused in all areas while the reference vector rotates 360 ° one cycle.

표 3은 SSMPWM 제어시 각 동작영역에서 사용되는 벡터와 스위칭 동작이 휴지되는 상을 나타낸다. 예를 들면, 기준벡터가 SSM1 영역에 놓이면 M21[PON], S11[POO], S12[OON]의 3개 벡터를 이용하여 기준벡터를 합성하는데, 이 경우 B-상은 항상 O점에 연결된 상태를 유지하므로 B-상은 스위칭 동작을 하지 않고 나머지 두 상만 스위칭 동작을 한다는 것을 알 수 있다. Table 3 shows vectors used in each operation area and phases in which switching operations are paused during SSMPWM control. For example, if the reference vector is placed in the SSM 1 area, the reference vector is synthesized using three vectors: M 21 [PON], S 11 [POO], and S 12 [OON]. In this case, the B-phase is always at point O. Since it maintains the connected state, it can be seen that the B-phase does not switch and only the other two phases switch.

상기한 표 3에서 점선으로 둘러싼 부분은 해당하는 상이 스위칭 상태를 변경하지 않음을 나타낸다. 스위칭 휴지 상은 SSM1~SSM6의 동작영역에 따라 다르지만 모든 영역에서 스위칭 휴지 상이 존재하므로 전체 컨버터의 평균 스위칭 주파수는 1/3만큼 감소하게 된다. In Table 3 above, a portion surrounded by a dotted line indicates that the corresponding phase does not change the switching state. The switching idle phase differs depending on the operating range of SSM 1 to SSM 6 , but since the switching idle phase exists in all areas, the average switching frequency of the entire converter is reduced by 1/3.

변조지수 가 인 경우 ZSSPWM과 SSMPWM을 번갈아 PWM 제어 방식의 전환이 이루어지지만, 표 2와 표 3에 나타나 있듯이 서로 인접한 ZSSPWM과 SSMPWM은 스위칭 동작을 휴지하는 상이 같다는 특징이 있다. 예를 들면, 의 순간에 ZSS1 영역에서 SSM1 영역으로 PWM 방식이 변경되지만 B-상은 스위칭 휴지 상태를 그대로 유지함에 유의한다.modulation index go In the case of ZSSPWM and SSMPWM, the PWM control method is switched alternately, but as shown in Tables 2 and 3, ZSSPWM and SSMPWM adjacent to each other have the same phase for stopping the switching operation. For example, Note that at the moment of , the PWM method is changed from ZSS 1 area to SSM 1 area, but the B-phase maintains the switching pause state as it is.

추가적으로, SSMPWM에서 공통모드 전압의 변동을 살펴보면, 미디엄 벡터와 2개 스몰 벡터의 공통모드 전압이 각각 0, , 이므로 ZSSPWM의 경우와 마찬가지로 SSMPWM에 속하는 이들 3개의 벡터의 순서를 적절히 선택함으로써 와 사이를 스윙하도록 설계할 수 있음을 알 수 있다. 또한, SSMPWM 제어시 각 SSM1~SSM6의 동작영역마다 NP 전류를 양(+)으로 만드는 스몰 벡터, 음(-)으로 만드는 스몰 벡터, 영(0)으로 유지하는 미디엄 벡터가 한 세트로 이루어져 있으므로 기준벡터의 한 사이클 동안 NP 전류의 평균값은 0이 된다.Additionally, looking at the variation of the common mode voltage in SSMPWM, the common mode voltages of the medium vector and the two small vectors are 0 and 0, respectively. , Therefore, as in the case of ZSSPWM, by appropriately selecting the order of these three vectors belonging to SSMPWM and It can be seen that it can be designed to swing between In addition, during SSMPWM control, a small vector that makes the NP current positive (+), a small vector that makes it negative (-), and a medium vector that maintains it as zero (0) are set for each operating area of SSM 1 to SSM 6 . Therefore, the average value of the NP current during one cycle of the reference vector is zero.

도 9는 본 발명의 일 실시예에 따른 변조지수가 제3 범위인 경우의 PWM 제어 방식을 설명하기 위한 도면이다. 9 is a diagram for explaining a PWM control method when a modulation index is in a third range according to an embodiment of the present invention.

도 9에 도시된 바와 같이, 변조지수 가 제3 범위()인 경우, 기준벡터의 궤적이 만드는 원은 스몰 벡터로 이루어진 육각형과 미디엄 벡터로 이루어진 육각형 사이에 놓이게 된다. As shown in Figure 9, the modulation index A third range ( ), the circle created by the trajectory of the reference vector lies between the hexagon composed of small vectors and the hexagon composed of medium vectors.

도 9에서, 한 개의 스몰 벡터와 2개의 미디엄 벡터로 이루어진 6개의 삼각형(SMM1~SMM6)이 표시되어 있는데, 한 개의 스몰 벡터와 2개의 미디엄 벡터를 사용하여 기준벡터를 합성하는 PWM 제어를 SMMPWM이라고 명명하기로 한다. In FIG. 9, six triangles (SMM 1 to SMM 6 ) composed of one small vector and two medium vectors are shown, and PWM control for synthesizing reference vectors using one small vector and two medium vectors is shown. It will be named SMMPWM.

도 9을 참조하면, 기준벡터의 한 사이클 동안 기준 벡터의 궤적은 SSMPWM의 영역과 SMMPWM의 영역을 번갈아 통과함을 알 수 있다.Referring to FIG. 9 , it can be seen that during one cycle of the reference vector, the trajectory of the reference vector alternately passes through the SSMPWM area and the SMMPWM area.

상기 SMMPWM의 가장 중요한 특징은 ZSSPWM, SSMPWM과 마찬가지로 기준벡터가 360o 한 사이클을 회전하는 동안 모든 영역에서 스위칭 동작이 휴지되는 상이 존재한다는 점이다. The most important feature of the SMMPWM is that, like ZSSPWM and SSMPWM, there is a phase in which the switching operation is paused in all regions while the reference vector rotates 360 ° one cycle.

표 4는 SMMPWM 제어시 각 동작영역에서 사용되는 벡터와 스위칭 동작이 휴지되는 상을 나타낸다. 예를 들면, 기준벡터가 SSM1 영역에 놓이면 M26[PNO], S11[POO], M21[PON]의 3개 벡터를 이용하여 기준벡터를 합성하는데 이 경우 A-상은 항상 P점에 연결된 상태를 유지하므로 A-상은 스위칭 동작을 하지 않고 나머지 두 상만 스위칭 동작을 한다는 것을 알 수 있다. Table 4 shows the vector used in each operation area and the phase in which the switching operation is paused during SMMPWM control. For example, if the reference vector is placed in the SSM 1 area, the reference vector is synthesized using three vectors: M 26 [PNO], S 11 [POO], and M 21 [PON]. In this case, the A-phase is always at point P. Since the connected state is maintained, it can be seen that the A-phase does not perform a switching operation and only the other two phases perform a switching operation.

상기한 표 4에서 점선으로 둘러싼 부분은 해당하는 상이 스위칭 상태를 변경하지 않음을 나타낸다. 스위칭 휴지 상은 SMM1~SMM6의 동작영역에 따라 다르지만 모든 영역에서 스위칭 휴지 상이 존재하므로 전체 컨버터의 평균 스위칭 주파수는 1/3만큼 감소하게 된다. In Table 4 above, a portion surrounded by a dotted line indicates that the corresponding phase does not change the switching state. The switching idle phase differs depending on the operating range of SMM 1 to SMM 6 , but since the switching idle phase exists in all areas, the average switching frequency of the entire converter is reduced by 1/3.

변조지수 가 인 경,우 SSMPWM과 SMMPWM을 번갈아 PWM 제어방식의 전환이 이루어지며 표 3와 표 4에 나타나 있듯이 서로 인접한 SSMPWM과 SMMPWM을 변경하면 스위칭 동작을 휴지하는 상도 변경된다.modulation index go In this case, the PWM control method is switched alternately between SSMPWM and SMMPWM, and as shown in Table 3 and Table 4, when SSMPWM and SMMPWM adjacent to each other are changed, the phase for pausing the switching operation is also changed.

추가적으로 SMMPWM에서 공통모드 전압의 변동을 살펴보면, SMM1, SMM3, SMM5의 영역에서는 공통모드 전압이 0과 사이에서 변동하고 SMM2, SMM4, SMM6의 영역에서는 공통모드 전압이 0과 사이에서 변동한다. 또한 NP 전류는 SMM1, SMM3, SMM5의 영역에서는 한 스위칭 구간 동안 평균적으로 양(+)의 전류가 흐르고 SMM2, SMM4, SMM6의 영역에서는 한 스위칭 구간 동안 평균적으로 음(-)의 전류가 흐르지만 기준벡터의 한 사이클 동안 NP 전류의 평균값은 0이 된다.Additionally, looking at the variation of the common mode voltage in SMMPWM, the common mode voltage is 0 and 0 in the domains of SMM 1 , SMM 3 and SMM 5 . In the domains of SMM 2 , SMM 4 , and SMM 6 , the common mode voltage is 0 and fluctuate between In addition, the NP current is positive (+) current on average during one switching period in the areas of SMM 1 , SMM 3 and SMM 5 , and negative (-) current flows on average during one switching period in the areas of SMM 2 , SMM 4 and SMM 6 . current flows, but the average value of the NP current during one cycle of the reference vector becomes zero.

도 10은 본 발명의 일 실시예에 따른 변조지수가 제4 범위인 경우의 PWM 제어 방식을 설명하기 위한 도면이다. 10 is a diagram for explaining a PWM control method when a modulation index is in a fourth range according to an embodiment of the present invention.

도 10에 도시된 바와 같이, 변조지수 가 제4 범위()인 경우, 기준벡터의 궤적이 만드는 원은 미디엄 벡터로 이루어진 육각형의 내부와 외부를 여행하며 라지 벡터로 이루어진 육각형 내부에 놓인 경로를 갖게 된다. As shown in FIG. 10, the modulation index A fourth range ( ), the circle created by the trajectory of the reference vector travels inside and outside the hexagon made of medium vectors and has a path lying inside the hexagon made of large vectors.

도 10에서, 2개의 미디엄 벡터와 한 개의 라지 벡터로 이루어진 6개의 삼각형(MML1~MML6)이 표시되어 있는데, 2개의 미디엄 벡터와 한 개의 라지 벡터를 사용하여 기준벡터를 합성하는 PWM 제어를 MMLPWM이라고 명명하기로 한다. In FIG. 10, six triangles (MML 1 to MML 6 ) composed of two medium vectors and one large vector are shown, and PWM control for synthesizing reference vectors using two medium vectors and one large vector is shown. It will be named MMLPWM.

도 10을 참조하면, 기준벡터의 한 사이클 동안 기준 벡터의 궤적은 SSMPWM→SMMPWM→MMLPWM의 영역을 차례로 통과함을 알 수 있다. Referring to FIG. 10, it can be seen that during one cycle of the reference vector, the trajectory of the reference vector sequentially passes through the region of SSMPWM→SMMPWM→MMLPWM.

상기 MMLPWM의 가장 중요한 특징은 앞서 설명한 ZSSPWM, SSMPWM, SMMPWM과 마찬가지로 기준벡터가 360o 한 사이클을 회전하는 동안 모든 영역에서 스위칭 동작이 휴지되는 상이 존재한다는 점이다. The most important feature of the MMLPWM is that, like the ZSSPWM, SSMPWM, and SMMPWM described above, there is a phase in which the switching operation is paused in all regions while the reference vector rotates 360 ° one cycle.

표 5는 MMLPWM 제어시 각 동작영역에서 사용되는 벡터와 스위칭 동작이 휴지되는 상을 나타낸다. 예를 들면, 기준벡터가 MML1 영역에 놓이면 M26[PNO], L31[PNN], M21[PON]의 3개 벡터를 이용하여 기준벡터를 합성하는데 이 경우 A-상은 항상 P점에 연결된 상태를 유지하므로 A-상은 스위칭 동작을 하지 않고 나머지 두 상만 스위칭 동작을 한다는 것을 알 수 있다. Table 5 shows vectors used in each operation area and phases in which switching operations are paused when controlling MMLPWM. For example, if the reference vector is placed in the MML 1 area, the reference vector is synthesized using three vectors: M 26 [PNO], L 31 [PNN], and M 21 [PON]. In this case, the A-phase is always at point P. Since the connected state is maintained, it can be seen that the A-phase does not perform a switching operation and only the other two phases perform a switching operation.

상기한 표 5에서 점선으로 둘러싼 부분은 해당하는 상이 스위칭 상태를 변경하지 않음을 나타낸다. 스위칭 휴지 상은 MML1~MML6의 동작영역에 따라 다르지만 모든 영역에서 스위칭 휴지 상이 존재하므로 전체 컨버터의 평균 스위칭 주파수는 1/3만큼 감소하게 된다. In Table 5 above, a portion surrounded by a dotted line indicates that the corresponding phase does not change the switching state. The switching idle phase varies depending on the operating range of MML 1 to MML 6 , but since the switching idle phase exists in all areas, the average switching frequency of the entire converter is reduced by 1/3.

변조지수 가 인 경우 SSMPWM→SMMPWM→MMLPWM을 번갈아 PWM 제어방식의 전환이 이루어지며 이 경우 스위칭 동작을 휴지하는 상도 변경된다.modulation index go In this case, the PWM control method is switched alternately SSMPWM → SMMPWM → MMLPWM, and in this case, the phase for pausing the switching operation is also changed.

추가적으로, MMLPWM에서 공통모드 전압의 변동을 살펴보면, MML1, MML3, MML5의 영역에서는 공통모드 전압이 0과 사이에서 변동하고 MML2, MML4, MML6의 영역에서는 공통모드 전압이 0과 사이에서 변동한다. 또한, NP 전류는 MML1~MML6의 모든 동작영역에서 NP 전류의 평균값은 0이 된다.Additionally, looking at the variation of the common mode voltage in MMLPWM , the common mode voltage is 0 and In the range of MML 2 , MML 4 , and MML 6 , the common mode voltage is 0 and fluctuate between In addition, the average value of the NP current is 0 in all operating ranges of MML 1 to MML 6 .

도 11은 본 발명의 일 실시예에 따른 스위칭 손실을 최소화하는 3상 3-레벨 컨버터를 사용하는 전력 변환 장치에서 구현하는 FDPWM을 적용한 경우의 동작파형()을 보여주는 도면이고, 도 12는 종래 기술의 전력 변환 장치에서 SVPWM을 적용한 경우의 동작파형()을 설명하는 도면이다. 도 13은 발명의 일 실시예에 따른 스위칭 손실을 최소화하는 3상 3-레벨 컨버터를 사용하는 전력 변환 장치에서 변조지수(0.3, 0.6, 0.8, 1.1... 등) 변경시 FDPWM을 적용한 경우의 동작파형을 보여주는 도면이다. 11 is an operation waveform in the case of applying FDPWM implemented in a power conversion device using a 3-phase 3-level converter that minimizes switching loss according to an embodiment of the present invention ( ), and FIG. 12 is an operating waveform when SVPWM is applied in a conventional power conversion device ( ) is a drawing explaining. 13 is a case in which FDPWM is applied when a modulation index (0.3, 0.6, 0.8, 1.1, etc.) is changed in a power conversion device using a 3-phase 3-level converter that minimizes switching loss according to an embodiment of the present invention. It is a diagram showing the operating waveform.

본 발명의 일 실시예에 따른 스위칭 손실을 최소화하는 3상 3-레벨 컨버터를 사용하는 전력 변환 장치(100)는 FDPWM 제어 방식을 구현하게 되는데, 그 동작과 특징을 살펴보기 위하여 도 2에 제시된 컨버터 회로에 대하여 시뮬레이션을 수행한다.The power conversion device 100 using a 3-phase 3-level converter that minimizes switching loss according to an embodiment of the present invention implements the FDPWM control method, the converter shown in FIG. 2 to examine its operation and characteristics. A simulation is performed on the circuit.

도 2에서, LC-필터에서 인덕터의 인덕턴스 mH이고 -결선된 커패시터는 ㎌이며, Y-결선된 10Ω의 3상 저항부하를 갖는다. 또한 직류측 전압 V, 스위칭 주파수는 f=12 kHz이다. In Fig. 2, the inductance of the inductor in the LC-filter is mH -Connected capacitors ㎌ and has a Y-connected 10Ω three-phase resistive load. Also DC-side voltage V, the switching frequency is f=12 kHz.

도 11에 도시된 바와 같이, 변조지수 일 때, 본 발명에서 제안된 FDPWM 제어 방식을 적용하면, VAO, VBO, VCO는 3-레벨 컨버터의 출력 상전압인데 각 상마다 (1/3)(1/f) 시간 동안 스위칭 휴지 구간이 됨을 볼 수 있다. 따라서, 전체의 스위칭 주파수는 기존의 연속 PWM 제어하는 경우보다 1/3배 만큼 감소함을 확인할 수 있다. 공통모드 전압 의 파형을 보면 공통모드 전압의 변동범위가 0을 중심으로 상하로 만큼 변동하는 것을 볼 수 있다.As shown in FIG. 11, the modulation index When the FDPWM control method proposed in the present invention is applied, VAO, VBO, and VCO are the output phase voltages of the 3-level converter, and each phase is a switching pause period for (1/3) (1/f) time. can see. Therefore, it can be confirmed that the overall switching frequency is reduced by 1/3 times compared to the conventional continuous PWM control. common mode voltage Looking at the waveform of , the fluctuation range of the common mode voltage is You can see how much it fluctuates.

도 12에 도시된 바와 같이, 도 11의 컨버터 회로와 동일한 조건의 3상 3-레벨 컨버터 회로에 종래의 공간벡터 PWM(SVPWM: sapce vector PWM)을 적용하면, 각 상은 스위칭 주파수 12 kHz로 동작하며 휴지 기간이란 것이 없음을 확인할 수 있다. 또한, 도 12에서 공통모드 전압의 변동범위는 영(0)을 중심으로 위쪽으로 아래쪽으로 가 되어 공통모드 전압의 변동범위가 가 된다.As shown in FIG. 12, when a conventional space vector PWM (SVPWM) is applied to a 3-phase 3-level converter circuit under the same conditions as the converter circuit of FIG. 11, each phase operates at a switching frequency of 12 kHz, It can be confirmed that there is no idle period. In addition, in FIG. 12, the variation range of the common mode voltage is upward with zero (0) as the center. downward , and the variation range of the common mode voltage is becomes

도 13에 도시된 바와 같이, 3-레벨 컨버터의 출력 상전압 파형이 일정한 값을 유지하는 스위칭 휴지 구간을 살펴보면 각 상마다 ((1/3)(1/f) 시간 동안 스위칭 휴지 구간이 됨을 볼 수 있고, 따라서 전체의 스위칭 주파수는 기존의 연속 PWM 제어하는 경우보다 1/3배 만큼 감소함을 확인할 수 있다. As shown in FIG. 13, looking at the switching idle period in which the output phase voltage waveform of the 3-level converter maintains a constant value, it can be seen that the switching idle period is for each phase ((1/3) (1/f) time. Therefore, it can be confirmed that the overall switching frequency is reduced by 1/3 times compared to the conventional continuous PWM control.

결론적으로, 본 발명의 스위칭 손실을 최소화하는 3상 3-레벨 컨버터를 사용하는 전력 변환 장치(100)에서 구현하는 FDPWM 제어 방식은 전체 변조영역에 걸쳐서 모든 동작영역에서 반드시 어느 한 상에서 스위칭 휴지 구간이 존재함을 확인할 수 있고, 스위칭 손실을 크게 줄일 수 있는 장점이 있음을 확인할 수 있다.In conclusion, the FDPWM control method implemented in the power conversion device 100 using the three-phase, three-level converter that minimizes the switching loss of the present invention has a switching pause period in any one phase in all operation areas over the entire modulation area. It can be confirmed that it exists, and it can be confirmed that there is an advantage of significantly reducing switching loss.

통상 전력 변환 장치의 하드웨어적인 회로구성이 결정되면 전체 시스템의 효율에 가장 큰 영향을 미치는 것은 컨버터의 PWM 알고리즘이다. In general, when the hardware circuit configuration of the power conversion device is determined, the PWM algorithm of the converter has the greatest effect on the efficiency of the entire system.

이와 같이, 본 발명은 하드웨어 및 소프트웨어적인 효율 개선 방식을 통해 컨버터의 방열 구성을 간단히 할 수 있고, 전력반도체 스위치의 스위칭 주파수를 낮춤으로써 안정적인 동작이 가능하며, 전체 시스템의 부피와 무게를 감소시킬 수 있을 뿐만 아니라, 컨버터의 안전성, 신뢰성 및 수명이 향상될 수 있다.As described above, the present invention can simplify the heat dissipation configuration of the converter through the hardware and software efficiency improvement method, enable stable operation by lowering the switching frequency of the power semiconductor switch, and reduce the volume and weight of the entire system. In addition, the safety, reliability and lifetime of the converter can be improved.

전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.The above description of the present invention is for illustrative purposes, and those skilled in the art can understand that it can be easily modified into other specific forms without changing the technical spirit or essential features of the present invention. will be. Therefore, the embodiments described above should be understood as illustrative in all respects and not limiting. For example, each component described as a single type may be implemented in a distributed manner, and similarly, components described as distributed may be implemented in a combined form.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is indicated by the following claims rather than the detailed description above, and all changes or modifications derived from the meaning and scope of the claims and equivalent concepts should be construed as being included in the scope of the present invention. do.

100 : 전력 변환 장치
110 : 기준벡터 발생기
120 : 벡터 선택기
130 : 듀티비 신호 발생기
140 : 게이팅 신호 발생기100: power converter
110: reference vector generator
120: vector selector
130: duty ratio signal generator
140: gating signal generator

Claims (7)

스위칭 손실을 최소화하는 3상 3-레벨 컨버터를 사용하는 전력 변환 장치로서,
진폭변조지수(mi)와 컨버터의 동작주파수(ω)에 기초하여, 3상 3-레벨 컨버터의 기준 상전압(VAOref, VBOref,VCOref,)에 대한 적어도 하나 이상의 3상 전압 기준파 신호를 입력받아 기준벡터(Vref)를 발생하는 기준벡터 발생기;
상기 진폭변조지수(mi)에 따라 결정되는 선택신호(, , )에 기초하여, 적어도 하나 이상의 멀티플렉서 및 적어도 하나 이상의 디멀티플렉서를 이용하여 PWM 제어 방식에 사용되는 3개의 공간벡터(Vm, Vn, Vl)를 선택하는 적어도 하나 이상의 벡터 선택기;
상기 3개의 공간벡터(Vm, Vn, Vl)와 기준벡터(Vref)를 입력받아 해당 벡터의 스위칭 구간 동안 각 상의 듀티비(dA, dB, dC)를 결정하는 듀티비 신호 발생기; 및
기 설정된 삼각파 캐리어 신호에 의하여 각 상의 듀티비를 PWM한 파형을 각 상의 IGBT를 턴온/턴오프 하기 위한 게이팅 신호를 발생하는 게이팅 신호 발생기를 포함하되,
상기 3개의 공간벡터(Vm, Vn, Vl)는,
출력전압의 공통모드 전압의 변동범위를 0을 기준으로± 로 제한하도록 공통모드 전압이 , 0, 인 공간벡터를 사용하는 것이고,
상기 선택신호(, , )는,
상기 진폭변조지수(mi)의 크기를 비교하여 결정되는 3개의 비교기의 출력을 사용하는 것을 특징으로 하는, 스위칭 손실을 최소화하는 3상 3-레벨 컨버터를 사용하는 전력 변환 장치.
A power conversion device using a 3-phase 3-level converter that minimizes switching loss,
Based on the amplitude modulation index (m i ) and the operating frequency (ω) of the converter, at least one 3-phase voltage reference wave for the reference phase voltage (V AOref , V BOref , V COref ,) of the 3-phase 3-level converter A reference vector generator for generating a reference vector (V ref ) by receiving a signal;
A selection signal determined according to the amplitude modulation index (m i ) ( , , ), at least one vector selector for selecting three space vectors (V m , V n , V l ) used in the PWM control scheme using at least one multiplexer and at least one demultiplexer;
A duty ratio for receiving the three space vectors (V m , V n , V l ) and the reference vector (V ref ) and determining duty ratios (d A , d B , d C ) of each phase during the switching period of the corresponding vector signal generator; and
A gating signal generator for generating a gating signal for turning on/off the IGBT of each phase with a waveform obtained by PWMing the duty ratio of each phase according to a preset triangular wave carrier signal,
The three space vectors (V m , V n , V l ) are,
The variation range of the common mode voltage of the output voltage is ± If the common mode voltage is limited to , 0, is to use a space vector that is
The selection signal ( , , )Is,
A power conversion device using a three-phase, three-level converter that minimizes switching loss, characterized in that using outputs of three comparators determined by comparing the magnitude of the amplitude modulation index (m i ).
삭제delete 제1항에 있어서,
상기 공간 벡터는,
크기에 따라 으로 표시된 영(0)벡터, 으로 표시된 스몰 벡터(small vector), 으로 표시된 미디엄 벡터(medium vector), 으로 표시된 라지 벡터(large vector)의 각 그룹으로 구분되는 것을 특징으로 하는, 스위칭 손실을 최소화하는 3상 3-레벨 컨버터를 사용하는 전력 변환 장치. According to claim 1,
The space vector is,
according to size The zero(0) vector denoted by , A small vector denoted by , The medium vector denoted by , A power conversion device using a three-phase three-level converter that minimizes switching loss, characterized in that it is divided into each group of large vectors represented by . 제3항에 있어서,
상기 PWM 제어 방식은,
불연속 PWM(DPWM: Discontinuous Pulse-Width Modulation)을 기본파의 전 구간에서 구현하는 FDPWM(Full Discontinuous PWM) 제어 방식이고,
상기 FDPWM 제어 방식은,
한 개의 영(0)벡터 Z0[OOO]와 2개의 스몰 벡터로 이루어진 ZSSPWM 영역(ZSS1~ZSS6), 2개의 스몰 벡터와 하나의 미디엄 벡터로 이루어진 SSMPWM 영역(SSM1~SSM6), 한 개의 스몰 벡터와 2개의 미디엄 벡터로 이루어진 SMMPWM(SMM1~SMM6) 영역, 2개의 미디엄 벡터와 한 개의 라지 벡터로 이루어진 MMLPWM 영역(MML1~MML6)으로 구분되는 공간벡터의 영역을 사용하는 것을 특징으로 하는, 스위칭 손실을 최소화하는 3상 3-레벨 컨버터를 사용하는 전력 변환 장치. According to claim 3,
The PWM control method,
It is a Full Discontinuous PWM (FDPWM) control method that implements Discontinuous Pulse-Width Modulation (DPWM) in all sections of the fundamental wave.
The FDPWM control method,
ZSSPWM domain consisting of one zero (0) vector Z 0 [OOO] and two small vectors (ZSS 1 to ZSS 6 ), SSMPWM domain consisting of two small vectors and one medium vector (SSM 1 to SSM 6 ), The space vector domain is divided into the SMMPWM (SMM 1 to SMM 6 ) domain consisting of one small vector and two medium vectors, and the MMLPWM domain (MML 1 to MML 6 ) consisting of two medium vectors and one large vector. Characterized in that, a power conversion device using a three-phase three-level converter that minimizes switching loss. 삭제delete 제4항에 있어서,
상기 적어도 하나 이상의 벡터 선택기는,
상기 진폭변조지수(mi)가 인 경우, =0, =0, =0이 되어, 상기 디멀티플렉서와 멀티플렉서의 영접점이 선택되면 기준벡터(Vref)가 입력되고, 복수의 ZSS 영역 중 상기 기준벡터가 위치되는 영역을 구성하는 3개의 공간 벡터를 출력하는 ZSS영역 벡터선택기;
상기 진폭변조지수(mi)가 인 경우 =1, =0, =0이 되어, 상기 기준벡터(Vref)가 입력되고, ZSS1~ZSS6, SSM1~SSM6의 영역 중 상기 기준 벡터가 위치되는 영역을 구성하는 3개의 공간 벡터를 출력하는 ZSS/SSM영역 벡터선택기;
상기 진폭변조지수(mi)가 인 경우 =1, =1, =0이 되어, 상기 기준벡터(Vref)가 입력되고, SSM1~SSM6, SMM1~SMM6의 영역 중 상기 기준 벡터가 위치되는 영역을 구성하는 3개의 공간 벡터를 출력하는 SSM/SMM영역 벡터선택기; 및
상기 진폭변조지수(mi)가 인 경우 =1, =1, =1이 되어, 상기 기준벡터(Vref)가 입력되고, SSM1~SSM6, SMM1~SMM6, MML1~MML6의 영역 중 상기 기준 벡터가 위치되는 영역을 구성하는 3개의 공간 벡터를 출력하는 SSM/SMM/MML영역 벡터선택기를 포함하는 것을 특징으로 하는, 스위칭 손실을 최소화하는 3상 3-레벨 컨버터를 사용하는 전력 변환 장치.According to claim 4,
The at least one vector selector,
The amplitude modulation index (m i ) is If =0, =0, = 0, and when the zero point of the demultiplexer and the multiplexer is selected, a reference vector (V ref ) is input, and three space vectors constituting an area where the reference vector is located among a plurality of ZSS areas are output. ZSS area vector selector ;
The amplitude modulation index (m i ) is if =1, =0, = 0, the reference vector (V ref ) is input, and three space vectors constituting the area where the reference vector is located among the areas of ZSS 1 to ZSS 6 and SSM 1 to SSM 6 are output ZSS / SSM area vector selector;
The amplitude modulation index (m i ) is if =1, =1, = 0, the reference vector (V ref ) is input, and the three space vectors constituting the area where the reference vector is located among the areas of SSM 1 to SSM 6 and SMM 1 to SMM 6 are output SSM / SMM area vector selector; and
The amplitude modulation index (mi) is if =1, =1, = 1, the reference vector (Vref) is input, and SSM/SMM/ outputs three space vectors constituting an area where the reference vector is located among the areas of SSM1 to SSM6, SMM1 to SMM6, and MML1 to MML6. A power conversion device using a three-phase, three-level converter that minimizes switching loss, characterized in that it includes an MML region vector selector. 제1항에 있어서,
상기 듀티비 신호 발생기는,
상기 3개의 공간벡터(Vm, Vn, Vl)와 기준벡터(Vref)의 선형조합(linear combination)으로 표현되는 하기 수학식에 따라 상기 듀티비를 결정하는 것을 특징으로 하는, 스위칭 손실을 최소화하는 3상 3-레벨 컨버터를 사용하는 전력 변환 장치.
According to claim 1,
The duty ratio signal generator,
Characterized in that the duty ratio is determined according to the following equation expressed as a linear combination of the three space vectors (V m , V n , V l ) and the reference vector (V ref ) Switching loss A power conversion device using a three-phase, three-level converter that minimizes
KR1020230036249A 2023-03-21 2023-03-21 Power converting apparatus using three- phase three-level converter with minimized switching loss KR102570152B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230036249A KR102570152B1 (en) 2023-03-21 2023-03-21 Power converting apparatus using three- phase three-level converter with minimized switching loss

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230036249A KR102570152B1 (en) 2023-03-21 2023-03-21 Power converting apparatus using three- phase three-level converter with minimized switching loss

Publications (1)

Publication Number Publication Date
KR102570152B1 true KR102570152B1 (en) 2023-08-25

Family

ID=87846894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230036249A KR102570152B1 (en) 2023-03-21 2023-03-21 Power converting apparatus using three- phase three-level converter with minimized switching loss

Country Status (1)

Country Link
KR (1) KR102570152B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430930B1 (en) 2000-02-25 2004-05-12 가부시끼가이샤 도시바 Pwm controlled power conversion device
JP2016208820A (en) * 2015-04-14 2016-12-08 エルエス産電株式会社Lsis Co., Ltd. Offset voltage generator of three-phase inverter and three-phase inverter control device
KR20170051943A (en) * 2015-11-03 2017-05-12 주식회사 윌링스 Switch control method and device of three-phase three-level inverter for elimination of the leakage current and dc side voltage balancing
KR101928001B1 (en) * 2018-08-30 2018-12-12 주식회사 에코스 Three-phase three-level converter and its control method to realize low-frequency common-mode voltage and DC-side neutral point current control
KR20210016232A (en) * 2019-08-02 2021-02-15 한국철도기술연구원 Three-phase npc multilevel inverter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430930B1 (en) 2000-02-25 2004-05-12 가부시끼가이샤 도시바 Pwm controlled power conversion device
JP2016208820A (en) * 2015-04-14 2016-12-08 エルエス産電株式会社Lsis Co., Ltd. Offset voltage generator of three-phase inverter and three-phase inverter control device
KR20170051943A (en) * 2015-11-03 2017-05-12 주식회사 윌링스 Switch control method and device of three-phase three-level inverter for elimination of the leakage current and dc side voltage balancing
KR101928001B1 (en) * 2018-08-30 2018-12-12 주식회사 에코스 Three-phase three-level converter and its control method to realize low-frequency common-mode voltage and DC-side neutral point current control
KR20210016232A (en) * 2019-08-02 2021-02-15 한국철도기술연구원 Three-phase npc multilevel inverter

Similar Documents

Publication Publication Date Title
Tolbert et al. Novel multilevel inverter carrier-based PWM method
Agelidis et al. A five-level symmetrically defined selective harmonic elimination PWM strategy: Analysis and experimental validation
RU2555744C2 (en) Multilevel inverter
JP4957303B2 (en) Space vector modulation method for AC-AC direct conversion device
EP3501091B1 (en) Modulation of ac/ac mmc
Kou et al. Overdistention operation of cascaded multilevel inverters
EP3210297B1 (en) Systems and methods for controlling multi-level diode-clamped inverters using space vector pulse width modulation (svpwm)
Jin et al. Topology, Efficiency Analysis, and Control of a Four-Level $\pi $-Type Converter
Yang et al. An optimized model predictive control for three-phase four-level hybrid-clamped converters
JP5996531B2 (en) AC conversion circuit
CN107017793B (en) A kind of space vector modulating method and system of three-phase tri-level inverter circuit
Ebrahimi et al. Optimized switching frequency voltage balancing schemes for flying capacitor based multilevel converters
Lee et al. Predictive current control for a sparse matrix converter
Zhong et al. Modulation method of parallel interleaved three-level inverter considering neutral point potential and phase current balance
Luo et al. A reduced switching frequency capacitor voltage balancing control for modular multilevel converters
Rojas et al. Neutral-point-clamped inverter with improved voltage waveform and control range
Ibrahim et al. Comparative analysis of PWM techniques for three level diode clamped voltage source inverter
Perantzakis et al. Comparison of power losses, current and voltage stresses of semiconductors in voltage source transformerless multilevel inverters
KR102570152B1 (en) Power converting apparatus using three- phase three-level converter with minimized switching loss
JP4893152B2 (en) Space vector modulation method for AC-AC direct conversion device
KR102570150B1 (en) Pulse-width Modulation Method of three-phase three-level converter for minimizing the leakage current due to common mode voltage fluctuation and Power converting equipment thereeof
Francis et al. A dual-mode cascaded H-bridge multilevel inverter for improving THD
Upendar et al. A particle swarm optimisation based technique of harmonic elimination and voltage control in pulse-width modulated inverters
Mane et al. Performance of 5-level NPC inverter with multi-multicarrier multi-modulation technique
Sanka et al. Improved Seven-Level Multilevel DC-Link Inverter with Novel Carrier PWM Technique

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant