KR102569480B1 - Display device and method of manufacturing the same - Google Patents

Display device and method of manufacturing the same Download PDF

Info

Publication number
KR102569480B1
KR102569480B1 KR1020180163853A KR20180163853A KR102569480B1 KR 102569480 B1 KR102569480 B1 KR 102569480B1 KR 1020180163853 A KR1020180163853 A KR 1020180163853A KR 20180163853 A KR20180163853 A KR 20180163853A KR 102569480 B1 KR102569480 B1 KR 102569480B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting diode
electrode
insulating layer
Prior art date
Application number
KR1020180163853A
Other languages
Korean (ko)
Other versions
KR20200075311A (en
Inventor
강한샘
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180163853A priority Critical patent/KR102569480B1/en
Publication of KR20200075311A publication Critical patent/KR20200075311A/en
Priority to KR1020230107638A priority patent/KR102650144B1/en
Application granted granted Critical
Publication of KR102569480B1 publication Critical patent/KR102569480B1/en
Priority to KR1020240037329A priority patent/KR102723516B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치 및 표시 장치 제조 방법이 제공된다. 표시 장치는 복수의 발광 다이오를 포함하는 발광 다이오드 어레이가 배치된 기판, 기판에 배치되며 발광 다이오드의 발광을 제어하도록 발광 다이오드 어레이와 전기적으로 연결된 반도체 소자 어레이, 및 발광 다이오드의 오정렬로 인한 발광 다이오드에 포함된 n형층 및 p형층이 전기적으로 단락되는 문제를 방지하는 구조물을 포함한다.A display device and a method for manufacturing the display device are provided. A display device includes a substrate on which a light emitting diode array including a plurality of light emitting diodes is disposed, a semiconductor element array disposed on the substrate and electrically connected to the light emitting diode array to control light emission of the light emitting diodes, and light emitting diodes due to misalignment of the light emitting diodes. A structure preventing an electrical short circuit between the included n-type layer and the p-type layer is included.

Figure R1020180163853
Figure R1020180163853

Description

표시 장치 및 표시 장치 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}Display device and method of manufacturing the display device {DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}

본 발명은 표시 장치 및 표시 장치 제조 방법에 관한 것으로서, 보다 상세하게는 발광 다이오드(Light Emitting Diode; LED)를 이용한 표시 장치 및 표시 장치 제조 방법에 관한 것이다.The present invention relates to a display device and a method for manufacturing the display device, and more particularly, to a display device using a light emitting diode (LED) and a method for manufacturing the display device.

액정 표시 장치와 유기 발광 표시 장치는 고해상도의 화면을 제공할 수 있고 경량 박형이 가능하다는 장점으로 인해 일상적인 전자기기, 예를 들어, 핸드폰, 노트북 등의 화면에 많이 적용되고 있고, 그 범위도 점차 확대되고 있다. Liquid crystal display devices and organic light emitting display devices are widely applied to the screens of everyday electronic devices, such as mobile phones and laptops, due to the advantages of providing high-resolution screens and being lightweight and thin, and their range is gradually increasing. is expanding

다만, 액정 표시 장치와 유기 발광 표시 장치는 표시 장치에서 영상이 표시되지 않는 영역으로 사용자에게 시인되는 베젤(bezel) 영역의 크기를 감소시키는데 한계가 있다. 예를 들어, 액정 표시 장치의 경우, 액정을 밀봉하고 상부 기판과 하부 기판을 합착하기 위해 씰런트(sealant)가 사용되어야 하므로, 베젤 영역의 크기를 감소시키는데 한계가 있다. 또한, 유기 발광 표시 장치의 경우, 유기 발광 소자가 유기 물질로 이루어져 수분 또는 산소에 매우 취약하여 유기 발광 소자를 보호하기 위한 봉지부(encapsulation)가 배치되어야 하므로, 베젤 영역의 크기를 감소시키는데 한계가 있다. 이에, 복수 개의 액정 표시 패널 또는 복수 개의 유기 발광 표시 패널을 타일(tile) 형태로 배치하여 초대형 화면을 구현하는 경우, 서로 인접하는 패널 간의 베젤 영역이 사용자에게 쉽게 시인되는 문제가 있다.However, the liquid crystal display and the organic light emitting display have limitations in reducing the size of a bezel area recognized by a user as an area in which an image is not displayed on the display device. For example, in the case of a liquid crystal display device, since a sealant must be used to seal the liquid crystal and bond the upper substrate and the lower substrate, there is a limit to reducing the size of the bezel area. In addition, in the case of an organic light emitting display device, since an organic light emitting element is made of an organic material and is very vulnerable to moisture or oxygen, an encapsulation must be placed to protect the organic light emitting element, so there is a limit to reducing the size of the bezel area. there is. Accordingly, when a super-large screen is implemented by arranging a plurality of liquid crystal display panels or a plurality of organic light emitting display panels in a tile form, a user can easily recognize a bezel area between adjacent panels.

이에 대한 대안으로, 소형 LED를 발광소자로 사용하는 표시 장치가 연구되고 있다. LED는 유기 물질이 아닌 무기 물질로 이루어지므로, 신뢰성이 우수하여 액정 표시 장치나 유기 발광 표시 장치에 비해 수명이 길다. 또한, LED는 점등 속도가 빠를 뿐만 아니라, 발광 효율이 좋고, 내충격성이 강해 안정성이 뛰어나며, 고휘도의 영상을 표시할 수 있기 때문에 초대형 화면에 적용되기에 적합한 소자이다.As an alternative to this, a display device using a small LED as a light emitting element is being researched. Since the LED is made of an inorganic material rather than an organic material, it has excellent reliability and has a longer lifespan than a liquid crystal display or an organic light emitting display. In addition, LED is a device suitable for application to a super-large screen because it not only lights quickly, but also has good luminous efficiency, excellent stability due to strong shock resistance, and can display a high-brightness image.

이러한 소형 LED를 포함하는 표시 장치에 대한 여러 방면의 탐색이 진행되고 있으며, 일각에서는 제조 공정에서 발생 가능한 불량을 감소시키기 위한 표시 장치 및 표시 장치 제조 방법의 연구가 이루어지고 있다.A display device including such a small LED is being searched for in various aspects, and some researches on a display device and a display device manufacturing method for reducing defects that may occur in a manufacturing process are being conducted.

복수의 LED가 기판 위에 배치되는 과정에서 일부 LED의 위치가 오정렬(mis-aligned)될 수 있다. 또한, 일부 LED가 오정렬된 상태로 기판 상에 고정될 수 있다. LED가 오정렬될 경우 후속 공정에 의해 전극간 쇼트 불량이 발생할 수 있다. 본 발명의 발명자들은 상기와 같은 불량을 최소화하기 위한 대안이 필요함을 인식하게 되었다. In the process of arranging a plurality of LEDs on a substrate, the positions of some LEDs may be mis-aligned. Also, some LEDs may be fixed on the substrate in a misaligned state. If the LEDs are misaligned, a short circuit between electrodes may occur in a subsequent process. The inventors of the present invention recognized the need for an alternative to minimize the above defects.

본 발명은 LED의 오정렬 배치로 인해 초래될 수 있는 불량을 최소화하고, 이에 따라 공정 수율을 향상시킬 수 있는 표시 장치 및 표시 장치 제조 방법을 제안하는 것을 목적으로 한다. An object of the present invention is to propose a display device and a method of manufacturing the display device capable of minimizing defects that may occur due to misalignment of LEDs and thereby improving process yield.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The tasks of the present invention are not limited to the tasks mentioned above, and other tasks not mentioned will be clearly understood by those skilled in the art from the following description.

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치는 기판, 기판 상에 배치되며 복수의 화소에 포함된 복수의 발광 다이오드; 기판 상에 배치되며 복수의 발광 다이오드와 전기적으로 연결된 복수의 박막 트랜지스터; 및 복수의 박막 트랜지스터를 덮고 복수의 발광 다이오드의 측면과 접촉하는 절연층을 포함한다. 여기서, 절연층은 발광 다이오드보다 낮은 높이를 갖는 것을 특징으로 한다In order to solve the above problems, a display device according to an exemplary embodiment of the present invention includes a substrate, a plurality of light emitting diodes disposed on the substrate and included in a plurality of pixels; a plurality of thin film transistors disposed on the substrate and electrically connected to the plurality of light emitting diodes; and an insulating layer covering the plurality of thin film transistors and contacting side surfaces of the plurality of light emitting diodes. Here, the insulating layer is characterized by having a height lower than that of the light emitting diode.

또한, 본 발명의 일 실시예에 따른 표시 장치는 복수의 발광 다이오드를 포함하는 발광 다이오드 어레이가 배치된 기판, 기판 상에 배치되며 발광 다이오드의 발광을 제어하도록 발광 다이오드 어레이와 전기적으로 연결된 박막 트랜지스터 어레이; 및 발광 다이오드의 오정렬로 인한 발광 다이오드에 포함된 N형층 및 P형층이 전기적으로 단락되는 문제를 방지하는 구조물을 포함한다.In addition, the display device according to an embodiment of the present invention includes a substrate on which a light emitting diode array including a plurality of light emitting diodes is disposed, and a thin film transistor array disposed on the substrate and electrically connected to the light emitting diode array to control light emission of the light emitting diodes. ; and a structure preventing an electrical short circuit between an N-type layer and a P-type layer included in the light emitting diode due to misalignment of the light emitting diodes.

또한, 본 발명의 일 실시예에 따른 표시 장치 제조 방법은 화소 회로가 형성된 기판 상에 접착층을 형성하는 제1 단계; 접착층 상에 발광 다이오드를 배치하는 제2 단계; 접착층 상에 절연물질층을 형성하는 제3 단계; 및 절연물질층을 드라이 에칭하여 절연층을 형성하는 제4 단계를 포함한다.In addition, a method of manufacturing a display device according to an exemplary embodiment of the present invention includes a first step of forming an adhesive layer on a substrate on which a pixel circuit is formed; A second step of disposing light emitting diodes on the adhesive layer; A third step of forming an insulating material layer on the adhesive layer; and a fourth step of forming an insulating layer by dry etching the insulating material layer.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Other embodiment specifics are included in the detailed description and drawings.

본 발명은 발광 다이오드 주변부에 구조물을 특정 구조를 갖는 구조물을 배치함으로써 발광 다이오드가 기판 상에 오정렬됨에 따라 발광 다이오드의 전극들이 전기적으로 단락되는 문제를 해결할 수 있다.According to the present invention, a structure having a specific structure is disposed around a light emitting diode, thereby solving a problem in which electrodes of light emitting diodes are electrically shorted when the light emitting diodes are misaligned on a substrate.

또한, 본 발명은 서로 다른 에칭 공법을 적용함에 따라 n형층 및 p형층이 전기적으로 접속되는 문제를 해결할 수 있다.In addition, the present invention can solve the problem of electrical connection between the n-type layer and the p-type layer by applying different etching methods.

또한, 본 발명은 발광 다이오드 상부의 절연물질을 드라이 에칭으로 식각함에 따라 콘택홀 없이 연결 전극을 발광 다이오드와 접속시킬 수 있다.In addition, according to the present invention, the connection electrode can be connected to the light emitting diode without a contact hole by etching the insulating material above the light emitting diode by dry etching.

또한, 본 발명은 보강층을 배치함으로써 발광 다이오드의 전극들과 연결되는 연결 전극의 단차를 최소화하여 연결 전극의 품질을 향상시킬 수 있다.In addition, the present invention can improve the quality of the connection electrode by minimizing the level difference of the connection electrode connected to the electrodes of the light emitting diode by disposing the reinforcing layer.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.Effects according to the present invention are not limited by the contents exemplified above, and more various effects are included in the present specification.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.
도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 표시 장치 및 표시 장치의 제조 방법을 설명하기 위한 개략적인 공정도들이다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.
도 5a 및 도 5b는 도 4에 도시된 표시 장치의 일부를 나타낸 확대 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.1 is a plan view of a display device according to an exemplary embodiment of the present invention.
2 is a cross-sectional view showing a portion of a display device according to an exemplary embodiment of the present invention.
3A to 3E are schematic process diagrams for explaining a display device and a manufacturing method of the display device according to an exemplary embodiment of the present invention.
4 is a cross-sectional view showing a part of a display device according to another exemplary embodiment of the present invention.
5A and 5B are enlarged cross-sectional views of parts of the display device shown in FIG. 4 .
6 is a cross-sectional view showing a part of a display device according to another exemplary embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention, and methods of achieving them, will become clear with reference to the detailed description of the following embodiments taken in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various different forms, only these embodiments make the disclosure of the present invention complete, and common knowledge in the art to which the present invention belongs. It is provided to fully inform the holder of the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. The shapes, sizes, ratios, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are illustrative, so the present invention is not limited to the details shown. In addition, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted. When 'includes', 'has', 'consists of', etc. mentioned in this specification is used, other parts may be added unless 'only' is used. In the case where a component is expressed in the singular, the case including the plural is included unless otherwise explicitly stated.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, even if there is no separate explicit description, it is interpreted as including the error range.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~측면에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. In the case of a description of a positional relationship, for example, when the positional relationship of two parts is described with '~ on', '~ on the top', '~ on the bottom', '~ on the side', etc., 'right' Or, unless 'directly' is used, one or more other parts may be located between the two parts.

소자 또는 층이 다른 소자 또는 층 위 (on)로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.When an element or layer is referred to as (on) another element or layer, it includes all cases where another element or layer is directly on top of another element or another layer or another element is interposed therebetween.

또한 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.In addition, although first, second, etc. are used to describe various constituent elements, these constituent elements are not limited by these terms. These terms are only used to distinguish one component from another. Therefore, the first component mentioned below may also be the second component within the technical spirit of the present invention.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Like reference numbers designate like elements throughout the specification.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.The size and thickness of each component shown in the drawings are shown for convenience of description, and the present invention is not necessarily limited to the size and thickness of the illustrated components.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present invention can be partially or entirely combined or combined with each other, technically various interlocking and driving are possible, and each embodiment can be implemented independently of each other or can be implemented together in a related relationship. may be

이하에서는 도면을 참조하여 본 발명에 대해 설명하기로 한다.Hereinafter, the present invention will be described with reference to the drawings.

도 1 및 도 2는 각각 본 발명의 일 실시예에 따른 표시 장치의 평면도 및 단면도이다. 1 and 2 are a plan view and a cross-sectional view of a display device according to an exemplary embodiment of the present invention, respectively.

도 1에 도시된 표시 장치(100)는 표시 영역(AA) 및 비표시 영역(NA)을 포함한다. 표시 영역(AA)에는 복수의 화소(PX)가 구비되고, 비표시 영역(NA)에는 화소(PX)와 화소 구동부를 연결하기 위한 패드부가 위치한다. 이 때, 비표시 영역(NA)은 발명의 설명을 위해 구분해 놓았을 뿐이며, 비표시 영역(NA)이 사용자의 눈에 시인되는 베젤 영역을 의미하는 것은 아니다. 예를 들어, 본 발명의 표시 장치(100)를 타일 형태로 복수 개 배치할 경우, 표시 장치(100) 간의 간격이 시인되지 않아 제로 베젤을 구현할 수 있고, 이에 따라 타일링된 복수의 표시 장치(100)는 하나의 대형 패널로 인지될 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)는 표시 영역(AA)만을 포함하고 비표시 영역(NA)은 없는 것으로 정의될 수 있다.The display device 100 shown in FIG. 1 includes a display area AA and a non-display area NA. A plurality of pixels PX are provided in the display area AA, and a pad portion for connecting the pixels PX and the pixel driver is positioned in the non-display area NA. At this time, the non-display area NA is only separated for explanation of the invention, and the non-display area NA does not mean a bezel area visible to the user's eyes. For example, when a plurality of display devices 100 according to the present invention are arranged in a tiled form, a distance between the display devices 100 is not visually recognized and a zero bezel can be realized. Accordingly, the plurality of tiled display devices 100 ) can be perceived as one large panel. Accordingly, the display device 100 according to an embodiment of the present invention may be defined as including only the display area AA and not including the non-display area NA.

화소(PX)는 빛이 발광되는 개별 단위로서, 복수의 발광 소자 및 복수의 발광 소자를 개별적으로 구동하기 위한 복수의 화소 회로를 포함할 수 있다. The pixel PX is an individual unit that emits light, and may include a plurality of light emitting elements and a plurality of pixel circuits for individually driving the plurality of light emitting elements.

하나의 화소(PX)는 각각 다른 색으로 발광되는 복수의 발광 소자로 구성된 단위 화소로 정의될 수 있다. 예를 들어, 화소(PX)는 적색, 녹색, 및 청색으로 각각 발광되는 발광 소자들을 포함할 수 있다. 하지만 반드시 이에 제한되는 것은 아니며, 예를 들어 화소(PX)는 하나의 발광 소자로 구성된 서브 화소로 정의될 수도 있다. 한편, 발광 소자로서 무기 물질로 구성된 발광 다이오드(140)가 사용될 수 있다. 일반적으로, 발광 다이오드(140)는 그 크기가 100 마이크로미터(μm) 이하이면 마이크로 엘이디(Micro LED)로 명명되고, 그 크기가 100 마이크로미터(μm) 이상이면 미니 엘이디(Mini LED)로 명명된다. One pixel PX may be defined as a unit pixel composed of a plurality of light emitting elements each emitting light in a different color. For example, the pixel PX may include light emitting elements that respectively emit red, green, and blue light. However, it is not necessarily limited thereto, and for example, the pixel PX may be defined as a sub-pixel composed of one light emitting element. Meanwhile, a light emitting diode 140 made of an inorganic material may be used as a light emitting element. In general, when the size of the light emitting diode 140 is 100 micrometers (μm) or less, it is named a micro LED, and when its size is 100 micrometers (μm) or more, it is named a mini LED. .

화소 회로는 복수의 반도체 소자(120)를 포함할 수 있다. 화소(PX)에 포함된 발광 다이오드(140) 및 반도체 소자(120)는 게이트 배선(GL) 및 데이터 배선(DL)과 같은 복수의 배선을 통해 게이트 제어 회로 및 데이터 제어 회로 등이 포함된 화소 구동부와 연결될 수 있다. 한편, 발광 다이오드(140), 화소 회로, 및 복수의 배선 등은 기판(110)의 상부에 배치되고, 화소 구동부는 기판(110)의 하부에 배치될 수 있다. 그리고 기판(110)의 측면에는 화소(PX) 및 화소 구동부를 연결하는 복수의 연결 배선이 배치될 수 있다.The pixel circuit may include a plurality of semiconductor devices 120 . The light emitting diode 140 and the semiconductor device 120 included in the pixel PX are a pixel driver including a gate control circuit and a data control circuit through a plurality of wires such as a gate line GL and a data line DL. can be connected with Meanwhile, the light emitting diode 140 , the pixel circuit, and a plurality of wirings may be disposed on the substrate 110 , and the pixel driver may be disposed on the lower portion of the substrate 110 . Also, a plurality of connection wires connecting the pixel PX and the pixel driver may be disposed on a side surface of the substrate 110 .

도 2는 반도체 소자(120), 발광 다이오드(140), 및 이를 둘러싼 구조물을 나타낸 단면도이다. 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 기판(110), 반도체 소자(120), 게이트 절연층(131), 패시베이션층(132), 반사층(RF), 접착층(133), 발광 다이오드(140), 절연층(150) 및 연결 전극(161, 162)을 포함할 수 있다.2 is a cross-sectional view showing the semiconductor element 120, the light emitting diode 140, and structures surrounding them. Referring to FIG. 2 , a display device 100 according to an exemplary embodiment of the present invention includes a substrate 110, a semiconductor device 120, a gate insulating layer 131, a passivation layer 132, a reflective layer (RF), and an adhesive layer. (133), a light emitting diode (140), an insulating layer (150), and connection electrodes (161, 162).

기판(110)은 다양한 기능 요소들을 지지하는 기판으로서, 절연 물질일 수 있다. 예를 들어, 기판(110)은 유리 또는 폴리이미드(polyimide)를 포함할 수 있다. 기판(110)이 가요성(flexibility)을 갖는 경우, 기판(110)은 기판(110)을 보강하기 위해 기판(110)의 후면에 결합된 백 플레이트를 더 포함할 수 있다. 백 플레이트는 플라스틱 재질, 예를 들어, 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 재질을 포함할 수 있다. The substrate 110 is a substrate supporting various functional elements and may be an insulating material. For example, the substrate 110 may include glass or polyimide. When the substrate 110 has flexibility, the substrate 110 may further include a back plate coupled to a rear surface of the substrate 110 to reinforce the substrate 110 . The back plate may include a plastic material, for example, polyethylene terephthalate.

기판(110) 상에는 반도체 소자(120)가 배치된다. 반도체 소자(120)는 표시 장치(100)의 구동 소자로 사용될 수 있다. 반도체 소자(120)는 예를 들어, 박막 트랜지스터(Thin Film Transistor; TFT), N형 금속 산화막 반도체(N-channel Metal Oxide Semiconductor; NMOS), P형 금속 산화막 반도체(P-channel Metal Oxide Semiconductor; PMOS), 상보성 금속 산화막 반도체(Complementary Metal Oxide Semiconductor; CMOS), 전계 효과 트랜지스터(Field Effect Transistor; FET) 등일 수 있으나, 이에 제한되지 않는다. 이하에서는, 복수의 반도체 소자(120)가 박막 트랜지스터인 것으로 가정하여 설명하기로 하나, 이에 제한되지 않는다.A semiconductor device 120 is disposed on the substrate 110 . The semiconductor element 120 may be used as a driving element of the display device 100 . The semiconductor device 120 may include, for example, a thin film transistor (TFT), an N-channel metal oxide semiconductor (NMOS), and a P-channel metal oxide semiconductor (PMOS). ), Complementary Metal Oxide Semiconductor (CMOS), Field Effect Transistor (FET), etc., but is not limited thereto. Hereinafter, a description will be made on the assumption that the plurality of semiconductor elements 120 are thin film transistors, but is not limited thereto.

반도체 소자(120)는 게이트 전극(121), 액티브층(122), 소스 전극(123) 및 드레인 전극(124)을 포함한다.The semiconductor device 120 includes a gate electrode 121 , an active layer 122 , a source electrode 123 and a drain electrode 124 .

기판(110) 상에 게이트 전극(121)이 배치된다. 게이트 전극(121)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 또는 이들의 합금으로 구성될 수 있으나, 이에 제한되지 않는다.A gate electrode 121 is disposed on the substrate 110 . The gate electrode 121 may be made of a conductive material such as copper (Cu), aluminum (Al), molybdenum (Mo), titanium (Ti), or an alloy thereof, but is not limited thereto.

게이트 전극(121) 상에 게이트 절연층(131)이 배치된다. 게이트 절연층(131)은 게이트 전극(121)과 액티브층(122)을 절연시키기 위한 층으로, 절연 물질로 이루어질 수 있다. 예를 들어, 게이트 절연층(131)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. A gate insulating layer 131 is disposed on the gate electrode 121 . The gate insulating layer 131 is a layer for insulating the gate electrode 121 and the active layer 122 and may be made of an insulating material. For example, the gate insulating layer 131 may be formed of a single layer or multiple layers of silicon oxide (SiOx) or silicon nitride (SiNx), but is not limited thereto.

게이트 절연층(131) 상에 액티브층(122)이 배치된다. 예를 들어, 액티브층(122)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘 등으로 이루어질 수 있으나, 이에 제한되지 않는다.An active layer 122 is disposed on the gate insulating layer 131 . For example, the active layer 122 may be made of an oxide semiconductor, amorphous silicon, or polysilicon, but is not limited thereto.

액티브층(122) 상에 소스 전극(123) 및 드레인 전극(124)이 서로 이격되어 배치된다. 소스 전극(123) 및 드레인 전극(124)은 액티브층(122)과 전기적으로 연결될 수 있다. 소스 전극(123) 및 드레인 전극(124)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 또는 이들의 합금으로 구성될 수 있으나, 이에 제한되는 것은 아니다.A source electrode 123 and a drain electrode 124 are spaced apart from each other on the active layer 122 . The source electrode 123 and the drain electrode 124 may be electrically connected to the active layer 122 . The source electrode 123 and the drain electrode 124 may be made of a conductive material such as copper (Cu), aluminum (Al), molybdenum (Mo), titanium (Ti), or an alloy thereof, but It is not limited.

반도체 소자(120) 상에 패시베이션층(132)이 배치된다. 패시베이션층(132)을 구비함으로써 패시베이션층(132) 하부에 배치되는 요소, 예를 들어 반도체 소자(120)를 보호할 수 있다. 패시베이션층(132)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 패시베이션층(132)은 반도체 소자(120)와 제1 연결 전극(161)을 전기적으로 연결하기 위한 제1 홀(H1) 및 공통 배선(CL)과 제2 연결 전극(162)을 전기적으로 연결하기 위한 제2 홀(H2)을 포함할 수 있다. A passivation layer 132 is disposed on the semiconductor device 120 . By providing the passivation layer 132 , an element disposed under the passivation layer 132 , for example, the semiconductor device 120 may be protected. The passivation layer 132 may be formed of a single layer or multiple layers of silicon oxide (SiOx) or silicon nitride (SiNx), but is not limited thereto. The passivation layer 132 is used to electrically connect the first hole H1 for electrically connecting the semiconductor element 120 and the first connection electrode 161 and the common wire CL and the second connection electrode 162. It may include a second hole (H2) for.

기판(110)과 반도체 소자(120) 사이에는 버퍼층이 배치될 수 있다. 버퍼층은 기판(110)으로부터 수분 또는 불순물이 기판(110) 상부로 확산되는 것을 최소화할 수 있다. 버퍼층은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.A buffer layer may be disposed between the substrate 110 and the semiconductor device 120 . The buffer layer may minimize diffusion of moisture or impurities from the substrate 110 to the upper portion of the substrate 110 . The buffer layer may be composed of a single layer or multiple layers of silicon oxide (SiOx) or silicon nitride (SiNx), but is not limited thereto.

게이트 절연층(131) 상에 게이트 배선(GL)이 배치된다. 게이트 배선(GL)은 게이트 전극(121)과 동일 층 상에 배치될 수 있으며, 게이트 배선(GL)은 게이트 전극(121)과 동일한 물질로 이루어질 수 있다. 게이트 배선(GL)은 표시 영역(AA) 및 비표시 영역(NA)과 중첩하도록 일 방향으로 연장될 수 있다. 데이터 배선(DL) 또한 게이트 배선(GL)과 동일한 취지로 형성될 수 있으며, 데이터 배선(DL)은 게이트 배선(GL)과는 다른 방향으로 연장될 수 있다.A gate line GL is disposed on the gate insulating layer 131 . The gate line GL may be disposed on the same layer as the gate electrode 121 , and the gate line GL may be made of the same material as the gate electrode 121 . The gate line GL may extend in one direction to overlap the display area AA and the non-display area NA. The data line DL may also be formed in the same way as the gate line GL, and the data line DL may extend in a direction different from that of the gate line GL.

게이트 절연층(131) 상에 공통 배선(CL)이 배치된다. 공통 배선(CL)은 발광 다이오드(140)에 공통 전압을 인가하기 위한 배선으로, 게이트 배선(GL) 또는 데이터 배선(DL)과 이격되어 배치될 수 있다. 공통 배선(CL)은 게이트 배선(GL) 또는 데이터 배선(DL)과 동일한 방향으로 연장될 수 있다. 공통 배선(CL)은 소스 전극(123) 및 드레인 전극(124)과 동일한 물질로 이루어지거나, 게이트 전극(121)과 동일한 물질로 이루어질 수 있다. A common wire CL is disposed on the gate insulating layer 131 . The common line CL is a line for applying a common voltage to the light emitting diode 140 and may be spaced apart from the gate line GL or the data line DL. The common line CL may extend in the same direction as the gate line GL or the data line DL. The common wire CL may be made of the same material as the source electrode 123 and the drain electrode 124 or the same material as the gate electrode 121 .

패시베이션층(132) 상에 반사층(RF)이 배치된다. 반사층(RF)은 발광 다이오드(140)의 발광 효율을 향상시키기 위한 층이다. 반사층(RF)은 발광 다이오드(140)에서 발광된 광 중 기판(110) 측으로 향한 광을 표시 장치(100)의 상부로 반사시켜 표시 장치(100) 외부로 출광시킨다. 반사층(RF)은 높은 반사율을 갖는 금속 물질로 이루어질 수 있으며, 예를 들어 은(Ag), 알루미늄(Al) 등을 포함할 수 있다. 한편, 순수한 은(Ag)은 산소 또는 질소와 반응하여 반사도가 저하될 수 있으므로, 반사층(RF)은 ITO/Ag/ITO의 다중층으로 형성되거나, 팔라듐(Pd)이나 구리(Cu)의 불순물을 첨가하여 형성될 수 있다. A reflective layer RF is disposed on the passivation layer 132 . The reflective layer RF is a layer for improving light emitting efficiency of the light emitting diode 140 . The reflective layer RF reflects light toward the substrate 110 from among light emitted from the light emitting diode 140 toward an upper portion of the display device 100 and emits light to the outside of the display device 100 . The reflective layer RF may be made of a metal material having high reflectivity, and may include, for example, silver (Ag) or aluminum (Al). On the other hand, since pure silver (Ag) reacts with oxygen or nitrogen to reduce reflectivity, the reflective layer (RF) is formed of a multilayer of ITO/Ag/ITO, or contains impurities of palladium (Pd) or copper (Cu). can be formed by adding

반사층(RF) 상에 접착층(133)이 배치된다. 접착층(133)은 기판(110) 상에 발광 다이오드(140)를 고정시키기 위한 층으로, 금속 물질로 이루어진 반사층(RF)과 발광 다이오드(140)를 절연시킬 수 있다. 하지만, 반드시 이에 제한되는 것은 아니며, 발광 다이오드가 하부의 일 전극이 노출된 구조인 버티컬 타입일 경우 접착층(133)은 발광 다이오드의 일 전극과 반사층(RF)이 전기적으로 연결될 수 있도록 접착층(133)은 전도성 물질을 포함할 수도 있다. 접착층(133)은 열 경화 물질 또는 광 경화 물질로 이루어질 수 있으며, 접착층(133)은 Adhesive polymer, epoxy resist, UV resin, polyimide 계열, acrylate 계열, 우레탄 계열, Polydimethylsiloxane(PDMS) 중 어느 하나로 선택될 수 있으나, 이에 한정되는 것은 아니다. An adhesive layer 133 is disposed on the reflective layer RF. The adhesive layer 133 is a layer for fixing the light emitting diode 140 on the substrate 110 and may insulate the light emitting diode 140 from a reflective layer made of a metal material (RF). However, it is not necessarily limited to this, and when the light emitting diode is a vertical type structure in which one electrode at the bottom is exposed, the adhesive layer 133 is the adhesive layer 133 so that one electrode of the light emitting diode and the reflective layer (RF) can be electrically connected. may contain a conductive material. The adhesive layer 133 may be made of a heat-curing material or a light-curing material, and the adhesive layer 133 may be selected from among adhesive polymer, epoxy resist, UV resin, polyimide-based, acrylate-based, urethane-based, and polydimethylsiloxane (PDMS). However, it is not limited thereto.

접착층(133)은 반도체 소자(120)와 제1 연결 전극(161)을 전기적으로 연결하기 위한 제1 홀(H1) 및 공통 배선(CL)과 제2 연결 전극(162)을 전기적으로 연결하기 위한 제2 홀(H2)을 포함할 수 있다. 이 때, 접착층(133)에 포함된 제1 홀(H1) 및 제2 홀(H2)은 패시베이션층(132)에 포함된 제1 홀(H1) 및 제2 홀(H2)보다 큰 직경을 가질 수 있다. 한편, 접착층(133)은 도 2에 도시된 바와 같이 기판(110) 전면 상에 배치될 수 있지만, 반드시 이에 제한되는 것은 아니다. 몇몇 실시예에서 접착층(133)은 발광 다이오드(140)와 중첩되도록 아일랜드 모양으로 패터닝될 수 있다.The adhesive layer 133 is used to electrically connect the first hole H1 for electrically connecting the semiconductor element 120 and the first connection electrode 161 and for electrically connecting the common wire CL and the second connection electrode 162. A second hole H2 may be included. At this time, the first hole H1 and the second hole H2 included in the adhesive layer 133 have a larger diameter than the first hole H1 and the second hole H2 included in the passivation layer 132 . can Meanwhile, the adhesive layer 133 may be disposed on the entire surface of the substrate 110 as shown in FIG. 2, but is not necessarily limited thereto. In some embodiments, the adhesive layer 133 may be patterned into an island shape to overlap the light emitting diode 140 .

발광 다이오드(140)가 접착층(133) 상에 반사층(RF)과 중첩하도록 배치된다. 발광 다이오드(140)는 n형층(141), 활성층(142), p형층(143), n전극(145), p전극(144) 및 봉지막(146)을 포함한다. 이하에서는, 발광 다이오드(140)가 래터럴(lateral) 구조의 LED인 것으로 설명하지만, 반드시 이에 제한되는 것은 아니다. 예를 들어, 몇몇 실시예에서의 발광 다이오드(140)는 버티컬(vertical) 구조의 LED인 것으로 설명될 수도 있다. The light emitting diode 140 is disposed on the adhesive layer 133 to overlap the reflective layer RF. The light emitting diode 140 includes an n-type layer 141, an active layer 142, a p-type layer 143, an n-electrode 145, a p-electrode 144, and an encapsulation film 146. Hereinafter, the light emitting diode 140 is described as an LED having a lateral structure, but is not necessarily limited thereto. For example, the light emitting diode 140 in some embodiments may be described as an LED having a vertical structure.

n형층(141)은 음의 전하를 가지는 자유 전자가 캐리어로서 이동하여 전류가 생기는 반도체층으로서, n-GaN계 물질로 이루어질 수 있다. n-GaN계 물질은 GaN, AlGaN, InGaN, AlInGaN 등일 수 있고, n형층(141)의 도핑에 사용되는 불순물로는 Si, Ge, Se, Te, C 등이 사용될 수 있다. 그리고, 경우에 따라 성장 기판과 n형층(141) 사이에는 도핑되지 않은 GaN계 반도체층과 같은 버퍼층이 추가로 형성될 수 있다.The n-type layer 141 is a semiconductor layer in which current is generated when free electrons having a negative charge move as carriers, and may be made of an n-GaN-based material. The n-GaN-based material may be GaN, AlGaN, InGaN, AlInGaN, or the like, and Si, Ge, Se, Te, C, or the like may be used as an impurity used for doping the n-type layer 141 . In some cases, a buffer layer such as an undoped GaN-based semiconductor layer may be additionally formed between the growth substrate and the n-type layer 141 .

활성층(142)은 n형층(141) 상에 배치되고, 우물층과 우물층보다 밴드 갭이 높은 장벽층을 갖는 다중 양자 우물(MQW; Multi Quantum Well) 구조를 가질 수 있다. 예를 들어, 활성층(142)은 InGaN/GaN 등의 다중 양자 우물 구조를 가질 수 있다.The active layer 142 is disposed on the n-type layer 141 and may have a multi-quantum well (MQW) structure including a well layer and a barrier layer having a higher band gap than the well layer. For example, the active layer 142 may have a multi-quantum well structure such as InGaN/GaN.

p형층(143)은 양의 전하를 가지는 정공이 캐리어로서 이동하여 전류가 생기는 반도체층으로서, p-GaN계 물질로 이루어질 수 있다. p-GaN계 물질은 GaN, AlGaN, InGaN, AlInGaN 등일 수 있고, p형층(143)의 도핑에 사용되는 불순물로는 Mg, Zn, Be 등이 사용될 수 있다.The p-type layer 143 is a semiconductor layer in which current is generated by moving positively charged holes as carriers, and may be made of a p-GaN-based material. The p-GaN-based material may be GaN, AlGaN, InGaN, AlInGaN, or the like, and Mg, Zn, Be, or the like may be used as an impurity used for doping the p-type layer 143.

p형층(143) 상에는 오믹 접촉(ohmic contact)을 형성하기 위하여 p전극(144)이 배치된다. p전극(144)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 투명 도전 물질일 수 있지만, 이에 한정되지는 않는다. 그리고 n형층(141) 상에는 오믹 접촉을 위한 n전극(145)이 배치된다. n전극(145)은 p전극(144)과 동일한 물질로 이루어질 수 있다.A p-electrode 144 is disposed on the p-type layer 143 to form an ohmic contact. The p-electrode 144 may be a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO), but is not limited thereto. An n-electrode 145 for ohmic contact is disposed on the n-type layer 141 . The n-electrode 145 may be made of the same material as the p-electrode 144 .

n형층(141) 및 p형층(143) 상에는 n형층(141) 및 p형층(143)을 보호하기 위한 봉지막(146)이 배치된다. 봉지막(146)은 SiO2, Si3N4 또는 레진(Resin)으로 이루어질 수 있다. 봉지막(146)은 발광 다이오드(140)의 하부를 제외한 발광 다이오드(140)의 전면에 배치될 수 있다. 다만, 봉지막(146)에 의해 p전극(144) 및 n전극(145)의 일부가 노출되며, 상기 노출된 영역을 통해 p전극(144) 및 n전극(145)은 제1 연결 전극(161) 및 제2 연결 전극(162)과 각각 오믹 접촉된다.An encapsulation film 146 for protecting the n-type layer 141 and the p-type layer 143 is disposed on the n-type layer 141 and the p-type layer 143 . The encapsulation film 146 may be made of SiO2, Si3N4, or resin. The encapsulation film 146 may be disposed on the entire surface of the light emitting diode 140 except for the lower part of the light emitting diode 140 . However, portions of the p-electrode 144 and the n-electrode 145 are exposed by the encapsulation film 146, and the p-electrode 144 and the n-electrode 145 are exposed through the exposed region to the first connection electrode 161. ) and the second connection electrode 162 are in ohmic contact, respectively.

절연층(150)이 반도체 소자(120) 상에 배치된다. 절연층(150)은 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기 물질로 이루어질 수 있으나, 이에 한정되는 것은 아니다. An insulating layer 150 is disposed on the semiconductor element 120 . The insulating layer 150 may be made of an organic material such as photo acryl, polyimide, benzocyclobutene resin, or acrylate, but is not limited thereto. .

절연층(150)은 기판(110)의 전면을 덮도록 배치될 수 있다. 또한, 절연층(150)은 발광 다이오드(140)의 측면에 인접하여 배치됨으로써 발광 다이오드(140)를 기판(110) 상에 더욱 강하게 고정시킬 수 있다. 절연층(150)은 반도체 소자(120)와 제1 연결 전극(161)을 전기적으로 연결하기 위한 제1 홀(H1), 및 공통 배선(CL)과 제2 연결 전극(162)을 전기적으로 연결하기 위한 제2 홀(H2)을 포함할 수 있다. 이 때, 절연층(150)에 포함된 제1 홀(H1) 및 제2 홀(H2)은 접착층(133)에 포함된 제1 홀(H1) 및 제2 홀(H2)보다 큰 직경을 가질 수 있다.The insulating layer 150 may be disposed to cover the entire surface of the substrate 110 . Also, since the insulating layer 150 is disposed adjacent to the side surface of the light emitting diode 140 , the light emitting diode 140 can be more strongly fixed on the substrate 110 . The insulating layer 150 electrically connects the first hole H1 for electrically connecting the semiconductor element 120 and the first connection electrode 161 and the common wire CL and the second connection electrode 162. It may include a second hole (H2) for. At this time, the first hole H1 and the second hole H2 included in the insulating layer 150 have a larger diameter than the first hole H1 and the second hole H2 included in the adhesive layer 133. can

절연층(150)은 복수의 발광 다이오드(150) 사이를 평탄화시킬 수 있다. 절연층(150)은 반도체 소자(120) 및 반사층(RF) 등으로 인한 기판(110) 상의 단차를 보상하여 연결 전극(161, 162)이 반도체 소자(120) 및 공통 배선(CL)과 원활하게 연결될 수 있도록 한다.The insulating layer 150 may planarize between the plurality of light emitting diodes 150 . The insulating layer 150 compensates for the step difference on the substrate 110 due to the semiconductor element 120 and the reflective layer RF, etc., so that the connection electrodes 161 and 162 smoothly connect with the semiconductor element 120 and the common wire CL. allow it to connect.

절연층(150)은 발광 다이오드(140)에 포함된 n형층(141)의 두께와 대응되도록 배치될 수 있다. 발광 다이오드(140) 및 절연층(150)과의 경계부에서 연결 전극(161, 162)이 단차 구조를 갖는 것을 최소화하기 위하여 절연층(150)은 p형층(143) 또는 n형층(141) 보다 작은 두께를 갖도록 배치될 수 있다. 이를 위해, 절연층(150)은 발광 다이오드(140)의 상부에는 배치되지 않을 수 있다. 예를 들어, 절연층(150)은 발광 다이오드(140) 상에 형성된 봉지막(146), p전극(144) 및 n전극(145)과는 중첩하지 않도록 배치될 수 있다.The insulating layer 150 may be disposed to correspond to the thickness of the n-type layer 141 included in the light emitting diode 140 . In order to minimize the stepped structure of the connection electrodes 161 and 162 at the boundary between the light emitting diode 140 and the insulating layer 150, the insulating layer 150 is smaller than the p-type layer 143 or the n-type layer 141. It can be arranged to have a thickness. To this end, the insulating layer 150 may not be disposed above the light emitting diode 140 . For example, the insulating layer 150 may be disposed so as not to overlap the encapsulation film 146, the p-electrode 144, and the n-electrode 145 formed on the light emitting diode 140.

복수의 발광 다이오드(140)는 별도의 성장 기판 상에서 형성된 뒤 기판 분리 공정을 통해 기판(110) 상으로 이동될 수 있다. 복수의 발광 다이오드(140)를 성장 기판과 분리하는 기판 분리 공정에는 레이저 리프트 오프(Laser Lift Off; LLO) 또는 케미컬 리프트 오프(Chemical Lift Off; CLO) 공정 등이 적용될 수 있다. 이 때, 발광 다이오드(140)가 성장 기판으로부터 분리되면서 성장 기판과 인접한 봉지막(146)의 일부가 성장 기판과 함께 제거될 수 있다. 이에 따라, 성장 기판으로부터 분리된 복수의 발광 다이오드(140)의 측면에는 n형층(141)의 일부가 노출된 노출부(UC)를 포함할 수 있다. 그리고 발광 다이오드(140)는 측면에 포함된 노출부(UC)를 통해 n형층(141)의 일부가 노출된 채로 기판(110) 상에 배치될 수 있다. 본 발명의 일 실시예에 따른 절연층(150)은 노출부(UC)를 완전히 덮도록 배치되어, n형층(141)에 불필요한 신호가 인가되는 것을 막아준다. 즉, 노출부(UC)는 절연층(150)에 의해 전기적으로 절연될 수 있다. The plurality of light emitting diodes 140 may be formed on a separate growth substrate and then moved onto the substrate 110 through a substrate separation process. A laser lift off (LLO) process or a chemical lift off (CLO) process may be applied to the substrate separation process of separating the plurality of light emitting diodes 140 from the growth substrate. At this time, while the light emitting diode 140 is separated from the growth substrate, a portion of the encapsulation film 146 adjacent to the growth substrate may be removed along with the growth substrate. Accordingly, a side surface of the plurality of light emitting diodes 140 separated from the growth substrate may include an exposed portion UC in which a portion of the n-type layer 141 is exposed. In addition, the light emitting diode 140 may be disposed on the substrate 110 with a portion of the n-type layer 141 exposed through the exposed portion UC included in the side surface. The insulating layer 150 according to an embodiment of the present invention is disposed to completely cover the exposed portion UC to prevent unnecessary signals from being applied to the n-type layer 141 . That is, the exposed portion UC may be electrically insulated by the insulating layer 150 .

제1 연결 전극(161)이 절연층(150) 및 발광 다이오드(140) 상에 배치된다. 제1 연결 전극(161)은 발광 다이오드(140)의 p전극(144)과 반도체 소자(120)를 전기적으로 연결시킨다. 도 2를 참조하면, 제1 연결 전극(161)은 제1 홀(H1)을 통해 반도체 소자(120)의 소스 전극(123)과 연결된다. 제1 연결 전극(161)은 표시 장치(100)가 전면 발광 타입일 경우에는 투명 도전 물질로 이루어지고, 표시 장치(100)가 배면 발광 타입을 경우에는 반사성 도전 물질로 이루어질 수 있다. 투명 도전 물질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 될 수 있지만, 반드시 이에 한정되지는 않는다. 반사성 도전 물질은 Al, Ag, Au, Pt, 또는 Cu 등이 될 수 있지만, 반드시 이에 한정되지는 않는다. The first connection electrode 161 is disposed on the insulating layer 150 and the light emitting diode 140 . The first connection electrode 161 electrically connects the p-electrode 144 of the light emitting diode 140 and the semiconductor element 120 . Referring to FIG. 2 , the first connection electrode 161 is connected to the source electrode 123 of the semiconductor device 120 through the first hole H1. The first connection electrode 161 may be made of a transparent conductive material when the display device 100 is a top emission type, and may be made of a reflective conductive material when the display device 100 is a bottom emission type. The transparent conductive material may be indium tin oxide (ITO) or indium zinc oxide (IZO), but is not necessarily limited thereto. The reflective conductive material may be Al, Ag, Au, Pt, or Cu, but is not necessarily limited thereto.

제2 연결 전극(162)이 절연층(150) 및 발광 다이오드(140) 상에 배치된다. 제2 연결 전극(162)은 발광 다이오드(140)의 n전극(145)과 공통 배선(CL)을 전기적으로 연결시킨다. 도2 를 참조하면, 제2 연결 전극(162)은 제2 홀(H2)을 통해 공통 배선(CL)과 연결된다. 제2 연결 전극(162)은 반사성 도전 물질로 이루어지거나, 제1 연결 전극(161)과 동일한 물질로 이루어질 수 있다. 반사성 도전 물질은 Al, Ag, Au, Pt, 또는 Cu 등이 될 수 있지만, 반드시 이에 한정되지는 않는다.A second connection electrode 162 is disposed on the insulating layer 150 and the light emitting diode 140 . The second connection electrode 162 electrically connects the n-electrode 145 of the light emitting diode 140 and the common line CL. Referring to FIG. 2 , the second connection electrode 162 is connected to the common line CL through the second hole H2. The second connection electrode 162 may be made of a reflective conductive material or made of the same material as the first connection electrode 161 . The reflective conductive material may be Al, Ag, Au, Pt, or Cu, but is not necessarily limited thereto.

도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 표시 장치 및 표시 장치의 제조 방법을 설명하기 위한 개략적인 공정도들이다. 각 구성 요소에 대한 기본적인 구조 및 구성 물질에 대해서는 도 2에 도시된 표시 장치(100)와 실질적으로 동일하므로 중복 설명은 생략한다.3A to 3E are schematic process diagrams for explaining a display device and a manufacturing method of the display device according to an exemplary embodiment of the present invention. Since the basic structure and constituent materials of each component are substantially the same as those of the display device 100 shown in FIG. 2 , repeated descriptions will be omitted.

도 3a를 참조하면, 기판(110) 상에 반사층(RF)이 형성된다. 기판(110) 상의 전면에 반사물질층을 형성한 뒤, 발광 다이오드(140)가 배치될 영역만 남기고 나머지 영역에 위치하는 반사물질층은 식각함으로써 반사층(RF)을 형성할 수 있다. 이 때, 반사층(RF)의 크기는 발광 다이오드(140)가 오정렬되어 배치될 경우를 감안하여 발광 다이오드(140)의 단면적보다 큰 단면적을 갖도록 형성될 수 있다. 구체적으로 도 2를 참조하면, 발광 다이오드(140)가 정위치에 배치되는 위치인 L1, L1' 및 발광 다이오드(140)가 오정렬되어 배치되는 위치인 L2, L2' 를 모두 포함하는 크기를 갖도록 반사층(RF)이 형성될 수 있다. 도 2에 도시된 반사층(RF)의 크기는 L1, L2, L1' 위치를 포함하는 것으로 도시하였으나, L2' 위치를 포함하는 크기를 갖도록 형성될 수 있다.Referring to FIG. 3A , a reflective layer RF is formed on the substrate 110 . After the reflective material layer is formed on the entire surface of the substrate 110 , the reflective material layer located in the remaining area except for the area where the light emitting diode 140 is to be disposed is etched to form the reflective layer RF. In this case, the size of the reflective layer RF may be formed to have a larger cross-sectional area than the cross-sectional area of the light-emitting diodes 140 in consideration of the case where the light-emitting diodes 140 are misaligned. Specifically, referring to FIG. 2 , the reflective layer has a size including both L1 and L1', where the light emitting diodes 140 are arranged in regular positions, and L2, L2', which are positions where the light emitting diodes 140 are misaligned and arranged. (RF) can be formed. Although the size of the reflective layer RF shown in FIG. 2 is shown to include positions L1, L2, and L1', it may be formed to have a size including position L2'.

이어서, 기판(110) 및 반사층(RF) 상에 접착층(133)을 형성한다. 기판(110) 상 전면에 접착층(133)을 형성하며, 접착층(133)은 제1 홀(H1) 및 제2 홀(H2)을 모두 덮는다.Subsequently, an adhesive layer 133 is formed on the substrate 110 and the reflective layer RF. An adhesive layer 133 is formed on the entire surface of the substrate 110, and the adhesive layer 133 covers both the first hole H1 and the second hole H2.

이어서 도 3b를 참조하면, 접착층(133) 상에 발광 다이오드(140)을 위치시킨다. 몇몇 실시예에서, 성장 기판에 위치한 발광 다이오드(140)를 기판(110)의 접착층(133) 상으로 이동시킴으로써 발광 다이오드(140)를 기판(110)과 고정시킨다. 이 때, 발광 다이오드(140)의 평면상 단면은 반사층(RF)과 완전히 중첩된다. 이 때, 발광 다이오드(140)는 측면에 n형층(141)의 적어도 일부가 노출된 노출부(UC)를 포함할 수 있다. Subsequently, referring to FIG. 3B , a light emitting diode 140 is positioned on the adhesive layer 133 . In some embodiments, the light emitting diodes 140 positioned on the growth substrate are moved onto the adhesive layer 133 of the substrate 110 to secure the light emitting diodes 140 to the substrate 110 . At this time, the planar cross section of the light emitting diode 140 completely overlaps the reflective layer RF. At this time, the light emitting diode 140 may include an exposed portion UC in which at least a portion of the n-type layer 141 is exposed on a side surface.

이어서, 접착층(133)을 경화시킨다. 접착층(133)은 UV 등과 같은 광 또는 고온의 열을 이용하여 단단히 경화될 수 있다. 이어서, 포토 공정을 이용하여 경화된 접착층(133)에 제1 홀(H1) 및 제2 홀(H2)을 형성한다. 접착층(133)에 포함된 제1 홀(H1) 및 제2 홀(H2)은 공정 오차를 감안하여 패시베이션층(132)에 포함된 제1 홀(H1) 및 제2 홀(H2)보다 크게 형성될 수 있다.Then, the adhesive layer 133 is cured. The adhesive layer 133 may be firmly cured using light such as UV or high-temperature heat. Subsequently, a first hole H1 and a second hole H2 are formed in the cured adhesive layer 133 by using a photo process. The first hole H1 and the second hole H2 included in the adhesive layer 133 are formed larger than the first hole H1 and the second hole H2 included in the passivation layer 132 in consideration of process errors. It can be.

이이서 도 3c를 참조하면, 기판(110) 상에 절연물질층(150')을 형성한다. 절연물질층(150')은 반도체 소자(120), 발광 다이오드(140), 및 공통 배선(CL)을 덮도록 기판(110)의 전면에 배치되며, 복수의 발광 다이오드(140) 사이의 영역에서는 평탄화층으로서 기능할 수 있다. 절연물질층(150')은 발광 다이오드(140)의 두께보다 작은 두께를 갖도록 형성하거나, 이 후의 식각 공정을 통해 제거되는 절연물질층(150')을 고려하여 발광 다이오드(140)의 두께보다 큰 두께를 갖도록 형성할 수 있다. 또한, 절연물질층(150')은 2회 이상의 공정으로 기판(110) 상에 코팅될 수 있다. 다시 말해서, 절연물질층(150')의 코팅 장비 및 공정 조건에 따라 기판(110) 상에 절연물질층(150')을 형성하기 위해 복수 회의 코팅 공정이 진행될 수 있다.Subsequently, referring to FIG. 3C , an insulating material layer 150 ′ is formed on the substrate 110 . The insulating material layer 150' is disposed on the entire surface of the substrate 110 to cover the semiconductor element 120, the light emitting diode 140, and the common wiring CL, and in the region between the plurality of light emitting diodes 140. It can function as a planarization layer. The insulating material layer 150' is formed to have a thickness smaller than the thickness of the light emitting diode 140, or is larger than the thickness of the light emitting diode 140 in consideration of the insulating material layer 150' removed through a subsequent etching process. It can be formed to have a thickness. In addition, the insulating material layer 150' may be coated on the substrate 110 by two or more processes. In other words, a plurality of coating processes may be performed to form the insulating material layer 150' on the substrate 110 according to coating equipment and process conditions of the insulating material layer 150'.

한편, 발광 다이오드(140)를 기판(110) 상에 배치하는 과정에서, 접착층(133) 및 발광 다이오드(140)의 측면에 이물질이 유입될 수 있다. 이러한 이물질로 인해 절연물질층(150')이 제대로 코팅되지 못하는 계면 들뜸 현상이 발생할 수 있다. 이와 같은 문제를 개선하기 위해, 기판(110) 상에 절연물질층(150')을 형성하기 전에 계면 보상 공정이 추가로 수행될 수 있다. 즉, 계면 보상 공정은 기판(110) 상에 발광 다이오드(140)를 배치한 후 수행될 수 있다. 계면 보상 공정은 접착층(133) 또는 발광 다이오드(140)의 측면에 위치한 이물질을 드라이 에칭을 통해 제거하는 식각 공정을 포함할 수 있다. 이에 따라, 절연물질층(150')은 접착층(133) 상에서 들뜸 현상 없이 고르게 코팅될 수 있다. Meanwhile, in the process of disposing the light emitting diode 140 on the substrate 110 , foreign substances may be introduced into the side surfaces of the adhesive layer 133 and the light emitting diode 140 . Due to these foreign substances, an interface lifting phenomenon in which the insulating material layer 150 ′ may not be properly coated may occur. To solve this problem, an interface compensation process may be additionally performed before forming the insulating material layer 150' on the substrate 110. That is, the interface compensation process may be performed after disposing the light emitting diode 140 on the substrate 110 . The interface compensation process may include an etching process of removing foreign substances located on the side of the adhesive layer 133 or the light emitting diode 140 through dry etching. Accordingly, the insulating material layer 150' can be evenly coated on the adhesive layer 133 without lifting.

이어서, 절연물질층(150')의 경화 공정을 수행한다. 절연물질층(150')은 UV 등의 광 또는 열을 가함으로써 경화될 수 있다.Subsequently, a hardening process of the insulating material layer 150' is performed. The insulating material layer 150' may be cured by applying UV light or heat.

이어서, 도 3d를 참조하면, 절연물질층(150')을 식각하여 절연층(150)을 형성한다. 절연층(150)은 드라이 에칭 공정을 통해 절연물질층(150')을 식각하여 형성된다. 드라이 에칭 공법으로 식각되기 때문에 절연물질층(150')은 모든 영역에서 일정한 수준의 두께가 깎이게 된다. 즉, 발광 다이오드(140) 상부에 위치한 절연물질층(150')은 식각되어 사라지게 되고, 복수의 발광 다이오드(140) 사이에 위치한 절연물질층(150')은 식각되어 높이가 낮아진다. 도 3d에 도시된 절연층(150)은 n형층(141)의 높이와 같거나 n형층(141)보다 낮은 높이를 갖도록 식각된다. 이로써, 연결 전극(161, 162)이 형성될 곳의 단차가 줄어들어 연결 전극(161, 162)의 불량이 최소화될 수 있다.Next, referring to FIG. 3D , the insulating material layer 150' is etched to form the insulating layer 150. The insulating layer 150 is formed by etching the insulating material layer 150' through a dry etching process. Since it is etched by the dry etching method, the insulating material layer 150' is cut to a certain level of thickness in all regions. That is, the insulating material layer 150' positioned above the light emitting diode 140 is etched away, and the insulating material layer 150' positioned between the plurality of light emitting diodes 140 is etched and reduced in height. The insulating layer 150 shown in FIG. 3D is etched to have a height equal to or lower than the height of the n-type layer 141 . As a result, the difference in level where the connection electrodes 161 and 162 are to be formed is reduced, thereby minimizing defects in the connection electrodes 161 and 162 .

이어서, 절연층(150)에 제1 홀(H1) 및 제2 홀(H2)을 형성한다. 제1 홀(H1) 및 제2 홀(H2)은 포토 공정으로 식각될 수 있다. 절연층(150)에 형성된 제1 홀(H1) 및 제2 홀(H2)은 공정 오차를 감안하여 패시베이션층(132) 및 접착층(133)에 포함된 제1 홀(H1) 및 제2 홀(H2)보다 크게 형성될 수 있다.Next, a first hole H1 and a second hole H2 are formed in the insulating layer 150 . The first hole H1 and the second hole H2 may be etched through a photo process. The first hole H1 and the second hole H2 formed in the insulating layer 150 are the first hole H1 and the second hole ( included in the passivation layer 132 and the adhesive layer 133 in consideration of process errors). H2) can be formed larger than.

이어서, 도 3e를 참조하면, 제1 연결 전극(161)을 절연층(150) 상에 형성한다. 제1 연결 전극(161)은 반도체 소자(120)의 소스 전극(123), 제1 홀(H1), 절연층(150), 봉지막(146), 및 p전극(144) 상에 형성된다. 제1 연결 전극(161)은 소스 전극(123) 및 발광 다이오드(140)의 p전극(144)을 전기적으로 연결시킨다. 한편, p전극(144)은 생략될 수 있으며, 이 때, 제1 연결 전극(161)은 발광 다이오드(140)의 p형층(143)에 직접 연결될 수 있다. Next, referring to FIG. 3E , a first connection electrode 161 is formed on the insulating layer 150 . The first connection electrode 161 is formed on the source electrode 123 , the first hole H1 , the insulating layer 150 , the encapsulation film 146 , and the p-electrode 144 of the semiconductor element 120 . The first connection electrode 161 electrically connects the source electrode 123 and the p-electrode 144 of the light emitting diode 140 . Meanwhile, the p-electrode 144 may be omitted, and in this case, the first connection electrode 161 may be directly connected to the p-type layer 143 of the light emitting diode 140 .

제2 연결 전극(162) 또한 제1 연결 전극(161)과 동일한 취지로 설명될 수 있다. 제2 연결 전극(162)은 공통 배선(CL), 제2 홀(H2), 절연층(150), 봉지막(146), 및 n전극(145) 상에 형성된다. 제2 연결 전극(162)은 공통 배선(CL) 및 발광 다이오드(140)의 n전극(145)을 전기적으로 연결시킨다. 한편, n전극(145)은 생략될 수 있으며, 이 때, 제2 연결 전극(162)은 발광 다이오드(140)의 n형층(141)에 직접 연결될 수 있다.The second connection electrode 162 may also be described with the same meaning as the first connection electrode 161 . The second connection electrode 162 is formed on the common wire CL, the second hole H2 , the insulating layer 150 , the encapsulation film 146 , and the n-electrode 145 . The second connection electrode 162 electrically connects the common line CL and the n-electrode 145 of the light emitting diode 140 . Meanwhile, the n-electrode 145 may be omitted, and in this case, the second connection electrode 162 may be directly connected to the n-type layer 141 of the light emitting diode 140 .

비교예에 따르면, 본 발명의 일 실시예에 따른 절연층(150)과 같은 기능을 하는 평탄화층이 발광 다이오드(140) 상부에까지 형성될 수 있다. 즉, 평탄화층이 기판(110)의 전면 및 발광 다이오드(140)를 덮도록 형성되어, 기판(110) 상부를 평탄화시킬 수 있고 발광 다이오드(140)를 기판(110)과 더욱 단단히 고정시킬 수 있다. 이 경우, 반도체 소자(120) 또는 공통 배선(CL)은 발광 다이오드(140)의 상부에 형성된 평탄화층의 컨택홀을 통해 발광 다이오드(140)와 전기적으로 연결될 수 있다. 그리고, 발광 다이오드(140)의 상부에 형성된 평탄화층의 컨택홀은 제1 홀(H1) 또는 제2 홀(H2)을 형성하는 공정과 동일한 포토 공정을 통해 형성될 수 있다. According to the comparative example, a planarization layer having the same function as the insulating layer 150 according to an embodiment of the present invention may be formed even over the light emitting diode 140 . That is, the planarization layer is formed to cover the entire surface of the substrate 110 and the light emitting diode 140, so that the upper portion of the substrate 110 can be planarized and the light emitting diode 140 can be more firmly fixed to the substrate 110. . In this case, the semiconductor element 120 or the common line CL may be electrically connected to the light emitting diode 140 through a contact hole of a planarization layer formed on the light emitting diode 140 . Also, the contact hole of the planarization layer formed on the top of the light emitting diode 140 may be formed through the same photo process as the process of forming the first hole H1 or the second hole H2.

한편, 발광 다이오드(140)는 기판(110) 상으로 이동된 후 일정 압력이 가해짐으로써 접착층(133) 상에 1차적으로 접착된다. 이 과정에서 몇몇 발광 다이오드(140)의 위치가 비뚤어지거나 옆으로 이동되어 오정렬될 수 있다. 또한, 발광 다이오드(140)는 전사 장비에 의해 기판(110) 상으로 이동되는데, 전사 장비의 얼라인 오류 등의 이유로 기판(110) 상에 발광 다이오드(140)가 오배치될 수 있다. 상기와 같이, 몇몇 발광 다이오드(140)는 기판(110) 상에 오정렬되거나 오배치되어 그대로 고정될 수 있으며, 이 경우 여러 가지 문제가 발생할 수 있다. Meanwhile, the light emitting diode 140 is primarily adhered to the adhesive layer 133 by applying a certain pressure after being moved onto the substrate 110 . During this process, the positions of some of the light emitting diodes 140 may be distorted or moved sideways to be misaligned. In addition, the light emitting diodes 140 are moved onto the substrate 110 by transfer equipment, and the light emitting diodes 140 may be misplaced on the substrate 110 due to an alignment error of the transfer equipment. As described above, some light emitting diodes 140 may be misaligned or misplaced on the substrate 110 and fixed as they are, and in this case, various problems may occur.

구체적으로 도 2 및 도 3b를 참조하여 설명하면, 발광 다이오드(140)는 정위치로부터 쉬프트되어 기판(110) 상에 정렬되거나 고정될 수 있다. 발광 다이오드(140)의 끝단이 배치되는 정위치는 L1 및 L1' 위치라고 가정할 경우, 일부 발광 다이오드(140)는 그 끝단이 L2 및 L2' 위치에 정렬되거나, L2 및 L2' 위치에 정렬된 채로 고정될 수 있다. 이와 같이, 발광 다이오드(140)가 정위치(L1, L1')가 아닌 다른 위치(L2, L2')에 정렬되거나 고정될 경우, 발광 다이오드(140) 상부에 형성된 평탄화층의 컨택홀이 n전극(145) 또는 p전극(144)과 오버랩되지 않을 수 있다. 따라서, 발광 다이오드(140)는 반도체 소자(120) 또는 공통 배선(CL)과 전기적으로 연결되지 않을 수 있다. 또한, 발광 다이오드(140)가 정위치(L1, L1')가 아닌 다른 위치(L2, L2')에 정렬되거나 고정될 경우, 발광 다이오드(140)의 측면에 인접한 평탄화층이 식각되어 노출부(UC)가 공기 중에 노출될 수 있다. 이에 따라, 후속 공정에 의해 형성되는 연결 전극(161, 162)에 의해 n형층(141) 및 p형층(143)이 전기적으로 단락될 수 있다. 본 발명의 발명자들은 상기와 같이 발광 다이오드(140)가 오배치 또는 오정렬됨으로 인해 발생하는 불량 현상을 파악하였고, 발광 다이오드(140)의 오배치 또는 오정렬로 인한 문제들을 미연에 차단할 수 있는 새로운 구조물을 포함하는 표시 장치(100) 및 표시 장치 제조 방법을 고안하였다. Specifically, referring to FIGS. 2 and 3B , the light emitting diode 140 may be shifted from its original position and aligned or fixed on the substrate 110 . Assuming that the positions at which the ends of the light emitting diodes 140 are disposed are the L1 and L1' positions, some light emitting diodes 140 have their ends aligned at the L2 and L2' positions, or aligned at the L2 and L2' positions. can be fixed. In this way, when the light emitting diode 140 is aligned or fixed at positions L2 and L2' other than the normal positions L1 and L1', the contact hole of the planarization layer formed on the light emitting diode 140 forms an n-electrode. (145) or the p-electrode 144 may not overlap. Accordingly, the light emitting diode 140 may not be electrically connected to the semiconductor element 120 or the common wire CL. In addition, when the light emitting diode 140 is aligned or fixed at positions L2 and L2' other than the normal positions L1 and L1', the planarization layer adjacent to the side of the light emitting diode 140 is etched to expose the exposed portion ( UC) may be exposed to air. Accordingly, the n-type layer 141 and the p-type layer 143 may be electrically shorted by the connection electrodes 161 and 162 formed by a subsequent process. The inventors of the present invention identified the defect phenomenon caused by the misarrangement or misalignment of the light emitting diodes 140 as described above, and developed a new structure capable of preventing problems caused by the misarrangement or misalignment of the light emitting diodes 140 in advance. A display device 100 including the present invention and a method for manufacturing the display device were devised.

본 발명의 일 실시예에 따른 표시 장치(100)는 발광 다이오드(140)의 오정렬 또는 오배치와 상관없이 발광 다이오드(140)의 n형층(141) 및 p형층(143)의 전기적 단락 불량을 방지할 수 있는 구조물을 포함한다. 도 3d를 참조하면, 절연물질층(150')은 드라이 에칭 공법으로 식각되기 때문에, 특정 발광 다이오드(140)의 오정렬로 인해 초래되는 n형층(141)과 p형층(143)의 전기적 단락 불량 현상을 차단할 수 있다. 구체적으로, 절연물질층(150')이 드라이 에칭 공법으로 식각되기 때문에, 일부 발광 다이오드(140)가 오정렬되더라도 발광 다이오드(140)의 측면의 절연층(150)에 홀이 형성되지 않으으며, 발광 다이오드(140)의 노출부(UC)는 절연층(150)에 의해 전기적인 절연 상태로 유지된다. 따라서, n형층(141)은 불필요한 신호와의 전기적인 단락으로부터 안전하게 보호될 수 있다.The display device 100 according to an exemplary embodiment of the present invention prevents electrical short circuit defects between the n-type layer 141 and the p-type layer 143 of the light emitting diode 140 regardless of misalignment or misalignment of the light emitting diodes 140 . Including structures capable of Referring to FIG. 3D, since the insulating material layer 150' is etched by a dry etching method, an electrical short circuit defect between the n-type layer 141 and the p-type layer 143 caused by misalignment of a specific light emitting diode 140 occurs. can block Specifically, since the insulating material layer 150' is etched by a dry etching method, even if some light emitting diodes 140 are misaligned, holes are not formed in the insulating layer 150 on the side of the light emitting diodes 140, and light emitting The exposed portion UC of the diode 140 is maintained in an electrically insulated state by the insulating layer 150 . Thus, the n-type layer 141 can be safely protected from an electrical short circuit with unnecessary signals.

도 4는 본 발명의 다른 실시예에 따른 표시 장치의 일부를 나타낸 단면도이며, 도 5a 및 도 5b는 도 4에 도시된 표시 장치의 일부를 나타낸 확대 단면도이다.4 is a cross-sectional view showing a portion of a display device according to another exemplary embodiment of the present invention, and FIGS. 5A and 5B are enlarged cross-sectional views showing a portion of the display device shown in FIG. 4 .

도 4, 도 5a 및 도 5b에 도시된 표시 장치(200)는 도 1 및 도 2에 도시된 표시 장치(100)와 비교하여 절연층(250)만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.The display device 200 shown in FIGS. 4, 5A, and 5B is different from the display device 100 shown in FIGS. 1 and 2 except for the insulating layer 250 and is substantially the same in other configurations. Redundant descriptions are omitted.

도 4에 도시된 절연층(250)은 발광 다이오드(140)의 좌측과 우측에서 그 높이가 서로 상이하도록 배치될 수 있다. 도 2에 도시된 표시 장치(100)는 절연층(150)과 p전극(144) 사이의 단차가 절연층(150)과 n전극(145) 사이의 단차보다 크다. 이에 따라, 절연층(150)과 p전극(144) 상에 배치되는 제1 연결 전극(161)은 제2 연결 전극(162) 대비 상대적으로 단선에 취약할 수 있다. 도 4에 도시된 표시 장치(200)는 상기와 같은 취약점을 개선한 구조로서, 제1 연결 전극(161)의 단차는 제2 연결 전극(162)의 단차와 유사한 수준으로 관리될 수 있다.The insulating layer 250 shown in FIG. 4 may be disposed to have different heights on the left and right sides of the light emitting diode 140 . In the display device 100 shown in FIG. 2 , a step between the insulating layer 150 and the p-electrode 144 is greater than a step between the insulating layer 150 and the n-electrode 145 . Accordingly, the first connection electrode 161 disposed on the insulating layer 150 and the p-electrode 144 may be relatively vulnerable to disconnection compared to the second connection electrode 162 . The display device 200 shown in FIG. 4 has a structure in which the aforementioned weakness is improved, and the level difference between the first connection electrode 161 and the level difference between the second connection electrodes 162 can be managed.

도 4에 도시된 표시 장치(200)는 발광 다이오드(140)의 좌측 및 우측에 배치된 절연층(250)만을 도시하고 있지만, 절연층(250)의 구조가 이에 제한되는 것은 아니다. 예를 들어, 발광 다이오드(140)는 p형층(143) 및 p전극(144)과 가까운 측면인 제1 측부와, n전극(145)과 가까운 측면인 제2 측부를 포함하는 것으로 정의할 수 있다. 그리고, 제1 측부에 인접하여 형성된 절연층(251)을 제1 절연층(251)으로 정의하고, 제2 측부에 인접하여 형성된 절연층(252)을 제2 절연층(252)으로 정의할 수 있다. 즉, 기판(110) 상에 배치된 발광 다이오드(140)를 도 1과 같은 평면도에서 보았을 경우, 제1 절연층(251)은 n전극(145)과 p전극(144) 사이에 위치한 봉지막(146)을 기준으로 좌측 영역에 위치할 수 있고, 제2 절연층(252)은 n전극(145)과 p전극(144) 사이에 위치한 봉지막(146)을 기준으로 우측 영역에 위치하는 것으로 정의될 수 있다.Although the display device 200 shown in FIG. 4 shows only the insulating layer 250 disposed on the left and right sides of the light emitting diode 140, the structure of the insulating layer 250 is not limited thereto. For example, the light emitting diode 140 may be defined as including a first side portion close to the p-type layer 143 and the p-electrode 144 and a second side portion close to the n-electrode 145. . In addition, the insulating layer 251 formed adjacent to the first side may be defined as the first insulating layer 251, and the insulating layer 252 formed adjacent to the second side may be defined as the second insulating layer 252. there is. That is, when the light emitting diode 140 disposed on the substrate 110 is viewed from a plan view as shown in FIG. 1, the first insulating layer 251 is an encapsulation film ( 146), the second insulating layer 252 is defined as being located in the right region based on the encapsulation film 146 located between the n-electrode 145 and the p-electrode 144. It can be.

제1 절연층(251)의 두께와 제2 절연층(252)의 두께를 다르게 구성하기 위해서는 도 3c에 도시된 절연물질층(150')을 식각하는 공정을 복수 회로 구분하여 수행할 수 있다. 예를 들어, 제1 절연층(251)을 형성할 때는 제2 절연층(252)에 해당하는 영역을 가린 채로 절연물질층(150')을 드라이 에칭 공법으로 식각하고, 제2 절연층(252)을 형성할 때는 제1 절연층(251)에 해당하는 영역을 가린 채로 절연물질층(150')을 드라이 에칭 공법으로 식각할 수 있다. 이로써, 제1 절연층(251)은 제1 두께를 갖도록 형성이 가능하고, 제2 절연층(252)은 제1 두께와는 다른 제2 두께를 갖도록 형성이 가능하다. In order to configure the thickness of the first insulating layer 251 and the thickness of the second insulating layer 252 to be different, the process of etching the insulating material layer 150' shown in FIG. 3C may be performed separately in a plurality of circuits. For example, when forming the first insulating layer 251, the insulating material layer 150' is etched by a dry etching method while covering a region corresponding to the second insulating layer 252, and the second insulating layer 252 ), the insulating material layer 150' may be etched by a dry etching method while covering a region corresponding to the first insulating layer 251. Thus, the first insulating layer 251 can be formed to have a first thickness, and the second insulating layer 252 can be formed to have a second thickness different from the first thickness.

도 5a는 제1 절연층(251)이 발광 다이오드(140)의 제1 측부와 접촉하는 부분의 단면도이며, 도 4에 도시된 표시 장치(200)에서 A 영역에 해당하는 단면도이다. 그리고 도 5b는 제2 절연층(252)이 발광 다이오드(140)의 제2 측부와 접촉하는 부분의 단면도이며, 도 4에 도시된 표시 장치(200)에서 B 영역에 해당하는 단면도이다. 절연층(250)의 상부 표면은 평평하게 유지되다가 발광 다이오드(140)와 가까워지면서 절연층(250)의 상면은 경사각을 갖는다. 즉, 절연층(250)이 발광 다이오드(140)의 제1 측부 또는 제2 측부와 가까워질수록 절연층(250)의 두께는 다소 증가한다. 이러한 절연층(250)의 구조를 통해 절연층(250)이 드라이 에칭 공법으로 식각되었음을 알 수 있다. 도 3c를 참조하면, 절연물질층(150')은 기판(110) 상의 전면에 코팅되는데, 기판(110) 상에 배치된 구성 요소의 돌출된 모양을 따라 부드러운 굴곡을 갖도록 형성된다. 따라서, 드라이 에칭 공법으로 절연물질층(150')을 식각하는 경우, 절연물질층(150')의 부드러운 굴곡은 절연층(250)의 상부 표면의 적어도 일부가 경사각을 갖는 경사부를 포함하는 것으로 반영된다. 따라서, 표시 장치(200)의 발광 다이오드(140) 및 절연층(250)의 구조를 통해 드라이 에칭 공법이 수행되었는지, 또는 본 명세서에 설명된 제조 장치 제조 방법이 적용되었는지를 쉽게 파악할 수 있다. FIG. 5A is a cross-sectional view of a portion where the first insulating layer 251 contacts the first side of the light emitting diode 140, and is a cross-sectional view corresponding to area A in the display device 200 shown in FIG. 4 . 5B is a cross-sectional view of a portion where the second insulating layer 252 contacts the second side of the light emitting diode 140, and is a cross-sectional view corresponding to region B in the display device 200 shown in FIG. 4 . The upper surface of the insulating layer 250 is maintained flat, but as it approaches the light emitting diode 140, the upper surface of the insulating layer 250 has an inclination angle. That is, as the insulating layer 250 approaches the first side or the second side of the light emitting diode 140, the thickness of the insulating layer 250 increases slightly. Through the structure of the insulating layer 250, it can be seen that the insulating layer 250 has been etched by a dry etching method. Referring to FIG. 3C, the insulating material layer 150' is coated on the entire surface of the substrate 110, and is formed to have a smooth curve along the protruding shape of the component disposed on the substrate 110. Therefore, when the insulating material layer 150' is etched using the dry etching method, the soft curve of the insulating material layer 150' reflects that at least a portion of the upper surface of the insulating layer 250 includes an inclined portion having an inclined angle. do. Therefore, it can be easily determined whether the dry etching method has been performed or whether the manufacturing method described herein has been applied through the structure of the light emitting diode 140 and the insulating layer 250 of the display device 200 .

한편, 제1 연결 전극(161)은 제1 절연층(251) 및 제1 절연층(251)의 경사부, 그리고 발광 다이오드(140)의 상부에 형성된다. 제1 연결 전극(161)은 제1 절연층(251)의 부드러운 굴국을 따라 형성되므로, 제1 연결 전극(161)에 발생할 수 있는 단선 등의 불량이 현저히 감소될 수 있다. 제2 연결 전극(162) 또한 제1 연결 전극(161)과 동일한 취지로 설명될 수 있다.Meanwhile, the first connection electrode 161 is formed on the first insulating layer 251 , the inclined portion of the first insulating layer 251 , and the upper portion of the light emitting diode 140 . Since the first connection electrode 161 is formed along the smooth bend of the first insulating layer 251, defects such as disconnection that may occur in the first connection electrode 161 can be significantly reduced. The second connection electrode 162 may also be described with the same meaning as the first connection electrode 161 .

도 6은 본 발명의 다른 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.6 is a cross-sectional view showing a part of a display device according to another exemplary embodiment of the present invention.

도 6에 도시된 표시 장치(300)는 도 1 및 도 2에 도시된 표시 장치(100)와 비교하여 보상층(350)만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.The display device 300 shown in FIG. 6 is different from the display device 100 shown in FIGS. 1 and 2 except for the compensation layer 350 and other components are substantially the same, so duplicate descriptions are omitted.

절연층(150) 상에 보상층(350)이 배치될 수 있다. 도 6에 도시된 발광 다이오드(140)는 n형층(141) 상에 p형층(143)이 위치하므로 n전극(145)의 높이와 p전극(144)의 높이가 서로 다르다. n전극(145) 및 p전극(144)의 높이 차이는 제1 연결 전극(161) 또는 제2 연결 전극(162)의 품질에 나쁜 영향을 초래할 수 있다. 따라서, 절연층(150)과의 단차가 상대적으로 크게 형성되는 영역에, 단차가 감소될 수 있도록 보상층(350)이 배치될 수 있다. 즉, 발광 다이오드(140)의 제1 측부에 인접한 절연층(150) 상부에 보상층(350)이 배치될 수 있다. 보상층(350)은 발광 다이오드(140)의 제1 측부에 접촉하여 배치되고, 활성층(142) 및 p형층(143)을 덮는 봉지막(146)과 접촉하여 배치될 수 있다. A compensation layer 350 may be disposed on the insulating layer 150 . In the light emitting diode 140 shown in FIG. 6, since the p-type layer 143 is positioned on the n-type layer 141, the height of the n-electrode 145 and the p-electrode 144 are different from each other. The height difference between the n-electrode 145 and the p-electrode 144 may adversely affect the quality of the first connection electrode 161 or the second connection electrode 162 . Accordingly, the compensation layer 350 may be disposed in a region where the step difference with the insulating layer 150 is relatively large so that the step difference can be reduced. That is, the compensation layer 350 may be disposed on the insulating layer 150 adjacent to the first side of the light emitting diode 140 . The compensation layer 350 may be disposed in contact with the first side of the light emitting diode 140 and may be disposed in contact with the encapsulation film 146 covering the active layer 142 and the p-type layer 143 .

보상층(350)은 절연층(150)과 동일한 물질이거나, 또는 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기 물질로 이루어질 수 있다. 또한, 보상층(350)은 제1 연결 전극(161)과 동일한 물질이거나, 또는 표시 장치(300)가 전면 발광 타입일 경우에는 투명한 금속 물질로 이루어질 수 있고, 표시 장치(300)가 배면 발광 타입을 경우에는 반사성 금속 물질로 이루어질 수 있다. 투명한 금속 물질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 될 수 있으며, 반사성 금속 물질은 Al, Ag, Au, Pt, 또는 Cu 등이 될 수 있지만, 반드시 이에 한정되는 것은 아니다.The compensation layer 350 may be the same material as the insulating layer 150, or an organic material such as photo acryl, polyimide, benzocyclobutene resin, or acrylate resin. can be made of material. In addition, the compensation layer 350 may be made of the same material as the first connection electrode 161 or made of a transparent metal material when the display device 300 is a top emission type, and the display device 300 is a bottom emission type. In this case, it may be made of a reflective metal material. The transparent metal material may be indium tin oxide (ITO) or indium zinc oxide (IZO), and the reflective metal material may be Al, Ag, Au, Pt, or Cu, but is not limited thereto.

보상층(350)은 발광 다이오드(140)을 둘러싸도록 배치될 수 있으며, 특히 p형층(142)을 둘러싸도록 배치될 수 있다. 따라서, 도 6에 도시된 제1 연결 전극(161)은 절연층(150), 보상층(350), 및 발광 다이오드(140) 상부에 배치되어 단차에 의한 굴곡이 최소화될 수 있고, 제1 연결 전극(161)은 제2 연결 전극(162)과 동등한 품질로 형성될 수 있다.The compensation layer 350 may be disposed to surround the light emitting diode 140, and in particular, may be disposed to surround the p-type layer 142. Therefore, since the first connection electrode 161 shown in FIG. 6 is disposed on the insulating layer 150, the compensation layer 350, and the light emitting diode 140, curvature caused by a step can be minimized, and the first connection electrode 161 can be minimized. The electrode 161 may be formed with the same quality as the second connection electrode 162 .

몇몇 실시예에서, 발광 다이오드(140), 절연층(150), 및 연결 전극(161, 162) 상부에 커버층이 배치될 수 있다. 커버층은 제1 연결 전극(161) 및 제2 연결 전극(162)과 완전히 중첩되어, 제1 연결 전극(161) 및 제2 연결 전극(162)이 들뜨게 되는 현상을 최소화시킬 수 있다. 커버층은 절연층(150)과 동일한 물질이거나, 또는 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기 물질로 이루어질 수 있다. 보강층은 본 발명의 실시예들에 따른 표시 장치(100, 200, 300)에 모두 적용될 수 있다.In some embodiments, a cover layer may be disposed on the light emitting diode 140 , the insulating layer 150 , and the connection electrodes 161 and 162 . The cover layer may completely overlap the first connection electrode 161 and the second connection electrode 162 to minimize a phenomenon in which the first connection electrode 161 and the second connection electrode 162 are lifted. The cover layer is made of the same material as the insulating layer 150 or an organic material such as photo acryl, polyimide, benzocyclobutene resin, or acrylate. can The reinforcing layer may be applied to all of the display devices 100, 200, and 300 according to example embodiments.

본 발명의 예시적인 실시예는 다음과 같이 설명될 수 있다.An exemplary embodiment of the present invention may be described as follows.

본 발명의 일 실시예에 따른 복수의 화소를 포함하는 표시 장치는 기판, 기판 상에 배치되며 복수의 화소에 포함된 복수의 발광 다이오드(LED), 기판 상에 배치되며 복수의 발광 다이오드와 전기적으로 연결된 복수의 반도체 소자, 및 복수의 반도체 소자를 덮고 복수의 발광 다이오드의 측면과 접촉하는 절연층을 포함하고, 상기 절연층은 발광 다이오드보다 낮은 높이를 갖도록 구성될 수 있다.A display device including a plurality of pixels according to an embodiment of the present invention includes a substrate, a plurality of light emitting diodes (LEDs) disposed on the substrate and included in the plurality of pixels, and electrically connected to the plurality of light emitting diodes disposed on the substrate. It may include a plurality of connected semiconductor elements, and an insulating layer covering the plurality of semiconductor elements and contacting side surfaces of the plurality of light emitting diodes, and the insulating layer may have a height lower than that of the light emitting diodes.

본 발명의 다른 특징에 따르면, 복수의 발광 다이오드는 제1 전극 및 제1 전극보다 낮은 위치에 있는 제2 전극을 포함하고, 절연층은 제2 전극보다 낮은 높이를 갖도록 배치될 수 있다.According to another feature of the present invention, the plurality of light emitting diodes may include a first electrode and a second electrode positioned lower than the first electrode, and the insulating layer may be disposed to have a height lower than the second electrode.

본 발명의 또 다른 특징에 따르면, 발광 다이오드는 제1 전극과 인접한 제1 측부 및 제2 전극과 인접한 제2 측부를 포함하고, 제1 측부에 접하여 배치되는 절연층의 높이는 제2 측부에 접하여 배치되는 절연층의 높이와 서로 다르게 구성될 수 있다.According to another feature of the present invention, the light emitting diode includes a first side adjacent to the first electrode and a second side adjacent to the second electrode, and the height of the insulating layer disposed in contact with the first side is disposed in contact with the second side. It may be configured differently from the height of the insulating layer to be.

본 발명의 또 다른 특징에 따르면, 표시 장치는 절연층 상에 배치된 제1 연결 전극을 더 포함할 수 있고, 제1 연결 전극은 제1 전극 및 반도체 소자와 연결되도록 구성될 수 있다.According to another feature of the present invention, the display device may further include a first connection electrode disposed on the insulating layer, and the first connection electrode may be configured to be connected to the first electrode and the semiconductor element.

본 발명의 또 다른 특징에 따르면, 표시 장치는 절연층 상에 배치된 제2 연결 전극 및 기판 상에 배치된 공통 전극을 더 포함할 수 있고, 제2 연결 전극은 제2 전극 및 공통 전극과 연결되도록 구성될 수 있다. According to another feature of the present invention, the display device may further include a second connection electrode disposed on the insulating layer and a common electrode disposed on the substrate, wherein the second connection electrode is connected to the second electrode and the common electrode. It can be configured so that

본 발명의 또 다른 특징에 따르면, 복수의 화소는 동일한 색으로 발광되는 적어도 하나의 제1 발광 다이오드를 각각 포함하고, 제1 발광 다이오드들의 간격이 일정하지 않도록 배치될 수 있다.According to another feature of the present invention, each of the plurality of pixels may include at least one first light emitting diode that emits light of the same color, and the first light emitting diodes may be arranged such that an interval between the first light emitting diodes is not constant.

본 발명의 또 다른 특징에 따르면, 절연층은 드라이 에치 공법으로 식각되어, 상기 절연층은 발광 다이오드의 측면과 인접한 영역에서는 경사각을 갖도록 구성될 수 있다. According to another feature of the present invention, the insulating layer may be etched using a dry etching method, so that the insulating layer has an inclination angle in an area adjacent to a side surface of the light emitting diode.

본 발명의 또 다른 특징에 따르면, 절연층은 발광 다이오드의 모든 측면에서 경사각을 갖도록 발광 다이오드와 접촉되도록 구성될 수 있다.According to another feature of the present invention, the insulating layer may be configured to contact the light emitting diode to have an inclined angle on all sides of the light emitting diode.

본 발명의 또 다른 특징에 따르면, 절연층은 발광 다이오드와 중첩하지 않도록 구성될 수 있다.According to another feature of the present invention, the insulating layer may be configured not to overlap with the light emitting diode.

본 발명의 다른 실시예에 따른 표시 장치는 복수의 발광 다이오드를 포함하는 발광 다이오드 어레이가 배치된 기판, 기판 상에 배치되며 발광 다이오드의 발광을 제어하도록 발광 다이오드 어레이와 전기적으로 연결된 반도체 소자 어레이, 및 발광 다이오드의 오정렬로 인한 발광 다이오드에 포함된 n형층 및 p형층이 전기적으로 단락되는 문제를 방지하는 구조물을 포함하도록 구성될 수 있다.A display device according to another embodiment of the present invention includes a substrate on which a light emitting diode array including a plurality of light emitting diodes is disposed, a semiconductor element array disposed on the substrate and electrically connected to the light emitting diode array to control light emission of the light emitting diodes, and It may be configured to include a structure that prevents an electrical short circuit between the n-type layer and the p-type layer included in the light emitting diode due to misalignment of the light emitting diode.

본 발명의 다른 특징에 따르면, 발광 다이오드 어레이는 구조물 상부로 돌출되며, 구조물은 발광 다이오드의 측면과 접촉하도록 배치될 수 있다.According to another feature of the present invention, the light emitting diode array protrudes above the structure, and the structure may be disposed to contact the side surface of the light emitting diode.

본 발명의 또 다른 특징에 따르면, 발광 다이오드는 발광 다이오드의 측면에 배치된 보호층 및 보호층에 의해 n형층의 적어도 일부가 노출된 노출부를 더 포함하도록 구성될 수 있다.According to another feature of the present invention, the light emitting diode may be configured to further include a protective layer disposed on a side surface of the light emitting diode and an exposed portion in which at least a portion of the n-type layer is exposed by the protective layer.

본 발명의 또 다른 특징에 따르면, 구조물은 절연 물질로 이루어지며, 구조물은 노출부를 완전히 덮도록 구성될 수 있다.According to another feature of the present invention, the structure is made of an insulating material, and the structure may be configured to completely cover the exposed portion.

본 발명의 또 다른 특징에 따르면, 구조물은 n형층보다 낮게 위치하도록 배치될 수 있다.According to another feature of the present invention, the structure may be positioned lower than the n-type layer.

본 발명의 일 실시예에 따른 표시 장치 제조 방법은 화소 회로가 형성된 기판 상에 접착층을 형성하는 단계, 접착층 상에 발광 다이오드(LED)를 배치하는 단계, 접착층 상에 절연물질층을 형성하는 단계, 및 상기 절연물층을 드라이 에칭하여 절연층을 형성하는 단계를 포함할 수 있다.A method of manufacturing a display device according to an embodiment of the present invention includes forming an adhesive layer on a substrate on which a pixel circuit is formed, disposing a light emitting diode (LED) on the adhesive layer, forming an insulating material layer on the adhesive layer, and forming an insulating layer by dry etching the insulating material layer.

본 발명의 다른 특징에 따르면, 절연층을 형성하는 단계가 수행되는 동안 발광 다이오드와 중첩된 절연물질층이 제거될 수 있다.According to another feature of the present invention, the insulating material layer overlapping the light emitting diode may be removed while the step of forming the insulating layer is performed.

본 발명의 또 다른 특징에 따르면, 발광 다이오드를 배치하는 단계에서 발광 다이오드는 n형층, n형층 상의 p형층, 및 n형층과 p형층을 감싸는 보호층, 및 발광 다이오드의 측면에 n형층의 적어도 일부가 노출된 노출부를 포함하도록 구성될 수 있다.According to another feature of the present invention, in the step of arranging the light emitting diode, the light emitting diode includes an n-type layer, a p-type layer on the n-type layer, a protective layer surrounding the n-type layer and the p-type layer, and at least a portion of the n-type layer on the side of the light emitting diode. may be configured to include an exposed exposed portion.

본 발명의 또 다른 특징에 따르면, 표시 장치 제조 방법은 절연층을 형성하는 단계가 수행된 이후에, p형층과 화소 회로를 전기적으로 연결하는 연결 전극을 형성하는 단계를 더 포함하고, 연결 전극은 절연층의 콘택홀을 통하지 않고 p형층에 접속되도록 구성될 수 있다.According to another feature of the present invention, the method of manufacturing a display device further includes forming a connection electrode electrically connecting the p-type layer and the pixel circuit after the forming of the insulating layer is performed, the connection electrode comprising: It may be configured to be connected to the p-type layer without passing through the contact hole of the insulating layer.

본 발명의 또 다른 특징에 따르면, 절연층을 형성하는 단계의 드라이 에칭 공정은, 발광 다이오드가 오정렬되어 초래되는 n형층 및 p형층이 연결 전극에 의해 쇼트되는 불량을 방지할 수 있다.According to another feature of the present invention, the dry etching process in the step of forming the insulating layer can prevent a short circuit between the n-type layer and the p-type layer caused by misalignment of the light emitting diodes by the connecting electrode.

본 발명의 또 다른 특징에 따르면, 표시 장치 제조 방법은 기판 상에 공통 전극을 형성하는 단계를 더 포함하고, 공통 전극을 형성하는 단계는 접착층이 형성되기 전에 수행될 수 있다.According to another feature of the present invention, the method of manufacturing the display device further includes forming a common electrode on the substrate, and the forming of the common electrode may be performed before forming the adhesive layer.

본 발명의 또 다른 특징에 따르면, 표시 장치 제조 방법은 발광 다이오드를 배치하는 단계가 완료된 후에 접착층을 경화하는 단계를 더 포함할 수 있다.According to another feature of the present invention, the display device manufacturing method may further include curing the adhesive layer after the step of arranging the light emitting diodes is completed.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and may be variously modified without departing from the technical spirit of the present invention. . Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but to explain, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The protection scope of the present invention should be construed according to the claims below, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.

100, 200, 300: 표시 장치
110: 기판
131: 게이트 절연층
132: 패시베이션층
133: 접착층
150: 절연층
120: 박막 트랜지스터
121: 게이트 전극
122: 액티브층
123: 소스 전극
124: 드레인 전극
140: 발광 다이오드
141: n형층
142: 활성층
143: p형층
144: p전극
145: n전극
146: 봉지막
161: 제1 연결 전극
162: 제2 연결 전극
RF: 반사층
PX: 화소
GL: 게이트 배선
CL: 공통 배선
UC: 노출부
AA: 표시 영역
NA: 비표시 영역100, 200, 300: display device
110: substrate
131: gate insulating layer
132: passivation layer
133: adhesive layer
150: insulating layer
120: thin film transistor
121: gate electrode
122: active layer
123: source electrode
124: drain electrode
140: light emitting diode
141: n-type layer
142: active layer
143: p-type layer
144: p-electrode
145: n-electrode
146: encapsulation
161: first connection electrode
162: second connection electrode
RF: reflective layer
PX: pixels
GL: gate wiring
CL: common wiring
UC: exposed part
AA: display area
NA: non-display area

Claims (21)

복수의 화소를 포함하는 표시 장치에 있어서,
기판;
상기 기판 상에 배치되며 상기 복수의 화소에 포함된 복수의 발광 다이오드(LED);
상기 기판 상에 배치되며 상기 복수의 발광 다이오드와 전기적으로 연결된 복수의 반도체 소자; 및
상기 복수의 반도체 소자를 덮고 상기 복수의 발광 다이오드의 측면과 접촉하는 절연층을 포함하고,
상기 절연층은 상기 발광 다이오드보다 낮은 높이를 갖는 표시 장치.In a display device including a plurality of pixels,
Board;
a plurality of light emitting diodes (LEDs) disposed on the substrate and included in the plurality of pixels;
a plurality of semiconductor elements disposed on the substrate and electrically connected to the plurality of light emitting diodes; and
An insulating layer covering the plurality of semiconductor elements and contacting side surfaces of the plurality of light emitting diodes;
The insulating layer has a height lower than that of the light emitting diode. 제1 항에 있어서,
상기 복수의 발광 다이오드는 제1 전극 및 상기 제1 전극보다 낮은 위치에 있는 제2 전극을 포함하고,
상기 절연층은 상기 제2 전극보다 낮은 높이를 갖도록 배치된 표시 장치.According to claim 1,
The plurality of light emitting diodes include a first electrode and a second electrode positioned lower than the first electrode,
The insulating layer is arranged to have a height lower than that of the second electrode. 제2 항에 있어서,
상기 발광 다이오드는 상기 제1 전극과 인접한 제1 측부 및 상기 제2 전극과 인접한 제2 측부를 포함하고,
상기 제1 측부에 접하여 배치되는 상기 절연층의 높이는 상기 제2 측부에 접하여 배치되는 상기 절연층의 높이와 서로 다른 표시 장치.According to claim 2,
The light emitting diode includes a first side portion adjacent to the first electrode and a second side portion adjacent to the second electrode,
The display device of claim 1 , wherein a height of the insulating layer disposed in contact with the first side is different from a height of the insulating layer disposed in contact with the second side. 제2 항에 있어서,
상기 절연층 상에 배치된 제1 연결 전극을 더 포함하며,
상기 제1 연결 전극은 상기 제1 전극 및 상기 반도체 소자와 연결된 표시 장치. According to claim 2,
Further comprising a first connection electrode disposed on the insulating layer,
The first connection electrode is connected to the first electrode and the semiconductor element. 제4 항에 있어서,
상기 절연층 상에 배치된 제2 연결 전극 및 상기 기판 상에 배치된 공통 전극을 더 포함하고,
상기 제2 연결 전극은 상기 제2 전극 및 상기 공통 전극과 연결된 표시 장치.According to claim 4,
Further comprising a second connection electrode disposed on the insulating layer and a common electrode disposed on the substrate,
The second connection electrode is connected to the second electrode and the common electrode. 제1 항에 있어서,
상기 복수의 화소는 동일한 색으로 발광되는 적어도 하나의 제1 발광 다이오드를 각각 포함하고,
상기 제1 발광 다이오드들은 간격이 일정하지 않도록 배치된 표시 장치. According to claim 1,
The plurality of pixels each include at least one first light emitting diode emitting light of the same color,
The first light emitting diodes are arranged so that the intervals are not constant. 제1 항에 있어서,
상기 절연층은 드라이 에치 공법으로 식각되어, 상기 절연층은 상기 발광 다이오드의 측면과 인접한 영역에서는 경사각을 갖는 표시 장치.According to claim 1,
The insulating layer is etched using a dry etching method, so that the insulating layer has an inclination angle in an area adjacent to a side surface of the light emitting diode. 제7 항에 있어서,
상기 절연층은 상기 발광 다이오드의 모든 측면에서 경사각을 갖도록 상기 발광 다이오드와 접촉된 표시 장치.According to claim 7,
The display device of claim 1 , wherein the insulating layer is in contact with the light emitting diode to have an inclination angle on all sides of the light emitting diode. 제7 항에 있어서,
상기 절연층은 상기 발광 다이오드와 미중첩된 표시 장치.According to claim 7,
The insulating layer does not overlap the light emitting diode. 화소 회로가 형성된 기판 상에 접착층을 형성하는 단계;
상기 접착층 상에 발광 다이오드(LED)를 배치하는 단계;
상기 발광 다이오드를 배치하는 단계 이후에 상기 접착층 및 상기 발광 다이오드 상에 절연물질층을 형성하는 단계; 및
상기 절연물질층을 드라이 에칭하여 절연층을 형성하는 단계를 포함하는 표시 장치 제조 방법.forming an adhesive layer on the substrate on which the pixel circuit is formed;
disposing a light emitting diode (LED) on the adhesive layer;
forming an insulating material layer on the adhesive layer and the light emitting diode after the step of disposing the light emitting diode; and
and forming an insulating layer by dry etching the insulating material layer. 제10 항에 있어서,
상기 절연층을 형성하는 단계가 수행되는 동안 상기 발광 다이오드와 중첩된 상기 절연물질층이 제거되는 표시 장치 제조 방법.According to claim 10,
The method of manufacturing a display device, wherein the insulating material layer overlapping the light emitting diode is removed while the forming of the insulating layer is performed. 제10 항에 있어서,
상기 발광 다이오드를 배치하는 단계에서 상기 발광 다이오드는 n형층, 상기 n형층 상의 p형층, 및 상기 n형층과 상기 p형층을 감싸는 보호층 및 상기 발광 다이오드의 측면에 상기 n형층의 적어도 일부가 노출된 노출부를 포함하는 표시 장치 제조 방법.According to claim 10,
In the step of arranging the light emitting diode, the light emitting diode includes an n-type layer, a p-type layer on the n-type layer, a protective layer surrounding the n-type layer and the p-type layer, and at least a portion of the n-type layer exposed on the side of the light emitting diode. A method of manufacturing a display device including an exposed portion. 제12 항에 있어서,
상기 절연층을 형성하는 단계가 수행된 이후에, 상기 p형층과 상기 화소 회로를 전기적으로 연결하는 연결전극을 형성하는 단계를 더 포함하고,
상기 연결전극은 상기 절연층의 콘택홀을 통하지 않고 상기 p형층에 접속된 표시 장치 제조 방법.According to claim 12,
After the step of forming the insulating layer is performed, further comprising forming a connection electrode electrically connecting the p-type layer and the pixel circuit,
The connection electrode is connected to the p-type layer without passing through a contact hole of the insulating layer. 제13 항에 있어서,
상기 절연층을 형성하는 단계의 상기 드라이 에칭 공정은, 상기 발광 다이오드가 오정렬(misaligned)되어 초래되는 상기 n형층 및 상기 p형층이 상기 연결전극에 의해 쇼트되는 불량을 방지하는 표시 장치 제조 방법.According to claim 13,
The dry etching process of forming the insulating layer prevents a defect in which the n-type layer and the p-type layer are short-circuited by the connection electrode caused by misalignment of the light emitting diode. 제10 항에 있어서,
상기 기판 상에 공통 전극을 형성하는 단계를 더 포함하고,
상기 공통 전극을 형성하는 단계는 상기 접착층이 형성되기 전에 수행되는 표시 장치 제조 방법.According to claim 10,
Further comprising forming a common electrode on the substrate,
The forming of the common electrode is performed before forming the adhesive layer. 제 15항에 있어서,
상기 발광 다이오드를 배치하는 단계가 완료된 후에 상기 접착층을 경화하는 단계를 더 포함하는 표시 장치 제조 방법.According to claim 15,
and curing the adhesive layer after the disposing of the light emitting diodes is completed. 복수의 발광 다이오드를 포함하는 발광 다이오드 어레이가 배치된 기판;
상기 기판에 배치되며 상기 복수의 발광 다이오드의 발광을 제어하도록 상기 발광 다이오드 어레이와 전기적으로 연결된 반도체 소자 어레이; 및
상기 복수의 발광 다이오드의 오정렬로 인한 상기 복수의 발광 다이오드에 포함된 n형층 및 p형층이 전기적으로 단락되는 문제를 방지하도록 상기 반도체 소자 어레이를 덮고 상기 복수의 발광 다이오드의 측면과 접촉하는 구조물을 포함하고,
상기 구조물은 상기 발광 다이오드보다 낮은 높이를 갖는 표시 장치.a substrate on which a light emitting diode array including a plurality of light emitting diodes is disposed;
a semiconductor element array disposed on the substrate and electrically connected to the light emitting diode array to control light emission of the plurality of light emitting diodes; and
A structure covering the semiconductor element array and contacting side surfaces of the plurality of light emitting diodes to prevent an electrical short circuit between an n-type layer and a p-type layer included in the plurality of light emitting diodes due to misalignment of the plurality of light emitting diodes do,
The display device of claim 1 , wherein the structure has a height lower than that of the light emitting diode. 제 17항에 있어서,
상기 발광 다이오드 어레이는 상기 구조물 상부로 돌출되며,
상기 구조물은 상기 발광 다이오드의 측면과 접촉하도록 배치된 표시 장치.According to claim 17,
The light emitting diode array protrudes above the structure,
The structure is disposed to contact a side surface of the light emitting diode. 제 18항에 있어서,
상기 복수의 발광 다이오드는 상기 복수의 발광 다이오드의 측면에 배치된 보호층 및 상기 보호층에 의해 상기 n형층의 적어도 일부가 노출된 노출부를 더 포함하는 표시 장치.According to claim 18,
The plurality of light emitting diodes further include a protective layer disposed on a side surface of the plurality of light emitting diodes and an exposed portion in which at least a portion of the n-type layer is exposed by the protective layer. 제 19항에 있어서,
상기 구조물은 절연 물질로 이루어지며,
상기 구조물은 상기 노출부를 완전히 덮는 표시 장치. According to claim 19,
The structure is made of an insulating material,
The structure completely covers the exposed portion of the display device. 제 18항에 있어서,
상기 구조물은 상기 n형층보다 낮게 위치하도록 배치된 표시 장치.According to claim 18,
The structure is arranged to be positioned lower than the n-type layer.
KR1020180163853A 2018-12-18 2018-12-18 Display device and method of manufacturing the same KR102569480B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180163853A KR102569480B1 (en) 2018-12-18 2018-12-18 Display device and method of manufacturing the same
KR1020230107638A KR102650144B1 (en) 2018-12-18 2023-08-17 Display device and method of manufacturing the same
KR1020240037329A KR102723516B1 (en) 2024-03-18 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180163853A KR102569480B1 (en) 2018-12-18 2018-12-18 Display device and method of manufacturing the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230107638A Division KR102650144B1 (en) 2018-12-18 2023-08-17 Display device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20200075311A KR20200075311A (en) 2020-06-26
KR102569480B1 true KR102569480B1 (en) 2023-08-21

Family

ID=71136939

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180163853A KR102569480B1 (en) 2018-12-18 2018-12-18 Display device and method of manufacturing the same
KR1020230107638A KR102650144B1 (en) 2018-12-18 2023-08-17 Display device and method of manufacturing the same

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230107638A KR102650144B1 (en) 2018-12-18 2023-08-17 Display device and method of manufacturing the same

Country Status (1)

Country Link
KR (2) KR102569480B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220043757A (en) * 2020-09-29 2022-04-05 엘지디스플레이 주식회사 Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013187171A1 (en) * 2012-06-13 2013-12-19 シャープ株式会社 Nitride semiconductor light emitting element and method for manufacturing same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102397799B1 (en) * 2015-06-30 2022-05-16 엘지디스플레이 주식회사 Thin Film Transistor And Display Device Comprising The Same
KR20170050538A (en) * 2015-10-30 2017-05-11 엘지디스플레이 주식회사 Organic light emitting display device and manufacturing method thereof
KR102627067B1 (en) * 2016-05-11 2024-01-18 엘지디스플레이 주식회사 Organic light emitting display device and Method of fabricating the same
KR102633028B1 (en) * 2017-02-06 2024-02-02 엘지이노텍 주식회사 Semiconductor device and display device having thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013187171A1 (en) * 2012-06-13 2013-12-19 シャープ株式会社 Nitride semiconductor light emitting element and method for manufacturing same

Also Published As

Publication number Publication date
KR102650144B1 (en) 2024-03-20
KR20230124870A (en) 2023-08-28
KR20200075311A (en) 2020-06-26
KR20240040698A (en) 2024-03-28

Similar Documents

Publication Publication Date Title
CN108022936B (en) Display device
US10770631B2 (en) Display apparatus using semi-conductor light-emitting device
KR102664207B1 (en) Stretchable display device and manufacturing method the same
US8907327B2 (en) Display device and organic light-emitting display device having connection part for electronically connecting different levels of conductors
US11824138B2 (en) Display device and method of fabricating the same
US11107800B2 (en) Display device
KR102550331B1 (en) Method of transferring micro led, method of manufacturing micro led display panel using the same and micro led display panel
US11444146B2 (en) Display device and method for manufacturing the same
KR102650144B1 (en) Display device and method of manufacturing the same
US20220181381A1 (en) Light emitting element and display device
KR20190068413A (en) Display device and manufacturing method of the same
KR102401089B1 (en) Display device
CN109935613B (en) Display panel
KR102723516B1 (en) Display device and method of manufacturing the same
KR20240156356A (en) Display device and method of manufacturing the same
US20240224667A1 (en) Display device
US12094919B2 (en) Display device including reflective layers and light conversion layer on bottom of LED reflective layer on top of LED
US11824064B2 (en) Display device, method of manufacturing the same, and tiled display device including the same
US20240204157A1 (en) Display device
KR102721569B1 (en) Displauy device and method of manufacturing the same
KR20200081223A (en) Display device
KR20240018126A (en) Display device and method of manufacturing the same
KR20220057227A (en) Display device
KR20240062744A (en) Display device and method of manufacturing the same
KR20230102354A (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant