KR102565919B1 - Resistive random access memory device - Google Patents

Resistive random access memory device Download PDF

Info

Publication number
KR102565919B1
KR102565919B1 KR1020210091242A KR20210091242A KR102565919B1 KR 102565919 B1 KR102565919 B1 KR 102565919B1 KR 1020210091242 A KR1020210091242 A KR 1020210091242A KR 20210091242 A KR20210091242 A KR 20210091242A KR 102565919 B1 KR102565919 B1 KR 102565919B1
Authority
KR
South Korea
Prior art keywords
electrode
memory device
copper
voltage
carbon
Prior art date
Application number
KR1020210091242A
Other languages
Korean (ko)
Other versions
KR20230010552A (en
Inventor
박재근
진수민
김동원
김혜지
우대성
박상홍
정성목
김동언
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020210091242A priority Critical patent/KR102565919B1/en
Publication of KR20230010552A publication Critical patent/KR20230010552A/en
Application granted granted Critical
Publication of KR102565919B1 publication Critical patent/KR102565919B1/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes

Abstract

본 발명은 구리를 도핑한 비정질 탄소 산화물 기반의 저항 변화 메모리 소자에 관한 것으로, 스토리지 클래스 메모리(storage class memory, SCM)로 적용 가능한 비정질 탄소 산화물 기반 메모리 소자의 초기 포밍(forming) 동작을 없애기 위해 탄소와 구리를 동시에 스퍼터링(sputtering)하여 저항 변화 메모리 소자의 포밍 프리(forming-free) 특성을 확보하는 기술에 관한 것으로, 본 발명의 일실시예에 따른 저항 변화 메모리 소자는 제1 전극, 상기 제1 전극과 대향 배치된 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에서 탄소와 구리를 타겟에 스퍼터링(sputtering)하여 증착된 구리가 도핑된 비정질 탄소 산화물로 형성되는 스위칭층을 포함하고, 상기 스위칭층은 포밍 과정을 위한 포밍 전압과 셋 과정을 위한 셋 전압이 동일한 포밍 프리(forming-free) 상태를 가질 수 있다.The present invention relates to a copper-doped amorphous carbon oxide-based resistance change memory device, in order to eliminate an initial forming operation of an amorphous carbon oxide-based memory device applicable to a storage class memory (SCM). This relates to a technique for securing forming-free characteristics of a resistance change memory device by simultaneously sputtering copper and copper, wherein the resistance change memory device according to an embodiment of the present invention includes a first electrode, the first A second electrode disposed opposite to the electrode and a switching layer formed of an amorphous carbon oxide doped with copper deposited by sputtering carbon and copper on a target between the first electrode and the second electrode, wherein the The switching layer may have a forming-free state in which a forming voltage for a forming process and a set voltage for a set process are the same.

Description

저항 변화 메모리 소자{RESISTIVE RANDOM ACCESS MEMORY DEVICE}Resistance change memory device {RESISTIVE RANDOM ACCESS MEMORY DEVICE}

본 발명은 구리를 도핑한 비정질 탄소 산화물 기반의 저항 변화 메모리 소자에 관한 것으로, 스토리지 클래스 메모리(storage class memory, SCM)로 적용 가능한 비정질 탄소 산화물 기반 메모리 소자의 초기 포밍(forming) 동작을 없애기 위해 탄소와 구리를 타겟에 동시에 스퍼터링(sputtering)하여 저항 변화 메모리 소자의 포밍 프리(forming-free) 특성을 확보하는 기술에 관한 것이다.The present invention relates to a copper-doped amorphous carbon oxide-based resistance change memory device, in order to eliminate an initial forming operation of an amorphous carbon oxide-based memory device applicable to a storage class memory (SCM). It relates to a technique for securing a forming-free characteristic of a resistance variable memory device by simultaneously sputtering copper and copper on a target.

최근 반도체 산업에서 메모리(memory) 계층구조(hierarchy) 내 DRAM(dynamic random access memory)과 SSD(solid state drive)/NAND 플래시 메모리 사이에 SCM(storage-class memory) 라는 새로운 반도체 개념이 제안되고 있다.Recently, in the semiconductor industry, a new semiconductor concept called storage-class memory (SCM) is proposed between dynamic random access memory (DRAM) and solid state drive (SSD)/NAND flash memory in a memory hierarchy.

SCM은 3D 크로스 포인트(cross-point) 메모리라는 3D NAND 플래쉬 메모리의 물리적 스케일링 다운(scaling-down) 한계 극복 가능성을 갖고 있다.SCM has the potential to overcome the physical scaling-down limitation of 3D NAND flash memory called 3D cross-point memory.

크로스 포인트 메모리 셀은 PCRAM, ReRAM, p-STT-MRAM의 메모리 셀에 고 선택비와 고 신뢰성을 가지는 선택 소자(selector)가 수직 방향으로 적층되는 1S1R(1 selector and 1 resistor)의 구조를 가지고 있다.The cross-point memory cell has a structure of 1S1R (1 selector and 1 resistor) in which selectors having high selectivity and high reliability are stacked in the vertical direction in memory cells of PCRAM, ReRAM, and p-STT-MRAM. .

스토리지 클래스 메모리는 데이터 처리 속도가 D램과 비슷하면서도 전원 공급이 중단돼도 데이터가 사라지지 않는 비휘발성 특성이 있어 시스템 속도를 10배 이상 빠르게 개선할 수 있다고 보고되고 있다.It is reported that storage class memory can improve system speed more than 10 times faster because it has a data processing speed similar to that of DRAM, but has non-volatile characteristics that data does not disappear even when power supply is interrupted.

인텔(Intel)사 및 마이크론(Micron)사에서 개발한 스토리지 클래스 메모리는 3D 크로스 포인트 구조를 가지고 잇고, 3차원 크로스 포인트 메모리 셀은 PCRAM, ReRAM, CBRAM, p-STT MRAM의 메모리 셀에 고 선택비와 고 신뢰성을 가지는 선택 소자(selector)가 수직 방향으로 적층 되는 1S1R (1selector + 1resistor) 의 구조를 가지고 있는데, 이러한 1S1R을 수직으로 적층한 3차원 크로스 포인트 메모리이다.The storage class memory developed by Intel and Micron has a 3D cross-point structure, and the 3-dimensional cross-point memory cell has a high selectivity to PCRAM, ReRAM, CBRAM, and p-STT MRAM memory cells. It has a 1S1R (1selector + 1resistor) structure in which selectors and highly reliable selectors are vertically stacked. It is a three-dimensional cross-point memory in which these 1S1Rs are vertically stacked.

2015년 IBM 연구팀은 비정질 탄소 산화물(oxygenated amorphous carbon) 기반의 저항 변화 메모리 소자를 제작하여, 기존 그라파이트 산화물(graphite oxide)에 비해 공정 방법이 간단하고 재현성에서 우수한 특성을 보인다고 발표한바 있다.In 2015, the IBM research team produced an amorphous carbon oxide-based resistance change memory device, and announced that the process method was simple and excellent in reproducibility compared to conventional graphite oxide.

종래의 비정질 탄소 산화물(oxygenated amorphous carbon) 기반의 저항 변화 메모리 소자의 초기 동작을 위해서는 높은 저항 상태(High Resistance State, HRS)에서 약 5.00V 이상의 고전압을 인가하여 낮은 저항 상태(Low Resistance State, LRS)로 변화하는 포밍 과정(forming process)를 거쳐야만 한다.For the initial operation of a conventional oxygenated amorphous carbon-based resistance change memory device, a high voltage of about 5.00 V or more is applied in a high resistance state (HRS) to obtain a low resistance state (LRS). It has to go through a forming process that changes to .

이후에는 낮은 저항 상태에서 높은 저항 상태로 변화시키기 위한 리셋 과정(reset process)과 높은 저항상태에서 낮은 저항 상태로 변화시키기 위한 셋 과정(set process)을 통해 발생하는 저항 차이를 이용해 메모리 동작을 한다.Thereafter, a memory operation is performed using a resistance difference generated through a reset process for changing from a low resistance state to a high resistance state and a set process for changing from a high resistance state to a low resistance state.

이때 포밍 과정은 약 2 μs의 펄스 폭(pulse width)과 5.00V 의 동작전압을 갖는 펄스(pulse)가 요구되며, 셋 과정은 약 50 ns 의 펄스 폭과 5.00V의 동작전압을 갖는 펄스가 요구된다.At this time, the forming process requires a pulse having a pulse width of about 2 μs and an operating voltage of 5.00V, and the set process requires a pulse having a pulse width of about 50 ns and an operating voltage of 5.00V. do.

이는 포밍 과정의 경우 2.50 nJ 이상의 전력 소모 값, 셋 과정의 경우 75 pJ 이상의 전력 소모 값으로 계산될 수 있다.This may be calculated as a power consumption value of 2.50 nJ or more in the case of the forming process and a power consumption value of 75 pJ or more in the case of the set process.

즉, 초기 동작에 필요한 포밍 과정은 상대적으로 큰 전압(5.00 V)과 전력 소모(2.50 nJ)가 요구되지만, 이는 메모리 소자의 성능 저하를 유발시킬 뿐만 아니라 신뢰성 측면에서 악영향을 줄 수 있다.That is, the forming process required for initial operation requires a relatively large voltage (5.00 V) and power consumption (2.50 nJ), but this may cause performance degradation of the memory device and adversely affect reliability.

한국등록특허 제10-1951542호, "저항 변화 메모리 소자 및 이의 제조 방법"Korean Patent Registration No. 10-1951542, "Resistance change memory device and manufacturing method thereof" 한국등록특허 제10-2067513호, "스퍼터링 방법으로 제조되는 저항변화층을 구비하는 저항변화 메모리 및 그의 제조 방법"Korean Patent Registration No. 10-2067513, "Resistance change memory having resistance change layer manufactured by sputtering method and manufacturing method thereof" 한국등록특허 제10-2077957호, "저항 변화 메모리 소자 및 이의 제조 방법"Korean Patent Registration No. 10-2077957, "Resistance change memory device and manufacturing method thereof"

본 발명은 스토리지 클래스 메모리(storage class memory, SCM)로 적용 가능한 비정질 탄소 산화물 기반 메모리 소자의 초기 포밍(forming) 동작이 없는 포밍 프리(forming-free) 특성이 확보된 저항 변화 메모리 소자를 제공하는 것을 목적으로 한다.The present invention is to provide a resistance changeable memory device having a forming-free characteristic without an initial forming operation of an amorphous carbon oxide-based memory device applicable to a storage class memory (SCM). The purpose.

본 발명은 포밍 프리(forming-free) 특성에 기반하여 포밍 과정을 위한 높은 전압의 인가에 따른 전력 소모가 요구되지 않아 안정된 전기적 특성이 확보되고, 높은 전력 소모에 따른 메모리 소자의 성능 저하가 유발되지 않아 신뢰성이 확보되는 구리를 도핑한 비정질 탄소 산화물 저항 변화 메모리 소자를 제공하는 것을 목적으로 한다.According to the present invention, based on forming-free characteristics, stable electrical characteristics are secured because power consumption is not required due to application of a high voltage for the forming process, and performance degradation of a memory device due to high power consumption is not caused. It is an object of the present invention to provide an amorphous carbon oxide resistance-variable memory device doped with copper, which is secure in reliability because it is not stable.

본 발명은 탄소와 구리를 동시에 스퍼터링하는 물리 기상 증착법(physical vapor deposition) 방식을 이용해 포밍 프리(forming-free) 특성이 확보된 저항 변화 메모리 소자를 제공하는 것을 목적으로 한다.An object of the present invention is to provide a resistance variable memory device having forming-free characteristics by using a physical vapor deposition method of simultaneously sputtering carbon and copper.

본 발명의 일실시예에 따른 저항 변화 메모리 소자는 제1 전극, 상기 제1 전극과 대향 배치된 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에서 탄소와 구리를 타겟에 스퍼터링(sputtering)하여 증착된 구리가 도핑된 비정질 탄소 산화물로 형성되는 스위칭층을 포함하고, 상기 스위칭층은 포밍 과정을 위한 포밍 전압과 셋 과정을 위한 셋 전압이 동일한 포밍 프리(forming-free) 상태를 가질 수 있다.In the resistance variable memory device according to an embodiment of the present invention, carbon and copper are sputtered to a target between a first electrode, a second electrode disposed opposite to the first electrode, and the first electrode and the second electrode. and a switching layer formed of an amorphous carbon oxide doped with copper deposited thereon, and the switching layer may have a forming-free state in which a forming voltage for a forming process and a set voltage for a set process are the same. .

상기 스위칭층은 초기 상태(pristine state)에서 탄소 원자들, 구리 원자들 및 산소 원자들이 균일하게 분포하고, 상기 셋 전압이 인가되는 상기 셋 과정 후 탄소 필라멘트들(filaments)과 구리 필라멘트들(filaments)이 동시에 형성되어 상기 포밍 과정 없이 셋 상태(set state)가 달성(achieving)될 수 있다.In the switching layer, carbon atoms, copper atoms, and oxygen atoms are uniformly distributed in an initial state, and carbon filaments and copper filaments are formed after the setting process in which the set voltage is applied. It is formed at the same time so that a set state can be achieved without the forming process.

상기 스위칭층은 상기 셋 전압이 상기 제1 전극을 통해 인가되고, 내부에 전기장(electric field)가 형성되며, 상기 전기장(electric field)에 의해 상기 산소 원자들이 상기 제2 전극으로 이동하고, 상기 구리 원자들이 상기 제1 전극으로 이동하여 상기 탄소 필라멘트들(filaments)과 구리 필라멘트들(filaments)이 동시에 형성될 수 있다.In the switching layer, the set voltage is applied through the first electrode, an electric field is formed therein, the oxygen atoms move to the second electrode by the electric field, and the copper Atoms may move to the first electrode, so that the carbon filaments and the copper filaments may be simultaneously formed.

상기 스위칭층은 상기 셋 전압이 상기 제1 전극을 통해 인가될 시, 상기 산소 원자들이 상기 제2 전극으로 이동하여 상기 탄소 원자들의 제1 혼성 오비탈(C-C sp2)의 결합 비율이 증가하고, 상기 탄소 원자들의 제2 혼성 오비탈(C-C sp3) 및 탄소 및 산소(C-O)의 결합 비율이 감소하여 상기 탄소 필라멘트들(filaments)이 형성되고, 상기 셋 전압이 상기 제1 전극을 통해 인가될 시, 상기 구리 원자들이 상기 제1 전극으로 이동하여 상기 구리 원자들의 금속 결합(Cu-Cu metal) 비율이 증가하고, 구리 및 산소(Cu-O)의 결합 비율이 감소하여 상기 구리 필라멘트들(filaments)이 형성될 수 있다.In the switching layer, when the set voltage is applied through the first electrode, the oxygen atoms move to the second electrode so that the bonding ratio of the carbon atoms to the first hybrid orbital (CC sp 2 ) increases, and the When the second hybrid orbital (CC sp 3 ) of carbon atoms and the bonding ratio of carbon and oxygen (CO) decrease to form the carbon filaments, and the set voltage is applied through the first electrode, As the copper atoms move to the first electrode, the metal bond ratio (Cu-Cu metal) of the copper atoms increases, and the bond ratio between copper and oxygen (Cu-O) decreases, thereby forming the copper filaments. can be formed

상기 스위칭층은 상기 셋 상태(set state)에서 리셋 전압이 인가되는 리셋 과정 후 상기 탄소 원자, 상기 구리 원자 및 상기 산소 원자가 재분배되어 상기 탄소 필라멘트들(filaments)과 상기 구리 필라멘트들(filaments)가 붕괴(breaking)되어 리셋 상태(reset state)가 달성(achieving)될 수 있다.In the switching layer, after a reset process in which a reset voltage is applied in the set state, the carbon atoms, the copper atoms, and the oxygen atoms are redistributed to collapse the carbon filaments and the copper filaments. (breaking) can be achieved (achieving) a reset state (reset state).

상기 스위칭층은 상기 리셋 전압이 상기 제1 전극을 통해 인가되고, 내부에 전기장(electric field)가 형성되며, 상기 전기장(electric field)에 의해 상기 산소 원자가 상기 제1 전극으로 이동하고, 상기 구리 원자가 상기 제2 전극으로 이동하여 상기 구리 원자 및 상기 산소 원자가 재분배될 수 있다.In the switching layer, the reset voltage is applied through the first electrode, an electric field is formed therein, the oxygen atoms move to the first electrode by the electric field, and the copper atoms By moving to the second electrode, the copper atoms and the oxygen atoms may be redistributed.

상기 스위칭층은 상기 리셋 전압이 상기 제1 전극을 통해 인가될 시, 상기 산소 원자들이 상기 제1 전극으로 이동하여 상기 탄소 원자들의 제1 혼성 오비탈(C-C sp2)의 결합 비율이 감소하고, 상기 탄소 원자들의 제2 혼성 오비탈(C-C sp3) 및 탄소 및 산소(C-O)의 결합 비율이 증가하여 상기 탄소 필라멘트들(filaments)이 붕괴(breaking)되고, 상기 리셋 전압이 상기 제1 전극을 통해 인가될 시, 상기 구리 원자들이 상기 제2 전극으로 이동하여 상기 구리 원자들의 금속 결합(Cu-Cu metal) 비율이 감소하고, 구리 및 산소(Cu-O)의 결합 비율이 증가하여 상기 구리 필라멘트들(filaments)이 붕괴(breaking)될 수 있다.In the switching layer, when the reset voltage is applied through the first electrode, the oxygen atoms move to the first electrode so that the bonding ratio of the carbon atoms to the first hybrid orbital (CC sp 2 ) decreases. The second hybrid orbital of carbon atoms (CC sp 3 ) and the bonding ratio of carbon and oxygen (CO) increase so that the carbon filaments are broken, and the reset voltage is applied through the first electrode. When the copper atoms move to the second electrode, the metal bonding (Cu-Cu metal) ratio of the copper atoms decreases, and the bonding ratio of copper and oxygen (Cu-O) increases, so that the copper filaments ( filaments may break.

상기 스위칭층은 상기 탄소와 상기 구리를 동시에 스퍼터링하기 위한 스퍼터링 파워(sputtering power)에 반 비례하여 상기 포밍 전압, 상기 셋 전압 및 메모리 마진 중 적어도 하나가 결정될 수 있다.In the switching layer, at least one of the forming voltage, the set voltage, and the memory margin may be determined in inverse proportion to sputtering power for simultaneously sputtering the carbon and the copper.

상기 저항 변화 메모리 소자는 상기 제1 전극으로 상기 셋 전압 및 리셋 전압 중 어느 하나의 전압이 인가되는 경우 107 이상의 내구성 사이클(endurance cycle)을 갖고, 상기 제1 전극으로 리드 전압이 인가되는 경우 108 이상의 리드 내구성 사이클(read endurance cycle)을 갖을 수 있다.The resistance change memory device has an endurance cycle of 10 7 or more when any one of the set voltage and the reset voltage is applied to the first electrode, and when a read voltage is applied to the first electrode 10 It may have 8 or more read endurance cycles.

상기 저항 변화 메모리 소자는 상기 제1 전극으로 인가되는 상기 셋 전압에 따라 리셋 전압이 멀티 레벨(multi-level)로 변화되더라도 상기 107 이상의 내구성 사이클(endurance cycle)을 유지할 수 있다.The resistance variable memory device may maintain an endurance cycle of 10 7 or more even when a reset voltage is changed to a multi-level according to the set voltage applied to the first electrode.

상기 저항 변화 메모리 소자는 120도 내지 160도에서 20초 내지 18 시간의 보유 시간(retention time)을 갖을 수 있다.The resistance variable memory device may have a retention time of 20 seconds to 18 hours at 120 degrees to 160 degrees.

상기 제1 전극 및 상기 제2 전극은 백금(Pt), 텅스텐(W), 타이타늄 나이트라이드(TiN), 탄탈럼 나이트라이드(TaN), 금(Au), 루비듐(Ru), 이리듐(Ir), 팔라듐(Pd), 타이타늄(Ti), 하프늄(Hf), 몰리브덴(Mo) 및 나이오븀(Nb) 중 선택되는 적어도 어느 하나 금속 물질로 형성될 수 있다.The first electrode and the second electrode are platinum (Pt), tungsten (W), titanium nitride (TiN), tantalum nitride (TaN), gold (Au), rubidium (Ru), iridium (Ir), It may be formed of at least one metal material selected from palladium (Pd), titanium (Ti), hafnium (Hf), molybdenum (Mo), and niobium (Nb).

일실시예에 따르면, 본 발명은 스토리지 클래스 메모리(storage class memory, SCM)로 적용 가능한 비정질 탄소 산화물 기반 메모리 소자의 초기 포밍(forming) 동작이 없는 포밍 프리(forming-free) 특성이 확보된 저항 변화 메모리 소자를 제공할 수 있다.According to one embodiment, the present invention is a resistance change in which a forming-free characteristic without an initial forming operation of an amorphous carbon oxide-based memory device applicable to a storage class memory (SCM) is secured. A memory device may be provided.

본 발명은 포밍 프리(forming-free) 특성에 기반하여 포밍 과정을 위한 높은 전압의 인가에 따른 전력 소모가 요구되지 않아 안정된 전기적 특성이 확보되고, 높은 전력 소모에 따른 메모리 소자의 성능 저하가 유발되지 않아 신뢰성이 확보되는 구리를 도핑한 비정질 탄소 산화물 저항 변화 메모리 소자를 제공할 수 있다.According to the present invention, based on forming-free characteristics, stable electrical characteristics are secured because power consumption is not required due to application of a high voltage for the forming process, and performance degradation of a memory device due to high power consumption is not caused. Therefore, it is possible to provide an amorphous carbon oxide resistance variable memory device doped with copper, which is secure in reliability because of the lack of stability.

본 발명은 탄소와 구리를 동시에 스퍼터링하는 물리 기상 증착법(physical vapor deposition) 방식을 이용해 포밍 프리(forming-free) 특성이 확보된 저항 변화 메모리 소자를 제공할 수 있다.The present invention can provide a resistance change memory device having a forming-free characteristic by using a physical vapor deposition method of simultaneously sputtering carbon and copper.

도 1a 내지 도 1c는 본 발명의 일실시예에 따른 저항 변화 메모리 소자를 설명하기 위한 도면이다.
도 2는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 동작 원리를 설명하기 위한 도면이다.
도 3a 내지 도 3c는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 동작 특성을 설명하기 위한 도면이다.
도 4a 내지 도 4c는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 동작에 따른 펄스 동작을 설명하기 위한 도면이다.
도 5a 내지 도 5c는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 내구성(endurance) 및 유지성(retention)을 설명하기 위한 도면이다.
도 6a 및 도 6b는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 멀티 레벨 특성을 설명하기 위한 도면이다.
도 7a 내지 도 7f는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 구리 스퍼터링 파워(Cu sputtering power)에 따른 전기적 특성 변화를 설명하기 위한 도면이다.
도 8a 내지 도 8b는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 실험 구조를 설명하기 위한 도면이다.
도 8c는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 실험 구조에서 동작 특성을 설명하는 도면이다.
도 9a 및 도 9b는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 셀 스위칭 원리를 설명하기 위한 도면이다.
도 10a 내지 도 10c는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 에칭 시간에 따른 XPS C1s 피크(peak)를 설명하기 위한 도면이다.
도 11a 내지 도 11c는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 에칭 시간에 따른 XPS Cu3s 피크(peak)를 설명하기 위한 도면이다.1A to 1C are views for explaining a resistance variable memory device according to an embodiment of the present invention.
2 is a diagram for explaining the operating principle of a resistance variable memory device according to an embodiment of the present invention.
3A to 3C are views for explaining operating characteristics of a resistance variable memory device according to an embodiment of the present invention.
4A to 4C are diagrams for explaining a pulse operation according to an operation of a resistance variable memory device according to an embodiment of the present invention.
5A to 5C are diagrams for explaining durability and retention of a resistance variable memory device according to an embodiment of the present invention.
6A and 6B are views for explaining multi-level characteristics of a resistance variable memory device according to an embodiment of the present invention.
7A to 7F are diagrams for explaining a change in electrical characteristics according to Cu sputtering power of a resistance variable memory device according to an embodiment of the present invention.
8A and 8B are diagrams for explaining an experimental structure of a resistance variable memory device according to an embodiment of the present invention.
8C is a diagram illustrating operating characteristics in an experimental structure of a resistance variable memory device according to an embodiment of the present invention.
9A and 9B are diagrams for explaining a cell switching principle of a resistance variable memory device according to an embodiment of the present invention.
10A to 10C are views for explaining the XPS C1s peak according to the etching time of the resistance variable memory device according to an embodiment of the present invention.
11A to 11C are views for explaining the XPS Cu3s peak according to the etching time of the resistance variable memory device according to an embodiment of the present invention.

이하, 본 문서의 다양한 실시 예들이 첨부된 도면을 참조하여 기재된다.Hereinafter, various embodiments of this document will be described with reference to the accompanying drawings.

실시 예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다.Examples and terms used therein are not intended to limit the technology described in this document to specific embodiments, and should be understood to include various modifications, equivalents, and/or substitutes of the embodiments.

하기에서 다양한 실시 예들을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.In the following description of various embodiments, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the invention, the detailed description will be omitted.

그리고 후술되는 용어들은 다양한 실시 예들에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In addition, terms to be described below are terms defined in consideration of functions in various embodiments, and may vary according to intentions or customs of users or operators. Therefore, the definition should be made based on the contents throughout this specification.

도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.In connection with the description of the drawings, like reference numerals may be used for like elements.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.Singular expressions may include plural expressions unless the context clearly dictates otherwise.

본 문서에서, "A 또는 B" 또는 "A 및/또는 B 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다.In this document, expressions such as "A or B" or "at least one of A and/or B" may include all possible combinations of the items listed together.

"제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.Expressions such as "first," "second," "first," or "second," may modify the corresponding components regardless of order or importance, and are used to distinguish one component from another. It is used only and does not limit the corresponding components.

어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다.When a (e.g., first) component is referred to as being "(functionally or communicatively) connected" or "connected" to another (e.g., second) component, a component refers to said other component. It may be directly connected to the element or connected through another component (eg, a third component).

본 명세서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다.In this specification, "configured to (or configured to)" means "suitable for," "having the ability to," "changed to" depending on the situation, for example, hardware or software ," can be used interchangeably with "made to," "capable of," or "designed to."

어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다.In some contexts, the expression "device configured to" can mean that the device is "capable of" in conjunction with other devices or components.

예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다.For example, the phrase "a processor configured (or configured) to perform A, B, and C" may include a dedicated processor (eg, embedded processor) to perform the operation, or by executing one or more software programs stored in a memory device. , may mean a general-purpose processor (eg, CPU or application processor) capable of performing corresponding operations.

또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의미한다.Also, the term 'or' means 'inclusive or' rather than 'exclusive or'.

즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.That is, unless otherwise stated or clear from the context, the expression 'x employs a or b' means any one of the natural inclusive permutations.

상술한 구체적인 실시 예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다.In the above-described specific embodiments, components included in the invention are expressed in singular or plural numbers according to the specific embodiments presented.

그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 상술한 실시 예들이 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.However, singular or plural expressions are selected appropriately for the presented situation for convenience of explanation, and the above-described embodiments are not limited to singular or plural components, and even components expressed in plural are composed of a singular number or , Even components expressed in the singular can be composed of plural.

한편 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 다양한 실시 예들이 내포하는 기술적 사상의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다.Meanwhile, in the description of the invention, specific embodiments have been described, but various modifications are possible without departing from the scope of the technical idea contained in the various embodiments.

그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며 후술하는 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments and should not be defined, but should be defined by not only the claims to be described later, but also those equivalent to these claims.

도 1a 내지 도 1c는 본 발명의 일실시예에 따른 저항 변화 메모리 소자를 설명하기 위한 도면이다.1A to 1C are views for explaining a resistance variable memory device according to an embodiment of the present invention.

도 1a는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 단면도를 예시한다.1A illustrates a cross-sectional view of a resistive change memory device according to one embodiment of the present invention.

도 1a를 참고하면, 본 발명의 일실시예에 따른 저항 변화 메모리 소자(100)는 구리를 도핑한 비정질 탄소 산화물 기반 저항 변화 메모리 소자로서, 저항 변화 메모리 소자(100)는 제2 전극(101), 정지 질화물층(102), 기판(103), 스위칭층(104), 제1 전극(105) 및 제2 전극 연결층(106)으로 구성된다.Referring to FIG. 1A , a resistive change memory device 100 according to an embodiment of the present invention is a copper-doped amorphous carbon oxide-based resistive change memory device, and the resistive change memory device 100 includes a second electrode 101 , It is composed of a stationary nitride layer 102, a substrate 103, a switching layer 104, a first electrode 105 and a second electrode connection layer 106.

예를 들어, 정지 질화물층(102)은 제2 전극(101)을 형성하는 물질인 텅스텐(W)이 플러그 형태로 기판(103) 내부에 형성되는 것을 지원하는 층일 수 있다. For example, the stationary nitride layer 102 may be a layer that supports formation of tungsten (W), which is a material for forming the second electrode 101, inside the substrate 103 in a plug shape.

또한, 기판(103)은 플러그 타입(plug type)의 텅스텐(W) BEC(background equivalent concentration) 웨이퍼(wafer)일 수 있다.In addition, the substrate 103 may be a plug type tungsten (W) background equivalent concentration (BEC) wafer.

또한, 제2 전극 연결층(106)은 접지(ground)를 제2 전극(101)으로 연결하기 위한 층일 수 있다.Also, the second electrode connection layer 106 may be a layer for connecting a ground to the second electrode 101 .

본 발명의 일실시예에 따르면 저항 변화 메모리 소자(100)는 제1 전극(105)으로 셋 전압 및 리셋 전압이 인가되고, 제2 전극(101)이 접지와 연결되며, 셋 전압 및 리셋 전압에 의해 스위칭층(104) 내부에 저항 차이가 발생하고, 발생된 저항 차이를 이용하여 메모리 동작할 수 있다.According to an embodiment of the present invention, in the resistance variable memory device 100, a set voltage and a reset voltage are applied to a first electrode 105, a second electrode 101 is connected to ground, and a set voltage and a reset voltage are applied. As a result, a resistance difference is generated inside the switching layer 104, and a memory operation can be performed using the generated resistance difference.

도 1b는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 입체도를 예시한다.1B illustrates a three-dimensional view of a resistive change memory device according to one embodiment of the present invention.

도 1b를 참고하면, 본 발명의 일실시예에 따른 저항 변화 메모리 소자(110)는 제2 전극(111), 플러그(112), 기판(113), 스위칭층(114) 및 제1 전극(115)을 포함한다.Referring to FIG. 1B , the resistance variable memory device 110 according to an embodiment of the present invention includes a second electrode 111, a plug 112, a substrate 113, a switching layer 114, and a first electrode 115. ).

일례로, 제1 전극(115)과 제2 전극(111)은 상호 대향 배치된다.For example, the first electrode 115 and the second electrode 111 are disposed to face each other.

예를 들어, 제1 전극(115) 및 제2 전극(111)은 백금(Pt), 텅스텐(W), 타이타늄 나이트라이드(TiN), 탄탈럼 나이트라이드(TaN), 금(Au), 루비듐(Ru), 이리듐(Ir), 팔라듐(Pd), 타이타늄(Ti), 하프늄(Hf), 몰리브덴(Mo) 및 나이오븀(Nb) 중 선택되는 적어도 어느 하나 금속 물질로 형성될 수 있다.For example, the first electrode 115 and the second electrode 111 may include platinum (Pt), tungsten (W), titanium nitride (TiN), tantalum nitride (TaN), gold (Au), rubidium ( It may be formed of at least one metal material selected from Ru), iridium (Ir), palladium (Pd), titanium (Ti), hafnium (Hf), molybdenum (Mo), and niobium (Nb).

바람직하게는, 제1 전극(115)은 백금(Pt)으로 형성되고, 제2 전극(111)은 텅스텐(W)으로 형성될 수 있다. 예를 들어, 플러그(113)는 제2 전극(111)과 스위칭층(114)의 연결 경로일 수 있다.Preferably, the first electrode 115 may be formed of platinum (Pt), and the second electrode 111 may be formed of tungsten (W). For example, the plug 113 may be a connection path between the second electrode 111 and the switching layer 114 .

본 발명의 일실시예에 따르면 스위칭층(114)은 제1 전극(115)과 제2 전극(111) 사이에서 탄소와 구리를 타겟에 동시에 스퍼터링하는 물리 기상 증착법(physical vapor deposition)을 이용하여 증착된 구리가 도핑된 비정질 탄소 산화물(oxygenated amorphous carbon oxide)로 형성될 수 있다.According to one embodiment of the present invention, the switching layer 114 is deposited between the first electrode 115 and the second electrode 111 using physical vapor deposition, which simultaneously sputters carbon and copper onto a target. may be formed of an oxygenated amorphous carbon oxide doped with copper.

일례로, 스위칭층(114)은 포밍 과정을 위한 포밍 전압과 셋 과정을 위한 셋 전압이 동일한 포밍 프리(forming-free) 상태를 가질 수 있다.For example, the switching layer 114 may have a forming-free state in which the forming voltage for the forming process and the set voltage for the set process are the same.

따라서, 본 발명은 스토리지 클래스 메모리(storage class memory, SCM)로 적용 가능한 비정질 탄소 산화물 기반 메모리 소자의 초기 포밍(forming) 동작이 없는 포밍 프리(forming-free) 특성이 확보된 저항 변화 메모리 소자를 제공할 수 있다.Accordingly, the present invention provides a resistance changeable memory device having a forming-free characteristic without an initial forming operation of an amorphous carbon oxide-based memory device applicable to a storage class memory (SCM). can do.

도 1c는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 투과전자현미경 이미지를 예시한다.1C illustrates a transmission electron microscope image of a resistive change memory device according to an embodiment of the present invention.

도 1c의 투과현미경 이미지(120)를 참고하면, 본 발명의 일실시예에 따른 저항 변화 메모리 소자는 제2 전극과 플러그가 텅스텐(W)으로 형성되고, 스위칭층이 구리가 도핑된 비정질 탄소 산화물(Cu-COx)로 형성되며, 제1 전극이 백금(Pt)으로 형성된다.Referring to the transmission microscope image 120 of FIG. 1C , in the resistance variable memory device according to an embodiment of the present invention, the second electrode and the plug are formed of tungsten (W), and the switching layer is amorphous carbon oxide doped with copper. (Cu-CO x ), and the first electrode is formed of platinum (Pt).

플러그(W)는 기판(SiO2)을 통과하여 스위칭층(Cu-COx)과 연결되며, 정지 질화물층(Stop nitride)은 플러그(W)가 기판(SiO2) 내부를 통해 스위칭층(Cu-COx)과 연결되도록 플러그(W)의 형성 부분을 제한한다.The plug (W) passes through the substrate (SiO 2 ) and is connected to the switching layer (Cu-CO x ), and the stop nitride layer (Stop nitride) is connected to the switching layer (Cu -CO x ) to limit the forming part of the plug (W).

예를 들어, 플러그(W)는 23.48 nm의 두께로 형성되고, 스위칭층(Cu-COx)은 5.98 nm의 두께로 형성될 수 있다.For example, the plug W may be formed to a thickness of 23.48 nm, and the switching layer Cu-CO x may be formed to a thickness of 5.98 nm.

일례로, 저항 변화 메모리 소자는 약 34nm의 셀 사이즈를 가지며 제1 전극(Pt), 스위칭층(Cu-COx) 및 제2 전극(W)의 적층 구조로 구성될 수 있다.For example, the resistance variable memory device has a cell size of about 34 nm and may include a stacked structure of a first electrode Pt, a switching layer Cu-CO x , and a second electrode W.

도 2는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 동작 원리를 설명하기 위한 도면이다.2 is a diagram for explaining the operating principle of a resistance variable memory device according to an embodiment of the present invention.

도 2를 참고하면, 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 동작은 초기 상태(S201), 셋 상태(S202) 및 리셋 상태(S203)를 포함한다.Referring to FIG. 2 , the operation of the resistance variable memory device according to an embodiment of the present invention includes an initial state ( S201 ), a set state ( S202 ), and a reset state ( S203 ).

초기 상태(S201), 셋 상태(S202) 및 리셋 상태(S203)는 구리 원자(200), 산소 원자(201), 탄소 원자의 제1 혼성 오비탈(202) 및 탄소 원자의 제2 혼성 오비탈(203)의 분포를 통해서 저항 변화 메모리 소자의 동작 상태를 나타낸다.The initial state (S201), the set state (S202), and the reset state (S203) are copper atoms 200, oxygen atoms 201, first hybrid orbitals of carbon atoms 202 and second hybrid orbitals of carbon atoms 203 ) represents the operating state of the resistance changeable memory device through the distribution of

초기 상태(S201)는 스위칭층 내 탄소 원자들, 구리 원자들 및 산소 원자들이 균일하게 분포하고 있다.In the initial state (S201), carbon atoms, copper atoms, and oxygen atoms are uniformly distributed in the switching layer.

셋 상태(S202)는 셋 전압이 제1 전극을 통해서 인가되고, 제2 전극이 접지와 연결되면 탄소 필라멘트들(filaments)과 구리 필라멘트들(filaments)이 동시에 형성되어 포밍 과정 없이 셋 상태(set state)가 달성(achieving)된다.In the set state (S202), when a set voltage is applied through the first electrode and the second electrode is connected to the ground, carbon filaments and copper filaments are formed at the same time, and the set state is performed without a forming process. ) is achieved.

리셋 상태(S203)는 리셋 전압이 인가되는 리셋 과정 후 탄소 원자, 구리 원자 및 산소 원자가 재분배되어 탄소 필라멘트들(filaments)과 구리 필라멘트들(filaments)가 붕괴(breaking)되어 리셋 상태(reset state)가 달성(achieving)될 수 있다.In the reset state (S203), after a reset process in which a reset voltage is applied, carbon atoms, copper atoms, and oxygen atoms are redistributed and carbon filaments and copper filaments are broken, resulting in a reset state. can be achieved.

예를 들어, 제1 전극은 상부 전극(Top Electrode(Pt))이고, 제2 전극은 하부 전극(Bottom Electrode(W))일 수 있다.For example, the first electrode may be a top electrode (Pt), and the second electrode may be a bottom electrode (W).

일례로, 스위칭층은 초기 상태(S201)에서 탄소 원자들, 구리 원자들 및 산소 원자들이 균일하게 분포하고, 셋 전압이 인가되는 셋 과정 후 탄소 필라멘트들(filaments)과 구리 필라멘트들(filaments)이 동시에 형성되어 포밍 과정 없이 셋 상태(S202)가 달성될 수 있다.For example, in the switching layer, carbon atoms, copper atoms, and oxygen atoms are uniformly distributed in the initial state (S201), and carbon filaments and copper filaments are formed after a set process in which a set voltage is applied. It is formed at the same time, so that the set state (S202) can be achieved without a forming process.

본 발명의 일실시예에 따르면 스위칭층은 셋 상태(S202)에서 리셋 전압이 인가되는 리셋 과정 후 탄소 원자, 구리 원자 및 산소 원자가 재분배되어 탄소 필라멘트들(filaments)과 구리 필라멘트들(filaments)가 붕괴(breaking)되어 리셋 상태(S203)가 달성될 수 있다.According to one embodiment of the present invention, in the switching layer, after a reset process in which a reset voltage is applied in a set state (S202), carbon atoms, copper atoms, and oxygen atoms are redistributed to cause carbon filaments and copper filaments to collapse. (breaking) and the reset state (S203) can be achieved.

도 3a 내지 도 3c는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 동작 특성을 설명하기 위한 도면이다.3A to 3C are views for explaining operating characteristics of a resistance variable memory device according to an embodiment of the present invention.

도 3a는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 전류 및 전압 특성을 예시한다.3A illustrates current and voltage characteristics of a resistive variable memory device according to an embodiment of the present invention.

도 3b는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 동작 전압 누적 확률 분포를 예시한다.3B illustrates an operating voltage cumulative probability distribution of a resistance change memory device according to an embodiment of the present invention.

도 3c는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 낮은 저항 상태(low resistance state, LRS) 및 높은 저항 상태(high resistance state, HRS) 전류 누적확률 분포를 예시한다.FIG. 3C illustrates a current cumulative probability distribution in a low resistance state (LRS) and a high resistance state (HRS) of a resistance variable memory device according to an embodiment of the present invention.

도 3a의 그래프(300)를 참고하면, 저항 변화 메모리 소자의 인가된 전압에 따른 전류 특성을 나타낸다.Referring to the graph 300 of FIG. 3A , the current characteristics according to the applied voltage of the resistance variable memory device are shown.

그래프(300)에 따르면 저항 변화 메모리 소자의 제1 전극에 인가된 전압은 약 - 1.40 V의 동일한 포밍(forming) 전압과 셋(set) 전압을 가지고, 약 1.80 V의 리셋(reset) 전압을 가진다.According to the graph 300, the voltage applied to the first electrode of the resistance variable memory device has the same forming voltage and set voltage of about -1.40 V, and has a reset voltage of about 1.80 V .

또한, 저항 변화 메모리 소자는 약 4.46 Х 102 의 메모리 마진을 갖는 것을 확인할 수 있다.In addition, it can be seen that the resistance variable memory device has a memory margin of about 4.46 Х 102 .

또한, 포밍 전압과 셋 전압이 동일함에 따라 별도의 포밍 과정(forming process)이 필요하지 않은 포밍 프리(forming-free) 상태임을 확인할 수 있다.In addition, since the forming voltage and the set voltage are the same, it can be confirmed that the forming-free state does not require a separate forming process.

도 3b의 그래프(310)를 참고하면, 포밍 전압 및 셋 전압의 누적확률 분포를 나타낸다.Referring to the graph 310 of FIG. 3B, the cumulative probability distribution of the forming voltage and the set voltage is shown.

그래프(310)에 따르면, 포밍 전압은 약 - 1.40 V의 평균값을 가지고, 상대 표준 편차(σ/μ) 값은 5.64 %인 것을 확인할 수 있다.According to the graph 310, it can be seen that the forming voltage has an average value of about -1.40 V, and the relative standard deviation (σ/μ) value is 5.64%.

또한, 셋 전압은 약 - 1.40 V의 평균값을 가지고, 상대 표준 편차(σ/μ) 값은 4.62 %인 것을 확인할 수 있다.In addition, it can be seen that the set voltage has an average value of about -1.40 V, and the relative standard deviation (σ/μ) value is 4.62%.

즉, 포밍 전압과 셋 전압이 동일한 동작 전압 값을 갖는 포밍 프리 상태임을 확인할 수 있다.That is, it can be confirmed that the forming voltage and the set voltage are in a forming-free state having the same operating voltage value.

도 3c의 그래프(320)를 참고하면, -0.1 V에서의 낮은 저항 상태(low resistance state, LRS) 전류 값과 높은 저항 상태(high resistance state, HRS) 전류 값의 누적확률 분포를 확인할 수 있다.Referring to the graph 320 of FIG. 3C , a cumulative probability distribution of a low resistance state (LRS) current value and a high resistance state (HRS) current value at -0.1 V can be confirmed.

그래프(320)에 따르면 낮은 저항 상태 전류 값은 약 9.48 Х 10-5 A 의 평균값을 가지고, 상대 표준 편차(σ/μ) 값은 8.41 %인 것을 확인할 수 있다.According to the graph 320, it can be seen that the current value in the low resistance state has an average value of about 9.48 Х 10 -5 A and a relative standard deviation (σ/μ) value of 8.41%.

또한, 높은 저항 상태 전류값은 약 2.10 Х 10-7 A 의 평균값을 가지며, 상대 표준 편차(σ/μ) 값은 9.27 %인 것을 확인할 수 있다.In addition, it can be seen that the high resistance state current value has an average value of about 2.10 Х 10 -7 A, and the relative standard deviation (σ/μ) value is 9.27%.

도 4a 내지 도 4c는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 동작에 따른 펄스 동작을 설명하기 위한 도면이다.4A to 4C are diagrams for explaining a pulse operation according to an operation of a resistance variable memory device according to an embodiment of the present invention.

도 4a는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 포밍 과정의 펄스 동작을 예시한다.4A illustrates a pulse operation of a forming process of a resistance variable memory device according to an embodiment of the present invention.

도 4b는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 셋 과정의 펄스 동작을 예시한다.4B illustrates a pulse operation of a set process of a resistance variable memory device according to an embodiment of the present invention.

도 4c는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 리셋 과정의 펄스 동작을 예시한다.4C illustrates a pulse operation of a reset process of a resistance variable memory device according to an embodiment of the present invention.

도 4a의 그래프(400)를 참고하면, 포밍 과정의 펄스 동작이 약 100 ns 의 펄스 폭(pulse width)과 - 2.90 V의 동작 전압을 갖는 펄스가 인가되는 포밍 과정이 확인될 수 있다.Referring to the graph 400 of FIG. 4A , a forming process in which a pulse having a pulse width of about 100 ns and an operating voltage of -2.90 V is applied may be confirmed.

도 4b의 그래프(410)를 참고하면, 셋 과정의 펄스 동작이 약 95 ns 의 펄스 폭과 - 2.90 V의 동작 전압을 갖는 펄스가 인가되는 셋 과정이 확인될 수 있다.Referring to the graph 410 of FIG. 4B , it can be seen that the pulse operation of the set process is applied with a pulse having a pulse width of about 95 ns and an operating voltage of -2.90 V.

도 4c의 그래프(420)를 참고하면, 리셋 과정의 펄스 동작이 약 100 ns의 펄스 폭과 2.85 V의 동작 전압을 갖는 펄스가 인가되는 리셋 과정이 확인될 수 있다.Referring to the graph 420 of FIG. 4C , a reset process in which a pulse having a pulse width of about 100 ns and an operating voltage of 2.85 V is applied may be confirmed.

그래프(400) 내지 그래프(420)는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 펄스 동작에서 포밍 과정과 셋 과정이 약 - 2.90 V의 동일한 동작 전압을 갖는 포밍 프리(forming-free) 특성을 갖는 것을 나타낸다.Graphs 400 to 420 show forming-free characteristics in which the forming process and the set process in the pulse operation of the resistance variable memory device according to an embodiment of the present invention have the same operating voltage of about -2.90 V indicates having

또한, 포밍 과정은 약 110.20 pJ의 전력 소모 값을 갖고, 셋 과정은 약 101.50 pJ의 전력 소모 값을 갖는다.In addition, the forming process has a power consumption value of about 110.20 pJ, and the set process has a power consumption value of about 101.50 pJ.

즉, 포밍 과정의 경우 종래 기술 (약 2.50 nJ) 대비 본 발명의 일실시예에 따른 저항 변화 메모리 소자가 현저히 낮은 전력 소모 값 (약 110.20 pJ)을 갖는 것을 확인할 수 있다.That is, in the case of the forming process, it can be confirmed that the resistance variable memory device according to the embodiment of the present invention has a significantly lower power consumption value (about 110.20 pJ) compared to the prior art (about 2.50 nJ).

도 5a 내지 도 5c는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 내구성(endurance) 및 유지성(retention)을 설명하기 위한 도면이다.5A to 5C are diagrams for explaining durability and retention of a resistance variable memory device according to an embodiment of the present invention.

도 5a 내지 도 5c는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 신뢰성 테스트에 대한 결과 값을 예시한다.5A to 5C illustrate result values of a reliability test of a resistance variable memory device according to an embodiment of the present invention.

도 5a는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 내구성(endurance)과 관련하여 셋 과정과 리셋 과정에서의 내구성 테스트 결과를 예시한다.5A illustrates endurance test results in a set process and a reset process in relation to durability of a variable resistance memory device according to an embodiment of the present invention.

도 5a의 그래프(500)를 참고하면, 셋 과정과 리셋 과정에서의 내구성 테스트 결과 값은 107 이상의 내구성 사이클을 갖는다.Referring to the graph 500 of FIG. 5A , durability test result values in the set process and the reset process have durability cycles of 10 7 or more.

본 발명의 일실시예에 따르면 저항 변화 메모리 소자는 제1 전극으로 셋 전압 및 리셋 전압 중 어느 하나의 전압이 인가되는 경우 107 이상의 내구성 사이클(endurance cycle)을 갖을 수 있다.According to one embodiment of the present invention, the resistance variable memory device may have an endurance cycle of 10 7 or more when any one of a set voltage and a reset voltage is applied to the first electrode.

도 5b는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 내구성(endurance)과 관련하여 리드 내구성 테스트 결과를 예시한다.5B illustrates a result of a read durability test in relation to durability of a resistance variable memory device according to an embodiment of the present invention.

도 5b의 그래프(510)를 참고하면, 리드 내구성 테스트 결과 값은 108 이상의 리드 내구성 사이클(read endurance cycle)을 갖을 수 있다.Referring to the graph 510 of FIG. 5B , the result of the read endurance test may have a read endurance cycle of 10 8 or more.

일례로, 저항 변화 메모리 소자는 제1 전극으로 리드 전압이 인가되는 경우 108 이상의 리드 내구성 사이클(read endurance cycle)을 갖을 수 있다.For example, the resistance variable memory device may have a read endurance cycle of 10 8 or more when a read voltage is applied to the first electrode.

도 5c는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 유지성(retention)과 관련하여 테스트 결과를 예시한다.5C illustrates a test result with respect to retention of a resistance change memory device according to an embodiment of the present invention.

도 5c의 그래프(520)를 참고하면, 저항 변화 메모리 소자를 고온 환경에서 측정한 결과를 나타낸다.Referring to the graph 520 of FIG. 5C , the result of measuring the resistance change memory device in a high-temperature environment is shown.

그래프(520)에 따르면 저항 변화 메모리 소자는 120도에서는 약 18시간, 140도에서는 약 17분, 160도 에서는 20초의 유지 시간(retention time)을 갖는 것을 확인할 수 있다. According to the graph 520, it can be confirmed that the resistance change memory device has a retention time of about 18 hours at 120 degrees, about 17 minutes at 140 degrees, and about 20 seconds at 160 degrees.

또한, 그래프(520)에서의 결과 값을 바탕으로 보외법 (extrapolation)을 사용하여 85도 기준 약 10.7년의 유지 시간을 갖는 것을 확인할 수 있다.In addition, based on the resultant value in the graph 520, it can be confirmed that the holding time of about 10.7 years based on 85 degrees is obtained by using extrapolation.

즉, 저항 변화 메모리 소자는 120도 내지 160도에서 20초 내지 18 시간의 보유 시간(retention time)을 갖을 수 있다.That is, the resistance variable memory device may have a retention time of 20 seconds to 18 hours at 120 degrees to 160 degrees.

도 6a 및 도 6b는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 멀티 레벨 특성을 설명하기 위한 도면이다.6A and 6B are views for explaining multi-level characteristics of a resistance variable memory device according to an embodiment of the present invention.

도 6a 및 도 6b는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 멀티 레벨 전류에 대한 테스트 결과를 예시한다.6A and 6B illustrate test results for multi-level current of the resistance variable memory device according to an embodiment of the present invention.

도 6a는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 멀티 레벨의 전류 및 전압 특성의 측정 결과를 예시한다.6A illustrates measurement results of multi-level current and voltage characteristics of a resistance variable memory device according to an embodiment of the present invention.

도 6b는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 멀티 레벨에서 셋 과 리셋의 내구성 테스트 결과를 예시한다.6B illustrates durability test results of set and reset at multi-levels of a variable resistance memory device according to an embodiment of the present invention.

도 6a의 그래프(600)를 참고하면, 저항 변화 메모리 소자의 리셋 전압을 1.40 V, 1.60 V 및 1.80 V로 변화시켜가면서 멀티 레벨의 전류 및 동작이 가능함을 확인할 수 있다.Referring to the graph 600 of FIG. 6A , it can be confirmed that multi-level current and operation are possible while changing the reset voltage of the resistance variable memory device to 1.40 V, 1.60 V, and 1.80 V.

도 6b의 그래프(610)를 참고하면, 리셋 펄스(reset pulse)의 크기(amplitude)를 1.40 V, 1.60 V 및 1.80 V로 변화시켜가면서 약 500 사이클(cycles)의 안정된 멀티 레벨의 셋 및 리셋 내구성 사이클 특성을 확인할 수 있다. 예를 들어, 셋은 프로그램(program)에 대응하고, 리셋은 지움(erase)에 대응할 수 있다.Referring to the graph 610 of FIG. 6B, while changing the amplitude of the reset pulse to 1.40 V, 1.60 V, and 1.80 V, about 500 cycles of stable multi-level set and reset durability cycle characteristics. For example, set may correspond to program, and reset may correspond to erase.

즉, 저항 변화 메모리 소자는 상제1 전극으로 인가되는 셋 전압에 따라 리셋 전압이 멀티 레벨(multi-level)로 변화되더라도 이전과 동일한 내구성에 해당하는 107 이상의 내구성 사이클(endurance cycle)을 유지할 수 있다.That is, the resistance-variable memory device can maintain an endurance cycle of 10 7 or more corresponding to the same endurance as before even if the reset voltage is changed to a multi-level according to the set voltage applied to the first electrode. .

도 7a 내지 도 7f는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 구리 스퍼터링 파워(Cu sputtering power)에 따른 전기적 특성 변화를 설명하기 위한 도면이다.7A to 7F are diagrams for explaining a change in electrical characteristics according to Cu sputtering power of a resistance variable memory device according to an embodiment of the present invention.

도 7a 내지 도 7e는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 스위칭층을 형성함에 있어서, C 타겟을 스퍼터링하기 위한 파워는 DC 250W로 고정하고, 구리 스퍼터링 파워(Cu sputtering power)를 0W, 8W, 20W, 30W 및 40W로 변화시키면서 이에 따른 저항 변화 메모리 소자의 전기적 특성을 예시한다.7a to 7e show that in forming the switching layer of the resistance variable memory device according to an embodiment of the present invention, the power for sputtering the C target is fixed to DC 250W, and the copper sputtering power is 0W. , 8W, 20W, 30W, and 40W, the electrical characteristics of the resistance-changing memory device are illustrated accordingly.

구체적으로, 도 7a의 그래프(700)는 구리 스퍼터링 파워(Cu sputtering power)를 0W로 설정한 경우를 예시하고, 도 7b의 그래프(710)는 구리 스퍼터링 파워(Cu sputtering power)를 8W로 설정한 경우를 예시하며, 도 7c의 그래프(720)는 구리 스퍼터링 파워(Cu sputtering power)를 20W로 설정한 경우를 예시하고, 도 7d의 그래프(730)는 구리 스퍼터링 파워(Cu sputtering power)를 30W로 설정한 경우를 예시하며, 도 7e의 그래프(740)는 구리 스퍼터링 파워(Cu sputtering power)를 40W로 설정한 경우를 예시한다.Specifically, the graph 700 of FIG. 7A illustrates a case where the Cu sputtering power is set to 0W, and the graph 710 of FIG. 7B illustrates a case where the Cu sputtering power is set to 8W. As an example, the graph 720 of FIG. 7C illustrates a case where the Cu sputtering power is set to 20W, and the graph 730 of FIG. 7D illustrates the case where the Cu sputtering power is set to 30W. The case of setting is exemplified, and the graph 740 of FIG. 7e illustrates the case of setting copper sputtering power to 40W.

구리 스퍼터링 파워(Cu sputtering power)를 0W로 설정한 경우 상술한 저항 변화 메모리 소자의 셀 크기에 해당하는 34 nm에서는 메모리 특성이 나오지 않음에 따라 60 nm에서 측정한 결과를 예시한다.When the Cu sputtering power is set to 0 W, the memory characteristics do not appear at 34 nm, which corresponds to the cell size of the above-described resistive variable memory device, so the results measured at 60 nm are exemplified.

그래프(700)를 참고하면, 구리 스퍼터링 파워(Cu sputtering power)를 0W로 설정한 경우는 약 -2.20 V의 포밍 전압을 가지고, 약 -1.05 V의 셋 전압을 가지며, 약 8.20 × 102의 메모리 마진을 갖는 것을 확인할 수 있다.Referring to the graph 700, when the Cu sputtering power is set to 0 W, a forming voltage of about -2.20 V, a set voltage of about -1.05 V, and a memory of about 8.20 × 10 2 You can see that it has a margin.

구리와 탄소를 함께 스퍼터링 하지 않은 경우에는 포밍 전압과 셋 전압이 다르면서 포밍 프리 특성이 나타나지 않는 것을 확인할 수 있다.In the case where copper and carbon are not sputtered together, it can be seen that the forming voltage and the set voltage are different and the forming free characteristic does not appear.

그래프(710)를 참고하면, 구리 스퍼터링 파워(Cu sputtering power)를 8W로 설정한 경우는 약 -1.40 V의 포밍 전압을 가지고, 약 -1.40 V의 셋 전압을 가지며, 약 4.46 × 102의 메모리 마진을 갖는 것을 확인할 수 있다.Referring to the graph 710, when the Cu sputtering power is set to 8 W, a forming voltage of about -1.40 V, a set voltage of about -1.40 V, and a memory of about 4.46 × 10 2 You can see that it has a margin.

그래프(720)를 참고하면, 구리 스퍼터링 파워(Cu sputtering power)를 20W로 설정한 경우는 약 -0.90 V의 포밍 전압을 가지고, 약 -0.90 V의 셋 전압을 가지며, 약 3.7 × 102의 메모리 마진을 갖는 것을 확인할 수 있다.Referring to the graph 720, when the Cu sputtering power is set to 20 W, a forming voltage of about -0.90 V, a set voltage of about -0.90 V, and a memory of about 3.7 × 10 2 You can see that it has a margin.

그래프(730)를 참고하면, 구리 스퍼터링 파워(Cu sputtering power)를 30W로 설정한 경우는 약 -0.45 V의 포밍 전압을 가지고, 약 -0.45 V의 셋 전압을 가지며, 약 1.30 × 101의 메모리 마진을 갖는 것을 확인할 수 있다.Referring to the graph 730, when the Cu sputtering power is set to 30 W, a forming voltage of about -0.45 V, a set voltage of about -0.45 V, and a memory of about 1.30 × 10 1 You can see that it has a margin.

즉, 구리와 탄소를 함께 스퍼터링 한 경우에는 포밍 전압과 셋 전압이 동일해 지면서 포밍 프리 특성이 나타나는 것을 확인할 수 있다.That is, when copper and carbon are sputtered together, it can be seen that forming-free characteristics appear as the forming voltage and the set voltage become the same.

한편, 그래프(740)를 참고하면, 구리 스퍼터링 파워(Cu sputtering power)를 40W로 설정한 경우는 메모리 동작이 불가능한 것을 확인할 수 있다.Meanwhile, referring to the graph 740, it can be confirmed that the memory operation is impossible when the copper sputtering power is set to 40W.

도 7f는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 구리 스퍼터링 파워(Cu sputtering power)에 따른 메모리 특성 변화를 예시한다.7F illustrates a memory characteristic change according to Cu sputtering power of a resistance variable memory device according to an embodiment of the present invention.

도 7f의 그래프(750)를 참고하면, 구리 스퍼터링 파워(Cu sputtering power)를 0W인 경우 포밍 전압과 셋 전압이 다르지만, 구리 스퍼터링 파워(Cu sputtering power)를 8W 내지 40W인 경우에는 포밍 전압과 셋 전압이 동일한 것을 확인할 수 있다.Referring to the graph 750 of FIG. 7F, when the Cu sputtering power is 0 W, the forming voltage and the set voltage are different, but when the Cu sputtering power is 8 W to 40 W, the forming voltage and the set voltage It can be seen that the voltages are the same.

한편, 메모리 마진(Ion/Ioff ratio)은 구리 스퍼터링 파워(Cu sputtering power)가 증가할수록 감소하는 것을 확인할 수 있다.Meanwhile, it can be seen that the memory margin (I on /I off ratio) decreases as the copper sputtering power increases.

본 발명의 일실시예에 따르면 저항 변화 메모리 소자의 스위칭층은 탄소와 구리를 동시에 스퍼터링하기 위한 스퍼터링 파워(sputtering power)에 반 비례하여 포밍 전압, 셋 전압 및 메모리 마진 중 적어도 하나가 결정될 수 있다.According to an embodiment of the present invention, at least one of a forming voltage, a set voltage, and a memory margin may be determined in inverse proportion to sputtering power for simultaneously sputtering carbon and copper in a switching layer of a resistance variable memory device.

즉, 저항 변화 메모리 소자는 구리 스퍼터링 파워(Cu sputtering power)가 증가할수록 포밍 전압과 셋 전압이 인가되지 않는 0 V에 가까워짐에 따라 포밍 전압 및 셋 전압이 감소하고, 메모리 마진도 감소할 수 있다.That is, in the resistance variable memory device, as Cu sputtering power increases, the forming voltage and the set voltage may decrease and the memory margin may also decrease as the forming voltage and the set voltage become closer to 0 V, to which they are not applied.

도 8a 내지 도 8b는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 실험 구조를 설명하기 위한 도면이다.8A and 8B are diagrams for explaining an experimental structure of a resistance variable memory device according to an embodiment of the present invention.

도 8a는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 동작 원리(mechanism) 분석을 위한 실험 구조로 메모리의 셀 사이즈를 변경하여 예시한다.FIG. 8A is an experimental structure for analyzing the operating mechanism of a resistance variable memory device according to an embodiment of the present invention, which is illustrated by changing a cell size of a memory.

도 8a를 참고하면, 본 발명의 일실시예에 따른 저항 변화 메모리 소자(800)는 기판(801), 제2 전극(802), 스위칭층(803) 및 제1 전극(804)을 포함한다.Referring to FIG. 8A , a resistance variable memory device 800 according to an embodiment of the present invention includes a substrate 801 , a second electrode 802 , a switching layer 803 and a first electrode 804 .

본 발명의 일실시예에 따르면 제1 전극(804)은 백금(Pt)으로 형성되고, 셋 전압 및 리셋 전압이 인가된다.According to one embodiment of the present invention, the first electrode 804 is formed of platinum (Pt), and a set voltage and a reset voltage are applied.

일례로, 제2 전극(802)은 텅스텐(W)으로 형성되고, 접지와 연결된다.For example, the second electrode 802 is formed of tungsten (W) and is connected to ground.

본 발명의 일실시예에 따른 스위칭층(803)은 제1 전극(804)과 제2 전극(802) 사이에서 탄소와 구리를 타겟에 동시에 스퍼터링하는 물리 기상 증착법(physical vapor deposition)을 이용하여 증착된 구리가 도핑된 비정질 탄소 산화물(oxygenated amorphous carbon oxide)로 형성될 수 있다.The switching layer 803 according to an embodiment of the present invention is deposited between the first electrode 804 and the second electrode 802 using physical vapor deposition in which carbon and copper are simultaneously sputtered onto a target. may be formed of an oxygenated amorphous carbon oxide doped with copper.

도 8b는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 동작 원리(mechanism) 분석을 위한 실험 구조의 투과전자현미경 이미지를 예시한다.8B illustrates a transmission electron microscope image of an experimental structure for analyzing the mechanism of operation of a resistance variable memory device according to an embodiment of the present invention.

도 8b의 투과전자현미경 이미지(810)를 참고하면, 본 발명의 일실시예에 따른 저항 변화 메모리 소자는 제2 전극(811)이 텅스텐(W)으로 형성되고, 스위칭층(812)이 구리가 도핑된 비정질 탄소 산화물(Cu-COx)로 형성되며, 제1 전극(813)이 백금(Pt)으로 형성된다.Referring to the transmission electron microscope image 810 of FIG. 8B , in the resistance variable memory device according to an embodiment of the present invention, the second electrode 811 is formed of tungsten (W) and the switching layer 812 is copper. It is formed of doped amorphous carbon oxide (Cu-CO x ), and the first electrode 813 is formed of platinum (Pt).

도 8c는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 실험 구조에서 동작 특성을 설명하는 도면이다.8C is a diagram illustrating operating characteristics in an experimental structure of a resistance variable memory device according to an embodiment of the present invention.

도 8c의 그래프(820)를 참고하면, 도 8a 및 도 8b에서 설명된 실험 구조에 따른 저항 변화 메모리 소자는 60 × 60 μm2 의 메모리 셀 크기(cell size)에서 - 0.38 V 의 동일한 포밍 전압과 셋 전압을 갖고, + 1.60 V 의 리셋 전압으로 동작되며, 1.05 × 101 의 메모리 마진 (Ion/Ioff)을 갖는 포밍 프리 특성을 갖는 것을 확인할 수 있다.Referring to the graph 820 of FIG. 8C, the resistance variable memory device according to the experimental structure described in FIGS. 8A and 8B has the same forming voltage of -0.38 V and a memory cell size of 60 × 60 μm 2 . It can be seen that it has a set voltage, operates at a reset voltage of +1.60 V, and has a forming-free characteristic with a memory margin (Ion/Ioff) of 1.05 × 10 1 .

도 9a 및 도 9b는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 셀 스위칭 원리를 설명하기 위한 도면이다.9A and 9B are diagrams for explaining a cell switching principle of a resistance variable memory device according to an embodiment of the present invention.

도 9a는 본 발명의 일실시예에 따른 저항 변화 메모리 소자가 60 × 60 μm2 의 메모리 셀 크기(cell size)에서 셀 스위칭 메커니즘 분석으로 EELS(electron energy loss spectroscopy) 및 EDS(energy dispersive spectroscopy) 매핑 분석 결과를 예시한다.FIG. 9A shows electron energy loss spectroscopy (EELS) and energy dispersive spectroscopy (EDS) mapping by analyzing a cell switching mechanism in a memory cell size of 60 × 60 μm 2 in a resistance-variable memory device according to an embodiment of the present invention. Illustrate the analysis results.

도 9a를 참고하면, 이미지(900)는 초기 상태(pristine state)에 해당하고, 이미지(901)는 셋 상태(set state)에 해당하며, 이미지(902)는 리셋 상태(reset state)에 해당한다.Referring to FIG. 9A , an image 900 corresponds to a pristine state, an image 901 corresponds to a set state, and an image 902 corresponds to a reset state. .

도 9b는 본 발명의 일실시예에 따른 저항 변화 메모리 소자가 60 × 60 μm2 의 메모리 셀 크기(cell size)에서 셀 스위칭 메커니즘 분석으로 라인 프로파일(line profile) 분석 결과를 예시한다.FIG. 9B illustrates a line profile analysis result of a cell switching mechanism analysis in a memory cell size of 60 × 60 μm 2 in a resistance variable memory device according to an embodiment of the present invention.

도 9b를 참고하면, 그래프(910)는 초기 상태(pristine state)에 해당하고, 그래프(911)는 셋 상태(set state)에 해당하며, 그래프(912)는 리셋 상태(reset state)에 해당한다.Referring to FIG. 9B , graph 910 corresponds to a pristine state, graph 911 corresponds to a set state, and graph 912 corresponds to a reset state. .

초기 상태(pristine state)는 제1 전극에 전압이 인가되지 않은 상태이며, 탄소, 구리, 산소의 EELS 매핑 결과 및 라인 프로파일 결과를 통해 제1 전극부터 제2 전극까지 스위칭 층 내 탄소, 구리, 산소가 균일하게 분포함을 확인할 수 있다. The initial state (pristine state) is a state in which no voltage is applied to the first electrode, and carbon, copper, and oxygen in the switching layer from the first electrode to the second electrode through the EELS mapping results and line profile results of carbon, copper, and oxygen It can be seen that is uniformly distributed.

셋 상태(set state)는 제1 전극에 (-) 전압이 인가되고 제2 전극에 접지가 된 상태이며, 산소 원소의 EELS 매핑 결과 및 라인 프로파일 결과를 통해 스위칭층 내 전기장(electric field)에 의해 산소가 드리프트(drift)되어 제2 전극 방향으로 이동하는 것을 나타내고, 구리는 드리프트(drift) 되어 제1 전극 방향으로 이동하는 것을 나타낸다.In the set state, a negative (-) voltage is applied to the first electrode and the second electrode is grounded, and through the EELS mapping result of the oxygen element and the line profile result, the electric field in the switching layer Oxygen drifts and moves toward the second electrode, and copper drifts and moves toward the first electrode.

본 발명의 일실시예에 따르면 스위칭층은 셋 전압이 제1 전극을 통해 인가되고, 내부에 전기장(electric field)가 형성되며, 전기장(electric field)에 의해 산소 원자들이 제2 전극으로 이동하고, 구리 원자들이 제1 전극으로 이동하여 탄소 필라멘트들(filaments)과 구리 필라멘트들(filaments)이 동시에 형성될 수 있다.According to one embodiment of the present invention, in the switching layer, a set voltage is applied through the first electrode, an electric field is formed therein, and oxygen atoms move to the second electrode by the electric field, Copper atoms move to the first electrode, and carbon filaments and copper filaments may be simultaneously formed.

리셋 상태(reset state)는 제1 전극에 (+) 전압이 인가되고 제2 전극에 접지가 된 상태이며, EELS 매핑 결과 및 라인 프로파일 결과를 통해 스위칭층 내 전기장(electric field)에 의해 산소는 드리프트(drift)되어 제1 전극 방향으로 이동하고, 구리는 드리프트(drift)되어 하부 전극 방향으로 이동하여 박막 내 균일하게 재 분포 되는 것을 나타낸다.The reset state is a state in which a (+) voltage is applied to the first electrode and the second electrode is grounded, and oxygen is drifted by an electric field in the switching layer through the EELS mapping result and the line profile result This indicates that copper is drifted and moved in the direction of the first electrode, and copper is drifted and moved in the direction of the lower electrode to be uniformly redistributed in the thin film.

일례로, 스위칭층은 리셋 전압이 제1 전극을 통해 인가되고, 내부에 전기장(electric field)가 형성되며, 전기장(electric field)에 의해 산소 원자가 제1 전극으로 이동하고, 구리 원자가 제2 전극으로 이동하여 구리 원자 및 산소 원자가 재분배될 수 있다.For example, in the switching layer, a reset voltage is applied through a first electrode, an electric field is formed therein, oxygen atoms move to the first electrode by the electric field, and copper atoms move to the second electrode. Migration can redistribute copper atoms and oxygen atoms.

도 10a 내지 도 10c는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 에칭 시간에 따른 XPS C1s 피크(peak)를 설명하기 위한 도면이다.10A to 10C are views for explaining the XPS C1s peak according to the etching time of the resistance variable memory device according to an embodiment of the present invention.

도 10a 내지 도 10c는 본 발명의 일실시예에 따른 저항 변화 메모리 소자가 60 μm 셀 크기를 갖도록 형성된 후, 초기 상태, 셋 상태 및 리셋 상태로 만든 후 에칭 시간(etching time)을 100초 내지 200초로 변경하면서 C1s 피크(peak)의 결합 상태 변화를 예시한다.10A to 10C show a resistance change memory device according to an embodiment of the present invention formed to have a cell size of 60 μm, an initial state, a set state, and a reset state, and an etching time of 100 seconds to 200 seconds. Illustrates the change in the binding state of the C1s peak while changing to seconds.

도 10a는 본 발명의 일실시예에 따라 저항 변화 메모리 소자의 초기 상태에서 에칭 시간 변화에 따른 C1s 피크(peak)의 결합 상태 변화를 예시한다.10A illustrates a change in a coupling state of a C1s peak according to a change in etching time in an initial state of a resistance variable memory device according to an embodiment of the present invention.

도 10a를 참고하면, 그래프(1000)는 에칭 시간 100초에 해당하고, 그래프(1001)는 에칭 시간 150초에 해당하며, 그래프(1002)는 에칭 시간 200초에 해당할 수 있다.Referring to FIG. 10A , a graph 1000 may correspond to an etching time of 100 seconds, a graph 1001 may correspond to an etching time of 150 seconds, and a graph 1002 may correspond to an etching time of 200 seconds.

도 10b는 본 발명의 일실시예에 따라 저항 변화 메모리 소자의 셋 상태에서 에칭 시간 변화에 따른 C1s 피크(peak)의 결합 상태 변화를 예시한다.10B illustrates a change in a coupling state of a C1s peak according to a change in an etching time in a set state of a variable resistance memory device according to an embodiment of the present invention.

도 10b를 참고하면, 그래프(1010)는 에칭 시간 100초에 해당하고, 그래프(1011)는 에칭 시간 150초에 해당하며, 그래프(1012)는 에칭 시간 200초에 해당할 수 있다.Referring to FIG. 10B , a graph 1010 may correspond to an etching time of 100 seconds, a graph 1011 may correspond to an etching time of 150 seconds, and a graph 1012 may correspond to an etching time of 200 seconds.

도 10c는 본 발명의 일실시예에 따라 저항 변화 메모리 소자의 리셋 상태에서 에칭 시간 변화에 따른 C1s 피크(peak)의 결합 상태 변화를 예시한다.10C illustrates a change in a coupling state of a C1s peak according to a change in etching time in a reset state of a variable resistance memory device according to an embodiment of the present invention.

도 10c를 참고하면, 그래프(1020)는 에칭 시간 100초에 해당하고, 그래프(1021)는 에칭 시간 150초에 해당하며, 그래프(1022)는 에칭 시간 200초에 해당할 수 있다.Referring to FIG. 10C , a graph 1020 may correspond to an etching time of 100 seconds, a graph 1021 may correspond to an etching time of 150 seconds, and a graph 1022 may correspond to an etching time of 200 seconds.

도 10b의 그래프(1010), 그래프(1011) 및 그래프(1012)를 참고하면, 셋 과정은 제1 전극에 셋 전압에 해당하는 (-) 전압이 인가되고, 산소가 제2 전극 쪽으로 이동하면서 전도성(conductive)의 제1 혼성 오비탈(C-C sp2)의 결합 비율이 증가하고, 탄소 원자들의 제2 혼성 오비탈(C-C sp3) 및 탄소 및 산소(C-O)의 결합 비율이 감소하여 제1 혼성 오비탈(C-C sp2)에 해당하는 탄소 필라멘트(filament)가 형성되는 낮은 저항 상태(low resistance state, LRS)에 해당된다. Referring to graphs 1010, 1011, and 1012 of FIG. 10B, in the setting process, a (-) voltage corresponding to the set voltage is applied to the first electrode, and oxygen moves toward the second electrode while conducting The bonding ratio of the first hybrid orbital (CC sp 2 ) of (conductive) increases, and the bonding ratio of the second hybrid orbital (CC sp 3 ) of carbon atoms and carbon and oxygen (CO) decreases, thereby decreasing the first hybrid orbital ( CC sp 2 Corresponds to a low resistance state (LRS) in which a carbon filament corresponding to is formed.

본 발명의 일실시예에 따르면 스위칭층은 셋 전압이 제1 전극을 통해 인가될 시, 산소 원자들이 제2 전극으로 이동하여 탄소 원자들의 제1 혼성 오비탈(C-C sp2)의 결합 비율이 증가하고, 탄소 원자들의 제2 혼성 오비탈(C-C sp3) 및 탄소 및 산소(C-O)의 결합 비율이 감소하여 탄소 필라멘트들(filaments)이 형성될 수 있다.According to one embodiment of the present invention, in the switching layer, when a set voltage is applied through the first electrode, oxygen atoms move to the second electrode, and the bonding ratio of the first hybrid orbital (CC sp 2 ) of carbon atoms increases, , carbon filaments may be formed by decreasing the second hybrid orbital of carbon atoms (CC sp 3 ) and the bonding ratio of carbon and oxygen (CO).

도 10c의 그래프(1020), 그래프(1021) 및 그래프(1022)를 참고하면, 리셋 과정은 제1 전극에 리셋 전압에 해당하는 (+) 전압이 인가되고, 산소가 제1 전극 쪽으로 이동하면서 제1 혼성 오비탈(C-C sp2)의 결합 비율이 감소하고, 탄소 원자들의 제2 혼성 오비탈(C-C sp3) 및 탄소 및 산소(C-O)의 결합 비율이 증가하여 제1 혼성 오비탈(C-C sp2)에 해당하는 탄소 필라멘트(filament)가 붕괴되는 높은 저항 상태(high resistance state, HRS)에 해당된다.Referring to graphs 1020, 1021, and 1022 of FIG. 10C, in the reset process, a (+) voltage corresponding to the reset voltage is applied to the first electrode, and oxygen moves toward the first electrode. The bonding ratio of 1 hybrid orbital (CC sp 2 ) decreases, and the bonding ratio of the second hybrid orbital (CC sp 3 ) of carbon atoms and carbon and oxygen (CO) increases to form the first hybrid orbital (CC sp 2 ). It corresponds to a high resistance state (HRS) in which the corresponding carbon filament collapses.

일례로, 스위칭층은 리셋 전압이 제1 전극을 통해 인가될 시, 산소 원자들이 제1 전극으로 이동하여 탄소 원자들의 제1 혼성 오비탈(C-C sp2)의 결합 비율이 감소하고, 탄소 원자들의 제2 혼성 오비탈(C-C sp3) 및 탄소 및 산소(C-O)의 결합 비율이 증가하여 탄소 필라멘트들(filaments)이 붕괴(breaking)될 수 있다.For example, in the switching layer, when a reset voltage is applied through the first electrode, oxygen atoms move to the first electrode so that the bonding ratio of the first hybrid orbital of carbon atoms (CC sp 2 ) decreases, and the first hybrid orbital of carbon atoms decreases. Carbon filaments may be broken by increasing the bonding ratio of two hybrid orbitals (CC sp 3 ) and carbon and oxygen (CO).

도 11a 내지 도 11c는 본 발명의 일실시예에 따른 저항 변화 메모리 소자의 에칭 시간에 따른 XPS Cu3s 피크(peak)를 설명하기 위한 도면이다.11A to 11C are views for explaining the XPS Cu3s peak according to the etching time of the resistance variable memory device according to an embodiment of the present invention.

도 11a 내지 도 11c는 본 발명의 일실시예에 따른 저항 변화 메모리 소자가 60 μm 셀 크기를 갖도록 형성된 후, 초기 상태, 셋 상태 및 리셋 상태로 만든 후 에칭 시간을 100초 내지 200초로 변경하면서 Cu3s 피크(peak)의 결합 상태 변화를 예시한다.11A to 11C show that a resistance variable memory device according to an embodiment of the present invention is formed to have a cell size of 60 μm, and then changes the etching time from 100 seconds to 200 seconds after changing the initial state, set state, and reset state to Cu3s The binding state change of the peak is exemplified.

도 11a는 본 발명의 일실시예에 따라 저항 변화 메모리 소자의 초기 상태에서 에칭 시간 변화에 따른 Cu3s 피크(peak)의 결합 상태 변화를 예시한다.FIG. 11A illustrates a change in coupling state of a Cu 3s peak according to a change in etching time in an initial state of a resistance variable memory device according to an embodiment of the present invention.

도 11a를 참고하면, 그래프(1100)는 에칭 시간 100초에 해당하고, 그래프(1101)는 에칭 시간 150초에 해당하며, 그래프(1102)는 에칭 시간 200초에 해당할 수 있다.Referring to FIG. 11A , a graph 1100 may correspond to an etching time of 100 seconds, a graph 1101 may correspond to an etching time of 150 seconds, and a graph 1102 may correspond to an etching time of 200 seconds.

도 11b는 본 발명의 일실시예에 따라 저항 변화 메모리 소자의 셋 상태에서 에칭 시간 변화에 따른 Cu3s 피크(peak)의 결합 상태 변화를 예시한다.FIG. 11B illustrates a change in coupling state of a Cu3s peak according to a change in etching time in a set state of a variable resistance memory device according to an embodiment of the present invention.

도 11b를 참고하면, 그래프(1110)는 에칭 시간 100초에 해당하고, 그래프(1111)는 에칭 시간 150초에 해당하며, 그래프(1112)는 에칭 시간 200초에 해당할 수 있다.Referring to FIG. 11B , a graph 1110 may correspond to an etching time of 100 seconds, a graph 1111 may correspond to an etching time of 150 seconds, and a graph 1112 may correspond to an etching time of 200 seconds.

도 11c는 본 발명의 일실시예에 따라 저항 변화 메모리 소자의 리셋 상태에서 에칭 시간 변화에 따른 Cu3s 피크(peak)의 결합 상태 변화를 예시한다.FIG. 11C illustrates a change in coupling state of a Cu 3s peak according to a change in etching time in a reset state of a variable resistance memory device according to an embodiment of the present invention.

도 11c를 참고하면, 그래프(1120)는 에칭 시간 100초에 해당하고, 그래프(1121)는 에칭 시간 150초에 해당하며, 그래프(1122)는 에칭 시간 200초에 해당할 수 있다.Referring to FIG. 11C , a graph 1120 may correspond to an etching time of 100 seconds, a graph 1121 may correspond to an etching time of 150 seconds, and a graph 1122 may correspond to an etching time of 200 seconds.

도 11b의 그래프(1110), 그래프(1111) 및 그래프(1112)를 참고하면, 셋 과정은 제1 전극에 셋 전압에 해당하는 (-) 전압이 인가되고, 구리 이온(Cu ions)이 제1 전극 쪽으로 이동하면서 Cu-Cu 금속(metal) 결합 비율이 증가하고, Cu-O 결합 비율이 감소하여 구리 필라멘트(filament)가 형성되는 낮은 저항 상태(low resistance state, LRS)에 해당된다. Referring to graphs 1110, 1111, and 1112 of FIG. 11B, in the setting process, a (-) voltage corresponding to the set voltage is applied to the first electrode, and copper ions (Cu ions) While moving toward the electrode, the Cu-Cu metal bond ratio increases and the Cu-O bond ratio decreases, corresponding to a low resistance state (LRS) in which a copper filament is formed.

본 발명의 일실시예에 따르면 스위칭층은 셋 전압이 제1 전극을 통해 인가될 시, 구리 원자들이 제1 전극으로 이동하여 구리 원자들의 금속 결합(Cu-Cu metal) 비율이 증가하고, 구리 및 산소(Cu-O)의 결합 비율이 감소하여 구리 필라멘트들(filaments)이 형성될 수 있다.According to one embodiment of the present invention, in the switching layer, when a set voltage is applied through the first electrode, copper atoms move to the first electrode, so that the metal bonding (Cu-Cu metal) ratio of copper atoms increases, and copper and A bonding ratio of oxygen (Cu-O) may be reduced to form copper filaments.

도 11c의 그래프(1120), 그래프(1121) 및 그래프(1122)를 참고하면, 리셋 과정은 제1 전극에 리셋 전압에 해당하는 (+) 전압이 인가되고, 구리 이온이 제2 전극 쪽으로 이동하면서 Cu-Cu 금속(metal) 결합 비율이 감소하고, Cu-O 결합 비율이 증가하여 구리 필라멘트(filament)가 붕괴되는 높은 저항 상태(high resistance state, HRS)에 해당된다.Referring to the graphs 1120, 1121, and 1122 of FIG. 11C, in the reset process, a (+) voltage corresponding to the reset voltage is applied to the first electrode, and copper ions move toward the second electrode. Corresponds to a high resistance state (HRS) in which the Cu-Cu metal bond ratio decreases and the Cu-O bond ratio increases to collapse copper filaments.

일례로, 스위칭층은 리셋 전압이 제1 전극을 통해 인가될 시, 구리 원자들이 제2 전극으로 이동하여 구리 원자들의 금속 결합(Cu-Cu metal) 비율이 감소하고, 구리 및 산소(Cu-O)의 결합 비율이 증가하여 구리 필라멘트들(filaments)이 붕괴(breaking)될 수 있다.For example, in the switching layer, when a reset voltage is applied through the first electrode, copper atoms move to the second electrode, and the metal bond (Cu-Cu metal) ratio of copper atoms decreases, and copper and oxygen (Cu-O) ) increases, and copper filaments may be broken.

스토리지 클래스 메모리로 활용될 수 있는 종래의 비정질 탄소 산화물 기반 저항 변화 메모리는 초기에 비교적 큰 전압을 인가하는 포밍 과정이 필수적으로 요구되는 문제가 있었다.A conventional amorphous carbon oxide-based resistance change memory that can be used as a storage class memory has a problem in that a forming process of initially applying a relatively large voltage is required.

이러한 높은 전압의 인가는 높은 전력을 소모하며, 메모리 소자의 성능 저하를 유발하고 신뢰성 측면에서 악영향을 줄 수 있다.Applying such a high voltage consumes high power, causes performance degradation of the memory device, and may adversely affect reliability.

본 발명의 일실시예에 따른 구리를 도핑한 비정질 탄소 산화물 기반 저항 변화 메모리 소자는 포밍 과정(forming process)을 완벽하게 제거하였으며, 동시에 안정된 전기적 특성 및 신뢰성을 갖을 수 있다.An amorphous carbon oxide-based resistance variable memory device doped with copper according to an embodiment of the present invention completely eliminates a forming process, and at the same time can have stable electrical characteristics and reliability.

다시 말해, 본 발명은 탄소와 구리를 동시에 스퍼터링하는 물리 기상 증착법(physical vapor deposition) 방식을 이용해 포밍 프리(forming-free) 특성이 확보된 저항 변화 메모리 소자를 제공할 수 있다.In other words, the present invention can provide a resistance change memory device having a forming-free characteristic by using a physical vapor deposition method of simultaneously sputtering carbon and copper.

이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with limited drawings, those skilled in the art can make various modifications and variations from the above description. For example, the described techniques may be performed in an order different from the method described, and/or components of the described system, structure, device, circuit, etc. may be combined or combined in a different form than the method described, or other components may be used. Or even if it is replaced or substituted by equivalents, appropriate results can be achieved.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents of the claims are within the scope of the following claims.

110: 저항 변화 메모리 소자 111: 제2 전극
112: 플러그 113: 기판
114: 스위칭층 115: 제1 전극110: resistance change memory element 111: second electrode
112: plug 113: substrate
114: switching layer 115: first electrode

Claims (12)

제1 전극;
상기 제1 전극과 대향 배치된 제2 전극; 및
상기 제1 전극과 상기 제2 전극 사이에서 탄소와 구리를 타겟에 동시에 스퍼터링(sputtering)하여 증착된 구리가 도핑된 비정질 탄소 산화물로 형성되는 스위칭층을 포함하고,
상기 스위칭층은 포밍 과정을 위한 포밍 전압과 셋 과정을 위한 셋 전압이 동일한 포밍 프리(forming-free) 상태를 가지고, 초기 상태(pristine state)에서 탄소 원자들, 구리 원자들 및 산소 원자들이 균일하게 분포하고, 상기 셋 전압이 인가되는 상기 셋 과정에서 탄소 필라멘트들(filaments)과 구리 필라멘트들(filaments)이 동시에 형성되어 상기 포밍 과정 없이 셋 상태(set state)가 달성(achieving)되는 것을 특징으로 하는
저항 변화 메모리 소자.a first electrode;
a second electrode disposed opposite to the first electrode; and
A switching layer formed of an amorphous carbon oxide doped with copper deposited by simultaneously sputtering carbon and copper onto a target between the first electrode and the second electrode,
The switching layer has a forming-free state in which the forming voltage for the forming process and the set voltage for the set process are the same, and in the pristine state, carbon atoms, copper atoms, and oxygen atoms are uniformly formed. distribution, and in the setting process in which the set voltage is applied, carbon filaments and copper filaments are formed at the same time, so that a set state is achieved without the forming process. Characterized in that
Resistance change memory device. 삭제delete 제1항에 있어서,
상기 스위칭층은 상기 셋 전압이 상기 제1 전극을 통해 인가되고, 내부에 전기장(electric field)가 형성되며, 상기 전기장(electric field)에 의해 상기 산소 원자들이 상기 제2 전극으로 이동하고, 상기 구리 원자들이 상기 제1 전극으로 이동하여 상기 탄소 필라멘트들(filaments)과 구리 필라멘트들(filaments)이 동시에 형성되는 것을 특징으로 하는
저항 변화 메모리 소자.According to claim 1,
In the switching layer, the set voltage is applied through the first electrode, an electric field is formed therein, the oxygen atoms move to the second electrode by the electric field, and the copper Atoms move to the first electrode, characterized in that the carbon filaments and copper filaments are formed at the same time
Resistance change memory device. 제1항에 있어서,
상기 스위칭층은 상기 셋 전압이 상기 제1 전극을 통해 인가될 시, 상기 산소 원자들이 상기 제2 전극으로 이동하여 상기 탄소 원자들의 제1 혼성 오비탈(C-C sp2)의 결합 비율이 증가하고, 상기 탄소 원자들의 제2 혼성 오비탈(C-C sp3) 및 탄소 및 산소(C-O)의 결합 비율이 감소하여 상기 탄소 필라멘트들(filaments)이 형성되고,
상기 셋 전압이 상기 제1 전극을 통해 인가될 시, 상기 구리 원자들이 상기 제1 전극으로 이동하여 상기 구리 원자들의 금속 결합(Cu-Cu metal) 비율이 증가하고, 구리 및 산소(Cu-O)의 결합 비율이 감소하여 상기 구리 필라멘트들(filaments)이 형성되고,
저항 변화 메모리 소자.According to claim 1,
In the switching layer, when the set voltage is applied through the first electrode, the oxygen atoms move to the second electrode so that the bonding ratio of the carbon atoms to the first hybrid orbital (CC sp 2 ) increases, and the The second hybrid orbital of carbon atoms (CC sp 3 ) and the bonding ratio of carbon and oxygen (CO) are reduced to form the carbon filaments (filaments),
When the set voltage is applied through the first electrode, the copper atoms move to the first electrode, increasing the metal bond (Cu-Cu metal) ratio of the copper atoms, and copper and oxygen (Cu-O) The coupling ratio of decreases to form the copper filaments,
Resistance change memory device. 제1항에 있어서,
상기 스위칭층은 상기 셋 상태(set state)에서 리셋 전압이 인가되는 리셋 과정 후 상기 탄소 원자, 상기 구리 원자 및 상기 산소 원자가 재분배되어 상기 탄소 필라멘트들(filaments)과 상기 구리 필라멘트들(filaments)가 붕괴(breaking)되어 리셋 상태(reset state)가 달성(achieving)되는 것을 특징으로 하는
저항 변화 메모리 소자.According to claim 1,
In the switching layer, after a reset process in which a reset voltage is applied in the set state, the carbon atoms, the copper atoms, and the oxygen atoms are redistributed to collapse the carbon filaments and the copper filaments. (Breaking) characterized in that the reset state is achieved (achieving)
Resistance change memory device. 제5항에 있어서,
상기 스위칭층은 상기 리셋 전압이 상기 제1 전극을 통해 인가되고, 내부에 전기장(electric field)가 형성되며, 상기 전기장(electric field)에 의해 상기 산소 원자가 상기 제1 전극으로 이동하고, 상기 구리 원자가 상기 제2 전극으로 이동하여 상기 구리 원자 및 상기 산소 원자가 재분배되는 것을 특징으로 하는
저항 변화 메모리 소자.According to claim 5,
In the switching layer, the reset voltage is applied through the first electrode, an electric field is formed therein, the oxygen atoms move to the first electrode by the electric field, and the copper atoms characterized in that the copper atoms and the oxygen atoms are redistributed by moving to the second electrode
Resistance change memory device. 제5항에 있어서,
상기 스위칭층은 상기 리셋 전압이 상기 제1 전극을 통해 인가될 시, 상기 산소 원자들이 상기 제1 전극으로 이동하여 상기 탄소 원자들의 제1 혼성 오비탈(C-C sp2)의 결합 비율이 감소하고, 상기 탄소 원자들의 제2 혼성 오비탈(C-C sp3) 및 탄소 및 산소(C-O)의 결합 비율이 증가하여 상기 탄소 필라멘트들(filaments)이 붕괴(breaking)되고,
상기 리셋 전압이 상기 제1 전극을 통해 인가될 시, 상기 구리 원자들이 상기 제2 전극으로 이동하여 상기 구리 원자들의 금속 결합(Cu-Cu metal) 비율이 감소하고, 구리 및 산소(Cu-O)의 결합 비율이 증가하여 상기 구리 필라멘트들(filaments)이 붕괴(breaking)되는 것을 특징으로 하는
저항 변화 메모리 소자.According to claim 5,
In the switching layer, when the reset voltage is applied through the first electrode, the oxygen atoms move to the first electrode so that the bonding ratio of the carbon atoms to the first hybrid orbital (CC sp 2 ) decreases. The second hybrid orbital of carbon atoms (CC sp 3 ) and the bonding ratio of carbon and oxygen (CO) increase to break the carbon filaments (breaking),
When the reset voltage is applied through the first electrode, the copper atoms move to the second electrode, and the metal bond (Cu-Cu metal) ratio of the copper atoms decreases, and copper and oxygen (Cu-O) Characterized in that the coupling ratio of is increased so that the copper filaments are broken
Resistance change memory device. 제1항에 있어서,
상기 스위칭층은 상기 탄소와 상기 구리를 동시에 스퍼터링하기 위한 스퍼터링 파워(sputtering power)에 반 비례하여 상기 포밍 전압, 상기 셋 전압 및 메모리 마진 중 적어도 하나가 결정되는 것을 특징으로 하는
저항 변화 메모리 소자.According to claim 1,
In the switching layer, at least one of the forming voltage, the set voltage, and the memory margin is determined in inverse proportion to sputtering power for simultaneously sputtering the carbon and the copper.
Resistance change memory device. 제1항에 있어서,
상기 저항 변화 메모리 소자는 상기 제1 전극으로 상기 셋 전압 및 리셋 전압 중 어느 하나의 전압이 인가되는 경우 107 이상의 내구성 사이클(endurance cycle)을 갖고, 상기 제1 전극으로 리드 전압이 인가되는 경우 108 이상의 리드 내구성 사이클(read endurance cycle)을 갖는 것을 특징으로 하는
저항 변화 메모리 소자.According to claim 1,
The resistance change memory device has an endurance cycle of 10 7 or more when any one of the set voltage and the reset voltage is applied to the first electrode, and when a read voltage is applied to the first electrode 10 Characterized in that it has a read endurance cycle of 8 or more
Resistance change memory device. 제9항에 있어서,
상기 저항 변화 메모리 소자는 상기 제1 전극으로 인가되는 상기 셋 전압에 따라 리셋 전압이 멀티 레벨(multi-level)로 변화되더라도 상기 107 이상의 내구성 사이클(endurance cycle)을 유지하는 것을 특징으로 하는
저항 변화 메모리 소자.According to claim 9,
The resistance change memory device maintains an endurance cycle of 10 7 or more even when a reset voltage is changed to a multi-level according to the set voltage applied to the first electrode.
Resistance change memory device. 제1항에 있어서,
상기 저항 변화 메모리 소자는 120도 내지 160도에서 20초 내지 18 시간의 보유 시간(retention time)을 갖는 것을 특징으로 하는
저항 변화 메모리 소자.According to claim 1,
The resistance change memory device is characterized in that it has a retention time of 20 seconds to 18 hours at 120 degrees to 160 degrees
Resistance change memory device. 제1항에 있어서,
상기 제1 전극 및 상기 제2 전극은 백금(Pt), 텅스텐(W), 타이타늄 나이트라이드(TiN), 탄탈럼 나이트라이드(TaN), 금(Au), 루비듐(Ru), 이리듐(Ir), 팔라듐(Pd), 타이타늄(Ti), 하프늄(Hf), 몰리브덴(Mo) 및 나이오븀(Nb) 중 선택되는 적어도 어느 하나 금속 물질로 형성되는 것을 특징으로 하는
저항 변화 메모리 소자.According to claim 1,
The first electrode and the second electrode are platinum (Pt), tungsten (W), titanium nitride (TiN), tantalum nitride (TaN), gold (Au), rubidium (Ru), iridium (Ir), Characterized in that it is formed of at least one metal material selected from palladium (Pd), titanium (Ti), hafnium (Hf), molybdenum (Mo) and niobium (Nb)
Resistance change memory device.
KR1020210091242A 2021-07-12 2021-07-12 Resistive random access memory device KR102565919B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210091242A KR102565919B1 (en) 2021-07-12 2021-07-12 Resistive random access memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210091242A KR102565919B1 (en) 2021-07-12 2021-07-12 Resistive random access memory device

Publications (2)

Publication Number Publication Date
KR20230010552A KR20230010552A (en) 2023-01-19
KR102565919B1 true KR102565919B1 (en) 2023-08-10

Family

ID=85077971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210091242A KR102565919B1 (en) 2021-07-12 2021-07-12 Resistive random access memory device

Country Status (1)

Country Link
KR (1) KR102565919B1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101951542B1 (en) * 2017-03-09 2019-02-22 연세대학교 산학협력단 Resistive random access memory device and method of fabricating the same
KR102411184B1 (en) * 2017-10-20 2022-06-21 에스케이하이닉스 주식회사 Resistance Change Memory Device
KR102067513B1 (en) * 2018-05-03 2020-01-17 한양대학교 산학협력단 Resistance change memory device including resistance change layer by using sputtering and methode for fabricating the same
KR102345845B1 (en) * 2018-12-17 2021-12-31 세종대학교산학협력단 Resistance change memory device including cerium oxide layer as active layer
KR102077957B1 (en) 2019-04-05 2020-02-14 연세대학교 산학협력단 Resistive random-access memory and method of fabricating the same

Also Published As

Publication number Publication date
KR20230010552A (en) 2023-01-19

Similar Documents

Publication Publication Date Title
Sheng et al. Low‐conductance and multilevel CMOS‐integrated nanoscale oxide memristors
Sun et al. Performance‐enhancing selector via symmetrical multilayer design
US8124954B2 (en) Conductive bridging random access memory device and method of manufacturing the same
KR102407740B1 (en) Resistive memory architecture and devices
KR101239962B1 (en) Variable resistive memory device comprising buffer layer on lower electrode
Park et al. Thickness effect of ultra-thin Ta2O5 resistance switching layer in 28 nm-diameter memory cell
US8279656B2 (en) Nonvolatile stacked nand memory
Banerjee et al. Complementary switching in 3D resistive memory array
US9871077B2 (en) Resistive memory device with semiconductor ridges
CN109638153A (en) A kind of gating tube material, gating tube device and preparation method thereof
US8716059B2 (en) Combined conductive plug/conductive line memory arrays and methods of forming the same
US20090302301A1 (en) Resistance ram device having a carbon nano-tube and method for manufacturing the same
KR101384286B1 (en) ReRAM WITH A MECHANICAL SWITCH AS A SELECTOR, ARRAY STRUCTURE INCLUDING THE SAME AND FABRICATION METHOD FOR ReRAM WITH A MECHANICAL SWITCH AS A SELECTOR
KR20160036021A (en) Integrated circuit system with non-volatile memory and method of manufacture thereof
US10074695B2 (en) Negative differential resistance (NDR) device based on fast diffusive metal atoms
US20160028005A1 (en) Memristor structure with a dopant source
KR102565919B1 (en) Resistive random access memory device
KR101570620B1 (en) Resistance Random Access Memory Device and Method of manufacturing the same
CN112885869A (en) 1S1R device based on metallic intercalation and preparation method thereof
KR102567759B1 (en) Selector and memory device using the same
KR101469711B1 (en) Resistance switching memory device and method of the same
KR102429240B1 (en) Memristor and resistive memory device having the memristor
US11925129B2 (en) Multi-layer selector device and method of fabricating the same
US20240107904A1 (en) Resistive Switching in a RRAM Device
Raza Multilevel Resistive Switching in a Metal Oxide Semiconductor based on MoO 3

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant