KR102551636B1 - 어레이 기판 및 이를 포함하는 표시 장치 - Google Patents

Abstract

본 발명은 어레이 기판 및 이를 포함하는 표시장치에 관한 것이다. 본 발명은 순차적으로 게이트 신호를 제공하는 어레이 기판에서 전단 게이트 라인의 게이트 신호를 이용하여 구동 화소전극을 예비 충전하여 화소전극의 충전률을 증가시킬 수 있다. 또한, 본 발명은 화소전극을 예비 충전하기 위하여 예비충전 트랜지스터를 포함할 수 있다. 이에, 본 발명은 화소전극의 충전율을 증가하므로 표시장치의 평균 휘도 및 색재현율 등을 증가하고, 휘도 불균형을 개선 시킬 수 있다.

Description

어레이 기판 및 이를 포함하는 표시 장치{ARRAY SUBSTRATE AND DISPLAY DEVICE HAVING THE SAME}

본 발명은 어레이 기판 및 이를 포함하는 표시장치에 관한 것이다.

최근, 휴대폰(Mobile Phone), 노트북컴퓨터와 같은 각종 휴대기기(Potable device) 및, HDTV 등의 고해상도, 고품질의 영상을 구현하는 정보전자장치가 발전함에 따라, 이에 이용되는 평판표시장치(Flat Panel Display Device)에 대한 수요가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display) 및 OLED(Organic Light Emitting Diodes) 등이 활발히 연구되었지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현, 대면적 화면의 실현이라는 이유로 인해 현재에는 액정표시장치(LCD)가 각광을 받고 있다.

액정표시장치는 표시패널과, 표시패널의 복수의 데이터 라인에 데이터 전압을 공급하기 위한 데이터 드라이버와, 표시패널의 복수의 게이트 라인에 게이트 펄스를 공급하기 위한 게이트 드라이버와, 데이터 드라이버 및 게이트 드라이버를 제어하기 위한 타이밍 컨트롤러를 구비한다. 표시패널은 복수의 게이트 라인과 복수의 데이터 라인이 교차되어 화소영역을 정의한다. 화소영역은 게이트 라인의 게이트 펄스에 의해 제어되는 구동 트랜지스터와 데이터 라인의 데이터 전압에 의해 충전되는 화소전극을 포함한다.

액정표시장치는 게이트 라인과 연결된 구동 트랜지스터에 게이트 신호가 인가되어 구동 트랜지스터가 턴온(turn-on)되어 있는 동안에 데이터 라인을 통해 데이터 전압이 화소 전극에 인가된다. 화소 전극은 구동 트랜지스터가 턴오프(turn-off)될 때 데이터 전압의 충전(charging)을 완료한다.

그러나, 액정표시장치는 고해상도화, 고속구동화, 대형화함에 따라 게이트 펄스의 구동주파수가 증가하였다. 또한, 액정표시장치는 고해상도화, 고속구동화, 대형화함에 따라 표시패널의 부하(load)증가에 따른 RC 지연(RC delay)가 상승하였다. 이에, 액정표시장치는 화소 전극에서 데이터 전압을 충전할 수 있는 충전시간이 감소하였다. 또한, 액정표시장치는 화소전극에서 데이터 전압 충전율이 감소함에 따라 평균 휘도 감소, 휘도 불균형, 색재현율 감소 등의 문제가 있다.

본 발명은 앞에서 설명한 문제점을 해결하기 위한 것으로서, 데이터 전압에 의한 화소전극의 충전율을 개선할 수 있는 어레이 기판 및 이를 포함하는 표시 장치를 제공하는 것을 기술적 과제로 한다.

본 발명은 평균 휘도 및 색재현율 등을 증가하고, 휘도 불균형을 개선 시킬 수 있는 어레이 기판 및 이를 포함하는 표시 장치를 제공하는 것을 기술적 과제로 한다.

위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

상술한 과제 해결 수단으로서, 전단 게이트 라인과, 일단 게이트 라인과, 데이터 라인과, 일단 게이트라인과 데이터 라인이 교차되어 정의되는 화소영역에 배치되는 화소전극과, 전단 게이트 라인의 게이트 신호를 화소전극에 제공하는 예비충전 트랜지스터 및 일단 게이트 라인의 게이트 신호에 기초하여 데이터 라인의 데이터 전압을 화소전극에 제공하는 구동 트랜지스터를 포함하는 어레이 기판을 제공할 수 있다. 이에, 본 발명은 데이터 전압에 의한 화소전극의 충전율을 개선할 수 있다. 또한, 본 발명은 화소전극의 충전율일 증가하므로 표시장치의 평균 휘도 및 색재현율 등을 증가하고, 휘도 불균형을 개선 시킬 수 있다.

또 다른 본 발명의 실시 예에 따른 어레이 기판에 있어서, 화소전극은, 전단 게이트 라인의 게이트 신호에 의해 예비 충전된 후 데이터 전압에 의해 충전되는 어레이 기판을 제공할 수 있다.

또 다른 본 발명의 실시 예에 따른 어레이 기판에 있어서, 화소 전극의 전단 게이트 라인의 게이트 신호에 의해 예비 충전된 충전량은 상기 화소 전극의 데이터 전압에 의해 충전된 충전량보다 큰 어레이 기판을 제공할 수 있다.

또 다른 본 발명의 실시 예에 따른 어레이 기판에 있어서, 화소 전극의 상기 전단 게이트 라인의 게이트 신호에 의해 예비 충전된 충전량은 화소 전극의 데이터 전압에 의해 충전된 충전량보다 작은 어레이 기판을 제공할 수 있다.

또 다른 본 발명의 실시 예에 따른 어레이 기판에 있어서, 예비충전 트랜지스터는, 게이트 전극과 소스 전극이 전단 게이트 라인에 전기적으로 연결되고, 드레인 전극이 상기 화소전극에 전기적으로 연결되는 어레이 기판을 제공할 수 있다.

또 다른 본 발명의 실시 예에 따른 어레이 기판에 있어서, 구동 트랜지스터는, 게이트 전극이 상기 일단 게이트 라인에 전기적으로 연결되고, 소스 전극이 하나의 데이터 라인에 전기적으로 연결되고, 드레인 전극이 화소 전극에 전기적으로 연결되는 어레이 기판을 제공할 수 있다.

상술한 과제의 다른 해결 수단으로서, 제n-1 게이트 라인과, 제n 게이트 라인과, 제n-1 게이트 라인에서 연장된 게이트 전극과, 제n 게이트 라인에서 연장된 게이트 전극과, 데이터 라인과, 제n 게이트라인과 데이터 라인이 교차되어 정의되는 화소영역에 배치되는 화소전극과, 제n-1 게이트 라인에서 연장된 게이트 전극에 배치되고, 제n-1 게이트 라인에서 연장된 게이트 전극과 전기적으로 연결된 예비충전 소스 전극 및 화소전극과 전기적으로 연결된 예비충전 드레인 전극을 포함하는 예비충전 트랜지스터 및 제n 게이트 라인에서 연장된 게이트 전극에 배치되고, 데이터 라인에서 연장된 소스 전극과, 화소전극과 전기적으로 연결된 드레인 전극을 포함하는 구동 트랜지스터를 포함하는 어레이 기판을 제공할 수 있다. 이에, 본 발명은 데이터 전압에 의한 화소전극의 충전율을 개선할 수 있다. 또한, 본 발명은 화소전극의 충전율일 증가하므로 표시장치의 평균 휘도 및 색재현율 등을 증가하고, 휘도 불균형을 개선 시킬 수 있다.

또 다른 본 발명의 실시 예에 따른 어레이 기판에 있어서, 예비충전 트랜지스터는 제1 예비충전 전극과 제2 예비충전 전극을 더 포함하고, 제1 예비충전 전극은 예비충전 드레인 전극과 화소전극을 제1 컨택홀을 통하여 전기적으로 연결하고, 제2 예비충전 전극은 제n-1 게이트 라인에서 연장된 게이트 전극과 예비충전 소스 전극을 제2 및 제3 컨택홀을 통하여 전기적으로 연결하는 어레이 기판을 제공할 수 있다.

또 다른 본 발명의 실시 예에 따른 어레이 기판에 있어서, 제1 및 제2 예비충전 전극은 화소 전극과 동일한 재질인 어레이 기판을 제공할 수 있다.

또 다른 본 발명의 실시 예에 따른 어레이 기판에 있어서, 제1 및 제2 예비충전 전극은 투명 도전 재질인 어레이 기판을 제공할 수 있다.

상술한 과제의 다른 해결 수단으로서, 전술한 어레이 기판을 포함하는 표시장치를 제공할 수 있다.

본 발명의 실시 예에 따른 어레이 기판은 데이터 전압에 의한 화소전극의 충전율을 개선할 수 있다.

또한, 본 발명의 실시 예에 따른 어레이 기판은 화소전극의 충전율일 증가하므로 표시장치의 평균 휘도 및 색재현율 등을 증가하고, 휘도 불균형을 개선 시킬 수 있다.

이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들 이 새롭게 파악될 수도 있을 것이다.

도 1은 본 발명의 실시예에 따른 표시장치의 블록도이다.
도 2는 본 발명의 실시예에 따른 어레이기판의 화소영역을 설명하는 회로도이다.
도 3은 본 발명의 실시예에 따른 어레이기판을 설명하는 평면도이다.
도 4는 본 발명의 실시예에 따른 예비충전 트랜지스터를 설명하는 평면도이다.
도 5는 종래기술에 따른 표시장치의 화소전극 충전율을 설명하는 파형도이다.
도 6은 본 발명의 일 실시예에 따른 어레이기판의 화소전극 충전율을 설명하는 파형도이다.
도 7은 본 발명의 일 실시예에 따른 어레이기판의 화소전극 충전율을 설명하기 위한 일 실험예이다.
도 8은 본 발명의 일 실시예에 따른 어레이기판의 화소전극 충전율을 설명하기 위한 다른 실험예이다.
도 9는 본 발명의 다른 실시예에 따른 어레이기판의 화소전극 충전율을 설명하는 파형도이다.

다음에 소개되는 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소들을 나타낸다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이다. 또한, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.

공간적으로 상대적인 용어인 "아래(under, below, beneath)", "하부 (lower)", "위(on, above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해 되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함 할 수 있다.

본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다 (comprise)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

도 1은 본 발명의 실시예에 따른 표시장치의 블록도이다.

도 1을 참조하면, 표시패널(100)은 어레이 기판(101)과 어레이 기판(101)에 대응하여 배치된 대향기판(미도시) 및 양 기판 사이에 배치된 액정분자들을 구비한다. 이 표시패널(100)에는 데이터라인들(DL 1 내지 DL m)과 게이트라인들(GL 1 내지 GL k)의 교차 구조에 의해 매트릭스 형태로 m×k (m, k는 양의 정수)개의 화소 영역(P)이 정의되고 상기 화소 영역(P) 각각에 액정셀들이 배치된다.

또한 복수의 게이트 라인과 복수의 데이터 라인의 교차에 의해 정의되는 화소 영역(P)은 하나 이상의 서브 화소를 포함할 수 있다. 화소 영역(P)은 제1 색을 표시하는 제1 서브 화소, 제2 색을 표시하는 제2 서브 화소, 제3 색을 표시하는 제3 서브 화소를 포함할 수 있다. 또한, 화소 영역(P)은 추가적으로 제4 색을 표시하는 제4 서브 화소를 포함할 수 있다. 상기 제1 내지 제3 서브 화소는 레드, 그린 및 블루 컬러를 표시할 수 있고, 상기 제4 서브 화소는 화이트 컬러를 표시할 수 있다.

표시패널(100)의 어레이 기판(101)에는 m 개의 데이터라인들(DL 1 내지 DL m), k개의 게이트라인들(GL 1 내지 GL k), 공통라인(CL), 예비충전 트랜지스터(Tp), 구동 트랜지스터(Tr), 예비충전 트랜지스터(Tp)와 구동 트랜지스터(Tr)들에 각각 접속된 액정셀의 화소 전극(110), 공통전극(120), 액정 커패시터(Clc) 및 스토리지 커패시터(Cst) 등을 포함한 화소 영역(P)이 형성될 수 있다. 상기 표시패널(100)의 대향 기판(미도시) 상에는 블랙매트릭스가 형성될 수 있다. 그리고 상기 표시패널(100)의 대향 기판(미도시)과 어레이 기판(101) 각각에는 편광판이 부착될 수 있고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성될 수 있다. 또한, 표시패널(100)은 화소전극(110)과 공통전극(120)의 배치관계에 따라 수평 방향의 전기장 방향으로 액정을 정렬시키는 IPS(In-Plane Switching) 모드일 수 있다. 또한, 표시패널(100)은 화소전극(110)과 공통전극(120)의 배치관계에 따라 수직 방향의 전기장 방향으로 액정을 정렬시키는 TN(Twist Nematic) 모드 또는 VA(Vertical Alignment) 모드일 수 있다. 또한, 이 밖에, 표시패널(100)은 액정을 배향시키는 전기장 방향에 따라 다른 모드로 구동할 수 있다. 또한, 표시패널(100)은 IPS(In-Plane Switching) 모드, TN(Twist Nematic) 모드 또는 VA(Vertical Alignment) 모드 등에 따라 화소전극(110)과 공통전극(120)이 어레이 기판(101) 또는 대향기판(미도시)에 배치될 수 있다. 데이터 드라이버(300)는 다수의 데이터 드라이버 집적회로들을 구비할 수 있다. 데이터 드라이버(300)는 타이밍 컨트롤러(200)의 제어 하에 디지털 비디오 데이터(mRGB)를 래치하고 그 디지털 비디오 데이터를 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 데이터전압을 발생한다. 상기 다수의 데이터 드라이버 집적회로들 각각은 복수개로 그룹화된 데이터 라인(DL 1 내지 DL m) 각각에 데이터 신호를 제공할 수 있다. 따라서 표시장치의 해상도에 따라서 상기 데이터 드라이버 집적회로들의 그룹화 정도에 따라서도 상기 데이터 드라이버 집적회로들의 개수는 달라질 수 있다. 그리고 상기 데이터 드라이버(300)는 소스 출력 인에이블신호(SOE)가 로우 논리로 유지되는 각 수평기간 동안 데이터전압을 데이터라인들(DL 1 내지 DL m)에 공급할 수 있다. 또한 상기 데이터 드라이버 집적회로들은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 공정에 의해 표시패널(100)의 어레이 기판(101)에 접합될 수 있다.

게이트 드라이버(400)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터, 및 레벨 쉬프터와 게이트라인(GL 1 내지 GL k) 사이에 접속되는 출력 버퍼 등을 포함한다. 게이트 드라이버(400)는 타이밍 컨트롤러(200)의 제어 하에 일정 수평기간의 펄스폭을 가지는 게이트 신호들을 게이트라인들(GL 1 내지 GL n)에 순차적으로 공급할 수 있다. 게이트 드라이버(400)는 TCP 상에 실장되어 TAB 공정에 의해 표시패널(100)의 어레이 기판(101)에 접합되거나, 또는 GIP(Gate driver In Panel) 공정에 의해 화소 어레이와 동시에 어레이 기판(101) 상에 직접 형성될 수 있다.

타이밍 컨트롤러(200)는 시스템보드(미도시)로부터 입력되는 디지털 비디오 데이터(RGB)를 mRGB 비디오 데이터로 변환하고 이를 표시패널(100)에 맞게 재정렬하여 데이터 드라이버(300)에 공급한다. 타이밍 컨트롤러(200)는 시스템보드로부터 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블(Data Enable), 클럭신호(CLK) 등의 타이밍신호를 입력 받아 데이터 드라이버(300)와 게이트 드라이버(400)의 동작 타이밍을 제어하기 위한 제어신호들(GCS, DCS)을 발생한다. 그리고 표시패널(100)이 화이트 컬러를 표시하는 제4 서브화소를 포함하는 경우 디지털 비디오 데이터(RGB)를 mRGBW 비디오 데이터로 변환하고 이를 표시패널(100)에 맞게 재정렬하여 데이터 드라이버(300)에 공급할 수 있다.

게이트 드라이버(400)를 제어하기 위한 게이트 타이밍 제어신호(GCS)는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 1 프레임기간 동안 그 프레임기간의 시작과 동시에 1회 발생하여 첫 번째 게이트펄스를 발생시킨다. 게이트 쉬프트 클럭(GSC)은 쉬프트 레지스터를 구성하는 다수의 스테이지들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시킨다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이버(400)의 출력을 제어한다.

데이터 드라이버(300)를 제어하기 위한 데이터 타이밍 제어신호(DCS)로는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 수직 극성제어신호(Polarity, POL) 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 드라이버(300)의 데이터 샘플링 시작 타이밍을 제어하는 신호이며, 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 대응하여 데이터 드라이버(300)를 구성하는 각 IC에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 또한, 수직 극성제어신호(Polarity, POL)는 데이터 드라이버(300)에서 출력되는 데이터 전압을 게이트라인들(GL 1 내지 GL k)별로 수직 극성 반전 타이밍을 제어하고, 소스 출력 인에이블신호(SOE)는 데이터 드라이버(300)의 출력 타이밍을 제어하는 역할을 한다. 상기 데이터 구동회로(300)는 타이밍 컨트롤러(200)의 제어에 따라 입력되는 mRGB DATA를 래치한다. 그리고 수직 극성제어신호(Polarity, POL)를 아날로그 정극성 또는 부극성 감마보상전압(GAMMA)으로 변환하여 모든 데이터 라인(D1 내지 Dm)을 통해 동시에 표시패널(100)로 출력한다. 구체적으로 상기 데이터 드라이버(300)는 타이밍 컨트롤러(200)로부터 제공되는 수직 극성제어신호(POL)가 하이 논리일 때 데이터 드라이버(300)에서 출력되는 데이터 전압의 극성을 정극성으로 할 수 있고, 로우 논리일 때 데이터 드라이버(300)에서 출력되는 데이터 전압의 극성을 부극성으로 할 수 있다. 그리고 상기 수직 극성제어신호(POL)에 의하여 수직라인 단위로 극성을 반전할 수 있다.

도 2는 본 발명의 실시예에 따른 어레이 기판의 화소영역을 설명하는 회로도이다.

도 2는 본 발명의 실시예에 따른 어레이 기판(101)에서 제1 내지 제k 게이트 라인(GL 1 내지 GLk) 중 제n 게이트 라인(GL n)과 하나의 데이터 라인(DL)에 의해 정의되는 N번째 화소영역(P)이다(N은 2이상의 정수).

도 2를 참조하면, 실시예에 따른 어레이 기판(101)은 N번째 화소영역(P)에 공통전극(120)을 포함할 수 있다. 공통전극(120)은 화소전극(110)과 대응하여 배치되고 공통라인(CL)과 전기적으로 연결될 수 있다.

실시예에 따른 어레이 기판(101)은 N번째 화소영역(P)에 공통전극(120)과 화소전극(110)에 의한 액정 커패시터(Clc) 및 공통전극(120)과 구동 트랜지스터(Tr)에 의해 스토리지 커패시터(Cst) 및 기타 기생 커패시터를 포함할 수 있다.

실시예에 따른 어레이 기판(101)은 N번째 화소영역(P)에 구동 트랜지스터(Tr)을 포함할 수 있다. 구동 트랜지스터(Tr)는 제n 게이트 라인(GL n)의 게이트 신호를 N번째 화소전극(110)에 제공할 수 있다. 구동 트랜지스터(Tr)는 제n 번째 게이트 구동 트랜지스터(Tr)는 게이트 전극이 제n 게이트 라인(GL n)과 전기적으로 연결되고, 소스 전극이 데이터 라인(DL)과 연결되고, 드레인 전극이 화소전극(110)에 연결될 수 있다.

실시예에 따른 어레이 기판(101)은 N번째 화소영역(P)에 예비충전 트랜지스터(Tp)를 포함할 수 있다. 예비충전 트랜지스터(Tp)는 N-1번째 화소전극(110)에 제공되는 제n-1 게이트 라인(GL n-1)의 게이트 신호를 N번째 화소전극(110)에 제공할 수 있다. 예비충전 트랜지스터(Tp)는 게이트 전극과 소스전극이 제n-1 게이트 라인(GL n-1)과 전기적으로 연결되고, 드레인 전극이 화소전극(110)에 연결될 수 있다. 예비충전 트랜지스터(Tp)는 다이오드 커넥션 방식으로 게이트 전극과 소스전극이 전기적으로 연결될 수 있다. 예비충전 트랜지스터(Tp)는 제n-1게이트 라인(GL n-1)에 게이트 신호가 인가되고 동시에 N번째 화소전극(110)에 게이트 신호를 제공할 수 있다.

실시예에 따른 어레이 기판(101)은 N번째 화소영역(P)에 화소전극(110)을 포함할 수 있다. 화소전극(110)은 구동 트랜지스터(Tr)와 예비충전 트랜지스터(Tp)에 의해 게이트 신호를 인가 받아 충전될 수 있다. 또한, 화소전극(110)은 화상을 표시하는 구동을 위한 게이트 신호가 인가되기 전에 전단 게이트 라인의 게이트 신호를 인가 받아 미리 충전될 수 있다.

보다 구체적으로, N번째 화소영역(P)은 제n-1 게이트라인(GL n-1)에 게이트 신호가 인가되어 화소전극(110)을 예비적으로 충전할 수 있다. N번째 화소전극(110)의 예비 충전량은 데이터 전압보다 큰 게이트 신호가 인가되므로 데이터 전압에 의한 최대 충전량보다 클 수 있다. 또한, N번째 화소전극(110)의 예비 충전량은 데이터 전압에 의해 최종적으로 충전되어야 하는 충전량보다 작을 수 있다. 즉, N번째 화소전극(110)의 예비 충전량은 게이트 신호의 구동 주파수, 부하에 의한 RC지연 등에 따라 달라 질 수 있다. 이후, N번째 화소영역(P)은 제n 게이트라인(GL n)에 게이트 신호가 인가되어 구동 트랜지스터(Tr)가 턴온(turn-on)되는 동안 데이터라인(DL)의 데이터 전압에 의해 화소전극(110)의 충전을 완료하여 화상을 표시하는 구동을 할 수 있다. 즉, 화소전극(110)은 화상을 표시하는 구동 전에 예비적으로 충전하므로 결과적으로 데이터 전압에 의한 충전률이 증가한다.

따라서, 본 발명의 실시 예에 따른 어레이 기판은 데이터 전압에 의한 화소전극의 충전율을 개선할 수 있다. 또한, 본 발명의 실시 예에 따른 어레이 기판은 화소전극의 충전율일 증가하므로 표시장치의 평균 휘도 및 색재현율 등을 증가하고, 휘도 불균형을 개선 시킬 수 있다.

도 3은 본 발명의 실시예에 따른 어레이기판(101)을 설명하는 평면도이고, 도 4는 본 발명의 실시예에 따른 예비충전 트랜지스터(Tp)를 설명하는 평면도이다.

도 3을 참조하면, 도 3의 본 발명의 실시예는 액정패널(100)이 IPS 모드로 구동되는 하나의 예이다.

어레이 기판(101)은 투명한 절연기판이 될 수 있다. 상기 어레이 기판(101) 상에 제1 방향을 따라 연장된 데이터 라인(DL)과 상기 어레이 기판(101) 상에 제2 방향을 따라 연장되고 상기 데이터 라인(DL)과 교차하는 제n-1 및 제n 게이트 라인(GL n-1, GL n)을 포함할 수 있다. 제n-1 게이트 라인(GL n-1)과 데이터 라인(DL)이 교차되는 영역은 N-1번째 화소영역(N-1)으로 정의될 수 있고, 제n 게이트 라인(GL n)과 데이터 라인(DL)이 교차되는 영역은 N번째 화소영역(N)으로 정의될 수 있다. 어레이 기판(101)은 제2 방향을 따라 연장된 공통라인(CL)과, 공통라인(CL)과 전기적으로 연결되는 대면적의 공통전극(120)을 포함할 수 있다. 공통 전극(120)은 패턴 전극인 화소 전극(110)과 대응하여 배치될 수 있다. 어레이 기판(101)은 N번째 화소영역(N)에 구동 트랜지스터(Tr)을 포함할 수 있다. 구동 트랜지스터(Tr)는 제n 게이트 라인(GL n)으로부터 연장된 게이트 전극(GE)과 액티브층(ACT), 데이터 라인(DL)으로부터 연장된 소스 전극(SE) 및 화소 전극(110)과 전기적으로 연결된 드레인 전극(DE)을 포함할 수 있다.

도 3 및 도 4를 참조하면, 어레이 기판(101)은 N-1번째 화소영역(N-1)에 예비충전 트랜지스터(Tp)를 포함할 수 있다. 예비충전 트랜지스터(Tp)는 제n-1 게이트 라인(GL n-1)으로부터 연장된 게이트 전극(GE) 위에 형성될 수 있다. 예비충전 트랜지스터(Tp)는 예비충전 액티브층을 포함할 수 있다. 예비충전 액티브층은 제n-1 게이트 라인(GL n-1)으로부터 연장된 게이트 전극(GE) 위에 배치될 수 있다. 예비충전 트랜지스터(Tp)는 예비충전 소스 전극(116)을 포함할 수 있다. 예비충전 소스 전극(116)은 제n-1 게이트 라인(GL n-1)으로부터 연장된 게이트 전극(GE) 위에 배치될 수 있다. 예비충전 트랜지스터(Tp)는 제1 예비충전 전극(112)을 포함할 수 있다. 제1 예비충전 전극(112)은 제n-1 게이트 라인(GL n-1)으로부터 연장된 게이트 전극(GE) 및 예비충전 드레인 전극(113) 위에 배치될 수 있다. 제1 예비충전 전극(112)은 제n-1 게이트 라인(GL n-1)으로부터 연장된 게이트 전극(GE) 및 예비충전 드레인 전극(113)을 전기적으로 연결하기 위한 제1 컨택홀(114)을 포함할 수 있다. 제1 예비충전 전극(112)은 N번째 화소영역(N)의 화소전극(110)에서 연장될 수 있다. 즉, 제1 예비충전 전극(112)은 N번째 화소영역(N)의 화소전극(110)에서 연장된 화소전극연결부(111)에서 연장되어 배치될 수 있다. 예비충전 트랜지스터(Tp)는 제2 예비충전 전극(115)을 포함할 수 있다. 제2 예비충전 전극(115)은 제n-1 게이트 라인(GL n-1)으로부터 연장된 게이트 전극(GE) 및 예비충전 소스 전극(116) 위에 배치될 수 있다. 제2 예비충전 전극(115)은 제n-1 게이트 라인(GL n-1)으로부터 연장된 게이트 전극(GE)과 전기적으로 연결하기 위한 제3 컨택홀(118) 또는 예비충전 소스 전극(116)과 전기적으로 연결하기 위한 제2 컨택홀(117)을 포함할 수 있다. 즉, 도 4는 예비충전 소스 전극(116)과 제n-1 게이트 라인(GL n-1)으로부터 연장된 게이트 전극(GE)이 다이오드 커넥션 방식으로 전기적으로 연결된 모습이다. 제1 예비충전 전극(112) 및 제2 예비충전 전극(115)은 화소전극(110)과 동일한 재질일 수 있다. 또한, 제1 예비충전 전극(112) 및 제2 예비충전전극(115)은 투명 도전 재질인 ITO, IZO 또는 ITZO를 사용할 수 있다.

따라서, 본 발명의 일 실시예에 따른 어레이 기판(101)은 N-1번째 화소영역(N-1)에서 제n-1 게이트라인(GL n-1)에 게이트 신호가 인가되면 예비충전 트랜지스터(Tp)에 의하여 N번째 화소영역(N)의 화소전극(110)을 예비적으로 충전할 수 있다.

도 5는 종래기술에 따른 표시장치의 화소전극 충전율을 설명하는 파형도이고, 도 6은 본 발명의 일 실시예에 따른 어레이기판의 화소전극 충전율을 설명하는 파형도이다.

도 5를 참조하면, 도 5는 화소전극에 예비충전을 하지 않는 종래기술에 따른 표시장치에서 N번째 화소영역의 화소전극(Nth PXL)에 입력되는 데이터 전압(Data) 및 게이트 신호(Vgh)가 동기화되어 데이터전압이 충전되는 모습이다. 도 5의 종래기술에 따른 표시장치는 충전률을 개선하기 위하여 3H의 수평기간의 펄스폭을 가지는 게이트 하이 전압의 게이트 신호(Vgh)를 제n 게이트 라인(GL n)에 제공한다. 그러나, 도 5의 종래기술에 따른 표시장치는 게이트 신호(Vgh)가 게이트 하이전압에서 게이트 로우전압으로 되어 동기화가 완료되는 충전종료 지점(A)에서 N번째 화소영역의 화소전극(Nth PXL)에 충전률이 좋지 않음을 확인 할 수 있다. 즉, 도 5의 종래기술에 따른 표시장치는 화소전극에서 데이터 드라이버에서 제공되는 데이터 전압을 충분히 충전하지 못하여 휘도 불균형, 색재현율 등이 감소될 수 있다.

도 6을 참조하면, 도 6은 도 3의 본 발명의 일 실시예에 따른 표시장치에서 N번째 화소영역(N)의 화소전극(110, Nth PXL)에 입력되는 데이터 전압(Data)과, 제n-1 및 제n 게이트 라인에 제공되는 게이트 신호(Vgh(GL n-1), Vgh(GL n))가 동기화되어 데이터전압이 충전되는 모습이다. 도 6의 일 실시예에 따른 표시장치는 도 5의 종래기술보다 낮은 펄스폭의 1H의 수평기간을 가지는 게이트 신호들을 제공한다. 도 6의 일 실시예에 따른 표시장치는 제n-1 게이트 라인에 제공되는 게이트 신호(Vgh(GL n-1))에 의한 예비충전 지점(B)에서 N번째 화소전극(110)에 데이터 전압에 의한 최대 충전량보다 큰 충전량으로 충전된다. 도 6의 일 실시예에 따른 표시장치는 순차적으로 제n 게이트 라인에 제공되는 게이트 신호(Vgh(GL n))에 의한 충전종료 지점(C)에서 N번째 화소전극(110)에 데이터 전압이 충분히 충전된 모습을 볼 수 있다. 도 6의 일 실시예에 따른 표시장치는 도 5의 종래기술에 따른 표시장치보다 낮은 수평기간의 펄스폭의 게이트 신호로 구동하더라도 좋은 충전율을 보인다. 즉, 도 6의 일 실시예에 따른 표시장치는 게이트 신호가 높은 구동주파수로 동작하여도 충분한 화소전극의 충전을 구현할 수 있다.

본 발명의 일 실시예에 따른 표시장치의 화소전극 충전률이 종래기술에 따른 표시장치의 화소전극 충전률보다 좋은 하나의 이유는 본 발명의 구동 트랜지스터(Tr) 특성과 관련이 있다. 즉, 화소전극은 구동 트랜지스터(Tr)가 턴온(turn-on)되어 데이터라인에서 제공되는 데이터 전압이 충전될 수 있다. 이 때, 구동 트랜지스터(Tr)의 소스 전극에서 드레인 전극으로 흐르는 구동전류(I)는 구동 트랜지스터(Tr)의 게이트 전극와 소스 전극의 전압차(Vgs)에 제곱에 비례한다(I∝Vgs^2). 종래기술에 따른 표시장치는 화소전극에 데이터 전압이 충전됨에 따라 구동 트랜지스터의 소스 전극이 증가하므로 구동 트랜지스터(Tr)의 게이트 전극와 소스 전극의 전압차(Vgs)는 감소하게 되어 구동전류(I)는 점차 감소한다. 따라서, 종래기술에 따른 표시장치는 화소전극이 충전이 진행될수록 충전속도가 감소하므로 높은 구동주파수에서는 충분한 충전시간을 확보하지 못한다. 그러나, 본 발명의 일 실시예에 따른 표시장치는 미리 높은 전압으로 화소전극이 충전된 상태에서 낮은 전압의 데이터 전압이 입력되어 화소전극의 충전 전압이 입력 데이터 전압 레벨로 방전한다. 이에, 본 발명의 일 실시예에 따른 표시장치는 구동 트랜지스터의 소스 전극이 감소하므로 구동 트랜지스터(Tr)의 게이트 전극과 소스 전극의 전압차(Vgs)가 증가하게 되어 구동전류(I)가 점차 증가한다. 따라서, 본 발명에 따른 표시장치는 화소전극의 충전종료시점으로 다가갈수록 충전속도가 증가하므로 높은 구동주파수에서도 충분한 충전시간을 확보할 수 있다.

도 7 및 도 8은 본 발명의 일 실시예에 따른 어레이기판의 화소전극 충전율을 설명하기 위한 일 실험예이다.

도 7을 참조하면, 도 7은 도 6과 같이 표시장치의 데이터 드라이버(300)에서 데이터 전압(Data)이 정극성으로 제공된 경우이다. 도 7의 일 실시예에 따른 표시장치는 제n-1 게이트 라인에 제공되는 게이트 신호(Vgh(GL n-1))에 의한 예비충전 후 순차적으로 제n 게이트 라인에 제공되는 게이트 신호(Vgh(GL n))에 의한 N번째 화소전극(110, Nth PXL)에 데이터 전압이 충분히 충전된 모습을 볼 수 있다.

도 8을 참조하면, 도 8은 도 7과 달리 표시장치의 데이터 드라이버(300)에서 데이터 전압(Data)이 부극성으로 제공된 경우이다. 도 8의 일 실시예에 따른 표시장치는 제n-1 게이트 라인에 제공되는 게이트 신호(Vgh(GL n-1))에 의한 예비충전 후 순차적으로 제n 게이트 라인에 제공되는 게이트 신호(Vgh(GL n))에 의한 N번째 화소전극(110, Nth PXL)에 부극성 데이터 전압레벨로 데이터 전압이 충분히 충전된 모습을 볼 수 있다. 즉, 도 8의 일 실시예에 따른 표시장치는 높은 레벨의 게이트 하이전압인 게이트 신호(Vgh)에 의해 화소전극이 예비충전되어도 보다 낮은 레벨의 부극성 데이터 전압(Data) 레벨로 화소전극이 충분히 도달할 수 있다. 이는, 앞서 설명하였듯이 표시장치가 높은 구동주파수로 동작하여 충전시간이 감소하여도 표시장치의 화소전극은 충전상태가 높은 레벨에서 낮은 레벨로 도달하는 것은 고속으로 가능하기 때문이다. 따라서, 본 발명의 일 실시예에 따른 표시장치는 인버전 방식으로 동작하여도 충분한 화소전극의 충전률을 구현할 수 있다.

도 9는 본 발명의 다른 실시예에 따른 어레이기판의 화소전극 충전율을 설명하는 파형도이다.

도 9을 참조하면, 도 9는 도 3 및 도 6의 본 발명의 일 실시예에 따른 표시장치와 달리 예비충전 지점(D)에서 N번째 화소전극(110)이 충전종료 지점(E)의 데이터 전압(Data)에 의한 최대 충전량보다 작은 충전량으로 충전될 수 있다. 예를 들어, 도 9의 본 발명의 다른 실시예는 게이트 드라이버(400)에서 제공되는 게이트 신호(Vgh)의 구동주파수가 상당히 높을 경우 예비충전 지점(D)에서 N번째 화소전극(110, Nth PXL)이 데이터 전압(Data)에 의한 최대 충전량보다 작은 충전량으로 충전된 경우이다. 그럼에도 불구하고 도 9의 다른 실시예에 따른 표시장치는 순차적으로 제n 게이트 라인에 제공되는 게이트 신호(Vgh(GL n))에 의한 충전종료 지점(E)에서 N번째 화소전극(110)에 데이터 전압이 충분히 충전된 모습을 볼 수 있다. 즉, 도 9의 다른 실시예에 따른 표시장치는 N번째 화소전극(110)에 제n 게이트 라인에 제공되는 게이트 신호(Vgh(GL n))에 의한 충전이 시작할 때 미리 일정 레벨로 충전이 되어 있기 때문에 N번째 화소전극(110)의 짧은 충전 기간에도 충분히 데이터 전압을 충전할 수 있다. 따라서, 도 9의 다른 실시예에 따른 표시장치는 게이트 신호가 높은 구동주파수로 동작하여도 충분한 화소전극의 충전을 구현할 수 있다.

따라서, 본 발명의 실시 예에 따른 어레이 기판은 데이터 전압에 의한 화소전극의 충전율을 개선할 수 있다.

또한, 본 발명의 실시 예에 따른 어레이 기판은 화소전극의 충전율일 증가하므로 표시장치의 평균 휘도 및 색재현율 등을 증가하고, 휘도 불균형을 개선 시킬 수 있다.

본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시 적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100 표시패널
101 어레이 기판
110 화소 전극
111 화소 전극 연결부
112 제1 예비충전 전극
113 예비충전 드레인 전극
114 제1 컨택홀
115 제2 예비충전 전극
116 예비충전 소스 전극
117 제2 컨택홀
118 제3 컨택홀
120 공통 전극
130 제1 절연층
140 제2 절연층
200 타이밍 컨트롤러
300 데이터 드라이버
400 게이트 드라이버

Claims (14)

1. 전단 게이트 라인;
   일단 게이트 라인;
   데이터 라인;
   상기 일단 게이트라인과 상기 데이터 라인이 교차되어 정의되는 화소영역에 배치되는 화소전극;
   상기 전단 게이트 라인의 게이트 신호를 상기 화소전극에 제공하는 예비충전 트랜지스터; 및
   상기 일단 게이트 라인의 게이트 신호에 기초하여 상기 데이터 라인의 데이터 전압을 상기 화소전극에 제공하는 구동 트랜지스터를 포함하고,
   상기 예비충전 트랜지스터는, 게이트 전극과 소스 전극이 상기 전단 게이트 라인에 전기적으로 연결되고, 드레인 전극이 상기 화소전극에 전기적으로 연결되는 어레이 기판.
2. 제1 항에 있어서,
   상기 화소전극은, 상기 전단 게이트 라인의 게이트 신호에 의해 예비 충전된 후 상기 데이터 전압에 의해 충전되는 어레이 기판.
3. 제2 항에 있어서,
   상기 화소 전극의 상기 전단 게이트 라인의 게이트 신호에 의해 예비 충전된 충전량은 상기 화소 전극의 데이터 전압에 의해 충전된 충전량보다 큰 어레이 기판.
4. 제2 항에 있어서,
   상기 화소 전극의 상기 전단 게이트 라인의 게이트 신호에 의해 예비 충전된 충전량은 상기 화소 전극의 데이터 전압에 의해 충전된 충전량보다 작은 어레이 기판.
5. 삭제
6. 제1 항에 있어서,
   상기 구동 트랜지스터는, 게이트 전극이 상기 일단 게이트 라인에 전기적으로 연결되고, 소스 전극이 상기 데이터 라인에 전기적으로 연결되고, 드레인 전극이 상기 화소 전극에 전기적으로 연결되는 어레이 기판.
7. 제n-1 게이트 라인;
   제n 게이트 라인;
   데이터 라인;
   상기 제n 게이트 라인과 상기 데이터 라인이 교차되어 정의되는 화소영역에 배치되는 화소전극;
   상기 제n-1 게이트 라인에서 연장된 게이트 전극, 상기 제n-1 게이트 라인과 상기 제n-1 게이트 라인에서 연장된 게이트 전극에 전기적으로 연결된 예비충전 소스 전극 및 상기 화소전극과 전기적으로 연결된 예비충전 드레인 전극을 포함하는 예비충전 트랜지스터; 및
   상기 제n 게이트 라인에서 연장된 게이트 전극, 상기 데이터 라인에서 연장된 소스 전극과, 상기 화소전극과 전기적으로 연결된 드레인 전극을 포함하는 구동 트랜지스터를 포함하는 어레이 기판.
8. 제n-1 게이트 라인;
   제n 게이트 라인;
   데이터 라인;
   상기 제n 게이트라인과 상기 데이터 라인이 교차되어 정의되는 화소영역에 배치되는 화소전극;
   상기 제n-1 게이트 라인에서 연장된 게이트 전극, 상기 제n-1 게이트 라인과 상기 제n-1 게이트 라인에서 연장된 게이트 전극에 전기적으로 연결된 예비충전 소스 전극 및 상기 화소전극과 전기적으로 연결된 예비충전 드레인 전극을 포함하는 예비충전 트랜지스터; 및
   상기 제n 게이트 라인에서 연장된 게이트 전극, 상기 데이터 라인에서 연장된 소스 전극과, 상기 화소전극과 전기적으로 연결된 드레인 전극을 포함하는 구동 트랜지스터를 포함하고,
   상기 예비충전 트랜지스터는 제1 예비충전 전극과 제2 예비충전 전극을 더 포함하고,
   상기 제1 예비충전 전극은 상기 예비충전 드레인 전극과 상기 화소전극을 제1 컨택홀을 통하여 전기적으로 연결하고,
   상기 제2 예비충전 전극은 상기 제n-1 게이트 라인에서 연장된 게이트 전극과 상기 예비충전 소스 전극을 제2 컨택홀 및 제3 컨택홀을 통하여 전기적으로 연결하는 어레이 기판.
9. 제8 항에 있어서,
   상기 제1 및 제2 예비충전 전극은 상기 화소 전극과 동일한 재질인 어레이 기판.
10. 제8 항에 있어서,
    상기 제1 및 제2 예비충전 전극은 투명 도전 재질인 어레이 기판.
11. 제8 항에 있어서,
    상기 제1 예비충전 전극은 상기 제n-1 게이트 라인에서 연장된 게이트 전극과 상기 예비충전 드레인 전극에 중첩하고,
    상기 화소전극은 상기 제1 예비충전 전극 측으로 연장되어, 상기 제1 예비충전 전극에 연결된 화소 전극연결부를 더 포함하는 어레이 기판.
12. 제11 항에 있어서,
    상기 제2 예비충전 전극은 일단이 상기 예비충전 소스 전극 상에 배치되고, 타단이 상기 제n-1 게이트 라인에서 연장된 게이트 전극 상에 배치되며,
    상기 제2 컨택홀 및 상기 제3 컨택홀 각각은 상기 제2 예비충전 전극의 일단 및 타단 각각에 중첩하는 어레이 기판.
13. 제8 항에 있어서,
    상기 제n-1 게이트 라인에서 연장된 게이트 전극과 상기 예비충전 소스 전극은 다이오드 커넥션 방식으로 전기적으로 연결된 어레이 기판.
14. 제1 항 내지 제4항 및 제6항 내지 제13항 중의 어느 하나의 항에 의한 어레이 기판을 포함하는 표시장치.

Images