KR102549753B1 - 상향식 패턴 제조방법, 이에 의해 제조된 복합구조체 및 복합구조체를 포함하는 반도체 소자 - Google Patents

상향식 패턴 제조방법, 이에 의해 제조된 복합구조체 및 복합구조체를 포함하는 반도체 소자 Download PDF

Info

Publication number
KR102549753B1
KR102549753B1 KR1020210147829A KR20210147829A KR102549753B1 KR 102549753 B1 KR102549753 B1 KR 102549753B1 KR 1020210147829 A KR1020210147829 A KR 1020210147829A KR 20210147829 A KR20210147829 A KR 20210147829A KR 102549753 B1 KR102549753 B1 KR 102549753B1
Authority
KR
South Korea
Prior art keywords
pattern
base pattern
shape
target material
phase separation
Prior art date
Application number
KR1020210147829A
Other languages
English (en)
Other versions
KR20230063022A (ko
Inventor
임순민
이선숙
안기석
정하균
명성
송우석
Original Assignee
한국화학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국화학연구원 filed Critical 한국화학연구원
Priority to KR1020210147829A priority Critical patent/KR102549753B1/ko
Publication of KR20230063022A publication Critical patent/KR20230063022A/ko
Application granted granted Critical
Publication of KR102549753B1 publication Critical patent/KR102549753B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 균일성 및 정밀성이 우수한 패턴을 형성시킬 수 있는 상향식 패턴 제조방법에 관한 것으로, 상세하게 본 발명의 일 구현예에 따른 상향식 패턴 제조방법은 a) 기판 상에 제1물질과 제2물질에 의한 상분리 영역을 포함하는 기저패턴을 형성하는 단계; 및 b) 상기 기저패턴 상에 화학기상증착(CVD) 또는 원자층증착(ALD) 방법에 의해 목적물질을 증착하는 단계;를 포함하되, 상기 목적물질은 제1물질과 제2물질 중 일 물질 상에 선택적으로 증착되는 것을 특징으로 한다.

Description

상향식 패턴 제조방법, 이에 의해 제조된 복합구조체 및 복합구조체를 포함하는 반도체 소자{BOTTOM-UP PATTERN MANUFACTURING METHOD, Complex Structure Fabricated therefrom and Semiconductor Device comprising the Complex Structure}
본 발명은 상향식 패턴 제조방법, 이에 의해 제조된 복합구조체 및 복합구조체를 포함하는 반도체 소자에 관한 것으로, 상세하게 상분리 현상을 기반으로 하여 상향식으로 형성되는 상향식 패턴 제조방법, 이에 의해 제조된 복합구조체 및 복합구조체를 포함하는 반도체 소자에 관한 것이다.
과학기술의 발전과 더불어 전자기기의 고성능화 또는 소형화 등이 요구됨에 따라, 반도체 소자를 구성하는 구성 요소인 게이트, 채널, 전극 등 패턴 크기의 감소가 지속적으로 진행되고 있으며, 이는 무어의 법칙(Moore's law)에 의해 설명된다. 이와 더불어 2차원 반도체 물질 등 기존 벌크(Bulk) 물질의 한계를 뛰어넘는 다양한 물질이 연구되어 개발되고 있다.
한편, 패턴 미세화를 위해서는 리소그라피 공정에 사용되는 빛의 파장을 지속적으로 줄이는 전략이 사용되었으며, 최근에는 극자외선(Extreme ultraviolet, 13.5 nm) 파장을 활용하여 패턴의 크기를 극단적으로 줄일 수 있게 되었다.
하지만, 패턴의 크기가 감소하고, 목표 물질의 공정 환경 민감도가 상승할수록 리소그라피 및 식각 기반의 반도체 공정은 목표 물질의 패터닝 효율을 감소 시키거나, 패턴 전사가 가능한 공정 마진이 줄어들거나, 식각된 목표물질의 경계면에 의도치 않은 변형을 야기하는 것으로 알려져 있다.
예를 들면, 패턴의 사이즈가 감소할수록 경계면의 거칠기(Line edge roughness or line width roughness)가 패턴의 물성에 미치는 영향이 급격히 증가함에 따라, 그 중요도가 높아지게 된다.
하지만, 기존 리소그라피 공정의 경우 패턴 사이즈의 감소에 따라 목표 물질의 상부에서 먼저 빛으로 패터닝 되는 감광성 고분자의 한계 두께가 감소하고, 이에 의해 최종 패턴의 거칠기 및 두께 범위를 제한하게 된다.
또한, 2차원 물질과 같은 얇은 목표 물질을 상부의 감광성 고분자 패턴을 기반으로 식각하는 경우, 목표 물질의 식각 계면에서 발생하는 의도치 않은 변형이 발생하게 되는데, 이러한 변화는 2차원 물질이 일반 벌크 물질보다 높은 표면 대 부피비(Surface-to-volume ratio)를 가짐에 따라, 물질의 특성에 지대한 영향을 미치게 된다.
한편, 이는 앞선 공정 마진의 축소에 의해 목표 물질의 계면 뿐 아니라, 마스킹 패턴과 접하는 면에서도 영향이 있는 것으로 알려져 있으며, 전술한 이유로 인해 나노 물질의 특성에 큰 영향을 미치게 된다.
이에 패턴사이즈의 감소에 대응할 수 있도록 하는 다양한 공정 기법 연구들이 진행되고 있다. 그 중 대표적인 예로는 대한민국 공개특허 10-2019-0033455호에서와 같이 감광성 고분자의 패터닝 이후 무기물을 주입하는 공정을 통해 감광성 패턴의 식각 저항성을 향상하고, 이를 통해 좁은 식각 공정 마진을 개선하는 순차 침투 합성 (sequential infiltration synthesis) 공정의 접목 등을 예로 들 수 있다.
하지만, 상기 기술은 기존 하향식 리소그라피 공정에서 기인하는 감광 물질의 패턴의 불완전성을 극복하지 못한다는 한계를 지니며, 이에 따라 높은 빛 민감성과 작은 경계면 거칠기를 가지며, 순차 침투 합성법의 접목이 용이한 화학적 성질을 갖는 감광성 물질의 개발이 병행되어야 하는 단점이 있다.
따라서, 본 발명은 전술한 바와 같이 하향식 패터닝 방법 및 종래 기술의 근본적인 단점을 극복하며, 기판상에서 상분리를 통해 형성된 화학적 대비를 이용한 상향식 패턴 제조 방법에 대한 기술을 제안한다.
대한민국 공개특허 10-2019-0033455호
본 발명의 목적은 종래의 하향식 리소그라피 및 식각공정의 한계를 극복하여 나노물질을 포함하는 소자의 특성을 향상시킬 수 있도록 기판 상에서 미세 패턴이 상향식으로 형성되는 상향식 패턴 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 상향식 패턴 제조방법에 따라 제조된 복합구조체를 제공하는 것이다.
본 발명의 또 다른 목적은 복합구조체를 포함하는 반도체 소자를 제공하는 것이다.
본 발명의 일 양태에 따른 상향식(bottom-up) 패턴 제조방법은 a) 기판 상에 제1물질과 제2물질에 의한 상분리 영역을 포함하는 기저패턴을 형성하는 단계; 및 b) 형성된 기저패턴 상에 화학기상증착(CVD) 또는 원자층증착(ALD) 방법에 의해 목적물질을 증착하는 단계;를 포함하되, 증착되는 목적물질은 제1물질과 제2물질 중 일 물질 상에 선택적으로 증착된다.
본 발명의 일 실시예에 따른 상향식 패턴 제조방법에 있어, 목적물질은 상기 제1물질과 제2물질 중 적어도 일 물질에 대응하는 패턴을 복제하여 증착될 수 있다.
본 발명의 일 실시예에 따른 상향식 패턴 제조방법에 있어, 목적물질은 전도체, 반도체 및 절연체 중에서 선택되는 어느 하나 이상일 수 있다.
본 발명의 일 실시예에 따른 상향식 패턴 제조방법에 있어, 상기 제1물질은 구조단위 내에 친수성 작용기를 가지며, 제2물질은 구조단위 내에 소수성 작용기를 가지고, 제1물질과 제2물질이 서로 공유결합된 블록공중합체일 수 있다.
본 발명의 일 실시예에 따른 상향식 패턴 제조방법에 있어, 상기 목적물질은 알킬기를 포함하는 유기금속화합물 전구체가 상기 친수성 작용기와 반응하여 공유결합된 것일 수 있다.
본 발명의 일 실시예에 따른 상향식 패턴 제조방법에 있어, 상기 기저패턴은 상기 제1물질과 제2물질 중 적어도 일 물질의 형상이 주기적으로 배열되거나 랜덤하게 배열된 구조일 수 있다.
본 발명의 일 실시예에 따른 상향식 패턴 제조방법에 있어, 상기 형상은 선형, 각형, 점형, 구형, 반원형, 타원형, 라멜라형 및 자이로이드형 중에서 적어도 어느 하나를 포함할 수 있다.
본 발명의 일 실시예에 따른 상향식 패턴 제조방법에 있어, 상기 기저패턴은 블록공중합체의 자기조립 또는 스피노달 상분리에 의해 형성될 수 있다.
본 발명의 일 실시예에 따른 상향식 패턴 제조방법에 있어, 상기 a) 단계 이후, 화학적 개질 및 물리적 개질 중에서 선택되는 어느 하나 이상의 개질방법을 통해 상기 기저패턴의 표면을 개질하는 단계;를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 상향식 패턴 제조방법에 있어, 상기 기저패턴을 형성하는 a) 단계는 a-1) 기판 상에 제1물질 및 제2물질을 포함하는 상분리 물질을 도포하는 단계; 및 a-2) 상기 상분리 물질을 화학적으로 대비되는 영역으로 분리시키기 위한 구동력을 부여하는 단계;를 포함할 수 있다.
본 발명은 다른 일 양태에 따라 복합구조체를 제공한다.
본 발명의 다른 일 양태에 따른 복합구조체는 기판 상에 위치하며,　제1물질과 제2물질간의 상분리에 의해 형성된 기저패턴; 및 상기 기저패턴의 제1물질과 제2물질 중 일 물질 상에 목적물질이 선택적으로 적층되어 상기 일 물질의 패턴에 대응하는 상향식 패턴;을 포함한다.
본 발명의 일 실시예에 따른 복합구조체에 있어, 상기 기저패턴은 폴리메틸메타크릴레이트(PMMA), 폴리(2-비닐피리딘)(P2VP), 폴리(4-비닐피리딘)(P4VP), 폴리부틸아크릴레이트(PBA), 폴리디메틸실록산(PDMS) 및 폴리에틸렌옥사이드(PEO)으로 이루어지는 군에서 선택되는 제1물질; 및 폴리스티렌(PS), 폴리메틸스티렌(PMS), 폴리아이소프렌(PIS), 폴리비닐리덴플로라이드(PVDF), 폴리비닐리덴플로라이드-헥사플루오르프로필렌(PVDF-HFP) 및 폴리트리플루오르에틸메타크릴레이트(PTFEMA) 로 이루어지는 군에서 선택되는 제2물질;을 포함할 수 있다.
본 발명의 일 실시예에 따른 복합구조체에 있어, 상기 목적물질은 상기 기저패턴에 포함되는 소수성 작용기 및 친수성 작용기를 갖는 영역으로 분리되는 화학적 대비에 의해 상기 기저패턴 상에 선택적으로 위치하는 것일 수 있다.
본 발명의 일 실시예에 따른 복합구조체에 있어, 상기 상향식 패턴의 분해능은 5 내지 1000 nm일 수 있다.
본 발명은 또 다른 일 양태에 따라 전술한 복합구조체를 포함하는 반도체 소자를 제공한다.
본 발명에 따른 상향식 패턴은 기판 상에 제1물질과 제2물질에 의한 상분리 영역을 포함하는 기저패턴을 형성한 후, 기저 패턴 상에 화학기상증착(CVD) 또는 원자층증착(ALD) 방법에 의해 목적물질을 증착하되, 목적물질이 제1물질과 제2물질 중 일 물질 상에 선택적으로 증착되어 제조됨에 따라 증착되는 목적물질의 다변화를 유도할 수 있고, 선택적으로 증착되는 목적물질의 특성 및 정렬도를 개선시킬 수 있으며, 박막 및 나노물질 기반의 고성능 전자소자를 용이하게 제조할 수 있는 장점이 있다.
도 1은 본 발명의 일 실시예에 따라 상향식 패턴이 제조되는 순서도를 도시한 도면이다.
도 2는 본 발명의 다른 일 실시예에 따라 상향식 패턴이 제조되는 순서도를 도시한 도면이다.
도 3(a) 내지 도 3(c)는 본 발명의 실시예 1에 따른 상향식 패턴 제조방법을 순차적으로 나타내는 측면도이다.
도 4(a) 내지 도 4(c)는 본 발명의 일 실시예에 따라 형성된 기저패턴의 표면 형상을 도시한 도면이다.
도 5(a) 내지 도 5(c)는 본 발명의 실시예 2에 따른 상향식 패턴 제조방법을 순차적으로 나타내는 측면도이다.
도 6(a) 및 도 6(b)는 각각 기 형성된 기저패턴의 표면을 화학적으로 개질한 상태를 나타내는 도면 및 화학적으로 개질된 표면 상에 목적물질이 선택적으로 증착된 구조를 도시한 도면이다.
도 7은 기 형성된 기저패턴의 물리적 개질을 수행한 후 개질된 표면 상에 목적물질이 선택적으로 증착된 구조를 도시한 도면이다.
도 8(a) 및 도 8(b)는 본 발명의 일 실시예에 따른 기저패턴의 전자 현미경 이미지를 도시한 것이다.
도 9(a) 및 도 9(b)는 PVDF-HFP(Poly(vinylidene fluoride-co-hexafluoropropylene)) 기판상에서 각각 랜덤한 선형 패턴을 갖는 PS-b-PDMS 블록공중합체의 자기조립 구조체의 물리적 개질이 진행된 결과 및 물리적으로 개질된 기저패턴 상에 ZnO ALD 증착이 수행된 후 형성된 상향식 패턴의 이미지를 도시한 도면이다.
도 10(a)는 기판의 화학적 성질에 따른 박막의 선택적 증착 결과를 화학조성 분석 결과(X-ray photoelectron spectroscopy)를 통해 도시한 것이고, 도 10(b) 및 도 10(c)는 각각 Si 표면과 PVDF-HFP 표면에서의 원자층증착(ALD) 사이클에 따라 증착되는 Zn 원자 비율(%) 및 표면 특성에 따른 증착 선택성을 도시한 도면이다.
이하 첨부한 도면들을 참조하여 본 발명의 상향식 패턴 제조방법을 상세히 설명한다. 다음에 소개되는 도면들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 제시되는 도면들에 한정되지 않고 다른 형태로 구체화될 수도 있으며, 이하 제시되는 도면들은 본 발명의 사상을 명확히 하기 위해 과장되어 도시될 수 있다. 이때, 사용되는 기술 용어 및 과학 용어에 있어서 다른 정의가 없다면, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 통상적으로 이해하고 있는 의미를 가지며, 하기의 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 설명은 생략한다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타내는 것일 수 있다.
명세서 및 첨부된 특허청구범위에서 사용되는 단수 형태는 문맥에서 특별한 지시가 없는 한 복수 형태도 포함하는 것으로 의도할 수 있다.
본 명세서 및 첨부된 특허청구범위에서 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 특별히 한정하지 않는 한, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
본 발명의 일 양태에 따른 상향식 패턴 제조방법은 a) 기판 상에 제1물질과 제2물질에 의한 상분리 영역을 포함하는 기저패턴을 형성하는 단계; 및 b) 형성된 기저패턴 상에 화학기상증착(CVD) 또는 원자층증착(ALD) 방법에 의해 목적물질을 증착하는 단계;를 포함하되, 목적물질은 제1물질과 제2물질 중 일 물질 상에 선택적으로 증착되는 것을 특징으로 한다.
도 1은 본 발명의 일 실시예에 따라 상향식 패턴이 제조되는 순서도를 도시한 도면이다.
도 1를 참조하면, 본 발명의 일 구현예에 따라 상향식 패턴은 기판 상에 상분리된 영역을 포함하는 기저패턴을 형성한 후, 형성된 기저패턴 상에 목적물질의 영역 선택적 기상 증착에 의해 제조될 수 있다.
이 때, 기판 상에 형성된 상분리된 영역은 제1물질과 제2물질에 의해 상분리된 영역일 수 있으며, 기저패턴이라 함은 최종적으로 형성되는 패턴, 즉 목적물질이 선택적으로 증착되어 형성되는 상향식 패턴의 기반이 되는 패턴을 의미하는 것일 수 있다.
일 구현예에 있어, 목적물질은 기저패턴에 포함되는 제1물질과 제2물질 중 적어도 일 물질에 대응하는 패턴을 복제하여 증착되는 것일 수 있다.
구체적으로, 화학기상증착(CVD) 또는 원자층증착(ALD) 방법에 의해 목적물질은 제1물질과 제2물질 중 적어도 일 물질의 표면에 포함된 특정 작용기와 기상의 전구체 간의 결합 형성 유/무에 따라 영역 선택적인 증착 결과가 유도되어 상기 일 물질에 선택적으로 증착될 수 있는 것이다. 이 때, 목적물질은 선택적 영역의 일부 또는 전체를 무기물로 치환하여 형성되는 것일 수 있다.
일 예로, 서로 상이한 제1목적물질 및 제2목적물질은 독립적으로 기저패턴에 포함되는 제1물질 또는 제2물질에 대응하는 패턴을 복제하여 증착될 수 있다. 구체적으로 예를 들면, 제1목적물질은 제1물질 상에 선택적으로 증착될 수 있고, 제2목적물질은 제2물질 상에 선택적으로 증착될 수 있다. 또한, 제1목적물질은 제2물질 상에 선택적으로 증착될 수 있고, 제2목적물질은 제1물질 상에 선택적으로 증착될 수 있음은 물론이다.
일 구현예에 있어, 선택적으로 증착되는 목적물질의 선택성은 0.5 이상, 0.6 이상, 0.7 이상, 0.8 이상, 0.9 이상, 0.95 이상일 수 있으며, 실질적으로 1.0 이하 일 수 있다.
여기서 선택성은 원자층증착(ALD) 사이클에 따라 증착되는 목적물질에 포함된 원자의 원자 비율에 기반하여 하기 식1에 의해 도출되는 것일 수 있다.
(식 1)
Figure 112021125381838-pat00001
식 1에서 θGA는 목적물질이 증착되는 영역에서의 검출되는 원자%이고, θNGA는 증착되는 않는 영역에서의 검출되는 원자%이다.
이 때, 원자층증착(ALD)은 1 내지 200 사이클, 유리하게는 1 내지 160 사이클, 보다 유리하게는 10 내지 120 사이클, 보다 더 유리하게는 15 내지 90 사이클, 보다 더욱더 유리하게는 20 내지 80 사이클 동안 수행되는 것일 수 있다.
일 구체예에 있어, 기저패턴 상에 선택적으로 증착되는 목적물질의 두께는 목적에 따라 증착 공정의 제어를 통해 제어될 수 있으며, 예를 들면 원자층증착(ALD)은 10 내지 150 사이클, 실질적으로 20 내지 100 사이클, 보다 실질적으로 20 내지 80 사이클 동안 수행되어 목적물질을 증착시킬 수 있다. 비 한정적인 예로, 목적물질의 두께는 1 내지 300 nm, 구체적으로 1 내지 150 nm, 보다 구체적으로 1 내지 50 nm일 수 있으나, 이에 한정되는 것은 아니다.
일 실시예로, 목적물질은 전도체, 반도체 및 절연체 중에서 선택되는 어느 하나 이상일 수 있다.
일 구현예로, 기저패턴을 형성하는 단계는 a-1) 기판 상에 제1물질 및 제2물질을 포함하는 상분리 물질을 도포하는 단계; 및 a-2) 도포된 상분리 물질을 화학적으로 대비되는 영역으로 분리시키기 위한 구동력을 부여하는 단계;를 포함할 수 있다.
일 실시예로, 기판 상에 상분리 물질의 도포는 당업계에 널리 알려진 코팅방법이라면 제한 없이 사용될 수 있으며, 예를 들면 스핀코팅 (Spin coating), 딥코팅 (Dip coating) 및 증발법 (Evaporation) 등이 이용될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
일 구체예에 있어, 기판 상에 도포되는 상분리 물질은 블록간 불친성이 강한 고분자 혼합물, 유기물 블록공중합체, 유기-무기 블록공중합체 및 무기-무기 블록공중합체 중에서 선택되는 어느 하나 이상을 포함할 수 있으나, 상분리되어 기저패턴이 형성될 수 있는 물질이라면 제한 없이 사용할 수 있기 때문에 이에 한정되는 것은 아니다.
유리한 일 예로, 상분리 물질은 제1물질 및 제2물질을 포함할 수 있고, 제1물질은 구조단위 내에 친수성 작용기를 가지며, 제2물질은 구조단위 내에 소수성 작용기를 가지고, 제1물질과 제2물질이 서로 공유결합된 블록공중합체일 수 있다.
이 때, 전술한 목적물질은 알킬기를 포함하는 유기금속화합물 전구체가 친수성 작용기와 반응하여 공유결합된 것일 수 있다. 일 예로, 유기금속화합물의 전구체는 트리메틸알루미늄(TMA) 및 디에틸아연(DEZ) 중에서 선택되는 어느 하나 이상일 수 있다.
구체적으로, 친수성 작용기는 -COO-, -OH, -COOH, -CO-, -NH2, -NH-, -NHCO-, -NHCOO-, -NHCONH- 및 -O- 중에서 선택되는 어느 하나 이상일 수 있고, 소수성 작용기는 C1-C20 알킬기, C6-C20 아릴기, 불소기- 및 C1-C20 불화탄소기- 중에서 선택되는 어느 하나 이상일 수 있다.
보다 구체적으로, 블록공중합체로 예를 들면 폴리우레탄, 에폭시 중합체, 폴리아릴렌, 폴리아미드, 폴리에스테르, 폴리카보네이트, 폴리이미드, 폴리설폰, 폴리실록산, 폴리실라잔, 폴리에테르, 폴리우레아, 폴리올레핀, 비닐계 부가 중합체 및 아크릴계 중합체에서 선택되는 둘 이상의 서로 다른 반복단위를 포함 하는 것으로서, 구체적으로 친수성 아크릴계 블록 및 소수성 아크릴계 블록; 친수성 알킬렌옥사이드 블록 및 소수성 알킬렌옥사이드 블록; 비닐계 방향족 블록 및 헤테로원자 치환된 비닐계 방향족 블록; 헤테로원자 치환 또는 비치환 비닐계 방향족 블록 및 아크릴계 블록; 헤테로원자 치환 또는 비치환 비닐계 방향족 블록 및 알킬렌옥사이드 블록; 및 폴리에스테르계 블록 및 아크릴계 블록; 폴리실록산 블록 및 폴리설폰 블록; 폴리실록산 블록 및 알킬렌옥사이드 블록; 폴리실록산 블록 및 아크릴계 블록; 폴리실록산 블록 및 폴리이미드계 블록; 폴리 카보네이트 블록 및 폴리실록산 블록; 폴리에스테르 블록 및 폴리에테르 블록; 폴리아미드 블록 및 폴리에테르 블록; 등을 포함하는 블록공중합체일 수 있으나 이에 한정되지 아니하며 서로 화학적 성질 및/또는 물리적 성질을 달리하는 블록이라면 자기조립을 위한 블록공중합체로서 사용할 수 있다.
비 한정적인 일 구체예로, 블록공중합체는 폴리스티렌-블록-폴리메틸메타아크릴레이트(polystyrene-block-poly(methyl methacrylate), PS-b-PMMA), 폴리스티렌-블록-폴리디메틸실록세인(polystyrene-block-poly(dimethylsiloxane), PS-b-PDMS), 폴리스티렌-블록-폴리이소프렌(polystyrene-block-polyisoprene, PS-b-PIS), 폴리스티렌-블록-폴리(2-비닐피리딘)(polystyrene-block-poly(2-vinylpyridine), PS-b-P2VP), 폴리스티렌-블록-폴리(4-비닐피리딘)(polystyrene-block-poly(4-vinylpyridine), PS-b-P4VP), 폴리스티렌-블록-폴리에틸렌옥사이드(polystyrene-block-polyethyleneoxide, PS-b-PEO), 폴리부틸아크릴레이트-블록-폴리메틸메타크릴레이트(polybutylacrylate-block-polymethylmethacrylate, PBA-b-PMMA) 및 폴리부틸아크릴레이트-블록-폴리비닐피리딘 (polybutylacrylate-block-polyvinylpyridine, PBA-b-PVP) 중에서 선택되는 어느 하나 이상 일 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
일 구현예로, 기판 상에 도포된 제1물질 및 제2물질을 포함하는 상분리 물질은 부여된 구동력에 의해 미세상으로 분리되어 상분리된 영역이 형성될 수 있다.
이 때, 상분리된 영역의 규칙적 또는 불규칙적 형성에 기반한 기저패턴이 형성되는 것이며, 기저패턴의 표면 즉, 상분리된 영역의 표면은 전술한 친수성 작용기 및 소수성 작용기를 포함하여 화학적으로 대비된 표면일 수 있다.
구체적으로 상분리 물질은 상분리 물질에 포함되는 구성 성분 간의 부피분율(f), 분자량(N), 그리고 상호인력계수(Flory-Huggins interaction parameter (χ등에 따른 자기조립특성에 기반하여 규칙적 또는 불규칙적인 미세상으로 분리될 수 있으며, 이로 인해 제1물질 및 제2물질이 각각 독립적으로 포함된 상분리 영역이 형성될 수 있는 것이다.
기저패턴의 형성을 위해 부여되는 구동력은 당업계에 일반적으로 알려진 방법이라면 제한 없이 이용하여 부여될 수 있고, 일 예로, 구동력은 열적 어닐링(thermal annealing)법, 용매 어닐링(solvent annealing)법 또는 전기장이나 자기장, 전단력 등 외부 장(field)을 이용한 유도 방법 등을 통해 부여될 수 있으나 본 발명이 이에 한정되는 것은 아니다.
구체적 일 예로, 기저패턴은 제1물질과 제2물질 중 적어도 일 물질의 형상이 주기적으로 배열되거나 랜덤하게 배열된 구조일 수 있다.
일 예로, 일 물질의 형상은 선형, 각형, 점형, 구형, 반원형, 타원형, 라멜라형 및 자이로이드형 중에서 적어도 어느 하나를 포함할 수 있다.
이와 같이, 기저패턴은 전술한 형상을 포함하는 일 물질의 형상이 주기적으로 배열되거나 랜덤하게 배열된 구조에 기반한 것일 수 있으며, 블록공중합체의 자기조립 또는 스피노달 상분리에 의해 형성되는 것일 수 있다.
기저패턴이 스피노달 상분리에 의해 형성될 경우, 기저패턴은 랜덤하게 배열된 구조를 가질 수 있고, 블록공중합체의 자기조립에 의해 기저패턴이 형성될 경우 전술한 다양한 형상 중에서 적어도 하나 이상을 포함하는 형상이 주기적으로 배열된 구조의 기저패턴이 형성될 수 있다. 이 때, 기저패턴의 배열은 5 내지 1000 nm, 구체적으로 10 내지 500 nm, 보다 구체적으로 15 내지 300 nm, 보다 더 구체적으로 15 내지 100 nm, 보다 더욱더 구체적으로 15 내지 50 nm의 주기로 위치할 수 있다.
일 실시예로, 기저패턴의 기반이 되는 상분리 물질의 상분리 거동을 강화시키기 위해 a-1) 기판 상에 상분리 물질을 도포하는 단계 이전에 기판의 표면을 개질하는 단계를 더 포함할 수 있다.
상세하게, 기판의 표면 개질 단계를 통하여 상분리 물질 및 기판의 계면간 상호작용이 제어될 수 있고, 이를 통해 기판 상에 상분리 물질을 도포한 후 구동력을 부여하여 형성되는 기저패턴의 구조적 특성이 제어 될 수 있다.
여기서 기저패턴의 구조적 특성이라 함은 기저패턴의 배열 주기, 밀도, 높이, 크기 및 거칠기 중에서 선택되는 어느 하나 이상의 특성을 의미하는 것일 수 있다.
이와 같이, 구조적 특성이 제어된 기저패턴 상에 목적물질을 선택적으로 증착하여 상향식 패턴을 제조함으로써 복잡한 형태의 소자 제조를 용이하게 할 수 있을 뿐 아니라, 종래의 하향식 리소그라피 및 식각공정으로 인해 발생될 수 있는 패턴의 변형이나 패턴에 포함되는 나노물질의 열화에 의한 소자 특성 감소를 효과적을 억제 시킬 수 있는 장점이 있다.
일 구체예에 있어, 기판의 표면을 개질하는 방법은 당업계에서 통상적으로 사용되는 방법이라면 제한 없이 이용할 수 있고, 예를 들면, 기판의 표면은 자외선 및 플라즈마 세정공정, 산처리를 통한 에칭 공정, 자기조립단분자층(self-assembly monolayer (SAM)) 또는 랜덤공중합체(random copolymer)의 형성 등을 통해 개질될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
한편, 표면 개질을 통해 기저패턴의 구조적 특성을 제어할 수 있는 기판은 웨이퍼 또는 필름(film)의 형상으로 기판의 표면이 굴곡지거나 거칠기가 높은 기판일 수 있으며, 물성적으로, 기판은 리지드 기판 또는 유연한 기판일 수 있고, 물질적으로, 기판은 무기기판, 유기기판 또는 이들이 혼합된 다층기판일 수 있다.
비 한정적인 일 예로, 무기기판은 실리콘(Si), 게르마늄(Ge) 또는 실리콘게르마늄(SiGe)을 포함하는 4족 반도체; 갈륨비소(GaAs), 인듐인(InP) 또는 갈륨인(GaP)을 포함하는 3-5족 반도체; 황화카드뮴(CdS) 또는 텔루르 화아연(ZnTe)을 포함하는 2-6족 반도체; 황화납(PbS)을 포함하는 4-6족 반도체; 이들의 산화물, 또는 이들의 산화물에서 선택된 둘 이상의 물질이 각 층을 이루며 적층된 적층기판 및 알루미나, 티타니아, 지르코니아, 탄화규소 또는 질화규소를 포함하는 세라믹 기판 등을 들 수 있으나, 이에 한정되는 것은 아니며, 바람직하게는, Si 기판일 수 있다.
유기기판은 폴리에틸렌테레프탈레이트(polyethyleneterephthalate, PET), 폴리에틸렌나프탈레이트(polyethylenenaphthalate, PEN), 폴리메틸메타아크릴레이트(polymethylmethacrylate, PMMA), 폴리에테르에테 르케톤(polyetheretherketone, PEEK), 폴리카보네이트(polycarbonate, PC), 폴리이미드(polyimide, PI), 폴리에테르술폰(polyethersulfone, PES), 폴리아릴라이트(polyarylite) 또는 사이클릭올레핀코폴리머(cyclicolefincopolymer, COC) 등을 사용할 수 있으나, 반드시 이에 한정되는 것은 아니다.
도 2는 본 발명의 다른 일 실시예에 따라 상향식 패턴이 제조되는 순서도를 도시한 도면이다.
도 2에 도시된 바와 같이, a) 단계 이후, 화학적 개질 및 물리적 개질 중에서 선택되는 어느 하나 이상의 개질방법을 통해 형성된 기저패턴의 표면을 개질하는 단계를 더 포함할 수 있다.
기저패턴의 표면을 개질함에 따라 기저패턴 상에 증착되는 목적물질의 선택성이 강화될 수 있다.
일 예로, 상분리된 영역에 기반하여 형성된 기저패턴의 표면에서 화학적 대비가 부족할 경우 기저패턴 상에 선택적으로 증착되는 목적물질의 선택성이 결여되어 목적하는 상향식 패턴이 의도하지 않게 형성될 수 있으나, 화학적 및/또는 물리적 후처리를 통해 기저패턴의 표면을 개질시킴으로써 기저패턴 표면에서의 화학적 대비를 강화시킬 수 있고, 이로부터 기저패턴 상에 증착되는 목적물질의 선택성을 향상시켜 균일하고 정밀하게 상향식 패턴을 형성 시킬 수 있는 것이다.
비한정적인 일 예로, 화학적 개질은 금속염 또는 전구체 등을 제공하여 기저패턴의 일 영역을 친수성 작용기 또는 극성 작용기와 같은 특정 작용기로 치환하여 수행될 수 있고, 물리적 개질은 건식 또는 습식 식각을 통해 수행되는 것일 수 있으나, 통상적으로 고분자 영역의 표면을 개질 시킬 수 있는 방법이라면 제한 없이 사용될 수 있으므로 이에 한정되는 것은 아니다.
본 발명은 다른 일 양태에 따라 전술한 상향식 패턴 제조방법에 따라 제조된 복합구조체를 제공한다.
본 발명의 일 구현예에 따른 복합구조체는 기판 상에 위치하며,　제1물질과 제2물질간의 상분리에 의해 형성된 기저패턴; 및 기저패턴의 제1물질과 제2물질 중 일 물질 상에 목적물질이 선택적으로 적층되어 상기 일 물질의 패턴에 대응하는 상향식 패턴;을 포함한다.
이 때, 목적물질은 기저패턴에 포함되는 소수성 작용기 및 친수성 작용기를 갖는 영역으로 분리되는 화학적 대비에 의해 기저패턴 상에 선택적으로 위치하는 것일 수 있다.
구체적으로, 목적물질은 전도체, 반도체 및 절연체 중에서 선택되는 어느 하나 이상일 수 있으며, 기저패턴에 포함되는 친수성 작용기와의 결합에 의해 선택적으로 위치하는 것일 수 있다.
일 예로, 목적물질은 서로 상이한 제1목적물질 및 제2목적물질을 포함할 수 있고, 서로 상이한 제1목적물질 및 제2목적물질은 독립적으로 기저패턴에 포함되는 제1물질 또는 제2물질에 대응하는 패턴 상에 선택적으로 위치 할 수 있다. 구체적으로 예를 들면, 제1목적물질은 제1물질 상에 선택적으로 위치할 수 있고, 제2목적물질은 제2물질 상에 선택적으로 위치할 수 있다. 또한, 제1목적물질은 제2물질 상에 선택적으로 위치할 수 있고, 제2목적물질은 제1물질 상에 선택적으로 위치할 수 있음은 물론이다.
일 실시예로, 기저패턴은 기저패턴은 폴리메틸메타크릴레이트(PMMA), 폴리(2-비닐피리딘)(P2VP), 폴리(4-비닐피리딘)(P4VP), 폴리부틸아크릴레이트(PBA), 폴리디메틸실록산(PDMS) 및 폴리에틸렌옥사이드(PEO)으로 이루어지는 군에서 선택되는 제1물질; 및 폴리스티렌(PS), 폴리메틸스티렌(PMS), 폴리아이소프렌(PIS), 폴리비닐리덴플로라이드(PVDF), 폴리비닐리덴플로라이드-헥사플루오르프로필렌(PVDF-HFP) 및 폴리트리플루오르에틸메타크릴레이트(PTFEMA)로 이루어지는 군에서 선택되는 제2물질;을 포함할 수 있다.
일 구체예에 있어, 상향식 패턴의 분해능은 5 내지 1000 nm, 구체적으로 10 내지 500 nm, 보다 구체적으로 15 내지 300 nm, 보다 더 구체적으로 15 내지 100 nm, 보다 더욱더 구체적으로 15 내지 50 nm일 수 있다.
상향식 패턴은 기저패턴 상에 선택적으로 위치하는 목적물질에 의해 형성된 패턴이며, 상분리에 의해 형성된 기저패턴에 대응하여 위치하기 때문에 우수한 균일성 및 정밀성을 가질 수 있다.
본 발명은 또 다른 일 양태에 따라 전술한 복합구조체를 포함하는 반도체 소자를 제공한다.
본 발명의 일 구현예에 따른 복합구조체를 포함하는 반도체 소자는 균일성 및 정밀성이 우수한 상향식 패턴이 포함된 복합구조체를 포함함에 따라 복잡한 형태의 패턴 구현이 가능하고, 반도체 소자의 소형화에 의한 패턴의 변형 또는 불완전성에 따른 소자의 특성 저하 없이 반도체 소자에 포함되는 나노물질의 특성을 향상시킬 수 있는 장점이 있다.
이하, 실시예를 통해 본 발명에 따른 상향식 패턴 제조방법에 대해 더욱 상세히 설명한다. 다만 하기 실시예는 본 발명을 상세히 설명하기 위한 하나의 참조일 뿐 본 발명이 이에 한정되는 것은 아니며, 여러 형태로 구현될 수 있다.
또한, 달리 정의되지 않은 한, 모든 기술적 용어 및 과학적 용어는 본 발명이 속하는 당업자 중 하나에 의해 일반적으로 이해되는 의미와 동일한 의미를 갖는다. 본원에서 설명에 사용되는 용어는 단지 특정 실시예를 효과적으로 기술하기 위함이고 본 발명을 제한하는 것으로 의도되지 않는다.
(실시예 1)
도 3(a) 내지 도 3(c)는 본 발명의 실시예 1에 따른 상향식 패턴 제조방법을 순차적으로 나타내는 측면도들이다.
먼저 도 3(a) 및 도 3(b)를 참조하면, 기판(100) 상에 고분자 혼합물 또는 블록공중합체 중에서 선택되는 어느 하나 이상의 상분리 물질(200)을 도포한 후, 앞서 상술한 구동력을 부여하여 상분리된 영역을 포함하는 기저패턴(220 및 230)을 형성할 수 있다.
추가적으로, 상분리 물질(200)의 미세상 분리를 위한 구동력을 부여하기 전에 상분리 물질(200) 및 기판(100)의 계면(110) 즉, 기판(100)의 표면을 전술한 바와 개질시켜 기저패턴(220 및 230)의 구조적 특성을 제어할 수 있다.
규칙적 또는 불규칙으로 형성된 기저패턴(220 및 230)의 표면 형상을 도 4(a) 내지 도 4(c)에 도시하였으나, 이는 일 예시일 뿐 앞서 상술한 다양한 형상의 패턴이 형성될 수 있음은 물론이다.
이 때, 상분리되어 형성된 일 기저패턴(220) 및 다른 일 기저패턴(230)은 독립적으로 서로 상이한 제1물질 및 제2물질에 의한 상분리된 영역에 기반하여 형성된 것일 수 있으며, 제1물질은 구조단위 내에 친수성 작용기를 가지며, 제2물질은 구조단위 내에 소수성 작용기를 가지고 있는 것일 수 있다.
일 예로, 일 기저패턴(220)은 제1물질이 포함된 상분리 영역일 수 있고, 다른 일 기저패턴(230)은 제2물질이 포함된 상분리 영역일 수 있다.
기저패턴(220 및 230)을 형성한 이 후, 화학기상증착(CVD) 또는 원자층증착(ALD) 방법을 이용하여 기저패턴(220 및 230) 상에 목적물질을 증착시키되, 목적물질은 제1물질과 제2물질 중 일 물질 상에 선택적으로 증착되는 것일 수 있다.
도 3(c)를 참조하면, 제1목적물질(300)은 일 기저패턴(220) 상에 선택적으로 증착될 수 있으며, 다른 일 기저패턴(230)에는 증착되지 않을 수 있다.
이는 화학기상증착(CVD) 또는 원자층증착(ALD) 방법에 의해 제1목적물질(300)은 제1물질 표면의 작용기와 기상의 전구체 간의 공유결합이 형성된 반면에 제1목적물질(300)이 제2물질 표면의 작용기와는 반응하지 않아 제1물질이 포함된 상분리 영역에 선택적으로 증착될 수 있는 것이다.
(실시예 2)
도 5(a) 내지 도 5(c)는 본 발명의 실시예 2에 따른 상향식 패턴 제조방법을 순차적으로 나타내는 측면도들이다.
도 5(a) 및 도(b)에 도시된 기판(100) 상에 상분리 물질(200)을 도포한 후, 구동력을 부여하여 상분리된 영역을 포함하는 기저패턴(220 및 230)이 형성되는 과정은 앞서 상술한 실시예 1과 유사 또는 동일한 것으로 자세한 설명은 생략한다.
다만, 서로 상이한 제1목적물질(300) 및 제2목적물질(400)은 독립적으로 각각 제1물질을 포함하는 일 기저패턴(220) 및 제2물질을 포함하는 다른 일 기저패턴(230) 상에 선택적으로 증착될 수 있다.
이 때, 선택적으로 증착되는 제1목적물질(300) 및 제2목적물질(400)은 순차적으로 증착되는 것일 수 있으며, 동시에 증착될 수 있음은 물론이다.
(실시예 3)
도 6(a) 및 도 6(b)는 각각 기 형성된 기저패턴(220 및 230)의 표면을 화학적으로 개질한 상태를 나타내는 도면 및 화학적으로 개질된 표면 상에 목적물질이 선택적으로 증착된 구조를 도시한 도면이다.
기 형성된 기저패턴(220 및 230) 즉, 각각의 상분리 영역 표면에서의 화학적 대비가 부족할 경우, 증착되는 목적물질의 선택성이 결여될 수 있으나, 형성되는 상향식 패턴의 균일성 및 정밀성 향상을 목적으로 화학적 개질을 통하여 화학적 대비를 강화시킬 수 있다.
일 상분리 영역 또는 하나 이상의 상분리 영역을 화학적으로 개질시켜 기 형성된 기저패턴(220 및 230)의 표면은 개질된 표면(제1개질표면: 221 및 제2개질표면: 231)을 포함할 수 있다.
일 예로, 상분리된 영역에 포함된 작용기 또는 극성을 토대로 외부의 금속염이나 전구체 등을 제공하여 목적하는 상분리 영역 표면의 화학적 특성을 제어하여 도 6(b)에 도시된 바와 같이 기 형성된 기저패턴의 개질된 표면(221 및 231) 상에 증착되는 목적물질(300 및/또는 400)의 선택성을 향상 시킬 수 있다.
(실시예 4)
도 7은 기 형성된 기저패턴(220 및 230)의 물리적 개질을 수행한 후 개질된 표면 상에 목적물질(300 및 400)이 선택적으로 증착된 구조를 도시한 도면이다.
여기서 기 형성된 기저패턴(220 및 230)은 물리적 개질을 통하여 기 형성된 일 기저패턴(230)의 일부 또는 전체가 제거된 형태를 가질 수 있다.
일 예로, 도 7에 도시된 바와 같이, 일 기저패턴(230)이 완전히 제거되어 기판(100)의 표면이 드러날 수 있으며, 이 때 제1목적물질(300)은 식각되지 않은 기 형성된 일 기저패턴(220) 상에 형성될 수 있고, 제2목적물질(400)은 기판(100) 상에 선택적으로 증착될 수 있다.
여기서 물리적 개질은 건식 또는 습식 식각에 의해 수행될 수 있으며, 건식 식각 방법을 이용할 경우, 화학적 개질의 효과를 동시에 가질 수 있으므로 물리적 개질 후의 기저패턴 표면의 화학적 특성은 기 형성된 기저패턴(220 및 230) 표면의 화학적 특성과 상이할 수 있다.
(실험예 1)
도 8(a) 및 도 8(b)는 본 발명의 일 실시예에 따른 기저패턴의 전자 현미경 사진의 결과물을 도시한 것이다.
도 8(a)는 약 25 nm의 주기를 포함하는 선패턴을 갖는 블록공중합체의 방향성 자기조립(Directed self-assembly, DSA) 결과를 나타내고, 도 8(b)는 약 50 nm 주기 및 약 20 nm 직경을 가지는 구형 패턴을 포함하는 블록공중합체의 DSA 결과를 나타내는 것을 알 수 있다.
여기서, 도 8(a) 및 도 8(b)의 기저패턴의 주기는 블록공중합체의 주기적 구조로 인하여 규칙적인 양상을 나타내며, 방향성 자기조립 공정의 영향으로 배열이 제어된 결과를 나타낸다.
보다 구체적으로, 도 8(a)의 기저패턴은 세워진 라멜라 구조로 도출되는 PS-b-PMMA 블록공중합체의 자기조립 구조체의 전자현미경 사진의 결과물이며, 구조적 특성으로 인해 상분리 이후에 패턴의 형태가 표면으로 노출된다.
도 8(a)의 기저패턴 형태는 상분리 공정 이후 표면에서 그 대비가 초기에도 확인되나, 도시된 도 8(a)의 경우에는 한쪽의 상분리 패턴을 TMA 와 H2O를 전구체로 활용하여 Al2O3로 화학적 개질을 한 결과를 나타낸다. 구체적으로, PS-b-PMMA 블록공중합체의 자기조립 구조체에서 PMMA 블록 전체를 ALD 장비를 이용하여 화학적 개질을 수행한 결과이다.
이 때, 개질된 PMMA 블록은 PMMA 블록 표면 뿐만 아니라, 상기 전구체가 PMMA 내부로 침투되어 PMMA 블록 내부(matrix) 역시 Al2O3로 개질될 수 있고, PMMA 블록 내부는 Al2O3 및 PMMA을 포함하는 화합물로 개질 될 수 있다.
도 8(b)의 기저패턴 형태는 기저패턴의 일부가 물질의 내부에서 배열되며, 해당 구조에서는 상분리 패턴의 대비를 드러내기 위해 물리적 개질을 진행한 결과를 나타내었다.
보다 구체적으로, 도 8(b)의 기저패턴은 구형 PDMS로 도출되는 PS-b-PDMS 블록공중합체의 자기조립 구조체를 두 단계의 개질 방법을 통해 구현한 결과이다.
예를 들어, 자기조립된 구형의 PS-b-PDMS 상분리 구조는 PDMS의 낮은 표면 에너지로 인해 표면이 PDMS로 덮혀있고, 내부에는 PS 매트릭스 내에 PDMS 구형의 패턴이 위치 하는 것으로 알려져 있다.
이에 따라, CF4 플라즈마 공정을 이용해 표면의 PDMS를 제거하고, 이어서 O2 플라즈마 공정을 통해 PS 매트릭스를 일부 제거하여 상분리된 블록공중합체 패턴의 형태를 표면에서부터 확인 할 수 있다.
이 때, O2 플라즈마 공정은 PS 매트릭스를 일부 제거함과 동시에 PDMS 구형 패턴을 SiO2로 치환하는 화학적 개질 방법을 동시에 제공할 수 있다.
도 9(a) 및 도 9(b)는 PVDF-HFP(Poly(vinylidene fluoride-co-hexafluoropropylene)) 기판상에서 각각 랜덤한 선형 패턴을 갖는 PS-b-PDMS 블록공중합체의 자기조립 구조체의 물리적 개질이 진행된 결과 및 물리적으로 개질된 기저패턴 상에 ZnO ALD 증착이 수행된 후 형성된 상향식 패턴의 이미지를 도시한 도면이다.
도 9(a)를 참조하면, 전술한 바와 같이 물리적 개질을 통하여 PDMS 표면이 실리콘 산화물로 치환된 일 상분리 영역(밝은 영역)을 확인할 수 있고, PS 표면은 식각되어 PVDF-HFP 기판의 표면이 노출된 다른 일 상분리 영역(어두운 영역)을 확인할 수 있다.
도 9(b)에 나타난 바와 같이, ZnO ALD 증착이 수행된 후 ZnO는 표면이 실리콘 산화물로 치환된 PDMS 기저 패턴 상에 선택적으로 증착됨을 확인하였다.
(실험예 2)
도 10(a)는 기판의 화학적 성질에 따른 박막의 선택적 증착 결과를 화학조성 분석 결과(X-ray photoelectron spectroscopy)를 통해 도시한 것이고, 도 10(b) 및 도 10(c)는 각각 Si 표면과 PVDF-HFP 표면에서의 원자층증착(ALD) 사이클에 따라 증착되는 Zn 원자 비율(%) 및 표면 특성에 따른 증착 선택성을 도시한 도면이다.
구체적으로, 도 10(a)에 도시된 결과들은 다양한 기판에서 ZnO 박막 원자층 기상 증착 공정을 일정 횟수 (30 또는 60 사이클) 진행한 후, XPS 분석을 통해 Zn 2p 신호를 확인한 결과를 나타낸 것이다.
여기서, 각 그래프의 최상단에 위치한 Zn 2p 신호의 경우 Si 기판 상에 증착한 예를 나타내며, 다른 종류의 기판에 대해 기준을 나타낸다.
도 10(a)에 나타난 바와 같이, 기판의 종류에 따라서 ZnO의 성장 정도에 큰 차이가 있음을 확인할 수 있으며, 스핀-온-카본(SOC) 기판의 경우 증착을 일부 억제함을 보였으며, PVDF-HFP 기판에서는 박막의 증착이 완전히 억제됨을 확인하였다.
추가적으로, Si 표면과 PVDF-HFP 표면에서의 ZnO 증착 선택성을 각각의 표면에서 검출되는 Zn 원자%를 통해 비교 할 수 있으며, 증착 선택성은 하기 식 2를 통해 도출하였다.
(식 2)
Figure 112021125381838-pat00002
식 2에서 θGA는 목적물질이 증착되는 영역에서의 검출되는 원자%이고, θNGA는 증착되는 않는 영역에서의 검출되는 원자%이다.
도 10(b) 및 도 10(c)를 참조하면, 소수성 표면인 PVDF-HFP에서 ZnO의 증착이 지연됨을 확인할 수 있고, 그 결과 Si 기판 상에서 ZnO가 우수한 증착 선택성을 가지고 증착되는 것을 알 수 있다.
이와 같이, 고분자 물질의 혼합물 또는 블록공중합체의 상분리 형상을 이용하여 기판 표면에 화학적 대비를 갖는 기저패턴을 형성할 수 있으며, 형성된 기저패턴을 바탕으로 기판상에 형성된 화학적 대비 구조는 상분리 영역에서 각각의 영역 특성에 따라 증착 물질 성장의 선택성을 제공할 수 있다.
이상과 같이 특정된 사항들과 한정된 실시예를 통해 본 발명이 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (15)

  1. a) 기판 상에 제1물질과 제2물질에 의한 상분리 영역을 포함하는 기저패턴을 형성하는 단계; 및
    b) 상기 기저패턴 상에 화학기상증착(CVD) 또는 원자층증착(ALD) 방법에 의해 목적물질을 증착하는 단계;를 포함하되,
    상기 목적물질은 제1물질과 제2물질 중 일 물질 상에 선택적으로 증착되어 10 내지 500 nm의 분해능을 갖는 상향식(bottom-up) 패턴 제조 방법.
  2. 제 1항에 있어서,
    상기 목적물질은 상기 제1물질과 제2물질 중 적어도 일 물질에 대응하는 패턴을 복제하여 증착되는 상향식 패턴 제조방법.
  3. 제 1항에 있어서,
    상기 목적물질은 전도체, 반도체 및 절연체 중에서 선택되는 어느 하나 이상인 상향식 패턴 제조방법.
  4. 제 1항에 있어서,
    상기 제1물질은 구조단위 내에 친수성 작용기를 가지며, 제2물질은 구조단위 내에 소수성 작용기를 가지고, 제1물질과 제2물질이 서로 공유결합된 블록공중합체인 상향식 패턴 제조방법.
  5. 제 4항에 있어서,
    상기 목적물질은 알킬기를 포함하는 유기금속화합물 전구체가 상기 친수성 작용기와 반응하여 공유결합된 것인 상향식 패턴 제조방법.
  6. 제 1항에 있어서,
    상기 기저패턴은 상기 제1물질과 제2물질 중 적어도 일 물질의 형상이 주기적으로 배열되거나 랜덤하게 배열된 구조인 상향식 패턴 제조방법.
  7. 제 6항에 있어서,
    상기 형상은 선형, 각형, 점형, 구형, 반원형, 타원형, 라멜라형 및 자이로이드형 중에서 적어도 어느 하나를 포함하는 상향식 패턴 제조방법.
  8. 제 1항에 있어서,
    상기 기저패턴은 블록공중합체의 자기조립 또는 스피노달 상분리에 의해 형성되는 상향식 패턴 제조방법.
  9. 제 1항에 있어서,
    상기 a) 단계 이후, 화학적 개질 및 물리적 개질 중에서 선택되는 어느 하나 이상의 개질방법을 통해 상기 기저패턴의 표면을 개질하는 단계;를 더 포함하는 상향식 패턴 제조방법.
  10. 제 1항에 있어서,
    상기 기저패턴을 형성하는 a) 단계는
    a-1) 기판 상에 제1물질 및 제2물질을 포함하는 상분리 물질을 도포하는 단계; 및
    a-2) 상기 상분리 물질을 화학적으로 대비되는 영역으로 분리시키기 위한 구동력을 부여하는 단계;를 포함하는 상향식 패턴 제조방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020210147829A 2021-11-01 2021-11-01 상향식 패턴 제조방법, 이에 의해 제조된 복합구조체 및 복합구조체를 포함하는 반도체 소자 KR102549753B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210147829A KR102549753B1 (ko) 2021-11-01 2021-11-01 상향식 패턴 제조방법, 이에 의해 제조된 복합구조체 및 복합구조체를 포함하는 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210147829A KR102549753B1 (ko) 2021-11-01 2021-11-01 상향식 패턴 제조방법, 이에 의해 제조된 복합구조체 및 복합구조체를 포함하는 반도체 소자

Publications (2)

Publication Number Publication Date
KR20230063022A KR20230063022A (ko) 2023-05-09
KR102549753B1 true KR102549753B1 (ko) 2023-06-30

Family

ID=86408447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210147829A KR102549753B1 (ko) 2021-11-01 2021-11-01 상향식 패턴 제조방법, 이에 의해 제조된 복합구조체 및 복합구조체를 포함하는 반도체 소자

Country Status (1)

Country Link
KR (1) KR102549753B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002169303A (ja) * 2000-09-19 2002-06-14 Toto Ltd パターン形成方法、および、このパターン形成方法により製造された電子デバイス、光学素子、光触媒性部材
KR101451301B1 (ko) 2013-05-01 2014-10-17 한국화학연구원 주형을 이용한 패터닝된 자가조립식 유기 박막 전자 소자의 제조 방법 및 이를 통해 제조되는 패터닝된 자가조립식 유기 박막 전자 소자
KR102436923B1 (ko) 2018-01-26 2022-08-26 주식회사 엘지화학 광 감응기를 포함하는 블록 공중합체

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160038708A (ko) * 2014-09-30 2016-04-07 주식회사 엘지화학 블록 공중합체
WO2018008734A1 (ja) * 2016-07-06 2018-01-11 Jsr株式会社 膜形成用組成物、膜形成方法及び自己組織化リソグラフィープロセス
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
KR102498640B1 (ko) * 2018-08-16 2023-02-10 주식회사 엘지화학 패턴화 기판의 제조 방법
KR102244053B1 (ko) * 2019-05-02 2021-04-23 한국과학기술원 마이크로미터 이하의 필름 패터닝을 위한 저온 스핀코팅 공정 방법 및 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002169303A (ja) * 2000-09-19 2002-06-14 Toto Ltd パターン形成方法、および、このパターン形成方法により製造された電子デバイス、光学素子、光触媒性部材
KR101451301B1 (ko) 2013-05-01 2014-10-17 한국화학연구원 주형을 이용한 패터닝된 자가조립식 유기 박막 전자 소자의 제조 방법 및 이를 통해 제조되는 패터닝된 자가조립식 유기 박막 전자 소자
KR102436923B1 (ko) 2018-01-26 2022-08-26 주식회사 엘지화학 광 감응기를 포함하는 블록 공중합체

Also Published As

Publication number Publication date
KR20230063022A (ko) 2023-05-09

Similar Documents

Publication Publication Date Title
US9023222B2 (en) Pattern forming method
CN107210197B (zh) 用于嵌段共聚物的定向自组装的混杂形貌和化学预制图案
US8486489B2 (en) Methods for aligning polymer films and related structures
KR101999870B1 (ko) 화학적으로 패턴화된 표면과 제2 표면 사이의 블록 공중합체 막의 유도 조립
US8114301B2 (en) Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
KR101345109B1 (ko) 임프린트 리소그래피와 리프트 오프 공정을 이용한 3차원 구조의 정렬된 나노구조체의 제조방법
US9632408B1 (en) Graphoepitaxy directed self assembly
US9089080B2 (en) Corrugated interfaces for multilayered interconnects
JP2010522643A5 (ko)
US9029271B2 (en) Methods of patterning block copolymer layers
Wu et al. Conversion of bilayers of PS-b-PDMS block copolymer into closely packed, aligned silica nanopatterns
US20130210226A1 (en) Pattern formation method
US20160068430A1 (en) Patterning method
KR102549753B1 (ko) 상향식 패턴 제조방법, 이에 의해 제조된 복합구조체 및 복합구조체를 포함하는 반도체 소자
US20160342089A1 (en) Method for directed self-assembly (dsa) of a block copolymer (bcp) using a topographic pattern
KR102244053B1 (ko) 마이크로미터 이하의 필름 패터닝을 위한 저온 스핀코팅 공정 방법 및 장치
TW201546872A (zh) 半導體積體電路的製造方法
US20140238591A1 (en) Method of transferring graphene
US10784108B2 (en) Method for forming a functionalised assembly guide
US20180086885A1 (en) Fabrication of patterned nanoparticle structures
CN108231547B (zh) 半导体装置的形成方法
US20150367379A1 (en) Preparing patterned neutral layers and structures prepared using the same
KR102595510B1 (ko) 기판의 표면장력을 조절하여 형성된 이중 나노 중공 패턴을 포함하는 이중 나노 중공 패턴 공중합체 박막 적층체 및 그의 제조방법
KR102172214B1 (ko) 금속 미세패턴의 제조방법
US9221957B2 (en) Patterning by area selective oxidation

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant