KR102546420B1 - Electroluminescent Display Device and Method of Fabricating the same - Google Patents

Electroluminescent Display Device and Method of Fabricating the same Download PDF

Info

Publication number
KR102546420B1
KR102546420B1 KR1020170125401A KR20170125401A KR102546420B1 KR 102546420 B1 KR102546420 B1 KR 102546420B1 KR 1020170125401 A KR1020170125401 A KR 1020170125401A KR 20170125401 A KR20170125401 A KR 20170125401A KR 102546420 B1 KR102546420 B1 KR 102546420B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
bank
pixel area
groove
Prior art date
Application number
KR1020170125401A
Other languages
Korean (ko)
Other versions
KR20180053220A (en
Inventor
이상빈
최정묵
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to CN201711052256.7A priority Critical patent/CN108074950B/en
Priority to EP17199647.3A priority patent/EP3321985B1/en
Priority to US15/808,435 priority patent/US10692949B2/en
Publication of KR20180053220A publication Critical patent/KR20180053220A/en
Application granted granted Critical
Publication of KR102546420B1 publication Critical patent/KR102546420B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/17Passive-matrix OLED displays
    • H10K59/173Passive-matrix OLED displays comprising banks or shadow masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer

Abstract

본 발명은 전계발광 표시장치에 관한 것으로, 본 발명의 전계발광 표시장치는, 장축과 단축을 가지며, 장축 방향으로의 거리보다 단축 방향으로의 거리보다 긴 다수의 화소영역이 정의된 기판과, 기판 상의 보호막과, 보호막 상의 각 화소영역에 위치하는 제1 전극과, 제1 전극의 가장자리를 덮으며 인접한 화소영역 사이의 뱅크와, 뱅크 내의 제1 전극 상부의 발광층과, 발광층 상부의 제2 전극을 포함하고, 보호막은 단축 방향으로 인접한 화소영역 사이에 홈을 가지며, 제1 전극의 상면으로부터 단축 방향으로 인접한 화소영역 사이의 뱅크의 제1 높이는, 제1 전극의 상면으로부터 장축 방향으로 인접한 화소영역 사이의 뱅크의 제2 높이보다 낮다.
이에 따라, 화소영역의 장축과 단축 방향에 대해 뱅크의 높이를 다르게 하여, 용액 공정을 통해 균일한 두께의 발광층을 형성함으로써, 화질을 향상시킬 수 있다.
[0001] The present invention relates to an electroluminescent display device, which includes: a substrate having a major axis and a minor axis and defining a plurality of pixel regions that are longer than the distance in the direction of the major axis and in the direction of the minor axis; A passivation film on the top, a first electrode positioned in each pixel area on the passivation film, a bank between adjacent pixel areas covering the edge of the first electrode, a light emitting layer on top of the first electrode in the bank, and a second electrode on top of the light emitting layer wherein the passivation layer has a groove between adjacent pixel regions in a short-axis direction, and a first height of a bank between pixel regions adjacent in a short-axis direction from an upper surface of the first electrode is between pixel regions adjacent in a long-axis direction from the upper surface of the first electrode lower than the second height of the bank of
Accordingly, image quality may be improved by forming a light emitting layer having a uniform thickness through a solution process by varying the height of the bank in the direction of the major axis and the minor axis of the pixel region.

Description

전계발광 표시장치 및 그 제조방법{Electroluminescent Display Device and Method of Fabricating the same}Electroluminescent Display Device and Method of Fabricating the Same}

본 발명은 전계발광 표시장치에 관한 것으로, 특히 균일한 휘도를 제공할 수 있는 대면적, 고해상도 전계발광 표시장치 및 그 제조방법에 관한 것이다.The present invention relates to an electroluminescent display device, and more particularly, to a large-area, high-resolution electroluminescence display device capable of providing uniform luminance and a manufacturing method thereof.

최근, 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판표시장치(flat panel display)가 널리 개발되어 다양한 분야에 적용되고 있다. Recently, a flat panel display having excellent characteristics such as thinness, light weight, and low power consumption has been widely developed and applied to various fields.

평판표시장치 중에서, 유기발광다이오드 표시장치(organic light emitting diode display device: OLED display device)라고도 불리는 전계발광 표시장치(electroluminescent display device)는, 전자 주입 전극인 음극과 정공 주입 전극인 양극 사이에 형성된 발광층에 전하를 주입하여 전자와 정공이 엑시톤(exciton)을 형성한 후, 이 엑시톤이 발광 재결합(radiative recombination) 함으로써 빛을 내는 소자이다. 이러한 전계발광 표시장치는 플라스틱과 같은 유연한 기판(flexible substrate) 위에도 형성할 수 있을 뿐 아니라, 자체 발광형이기 때문에 대조비(contrast ratio)가 크며, 응답시간이 수 마이크로초(㎲) 정도이므로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5V 내지 15V의 비교적 낮은 전압으로 구동이 가능하므로 구동회로의 제작 및 설계가 용이한 장점을 가진다. Among flat panel display devices, an organic light emitting diode display device (OLED display device), also called an electroluminescent display device, has a light emitting layer formed between a cathode as an electron injection electrode and an anode as a hole injection electrode. Electrons and holes form excitons by injecting charge into them, and then these excitons undergo radiative recombination to emit light. Such an electroluminescent display device can be formed on a flexible substrate such as plastic, and has a high contrast ratio because it is a self-luminous type and has a response time of several microseconds (μs), so it is easy to implement moving images. It is easy, has no viewing angle limitation, is stable even at low temperatures, and can be driven with a relatively low voltage of 5V to 15V DC, so it has the advantage of easy manufacturing and design of a driving circuit.

도 1은 일반적인 전계발광 표시장치의 구조를 밴드 다이어그램으로 표시한 도면이다. 1 is a diagram showing the structure of a general electroluminescence display in a band diagram.

도 1에 도시한 바와 같이, 전계발광 표시장치는 양극인 애노드(anode)(1)와 음극인 캐소드(cathode)(7) 사이에 발광물질층(light emitting material layer)(4)이 위치한다. 애노드(1)로부터의 정공과 캐소드(7)로부터의 전자를 발광물질층(4)으로 주입하기 위해, 애노드(1)와 발광물질층(4) 사이 및 캐소드(7)와 발광물질층(4) 사이에는 각각 정공 수송층(hole transporting layer: HTL)(3)과 전자 수송층(electron transporting layer: ETL)(5)이 위치한다. 이때, 정공과 전자를 좀더 효율적으로 주입하기 위해 애노드(1)와 정공 수송층(3) 사이에는 정공 주입층(hole injecting layer: HIL)(2)을, 전자 수송층(5)과 캐소드(7) 사이에는 전자 주입층(electron injecting layer: EIL)(6)을 더 포함한다. As shown in FIG. 1, in the electroluminescent display device, a light emitting material layer 4 is positioned between an anode 1 as an anode and a cathode 7 as a cathode. In order to inject holes from the anode 1 and electrons from the cathode 7 into the light emitting material layer 4, between the anode 1 and the light emitting material layer 4 and between the cathode 7 and the light emitting material layer 4 ), a hole transporting layer (HTL) 3 and an electron transporting layer (ETL) 5 are respectively positioned between them. At this time, in order to inject holes and electrons more efficiently, a hole injection layer (HIL) 2 is provided between the anode 1 and the hole transport layer 3, and between the electron transport layer 5 and the cathode 7. Further includes an electron injection layer (EIL) 6.

이러한 구조를 가지는 전계발광 표시장치에서, 애노드(1)로부터 정공 주입층(2)과 정공 수송층(3)을 통해 발광물질층(4)으로 주입된 정공(+)과, 캐소드(7)로부터 전자 주입층(6) 및 전자 수송층(5)을 통해 발광물질층(4)으로 주입된 전자(-)가 결합하여 엑시톤(8)을 형성하게 되고, 이 엑시톤(8)으로부터 발광물질층(4)의 밴드 갭에 해당하는 색상의 빛을 발하게 된다.In the electroluminescent display device having such a structure, holes (+) injected from the anode 1 through the hole injection layer 2 and the hole transport layer 3 into the light emitting material layer 4 and electrons from the cathode 7 Electrons (-) injected into the light emitting material layer 4 through the injection layer 6 and the electron transport layer 5 are combined to form excitons 8, and the light emitting material layer 4 from the excitons 8 It emits light of a color corresponding to the band gap of .

이러한 전계발광 표시장치의 발광물질층(4)과 정공 주입층(2), 정공 수송층(3), 전자 수송층(5), 전자 주입층(6)은 미세금속마스크(fine metal mask)를 이용하여 유기발광물질을 선택적으로 증착하는 진공 열 증착(vacuum thermal evaporation)법에 의해 형성된다. The light emitting material layer 4, the hole injection layer 2, the hole transport layer 3, the electron transport layer 5, and the electron injection layer 6 of the electroluminescent display device are formed by using a fine metal mask. It is formed by a vacuum thermal evaporation method that selectively deposits an organic light emitting material.

그런데, 이러한 증착 공정은 마스크 구비 등에 의해 제조 비용을 증가시키며, 마스크의 제작 편차, 처짐, 쉐도우 효과(shadow effect) 등에 의해 대면적 및 고해상도 표시장치에 적용하기 어려운 문제가 있다. However, such a deposition process increases manufacturing cost due to the provision of a mask, and is difficult to apply to a large-area and high-resolution display device due to variations in mask manufacturing, sagging, and shadow effects.

이를 해결하기 위해, 용액 공정(solution process)에 의해 발광물질층을 형성하는 방법이 제안되었다. 용액 공정에서는, 화소영역을 둘러싸는 뱅크를 형성하고, 분사장치의 노즐(nozzle)을 일정 방향으로 스캔함으로써 뱅크 내의 화소영역에 발광물질을 포함하는 용액을 적하(drop)한 후, 이를 건조하여 발광물질층을 형성한다. To solve this problem, a method of forming a light emitting material layer by a solution process has been proposed. In the solution process, a bank surrounding a pixel area is formed, and a solution containing a light emitting material is dropped on the pixel area in the bank by scanning a nozzle of an injection device in a certain direction, and then dried to emit light. form a material layer.

그런데, 이러한 용액 공정에 의해 발광물질층을 형성하는 방법에서는, 용액의 건조 과정에서 용매의 증발이 균일하게 이루어지지 않아, 화소영역 내에 형성된 발광물질층은 불균일한 두께를 갖게 된다. 즉, 발광물질층은 일측의 두께가 타측의 두께에 비해 급격히 두꺼워지는 비대칭 U자 모양을 가지거나, 또는 중앙의 두께가 가장자리에 비해 두꺼워지는 W자 모양을 가질 수 있다. However, in the method of forming the light emitting material layer by such a solution process, the evaporation of the solvent is not uniform during the drying process of the solution, so that the light emitting material layer formed in the pixel area has a non-uniform thickness. That is, the light emitting material layer may have an asymmetrical U-shape in which one side is rapidly thicker than the other side, or a W-shape in which the central thickness is thicker than the edge.

이러한 불균일한 두께의 발광물질층을 포함하는 발광다이오드는 발광이 균일하지 않으며, 이에 따라, 전계발광 표시장치의 휘도가 불균일하게 되어 화질이 저하된다. A light emitting diode including a light emitting material layer having a non-uniform thickness emits non-uniform light, and accordingly, luminance of the electroluminescent display device is non-uniform, resulting in deterioration in image quality.

본 발명은 증착 공정에 의한 전계발광 표시장치의 제조 비용 증가와 면적 및 해상도 제약 문제를 해결하고자 한다.SUMMARY OF THE INVENTION The present invention is intended to solve problems of increased manufacturing cost and area and resolution limitations of an electroluminescent display device by a deposition process.

또한, 본 발명은 전계발광 표시장치의 휘도 균일도 문제를 해결하고자 한다. In addition, the present invention is to solve the luminance uniformity problem of the electroluminescent display device.

상기의 목적을 달성하기 위하여, 본 발명에 따른 전계발광 표시장치는, 제 1 화소 영역, 상기 제 1 화소영역에 제 1 및 제 2 방향을 따라 각각 인접하는 제 2 및 제 3 화소영역이 정의된 기판과; 상기 기판 상부에 위치하고 상기 제 1 및 제 2 화소영역 사이에 홈을 포함하는 절연층과; 상기 절연층 상에 위치하고 상기 제 1 내지 제 3 화소영역 각각에 대응하는 제 1 전극과; 상기 제 1 전극의 가장자리를 덮고 상기 제 1 및 제 2 화소영역 사이와 상기 제 1 및 제 3 화소영역 사이에 위치하는 뱅크와; 상기 제 1 전극 상의 발광층과; 상기 발광층 상의 제 2 전극을 포함하고, 상기 제 1 화소영역과 제 2 화소영역 사이에 위치하는 상기 뱅크는 상기 제 1 전극으로부터 제 1 높이를 갖고, 상기 제 1 화소영역과 제 3 화소영역 사이에 위치하는 상기 뱅크는 상기 제 1 전극으로부터 상기 제 1 높이보다 작은 제 2 높이를 갖는다.In order to achieve the above object, an electroluminescent display device according to the present invention includes a first pixel area, and second and third pixel areas adjacent to the first pixel area along first and second directions, respectively, are defined. a substrate; an insulating layer positioned on the substrate and including a groove between the first and second pixel regions; first electrodes disposed on the insulating layer and corresponding to each of the first to third pixel regions; a bank covering an edge of the first electrode and positioned between the first and second pixel areas and between the first and third pixel areas; a light emitting layer on the first electrode; The bank including a second electrode on the light emitting layer, positioned between the first pixel area and the second pixel area, has a first height from the first electrode, and is positioned between the first pixel area and the third pixel area. The bank located has a second height smaller than the first height from the first electrode.

또한, 본 발명의 전계발광 표시장치는, 제 1 화소 영역, 상기 제 1 화소영역에 제 1 및 제 2 방향을 따라 각각 인접하는 제 2 및 제 3 화소영역이 정의된 기판과; 상기 제 1 내지 제 3 화소영역 각각에 대응하는 제 1 전극과; 상기 제 1 전극의 가장자리를 덮고 상기 제 1 및 제 2 화소영역 사이와 상기 제 1 및 제 3 화소영역 사이에 위치하는 뱅크와; 상기 제 1 전극 상의 발광층과; 상기 발광층 상의 제 2 전극을 포함하고, 상기 제 1 화소영역과 상기 제 2 화소영역 사이에서 상기 뱅크의 저면은 상기 제 1 전극의 저면보다 낮게 위치한다.Further, the electroluminescent display device of the present invention includes: a substrate defining a first pixel region and second and third pixel regions respectively adjacent to the first pixel region along first and second directions; a first electrode corresponding to each of the first to third pixel regions; a bank covering an edge of the first electrode and positioned between the first and second pixel areas and between the first and third pixel areas; a light emitting layer on the first electrode; A second electrode is included on the emission layer, and a bottom surface of the bank is located lower than a bottom surface of the first electrode between the first pixel area and the second pixel area.

또한, 본 발명의 전계발광 표시장치의 제조 방법은, 제 1 화소 영역, 상기 제 1 화소영역에 제 1 및 제 2 방향을 따라 각각 인접하는 제 2 및 제 3 화소영역이 정의된 기판 상부에 절연층을 형성하는 단계와; 상기 제 1 내지 제 3 화소영역 각각에 대응하여 상기 절연층 상에 제 1 전극을 형성하는 단계와; 상기 절연층의 일부를 식각하여 상기 제 1 및 제 2 화소영역 사이에 홈을 형성하는 단계와; 상기 제 1 전극의 가장자리를 덮고 상기 제 1 및 제 2 화소영역 사이와 상기 제 1 및 제 3 화소영역 사이에 위치하는 뱅크를 형성하는 단계와; 상기 제 1 전극 상에 발광층을 형성하는 단계와; 상기 발광층 상에 제 2 전극을 형성하는 단계를 포함하고, 상기 제 1 화소영역과 제 2 화소영역 사이에 위치하는 상기 뱅크는 상기 제 1 전극으로부터 제 1 높이를 갖고, 상기 제 1 화소영역과 제 3 화소영역 사이에 위치하는 상기 뱅크는 상기 제 1 전극으로부터 상기 제 1 높이보다 작은 제 2 높이를 갖는다.In addition, in the manufacturing method of the electroluminescent display device of the present invention, a first pixel region, and second and third pixel regions adjacent to the first pixel region along the first and second directions, respectively, are defined on an upper portion of a substrate that is insulated. forming a layer; forming a first electrode on the insulating layer corresponding to each of the first to third pixel regions; etching a portion of the insulating layer to form a groove between the first and second pixel regions; forming a bank covering an edge of the first electrode and positioned between the first and second pixel areas and between the first and third pixel areas; forming a light emitting layer on the first electrode; and forming a second electrode on the light emitting layer, wherein the bank positioned between the first pixel area and the second pixel area has a first height from the first electrode, and the first pixel area and the second electrode have The bank located between the three pixel areas has a second height smaller than the first height from the first electrode.

본 발명에서는, 발광다이오드의 발광층을 용액 공정으로 형성함으로써, 제조 비용이 절감되고 대면적 및 고해상도의 전계발광 표시장치를 제공할 수 있다.In the present invention, by forming the light emitting layer of the light emitting diode through a solution process, manufacturing costs can be reduced and a large area and high resolution electroluminescent display can be provided.

또한, 화소영역의 장축과 단축 방향에 대해 뱅크의 높이를 다르게 하여, 균일한 두께의 발광층을 형성함으로써, 화질을 향상시킬 수 있다. In addition, image quality can be improved by forming a light emitting layer having a uniform thickness by varying the heights of the banks in the direction of the major axis and the minor axis of the pixel region.

또한, 불균일한 두께의 발광층에 의해 야기되는 소비전력 상승 및 수명 저하를 방지할 수 있다. In addition, it is possible to prevent an increase in power consumption and a decrease in lifetime caused by the light emitting layer having a non-uniform thickness.

도 1은 일반적인 전계발광 표시장치의 구조를 밴드 다이어그램으로 표시한 도면이다.
도 2는 본 발명의 실시예에 따른 전계발광 표시장치의 하나의 화소영역을 나타내는 회로도이다.
도 3은 본 발명의 실시예에 따른 전계발광 표시장치의 단면도이다.
도 4는 본 발명의 제1 실시예에 따른 전계발광 표시장치의 개략적인 평면도이다.
도 5는 도 4의 V-V선에 대응하는 본 발명의 제1 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 6은 도 4의 VI-VI선에 대응하는 본 발명의 제1 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 7은 도 4의 VII-VII선에 대응하는 본 발명의 제1 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 8은 본 발명의 제1 실시예에 따른 다른 예의 전계발광 표시장치의 개략적인 평면도이다.
도 9는 본 발명의 제2 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 10은 본 발명의 제3 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 11은 본 발명의 제4 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 12는 본 발명의 제5 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 13a 내지 도 13c는 본 발명의 제5 실시예에 따른 전계발광 표시장치의 일부에 대한 제조 공정을 보여주는 개략적인 단면도이다.
도 14는 본 발명의 제6 실시예에 따른 전계발광 표시장치의 개략적인 평면도이다.
도 15는 도 14의 XV-XV선에 대응하는 본 발명의 제6 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 16은 도 14의 XVI-XVI선에 대응하는 본 발명의 제6 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
1 is a diagram showing the structure of a general electroluminescence display in a band diagram.
2 is a circuit diagram showing one pixel area of an electroluminescent display device according to an exemplary embodiment of the present invention.
3 is a cross-sectional view of an electroluminescent display device according to an embodiment of the present invention.
4 is a schematic plan view of an electroluminescent display device according to a first embodiment of the present invention.
FIG. 5 is a schematic cross-sectional view of the electroluminescent display device according to the first embodiment of the present invention, corresponding to the line VV of FIG. 4 .
FIG. 6 is a schematic cross-sectional view of the electroluminescent display device according to the first embodiment of the present invention, corresponding to the line VI-VI of FIG. 4 .
FIG. 7 is a schematic cross-sectional view of the electroluminescent display device according to the first embodiment of the present invention, corresponding to the line VII-VII of FIG. 4 .
8 is a schematic plan view of another example of an electroluminescent display device according to the first embodiment of the present invention.
9 is a schematic cross-sectional view of an electroluminescent display device according to a second embodiment of the present invention.
10 is a schematic cross-sectional view of an electroluminescent display device according to a third embodiment of the present invention.
11 is a schematic cross-sectional view of an electroluminescent display device according to a fourth embodiment of the present invention.
12 is a schematic cross-sectional view of an electroluminescent display device according to a fifth embodiment of the present invention.
13A to 13C are schematic cross-sectional views showing manufacturing processes for a part of an electroluminescent display device according to a fifth embodiment of the present invention.
14 is a schematic plan view of an electroluminescent display device according to a sixth embodiment of the present invention.
FIG. 15 is a schematic cross-sectional view of an electroluminescent display device according to a sixth embodiment of the present invention, corresponding to the line XV-XV of FIG. 14 .
FIG. 16 is a schematic cross-sectional view of an electroluminescent display device according to a sixth embodiment of the present invention corresponding to line XVI-XVI of FIG. 14 .

본 발명은, 제 1 화소 영역, 상기 제 1 화소영역에 제 1 및 제 2 방향을 따라 각각 인접하는 제 2 및 제 3 화소영역이 정의된 기판과; 상기 기판 상부에 위치하고 상기 제 1 및 제 2 화소영역 사이에 홈을 포함하는 절연층과; 상기 절연층 상에 위치하고 상기 제 1 내지 제 3 화소영역 각각에 대응하는 제 1 전극과; 상기 제 1 전극의 가장자리를 덮고 상기 제 1 및 제 2 화소영역 사이와 상기 제 1 및 제 3 화소영역 사이에 위치하는 뱅크와; 상기 제 1 전극 상의 발광층과; 상기 발광층 상의 제 2 전극을 포함하고, 상기 제 1 화소영역과 제 2 화소영역 사이에 위치하는 상기 뱅크는 상기 제 1 전극으로부터 제 1 높이를 갖고, 상기 제 1 화소영역과 제 3 화소영역 사이에 위치하는 상기 뱅크는 상기 제 1 전극으로부터 상기 제 1 높이보다 큰 제 2 높이를 갖는 전계발광 표시장치를 제공한다.The present invention provides a substrate comprising a first pixel area and a substrate defining second and third pixel areas adjacent to the first pixel area along first and second directions, respectively; an insulating layer positioned on the substrate and including a groove between the first and second pixel regions; first electrodes disposed on the insulating layer and corresponding to each of the first to third pixel regions; a bank covering an edge of the first electrode and positioned between the first and second pixel areas and between the first and third pixel areas; a light emitting layer on the first electrode; The bank including a second electrode on the light emitting layer, positioned between the first pixel area and the second pixel area, has a first height from the first electrode, and is positioned between the first pixel area and the third pixel area. The positioned bank provides an electroluminescent display device having a second height greater than the first height from the first electrode.

다른 관점에서, 본 발명은, 제 1 화소 영역, 상기 제 1 화소영역에 제 1 및 제 2 방향을 따라 각각 인접하는 제 2 및 제 3 화소영역이 정의된 기판과; 상기 제 1 내지 제 3 화소영역 각각에 대응하는 제 1 전극과; 상기 제 1 전극의 가장자리를 덮고 상기 제 1 및 제 2 화소영역 사이와 상기 제 1 및 제 3 화소영역 사이에 위치하는 뱅크와; 상기 제 1 전극 상의 발광층과; 상기 발광층 상의 제 2 전극을 포함하고, 상기 제 1 화소영역과 상기 제 2 화소영역 사이에서 상기 뱅크의 저면은 상기 제 1 화소영역과 상기 제 2 화소영역 사이에서 상기 뱅크의 저면보다 낮게 위치하는 전계발광 표시장치를 제공한다.In another aspect, the present invention provides a substrate comprising a first pixel area and a substrate defining second and third pixel areas adjacent to the first pixel area along first and second directions, respectively; a first electrode corresponding to each of the first to third pixel regions; a bank covering an edge of the first electrode and positioned between the first and second pixel areas and between the first and third pixel areas; a light emitting layer on the first electrode; an electric field including a second electrode on the light emitting layer, wherein a bottom of the bank between the first pixel area and the second pixel area is located lower than a bottom of the bank between the first pixel area and the second pixel area; A light emitting display device is provided.

상기 제 1 전극과 상기 뱅크 하부에 위치하고 상기 제 1 및 제 2 화소영역 사이에 홈을 포함하는 절연층을 더 포함한다.An insulating layer disposed under the first electrode and the bank and including a groove between the first and second pixel regions may further be included.

상기 제 1 화소영역과 제 2 화소영역 사이에 위치하는 상기 뱅크는 상기 제 1 전극으로부터 제 1 높이를 갖고, 상기 제 1 화소영역과 제 3 화소영역 사이에 위치하는 상기 뱅크는 상기 제 1 전극으로부터 상기 제 1 높이보다 큰 제 2 높이를 갖는다.The bank positioned between the first pixel area and the second pixel area has a first height from the first electrode, and the bank positioned between the first pixel area and the third pixel area has a height from the first electrode. It has a second height greater than the first height.

상기 제 1 전극과 상기 뱅크 하부에 위치하고 상기 제 1 및 제 3 화소영역 사이에 돌출부를 포함하는 절연층을 더 포함한다.An insulating layer disposed below the first electrode and the bank and including a protrusion between the first and third pixel regions may be further included.

상기 홈은 상기 뱅크에 의해 완전히 채워진다.The groove is completely filled by the bank.

상기 홈은 상기 절연층의 두께보다 작은 깊이를 갖는다.The groove has a depth smaller than the thickness of the insulating layer.

상기 제 1 화소영역과 상기 제 2 화소영역 사이의 제 1 거리는 상기 제 1 화소영역과 상기 제 3 화소영역 사이의 제 2 거리보다 작다.A first distance between the first pixel area and the second pixel area is smaller than a second distance between the first pixel area and the third pixel area.

상기 제 1 내지 제 3 화소영역 각각은 장축과 단축을 갖고, 상기 단축과 상기 장축은 상기 제 1 및 제 2 방향 각각과 평행하다.Each of the first to third pixel regions has a major axis and a minor axis, and the minor axis and the major axis are parallel to the first and second directions, respectively.

상기 홈은 상기 제 1 내지 제 3 화소영역 각각과 동일한 평면 형상을 갖는다.The groove has the same planar shape as each of the first to third pixel regions.

상기 제 1 내지 제 3 화소영역 각각은 장축과 단축을 갖는 긴 원 형상을 갖고, 상기 홈은 중앙부와 상기 중앙부의 모서리에 위치하는 돌출부를 포함한다.Each of the first to third pixel regions has a long circular shape having a long axis and a short axis, and the groove includes a central portion and a protrusion positioned at a corner of the central portion.

상기 홈은 중앙의 깊이가 상기 제 2 방향의 가장자리의 깊이보다 크다.The depth of the center of the groove is greater than the depth of the edge in the second direction.

상기 홈은 중앙의 깊이가 상기 제 2 방향의 가장자리의 깊이보다 작다.The depth of the center of the groove is smaller than the depth of the edge in the second direction.

상기 뱅크는 상기 제 1 및 제 2 화소영역 사이 영역과 상기 제 1 및 제 3 화소영역 사이 영역에서 동일한 두께를 갖는다.The bank has the same thickness in an area between the first and second pixel areas and in an area between the first and third pixel areas.

상기 홈의 끝은 상기 제 1 전극의 끝과 일치한다.An end of the groove coincides with an end of the first electrode.

상기 홈의 폭은 상기 제 1 및 제 2 화소영역에 위치하는 상기 제 1 전극 사이 거리와 동일하다.A width of the groove is equal to a distance between the first electrodes positioned in the first and second pixel areas.

또 다른 관점에서, 본 발명은, 제 1 화소 영역, 상기 제 1 화소영역에 제 1 및 제 2 방향을 따라 각각 인접하는 제 2 및 제 3 화소영역이 정의된 기판 상부에 절연층을 형성하는 단계와; 상기 제 1 내지 제 3 화소영역 각각에 대응하여 상기 절연층 상에 제 1 전극을 형성하는 단계와; 상기 절연층의 일부를 식각하여 상기 제 1 및 제 2 화소영역 사이에 홈을 형성하는 단계와; 상기 제 1 전극의 가장자리를 덮고 상기 제 1 및 제 2 화소영역 사이와 상기 제 1 및 제 3 화소영역 사이에 위치하는 뱅크를 형성하는 단계와; 상기 제 1 전극 상에 발광층을 형성하는 단계와; 상기 발광층 상에 제 2 전극을 형성하는 단계를 포함하고, 상기 제 1 화소영역과 제 2 화소영역 사이에 위치하는 상기 뱅크는 상기 제 1 전극으로부터 제 1 높이를 갖고, 상기 제 1 화소영역과 제 3 화소영역 사이에 위치하는 상기 뱅크는 상기 제 1 전극으로부터 상기 제 1 높이보다 큰 제 2 높이를 갖는 전계발광 표시장치의 제조 방법을 제공한다.In another aspect, the present invention provides a step of forming an insulating layer on a substrate in which a first pixel area and second and third pixel areas respectively adjacent to the first pixel area along first and second directions are defined. and; forming a first electrode on the insulating layer corresponding to each of the first to third pixel regions; etching a portion of the insulating layer to form a groove between the first and second pixel regions; forming a bank covering an edge of the first electrode and positioned between the first and second pixel areas and between the first and third pixel areas; forming a light emitting layer on the first electrode; and forming a second electrode on the light emitting layer, wherein the bank positioned between the first pixel area and the second pixel area has a first height from the first electrode, and the first pixel area and the second electrode have The bank positioned between the three pixel regions has a second height greater than the first height from the first electrode.

상기 절연층을 식각하는 단계는 상기 제 1 전극을 식각 마스크로 이용한다.In the etching of the insulating layer, the first electrode is used as an etching mask.

상기 홈의 끝은 상기 제 1 전극의 끝과 일치한다.An end of the groove coincides with an end of the first electrode.

상기 홈의 폭은 상기 제 1 및 제 2 화소영역에 위치하는 상기 제 1 전극 사이 거리와 동일하다.A width of the groove is equal to a distance between the first electrodes positioned in the first and second pixel areas.

이하, 도면을 참조하여 본 발명의 실시예에 따른 전계발광 표시장치에 대하여 상세히 설명한다.Hereinafter, an electroluminescent display device according to an embodiment of the present invention will be described in detail with reference to the drawings.

도 2는 본 발명의 실시예에 따른 전계발광 표시장치의 하나의 화소영역을 나타내는 회로도이다.2 is a circuit diagram showing one pixel area of an electroluminescent display device according to an exemplary embodiment of the present invention.

도 2에 도시한 바와 같이, 본 발명의 실시예에 따른 전계발광 표시장치는 서로 교차하여 화소영역(P)을 정의하는 게이트 배선(GL)과 데이터 배선(DL)을 포함하고, 각각의 화소영역(P)에는 스위칭 박막트랜지스터(Ts)와 구동 박막트랜지스터(Td), 스토리지 커패시터(Cst), 그리고 발광다이오드(D)가 형성된다. As shown in FIG. 2, the electroluminescent display device according to an embodiment of the present invention includes a gate line GL and a data line DL that cross each other to define a pixel area P, and each pixel area In (P), a switching thin film transistor (Ts), a driving thin film transistor (Td), a storage capacitor (Cst), and a light emitting diode (D) are formed.

보다 상세하게, 스위칭 박막트랜지스터(Ts)의 게이트 전극은 게이트 배선(GL)에 연결되고 소스 전극은 데이터 배선(DL)에 연결된다. 구동 박막트랜지스터(Td)의 게이트 전극은 스위칭 박막트랜지스터(Ts)의 드레인 전극에 연결되고, 소스 전극은 고전위 전압(VDD)에 연결된다. 발광다이오드(D)의 애노드(anode)는 구동 박막트랜지스터(Td)의 드레인 전극에 연결되고, 캐소드(cathode)는 저전위 전압(VSS)에 연결된다. 스토리지 커패시터(Cst)는 구동 박막트랜지스터(Td)의 게이트 전극과 드레인 전극에 연결된다. In more detail, the gate electrode of the switching thin film transistor Ts is connected to the gate line GL and the source electrode is connected to the data line DL. The gate electrode of the driving TFT Td is connected to the drain electrode of the switching TFT Ts, and the source electrode is connected to the high potential voltage VDD. The anode of the light emitting diode D is connected to the drain electrode of the driving thin film transistor Td, and the cathode is connected to the low potential voltage VSS. The storage capacitor Cst is connected to the gate electrode and drain electrode of the driving thin film transistor Td.

이러한 전계발광 표시장치의 영상표시 동작을 살펴보면, 게이트 배선(GL)을 통해 인가된 게이트 신호에 따라 스위칭 박막트랜지스터(Ts)가 턴-온(turn-on) 되고, 이때, 데이터 배선(DL)으로 인가된 데이터 신호가 스위칭 박막트랜지스터(Ts)를 통해 구동 박막트랜지스터(Td)의 게이트 전극과 스토리지 커패시터(Cst)의 일 전극에 인가된다. Looking at the image display operation of such an electroluminescent display device, the switching thin film transistor (Ts) is turned on according to the gate signal applied through the gate line (GL), and at this time, the data line (DL) The applied data signal is applied to the gate electrode of the driving thin film transistor Td and one electrode of the storage capacitor Cst through the switching thin film transistor Ts.

구동 박막트랜지스터(Td)는 데이터 신호에 따라 턴-온 되어 발광다이오드(D)를 흐르는 전류를 제어하여 영상을 표시한다. 전계발광(D)는 구동 박막트랜지스터(Td)를 통하여 전달되는 고전위 전압(VDD)의 전류에 의하여 발광한다.The driving thin film transistor (Td) is turned on according to the data signal to control the current flowing through the light emitting diode (D) to display an image. Electroluminescence (D) emits light by the current of the high potential voltage (VDD) transmitted through the driving thin film transistor (Td).

즉, 발광다이오드(D)를 흐르는 전류의 양은 데이터 신호의 크기에 비례하고, 발광다이오드(D)가 방출하는 빛의 세기는 발광다이오드(D)를 흐르는 전류의 양에 비례하므로, 화소영역(P)은 데이터 신호의 크기에 따라 상이한 계조를 표시하고, 그 결과 전계발광 표시장치는 영상을 표시한다. That is, since the amount of current flowing through the light emitting diode D is proportional to the size of the data signal and the intensity of light emitted from the light emitting diode D is proportional to the amount of current flowing through the light emitting diode D, the pixel area P ) displays different gradations according to the size of the data signal, and as a result, the electroluminescent display device displays an image.

스토리지 커패시터(Cst)는 데이터 신호에 대응되는 전하를 일 프레임(frame) 동안 유지하여 발광다이오드(D)를 흐르는 전류의 양을 일정하게 하고 발광다이오드(D)가 표시하는 계조를 일정하게 유지시키는 역할을 한다. The storage capacitor Cst maintains the electric charge corresponding to the data signal for one frame to keep the amount of current flowing through the light emitting diode D constant and the gray level displayed by the light emitting diode D constant. do

도 3은 본 발명의 실시예에 따른 전계발광 표시장치의 단면도로, 하나의 화소영역을 도시한다. 3 is a cross-sectional view of an electroluminescent display device according to an embodiment of the present invention, showing one pixel area.

도 3에 도시한 바와 같이, 절연 기판(110) 상부에 패터닝된 반도체층(122)이 형성된다. 기판(110)은 유리 기판이나 폴리이미드와 같은 폴리머로 이루어진 플렉서블 기판일 수 있다. As shown in FIG. 3 , a patterned semiconductor layer 122 is formed on the insulating substrate 110 . The substrate 110 may be a glass substrate or a flexible substrate made of a polymer such as polyimide.

반도체층(122)은 산화물 반도체 물질로 이루어질 수 있는데, 이 경우 반도체층(122) 하부에는 차광패턴(도시하지 않음)과 버퍼층(도시하지 않음)이 형성될 수 있으며, 차광패턴은 반도체층(122)으로 입사되는 빛을 차단하여 반도체층(122)이 빛에 의해 열화되는 것을 방지한다. 버퍼층은 산화 실리콘 또는 질화 실리콘과 같은 무기 절연물질로 이루어질 수 있다. 이와 달리, 반도체층(122)은 다결정 실리콘으로 이루어질 수도 있으며, 이 경우 기판(110)과 반도체층(122) 사이에는 버퍼층(도시하지 않음)이 형성될 수 있다. 또한, 다결정 실리콘으로 이루어진 반도체층(122)의 양 가장자리에는 불순물이 도핑되어 있을 수 있다. The semiconductor layer 122 may be made of an oxide semiconductor material. In this case, a light blocking pattern (not shown) and a buffer layer (not shown) may be formed under the semiconductor layer 122 , and the light blocking pattern is the semiconductor layer 122 ) to prevent the semiconductor layer 122 from being degraded by light. The buffer layer may be made of an inorganic insulating material such as silicon oxide or silicon nitride. Alternatively, the semiconductor layer 122 may be made of polycrystalline silicon, and in this case, a buffer layer (not shown) may be formed between the substrate 110 and the semiconductor layer 122 . In addition, both edges of the semiconductor layer 122 made of polycrystalline silicon may be doped with impurities.

반도체층(122) 상부에는 절연물질로 이루어진 게이트 절연막(130)이 실질적으로 기판(110) 전면에 형성된다. 게이트 절연막(130)은 산화 실리콘(SiO2)과 같은 무기 절연물질로 형성될 수 있다. 반도체층(122)이 다결정 실리콘으로 이루어질 경우, 게이트 절연막(130)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)으로 형성될 수 있다.A gate insulating film 130 made of an insulating material is formed on the entire surface of the substrate 110 on the semiconductor layer 122 . The gate insulating layer 130 may be formed of an inorganic insulating material such as silicon oxide (SiO 2 ). When the semiconductor layer 122 is made of polycrystalline silicon, the gate insulating layer 130 may be made of silicon oxide (SiO 2 ) or silicon nitride (SiNx).

게이트 절연막(130) 상부에는 금속과 같은 도전성 물질로 이루어진 게이트 전극(132)이 반도체층(122)의 중앙에 대응하여 형성된다. 또한, 게이트 절연막(130) 상부에는 게이트 배선(도시하지 않음)과 제1 커패시터 전극(도시하지 않음)이 형성될 수 있다. 게이트 배선은 일 방향을 따라 연장되고, 제1 커패시터 전극은 게이트 전극(132)에 연결된다. A gate electrode 132 made of a conductive material such as metal is formed on the gate insulating layer 130 corresponding to the center of the semiconductor layer 122 . In addition, a gate wiring (not shown) and a first capacitor electrode (not shown) may be formed on the gate insulating layer 130 . The gate wiring extends in one direction, and the first capacitor electrode is connected to the gate electrode 132 .

한편, 본 발명의 실시예에서는 게이트 절연막(130)이 기판(110) 전면에 형성되어 있으나, 게이트 절연막(130)은 게이트 전극(132)과 동일한 모양으로 패터닝될 수도 있다. Meanwhile, in the embodiment of the present invention, the gate insulating film 130 is formed on the entire surface of the substrate 110, but the gate insulating film 130 may be patterned in the same shape as the gate electrode 132.

게이트 전극(132) 상부에는 절연물질로 이루어진 층간 절연막(140)이 기판(110) 전면에 형성된다. 층간 절연막(140)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기 절연물질로 형성되거나, 포토 아크릴(photo acryl)이나 벤조사이클로부텐(benzocyclobutene)과 같은 유기 절연물질로 형성될 수 있다. An interlayer insulating film 140 made of an insulating material is formed on the entire surface of the substrate 110 above the gate electrode 132 . The interlayer insulating film 140 may be formed of an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx), or an organic insulating material such as photo acryl or benzocyclobutene. .

층간 절연막(140)은 반도체층(122)의 양측 상면을 노출하는 제1 및 제2 컨택홀(140a, 140b)을 가진다. 제1 및 제2 컨택홀(140a, 140b)은 게이트 전극(132)의 양측에 게이트 전극(132)과 이격되어 위치한다. 여기서, 제1 및 제2 컨택홀(140a, 140b)은 게이트 절연막(130) 내에도 형성된다. 이와 달리, 게이트 절연막(130)이 게이트 전극(132)과 동일한 모양으로 패터닝될 경우, 제1 및 제2 컨택홀(140a, 140b)은 층간 절연막(140) 내에만 형성된다. The interlayer insulating layer 140 has first and second contact holes 140a and 140b exposing top surfaces of both sides of the semiconductor layer 122 . The first and second contact holes 140a and 140b are spaced apart from the gate electrode 132 on both sides of the gate electrode 132 . Here, the first and second contact holes 140a and 140b are also formed in the gate insulating layer 130 . In contrast, when the gate insulating layer 130 is patterned in the same shape as the gate electrode 132 , the first and second contact holes 140a and 140b are formed only in the interlayer insulating layer 140 .

층간 절연막(140) 상부에는 금속과 같은 도전성 물질로 소스 및 드레인 전극(152, 154)이 형성된다. 또한, 층간 절연막(140) 상부에는 데이터 배선(도시하지 않음)과 전원배선(도시하지 않음) 및 제2 커패시터 전극(도시하지 않음)이 형성될 수 있다. Source and drain electrodes 152 and 154 are formed on the interlayer insulating film 140 with a conductive material such as metal. In addition, a data line (not shown), a power line (not shown), and a second capacitor electrode (not shown) may be formed on the interlayer insulating film 140 .

소스 및 드레인 전극(152, 154)은 게이트 전극(132)을 중심으로 이격되어 위치하며, 각각 제1 및 제2 컨택홀(140a, 140b)을 통해 반도체층(122)의 양측과 접촉한다. 도시하지 않았지만, 데이터 배선은 게이트 배선에 수직한 방향으로 연장되고 게이트 배선과 교차하여 화소영역을 정의하며, 고전위 전압을 공급하는 전원배선은 데이터 배선과 이격되어 위치한다. 제2 커패시터 전극은 드레인 전극(154)과 연결되고, 제1 커패시터 전극과 중첩하여 둘 사이의 층간 절연막(140)을 유전체로 스토리지 커패시터를 이룬다. The source and drain electrodes 152 and 154 are spaced apart from each other about the gate electrode 132 and contact both sides of the semiconductor layer 122 through first and second contact holes 140a and 140b, respectively. Although not shown, the data line extends in a direction perpendicular to the gate line and intersects the gate line to define a pixel area, and the power line supplying a high potential voltage is spaced apart from the data line. The second capacitor electrode is connected to the drain electrode 154 and overlaps with the first capacitor electrode to form a storage capacitor with the interlayer insulating film 140 between the two as a dielectric.

한편, 반도체층(122)과, 게이트 전극(132), 그리고 소스 및 드레인 전극(152, 154)은 박막트랜지스터를 이룬다. 여기서, 박막트랜지스터는 반도체층(122)의 일측, 즉, 반도체층(122)의 상부에 게이트 전극(132)과 소스 및 드레인 전극(152, 154)이 위치하는 코플라나(coplanar) 구조를 가진다.Meanwhile, the semiconductor layer 122, the gate electrode 132, and the source and drain electrodes 152 and 154 form a thin film transistor. Here, the thin film transistor has a coplanar structure in which the gate electrode 132 and the source and drain electrodes 152 and 154 are located on one side of the semiconductor layer 122, that is, on top of the semiconductor layer 122.

이와 달리, 박막트랜지스터는 반도체층의 하부에 게이트 전극이 위치하고 반도체층의 상부에 소스 및 드레인 전극이 위치하는 역 스태거드(inverted staggered) 구조를 가질 수 있다. 이 경우, 반도체층은 비정질 실리콘으로 이루어질 수 있다. Alternatively, the thin film transistor may have an inverted staggered structure in which a gate electrode is positioned below the semiconductor layer and source and drain electrodes are positioned above the semiconductor layer. In this case, the semiconductor layer may be made of amorphous silicon.

여기서, 박막트랜지스터는 전계발광 표시장치의 구동 박막트랜지스터에 해당하며, 구동 박막트랜지스터와 동일한 구조의 스위칭 박막트랜지스터(도시하지 않음)가 기판(110) 상에 더 형성된다. 구동 박막트랜지스터의 게이트 전극(132)은 스위칭 박막트랜지스터의 드레인 전극(도시하지 않음)에 연결되고 구동 박막트랜지스터의 소스 전극(152)은 전원배선(도시하지 않음)에 연결된다. 또한, 스위칭 박막트랜지스터의 게이트 전극(도시하지 않음)과 소스 전극(도시하지 않음)은 게이트 배선 및 데이터 배선과 각각 연결된다.Here, the thin film transistor corresponds to the driving thin film transistor of the electroluminescent display device, and a switching thin film transistor (not shown) having the same structure as the driving thin film transistor is further formed on the substrate 110 . The gate electrode 132 of the driving TFT is connected to the drain electrode (not shown) of the switching TFT and the source electrode 152 of the driving TFT is connected to a power line (not shown). In addition, a gate electrode (not shown) and a source electrode (not shown) of the switching thin film transistor are respectively connected to a gate line and a data line.

소스 및 드레인 전극(152, 154) 상부에는 절연물질로 보호막(160)이 실질적으로 기판(110) 전면에 형성된다. 보호막(160)은 벤조사이클로부텐이나 포토 아크릴과 같은 유기 절연물질로 형성될 수 있다. 한편, 보호막(160) 하부에는 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기 절연물질로 형성된 무기 절연막이 더 형성될 수도 있다.On the source and drain electrodes 152 and 154, a protective film 160 made of an insulating material is formed substantially on the entire surface of the substrate 110. The protective layer 160 may be formed of an organic insulating material such as benzocyclobutene or photo acryl. Meanwhile, an inorganic insulating layer made of an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) may be further formed under the protective layer 160 .

보호막(160)은 드레인 전극(154)을 노출하는 드레인 컨택홀(160a)을 가진다. 여기서, 드레인 컨택홀(160a)은 제2 컨택홀(140b) 바로 위에 형성된 것으로 도시되어 있으나, 제2 컨택홀(140b)과 이격되어 형성될 수도 있다. The passivation layer 160 has a drain contact hole 160a exposing the drain electrode 154 . Here, the drain contact hole 160a is illustrated as being formed directly above the second contact hole 140b, but may be formed spaced apart from the second contact hole 140b.

보호막(160) 상부에는 비교적 일함수가 높은 도전성 물질로 제1 전극(162)이 형성된다. 제1 전극(162)은 드레인 컨택홀(160a)을 통해 드레인 전극(154)과 접촉한다. 일례로, 제1 전극(162)은 인듐-틴-옥사이드(indium tin oxide: ITO)나 인듐-징크-옥사이드(indium zinc oxide: IZO)와 같은 투명 도전성 물질로 형성될 수 있다. A first electrode 162 is formed of a conductive material having a relatively high work function on the protective layer 160 . The first electrode 162 contacts the drain electrode 154 through the drain contact hole 160a. For example, the first electrode 162 may be formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO).

제1 전극(162) 상부에는 절연물질로 뱅크(170)가 형성된다. 뱅크(170)는 인접한 화소영역 사이에 위치하고, 제1 전극(162)을 노출하는 투과홀(170a)을 가지며, 제1 전극(162)의 가장자리를 덮는다. A bank 170 is formed of an insulating material on the first electrode 162 . The bank 170 is located between adjacent pixel areas, has a transmission hole 170a exposing the first electrode 162 , and covers an edge of the first electrode 162 .

뱅크(170)는 제1 뱅크(172)와 제1 뱅크(172) 상부의 제2 뱅크(174)를 포함하며, 제1 뱅크(172)의 폭이 제2 뱅크(174)의 폭보다 넓다. 제1 뱅크(172)는 상대적으로 표면 에너지가 높은 물질로 이루어져 추후 형성되는 발광층 재료와의 접촉각을 낮추고, 제2 뱅크(174)는 상대적으로 표면 에너지가 낮은 물질로 이루어져 추후 형성되는 발광층 재료와의 접촉각을 크게 함으로써 인접한 화소영역으로 발광층 재료가 넘치는 것을 방지한다. 일례로, 제1 뱅크(172)는 친수성 특성을 갖는 무기 절연물질이나 유기 절연물질로 이루어질 수 있으며, 제2 뱅크(174)는 소수성 특성을 갖는 유기 절연물질로 이루어질 수 있다. The bank 170 includes a first bank 172 and a second bank 174 over the first bank 172, and the width of the first bank 172 is wider than that of the second bank 174. The first bank 172 is made of a material with a relatively high surface energy to lower the contact angle with the light-emitting layer material to be formed later, and the second bank 174 is made of a material with a relatively low surface energy to reduce contact with the light-emitting layer material to be formed later. By increasing the contact angle, overflow of the light emitting layer material into adjacent pixel areas is prevented. For example, the first bank 172 may be made of an inorganic insulating material or organic insulating material having hydrophilic properties, and the second bank 174 may be made of an organic insulating material having hydrophobic properties.

또는, 제1 뱅크(172)와 제2 뱅크(174)는 동일 물질로 이루어진 일체형 구조일 수 있으며, 이때, 제1 뱅크(172)와 제2 뱅크(174)는 소수성 특성을 갖는 유기 절연물질로 이루어질 수 있다. Alternatively, the first bank 172 and the second bank 174 may have an integral structure made of the same material, and in this case, the first bank 172 and the second bank 174 are made of an organic insulating material having hydrophobic properties. It can be done.

이와 달리, 뱅크는 소수성 특성을 갖는 유기 절연물질로 이루어진 단일층 구조일 수도 있다. Alternatively, the bank may have a single layer structure made of an organic insulating material having hydrophobic properties.

뱅크(170)의 투과홀(170a)을 통해 노출된 제1 전극(162) 상부에는 발광층(180)이 형성된다. 이러한 발광층(180)은 용액 공정(solution process)을 통해 형성될 수 있다. 용액 공정으로는 다수의 노즐을 포함하는 분사장치를 이용한 인쇄법이나 코팅법이 이용될 수 있으며, 이에 제한되지 않는다. 일례로, 용액 공정으로 잉크젯 인쇄법(inkjet printing method)이 이용될 수 있다. An emission layer 180 is formed on the first electrode 162 exposed through the transmission hole 170a of the bank 170 . The light emitting layer 180 may be formed through a solution process. As the solution process, a printing method or a coating method using a spraying device including a plurality of nozzles may be used, but is not limited thereto. For example, an inkjet printing method may be used as a solution process.

도시하지 않았지만, 발광층(180)은 제1 전극(162) 상부로부터 순차적으로 적층된 정공보조층(hole auxiliary layer)과 발광물질층(light-emitting material layer), 그리고 전자보조층(electron auxiliary layer)을 포함할 수 있다. 정공보조층은 정공주입층(hole injecting layer)과 정공수송층(hole transporting layer) 중 적어도 하나를 포함할 수 있으며, 전자보조층은 전자수송층(electron transporting layer)과 전자주입층(electron injecting layer) 중 적어도 하나를 포함할 수 있다.Although not shown, the light emitting layer 180 includes a hole auxiliary layer, a light emitting material layer, and an electron auxiliary layer sequentially stacked from the top of the first electrode 162. can include The hole auxiliary layer may include at least one of a hole injecting layer and a hole transporting layer, and the electron auxiliary layer is selected from among the electron transporting layer and the electron injecting layer. may contain at least one.

여기서, 정공보조층과 발광물질층은 투과홀(170a) 내에만 형성되고, 전자보조층은 실질적으로 기판(110) 전면에 형성될 수 있다. 이러한 경우, 정공보조층과 발광물질층은 용액 공정을 통해 형성될 수 있으며, 전자보조층은 진공 증착 공정을 통해 형성될 수 있다.Here, the hole auxiliary layer and the light emitting material layer may be formed only in the transmission hole 170a, and the electron auxiliary layer may be substantially formed on the entire surface of the substrate 110 . In this case, the hole auxiliary layer and the light emitting material layer may be formed through a solution process, and the electron auxiliary layer may be formed through a vacuum deposition process.

발광층(180) 상부에는 비교적 일함수가 낮은 도전성 물질로 제2 전극(192)이 실질적으로 기판(110) 전면에 형성된다. 여기서, 제2 전극(192)은 알루미늄(aluminum)이나 마그네슘(magnesium), 은(silver) 또는 이들의 합금으로 형성될 수 있다.On the light emitting layer 180 , a second electrode 192 made of a conductive material having a relatively low work function is formed substantially on the entire surface of the substrate 110 . Here, the second electrode 192 may be formed of aluminum, magnesium, silver, or an alloy thereof.

제1 전극(162)과 발광층(180) 및 제2 전극(192)은 발광다이오드(D)를 이루며, 제1 전극(162)은 애노드(anode)의 역할을 하고, 제2 전극(192)은 캐소드(cathode)의 역할을 한다. The first electrode 162, the light emitting layer 180, and the second electrode 192 form a light emitting diode (D), the first electrode 162 serves as an anode, and the second electrode 192 It acts as a cathode.

도시하지 않았지만, 제2 전극(192) 상에는, 외부 수분이 유기 발광다이오드(D)로 침투하는 것을 방지하기 위해, 인캡슐레이션 필름(encapsulation film, 도시하지 않음)이 형성될 수 있다. 예를 들어, 인캡슐레이션 필름은 제1 무기 절연층과, 유기 절연층 및 제2 무기 절연층의 적층 구조를 가질 수 있으나, 이에 한정되지 않는다.Although not shown, an encapsulation film (not shown) may be formed on the second electrode 192 to prevent external moisture from penetrating into the organic light emitting diode D. For example, the encapsulation film may have a stacked structure of a first inorganic insulating layer, an organic insulating layer, and a second inorganic insulating layer, but is not limited thereto.

여기서, 본 발명의 실시예에 따른 전계발광 표시장치는 발광층(180)으로부터 발광된 빛이 제1 전극(162)을 통해 외부로 출력되는 하부발광방식(bottom emission type)일 수 있다. Here, the electroluminescent display device according to the embodiment of the present invention may be a bottom emission type in which light emitted from the light emitting layer 180 is output to the outside through the first electrode 162 .

이와 달리, 본 발명의 실시예에 따른 전계발광 표시장치는 발광층(180)으로부터 발광된 빛이 제2 전극(192)을 통해 외부로 출력되는 상부발광방식(top emission type)일 수 있다. 이때, 제1 전극(162)은 불투명 도전성 물질로 이루어진 반사층(도시하지 않음)을 더 포함한다. 일례로, 반사층은 알루미늄-팔라듐-구리(aluminum-paladium-copper: APC) 합금으로 형성될 수 있으며, 제1 전극(162)은 ITO/APC/ITO의 3중층 구조를 가질 수 있다. 또한, 제2 전극(192)은 빛이 투과되도록 비교적 얇은 두께를 가지며, 제2 전극(192)의 빛 투과도는 약 45-50%일 수 있다.Unlike this, the electroluminescent display device according to an embodiment of the present invention may be a top emission type in which light emitted from the light emitting layer 180 is output to the outside through the second electrode 192 . In this case, the first electrode 162 further includes a reflective layer (not shown) made of an opaque conductive material. For example, the reflective layer may be formed of an aluminum-palladium-copper (APC) alloy, and the first electrode 162 may have a triple layer structure of ITO/APC/ITO. In addition, the second electrode 192 has a relatively thin thickness to transmit light, and light transmittance of the second electrode 192 may be about 45-50%.

이러한 본 발명의 실시예에 따른 전계발광 표시장치에서 뱅크(170)는 화소영역의 장축 방향과 단축 방향에 대해 제1 전극(162)으로부터 서로 다른 높이를 가진다. 이에 대해 도면을 참조하여 보다 상세히 설명한다.In the electroluminescent display device according to this embodiment of the present invention, the bank 170 has different heights from the first electrode 162 in the direction of the long axis and the direction of the short axis of the pixel area. This will be described in more detail with reference to the drawings.

-제1 실시예--First Embodiment-

도 4는 본 발명의 제1 실시예에 따른 전계발광 표시장치의 개략적인 평면도이고, 도 5와 도 6 및 도 7은 본 발명의 제1 실시예에 따른 전계발광 표시장치의 개략적인 단면도로, 도 5는 도 4의 V-V선에 대응하고, 도 6은 도 4의 VI-VI선에 대응하며, 도 7은 도 4의 VII-VII선에 대응한다. 편의를 위해, 도4에서는 뱅크와 제1 전극만을 도시하며, 앞선 실시예에서와 동일한 부분에 대한 설명은 생략하거나 간략히 한다. 4 is a schematic plan view of an electroluminescent display device according to the first embodiment of the present invention, and FIGS. 5, 6, and 7 are schematic cross-sectional views of the electroluminescent display device according to the first embodiment of the present invention. 5 corresponds to line V-V in FIG. 4 , FIG. 6 corresponds to line VI-VI in FIG. 4 , and FIG. 7 corresponds to line VII-VII in FIG. 4 . For convenience, only the bank and the first electrode are shown in FIG. 4, and descriptions of the same parts as in the previous embodiment are omitted or simplified.

도 4 내지 도 7에 도시한 바와 같이, 기판(110) 상에 다수의 화소영역(P)이 정의된다. As shown in FIGS. 4 to 7 , a plurality of pixel regions P are defined on the substrate 110 .

여기서, 화소영역(P)은 빛이 방출되는 유효발광영역에 대응하고, 다수의 배선과 소자들의 배치에 의해 인접한 화소영역(P) 간의 거리는 제1 방향과 제2 방향에서 서로 다르다. 즉, 제1 방향을 따라 인접한 화소영역(P)은 제1 거리(d1)를 가지고 이격되고, 제1 방향에 수직한 제2 방향을 따라 인접한 화소영역(P)은 제2 거리(d2)를 가지고 이격되는데, 제2 거리(d2)가 제1 거리(d1)에 비해 크다. 이때, 각 화소영역(P)은 평면적으로 장축과 단축을 갖는 직사각형 모양일 수 있으며, 단축은 제1 방향에 평행하고, 장축은 제2 방향에 평행하다. Here, the pixel region P corresponds to an effective light emitting region where light is emitted, and a distance between adjacent pixel regions P is different in a first direction and a second direction due to the arrangement of a plurality of wires and elements. That is, adjacent pixel regions P along the first direction are spaced apart with a first distance d1, and adjacent pixel regions P along a second direction perpendicular to the first direction have a second distance d2. and are spaced apart, the second distance d2 is greater than the first distance d1. In this case, each pixel region P may have a rectangular shape having a major axis and a minor axis in plan view, the minor axis being parallel to the first direction, and the major axis being parallel to the second direction.

제 1 화소영역(P1), 제 1 방향(수평 방향)을 따라 제 1 화소영역(P1)에 인접한 제 2 화소영역(P2), 제 2 방향(수직 방향)을 따라 제 1 화소영역(P1)에 인접한 제 3 화소영역(P3)이 배열된 경우, 제 1 및 제 2 화소영역(P1, P2)은 제 1 거리(d1)만큼 이격되고 제 1 및 제 3 화소영역(P1, P3)은 제 2 거리(d2)만큼 이격된다.A first pixel area P1, a second pixel area P2 adjacent to the first pixel area P1 along a first direction (horizontal direction), and a first pixel area P1 along a second direction (vertical direction) When the third pixel area P3 adjacent to is arranged, the first and second pixel areas P1 and P2 are spaced apart by a first distance d1 and the first and third pixel areas P1 and P3 are separated from each other by a first distance d1. They are spaced apart by 2 distances (d2).

기판(110) 상부에는 게이트 절연막(130)과 층간 절연막(140) 및 보호막(160)이 형성된다. A gate insulating layer 130 , an interlayer insulating layer 140 , and a protective layer 160 are formed on the substrate 110 .

게이트 절연막(130)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)으로 형성될 수 있고, 층간 절연막(140)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기 절연물질로 형성되거나, 포토 아크릴(photo acryl)이나 벤조사이클로부텐(benzocyclobutene)과 같은 유기 절연물질로 형성될 수 있으며, 보호막(160)은 벤조사이클로부텐이나 포토 아크릴과 같은 유기 절연물질로 형성될 수 있다. 층간 절연막(140)과 보호막(160) 사이에는 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기 절연물질로 형성된 무기 절연막이 더 형성될 수도 있다.The gate insulating film 130 may be formed of silicon oxide (SiO 2 ) or silicon nitride (SiNx), and the interlayer insulating film 140 may be formed of an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx). , It may be formed of an organic insulating material such as photo acryl or benzocyclobutene, and the passivation layer 160 may be formed of an organic insulating material such as benzocyclobutene or photo acryl. An inorganic insulating film made of an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) may be further formed between the interlayer insulating film 140 and the protective film 160 .

보호막(160)은 제1 방향으로 인접한 화소영역(P) 사이에 홈(160b)를 가지며, 홈(160b)은 직사각형 모양일 수 있다. 홈(160b)은 제 1 및 제 2 화소영역(P1, P2) 사이의 보호막(160) 상에 형성되고 제 1 및 제 3 화소영역(P1, P3) 사이의 보호막(160)에는 형성되지 않는다. 이러한 홈(160b)에 대해 추후 상세히 설명한다.The passivation layer 160 has grooves 160b between adjacent pixel regions P in the first direction, and the grooves 160b may have a rectangular shape. The groove 160b is formed on the passivation layer 160 between the first and second pixel regions P1 and P2 and is not formed on the passivation layer 160 between the first and third pixel regions P1 and P3. This groove 160b will be described in detail later.

한편, 보호막(160) 하부에는 스위칭 박막트랜지스터(도시하지 않음)와 구동 박막트랜지스터(도시하지 않음), 스토리지 커패시터(도시하지 않음), 게이트 배선(도시하지 않음), 데이터 배선(도시하지 않음), 그리고 전원배선(도시하지 않음)이 형성된다. 여기서, 스위칭 박막트랜지스터(도시하지 않음)와 구동 박막트랜지스터(도시하지 않음)는 도 3에 도시된 것과 동일한 구조를 가질 수 있다. Meanwhile, under the protective film 160, a switching thin film transistor (not shown), a driving thin film transistor (not shown), a storage capacitor (not shown), a gate wiring (not shown), a data wiring (not shown), And power wiring (not shown) is formed. Here, the switching thin film transistor (not shown) and the driving thin film transistor (not shown) may have the same structure as that shown in FIG. 3 .

보호막(160) 상부에는 비교적 일함수가 높은 도전성 물질로 제1 전극(162)이 형성된다. 제1 전극(162)은 각 화소영역(P)마다 형성되고, 보호막(160)의 드레인 컨택홀(도시하지 않음)을 통해 구동 박막트랜지스터(도시하지 않음)의 드레인 전극(도시하지 않음)과 접촉한다. A first electrode 162 is formed of a conductive material having a relatively high work function on the protective layer 160 . The first electrode 162 is formed in each pixel region P and contacts a drain electrode (not shown) of a driving thin film transistor (not shown) through a drain contact hole (not shown) of the passivation layer 160. do.

제1 전극(162) 상부에는 절연물질로 뱅크(170)가 형성되며, 뱅크(170)는 인접한 화소영역(P) 사이에 위치한다. 뱅크(170)는 각 화소영역(P)에 대응하여 제1 전극(162)을 노출하는 투과홀(170a)을 가지며, 제1 전극(162)의 가장자리를 덮는다. 여기서, 투과홀(170a)은 직사각형 모양을 가진다.A bank 170 is formed of an insulating material above the first electrode 162, and the bank 170 is positioned between adjacent pixel regions P. The bank 170 has a transmissive hole 170a exposing the first electrode 162 corresponding to each pixel region P, and covers an edge of the first electrode 162 . Here, the transmission hole 170a has a rectangular shape.

뱅크(170)는 제1 뱅크(172)와 제1 뱅크(172) 상부의 제2 뱅크(174)를 포함한다. 제1 뱅크(172)는 상대적으로 표면 에너지가 높은 물질로 이루어져 추후 형성되는 발광층 재료와의 접촉각을 낮추고, 제2 뱅크(174)는 상대적으로 표면 에너지가 낮은 물질로 이루어져 추후 형성되는 발광층 재료와의 접촉각을 크게 함으로써 인접한 화소영역(P)으로 발광층 재료가 넘치는 것을 방지한다. 여기서, 제1 뱅크(172)의 표면 에너지는 제2 뱅크(174)의 표면 에너지보다 높다. 일례로, 제1 뱅크(172)는 친수성 특성을 갖는 무기절연물질이나 유기절연물질로 이루어질 수 있으며, 제2 뱅크(174)는 소수성 특성을 갖는 유기절연물질로 이루어질 수 있다. The bank 170 includes a first bank 172 and a second bank 174 over the first bank 172 . The first bank 172 is made of a material with a relatively high surface energy to lower the contact angle with the light-emitting layer material to be formed later, and the second bank 174 is made of a material with a relatively low surface energy to reduce contact with the light-emitting layer material to be formed later. By increasing the contact angle, overflow of the light emitting layer material to the adjacent pixel region P is prevented. Here, the surface energy of the first bank 172 is higher than that of the second bank 174 . For example, the first bank 172 may be made of an inorganic insulating material or an organic insulating material having hydrophilic properties, and the second bank 174 may be made of an organic insulating material having hydrophobic properties.

제1 뱅크(172)는 제1 투과홀(172a)을 갖고, 제2 뱅크(174)는 제2 투과홀(174a)을 가지며, 제1 투과홀(172a)과 제2 투과홀(174a)은 투과홀(170a)을 이룬다. 이때, 제2 투과홀(174a)의 면적이 제1 투과홀(172a)의 면적보다 크다. 따라서, 제1 뱅크(172)의 폭은 제2 뱅크(174)의 폭보다 넓으며, 제1 뱅크(172)의 일부는 제2 뱅크(174)로 덮이지 않고 노출된다. 이러한 제1 및 제2 뱅크(172, 174)는 마스크를 이용한 각각의 사진식각공정을 통해 형성될 수 있다.The first bank 172 has a first transmission hole 172a, the second bank 174 has a second transmission hole 174a, and the first transmission hole 172a and the second transmission hole 174a are It forms a transmission hole (170a). At this time, the area of the second transmission hole 174a is larger than the area of the first transmission hole 172a. Accordingly, the width of the first bank 172 is wider than that of the second bank 174, and a portion of the first bank 172 is exposed without being covered by the second bank 174. The first and second banks 172 and 174 may be formed through each photolithography process using a mask.

또는, 제1 뱅크(172)와 제2 뱅크(174)는 동일 물질로 이루어진 일체형 구조로 1회의 사진식각공정을 통해 형성될 수 있으며, 이때, 제1 뱅크(172)와 제2 뱅크(174)는 소수성 특성을 갖는 유기 절연물질로 이루어질 수 있다. Alternatively, the first bank 172 and the second bank 174 may be formed through a single photolithography process as an integral structure made of the same material. In this case, the first bank 172 and the second bank 174 may be made of an organic insulating material having hydrophobic properties.

이와 달리, 뱅크는 소수성 특성을 갖는 유기 절연물질로 이루어진 단일층 구조일 수도 있다. Alternatively, the bank may have a single layer structure made of an organic insulating material having hydrophobic properties.

이어, 뱅크(170)의 투과홀(170a)을 통해 노출된 제1 전극(162) 상부에는 발광층(도시하지 않음)이 형성되고, 발광층 상부에는 비교적 일함수가 낮은 도전성 물질로 제2 전극(도시하지 않음)이 기판(110) 전면에 형성된다. 발광층은 정공보조층과, 발광물질층, 전자보조층을 포함할 수 있으며, 발광층의 일부 또는 전부는 용액 공정을 통해 형성된다. 일례로, 정공보조층과 발광물질층은 용액 공정을 통해 형성될 수 있다. 정공보조층은 정공주입층과 정공수송층 중 적어도 하나를 포함하고, 전자보조층은 전자주입층과 전자수송층 중 적어도 하나를 포함한다.Subsequently, a light emitting layer (not shown) is formed on the first electrode 162 exposed through the transmission hole 170a of the bank 170, and a second electrode (not shown) is formed on the light emitting layer with a conductive material having a relatively low work function. not) is formed on the entire surface of the substrate 110. The light emitting layer may include a hole auxiliary layer, a light emitting material layer, and an electron auxiliary layer, and a part or all of the light emitting layer is formed through a solution process. For example, the hole auxiliary layer and the light emitting material layer may be formed through a solution process. The hole auxiliary layer includes at least one of a hole injection layer and a hole transport layer, and the electron auxiliary layer includes at least one of an electron injection layer and an electron transport layer.

앞서 언급한 바와 같이, 보호막(160)은 제1 방향으로 인접한 화소영역(P) 사이에 홈(160b)을 가지며, 보호막(160)의 홈(160b)에 의해 뱅크(170)의 높이는 제1 방향과 제2 방향에 대해 서로 다르다. As mentioned above, the passivation layer 160 has grooves 160b between adjacent pixel regions P in the first direction, and the height of the bank 170 is increased by the grooves 160b of the passivation layer 160 in the first direction. and are different for the second direction.

보다 상세하게, 뱅크(170)는 보호막(160)의 홈(160b)의 단차를 따라 형성되어, 제1 방향으로 인접한 화소영역(P) 사이의 뱅크(170)는 제1 전극(162)의 상면으로부터 제1 높이(h1)를 갖고, 제2 방향으로 인접한 화소영역(P) 사이의 뱅크(170)는 제1 전극(162)의 상면으로부터 제2 높이(h2)를 가지며, 제1 높이(h1)는 제2 높이(h2)보다 낮다. More specifically, the banks 170 are formed along the steps of the grooves 160b of the passivation layer 160, and the banks 170 between adjacent pixel regions P in the first direction are formed on the top surface of the first electrode 162. The bank 170 between the adjacent pixel regions P in the second direction has a second height h2 from the upper surface of the first electrode 162 and has a first height h1 ) is lower than the second height h2.

본 발명에서와 같이, 제2 방향을 따라 인접한 화소영역(P) 간의 제2 거리(d2)가 제1 방향을 따라 인접한 화소영역(P) 간의 제1 거리(d1)가 보다 클 때, 뱅크(170)가 제1 방향과 제2 방향에 대해 동일한 높이를 가진다면, 용액 공정으로 발광층을 형성하는데 있어 제1 방향과 제2 방향에 대해 인접한 화소영역(P)의 영향이 다르므로, 발광층의 두께가 균일하지 않게 된다. As in the present invention, when the second distance d2 between adjacent pixel regions P along the second direction is greater than the first distance d1 between adjacent pixel regions P along the first direction, the bank ( 170) has the same height in the first and second directions, the thickness of the light emitting layer is different because the adjacent pixel regions P have different influences on the first and second directions in forming the light emitting layer by the solution process. will not be uniform.

즉, 뱅크(170)가 제1 방향과 제2 방향에 대해 동일한 높이를 가질 경우, 화소영역(P)에 용액을 적하 후 건조할 때, 비교적 가까운 제1 방향으로는 인접한 화소영역(P) 내의 용액의 영향이 큰 반면, 비교적 먼 제2 방향으로는 인접한 화소영역(P) 내의 용액의 영향이 작다. 따라서, 제1 및 제2 방향에 대해 용매의 증발 속도 차이가 발생하고, 제2 방향으로 용매의 증발 속도가 제1 방향으로 용매의 증발 속도보다 빠르기 때문에, 균일한 두께의 발광층을 얻기가 어렵다. That is, when the bank 170 has the same height in the first direction and the second direction, when the solution is dropped on the pixel area P and then dried, the height of the adjacent pixel area P is relatively close to the first direction. While the effect of the solution is large, the effect of the solution in the adjacent pixel area P is small in the relatively distant second direction. Therefore, since a difference in the evaporation rate of the solvent occurs in the first and second directions, and the evaporation rate of the solvent in the second direction is faster than the evaporation rate of the solvent in the first direction, it is difficult to obtain a light emitting layer having a uniform thickness.

이에 따라, 본 발명에서는 보호막(160)에 홈(160b)을 형성하여, 제1 방향으로 인접한 화소영역(P) 사이의 뱅크(170)의 상면이 제2 방향으로 인접한 화소영역(P) 사이의 뱅크(170)의 상면보다 낮아지도록 함으로써, 제1 방향으로 인접한 화소영역(P) 사이의 뱅크(170)의 제1 높이(h1)를 제2 방향으로 인접한 화소영역(P) 사이의 뱅크(170)의 제2 높이(h2)보다 낮게 한다. Accordingly, in the present invention, the groove 160b is formed in the passivation layer 160 so that the upper surface of the bank 170 between adjacent pixel regions P in the first direction is formed between adjacent pixel regions P in the second direction. By lowering the top surface of the bank 170, the first height h1 of the bank 170 between pixel regions P adjacent to each other in the first direction is increased by increasing the first height h1 of the bank 170 between pixel regions P adjacent to each other in the second direction. ) to be lower than the second height h2.

즉, 제1 방향으로 인접한 화소영역(P) 사이의 뱅크(170)와 제2 방향으로 인접한 화소영역(P) 사이의 뱅크(170)는 동일한 두께를 갖지만, 홈(160b)에 의해 제1 방향으로 인접한 화소영역(P) 사이의 뱅크(170) 저면의 높이가 제2 방향으로 인접한 화소영역(P) 사이의 뱅크(170) 저면의 높이보다 작기 때문에, 제1 방향으로 인접한 화소영역(P) 사이의 뱅크(170)의 제1 높이(h1)가 제2 방향으로 인접한 화소영역(P) 사이의 뱅크(170)의 제2 높이(h2)보다 작게 된다.That is, the bank 170 between pixel regions P adjacent in the first direction and the bank 170 between pixel regions P adjacent in the second direction have the same thickness, but are formed by the groove 160b in the first direction. Since the height of the bottom of the bank 170 between the adjacent pixel regions P is smaller than the height of the bottom of the bank 170 between the adjacent pixel regions P in the second direction, the pixel region P adjacent to the first direction The first height h1 of the banks 170 between them is smaller than the second height h2 of the banks 170 between adjacent pixel regions P in the second direction.

한편, 홈(160b) 없이 뱅크(170)는 제 1 및 제 2 방향에서 서로 다른 높이와 서로 다른 두께를 가질 수 있다. 그러나, 이 경우 유기층(발광층)의 두께 불균일 또는 프로파일 불균일 문제가 발생할 수 있다. 유기층의 용액 공정에서는, 뱅크의 소수성이 두께 불균일 또는 프로파일 불균일 문제와 관련한 중용한 요소 중 하나이다. 그러나, 뱅크에 대하여 소수성을 부여하는 공정에서, 두께 편차를 갖는 뱅크의 경우 제 1 및 제 2 방향을 따라 인접하는 화소영역 사이의 공간에서 소수성 정도의 편차가 발생할 수 있다. 예를 들어, 큰 두께를 갖는 뱅크의 부분은 작은 두께를 갖는 뱅크의 부분보다 작은 소수성을 가질 수 있다. 이에 따라, 화소영역의 유기층에 두께 불균일 또는 프로파일 불균일의 문제가 발생할 수 있다.Meanwhile, without the groove 160b, the bank 170 may have different heights and different thicknesses in the first and second directions. However, in this case, a problem of non-uniform thickness or non-uniform profile of the organic layer (emission layer) may occur. In the solution process of the organic layer, the hydrophobicity of the bank is one of the important factors related to the thickness non-uniformity or profile non-uniformity problem. However, in the process of imparting hydrophobicity to the bank, in the case of a bank having a thickness variation, a variation in hydrophobicity may occur in a space between adjacent pixel regions along the first and second directions. For example, a portion of a bank having a large thickness may have less hydrophobicity than a portion of a bank having a small thickness. Accordingly, a problem of thickness non-uniformity or profile non-uniformity may occur in the organic layer of the pixel region.

그러나, 본 발명에서는, 홈(160b)에 의해 뱅크(170)가 제 1 및 제 2 방향에서 높이 차이를 가지지만 두께는 동일하기 때문에, 위와 같은 문제가 방지된다.However, in the present invention, since the bank 170 has a height difference but the same thickness in the first and second directions due to the groove 160b, the above problem is prevented.

이때, 제1 높이(h1)를 종래의 뱅크 높이와 유사하게 하고, 제2 높이(h2)를 종래의 뱅크 높이보다 높게 할 수 있다. 이 경우, 종래에 비해 제2 방향으로 화소영역(P) 내에 용액을 더 많이 가둠으로써, 제2 방향으로 용매의 증발 속도를 낮추어, 제1 방향과 제2 방향에 대한 용매의 증발 속도를 균일하게 하여, 균일한 두께의 박막을 형성할 수 있다. In this case, the first height h1 may be similar to the conventional bank height, and the second height h2 may be higher than the conventional bank height. In this case, by confining more solution in the pixel area P in the second direction compared to the prior art, the evaporation rate of the solvent in the second direction is lowered, so that the evaporation rate of the solvent in the first and second directions is uniform. Thus, a thin film having a uniform thickness can be formed.

이와 달리, 제1 높이(h1)를 종래의 뱅크 높이보다 낮게 하고, 제2 높이(h2)를 종래의 뱅크 높이와 유사하게 할 수 있다. 이 경우, 종래에 비해 제1 방향으로 화소영역(P) 내에 용액을 더 적게 가둠으로써, 제1 방향으로 용매의 증발 속도를 증가시켜, 제1 방향과 제2 방향에 대한 용매의 증발 속도를 균일하게 하여, 균일한 두께의 박막을 형성할 수 있다.Alternatively, the first height h1 may be lower than the conventional bank height, and the second height h2 may be similar to the conventional bank height. In this case, by confining less solution in the pixel area P in the first direction compared to the prior art, the evaporation rate of the solvent in the first direction is increased, so that the evaporation rate of the solvent in the first direction and the second direction is uniform. By doing so, it is possible to form a thin film having a uniform thickness.

일례로, 본 발명의 제1 실시예에 따라 용액 공정에 의해 정공주입층을 형성하였을 때, 화소영역(P) 중앙에서의 박막 두께 대비 제1 방향으로 박막 두께의 최대 편차는 약 5.3 nm이고 평균 편차는 약 2.45 nm이며, 제2 방향으로 박막 두께의 최대 편차는 약 12.2 nm이고 평균 편차는 약 5.77 nm이다. 반면, 비교예로 제1 방향 및 제2 방향에 대해 동일한 높이를 갖는 뱅크를 형성하고 용액 공정에 의해 정공주입층을 형성하였을 때, 화소영역 중앙에서의 박막 두께 대비 제1 방향으로 박막 두께의 최대 편차는 약 8.4 nm이고 평균 편차는 약 3.40 nm이며, 제2 방향으로 박막 두께의 최대 편차는 약 15.7 nm이고 평균 편차는 약 12.7 nm이다. 따라서, 본 발명의 제1 실시예에 따르면, 용액 공정에 의한 박막 두께의 균일도를 향상시킬 수 있음을 알 수 있다. For example, when the hole injection layer is formed by the solution process according to the first embodiment of the present invention, the maximum deviation of the thin film thickness in the first direction compared to the thin film thickness at the center of the pixel region P is about 5.3 nm, and the average The deviation is about 2.45 nm, the maximum deviation of the thin film thickness in the second direction is about 12.2 nm and the average deviation is about 5.77 nm. On the other hand, as a comparative example, when banks having the same height in the first and second directions are formed and the hole injection layer is formed by the solution process, the maximum thickness of the thin film in the first direction compared to the thickness of the thin film in the center of the pixel region The deviation is about 8.4 nm and the average deviation is about 3.40 nm, the maximum deviation of the thin film thickness in the second direction is about 15.7 nm and the average deviation is about 12.7 nm. Therefore, according to the first embodiment of the present invention, it can be seen that the uniformity of the thickness of the thin film by the solution process can be improved.

한편, 도면 상에서는 홈(160a)의 깊이가 보호막(160)의 두께보다 작은 것으로 도시되었으나, 이에 제한되지 않는다. 즉, 홈(160a)의 깊이는 보호막(160)의 두께와 동일할 수 있으며, 이 경우, 홈(160a)을 통해 하부의 층간 절연막(140)이 노출될 수 있다. Meanwhile, although the depth of the groove 160a is smaller than the thickness of the protective film 160 in the drawings, it is not limited thereto. That is, the depth of the groove 160a may be the same as the thickness of the passivation layer 160, and in this case, the lower interlayer insulating layer 140 may be exposed through the groove 160a.

이와 같이, 본 발명의 제1 실시예에서는 따른 전계발광 표시장치에서는, 발광층의 일부 또는 전부가 비교적 작은 면적에 적용이 가능한 용액 공정을 통해 형성되므로, 증착 공정을 줄여 제조 비용을 줄일 수 있으며, 대면적 및 고해상도 표시장치에도 적용할 수 있다. As described above, in the electroluminescent display device according to the first embodiment of the present invention, since part or all of the light emitting layer is formed through a solution process applicable to a relatively small area, the manufacturing cost can be reduced by reducing the deposition process. It can also be applied to area and high-resolution display devices.

또한, 제1 및 제2 방향에 대해 뱅크의 높이를 다르게 하여, 제1 및 제2 방향에 따른 용매의 증발 속도를 균일하게 함으로써, 균일한 두께의 박막을 형성할 수 있다. 따라서, 화질을 향상시킬 수 있다.In addition, a thin film having a uniform thickness may be formed by making the evaporation rate of the solvent in the first and second directions uniform by varying the heights of the banks in the first and second directions. Therefore, the image quality can be improved.

또한, 전계발광의 효율과 수명, 구동 전압, 색 특성 등을 향상시킬 수 있다.In addition, the efficiency and lifespan of electroluminescence, driving voltage, color characteristics, and the like can be improved.

이러한 보호막(160)의 홈(160b) 형상은 빛이 방출되는 유효발광영역에 대응하는 화소영역(P)의 형상에 따라 달라질 수 있다.The shape of the groove 160b of the passivation layer 160 may vary depending on the shape of the pixel region P corresponding to the effective light emitting region from which light is emitted.

도 8은 본 발명의 제1 실시예에 따른 다른 예의 전계발광 표시장치의 개략적인 평면도이다. 8 is a schematic plan view of another example of an electroluminescent display device according to the first embodiment of the present invention.

도 8에 도시한 바와 같이, 기판(도 5의 110) 상에 다수의 화소영역(P)이 정의되는데, 각 화소영역(P)은 평면적으로 장축과 단축을 갖는 실질적으로 긴 원 모양일 수 있다. 여기서, 단축은 제1 방향과 평행하고, 장축은 제2 방향과 평행하다.As shown in FIG. 8, a plurality of pixel regions P are defined on the substrate (110 in FIG. 5), and each pixel region P may have a substantially long circular shape having a major axis and a minor axis in plan view. . Here, the minor axis is parallel to the first direction, and the major axis is parallel to the second direction.

각 화소영역(P)에 대응하여 투과홀(170a)을 가지는 뱅크(170)가 형성된다. 따라서, 투과홀(170a)은 평면적으로 장축과 단축을 갖는 실질적으로 긴 원 모양이다. Corresponding to each pixel region P, a bank 170 having a transmission hole 170a is formed. Accordingly, the penetration hole 170a has a substantially long circular shape having a major axis and a minor axis in plan view.

뱅크(170)는 제1 뱅크(172)와 제1 뱅크(172) 상부의 제2 뱅크(174)를 포함한다. 제1 뱅크(172)는 제1 투과홀(172a)을 갖고, 제2 뱅크(174)는 제2 투과홀(174a)을 가지며, 제1 투과홀(172a)과 제2 투과홀(174a)은 투과홀(170a)을 이룬다. 이때, 제2 투과홀(174a)의 면적이 제1 투과홀(172a)의 면적보다 크다. 따라서, 제1 뱅크(172)의 폭은 제2 뱅크(174)의 폭보다 넓으며, 제1 뱅크(172)의 일부는 제2 뱅크(174)로 덮이지 않고 노출된다.The bank 170 includes a first bank 172 and a second bank 174 over the first bank 172 . The first bank 172 has a first transmission hole 172a, the second bank 174 has a second transmission hole 174a, and the first transmission hole 172a and the second transmission hole 174a are It forms a transmission hole (170a). At this time, the area of the second transmission hole 174a is larger than the area of the first transmission hole 172a. Accordingly, the width of the first bank 172 is wider than that of the second bank 174, and a portion of the first bank 172 is exposed without being covered by the second bank 174.

제1 방향으로 인접한 화소영역(P) 사이의 보호층(도 5의 110)에는 홈(160b)이 형성된다. 이때, 투과홀(170a)을 향하는 홈(160b)의 측면은 투과홀(170a)의 측면과 동일한 모양을 가진다. 이에 따라, 투과홀(170a)과 홈(160b) 사이의 거리는 일정하다. A groove 160b is formed in the passivation layer ( 110 in FIG. 5 ) between adjacent pixel regions P in the first direction. At this time, the side of the groove 160b facing the penetration hole 170a has the same shape as the side of the penetration hole 170a. Accordingly, the distance between the penetration hole 170a and the groove 160b is constant.

일례로, 홈(160b)은 네 모서리에 투과홀(170a) 쪽으로 연장된 돌출부를 가지는 실질적으로 직사각형 모양일 수 있다. For example, the groove 160b may have a substantially rectangular shape having protrusions extending toward the penetration hole 170a at four corners.

이와 같이, 홈(160b)의 형상은, 화소영역(P)의 형상, 즉, 투과홀(170a)의 형상에 따라 달라질 수 있으며, 투과홀(170a)과 홈(160a)의 거리는 일정한 것이 바람직하다.As such, the shape of the groove 160b may vary depending on the shape of the pixel region P, that is, the shape of the transmission hole 170a, and the distance between the transmission hole 170a and the groove 160a is preferably constant. .

-제2 실시예--Second Embodiment-

도 9는 본 발명의 제2 실시예에 따른 전계발광 표시장치의 개략적인 단면도로, 도 4의 VII-VII선에 대응한다. 본 발명의 제2 실시예에 따른 전계발광 표시장치는 홈을 제외하고 앞서 제1 실시예와 동일한 구조를 가지며, 동일한 부분에 대한 설명은 생략하거나 간략히 한다.9 is a schematic cross-sectional view of an electroluminescent display device according to a second embodiment of the present invention, corresponding to line VII-VII of FIG. 4 . The electroluminescent display device according to the second embodiment of the present invention has the same structure as the first embodiment except for the groove, and descriptions of the same parts are omitted or simplified.

도 9에 도시한 바와 같이, 기판(210) 상에 게이트 절연막(230)과 층간 절연막(240) 및 보호막(260)이 순차적으로 형성된다. 보호막(260) 상부에는 제1 및 제2 뱅크(272, 274)를 포함하는 뱅크(270)이 형성된다.As shown in FIG. 9 , a gate insulating film 230 , an interlayer insulating film 240 , and a protective film 260 are sequentially formed on the substrate 210 . A bank 270 including first and second banks 272 and 274 is formed on the protective layer 260 .

보호막(260)은 제1 방향으로 인접한 화소영역(도 4의 P) 사이에 홈(260b)을 가지며, 홈(260b)에 대응하는 뱅크(270)의 상면은 다른 부분에 비해 낮아진다. The passivation layer 260 has grooves 260b between adjacent pixel regions (P in FIG. 4 ) in the first direction, and the upper surface of the bank 270 corresponding to the groove 260b is lower than other portions.

여기서, 홈(260b)은 제2 방향을 따라 중앙이 양 끝보다 깊을 수 있다. 보다 상세하게, 홈(260b)은 중앙의 깊이가 가장 깊고, 제2 방향을 따라 양 끝으로 갈수록 깊이가 점차 얕아지는 구조를 가져, 홈(260b)에 대응하는 보호막(260)은 기판(210)을 향하여 볼록한 표면을 가질 수 있다. Here, the center of the groove 260b may be deeper than both ends along the second direction. More specifically, the groove 260b has a structure in which the depth is the deepest in the center and gradually becomes shallower toward both ends along the second direction, so that the protective film 260 corresponding to the groove 260b is formed on the substrate 210 may have a convex surface towards

이러한 홈(260b)은 중앙에 비해 양 끝으로 갈수록 노광량이 점차 커지거나 작아지는 마스크를 이용한 사진식각공정을 통해 형성될 수 있다. Such a groove 260b may be formed through a photolithography process using a mask in which an exposure amount gradually increases or decreases towards both ends compared to the center.

-제3 실시예--Third Embodiment-

도 10은 본 발명의 제3 실시예에 따른 전계발광 표시장치의 개략적인 단면도로, 도 4의 VII-VII선에 대응한다. 본 발명의 제3 실시예에 따른 전계발광 표시장치는 홈을 제외하고 앞서 제1 실시예와 동일한 구조를 가지며, 동일한 부분에 대한 설명은 생략하거나 간략히 한다.10 is a schematic cross-sectional view of an electroluminescent display device according to a third embodiment of the present invention, corresponding to line VII-VII of FIG. 4 . The electroluminescent display device according to the third embodiment of the present invention has the same structure as the first embodiment except for the groove, and descriptions of the same parts are omitted or simplified.

도 10에 도시한 바와 같이, 기판(310) 상에 게이트 절연막(330)과 층간 절연막(340) 및 보호막(360)이 순차적으로 형성된다. 보호막(360) 상부에는 제1 및 제2 뱅크(372, 374)를 포함하는 뱅크(370)이 형성된다.As shown in FIG. 10 , a gate insulating layer 330 , an interlayer insulating layer 340 , and a protective layer 360 are sequentially formed on a substrate 310 . A bank 370 including first and second banks 372 and 374 is formed on the protective layer 360 .

보호막(360)은 제1 방향으로 인접한 화소영역(도 4의 P) 사이에 홈(360b)을 가지며, 홈(360b)에 대응하는 뱅크(370)의 상면은 다른 부분에 비해 낮아진다. The passivation layer 360 has grooves 360b between adjacent pixel regions (P in FIG. 4 ) in the first direction, and the upper surface of the bank 370 corresponding to the groove 360b is lower than other portions.

여기서, 홈(360b)은 제2 방향을 따라 양 끝의 깊이가 중앙의 깊이보다 낮을 수 있다. 보다 상세하게, 홈(360b)은 중앙에 대응하여 제1 깊이를 갖고, 제2 방향을 따라 중앙의 양측에 제1 깊이보다 낮은 제2 깊이를 가져, 이중 단차를 갖는 구조일 수 있다. Here, the depth of both ends of the groove 360b may be lower than the depth of the center along the second direction. More specifically, the groove 360b may have a structure having a double step difference by having a first depth corresponding to the center and having a second depth lower than the first depth on both sides of the center along the second direction.

이러한 홈(360b)은 투과도가 다른 적어도 2장의 마스크를 이용하거나, 투과도가 다른 적어도 2개의 반투과영역을 포함하는 마스크를 이용한 사진식각공정을 통해 형성될 수 있다. Such a groove 360b may be formed through a photolithography process using at least two masks having different transmittances or using a mask including at least two transflective regions having different transmittances.

본 발명의 제3 실시예에 따른 홈(360b)은, 종래의 W자 모양을 갖는 박막을 균일한 두께로 형성하는데 유리하다.The groove 360b according to the third embodiment of the present invention is advantageous in forming a conventional W-shaped thin film with a uniform thickness.

-제4 실시예--Fourth Embodiment-

도 11은 본 발명의 제4 실시예에 따른 전계발광 표시장치의 개략적인 단면도로, 도 4의 VII-VII선에 대응한다. 본 발명의 제4 실시예에 따른 전계발광 표시장치는 홈을 제외하고 앞서 제1 실시예와 동일한 구조를 가지며, 동일한 부분에 대한 설명은 생략하거나 간략히 한다.11 is a schematic cross-sectional view of an electroluminescent display device according to a fourth embodiment of the present invention, corresponding to line VII-VII of FIG. 4 . The electroluminescent display device according to the fourth embodiment of the present invention has the same structure as the first embodiment except for the groove, and descriptions of the same parts are omitted or simplified.

도 11에 도시한 바와 같이, 기판(410) 상에 게이트 절연막(430)과 층간 절연막(440) 및 보호막(460)이 순차적으로 형성된다. 보호막(460) 상부에는 제1 및 제2 뱅크(472, 474)를 포함하는 뱅크(470)이 형성된다.As shown in FIG. 11 , a gate insulating layer 430 , an interlayer insulating layer 440 , and a protective layer 460 are sequentially formed on a substrate 410 . A bank 470 including first and second banks 472 and 474 is formed on the passivation layer 460 .

보호막(460)은 제1 방향으로 인접한 화소영역(도 4의 P) 사이에 홈(460b)을 가지며, 홈(460b)에 대응하는 뱅크(470)의 상면은 다른 부분에 비해 낮아진다. The passivation layer 460 has grooves 460b between adjacent pixel regions (P in FIG. 4 ) in the first direction, and the upper surface of the bank 470 corresponding to the groove 460b is lower than other portions.

여기서, 홈(460b)은 제2 방향을 따라 양 끝의 깊이가 중앙의 깊이보다 깊을 수 있다. 보다 상세하게, 홈(460b)은 중앙의 깊이가 가장 얕고, 제2 방향을 따라 양 끝으로 갈수록 깊이가 점차 깊어지는 구조를 가져, 홈(460b)에 대응하는 보호막(460)은 뱅크(470)을 향하여 볼록한 표면을 가질 수 있다.Here, the depth of both ends of the groove 460b along the second direction may be greater than that of the center. More specifically, the groove 460b has a structure in which the central depth is the shallowest and the depth gradually deepens toward both ends along the second direction, so that the protective film 460 corresponding to the groove 460b forms a bank 470. It may have a convex surface towards the

이때, 투과홀과 마주하는 뱅크(470)의 가장자리의 높이는 홈(460b)에 의해 효과적으로 감소함으로써, 발광물질용액의 용매 증발 속도가 효과적으로 증가한다. 따라서, 발광층의 두께 균일도가 향상된다.At this time, the height of the edge of the bank 470 facing the penetration hole is effectively reduced by the groove 460b, so that the solvent evaporation rate of the light emitting material solution is effectively increased. Accordingly, the thickness uniformity of the light emitting layer is improved.

이러한 홈(460b)은 중앙에 비해 양 끝으로 갈수록 노광량이 점차 커지거나 작아지는 마스크를 이용한 사진식각공정을 통해 형성될 수 있다.Such a groove 460b may be formed through a photolithography process using a mask in which an exposure amount gradually increases or decreases towards both ends compared to the center.

본 발명의 제4 실시예에 따른 홈(460b)은, 종래의 W자 모양을 갖는 박막을 균일한 두께로 형성하는데 유리하다.The groove 460b according to the fourth embodiment of the present invention is advantageous in forming a conventional W-shaped thin film with a uniform thickness.

도 12는 본 발명의 제5 실시예에 따른 전계발광 표시장치의 개략적인 단면도로서, 도 4의 VII-VII 선에 대응하는 단면을 보여준다.FIG. 12 is a schematic cross-sectional view of an electroluminescent display device according to a fifth embodiment of the present invention, showing a cross-section corresponding to line VII-VII of FIG. 4 .

도 12에 도시된 바와 같이, 게이트 절연막(530), 층간 절연막(540), 보호막(560)이 기판(510) 상 또는 상부에 순차적으로 형성되고, 제 1 및 제 2 뱅크(570a, 570b)를 포함하는 뱅크(570)가 보호막(560) 상에 형성된다. 12, a gate insulating layer 530, an interlayer insulating layer 540, and a protective layer 560 are sequentially formed on or above the substrate 510, and the first and second banks 570a and 570b are formed. A bank 570 including a bank 570 is formed on the protective layer 560 .

보호막(560)은 제 1 방향으로 인접한 화소영역(도 4의 P) 사이에 홈(560b)을 갖는다. 홈(560b)의 폭은 인접한 제 1 전극(562) 사이 거리와 실질적으로 동일하고, 홈(560b) 내 뱅크(570)의 일부 높이가 감소한다.The passivation layer 560 has grooves 560b between adjacent pixel regions (P in FIG. 4 ) in the first direction. The width of the groove 560b is substantially the same as the distance between adjacent first electrodes 562, and a portion of the height of the bank 570 within the groove 560b is reduced.

홈(560b)은 사각형 단면을 갖는다. 이와 달리, 도 9 또는 도 11에서 보여지는 바와 같이, 홈(560b)은 라운드 형상의 단면을 가질 수도 있다.The groove 560b has a rectangular cross section. Alternatively, as shown in FIG. 9 or 11, the groove 560b may have a round cross section.

본 발명에서, 제 1 방향을 따라 인접한 화소영역 사이의 뱅크(570) 높이는 제 2 방향을 따라 인접한 화소영역 사이의 뱅크(570) 높이보다 작다. 따라서, 인접한 화소영역 사이 거리가 제 1 및 제 2 방향에 대하여 다름에도 불구하고, 발광물질용액의 용매 증발 속도는 균일하게 되며 이에 따라 두께 균일도를 갖는 발광층이 형성된다.In the present invention, the height of the bank 570 between adjacent pixel regions along the first direction is smaller than the height of the bank 570 between adjacent pixel regions along the second direction. Therefore, even though the distance between the adjacent pixel areas is different in the first and second directions, the solvent evaporation rate of the light emitting material solution becomes uniform, and accordingly, a light emitting layer having uniform thickness is formed.

도 13a 내지 도 13c는 본 발명의 제5 실시예에 따른 전계발광 표시장치의 일부에 대한 제조 공정을 보여주는 개략적인 단면도이다.13A to 13C are schematic cross-sectional views showing manufacturing processes for a part of an electroluminescent display device according to a fifth embodiment of the present invention.

도 13a에 도시된 바와 같이, 게이트 절연막(530), 층간 절연막(540), 보호막(560)을 기판(510) 상에 형성하고, 도전성 물질층(미도시)을 보호막(560) 상에 형성한다. 도전성 물질층은 ITO 또는 IZO와 같은 투명 도전성 물질을 포함할 수 있다. 다음, 도전성 물질층을 패턴하여 각 화소영역에 제 1 전극(562)을 형성한다.As shown in FIG. 13A , a gate insulating film 530, an interlayer insulating film 540, and a protective film 560 are formed on a substrate 510, and a conductive material layer (not shown) is formed on the protective film 560. . The conductive material layer may include a transparent conductive material such as ITO or IZO. Next, a conductive material layer is patterned to form a first electrode 562 in each pixel area.

도 3을 참조하면, 게이트 절연막(530)을 형성하기 전에 반도체층(122)이 기판(510) 상에 형성되고, 층간 절연막(540)을 형성하기 전에 게이트 전극(132)이 게이트 절연막(530) 상에 형성된다. 또한, 보호막(560)을 형성하기 전에 소스 전극(152)과 드레인 전극(154)이 층간 절연막(540) 상에 형성된다. Referring to FIG. 3 , before forming the gate insulating film 530, the semiconductor layer 122 is formed on the substrate 510, and before forming the interlayer insulating film 540, the gate electrode 132 is formed on the gate insulating film 530. formed on the In addition, before forming the protective film 560 , the source electrode 152 and the drain electrode 154 are formed on the interlayer insulating film 540 .

다음, 도 13b에 도시된 바와 같이, 제 1 전극(562)을 식각 마스크로 이용한 식각 공정에 의해 보호막(560)의 일부를 패턴함으로써 홈(560b)을 형성한다. 식각 공정은 이방성 건식 식각 공정일 수 있다. 이에 따라, 홈(560b)의 끝은 제 1 전극(562)의 끝과 정확히 일치하거나 대응된다. 즉, 홈(560b)의 폭은 인접한 제 1 전극(562) 사이 거리와 실질적으로 동일하게 된다.Next, as shown in FIG. 13B , a groove 560b is formed by patterning a portion of the passivation layer 560 by an etching process using the first electrode 562 as an etching mask. The etching process may be an anisotropic dry etching process. Accordingly, the end of the groove 560b exactly matches or corresponds to the end of the first electrode 562 . That is, the width of the groove 560b is substantially the same as the distance between adjacent first electrodes 562 .

이와 달리, 제 1 전극(562)의 형성 공정 전에 보호막(560)이 패턴되어 홈(560b)이 형성될 수도 있다. 홈(560b)과 드레인 콘택홀(도 3의 160a)은 하나의 마스크 공정에 의해 형성될 수 있다. 이 경우, 제 1 전극(562)과 홈(560b)의 오정렬(mis-align)이 발생할 수 있으며, 이에 따라 제 1 전극(562)의 끝이 홈(560b) 내에 위치하게 되고 홈(560b)에 대응하는 뱅크(570)의 높이가 증가할 수 있다.Alternatively, the passivation layer 560 may be patterned before forming the first electrode 562 to form the groove 560b. The groove 560b and the drain contact hole ( 160a in FIG. 3 ) may be formed by one mask process. In this case, mis-alignment between the first electrode 562 and the groove 560b may occur, and accordingly, the end of the first electrode 562 is located in the groove 560b and is in the groove 560b. The height of the corresponding bank 570 may increase.

그러나, 제 1 전극(562)을 식각 마스크로 이용하는 식각 공정에 의해 홈(560b)이 형성되면, 홈(560b)에 제 1 전극(562)이 형성되지 않기 때문에 위와 같은 문제를 방지할 수 있다.However, when the groove 560b is formed by an etching process using the first electrode 562 as an etching mask, the above problem can be prevented because the first electrode 562 is not formed in the groove 560b.

다음, 도 13c에 도시된 바와 같이, 절연물질층(미도시)을 제 1 전극(562)과 보호막(560) 상에 형성하고, 절연물질층을 패턴하여 뱅크(570)을 형성한다. 도시하지 않았으나, 발광층(도 3의 180)과 제 2 전극(도 3의 192)이 제 1 전극(562) 상에 형성된다. 발광층(180)과 제 2 전극(192)은 뱅크(570) 상에도 형성될 수 있다.Next, as shown in FIG. 13C, an insulating material layer (not shown) is formed on the first electrode 562 and the passivation layer 560, and the insulating material layer is patterned to form a bank 570. Although not shown, a light emitting layer ( 180 in FIG. 3 ) and a second electrode ( 192 in FIG. 3 ) are formed on the first electrode 562 . The light emitting layer 180 and the second electrode 192 may also be formed on the bank 570 .

도 14는 본 발명의 제6 실시예에 따른 전계발광 표시장치의 개략적인 평면도이고, 도 15는 도 14의 XV-XV선에 대응하는 본 발명의 제6 실시예에 따른 전계발광 표시장치의 개략적인 단면도이며, 도 16은 도 14의 XVI-XVI선에 대응하는 본 발명의 제6 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.14 is a schematic plan view of an electroluminescent display device according to a sixth embodiment of the present invention, and FIG. 15 is a schematic plan view of an electroluminescence display device according to a sixth embodiment of the present invention corresponding to line XV-XV of FIG. FIG. 16 is a schematic cross-sectional view of an electroluminescent display device according to a sixth embodiment of the present invention corresponding to line XVI-XVI of FIG. 14 .

도 14 내지 도 16에 도시한 바와 같이, 기판(610) 상에 다수의 화소영역(P)이 정의된다. As shown in FIGS. 14 to 16 , a plurality of pixel regions P are defined on the substrate 610 .

여기서, 화소영역(P)은 빛이 방출되는 유효발광영역에 대응하고, 다수의 배선과 소자들의 배치에 의해 인접한 화소영역(P) 간의 거리는 제1 방향과 제2 방향에서 서로 다르다. 즉, 제1 방향을 따라 인접한 화소영역(P)은 제1 거리(d1)를 가지고 이격되고, 제1 방향에 수직한 제2 방향을 따라 인접한 화소영역(P)은 제2 거리(d2)를 가지고 이격되는데, 제2 거리(d2)가 제1 거리(d1)에 비해 크다. 이때, 각 화소영역(P)은 평면적으로 장축과 단축을 갖는 직사각형 모양일 수 있으며, 단축은 제1 방향에 평행하고, 장축은 제2 방향에 평행하다. Here, the pixel region P corresponds to an effective light emitting region where light is emitted, and a distance between adjacent pixel regions P is different in a first direction and a second direction due to the arrangement of a plurality of wires and elements. That is, adjacent pixel regions P along the first direction are spaced apart with a first distance d1, and adjacent pixel regions P along a second direction perpendicular to the first direction have a second distance d2. and are spaced apart, the second distance d2 is greater than the first distance d1. In this case, each pixel region P may have a rectangular shape having a major axis and a minor axis in plan view, the minor axis being parallel to the first direction, and the major axis being parallel to the second direction.

제 1 화소영역(P1), 제 1 방향(수평 방향)을 따라 제 1 화소영역(P1)에 인접한 제 2 화소영역(P2), 제 2 방향(수직 방향)을 따라 제 1 화소영역(P1)에 인접한 제 3 화소영역(P3)이 배열된 경우, 제 1 및 제 2 화소영역(P1, P2)은 제 1 거리(d1)만큼 이격되고 제 1 및 제 3 화소영역(P1, P3)은 제 2 거리(d2)만큼 이격된다.A first pixel area P1, a second pixel area P2 adjacent to the first pixel area P1 along a first direction (horizontal direction), and a first pixel area P1 along a second direction (vertical direction) When the third pixel area P3 adjacent to is arranged, the first and second pixel areas P1 and P2 are spaced apart by a first distance d1 and the first and third pixel areas P1 and P3 are separated from each other by a first distance d1. They are spaced apart by 2 distances (d2).

기판(610) 상부에는 게이트 절연막(630)과 층간 절연막(640) 및 보호막(660)이 형성된다. A gate insulating layer 630 , an interlayer insulating layer 640 , and a passivation layer 660 are formed on the substrate 610 .

게이트 절연막(630)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)으로 형성될 수 있고, 층간 절연막(640)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기 절연물질로 형성되거나, 포토 아크릴(photo acryl)이나 벤조사이클로부텐(benzocyclobutene)과 같은 유기 절연물질로 형성될 수 있으며, 보호막(660)은 벤조사이클로부텐이나 포토 아크릴과 같은 유기 절연물질로 형성될 수 있다. 층간 절연막(640)과 보호막(660) 사이에는 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기 절연물질로 형성된 무기 절연막이 더 형성될 수도 있다.The gate insulating film 630 may be formed of silicon oxide (SiO 2 ) or silicon nitride (SiNx), and the interlayer insulating film 640 may be formed of an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx). , It may be formed of an organic insulating material such as photo acryl or benzocyclobutene, and the passivation layer 660 may be formed of an organic insulating material such as benzocyclobutene or photo acryl. An inorganic insulating film made of an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) may be further formed between the interlayer insulating film 640 and the passivation film 660 .

보호막(660)은 제 2 방향으로 인접한 화소영역(P) 사이에 돌출부(661)를 갖는다. 즉, 보호막(660)은 제 1 및 제 3 화소영역(P1, P3) 사이에 돌출부(661)를 갖는다. 따라서, 기판(610)으로부터, 보호막(660)의 상부면은 제 1 방향으로 인접하는 제 1 및 제 2 화소영역(P1, P2) 사이에서 제 3 높이(h3)를 갖고 제 2 방향으로 인접하는 제 1 및 제 3 화소영역(P1, P3) 사이에서 제 3 높이(h3)보다 큰 제 4 높이(h4)를 갖는다. 돌출부(661)는 제 1 및 제 3 화소영역(P1, P3) 사이의 보호막(660) 상에 형성되고, 제 1 및 제 2 화소영역(P1, P2) 사이의 보호막(660)에는 형성되지 않는다. 따라서, 제 1 및 제 2 화소영역(P1, P2) 사이의 보호막(660)은 평탄한 상부면을 갖는다.The passivation layer 660 has a protrusion 661 between adjacent pixel regions P in the second direction. That is, the protective layer 660 has a protrusion 661 between the first and third pixel regions P1 and P3. Therefore, from the substrate 610, the upper surface of the passivation layer 660 has a third height h3 between the first and second pixel regions P1 and P2 adjacent in the first direction and is adjacent in the second direction. A fourth height h4 greater than the third height h3 is provided between the first and third pixel regions P1 and P3. The protrusion 661 is formed on the passivation layer 660 between the first and third pixel regions P1 and P3, and is not formed on the passivation layer 660 between the first and second pixel regions P1 and P2. . Thus, the passivation layer 660 between the first and second pixel regions P1 and P2 has a flat upper surface.

한편, 보호막(660) 하부에는 스위칭 박막트랜지스터(도시하지 않음)와 구동 박막트랜지스터(도시하지 않음), 스토리지 커패시터(도시하지 않음), 게이트 배선(도시하지 않음), 데이터 배선(도시하지 않음), 그리고 전원배선(도시하지 않음)이 형성된다.Meanwhile, under the protective film 660, a switching thin film transistor (not shown), a driving thin film transistor (not shown), a storage capacitor (not shown), a gate wiring (not shown), a data wiring (not shown), And power wiring (not shown) is formed.

보호막(660) 상부에는 비교적 일함수가 높은 도전성 물질로 제1 전극(662)이 형성된다. 제1 전극(662)은 각 화소영역(P)마다 형성되고, 보호막(660)의 드레인 컨택홀(도시하지 않음)을 통해 구동 박막트랜지스터(도시하지 않음)의 드레인 전극(도시하지 않음)과 접촉한다. A first electrode 662 is formed of a conductive material having a relatively high work function on the protective layer 660 . The first electrode 662 is formed in each pixel region P and contacts a drain electrode (not shown) of a driving thin film transistor (not shown) through a drain contact hole (not shown) of the passivation layer 660. do.

제1 전극(662) 상부에는 절연물질로 뱅크(670)가 형성되며, 뱅크(670)는 인접한 화소영역(P) 사이에 위치한다. 뱅크(670)는 각 화소영역(P)에 대응하여 제1 전극(662)을 노출하는 투과홀(670a)을 가지며, 제1 전극(662)의 가장자리를 덮는다. 여기서, 투과홀(670a)은 직사각형 모양 또는 장축과 단축을 갖는 긴 원 형상을 갖는다.A bank 670 is formed of an insulating material on the first electrode 662, and the bank 670 is positioned between adjacent pixel regions P. The bank 670 has a transmissive hole 670a exposing the first electrode 662 corresponding to each pixel region P, and covers an edge of the first electrode 662 . Here, the penetration hole 670a has a rectangular shape or a long circular shape having a major axis and a minor axis.

뱅크(670)는 제1 뱅크(672)와 제1 뱅크(672) 상부의 제2 뱅크(674)를 포함한다. 제1 뱅크(672)는 상대적으로 표면 에너지가 높은 물질로 이루어져 추후 형성되는 발광층 재료와의 접촉각을 낮추고, 제2 뱅크(674)는 상대적으로 표면 에너지가 낮은 물질로 이루어져 추후 형성되는 발광층 재료와의 접촉각을 크게 함으로써 인접한 화소영역(P)으로 발광층 재료가 넘치는 것을 방지한다. 여기서, 제1 뱅크(672)의 표면 에너지는 제2 뱅크(674)의 표면 에너지보다 높다. 일례로, 제1 뱅크(672)는 친수성 특성을 갖는 무기절연물질이나 유기절연물질로 이루어질 수 있으며, 제2 뱅크(674)는 소수성 특성을 갖는 유기절연물질로 이루어질 수 있다. The bank 670 includes a first bank 672 and a second bank 674 over the first bank 672 . The first bank 672 is made of a material with a relatively high surface energy to lower the contact angle with the light-emitting layer material to be formed later, and the second bank 674 is made of a material with a relatively low surface energy to reduce contact with the light-emitting layer material to be formed later. By increasing the contact angle, overflow of the light emitting layer material to the adjacent pixel region P is prevented. Here, the surface energy of the first bank 672 is higher than that of the second bank 674 . For example, the first bank 672 may be made of an inorganic insulating material or an organic insulating material having hydrophilic properties, and the second bank 674 may be made of an organic insulating material having hydrophobic properties.

제1 뱅크(672)는 제1 투과홀(672a)을 갖고, 제2 뱅크(674)는 제2 투과홀(674a)을 가지며, 제1 투과홀(672a)과 제2 투과홀(674a)은 투과홀(670a)을 이룬다. 이때, 제2 투과홀(674a)의 면적이 제1 투과홀(672a)의 면적보다 크다. 따라서, 제1 뱅크(672)의 폭은 제2 뱅크(674)의 폭보다 넓으며, 제1 뱅크(672)의 일부는 제2 뱅크(674)로 덮이지 않고 노출된다. 이러한 제1 및 제2 뱅크(672, 674)는 마스크를 이용한 각각의 사진식각공정을 통해 형성될 수 있다.The first bank 672 has a first transmission hole 672a, the second bank 674 has a second transmission hole 674a, and the first transmission hole 672a and the second transmission hole 674a are It forms a transmission hole (670a). In this case, the area of the second transmission hole 674a is larger than the area of the first transmission hole 672a. Accordingly, the width of the first bank 672 is wider than that of the second bank 674, and a portion of the first bank 672 is exposed without being covered by the second bank 674. The first and second banks 672 and 674 may be formed through each photolithography process using a mask.

또는, 제1 뱅크(672)와 제2 뱅크(674)는 동일 물질로 이루어진 일체형 구조로 1회의 사진식각공정을 통해 형성될 수 있으며, 이때, 제1 뱅크(672)와 제2 뱅크(674)는 소수성 특성을 갖는 유기 절연물질로 이루어질 수 있다. Alternatively, the first bank 672 and the second bank 674 may be formed through a single photolithography process as an integral structure made of the same material. In this case, the first bank 672 and the second bank 674 may be made of an organic insulating material having hydrophobic properties.

이와 달리, 뱅크는 소수성 특성을 갖는 유기 절연물질로 이루어진 단일층 구조일 수도 있다. Alternatively, the bank may have a single layer structure made of an organic insulating material having hydrophobic properties.

이어, 뱅크(670)의 투과홀(670a)을 통해 노출된 제1 전극(662) 상부에는 발광층(도시하지 않음)이 형성되고, 발광층 상부에는 비교적 일함수가 낮은 도전성 물질로 제2 전극(도시하지 않음)이 기판(610) 전면에 형성된다. 발광층은 정공보조층과, 발광물질층, 전자보조층을 포함할 수 있으며, 발광층의 일부 또는 전부는 용액 공정을 통해 형성된다. 일례로, 정공보조층과 발광물질층은 용액 공정을 통해 형성될 수 있다. 정공보조층은 정공주입층과 정공수송층 중 적어도 하나를 포함하고, 전자보조층은 전자주입층과 전자수송층 중 적어도 하나를 포함한다.Subsequently, a light emitting layer (not shown) is formed on the first electrode 662 exposed through the transmission hole 670a of the bank 670, and a second electrode (not shown) is formed on the light emitting layer with a conductive material having a relatively low work function. not) is formed on the entire surface of the substrate 610 . The light emitting layer may include a hole auxiliary layer, a light emitting material layer, and an electron auxiliary layer, and a part or all of the light emitting layer is formed through a solution process. For example, the hole auxiliary layer and the light emitting material layer may be formed through a solution process. The hole auxiliary layer includes at least one of a hole injection layer and a hole transport layer, and the electron auxiliary layer includes at least one of an electron injection layer and an electron transport layer.

앞서 언급한 바와 같이, 보호막(660)은 제 2 방향으로 인접한 화소영역(P) 사이에 돌출부(661)을 가지며, 보호막(660)의 돌출부(661)에 의해 뱅크(670)의 높이는 제1 방향과 제2 방향에 대해 서로 다르다. As mentioned above, the passivation layer 660 has protrusions 661 between adjacent pixel regions P in the second direction, and the height of the bank 670 is increased by the protrusions 661 of the passivation layer 660 in the first direction. and are different for the second direction.

보다 상세하게, 뱅크(670)는 보호막(660)의 돌출부(661)의 단차를 따라 형성되어, 제 1 방향으로 인접한 화소영역(P) 사이의 뱅크(670)는 기판(610)의 상면으로부터 제 5 높이(h5)를 갖고, 제 2 방향으로 인접한 화소영역(P) 사이의 뱅크(670)는 기판(610)의 상면으로부터 제 6 높이(h6)를 가지며, 제 5 높이(h5)는 제 6 높이(h6)보다 작다. More specifically, the bank 670 is formed along the step of the protruding portion 661 of the protective film 660, so that the bank 670 between adjacent pixel regions P in the first direction is removed from the upper surface of the substrate 610. The bank 670 between pixel regions P adjacent to each other in the second direction has a sixth height h6 from the upper surface of the substrate 610, and the fifth height h5 is the sixth height h5. It is smaller than the height (h6).

본 발명에서와 같이, 제2 방향을 따라 인접한 화소영역(P) 간의 제2 거리(d2)가 제1 방향을 따라 인접한 화소영역(P) 간의 제1 거리(d1)가 보다 클 때, 뱅크(670)가 제1 방향과 제2 방향에 대해 동일한 높이를 가진다면, 용액 공정으로 발광층을 형성하는데 있어 제1 방향과 제2 방향에 대해 인접한 화소영역(P)의 영향이 다르므로, 발광층의 두께가 균일하지 않게 된다. As in the present invention, when the second distance d2 between adjacent pixel regions P along the second direction is greater than the first distance d1 between adjacent pixel regions P along the first direction, the bank ( 670) have the same height in the first direction and the second direction, the thickness of the light emitting layer is different because the adjacent pixel regions P have different influences on the first and second directions in forming the light emitting layer by the solution process. will not be uniform.

즉, 뱅크(670)가 제1 방향과 제2 방향에 대해 동일한 높이를 가질 경우, 화소영역(P)에 용액을 적하 후 건조할 때, 비교적 가까운 제1 방향으로는 인접한 화소영역(P) 내의 용액의 영향이 큰 반면, 비교적 먼 제2 방향으로는 인접한 화소영역(P) 내의 용액의 영향이 작다. 따라서, 제1 및 제2 방향에 대해 용매의 증발 속도 차이가 발생하고, 제2 방향으로 용매의 증발 속도가 제1 방향으로 용매의 증발 속도보다 빠르기 때문에, 균일한 두께의 발광층을 얻기가 어렵다. That is, when the bank 670 has the same height in the first direction and the second direction, when the solution is dropped on the pixel area P and then dried, the height of the adjacent pixel area P in the relatively close first direction While the effect of the solution is large, the effect of the solution in the adjacent pixel area P is small in the relatively distant second direction. Therefore, since a difference in the evaporation rate of the solvent occurs in the first and second directions, and the evaporation rate of the solvent in the second direction is faster than the evaporation rate of the solvent in the first direction, it is difficult to obtain a light emitting layer having a uniform thickness.

본 발명에서는 제 2 방향으로 인접하는 화소영역(P) 사이에서 보호막(660)에 돌출부(661)를 형성하여, 제1 방향으로 인접한 화소영역(P) 사이의 뱅크(670)의 상면이 제2 방향으로 인접한 화소영역(P) 사이의 뱅크(670)의 상면보다 낮아지도록 함으로써, 제1 방향으로 인접한 화소영역(P) 사이의 뱅크(670)의 제5 높이(h5)를 제2 방향으로 인접한 화소영역(P) 사이의 뱅크(670)의 제6 높이(h6)보다 작게 한다. In the present invention, the protrusion 661 is formed on the passivation layer 660 between the pixel regions P adjacent in the second direction so that the upper surface of the bank 670 between the pixel regions P adjacent in the first direction is formed in the second direction. By making the fifth height h5 of the bank 670 between the pixel regions P adjacent in the first direction lower than the upper surface of the bank 670 between the pixel regions P adjacent in the first direction, the fifth height h5 of the bank 670 adjacent in the second direction It is smaller than the sixth height h6 of the bank 670 between the pixel regions P.

즉, 제1 방향으로 인접한 화소영역(P) 사이의 뱅크(670)와 제2 방향으로 인접한 화소영역(P) 사이의 뱅크(670)는 동일한 두께를 갖지만, 돌출부(661)에 의해 제1 방향으로 인접한 화소영역(P) 사이의 뱅크(670) 저면의 제 3 높이(h3)가 제2 방향으로 인접한 화소영역(P) 사이의 뱅크(670) 저면의 제 4 높이(h4)보다 작기 때문에, 제1 방향으로 인접한 화소영역(P) 사이의 뱅크(670)의 제5 높이(h5)가 제2 방향으로 인접한 화소영역(P) 사이의 뱅크(670)의 제6 높이(h6)보다 작게 된다.That is, the bank 670 between pixel regions P adjacent in the first direction and the bank 670 between pixel regions P adjacent in the second direction have the same thickness, but are formed by the protrusion 661 in the first direction. Since the third height h3 of the bottom of the bank 670 between the adjacent pixel regions P is smaller than the fourth height h4 of the bottom of the bank 670 between the adjacent pixel regions P in the second direction, The fifth height h5 of the bank 670 between pixel regions P adjacent in the first direction is smaller than the sixth height h6 of the bank 670 between pixel regions P adjacent in the second direction. .

본 발명의 제6 실시예에서는 따른 전계발광 표시장치에서는, 발광층의 일부 또는 전부가 용액 공정을 통해 형성되므로, 증착 공정을 줄여 제조 비용을 줄일 수 있으며, 대면적 및 고해상도 표시장치에도 적용할 수 있다. In the electroluminescent display device according to the sixth embodiment of the present invention, since part or all of the light emitting layer is formed through a solution process, manufacturing cost can be reduced by reducing the deposition process, and can be applied to a large area and high resolution display device. .

또한, 제1 및 제2 방향에 대해 뱅크의 높이를 다르게 하여, 제1 및 제2 방향에 따른 용매의 증발 속도를 균일하게 함으로써, 균일한 두께의 박막을 형성할 수 있다. 따라서, 화질을 향상시킬 수 있다.In addition, a thin film having a uniform thickness may be formed by making the evaporation rate of the solvent in the first and second directions uniform by varying the heights of the banks in the first and second directions. Therefore, the image quality can be improved.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to preferred embodiments of the present invention, those skilled in the art may variously modify the present invention within the scope not departing from the technical spirit and scope of the present invention described in the claims below. And it will be understood that it can be changed.

110: 기판 122: 반도체층
130: 게이트 절연막 132: 게이트 전극
140: 층간 절연막 140a, 140b: 제1 및 제2 컨택홀
142: 소스 전극 144: 드레인 전극
152, 154: 제1 및 제2 보호막 156: 드레인 컨택홀
162: 제1 전극 170: 뱅크
170a: 투과홀 180: 발광층
192: 제2 전극 D: 발광다이오드
110: substrate 122: semiconductor layer
130: gate insulating film 132: gate electrode
140: interlayer insulating film 140a, 140b: first and second contact holes
142: source electrode 144: drain electrode
152, 154: first and second protective films 156: drain contact hole
162: first electrode 170: bank
170a: transmission hole 180: light emitting layer
192: second electrode D: light emitting diode

Claims (21)

제 1 화소 영역, 상기 제 1 화소영역에 제 1 및 제 2 방향을 따라 각각 인접하는 제 2 및 제 3 화소영역이 정의된 기판과;
상기 기판 상부에 위치하고 상기 제 1 및 제 2 화소영역 사이에 홈을 포함하는 절연층과;
상기 절연층 상에 위치하고 상기 제 1 내지 제 3 화소영역 각각에 대응하는 제 1 전극과;
상기 제 1 전극의 가장자리를 덮고 상기 제 1 및 제 2 화소영역 사이와 상기 제 1 및 제 3 화소영역 사이에 위치하는 뱅크와;
상기 제 1 전극 상의 발광층과;
상기 발광층 상의 제 2 전극을 포함하고,
상기 제 1 화소영역과 제 2 화소영역 사이에 위치하는 상기 뱅크는 상기 제 1 전극으로부터 제 1 높이를 갖고, 상기 제 1 화소영역과 제 3 화소영역 사이에 위치하는 상기 뱅크는 상기 제 1 전극으로부터 상기 제 1 높이보다 큰 제 2 높이를 가지며,
상기 제 1 내지 제 3 화소영역 각각은 장축과 단축을 갖는 긴 원 형상을 갖고, 상기 홈은 중앙부와 상기 중앙부의 모서리에 위치하는 돌출부를 포함하는 전계발광 표시장치.
a substrate defining a first pixel area and second and third pixel areas respectively adjacent to the first pixel area along first and second directions;
an insulating layer positioned on the substrate and including a groove between the first and second pixel regions;
first electrodes disposed on the insulating layer and corresponding to each of the first to third pixel regions;
a bank covering an edge of the first electrode and positioned between the first and second pixel areas and between the first and third pixel areas;
a light emitting layer on the first electrode;
A second electrode on the light emitting layer;
The bank positioned between the first pixel area and the second pixel area has a first height from the first electrode, and the bank positioned between the first pixel area and the third pixel area has a height from the first electrode. Has a second height greater than the first height,
Each of the first to third pixel regions has a long circular shape having a major axis and a minor axis, and the groove includes a central portion and a protrusion positioned at a corner of the central portion.
제 1 화소 영역, 상기 제 1 화소영역에 제 1 및 제 2 방향을 따라 각각 인접하는 제 2 및 제 3 화소영역이 정의된 기판과;
상기 제 1 내지 제 3 화소영역 각각에 대응하는 제 1 전극과;
상기 제 1 전극의 가장자리를 덮고 상기 제 1 및 제 2 화소영역 사이와 상기 제 1 및 제 3 화소영역 사이에 위치하는 뱅크와;
상기 제 1 전극 상의 발광층과;
상기 발광층 상의 제 2 전극을 포함하고,
상기 제 1 화소영역과 상기 제 2 화소영역 사이에서 상기 뱅크의 저면은 상기 제 1 전극의 저면보다 낮게 위치하며,
상기 제 1 전극과 상기 뱅크 하부에 위치하고 상기 제 1 및 제 2 화소영역 사이에 홈을 포함하는 절연층을 더 포함하고,
상기 홈은 중앙의 깊이가 상기 제 2 방향의 가장자리의 깊이보다 작은 전계발광 표시장치.

a substrate defining a first pixel area and second and third pixel areas respectively adjacent to the first pixel area along first and second directions;
a first electrode corresponding to each of the first to third pixel regions;
a bank covering an edge of the first electrode and positioned between the first and second pixel areas and between the first and third pixel areas;
a light emitting layer on the first electrode;
A second electrode on the light emitting layer;
A bottom of the bank is located lower than a bottom of the first electrode between the first pixel area and the second pixel area;
an insulating layer positioned under the first electrode and the bank and including a groove between the first and second pixel regions;
The electroluminescent display device of claim 1 , wherein the depth of the center of the groove is smaller than the depth of the edge of the groove in the second direction.

삭제delete 제2항에 있어서,
상기 제 1 화소영역과 제 2 화소영역 사이에 위치하는 상기 뱅크는 상기 제 1 전극으로부터 제 1 높이를 갖고, 상기 제 1 화소영역과 제 3 화소영역 사이에 위치하는 상기 뱅크는 상기 제 1 전극으로부터 상기 제 1 높이보다 큰 제 2 높이를 갖는 전계발광 표시장치.
According to claim 2,
The bank positioned between the first pixel area and the second pixel area has a first height from the first electrode, and the bank positioned between the first pixel area and the third pixel area has a height from the first electrode. An electroluminescent display device having a second height greater than the first height.
제 1 화소 영역, 상기 제 1 화소영역에 제 1 및 제 2 방향을 따라 각각 인접하는 제 2 및 제 3 화소영역이 정의된 기판과;
상기 제 1 내지 제 3 화소영역 각각에 대응하는 제 1 전극과;
상기 제 1 전극의 가장자리를 덮고 상기 제 1 및 제 2 화소영역 사이와 상기 제 1 및 제 3 화소영역 사이에 위치하는 뱅크와;
상기 제 1 전극 상의 발광층과;
상기 발광층 상의 제 2 전극을 포함하고,
상기 제 1 화소영역과 상기 제 2 화소영역 사이에서 상기 뱅크의 저면은 상기 제 1 화소영역과 상기 제 3 화소영역 사이에서 상기 뱅크의 저면보다 낮게 위치하며,
상기 제 1 전극과 상기 뱅크 하부에 위치하고 상기 제 1 및 제 3 화소영역 사이에 돌출부를 포함하는 절연층을 더 포함하는 전계발광 표시장치.
a substrate defining a first pixel area and second and third pixel areas respectively adjacent to the first pixel area along first and second directions;
a first electrode corresponding to each of the first to third pixel regions;
a bank covering an edge of the first electrode and positioned between the first and second pixel areas and between the first and third pixel areas;
a light emitting layer on the first electrode;
A second electrode on the light emitting layer;
The bottom of the bank between the first pixel area and the second pixel area is positioned lower than the bottom of the bank between the first pixel area and the third pixel area;
and an insulating layer positioned under the first electrode and the bank and including a protrusion between the first and third pixel regions.
제1항 또는 제2항에 있어서,
상기 홈은 상기 뱅크에 의해 완전히 채워지는 전계발광 표시장치.
According to claim 1 or 2,
wherein the groove is completely filled by the bank.
제1항 또는 제2항에 있어서,
상기 홈은 상기 절연층의 두께보다 작은 깊이를 갖는 전계발광 표시장치.
According to claim 1 or 2,
The electroluminescent display device of claim 1 , wherein the groove has a depth smaller than a thickness of the insulating layer.
제1항 또는 제2항에 있어서,
상기 제 1 화소영역과 상기 제 2 화소영역 사이의 제 1 거리는 상기 제 1 화소영역과 상기 제 3 화소영역 사이의 제 2 거리보다 작은 전계발광 표시장치.
According to claim 1 or 2,
A first distance between the first pixel region and the second pixel region is smaller than a second distance between the first pixel region and the third pixel region.
제1항 또는 제2항에 있어서,
상기 제 1 내지 제 3 화소영역 각각은 장축과 단축을 갖고, 상기 단축과 상기 장축은 상기 제 1 및 제 2 방향 각각과 평행한 전계발광 표시장치.
According to claim 1 or 2,
wherein each of the first to third pixel regions has a major axis and a minor axis, and the minor axis and the major axis are parallel to the first and second directions, respectively.
제1항 또는 제2항에 있어서,
상기 홈은 상기 제 1 내지 제 3 화소영역 각각과 동일한 평면 형상을 갖는 전계발광 표시장치.
According to claim 1 or 2,
wherein the groove has the same planar shape as each of the first to third pixel regions.
제 1 화소 영역, 상기 제 1 화소영역에 제 1 및 제 2 방향을 따라 각각 인접하는 제 2 및 제 3 화소영역이 정의된 기판과;
상기 제 1 내지 제 3 화소영역 각각에 대응하는 제 1 전극과;
상기 제 1 전극의 가장자리를 덮고 상기 제 1 및 제 2 화소영역 사이와 상기 제 1 및 제 3 화소영역 사이에 위치하는 뱅크와;
상기 제 1 전극 상의 발광층과;
상기 발광층 상의 제 2 전극을 포함하고,
상기 제 1 화소영역과 상기 제 2 화소영역 사이에서 상기 뱅크의 저면은 상기 제 1 전극의 저면보다 낮게 위치하며,
상기 제 1 전극과 상기 뱅크 하부에 위치하고 상기 제 1 및 제 2 화소영역 사이에 홈을 포함하는 절연층을 더 포함하고,
상기 제 1 내지 제 3 화소영역 각각은 장축과 단축을 갖는 긴 원 형상을 갖고, 상기 홈은 중앙부와 상기 중앙부의 모서리에 위치하는 돌출부를 포함하는 전계발광 표시장치.
a substrate defining a first pixel area and second and third pixel areas respectively adjacent to the first pixel area along first and second directions;
a first electrode corresponding to each of the first to third pixel regions;
a bank covering an edge of the first electrode and positioned between the first and second pixel areas and between the first and third pixel areas;
a light emitting layer on the first electrode;
A second electrode on the light emitting layer;
A bottom of the bank is located lower than a bottom of the first electrode between the first pixel area and the second pixel area;
an insulating layer positioned under the first electrode and the bank and including a groove between the first and second pixel regions;
Each of the first to third pixel regions has a long circular shape having a major axis and a minor axis, and the groove includes a central portion and a protrusion positioned at a corner of the central portion.
제1항에 있어서,
상기 홈은 중앙의 깊이가 상기 제 2 방향의 가장자리의 깊이보다 큰 전계발광 표시장치.
According to claim 1,
The electroluminescent display device of claim 1 , wherein the depth of the center of the groove is greater than the depth of the edge of the groove in the second direction.
제 1 화소 영역, 상기 제 1 화소영역에 제 1 및 제 2 방향을 따라 각각 인접하는 제 2 및 제 3 화소영역이 정의된 기판과;
상기 기판 상부에 위치하고 상기 제 1 및 제 2 화소영역 사이에 홈을 포함하는 절연층과;
상기 절연층 상에 위치하고 상기 제 1 내지 제 3 화소영역 각각에 대응하는 제 1 전극과;
상기 제 1 전극의 가장자리를 덮고 상기 제 1 및 제 2 화소영역 사이와 상기 제 1 및 제 3 화소영역 사이에 위치하는 뱅크와;
상기 제 1 전극 상의 발광층과;
상기 발광층 상의 제 2 전극을 포함하고,
상기 제 1 화소영역과 제 2 화소영역 사이에 위치하는 상기 뱅크는 상기 제 1 전극으로부터 제 1 높이를 갖고, 상기 제 1 화소영역과 제 3 화소영역 사이에 위치하는 상기 뱅크는 상기 제 1 전극으로부터 상기 제 1 높이보다 큰 제 2 높이를 가지며,
상기 홈은 중앙의 깊이가 상기 제 2 방향의 가장자리의 깊이보다 작은 전계발광 표시장치.
a substrate defining a first pixel area and second and third pixel areas respectively adjacent to the first pixel area along first and second directions;
an insulating layer positioned on the substrate and including a groove between the first and second pixel regions;
first electrodes disposed on the insulating layer and corresponding to each of the first to third pixel regions;
a bank covering an edge of the first electrode and positioned between the first and second pixel areas and between the first and third pixel areas;
a light emitting layer on the first electrode;
A second electrode on the light emitting layer;
The bank positioned between the first pixel area and the second pixel area has a first height from the first electrode, and the bank positioned between the first pixel area and the third pixel area has a height from the first electrode. Has a second height greater than the first height,
The electroluminescent display device of claim 1 , wherein the depth of the center of the groove is smaller than the depth of the edge of the groove in the second direction.
제1항 또는 제2항에 있어서,
상기 뱅크는 상기 제 1 및 제 2 화소영역 사이 영역과 상기 제 1 및 제 3 화소영역 사이 영역에서 동일한 두께를 갖는 전계발광 표시장치.
According to claim 1 or 2,
wherein the bank has the same thickness in a region between the first and second pixel regions and a region between the first and third pixel regions.
제1항 또는 제2항에 있어서,
상기 홈의 끝은 상기 제 1 전극의 끝과 일치하는 전계발광 표시장치.
According to claim 1 or 2,
An end of the groove coincides with an end of the first electrode.
제15항에 있어서,
상기 홈의 폭은 상기 제 1 및 제 2 화소영역에 위치하는 상기 제 1 전극 사이 거리와 동일한 전계발광 표시장치.
According to claim 15,
The width of the groove is the same as the distance between the first electrodes positioned in the first and second pixel areas.
제 1 화소 영역, 상기 제 1 화소영역에 제 1 및 제 2 방향을 따라 각각 인접하는 제 2 및 제 3 화소영역이 정의된 기판 상부에 절연층을 형성하는 단계와;
상기 제 1 내지 제 3 화소영역 각각에 대응하여 상기 절연층 상에 제 1 전극을 형성하는 단계와;
상기 절연층의 일부를 식각하여 상기 제 1 및 제 2 화소영역 사이에 홈을 형성하는 단계와;
상기 제 1 전극의 가장자리를 덮고 상기 제 1 및 제 2 화소영역 사이와 상기 제 1 및 제 3 화소영역 사이에 위치하는 뱅크를 형성하는 단계와;
상기 제 1 전극 상에 발광층을 형성하는 단계와;
상기 발광층 상에 제 2 전극을 형성하는 단계를 포함하고,
상기 제 1 화소영역과 제 2 화소영역 사이에 위치하는 상기 뱅크는 상기 제 1 전극으로부터 제 1 높이를 갖고, 상기 제 1 화소영역과 제 3 화소영역 사이에 위치하는 상기 뱅크는 상기 제 1 전극으로부터 상기 제 1 높이보다 큰 제 2 높이를 가지며,
상기 제 1 내지 제 3 화소영역 각각은 장축과 단축을 갖는 긴 원 형상을 갖고, 상기 홈은 중앙부와 상기 중앙부의 모서리에 위치하는 돌출부를 포함하는 전계발광 표시장치의 제조 방법.
forming an insulating layer on a substrate in which a first pixel area and second and third pixel areas respectively adjacent to the first pixel area along first and second directions are defined;
forming a first electrode on the insulating layer corresponding to each of the first to third pixel regions;
etching a portion of the insulating layer to form a groove between the first and second pixel regions;
forming a bank covering an edge of the first electrode and positioned between the first and second pixel areas and between the first and third pixel areas;
forming a light emitting layer on the first electrode;
Forming a second electrode on the light emitting layer,
The bank positioned between the first pixel area and the second pixel area has a first height from the first electrode, and the bank positioned between the first pixel area and the third pixel area has a height from the first electrode. Has a second height greater than the first height,
Each of the first to third pixel regions has a long circular shape having a major axis and a minor axis, and the groove includes a central portion and a protrusion positioned at a corner of the central portion.
제17항에 있어서,
상기 절연층을 식각하는 단계는 상기 제 1 전극을 식각 마스크로 이용하는 전계발광 표시장치의 제조 방법.
According to claim 17,
The etching of the insulating layer is a method of manufacturing an electroluminescent display device using the first electrode as an etching mask.
제18항에 있어서,
상기 홈의 끝은 상기 제 1 전극의 끝과 일치하는 전계발광 표시장치의 제조 방법.
According to claim 18,
An end of the groove coincides with an end of the first electrode.
제19항에 있어서,
상기 홈의 폭은 상기 제 1 및 제 2 화소영역에 위치하는 상기 제 1 전극 사이 거리와 동일한 전계발광 표시장치의 제조 방법.
According to claim 19,
The width of the groove is equal to the distance between the first electrodes positioned in the first and second pixel areas.
제17항에 있어서,
상기 홈은 중앙의 깊이가 상기 제 2 방향의 가장자리의 깊이보다 작은 전계발광 표시장치의 제조 방법.
According to claim 17,
The method of claim 1 , wherein the depth of the center of the groove is smaller than the depth of the edge of the groove in the second direction.
KR1020170125401A 2016-11-11 2017-09-27 Electroluminescent Display Device and Method of Fabricating the same KR102546420B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711052256.7A CN108074950B (en) 2016-11-11 2017-10-30 Electroluminescent display device and method of manufacturing the same
EP17199647.3A EP3321985B1 (en) 2016-11-11 2017-11-02 Electroluminescent display device and method of fabricating the same
US15/808,435 US10692949B2 (en) 2016-11-11 2017-11-09 Electroluminescent display device and method of fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20160150543 2016-11-11
KR1020160150543 2016-11-11

Publications (2)

Publication Number Publication Date
KR20180053220A KR20180053220A (en) 2018-05-21
KR102546420B1 true KR102546420B1 (en) 2023-06-22

Family

ID=62453525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170125401A KR102546420B1 (en) 2016-11-11 2017-09-27 Electroluminescent Display Device and Method of Fabricating the same

Country Status (1)

Country Link
KR (1) KR102546420B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220036404A (en) 2020-09-14 2022-03-23 삼성디스플레이 주식회사 Display Panel and Display Device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014123527A (en) 2012-12-21 2014-07-03 Semiconductor Energy Lab Co Ltd Light-emitting device and method for manufacturing the same
JP5677435B2 (en) * 2010-08-06 2015-02-25 パナソニック株式会社 Organic EL display panel and manufacturing method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102331566B1 (en) * 2014-12-31 2021-11-26 삼성디스플레이 주식회사 Light emitting display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5677435B2 (en) * 2010-08-06 2015-02-25 パナソニック株式会社 Organic EL display panel and manufacturing method thereof
JP2014123527A (en) 2012-12-21 2014-07-03 Semiconductor Energy Lab Co Ltd Light-emitting device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20180053220A (en) 2018-05-21

Similar Documents

Publication Publication Date Title
EP3321985B1 (en) Electroluminescent display device and method of fabricating the same
EP3276690B1 (en) Electroluminescent display device
US10665811B2 (en) Electroluminescent display device
US10170521B2 (en) Organic light-emitting diode display device
US11024684B2 (en) Display device
CN106935624B (en) Organic light emitting diode display device
KR102309282B1 (en) Organic Light Emitting Diode Display Device
US11018198B2 (en) Electroluminescent display device
CN108258132B (en) Electroluminescent display device
US11631724B2 (en) Electroluminescent display device with uneven pattern in non-display area
US20210202613A1 (en) Electroluminescent Display Device
KR102476561B1 (en) Electroluminescent Display Device
KR102284991B1 (en) Organic Light Emitting Diode Display Device
KR102546420B1 (en) Electroluminescent Display Device and Method of Fabricating the same
US11658205B2 (en) Electroluminescent display device
KR20180061777A (en) Organic Light Emitting Diode Display Device
KR102530799B1 (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same
KR102574594B1 (en) Organic Light Emitting Diode Display Device
KR20180077855A (en) Electroluminescent Display Device And Manufacturing Method Of The Same
KR20180077833A (en) Electroluminescent Display Device
KR20230102691A (en) Electroluminescent Display Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant