KR102543870B1 - 매립된 결함의 특성화를 위한 시스템 및 방법 - Google Patents
매립된 결함의 특성화를 위한 시스템 및 방법 Download PDFInfo
- Publication number
- KR102543870B1 KR102543870B1 KR1020217011215A KR20217011215A KR102543870B1 KR 102543870 B1 KR102543870 B1 KR 102543870B1 KR 1020217011215 A KR1020217011215 A KR 1020217011215A KR 20217011215 A KR20217011215 A KR 20217011215A KR 102543870 B1 KR102543870 B1 KR 102543870B1
- Authority
- KR
- South Korea
- Prior art keywords
- defects
- patch images
- defect
- specimen
- processors
- Prior art date
Links
- 230000007547 defect Effects 0.000 title claims abstract description 213
- 238000000034 method Methods 0.000 title claims description 66
- 238000007689 inspection Methods 0.000 claims abstract description 61
- 238000001514 detection method Methods 0.000 claims abstract description 51
- 238000012360 testing method Methods 0.000 claims abstract description 4
- 238000012549 training Methods 0.000 claims description 50
- 230000008569 process Effects 0.000 claims description 27
- 238000013527 convolutional neural network Methods 0.000 claims description 21
- 239000000523 sample Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 13
- 239000013068 control sample Substances 0.000 claims description 9
- 238000001459 lithography Methods 0.000 claims description 4
- 238000005286 illumination Methods 0.000 abstract description 24
- 238000004458 analytical method Methods 0.000 abstract description 3
- 238000012545 processing Methods 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 8
- 238000004422 calculation algorithm Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000010801 machine learning Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000013528 artificial neural network Methods 0.000 description 4
- 238000013135 deep learning Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000011143 downstream manufacturing Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000007637 random forest analysis Methods 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- QVFWZNCVPCJQOP-UHFFFAOYSA-N chloralodol Chemical compound CC(O)(C)CC(C)OC(O)C(Cl)(Cl)Cl QVFWZNCVPCJQOP-UHFFFAOYSA-N 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F18/00—Pattern recognition
- G06F18/20—Analysing
- G06F18/21—Design or setup of recognition systems or techniques; Extraction of features in feature space; Blind source separation
- G06F18/214—Generating training patterns; Bootstrap methods, e.g. bagging or boosting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F18/00—Pattern recognition
- G06F18/20—Analysing
- G06F18/24—Classification techniques
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/50—Depth or shape recovery
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/60—Analysis of geometric attributes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/60—Analysis of geometric attributes
- G06T7/62—Analysis of geometric attributes of area, perimeter, diameter or volume
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
- G06V10/764—Arrangements for image or video recognition or understanding using pattern recognition or machine learning using classification, e.g. of video objects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
- G06V10/82—Arrangements for image or video recognition or understanding using pattern recognition or machine learning using neural networks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10024—Color image
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/20—Special algorithmic details
- G06T2207/20081—Training; Learning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/20—Special algorithmic details
- G06T2207/20084—Artificial neural networks [ANN]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/20—Special algorithmic details
- G06T2207/20212—Image combination
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V2201/00—Indexing scheme relating to image or video recognition or understanding
- G06V2201/06—Recognition of objects for industrial automation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Manufacturing & Machinery (AREA)
- Evolutionary Computation (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Artificial Intelligence (AREA)
- General Health & Medical Sciences (AREA)
- Medical Informatics (AREA)
- Software Systems (AREA)
- Multimedia (AREA)
- Databases & Information Systems (AREA)
- Computing Systems (AREA)
- Health & Medical Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geometry (AREA)
- Data Mining & Analysis (AREA)
- Quality & Reliability (AREA)
- Automation & Control Theory (AREA)
- Bioinformatics & Computational Biology (AREA)
- Evolutionary Biology (AREA)
- General Engineering & Computer Science (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Image Analysis (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
결함 검출 및 분석을 위한 시스템이 제공된다. 시스템은 검사 서브 시스템 및 제어기를 포함하며, 제어기는 메모리 및 하나 이상의 프로세서를 포함할 수 있다. 검사 서브 시스템은 조명 소스 및 하나 이상의 검출기를 포함하며, 하나 이상의 검출기는 하나 이상의 검출기 채널을 따라 제어 표본의 결함의 제어 패치 이미지를 획득하도록 구성될 수 있다. 하나 이상의 프로세서는 제어 패치 이미지 및 제어 표본의 결함과 연관된 공지된 파라미터를 사용하여 결함 분류기를 훈련시키도록 구성될 수 있다. 검사 서브 시스템은 또한 추가 표본 상의 식별된 결함의 패치 이미지를 획득하도록 구성될 수 있다. 하나 이상의 프로세서는 결함 분류기를 사용하여 식별된 결함의 파라미터를 결정하도록 구성될 수 있다.
Description
관련 출원에 대한 상호 참조
본 출원은 제이슨 커크우드(Jason Kirkwood) 및 잔 라우버(Jan Lauber)를 발명자로 명명하고 2018년 9월 19일자에 출원된 발명의 명칭이 "심층 학습을 사용하여 VNAND 스택에서 매립된 결함의 깊이 측정(DEPTH MEASUREMENT OF BURIED DEFECTS IN VNAND STACKS USING DEEP-LEARNING)"인 미국 가출원 제 62/733,463 호에 대한 우선권을 35 U.S.C.§119(e) 규정하에서 주장하며, 이는 그 전체가 본 명세서에 참조로 포함된다.
기술분야
본 발명은 일반적으로 결함 검토 및 분류에 관한 것이며, 특히 결함 검토 및 분류를 수행하기 위한 기계 학습의 사용에 관한 것이다.
VNAND 구조 및 반도체 웨이퍼와 같은 반도체 디바이스를 제조하는 것은 통상적으로 반도체 기판의 상부에 다수의 필름 및 절연 층을 형성하는 것을 포함한다. 제조 공정 동안, 다양한 층을 제조하면서 결함이 발생할 수 있다. 이러한 결함을 검출 및/또는 측정하는 것은 어려울 수 있으며, 특히 디바이스 표면 아래의 층에 있는 결함의 경우 매우 어려울 수 있다. 현재 시스템 및 방법은 이러한 결함의 크기와 깊이를 정확하게 측정하지 못할 수 있다. 따라서, 위에서 확인된 이전 접근 방식의 하나 이상의 결점을 해결하는 시스템 및 방법을 제공하는 것이 바람직할 것이다.
본 개시의 하나 이상의 실시예들에 따른 시스템이 개시된다. 일 실시예에서, 시스템은 검사 서브 시스템을 포함한다. 다른 실시예에서, 검사 서브 시스템은 표본으로부터 하나 이상의 산란 각도를 따라 하나 이상의 패치 이미지를 획득하도록 구성된 하나 이상의 검출 채널을 포함한다. 다른 실시예에서, 시스템은 검사 서브 시스템에 통신 가능하게 결합된 제어기를 포함하고, 제어기는 하나 이상의 프로세서 및 메모리를 포함한다. 다른 실시예에서, 하나 이상의 프로세서는 메모리에 저장된 프로그램 명령어 세트를 실행하도록 구성되고, 프로그램 명령어 세트는 하나 이상의 프로세서가: 검사 서브 시스템으로부터 제어 표본의 하나 이상의 훈련 결함의 하나 이상의 제어 패치 이미지를 수신하고; 하나 이상의 훈련 결함으로부터 획득된 하나 이상의 제어 패치 이미지 및 하나 이상의 훈련 결함과 연관된 하나 이상의 공지된 파라미터에 기초하여 결함 분류기를 훈련시키고; 추가 표본의 하나 이상의 결함을 식별하도록 검사 서브 시스템에 지시하고; 검사 서브 시스템으로부터 추가 표본의 하나 이상의 식별된 결함의 하나 이상의 패치 이미지를 수신하며; 추가 표본의 하나 이상의 식별된 결함의 하나 이상의 파라미터를 결정하기 위해 추가 표본의 하나 이상의 식별된 결함의 하나 이상의 패치 이미지에 결함 분류기를 적용하게 하도록 구성된다.
본 개시의 하나 이상의 실시예들에 따른 시스템이 개시된다. 일 실시예에서, 시스템은 검사 서브 시스템에 통신 가능하게 결합된 제어기를 포함한다. 다른 실시예에서, 제어기는 하나 이상의 프로세서 및 메모리를 포함하고, 하나 이상의 프로세서는 메모리에 저장된 프로그램 명령어 세트를 실행하도록 구성되고, 프로그램 명령어 세트는 하나 이상의 프로세서가: 검사 서브 시스템으로부터 제어 표본의 하나 이상의 훈련 결함의 하나 이상의 제어 패치 이미지를 수신하고; 하나 이상의 훈련 결함으로부터 획득된 하나 이상의 제어 패치 이미지 및 하나 이상의 훈련 결함과 연관된 하나 이상의 공지된 파라미터에 기초하여 결함 분류기를 훈련시키고; 추가 표본의 하나 이상의 결함을 식별하도록 검사 서브 시스템에 지시하고; 검사 서브 시스템으로부터 추가 표본의 하나 이상의 식별된 결함의 하나 이상의 패치 이미지를 수신하며; 추가 표본의 하나 이상의 식별된 결함의 하나 이상의 파라미터를 결정하기 위해 추가 표본의 하나 이상의 식별된 결함의 하나 이상의 패치 이미지에 결함 분류기를 적용하게 하도록 구성된다.
본 개시의 하나 이상의 실시예들에 따른 방법이 개시된다. 일 실시예에서, 방법은 검사 서브 시스템을 사용하여, 제어 표본의 하나 이상의 훈련 결함의 하나 이상의 제어 패치 이미지를 획득하는 단계를 포함한다. 다른 실시예에서, 방법은 하나 이상의 제어 패치 이미지 및 하나 이상의 훈련 결함과 연관된 하나 이상의 공지된 파라미터에 기초하여 결함 분류기를 훈련시키는 단계를 포함한다. 다른 실시예에서, 방법은 추가 표본 상의 하나 이상의 결함을 식별하는 단계를 포함한다. 다른 실시예에서, 방법은 검사 서브 시스템을 사용하여, 추가 표본의 하나 이상의 식별된 결함의 하나 이상의 패치 이미지를 획득하는 단계를 포함한다. 다른 실시예에서, 방법은 결함 분류기를 사용하여, 하나 이상의 패치 이미지에 기초하여 추가 표본의 하나 이상의 식별된 결함의 하나 이상의 파라미터를 결정하는 단계를 포함한다.
전술한 일반적인 설명과 다음의 상세한 설명은 모두 단지 예시적이고 설명적인 것이며, 청구된 바와 같이 본 발명을 반드시 제한하는 것은 아님을 이해해야 한다. 본 명세서에 통합되어 그 일부를 구성하는 첨부 도면들은 본 발명의 실시예들을 도시하고, 일반적인 설명과 함께 본 발명의 원리를 설명하는 역할을 한다.
본 개시의 수많은 장점들은 첨부 도면들을 참조함으로써 본 기술 분야의 당업자에 의해 보다 잘 이해될 수 있다:
도 1a 및 도 1b는 본 개시의 하나 이상의 실시예들에 따라, 결함 검출 및 분석을 위한 시스템의 단순화된 블록도를 도시한다.
도 2는 본 개시의 하나 이상의 실시예들에 따라, 도 1a 및 도 1b의 시스템으로 획득된, 다양한 깊이에서 다양한 크기의 결함을 도시하는 이미지의 테이블을 도시한다.
도 3a 및 도 3b는 본 개시의 하나 이상의 실시예들에 따라, 컨볼루션 신경망(convolutional neural network; CNN) 훈련 프로세스의 그래프를 도시한다.
도 4는 본 개시의 하나 이상의 실시예들에 따라, 다양한 깊이 및 크기의 결함의 분리를 도시하는 등고선도를 도시한다.
도 5는 본 개시의 하나 이상의 실시예들에 따라, 3-검출-채널 구성 및 1-검출-채널 구성을 사용하여 다양한 깊이 및 크기의 결함의 분리를 도시하는 등고선도를 도시한다.
도 6은 본 개시의 하나 이상의 실시예들에 따라, 결함을 검출하고 분석하기 위한 방법의 흐름도를 도시한다.
도 1a 및 도 1b는 본 개시의 하나 이상의 실시예들에 따라, 결함 검출 및 분석을 위한 시스템의 단순화된 블록도를 도시한다.
도 2는 본 개시의 하나 이상의 실시예들에 따라, 도 1a 및 도 1b의 시스템으로 획득된, 다양한 깊이에서 다양한 크기의 결함을 도시하는 이미지의 테이블을 도시한다.
도 3a 및 도 3b는 본 개시의 하나 이상의 실시예들에 따라, 컨볼루션 신경망(convolutional neural network; CNN) 훈련 프로세스의 그래프를 도시한다.
도 4는 본 개시의 하나 이상의 실시예들에 따라, 다양한 깊이 및 크기의 결함의 분리를 도시하는 등고선도를 도시한다.
도 5는 본 개시의 하나 이상의 실시예들에 따라, 3-검출-채널 구성 및 1-검출-채널 구성을 사용하여 다양한 깊이 및 크기의 결함의 분리를 도시하는 등고선도를 도시한다.
도 6은 본 개시의 하나 이상의 실시예들에 따라, 결함을 검출하고 분석하기 위한 방법의 흐름도를 도시한다.
본 개시는 특정 실시예들 및 이의 특정 특징과 관련하여 특별히 도시되고 설명되었다. 본 명세서에 제시된 실시예들은 제한적이기 보다는 예시적인 것으로 간주된다. 본 개시의 사상 및 범위를 벗어나지 않고 형태 및 세부 사항에서 다양한 변경 및 수정이 이루어질 수 있다는 것은 당업자에게 명백할 것이다.
이제 첨부 도면들에 도시되는 개시된 주제를 상세히 참조할 것이다.
일반적으로, 도 1a 내지 도 6을 참조하면, 본 개시의 하나 이상의 실시예들에 따라, 기계 학습을 사용하여 결함 검출 및 분류를 위한 시스템 및 방법이 도시되고 설명된다.
본 개시의 실시예들은 결함 검출 및 분류를 수행하기 위해 기계 학습 분류기(예를 들어, 결함 분류기)의 사용에 관한 것이다. 보다 구체적으로, 본 개시의 실시예들은 공지된 파라미터를 갖는 결함의 이미지로 결함 분류기를 훈련시키는 것에 관한 것이다. 본 개시의 추가 실시예들은 3 개 이상의 검출기 채널을 포함하는 검사 서브 시스템으로 결함의 이미지를 획득하는 것에 관한 것이다.
VNAND 구조 및 반도체 웨이퍼와 같은 반도체 디바이스를 제조할 때, 반도체 기판의 상부에 필름 층 및 절연 층을 포함한 다수의 층이 형성된다. 이러한 다층 제조 공정은 수직으로 계층화된/적층된 반도체 디바이스를 초래할 수 있다. 제조 공정 전반에 걸쳐, 디바이스의 하나 이상의 층에서 결함이 발생할 수 있다. 이러한 결함, 특히 반도체 디바이스의 표면 아래에 매립된 결함을 검출 및/또는 측정하는 것은 어렵고 비효율적인 프로세스일 수 있다. 예로서, 결함의 위치 및 깊이를 결정하기 위한 일부 현재 방법은 다양한 초점 설정에서 결함의 다수의 이미지를 획득하는 것을 포함한다. 획득된 이미지를 비교하면 결함의 크기와 깊이에 대한 일부 정보를 제공할 수 있지만, 정보는 종종 부정확하고 제한적으로만 사용된다. 또한, 이 프로세스는 시간이 많이 걸리고 지루하다. 따라서, 본 개시의 실시예들은 적층된 반도체 디바이스 내에 매립된 결함의 크기 및 깊이를 측정하기 위한 시스템 및 방법에 관한 것이다.
도 1a는 본 개시의 하나 이상의 실시예들에 따라, 결함 검출 및 분석을 위한 시스템(100)의 단순화된 블록도를 도시한다. 일 실시예에서, 시스템(100)은 검사 서브 시스템(101) 및 제어기(112)를 포함한다.
일 실시예에서, 검사 서브 시스템(101)은 조명 소스를 포함한다. 조명 소스(102)는 조명 빔을 발생시키고 조명 빔을 표본(106)에 지향시키도록 구성된다. 다른 실시예에서, 조명 소스(102)는 조명 빔이 집중된 라인 구성으로 표본(106)에 부딪치도록 조명 빔을 표본(106)에 지향시키도록 구성된다. 조명 소스(102)는 조명 빔을 발생시키기 위해 당 업계에 공지된 임의의 조명 소스를 포함할 수 있다. 예를 들어, 조명 소스(102)는 하나 이상의 레이저와 같은 협대역 조명 소스를 포함할 수 있다. 예를 들어, 조명 소스(102)는 355 nm의 파장을 갖는 조명 빔을 발생시키도록 구성된 하나 이상의 레이저를 포함할 수 있다.
다른 실시예에서, 하나 이상의 광학 요소(104)가 조명 빔을 표본(106)에 지향시키도록 구성된다. 하나 이상의 광학 요소(104)는 하나 이상의 경사 전환기, 하나 이상의 렌즈, 하나 이상의 거울, 하나 이상의 필터, 하나 이상의 빔 스플리터 등을 포함하지만 이에 제한되지 않는 당 업계에 공지된 임의의 광학 요소를 포함할 수 있다. 유사하게, 표본(106)은 반도체 웨이퍼, 반도체 기판, VNAND 구조 등을 포함하지만 이에 제한되지 않는 당 업계에 공지된 임의의 샘플 또는 기판을 포함할 수 있다.
일 실시예에서, 표본(106)은 표본(106)의 이동을 용이하게 하기 위해 스테이지 어셈블리(108) 상에 배치된다. 스테이지 어셈블리(108)는 X-Y 스테이지, R-θ 스테이지 등을 포함하지만 이에 제한되지 않는 당 업계에 공지된 임의의 스테이지 어셈블리(108)를 포함할 수 있다. 다른 실시예에서, 스테이지 어셈블리(108)는 검사 또는 이미징 동안 표본(106)에 대한 초점을 유지하기 위해 표본(106)의 높이를 조정할 수 있다.
일 실시예에서, 검사 서브 시스템(101)은 하나 이상의 검출 채널(107)을 포함한다. 하나 이상의 검출 채널(107)은 표본(106)으로부터 산란된 조명을 수집하고 표본(106)의 이미지를 획득하도록 구성된 하나 이상의 검출기(110)를 포함할 수 있다. 예를 들어, 도 1a에 도시된 바와 같이, 시스템(100)은 제 1 검출기(110a)를 포함하는 제 1 검출 채널(107a), 제 2 검출기(110b)를 포함하는 제 2 검출 채널(107b), 및 제 3 검출기(110c)를 포함하는 제 3 검출 채널(107c)을 포함할 수 있다. 검사 서브 시스템(101) 및 검출 채널(107a, 107b, 107c)은 도 1b를 참조하여 더 이해될 수 있다.
도 1b는 본 개시의 하나 이상의 실시예들에 따라, 검사 서브 시스템(101)의 단순화된 블록도를 도시한다. 도 1b에 도시된 바와 같이, 검사 서브 시스템(101)은 조명 소스(102), 하나 이상의 광학 요소(104), 표본(106), 스테이지 어셈블리(108) 및 하나 이상의 검출기(110a, 110b, 110c)를 포함하는 하나 이상의 검출 채널(107a, 107b, 107c)을 포함할 수 있지만 이에 제한되지 않는다.
일 실시예에서, 하나 이상의 검출 채널(107)은 하나 이상의 검출기(110)를 포함한다. 추가 및/또는 대안적인 실시예들에서, 하나 이상의 검출 채널(107)은 표본(106)으로부터 산란된 조명을 수집하고 조명을 하나 이상의 검출기(110)에 지향시키도록 구성된 하나 이상의 광학 요소를 포함할 수 있다. 하나 이상의 광학 요소는 하나 이상의 거울, 하나 이상의 렌즈, 하나 이상의 빔 스플리터 등을 포함하지만 이에 제한되지 않는 당 업계에 공지된 임의의 광학 요소를 포함할 수 있다.
일 실시예에서, 하나 이상의 검출 채널(107)은 하나 이상의 검출기(110)로 표본(106)으로부터 산란된 조명을 수집하도록 구성된다. 예를 들어, 하나 이상의 검출기(110)는 표본(106)의 하나 이상의 결함을 식별하기 위해 표본(106)으로부터 산란된 조명을 수집하도록 구성될 수 있다. 다른 실시예에서, 하나 이상의 검출기(110)는 표본(106)의 이미지를 획득하도록 구성된다. 하나 이상의 검출기(110)는 하나 이상의 카메라를 포함하지만 이에 제한되지 않는, 표본(106)의 이미지를 획득하기 위해 당 업계에 공지된 임의의 이미징 디바이스 및/또는 검출기를 포함할 수 있다.
본 명세서에서 앞서 언급한 바와 같이, 하나 이상의 검출 채널(107)은 하나 이상의 검출기(110)를 포함할 수 있다. 예를 들어, 제 1 검출 채널(107a)은 제 1 검출기(110a)를 포함할 수 있고, 제 2 검출 채널(107b)은 제 2 검출기(110b)를 포함할 수 있으며, 제 3 검출 채널(107c)은 제 3 검출기(110c)를 포함할 수 있다. 다른 실시예에서, 하나 이상의 검출 채널(107)은 하나 이상의 각도에서 표본(106)으로부터 산란된 조명을 수집하도록 구성될 수 있다. 이와 관련하여, 제 1 검출 채널(107a)은 제 1 산란 방향(109a)을 따라 표본(106)의 패치 이미지(111a)를 획득하도록 구성될 수 있고, 제 2 검출 채널(107b)은 제 2 산란 방향(109b)을 따라 표본(106)의 패치 이미지(111b)를 획득하도록 구성될 수 있으며, 제 3 검출 채널(107c)은 제 3 산란 방향(109c)을 따라 표본(106)의 패치 이미지(111c)를 획득하도록 구성될 수 있다.
예를 들어, 도 1b에 도시된 바와 같이, 제 1 검출 채널(107a) 및 제 3 검출 채널(107c)은 각각 제 1 산란 방향(109a) 및 제 3 산란 방향(109c)을 따라 표본(106)의 패치 이미지(111a, 111c)를 획득하도록 구성될 수 있으며, 여기서 제 1 산란 방향(109a) 및 제 3 산란 방향(109c)은 표본(106)의 표면에 대해 일정 각도로 배열된다. 동일한 예를 계속하면, 제 2 검출 채널(107b)은 제 2 산란 방향(109b)을 따라 표본(106)의 패치 이미지(111b)를 획득하도록 구성될 수 있으며, 여기서 제 2 산란 방향(109b)은 표본(106)의 표면에 대해 실질적으로 직각으로 배열된다.
추가 및/또는 대안적인 실시예에서, 하나 이상의 센서를 포함하는 단일 검출기(110)가 다수의 산란 방향(109)을 따라 패치 이미지(111)를 획득하도록 구성될 수 있다. 예를 들어, 3 개 이상의 센서를 갖는 단일 검출기(110)가 제 1 산란 방향(109a), 제 2 산란 방향(109b) 및 제 3 산란 방향(109c)을 따라 패치 이미지(111)를 획득하도록 구성될 수 있다.
도 1a 및 도 1b는 3 개의 산란 방향(109)을 따라 패치 이미지(111)를 획득하도록 구성된 3 개의 검출기(110)를 포함하는 검사 서브 시스템(101)을 도시하지만, 본 명세서에서 달리 언급되지 않는 한, 이는 본 개시의 제한으로 간주되지 않는다. 이와 관련하여, 검사 서브 시스템(101)은 1-검출-채널 구성, 2-검출-채널 구성, 3-검출-채널 구성, 5-검출-채널 구성 등을 포함하지만 이에 제한되지 않는 임의의 구성으로 배열될 수 있음이 고려된다. 다양한 채널 구성 간의 비교는 본 명세서에서 더 자세히 논의될 것이다.
다시 도 1a를 참조할 것이다. 일 실시예에서, 검사 서브 시스템(101)의 하나 이상의 검출기(110)는 제어기(112)에 통신 가능하게 결합된다. 제어기(112)는 하나 이상의 프로세서(114) 및 메모리(116)를 포함할 수 있다. 다른 실시예에서, 제어기(112)는 하나 이상의 공정 도구(118)에 통신 가능하게 결합될 수 있다. 하나 이상의 공정 도구(118)는 임의의 수의 업스트림 또는 다운스트림 공정 도구를 포함할 수 있다. 하나 이상의 공정 도구(118)는 하나 이상의 리소그래피 도구, 하나 이상의 연마 도구 등을 포함하지만 이에 제한되지 않는 당 업계에 공지된 임의의 공정 도구를 포함할 수 있다. 다른 예로서, 하나 이상의 공정 도구는 하나 이상의 계측 도구를 포함할 수 있다. 다른 실시예에서, 제어기(112)는 사용자 인터페이스(도시되지 않음)에 통신 가능하게 결합된다.
일 실시예에서, 하나 이상의 프로세서(114)는 메모리(116)에 저장된 프로그램 명령어 세트를 실행하도록 구성될 수 있으며, 여기서 프로그램 명령어 세트는 하나 이상의 프로세서(114)가 본 개시의 단계들을 수행하게 하도록 구성된다.
일 실시예에서, 프로그램 명령어 세트는 하나 이상의 프로세서(114)가 검사 서브 시스템(101)을 사용하여, 제어 표본(106a)의 하나 이상의 훈련 결함의 하나 이상의 제어 패치 이미지(111)를 획득하게 하도록 구성된다. 다른 실시예에서, 프로그램 명령어 세트는 하나 이상의 프로세서(114)가 하나 이상의 제어 패치 이미지(111) 및 하나 이상의 훈련 결함과 연관된 하나 이상의 공지된 파라미터에 기초하여 결함 분류기를 훈련시키게 하도록 구성된다. 다른 실시예에서, 프로그램 명령어 세트는 하나 이상의 프로세서(114)가 검사 서브 시스템(101)을 사용하여, 추가 표본(106b) 상의 하나 이상의 결함을 식별하게 하도록 구성된다. 다른 실시예에서, 프로그램 명령어 세트는 하나 이상의 프로세서(114)가 검사 서브 시스템(101)을 사용하여, 추가 표본(106b)의 하나 이상의 식별된 결함의 하나 이상의 패치 이미지(111)를 획득하게 하도록 구성된다. 다른 실시예에서, 프로그램 명령어 세트는 하나 이상의 프로세서(114)가 결함 분류기를 사용하여, 하나 이상의 패치 이미지(111)에 기초하여 추가 표본(106b)의 하나 이상의 식별된 결함의 하나 이상의 파라미터를 결정하게 하도록 구성된다. 하나 이상의 프로세서에 의해 수행되는 이러한 단계들 각각은 본 명세서에서 더 자세히 논의될 것이다.
일 실시예에서, 제어 표본(106)(이하 "제어 표본(106a)"으로 지칭됨)이 스테이지 어셈블리(108) 상에 배치될 수 있다. 제어 표본(106a)은 제어 표본(106a)의 결함(예를 들어, "훈련 결함")이 공지되도록 이전에 검사되었을 수 있다. 제어 표본(106a)은 시스템(100) 및/또는 하나 이상의 외부 검사 시스템으로 검사되었을 수 있음이 본 명세서에서 고려된다. 추가로, 제어 표본(106a)의 공지되고 식별된 결함(예를 들어, 훈련 결함)의 하나 이상의 파라미터가 결정되고 메모리(116)에 저장될 수 있음이 본 명세서에서 고려된다. 훈련 결함과 연관된 파라미터는 결함의 위치, 결함의 깊이, 결함의 크기, 결함의 유형(예를 들어, 결함 카테고리) 등을 포함할 수 있지만 이에 제한되지는 않는다. 본 명세서에서, 훈련 결함은 제어 표본(106a) 내에 의도적으로 생성되거나 "설치"되어 다양한 파라미터(예를 들어, 위치, 깊이, 크기, 유형)가 높은 정확도로 공지될 수 있음을 유념한다.
일 실시예에서, 프로그램 명령어 세트는 하나 이상의 프로세서(114)가 검사 서브 시스템(101)을 사용하여, 제어 표본(106a)의 하나 이상의 훈련 결함의 하나 이상의 제어 패치 이미지(111)를 획득하게 하도록 구성된다. 예를 들어, 하나 이상의 프로세서(114)는 검사 서브 시스템(101)의 하나 이상의 검출기(110)가 제어 표본(106a)의 패치 이미지(111)를 획득하게 할 수 있다. 이와 관련하여, 제 1 검출기(110a)는 제 1 산란 방향(109a)을 따라 제어 표본(106a)의 제 1 제어 패치 이미지(111a)를 획득할 수 있고, 제 2 검출기(110b)는 제 2 산란 방향(109b)을 따라 제어 표본(106a)의 제 2 제어 패치 이미지(111b)를 획득할 수 있으며, 제 3 검출기(110c)는 제 3 산란 방향(109c)을 따라 제어 표본(106a)의 제 3 제어 패치 이미지(111c)를 획득할 수 있다. 본 명세서에서, "패치 이미지(111)"라는 용어 앞의 "제어"라는 용어는 패치 이미지(111)가 제어 표본(106a)으로부터 획득된 것을 나타내는 것으로 간주될 수 있음을 유념한다.
다른 실시예에서, 프로그램 명령어 세트는 하나 이상의 프로세서(114)가 하나 이상의 제어 패치 이미지(111)를 수신하게 하도록 구성된다. 일 실시예에서, 하나 이상의 프로세서(114)는 하나 이상의 검출기(110)로부터 하나 이상의 제어 패치 이미지(111)를 획득하도록 구성된다. 추가 및/또는 대안적인 실시예에서, 하나 이상의 검출기(110)는 하나 이상의 제어 패치 이미지(111)를 제어기(112) 및/또는 하나 이상의 프로세서(114)에 전송하도록 구성된다. 하나 이상의 프로세서(114)는 또한 메모리(116)에 하나 이상의 제어 패치 이미지(111)를 저장하도록 구성될 수 있다.
본 명세서에서, 패치 이미지(111)의 초점 및 품질은 각각의 검출기(110)의 초점에 의존할 수 있음을 유념한다. 예를 들어, 제 1 검출기(110a)의 초점이 표본(106)의 표면에 집중되면, 표본(106)의 표면 아래에 매립된 결함은 초점이 맞지 않을 수 있다. 이와 관련하여, 하나 이상의 검출기(110)의 초점은 조정될 수 있다. 하나 이상의 검출기(110)의 초점을 조정함으로써, 결함의 패치 이미지(111)의 모양은 결함의 깊이의 함수로서 변경될 수 있다. 그런 다음, 이 정보는 후속 단계에서 결함의 깊이를 결정하는 데 사용될 수 있다. 예로서, 결함 분류기는 결함의 깊이를 결정하기 위해 다양한 초점으로 획득된 패치 이미지(111) 간의 차이를 사용할 수 있다.
검사 서브 시스템(101)의 "글로벌 초점"은 조정될 수 있음이 고려된다. 추가 및/또는 대안적인 실시예에서, 하나 이상의 검출기(110) 각각의 개별 초점은 개별적으로 조정될 수 있다. 다른 실시예에서, 후속 패치 이미지(111)는 검출기(110) 초점의 조정 후에 획득될 수 있다. 하나 이상의 검출기(110)의 초점은 획득된 패치 이미지(111)의 품질, 획득된 패치 이미지(111)의 초점 등을 포함하지만 이에 제한되지 않는 다수의 요인에 기초하여 조정될 수 있음이 고려된다. 다양한 크기 및 깊이의 결함을 도시하는 패치 이미지(111)의 초점 및 품질은 도 2를 참조하여 더 잘 이해될 수 있다.
도 2는 본 개시의 하나 이상의 실시예들에 따라, 시스템(100)으로 획득된, 다양한 깊이에서 다양한 크기의 결함을 도시하는 패치 이미지(111)의 테이블(200)을 도시한다.
도 2에서 볼 수 있는 바와 같이, 테이블(200)의 패치 이미지(111)의 제 1 열은 크기가 20 nm인 결함의 이미지를 도시하고, 패치 이미지(111)의 제 2 열 및 제 3 열은 각각 크기가 40 nm 및 60 nm인 결함의 이미지를 도시한다. 유사하게, 테이블(200)의 패치 이미지(111)의 제 1 행은 0.36 ㎛의 깊이를 갖는 결함의 이미지를 도시하고, 여기서 패치 이미지(111)의 제 2 행, 제 3 행, 및 제 4 행은 각각 1.2 ㎛, 2.04 ㎛, 및 2.88 ㎛의 깊이를 갖는 결함의 이미지를 도시한다.
다시 도 1a를 참조할 것이다.
다른 실시예에서, 프로그램 명령어 세트는 하나 이상의 프로세서(114)가 하나 이상의 제어 패치 이미지(111) 및 하나 이상의 훈련 결함과 연관된 하나 이상의 공지된 파라미터에 기초하여 결함 분류기를 훈련시키게 하도록 구성된다. 결함 분류기는 컨볼루션 신경망(CNN)(예를 들어, GoogleNet, AlexNet 등), 앙상블 학습 분류기, 랜덤 포레스트 분류기, 인공 신경망(ANN) 등을 포함하지만 이에 제한되지 않는 당 업계에 공지된 임의의 유형의 심층 학습 기술 및/또는 기계 학습 알고리즘 또는 분류기를 포함할 수 있다.
예를 들어, 제어 표본(106a)에 훈련 결함이 설치되고 훈련 결함의 파라미터(예를 들어, 위치, 크기, 깊이, 유형 등)가 메모리(116)에 저장되는 실시예들에서, 하나 이상의 프로세서(114)는 하나 이상의 감독 학습 기술로 결함 분류기를 훈련시킬 수 있다. 예를 들어, 제어 표본(106a)의 훈련 결함의 하나 이상의 제어 패치 이미지(111)의 파라미터는 메모리(116)에 저장될 수 있다. 이 예에서, 하나 이상의 프로세서(114)는 제어 패치 이미지(111) 및 훈련 결함의 파라미터를 결함 분류기에 제공함으로써 감독 학습을 통해 결함 분류기를 훈련시킬 수 있다. 본 명세서에서, 결함 분류기는 식별된 결함의 하나 이상의 파라미터를 예측 및/또는 분류하도록 구성된 임의의 알고리즘 또는 예측 모델을 포함할 수 있음을 유념한다. 결함 분류기를 훈련하는 것은 도 3a 및 도 3b를 참조하여 더 잘 이해될 수 있다.
도 3a 및 도 3b는 본 개시의 하나 이상의 실시예들에 따라, 컨볼루션 신경망(CNN) 훈련 프로세스의 그래프(300, 302, 304)를 도시한다. 특히, 도 3a는 CNN 훈련 프로세스의 그래프(300, 302)를 도시하고, 도 3b는 선택된 결함 세트의 깊이 측정을 도시하는 히스토그램 그래프(304)를 도시한다.
도 3a의 그래프(300)는 CNN(예를 들어, 결함 분류기)이 훈련될 때 CNN의 평균 제곱근 오차(Root Mean Square Error; RMSE)를 도시한다. 그래프(300)에서 볼 수 있는 바와 같이, RMSE는 에포크(Epoch) 1(CNN에 제공된 데이터의 제 1 기간) 동안 극적으로 감소할 수 있으며, 훈련된 CNN을 나타내는 최종 RMSE 값까지 후속 에포크를 통해 약간 감소할 수 있다. 따라서, 그래프(300)는 더 많은 데이터(예를 들어, 제어 패치 이미지(111) 및 하나 이상의 훈련 결함과 연관된 공지된 파라미터)가 CNN(예를 들어, 결함 분류기)에 제공됨에 따라 CNN은 계속 개선될 수 있음을 도시한다. 도 3b에서 볼 수 있는 바와 같이, CNN(예를 들어, 시스템(100)의 결함 분류기)은 대략 5 nm, 20 nm, 33 nm 및 45 nm에 중심이 있는 결함을 식별할 수 있다.
다시 도 1a를 참조할 것이다.
다른 실시예에서, 제어 표본(106a)은 스테이지 어셈블리(108)로부터 제거될 수 있고, 추가 표본(106b)이 스테이지 어셈블리(108) 상에 배치될 수 있다. 실시예들에서, 추가 표본(106b)은 제어 표본(106a)의 것과 상이한 표본(106)을 포함할 수 있다. 예를 들어, 추가 표본(106b)은 제품 반도체 웨이퍼, 제품 VNAND 구조 등을 포함할 수 있지만 이에 제한되지 않는다. 이와 관련하여, 추가 표본(106b)은 제어 표본(106a) 다음의 임의의 표본(106)을 포함할 수 있으며, 결함에 대해 검사될 것이다. 이와 관련하여, 훈련 결함의 파라미터가 이전에 공지되었을 수 있는 제어 표본(106a)과 비교하여, 추가 표본(106b)의 식별된 결함의 파라미터는 공지되지 않을 수 있고 추가 표본(106b)을 분석할 때 관심을 가질 수 있다.
다른 실시예에서, 프로그램 명령어 세트는 하나 이상의 프로세서(114)가 검사 서브 시스템(101)을 사용하여, 추가 표본(106b) 상의 하나 이상의 결함을 식별하게 하도록 구성된다. 예를 들어, 하나 이상의 프로세서(114)는 검출기(110)로부터 하나 이상의 이미지를 수신하고 하나 이상의 검출 알고리즘을 사용하여 추가 표본(106b)의 하나 이상의 결함을 식별할 수 있다. 본 명세서에서, 하나 이상의 프로세서(114)는 추가 표본(106b)의 하나 이상의 결함을 식별하기 위해 당 업계에 공지된 임의의 알고리즘 또는 검출 절차를 사용할 수 있음을 유념한다. 본 명세서에서 앞서 언급한 바와 같이, 추가 및/또는 대안적인 실시예에서, 하나 이상의 결함이 검사 서브 시스템(101) 외부의 검사 시스템을 사용하여 추가 표본(106b)에서 식별될 수 있다.
다른 실시예에서, 프로그램 명령어 세트는 하나 이상의 프로세서(114)가 검사 서브 시스템(101)을 사용하여, 추가 표본(106b)의 하나 이상의 식별된 결함의 하나 이상의 패치 이미지(111)를 획득하게 하도록 구성된다. 예를 들어, 하나 이상의 프로세서(114)는 검사 서브 시스템(101)의 하나 이상의 검출기(110)가 추가 표본(106b)의 패치 이미지(111)를 획득하게 할 수 있다. 이와 관련하여, 제 1 검출기(110a)는 제 1 산란 방향(109a)을 따라 추가 표본(106b)의 제 1 패치 이미지(111a)를 획득할 수 있고, 제 2 검출기(110b)는 제 2 산란 방향(109b)을 따라 추가 표본(106b)의 제 2 패치 이미지(111b)를 획득할 수 있으며, 제 3 검출기(110c)는 제 3 산란 방향(109c)을 따라 추가 표본(106b)의 제 3 패치 이미지(111c)를 획득할 수 있다. 일 실시예에서, 본 명세서에서 앞서 언급한 바와 같이, 하나 이상의 검출기(110)의 초점이 조정될 수 있다.
일 실시예에서, 하나 이상의 패치 이미지(111)는 단일 RGB 이미지로 결합될 수 있다. RGB 이미지의 각 컬러 평면은 각각의 산란 방향(109)에 의해 획득된 패치 이미지(111)에 대응할 수 있다. 예를 들어, 3-검출-채널 구성을 갖는 실시예들에서, 도 1a 및 도 1b에 도시된 바와 같이, 집합 RGB 이미지의 제 1 컬러 평면은 제 1 산란 방향(109a)을 따라 획득된 제 1 패치 이미지(111a)에 대응할 수 있고, 제 2 컬러 평면은 제 2 산란 방향(109b)을 따라 획득된 제 2 패치 이미지(111b)에 대응할 수 있으며, 제 3 컬러 평면은 제 3 산란 방향(109c)을 따라 획득된 제 3 패치 이미지(111c)에 대응할 수 있다.
다른 실시예에서, 프로그램 명령어 세트는 하나 이상의 프로세서(114)가 추가 표본(106b)의 하나 이상의 패치 이미지(111)를 수신하게 하도록 구성된다. 본 명세서에서 앞서 언급한 바와 같이, 하나 이상의 프로세서(114)는 하나 이상의 검출기(110)로부터 추가 표본(106b)의 하나 이상의 패치 이미지(111)를 획득하도록 구성될 수 있다. 추가 및/또는 대안적인 실시예에서, 하나 이상의 검출기(110)는 하나 이상의 패치 이미지(111)를 제어기(112) 및/또는 하나 이상의 프로세서(114)에 전송하도록 구성될 수 있다. 하나 이상의 프로세서(114)는 또한 메모리(116)에 추가 표본(106b)의 하나 이상의 패치 이미지(111)를 저장하도록 구성될 수 있다.
다른 실시예에서, 프로그램 명령어 세트는 하나 이상의 프로세서(114)가 결함 분류기를 사용하여, 하나 이상의 패치 이미지(111)에 기초하여 추가 표본(106b)의 하나 이상의 식별된 결함의 하나 이상의 파라미터를 결정하게 하도록 구성된다. 이와 관련하여, 추가 표본(106b)의 하나 이상의 패치 이미지(111)는 훈련된 결함 분류기에 제공될 수 있다. 그런 다음, 결함 분류기는 하나 이상의 수신된 패치 이미지(111)에 기초하여 추가 표본(106b)의 하나 이상의 결함의 하나 이상의 파라미터를 결정하도록 구성될 수 있다. 예를 들어, 결함 분류기는 하나 이상의 결함의 크기 및 깊이를 결정하도록 구성될 수 있다. 다른 예로서, 결함 분류기는 하나 이상의 결함의 위치를 결정하도록 구성될 수 있다. 다른 예로서, 결함 분류기는 하나 이상의 결함의 유형/특성에 기초하여 하나 이상의 결함을 분류하도록 구성될 수 있다. 본 명세서에서, 결함 분류기에 의해 결정된 파라미터는 결함의 위치, 결함의 크기, 결함의 깊이, 결함의 카테고리/유형 등을 포함하지만 이에 제한되지 않는, 표본(106)을 분석하는 데 관심이 있을 수 있는 당 업계에 공지된 임의의 파라미터를 포함할 수 있음을 유념한다.
다른 실시예에서, 결함 분류기에 의해 결정된 하나 이상의 결함의 하나 이상의 파라미터는 메모리(116)에 저장된다. 이와 관련하여, 메모리(116)는 검사된 결함 각각과 연관된 데이터를 포함하는 데이터베이스를 컴파일하도록 구성될 수 있다. 예를 들어, 메모리(116)는 하나 이상의 결함에 관한 크기, 깊이, 위치, 카테고리/유형 및 기타 정보를 포함하는 데이터베이스를 컴파일하도록 구성될 수 있다.
다른 실시예에서, 프로그램 명령어 세트는 하나 이상의 프로세서(114)가 하나 이상의 공정 도구(118)의 하나 이상의 특성을 조정하게 하도록 구성된다. 본 명세서에서 앞서 언급한 바와 같이, 하나 이상의 공정 도구(118)는 임의의 수의 업스트림 또는 다운스트림 공정 도구를 포함할 수 있다. 하나 이상의 공정 도구(118)는 하나 이상의 리소그래피 도구, 하나 이상의 연마 도구 등을 포함하지만 이에 제한되지 않는 당 업계에 공지된 임의의 공정 도구를 포함할 수 있다. 다른 예로서, 하나 이상의 공정 도구는 하나 이상의 계측 도구를 포함할 수 있다. 다른 실시예에서, 제어기(112)는 사용자 인터페이스(도시되지 않음)에 통신 가능하게 결합된다.
하나 이상의 공정 도구(118)의 하나 이상의 특성을 조정하는 것은 공정 도구(118)의 스테이지 어셈블리를 조정하는 것, 공정 도구(118)의 조명의 강도 및/또는 방향을 조정하는 것 등을 포함할 수 있지만 이에 제한되지 않는다. 이와 관련하여, 하나 이상의 프로세서(114)는 피드포워드 또는 피드백 통신 루프에서 하나 이상의 공정 도구(118)의 하나 이상의 특성을 조정하도록 구성될 수 있다. 본 명세서에서, 하나 이상의 공정 도구(118)의 특성을 조정하기 위해 제공된 예는 오로지 예시적인 목적으로 제공되며 제한하는 것으로 간주되어서는 안 된다는 점에 유념한다. 이와 관련하여, 공정 도구(118)의 하나 이상의 특성을 조정하는 것은 당 업계에 공지된 공정 도구(118)의 임의의 특성을 조정하는 것을 포함할 수 있다.
추가 표본(106)의 관심 결함의 파라미터를 결정하는 시스템(100)의 능력은 도 4 내지 도 5a 및 도 5b를 참조하여 더 이해될 수 있다.
도 4는 본 개시의 하나 이상의 실시예들에 따라, 다양한 깊이 및 크기의 결함의 분리를 도시하는 등고선도(400)를 도시한다.
시스템(100)은 깊이가 서로 다른 결함을 명확하게 구별할 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 시스템(100)의 결함 분류기는 대략 5 nm, 20 nm, 33 nm 및 45 nm에 중심이 있는 결함을 식별할 수 있었다. 등고선도(400)는 시스템(100)의 결함 분류기가 결함의 깊이 및/또는 크기에 따라 결함을 식별하고 별개의 카테고리로 분리할 수 있음을 도시한다. 이와 관련하여, 본 개시의 실시예들은 이전의 검사 접근 방식으로 달성될 수 있는 것보다 더 높은 결함 깊이 해상도를 생성할 수 있다. 본 명세서에서, 도 4에 도시된 이러한 식별된 결함은 도 3b의 그래프(304)에 도시된 CNN 훈련 프로세스 데이터에 대응할 수 있음을 또한 유념한다.
도 5는 본 개시의 하나 이상의 실시예들에 따라, 3-검출-채널 구성 및 1-검출-채널 구성을 사용하여 다양한 깊이 및 크기의 결함의 분리를 도시하는 등고선도(500)를 도시한다. 특히, 등고선도(502)는 3-검출-채널 구성을 사용하여 식별된 결함을 도시하고, 등고선도(504)는 1-검출-채널 구성을 사용하여 식별된 결함을 도시한다. 등고선도(502 및 504)를 비교하면, 3-검출-채널 구성을 갖는 실시예들은 1-검출-채널 구성을 갖는 실시예들에 비해 상당히 개선된 깊이 해상도를 제공할 수 있음을 알 수 있다.
앞서 언급한 바와 같이, 시스템(100)은 또한 사용자 인터페이스(도시되지 않음)를 포함할 수 있다. 일 실시예에서, 사용자 인터페이스는 제어기(112)에 통신 가능하게 결합된다. 일 실시예에서, 사용자 인터페이스는 하나 이상의 데스크톱, 태블릿, 스마트 폰, 스마트 시계 등을 포함할 수 있지만 이에 제한되지 않는다. 다른 실시예에서, 사용자 인터페이스는 시스템(100)의 데이터를 사용자에게 디스플레이하는 데 사용되는 디스플레이를 포함한다. 사용자 인터페이스의 디스플레이는 당 업계에 공지된 임의의 디스플레이를 포함할 수 있다. 예를 들어, 디스플레이는 액정 디스플레이(LCD), 유기 발광 다이오드(OLED) 기반 디스플레이 또는 CRT 디스플레이를 포함할 수 있지만 이에 제한되지 않는다. 사용자 인터페이스는 또한 사용자로부터 하나 이상의 입력 명령을 수신하도록 구성될 수 있으며, 여기서 하나 이상의 입력 명령은 시스템(100)의 하나 이상의 구성 요소를 변경하도록 구성된다. 당업자는 사용자 인터페이스와 통합 가능한 임의의 디스플레이 디바이스가 본 개시의 구현에 적합함을 인식해야 한다. 다른 실시예에서, 사용자는 사용자 인터페이스를 통해 사용자에게 디스플레이된 데이터에 응답하는 선택 및/또는 명령어를 입력할 수 있다.
다른 실시예에서, 시스템(100)은 시스템(100)의 제어기(112)를 외부 네트워크에 통신 가능하게 결합하도록 구성된 네트워크 인터페이스(도시되지 않음)를 포함할 수 있다. 이와 관련하여, 제어기(112) 및/또는 하나 이상의 프로세서(114)에 의해 수행되는 것으로 설명된 본 개시의 임의의 단계가 대신 네트워크를 통해 서버 또는 다른 원격 프로세서에 의해 수행될 수 있음이 본 명세서에서 고려된다. 예로서, 메모리(116)에 저장된 데이터(예를 들어, 제어 패치 이미지(111), 훈련 결함의 파라미터, 패치 이미지(111) 등)는 네트워크 인터페이스에 의해 원격 서버 또는 프로세서에 전송될 수 있다. 이와 관련하여, 결함 분류기가 원격 서버 또는 프로세서에서 훈련될 수 있음이 본 명세서에서 고려된다.
네트워크 인터페이스(도시되지 않음)는 네트워크와의 인터페이싱에 적합한 임의의 네트워크 인터페이스 회로 또는 네트워크 인터페이스 디바이스를 포함할 수 있음을 유념한다. 예를 들어, 네트워크 인터페이스 회로는 유선 기반 인터페이스 디바이스(예를 들어, DSL 기반 상호 연결, 케이블 기반 상호 연결, T9 기반 상호 연결 등)를 포함할 수 있다. 다른 실시예에서, 네트워크 인터페이스 회로는 GSM, GPRS, CDMA, EV-DO, EDGE, WiMAX, 3G, 4G, 4G LTE, 5G, WiFi 프로토콜, RF, LoRa 등을 사용하는 무선 기반 인터페이스 디바이스를 포함할 수 있다. 다른 예로서, 네트워크 인터페이스는 시스템(100)을 클라우드 기반 아키텍처를 갖는 네트워크에 통신 가능하게 결합하도록 구성될 수 있다.
본 명세서에서, 시스템(100)의 하나 이상의 구성 요소(예를 들어, 검사 서브 시스템(101), 제어기(112) 등)는 당 업계에 공지된 임의의 방식으로 시스템(100)의 다양한 다른 구성 요소에 통신 가능하게 결합될 수 있음을 유념한다. 예를 들어, 하나 이상의 프로세서(114)는 유선 연결(예를 들어, 구리선, 광섬유 케이블 등) 또는 무선 연결(예를 들어, RF 결합, IR 결합, 데이터 네트워크 통신(예컨대, 3G, 4G, 4G LTE, 5G, WiFi, WiMax, 블루투스 등))을 통해 서로 및 다른 구성 요소에 통신 가능하게 결합될 수 있다.
일 실시예에서, 하나 이상의 프로세서(114)는 당 업계에 공지된 임의의 하나 이상의 처리 요소를 포함할 수 있다. 이러한 의미에서, 하나 이상의 프로세서(114)는 소프트웨어 알고리즘 및/또는 명령어를 실행하도록 구성된 임의의 마이크로 프로세서 유형 디바이스를 포함할 수 있다. 일 실시예에서, 하나 이상의 프로세서(114)는 본 개시 전체에 걸쳐 설명된 바와 같이, 데스크톱 컴퓨터, 메인 프레임 컴퓨터 시스템, 워크 스테이션, 이미지 컴퓨터, 병렬 프로세서, 또는 시스템(100)을 동작시키도록 구성된 프로그램을 실행하도록 구성된 다른 컴퓨터 시스템(예를 들어, 네트워크로 연결된 컴퓨터)으로 구성될 수 있다. 본 개시 전체에 걸쳐 설명된 단계들은 단일 컴퓨터 시스템, 또는 대안적으로 다수의 컴퓨터 시스템에 의해 수행될 수 있음을 인식해야 한다. 또한, 본 개시 전체에 걸쳐 설명된 단계들은 하나 이상의 프로세서(114) 중 임의의 하나 이상에서 수행될 수 있음을 인식해야 한다. 일반적으로, "프로세서"라는 용어는 메모리(116)로부터의 프로그램 명령어를 실행하는 하나 이상의 처리 요소를 갖는 임의의 디바이스를 포함하도록 광범위하게 정의될 수 있다. 더욱이, 시스템(100)의 상이한 서브 시스템(예를 들어, 검사 서브 시스템(101), 제어기(112) 등)은 본 개시 전체에 걸쳐 설명된 단계들의 적어도 일부를 수행하기에 적합한 프로세서 또는 로직 요소를 포함할 수 있다. 그러므로, 상기 설명은 본 개시에 대한 제한으로 해석되어서는 안 되고, 단지 예시로서 해석되어야 한다.
메모리(116)는 연관된 하나 이상의 프로세서(114)에 의해 실행 가능한 프로그램 명령어 및 전송 디바이스로부터 수신된 데이터(예를 들어, 제어 표본(106a)의 공지된 결함과 연관된 파라미터, 제어 패치 이미지(111), 패치 이미지(111) 등)를 저장하는 데 적합한 당 업계에 공지된 임의의 저장 매체를 포함할 수 있다. 예를 들어, 메모리(116)는 비일시적 메모리 매체를 포함할 수 있다. 예를 들어, 메모리(116)는 읽기 전용 메모리(read-only memory; ROM), 랜덤 액세스 메모리(random-access memory; RAM), 자기 또는 광학 메모리 디바이스(예를 들어, 디스크), 자기 테이프, 솔리드 스테이트 드라이브 등을 포함할 수 있지만 이에 제한되지 않는다. 메모리(116)는 하나 이상의 프로세서(114)와 함께 공통 제어기 하우징에 수용될 수 있음을 또한 유념한다. 대안적인 실시예에서, 메모리(116)는 프로세서(114), 제어기(112) 등의 물리적 위치에 대해 원격으로 위치될 수 있다. 다른 실시예에서, 메모리(116)는 하나 이상의 프로세서(114)가 본 개시를 통해 설명된 다양한 단계들을 수행하게 하기 위한 프로그램 명령어를 유지한다.
도 6은 본 개시의 하나 이상의 실시예들에 따라, 결함을 검출하고 분석하기 위한 방법(600)의 흐름도를 도시한다. 본 명세서에서, 방법(600)의 단계들은 시스템(100)에 의해 전부 또는 부분적으로 구현될 수 있음을 유념한다. 그러나, 방법(600)은 추가적인 또는 대안적인 시스템 레벨 실시예들이 방법(600)의 단계들의 전부 또는 일부를 수행할 수 있다는 점에서 시스템(100)으로 제한되지 않음을 또한 인식한다.
단계(602)에서, 제어 표본의 하나 이상의 훈련 결함의 하나 이상의 제어 패치 이미지가 검사 서브 시스템을 사용하여 획득된다. 예를 들어, 프로그램 명령어 세트는 하나 이상의 프로세서(114)가 검사 서브 시스템(101)을 사용하여, 제어 표본(106a)의 하나 이상의 훈련 결함의 하나 이상의 제어 패치 이미지(111)를 획득하게 하도록 구성될 수 있다. 본 명세서에서 앞서 언급한 바와 같이, 훈련 결함은 제어 표본(106a) 내에 의도적으로 생성되거나 "설치"되어 다양한 파라미터(예를 들어, 위치, 깊이, 크기, 유형)가 높은 정확도로 공지될 수 있다. 훈련 결함과 연관된 파라미터는 결함의 위치, 결함의 깊이, 결함의 크기, 결함의 유형(예를 들어, 결함 카테고리) 등을 포함할 수 있지만 이에 제한되지는 않는다.
단계(604)에서, 하나 이상의 제어 패치 이미지 및 하나 이상의 훈련 결함과 연관된 하나 이상의 공지된 파라미터에 기초하여 결함 분류기가 훈련된다. 결함 분류기는 컨볼루션 신경망(CNN)(예를 들어, GoogleNet, AlexNet 등), 앙상블 학습 분류기, 랜덤 포레스트 분류기, 인공 신경망(ANN) 등을 포함하지만 이에 제한되지 않는 당 업계에 공지된 임의의 유형의 심층 학습 기술 및/또는 기계 학습 알고리즘 또는 분류기를 포함할 수 있다.
단계(606)에서, 추가 표본 상의 이상의 결함이 식별된다. 예를 들어, 하나 이상의 프로세서(114)는 검출기(110)로부터 하나 이상의 이미지를 수신하고 하나 이상의 검출 알고리즘을 사용하여 추가 표본(106b)의 하나 이상의 결함을 식별할 수 있다. 본 명세서에서, 하나 이상의 프로세서(114)는 추가 표본(106b)의 하나 이상의 결함을 식별하기 위해 당 업계에 공지된 임의의 알고리즘 또는 검출 절차를 사용할 수 있음을 유념한다.
단계(608)에서, 추가 표본의 하나 이상의 식별된 결함의 하나 이상의 패치 이미지가 검사 서브 시스템을 사용하여 획득된다. 예를 들어, 하나 이상의 프로세서(114)는 검사 서브 시스템(101)의 하나 이상의 검출기(110)가 추가 표본(106b)의 패치 이미지(111)를 획득하게 할 수 있다. 예를 들어, 3-검출-채널 구성을 갖는 실시예들에서, 패치 이미지(111)는 제 1 산란 방향, 제 2 산란 방향 및 제 3 산란 방향을 따라 획득될 수 있다.
단계(610)에서, 추가 표본의 하나 이상의 식별된 결함의 하나 이상의 파라미터가 결함 분류기를 사용하여 하나 이상의 패치 이미지에 기초하여 식별된다. 예를 들어, 추가 표본(106b)의 하나 이상의 패치 이미지(111)는 훈련된 결함 분류기에 제공될 수 있으며, 훈련된 결함 분류기는 하나 이상의 식별된 결함의 하나 이상의 파라미터를 식별하도록 구성된다. 추가 표본(106b)의 하나 이상의 식별된 결함과 연관된 파라미터는 결함의 위치, 결함의 깊이, 결함의 크기, 결함의 유형(예를 들어, 결함 카테고리) 등을 포함할 수 있지만 이에 제한되지 않는다.
당업자는 본 명세서에 설명된 구성 요소(예를 들어, 동작), 디바이스, 개체 및 이들에 수반되는 논의가 개념적 명료성을 위해 예로서 사용되고 다양한 구성 수정이 고려된다는 것을 인식할 것이다. 결과적으로, 본 명세서에서 사용되는 바와 같이, 제시된 특정 예시 및 수반되는 논의는 보다 일반적인 클래스를 대표하도록 의도된다. 일반적으로, 특정 예시의 사용은 해당 클래스를 대표하는 것으로 의도되며, 특정 구성 요소(예를 들어, 동작), 디바이스 및 개체를 포함하지 않는 것은 제한으로 간주되어서는 안 된다.
당업자는 본 명세서에 설명된 프로세스 및/또는 시스템 및/또는 다른 기술이 영향을 받을 수 있는 다양한 수단(예를 들어, 하드웨어, 소프트웨어 및/또는 펌웨어)이 있으며, 바람직한 수단은 프로세스 및/또는 시스템 및/또는 다른 기술이 배치되는 상황에 따라 달라질 것임을 이해할 것이다. 예를 들어, 구현자가 속도와 정확성이 가장 중요하다고 결정하면, 구현자는 주로 하드웨어 및/또는 펌웨어 수단을 선택할 수 있으며; 대안적으로, 유연성이 가장 중요하다면, 구현자는 주로 소프트웨어 구현을 선택할 수 있으며; 또는, 다시 또 대안적으로, 구현자는 하드웨어, 소프트웨어 및/또는 펌웨어의 일부 조합을 선택할 수 있다. 따라서, 본 명세서에 설명된 프로세스 및/또는 디바이스 및/또는 다른 기술이 영향을 받을 수 있는 몇 가지 가능한 수단이 있으며, 사용될 임의의 수단은 수단이 배치될 상황 및 구현자의 특정 관심사(예를 들어, 속도, 유연성 또는 예측 가능성)에 따른 선택이고, 그 중 어느 것이든 달라질 수 있다는 점에서, 그 어느 것도 본질적으로 다른 것보다 우월하지 않다.
전술한 설명은 당업자가 특정 애플리케이션 및 그 요구 사항의 맥락에서 제공되는 바와 같이 본 발명을 만들고 사용할 수 있도록 제시된다. 본 명세서에 사용되는 바와 같이, "상부", "하부", "위", "아래", "상위", "위쪽", "하위", "하단" 및 "아래쪽"과 같은 방향성 용어는 설명을 목적으로 상대적인 위치를 제공하기 위한 것으로, 절대적인 참조 틀을 지정하기 위한 것이 아니다. 설명된 실시예들에 대한 다양한 수정이 당업자에게 명백할 것이며, 본 명세서에서 정의된 일반적인 원리는 다른 실시예들에 적용될 수 있다. 그러므로, 본 발명은 도시되고 설명된 특정 실시예들로 제한되도록 의도되는 것이 아니라, 본 명세서에 개시된 원리 및 새로운 특징과 일치하는 가장 넓은 범위에 부합될 것이다.
본 명세서에서 실질적으로 임의의 복수 및/또는 단수 용어의 사용과 관련하여, 당업자는 상황 및/또는 적용에 적절하게 복수에서 단수로 및/또는 단수에서 복수로 번역할 수 있다. 다양한 단수/복수 순열은 명확성을 위해 본 명세서에서 명시적으로 설명하지 않는다.
본 명세서에 설명된 모든 방법들은 방법 실시예들의 하나 이상의 단계들의 결과를 메모리에 저장하는 단계를 포함할 수 있다. 결과는 본 명세서에 설명된 결과 중 임의의 것을 포함할 수 있으며, 당 업계에 공지된 임의의 방식으로 저장될 수 있다. 메모리는 본 명세서에 설명된 임의의 메모리 또는 당 업계에 공지된 임의의 다른 적절한 저장 매체를 포함할 수 있다. 결과가 저장된 후, 메모리의 결과는 액세스될 수 있고, 본 명세서에 설명된 방법 또는 시스템 실시예들 중 임의의 것에 의해 사용될 수 있고, 사용자에게 디스플레이하기 위해 서식이 만들어질 수 있으며, 다른 소프트웨어 모듈, 방법, 또는 시스템 등에 의해 사용될 수 있다. 더욱이, 결과는 "영구적으로", "반영구적으로", "일시적으로" 또는 일정 기간 동안 저장될 수 있다. 예를 들어, 메모리는 랜덤 액세스 메모리(RAM)일 수 있으며, 결과는 반드시 메모리에 무기한으로 지속되는 것은 아니다.
상기 설명된 방법의 실시예들 각각은 본 명세서에 설명된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있음이 또한 고려된다. 또한, 상기 설명된 방법의 실시예들 각각은 본 명세서에서 설명된 임의의 시스템에 의해 수행될 수 있다.
본 명세서에 설명된 주제는 때때로 다른 구성 요소 내에 포함되거나 다른 구성 요소와 연결된 상이한 구성 요소를 나타낸다. 이와 같이 도시된 아키텍처는 단지 예시일 뿐이며 실제로 동일한 기능을 달성하는 많은 다른 아키텍처가 구현될 수 있음을 이해해야 한다. 개념적 의미에서, 동일한 기능을 달성하기 위한 구성 요소의 임의의 배열은 원하는 기능이 달성되도록 효과적으로 "연관"된다. 따라서, 특정 기능을 달성하기 위해 본 명세서에서 결합된 임의의 2 개의 구성 요소는 아키텍처 또는 중간 구성 요소에 관계없이 원하는 기능이 달성되도록 서로 "연관"된 것으로 볼 수 있다. 마찬가지로, 이와 같이 연관된 임의의 2 개의 구성 요소는 원하는 기능을 달성하기 위해 서로 "연결" 또는 "결합"된 것으로 볼 수 있으며, 이와 같이 연관될 수 있는 임의의 2 개의 구성 요소는 원하는 기능을 달성하기 위해 서로 "결합 가능"한 것으로 볼 수도 있다. 결합 가능의 구체적인 예는 물리적으로 짝을 이룰 수 있는 및/또는 물리적으로 상호 작용하는 구성 요소 및/또는 무선으로 상호 작용할 수 있는 및/또는 무선으로 상호 작용하는 구성 요소 및/또는 논리적으로 상호 작용하는 및/또는 논리적으로 상호 작용할 수 있는 구성 요소를 포함하지만 이에 제한되지 않는다.
또한, 본 발명은 첨부된 청구 범위에 의해 정의된다는 것을 이해해야 한다. 일반적으로, 본 명세서에서 사용된 용어, 특히 첨부된 청구 범위(예를 들어, 첨부된 청구 범위의 본문)에서 사용된 용어는 일반적으로 "개방형" 용어(예를 들어, "포함하는"이라는 용어는 "포함하지만 이에 제한되지 않는"으로 해석되어야 하고, "갖는"이라는 용어는 "적어도 갖는"으로 해석되어야 하며, "포함하다"라는 용어는 "포함하지만 이에 제한되지 않는다" 등으로 해석되어야 함)로 의도된다는 것을 당업자는 이해할 것이다. 특정 수의 도입 청구항 기재가 의도된 경우, 이러한 의도는 청구항에서 명시적으로 기재될 것이며, 이러한 기재가 없는 경우, 이러한 의도가 존재하지 않는다는 것이 당업자에 의해 또한 이해될 것이다. 예를 들어, 이해를 돕기 위해, 다음의 첨부된 청구 범위는 청구항 기재를 도입하기 위해 "적어도 하나" 및 "하나 이상"이라는 도입 문구의 사용을 포함할 수 있다. 그러나, 이러한 문구의 사용은 부정 관사("a" 또는 "an")에 의한 청구항 기재의 도입이 이러한 도입 청구항 기재를 포함하는 특정 청구항을 이러한 기재를 하나만 포함하는 발명으로 제한한다고 의미하는 것으로 해석되어서는 안 되며, 동일한 청구항이 "하나 이상" 또는 "적어도 하나"라는 도입 문구와 "a" 또는 "an"과 같은 부정 관사를 포함하는 경우에도(예를 들어, "a" 및/또는 "an"은 일반적으로 "적어도 하나" 또는" 하나 이상"을 의미하는 것으로 해석되어야 함); 청구항 기재를 도입하는 데 정관사를 사용하는 경우에도 마찬가지이다. 또한, 특정 수의 도입 청구항 기재가 명시적으로 기재되더라도, 당업자는 이러한 기재가 일반적으로 적어도 기재된 수를 의미하는 것으로 해석되어야 한다는 것을 인식할 것이다(예를 들어, 다른 수식어가 없는 "두 개"의 기본적 기재는 일반적으로 적어도 두 개의 기재 또는 두 개 이상의 기재를 의미한다). 또한, "A, B 및 C 등 중 적어도 하나"와 유사한 관례가 사용되는 경우, 일반적으로 이러한 구조는 당업자가 관례를 이해할 것이라는 의미에서 의도된다(예를 들어, "A, B 및 C 중 적어도 하나를 갖는 시스템"은 A 단독, B 단독, C 단독, A와 B를 함께, A와 C를 함께, B와 C를 함께 및/또는 A와 B와 C를 함께 등을 갖는 시스템을 포함하지만 이에 제한되지 않는다). "A, B 또는 C 등 중 적어도 하나"와 유사한 관례가 사용되는 경우, 일반적으로 이러한 구조는 당업자가 관례를 이해할 것이라는 의미에서 의도된다(예를 들어, "A, B 또는 C 중 적어도 하나를 갖는 시스템"은 A 단독, B 단독, C 단독, A와 B를 함께, A와 C를 함께, B와 C를 함께 및/또는 A와 B와 C를 함께 등을 갖는 시스템을 포함하지만 이에 제한되지 않는다). 상세한 설명, 청구 범위 또는 도면에 있어서, 두 개 이상의 대체 용어를 제시하는 사실상 임의의 분리 단어 및/또는 문구는 용어 중 하나, 용어 중 어느 하나, 또는 용어 모두를 포함할 수 있는 가능성을 고려하도록 이해되어야 한다는 것을 당업자는 또한 이해할 것이다. 예를 들어, "A 또는 B"라는 문구는 "A" 또는 "B" 또는 "A 및 B"의 가능성을 포함하는 것으로 이해될 것이다.
본 개시 및 본 개시의 많은 부수적인 장점들이 전술한 설명에 의해 이해될 것으로 믿어지며, 개시된 주제를 벗어나지 않거나 본 개시의 모든 물질적 장점들을 희생시키지 않는 다양한 변경들이 구성 요소의 형태, 구성, 및 배열에 이루어질 수 있다는 것이 명백할 것이다. 설명된 형태는 단지 설명적인 것이며, 이러한 변경을 아우르고 포함하는 것은 다음의 청구 범위의 의도이다. 또한, 본 발명은 첨부된 청구 범위에 의해 정의되는 것으로 이해되어야 한다.
Claims (32)
- 시스템에 있어서,
검사 서브 시스템 - 상기 검사 서브 시스템은 표본(specimen)으로부터 세 개 이상의 산란 각도를 따라 하나 이상의 패치 이미지를 획득하도록 구성된 세 개 이상의 검출 채널을 포함하고, 상기 검사 서브 시스템은, 제 1 산란 방향을 따라 하나 이상의 패치 이미지를 획득하도록 구성된 제 1 검출 채널, 제 2 산란 방향을 따라 하나 이상의 패치 이미지를 획득하도록 구성된 제 2 검출 채널, 및 적어도 제 3 산란 방향을 따라 하나 이상의 패치 이미지를 획득하도록 구성된 적어도 제 3 검출 채널을 포함함 - ; 및
상기 검사 서브 시스템에 통신 가능하게 결합된 제어기 - 상기 제어기는 하나 이상의 프로세서 및 메모리를 포함함 -
를 포함하고,
상기 하나 이상의 프로세서는 상기 메모리에 저장된 프로그램 명령어 세트를 실행하도록 구성되고, 상기 프로그램 명령어 세트는 상기 하나 이상의 프로세서로 하여금:
상기 검사 서브 시스템으로부터 반도체 기판 또는 VNAND 스택 중 적어도 하나를 포함하는 제어 표본의 하나 이상의 훈련 결함의 하나 이상의 제어 패치 이미지를 수신하고 - 상기 하나 이상의 훈련 결함은 상기 검사 서브 시스템을 향한 상기 제어 표본의 표면 아래에 매립되어 있는 것임 - ;
상기 하나 이상의 훈련 결함으로부터 획득된 상기 하나 이상의 제어 패치 이미지 및 상기 하나 이상의 훈련 결함과 연관된 하나 이상의 공지된 파라미터에 기초하여 결함 분류기를 훈련시키고;
추가 표본의 하나 이상의 결함을 식별하도록 상기 검사 서브 시스템에 지시하고 - 상기 하나 이상의 결함은 상기 검사 서브 시스템을 향한 상기 추가 표본의 표면 아래에 매립되어 있는 것임 - ;
상기 검사 서브 시스템으로부터 상기 추가 표본의 상기 하나 이상의 식별된 결함의 하나 이상의 패치 이미지를 수신하며;
상기 추가 표본의 상기 하나 이상의 식별된 결함의 하나 이상의 파라미터를 결정하기 위해 상기 추가 표본의 상기 하나 이상의 식별된 결함의 상기 하나 이상의 패치 이미지에 상기 결함 분류기를 적용하게 하도록
구성되는 것인, 시스템. - 제 1 항에 있어서,
하나 이상의 공정 도구
를 더 포함하고, 상기 하나 이상의 프로세서는 또한, 상기 하나 이상의 공정 도구의 하나 이상의 특성을 조정하도록 구성되는 것인, 시스템. - 제 2 항에 있어서, 상기 하나 이상의 공정 도구는 리소그래피 도구 및 연마 도구 중 적어도 하나를 포함하는 것인, 시스템.
- 제 1 항에 있어서, 상기 하나 이상의 파라미터는 결함 크기 및 결함 깊이 중 적어도 하나를 포함하는 것인, 시스템.
- 삭제
- 제 1 항에 있어서, 상기 하나 이상의 프로세서는 또한, 상기 제 1 검출 채널, 상기 제 2 검출 채널 및 상기 적어도 제 3 검출 채널 중 적어도 하나의 초점을 조정하도록 구성되는 것인, 시스템.
- 제 1 항에 있어서, 상기 결함 분류기는 컨볼루션 신경망(convolutional neural network; CNN)을 포함하는 것인, 시스템.
- 제 1 항에 있어서, 상기 추가 표본은 반도체 기판 및 VNAND 스택 중 적어도 하나를 포함하는 것인, 시스템.
- 제 1 항에 있어서, 상기 하나 이상의 프로세서는 또한, 상기 추가 표본의 상기 하나 이상의 식별된 결함의 상기 하나 이상의 패치 이미지를 RGB 이미지로 결합하도록 구성되는 것인, 시스템.
- 제 1 항에 있어서, 상기 하나 이상의 프로세서는 또한, 상기 제어 표본의 상기 하나 이상의 훈련 결함을 하나 이상의 결함 카테고리로 분류하도록 구성되는 것인, 시스템.
- 시스템에 있어서,
검사 서브 시스템에 통신 가능하게 결합된 제어기 - 상기 제어기는 하나 이상의 프로세서 및 메모리를 포함하고, 상기 검사 서브 시스템은, 제 1 산란 방향을 따라 하나 이상의 패치 이미지를 획득하도록 구성된 제 1 검출 채널, 제 2 산란 방향을 따라 하나 이상의 패치 이미지를 획득하도록 구성된 제 2 검출 채널, 및 적어도 제 3 산란 방향을 따라 하나 이상의 패치 이미지를 획득하도록 구성된 적어도 제 3 검출 채널을 포함함 -
를 포함하고, 상기 하나 이상의 프로세서는 상기 메모리에 저장된 프로그램 명령어 세트를 실행하도록 구성되고, 상기 프로그램 명령어 세트는 상기 하나 이상의 프로세서로 하여금:
상기 검사 서브 시스템으로부터 반도체 기판 또는 VNAND 스택 중 적어도 하나를 포함하는 제어 표본의 하나 이상의 훈련 결함의 하나 이상의 제어 패치 이미지를 수신하고 - 상기 하나 이상의 훈련 결함은 상기 검사 서브 시스템을 향한 상기 제어 표본의 표면 아래에 매립되어 있는 것임 - ;
상기 하나 이상의 훈련 결함으로부터 획득된 상기 하나 이상의 제어 패치 이미지 및 상기 하나 이상의 훈련 결함과 연관된 하나 이상의 공지된 파라미터에 기초하여 결함 분류기를 훈련시키고;
추가 표본의 하나 이상의 결함을 식별하도록 상기 검사 서브 시스템에 지시하고 - 상기 하나 이상의 결함은 상기 검사 서브 시스템을 향한 상기 추가 표본의 표면 아래에 매립되어 있는 것임 - ;
상기 검사 서브 시스템으로부터 상기 추가 표본의 상기 하나 이상의 식별된 결함의 하나 이상의 패치 이미지를 수신하며;
상기 추가 표본의 상기 하나 이상의 식별된 결함의 하나 이상의 파라미터를 결정하기 위해 상기 추가 표본의 상기 하나 이상의 식별된 결함의 상기 하나 이상의 패치 이미지에 상기 결함 분류기를 적용하게 하도록
구성되는 것인, 시스템. - 제 11 항에 있어서,
하나 이상의 공정 도구
를 더 포함하고, 상기 하나 이상의 프로세서는 또한, 상기 하나 이상의 공정 도구의 하나 이상의 특성을 조정하도록 구성되는 것인, 시스템. - 제 12 항에 있어서, 상기 하나 이상의 공정 도구는 리소그래피 도구 및 연마 도구 중 적어도 하나를 포함하는 것인, 시스템.
- 제 11 항에 있어서, 상기 하나 이상의 파라미터는 결함 크기 및 결함 깊이 중 적어도 하나를 포함하는 것인, 시스템.
- 삭제
- 제 11 항에 있어서, 상기 하나 이상의 프로세서는 또한, 상기 제 1 검출 채널, 상기 제 2 검출 채널 및 상기 적어도 제 3 검출 채널 중 적어도 하나의 초점을 조정하도록 구성되는 것인, 시스템.
- 제 11 항에 있어서, 상기 결함 분류기는 컨볼루션 신경망(CNN)을 포함하는 것인, 시스템.
- 제 11 항에 있어서, 상기 추가 표본은 반도체 기판 및 VNAND 스택 중 적어도 하나를 포함하는 것인, 시스템.
- 제 11 항에 있어서, 상기 하나 이상의 프로세서는 또한, 상기 추가 표본의 상기 하나 이상의 식별된 결함의 상기 하나 이상의 패치 이미지를 RGB 이미지로 결합하도록 구성되는 것인, 시스템.
- 제 11 항에 있어서, 상기 하나 이상의 프로세서는 또한, 상기 제어 표본의 상기 하나 이상의 훈련 결함을 하나 이상의 결함 카테고리로 분류하도록 구성되는 것인, 시스템.
- 표본에서 매립된 결함의 깊이 및 크기를 측정하는 방법에 있어서,
검사 서브 시스템을 사용하여, 반도체 기판 및 VNAND 스택 중 적어도 하나를 포함하는 제어 표본의 하나 이상의 훈련 결함의 하나 이상의 제어 패치 이미지를 획득하는 단계 - 상기 검사 서브 시스템은, 제 1 산란 방향을 따라 패치 이미지를 획득하도록 구성된 제 1 검출 채널, 제 2 산란 방향을 따라 패치 이미지를 획득하도록 구성된 제 2 검출 채널, 및 적어도 제 3 산란 방향을 따라 패치 이미지를 획득하도록 구성된 적어도 제 3 검출 채널을 포함하고, 상기 하나 이상의 훈련 결함은 상기 검사 서브 시스템을 향한 상기 제어 표본의 표면 아래에 매립되어 있는 것임 - ;
상기 하나 이상의 제어 패치 이미지 및 상기 하나 이상의 훈련 결함과 연관된 하나 이상의 공지된 파라미터에 기초하여 결함 분류기를 훈련시키는 단계;
추가 표본 상의 하나 이상의 결함을 식별하는 단계 - 상기 하나 이상의 결함은 상기 검사 서브 시스템을 향한 상기 추가 표본의 표면 아래에 매립되어 있는 것임 - ;
상기 검사 서브 시스템을 사용하여, 상기 추가 표본의 상기 하나 이상의 식별된 결함의 하나 이상의 패치 이미지를 획득하는 단계; 및
상기 결함 분류기를 사용하여, 상기 하나 이상의 패치 이미지에 기초하여 상기 추가 표본의 상기 하나 이상의 식별된 결함의 하나 이상의 파라미터를 결정하는 단계
를 포함하는, 표본에서 매립된 결함의 깊이 및 크기를 측정하는 방법. - 제 21 항에 있어서,
상기 하나 이상의 식별된 결함의 상기 결정된 하나 이상의 파라미터에 기초하여 공정 도구의 하나 이상의 특성을 조정하는 단계
를 더 포함하는, 표본에서 매립된 결함의 깊이 및 크기를 측정하는 방법. - 제 21 항에 있어서, 상기 하나 이상의 파라미터는 결함 크기 및 결함 깊이 중 적어도 하나를 포함하는 것인, 표본에서 매립된 결함의 깊이 및 크기를 측정하는 방법.
- 삭제
- 제 21 항에 있어서,
상기 제 1 검출 채널, 상기 제 2 검출 채널 및 상기 적어도 제 3 검출 채널 중 적어도 하나의 초점을 조정하는 단계
를 더 포함하는, 표본에서 매립된 결함의 깊이 및 크기를 측정하는 방법. - 제 21 항에 있어서, 상기 결함 분류기는 컨볼루션 신경망(CNN)을 포함하는 것인, 표본에서 매립된 결함의 깊이 및 크기를 측정하는 방법.
- 제 21 항에 있어서, 상기 추가 표본은 반도체 기판 및 VNAND 스택 중 적어도 하나를 포함하는 것인, 표본에서 매립된 결함의 깊이 및 크기를 측정하는 방법.
- 제 21 항에 있어서,
상기 추가 표본의 상기 하나 이상의 식별된 결함의 상기 하나 이상의 패치 이미지를 RGB 이미지로 결합하는 단계
를 더 포함하는, 표본에서 매립된 결함의 깊이 및 크기를 측정하는 방법. - 제 21 항에 있어서,
상기 제어 표본의 상기 하나 이상의 훈련 결함을 하나 이상의 결함 카테고리로 분류하는 단계
를 더 포함하는, 표본에서 매립된 결함의 깊이 및 크기를 측정하는 방법. - 삭제
- 삭제
- 삭제
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862733463P | 2018-09-19 | 2018-09-19 | |
| US62/733,463 | 2018-09-19 | ||
| US16/189,497 | 2018-11-13 | ||
| US16/189,497 US10854486B2 (en) | 2018-09-19 | 2018-11-13 | System and method for characterization of buried defects |
| PCT/US2019/051616 WO2020061125A1 (en) | 2018-09-19 | 2019-09-18 | System and method for characterization of buried defects |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210048564A KR20210048564A (ko) | 2021-05-03 |
| KR102543870B1 true KR102543870B1 (ko) | 2023-06-14 |
Family
ID=69773025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217011215A KR102543870B1 (ko) | 2018-09-19 | 2019-09-18 | 매립된 결함의 특성화를 위한 시스템 및 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US10854486B2 (ko) |
| JP (1) | JP7289912B2 (ko) |
| KR (1) | KR102543870B1 (ko) |
| CN (1) | CN112703589B (ko) |
| IL (1) | IL281402B2 (ko) |
| TW (1) | TWI809195B (ko) |
| WO (1) | WO2020061125A1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11774371B2 (en) | 2020-05-22 | 2023-10-03 | Kla Corporation | Defect size measurement using deep learning methods |
| WO2022255518A1 (ko) * | 2021-06-03 | 2022-12-08 | 주식회사 솔루션에이 | 딥러닝 신경망 모델을 이용한 검사대상 패널의 결함 판정장치 |
| CN114613705B (zh) * | 2022-05-10 | 2022-09-06 | 深圳市众望丽华微电子材料有限公司 | 一种半导体元器件加工的控制方法、系统及介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015511401A (ja) * | 2012-02-09 | 2015-04-16 | ケーエルエー−テンカー コーポレイション | ウェハ検査用に拡張された欠陥のサイジング範囲 |
| JP2016516307A (ja) * | 2013-04-03 | 2016-06-02 | ケーエルエー−テンカー コーポレイション | 垂直スタックメモリにおいて欠陥深さを決定するための装置および方法 |
| US20170200260A1 (en) * | 2016-01-11 | 2017-07-13 | Kla-Tencor Corporation | Accelerating semiconductor-related computations using learning based models |
| JP2018004272A (ja) * | 2016-06-27 | 2018-01-11 | 大日本印刷株式会社 | パターン検査装置およびパターン検査方法 |
| WO2018075547A1 (en) * | 2016-10-17 | 2018-04-26 | Kla-Tencor Corporation | Optimizing training sets used for setting up inspection-related algorithms |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001156135A (ja) | 1999-11-29 | 2001-06-08 | Hitachi Ltd | 欠陥画像の分類方法及びその装置並びにそれを用いた半導体デバイスの製造方法 |
| JP3978098B2 (ja) * | 2002-08-12 | 2007-09-19 | 株式会社日立製作所 | 欠陥分類方法及びその装置 |
| US7505125B2 (en) * | 2004-12-19 | 2009-03-17 | Kla-Tencor Corporation | System and method for signal processing for a workpiece surface inspection system |
| KR100675885B1 (ko) | 2005-03-16 | 2007-02-02 | 주식회사 하이닉스반도체 | 전자빔을 이용한 웨이퍼 검사방법 |
| US7554656B2 (en) * | 2005-10-06 | 2009-06-30 | Kla-Tencor Technologies Corp. | Methods and systems for inspection of a wafer |
| JP4644613B2 (ja) * | 2006-02-27 | 2011-03-02 | 株式会社日立ハイテクノロジーズ | 欠陥観察方法及びその装置 |
| SG164293A1 (en) | 2009-01-13 | 2010-09-29 | Semiconductor Technologies & Instruments Pte | System and method for inspecting a wafer |
| JP5550862B2 (ja) | 2009-07-23 | 2014-07-16 | 株式会社日立ハイテクノロジーズ | 欠陥分類装置及び分類調整方法 |
| US9040910B2 (en) * | 2013-05-23 | 2015-05-26 | Tao Luo | Multi-column electron beam inspection that uses custom printing methods |
| EP3037514B1 (en) * | 2013-11-08 | 2018-12-26 | Sony Corporation | Cell analysis system, cell analysis program, and cell analysis method |
| US9430743B2 (en) * | 2014-03-06 | 2016-08-30 | Kla-Tencor Corp. | Composite defect classifier |
| US9898811B2 (en) * | 2015-05-08 | 2018-02-20 | Kla-Tencor Corporation | Method and system for defect classification |
| US10436720B2 (en) * | 2015-09-18 | 2019-10-08 | KLA-Tenfor Corp. | Adaptive automatic defect classification |
| US11580398B2 (en) * | 2016-10-14 | 2023-02-14 | KLA-Tenor Corp. | Diagnostic systems and methods for deep learning models configured for semiconductor applications |
| US10713534B2 (en) * | 2017-09-01 | 2020-07-14 | Kla-Tencor Corp. | Training a learning based defect classifier |
| US10809635B2 (en) * | 2017-11-20 | 2020-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Defect inspection method and defect inspection system |
| US10713769B2 (en) * | 2018-06-05 | 2020-07-14 | Kla-Tencor Corp. | Active learning for defect classifier training |
| US10949964B2 (en) * | 2018-09-21 | 2021-03-16 | Kla Corporation | Super-resolution defect review image generation through generative adversarial networks |
| US11037289B2 (en) * | 2018-10-26 | 2021-06-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Method and system for scanning wafer |
| US10922807B2 (en) * | 2018-10-29 | 2021-02-16 | Stmicroelectronics S.R.L. | Wafer manufacturing system, device and method |
| US11731232B2 (en) * | 2018-10-30 | 2023-08-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Irregular mechanical motion detection systems and method |
-
2018
- 2018-11-13 US US16/189,497 patent/US10854486B2/en active Active
-
2019
- 2019-09-18 KR KR1020217011215A patent/KR102543870B1/ko active IP Right Grant
- 2019-09-18 CN CN201980060612.0A patent/CN112703589B/zh active Active
- 2019-09-18 JP JP2021515079A patent/JP7289912B2/ja active Active
- 2019-09-18 WO PCT/US2019/051616 patent/WO2020061125A1/en active Application Filing
- 2019-09-19 TW TW108133744A patent/TWI809195B/zh active
-
2021
- 2021-03-10 IL IL281402A patent/IL281402B2/en unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015511401A (ja) * | 2012-02-09 | 2015-04-16 | ケーエルエー−テンカー コーポレイション | ウェハ検査用に拡張された欠陥のサイジング範囲 |
| JP2016516307A (ja) * | 2013-04-03 | 2016-06-02 | ケーエルエー−テンカー コーポレイション | 垂直スタックメモリにおいて欠陥深さを決定するための装置および方法 |
| US20170200260A1 (en) * | 2016-01-11 | 2017-07-13 | Kla-Tencor Corporation | Accelerating semiconductor-related computations using learning based models |
| JP2018004272A (ja) * | 2016-06-27 | 2018-01-11 | 大日本印刷株式会社 | パターン検査装置およびパターン検査方法 |
| WO2018075547A1 (en) * | 2016-10-17 | 2018-04-26 | Kla-Tencor Corporation | Optimizing training sets used for setting up inspection-related algorithms |
Also Published As
| Publication number | Publication date |
|---|---|
| IL281402A (en) | 2021-04-29 |
| CN112703589B (zh) | 2022-09-06 |
| JP7289912B2 (ja) | 2023-06-12 |
| US20200090969A1 (en) | 2020-03-19 |
| IL281402B1 (en) | 2023-04-01 |
| JP2022502838A (ja) | 2022-01-11 |
| KR20210048564A (ko) | 2021-05-03 |
| TWI809195B (zh) | 2023-07-21 |
| US10854486B2 (en) | 2020-12-01 |
| CN112703589A (zh) | 2021-04-23 |
| WO2020061125A1 (en) | 2020-03-26 |
| TW202024611A (zh) | 2020-07-01 |
| IL281402B2 (en) | 2023-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7080884B2 (ja) | 三次元半導体構造の検査用の欠陥発見およびレシピ最適化 | |
| JP7026719B2 (ja) | 光学式検査及び光学式レビューからの欠陥属性に基づく電子ビームレビューのための欠陥サンプリング | |
| KR102543870B1 (ko) | 매립된 결함의 특성화를 위한 시스템 및 방법 | |
| TWI575625B (zh) | 檢測晶圓之系統及方法 | |
| TWI778078B (zh) | 用於自動缺陷分類之方法及系統以及相關非暫時性電腦程式產品 | |
| US20140050389A1 (en) | Automated Inspection Scenario Generation | |
| JP2007501942A (ja) | 好適に円形エッジを有する物体の品質を光学的に制御する光学的試験方法及び光学的試験装置 | |
| CN112219113B (zh) | 基于多个散射信号的嵌入式粒子深度分级 | |
| KR102550474B1 (ko) | 자율 결함 세그먼트화 | |
| TW201825883A (zh) | 最佳化使用於設定檢查相關演算法之訓練組 | |
| TWI807179B (zh) | 用於晶圓檢測之方法及系統與相關之非暫時性電腦可讀儲存媒體 | |
| US10209203B2 (en) | Wafer inspection apparatus and wafer inspection method | |
| JP2005214980A (ja) | ウエハのマクロ検査方法および自動ウエハマクロ検査装置 | |
| US20230222646A1 (en) | Automated visual-inspection system | |
| TW202113337A (zh) | 用於具有光學檢查之製程監控的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |