KR102534321B1 - Vpp receiving terminal driving circuit in semiconductor memory device for reducing current consumption in vpp - Google Patents
Vpp receiving terminal driving circuit in semiconductor memory device for reducing current consumption in vpp Download PDFInfo
- Publication number
- KR102534321B1 KR102534321B1 KR1020220005215A KR20220005215A KR102534321B1 KR 102534321 B1 KR102534321 B1 KR 102534321B1 KR 1020220005215 A KR1020220005215 A KR 1020220005215A KR 20220005215 A KR20220005215 A KR 20220005215A KR 102534321 B1 KR102534321 B1 KR 102534321B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- control signal
- boosted
- boost
- power
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 230000004044 response Effects 0.000 claims description 67
- 230000004913 activation Effects 0.000 claims description 53
- 230000003213 activating effect Effects 0.000 claims description 12
- 230000003111 delayed effect Effects 0.000 claims description 7
- 230000009849 deactivation Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 230000002779 inactivation Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 14
- 230000003139 buffering effect Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 230000014509 gene expression Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Abstract
Description
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히, 승압 전원단을 드라이빙하는 반도체 메모리 장치의 승압 전원단 구동 회로에 관한 것이다.The present invention relates to a semiconductor memory device, and more particularly, to a boosted power stage driving circuit of a semiconductor memory device for driving a boosted power stage.
디램과 같은 반도체 메모리 장치는 다수개의 메모리셀들을 포함한다. 다수개의 메모리셀들은 복수개의 워드라인들과 복수개의 비트라인들로 이루어지는 매트릭스 구조상에 배열된다. 그리고, 선택되는 메모리셀에 대응하는 워드라인은 서브 워드라인 드라이버의 출력에 의해 제어되는 바, 워드라인 활성화 동작시에는 승압 전압으로 드라이빙되며, 프리차아지 동작에서는 워드라인 오프 전압으로 제어된다. 이때, 서브 워드라인 드라이버의 출력은 서브 워드라인 드라이버의 승압 전원단의 전압에 의존된다.A semiconductor memory device such as a DRAM includes a plurality of memory cells. A plurality of memory cells are arranged on a matrix structure composed of a plurality of word lines and a plurality of bit lines. In addition, the word line corresponding to the selected memory cell is controlled by the output of the sub word line driver, and is driven with a boosted voltage during word line activation operation and controlled with word line off voltage during precharge operation. At this time, the output of the sub word line driver depends on the voltage of the boosted power terminal of the sub word line driver.
한편, 상기 승압 전압은 외부에서 공급되는 전원 전압보다 높은 레벨의 전압으로서, 반도체 메모리 장치의 내부에 형성되는 승압 전압 발생기에 의하여 생성되는 것이 일반적이다. 이때, 승압 전압 발생기는 전원 전압을 펌핑시켜 승압 전압을 발생한다. Meanwhile, the boosted voltage is a voltage at a higher level than a power supply voltage supplied from the outside, and is generally generated by a boosted voltage generator formed inside the semiconductor memory device. At this time, the boosted voltage generator generates a boosted voltage by pumping the power supply voltage.
그런데, 상기 승압 전압의 발생 효율은, 소모되는 전원전압의 전류량에 대하여, 50% 정도로 매우 낮다.However, the efficiency of generating the boosted voltage is very low, about 50% of the current amount of the power supply voltage consumed.
그러므로, 반도체 메모리 장치의 소모 전류를 감소시키기 위해서는, 승압 전압의 전류 소모를 저감하는 것이 매우 필요하다. Therefore, in order to reduce the current consumption of the semiconductor memory device, it is very necessary to reduce the current consumption of the boosted voltage.
본 발명의 목적은 승압 전압의 전류 소모를 저감하는 반도체 메모리 장치의 승압 전원단 구동 회로를 제공하는 데 있다.An object of the present invention is to provide a boosted power stage driving circuit of a semiconductor memory device that reduces current consumption of a boosted voltage.
상기의 목적을 달성하기 위한 본 발명의 일면은 반도체 메모리 장치의 승압 전원단 구동 회로로서, 승압 전압을 제공받아 승압 전원단을 드라이빙하는 상기 승압 전원단 구동 회로에 관한 것이다. 본 발명의 일면에 따른 승압 전원단 구동 회로는 전원 전압과 상기 승압 전원단 사이에 형성되며, 전원 제어 신호의 활성화에 응답하여 상기 승압 전원단을 상기 전원 전압으로 제어하도록 구동되는 전원 전압 공급부; 상기 승압 전압과 상기 승압 전원단 사이에 형성되며, 승압 제어 신호의 활성화에 응답하여 상기 승압 전원단을 상기 승압 전압으로 제어하도록 구동되는 승압 전압 공급부; 접지 전압과 상기 승압 전원단 사이에 형성되며, 풀다운 제어 신호의 활성화에 응답하여 상기 승압 전원단을 상기 접지 전압으로 제어하도록 구동되는 접지 전압 공급부; 및 상기 승압 전압을 제공받아 상기 전원 제어 신호, 상기 승압 제어 신호 및 상기 풀다운 제어 신호를 발생하는 제어 신호 발생부를 구비한다. 그리고, 특정 모드에서의 상기 제어 신호 발생부는 승압 인에이블 신호의 활성화에 응답하여, 상기 풀다운 제어 신호를 비활성화시키며, 상기 전원 제어 신호를 활성화시킨 후에 상기 승압 제어 신호를 활성화시키도록 구동되며, 상기 승압 인에이블 신호의 비활성화에 응답하여, 상기 승압 제어 신호를 비활성화시키며, 상기 전원 제어 신호를 활성화시킨 후에 상기 풀다운 제어 신호를 활성화시키도록 구동된다.One aspect of the present invention for achieving the above object relates to a boosted power supply stage driving circuit of a semiconductor memory device, which receives a boosted voltage and drives the boosted power stage. A boosted power stage driving circuit according to one aspect of the present invention includes a power voltage supply unit formed between a power supply voltage and the boosted power stage and driven to control the boosted power stage with the power voltage in response to activation of a power control signal; a boosted voltage supply unit formed between the boosted voltage and the boosted power terminal and driven to control the boosted power terminal with the boosted voltage in response to activation of a boosted control signal; a ground voltage supply unit formed between a ground voltage and the boosted power supply terminal and driven to control the boosted power supply terminal with the ground voltage in response to activation of a pull-down control signal; and a control signal generator configured to receive the boosted voltage and generate the power control signal, the boost control signal, and the pull-down control signal. The control signal generator in a specific mode is driven to deactivate the pull-down control signal in response to activation of the boost enable signal and to activate the boost control signal after activating the power supply control signal. In response to deactivation of the enable signal, it is driven to deactivate the boost control signal and to activate the pulldown control signal after activating the power supply control signal.
상기의 목적을 달성하기 위한 본 발명의 다른 일면도 반도체 메모리 장치의 승압 전원단 구동 회로로서, 승압 전압을 제공받아 승압 전원단을 드라이빙하는 상기 승압 전원단 구동 회로에 관한 것이다. 본 발명의 다른 일면에 따른 승압 전원단 구동 회로는 승압 인에이블 신호의 활성화에 응답하여, 전원 전압으로 상기 승압 전원단을 드라이빙한 후에, 상기 승압 전압으로 상기 승압 전원단을 드라이빙하도록 구동되며, 상기 승압 인에이블 신호의 비활성화에 응답하여, 상기 전원 전압으로 상기 승압 전원단을 드라이빙한 후에, 접지 전압으로 드라이빙하도록 구동된다.Another aspect of the present invention for achieving the above object is a boosted power supply stage driving circuit of a semiconductor memory device, which receives a boosted voltage to drive the boosted power supply stage. A boosted power stage driving circuit according to another aspect of the present invention is driven to drive the boosted power stage with the boosted voltage after driving the boosted power stage with a power voltage in response to activation of a boosted enable signal, In response to inactivation of the boost enable signal, the boosted power stage is driven with the power supply voltage and then driven with the ground voltage.
상기의 목적을 달성하기 위한 본 발명의 또 다른 일면도 반도체 메모리 장치의 승압 전원단 구동 회로로서, 승압 전압을 제공받아 승압 전원단을 드라이빙하는 상기 승압 전원단 구동 회로에 관한 것이다. 본 발명의 또 다른 일면에 따른 승압 전원단 구동 회로는 전원 전압과 상기 승압 전원단 사이에 형성되며, 전원 제어 신호의 활성화에 응답하여 상기 승압 전원단을 상기 전원 전압으로 제어하도록 구동되는 전원 전압 공급부; 상기 승압 전압과 상기 승압 전원단 사이에 형성되며, 승압 제어 신호의 활성화에 응답하여 상기 승압 전원단을 상기 승압 전압으로 제어하도록 구동되는 승압 전압 공급부; 접지 전압과 상기 승압 전원단 사이에 형성되며, 풀다운 제어 신호의 활성화에 응답하여 상기 승압 전원단을 상기 접지 전압으로 제어하도록 구동되는 접지 전압 공급부; 및 상기 승압 전압을 제공받아 상기 전원 제어 신호, 상기 승압 제어 신호 및 상기 풀다운 제어 신호를 발생하는 제어 신호 발생부를 구비한다. 그리고, 특정 모드에서의 상기 제어 신호 발생부는 승압 인에이블 신호의 활성화에 응답하여, 상기 풀다운 제어 신호를 비활성화시키며, 상기 전원 제어 신호를 활성화시킨 후에 상기 승압 제어 신호를 활성화시키도록 구동되며, 상기 승압 인에이블 신호의 비활성화에 응답하여, 상기 전원 제어 신호를 비활성화로 유지시키고, 상기 승압 제어 신호를 비활성화시키며, 상기 풀다운 제어 신호를 활성화시키도록 구동된다.Another aspect of the present invention for achieving the above object is also related to a boosted power supply stage driving circuit of a semiconductor memory device, which receives a boosted voltage and drives the boosted power supply stage. A boosted power stage driving circuit according to another aspect of the present invention is a power voltage supply unit formed between a power supply voltage and the boosted power stage and driven to control the boosted power stage with the power voltage in response to activation of a power control signal. ; a boosted voltage supply unit formed between the boosted voltage and the boosted power terminal and driven to control the boosted power terminal with the boosted voltage in response to activation of a boosted control signal; a ground voltage supply unit formed between a ground voltage and the boosted power supply terminal and driven to control the boosted power supply terminal with the ground voltage in response to activation of a pull-down control signal; and a control signal generator configured to receive the boosted voltage and generate the power control signal, the boost control signal, and the pull-down control signal. The control signal generator in a specific mode is driven to deactivate the pull-down control signal in response to activation of the boost enable signal and to activate the boost control signal after activating the power supply control signal. In response to deactivation of the enable signal, it is driven to hold the power supply control signal inactive, deactivate the boost control signal, and activate the pulldown control signal.
상기의 목적을 달성하기 위한 본 발명의 또 다른 일면도 반도체 메모리 장치의 승압 전원단 구동 회로로서, 승압 전압을 제공받아 승압 전원단을 드라이빙하는 상기 승압 전원단 구동 회로에 관한 것이다. 본 발명의 또 다른 일면에 따른 승압 전원단 구동 회로는 승압 인에이블 신호의 활성화에 응답하여, 전원 전압으로 상기 승압 전원단을 드라이빙한 후에, 상기 승압 전압으로 상기 승압 전원단을 드라이빙하도록 구동되며, 상기 승압 인에이블 신호의 비활성화에 응답하여, 상기 승압 전원단을 접지 전압으로 드라이빙하도록 구동된다.Another aspect of the present invention for achieving the above object is also related to a boosted power supply stage driving circuit of a semiconductor memory device, which receives a boosted voltage and drives the boosted power supply stage. A boosted power stage driving circuit according to another aspect of the present invention is driven to drive the boosted power stage with the boosted voltage after driving the boosted power stage with a power voltage in response to activation of a boosted enable signal, In response to inactivation of the boost enable signal, the boost power terminal is driven to a ground voltage.
상기의 목적을 달성하기 위한 본 발명의 또 다른 일면도 반도체 메모리 장치의 승압 전원단 구동 회로로서, 승압 전압을 제공받아 승압 전원단을 드라이빙하는 상기 승압 전원단 구동 회로에 관한 것이다. 본 발명의 또 다른 일면에 따른 승압 전원단 구동 회로는 전원 전압과 상기 승압 전원단 사이에 형성되며, 전원 제어 신호의 활성화에 응답하여 상기 승압 전원단을 상기 전원 전압으로 제어하도록 구동되는 전원 전압 공급부; 상기 승압 전압과 상기 승압 전원단 사이에 형성되며, 승압 제어 신호의 활성화에 응답하여 상기 승압 전원단을 상기 승압 전압으로 제어하도록 구동되는 승압 전압 공급부; 접지 전압과 상기 승압 전원단 사이에 형성되며, 풀다운 제어 신호의 활성화에 응답하여 상기 승압 전원단을 상기 접지 전압으로 제어하도록 구동되는 접지 전압 공급부; 및 상기 승압 전압을 제공받아 상기 전원 제어 신호, 상기 승압 제어 신호 및 상기 풀다운 제어 신호를 발생하는 제어 신호 발생부를 구비한다. 그리고, 특정 모드에서의 상기 제어 신호 발생부는 승압 인에이블 신호의 활성화에 응답하여, 상기 전원 제어 신호를 비활성화 상태로 유지시키고, 상기 승압 제어 신호를 활성화시키며, 상기 풀다운 제어 신호를 비활성화시키도록 구동되며, 상기 승압 인에이블 신호의 비활성화에 응답하여, 상기 승압 제어 신호를 비활성화시키며, 상기 전원 제어 신호를 활성화시킨 후에 상기 풀다운 제어 신호를 활성화시키도록 구동된다.Another aspect of the present invention for achieving the above object is also related to a boosted power supply stage driving circuit of a semiconductor memory device, which receives a boosted voltage and drives the boosted power supply stage. A boosted power stage driving circuit according to another aspect of the present invention is a power voltage supply unit formed between a power supply voltage and the boosted power stage and driven to control the boosted power stage with the power voltage in response to activation of a power control signal. ; a boosted voltage supply unit formed between the boosted voltage and the boosted power terminal and driven to control the boosted power terminal with the boosted voltage in response to activation of a boosted control signal; a ground voltage supply unit formed between a ground voltage and the boosted power supply terminal and driven to control the boosted power supply terminal with the ground voltage in response to activation of a pull-down control signal; and a control signal generator configured to receive the boosted voltage and generate the power control signal, the boost control signal, and the pull-down control signal. And, the control signal generator in a specific mode is driven to maintain the power control signal in an inactive state, activate the boost control signal, and deactivate the pull-down control signal in response to activation of the boost enable signal. , in response to deactivation of the boost enable signal, to deactivate the boost control signal, and to activate the pull-down control signal after activating the power supply control signal.
상기의 목적을 달성하기 위한 본 발명의 또 다른 일면도 반도체 메모리 장치의 승압 전원단 구동 회로로서, 승압 전압을 제공받아 승압 전원단을 드라이빙하는 상기 승압 전원단 구동 회로에 관한 것이다. 본 발명의 또 다른 일면에 따른 승압 전원단 구동 회로는 승압 인에이블 신호의 활성화에 응답하여, 상기 승압 전압으로 상기 승압 전원단을 드라이빙하도록 구동되며, 상기 승압 인에이블 신호의 비활성화에 응답하여, 전원 전압으로 상기 승압 전원단을 드라이빙한 후에, 접지 전압으로 상기 승압 전원단을 드라이빙하도록 구동된다.Another aspect of the present invention for achieving the above object is also related to a boosted power supply stage driving circuit of a semiconductor memory device, which receives a boosted voltage and drives the boosted power supply stage. A boosted power stage driving circuit according to another aspect of the present invention is driven to drive the boosted power stage with the boosted voltage in response to activation of a boosted enable signal, and in response to inactivation of the boosted enable signal, After driving the boosted power stage with a voltage, it is driven to drive the boosted power stage with a ground voltage.
상기와 같은 구성의 본 발명의 승압 전원단 구동 회로에서는, 승압 전원단은 일차적으로 전원 전압으로 구동된 후에, 승압 전압 또는 접지 전압으로 제어된다. 이에 따라, 본 발명의 승압 전원단 구동 회로에 의하면, 승압 전압의 전류 소모가 저감된다.In the boosted power supply stage driving circuit of the present invention having the above configuration, the boosted power supply stage is primarily driven with the power supply voltage and then controlled with the boosted voltage or the ground voltage. Accordingly, according to the boosted power stage driving circuit of the present invention, current consumption of the boosted voltage is reduced.
본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 반도체 메모리 장치에서의 워드라인 드라이빙 구조를 설명하기 위한 도면
도 2는 본 발명의 제1 실시예에 따른 반도체 메모리 장치의 승압 전원단 구동 회로를 나타내는 도면이다.
도 3은 도 2의 승압 전원단 구동 회로가 특정 모드에서 동작할 때의 주요 신호의 타이밍을 나타내는 도면이다.
도 4는 도 2의 승압 전원단 구동 회로가 특정 모드가 아닌 모드에서 동작할 때의 주요 신호의 타이밍을 나타내는 도면이다.
도 5는 본 발명의 제2 실시예에 따른 반도체 메모리 장치의 승압 전원단 구동 회로를 나타내는 도면이다.
도 6은 도 5의 승압 전원단 구동 회로가 특정 모드에서 동작할 때의 주요 신호의 타이밍을 나타내는 도면이다.
도 7은 도 5의 승압 전원단 구동 회로가 특정 모드가 아닌 모드에서 동작할 때의 주요 신호의 타이밍을 나타내는 도면이다.
도 8은 본 발명의 제3 실시예에 따른 반도체 메모리 장치의 승압 전원단 구동 회로를 나타내는 도면이다.
도 9는 도 8의 승압 전원단 구동 회로가 특정 모드에서 동작할 때의 주요 신호의 타이밍을 나타내는 도면이다.
도 10은 도 8의 승압 전원단 구동 회로가 특정 모드가 아닌 모드에서 동작할 때의 주요 신호의 타이밍을 나타내는 도면이다.A brief description of each figure used in the present invention is provided.
1 is a diagram for explaining a word line driving structure in a semiconductor memory device;
2 is a diagram showing a boosted power stage driving circuit of a semiconductor memory device according to a first embodiment of the present invention.
FIG. 3 is a diagram showing the timing of main signals when the boosted power stage driving circuit of FIG. 2 operates in a specific mode.
FIG. 4 is a diagram showing timings of main signals when the boosted power stage driving circuit of FIG. 2 operates in a mode other than a specific mode.
5 is a diagram illustrating a boosted power stage driving circuit of a semiconductor memory device according to a second embodiment of the present invention.
FIG. 6 is a diagram showing timings of main signals when the boosted power stage driving circuit of FIG. 5 operates in a specific mode.
FIG. 7 is a diagram illustrating timing of main signals when the boosted power stage driving circuit of FIG. 5 operates in a mode other than a specific mode.
8 is a diagram illustrating a boosted power stage driving circuit of a semiconductor memory device according to a third embodiment of the present invention.
FIG. 9 is a diagram illustrating timing of main signals when the boosted power stage driving circuit of FIG. 8 operates in a specific mode.
FIG. 10 is a diagram illustrating timing of main signals when the boosted power stage driving circuit of FIG. 8 operates in a mode other than a specific mode.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. In order to fully understand the present invention, the advantages in operation of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings illustrating preferred embodiments of the present invention and the contents described in the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosed content will be thorough and complete, and the spirit of the present invention will be sufficiently conveyed to those skilled in the art.
그리고, 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.And, in understanding each drawing, it should be noted that the same members are intended to be shown with the same reference numerals as much as possible. In addition, detailed descriptions of well-known functions and configurations that may unnecessarily obscure the subject matter of the present invention will be omitted.
본 발명의 내용을 명세서 전반에 걸쳐 설명함에 있어서, 개개의 구성요소들 사이에서 '전기적으로 연결된다', '연결된다', '접속된다'의 용어의 의미는 직접적인 연결뿐만 아니라 속성을 일정 정도 이상 유지한 채로 중간 매개체를 통해 연결이 이루어지는 것도 모두 포함하는 것이다. 개개의 신호가 '전달된다', '도출된다'등의 용어 역시 직접적인 의미뿐만 아니라 신호의 속성을 어느 정도 이상 유지한 채로 중간 매개체를 통한 간접적인 의미까지도 모두 포함된다. 기타, 전압 또는 신호가 '가해진다, '인가된다', '입력된다' 등의 용어도, 명세서 전반에 걸쳐 모두 이와 같은 의미로 사용된다.In describing the content of the present invention throughout the specification, the meaning of the terms 'electrically connected', 'connected', and 'connected' between individual components means not only direct connection but also properties to a certain degree or more. It includes everything that is connected through an intermediate medium while maintaining it. Terms such as 'transferred' and 'derived' of individual signals also include not only direct meanings, but also indirect meanings through an intermediate medium while maintaining the properties of signals to some extent or more. In addition, terms such as 'applied', 'applied', 'input' of a voltage or signal are also used throughout the specification in the same meaning.
또한 각 구성요소에 대한 복수의 표현도 생략될 수도 있다. 예컨대 복수개의 신호선으로 이루어진 구성일지라도 '신호선들'과 같이 표현할 수도 있고, '신호선'과 같이 단수로 표현할 수도 있다. 이는 신호선이 동일한 속성을 가지는 여러 신호선들, 예컨대 데이터 신호들과 같이 다발로 이루어진 경우에 이를 굳이 단수와 복수로 구분할 필요가 없기 때문이기도 하다. 이런 점에서 이러한 기재는 타당하다. 따라서 이와 유사한 표현들 역시 명세서 전반에 걸쳐 모두 이와 같은 의미로 해석되어야 한다.In addition, a plurality of expressions for each component may be omitted. For example, even a configuration composed of a plurality of signal lines may be expressed as 'signal lines' or as a singular word as 'signal line'. This is also because, when a signal line is formed of a bundle of several signal lines having the same property, for example, data signals, it is not necessary to distinguish them into a singular number and a plural number. In this respect, these descriptions are justified. Accordingly, similar expressions should also be interpreted in the same sense throughout the specification.
한편, 본 명세서에서, '승압 전압'은 외부에서 인가되는 '전원 전압'보다 높은 레벨의 전압이며, '셀프 리프레쉬(self refresh)'는 반도체 메모리 장치 내부의 리프레쉬 타이머에 의해 정해진 시간 내에 자동적으로 메모리 셀을 리프레쉬하는 동작이다. On the other hand, in this specification, 'boost voltage' is a voltage at a higher level than the 'power supply voltage' applied from the outside, and 'self refresh' refers to memory automatically within a set time by a refresh timer inside the semiconductor memory device. This is an operation to refresh the cell.
그리고, 이러한 '승압 전압' 및 '셀프 리프레쉬(self refresh)'는 당업자에게 용이하게 이해될 수 있으므로, 본 명세서에서는, 설명의 간략화를 위하여, 이에 대한 구체적인 기술은 생략된다.In addition, since such 'boost voltage' and 'self refresh' can be easily understood by those skilled in the art, detailed descriptions thereof are omitted in the present specification for simplification of description.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다.Hereinafter, embodiments of the present invention will be described in more detail with reference to the accompanying drawings.
(반도체 메모리 장치의 구조)(Structure of semiconductor memory device)
먼저, 본 발명의 실시예들을 구체적으로 기술기에 앞서, 본 발명의 승압 전원단 구동 회로가 적용될 수 있는 반도체 메모리 장치에서의 워드라인 드라이빙 구조에 대하여 기술한다.First, prior to describing the embodiments of the present invention in detail, a word line driving structure in a semiconductor memory device to which the boosted power stage driving circuit of the present invention can be applied will be described.
도 1은 반도체 메모리 장치에서의 워드라인 드라이빙 구조를 설명하기 위한 도면으로서, 본 발명의 승압 전원단 구동 회로가 채용될 수 있다.1 is a diagram for explaining a word line driving structure in a semiconductor memory device, and a step-up power stage driving circuit of the present invention may be employed.
도 1을 참조하면, 반도체 메모리 장치는 메모리셀(MC), 서브 워드라인 드라이버(SWD) 및 승압 전원단 구동 회로(DRVP)를 포함하여 구성된다.Referring to FIG. 1 , a semiconductor memory device includes a memory cell MC, a sub word line driver SWD, and a boost power supply stage driving circuit DRVP.
상기 메모리 셀(MC)은 전송 트랜지스터(MTR)와 저장 캐패시터(MCP)를 구비한다. 상기 전송 트랜지스터(MTR)는 워드라인(WL)의 활성화에 턴온된다. 이때, 상기 저장 캐패시터(MCP)에 저장된 데이터가 비트라인(BL)으로 독출되거나, 비트라인(BL)으로 전송되는 데이터가 상기 저장 캐패시터(MCP)에 저장된다.The memory cell MC includes a transfer transistor MTR and a storage capacitor MCP. The transfer transistor MTR is turned on when the word line WL is activated. At this time, data stored in the storage capacitor MCP is read through the bit line BL, or data transmitted through the bit line BL is stored in the storage capacitor MCP.
상기 서브 워드라인 드라이버(SWD)는 메인 디코더(미도시)에서 생성되는 메인 디코딩 신호(MDEB)가 "L"로 활성화될 때, 승압 전원단(NRVP)의 전압 레벨로 상기 메모리셀(MC)의 워드라인(WL)을 구동한다. 이때, 상기 메인 디코딩 신호(MDEB)는 로우 어드레스의 일부 비트들의 데이터가 디코딩되어 발생되는 신호일 수 있다.When the main decoding signal MDEB generated by the main decoder (not shown) is activated as “L”, the sub word line driver SWD is connected to the voltage level of the boosted power supply terminal NRVP of the memory cell MC. The word line WL is driven. In this case, the main decoding signal MDEB may be a signal generated by decoding data of some bits of the row address.
상기 승압 전원단 구동 회로(DRVP)는 승압 전압(VPP)를 제공받아 상기 승압 전원단(NRVP)를 드라이빙한다. 이때, 상기 승압 전원단(NRVP)은, 승압 인에이블 신호(PXEN)의 활성화에 응답하여 상기 승압 전압(VPP)으로 드라이빙되며, 승압 인에이블 신호(PXEN)의 활성화에 응답하여 접지 전압(VSS)으로 제어된다.The boosted power supply stage driving circuit DRVP receives the boosted voltage VPP and drives the boosted power supply stage NRVP. At this time, the boosted power stage NRVP is driven with the boosted voltage VPP in response to the activation of the boost enable signal PXEN, and the ground voltage VSS in response to the activation of the boost enable signal PXEN. is controlled by
여기서, 상기 승압 인에이블 신호(PXEN)에는, 로우 어드레스의 다른 일부 비트들의 데이터가 디코딩되어 발생되는 정보가 포함될 수 있다. 그리고, 상기 승압 인에이블 신호(PXEN)는 '워드라인 활성화 동작'에서 "H"로 활성화되며, '프리차아지 동작에서 "L"로 비활성화된다.Here, the boost enable signal PXEN may include information generated by decoding data of some other bits of the row address. Also, the boost enable signal PXEN is activated as "H" in the 'word line activation operation' and deactivated as 'L' in the 'precharge operation'.
이에 따라, 상기 메모리셀(MC)의 워드라인(WL)은, '워드라인 활성화 동작'에서 상기 승압 전압(VPP)으로 제어된다. Accordingly, the word line WL of the memory cell MC is controlled by the boosted voltage VPP in a 'word line activation operation'.
이와 같이, 상기 메모리셀(MC)의 워드라인(WL)이 상기 승압 전압(VPP)으로 제어되는 경우, 상기 전송 트랜지스터(MTR)은 상기 저장 캐패시터(MCP)에 저장된 데이터의 손실을 최소화하면서 비트라인(BL)에 독출할 수 있으며, 또한, 비트라인(BL)을 통하여 기입되는 데이터의 손실을 최소화하면서 상기 저장 캐패시터(MCP)에 저장할 수 있다.As such, when the word line WL of the memory cell MC is controlled by the boosted voltage VPP, the transfer transistor MTR minimizes the loss of data stored in the storage capacitor MCP while minimizing the bit line It can be read from (BL) and stored in the storage capacitor (MCP) while minimizing loss of data written through the bit line (BL).
그리고, 상기 메모리셀(MC)의 워드라인(WL)은 '프리차아지 동작'에서 워드라인 오프 전압(VWF)으로 제어된다. 이때, 워드라인 오프 전압(VWF)은 접지 전압(VSS) 또는 접지 전압(VSS)보다 낮은 레벨의 전압일 수 있다.Also, the word line WL of the memory cell MC is controlled by the word line off voltage VWF in a 'precharge operation'. In this case, the word line off voltage VWF may be the ground voltage VSS or a voltage lower than the ground voltage VSS.
참고로, 도 1에서, 'VPL'은 소위 '셀 플레이트 전압'으로서, 일반적으로 전원 전압(VDD)의 1/2의 레벨을 가진다.For reference, in FIG. 1 , 'VPL' is a so-called 'cell plate voltage' and generally has a level of 1/2 of the power supply voltage VDD.
도 1의 승압 전원단 구동 회로(DRVP)로는, 본 발명의 승압 전원단 구동 회로가 적용될 수 있다.As the boosted power supply stage driving circuit (DRVP) of FIG. 1 , the boosted power supply stage driving circuit of the present invention can be applied.
계속하여, 본 발명의 실시예들이 자세히 기술된다.Continuing, embodiments of the present invention are described in detail.
(제1 실시예)(First embodiment)
도 2는 본 발명의 제1 실시예에 따른 반도체 메모리 장치의 승압 전원단 구동 회로를 나타내는 도면이다. 도 2의 승압 전원단 구동 회로는 승압 전압(VPP)을 제공받아 승압 전원단(NRVP)을 드라이빙한다.2 is a diagram showing a boosted power stage driving circuit of a semiconductor memory device according to a first embodiment of the present invention. The boosted power stage driving circuit of FIG. 2 receives the boosted voltage VPP and drives the boosted power stage NRVP.
도 2의 승압 전원단 구동 회로는 전원 전압 공급부(110), 승압 전압 공급부(120), 접지 전압 공급부(130) 및 제어 신호 발생부(140)를 구비한다.The boosted power stage driving circuit of FIG. 2 includes a power
상기 전원 전압 공급부(110)는 상기 전원 전압(VDD)과 상기 승압 전원단(NRVP) 사이에 형성되며, 전원 제어 신호(XCVDB)의 "L"로의 활성화에 응답하여 상기 승압 전원단(NRVP)을 상기 전원 전압(VDD)으로 제어하도록 구동된다.The power
바람직하기로는, 상기 전원 전압 공급부(110)는 상기 전원 전압(VDD)과 상기 승압 전원단(NRVP) 사이에 형성되며, 상기 전원 제어 신호(XCVDB)에 의하여 게이팅되는 피모스 트랜지스터(111)을 구비한다.Preferably, the power
상기 승압 전압 공급부(120)는 상기 승압 전압(VPP)과 상기 승압 전원단(NRVP) 사이에 형성되며, 승압 제어 신호(XCVPB)의 "L"로의 활성화에 응답하여 상기 승압 전원단(NRVP)을 상기 승압 전압(VPP)으로 제어하도록 구동된다.The boosted
바람직하기로는, 상기 승압 전압 공급부(120)는 상기 승압 전압(VPP)과 상기 승압 전원단(NRVP) 사이에 형성되며, 상기 승압 제어 신호(XCVPB)에 의하여 게이팅되는 피모스 트랜지스터(121)을 구비한다.Preferably, the boosted
상기 접지 전압 공급부(130)는 접지 전압(VSS)과 상기 승압 전원단(NRVP) 사이에 형성되며, 풀다운 제어 신호의 "H"로의 활성화에 응답하여 상기 승압 전원단(NRVP)을 상기 접지 전압(VSS)으로 제어하도록 구동된다.The ground voltage supply unit 130 is formed between the ground voltage VSS and the boosted power supply terminal NRVP, and in response to activation of a pull-down control signal to “H”, the boosted power supply terminal NRVP is connected to the ground voltage ( VSS) is driven to control.
바람직하기로는, 상기 접지 전압 공급부(130)는 상기 접지 전압(VSS)과 상기 승압 전원단(NRVP) 사이에 형성되며, 상기 풀다운 제어 신호(XCVS)에 의하여 게이팅되는 앤모스 트랜지스터(131)을 구비한다.Preferably, the ground voltage supply unit 130 includes an
상기 제어 신호 발생부(140)는 상기 승압 전압(VPP)을 제공받아 상기 전원 제어 신호(XCVDB), 상기 승압 제어 신호(XCVPB) 및 상기 풀다운 제어 신호(XCVS)를 발생한다.The
이때, 상기 제어 신호 발생부(140)는 상기 특정 모드에서 상기 승압 인에이블 신호(PXEN)의 "H"로의 활성화에 응답하여, 상기 풀다운 제어 신호(XCVS)를 "L"로 비활성화시키며, 상기 전원 제어 신호(XCVDB)를 "L"로 활성화시킨 후에 상기 승압 제어 신호(XCVPB)를 "L"로 활성화시키도록 구동된다. At this time, the
또한, 상기 제어 신호 발생부(140)는 상기 특정 모드에서 상기 승압 인에이블 신호(PXEN)의 "L"로의 비활성화에 응답하여, 상기 승압 제어 신호(XCVPB)를 "H"로 비활성화시키며, 상기 전원 제어 신호(XCVDB)를 "L"로 활성화시킨 후에 상기 풀다운 제어 신호(XCVS)를 활성화시키도록 구동된다.In addition, the
여기서, 모드 신호(XMSF)는 상기 특정 모드에서 "H"로 활성화된다. 그리고, 바람직하기로는, 상기 특정 모드는 본 발명의 승압 전원단 구동 회로가 채용되는 반도체 메모리 장치가 셀프 리프레쉬 동작을 수행하는 모드이다.Here, the mode signal XMSF is activated as “H” in the specific mode. Preferably, the specific mode is a mode in which the semiconductor memory device in which the step-up power stage driving circuit of the present invention is employed performs a self-refresh operation.
상기 제어 신호 발생부(140)는 구체적으로 인에이블 지연 수단(141), 전원 예비 신호 발생 수단(142), 승압 예비 신호 발생 수단(143), 풀다운 예비 신호 발생 수단(144), 전원 반전 레벨 쉬프터(145), 승압 반전 레벨 쉬프터(146) 및 풀다운 레벨 쉬프터(147)를 구비한다.The
상기 인에이블 지연 수단(141)은 인에이블 지연 신호(XSD)를 발생한다. 상기 인에이블 지연 신호(XSD)는, 상기 모드 신호(XMSF)가 "H"의 활성화 상태일 때, 소정의 완충 시간(Tdc)으로 지연되어 상기 승압 인에이블 신호(PXEN)에 따른 위상으로 응답된다(도 3 참조). 그리고, 상기 모드 신호(XMSF)가 "L"로의 비활성화 상태일 때, 상기 인에이블 지연 신호(XSD)는 지연없이 상기 승압 인에이블 신호(PXEN)에 따른 위상으로 응답된다(도 4 참조).The enable
상기 인에이블 지연 수단(141)은 더욱 구체적으로 지연 유닛(141a)와 먹싱 유닛(141b)를 구비한다.The enable
상기 지연 유닛(141a)은 상기 승압 인에이블 신호(PXEN)를 상기 완충 시간(Tdc)을 지연하여 출력한다. 그리고, 상기 먹싱 유닛(141b)은 상기 모드 신호(XMSF)에 따라 상기 승압 인에이블 신호(PXEN) 및 상기 지연 유닛(141a)의 출력 신호 중의 선택되는 어느 하나를 상기 인에이블 지연 신호(XSD)로 발생한다. The
상기 전원 예비 신호 발생 수단(142)은 전원 예비 신호(XPRD)를 발생한다. 이때, 상기 전원 예비 신호(XPRD)는 상기 승압 인에이블 신호(PXEN)의 "H"로의 활성화시에 상기 인에이블 지연 신호(XSD)와 반대의 위상을 가지며, 상기 승압 인에이블 신호(PXEN)의 "L"로의 비활성화시에는 상기 인에이블 지연 신호(XSD)와 동일한 위상을 가진다(도 3 및 도 4 참조).The power reserve
상기 승압 예비 신호 발생 수단(143)은 승압 예비 신호(XPRP)를 발생한다. 이때, 상기 승압 예비 신호(XPRP)는 상기 승압 인에이블 신호(PXEN)의 "H"로의 활성화시에 상기 인에이블 지연 신호(XSD)와 동일한 위상으로 제어되며, 상기 승압 인에이블 신호(PXEN)의 "L"로의 비활성화시에는 "L"의 비활성화 상태로 제어된다(도 3 및 도 4 참조).The boosted preliminary
상기 풀다운 예비 신호 발생 수단(144)은 풀다운 예비 신호(XPRS)를 발생한다. 이때, 상기 풀다운 예비 신호(XPRS)는 상기 승압 인에이블 신호(PXEN)의 "H"로의 활성화시에 "L"의 비활성화 상태로 제어되며, 상기 승압 인에이블 신호(PXEN)의 "L"로의 비활성화시에는 상기 인에이블 지연 신호(XSD)와 반대의 위상으로 제어된다(도 3 및 도 4 참조).The pull-down preliminary
상기 전원 반전 레벨 쉬프터(145)는 상기 전원 예비 신호(XPRD)를 반전하여 상기 전원 제어 신호(XCVDB)로 발생한다. 이때, 상기 전원 제어 신호(XCVDB)는 풀업시에 상기 승압 전압(VPP)으로 레벨 쉬프팅된다.The power
상기 승압 반전 레벨 쉬프터(146)는 상기 승압 예비 신호(XPRP)를 반전하여 상기 승압 제어 신호(XCVPB)로 발생한다. 이때, 상기 승압 제어 신호(XCVPB)는 풀업시에 상기 승압 전압(VPP)으로 레벨 쉬프팅된다.The boost
상기 풀다운 레벨 쉬프터(147)는 상기 풀다운 예비 신호(XPRS)를 수신하여 상기 풀다운 제어 신호(XCVS)로 발생한다. 이때, 상기 풀다운 제어 신호(XCVS)는 풀업시에 상기 승압 전압(VPP)으로 레벨 쉬프팅된다.The pull-
계속하여 이러한 도 2의 승압 전원단 구동 회로가 특정 모드에서 동작할 때의 주요 신호의 타이밍을 도 3을 참조하여 기술한다. 이때, 상기 모드 신호(XMSF)는 "H"이다.Subsequently, the timing of main signals when the step-up power stage driving circuit of FIG. 2 operates in a specific mode will be described with reference to FIG. 3 . At this time, the mode signal XMSF is "H".
먼저, 상기 승압 인에이블 신호(PXEN)의 "H"로의 활성화 시에는, 상기 승압 인에이블 신호(PXEN)의 활성화에 응답하여, 상기 풀다운 제어 신호(XCVS)는 "L"로 비활성화되고, 상기 전원 제어 신호(XCVDB)가 "L"로 활성화된다(시점 tl1). First, when the boost enable signal PXEN is activated to “H”, the pull-down control signal XCVS is deactivated to “L” in response to the boost enable signal PXEN activated, and the power supply The control signal XCVDB is activated with "L" (time tl1).
그리고, 상기 완충 시간(Tdc)에 상응하는 시간이 경과한 후에, 상기 승압 제어 신호(XCVPB)가 "L"로 활성화되고, 상기 전원 제어 신호(XCVDB)가 "H"로 다시 비활성화된다(시점 t12).Then, after a time corresponding to the buffering time Tdc has elapsed, the boost control signal XCVPB is activated to “L” and the power control signal XCVDB is deactivated again to “H” (time t12 ).
상기 승압 인에이블 신호(PXEN)의 "L"로의 비활성화 시에는, 상기 승압 인에이블 신호(PXEN)의 비활성화에 응답하여, 상기 승압 제어 신호(XCVPB)가 "H"로 비활성화되고, 상기 전원 제어 신호(XCVDB)가 "L"로 활성화된다(시점 tl3).When the boost enable signal PXEN is deactivated to "L", the boost control signal XCVPB is deactivated to "H" in response to the inactivation of the boost enable signal PXEN, and the power control signal (XCVDB) is activated with "L" (time tl3).
그리고, 상기 완충 시간(Tdc)에 상응하는 시간이 경과한 후에, 상기 풀다운 제어 신호(XCVS)는 "H"로 활성화되고, 상기 전원 제어 신호(XCVDB)가 "H"로 다시 비활성화된다(시점 t14).Then, after a time corresponding to the buffering time Tdc elapses, the pull-down control signal XCVS is activated to “H” and the power control signal XCVDB is deactivated again to “H” (time t14 ).
즉, 도 2의 승압 전원단 구동 회로가 특정 모드에서 동작할 때, 상기 승압 전원단(NRVP)은 승압 인에이블 신호(PXEN)의 "H"로의 활성화에 응답하여, 상기 전원 전압(VDD)으로 드라이빙된 후에, 상기 승압 전압(VPP)으로 드라이빙된다. 또한, 상기 승압 전원단(NRVP)은 상기 승압 인에이블 신호의(PXEN)의 "L"로의 비활성화에 응답하여, 상기 전원 전압(VDD)으로 드라이빙된 후에, 상기 접지 전압(VSS)으로 드라이빙된다.That is, when the boosted power supply stage driving circuit of FIG. 2 operates in a specific mode, the boosted power supply stage NRVP responds to the activation of the boosted enable signal PXEN to “H” to generate the power supply voltage VDD. After being driven, it is driven with the boosted voltage (VPP). In addition, the boosted power stage NRVP is driven with the power voltage VDD and then driven with the ground voltage VSS in response to inactivation of the boost enable signal PXEN to “L”.
이어서, 도 2의 승압 전원단 구동 회로가 특정 모드 아닌 모드에서 동작할 때의 주요 신호의 타이밍을 도 4를 참조하여 살펴본다. 이때, 상기 모드 신호(XMSF)는 "L"이다.Next, the timing of main signals when the boosted power stage driving circuit of FIG. 2 operates in a mode other than a specific mode will be described with reference to FIG. 4 . At this time, the mode signal XMSF is "L".
먼저, 상기 승압 인에이블 신호(PXEN)의 "H"로의 활성화 시에는, 상기 승압 인에이블 신호(PXEN)의 활성화에 응답하여, 상기 풀다운 제어 신호(XCVS)는 "L"로 비활성화되며, 상기 전원 제어 신호(XCVDB)는 "H"의 비활성화 상태를 유지한다. 로 활성화되고, 상기 승압 제어 신호(XCVPB)가 "L"로 활성화된다. 이때, 상기 전원 제어 신호(XCVDB)는 "H"의 비활성화 상태를 유지한다.(시점 t15)First, when the boost enable signal PXEN is activated to “H”, the pull-down control signal XCVS is deactivated to “L” in response to the boost enable signal PXEN activated, and the power supply The control signal XCVDB remains in an inactive state of "H". , and the boost control signal (XCVPB) is activated as "L". At this time, the power control signal XCVDB maintains an inactive state of “H” (time t15).
그리고, 상기 승압 인에이블 신호(PXEN)의 "L"로의 비활성화 시에는, 상기 승압 인에이블 신호(PXEN)의 비활성화에 응답하여, 상기 승압 제어 신호(XCVPB)가 "H"로 비활성화된다. 상기 풀다운 제어 신호(XCVS)는 "H"로 활성화된다. 이때, 상기 전원 제어 신호(XCVDB)는 "H"의 비활성화 상태를 유지한다.(시점 t16)Also, when the boost enable signal PXEN is deactivated to “L”, the boost control signal XCVPB is deactivated to “H” in response to the inactivation of the boost enable signal PXEN. The pull-down control signal (XCVS) is activated to "H". At this time, the power control signal XCVDB maintains an inactive state of “H” (time t16).
즉, 도 2의 승압 전원단 구동 회로가 특정 모드가 아닌 모드에서 동작할 때, 상기 승압 전원단(NRVP)은 승압 인에이블 신호(PXEN)의 "H"로의 활성화에 응답하여, 바로 상기 승압 전압(VPP)으로 드라이빙된다. 또한, 상기 승압 전원단(NRVP)은 상기 승압 인에이블 신호의(PXEN)의 "L"로의 비활성화에 응답하여, 바로 상기 접지 전압(VSS)으로 드라이빙된다.That is, when the boosted power supply stage driving circuit of FIG. 2 operates in a mode other than a specific mode, the boosted power supply stage NRVP responds to the activation of the boosted enable signal PXEN to “H”, directly at the boosted voltage. (VPP). In addition, the boosted power stage NRVP is directly driven with the ground voltage VSS in response to inactivation of the boosted enable signal PXEN to “L”.
결과적으로, 도 2의 승압 전원단 구동 회로에 의하면, 셀프 리프레쉬와 같이 승압 전압(VPP)이 반복 사용되는 특정 모드에서, 승압 전압(VPP)의 전류 소모가 현저히 저감된다. 또한, 특정 모드가 아닌 모드에서는, 승압 전압(VPP)이 안정적으로 제공된다.As a result, according to the boosted power stage driving circuit of FIG. 2 , current consumption of the boosted voltage VPP is remarkably reduced in a specific mode in which the boosted voltage VPP is repeatedly used, such as self refresh. Also, in a mode other than a specific mode, the boosted voltage VPP is stably provided.
한편, 제1 실시예에 따른 본 발명의 도 2의 승압 전원단 구동 회로는 다양한 형태들로 변형될 수 있다.Meanwhile, the boosted power stage driving circuit of FIG. 2 according to the first embodiment of the present invention may be modified in various forms.
(제2 실시예)(Second embodiment)
도 5는 본 발명의 제2 실시예에 따른 반도체 메모리 장치의 승압 전원단 구동 회로를 나타내는 도면이다. 도 5의 승압 전원단 구동 회로는 승압 전압(VPP)을 제공받아 승압 전원단(NRVP)을 드라이빙한다.5 is a diagram illustrating a boosted power stage driving circuit of a semiconductor memory device according to a second embodiment of the present invention. The boosted power supply stage driving circuit of FIG. 5 receives the boosted voltage VPP to drive the boosted power supply stage NRVP.
도 5의 승압 전원단 구동 회로는 전원 전압 공급부(210), 승압 전압 공급부(220), 접지 전압 공급부(230) 및 제어 신호 발생부(240)를 구비한다.The boosted power stage driving circuit of FIG. 5 includes a power
상기 전원 전압 공급부(210)는 상기 전원 전압(VDD)과 상기 승압 전원단(NRVP) 사이에 형성되며, 전원 제어 신호(XCVDB)의 "L"로의 활성화에 응답하여 상기 승압 전원단(NRVP)을 상기 전원 전압(VDD)으로 제어하도록 구동된다.The power
바람직하기로는, 상기 전원 전압 공급부(210)는 상기 전원 전압(VDD)과 상기 승압 전원단(NRVP) 사이에 형성되며, 상기 전원 제어 신호(XCVDB)에 의하여 게이팅되는 피모스 트랜지스터(211)을 구비한다.Preferably, the power
상기 승압 전압 공급부(220)는 상기 승압 전압(VPP)과 상기 승압 전원단(NRVP) 사이에 형성되며, 승압 제어 신호(XCVPB)의 "L"로의 활성화에 응답하여 상기 승압 전원단(NRVP)을 상기 승압 전압(VPP)으로 제어하도록 구동된다.The boosted voltage supply unit 220 is formed between the boosted voltage VPP and the boosted power supply terminal NRVP, and supplies the boosted power supply terminal NRVP in response to activation of the boosted control signal XCVPB to “L”. It is driven to control with the boosted voltage (VPP).
바람직하기로는, 상기 승압 전압 공급부(220)는 상기 승압 전압(VPP)과 상기 승압 전원단(NRVP) 사이에 형성되며, 상기 승압 제어 신호(XCVPB)에 의하여 게이팅되는 피모스 트랜지스터(221)을 구비한다.Preferably, the boosted voltage supply unit 220 includes a
상기 접지 전압 공급부(230)는 상기 접지 전압(VSS)과 상기 승압 전원단(NRVP) 사이에 형성되며, 풀다운 제어 신호의 "H"로의 활성화에 응답하여 상기 승압 전원단(NRVP)을 상기 접지 전압(VSS)으로 제어하도록 구동된다.The ground
바람직하기로는, 상기 접지 전압 공급부(230)는 상기 접지 전압(VSS)과 상기 승압 전원단(NRVP) 사이에 형성되며, 상기 풀다운 제어 신호(XCVS)에 의하여 게이팅되는 앤모스 트랜지스터(231)을 구비한다.Preferably, the ground
상기 제어 신호 발생부(240)는 상기 승압 전압(VPP)을 제공받아 상기 전원 제어 신호(XCVDB), 상기 승압 제어 신호(XCVPB) 및 상기 풀다운 제어 신호(XCVS)를 발생한다.The
이때, 상기 제어 신호 발생부(240)는 상기 특정 모드에서 상기 승압 인에이블 신호(PXEN)의 "H"로의 활성화에 응답하여, 상기 풀다운 제어 신호(XCVS)를 "L"로 비활성화시키며, 상기 전원 제어 신호(XCVDB)를 "L"로 활성화시킨 후에 상기 승압 제어 신호(XCVPB)를 "L"로 활성화시키도록 구동된다.At this time, the
또한, 상기 제어 신호 발생부(240)는 상기 승압 인에이블 신호(PXEN)의 "L"로의 비활성화에 응답하여, 상기 전원 제어 신호(XCVDB)를 "H"의 비활성화 상태로 유지시키며, 상기 승압 제어 신호(XCVPB)를 "H"로 비활성화시키며, 상기 풀다운 제어 신호(XCVS)를 "H"로 활성화시키도록 구동된다.In addition, the
바람직하기로는, 상기 모드 신호(XMSF)가 "H"로 활성화되는 특정 모드는 본 발명의 승압 전원단 구동 회로가 채용되는 반도체 메모리 장치가 셀프 리프레쉬 동작을 수행하는 모드이다.Preferably, the specific mode in which the mode signal XMSF is activated to “H” is a mode in which the semiconductor memory device employing the boosted power stage driving circuit of the present invention performs a self-refresh operation.
여기서, 모드 신호(XMSF)는 상기 특정 모드에서 "H"로 활성화된다. 그리고, 바람직하기로는, 상기 특정 모드는 본 발명의 승압 전원단 구동 회로가 채용되는 반도체 메모리 장치가 셀프 리프레쉬 동작을 수행하는 모드이다.Here, the mode signal XMSF is activated as “H” in the specific mode. Preferably, the specific mode is a mode in which the semiconductor memory device in which the step-up power stage driving circuit of the present invention is employed performs a self-refresh operation.
상기 제어 신호 발생부(240)는 구체적으로 인에이블 지연 수단(241), 전원 예비 신호 발생 수단(242), 승압 예비 신호 발생 수단(243), 풀다운 예비 신호 발생 수단(244), 전원 반전 레벨 쉬프터(245), 승압 반전 레벨 쉬프터(246) 및 풀다운 레벨 쉬프터(247)를 구비한다.The
상기 인에이블 지연 수단(241)은 인에이블 지연 신호(XSD)를 발생한다. 이때, 상기 인에이블 지연 신호(XSD)는 상기 모드 신호(XMSF)의 "H"로의 활성화 시에 소정의 완충 시간(Tdc)으로 지연되어 상기 승압 인에이블 신호(PXEN)에 따른 위상으로 응답된다(도 6 참조). 그리고, 상기 모드 신호(XMSF)의 "L"로의 비활성화 시에는, 상기 인에이블 지연 신호(XSD)는 "H"의 활성화 상태로 된다(도 7 참조).The enable
상기 인에이블 지연 수단(241)은 더욱 구체적으로 반전 지연 유닛(241a)과 낸드링 수단(241b)을 구비한다.The enable
상기 반전 지연 유닛(241a)은 상기 승압 인에이블 신호(PXEN)를 상기 완충 시간(Tdc)으로 반전 지연하여 출력한다. 그리고, 상기 낸드링 수단(241b)은 상기 반전 지연 유닛(241a)의 출력과 상기 모드 신호(XMSF)를 반전 논리곱하여 상기 인에이블 지연 신호(XSD)로 출력한다.The
상기 전원 예비 신호 발생 수단(242)은 전원 예비 신호(XPRD)를 발생한다. 이때, 상기 전원 예비 신호(XPRD)는 상기 승압 인에이블 신호(PXEN)의 "H"로의 활성화시에 상기 인에이블 지연 신호(XSD)와 반대의 위상을 가지며, 상기 승압 인에이블 신호(PXEN)의 "L"로의 비활성화시에는 "L"의 비활성화 상태로 유지된다(도 6 및 도 7 참조).The power reserve
상기 승압 예비 신호 발생 수단(243)은 승압 예비 신호(XPRP)를 발생한다. 이때, 상기 승압 예비 신호(XPRP)는 상기 승압 인에이블 신호(PXEN)의 "H"로의 활성화시에 상기 인에이블 지연 신호(XSD)와 동일한 위상으로 제어되며, 상기 승압 인에이블 신호(PXEN)의 "L"로의 비활성화시에는 "L"의 비활성화 상태로 제어된다(도 6 및 도 7 참조).The boosted preliminary
상기 풀다운 예비 신호 발생 수단(244)은 풀다운 예비 신호(XPRS)를 발생한다. 이때, 상기 풀다운 예비 신호(XPRS)는 상기 승압 인에이블 신호(PXEN)와 반대의 위상으로 제어된다(도 6 및 도 7 참조).The pull-down preliminary
상기 전원 반전 레벨 쉬프터(245)는 상기 전원 예비 신호(XPRD)를 반전하여 상기 전원 제어 신호(XCVDB)로 발생한다. 이때, 상기 전원 제어 신호(XCVDB)는 풀업시에 상기 승압 전압(VPP)으로 레벨 쉬프팅된다.The power
상기 승압 반전 레벨 쉬프터(246)는 상기 승압 예비 신호(XPRP)를 반전하여 상기 승압 제어 신호(XCVPB)로 발생한다. 이때, 상기 승압 제어 신호(XCVPB)는 풀업시에 상기 승압 전압(VPP)으로 레벨 쉬프팅된다.The boost
상기 풀다운 레벨 쉬프터(247)는 상기 풀다운 예비 신호(XPRS)를 수신하여 상기 풀다운 제어 신호(XCVS)로 발생한다. 이때, 상기 풀다운 제어 신호(XCVS)는 풀업시에 상기 승압 전압(VPP)으로 레벨 쉬프팅된다.The pull-
계속하여, 이러한 도 5의 승압 전원단 구동 회로가 특정 모드에서 동작할 때의 주요 신호의 타이밍을 도 6을 참조하여 기술한다. 이때, 상기 모드 신호(XMSF)는 "H"이다.Subsequently, the timing of main signals when the boosted power stage driving circuit of FIG. 5 operates in a specific mode will be described with reference to FIG. 6 . At this time, the mode signal XMSF is "H".
먼저, 상기 승압 인에이블 신호(PXEN)의 "H"로의 활성화 시에는, 상기 승압 인에이블 신호(PXEN)의 활성화에 응답하여, 상기 풀다운 제어 신호(XCVS)는 "L"로 비활성화되고, 상기 전원 제어 신호(XCVDB)가 "L"로 활성화된다(시점 t21). First, when the boost enable signal PXEN is activated to “H”, the pull-down control signal XCVS is deactivated to “L” in response to the boost enable signal PXEN activated, and the power supply The control signal XCVDB is activated with "L" (time t21).
그리고, 상기 완충 시간(Tdc)에 상응하는 시간이 경과한 후에, 상기 승압 제어 신호(XCVPB)가 "L"로 활성화되고, 상기 전원 제어 신호(XCVDB)가 "H"로 다시 비활성화된다(시점 t22).Then, after a time corresponding to the buffering time Tdc has elapsed, the boost control signal XCVPB is activated to “L” and the power control signal XCVDB is deactivated again to “H” (time t22 ).
상기 승압 인에이블 신호(PXEN)의 "L"로의 비활성화 시에는, 상기 승압 인에이블 신호(PXEN)의 비활성화에 응답하여, 상기 승압 제어 신호(XCVPB)가 "H"로 비활성화되고, 상기 전원 제어 신호(XCVDB)가 "H"의 비활성화 상태를 유지한다(시점 t23).When the boost enable signal PXEN is deactivated to "L", the boost control signal XCVPB is deactivated to "H" in response to the inactivation of the boost enable signal PXEN, and the power control signal (XCVDB) maintains the inactive state of "H" (time t23).
즉, 도 5의 승압 전원단 구동 회로가 특정 모드에서 동작할 때, 상기 승압 전원단(NRVP)은 승압 인에이블 신호(PXEN)의 "H"로의 활성화에 응답하여, 상기 전원 전압(VDD)으로 드라이빙된 후에, 상기 승압 전압(VPP)으로 드라이빙된다. That is, when the boosted power supply stage driving circuit of FIG. 5 operates in a specific mode, the boosted power supply stage NRVP responds to the activation of the boosted enable signal PXEN to “H” to generate the power supply voltage VDD. After being driven, it is driven with the boosted voltage (VPP).
그리고, 상기 승압 전원단(NRVP)은 상기 승압 인에이블 신호의(PXEN)의 "L"로의 비활성화에 응답하여, 바로 상기 접지 전압(VSS)으로 드라이빙된다.Further, the boosted power stage NRVP is directly driven with the ground voltage VSS in response to inactivation of the boosted enable signal PXEN to “L”.
이어서, 도 5의 승압 전원단 구동 회로가 특정 모드 아닌 모드에서 동작할 때의 주요 신호의 타이밍을 도 7을 참조하여 살펴본다. 이때, 상기 모드 신호(XMSF)는 "L"이다.Next, the timing of main signals when the boosted power stage driving circuit of FIG. 5 operates in a mode other than a specific mode will be described with reference to FIG. 7 . At this time, the mode signal XMSF is "L".
먼저, 상기 승압 인에이블 신호(PXEN)의 "H"로의 활성화 시에는, 상기 승압 인에이블 신호(PXEN)의 활성화에 응답하여, 상기 풀다운 제어 신호(XCVS)는 "L"로 비활성화되며, 상기 전원 제어 신호(XCVDB)는 "H"의 비활성화 상태를 유지한다. 로 활성화되고, 상기 승압 제어 신호(XCVPB)가 "L"로 활성화된다. 이때, 상기 전원 제어 신호(XCVDB)는 "H"의 비활성화 상태를 유지한다.(시점 t25)First, when the boost enable signal PXEN is activated to “H”, the pull-down control signal XCVS is deactivated to “L” in response to the boost enable signal PXEN activated, and the power supply The control signal XCVDB remains in an inactive state of "H". , and the boost control signal (XCVPB) is activated as "L". At this time, the power control signal XCVDB maintains an inactive state of “H” (time t25).
그리고, 상기 승압 인에이블 신호(PXEN)의 "L"로의 비활성화 시에는, 상기 승압 인에이블 신호(PXEN)의 비활성화에 응답하여, 상기 승압 제어 신호(XCVPB)가 "H"로 비활성화된다. 상기 풀다운 제어 신호(XCVS)는 "H"로 활성화된다. 이때, 상기 전원 제어 신호(XCVDB)는 "H"의 비활성화 상태를 유지한다.(시점 t26)Also, when the boost enable signal PXEN is deactivated to “L”, the boost control signal XCVPB is deactivated to “H” in response to the inactivation of the boost enable signal PXEN. The pull-down control signal (XCVS) is activated to "H". At this time, the power control signal XCVDB maintains an inactive state of “H” (time t26).
즉, 도 5의 승압 전원단 구동 회로가 특정 모드가 아닌 모드에서 동작할 때, 상기 승압 전원단(NRVP)은 승압 인에이블 신호(PXEN)의 "H"로의 활성화에 응답하여, 바로 상기 승압 전압(VPP)으로 드라이빙된다. 또한, 상기 승압 전원단(NRVP)은 상기 승압 인에이블 신호의(PXEN)의 "L"로의 비활성화에 응답하여, 바로 상기 접지 전압(VSS)으로 드라이빙된다.That is, when the boosted power supply stage driving circuit of FIG. 5 operates in a mode other than a specific mode, the boosted power supply stage NRVP responds to the activation of the boosted enable signal PXEN to “H”, directly at the boosted voltage. (VPP). In addition, the boosted power stage NRVP is directly driven with the ground voltage VSS in response to inactivation of the boosted enable signal PXEN to “L”.
결과적으로, 도 5의 승압 전원단 구동 회로에 의하면, 셀프 리프레쉬와 같이 승압 전압(VPP)이 반복 사용되는 특정 모드에서, 승압 전압(VPP)의 전류 소모가 상당히 저감된다. 또한, 특정 모드가 아닌 모드에서는, 승압 전압(VPP)이 안정적으로 제공된다.As a result, according to the boosted power stage driving circuit of FIG. 5 , current consumption of the boosted voltage VPP is significantly reduced in a specific mode in which the boosted voltage VPP is repeatedly used, such as self refresh. Also, in a mode other than a specific mode, the boosted voltage VPP is stably provided.
(제3 실시예)(Third Embodiment)
도 8은 본 발명의 제3 실시예에 따른 반도체 메모리 장치의 승압 전원단 구동 회로를 나타내는 도면이다. 도 8의 승압 전원단 구동 회로는 승압 전압(VPP)을 제공받아 승압 전원단(NRVP)을 드라이빙한다.8 is a diagram illustrating a boosted power stage driving circuit of a semiconductor memory device according to a third embodiment of the present invention. The boosted power supply stage driving circuit of FIG. 8 receives the boosted voltage VPP to drive the boosted power supply stage NRVP.
도 8의 승압 전원단 구동 회로는 전원 전압 공급부(310), 승압 전압 공급부(320), 접지 전압 공급부(330) 및 제어 신호 발생부(340)를 구비한다.The boosted power stage driving circuit of FIG. 8 includes a power
상기 전원 전압 공급부(310)는 상기 전원 전압(VDD)과 상기 승압 전원단(NRVP) 사이에 형성되며, 전원 제어 신호(XCVDB)의 "L"로의 활성화에 응답하여 상기 승압 전원단(NRVP)을 상기 전원 전압(VDD)으로 제어하도록 구동된다.The power
바람직하기로는, 상기 전원 전압 공급부(310)는 상기 전원 전압(VDD)과 상기 승압 전원단(NRVP) 사이에 형성되며, 상기 전원 제어 신호(XCVDB)에 의하여 게이팅되는 피모스 트랜지스터(311)을 구비한다.Preferably, the power
상기 승압 전압 공급부(320)는 상기 승압 전압(VPP)과 상기 승압 전원단(NRVP) 사이에 형성되며, 승압 제어 신호(XCVPB)의 "L"로의 활성화에 응답하여 상기 승압 전원단(NRVP)을 상기 승압 전압(VPP)으로 제어하도록 구동된다.The boosted voltage supply unit 320 is formed between the boosted voltage VPP and the boosted power supply terminal NRVP, and supplies the boosted power supply terminal NRVP in response to activation of the boosted control signal XCVPB to “L”. It is driven to control with the boosted voltage (VPP).
바람직하기로는, 상기 승압 전압 공급부(320)는 상기 승압 전압(VPP)과 상기 승압 전원단(NRVP) 사이에 형성되며, 상기 승압 제어 신호(XCVPB)에 의하여 게이팅되는 피모스 트랜지스터(321)을 구비한다.Preferably, the boosted voltage supply unit 320 includes a
상기 접지 전압 공급부(330)는 상기 접지 전압(VSS)과 상기 승압 전원단(NRVP) 사이에 형성되며, 풀다운 제어 신호의 "H"로의 활성화에 응답하여 상기 승압 전원단(NRVP)을 상기 접지 전압(VSS)으로 제어하도록 구동된다.The ground voltage supply unit 330 is formed between the ground voltage VSS and the boosted power supply terminal NRVP, and supplies the boosted power supply terminal NRVP to the ground voltage in response to activation of a pull-down control signal to “H”. (VSS) to control.
바람직하기로는, 상기 접지 전압 공급부(330)는 상기 접지 전압(VSS)과 상기 승압 전원단(NRVP) 사이에 형성되며, 상기 풀다운 제어 신호(XCVS)에 의하여 게이팅되는 앤모스 트랜지스터(331)을 구비한다.Preferably, the ground voltage supply unit 330 includes an
상기 제어 신호 발생부(340)는 상기 승압 전압(VPP)을 제공받아 상기 전원 제어 신호(XCVDB), 상기 승압 제어 신호(XCVPB) 및 상기 풀다운 제어 신호(XCVS)를 발생한다.The
이때, 상기 제어 신호 발생부(240)는 상기 특정 모드에서 상기 승압 인에이블 신호(PXEN)의 "L"로의 비활성화에 응답하여, 상기 승압 제어 신호(XCVPB)를 "H"로 비활성화시키며, 상기 전원 제어 신호(XCVDB)를 "L"로 활성화시킨 후에 상기 풀다운 제어 신호(XCVS)를 "H"로 활성화시키도록 구동된다.At this time, the
또한, 상기 제어 신호 발생부(240)는 상기 특정 모드에서 상기 승압 인에이블 신호(PXEN)의 "H"로의 활성화에 응답하여, 상기 전원 제어 신호(XCVDB)를 "H"의 비활성화 상태로 유지시키며, 상기 승압 제어 신호(XCVPB)를 "L"로 활성화시키며, 상기 풀다운 제어 신호(XCVS)를 "L"로 비활성화시키도록 구동된다.In addition, the
여기서, 모드 신호(XMSF)는 상기 특정 모드에서 "H"로 활성화된다. 그리고, 바람직하기로는, 상기 특정 모드는 본 발명의 승압 전원단 구동 회로가 채용되는 반도체 메모리 장치가 셀프 리프레쉬 동작을 수행하는 모드이다.Here, the mode signal XMSF is activated as “H” in the specific mode. Preferably, the specific mode is a mode in which the semiconductor memory device in which the step-up power stage driving circuit of the present invention is employed performs a self-refresh operation.
상기 제어 신호 발생부(340)는 구체적으로 인에이블 반전 지연 수단(341), 전원 예비 신호 발생 수단(342), 풀다운 예비 신호 발생 수단(344), 전원 반전 레벨 쉬프터(345), 승압 반전 레벨 쉬프터(346) 및 풀다운 레벨 쉬프터(347)를 구비한다.The
상기 인에이블 반전 지연 수단(341)은 인에이블 반전 지연 신호(XSDB)를 발생한다. 이때, 상기 인에이블 반전 지연 신호(XSDB)는 상기 모드 신호(XMSF)의 "H"로의 활성화 시에 소정의 완충 시간(Tdc)으로 지연되어 상기 승압 인에이블 신호(PXEN)의 반전 신호에 따른 위상으로 응답된다(도 9 참조). 그리고, 상기 모드 신호(XMSF)의 "L"로의 비활성화 시에는, 상기 인에이블 반전 지연 신호(XSDB)는 "H"로 비활성화된다(도 10 참조).The enable
상기 인에이블 반전 지연 수단(341)은 더욱 구체적으로 반전 지연 유닛(341a)과 낸드링 수단(341b)을 구비한다.The enable
상기 반전 지연 유닛(341a)은 상기 승압 인에이블 신호(PXEN)의 반전 신호를 상기 완충 시간(Tdc)으로 반전 지연하여 출력한다. 그리고, 상기 낸드링 수단(241b)은 상기 반전 지연 유닛(241a)의 출력과 상기 모드 신호(XMSF)를 반전 논리곱하여 상기 인에이블 반전 지연 신호(XSDB)로 출력한다.The
상기 전원 예비 신호 발생 수단(342)은 전원 예비 신호(XPRD)를 발생한다. 이때, 상기 전원 예비 신호(XPRD)는 상기 승압 인에이블 신호(PXEN)의 "H"로의 활성화시에 "L"의 비활성화 상태로 유지되며, 상기 승압 인에이블 신호(PXEN)의 "L"로의 비활성화시에는 상기 인에이블 반전 지연 신호(XSDB)와 동일한 위상으로 제어된다(도 9 및 도 10 참조).The power reserve
상기 풀다운 예비 신호 발생 수단(344)은 풀다운 예비 신호(XPRS)를 발생한다. 이때, 상기 풀다운 예비 신호(XPRS)는 상기 승압 인에이블 신호(PXEN)의 "H"로의 활성화시에 "L"의 비활성화 상태로 제어되며, 상기 승압 인에이블 신호(PXEN)의 "L"로의 비활성화시에는 상기 인에이블 반전 지연 신호(XSDB)와 동일한 위상으로 제어된다(도 9 및 도 10 참조).The pull-down preliminary
상기 전원 반전 레벨 쉬프터(345)는 상기 전원 예비 신호(XPRD)를 반전하여 상기 전원 제어 신호(XCVDB)로 발생한다. 이때, 상기 전원 제어 신호(XCVDB)는 풀업시에 상기 승압 전압(VPP)으로 레벨 쉬프팅된다.The power
상기 승압 반전 레벨 쉬프터(346)는 상기 승압 인에이블 신호(PXEN)를 반전하여 상기 승압 제어 신호(XCVPB)로 발생한다. 이때, 상기 승압 제어 신호(XCVPB)는 풀업시에 상기 승압 전압(VPP)으로 레벨 쉬프팅된다.The boost
상기 풀다운 레벨 쉬프터(347)는 상기 풀다운 예비 신호(XPRS)를 수신하여 상기 풀다운 제어 신호(XCVS)로 발생한다. 이때, 상기 풀다운 제어 신호(XCVS)는 풀업시에 상기 승압 전압(VPP)으로 레벨 쉬프팅된다.The pull-
계속하여, 이러한 도 8의 승압 전원단 구동 회로가 특정 모드에서 동작할 때의 주요 신호의 타이밍을 도 9를 참조하여 기술한다. 이때, 상기 모드 신호(XMSF)는 "H"이다.Subsequently, the timing of main signals when the boosted power stage driving circuit of FIG. 8 operates in a specific mode will be described with reference to FIG. 9 . At this time, the mode signal XMSF is "H".
먼저, 상기 승압 인에이블 신호(PXEN)의 "H"로의 활성화 시에는, 상기 승압 인에이블 신호(PXEN)의 활성화에 응답하여, 상기 풀다운 제어 신호(XCVS)는 "L"로 비활성화되고, 상기 승압 제어 신호(XCVPB)가 "L"로 활성화된다. 이때, 상기 전원 제어 신호(XCVDB)는 "H"의 비활성화 상태를 유지한다(시점 t31). First, when the boost enable signal PXEN is activated to “H”, the pull-down control signal XCVS is deactivated to “L” in response to the boost enable signal PXEN activated, and the boost enable signal PXEN is deactivated to “L”. The control signal (XCVPB) is activated with "L". At this time, the power control signal XCVDB maintains an inactive state of “H” (time t31).
상기 승압 인에이블 신호(PXEN)의 "L"로의 비활성화 시에는, 상기 승압 인에이블 신호(PXEN)의 비활성화에 응답하여, 상기 승압 제어 신호(XCVPB)가 "H"로 비활성화되고, 상기 전원 제어 신호(XCVDB)가 "L"로 활성화된다(시점 t33).When the boost enable signal PXEN is deactivated to "L", the boost control signal XCVPB is deactivated to "H" in response to the inactivation of the boost enable signal PXEN, and the power control signal (XCVDB) is activated with "L" (time t33).
그리고, 상기 완충 시간(Tdc)에 상응하는 시간이 경과한 후에, 상기 풀다운 제어 신호(XCVS)는 "H"로 활성화되고, 상기 전원 제어 신호(XCVDB)가 "H"로 다시 비활성화된다(시점 t34).Then, after a time corresponding to the buffering time Tdc elapses, the pull-down control signal XCVS is activated to “H” and the power control signal XCVDB is deactivated again to “H” (time t34 ).
즉, 도 8의 승압 전원단 구동 회로가 특정 모드에서 동작할 때, 상기 승압 전원단(NRVP)은 승압 인에이블 신호(PXEN)의 "L"로의 비활성화에 응답하여, 상기 전원 전압(VDD)으로 드라이빙된 후에, 상기 접지 전압(VSS)으로 드라이빙된다. 그리고, 상기 승압 전원단(NRVP)은 상기 승압 인에이블 신호의(PXEN)의 "H"로의 활성화에 응답하여, 바로 상기 승압 전압(VPP)으로 드라이빙된다.That is, when the boosted power supply stage driving circuit of FIG. 8 operates in a specific mode, the boosted power supply stage NRVP responds to the inactivation of the boosted enable signal PXEN to “L” to the power supply voltage VDD. After being driven, it is driven with the ground voltage (VSS). Further, the boosted power stage NRVP is directly driven with the boosted voltage VPP in response to activation of the boosted enable signal PXEN to “H”.
이어서, 도 8의 승압 전원단 구동 회로가 특정 모드 아닌 모드에서 동작할 때의 주요 신호의 타이밍을 도 10을 참조하여 살펴본다. 이때, 상기 모드 신호(XMSF)는 "L"이다.Next, the timing of main signals when the boosted power stage driving circuit of FIG. 8 operates in a mode other than a specific mode will be described with reference to FIG. 10 . At this time, the mode signal XMSF is "L".
먼저, 상기 승압 인에이블 신호(PXEN)의 "H"로의 활성화 시에는, 상기 승압 인에이블 신호(PXEN)의 활성화에 응답하여, 상기 풀다운 제어 신호(XCVS)는 "L"로 비활성화되며, 상기 전원 제어 신호(XCVDB)는 "H"의 비활성화 상태를 유지한다. 로 활성화되고, 상기 승압 제어 신호(XCVPB)가 "L"로 활성화된다. 이때, 상기 전원 제어 신호(XCVDB)는 "H"의 비활성화 상태를 유지한다.(시점 t35)First, when the boost enable signal PXEN is activated to “H”, the pull-down control signal XCVS is deactivated to “L” in response to the boost enable signal PXEN activated, and the power supply The control signal XCVDB remains in an inactive state of "H". and the step-up control signal (XCVPB) is activated as "L". At this time, the power control signal XCVDB maintains an inactive state of “H” (time t35).
그리고, 상기 승압 인에이블 신호(PXEN)의 "L"로의 비활성화 시에는, 상기 승압 인에이블 신호(PXEN)의 비활성화에 응답하여, 상기 승압 제어 신호(XCVPB)가 "H"로 비활성화된다. 상기 풀다운 제어 신호(XCVS)는 "H"로 활성화된다. 이때, 상기 전원 제어 신호(XCVDB)는 "H"의 비활성화 상태를 유지한다.(시점 t36)Also, when the boost enable signal PXEN is deactivated to “L”, the boost control signal XCVPB is deactivated to “H” in response to the inactivation of the boost enable signal PXEN. The pull-down control signal (XCVS) is activated to "H". At this time, the power control signal XCVDB maintains an inactive state of “H” (time t36).
즉, 도 8의 승압 전원단 구동 회로가 특정 모드가 아닌 모드에서 동작할 때, 상기 승압 전원단(NRVP)은 승압 인에이블 신호(PXEN)의 "H"로의 활성화에 응답하여, 바로 상기 승압 전압(VPP)으로 드라이빙된다. 또한, 상기 승압 전원단(NRVP)은 상기 승압 인에이블 신호의(PXEN)의 "L"로의 비활성화에 응답하여, 바로 상기 접지 전압(VSS)으로 드라이빙된다.That is, when the boosted power supply stage driving circuit of FIG. 8 operates in a mode other than a specific mode, the boosted power supply stage NRVP responds to the activation of the boosted enable signal PXEN to “H”, and directly raises the boosted voltage. (VPP). In addition, the boosted power stage NRVP is directly driven with the ground voltage VSS in response to inactivation of the boosted enable signal PXEN to “L”.
결과적으로, 도 8의 승압 전원단 구동 회로에 의하면, 셀프 리프레쉬와 같이 승압 전압(VPP)이 반복 사용되는 특정 모드에서, 승압 전압(VPP)의 전류 소모가 상당히 저감된다. 또한, 특정 모드가 아닌 모드에서는, 승압 전압(VPP)이 안정적으로 제공된다.As a result, according to the boosted power stage driving circuit of FIG. 8 , current consumption of the boosted voltage VPP is significantly reduced in a specific mode in which the boosted voltage VPP is repeatedly used, such as self refresh. Also, in a mode other than a specific mode, the boosted voltage VPP is stably provided.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with limited examples and drawings, those skilled in the art can make various modifications and variations from the above description. For example, the described techniques may be performed in an order different from the method described, and/or the components of the described system, structure, device, circuit, etc. may be combined or combined in a different form than the method described, or other components may be used. Or even if it is replaced or substituted by equivalents, appropriate results can be achieved.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the attached claims.
Claims (12)
전원 전압과 상기 승압 전원단 사이에 형성되며, 전원 제어 신호의 활성화에 응답하여 상기 승압 전원단을 상기 전원 전압으로 제어하도록 구동되는 전원 전압 공급부;
상기 승압 전압과 상기 승압 전원단 사이에 형성되며, 승압 제어 신호의 활성화에 응답하여 상기 승압 전원단을 상기 승압 전압으로 제어하도록 구동되는 승압 전압 공급부;
접지 전압과 상기 승압 전원단 사이에 형성되며, 풀다운 제어 신호의 활성화에 응답하여 상기 승압 전원단을 상기 접지 전압으로 제어하도록 구동되는 접지 전압 공급부; 및
상기 승압 전압을 제공받아 상기 전원 제어 신호, 상기 승압 제어 신호 및 상기 풀다운 제어 신호를 발생하는 제어 신호 발생부를 구비하며,
특정 모드에서의 상기 제어 신호 발생부는
승압 인에이블 신호의 활성화에 응답하여, 상기 풀다운 제어 신호를 비활성화시키며, 상기 전원 제어 신호를 활성화시킨 후에 상기 승압 제어 신호를 활성화시키도록 구동되며,
상기 승압 인에이블 신호의 비활성화에 응답하여, 상기 승압 제어 신호를 비활성화시키며, 상기 전원 제어 신호를 활성화시킨 후에 상기 풀다운 제어 신호를 활성화시키도록 구동되며,
상기 제어 신호 발생부는
인에이블 지연 신호를 발생하는 인에이블 지연 수단으로서, 상기 인에이블 지연 신호는 모드 신호의 활성화 시에 완충 시간으로 지연되어 상기 승압 인에이블 신호에 응답되며, 상기 모드 신호는 상기 특정 모드에서 활성화되는 상기 인에이블 지연 수단;
전원 예비 신호를 발생하는 전원 예비 신호 발생 수단으로서, 상기 전원 예비 신호는 상기 승압 인에이블 신호의 활성화 시에 상기 인에이블 지연 신호와 반대의 위상을 가지며, 상기 승압 인에이블 신호의 비활성화 시에는 상기 인에이블 지연 신호와 동일한 위상을 가지는 상기 전원 예비 신호 발생 수단;
승압 예비 신호를 발생하는 승압 예비 신호 발생 수단으로서, 상기 승압 예비 신호는 상기 승압 인에이블 신호의 활성화 시에 상기 인에이블 지연 신호와 동일한 위상으로 제어되며, 상기 승압 인에이블 신호의 비활성화 시에 비활성화 상태로 제어되는 상기 승압 예비 신호 발생 수단;
풀다운 예비 신호를 발생하는 풀다운 예비 신호 발생 수단으로서, 상기 풀다운 예비 신호는 상기 승압 인에이블 신호의 활성화 시에 비활성화 상태로 제어되며, 상기 승압 인에이블 신호의 비활성화 시에 상기 인에이블 지연 신호와 반대의 위상으로 제어되는 상기 풀다운 예비 신호 발생 수단;
상기 전원 예비 신호를 반전하여 상기 전원 제어 신호로 발생하는 전원 반전 레벨 쉬프터로서, 상기 전원 제어 신호는 풀업시에 상기 승압 전압으로 레벨 쉬프팅되는 상기 전원 반전 레벨 쉬프터;
상기 승압 예비 신호를 반전하여 상기 승압 제어 신호로 발생하는 승압 반전 레벨 쉬프터로서, 상기 승압 제어 신호는 풀업시에 상기 승압 전압으로 레벨 쉬프팅되는 상기 승압 반전 레벨 쉬프터; 및
상기 풀다운 예비 신호를 수신하여 상기 풀다운 제어 신호로 발생하는 풀다운 레벨 쉬프터로서, 상기 풀다운 제어 신호는 풀업시에 상기 승압 전압으로 레벨 쉬프팅되는 상기 풀다운 레벨 쉬프터를 구비하는 것을 특징으로 하는 승압 전원단 구동 회로.
As a boosted power supply stage driving circuit of a semiconductor memory device, in the boosted power supply stage driving circuit receiving a boosted voltage to drive the boosted power stage,
a power voltage supply unit formed between a power voltage and the boosted power stage and driven to control the boosted power stage with the power voltage in response to activation of a power control signal;
a boosted voltage supply unit formed between the boosted voltage and the boosted power terminal and driven to control the boosted power terminal with the boosted voltage in response to activation of a boosted control signal;
a ground voltage supply unit formed between a ground voltage and the boosted power supply terminal and driven to control the boosted power supply terminal with the ground voltage in response to activation of a pull-down control signal; and
a control signal generator receiving the boosted voltage and generating the power control signal, the boost control signal, and the pull-down control signal;
The control signal generating unit in a specific mode
responsive to activation of the boost enable signal, is driven to deactivate the pull-down control signal and to activate the boost control signal after activating the power supply control signal;
in response to deactivation of the boost enable signal, is driven to deactivate the boost control signal and to activate the pull-down control signal after activating the power supply control signal;
The control signal generator
An enable delay means for generating an enable delay signal, wherein the enable delay signal is delayed by a buffer time upon activation of a mode signal and responds to the boost enable signal, wherein the mode signal is activated in the specific mode. enable delay means;
A power reserve signal generating means for generating a power reserve signal, wherein the power reserve signal has a phase opposite to that of the enable delay signal when the boost enable signal is activated, and when the boost enable signal is deactivated, the boost enable signal has a phase opposite to that of the enable delay signal. the power reserve signal generating means having the same phase as the enable delay signal;
A boost preliminary signal generating means for generating a boost preliminary signal, wherein the boost preliminary signal is controlled in phase with the enable delay signal when the boost enable signal is activated, and is in an inactive state when the boost enable signal is deactivated. the step-up preliminary signal generating means controlled by;
A pull-down preliminary signal generating unit for generating a pull-down preliminary signal, wherein the pull-down preliminary signal is controlled to be in an inactive state when the boost enable signal is activated, and when the boost enable signal is deactivated, the pull-down preliminary signal is controlled to be in an inactive state said pull-down preliminary signal generating means controlled in phase;
a power inversion level shifter generated as the power control signal by inverting the power reserve signal, wherein the power control signal is level shifted to the boosted voltage during pull-up;
a boost inversion level shifter generating the boost control signal by inverting the boost preliminary signal, wherein the boost control signal is level shifted to the boosted voltage during pull-up; and
a pull-down level shifter receiving the pull-down preliminary signal and generating the pull-down control signal, wherein the pull-down control signal is level-shifted to the boosted voltage during pull-up; .
상기 반도체 메모리 장치가 셀프 리프레쉬 동작을 수행하는 모드인 것을 특징으로 하는 승압 전원단 구동 회로.
The method of claim 1, wherein the specific mode
The step-up power stage driving circuit, characterized in that the semiconductor memory device is in a mode for performing a self refresh operation.
전원 전압과 상기 승압 전원단 사이에 형성되며, 전원 제어 신호의 활성화에 응답하여 상기 승압 전원단을 상기 전원 전압으로 제어하도록 구동되는 전원 전압 공급부;
상기 승압 전압과 상기 승압 전원단 사이에 형성되며, 승압 제어 신호의 활성화에 응답하여 상기 승압 전원단을 상기 승압 전압으로 제어하도록 구동되는 승압 전압 공급부;
접지 전압과 상기 승압 전원단 사이에 형성되며, 풀다운 제어 신호의 활성화에 응답하여 상기 승압 전원단을 상기 접지 전압으로 제어하도록 구동되는 접지 전압 공급부; 및
상기 승압 전압을 제공받아 상기 전원 제어 신호, 상기 승압 제어 신호 및 상기 풀다운 제어 신호를 발생하는 제어 신호 발생부를 구비하며,
특정 모드에서의 상기 제어 신호 발생부는
승압 인에이블 신호의 활성화에 응답하여, 상기 풀다운 제어 신호를 비활성화시키며, 상기 전원 제어 신호를 활성화시킨 후에 상기 승압 제어 신호를 활성화시키도록 구동되며,
상기 승압 인에이블 신호의 비활성화에 응답하여, 상기 전원 제어 신호를 비활성화로 유지시키고, 상기 승압 제어 신호를 비활성화시키며, 상기 풀다운 제어 신호를 활성화시키도록 구동되며,
상기 제어 신호 발생부는
인에이블 지연 신호를 발생하는 인에이블 지연 수단으로서, 상기 인에이블 지연 신호는 모드 신호의 활성화 시에 완충 시간으로 지연되어 상기 승압 인에이블 신호에 응답되며, 상기 모드 신호는 상기 특정 모드에서 활성화되는 상기 인에이블 지연 수단;
전원 예비 신호를 발생하는 전원 예비 신호 발생 수단으로서, 상기 전원 예비 신호는 상기 승압 인에이블 신호의 활성화 시에 상기 인에이블 지연 신호와 반대의 위상을 가지며, 상기 승압 인에이블 신호의 비활성화 시에는 비활성화 상태로 유지되는 상기 전원 예비 신호 발생 수단;
승압 예비 신호를 발생하는 승압 예비 신호 발생 수단으로서, 상기 승압 예비 신호는 상기 승압 인에이블 신호의 활성화 시에 상기 인에이블 지연 신호와 동일한 위상으로 제어되며, 상기 승압 인에이블 신호의 비활성화 시에 비활성화 상태로 제어되는 상기 승압 예비 신호 발생 수단;
풀다운 예비 신호를 발생하는 풀다운 예비 신호 발생 수단으로서, 상기 풀다운 예비 신호는 상기 승압 인에이블 신호와 반대의 위상을 가지는 상기 풀다운 예비 신호 발생 수단;
상기 전원 예비 신호를 반전하여 상기 전원 제어 신호로 발생하는 전원 반전 레벨 쉬프터로서, 상기 전원 제어 신호는 풀업시에 상기 승압 전압으로 레벨 쉬프팅되는 상기 전원 반전 레벨 쉬프터;
상기 승압 예비 신호를 반전하여 상기 승압 제어 신호로 발생하는 승압 반전 레벨 쉬프터로서, 상기 승압 제어 신호는 풀업시에 상기 승압 전압으로 레벨 쉬프팅되는 상기 승압 반전 레벨 쉬프터; 및
상기 풀다운 예비 신호를 수신하여 상기 풀다운 제어 신호로 발생하는 풀다운 레벨 쉬프터로서, 상기 풀다운 제어 신호는 풀업시에 상기 승압 전압으로 레벨 쉬프팅되는 상기 풀다운 레벨 쉬프터를 구비하는 것을 특징으로 하는 승압 전원단 구동 회로.
As a boosted power supply stage driving circuit of a semiconductor memory device, in the boosted power supply stage driving circuit receiving a boosted voltage to drive the boosted power stage,
a power voltage supply unit formed between a power voltage and the boosted power stage and driven to control the boosted power stage with the power voltage in response to activation of a power control signal;
a boosted voltage supply unit formed between the boosted voltage and the boosted power terminal and driven to control the boosted power terminal with the boosted voltage in response to activation of a boosted control signal;
a ground voltage supply unit formed between a ground voltage and the boosted power supply terminal and driven to control the boosted power supply terminal with the ground voltage in response to activation of a pull-down control signal; and
a control signal generator receiving the boosted voltage and generating the power control signal, the boost control signal, and the pull-down control signal;
The control signal generating unit in a specific mode
responsive to activation of the boost enable signal, is driven to deactivate the pull-down control signal and to activate the boost control signal after activating the power supply control signal;
responsive to deactivation of the boost enable signal, driven to keep the power supply control signal inactive, deactivate the boost control signal, and activate the pulldown control signal;
The control signal generator
An enable delay means for generating an enable delay signal, wherein the enable delay signal is delayed by a buffer time upon activation of a mode signal and responds to the boost enable signal, wherein the mode signal is activated in the specific mode. enable delay means;
A power reserve signal generating means for generating a power reserve signal, wherein the power reserve signal has a phase opposite to that of the enable delay signal when the boost enable signal is activated, and is in an inactive state when the boost enable signal is deactivated. The power reserve signal generating means maintained as;
A step-up preliminary signal generating means for generating a boost preliminary signal, wherein the boost preliminary signal is controlled in the same phase as the enable delay signal when the boost enable signal is activated, and is in an inactive state when the boost enable signal is deactivated. the step-up preliminary signal generating means controlled by;
a pull-down preliminary signal generating means for generating a pull-down preliminary signal, wherein the pull-down preliminary signal has a phase opposite to that of the boost enable signal;
a power inversion level shifter generated as the power control signal by inverting the power reserve signal, wherein the power control signal is level-shifted to the boosted voltage during pull-up;
a boost inversion level shifter generating the boost control signal by inverting the boost preliminary signal, the boost inversion level shifter level-shifting the boost control signal to the boost voltage during pull-up; and
a pull-down level shifter receiving the pull-down preliminary signal and generating the pull-down control signal, wherein the pull-down control signal is level-shifted to the boosted voltage during pull-up; .
상기 반도체 메모리 장치가 셀프 리프레쉬 동작을 수행하는 모드인 것을 특징으로 하는 승압 전원단 구동 회로.
The method of claim 5, wherein the specific mode
The step-up power stage driving circuit, characterized in that the semiconductor memory device is in a mode for performing a self refresh operation.
전원 전압과 상기 승압 전원단 사이에 형성되며, 전원 제어 신호의 활성화에 응답하여 상기 승압 전원단을 상기 전원 전압으로 제어하도록 구동되는 전원 전압 공급부;
상기 승압 전압과 상기 승압 전원단 사이에 형성되며, 승압 제어 신호의 활성화에 응답하여 상기 승압 전원단을 상기 승압 전압으로 제어하도록 구동되는 승압 전압 공급부;
접지 전압과 상기 승압 전원단 사이에 형성되며, 풀다운 제어 신호의 활성화에 응답하여 상기 승압 전원단을 상기 접지 전압으로 제어하도록 구동되는 접지 전압 공급부; 및
상기 승압 전압을 제공받아 상기 전원 제어 신호, 상기 승압 제어 신호 및 상기 풀다운 제어 신호를 발생하는 제어 신호 발생부를 구비하며,
특정 모드에서의 상기 제어 신호 발생부는
승압 인에이블 신호의 활성화에 응답하여, 상기 전원 제어 신호를 비활성화 상태로 유지시키고, 상기 승압 제어 신호를 활성화시키며, 상기 풀다운 제어 신호를 비활성화시키도록 구동되며,
상기 승압 인에이블 신호의 비활성화에 응답하여, 상기 승압 제어 신호를 비활성화시키며, 상기 전원 제어 신호를 활성화시킨 후에 상기 풀다운 제어 신호를 활성화시키도록 구동되며,
상기 제어 신호 발생부는
인에이블 반전 지연 신호를 발생하는 인에이블 반전 지연 수단으로서, 상기 인에이블 반전 지연 신호는 모드 신호의 활성화 시에 완충 시간으로 지연되어 상기 승압 인에이블 신호의 반전 신호에 응답되며, 상기 모드 신호는 상기 특정 모드에서 활성화되는 상기 인에이블 반전 지연 수단;
전원 예비 신호를 발생하는 전원 예비 신호 발생 수단으로서, 상기 전원 예비 신호는 상기 승압 인에이블 신호의 활성화 시에 비활성화 상태로 유지되며, 상기 승압 인에이블 신호의 비활성화 시에는 상기 인에이블 반전 지연 신호와 반대의 위상을 가지는 상기 전원 예비 신호 발생 수단;
풀다운 예비 신호를 발생하는 풀다운 예비 신호 발생 수단으로서, 상기 풀다운 예비 신호는 상기 승압 인에이블 신호의 활성화 시에 비활성화 상태로 제어되며, 상기 승압 인에이블 신호의 비활성화 시에 상기 인에이블 반전 지연 신호와 동일한 위상으로 제어되는 상기 풀다운 예비 신호 발생 수단;
상기 전원 예비 신호를 반전하여 상기 전원 제어 신호로 발생하는 전원 반전 레벨 쉬프터로서, 상기 전원 제어 신호는 풀업시에 상기 승압 전압으로 레벨 쉬프팅되는 상기 전원 반전 레벨 쉬프터;
상기 승압 인에이블 신호를 반전하여 상기 승압 제어 신호로 발생하는 승압 반전 레벨 쉬프터로서, 상기 승압 제어 신호는 풀업시에 상기 승압 전압으로 레벨 쉬프팅되는 상기 승압 반전 레벨 쉬프터; 및
상기 풀다운 예비 신호를 수신하여 상기 풀다운 제어 신호로 발생하는 풀다운 레벨 쉬프터로서, 상기 풀다운 제어 신호는 풀업시에 상기 승압 전압으로 레벨 쉬프팅되는 상기 풀다운 레벨 쉬프터를 구비하는 것을 특징으로 하는 승압 전원단 구동 회로.
As a boosted power supply stage driving circuit of a semiconductor memory device, in the boosted power supply stage driving circuit receiving a boosted voltage to drive the boosted power stage,
a power voltage supply unit formed between a power voltage and the boosted power stage and driven to control the boosted power stage with the power voltage in response to activation of a power control signal;
a boosted voltage supply unit formed between the boosted voltage and the boosted power terminal and driven to control the boosted power terminal with the boosted voltage in response to activation of a boosted control signal;
a ground voltage supply unit formed between a ground voltage and the boosted power supply terminal and driven to control the boosted power supply terminal with the ground voltage in response to activation of a pull-down control signal; and
a control signal generator receiving the boosted voltage and generating the power control signal, the boost control signal, and the pull-down control signal;
The control signal generating unit in a specific mode
responsive to activation of the boost enable signal, driven to maintain the power supply control signal in an inactive state, activate the boost control signal, and deactivate the pull-down control signal;
in response to deactivation of the boost enable signal, is driven to deactivate the boost control signal and to activate the pull-down control signal after activating the power supply control signal;
The control signal generator
An enable inversion delay means for generating an enable inversion delay signal, wherein the enable inversion delay signal is delayed by a buffer time upon activation of a mode signal and responds to an inversion signal of the boosted enable signal, wherein the mode signal is configured to: the enable inversion delay means being activated in a specific mode;
Power reserve signal generating means for generating a power reserve signal, wherein the power reserve signal remains in an inactive state when the boost enable signal is activated, and opposite to the enable inversion delay signal when the boost enable signal is deactivated. the power reserve signal generating means having a phase of
A pull-down preliminary signal generating means for generating a pull-down preliminary signal, wherein the pull-down preliminary signal is controlled to be in an inactive state when the boost enable signal is activated, and is identical to the enable inversion delay signal when the boost enable signal is deactivated. said pull-down preliminary signal generating means controlled in phase;
a power inversion level shifter generated as the power control signal by inverting the power reserve signal, wherein the power control signal is level shifted to the boosted voltage during pull-up;
a boost inversion level shifter generating the boost control signal by inverting the boost enable signal, wherein the boost control signal is level-shifted to the boost voltage during pull-up; and
a pull-down level shifter receiving the pull-down preliminary signal and generating the pull-down control signal, wherein the pull-down control signal is level-shifted to the boosted voltage during pull-up; .
상기 반도체 메모리 장치가 셀프 리프레쉬 동작을 수행하는 모드인 것을 특징으로 하는 승압 전원단 구동 회로.10. The method of claim 9, wherein the specific mode
The step-up power stage driving circuit, characterized in that the semiconductor memory device is in a mode for performing a self refresh operation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220005215A KR102534321B1 (en) | 2022-01-13 | 2022-01-13 | Vpp receiving terminal driving circuit in semiconductor memory device for reducing current consumption in vpp |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220005215A KR102534321B1 (en) | 2022-01-13 | 2022-01-13 | Vpp receiving terminal driving circuit in semiconductor memory device for reducing current consumption in vpp |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102534321B1 true KR102534321B1 (en) | 2023-05-26 |
Family
ID=86536702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220005215A KR102534321B1 (en) | 2022-01-13 | 2022-01-13 | Vpp receiving terminal driving circuit in semiconductor memory device for reducing current consumption in vpp |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102534321B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090043177A (en) * | 2007-10-29 | 2009-05-06 | 삼성전자주식회사 | Word line driver and semiconductor memory device comprising the same |
| KR20100006387A (en) * | 2008-07-09 | 2010-01-19 | 주식회사 하이닉스반도체 | Semiconductor memory device |
-
2022
- 2022-01-13 KR KR1020220005215A patent/KR102534321B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090043177A (en) * | 2007-10-29 | 2009-05-06 | 삼성전자주식회사 | Word line driver and semiconductor memory device comprising the same |
| KR20100006387A (en) * | 2008-07-09 | 2010-01-19 | 주식회사 하이닉스반도체 | Semiconductor memory device |
Non-Patent Citations (2)
| Title |
|---|
| 인용발명 1: 공개특허공보 제10-2009-0043177호(2009.05.06.) 1부.* |
| 인용발명 2: 공개특허공보 제10-2010-0006387호(2010.01.19.) 1부.* |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7301842B2 (en) | Synchronous pseudo static random access memory | |
| KR101259075B1 (en) | Word line driver and Semiconductor memory device comprising the same | |
| US8222942B2 (en) | Initialization circuit and bank active circuit using the same | |
| US6504783B2 (en) | Semiconductor device having early operation high voltage generator and high voltage supplying method therefor | |
| US5119334A (en) | Dynamic random access memory having improved word line control | |
| JP2002042464A (en) | Low power consumption type dynamic random access memory | |
| KR100772110B1 (en) | Row address controller | |
| US6185151B1 (en) | Synchronous memory device with programmable write cycle and data write method using the same | |
| JP2008269772A (en) | Column redundancy circuit | |
| JP2012515411A (en) | Dynamic leakage control for memory arrays | |
| US7675798B2 (en) | Sense amplifier control circuit and semiconductor device using the same | |
| US11270746B2 (en) | Word line driver circuitry, and associated methods, devices, and systems | |
| US7242609B2 (en) | Methods and apparatus for low power SRAM | |
| US10102900B2 (en) | Memory device with separate read active signal and write active signal having different activation periods used for word line selection during read and write operation | |
| US20100142305A1 (en) | Source control circuit and semiconductor memory device using the same | |
| WO2005088641A1 (en) | Semiconductor memory and operating method of semiconductor memory | |
| US6930952B2 (en) | Method of reading memory device in page mode and row decoder control circuit using the same | |
| KR102534321B1 (en) | Vpp receiving terminal driving circuit in semiconductor memory device for reducing current consumption in vpp | |
| KR0167294B1 (en) | Memory device for sequential access | |
| EP0468463B1 (en) | Semiconductor memory device | |
| US6084822A (en) | Semiconductor synchronous memory device responsive to external masking signal for forcing data port to enter into high-impedance state and method for controlling the same | |
| KR100906647B1 (en) | Semiconductor memory apparatus for reducing power consumption | |
| KR20210150914A (en) | Device adjusting the level of active voltage supplied in a refresh operation | |
| US6580656B2 (en) | Semiconductor memory device having memory cell block activation control circuit and method for controlling activation of memory cell blocks thereof | |
| US20010053098A1 (en) | Semiconductor memory device having reduced current consumption at internal boosted potential |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |