KR102530762B1 - 반도체 발광소자 패키지 - Google Patents

반도체 발광소자 패키지 Download PDF

Info

Publication number
KR102530762B1
KR102530762B1 KR1020180066316A KR20180066316A KR102530762B1 KR 102530762 B1 KR102530762 B1 KR 102530762B1 KR 1020180066316 A KR1020180066316 A KR 1020180066316A KR 20180066316 A KR20180066316 A KR 20180066316A KR 102530762 B1 KR102530762 B1 KR 102530762B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
semiconductor light
grooves
lead frames
Prior art date
Application number
KR1020180066316A
Other languages
English (en)
Other versions
KR20190106624A (ko
Inventor
이인형
장성민
정순원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US16/188,777 priority Critical patent/US10862015B2/en
Priority to CN201910034794.6A priority patent/CN110246834B/zh
Publication of KR20190106624A publication Critical patent/KR20190106624A/ko
Application granted granted Critical
Publication of KR102530762B1 publication Critical patent/KR102530762B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

본 발명의 일 실시예에 따른 반도체 발광소자 패키지는 제1 및 제2 리드 프레임 그리고 상기 제1 및 제2 리드 프레임의 측면을 둘러싸는 수지부를 포함하는 리드 프레임 구조체, 및 공융 접합에 의해 플립칩 형태로 상기 제1 및 제2 리드 프레임에 실장되는 반도체 발광소자를 포함한다. 여기서, 각각의 상기 제1 및 제2 리드 프레임은 제1 방향으로 나란히 연장되는 복수의 제1 홈들을 가질 수 있다.

Description

반도체 발광소자 패키지{Semiconductor light emitting device package}
본 발명의 기술적 사상은 반도체 발광소자 패키지에 관한 것이다.
반도체 발광소자는 종래의 광원에 비해 긴 수명, 낮은 소비전력, 빠른 응답 속도, 환경 친화성 등의 장점을 갖는 차세대 광원으로 알려져 있으며, 조명 장치, 디스플레이 장치, 전장용 램프 등 다양한 제품에서 중요한 광원으로 주목을 받고 있다.
본 발명의 기술적 사상이 해결하려는 과제는 제조 단가가 낮고 신뢰성이 향상된 반도체 발광소자 패키지를 제공하는 데에 있다.
본 발명의 일 실시예에 따른 반도체 발광소자 패키지는, 제1 및 제2 리드 프레임 그리고 상기 제1 및 제2 리드 프레임의 측면을 둘러싸는 수지부를 포함하는 리드 프레임 구조체 및 공융 접합에 의해 플립칩 형태로 상기 제1 및 제2 리드 프레임에 실장되는 반도체 발광소자를 포함하고, 각각의 상기 제1 및 제2 리드 프레임은 제1 방향으로 나란히 연장되는 복수의 제1 홈들을 가질 수 있다.
본 발명의 일 실시예에 따른 반도체 발광소자 패키지는, 제1 및 제2 리드 프레임 그리고 상기 제1 및 제2 리드 프레임의 측면을 둘러싸는 수지부를 포함하는 리드 프레임 구조체, 플립칩 형태로 상기 리드 프레임 구조체 상에 실장되고, 상기 제1 및 제2 리드 프레임에 각각 접촉하는 제1 및 제2 접합층을 포함하는 반도체 발광소자, 상기 반도체 발광소자의 상면에 부착된 형광체층, 및 상기 형광체층의 측면 및 상기 반도체 발광소자의 측면을 덮으며 상기 리드 프레임 구조체 상에 배치되는 봉지부를 포함하고, 각각의 상기 제1 및 제2 리드 프레임은 제1 방향으로 나란히 연장되는 복수의 제1 홈들을 가질 수 있다.
본 발명의 일 실시예에 따른 반도체 발광소자 패키지는, 제1 및 제2 리드 프레임 그리고 상기 제1 및 제2 리드 프레임의 측면을 둘러싸는 수지부를 포함하는 리드 프레임 구조체, 플립칩 형태로 상기 리드 프레임 구조체 상에 실장되고, 상기 제1 및 제2 리드 프레임에 각각 접촉하는 제1 및 제2 접합층을 포함하는 반도체 발광소자, 상기 반도체 발광소자의 상면에 부착된 형광체층, 및 상기 형광체층의 측면 및 상기 반도체 발광소자의 측면을 덮으며, 상기 리드 프레임 구조체 상에 배치되는 봉지부를 포함하고, 각각의 상기 제1 및 제2 리드 프레임은 제1 방향으로 나란히 연장되는 복수의 제1 홈들을 가지고, 상기 수지부는 실리콘 몰딩 콤파운드(SMC)로 이루어지고, 상기 제1 및 제2 접합층은 AuSn으로 이루어질 수 있다.
본 발명의 일 실시예에 따르면, 제조 단가가 낮고 신뢰성이 향상된 반도체 발광소자 패키지를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 개략적으로 나타낸 사시도이다.
도 2는 도 1에 나타낸 반도체 발광소자 패키지의 일부 구성을 생략하고 나타낸 사시도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지의 일부 구성 요소들을 나타내는 평면도이다.
도 4는 본 발명의 일 실시예에 채용되는 리드 프레임 구조체을 나타낸 사시도이다.
도 5는 본 발명의 일 실시예에 채용되는 리드 프레임을 나타낸 사시도이다.
도 6은 본 발명의 일 실시예에 채용되는 리드 프레임 구조체의 평면도이다.
도 7a 및 도 7b는 도 6의 A-A'선 및 B-B'선을 따라 절단된 단면도들을 나타낸다.
도 8은 본 발명에 일 실시예에 채용되는 반도체 발광소자를 나타내는 단면도이다.
도 9 내지 도 16은 본 발명의 실시예들에 채용되는 리드 프레임 구조체들을 나타내는 평면도들이다.
도 17은 비교예에 채용되는 리드 프레임 구조체를 나타내는 사시도이다.
도 18은 본 발명의 일 실시예에 따른 자동차용 헤드 램프를 나타낸 도면이다.
도 19는 본 발명의 일 실시에 따른 조명 장치로서 벌브형 램프를 나타내는 분해 사시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 예시적인 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 개략적으로 나타낸 사시도이다. 도 2는 도 1에 나타낸 반도체 발광소자 패키지의 일부 구성 요소 즉, 봉지부를 생략하고 나타낸 사시도이다. 도 3은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지의 일부 구성 요소들을 나타내는 평면도이다.
도 1 내지 도 3을 참조하면, 반도체 발광소자 패키지(1)는 리드 프레임 구조체(10), 반도체 발광소자(100), 형광체층(20), 및 봉지부(30)를 포함한다.
상기 리드 프레임 구조체(10)는 한 쌍의 리드 프레임들(14)과 수지부(12)를 포함할 수 있다. 상기 수지부(12)는 상기 리드 프레임들(14)의 측면을 둘러싸도록 배치될 수 있다. 상기 수지부(12)는 예를 들어, 실리콘 몰딩 콤파운드(Silicone Molding Compound, SMC)로 이루어질 수 있다. 상기 리드 프레임들(14)은 예를 들어, 구리(Cu)를 포함할 수 있다. 상기 리드 프레임 구조체(10)는 패키지 기판으로 지칭될 수 있다. 각각의 상기 리드 프레임들(14)은 제1 방향(X 방향)으로 나란히 연장되는 복수 개의 홈들(G)을 가질 수 있다. 상기 제1 방향(X 방향)과 수직한 제2 방향(Y 방향)에서 상기 홈들(G)은 일정한 간격으로 배치될 수 있다. 상기 제2 방향(Y 방향)에서 상기 홈들(G)의 폭(Wg)은 서로 동일할 수 있다.
상기 반도체 발광소자(100)는 상기 리드 프레임들(14)에 플립칩(flip chip) 형태로 실장될 수 있다. 상기 반도체 발광소자(100)는 상기 리드 프레임들(14)에 공융 접합(유테틱 본딩)에 의해 실장될 수 있다. 공융 접합(유테틱 본딩)을 위해, 상기 반도체 발광소자(100)는 예를 들어, 유테틱 합금(예를 들어, AuSn 합금)으로 이루어진 접합층들(170n, 170p)을 포함하고, 상기 리드 프레임들(14)은 표면에 형성되고, 예를 들어, Ni/Pd/Au로 이루어진 다층 구조의 도금층을 포함할 수 있다. 상기 반도체 발광소자(100)는 예를 들어, 청색광 또는 자외선을 방출할 수 있다.
상기 반도체 발광소자(100)는 상기 홈들(G)과 중첩되는 위치에 실장될 수 있다. 상기 반도체 발광소자(100)의 크기가 작은 경우에 상기 홈들(G)의 일부와 중첩되는 위치에 실장될 수 있다. 상기 반도체 발광소자(100)의 상기 접합층들(170n, 170p)의 에지(edge)들이 상기 홈들(G)과 중첩될 수 있다. 상기 제2 방향(Y 방향)에서 양 끝단에 위치하는 상기 접합층들(170n, 170p)의 제1 에지(edge)들이 상기 홈들(G) 중 바깥 쪽에 배치된 홈들(G)과 중첩될 수 있다. 상기 제1 방향(X 방향)에서 양 끝단에 위치하는 상기 접합층들(170n, 170p)의 제2 에지(edge)들의 일부분이 상기 홈들(G)과 중첩될 수 있다.
상기 형광체층(20)은 반도체 발광소자(100)의 상면에 부착되고, 형광체 분말들과 수지(예를 들어, 실리콘 수지)가 혼합된 형광 필름일 수 있다. 상기 형광체 분말들은 예를 들어, 황색 형광체 분말들일 수 있다.
상기 봉지부(30)는 상기 반도체 발광소자(100)의 측면들을 둘러싸면서, 상기 형광체층(20)의 상면이 노출되도록 리드 프레임 구조체(10) 상에 배치될 수 있다. 상기 봉지부(30)의 제1 방향(X 방향)의 크기 및 제2 방향(Y 방향)의 크기는 상기 리드 프레임 구조체(10)의 크기와 동일할 수 있다. 상기 봉지부(30)의 측면들은 상기 리드 프레임 구조체(10)의 측면들과 공면들을 이룰 수 있다. 상기 봉지부(30)는 예를 들어, TiO2 분말을 포함하는 실리콘 수지로 이루어질 수 있다.
상기 반도체 발광소자 패키지(1)는 상기 반도체 발광소자(100)의 일측에 배치되고, 상기 리드 프레임들(14)에 실장된 제너 다이오드(50)를 더 포함할 수 있다. 상기 봉지부(30)는 제너 다이오드(50)를 완전히 덮을 수 있다. 상기 제너 다이오드(50)는 단방향 제너 다이오드 또는 양방향 제너 다이오드일 수 있다. 상기 제너 다이오드(50)는 상기 리드 프레임들(14)에 예를 들어, 공융 접합(유테틱 본딩)에 의해 실장될 수 있다. 상기 반도체 발광소자(100)와 상기 제너 다이오드(50)는 병렬로 연결될 수 있다.
상기 반도체 발광소자 패키지(1)의 두께는 예를 들어, 0.46 mm이다. 리드 프레임 구조체(10)의 두께는 예를 들어, 0.20 mm이다.
본 발명의 일 실시예에 의하면, 세라믹 기판(AlN, Al2O3 등)을 패키지 기판으로 사용하고, 파장변환을 위해 세라믹 형광체 플레이트(Ceramic Phosphor Plate, CPP)를 사용하는 반도체 발광소자 패키지에 비해 낮은 제조 단가로 상기 반도체 발광소자 패키지(1)를 제조할 수 있다. 상기 리드 프레임들(14)이 복수 개의 홈들(G)을 포함함으로써, 리드 프레임 구조체(10)와 반도체 발광소자(100) 간의 열팽창 계수 차이에 의한 열응력이 감소될 수 있으며, 반도체 발광소자 패키지의 신뢰성이 향상될 수 있다. 그리고, 솔더를 사용하지 않고, 반도체 발광소자(100)를 직접적으로 공융 접합(AuSn 등)에 의해 리드 프레임(14)에 실장하므로, 상기 반도체 발광소자 패키지(1)를 사용하는 중에 솔더의 리멜팅(remelting) 등의 신뢰성 문제가 발생하지 않는다. 또한, 상기 반도체 발광소자 패키지(1)은 에폭시 수지를 포함하지 않으므로, 황변 등의 문제가 없다.
공융 접합에 의해 반도체 발광소자(100)를 리드 프레임 구조체(10) 상에 실장하는 공정을 간략히 설명한다. 본 발명의 일 실시예에서는 반도체 발광소자(100)에 비해 열팽창 계수가 큰 리드 프레임 구조체(10)를 가열하지 않고, 가열된 콜렛(collet)을 이용하여 진공 흡착 방식으로 반도체 발광소자(100)를 들어 올리고 반도체 발광소자(100)를 가열한다. 가열된 반도체 발광소자(100)의 접합층들(170n, 170p)이 용융되고, 리드 프레임 구조체(10)의 리드 프레임(14)의 도금층과 공융 접합을 형성한다. 이와 같은 실장 공정에 의해 반도체 발광소자(100)와 리드 프레임 구조체(10) 사이의 열팽창 계수 차이로 인한 발생하는 열응력을 감소할 수 있다.
도 4는 본 발명의 일 실시예에 채용되는 리드 프레임 구조체(패키지 기판)를 나타낸 사시도이다. 도 5는 본 발명의 일 실시예에 채용되는 리드 프레임을 나타낸 사시도이다. 도 6은 본 발명의 일 실시예에 채용되는 리드 프레임 구조체(패키지 기판)의 평면도이고, 도 7a 및 도 7b는 도 6의 A-A'선 및 B-B'선을 따라 절단된 단면도들을 나타낸다.
도 4, 도 5 도, 6, 도 7a 및 도 7b를 함께 참조하면, 상기 리드 프레임 구조체(10)는 한 쌍의 리드 프레임들(14)과 수지부(12)를 포함할 수 있다. 상기 리드 프레임 구조체(10)는 평평한 상면을 가질 수 있다. 상기 리드 프레임들(14)의 상면들과 상기 수지부(12)의 상면은 공면을 이룰 수 있다. 상기 리드 프레임 구조체(10)는 평평한 하면을 가질 수 있다. 상기 리드 프레임들(14)의 하면들과 상기 수지부(12)의 하면은 공면을 이룰 수 있다.
각각의 상기 리드 프레임들(14)은 상기 제1 방향(X 방향)으로 연장되고, 3개의 홈들(G)을 가질 수 있다. 상기 홈들(G)은 상기 제1 방향(X 방향)으로 나란히 연장될 수 있다. 상기 홈들(G)의 연장 길이는 리드 프레임(14)의 폭보다 작을 수 있다. 상기 홈들(G)의 연장 길이는 서로 동일할 수 있다. 일 실시예에서, 상기 홈들(G)의 적어도 일부의 연장 길이가 나머지보다 짧을 수 있다. 예를 들어, 3개의 홈들(G) 중 가운데에 위치한 홈(G)의 길이가 바깥 쪽에 위치한 2개의 홈들(G)의 길이보다 짧을 수 있다. 상기 홈들(G)은 리드 프레임(14)의 내측면에서 시작하여 외측면으로 연장될 수 있다. 여기서 내측면이란 한 쌍의 리드 프레임들(14)이 서로 마주 보는 측면을 지칭하고, 외측면이란 내측면과 반대 쪽에 위치하는 측면을 지칭한다. 상기 홈들(G)은 제2 방향(Y 방향)에서 서로 이격될 수 있다. 상기 홈들(G)은 상기 제2 방향(Y 방향)에서 동일한 간격으로 배치될 수 있다.
여기서, 리드 프레임(14)의 폭은 상기 제1 방향(X 방향)의 크기이고, 리드 프레임(14)의 길이는 상기 제2 방향(Y 방향)의 크기이고, 리드 프레임(14)의 두께는 제3 방향(Z 방향)의 크기이다. 상기 제1 방향(X 방향)은 폭 방향이고, 상기 제2 방향(Y 방향)은 길이 방향이고, 상기 제3 방향(Z 방향)은 두께 방향일 수 있다.
각각의 상기 리드 프레임들(14)은 상부 영역(14t)과 하부 영역(14s)을 가지고, 하부 영역(14ls)의 폭 및 길이가 상부 영역(14t)의 폭 및 길이보다 작을 수 있다. 상기 홈들(G)은 상기 상부 영역(14t)에 형성될 수 있다. 상기 홈들(G)의 깊이는 상기 상부 영역(14t)의 두께(Tt)와 동일할 수 있다. 상기 홈들(G)은 수지부(12)로 채워질 수 있다. 상기 홈들(G) 내에 채워진 수지부(12)의 상면은 상기 리드 프레임들(14)의 상면과 공면을 이룰 수 있다. 상기 홈들(G) 내에 채워진 수지부(12)의 상면은 상기 상부 영역(14t)의 상면과 공면을 이룰 수 있다.
상기 리드 프레임(14)의 상부 영역(14t)의 두께(Tt)가 상기 리드 프레임(14)의 하부 영역(14s)의 두께(Ts)보다 얇을 수 있다. 리드 프레임 구조체(10)의 전체 두께(T)는 예를 들어, 0.2 mm이고, 상기 리드 프레임(14)의 상기 상부 영역(14t)의 두께(Tt)는 예를 들어, 0.07 mm이고, 상기 리드 프레임(14)의 상기 하부 영역(14s)의 두께(Ts)는 예를 들어, 0.13 mm일 수 있다.
도 8은 본 발명에 일 실시예에 채용되는 반도체 발광소자를 나타내는 단면도이다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 반도체 발광소자(100)는 기판(105), 발광 구조물(110), 제1 절연층(130), 제2 절연층(150), 제3 절연층(160), 제1 투명 전극층(140), 제2 투명 전극층(142), 반사 전극층(144), 투명 보호층(138), 제1 연결 전극(155n), 제2 연결 전극(155p), 제1 전극 패드(165n), 제2 전극 패드(165p), 제1 접합층(170n) 및 제2 접합층(170p)을 포함할 수 있다.
상기 반도체 발광소자(100)는 공융 접합(eutectic bonding)에 의해 플립칩 형태로 패키지 기판에 실장된다.
상기 기판(105)은 전면(105s1) 및 상기 전면(105s1)에 대향하는 후면(105s2)을 가질 수 있다. 상기 기판(105)은 반도체 성장용 기판일 수 있으며, 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 상기 사파이어는 질화물 반도체 성장용 기판으로 이용될 수 있다.
명세서 전체에 걸쳐서, "전면" 및 "후면" 등의 용어는 구성요소에 있어 상대적인 위치를 구별하기 위해 사용되는 것으로써, 이들 용어들에 의하여 본 발명의 기술적 사상이 한정되는 것이 아니다. 따라서, 이들 "전면" 및 "후면" 등과 같은 용어는 다른 용어, 예를 들어 "제1면" 및 "제2면" 등과 같은 용어, 또는 "상면" 및 "하면" 등과 같은 용어로 대체되어 명세서의 구성요소들을 설명하기 위하여 사용될 수도 있다. 따라서, 상기 기판(105)의 상기 전면(105s1) 및 상기 후면(105s2)은 상기 기판(105)의 상면(105s1) 및 하면(105s2)로 대체되거나, 또는 상기 기판(105)의 제1면(105s1) 및 제2면(105s2)로 대체되어 사용될 수 있다.
상기 발광 구조물(110)은 상기 기판(105)의 상기 전면(105s1) 상에 배치될 수 있다.
일 예에서, 상기 기판(105)의 상기 전면(105s1)은 요철 구조로 형성될 수 있으며, 이러한 요철 구조는 상기 발광 구조물(110)을 구성하는 반도체 층들의 결정성과 광 방출 효율을 향상시킬 수 있다. 본 실시예에서는 상기 기판(105)의 상기 전면(105s1)의 요철 구조는 돔 형상의 볼록한 형태를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 기판(105)의 상기 전면(105s1)의 요철 구조는 사각형, 삼각형 등의 다양한 형태로 형성될 수 있다. 또한, 상기 기판(105)의 상기 전면(105s1)의 요철 구조는 선택적으로 형성될 수 있으며, 생략될 수도 있다.
일 예에서, 상기 기판(105)은 실시 형태에 따라서 추후 제거될 수도 있다. 예를 들어, 상기 발광 구조물(110)을 성장시키기 위한 성장용 기판으로 제공된 후 분리 공정을 거쳐 제거될 수 있다. 상기 기판(105)의 분리는 레이저 리프트 오프(LLO), 케미컬 리프트 오프(CLO) 등의 방식을 통해 상기 발광 구조물(110)과 분리될 수 있다.
도면에는 도시되지 않았으나, 상기 기판(105)의 전면(105s1)에는 버퍼층이 더 구비될 수 있다. 상기 버퍼층은 기판(105) 상에 성장되는 반도체층의 격자 결함 완화를 위한 것으로, 질화물 등으로 이루어진 언도프 반도체층으로 이루어질 수 있다. 상기 버퍼층은 언도프 GaN, AlN, InGaN 등이 적용될 수 있으며, 500℃ 내지 600℃의 저온에서 수십 내지 수백 Å의 두께로 성장시켜 형성할 수 있다. 여기서, 언도프라 함은 반도체층에 불순물 도핑 공정을 따로 거치지 않은 것을 의미한다. 다만, 이러한 버퍼층은 필수적인 요소는 아니며 실시 형태에 따라 생략될 수도 있다.
상기 발광 구조물(110)은 제1 도전형 반도체층(115), 활성층(120) 및 제2 도전형 반도체층(125)을 포함할 수 있다.
상기 제1 도전형 반도체층(115)은 상기 기판(105)의 상기 전면(105s1)으로부터 성장되어 형성될 수 있다. 상기 제1 도전형 반도체층(115)은 n형 불순물이 도핑된 반도체로 이루어질 수 있으며, n형 질화물 반도체층일 수 있다. 평면으로 보았을 때, 상기 제1 도전형 반도체층(115)은 사각형 모양일 수 있다.
상기 제2 도전형 반도체층(125)은 p형 불순물이 도핑된 반도체로 이루어질 수 있으며, p형 질화물 반도체층일 수 있다.
일 예에서, 실시 형태에 따라서 상기 제1 및 제2 도전형 반도체층들(115, 125)은 위치가 바뀌어 적층될 수도 있다. 이러한 제1 및 제2 도전형 반도체층들(115, 125)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x<1, 0≤y<1, 0≤x+y<1임)을 가지며, 예컨대, GaN, AlGaN, InGaN, AlInGaN 등의 물질이 이에 해당될 수 있다.
상기 활성층(120)은 상기 제1 및 제2 도전형 반도체층들(115, 125) 사이에 개재될 수 있다. 상기 활성층(120)은 상기 반도체 발광소자(100)의 동작 시에 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출할 수 있다. 상기 활성층(120)은 상기 제1 및 제2 도전형 반도체층들(115, 125)의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 도전형 반도체층들(115, 125)이 GaN계 화합물 반도체인 경우, 상기 활성층(120)은 GaN의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 InGaN계 화합물 반도체를 포함할 수 있다. 또한, 상기 활성층(120)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(Multiple Quantum Wells, MQW) 구조, 예컨대, InGaN/GaN 구조가 사용될 수 있다. 다만, 이에 제한되는 것은 아니므로 상기 활성층(120)은 단일 양자우물 구조(Single Quantum Well, SQW)가 사용될 수도 있다.
상기 발광 구조물(110)은, 상기 제2 도전형 반도체층(125), 상기 활성층(120) 및 상기 제1 도전형 반도체층(115)의 일부가 식각된 리세스 영역(E)과, 상기 리세스 영역(E) 주위의 메사 영역(M)을 포함할 수 있다. 도면들에서, 도면 부호 "B"는 상기 리세스 영역(E)과 상기 메사 영역(M) 사이의 경계(B)를 나타낼 수 있다. 상기 메사 영역(M)의 상면은 상기 리세스 영역(E)의 상면보다 높을 수 있다. 일 예에서, 상기 메사 영역(M)은 하부에서 상부로 갈수록 점점 좁아지는 모양일 수 있다. 따라서, 상기 메사 영역(M)은 경사진 측면을 가질 수 있다.
일 예에서, 상기 리세스 영역(E)의 상면의 일부는 제1 콘택 영역(CT1)으로 정의할 수 있다. 일 예에서, 상기 메사 영역(M)의 상면의 적어도 일부는 제2 콘택 영역(CT2)으로 정의할 수 있다.
상기 제1 투명 전극층(140)이 상기 발광 구조물(110)의 상기 제2 도전형 반도체층(125) 상에 배치될 수 있다. 상기 제1 투명 전극층(140)은 상기 제2 도전형 반도체층(125)의 상기 제2 콘택 영역(CT2)에 배치되어 상기 제2 도전형 반도체층(125)과 전기적으로 접속될 수 있다.
상기 제1 절연층(130)은 상기 제1 투명 전극층(140) 상에 배치될 수 있다. 상기 제1 절연층(130)은 상기 제1 도전형 반도체층(115)의 일부 및 상기 제2 도전형 반도체층(125)의 일부를 덮을 수 있다. 상기 제1 절연층(130)은 상기 메사 영역(M)에 위치하는 복수의 홀들(PD)을 포함할 수 있다. 상기 제1 절연층(130)은 상기 메사 영역(M)에서 상기 제1 투명 전극층(140)을 부분적으로 덮을 수 있다. 예를 들어, 상기 복수의 홀들(PD)은 사각 격자 형태 등의 다양한 형태로 배치될 수 있다. 복수의 홀들(PD)은 원형의 단면을 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 복수의 홀들(PD)은 다각형 또는 링 형상의 단면을 가질 수 있다.
일 실시예에서, 상기 제1 투명 전극층(140)은 상기 복수의 홀들(PD)과 어긋하는 복수의 홀들을 가질 수 있다. 이 경우, 상기 제1 절연층(130)이 상기 제1 투명 전극층(140)의 상기 복수의 홀들을 채울 수 있다.
상기 제1 절연층(130)은 상기 제2 도전형 반도체층(125)보다 낮은 굴절률을 가지는 물질로 이루어질 수 있다. 상기 제1 절연층(130)은 예를 들어, SiO2, SiN, TiO2, HfO 및 MgF2로 구성된 그룹으로부터 선택된 적어도 하나를 포함할 수 있다. 일 실시예에서, 상기 제1 절연층(130)은 서로 다른 굴절률을 갖는 절연막들이 교대로 적층된 분산 브래그 반사체(Distributed Bragg Reflector) 구조를 가질 수 있다.
상기 제2 투명 전극층(142)은 상기 제1 절연층(130) 상에 배치되고, 상기 복수의 홀들(PD)을 통하여 상기 제1 투명 전극층(140)과 접촉할 수 있다.
상기 제1 투명 전극층(140) 및 상기 제2 투명 전극층(142)은 ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 및 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)로부터 선택된 적어도 하나를 포함할 수 있다.
상기 반사 전극층(144)은 상기 제2 투명 전극층(142) 상에 배치될 수 있다. 상기 제2 투명 전극층(142)은 상기 반사 전극층(144)과 상기 제1 절연층(130) 사이의 접착 특성을 개선할 수 있다. 상기 반사 전극층(144)은 Ag, Cr, Ni, Ti, Al, Rh, Ru 또는 이들의 조합을 포함할 수 있다.
상기 투명 보호층(138)은 상기 반사 전극층(144)의 상면 및 측면을 덮으면서 상기 반사 전극층(144)을 보호할 수 있다. 상기 투명 보호층(138)은 상기 제2 투명 전극층(142)의 측면을 덮을 수 있다. 상기 투명 보호층(138)은 상기 반사 전극층(144)의 상면을 덮으며 볼록한 표면을 가지는 상면부(R1)및 상기 반사 전극층(144)의 측면 및 상기 제2 투명 전극층(142)의 측면을 덮으며 경사진 표면을 가지는 측면부(R2)를 포함할 수 있다. 상기 투명 보호층(138)을 형성함으로써, 상기 반사 전극층(144)의 접착 특성이 향상되고, 상기 반사 전극층(144)을 이루는 금속 원소의 마이그레이션(migration)이 억제될 수 있다.
제1 절연층(130), 제2 투명 전극층(142) 및 반사 전극층(144)은 전방향 반사체(omni-directional reflector)를 구성할 수 있다. 상기 전방향 반사체(omni-directional reflector)은 활성층(120)으로부터 방출되는 광에 대한 반사율을 증가시키므로, 광추출 효율이 향상될 수 있다. 일 실시예에서, 제2 투명 전극층(142)은 생략될 수 있고, 이 경우 제1 절연층(130) 및 반사 전극층(144)이 전방향 반사체(omni-directional reflector)를 구성할 수 있다.
상기 투명 보호층(138)은 투명한 도전성 물질로 형성되거나, 투명한 절연성 물질로 형성될 수 있다. 상기 투명한 도전성 물질은 ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 및 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)로부터 선택된 적어도 하나를 포함하거나, 전도성 고분자를 포함할 수 있다. 상기 투명한 절연성 물질은 SiO2, SiN, TiO2, HfO 및 MgF2로 구성된 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 제2 절연층(150)은 상기 투명 보호층(138) 및 상기 제1 절연층(130) 상에 배치될 수 있다.
상기 제1 절연층(130) 및 상기 제2 절연층(150)을 관통하여 상기 제1 도전형 반도체층(115)의 상기 제1 콘택 영역(CT1)을 노출시키는 제1 개구부(OPa)가 형성될 수 있다. 상기 투명 보호층(138)이 투명한 절연성 물질로 이루어진 경우, 상기 제2 절연층(150) 및 상기 투명 보호층(138)을 관통하여 상기 반사 전극층(144)의 제3 콘택 영역(CT3)을 노출시키는 제2 개구부(OPb)가 형성될 수 있다. 상기 제1 개구부(OPa)는 상기 리세스 영역(E)에 위치하고, 상기 제2 개구부(OPb)는 상기 메사 영역(M)에 위치할 수 있다.
상기 제1 연결 전극(155n)은 상기 제2 절연층(150) 상에 배치되며 상기 제1 개구부(OPa)를 통해 상기 제1 도전형 반도체층(115)의 상기 제1 콘택 영역(CT1) 상으로 연장되어 상기 제1 도전형 반도체층(115)과 전기적으로 연결될 수 있다. 상기 제1 연결 전극(155n)은 상기 제1 도전형 반도체층(115)의 상기 제1 콘택 영역(CT1)과 접촉할 수 있다. 일 예에서, 상기 제1 연결 전극(155n)과 상기 제1 도전형 반도체층(115)의 상기 제1 콘택 영역(CT1) 사이의 접촉 저항 특성을 개선하기 위하여, 상기 제1 연결 전극(155n)과 상기 제1 도전형 반도체층(115)의 상기 제1 콘택 영역(CT1) 사이에 도전성 버퍼층이 배치될 수 있다.
상기 제2 도전성 패턴(155p)은 상기 제2 절연층(150) 상에 배치되며 상기 제2 개구부(OPb)를 통해 상기 반사 전극층(144)의 상기 제3 콘택 영역(CT3) 상으로 연장되어 상기 반사 전극층(144)과 전기적으로 연결될 수 있다. 따라서, 상기 제2 도전성 패턴(155p)은 상기 반사 전극층(144)을 통하여 상기 제2 도전형 반도체층(125)과 전기적으로 연결될 수 있다.
이와 달리, 상기 투명 보호층(138)이 투명한 도전성 물질로 이루어진 경우, 상기 제2 절연층(150)을 관통하여 상기 투명 보호층(138)의 제3 콘택 영역을 노출시키는 제2 개구부가 형성될 수 있다. 상기 제2 도전성 패턴(155p)은 상기 제2 절연층(150) 상에 배치되며 상기 제2 개구부를 통해 상기 반사 전극층(144)과 전기적으로 연결될 수 있다.
상기 제1 연결 전극(155n) 및 상기 제2 연결 전극(155p)은 상기 제2 절연층(150) 상에 배치되며 서로 동일한 물질로 형성되고 서로 이격될 수 있다. 예를 들어, 상기 제1 연결 전극(155n) 및 상기 제2 연결 전극(155p)은 Al, Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, Cr 등의 금속 또는 이들의 합금 중 하나 이상을 포함한 물질로 형성될 수 있다.
상기 제3 절연층(160)은 상기 제1 연결 전극(155n) 및 상기 제2 도전성 패턴(155p) 상에 배치되면서 상기 제1 연결 전극(155n)의 제4 콘택 영역(CT4)을 노출시키는 제3 개구부(160a) 및 상기 제2 도전성 패턴(155p)의 제5 콘택 영역(CT5)을 노출시키는 제4 개구부(160b)를 가질 수 있다.
상기 제1 연결 전극(155n)의 상기 제4 콘택 영역(CT4) 상에 제1 전극 패드(165n)가 배치될 수 있고, 상기 제2 도전성 패턴(155p)의 상기 제5 콘택 영역(CT5) 상에 제2 전극 패드(165p)가 배치될 수 있다. 상기 제1 전극 패드(165n) 상에 제1 접합층(170n)이 배치되고, 상기 제2 전극 패드(165p) 상에 제2 접합층(170p)이 배치될 수 있다. 상기 제1 및 제2 전극 패드들(165n, 165p)은 Ti, Ni, Au 등의 금속이 적층된 다층 구조를 가질 수 있다. 상기 제1 및 제2 접합층들(170n, 170p)은 Sn, AuSn 등의 도전성 물질로 형성될 수 있다. 일 실시예에서, 상기 제1 및 상기 제2 전극 패드들(165n, 165p)은 생략될 수 있다. 이 경우, 제1 접합층(170n) 및 제2 접합층(170p)은 각각 제1 연결 전극(155n) 및 제2 연결 전극(155p) 상에 직접 배치될 수 있다.
상기 제1 및 제2 접합층들(170n, 170p)의 측면을 덮는 몰딩부(172)가 형성될 수 있다. 상기 몰딩부(172)는 TiO2, Al2O3 등의 광반사성 분말들을 포함하는 수지(예를 들어, 실리콘 수지)로 이루어질 수 있다. 상기 몰딩부(172)의 상면이 상기 제1 및 제2 접합층들(170n, 170p)의 상면과 공면을 이루는 것으로 도시되어 있으나, 이에 한정되지 않는다. 상기 몰딩부(172)의 상면은 상기 제1 및 제2 접합층들(170n, 170p)의 상면보다 낮을 수 있다. 상기 제1 및 제2 접합층들(170n, 170p)이 상기 몰딩부(172)의 상면보다 돌출될 수 있다.
도 9 내지 16은 본 발명의 실시예들에 채용되는 리드 프레임 구조체들을 나타내는 평면도들이다.
도 9를 참조하면, 리드 프레임 구조체(10A)의 경우, 도 4 내지 도 6과 달리, 리드 프레임(14a)의 3개의 홈들(G)이 리드 프레임(14a)의 외측면에서 시작하여 내측면으로 연장될 수 있다.
도 10 및 도 11을 참조하면, 리드 프레임 구조체들(10B, 10C)의 경우, 도 4 내지 도 6과 달리, 리드 프레임들(14b, 14c)의 홈들(G) 중 일부는 리드 프레임(14b, 14c)의 외측면에서 시작하여 내측면을 연장되고, 나머지는 리드 프레임(14b, 14c)의 내측면에서 시작하여 외측면으로 연장될 수 있다.
도 10의 리드 프레임 구조체(10B)의 경우, 3개의 홈들(G) 중 가운데 위치한 홈(G)이 리드 프레임(14b)의 외측면에서 시작하여 내측면을 연장될 수 있다. 반대로, 도 11의 리드 프레임 구조체(10C)의 경우, 3개의 홈들(G) 중 바깥 쪽에 위치한 2개의 홈들(G)이 리드 프레임(14c)의 외측면에서 시작하여 내측면을 연장될 수 있다.
도 12를 참조하면, 리드 프레임 구조체(10D)의 경우, 도 4 내지 도 6과 달리, 리드 프레임(14d)은 2개의 홈들(G)을 포함할 수 있다. 도 12의 리드 프레임(14d)은 도 4 내지 도 6의 리드 프레임(14)에서 가운데 위치한 홈(G)이 생략된 구조를 가질 수 있다.
도 13을 참조하면, 리드 프레임 구조체(10E)의 경우, 도 4 내지 도 6과 달리, 리드 프레임(14e)은 4개의 홈들(G)을 포함할 수 있다. 도 13의 리드 프레임(14e)은 도 4 내지 도 6에 비해 더 좁은 간격으로 배치된 홈들(G)을 포함할 수 있다.
도 14를 참조하면, 리드 프레임 구조체(10F)의 경우, 3개의 홈들(G) 중 가운데 위치한 홈(G)(중간 홈(G)으로 지칭함)의 폭(Wgc)이 바깥 쪽에 위치한 2개의 홈들(G)(외측 홈(G)으로 지칭함)의 폭(Wgo)보다 클 수 있다. 도 3과 달리, 실장되는 반도체 발광소자(100)가 2개의 제1 접합층들(170n) 및 2개의 상기 제2 접합층들(170p)을 포함하는 경우에, 각각의 리드 프레임(14f)의 중간 홈(G)은 2개의 제1 접합층들(170n)의 서로 인접한 에지들과 중첩되거나, 2개의 제2 접합층들(170n)의 서로 인접한 에지들과 중첩될 수 있다.
반도체 발광소자(100)의 제1 접합층(170n) 및 제2 접합층(170p)의 구조에 따라, 한 쌍의 리드 프레임들(14f) 중 어느 하나만 폭이 더 큰 중간 홈(G)을 가질 수 있다.
도 15를 참조하면, 리드 프레임 구조체(10G)의 경우, 도 4 내지 도 6과 달리, 리드 프레임(14g)은 제1 방향(X 방향)으로 연장되는 3개의 제1 홈들(G1) 및 제2 방향(Y 방향)으로 연장되는 제2 홈(G2)을 가질 수 있다. 제2 홈(G2)은 제1 홈들(G1)의 끝단들과 중첩되도록 배치될 수 있다.
도 15의 리드 프레임(14g)에 반도체 발광소자(100)가 실장되는 경우, 상기 제2 방향(Y 방향)에서 양 끝단에 위치하는 상기 접합층들(170n, 170p)의 제1 에지(edge)들이 상기 제1 홈들(G1) 중 바깥 쪽에 배치된 제1 홈들(G1)과 중첩될 수 있다. 상기 제1 방향(X 방향)에서 양 끝단에 위치하는 상기 접합층들(170n, 170p)의 제2 에지(edge)들 중 외측의 제2 에지가 상기 제2 홈(G2)과 중첩될 수 있다.
도 16을 참조하면, 리드 프레임 구조체(10H)의 경우, 도 4 내지 도 6과 달리, 리드 프레임(14h)은 제1 방향(X 방향)으로 연장되는 2개의 제1 홈들(G1) 및 제2 방향(Y 방향)으로 연장되는 제2 홈(G2)을 가질 수 있다. 제2 홈(G2)은 제1 홈들(G1)의 끝단들과 중첩되도록 배치될 수 있다.
도 16의 리드 프레임(14h)에 반도체 발광소자(100)가 실장되는 경우, ㅅ아기 제2 방향(Y 방향)에서 양 끝단에 위치하는 상기 접합층들(170n, 170p)의 제1 에지(edge)들이 상기 제1 홈들(G1)과 중첩될 수 있다. 상기 제1 방향(X 방향)에서 양 끝단에 위치하는 상기 접합층들(170n, 170p)의 제2 에지(edge)들 중 외측의 제2 에지가 상기 제2 홈(G2)과 중첩될 수 있다.
실시예들에서, 도 15 및 도 16의 제2 홈(G2)이 도 9 내지 도 11, 도 13 및 도 14의 리드 프레임들에 적용될 수 있다.
도 17은 비교예에 채용되는 리드 프레임을 나타내는 사시도이다.
도 17에는 도 4에 도시된 리드 프레임 구조체(10)와 달리, 홈들(G)을 가지지 않는 리드 프레임들(14r) 및 수지부(12r)로 이루어진 리드 프레임 구조체(10r)가 도시되어 있다.
도 17에 도시된 리드 프레임 구조체(10r)를 채용한 반도체 발광소자 패키지(비교예)와 도 4에 도시된 리드 프레임 구조체(10)를 채용한 본 발명의 일 실시예에 따른 반도체 발광소자 패키지(1)에 대해 열 응력 시뮬레이션(온도 범위 -45℃ ~ 125℃)을 수행하였다. 그 결과, 본 발명의 일 실시예에 따른 반도체 발광소자 패키지(1)는 비교예에 비해, 반도체 발광소자에 가해지는 열응력이 36% 감소하는 것을 확인할 수 있었다. 본 발명의 일 실시예에 따른 반도체 발광소자 패키지(1)는 복수의 홈들(G)을 가지는 리드 프레임들(14)을 채용함으로써, 반도체 발광소자에 가해지는 응력을 분산시키고 감소시킬 수 있다.
본 발명의 일 실시예에 따르면, 리드 프레임 구조체와 반도체 발광소자 간의 열팽창 계수 차이에 의한 열응력을 감소할 수 있으므로, 신뢰성이 향상된 반도체 발광소자 패키지를 제조할 수 있다. 따라서, 본 발명의 일 실시예에 따른 반도체 발광소자 패키지는 전장용(automotive) 램프, 고출력 LED 조명 등 고신뢰성을 요구하는 분야에 적용될 수 있다.
도 18은 본 발명의 일 실시예에 따른 자동차용 헤드 램프를 나타낸 도면이다.
도 18을 참조하면, 본 실시예에 따른 자동차용 헤드 램프(500)는 서로 다른 목적에 의해 발광하는 복수의 광원들을 가질 수 있다. 자동차용 헤드 램프(500)는 로우 빔(low beam, 510, 520), 하이 빔(high beam, 530), 코너링 라이트(540), 주간 주행등(DRL, 550), 턴 시그널 램프(turn signal lamp, 560) 등의 광원들을 포함할 수 있다. 각 광원들(510~560)에 본 발명의 반도체 발광소자 패키지가 채용될 수 있다.
그리고, 자동차용 리어 콤비네이션 램프에 포함되는 정지등(stop lamp), 미등(tail lamp), 후진등(back up lamp), 방향지시등(turn signal lamp) 등의 광원들에도 본 발명의 반도체 발광소자 패키지가 채용될 수 있다.
도 19는 본 발명의 일 실시에 따른 조명 장치로서 벌브형 램프를 나타내는 분해 사시도이다.
도 19의 조명 장치(1100)는 소켓(1110), 전원부(1120), 방열부(1130), 광원모듈(1140) 및 광학부(1150)를 포함할 수 있다.
소켓(1110)은 기존의 조명 장치와 대체 가능하도록 구성될 수 있다. 조명 장치(1100)에 공급되는 전력은 소켓(1110)을 통해서 인가될 수 있다. 도시된 바와 같이, 전원부(1120)는 제1 전원부(1121) 및 제2 전원부(1122)로 분리되어 조립될 수 있다. 방열부(1130)는 내부 방열부(1131) 및 외부 방열부(1132)를 포함할 수 있고, 내부 방열부(1131)는 광원모듈(1140) 및/또는 전원부(1120)와 직접 연결될 수 있고, 이를 통해 외부 방열부(1132)로 열이 전달되게 할 수 있다. 광학부(1150)는 광원모듈(1140)이 방출하는 빛을 고르게 분산시키도록 구성될 수 있다.
광원모듈(1140)은 전원부(1120)로부터 전력을 공급받아 광학부(1150)로 빛을 방출할 수 있다. 광원모듈(1140)은 하나 이상의 광원(1141), 회로기판(1142) 및 컨트롤러(1143)를 포함할 수 있고, 컨트롤러(1143)는 발광소자(1141)들의 구동 정보를 저장할 수 있다. 상기 광원(1141)에 본 발명의 반도체 발광소자 패키지가 채용될 수 있다.
조명 장치(1100)는 통신 모듈을 더 포함 수 있으며 상기 통신 모듈을 통하여 홈-네트워크(home-network) 통신을 구현할 수 있다. 예를 들어, 상기 통신 모듈은 지그비(Zigbee), 와이파이(WiFi) 또는 라이파이(LiFi)를 이용한 무선 통신 모듈일 수 있으며, 스마트폰 또는 무선 컨트롤러를 통하여 조명 장치의 온(on)/오프(off), 밝기 조절 등과 같은 가정 내외에 설치되어 있는 조명을 조절할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 반도체 발광소자 패키지 10: 리드 프레임 구조체
12: 수지부 14: 리드 프레임
20: 형광체층 30: 봉지부
50: 제너 다이오드 100: 반도체 발광소자
105: 기판 110: 발광 구조물
115: 제1 도전형 반도체층 120: 활성층
125: 제2 도전형 반도체층 130: 제1 절연층
138: 투명 보호층 140: 제1 투명 전극층
142: 제2 투명 전극층 144: 반사 전극층
150: 제2 절연층 155n: 제1 연결 전극
155p: 제2 연결 전극 160: 제3 절연층
165n: 제1 전극 패드 165p: 제2 전극 패드
170n: 제1 접합층 170p: 제2 접합층
172: 몰딩부 G: 홈
G1: 제1 홈 G2: 제2 홈

Claims (20)

  1. 제1 및 제2 리드 프레임, 그리고 상기 제1 및 제2 리드 프레임의 측면을 둘러싸는 수지부를 포함하는 리드 프레임 구조체; 및
    공융 접합에 의해 플립칩 형태로 상기 제1 및 제2 리드 프레임에 실장되는 반도체 발광소자;를 포함하고,
    각각의 상기 제1 및 제2 리드 프레임은 복수의 제1 홈들을 갖고,
    각각의 상기 제1 및 제2 리드 프레임은 제1 방향에서 이격되고,
    상기 복수의 제1 홈들은 상기 제1 방향으로 나란히 연장되고,
    상기 제1 리드 프레임의 측면에 인접한 상기 수지부는 상기 복수의 제1 홈들을 채우고,
    상기 제1 리드 프레임의 상면은 상기 제2 리드 프레임의 상면 및 상기 수지부의 상면이 공면을 이루는 반도체 발광소자 패키지.
  2. 제1항에 있어서,
    상기 반도체 발광소자는 상기 복수의 제1 홈들의 적어도 일부와 중첩되도록 실장되는 반도체 발광소자 패키지.
  3. 제1항에 있어서,
    각각의 상기 제1 및 제2 리드 프레임들 서로 폭이 다른 상부 영역 및 하부 영역을 포함하고, 상기 복수의 제1 홈들은 상기 상부 영역에 형성되는 반도체 발광소자 패키지.
  4. 제3항에 있어서,
    상기 복수의 제1 홈들의 깊이는 상기 상부 영역의 두께와 동일한 반도체 발광소자 패키지.
  5. 제1항에 있어서,
    상기 복수의 제1 홈들은 상기 제1 및 제2 리드 프레임의 내측면에서 외측면으로 연장되는 반도체 발광소자 패키지.
  6. 제1항에 있어서,
    상기 복수의 제1 홈들은 상기 제1 및 제2 리드 프레임의 외측면에서 내측면으로 연장되는 반도체 발광소자 패키지.
  7. 제1항에 있어서,
    상기 복수의 제1 홈들 중 일부는 상기 제1 및 제2 리드 프레임의 내측면에서 외측면으로 연장되고, 나머지 일부는 상기 제1 및 제2 리드 프레임의 외측면에서 내측면으로 연장되는 반도체 발광소자 패키지.
  8. 제1항에 있어서,
    상기 복수의 제1 홈들 중 일부는 제1 폭을 가지고, 나머지 일부는 상기 제1 폭과 다른 제2 폭을 가지는 반도체 발광소자 패키지.
  9. 제1항에 있어서,
    상기 제1 및 제2 리드 프레임은 상기 복수의 제1 홈들과 교차하고, 상기 제1 방향과 수직한 제2 방향으로 연장되는 제2 홈을 가지는 반도체 발광소자 패키지.
  10. 제1항에 있어서,
    상기 제1 및 제2 리드 프레임의 하면과 상기 수지부의 하면은 공면을 이루는 반도체 발광소자 패키지.
  11. 제1항에 있어서,
    상기 수지부는 실리콘 몰딩 콤파운드로 이루어진 반도체 발광소자 패키지.
  12. 제1항에 있어서,
    상기 반도체 발광소자는,
    제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제2 도전형 반도체층 상에 배치된 제1 투명 전극층;
    상기 제1 투명 전극층 상에 배치되고, 복수의 홀을 가지는 제1 절연층;
    상기 제1 절연층 상에 배치되고, 상기 복수의 홀을 통하여 상기 제1 투명 전극층에 접속되는 반사 전극층;
    상기 반사 전극층의 상면 및 측면을 덮으며, 상기 제1 절연층의 일 영역 상에 배치되는 투명 보호층; 및
    상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층에 각각 전기적으로 연결되는 제1 접합층 및 제2 접합층;을 포함하는 반도체 발광소자 패키지.
  13. 제12항에 있어서,
    상기 제1 접합층 및 상기 제2 접합층은 AuSn 합금을 포함하는 반도체 발광소자 패키지.
  14. 제12항에 있어서,
    상기 제1 접합층의 에지들 및 상기 제2 접합층의 에지들이 상기 제1 홈들 중 적어도 일부와 중첩되는 부분을 가지는 반도체 발광소자 패키지.
  15. 제1 및 제2 리드 프레임, 그리고 상기 제1 및 제2 리드 프레임의 측면을 둘러싸는 수지부를 포함하는 리드 프레임 구조체;
    플립칩 형태로 상기 리드 프레임 구조체 상에 실장되고, 상기 제1 및 제2 리드 프레임에 각각 접촉하는 제1 및 제2 접합층을 포함하는 반도체 발광소자;
    상기 반도체 발광소자의 상면에 부착된 형광체층; 및
    상기 형광체층의 측면 및 상기 반도체 발광소자의 측면을 덮으며, 상기 리드 프레임 구조체 상에 배치되는 봉지부;를 포함하고,
    각각의 상기 제1 및 제2 리드 프레임은 복수의 제1 홈들을 갖고,
    각각의 상기 제1 및 제2 리드 프레임은 제1 방향에서 이격되고,
    상기 복수의 제1 홈들은 상기 제1 방향으로 나란히 연장되고,
    상기 제1 리드 프레임의 측면에 인접한 상기 수지부는 상기 복수의 제1 홈들을 채우고,
    상기 제1 리드 프레임의 상면은 상기 제2 리드 프레임의 상면 및 상기 수지부의 상면이 공면을 이루는 반도체 발광소자 패키지.
  16. 제15항에 있어서,
    상기 복수의 제1 홈들의 연장 길이는 상기 제1 및 제2 리드 프레임의 폭보다 작은 반도체 발광소자 패키지.
  17. 제15항에 있어서,
    상기 제1 및 제2 접합층의 에지들이 상기 제1 홈들 중 적어도 일부와 중첩되는 부분을 가지는 반도체 발광소자 패키지.
  18. 제15항에 있어서,
    각각의 상기 제1 및 제2 리드 프레임은 상기 복수의 제1 홈들과 교차하고, 상기 제1 방향과 수직한 제2 방향으로 연장되는 제2 홈을 가지는 반도체 발광소자 패키지.
  19. 제18항에 있어서,
    상기 제1 및 제2 접합층의 에지들이 상기 제1 홈들 중 적어도 일부 및 상기 제2 홈과 중첩되는 부분을 가지는 반도체 발광소자 패키지.
  20. 제1 및 제2 리드 프레임, 그리고 상기 제1 및 제2 리드 프레임의 측면을 둘러싸는 수지부를 포함하는 리드 프레임 구조체;
    플립칩 형태로 상기 리드 프레임 구조체 상에 실장되고, 상기 제1 및 제2 리드 프레임에 각각 접촉하는 제1 및 제2 접합층을 포함하는 반도체 발광소자;
    상기 반도체 발광소자의 상면에 부착된 형광체층; 및
    상기 형광체층의 측면 및 상기 반도체 발광소자의 측면을 덮으며, 상기 리드 프레임 구조체 상에 배치되는 봉지부;를 포함하고,
    각각의 상기 제1 및 제2 리드 프레임은 복수의 제1 홈들을 갖고,
    각각의 상기 제1 및 제2 리드 프레임은 제1 방향에서 이격되고,
    상기 복수의 제1 홈들은 상기 제1 방향으로 나란히 연장되고,
    상기 제1 리드 프레임의 측면에 인접한 상기 수지부는 상기 복수의 제1 홈들을 채우고,
    상기 제1 리드 프레임의 상면은 상기 제2 리드 프레임의 상면 및 상기 수지부의 상면이 공면을 이루고,
    상기 수지부는 실리콘 몰딩 콤파운드(SMC)로 이루어지고,
    상기 제1 및 제2 접합층은 AuSn으로 이루어진 반도체 발광소자 패키지.
KR1020180066316A 2018-03-08 2018-06-08 반도체 발광소자 패키지 KR102530762B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/188,777 US10862015B2 (en) 2018-03-08 2018-11-13 Semiconductor light emitting device package
CN201910034794.6A CN110246834B (zh) 2018-03-08 2019-01-15 半导体发光器件封装件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180027585 2018-03-08
KR20180027585 2018-03-08

Publications (2)

Publication Number Publication Date
KR20190106624A KR20190106624A (ko) 2019-09-18
KR102530762B1 true KR102530762B1 (ko) 2023-05-12

Family

ID=68070994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180066316A KR102530762B1 (ko) 2018-03-08 2018-06-08 반도체 발광소자 패키지

Country Status (1)

Country Link
KR (1) KR102530762B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101443870B1 (ko) * 2014-03-05 2014-09-23 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101443870B1 (ko) * 2014-03-05 2014-09-23 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법

Also Published As

Publication number Publication date
KR20190106624A (ko) 2019-09-18

Similar Documents

Publication Publication Date Title
KR102188500B1 (ko) 발광다이오드 패키지 및 이를 이용한 조명장치
US9780260B2 (en) Semiconductor light emitting device and manufacturing method of the same
KR20160115302A (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102227769B1 (ko) 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
CN110383509B (zh) 发光器件
US8791495B2 (en) Light emitting device package and lighting system
JP2020526004A (ja) 発光素子パッケージ及び光源装置
KR102508745B1 (ko) 발광소자 패키지
KR102569249B1 (ko) 발광 소자 패키지
KR102189129B1 (ko) 발광 소자 모듈
KR102223038B1 (ko) 반도체 발광소자 및 이를 구비한 반도체 발광장치
KR20220059448A (ko) 반도체 소자 패키지 및 광원 장치
CN110246834B (zh) 半导体发光器件封装件
KR102261955B1 (ko) 발광 모듈 및 이를 구비한 조명 장치
KR102271161B1 (ko) 발광 모듈 및 이를 구비한 조명 장치
KR102261956B1 (ko) 발광 모듈 및 이를 구비한 라이트 유닛
US20170324004A1 (en) Light-emitting device and lighting system
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
KR102530762B1 (ko) 반도체 발광소자 패키지
KR102509311B1 (ko) 자외선 발광소자 패키지
KR20160083408A (ko) 퓨즈 패키지 및 이를 이용한 발광소자 모듈
KR20200034094A (ko) 발광소자 및 이를 구비한 광원 모듈
KR102610607B1 (ko) 발광소자 패키지
KR102542297B1 (ko) 발광소자 패키지
KR102471692B1 (ko) 발광소자 패키지

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right