KR102524729B1 - Structure and method for transistors having backside power rails - Google Patents
Structure and method for transistors having backside power rails Download PDFInfo
- Publication number
- KR102524729B1 KR102524729B1 KR1020200149415A KR20200149415A KR102524729B1 KR 102524729 B1 KR102524729 B1 KR 102524729B1 KR 1020200149415 A KR1020200149415 A KR 1020200149415A KR 20200149415 A KR20200149415 A KR 20200149415A KR 102524729 B1 KR102524729 B1 KR 102524729B1
- Authority
- KR
- South Korea
- Prior art keywords
- feature
- layer
- source
- substrate
- back surface
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 143
- 239000004065 semiconductor Substances 0.000 claims abstract description 130
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 39
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 38
- 239000003989 dielectric material Substances 0.000 claims description 56
- 238000005530 etching Methods 0.000 claims description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 31
- 239000010703 silicon Substances 0.000 claims description 31
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 28
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 25
- 238000002955 isolation Methods 0.000 claims description 21
- 238000000059 patterning Methods 0.000 claims description 13
- 238000005498 polishing Methods 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 10
- 238000011049 filling Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 210
- 230000008569 process Effects 0.000 description 79
- 229910052751 metal Inorganic materials 0.000 description 56
- 239000002184 metal Substances 0.000 description 56
- 239000000463 material Substances 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 17
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 238000000231 atomic layer deposition Methods 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 230000008021 deposition Effects 0.000 description 12
- 238000001459 lithography Methods 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 239000000203 mixture Substances 0.000 description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 9
- 230000005669 field effect Effects 0.000 description 9
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 9
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- -1 for example Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009969 flowable effect Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 2
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 229910019311 (Ba,Sr)TiO Inorganic materials 0.000 description 1
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910017121 AlSiO Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910007245 Si2Cl6 Inorganic materials 0.000 description 1
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001811 cryogenic deep reactive-ion etching Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000012705 liquid precursor Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- VYIRVGYSUZPNLF-UHFFFAOYSA-N n-(tert-butylamino)silyl-2-methylpropan-2-amine Chemical compound CC(C)(C)N[SiH2]NC(C)(C)C VYIRVGYSUZPNLF-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000013404 process transfer Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0886—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
본 개시는 반도체 구조물의 일 실시예를 제공한다. 반도체 구조물은 전면 및 후면을 갖는 기판; 기판의 전면 상에 형성되고 기판의 활성 영역 상에 배치된 게이트 스택; 활성 영역 상에 형성되고 게이트 스택의 에지에 배치된 제 1 소스/드레인 피처; 기판의 후면 상에 형성된 후면 전력 레일; 및 후면 전력 레일과 제 1 소스/드레인 피처 사이에 개재되고, 후면 전력 레일을 제 1 소스/드레인 피처에 전기적으로 연결하는 후면 콘택 피처를 포함한다. 후면 콘택 피처는 기판의 후면 상에 제 1 실리사이드 층을 더 포함한다.The present disclosure provides one embodiment of a semiconductor structure. The semiconductor structure includes a substrate having a front side and a back side; a gate stack formed on the front surface of the substrate and disposed over an active area of the substrate; a first source/drain feature formed over the active region and disposed at an edge of the gate stack; a back side power rail formed on the back side of the substrate; and a back surface contact feature interposed between the back surface power rail and the first source/drain feature and electrically connecting the back surface power rail to the first source/drain feature. The back surface contact feature further includes a first silicide layer on the back surface of the substrate.
Description
우선권 정보Priority Information
본 출원은 2019년 12월 29일자에 출원된 발명의 명칭이 "후면 전력 레일을 갖는 트랜지스터를 위한 구조물 및 방법(Structure and Method for Transistors with Backside Power Rails)"인 미국 가출원 제 62/954,532 호의 이익을 주장하며, 이는 그 전체가 참조로 본 명세서에 포함된다.This application benefits from U.S. Provisional Application Serial No. 62/954,532, entitled "Structure and Method for Transistors with Backside Power Rails," filed on December 29, 2019. claim, which is incorporated herein by reference in its entirety.
집적 회로는 7 ㎚, 5 ㎚ 및 3 ㎚와 같이 더 작은 피처 크기를 갖는 첨단 기술로 발전했다. 이러한 첨단 기술에서, 게이트 피치(간격)는 지속적으로 축소되어 게이트 콘택 브릿지 문제를 유발한다. 더욱이, 핀형 활성 영역을 갖는 3 차원 트랜지스터가 종종 향상된 디바이스 성능을 위해 요구된다. 핀형 활성 영역 상에 형성된 이러한 3 차원 전계 효과 트랜지스터(field effect transistor; FET)는 또한 FinFET로 지칭된다. FinFET는 짧은 채널 제어를 위해 좁은 핀 폭이 필요하며, 이는 평면 FET보다 작은 소스/드레인 영역으로 이어진다. 이는 정렬 마진을 줄일 것이고, 디바이스 피치가 더 축소되고 패킹 밀도가 증가하는 문제를 발생시킬 것이다. 디바이스 크기의 축소와 함께, 기판의 후면 상에 전력 라인이 형성된다. 그러나, 기존 후면 전력 레일은 라우팅 저항, 정렬 마진, 레이아웃 유연성 및 패킹 밀도를 비롯한 다양한 문제에 여전히 직면해 있다. 따라서, 향상된 회로 성능 및 신뢰성을 위해 이러한 문제를 해결하는 핀 트랜지스터 및 전력 레일을 위한 구조물 및 방법이 필요하다.Integrated circuits have advanced to advanced technologies with smaller feature sizes such as 7 nm, 5 nm and 3 nm. In these state-of-the-art technologies, the gate pitch (spacing) is constantly shrinking, leading to gate contact bridging problems. Moreover, three-dimensional transistors with fin-shaped active regions are often desired for improved device performance. Such three-dimensional field effect transistors (FETs) formed on fin-shaped active regions are also referred to as FinFETs. FinFETs require narrow fin widths for short channel control, which leads to smaller source/drain areas than planar FETs. This will reduce the alignment margin and cause problems that the device pitch is further reduced and the packing density is increased. With the reduction in device size, power lines are formed on the back side of the substrate. However, conventional rear power rails still face a variety of challenges including routing resistance, alignment margins, layout flexibility and packing density. Accordingly, what is needed are structures and methods for pin transistors and power rails that address these issues for improved circuit performance and reliability.
본 개시의 양태들은 첨부 도면들과 함께 아래의 상세한 설명을 읽음으로써 가장 잘 이해된다. 본 산업계에서의 표준적인 실시에 따라, 다양한 피처들은 실척도로 도시되지 않았음을 유념한다. 사실, 다양한 피처들의 치수는 설명의 명료함을 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1a는 일부 실시예들에 따라 구성된 반도체 구조물의 평면도이다.
도 1b, 도 1c, 도 1d, 도 1e 및 도 1f는 일부 실시예들에 따라 구성된 반도체 구조물의 단면도이다.
도 2는 일부 실시예들에서 본 개시의 다양한 양태들에 따라 구성된 도 1a 내지 도 1f의 반도체 구조물을 제조하는 방법의 흐름도이다.
도 3, 도 4, 도 5a, 도 6a, 도 6c, 도 7, 도 8, 도 9, 도 11, 도 12, 도 13, 도 14, 도 15, 도 16, 도 17, 도 18 및 도 19는 일부 실시예들에 따라 구성된 다양한 제조 단계에서의 반도체 구조물의 단면도이다.
도 5b 및 도 6b는 일부 실시예들에 따라 구성된 다양한 제조 단계에서의 반도체 구조물의 평면도이다.
도 10a 및 도 10b는 일부 실시예들에 따라 구성된 반도체 구조물의 게이트 스택의 단면도이다.Aspects of the present disclosure are best understood by reading the detailed description below in conjunction with the accompanying drawings. Note that, in accordance with the standard practice in the industry, various features are not drawn to scale. In fact, the dimensions of various features may be arbitrarily increased or decreased for clarity of explanation.
1A is a top view of a semiconductor structure constructed in accordance with some embodiments.
1B, 1C, 1D, 1E and 1F are cross-sectional views of semiconductor structures constructed in accordance with some embodiments.
2 is a flow diagram of a method of fabricating the semiconductor structure of FIGS. 1A-1F constructed in accordance with various aspects of the present disclosure in some embodiments.
3, 4, 5a, 6a, 6c, 7, 8, 9, 11, 12, 13, 14, 15, 16, 17, 18 and 19 is a cross-sectional view of a semiconductor structure at various stages of fabrication constructed in accordance with some embodiments.
5B and 6B are top views of a semiconductor structure at various stages of fabrication constructed in accordance with some embodiments.
10A and 10B are cross-sectional views of a gate stack of a semiconductor structure constructed in accordance with some embodiments.
다음의 개시는 다양한 실시예들의 상이한 피처들을 구현하기 위한 다수의 상이한 실시예들 또는 예들을 제공한다는 것을 이해할 것이다. 본 개시를 간략화하기 위해 컴포넌트들 및 배열들의 특정 예들이 아래에서 설명된다. 물론, 이러한 설명은 단지 예일 뿐 제한하기 위한 것이 아니다. 게다가, 본 개시는 다양한 예들에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 간략함과 명료함을 위한 것으로, 이러한 반복 그 자체가 논의된 다양한 실시예들 및/또는 구성들 사이의 관계를 지시하는 것은 아니다. 게다가, 이어지는 설명에서 제 2 피처 위에 또는 제 2 피처 상에 제 1 피처의 형성은 제 1 피처 및 제 2 피처가 직접 접촉하여 형성되는 실시예들을 포함할 수 있고, 제 1 피처와 제 2 피처 사이에 추가의 피처들이 형성되어 제 1 피처 및 제 2 피처가 직접 접촉하지 않도록 하는 실시예들을 또한 포함할 수 있다.It will be appreciated that the following disclosure provides a number of different embodiments or examples for implementing different features of the various embodiments. Specific examples of components and arrangements are described below to simplify the present disclosure. Of course, these descriptions are by way of example only and are not intended to be limiting. In addition, the disclosure may repeat reference numerals and/or letters in the various examples. This repetition is for the purpose of brevity and clarity and does not in itself dictate a relationship between the various embodiments and/or configurations discussed. Moreover, the formation of the first feature on or on the second feature in the following description may include embodiments in which the first feature and the second feature are formed in direct contact, and between the first and second features It may also include embodiments in which additional features are formed on the first feature and the second feature so that they do not come into direct contact.
본 개시는 후면 전력 레일을 갖는 반도체 구조물 및 이를 제조하는 방법을 제공한다. 특히, 반도체 구조물은 기판의 후면 상에 배치되고 활성 영역과 후면 전력 레일 사이에 개재된 후면 콘택 피처를 포함한다. 후면 콘택 피처는 후면 전력 레일을 트랜지스터의 소스 피처에 연결하는 것과 같이 후면 전력 레일을 활성 영역에 전기적으로 연결한다. 반도체 구조물은 또한 기판의 전면 상에 형성된 상호 접속 구조물을 포함한다. 상호 접속 구조물은 트랜지스터의 드레인 피처 상에 랜딩되고 연결되는 것과 같이 전계 효과 트랜지스터에 전기적으로 연결되는 전면 콘택 피처를 더 포함한다. 본 실시예에서, 전면 콘택 피처 및 후면 콘택 피처 모두는 접촉 저항을 감소시키기 위해 실리사이드를 포함한다. 이러한 형성된 반도체 구조물은 후면 상의 후면 전력 레일과 전면 상의 상호 접속 구조물을 포함하여 전력 라인을 집합적으로 라우팅하며, 예를 들어, 드레인 피처는 상호 접속 구조물을 통해 대응하는 전력 라인에 연결되고 소스 피처는 후면 전력 레일을 통해 대응하는 전력 라인에 연결된다.The present disclosure provides a semiconductor structure having a backside power rail and a method of manufacturing the same. In particular, the semiconductor structure includes a back surface contact feature disposed on the back surface of the substrate and interposed between the active region and the back surface power rail. The back surface contact feature electrically connects the back surface power rail to the active area, such as connecting the back surface power rail to the source feature of a transistor. The semiconductor structure also includes an interconnection structure formed on the front side of the substrate. The interconnect structure further includes a front surface contact feature electrically connected to the field effect transistor, such as landed on and connected to a drain feature of the transistor. In this embodiment, both the front and back contact features include silicide to reduce contact resistance. These formed semiconductor structures include a back surface power rail on the back surface and an interconnection structure on the front surface to collectively route power lines, eg, drain features are connected to corresponding power lines through the interconnection structures and source features are It connects to the corresponding power line through the rear power rail.
도 1a는 일부 실시예들에 따라 구성된 반도체 구조물(100)의 평면도이다. 도 1b, 도 1c, 도 1d, 도 1e 및 도 1f는 일부 실시예들에 따라 구성된 반도체 구조물(100)의 단면도로서, 각각은 점선 AA', BB', CC', DD' 및 EE'를 따른다. 반도체 구조물(100)은 각각이 하나 이상의 전계 효과 트랜지스터를 갖는 하나 이상의 표준 셀(101)을 포함할 수 있다.1A is a top view of a
반도체 구조물(100)은 기판(102), 활성 영역(106) 및 활성 영역을 서로 격리하는 얕은 트렌치 격리(shallow trench isolation; STI) 피처(104)를 포함한다. 본 실시예에서, 활성 영역(106)은 STI 피처(104) 위로 돌출된 핀 활성 영역이다. 일부 실시예들에서, 활성 영역(106)은 대안적으로 평면형 활성 영역이거나, 수직으로 적층된 다중 채널을 갖는 활성 영역(게이트 올 어라운드(gate-all-around; GAA) 구조물로도 지칭됨)일 수 있다. 반도체 구조물(100)은 또한 소스(또는 소스 피처로 지칭됨)(108), 드레인(또는 드레인 피처로 지칭됨)(110) 및 활성 영역(106) 상에 배치된 게이트 스택(112)을 포함한다. 소스 피처(108) 및 드레인 피처(110)는 다양한 전계 효과 트랜지스터(FET)를 형성하기 위해 각각의 게이트 스택(112)에 의해 개재된다. 본 실시예에서, 활성 영역(106)은 제 1 방향(X 방향)을 따라 배향된 세장형 형상을 갖고, 게이트 스택(112)은 제 1 방향에 직교하는 제 2 방향(Y 방향)을 따라 배향된 세장형 형상을 갖는다.The
반도체 구조물(100)은 또한 기판(102)의 전면(102FS) 상에 형성된 상호 접속 구조물(114)을 포함한다. 상호 접속 구조물(114)은 다양한 콘택 피처(116), 비아 피처 및 금속 라인을 포함하여 FET 및 기타 디바이스를 기능 회로에 연결한다. 상호 접속 구조물(114)은 각각 복수의 금속 라인을 갖는 다수의 금속 층 및 인접한 금속 층의 금속 라인을 수직으로 상호 연결하기 위한 비아 피처를 포함하고, 예를 들어, 제 1 금속 층의 금속 라인(126) 및 금속 라인(126)을 전면 콘택 피처에 연결하는 비아 피처(128)를 포함한다. 본 실시예에서, 콘택 피처(116)는 기판(102)의 전면 상에 형성됨에 따라 전면 콘택 피처로도 지칭된다. 특히, 전면 콘택 피처(116)의 한 서브 세트가 드레인 피처(110) 상에 랜딩된다.The
반도체 구조물(100)은 기판(102)의 후면(102BS) 상에 형성된 후면 전력 레일(118) 및 후면 콘택 피처(120)를 포함한다. 본 실시예에 따라, 후면 콘택 피처(120)는 활성 영역(106)과 후면 전력 레일(118) 사이에 개재되고, 후면 전력 레일(118)을 소스 피처(108)에 연결하는 것과 같이 후면 전력 레일(118)을 활성 영역(106)에 전기적으로 연결한다. 따라서, 후면 상의 후면 전력 레일과 전면 상의 상호 접속 구조물은 모두 전력 라인의 라우팅에 집합적으로 기여하며, 예를 들어, 드레인 피처는 상호 접속 구조물을 통해 대응하는 전력 라인에 연결되고 소스 피처는 후면 전력 레일을 통해 대응하는 전력 라인에 연결된다.The
본 실시예에서, 전면 콘택 피처(116) 및 후면 콘택 피처(120)는 모두 접촉 저항을 감소시키기 위해 실리사이드 및 실리사이드 상의 벌크 금속을 포함한다. 실리사이드는 티타늄 실리콘(TiSi), 니켈 실리콘(NiSi), 탄탈럼 실리콘(TaSi), 코발트 실리콘(CoSi) 또는 이들의 조합을 포함한다. 본 실시예에서, 도 1b에 도시된 바와 같이, 실리사이드 층(144)이 전면에서 드레인 피처(110) 상에 형성되고 드레인 피처(110)와 전면 콘택 피처(116) 사이에 삽입되며; 실리사이드 층(152)이 후면에서 소스 피처(108) 상에 형성되고 소스 피처(108)와 후면 콘택 피처(120) 사이에 삽입된다.In this embodiment,
반도체 구조물(100)은 기판(102)의 후면 상에 형성된 제 1 유전체 물질의 유전체 층(122) 및 제 2 유전체 물질의 후면 층간 유전체(backside interlayer dielectric; BILD) 층(124)을 더 포함한다. 제 1 유전체 물질 및 제 2 유전체 물질은 에칭 선택성을 제공하기 위해 조성이 상이하다. 예를 들어, 제 1 유전체 물질은 실리콘 질화물, 실리콘 탄소 질화물, SiOCN, 실리콘 산화물, SiOC 또는 이들의 조합을 포함한다. 제 2 유전체 물질은 상기 유전체 물질 중 하나를 포함하지만 에칭 선택성을 제공하기 위해 조성이 제 1 유전체 물질과 상이하도록 선택된다.The
도 2는 일부 실시예들에 따라, 반도체 구조물(100)을 제조하는 방법(200)의 흐름도이다. 방법(200)은 도 1a 내지 도 1f의 반도체 구조물(100)을 형성하는 다양한 동작(202 내지 232)을 포함한다. 특히, 방법(200)은 기판(102)의 전면 상에 FET(및 기타 디바이스) 및 상호 접속 구조물(114)을 형성하는 단계, 및 기판(102)의 후면 상에 후면 전력 레일(118) 및 후면 콘택 피처(120)를 형성하는 단계를 포함하며, 여기서 기판(102)의 전면 상의 상호 접속 구조물(114)과 후면 상의 후면 전력 레일(118)을 통해 전력 라인이 집합적으로 라우팅된다.2 is a flow diagram of a
특히, 방법(200)은 후면에서 기판(102)을 박막화하는 동작(220)을 포함한다. 동작(220)은 박막화 공정을 효율적으로 만들기 위해 연삭, 화학적 기계적 연마(chemical mechanical polishing; CMP) 및 습식 에칭과 같은 에칭을 조합하여 포함할 수 있다. 박막화 공정을 적절하게 정지시키기 위해, 기판(102)은 실리콘 게르마늄 층 또는 도핑된 실리콘 게르마늄 층과 같은 임베딩(embedding) 층을 포함하여 박막화 공정 동안 에칭 선택성을 제공하여 동작(220)의 박막화 공정이 적절하게 정지할 수 있도록 한다. 본 실시예에서, 기판(102)은 실리콘 기판이다. 실리콘 게르마늄 층이 실리콘 표면 상에 에피택셜 성장되고, 그런 다음 실리콘 층이 도핑된 실리콘 게르마늄 표면 상에 에피택셜 성장된다. 실리콘 게르마늄은 에칭 공정 동안 에칭 정지 층으로 기능한다. 다른 실시예들에서, 에칭 정지 층은 실리콘과는 상이한 다른 반도체 물질일 수 있으며, 예를 들어, 화합물 반도체 물질, 향상된 에칭 선택성을 위해 다른 요소로 도핑된 실리콘 층, 또는 실리콘 탄화물과 같이 도핑되거나 도핑되지 않은 다른 반도체 층일 수 있다.In particular,
도 3 내지 도 18은 다양한 제조 단계에서의 반도체 구조물(또는 워크피스)(300)의 평면도 또는 단면도이다. 반도체 구조물(300)은 반도체 구조물(100)의 일 예시 또는 일부 실시예들에 따라 구성된 대안적인 구조물이다. 반도체 구조물(300)은 전계 효과 트랜지스터(FET), 상호 접속 구조물 및 후면 전력 레일을 포함한다. 반도체 구조물(300)(따라서 반도체 구조물(100)도 마찬가지) 및 이를 제조하는 방법(200)은 도 1 내지 도 18을 참조하여 아래에서 집합적으로 설명된다.3-18 are top or cross-sectional views of a semiconductor structure (or workpiece) 300 at various stages of fabrication.
도 2 및 도 3을 참조하면, 방법(200)은 반도체 기판(102)을 갖는 워크피스(또는 반도체 구조물)(300)를 수용하는 동작(202)으로 시작한다. 반도체 기판(102)은 실리콘을 포함한다. 일부 다른 실시예들에서, 기판(102)은 게르마늄, 실리콘 게르마늄 또는 다른 적절한 반도체 물질을 포함한다. 기판(102)은 대안적으로 게르마늄 및 다이아몬드와 같은 일부 다른 적합한 원소 반도체; 실리콘 탄화물, 인듐 비화물 또는 인듐 인화물과 같은 적합한 화합물 반도체; 또는 실리콘 게르마늄 탄화물, 갈륨 비소 인화물 또는 갈륨 인듐 인화물과 같은 적합한 혼정 반도체로 제조될 수 있다. 반도체 기판(102)은 또한 n 웰 및 p 웰과 같은 다양한 도핑된 영역을 포함한다. 일 실시예에서, 반도체 기판(102)은 에피택티(또는 에피) 반도체 층을 포함한다. 다른 실시예에서, 반도체 기판(102)은 주입된 산소에 의한 분리(separation by implanted oxygen; SIMOX)로 지칭되는 기술과 같은 적절한 기술에 의해 형성된 격리용 매립 유전체 물질 층을 포함한다. 일부 실시예들에서, 기판(102)은 절연체 상의 실리콘(silicon on insulator; SOI)과 같은 절연체 상의 반도체일 수 있다. 특히, 기판(102)은 후면 전력 레일과 관련된 추후 제조 동안 에칭 정지 층(etch stop layer; ESL)으로 기능하는 반도체 층(102A)을 포함한다. 반도체 층(102A)은 반도체 기판(102)에 임베딩되지만 후면 공정 동안 에칭 선택성을 제공하기 위해 상이한 반도체 조성을 포함한다. 예를 들어, 반도체 층(102A)은 실리콘 게르마늄(SixGey) 층이지만, 벌크 기판은 실리콘 기판이다. 에칭 선택성은 실리콘 게르마늄 층(102A)에서 게르마늄의 농도를 통해 조정될 수 있다. 실리콘 게르마늄 층의 게르마늄 농도(원자 백분율)는 30 % 내지 90 % 범위일 수 있다. 반도체 층(102A)은 에칭 선택성을 더욱 향상시키기 위해 적합한 도펀트(예를 들어, 붕소, 인, 탄소 또는 이들의 조합)로 도핑되거나 도핑되지 않을 수 있다. 일 예에서, NH4OH, H2O2 및 H2O의 에칭 용액이 상당한 에칭 선택성으로 실리콘에 대해 실리콘 게르마늄을 선택적으로 에칭하기 위해 사용될 수 있다.Referring to FIGS. 2 and 3 ,
반도체 층(102A)은 실리콘 기판 상에 실리콘 게르마늄 층(102A)을 에피택셜 성장시킨 후 실리콘 게르마늄 층(102A) 상에 실리콘 층(102B)을 에피택셜 성장시키는 것과 같은 에피택셜 성장에 의해 형성될 수 있다. 일부 실시예들에서, 반도체 층(102A)은 10 ㎚ 내지 20 ㎚ 범위의 두께를 갖는 반면, 실리콘 층(102B)은 70 ㎚ 내지 100 ㎚ 범위의 두께를 갖는다.The
도 2 및 도 4를 참조하면, 방법(200)은 반도체 기판(102) 상에 얕은 트렌치 격리(STI) 피처(104)와 같은 격리 피처를 형성하는 동작(204)으로 진행하여, 이에 의해 격리 피처에 의해 서로 분리되고 격리된 활성 영역(106)을 정의한다. 도 4 및 일부 후속 도면에서, 임베딩 반도체 층(102A)은 간략화를 위해 도시되지 않지만 반도체 층(102A)은 반도체 기판(102)의 일부로서 존재하는 것으로 이해된다.Referring to FIGS. 2 and 4 ,
일부 실시예들에서, STI 피처(104)는 트렌치를 형성하기 위한 에칭, 유전체 물질로 트렌치 충전, 및 과도한 유전체 물질을 제거하고 상부 표면을 평탄화하기 위한 연마를 포함하는 절차에 의해 형성된다. 리소그래피 패턴화 및 에칭에 의해 형성된 소프트 마스크 또는 하드 마스크의 개구를 통해 반도체 기판(102)에 하나 이상의 에칭 공정이 수행된다. 일부 실시예들에 따라, STI 피처(104)의 형성은 아래에서 추가 설명된다.In some embodiments, the
본 예에서, 하드 마스크가 기판(102) 상에 성막되고, 리소그래피 공정에 의해 패턴화된다. 하드 마스크 층은 반도체 산화물, 반도체 질화물, 반도체 산질화물 및/또는 반도체 탄화물과 같은 유전체를 포함하고, 예시적인 실시예에서, 하드 마스크 층은 실리콘 산화막 및 실리콘 질화막을 포함한다. 하드 마스크 층은 열 성장, 원자 층 증착(atomic layer deposition; ALD), 화학 기상 증착(chemical vapor deposition; CVD), 고밀도 플라즈마 CVD(high density plasma CVD; HDP-CVD), 다른 적합한 성막 공정에 의해 형성될 수 있다.In this example, a hard mask is deposited on the
포토 레지스트 층(또는 레지스트)이 하드 마스크 층 상에 형성된다. 예시적인 레지스트 층은 자외선(UV) 광, 심 자외선(DUV) 광 또는 극 자외선(EUV) 광과 같은 광에 노출될 때 층이 특성 변화를 겪게 하는 감광성 물질을 포함한다. 이러한 특성 변화는 현상 공정 동안 레지스트 층의 노출된 부분 또는 노출되지 않은 부분을 선택적으로 제거하기 위해 사용될 수 있다. 패턴화된 레지스트 층을 형성하기 위한 이 절차는 또한 리소그래피 공정(또는 리소그래피 패턴화 공정)으로 지칭된다. 예시적인 리소그래피 공정은 레지스트 층의 스핀-온 코팅, 레지스트 층의 소프트 베이킹, 마스크 정렬, 노광, 노광 후 베이킹, 레지스트 층 현상, 세정 및 건조(예를 들어, 하드 베이킹)를 포함한다. 대안적으로, 리소그래피 공정은 마스크 없는 포토 리소그래피, 전자 빔 기록 및 이온 빔 기록과 같은 다른 방법에 의해 구현, 보완 또는 대체될 수 있다.A photoresist layer (or resist) is formed on the hard mask layer. An exemplary resist layer includes a photosensitive material that causes the layer to undergo a change in properties when exposed to light, such as ultraviolet (UV) light, deep ultraviolet (DUV) light, or extreme ultraviolet (EUV) light. This change in properties can be used to selectively remove exposed or unexposed portions of the resist layer during the development process. This procedure for forming a patterned resist layer is also referred to as a lithography process (or lithographic patterning process). Exemplary lithography processes include spin-on coating of a resist layer, soft baking of the resist layer, mask alignment, exposure, post-exposure bake, resist layer development, cleaning, and drying (eg, hard baking). Alternatively, the lithography process may be implemented, supplemented or replaced by other methods such as maskless photolithography, electron beam writing and ion beam writing.
레지스트 패턴화 이후, 하드 마스크 층을 개방하기 위해 반도체 구조물(300)에 에칭 공정이 수행되고, 이에 의해 레지스트 층에서 하드 마스크 층으로 패턴을 전사한다. 나머지 레지스트 층은 하드 마스크 층 패턴화 이후에 제거될 수 있다. 하드 마스크 층을 패턴화하기 위한 에칭 공정은 습식 에칭, 건식 에칭 또는 이들의 조합을 포함할 수 있다. 에칭 공정은 다수의 에칭 단계를 포함할 수 있다. 예를 들어, 하드 마스크 층의 실리콘 산화막은 희석된 불화 수소산 용액에 의해 에칭될 수 있고, 하드 마스크 층의 실리콘 질화막은 인산 용액에 의해 에칭될 수 있다.After resist patterning, an etching process is performed on the
그런 다음, 패턴화된 하드 마스크 층에 의해 커버되지 않은 기판(102) 부분을 에칭하여 반도체 기판(102)에 트렌치를 형성하기 위해 또 다른 에칭 공정이 이어질 수 있다. 패턴화된 하드 마스크 층은 기판(102)을 패턴화하는 에칭 공정 동안 에칭 마스크로서 사용된다. 에칭 공정은 건식 에칭, 습식 에칭 및/또는 다른 에칭 방법(예를 들어, 반응성 이온 에칭(reactive ion etching; RIE))과 같은 임의의 적합한 에칭 기술을 포함할 수 있다. 일부 실시예들에서, 에칭 공정은 개선된 디바이스 성능 및 패턴 밀도를 위해 특정 트렌치 프로파일을 갖는 트렌치를 형성하기 위해 기판을 에칭하도록 설계된, 상이한 에칭 화학적 성질을 사용하는 다수의 에칭 단계를 포함한다. 일부 예들에서, 기판의 반도체 물질은 불소계 에천트를 사용하는 건식 에칭 공정에 의해 에칭될 수 있다. 특히, 기판에 적용되는 에칭 공정은 기판(102)이 부분적으로 에칭되도록 제어된다.Another etch process may then follow to form a trench in the
하나 이상의 유전체 물질이 트렌치에 충전되어 STI 피처(104)를 형성한다. 적합한 충전 유전체 물질은 반도체 산화물, 반도체 질화물, 반도체 산질화물, 불소화 실리카 유리(fluorinated silica glass; FSG), 로우-k 유전체 물질 및/또는 이들의 조합을 포함한다. 다양한 예시적인 실시예들에서, 유전체 물질은 HDP-CVD 공정, 대기압 이하 CVD(sub-atmospheric CVD; SACVD) 공정, 고 종횡비 공정(high-aspect ratio process; HARP), 유동성 CVD(flowable CVD; FCVD) 및/또는 스핀-온 공정을 사용하여 성막된다.One or more dielectric materials are filled into the trench to form the
유전체 물질의 성막은 과도한 유전체 물질을 제거하고 반도체 구조물(300)의 상부 표면을 평탄화하기 위해 화학적 기계적 연마/평탄화(CMP) 공정이 이어질 수 있다. CMP 공정은 반도체 표면의 연마를 방지하기 위해 연마 정지 층으로 하드 마스크 층을 사용할 수 있다. 하드 마스크는 CMP 공정에 의해 또는 대안적으로 에칭 공정에 의해 제거될 수 있다.Deposition of the dielectric material may be followed by a chemical mechanical polishing/planarization (CMP) process to remove excess dielectric material and planarize the top surface of the
도 5a 및 도 5b를 참조하면, 방법(200)은 다수의 핀 활성 영역(또는 핀 피처)(106)을 갖는 핀 구조물을 형성하는 동작(206)으로 진행할 수 있다. 도 5a 및 도 5b는 각각 반도체 구조물(300)의 단면도 및 평면도이다. 동작(206)은 활성 영역(106)이 STI 피처(104)로부터 위로 돌출되어 핀 활성 영역으로 지칭되도록 STI 피처(104)를 리세싱하는 단계를 포함한다. 리세싱 공정은 STI 피처(104)를 선택적으로 에치백하기 위해 하나 이상의 에칭 단계(예컨대, 건식 에칭, 습식 에칭 또는 이들의 조합)를 사용한다. 예를 들어, STI 피처(104)가 실리콘 산화물 피처일 때 STI 피처(104)를 선택적으로 에칭하는 데 사용하는 습식 에칭 공정에 불화 수소산이 적용될 수 있다. 예시적인 핀 활성 영역(106)은 제 2 방향(Y 방향)으로 서로 이격되어 있다. 핀 활성 영역(106)은 제 1 방향(X 방향)을 따라 배향된 세장형 형상을 갖는다.Referring to FIGS. 5A and 5B ,
현재 단계에서 또는 동작(206) 전에 n 웰 및 p 웰과 같은 다양한 도핑된 웰을 반도체 기판(102)에 형성하기 위해 핀 활성 영역(106)에 도핑 공정이 적용될 수 있다. 각각의 이온 주입 또는 확산에 의해 다양한 도핑된 웰이 형성될 수 있다.At this stage or prior to
도 6a, 도 6b 및 도 6c를 참조하면, 방법(200)은 핀 활성 영역(106) 상에 다양한 게이트 스택(107)을 형성하는 동작(208)으로 진행한다. 도 6b는 평면도이다. 도 6a는 점선 AA'를 따른 단면도이다. 도 6c는 반도체 구조물(300)의 점선 BB'를 따른 단면도이다. 본 실시예에서, 게이트 스택(107)은 도 6b에 도시된 바와 같이 예시적인 게이트 스택(107a, 107b, 107c 및 107d)을 포함한다. 다음의 도 7 내지 도 19는 도 6b의 점선 BB'를 따른 그러나 이후의 제조 단계에서의 반도체 구조물(300)의 모든 단면도이다.Referring to FIGS. 6A , 6B and 6C ,
게이트 스택(107)은 세장형 형상을 가지며 제 2 방향(Y 방향)으로 배향된다. 각각의 게이트 스택(107)은 다수의 핀 활성 영역(106)에 걸쳐 연장된다. 특히, 하나의 게이트 스택(107)(예컨대, 게이트 스택(107a 또는 107d))이 핀 활성 영역(106)의 단부(또는 에지)에 배치되어 이 게이트 스택은 핀 활성 영역(106) 상에 부분적으로 랜딩되고 STI 피처(104) 상에 부분적으로 랜딩된다. 이러한 에지 구성은 경계 효과를 감소시키고, 디바이스 균일성을 증가시키며, 전체 디바이스 성능을 향상시키도록 설계된다.The
본 실시예에서, 게이트 스택(107)은 이후 제조 단계에서 금속 게이트로 대체될 더미 게이트 스택이다. 더미 게이트 스택(107) 각각은 게이트 유전체 층 및 게이트 전극을 포함할 수 있다. 게이트 유전체 층은 실리콘 산화물과 같은 유전체 물질을 포함하고, 게이트 전극은 폴리 실리콘을 포함할 수 있다. 게이트 스택(107)의 형성은 게이트 물질(본 예에서는 폴리 실리콘을 포함)을 성막하는 단계; 및 리소그래피 공정 및 에칭에 의해 게이트 물질을 패턴화하는 단계를 포함한다. 게이트 하드 마스크 층이 게이트 물질 층 상에 형성될 수 있으며, 게이트 스택 형성 동안 에칭 마스크로 사용된다. 게이트 하드 마스크 층은 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 실리콘 산질화물, 다른 적합한 물질 및/또는 이들의 조합과 같은 임의의 적합한 물질을 포함할 수 있다. 일 실시예에서, 게이트 하드 마스크는 실리콘 산화물 및 실리콘 질화물과 같은 다수의 막을 포함한다. 일부 실시예들에서, 게이트 스택(107)을 형성하기 위한 패턴화 공정은 리소그래피 공정에 의해 패턴화된 레지스트 층을 형성하는 단계; 패턴화된 레지스트 층을 에칭 마스크로 사용하여 하드 마스크 층을 에칭하는 단계; 및 패턴화된 하드 마스크를 에칭 마스크로서 사용하여 게이트 스택(107)을 형성하기 위해 게이트 물질을 에칭하는 단계를 포함한다.In this embodiment,
하나 이상의 게이트 측벽 피처(또는 게이트 스페이서)(113)가 게이트 스택(107)의 측벽 상에 형성된다. 게이트 스페이서(113)는 이후에 형성되는 소스/드레인 피처를 오프셋하고, 소스/드레인 구조물 프로파일을 설계 또는 수정하며, 및/또는 게이트 전극과 소스/드레인 피처 간의 격리를 제공하기 위해 사용될 수 있다. 게이트 스페이서(113)는 반도체 산화물, 반도체 질화물, 반도체 산질화물, 다른 적합한 유전체 물질 및/또는 이들의 조합과 같은 임의의 적합한 유전체 물질을 포함할 수 있다. 게이트 스페이서(113)는 이중 막(예를 들어, 실리콘 산화막 및 실리콘 질화막) 또는 삼중 막(실리콘 산화막; 실리콘 질화막; 실리콘 산화막)과 같은 다수의 막을 가질 수 있다. 게이트 스페이서(113)의 형성은 성막 및 건식 에칭과 같은 이방성 에칭을 포함한다. One or more gate sidewall features (or gate spacers) 113 are formed on sidewalls of the
단면도 도 7을 참조하면, 방법(200)은 다양한 소스 피처(108) 및 드레인 피처(110)를 각각의 핀 FET(FinFET)에 형성하는 동작(210)으로 진행한다. 소스 피처(108) 및 드레인 피처(110)는 저농도 도핑된 드레인(LDD) 피처와 고농도 도핑된 소스 및 드레인(S/D) 모두를 포함할 수 있다. 예를 들어, 각각의 전계 효과 트랜지스터는 각각의 핀 피처(106) 상에 형성되고 게이트 스택에 의해 개재된 소스 피처(108) 및 드레인 피처(110)를 포함한다. 게이트 스택 아래에 있고 소스 피처(108)와 드레인 피처(110) 사이에 걸쳐 있는 부분 내의 핀 피처(106) 내에 채널이 형성된다.Referring to Figure 7, a cross-sectional view,
소스/드레인 피처(108 및 110)는 상승된 소스/드레인 구조물을 가질 수 있고, 향상된 캐리어 이동도 및 디바이스 성능을 갖는 변형 효과를 위해 선택적 에피택시 성장에 의해 형성될 수 있다. 게이트 스택(107) 및 게이트 스페이서(113)는 소스/드레인 피처(108 및 110)를 소스/드레인 영역으로 제한한다. 일부 실시예들에서, 소스/드레인 피처(108 및 110)는 하나 이상의 에피택시 또는 에피택셜 공정에 의해 형성되고, 이에 의해 Si 피처, SiGe 피처, SiC 피처 및/또는 다른 적합한 반도체 피처가 핀 피처(106) 상에 결정 상태로 성장된다. 대안적으로, 에피택시 성장 전에 소스/드레인 영역을 리세싱하기 위해 에칭 공정이 적용된다. 적합한 에피택시 공정은 CVD 증착 기술(예를 들어, 기상 에피택시(vapor-phase epitaxy; VPE) 및/또는 초고진공 CVD(ultra-high vacuum CVD; UHV-CVD)), 분자 빔 에피택시 및/또는 다른 적합한 공정을 포함한다. 에피택시 공정은 핀 피처(106)의 조성과 상호 작용하는 기체 및/또는 액체 전구체를 사용할 수 있다.Source/drain features 108 and 110 may have raised source/drain structures and may be formed by selective epitaxial growth for strain effects with improved carrier mobility and device performance.
소스/드레인 피처(108 및 110)는 붕소 또는 BF2와 같은 p 형 도펀트; 인 또는 비소와 같은 n 형 도펀트; 및/또는 이들의 조합을 포함하는 다른 적합한 도펀트를 포함하는 도핑 종을 도입함으로써 에피택시 공정 동안 인시투(in-situ) 도핑될 수 있다. 소스/드레인 피처가 인시투 도핑되지 않은 경우, 대응하는 도펀트를 소스/드레인 피처(108 및 110)에 도입하기 위해 주입 공정이 수행된다. 예시적인 실시예에서, nFET의 소스/드레인 피처(108 및 110)는 인으로 도핑된 Si 또는 SiC를 포함하는 반면, pFET의 소스/드레인 피처(108 및 110)는 붕소로 도핑된 SiGe 또는 Ge를 포함한다. 일부 다른 실시예들에서, 소스/드레인 피처(108 및 110)는 하나 이상의 반도체 물질 층을 포함한다. 예를 들어, 실리콘 게르마늄 층이 소스/드레인 영역 내의 기판 상에 에피택셜 성장되고, 실리콘 층이 실리콘 게르마늄 층 상에 에피택셜 성장된다. 다른 예에서, 반도체(실리콘 게르마늄 또는 실리콘) 층은 소스/드레인 영역 내의 기판 상에 상이한 도펀트 농도를 갖는 다수의 막으로 에피택셜 성장된다. 소스/드레인 피처를 활성화시키기 위해 하나 이상의 어닐링 공정이 그 후에 수행될 수 있다. 적합한 어닐링 공정은 급속 열처리 어닐링(rapid thermal annealing; RTA), 레이저 어닐링 공정, 다른 적합한 어닐링 기술 또는 이들의 조합을 포함한다.Source/drain features 108 and 110 may include a p-type dopant such as boron or BF 2 ; n-type dopants such as phosphorus or arsenic; and/or other suitable dopants including combinations thereof, may be in-situ doped during the epitaxy process. If the source/drain features are not doped in situ, an implantation process is performed to introduce corresponding dopants into the source/drain features 108 and 110. In an exemplary embodiment, source/drain features 108 and 110 of the nFET include Si or SiC doped with phosphorus, while source/drain features 108 and 110 of the pFET include SiGe or Ge doped with boron. include In some other embodiments, source/drain features 108 and 110 include one or more layers of semiconductor material. For example, a silicon germanium layer is epitaxially grown on the substrate in the source/drain regions, and a silicon layer is epitaxially grown on the silicon germanium layer. In another example, a semiconductor (silicon germanium or silicon) layer is epitaxially grown as multiple films with different dopant concentrations on the substrate in the source/drain regions. One or more annealing processes may then be performed to activate the source/drain features. Suitable annealing processes include rapid thermal annealing (RTA), laser annealing processes, other suitable annealing techniques, or combinations thereof.
도 8을 참조하면, 방법(200)은 층간 유전체(ILD) 층(130)(BILD 층(124)과 구별하기 위해 전면 ILD 층 또는 FILD 층으로도 지칭됨)이 소스/드레인 피처(108 및 110)를 전면에서 커버하기 위해 기판(102) 상에 형성되는 동작(212)으로 진행한다. ILD 층(130)은 게이트 스택(107) 및 게이트 스페이서(113)를 둘러싸서 게이트 스택(107)이 제거되고 대체 게이트가 결과적인 캐비티(게이트 트렌치라고도 지칭됨)에 형성될 수 있도록 한다. 따라서, 이러한 실시예들에서, 게이트 스택(107)은 ILD 층(130)을 형성한 후에 제거된다. ILD 층(130)은 또한 반도체 구조물(300)의 다양한 디바이스를 전기적으로 상호 연결하는 상호 접속 구조물(114)의 일부일 수 있다. 이러한 실시예들에서, ILD 층(130)은 전도성 트레이스를 지지하고 격리하는 절연체로서 작용한다. ILD 층(130)은 반도체 산화물, 반도체 질화물, 반도체 산질화물, 다른 적합한 유전체 물질 또는 이들의 조합과 같은 임의의 적합한 유전체 물질을 포함할 수 있다. 일부 실시예들에서, ILD 층(130)의 형성은 성막 및 CMP를 포함하여 평탄화된 상부 표면을 제공한다.Referring to FIG. 8 ,
도 9를 참조하면, 방법(200)은 게이트 대체를 위한 동작(214)으로 진행한다. 더미 게이트 스택(107)은 하이-k 유전체 물질 및 금속을 갖는 게이트 스택(112)으로 대체되며, 따라서 하이-k 금속 게이트로도 지칭된다.Referring to FIG. 9 ,
게이트 스택(112)은 핀 활성 영역(106)에 구성되어 다양한 전계 효과 트랜지스터(FET)를 형성하므로, 이는 FinFET로도 지칭된다. 일부 예들에서, 전계 효과 트랜지스터는 n 형 트랜지스터 및 p 형 트랜지스터를 포함한다. 다른 예들에서, 이러한 전계 효과 트랜지스터는 하나 이상의 정적 랜덤 액세스 메모리(static random-access memory; SRAM) 셀, 논리 게이트 셀 또는 둘 모두를 갖는 구조물을 형성하도록 구성된다. 각각의 SRAM 셀은 데이터 저장을 위해 구성된 2 개의 교차 결합 인버터를 포함한다. 또한, 게이트 스택(112)은 패턴 균일성을 증가시키고 제조 품질을 향상시키도록 구성된다. 예를 들어, 위에서 언급한 바와 같이, 게이트 스택(112)은 에지 게이트 스택(112a 및 112d)을 포함하고, 각각은 Y 방향을 따라 핀 피처(106)로부터 STI 피처(104)로 연장되고 STI 피처(104) 및 핀 피처(106) 모두에 랜딩된다.The
도 9에 도시된 바와 같이, 핀 활성 영역(106)은 Y 방향을 따라 일 단부(138A)로부터 다른 단부(138B)까지 걸쳐 있다. 게이트 대체 공정은 에칭, 성막 및 연마를 포함할 수 있다. 예시를 위한 본 예에서, 예시적인 더미 게이트 스택(107a, 107b, 107c 및 107d)이 제거되어 게이트 트렌치가 생성된다. 일부 실시예들에서, 더미 게이트 스택(107)은 게이트 스택(107)을 선택적으로 제거하기 위해 습식 에칭과 같은 에칭 공정에 의해 제거된다. 에칭 공정은 더 많은 물질이 존재하는 경우 더미 게이트 스택을 제거하기 위해 다수의 에칭 단계를 포함할 수 있다. 그런 다음, 하이-k 유전체 물질 및 금속과 같은 게이트 물질이 게이트 트렌치에 성막되어 예시적인 게이트 스택(112a, 112b, 112c 및 112d)과 같은 게이트 스택(112)을 형성한다. 반도체 구조물(300)로부터 과도한 게이트 물질을 연마하고 제거하기 위해 CMP 공정이 추가 구현된다. 게이트 스택(112)의 구조물 및 형성은 도 10a 및 도 10b를 참조하여 아래에서 추가 설명된다. 도 10a 및 도 10b는 다양한 실시예들에 따라 예시적인 게이트 스택(112)의 단면도를 도시한다. As shown in Fig. 9, the fin
게이트 스택(112)(예컨대, 112b)은 핀 활성 영역(106)의 채널 영역 위에 놓인 기판(102) 상에 형성된다. 게이트 스택(112)은 성막 및 CMP를 포함하는 절차와 같은 적절한 절차에 의해 게이트 트렌치에 형성된다. 하지만, 게이트 스택(112)은 다른 적합한 게이트 구조물을 가질 수 있고, 다른 적합한 절차에 의해 형성될 수 있음이 이해된다.A gate stack 112 (
게이트 스택(112)은 게이트 유전체 층(또는 게이트 유전체 피처)(132) 및 게이트 유전체 층(132) 상에 배치된 게이트 전극(134)을 포함한다. 본 실시예에서, 게이트 유전체 층(132)은 하이-k 유전체 물질을 포함하고, 게이트 전극(134)은 금속 또는 금속 합금을 포함한다. 일부 예들에서, 게이트 유전체 층(132) 및 게이트 전극(134) 각각은 다수의 서브 층을 포함할 수 있다.The
하이-k 유전체 물질은 금속 산화물, 금속 질화물, 예컨대, LaO, AlO, ZrO, TiO, Ta2O5, Y2O3, SrTiO3 (STO), BaTiO3 (BTO), BaZrO, HfZrO, HfLaO, HfSiO, LaSiO, AlSiO, HfTaO, HfTiO, (Ba,Sr)TiO3 (BST), Al2O3, Si3N4, 산질화물(SiON) 또는 다른 적합한 유전체 물질을 포함할 수 있다. 게이트 전극(134)은 Ti, Ag, Al, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, TiN, TaN, Ru, Mo, Al, WN, Cu, W 또는 임의의 적합한 물질을 포함할 수 있다. 일부 실시예들에서, 각각의 일 함수를 갖는 상이한 금속 물질이 nFET 및 pFET 디바이스에 사용된다.High-k dielectric materials include metal oxides, metal nitrides such as LaO, AlO, ZrO, TiO, Ta 2 O 5 , Y 2 O 3 , SrTiO 3 (STO), BaTiO 3 (BTO), BaZrO, HfZrO, HfLaO, HfSiO, LaSiO, AlSiO, HfTaO, HfTiO, (Ba,Sr)TiO 3 (BST), Al 2 O 3 , Si 3 N 4 , oxynitride (SiON) or other suitable dielectric materials.
게이트 유전체 층(132)은 하이-k 유전체 물질 층과 핀 활성 영역 사이에 끼워진 계면 층을 더 포함할 수 있다. 계면 층은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및/또는 다른 적합한 물질을 포함할 수 있다. 계면 층은 ALD, CVD, 오존 산화 등과 같은 적합한 방법에 의해 성막된다. 하이-k 유전체 물질 층은 ALD, CVD, 금속-유기물 CVD(metal-organic CVD; MOCVD), PVD, 열 산화, 이들의 조합 및/또는 다른 적합한 기술과 같은 적합한 기술에 의해 계면 층(계면 층이 존재하는 경우) 상에 성막된다. 일부 실시예들에서, 게이트 유전체 층(132)은 게이트 스택(107)을 형성하는 동작(208)에서 핀 활성 영역(106) 상에 형성된다. 이 경우, 게이트 유전체 층(132)은 도 10a에 도시된 바와 같이 형상화된다. 일부 다른 실시예들에서, 게이트 유전체 층(132)은 마지막 공정에서 형성되고, 여기서 게이트 유전체 층(132)은 동작(214)에서 게이트 트렌치에 성막된다. 이 경우, 게이트 유전체 층(132)은 도 10b에 도시된 바와 같이 U 자형으로 형상화된다.The
게이트 전극(134)은 다수의 전도성 물질을 포함할 수 있다. 일부 실시예들에서, 게이트 전극(134)은 캡핑 층(134-1), 차단 층(134-2), 일 함수 금속 층(134-3), 다른 차단 층(134-4) 및 충전 금속 층(134-5)을 포함한다. 실시예들을 증진하기 위해, 캡핑 층(134-1)은 ALD와 같은 적절한 증착 기술에 의해 형성된 티타늄 질화물, 탄탈럼 질화물 또는 다른 적합한 물질을 포함한다. 차단 층(134-2)은 ALD와 같은 적절한 증착 기술에 의해 형성된 티타늄 질화물, 탄탈럼 질화물 또는 다른 적합한 물질을 포함한다. 일부 예들에서, 차단 층은 존재하지 않거나 오직 하나의 차단 층만 게이트 전극에 존재할 수 있다.The
일 함수 금속 층(134-3)은 적절한 일 함수를 갖는 금속 또는 금속 합금의 전도성 층을 포함하여 대응하는 FET는 그 디바이스 성능이 향상된다. 일 함수(WF) 금속 층(134-3)은 pFET 및 nFET에 대해 상이하며, 각각 n 형 WF 금속 및 p 형 WF 금속으로 지칭된다. WF 금속의 선택은 활성 영역 상에 형성될 FET에 따라 달라진다. 예를 들어, 반도체 구조물(300)은 nFET를 위한 제 1 활성 영역과 pFET를 위한 또 다른 활성 영역을 포함하고, 따라서 n 형 WF 금속 및 p 형 WF 금속은 각각 대응하는 게이트 스택에 형성된다. 특히, n 형 WF 금속은 관련 nFET의 문턱 전압이 감소되도록 하는 제 1 일 함수를 갖는 금속이다. n 형 WF 금속은 실리콘 전도대 에너지(Ec) 또는 더 낮은 일 함수에 가까워 용이한 전자 탈출을 나타낸다. 예를 들어, n 형 WF 금속은 약 4.2 eV 이하의 일 함수를 갖는다. p 형 WF 금속은 관련 pFET의 문턱 전압이 감소되도록 하는 제 2 일 함수를 갖는 금속이다. p 형 WF 금속은 실리콘 가전자대 에너지(Ev) 또는 더 높은 일 함수에 가까워 핵에 대한 강한 전자 결합 에너지를 나타낸다. 예를 들어, p 형 일 함수 금속은 약 5.2 eV 이상의 WF를 갖는다. 일부 실시예들에서, n 형 WF 금속은 탄탈럼(Ta)을 포함한다. 다른 실시예들에서, n 형 WF 금속은 티타늄 알루미늄(TiAl), 티타늄 알루미늄 질화물(TiAlN) 또는 이들의 조합을 포함한다. 다른 실시예들에서, n 형 WF 금속은 Ta, TiAl, TiAlN, 텅스텐 질화물(WN) 또는 이들의 조합을 포함한다. n 형 WF 금속은 최적화된 디바이스 성능 및 공정 호환성을 위해 다양한 금속 기반 막을 스택으로 포함할 수 있다. 일부 실시예들에서, p 형 WF 금속은 티타늄 질화물(TiN) 또는 탄탈럼 질화물(TaN)을 포함한다. 다른 실시예들에서, p 형 WF 금속은 TiN, TaN, 텅스텐 질화물(WN), 티타늄 알루미늄(TiAl) 또는 이들의 조합을 포함한다. p 형 WF 금속은 최적화된 디바이스 성능 및 공정 호환성을 위해 다양한 금속 기반 막을 스택으로 포함할 수 있다. 일 함수 금속은 PVD 또는 ALD와 같은 적합한 기술에 의해 성막된다.The work function metal layer 134-3 includes a conductive layer of a metal or metal alloy having an appropriate work function so that the device performance of the corresponding FET is improved. The work function (WF) metal layer 134-3 is different for pFET and nFET, and is referred to as n-type WF metal and p-type WF metal, respectively. The choice of WF metal depends on the FET to be formed on the active area. For example,
차단 층(134-4)은 ALD와 같은 적절한 증착 기술에 의해 형성된 티타늄 질화물, 탄탈럼 질화물 또는 다른 적합한 물질을 포함한다. 다양한 실시예들에서, 충전 금속 층(134-5)은 알루미늄, 텅스텐 또는 다른 적절한 금속을 포함한다. 충전 금속 층(134-5)은 PVD 또는 도금과 같은 적합한 기술에 의해 성막된다.Blocking layer 134-4 includes titanium nitride, tantalum nitride, or other suitable material formed by a suitable deposition technique such as ALD. In various embodiments, the fill metal layer 134-5 includes aluminum, tungsten or other suitable metal. Fill metal layer 134-5 is deposited by a suitable technique such as PVD or plating.
다시 도 9를 참조하면, 방법(200)은 또한 후속 처리 동안 게이트 스택(112)을 손실로부터 보호하기 위해 게이트 스택(112)의 상부에 하드 마스크(136)를 형성하는 동작을 포함할 수 있다. 본 실시예에 따라, 하드 마스크(136)의 형성은 선택적 에칭에 의해 게이트 스택(112)을 리세싱하는 단계; 하드 마스크를 성막하는 단계(예컨대, CVD); 및 CMP를 포함한다. 하드 마스크(136)는 콘택 개구를 형성하는 에칭 공정 동안 에칭 선택성을 달성하기 위해 ILD 층의 유전체 물질과 상이한 적합한 물질을 포함할 수 있다. 일부 실시예들에서, 하드 마스크(136)는 실리콘 질화물을 포함한다. 예를 들어, 실리콘 질화물(SiN)의 하드 마스크(136)는 헥사클로로디실란(HCD 또는 Si2Cl6), 디클로로실란(DCS 또는 SiH2Cl2), Bis(TertiaryButylAmino) 실란(BTBAS 또는 C8H22N2Si) 및 디실란(DS 또는 Si2H6)을 포함하는 화학 물질을 사용하여 CVD에 의해 형성된다.Referring again to FIG. 9 ,
도 11 내지 도 13은 일부 실시예들에 따라 구성된 다양한 제조 단계에서의 반도체 구조물(300)의 단면도이다. 방법(200)은 도 11 내지 도 13에 도시되고 도 1a 내지 도 1f에 추가로 도시된 바와 같이, FET 및 다양한 다른 디바이스를 연결하여 집적 회로를 형성하기 위해 상호 접속 구조물(114)을 형성하는 동작(216)으로 진행한다. 상호 접속 구조물(114)은 워크피스의 전면 상에 형성된다. 반도체 구조물(300)은 워크피스의 후면 상에 형성되고 상호 접속 구조물(114)과 집합적으로 기능하는 전력 레일 및 다른 전도성 피처를 더 포함하여 다양한 디바이스를 기능적 집적 회로에 연결한다.11-13 are cross-sectional views of a
상호 접속 구조물(114)은 수평 전기 라우팅을 제공하기 위한 다수의 금속 층 내의 금속 라인 및 수직 라우팅을 제공하기 위한 콘택/비아 피처를 포함한다. 상호 접속 구조물(114)의 다양한 금속 라인, 콘택 피처 및 비아 피처는 다마신 공정과 같은 적절한 기술에 의해 형성된다. 특히, 상호 접속 구조물(114)은 트랜지스터 및/또는 FET의 드레인 피처(110)와 같은 다른 디바이스 상에 랜딩되는 하나 이상의 콘택 피처(116)를 포함한다. 동작(216)은 아래에서 상세히 설명되는 바와 같이 하나 이상의 콘택 피처(116)를 형성하는 다수의 단계를 포함할 수 있다.The
조성 및 형성 면에서 ILD 층(130)과 유사한 또 다른 ILD 층(140)이 도 11에 도시된 바와 같이 워크피스 상에 형성된다. 일부 실시예들에서, ILD 층(140)의 형성은 성막 및 CMP를 포함할 수 있다. ILD 층(140)은 리소그래피 공정 및 에칭에 의해 하나 이상의 콘택 홀(또는 개구)(142)을 형성하도록 추가 패턴화된다. ILD 층(140)을 패턴화하기 위해 하드 마스크가 사용될 수 있다. 도 12에 도시된 바와 같이, 에칭 공정은 하나 이상의 드레인 피처(110)가 노출될 때까지 ILD 층(140 및 130)을 통해 에칭된다. 방법(200)에서 위에서 설명된 다양한 패턴화 공정에서, 각각의 패턴화 공정은 이중 패턴화 또는 다중 패턴화를 통해 구현될 수 있다. 일부 실시예들에서, 도 12에 도시된 바와 같이, 접촉 저항을 감소시키기 위해 드레인 피처(110) 상에 실리사이드 층(144)이 형성된다. 실리사이드 층(144)은 티타늄 실리사이드, 탄탈럼 실리사이드, 니켈 실리사이드 또는 코발트 실리사이드와 같은 실리콘 및 금속을 포함한다. 실리사이드 층(144)은 금속 성막, 실리콘과 금속을 반응시키기 위한 어닐링 및 미반응 금속을 제거하기 위한 에칭을 포함하는 자체 정렬 실리사이드(또는 살리사이드) 공정으로 지칭되는 공정에 의해 형성될 수 있다.Another
도 13에 도시된 바와 같이, 하나 이상의 콘택 피처(116)가 콘택 홀(들)(142)에 형성된다. 콘택 홀(142)은 Ti, TiN, TaN, Co, W, Al, Cu 또는 조합과 같은 하나 이상의 전도성 물질로 충전된다. 일부 예들에 따라, 콘택 피처(116)의 형성은 하나 이상의 전도성 물질의 성막 및 CMP를 포함한다. 성막은 물리 기상 증착(physical vapor deposition; PVD), 원자 층 증착(atomic layer deposition; ALD), 도금, CVD 또는 다른 적합한 방법과 같은 적절한 증착 기술을 통해 구현될 수 있다.As shown in FIG. 13 , one or more contact features 116 are formed in the contact hole(s) 142 .
위에서 언급한 바와 같이, 동작(216)은 또한 도 13 또는 도 1c에 도시된 바와 같이 상호 접속 구조물(114)의 다른 전도성 피처, 예컨대, 콘택 피처(116) 상에 랜딩된 비아 피처(128), 게이트 전극(134) 상에 랜딩되는 비아 피처(146) 및 제 1 금속 층 내의 금속 라인(126)을 형성하는 단계를 포함한다. 또한, 반도체 층(102A 및 102B)과 같은 다른 상세한 구조물이 도 13에 도시되어 있다.As noted above,
방법(200)은 또한 라인의 백 엔드에서 패시베이션 층 형성, 재분배 층(redistribution layer; RDL) 형성, 패시베이션 층 내에 커패시터 형성 및 본딩 패드 형성(도 13에는 표시되지 않음)을 포함하는 다양한 공정을 수행하는 동작(218)과 같은 다른 동작을 포함한다. 그런 다음, 도 14 내지 도 19에 도시된 바와 같이, 워크피스(300)는 워크피스의 후면에서의 후속 동작을 위해 진행된다. 도 14 내지 도 19는 핀 활성 영역(106)을 따른, 예를 들어, 도 6b의 점선 BB'를 따른 그러나 다양한 상이한 제조 단계에서의 반도체 구조물(300)의 단면도이다.
도 14를 참조하면, 방법(200)은 활성 영역이 연마, 에칭 또는 이들의 조합과 같은 적합한 방법을 사용하여 노출되도록 후면에서 워크피스(300)의 반도체 기판을 박막화하는 동작(220)으로 진행한다. 일부 실시예들에서, 연마 공정은 CMP 공정을 포함할 수 있다. 향상된 처리량을 위한 일부 실시예들에서, 연마 공정은 더 높은 연마 속도를 갖는 연삭 공정과 그런 다음 더 높은 연마 품질을 갖는 CMP 공정을 포함한다. 본 실시예에서, 반도체 기판(102)은 연마 정지 층 또는 대안적으로 에칭 정지 층과 같은 정지 층으로서 기능하는 임베딩 반도체 층(102A)을 포함한다. 임베딩 반도체 층(102A)이 연마 정지 층으로서 기능할 때, CMP 공정은 임베딩 반도체 층(102A)에서 정지할 것이다. 임베딩 반도체 층(102A)이 에칭 정지 층으로서 기능할 때, CMP 공정 이후에, 에칭 공정이 임베딩 반도체 층(102A)에서 정지할 때까지 반도체 기판(102)을 리세싱하기 위해 추가로 적용될 것이다. 반도체 기판(102)이 실리콘 기판이고 임베딩 반도체 층(102A)이 실리콘 게르마늄 층인 본 실시예에서, 에칭 공정은 실리콘 게르마늄에 대해 실리콘을 선택적으로 제거하는 에천트를 적용하는 단계를 포함한다. 실시예를 증진하기 위해, 에칭 공정은 실리콘 게르마늄에 대해 실리콘을 선택적으로 에칭하기 위해 SF6 및 O2를 사용한 극저온 심도 반응성 이온 에칭(deep reactive ion etching; DRIE)을 포함한다. 그 후, 다른 에칭 공정이 적용되어 임베딩 반도체 층(102A)을 제거한다. 예를 들어, SiGe의 임베딩 반도체 층(102A)을 선택적으로 제거하기 위해 HBr, O2 및 N2를 포함하는 에천트를 사용하는 건식 에칭 공정이 적용될 수 있다. 다른 예에서, SiGe의 임베딩 반도체 층(102A)을 선택적으로 제거하기 위해 NH4OH, H2O2 및 H2O의 용액을 사용하는 습식 에칭 공정이 적용된다.Referring to FIG. 14 ,
도 15를 참조하면, 방법(200)은 워크피스(300)의 후면 상에 격리 층(122)을 형성하는 동작(222)으로 진행한다. 격리 층(122)은 유전체 물질 층이고, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 로우-k 유전체 물질, 다른 적합한 유전체 물질 또는 이들의 조합을 포함할 수 있다. 격리 층(122)은 CVD, ALD, 유동성 CVD(FCVD)와 같은 적합한 증착 기술에 의해 형성될 수 있고, CMP 공정이 이어질 수 있다. 일부 실시예들에서, 격리 층(122)은 10 ㎚ 내지 30 ㎚ 범위의 두께를 포함한다.Referring to FIG. 15 ,
도 16을 참조하면, 방법(200)은 리소그래피 공정 및 에칭을 포함하는 절차에 의해 격리 층(122)에 하나 이상의 콘택 홀(또는 후면 콘택 홀)(150)을 형성하는 동작(224)으로 진행한다. 후면 콘택 홀(150)을 형성하는 방법은 전면 콘택 홀(142)을 형성하는 방법과 유사하다. 본 실시예에서, 후면 콘택 홀(150)은 소스 피처(108)와 정렬되며, 여기서 소스 피처(108)는 대응하는 후면 콘택 홀(150) 내에서 노출된다. 특히, 리소그래피 공정은 소스 피처(108)와 정렬된 개구를 갖는 패턴화된 레지스트를 형성한다. 에칭 공정은 개구를 격리 층(122)으로 전사하여 소스 피처를 노출시킨다. 일부 실시예들에서, 에칭 공정은 소스 피처(108)를 노출시키기 위해 핀 활성 영역의 하부 부분을 에칭하는 것과 같이 반도체 기판(102)에 대한 추가 에칭을 포함한다.Referring to FIG. 16 ,
도 17을 참조하면, 방법(200)은 콘택 홀(150)에 하나 이상의 콘택 피처(후면 콘택 피처로도 지칭됨)(120)를 형성하는 동작(226)으로 진행한다. 본 실시예에서, 접촉 저항을 감소시키기 위해 소스 피처(108) 상에 실리사이드 층(152)이 형성된다. 실리사이드 층(152)은 티타늄 실리사이드, 탄탈럼 실리사이드, 니켈 실리사이드 또는 코발트 실리사이드와 같은 실리콘 및 금속을 포함한다. 실리사이드 층(152)은 조성 및 형성 면에서 실리사이드 층(144)과 유사하다. 그러나, 실리사이드 층(152)은 워크피스의 후면 상에 형성된다. 특히, 실리사이드 층(152)은 소스 피처(108)의 하부 표면 상에 형성되고, 실리사이드 층(144)은 드레인 피처(110)의 상부 표면 상에 형성된다.Referring to FIG. 17 ,
콘택 홀(150)은 Ti, TiN, TaN, Co, W, Al, Cu 또는 조합과 같은 하나 이상의 전도성 물질로 충전된다. 일부 예들에 따라, 후면 콘택 피처(120)의 형성은 하나 이상의 전도성 물질의 성막 및 CMP를 포함한다. 성막은 PVD, ALD, 도금, CVD 또는 다른 적합한 방법과 같은 적절한 증착 기술을 통해 구현될 수 있다. 형성된 후면 콘택 피처(120)는 격리 층(122)의 두께와 유사한 두께를 갖고, 예컨대, 10 ㎚ 내지 30 ㎚ 범위의 두께를 갖는다.
도 18을 참조하면, 방법(200)은 조성 및 형성 면에서 ILD 층(130)과 유사한, 또 다른 유전체 층 또는 후면 ILD(BILD) 층(124)을 형성하는 동작(228)으로 진행한다. 일부 실시예들에서, BILD 층(124)의 형성은 성막 및 CMP를 포함할 수 있다.Referring to FIG. 18 ,
여전히 도 18을 참조하면, 방법(200)은 리소그래피 공정 및 에칭에 의해 하나 이상의 트렌치(154)를 형성하기 위해 BILD 층(124)을 패턴화하는 동작(230)으로 진행한다. BILD 층(124)을 패턴화하기 위해 하드 마스크가 사용될 수 있다. 후면 콘택 피처(120)가 노출될 때까지 BILD 층(124)을 통해 에칭하기 위해 에칭 공정이 적용된다.Still referring to FIG. 18 , the
도 19를 참조하면, 방법(200)은 BILD 층(124)의 트렌치(154)에 하나 이상의 후면 전력 레일(backside power rail; BPR)(118)을 형성하는 동작(232)으로 진행한다. BPR(118)은 Ti, TiN, TaN, Co, W, Al, Cu 또는 이들의 조합과 같은 하나 이상의 전도성 물질을 포함한다. 일부 실시예들에 따라, BPR(118)의 형성은 하나 이상의 전도성 물질의 성막 및 CMP를 포함한다. 성막은 PVD, ALD, 도금, CVD, 다른 적합한 방법 또는 이들의 조합과 같은 적절한 증착 기술을 통해 구현될 수 있다. 특히, 본 실시예에서, BPR(118)은 FET의 소스 피처(108)에 연결되는 것과 같이 후면 콘택 피처(120)를 통해 FET에 전기적으로 연결되도록 설계 및 구성된다. 본 방법의 동작 전에, 동작 동안 및 동작 후에 다른 제조 단계가 구현될 수 있다.Referring to FIG. 19 ,
본 개시는 다양한 실시예들에 따라 기판의 후면 상에 형성된 후면 전력 레일을 갖는 반도체 구조물 및 이를 제조하는 방법을 제공한다. 이러한 형성된 반도체 구조물은 후면 상의 후면 전력 레일과 전면 상의 상호 접속 구조물을 포함하여 전력 라인을 집합적으로 라우팅하며, 예를 들어, 드레인 피처는 상호 접속 구조물을 통해 대응하는 전력 라인에 연결되고 소스 피처는 후면 전력 레일을 통해 대응하는 전력 라인에 연결된다. 특히, 반도체 구조물은 후면에서 소스 피처 상에 랜딩되고 후면 전력 레일을 소스 피처에 전기적으로 연결하는 후면 콘택 피처; 및 드레인 피처 상에 랜딩되고 상호 접속 구조물의 상부 레벨 전도성 피처(예를 들어, 금속 라인)에 전기적으로 연결되는 전면 콘택 피처를 포함한다. 더욱이, 전면 콘택 피처 및 후면 콘택 피처는 모두 접촉 저항을 더욱 감소시키기 위해 각각의 실리사이드 층을 포함한다. 개시된 구조물은 라우팅 저항을 감소시키고, 정렬 마진을 확대하고, 레이아웃 유연성을 증가시키며, 패킹 밀도를 향상시킨다. 개시된 구조물은 회로 설계 레이아웃에 더 많은 유연성을 제공하고 더 큰 공정 윈도우의 IC 제조를 제공하여 개시된 구조물을 첨단 기술 노드에 적합하게 만든다.The present disclosure provides a semiconductor structure having a back side power rail formed on a back side of a substrate and a method of manufacturing the same, according to various embodiments. These formed semiconductor structures include a back surface power rail on the back surface and an interconnection structure on the front surface to collectively route power lines, eg, drain features are connected to corresponding power lines through the interconnection structures and source features are It connects to the corresponding power line through the rear power rail. In particular, the semiconductor structure includes a back surface contact feature that lands on the source feature on the back surface and electrically connects the back surface power rail to the source feature; and a front surface contact feature that lands on the drain feature and is electrically connected to a top level conductive feature (eg, metal line) of the interconnection structure. Moreover, both the front contact feature and the back contact feature include respective silicide layers to further reduce contact resistance. The disclosed structures reduce routing resistance, enlarge alignment margins, increase layout flexibility, and improve packing density. The disclosed structure provides more flexibility in circuit design layout and larger process window IC fabrication, making the disclosed structure suitable for advanced technology nodes.
개시된 구조물은 향상된 성능을 위해 FinFET가 통합되는 다양한 애플리케이션에서 사용될 수 있다. 예를 들어, 다중 핀 디바이스가 있는 FinFET를 사용하여 정적 랜덤 액세스 메모리(SRAM) 셀을 형성할 수 있다. 다른 예들에서, 개시된 구조물은 논리 회로, 동적 랜덤 액세스 메모리(dynamic random-access memory; DRAM), 플래시 메모리 또는 이미징 센서와 같은 다양한 집적 회로에 통합될 수 있다.The disclosed structures may be used in a variety of applications where FinFETs are integrated for improved performance. For example, a FinFET with a multi-fin device can be used to form a static random access memory (SRAM) cell. In other examples, the disclosed structures may be incorporated into various integrated circuits such as logic circuitry, dynamic random-access memory (DRAM), flash memory, or imaging sensors.
하나의 예시적인 양태에서, 본 개시는 일부 실시예들에 따라 반도체 구조물을 제공한다. 반도체 구조물은 전면 및 후면을 갖는 기판; 기판의 전면 상에 형성되고 기판의 활성 영역 상에 배치된 게이트 스택; 활성 영역 상에 형성되고 게이트 스택의 에지에 배치된 제 1 소스/드레인 피처; 기판의 후면 상에 형성된 후면 전력 레일; 및 후면 전력 레일과 제 1 소스/드레인 피처 사이에 개재되고, 후면 전력 레일을 제 1 소스/드레인 피처에 전기적으로 연결하는 후면 콘택 피처를 포함한다.In one exemplary aspect, the present disclosure provides a semiconductor structure in accordance with some embodiments. The semiconductor structure includes a substrate having a front side and a back side; a gate stack formed on the front surface of the substrate and disposed over an active region of the substrate; a first source/drain feature formed over the active region and disposed at an edge of the gate stack; a back side power rail formed on the back side of the substrate; and a back surface contact feature interposed between the back surface power rail and the first source/drain feature and electrically connecting the back surface power rail to the first source/drain feature.
본 개시의 다른 하나의 양태는 반도체 구조물에 관한 것이다. 반도체 구조물은 전면 및 후면을 갖는 기판; 기판의 전면으로부터 돌출된 핀 활성 영역; 핀 활성 영역 상에 배치된 게이트 스택; 핀 활성 영역 상에 형성되고 게이트 스택에 의해 개재된 소스 피처 및 드레인 피처; 기판의 전면에서 드레인 피처 상에 랜딩된 전면 콘택 피처; 기판의 후면 상에 형성된 후면 전력 레일; 및 후면 전력 레일과 소스 피처 사이에 개재된 후면 콘택 피처를 포함하고, 후면 콘택 피처는 후면 전력 레일을 소스 피처에 전기적으로 연결한다.Another aspect of the present disclosure relates to a semiconductor structure. The semiconductor structure includes a substrate having a front side and a back side; a fin active region protruding from the front surface of the substrate; a gate stack disposed over the fin active regions; source and drain features formed on the fin active regions and interposed by the gate stack; a front surface contact feature landed on the drain feature on the front surface of the substrate; a back side power rail formed on the back side of the substrate; and a back surface contact feature interposed between the back surface power rail and the source feature, wherein the back surface contact feature electrically connects the back surface power rail to the source feature.
본 개시의 또 다른 양태는 집적 회로 구조물을 형성하는 방법에 관한 것이다. 방법은 전면 및 후면을 갖는 기판을 수용하는 단계; 기판의 전면에 얕은 트렌치 격리(STI) 피처를 형성하여 STI 피처로 둘러싸인 핀 활성 영역을 정의하는 단계; 핀 활성 영역 상에 게이트 스택을 형성하는 단계; 핀 활성 영역 상에 소스 피처 및 드레인 피처를 형성하는 단계 - 게이트 스택은 소스 피처에서 드레인 피처에 걸쳐 있음 - ; 전면에서 게이트 스택, 소스 피처 및 드레인 피처 상에 상호 접속 구조물을 형성하는 단계 - 상호 접속 구조물은 드레인 피처와 접촉하는 전면 콘택 피처를 포함함 - ; 소스 피처가 노출된 표면으로 노출되도록 후면에서 기판을 박막화하는 단계; 소스 피처의 노출된 표면 상에 랜딩되는 후면 콘택 피처를 형성하는 단계; 및 후면 콘택 피처 상에 랜딩되는 후면 전력 레일을 형성하는 단계를 포함한다.Another aspect of the present disclosure relates to a method of forming an integrated circuit structure. The method includes receiving a substrate having a front side and a back side; forming shallow trench isolation (STI) features on the front side of the substrate to define fin active regions surrounded by the STI features; forming a gate stack over the fin active regions; forming a source feature and a drain feature on the fin active region, the gate stack spanning the source feature to the drain feature; forming an interconnection structure over the gate stack, the source feature and the drain feature on the front surface, the interconnection structure including a front surface contact feature contacting the drain feature; thinning the substrate on the back side such that the source features are exposed with exposed surfaces; forming a back contact feature landing on the exposed surface of the source feature; and forming a back surface power rail that lands on the back surface contact feature.
앞에서는 여러 개의 실시예들의 피처들을 약술했다. 본 발명 기술 분야의 당업자는 여기서 소개한 실시예들의 동일한 목적들을 수행 및/또는 동일한 장점들을 달성하기 위한 다른 공정들 및 구조들을 설계하거나 또는 수정하기 위한 기초로서 본 개시를 자신들이 손쉽게 사용할 수 있다는 것을 알아야 한다. 본 발명 기술 분야의 당업자는 또한 이와 같은 등가적 구성들이 본 개시의 사상과 범위를 이탈하지 않는다는 것과, 본 개시의 사상과 범위를 이탈하지 않고서 본 발명 기술 분야의 당업자가 다양한 변경들, 대체들, 및 변화들을 본 발명에서 행할 수 있다는 것을 자각해야 한다.The foregoing has outlined features of several embodiments. Those skilled in the art will realize that they can readily use the present disclosure as a basis for designing or modifying other processes and structures for carrying out the same purposes and/or achieving the same advantages of the embodiments introduced herein. You need to know. Those skilled in the art also know that such equivalent constructions do not depart from the spirit and scope of the present disclosure, and that various changes, replacements, and variations may be made in the present invention.
<부기><Bookkeeping>
1. 반도체 구조물에 있어서,1. In the semiconductor structure,
전면(front side) 및 후면(back side)을 갖는 기판; a substrate having a front side and a back side;
상기 기판의 상기 전면 상에 형성되고 상기 기판의 활성 영역 상에 배치된 게이트 스택; a gate stack formed on the front surface of the substrate and disposed over an active area of the substrate;
상기 활성 영역 상에 형성되고 상기 게이트 스택의 에지에 배치된 제 1 소스/드레인 피처; a first source/drain feature formed over the active region and disposed at an edge of the gate stack;
상기 기판의 상기 후면 상에 형성된 후면 전력 레일; 및 a back side power rail formed on the back side of the substrate; and
상기 후면 전력 레일과 상기 제 1 소스/드레인 피처 사이에 개재되고, 상기 후면 전력 레일을 상기 제 1 소스/드레인 피처에 전기적으로 연결하는 후면 콘택 피처 - 상기 후면 콘택 피처는 상기 기판의 상기 후면 상에 배치된 제 1 실리사이드 층을 더 포함함 - a back surface contact feature interposed between the back surface power rail and the first source/drain feature and electrically connecting the back surface power rail to the first source/drain feature, the back surface contact feature on the back surface of the substrate; further comprising a disposed first silicide layer -
를 포함하는 반도체 구조물.A semiconductor structure comprising a.
2. 제 1 항에 있어서, 상기 후면 콘택 피처의 상기 제 1 실리사이드 층은, 상기 제 1 소스/드레인 피처의 하부 표면과 직접 접촉하는 것인, 반도체 구조물.2. The semiconductor structure of claim 1, wherein the first silicide layer of the back surface contact feature is in direct contact with a bottom surface of the first source/drain feature.
3. 제 1 항에 있어서, 상기 후면 콘택 피처는, 증가된 접촉 면적을 갖고 상기 제 1 소스/드레인 피처 내로 더 연장되는 것인, 반도체 구조물.3. The semiconductor structure of claim 1 wherein the back surface contact feature has an increased contact area and extends further into the first source/drain feature.
4. 제 1 항에 있어서, 4. According to item 1,
상기 활성 영역 상에 형성된 제 2 소스/드레인 피처; 및second source/drain features formed over the active area; and
상기 게이트 스택, 및 상기 제 1 및 제 2 소스/드레인 피처 상에 형성된 상호 접속(interconnect) 구조물 - 상기 상호 접속 구조물은 상기 제 2 소스/드레인 피처와 직접 접촉하는 전면 콘택 피처를 더 포함함 - An interconnect structure formed over the gate stack and the first and second source/drain features, the interconnect structure further comprising a front surface contact feature in direct contact with the second source/drain feature.
을 더 포함하는 반도체 구조물.A semiconductor structure further comprising a.
5. 제 4 항에 있어서, 상기 전면 콘택 피처는, 상기 제 2 소스/드레인 피처의 상부 표면과 직접 접촉하는 제 2 실리사이드 층을 포함하는 것인, 반도체 구조물.5. The semiconductor structure of claim 4 wherein the front surface contact feature includes a second silicide layer in direct contact with a top surface of the second source/drain feature.
6. 제 5 항에 있어서, 상기 전면 콘택 피처의 상기 제 2 실리사이드 층은, 상기 기판의 상기 전면 상에 배치되고, 상기 제 2 소스/드레인 피처의 상기 상부 표면과 직접 접촉하는 것인, 반도체 구조물.6. The semiconductor structure of claim 5, wherein the second silicide layer of the front surface contact feature is disposed on the front surface of the substrate and is in direct contact with the top surface of the second source/drain feature. .
7. 제 1 항에 있어서, 7. According to item 1,
상기 활성 영역에 인접하는 얕은 트렌치 격리(shallow trench isolation; STI) 피처를 더 포함하고, 상기 활성 영역은, 상기 STI 피처의 상부 표면 위로 돌출된 핀(fin) 활성 영역인 것인, 반도체 구조물.The semiconductor structure further comprising a shallow trench isolation (STI) feature adjacent to the active region, wherein the active region is a fin active region that protrudes above a top surface of the STI feature.
8. 제 7 항에 있어서,8. According to item 7,
상기 후면으로부터 상기 핀 활성 영역 상에 배치된 제 1 유전체 물질 층; 및a first layer of dielectric material disposed on the fin active regions from the rear surface; and
상기 제 1 유전체 물질 층 상에 배치된 제 2 유전체 물질 층a second layer of dielectric material disposed on the first layer of dielectric material;
을 더 포함하고, Including more,
상기 후면 콘택 피처는 상기 제 1 유전체 물질 층에 임베딩(embedding)되고,the back surface contact feature is embedded in the first layer of dielectric material;
상기 후면 전력 레일은 상기 제 2 유전체 물질 층에 임베딩되는 것인, 반도체 구조물.wherein the back surface power rail is embedded in the second layer of dielectric material.
9. 제 8 항에 있어서, 상기 제 1 및 제 2 유전체 물질 층은 조성이 상이한 것인, 반도체 구조물.9. The semiconductor structure according to clause 8, wherein the first and second layers of dielectric material are different in composition.
10. 제 9 항에 있어서, 상기 제 1 유전체 물질 층은 상기 STI 피처와 직접 접촉하는 것인, 반도체 구조물.10. The semiconductor structure of clause 9, wherein the first dielectric material layer is in direct contact with the STI feature.
11. 반도체 구조물에 있어서, 11. In the semiconductor structure,
전면 및 후면을 갖는 기판; a substrate having a front side and a back side;
상기 기판의 상기 전면으로부터 돌출된 핀 활성 영역; a fin active region protruding from the front surface of the substrate;
상기 핀 활성 영역 상에 배치된 게이트 스택; a gate stack disposed on the fin active region;
상기 핀 활성 영역 상에 형성되고 상기 게이트 스택에 의해 개재된 소스 피처 및 드레인 피처; source and drain features formed on the fin active regions and interposed by the gate stack;
상기 기판의 상기 전면으로부터 상기 드레인 피처 상에 랜딩된(landing) 전면 콘택 피처;a front surface contact feature landing on the drain feature from the front surface of the substrate;
상기 기판의 상기 후면 상에 형성된 후면 전력 레일; 및 a back side power rail formed on the back side of the substrate; and
상기 후면 전력 레일과 상기 소스 피처 사이에 개재된 후면 콘택 피처A back surface contact feature interposed between the back surface power rail and the source feature.
를 포함하고, including,
상기 후면 콘택 피처는, 상기 후면 전력 레일을 상기 소스 피처에 전기적으로 연결하고,the back surface contact feature electrically connects the back surface power rail to the source feature;
상기 후면 콘택 피처는, 상기 후면 상에 배치되고 상기 소스 피처와 직접 접촉하는 제 1 실리사이드 층을 포함하고,the back surface contact feature includes a first silicide layer disposed on the back surface and in direct contact with the source feature;
상기 전면 콘택 피처는, 상기 전면 상에 배치되고 상기 드레인 피처와 직접 접촉하는 제 2 실리사이드 층을 포함하는 것인, 반도체 구조물.wherein the front surface contact feature includes a second silicide layer disposed on the front surface and in direct contact with the drain feature.
12. 제 11 항에 있어서,12. According to item 11,
상기 제 1 실리사이드 층은 상기 소스 피처의 하부 표면과 직접 접촉하고;the first silicide layer is in direct contact with the lower surface of the source feature;
상기 제 2 실리사이드 층은 상기 드레인 피처의 상부 표면과 직접 접촉하는 것인, 반도체 구조물.wherein the second silicide layer is in direct contact with the top surface of the drain feature.
13. 제 12 항에 있어서,13. According to item 12,
상기 후면 콘택 피처는 상기 소스 피처로 더 확장되고;the back surface contact feature further extends into the source feature;
상기 전면 콘택 피처는 상기 드레인 피처로 더 확장되는 것인, 반도체 구조물.wherein the front surface contact feature further extends into the drain feature.
14. 제 12 항에 있어서,14. According to item 12,
상기 기판의 상기 후면으로부터 상기 핀 활성 영역 및 상기 STI 피처 상에 배치된 제 1 유전체 물질 층; 및a first layer of dielectric material disposed over the fin active regions and the STI feature from the back side of the substrate; and
상기 제 1 유전체 물질 층 상에 배치된 제 2 유전체 물질 층a second layer of dielectric material disposed on the first layer of dielectric material;
을 더 포함하고, Including more,
상기 후면 콘택 피처는 상기 제 1 유전체 물질 층에 임베딩되고,the back surface contact feature is embedded in the first layer of dielectric material;
상기 후면 전력 레일은 상기 제 2 유전체 물질 층에 임베딩되고,the rear power rail is embedded in the second layer of dielectric material;
상기 제 1 및 제 2 유전체 물질 층들은 조성이 상이한 것인, 반도체 구조물.wherein the first and second layers of dielectric material are different in composition.
15. 제 11 항에 있어서, 15. According to item 11,
상기 핀 활성 영역에 인접하는 얕은 트렌치 격리(STI) 피처를 더 포함하고, 상기 핀 활성 영역은 상기 STI 피처의 상부 표면 위로 돌출되는 것인, 반도체 구조물.The semiconductor structure of claim 1 , further comprising a shallow trench isolation (STI) feature adjacent to the fin active region, wherein the fin active region protrudes above a top surface of the STI feature.
16. 집적 회로 구조물을 형성하는 방법에 있어서,16. A method of forming an integrated circuit structure comprising:
전면 및 후면을 갖는 기판을 수용하는 단계; receiving a substrate having a front side and a back side;
상기 기판의 상기 전면에 얕은 트렌치 격리(STI) 피처를 형성하여, 이로써 상기 STI 피처로 둘러싸인 핀 활성 영역을 정의하는 단계; forming shallow trench isolation (STI) features on the front side of the substrate, thereby defining fin active regions surrounded by the STI features;
상기 핀 활성 영역 상에 게이트 스택을 형성하는 단계; forming a gate stack on the fin active regions;
상기 핀 활성 영역 상에 소스 피처 및 드레인 피처를 형성하는 단계 - 상기 게이트 스택은 상기 소스 피처로부터 상기 드레인 피처까지 걸쳐 있음 - ; forming a source feature and a drain feature on the fin active region, the gate stack spanning from the source feature to the drain feature;
상기 전면으로부터 상기 게이트 스택, 상기 소스 피처 및 상기 드레인 피처 상에 상호 접속 구조물을 형성하는 단계 - 상기 상호 접속 구조물은 상기 드레인 피처와 접촉하는 전면 콘택 피처를 포함함 - ; forming an interconnection structure over the gate stack, the source feature and the drain feature from the front surface, the interconnection structure including a front surface contact feature contacting the drain feature;
상기 소스 피처가 노출된 표면을 갖게 노출되도록, 상기 후면으로부터 상기 기판을 박막화(thining down)하는 단계; thinning down the substrate from the backside such that the source feature is exposed with an exposed surface;
상기 소스 피처의 상기 노출된 표면 상에 랜딩되는 후면 콘택 피처를 형성하는 단계; 및 forming a back surface contact feature landing on the exposed surface of the source feature; and
상기 후면 콘택 피처 상에 랜딩되는 후면 전력 레일을 형성하는 단계forming a back surface power rail landing on the back surface contact feature;
를 포함하는 집적 회로 구조물을 형성하는 방법.A method of forming an integrated circuit structure comprising:
17. 제 16 항에 있어서,17. The method of paragraph 16,
상기 후면 콘택 피처를 형성하는 단계는, 상기 소스 피처와 직접 접촉하는 제 1 실리사이드 층을 형성하는 단계를 포함하고; forming the back surface contact feature includes forming a first silicide layer in direct contact with the source feature;
상기 상호 접속 구조물을 형성하는 단계는, 상기 드레인 피처와 직접 접촉하는 제 2 실리사이드 층을 형성하는 단계를 포함하는 것인, 집적 회로 구조물을 형성하는 방법.wherein forming the interconnect structure comprises forming a second silicide layer in direct contact with the drain feature.
18. 제 16 항에 있어서, 상기 후면 콘택 피처를 형성하는 단계는,18. The method of claim 16 wherein forming the back contact feature comprises:
상기 소스 피처의 상기 노출된 표면 상을 포함하는 상기 기판 상에 제 1 유전체 물질의 유전체 층을 성막(deposit)하는 단계;depositing a dielectric layer of a first dielectric material on the substrate including on the exposed surface of the source feature;
콘택 개구를 형성하기 위해 상기 유전체 층을 패턴화하는 단계;patterning the dielectric layer to form contact openings;
상기 콘택 개구 내에 노출된 상기 소스 피처 상에 상기 제 1 실리사이드 층을 형성하는 단계; 및forming the first silicide layer on the source feature exposed in the contact opening; and
상기 후면 콘택 피처를 형성하기 위해 상기 콘택 개구에 제 1 전도성 물질을 충전하는 단계filling the contact opening with a first conductive material to form the back surface contact feature;
를 포함하는 것인, 집적 회로 구조물을 형성하는 방법.A method of forming an integrated circuit structure comprising:
19. 제 18 항에 있어서, 상기 후면 콘택 피처를 형성하는 단계는,19. The method of clause 18, wherein forming the back surface contact feature comprises:
상기 유전체 층 상에 제 2 유전체 물질의 후면 층간 유전체(backside inter-layer dielectric; BILD) 층을 성막하는 단계 - 상기 제 2 유전체 물질은 조성이 상기 제 1 유전체 물질과 상이함 - ;depositing a backside inter-layer dielectric (BILD) layer of a second dielectric material on the dielectric layer, the second dielectric material being different in composition from the first dielectric material;
상기 후면 콘택 피처를 노출시키는 트렌치를 형성하기 위해 상기 BILD 층을 패턴화하는 단계; 및patterning the BILD layer to form a trench exposing the back surface contact feature; and
상기 후면 전력 레일을 형성하기 위해 상기 트렌치에 제 2 전도성 물질을 성막하는 단계depositing a second conductive material in the trench to form the backside power rail;
를 포함하는 것인, 집적 회로 구조물을 형성하는 방법.A method of forming an integrated circuit structure comprising:
20. 제 16 항에 있어서,20. The method of paragraph 16,
상기 기판을 수용하는 단계는, 반도체 표면 상에 실리콘 게르마늄 층을 형성하는 단계; 및 상기 실리콘 게르마늄 층 상에 실리콘 층을 에피택셜 성장시키는 단계를 포함하고;The receiving of the substrate may include forming a silicon germanium layer on a semiconductor surface; and epitaxially growing a silicon layer on the silicon germanium layer;
상기 기판을 박막화하는 단계는, 상기 실리콘 층을 연마하는 단계; 상기 실리콘 층을 선택적으로 에칭하는 단계; 및 상기 실리콘 게르마늄 층을 선택적으로 에칭하는 단계를 포함하는 것인, 집적 회로 구조물을 형성하는 방법.Thinning the substrate may include polishing the silicon layer; selectively etching the silicon layer; and selectively etching the silicon germanium layer.
Claims (10)
전면(front side) 및 후면(back side)을 갖는 기판;
상기 기판의 상기 전면 상에 형성되고 상기 기판의 활성 영역 상에 배치된 게이트 스택;
상기 활성 영역 상에 형성되고 상기 게이트 스택의 에지에 배치된 제 1 소스/드레인 피처;
상기 기판의 상기 후면 상에 형성된 후면 전력 레일; 및
상기 후면 전력 레일과 상기 제 1 소스/드레인 피처 사이에 개재되고, 상기 후면 전력 레일을 상기 제 1 소스/드레인 피처에 전기적으로 연결하는 후면 콘택 피처 - 상기 후면 콘택 피처는 상기 기판의 상기 후면 상에 배치된 제 1 실리사이드 층을 더 포함함 -
를 포함하는 반도체 구조물.In the semiconductor structure,
a substrate having a front side and a back side;
a gate stack formed on the front surface of the substrate and disposed over an active area of the substrate;
a first source/drain feature formed over the active region and disposed at an edge of the gate stack;
a back side power rail formed on the back side of the substrate; and
a back surface contact feature interposed between the back surface power rail and the first source/drain feature and electrically connecting the back surface power rail to the first source/drain feature, the back surface contact feature on the back surface of the substrate; further comprising a disposed first silicide layer -
A semiconductor structure comprising a.
상기 활성 영역 상에 형성된 제 2 소스/드레인 피처; 및
상기 게이트 스택, 및 상기 제 1 및 제 2 소스/드레인 피처 상에 형성된 상호 접속(interconnect) 구조물 - 상기 상호 접속 구조물은 상기 제 2 소스/드레인 피처와 직접 접촉하는 전면 콘택 피처를 더 포함함 -
을 더 포함하는 반도체 구조물.According to claim 1,
second source/drain features formed over the active area; and
An interconnect structure formed over the gate stack and the first and second source/drain features, the interconnect structure further comprising a front surface contact feature in direct contact with the second source/drain feature.
A semiconductor structure further comprising a.
상기 활성 영역에 인접하는 얕은 트렌치 격리(shallow trench isolation; STI) 피처를 더 포함하고, 상기 활성 영역은, 상기 STI 피처의 상부 표면 위로 돌출된 핀(fin) 활성 영역인 것인, 반도체 구조물.According to claim 1,
The semiconductor structure further comprising a shallow trench isolation (STI) feature adjacent to the active region, wherein the active region is a fin active region that protrudes above a top surface of the STI feature.
상기 후면으로부터 상기 핀 활성 영역 상에 배치된 제 1 유전체 물질 층; 및
상기 제 1 유전체 물질 층 상에 배치된 제 2 유전체 물질 층
을 더 포함하고,
상기 후면 콘택 피처는 상기 제 1 유전체 물질 층에 임베딩(embedding)되고,
상기 후면 전력 레일은 상기 제 2 유전체 물질 층에 임베딩되는 것인, 반도체 구조물.According to claim 5,
a first layer of dielectric material disposed on the fin active regions from the rear surface; and
a second layer of dielectric material disposed on the first layer of dielectric material;
Including more,
the back surface contact feature is embedded in the first layer of dielectric material;
wherein the back surface power rail is embedded in the second layer of dielectric material.
전면 및 후면을 갖는 기판;
상기 기판의 상기 전면으로부터 돌출된 핀 활성 영역;
상기 핀 활성 영역 상에 배치된 게이트 스택;
상기 핀 활성 영역 상에 형성되고 상기 게이트 스택에 의해 개재된 소스 피처 및 드레인 피처;
상기 기판의 상기 전면으로부터 상기 드레인 피처 상에 랜딩된(landing) 전면 콘택 피처;
상기 기판의 상기 후면 상에 형성된 후면 전력 레일; 및
상기 후면 전력 레일과 상기 소스 피처 사이에 개재된 후면 콘택 피처
를 포함하고,
상기 후면 콘택 피처는, 상기 후면 전력 레일을 상기 소스 피처에 전기적으로 연결하고,
상기 후면 콘택 피처는, 상기 후면 상에 배치되고 상기 소스 피처와 직접 접촉하는 제 1 실리사이드 층을 포함하고,
상기 전면 콘택 피처는, 상기 전면 상에 배치되고 상기 드레인 피처와 직접 접촉하는 제 2 실리사이드 층을 포함하는 것인, 반도체 구조물.In the semiconductor structure,
a substrate having a front side and a back side;
a fin active region protruding from the front surface of the substrate;
a gate stack disposed on the fin active region;
source and drain features formed on the fin active regions and interposed by the gate stack;
a front surface contact feature landing on the drain feature from the front surface of the substrate;
a back side power rail formed on the back side of the substrate; and
A back surface contact feature interposed between the back surface power rail and the source feature.
including,
the back surface contact feature electrically connects the back surface power rail to the source feature;
the back surface contact feature includes a first silicide layer disposed on the back surface and in direct contact with the source feature;
wherein the front surface contact feature includes a second silicide layer disposed on the front surface and in direct contact with the drain feature.
전면 및 후면을 갖는 기판을 수용하는 단계;
상기 기판의 상기 전면에 얕은 트렌치 격리(STI) 피처를 형성하여, 이로써 상기 STI 피처로 둘러싸인 핀 활성 영역을 정의하는 단계;
상기 핀 활성 영역 상에 게이트 스택을 형성하는 단계;
상기 핀 활성 영역 상에 소스 피처 및 드레인 피처를 형성하는 단계 - 상기 게이트 스택은 상기 소스 피처로부터 상기 드레인 피처까지 걸쳐 있음 - ;
상기 전면으로부터 상기 게이트 스택, 상기 소스 피처 및 상기 드레인 피처 상에 상호 접속 구조물을 형성하는 단계 - 상기 상호 접속 구조물은 상기 드레인 피처와 접촉하는 전면 콘택 피처를 포함함 - ;
상기 핀 활성 영역이 노출된 표면을 갖게 노출되도록, 상기 후면으로부터 상기 기판을 박막화(thinning down)하는 단계;
상기 노출된 표면 상에 격리 층을 형성하는 단계;
상기 소스 피처를 노출시키기 위해, 상기 격리 층 및 상기 핀 활성 영역을 선택적으로 에칭하는 단계;
상기 소스 피처의 상기 노출된 표면 상에 랜딩되는 후면 콘택 피처를 형성하는 단계; 및
상기 후면 콘택 피처 상에 랜딩되는 후면 전력 레일을 형성하는 단계
를 포함하는 집적 회로 구조물을 형성하는 방법.A method of forming an integrated circuit structure comprising:
receiving a substrate having a front side and a back side;
forming shallow trench isolation (STI) features on the front surface of the substrate, thereby defining fin active regions surrounded by the STI features;
forming a gate stack on the fin active regions;
forming a source feature and a drain feature on the fin active region, the gate stack spanning from the source feature to the drain feature;
forming an interconnection structure over the gate stack, the source feature and the drain feature from the front surface, the interconnection structure including a front surface contact feature contacting the drain feature;
thinning down the substrate from the backside such that the fin active regions are exposed with an exposed surface;
forming an isolation layer on the exposed surface;
selectively etching the isolation layer and the fin active regions to expose the source features;
forming a back surface contact feature landing on the exposed surface of the source feature; and
forming a back surface power rail landing on the back surface contact feature;
A method of forming an integrated circuit structure comprising:
상기 소스 피처의 상기 노출된 표면 상을 포함하는 상기 기판 상에 제 1 유전체 물질의 유전체 층을 성막(deposit)하는 단계;
콘택 개구를 형성하기 위해 상기 유전체 층을 패턴화하는 단계;
상기 콘택 개구 내에 노출된 상기 소스 피처 상에 제 1 실리사이드 층을 형성하는 단계; 및
상기 후면 콘택 피처를 형성하기 위해 상기 콘택 개구에 제 1 전도성 물질을 충전하는 단계
를 포함하는 것인, 집적 회로 구조물을 형성하는 방법.9. The method of claim 8, wherein forming the back surface contact feature comprises:
depositing a dielectric layer of a first dielectric material on the substrate including on the exposed surface of the source feature;
patterning the dielectric layer to form contact openings;
forming a first silicide layer on the source features exposed in the contact openings; and
filling the contact opening with a first conductive material to form the back surface contact feature;
A method of forming an integrated circuit structure comprising:
상기 기판을 수용하는 단계는, 반도체 표면 상에 실리콘 게르마늄 층을 형성하는 단계; 및 상기 실리콘 게르마늄 층 상에 실리콘 층을 에피택셜 성장시키는 단계를 포함하고;
상기 기판을 박막화하는 단계는, 상기 실리콘 층을 연마하는 단계; 상기 실리콘 층을 선택적으로 에칭하는 단계; 및 상기 실리콘 게르마늄 층을 선택적으로 에칭하는 단계를 포함하는 것인, 집적 회로 구조물을 형성하는 방법.According to claim 8,
The receiving of the substrate may include forming a silicon germanium layer on a semiconductor surface; and epitaxially growing a silicon layer on the silicon germanium layer;
Thinning the substrate may include polishing the silicon layer; selectively etching the silicon layer; and selectively etching the silicon germanium layer.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962954532P | 2019-12-29 | 2019-12-29 | |
US62/954,532 | 2019-12-29 | ||
US16/947,390 US11532556B2 (en) | 2019-12-29 | 2020-07-30 | Structure and method for transistors having backside power rails |
US16/947,390 | 2020-07-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210086460A KR20210086460A (en) | 2021-07-08 |
KR102524729B1 true KR102524729B1 (en) | 2023-04-21 |
Family
ID=76547480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200149415A KR102524729B1 (en) | 2019-12-29 | 2020-11-10 | Structure and method for transistors having backside power rails |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102524729B1 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6838332B1 (en) * | 2003-08-15 | 2005-01-04 | Freescale Semiconductor, Inc. | Method for forming a semiconductor device having electrical contact from opposite sides |
US9831183B2 (en) * | 2014-08-07 | 2017-11-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact structure and method of forming |
-
2020
- 2020-11-10 KR KR1020200149415A patent/KR102524729B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20210086460A (en) | 2021-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11527651B2 (en) | FinFET device with contact over dielectric gate | |
US10734519B2 (en) | Structure and method for FinFET device with asymmetric contact | |
US11532556B2 (en) | Structure and method for transistors having backside power rails | |
US11855207B2 (en) | FinFET structure and method with reduced fin buckling | |
US11916146B2 (en) | Gate resistance reduction through low-resistivity conductive layer | |
TW202004989A (en) | Semiconductor structure and method of forming integrated circuit structure | |
KR102524729B1 (en) | Structure and method for transistors having backside power rails | |
US20220375860A1 (en) | Structure and method for transistors having backside power rails | |
US11349027B2 (en) | Structure and method for FinFET device with asymmetric contact | |
CN114975281A (en) | Semiconductor device structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |