KR102520900B1 - Ark detection circuit using external magnetic field induction - Google Patents

Ark detection circuit using external magnetic field induction Download PDF

Info

Publication number
KR102520900B1
KR102520900B1 KR1020210071424A KR20210071424A KR102520900B1 KR 102520900 B1 KR102520900 B1 KR 102520900B1 KR 1020210071424 A KR1020210071424 A KR 1020210071424A KR 20210071424 A KR20210071424 A KR 20210071424A KR 102520900 B1 KR102520900 B1 KR 102520900B1
Authority
KR
South Korea
Prior art keywords
arc
signal
magnetic field
output
external magnetic
Prior art date
Application number
KR1020210071424A
Other languages
Korean (ko)
Other versions
KR20220163043A (en
Inventor
김동균
Original Assignee
태성전기산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 태성전기산업주식회사 filed Critical 태성전기산업주식회사
Priority to KR1020210071424A priority Critical patent/KR102520900B1/en
Publication of KR20220163043A publication Critical patent/KR20220163043A/en
Application granted granted Critical
Publication of KR102520900B1 publication Critical patent/KR102520900B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/14—Circuits therefor, e.g. for generating test voltages, sensing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/18—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials

Abstract

본 발명에 따른 외부 자계 유도를 이용한 아크 감지 회로는, 외부 자계 유도 코일을 이용하여 교류 전원 라인에 발생하는 아크를 검출하도록 구성된 아크 검출부; 상기 외부 자계 유도 코일에 흐르는 아크 펄스를 입력받아 카운트 하여 아크 펄스 신호와 아크 누적 신호를 출력하도록 구성된 아크 펄스 계수부; 직류 전원 라인에 인가되는 전원 전압을 이용하여 주기적으로 상기 아크 펄스 계수부의 리셋 단자에 리셋 신호를 인가하도록 구성된 주기적 리셋부; 상기 아크 펄스 계수부로부터 출력되는 아크 펄스 신호를 소정의 제1 시정수로 충방전하여 신호 처리된 아크 펄스 신호를 출력하는 계수 신호 처리부; 상기 직류 전원 라인의 제1 및 제2 라인 사이에 배치되고, 직렬연결되어 상측 및 하측 기준 분압 전압을 제공하고, 상기 계수 신호 처리부의 출력 노드와 연결되어 아크 펄스 전압을 제공하도록 구성된 비교 저항부; 상기 아크 펄스 전압을 상측 및 하측 기준 분압 전압과 비교하여 제1 및 제2 비교 신호를 출력하도록 구성된 비교부; 상기 제1 비교 신호와 제2 비교 신호를 이용하여 아크 결정 신호를 출력하도록 구성된 아크 결정부; 상기 아크 결정부로부터 출력되는 아크 결정 신호에 응답하여 출력하되, 소정 시간 지연된 아크 결정 확인 신호를 출력하도록 구성된 아크 결정 확인부; 및 상기 아크 결정 확인 신호를 유지하도록 구성된 자기 유지부를 포함한다.An arc detection circuit using external magnetic field induction according to the present invention includes an arc detector configured to detect an arc generated in an AC power line using an external magnetic field induction coil; an arc pulse counting unit configured to receive and count arc pulses flowing through the external magnetic field induction coil and output an arc pulse signal and an arc accumulation signal; a periodic reset unit configured to periodically apply a reset signal to a reset terminal of the arc pulse counting unit using a power supply voltage applied to a DC power line; a counting signal processing unit configured to charge and discharge the arc pulse signal output from the arc pulse counting unit with a predetermined first time constant and output a signal-processed arc pulse signal; a comparison resistance unit disposed between the first and second lines of the DC power supply line, connected in series to provide upper and lower reference voltage division voltages, and connected to an output node of the coefficient signal processing unit to provide an arc pulse voltage; a comparator configured to compare the arc pulse voltage with upper and lower reference divided voltages and output first and second comparison signals; an arc determination unit configured to output an arc determination signal using the first comparison signal and the second comparison signal; an arc determination confirmation unit configured to output an arc determination confirmation signal delayed by a predetermined time in response to the arc determination signal output from the arc determination unit; and a self-holding unit configured to hold the arc determination confirmation signal.

Figure R1020210071424
Figure R1020210071424

Description

외부 자계 유도를 이용한 아크 감지 회로{ARK DETECTION CIRCUIT USING EXTERNAL MAGNETIC FIELD INDUCTION}Arc detection circuit using external magnetic field induction {ARK DETECTION CIRCUIT USING EXTERNAL MAGNETIC FIELD INDUCTION}

본 발명은 외부 자계 유도를 이용한 아크 감지 회로에 관한 것으로, 더욱 상세하게는 배선 계통에 발생하는 아크를 외부 자계 유도를 이용하여 감지하는 외부 자계 유도를 이용한 아크 감지 회로에 관한 것이다.The present invention relates to an arc sensing circuit using external magnetic field induction, and more particularly, to an arc sensing circuit using external magnetic field induction for detecting an arc generated in a wiring system using external magnetic field induction.

전체 화재발생의 약 30%가 전기화재이며, 그 중 60% 이상이 배선계통의 이상으로 인해 발생하는데, 배선계통의 이상으로 인한 화재 중 대다수가 접촉불량으로 인한 과열, 아크 또는 선간 절연불량으로 인한 트래킹/아크 사고이다.About 30% of all fires are electrical fires, and more than 60% of them are caused by abnormal wiring systems. It's a tracking/arc accident.

이와 같은 배선계통의 사고는 일반적으로 예방점검이 불가능하다는 문제점이 있으며, 특히 선간 절연물이 오염되거나 탄화되어 발생하는 절연불량은 일종의 부하전류이므로 기존의 접지 간 절연측정기 또는 누전차단기로는 감지가 곤란하다. 더우기 안전 점검을 위한 선간의 절연 측정은 부하를 완전히 개방한 상태에서 측정할 수 있으므로 부하가 접속되어 있는 일반적인 상황에서는 측정이나 진단이 불가능하다.Such wiring system accidents generally have a problem that preventive inspection is impossible. In particular, insulation failure caused by contamination or carbonization of insulation between lines is a kind of load current, so it is difficult to detect with existing ground insulation meters or earth leakage circuit breakers. . Furthermore, since the insulation measurement between lines for safety inspection can be measured in a fully open state, measurement or diagnosis is impossible in a general situation where a load is connected.

이러한 선간 절연불량, 즉, 선간 누전의 경우, 미세한 전류의 아크방전이기 때문에 밝은 곳에서는 육안으로 보이지 않고, 어두운 경우에만 미세한 실과 같은 아크방전이 지속되며, 아크열에 의하여 절연물이 탄화되면 부도체가 도체로 변한다. 아크 방전의 특성상 절연불량, 접속불량 등을 이유로 아크가 발생하는 경우 실효 전류값이 증가하지 하지 않으므로 일반적인 전류형 차단기로 아크 방전을 검출하여 차단하는 것이 불가능하다.In the case of such poor insulation between lines, that is, leakage between lines, since it is an arc discharge of minute current, it is invisible to the naked eye in a bright place, and arc discharge like a fine thread continues only in the dark. It changes. Due to the nature of arc discharge, it is impossible to detect and block arc discharge with a general current-type circuit breaker because the effective current value does not increase when an arc occurs due to poor insulation or poor connection.

예컨대, 비닐하우스 등 특용작물 시설물의 배관에는 정온 열선(동파방지열선, 또는 정온 전선이라고도 일컫는다)을 함께 배열하여 배관의 동파를 방지한다. 즉, 정온 열선은 수십 내지 100 미터 이상 배열되는데 두 전선 사이의 낮은 저항값을 가진 도전체의 발열을 이용하여 배관의 동파 방지 기능을 수행한다. 이때 정온 열선의 온도가 상승하면 두 전선 사이가 팽창하고, 정온 열선의 온도가 하강하면 두 전선 사이가 수축함으로써 발열 온도를 일정하게 유지하게 한다. 그런데 정온 열선이 열화되어 평행하게 배열된 두 전선 사이에 고주파수의 스파크가 지속적으로 발생하고, 심지어 불꽃이 발생하더라도 정온 열선의 특성상 과전류가 흐르지 않아 누전차단기가 작동하지 않는다.For example, by arranging constant-temperature heating wires (also referred to as freeze-proof heating wires or constant-temperature wires) in pipes of special crop facilities such as vinyl houses, freezing and bursting of pipes are prevented. That is, the constant-temperature heating wires are arranged over several tens to 100 meters, and the function of preventing freezing and bursting of the pipe is performed by using the heat generated by the conductor having a low resistance value between the two wires. At this time, when the temperature of the constant-temperature heating wire rises, the space between the two wires expands, and when the temperature of the constant-temperature heating wire decreases, the space between the two wires contracts to keep the heating temperature constant. However, high-frequency sparks are continuously generated between two wires arranged in parallel due to deterioration of the constant-temperature heating wire, and even when sparks occur, overcurrent does not flow due to the nature of the constant-temperature heating wire, so the earth leakage breaker does not operate.

결국, 전력 배선 계통에서 접속점의 접촉 불량, 선간의 절연 불량 등으로 인한 탄화나 트래킹 아크 등의 경우, 사인파가 아닌 구형파 상태의 고조파 노이즈를 발생한다. 그런데 기존의 아크 감지 방법은 일정 시간 내의 펄스 수(주파수), 펄스의 크기, 펄스의 위상 등을 이용하여 판정하지만, 현장에서는 전기 기기의 특성에 따른 부하 전류가 일정하지 않아 판정의 오류가 많아 아크 차단 관련 기술의 신뢰도에 문제점이 많다.As a result, in the case of carbonization or tracking arc due to poor contact of connection points or poor insulation between lines in the power wiring system, harmonic noise in a square wave state rather than a sine wave is generated. However, conventional arc detection methods use the number of pulses (frequency) within a certain period of time, pulse size, pulse phase, etc., but in the field, there are many errors in judgment because the load current according to the characteristics of electrical equipment is not constant. There are many problems with the reliability of blocking-related technologies.

특허등록 10-1535950호 펄스 카운트를 이용한 접촉 불량 검출 장치Patent registration No. 10-1535950 Contact defect detection device using pulse count 특허등록 10-1820162호 직렬아크의 고정도 검출시스템Patent Registration No. 10-1820162 High precision detection system for serial arc 특허등록 10-0861229호 전기 선로의 스파크 발생시에 자동 작동하는 전원 차단장치Patent Registration No. 10-0861229 Power cut-off device that operates automatically when sparks occur in electric lines

본 발명은 높은 주파수를 가진 아크나 스파크를 통상적으로 인가되는 사인 파형의 기본파 내지 낮은 차수의 고조파와 구별함으로써 배선 계통에 발생하는 아크를 외부 자계 유도를 이용하여 감지하는 아크 감지 회로를 제공함에 목적이 있다.The object of the present invention is to provide an arc detection circuit that detects an arc occurring in a wiring system using external magnetic field induction by distinguishing a high-frequency arc or spark from a normally applied sine wave fundamental wave or low-order harmonic wave. there is

본 발명에 따른 외부 자계 유도를 이용한 아크 감지 회로는, 외부 자계 유도 코일을 이용하여 교류 전원 라인에 발생하는 아크를 검출하도록 구성된 아크 검출부; 상기 외부 자계 유도 코일에 흐르는 아크 펄스를 입력받아 카운트 하여 아크 펄스 신호와 아크 누적 신호를 출력하도록 구성된 아크 펄스 계수부; 직류 전원 라인에 인가되는 전원 전압을 이용하여 주기적으로 상기 아크 펄스 계수부의 리셋 단자에 리셋 신호를 인가하도록 구성된 주기적 리셋부; 상기 아크 펄스 계수부로부터 출력되는 아크 펄스 신호를 소정의 제1 시정수로 충방전하여 신호 처리된 아크 펄스 신호를 출력하는 계수 신호 처리부; 상기 직류 전원 라인의 제1 및 제2 라인 사이에 배치되고, 직렬연결되어 상측 및 하측 기준 분압 전압을 제공하고, 상기 계수 신호 처리부의 출력 노드와 연결되어 아크 펄스 전압을 제공하도록 구성된 비교 저항부; 상기 아크 펄스 전압을 상측 및 하측 기준 분압 전압과 비교하여 제1 및 제2 비교 신호를 출력하도록 구성된 비교부; 상기 제1 비교 신호와 제2 비교 신호를 이용하여 아크 결정 신호를 출력하도록 구성된 아크 결정부; 상기 아크 결정부로부터 출력되는 아크 결정 신호에 응답하여 출력하되, 소정 시간 지연된 아크 결정 확인 신호를 출력하도록 구성된 아크 결정 확인부; 및 상기 아크 결정 확인 신호를 유지하도록 구성된 자기 유지부를 포함한다.An arc detection circuit using external magnetic field induction according to the present invention includes an arc detector configured to detect an arc generated in an AC power line using an external magnetic field induction coil; an arc pulse counting unit configured to receive and count arc pulses flowing through the external magnetic field induction coil and output an arc pulse signal and an arc accumulation signal; a periodic reset unit configured to periodically apply a reset signal to a reset terminal of the arc pulse counting unit using a power supply voltage applied to a DC power line; a counting signal processing unit configured to charge and discharge the arc pulse signal output from the arc pulse counting unit with a predetermined first time constant and output a signal-processed arc pulse signal; a comparison resistance unit disposed between the first and second lines of the DC power supply line, connected in series to provide upper and lower reference voltage division voltages, and connected to an output node of the coefficient signal processing unit to provide an arc pulse voltage; a comparator configured to compare the arc pulse voltage with upper and lower reference divided voltages and output first and second comparison signals; an arc determination unit configured to output an arc determination signal using the first comparison signal and the second comparison signal; an arc determination confirmation unit configured to output an arc determination confirmation signal delayed by a predetermined time in response to the arc determination signal output from the arc determination unit; and a self-holding unit configured to hold the arc determination confirmation signal.

바람직하게는, 상기 아크 검출부는, 두 가닥의 상기 교류 전원 라인 사이에 배치되는 외부 자계 유도 코일; 상기 외부 자계 유도 코일에 직렬연결되는 캐패시터; 및 상기 아크 펄스에 스위칭 하는 제1 트랜지스터를 포함한다.Preferably, the arc detector may include an external magnetic field induction coil disposed between the two strands of the AC power line; a capacitor connected in series with the external magnetic field induction coil; and a first transistor switching to the arc pulse.

바람직하게는, 상기 외부 자계 유도 코일은 초크 코일 또는 막대형 코일인 것을 특징으로 한다.Preferably, the external magnetic field induction coil is a choke coil or a bar coil.

바람직하게는, 상기 아크 누적 신호는 상기 아크 펄스 신호가 소정 시간 내에 소정 갯수를 초과하는 경우에 생성되는 것을 특징으로 한다.Preferably, the arc accumulation signal is characterized in that it is generated when the arc pulse signal exceeds a predetermined number within a predetermined time.

바람직하게는, 상기 비교부는, 상기 아크 펄스 전압을 상기 상측 기준 분압 전압과 비교하여 제1 비교 신호를 출력하는 제1 비교기; 및 상기 아크 펄스 전압을 상기 하측 기준 분압 전압과 비교하여 제2 비교 신호를 출력하는 제2 비교기를 포함한다.Preferably, the comparator may include: a first comparator that compares the arc pulse voltage with the upper reference divided voltage and outputs a first comparison signal; and a second comparator configured to compare the arc pulse voltage with the lower reference divided voltage and output a second comparison signal.

바람직하게는, 상기 아크 결정부는, 상기 제1 비교 신호와 상기 제2 비교 신호를 입력받아 부정논리곱하여 아크 예정 신호를 생성하는 제1 낸드 게이트; 및 상기 아크 예정 신호와 상기 아크 누적 신호를 입력받아 부정논리곱하여 상기 아크 결정 신호를 생성하는 제2 낸드 게이트를 포함한다.Preferably, the arc determining unit includes: a first NAND gate receiving the first comparison signal and the second comparison signal and performing a negative AND/or multiplication thereof to generate an arc prediction signal; and a second NAND gate configured to generate the arc determination signal by receiving the arc schedule signal and the arc accumulation signal and multiplying the arc by a negative AND.

본 발명의 외부 자계 유도를 이용한 아크 감지 회로에 따르면, 높은 주파수를 가진 아크나 스파크를 외부 자계 유도를 이용하여 통상적으로 인가되는 사인 파형의 기본파 내지 낮은 차수의 고조파와 구별함으로써 배선 계통에 접속점의 접촉불량이나 선간의 절연불량을 비교적 정확하게 감지할 수 있다. According to the arc sensing circuit using external magnetic field induction of the present invention, an arc or spark having a high frequency is distinguished from a fundamental wave or a low order harmonic of a sine wave that is normally applied using an external magnetic field induction, thereby providing a connection point to a wiring system. Contact failure or insulation failure between lines can be detected relatively accurately.

또한, 본 발명의 외부 자계 유도를 이용한 아크 감지 회로는 기 설치된 누전 차단기의 수전 측 핫 라인과 접지 라인 사이에 외부 자계 유도 코일을 배치하여 적용하기 때문에 아크 감지 회로를 포함하는 장치의 설치가 간편한 잇점이 있다.In addition, since the arc detection circuit using external magnetic field induction of the present invention is applied by disposing an external magnetic field induction coil between the hot line and the ground line on the receiving side of the installed earth leakage breaker, it is easy to install the device including the arc detection circuit. there is

또한, 본 발명의 외부 자계 유도를 이용한 아크 감지 회로에 따르면, 결합계수가 높은 변류기 방식에 비하여 부하 전류에 의한 자기 포화 현상을 최소화할 수 있다.In addition, according to the arc sensing circuit using external magnetic field induction of the present invention, magnetic saturation caused by a load current can be minimized compared to a current transformer method having a high coupling coefficient.

도 1은 본 발명의 일실시예에 따른 외부 자계 유도를 이용한 아크 감지 회로를 내장한 누전 차단기 모식도,
도 2는 본 발명의 일실시예에 따른 외부 자계 유도를 이용한 아크 감지 회로도,
도 3a 및 도 3b는 본 발명의 일실시예에 따른 아크 펄스 계수부 출력 파형도, 및
도 4a 및 4b는 본 발명의 일실시예에 따른 아크 결정부 출력 파형도이다.1 is a schematic diagram of an earth leakage breaker incorporating an arc sensing circuit using external magnetic field induction according to an embodiment of the present invention;
2 is an arc sensing circuit diagram using external magnetic field induction according to an embodiment of the present invention;
3a and 3b are arc pulse counter output waveform diagrams according to an embodiment of the present invention; and
4A and 4B are arc determining unit output waveform diagrams according to an embodiment of the present invention.

본 발명의 추가적인 목적들, 특징들 및 장점들은 다음의 상세한 설명 및 첨부도면으로부터 보다 명료하게 이해될 수 있다. Additional objects, features and advantages of the present invention may be more clearly understood from the following detailed description and accompanying drawings.

본 발명의 상세한 설명에 앞서, 본 발명은 다양한 변경을 도모할 수 있고, 여러 가지 실시 예를 가질 수 있는바, 아래에서 설명되고 도면에 도시된 예시들은 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Prior to the detailed description of the present invention, the present invention may make various changes and may have various embodiments, and the examples described below and shown in the drawings are not intended to limit the present invention to specific embodiments. No, it should be understood to include all changes, equivalents or substitutes included in the spirit and scope of the present invention.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.It is understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, but other elements may exist in the middle. It should be. On the other hand, when an element is referred to as “directly connected” or “directly connected” to another element, it should be understood that no other element exists in the middle.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도는 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms used in this specification are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, terms such as "include" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, but one or more other features It should be understood that the presence or addition of numbers, steps, operations, components, parts, or combinations thereof is not precluded.

또한, 명세서에 기재된 "...부", "...유닛", "...모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.In addition, terms such as "...unit", "...unit", and "...module" described in the specification mean a unit that processes at least one function or operation, which is hardware, software, or hardware and It can be implemented as a combination of software.

또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.In addition, in the description with reference to the accompanying drawings, the same reference numerals are given to the same components regardless of reference numerals, and overlapping descriptions thereof will be omitted. In describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted.

이하, 본 발명의 바람직한 실시 예에 따른 감쇠 진동을 이용한 아크 감지 회로에 대하여 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, an arc sensing circuit using damped vibration according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일실시예에 따른 외부 자계 유도를 이용한 아크 감지 회로를 내장한 누전 차단기 모식도이고, 도 2는 본 발명의 일실시예에 따른 외부 자계 유도를 이용한 아크 감지 회로도이고, 도 3a 및 도 3b는 본 발명의 일실시예에 따른 아크 펄스 계수부 출력 파형도이고, 도 4a 및 4b는 본 발명의 일실시예에 따른 아크 결정부 출력 파형도이다.1 is a schematic diagram of an earth leakage breaker incorporating an arc sensing circuit using external magnetic field induction according to an embodiment of the present invention, FIG. 2 is a schematic diagram of an arc sensing circuit using external magnetic field induction according to an embodiment of the present invention, and FIG. 3A and FIG. 3B is an arc pulse counter output waveform diagram according to an embodiment of the present invention, and FIGS. 4A and 4B are arc determiner output waveform diagrams according to an embodiment of the present invention.

본 발명의 일실시예에 따른 외부 자계 유도를 이용한 아크 감지 회로를 내장한 누전 차단기 모식도로서, 누전 차단기(100)는 수전측 핫 라인과 접지 라인 사이에 배치되는 외부 자계 유도 코일(L1)을 포함하는 아크 감지 회로를 내장한다. 여기서, 도면부호 110은 재투입 스위치, 도면부호 120은 차단버튼으로 누전차단 기능을 시험하기 위한 버튼이다. 본 발명에서 외부 자계라 함은 아크 전류가 흐르는 배선에서 방사되는 높고 불규칙한 주파수를 가진 자계로 이해되어야 한다.As a schematic diagram of an earth leakage breaker incorporating an arc detection circuit using external magnetic field induction according to an embodiment of the present invention, the earth leakage breaker 100 includes an external magnetic field induction coil L1 disposed between a hot line and a ground line on the receiving side. built-in arc detection circuit. Here, reference numeral 110 denotes a re-insertion switch, and reference numeral 120 denotes a cut-off button, which is a button for testing the earth leakage blocking function. In the present invention, an external magnetic field should be understood as a magnetic field having a high and irregular frequency radiated from a wire through which an arc current flows.

본 발명의 일실시예에 따른 외부 자계 유도를 이용한 아크 감지 회로는, 아크 검출부(210), 주기적 리셋부(215), 아크 펄스 계수부(220), 계수 신호 처리부(225), 비교 저항부(230), 서지 흡수부(235), 비교부(240), 아크 결정부(245), 역전류 차단부(250), 아크 결정 확인부(255), 자기 유지부(260) 및 수동 복구 스위치(265)를 포함한다.An arc sensing circuit using external magnetic field induction according to an embodiment of the present invention includes an arc detection unit 210, a periodic reset unit 215, an arc pulse counting unit 220, a counting signal processing unit 225, a comparison resistance unit ( 230), a surge absorption unit 235, a comparison unit 240, an arc determination unit 245, a reverse current blocking unit 250, an arc determination confirmation unit 255, a self-maintaining unit 260, and a manual recovery switch ( 265).

아크 검출부(210)는 부하측 두 교류전력 배선 사이에 배치되는 외부 자계 유도 코일(L1)과 외부 자계 유도 코일에 직렬연결된 제2 캐패시터(C2)의 공진을 이용하여 부하측 배선에 발생하는 아크를 검출한다. 즉, 두 전력 배선 사이에 상용 주파수의 교류 전류가 흐르면, 외부 자계 유도 코일(L1)에 유도 전류가 흐르지 않는다. 그런데, 두 전력 배선 사이에 고주파수(예컨대, 구형파)의 아크가 발생하면, 외부 자계 유도 코일(L1)의 유도 전류의 리플 펄스가 흐르고, 제1 트랜지스터(TR1)는 아크 펄스에 스위칭 한다. 한편, 외부 자계 유도 코일(L1)에 병렬연결되는 제1 저항(R1)은 외부 자계 유도 코일(L1)의 공진/감쇄진동을 억제하는 댐핑 기능을 담당한다.The arc detector 210 detects an arc generated in the load-side wiring by using resonance of an external magnetic field induction coil (L1) disposed between two load-side AC power wiring and a second capacitor (C2) connected in series to the external magnetic field induction coil. . That is, when an AC current of a commercial frequency flows between the two power lines, no induced current flows in the external magnetic field induction coil L1. However, when a high-frequency (eg, square wave) arc is generated between the two power wires, a ripple pulse of the induced current of the external magnetic field induction coil L1 flows, and the first transistor TR1 switches to the arc pulse. Meanwhile, the first resistor R1 connected in parallel to the external magnetic field induction coil L1 serves a damping function of suppressing resonance/damping vibration of the external magnetic field induction coil L1.

여기서, 외부 자계 유도 코일(L1)은 초크 코일 또는 막대형 코일로 구현될 수 있으며, 토로이달 코일 등과 같이 외부 자계를 유도할 수 없는 타입은 전력 배선 사이가 아니라 전력 배선이 토로이달 코일을 통과하여야 하므로 사용을 배제한다. Here, the external magnetic field induction coil L1 may be implemented as a choke coil or a rod-shaped coil, and a type that cannot induce an external magnetic field, such as a toroidal coil, should pass through the toroidal coil rather than between power wires. therefore avoid using it.

주기적 리셋부(215)는 직류전원측 두 입력 라인(제1 입력 라인(Tin1, 핫라인), 제2 입력 라인(Tin2, 접지라인)) 사이에 배치되는 PUT 소자(프로그래머블 단접합 트랜지스터), 제1 입력 라인(Tin1)과 PUT 소자의 애노드 단자 사이에 배치된 제1 저항(R1), PUT 소자의 애노드 단자와 제2 입력 라인(Tin2) 사이에 배치된 제1 캐패시터(C1), 제1 입력 라인(Tin1)과 PUT 소자의 게이트 단자 사이에 배치된 제2 저항(R2), PUT 소자의 캐소드 단자와 제2 입력 라인(Tin2) 사이에 배치된 제3 저항(R3)을 포함하고, PUT 소자의 캐소드 단자에 아크 펄스 계수부(220)의 리셋 단자(R)가 연결된다. 한편 본 발명의 일실시예에 따르면, 제1 및 제2 입력 라인(Tin1, Tin2)에 인가되는 직류전원은 교류전원을 컨버터를 사용하여 변환한 전원일 수도 있고, 2차 전지와 같은 직류 소스일 수도 있다.The periodic reset unit 215 includes a PUT element (programmable unijunction transistor) disposed between two input lines (a first input line (Tin1, hot line) and a second input line (Tin2, ground line)) on the DC power side, a first input A first resistor R1 disposed between the line Tin1 and the anode terminal of the PUT element, a first capacitor C1 disposed between the anode terminal of the PUT element and the second input line Tin2, and a first input line ( A second resistor (R2) disposed between Tin1) and the gate terminal of the PUT element, a third resistor (R3) disposed between the cathode terminal of the PUT element and the second input line (Tin2), and a cathode of the PUT element The reset terminal R of the arc pulse counter 220 is connected to the terminal. Meanwhile, according to an embodiment of the present invention, the DC power applied to the first and second input lines Tin1 and Tin2 may be power converted from AC power using a converter, or may be a DC source such as a secondary battery. may be

제1 입력 라인(Tin1)에 인가되는 전원 전압을 이용하여 제2 캐패시터(C2)에 충전되는 충전 전압이 PUT 소자의 게이트 전압보다 소정 전위를 초과하면 PUT 소자가 턴온되고, PUT 소자의 캐소드 단자에 연결된 아크 펄스 계수부(230)의 리셋 단자(R)에 "H" 레벨 상태 신호가 인가되어 아크 펄스 계수부(230)가 리셋된다. When the charging voltage charged in the second capacitor C2 using the power supply voltage applied to the first input line Tin1 exceeds a predetermined potential than the gate voltage of the PUT element, the PUT element turns on, and the cathode terminal of the PUT element An “H” level state signal is applied to the reset terminal R of the connected arc pulse counter 230 to reset the arc pulse counter 230.

여기서 제1 입력 라인(Tin1)와 PUT 소자의 애노드 단자 사이에 배치된 제1 저항(R1), PUT 소자의 애노드 단자와 제2 입력 라인(Tin2) 사이에 배치된 제1 캐패시터(C1)의 시정수에 의해 아크 펄스 계수부(220)의 리셋 단자(R)에 인가되는 리셋 펄스의 주기가 결정된다. 한편, 주기적 리셋부(215)는 부하인 전기 기기의 정상적인 스위칭시 발생하는 짧은 시간의 아크 노이즈 등으로 인한 펄스 수의 누적을 방지하기 위해 존재한다.Here, the first resistor R1 disposed between the first input line Tin1 and the anode terminal of the PUT element, and the first capacitor C1 disposed between the anode terminal of the PUT element and the second input line Tin2 The cycle of the reset pulse applied to the reset terminal R of the arc pulse counter 220 is determined by the number. On the other hand, the periodic reset unit 215 exists to prevent the accumulation of the number of pulses due to short-time arc noise generated during normal switching of an electrical device, which is a load.

아크 펄스 계수부(220)는 외부 자계 유도 코일(L1)에 흐르는 리플 펄스를 펄스 카운트 단자(cp)로 입력받아 카운트 한다. 구체적으로, 외부 자계가 유도되어 외부 자계 유도 코일(L1) -> 제1 캐패시터(C2) -> 제1 트랜지스터(TR1) 경로를 통해 리플 펄스가 흐를 때마다 펄스 카운트 단자(cp)로 입력받아 카운트 한다. 한편, 아크 펄스 계수부(220)의 제1 출력단자(O1)는 리플 펄스가 계수될 때마다 "H" 레벨 상태의 아크 펄스 신호(Spc)를 출력하고, 제2 출력단자(O2)는 리플 펄스가 소정 계수에 도달하는 경우, "H" 레벨 상태의 아크 누적 신호(Scount)를 출력한다. 예컨대, 리플 펄스를 211 = 2048개 계수하면, 출력단자(O2)가 "H" 레벨 상태의 아크 누적 신호(Scount)를 출력할 수 있다. 여기서, 아크 펄스 계수부(220)는 리플 카운터로 구현될 수 있다.The arc pulse counting unit 220 counts the ripple pulses flowing through the external magnetic field induction coil L1 through the pulse count terminal cp. Specifically, whenever an external magnetic field is induced and a ripple pulse flows through the external magnetic field induction coil (L1) -> first capacitor (C2) -> first transistor (TR1) path, it is input to the pulse count terminal (cp) and counts do. Meanwhile, the first output terminal O1 of the arc pulse counting unit 220 outputs the arc pulse signal Spc in the "H" level whenever a ripple pulse is counted, and the second output terminal O2 outputs the ripple signal Spc. When the pulse reaches a predetermined count, the arc accumulation signal Scount in the "H" level state is output. For example, when 2 11 = 2048 ripple pulses are counted, the output terminal O2 can output the arc accumulation signal Scount in the "H" level state. Here, the arc pulse counter 220 may be implemented as a ripple counter.

계수 신호 처리부(225)는 아크 펄스 계수부(220)와 외부 자계 유도 코일(L1)의 일단부 사이에 직렬연결된 제7 저항(R7)과 제8 캐패시터(C8)를 포함하고, 아크 펄스 계수부(220)의 제1 출력단자(O1)로부터 출력되는 아크 펄스 신호(Spc)의 상태에 따라 충방전하는 신호 처리된 아크 펄스 신호를 출력한다(도 3a 및 3b 참조). 예컨대, 아크 펄스 계수부(220)로부터 출력되는 아크 펄스 신호(Spc)가 "H" 레벨 상태이면 제8 캐패시터(C8)를 충전하고, 아크 펄스 계수부(220)로부터 출력되는 아크 펄스 신호(Spc)가 "L" 레벨 상태이면 제8 캐패시터(C8)를 방전한다. The counting signal processing unit 225 includes a seventh resistor R7 and an eighth capacitor C8 connected in series between the arc pulse counting unit 220 and one end of the external magnetic induction coil L1, and the arc pulse counting unit A signal-processed arc pulse signal that is charged and discharged according to the state of the arc pulse signal Spc output from the first output terminal O1 of 220 is output (see FIGS. 3A and 3B). For example, when the arc pulse signal Spc output from the arc pulse counting unit 220 is at the “H” level, the eighth capacitor C8 is charged, and the arc pulse signal Spc output from the arc pulse counting unit 220 is charged. ) is in the “L” level state, the eighth capacitor C8 is discharged.

비교 저항부(230)는 제1 입력 라인(Tin1)과, 제2 입력 라인(Tin2) 사이에 배치되는 직렬연결되어 상측 및 하측 기준 분압 전압(Vref1, Vref2)을 제공하는 제9 내지 제11 저항(R9, R10, R11)과, 계수 신호 처리부(225)의 출력 노드와 연결되어 아크 펄스 전압(Vpc)을 제공하는 제8 저항(R8)을 포함한다.The comparison resistance unit 230 is connected in series between the first input line Tin1 and the second input line Tin2 to provide upper and lower reference voltages Vref1 and Vref2 to ninth to eleventh resistors. (R9, R10, R11) and an eighth resistor R8 connected to the output node of the coefficient signal processor 225 to provide the arc pulse voltage Vpc.

서지 흡수부(235)는 제1 입력 라인(Tin1)과, 제2 입력 라인(Tin2) 사이에 배치되는 직렬연결되는 제1 및 제2 다이오드(D1, D2)를 포함하고, 계수 신호 처리부(225)로부터 출력되는 신호 처리된 아크 펄스 신호 중 순간적으로 서지성 펄스 전류를 제1 입력 라인(Tin1) 또는 제2 입력 라인(Tin2)으로 흘려 후단의 소자를 보호한다. The surge absorption unit 235 includes first and second diodes D1 and D2 disposed in series and disposed between the first input line Tin1 and the second input line Tin2, and the coefficient signal processing unit 225 Among the processed arc pulse signals output from ), the surge pulse current is instantaneously passed through the first input line (Tin1) or the second input line (Tin2) to protect the device at the rear end.

비교부(240)는 제1 및 제2 비교기(COMP1, COMP2)를 포함한다. 제1 비교기(COMP1)는 아크 펄스 전압(Vpc)과 상측 기준 분압 전압(Vref1)을 입력받아 아크 펄스 전압(Vpc)과 상측 기준 분압 전압(Vref1)을 비교하여 제1 비교 신호(Scomp1)를 출력하고, 제2 비교기(COMP2)는 아크 펄스 전압(Vpc)과 하측 기준 분압 전압(Vref2)을 입력받아 아크 펄스 전압(Vpc)과 하측 기준 분압 전압(Vref2)을 비교하여 제2 비교 신호(Scomp2)를 출력한다. 구체적으로, 아크 펄스 전압(Vpc)의 전위가 상측 기준 분압 전압(Vref1)과 하측 기준 분압 전압(Vref2) 사이에 있으면, 제1 및 제2 비교기(COMP1, COMP2)는 "H" 레벨 상태의 제1 및 제2 비교 신호(Scomp1, Scomp2)를 출력한다. 한편, 아크 펄스 전압(Vpc)의 전위가 상측 기준 분압 전압(Vref1)보다 높으면, 제1 비교기(COMP1)는 "L" 레벨 상태의 제1 비교 신호(Scomp1)를 출력하고, 제2 비교기(COMP2)는 "H" 레벨 상태의 제2 비교 신호(Scomp2)를 출력한다. 반대로, 아크 펄스 전압(Vpc)의 전위가 하측 기준 분압 전압(Vref2)보다 낮으면, 제1 비교기(COMP1)는 "H" 레벨 상태의 제1 비교 신호(Scomp1)를 출력하고, 제2 비교기(COMP2)는 "L" 레벨 상태의 제2 비교 신호(Scomp2)를 출력한다.Comparator 240 includes first and second comparators COMP1 and COMP2. The first comparator COMP1 receives the arc pulse voltage Vpc and the upper reference divided voltage Vref1, compares the arc pulse voltage Vpc with the upper reference divided voltage Vref1, and outputs a first comparison signal Scomp1. The second comparator (COMP2) receives the arc pulse voltage (Vpc) and the lower reference voltage division voltage (Vref2) and compares the arc pulse voltage (Vpc) and the lower reference voltage division voltage (Vref2) to obtain a second comparison signal (Scomp2). outputs Specifically, when the potential of the arc pulse voltage Vpc is between the upper reference divided voltage Vref1 and the lower reference divided voltage Vref2, the first and second comparators COMP1 and COMP2 are in the "H" level state. The first and second comparison signals Scomp1 and Scomp2 are output. Meanwhile, when the potential of the arc pulse voltage Vpc is higher than the upper reference divided voltage Vref1, the first comparator COMP1 outputs the first comparison signal Scomp1 in the “L” level state, and the second comparator COMP2 ) outputs the second comparison signal Scomp2 in the "H" level state. Conversely, when the potential of the arc pulse voltage Vpc is lower than the lower reference voltage division voltage Vref2, the first comparator COMP1 outputs the first comparison signal Scomp1 in the “H” level state, and the second comparator ( COMP2) outputs the second comparison signal Scomp2 in the “L” level state.

아크 결정부(245)는 제1 및 제2 낸드 게이트(NAND1, NAND2)를 포함한다. 제1 낸드 게이트(NAND1)는 제1 비교기(COMP1)로부터 출력되는 제1 비교 신호(Scomp1)와 제2 비교기(COMP2)로부터 출력되는 제2 비교 신호(Scomp2)를 부정논리곱하여 아크 예정 신호(Sarc)를 출력하고, 제2 낸드 게이트(NAND2)는 아크 펄스 계수부(220)로부터 출력되는 아크 누적 신호(Scount)와 제1 낸드 게이트(NAND1)로부터 출력되는 아크 예정 신호(Sarc)를 부정논리곱하여 아크 결정 신호(Sdet)를 출력한다. The arc determining unit 245 includes first and second NAND gates NAND1 and NAND2. The first NAND gate NAND1 multiplies the first comparison signal Scomp1 output from the first comparator COMP1 and the second comparison signal Scomp2 output from the second comparator COMP2 by NEGATIVE AND generates the arc schedule signal Sarc. ), and the second NAND gate NAND2 multiplies the arc accumulation signal Scount output from the arc pulse counting unit 220 and the arc schedule signal Sarc output from the first NAND gate NAND1 by a negative logic. It outputs the arc decision signal (Sdet).

즉, 아크 펄스 전압(Vpc)의 전위가 상측 기준 분압 전압(Vref1)보다 높거나 하측 기준 분압 전압(Vref2)보다 낮으면, 제1 비교기(COMP1) 또는 제2 비교기(COMP2)는 "L" 레벨 상태의 비교 신호를 출력하고, 제1 낸드 게이트(NAND1)는 "H" 상태 레벨의 아크 예정 신호(Sarc)를 출력한다. 그리고 아크 펄스가 소정 시간 내에 소정 갯수(예: 2048)에 도달하면, 아크 펄스 계수부(220)의 제2 출력(O2)이 "H" 레벨 상태의 아크 누적 신호(Scount)를 출력한다. 이때 제2 낸드 게이트(NAND2)는 "H" 상태 레벨의 아크 예정 신호(Sarc)와 "H" 레벨 상태의 아크 누적 신호(Scount)를 부정논리곱하여 "L" 레벨 상태의 아크 결정 신호(Sdet)를 출력한다.That is, when the potential of the arc pulse voltage Vpc is higher than the upper reference divided voltage Vref1 or lower than the lower reference divided voltage Vref2, the first comparator COMP1 or the second comparator COMP2 is at the “L” level. A state comparison signal is output, and the first NAND gate NAND1 outputs an arc prediction signal Sarc having an “H” state level. When the number of arc pulses reaches a predetermined number (eg, 2048) within a predetermined time, the second output O2 of the arc pulse counting unit 220 outputs an arc accumulation signal Scount in an “H” level state. At this time, the second NAND gate NAND2 generates an arc determination signal Sdet at the "L" level by multiplying the arc planning signal Sarc of the "H" level state with the arc accumulation signal Scount of the "H" level state by non-NO. outputs

구체적으로, 아크 펄스 계수부(220)의 제1 출력단자(O1)로부터 펄스 폭이 좁은 아크 펄스 신호(Spc)가 "H" 레벨 상태와 "L" 레벨 상태를 반복하면 계수 신호 처리부(225) 내 제3 캐패시터(C3)는 충방전을 반복하여 아크 펄스 전압(Vpc)의 전위는 소정 범위를 벗어나지 않으므로 아크 예정 신호(Sarc)는 "L" 레벨 상태를 유지한다(도 3a, 도 4a 참조). 한편, 아크 펄스 계수부(220)의 제1 출력단자(O1)로부터 펄스 폭이 넓은 아크 펄스 신호(Spc)가 "H" 레벨 상태 또는 "L" 레벨 상태를 반복하면 계수 신호 처리부(225) 내 제3 캐패시터(C3)의 충방전 전위는 소정 범위를 넘어 충방전을 하게 되므로 아크 펄스 전압(Vpc)의 전위도 상측 기준 분압 전압(Vref1)보다 높거나 하측 기준 분압 전압(Vref2)보다 낮은 레벨까지 도달하므로 아크 예정 신호(Sarc)는 "H" 레벨 상태 또는 "L" 레벨 상태를 반복하게 된다(도 3b, 도 4b 참조).Specifically, when the arc pulse signal Spc having a narrow pulse width from the first output terminal O1 of the arc pulse counting unit 220 repeats the "H" level state and the "L" level state, the counting signal processing unit 225 Since the third capacitor C3 within the third capacitor C3 is repeatedly charged and discharged, and the potential of the arc pulse voltage Vpc does not exceed a predetermined range, the arc predetermined signal Sarc maintains the “L” level state (see FIGS. 3A and 4A). . On the other hand, when the arc pulse signal Spc having a wide pulse width from the first output terminal O1 of the arc pulse counting unit 220 repeats the "H" level state or the "L" level state, within the counting signal processing unit 225 Since the charge/discharge potential of the third capacitor C3 is charged and discharged beyond a predetermined range, the potential of the arc pulse voltage Vpc is also higher than the upper reference divided voltage Vref1 or lower than the lower reference divided voltage Vref2. Since it arrives, the arc schedule signal Sarc repeats the “H” level state or the “L” level state (see FIGS. 3B and 4B).

역전류 차단부(250)는 "L" 레벨 상태의 아크 결정 신호(Sdet)인 경우에만 후단의 제1 타이머(255)가 동작하게 한다.The reverse current blocking unit 250 causes the first timer 255 in the latter stage to operate only when the arc determination signal Sdet is in an “L” level state.

아크 결정 확인부(255)는 아크 결정부(245)로부터 출력되는 "L" 레벨 상태의 아크 결정 신호(Sdet)에 응답하여 "L" 레벨 상태의 방전 전위를 가진 아크 결정 확인 신호를 출력하되, 소정 시간 지연된 아크 결정 확인 신호를 출력하도록 구성된다. 구체적으로, 자기 유지부(270) 내 제3 낸드 게이트(NAND3)의 입력 전압은 제13 저항(R13)을 통해 제4 캐패시터(C4)를 충전 상태를 유지하다가, "L" 레벨 상태의 아크 결정 신호(Sdet)에 응답하여 제2 PUT가 턴온되면 제4 캐패시터(C4) -> 제2 PUT -> 제14 저항(R14)의 경로를 따라 제4 캐패시터(C4)의 충전전압이 방전되고, 제13 저항(R13)의 타단부는 "L" 레벨 상태의 방전 전위를 가진 아크 결정 확인 신호를 출력한다. 한편, 아크 결정 신호(Sdet)가 "L" 레벨 상태와 "H" 레벨 상태를 반복하면 제2 PUT는 온 오프를 반복한다.The arc determination confirmation unit 255 outputs an arc determination confirmation signal having an "L" level discharge potential in response to the "L" level arc determination signal Sdet output from the arc determination unit 245, and output an arc determination confirmation signal delayed by a predetermined time. Specifically, the input voltage of the third NAND gate NAND3 in the self-holding unit 270 maintains the fourth capacitor C4 in a charged state through the thirteenth resistor R13, and then determines the arc in the “L” level state. When the second PUT is turned on in response to the signal Sdet, the charged voltage of the fourth capacitor C4 is discharged along the path of the fourth capacitor C4 -> the second PUT -> the fourteenth resistor R14, 13 The other end of the resistor R13 outputs an arc determination confirmation signal having an “L” level discharge potential. Meanwhile, when the arc determination signal Sdet repeats the “L” level state and the “H” level state, the second PUT repeats on-off.

아크 결정 확인부(255)는 또한, 제1 입력 라인(Tin1)과, 제2 입력 라인(Tin2) 사이에 직렬연결되는 제16 저항(R16) 및 제5 캐패시터(C5)를 더 포함하고, 동작 전원 투입시 제16 저항(R16)과 제5 캐패시터(C5) 사이의 노드에 인가되는 초기 리셋 전압(VC5)은 0V("L" 레벨 상태)에서 소정 시정수(T=R16C5)로 충전되어 상승한다. The arc determination checking unit 255 also includes a sixteenth resistor R16 and a fifth capacitor C5 connected in series between the first input line Tin1 and the second input line Tin2, and operates When the power is turned on, the initial reset voltage (VC5) applied to the node between the 16th resistor (R16) and the 5th capacitor (C5) is reduced from 0V (“L” level state) to a predetermined time constant (T=R 16 C 5 ). recharged and rises

i) 정상 상태시i) in steady state

정상 상태에서는 다음과 같이 동작한다. In normal state, it operates as follows.

자기 유지부(260) 내 제4 낸드 게이트(NAND4)는 초기 리셋 전압과 자기 유지부(260) 내 제3 낸드 게이트(NAND3)의 출력을 입력받아 부정논리곱 연산을 수행하므로, 자기 유지부(260) 내 제4 낸드 게이트(NAND4)의 출력은 "H" 레벨 상태로 제2 출력 터미널(Tout2)에 연결된다. 그리고 자기 유지부(260) 내 제3 낸드 게이트(NAND3)는 제15 저항(R15)을 통해 자기 유지부(260) 내 제4 낸드 게이트(NAND4)의 출력("H" 레벨 상태)을 입력받기 때문에, 자기 유지부(260) 내 제3 낸드 게이트(NAND3)의 출력은 "L" 레벨 상태로 제1 출력 터미널(Tout1)에 연결된다. Since the fourth NAND gate NAND4 in the self retaining unit 260 receives the initial reset voltage and the output of the third NAND gate NAND3 within the self retaining unit 260 and performs a negative AND operation, the self retaining unit ( 260), the output of the fourth NAND gate NAND4 is connected to the second output terminal Tout2 in an “H” level state. Also, the third NAND gate NAND3 in the self holding unit 260 receives the output ("H" level state) of the fourth NAND gate NAND4 in the self holding unit 260 through the fifteenth resistor R15. Therefore, the output of the third NAND gate NAND3 in the self-holding unit 260 is connected to the first output terminal Tout1 in an “L” level state.

ii) 아크 발생시ii) When an arc occurs

그러다가 "L" 레벨 상태의 아크 결정 신호(Sdet)에 따라 제2 PUT가 턴온되어 제4 캐패시터(C4)가 방전하게 되고, 제4 캐패시터(C4)의 전위가 하강하면, 제13 저항(R13)의 타단부에 "L" 레벨 상태의 전위를 가진 아크 결정 확인 신호가 출력된다. 이에 따라, 자기 유지부(260) 내 제3 낸드 게이트(NAND3)는 그 입력이 "H" 레벨 상태에서 "L" 레벨 상태로 천이하므로 출력은 "L" 레벨 상태에서 "H" 레벨 상태로 천이한다(Tout1). Then, the second PUT is turned on according to the arc determination signal Sdet in the “L” level state, the fourth capacitor C4 is discharged, and when the potential of the fourth capacitor C4 drops, the thirteenth resistor R13 An arc determination confirmation signal having a potential of the “L” level is output to the other end of . Accordingly, since the input of the third NAND gate NAND3 in the self-holding unit 260 transitions from the “H” level state to the “L” level state, the output transitions from the “L” level state to the “H” level state. (Tout1).

그리고 자기 유지부(260) 내 제4 낸드 게이트(NAND4)는 자기 유지부(260) 내 제3 낸드 게이트(NAND3)의 출력인 "H" 레벨 상태를 입력받아 "H" 레벨 상태에서 "L" 레벨 상태로 천이한다(Tout2).In addition, the fourth NAND gate NAND4 in the self-holding unit 260 receives the "H" level output of the third NAND gate NAND3 in the self-holding unit 260 and receives the "L" level at the "H" level. Transition to the level state (Tout2).

한편, 자기 유지부(260)의 출력과 연결되는 출력 터미널(Tout1, Tout2)은 광 또는 음을 이용한 경보수단과 연결될 수 있다. Meanwhile, the output terminals Tout1 and Tout2 connected to the output of the self-holding unit 260 may be connected to an alarm means using light or sound.

수동 복구 스위치(265)는 아크 결정 확인부(255) 내 제6 캐패시터(C6)와 병렬연결되어 제6 캐패시터(C6)의 방전시킴으로써 수동 복구 시킬 수 있다.The manual recovery switch 265 is connected in parallel with the sixth capacitor C6 in the arc determination check unit 255 to perform manual recovery by discharging the sixth capacitor C6.

본 명세서에서 설명되는 실시 예와 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 예시적으로 설명하는 것에 불과하다. 따라서, 본 명세서에 개시된 실시 예는 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아님은 자명하다. 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형 예와 구체적인 실시 예는 모두 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The embodiments described in this specification and the accompanying drawings merely illustrate some of the technical ideas included in the present invention by way of example. Therefore, since the embodiments disclosed in this specification are not intended to limit the technical idea of the present invention but to explain it, it is obvious that the scope of the technical idea of the present invention is not limited by these embodiments. All modified examples and specific examples that can be easily inferred by those skilled in the art within the scope of the technical idea included in the specification and drawings of the present invention should be construed as being included in the scope of the present invention.

100: 누전 차단기
L1: 외부 자계 유도 코일
110: 재투입 스위치
120: 차단버튼
210: 아크 검출부
215: 주기적 리셋부
220: 아크 펄스 계수부
225: 계수 신호 처리부
230: 비교 저항부
235: 서지 흡수부
240: 비교부
245: 아크 결정부
250: 역전류 차단부
255: 아크 결정 확인부
260: 자기 유지부
265: 수동 복구 스위치100: earth leakage breaker
L1: external magnetic field induction coil
110: re-entry switch
120: block button
210: arc detection unit
215: periodic reset unit
220: arc pulse counting unit
225: coefficient signal processing unit
230: comparison resistance unit
235: surge absorber
240: comparison unit
245: arc determining unit
250: reverse current blocking unit
255: arc determination confirmation unit
260: self holding unit
265 Manual recovery switch

Claims (6)

외부 자계 유도 코일을 이용하여 교류 전원 라인에 발생하는 아크를 검출하도록 구성된 아크 검출부;
상기 외부 자계 유도 코일에 흐르는 아크 펄스를 입력받아 카운트 하여 아크 펄스 신호와 아크 누적 신호를 출력하도록 구성된 아크 펄스 계수부;
직류 전원 라인에 인가되는 전원 전압을 이용하여 주기적으로 상기 아크 펄스 계수부의 리셋 단자에 리셋 신호를 인가하도록 구성된 주기적 리셋부;
상기 아크 펄스 계수부로부터 출력되는 아크 펄스 신호를 소정의 제1 시정수로 충방전하여 신호 처리된 아크 펄스 신호를 출력하는 계수 신호 처리부;
상기 직류 전원 라인의 제1 및 제2 라인 사이에 배치되고, 직렬연결되어 상측 및 하측 기준 분압 전압을 제공하고, 상기 계수 신호 처리부의 출력 노드와 연결되어 아크 펄스 전압을 제공하도록 구성된 비교 저항부;
상기 아크 펄스 전압을 상측 및 하측 기준 분압 전압과 비교하여 제1 및 제2 비교 신호를 출력하도록 구성된 비교부;
상기 제1 비교 신호와 제2 비교 신호를 이용하여 아크 결정 신호를 출력하도록 구성된 아크 결정부;
상기 아크 결정부로부터 출력되는 아크 결정 신호에 응답하여 출력하되, 소정 시간 지연된 아크 결정 확인 신호를 출력하도록 구성된 아크 결정 확인부; 및
상기 아크 결정 확인 신호를 유지하도록 구성된 자기 유지부
를 포함하는 외부 자계 유도를 이용한 아크 감지 회로.
an arc detection unit configured to detect an arc generated in an AC power line using an external magnetic field induction coil;
an arc pulse counting unit configured to receive and count arc pulses flowing through the external magnetic field induction coil and output an arc pulse signal and an arc accumulation signal;
a periodic reset unit configured to periodically apply a reset signal to a reset terminal of the arc pulse counting unit using a power supply voltage applied to a DC power line;
a counting signal processing unit configured to charge and discharge the arc pulse signal output from the arc pulse counting unit with a predetermined first time constant and output a signal-processed arc pulse signal;
a comparison resistance unit disposed between the first and second lines of the DC power supply line, connected in series to provide upper and lower reference voltage division voltages, and connected to an output node of the coefficient signal processing unit to provide an arc pulse voltage;
a comparator configured to compare the arc pulse voltage with upper and lower reference divided voltages and output first and second comparison signals;
an arc determination unit configured to output an arc determination signal using the first comparison signal and the second comparison signal;
an arc determination confirmation unit configured to output an arc determination confirmation signal delayed by a predetermined time in response to the arc determination signal output from the arc determination unit; and
A magnetic holding section configured to hold the arc determination confirmation signal.
Arc sensing circuit using external magnetic field induction comprising a.
 청구항 1에 있어서, 상기 아크 검출부는,
두 가닥의 상기 교류 전원 라인 사이에 배치되는 외부 자계 유도 코일;
상기 외부 자계 유도 코일에 직렬연결되는 캐패시터; 및
상기 아크 펄스에 스위칭 하는 제1 트랜지스터
를 포함하는 외부 자계 유도를 이용한 아크 감지 회로.
The method according to claim 1, wherein the arc detection unit,
an external magnetic field induction coil disposed between the two strands of the AC power line;
a capacitor connected in series with the external magnetic field induction coil; and
A first transistor switching to the arc pulse
Arc sensing circuit using external magnetic field induction comprising a.
 청구항 2에 있어서,
상기 외부 자계 유도 코일은 초크 코일 또는 막대형 코일인 것을 특징으로 하는 외부 자계 유도를 이용한 아크 감지 회로.
The method of claim 2,
The arc sensing circuit using external magnetic field induction, characterized in that the external magnetic field induction coil is a choke coil or a rod-shaped coil.
 청구항 1에 있어서,
상기 아크 누적 신호는 상기 아크 펄스 신호가 소정 시간 내에 소정 갯수를 초과하는 경우에 생성되는 것을 특징으로 하는 외부 자계 유도를 이용한 아크 감지 회로.
The method of claim 1,
The arc detection circuit using external magnetic field induction, characterized in that the arc accumulation signal is generated when the arc pulse signal exceeds a predetermined number within a predetermined time.
 청구항 4에 있어서, 상기 비교부는,
상기 아크 펄스 전압을 상기 상측 기준 분압 전압과 비교하여 제1 비교 신호를 출력하는 제1 비교기; 및
상기 아크 펄스 전압을 상기 하측 기준 분압 전압과 비교하여 제2 비교 신호를 출력하는 제2 비교기
를 포함하는 외부 자계 유도를 이용한 아크 감지 회로.
The method according to claim 4, wherein the comparison unit,
a first comparator that compares the arc pulse voltage with the upper reference voltage division and outputs a first comparison signal; and
A second comparator for outputting a second comparison signal by comparing the arc pulse voltage with the lower reference voltage division
Arc sensing circuit using external magnetic field induction comprising a.
 청구항 5에 있어서, 상기 아크 결정부는,
상기 제1 비교 신호와 상기 제2 비교 신호를 입력받아 부정논리곱하여 아크 예정 신호를 생성하는 제1 낸드 게이트; 및
상기 아크 예정 신호와 상기 아크 누적 신호를 입력받아 부정논리곱하여 상기 아크 결정 신호를 생성하는 제2 낸드 게이트
를 포함하는 외부 자계 유도를 이용한 아크 감지 회로.The method according to claim 5, wherein the arc determining unit,
a first NAND gate generating an arc schedule signal by receiving the first comparison signal and the second comparison signal and multiplying them by a negative NAND; and
A second NAND gate generating the arc determination signal by receiving the arc schedule signal and the arc accumulation signal and multiplying them by a negative logic
Arc sensing circuit using external magnetic field induction comprising a.
KR1020210071424A 2021-06-02 2021-06-02 Ark detection circuit using external magnetic field induction KR102520900B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210071424A KR102520900B1 (en) 2021-06-02 2021-06-02 Ark detection circuit using external magnetic field induction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210071424A KR102520900B1 (en) 2021-06-02 2021-06-02 Ark detection circuit using external magnetic field induction

Publications (2)

Publication Number Publication Date
KR20220163043A KR20220163043A (en) 2022-12-09
KR102520900B1 true KR102520900B1 (en) 2023-04-14

Family

ID=84440285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210071424A KR102520900B1 (en) 2021-06-02 2021-06-02 Ark detection circuit using external magnetic field induction

Country Status (1)

Country Link
KR (1) KR102520900B1 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003529306A (en) 2000-03-16 2003-09-30 マイケル サピール Device for detecting and early warning of electric arc faults
JP2006078488A (en) 2004-09-09 2006-03-23 Texas Instruments Inc Arc fault detector and method
JP2006138849A (en) 2004-11-10 2006-06-01 Ametek Inc Arc sensing circuit
KR101270879B1 (en) 2011-08-23 2013-06-05 김대상 Electric power socket capable of circuit-breaking at various failures of electric loads
KR101337809B1 (en) 2012-03-05 2013-12-06 김대상 Electric circuit breaker capable of circuit-breaking when detecting arc and over-load
KR101820162B1 (en) 2016-10-06 2018-01-18 이엠아이솔루션즈(주) Precise detection system for series arc
KR102066713B1 (en) 2019-09-03 2020-01-15 김성웅 Arc detection device for each eletric line
KR102263448B1 (en) 2020-01-16 2021-06-09 김동균 Ark detection device using external magnetic field induction

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223795A (en) * 1992-07-30 1993-06-29 Blades Frederick K Method and apparatus for detecting arcing in electrical connections by monitoring high frequency noise
JP3472351B2 (en) * 1994-08-26 2003-12-02 高周波熱錬株式会社 Arc discharge detection method
KR100524540B1 (en) * 2002-06-22 2005-10-31 서창전기통신 주식회사 Device for Detecting Arc Fault
KR100487929B1 (en) * 2002-11-15 2005-05-27 서창전기통신 주식회사 Device for Detecting Arc Fault
US7408750B2 (en) * 2004-09-09 2008-08-05 Sensata Technologies Massachusetts, Inc. Methods of detecting arc faults characterized by consecutive periods of arcing
KR100861229B1 (en) 2007-01-12 2008-10-02 정태영 The circuit device which the electricity passes to block the power supply to the automatic if the electricity spark happens at electric wire
KR101535950B1 (en) 2014-04-07 2015-07-10 김동균 Contact failure detection device by counting pulses

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003529306A (en) 2000-03-16 2003-09-30 マイケル サピール Device for detecting and early warning of electric arc faults
JP2006078488A (en) 2004-09-09 2006-03-23 Texas Instruments Inc Arc fault detector and method
JP2006138849A (en) 2004-11-10 2006-06-01 Ametek Inc Arc sensing circuit
KR101270879B1 (en) 2011-08-23 2013-06-05 김대상 Electric power socket capable of circuit-breaking at various failures of electric loads
KR101337809B1 (en) 2012-03-05 2013-12-06 김대상 Electric circuit breaker capable of circuit-breaking when detecting arc and over-load
KR101820162B1 (en) 2016-10-06 2018-01-18 이엠아이솔루션즈(주) Precise detection system for series arc
KR102066713B1 (en) 2019-09-03 2020-01-15 김성웅 Arc detection device for each eletric line
KR102263448B1 (en) 2020-01-16 2021-06-09 김동균 Ark detection device using external magnetic field induction

Also Published As

Publication number Publication date
KR20220163043A (en) 2022-12-09

Similar Documents

Publication Publication Date Title
EP2668516B1 (en) Fuse continuity detection
KR101535950B1 (en) Contact failure detection device by counting pulses
US8400321B2 (en) Methods and apparatus for operating an electronic trip device
AU726370B2 (en) Apparatus for envelope detection of low current arcs
KR100299015B1 (en) Ground fault and sputtering arc trip device of self-test circuit breaker
US7561396B2 (en) Apparatus for monitoring open state of the secondary terminals of a current transformer
KR100956162B1 (en) Combo type a circuit breaker and method thereof
AU749552B2 (en) Test circuit for verifying operation of an arc fault detector
US8085516B1 (en) Ground fault circuit interrupter with self test
MX2015004123A (en) Processor-based circuit interrupting devices.
US9547047B2 (en) Leakage current detection device with self-testing function
US20110267727A1 (en) Apparatus for monitoring fault current in power system
JP2012178968A (en) Solar power generation system
US8975890B2 (en) DC and AC current detection circuit
KR102164483B1 (en) Ark detection circuit using damped oscillation
KR102066713B1 (en) Arc detection device for each eletric line
KR102520900B1 (en) Ark detection circuit using external magnetic field induction
KR102263448B1 (en) Ark detection device using external magnetic field induction
KR20150000636A (en) Power supply apparatus by transforming magnetic field
US10103536B2 (en) Circuit for detecting arc due to contact inferiority
EP4133289B1 (en) Energy metering and surge current detection
KR102299444B1 (en) Ark detection circuit using external magnetic field induction
KR20000007816A (en) Apparatus and method of detecting current leakage interruption
KR20160061565A (en) Limiter device capable of contact failure detection having delay circuit
KR20230114589A (en) Ark pulse detection circuit able to adjust sensitivity and short circuit breaker including it

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right