KR102493417B1 - Stacked patch antenna - Google Patents

Stacked patch antenna Download PDF

Info

Publication number
KR102493417B1
KR102493417B1 KR1020220134639A KR20220134639A KR102493417B1 KR 102493417 B1 KR102493417 B1 KR 102493417B1 KR 1020220134639 A KR1020220134639 A KR 1020220134639A KR 20220134639 A KR20220134639 A KR 20220134639A KR 102493417 B1 KR102493417 B1 KR 102493417B1
Authority
KR
South Korea
Prior art keywords
hole
patch antenna
patch
disposed
holes
Prior art date
Application number
KR1020220134639A
Other languages
Korean (ko)
Inventor
윤선미
정장용
김수연
김종성
Original Assignee
쌍신전자통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쌍신전자통신주식회사 filed Critical 쌍신전자통신주식회사
Priority to KR1020220134639A priority Critical patent/KR102493417B1/en
Application granted granted Critical
Publication of KR102493417B1 publication Critical patent/KR102493417B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0421—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with a shorting wall or a shorting pin at one end of the element

Landscapes

  • Waveguide Aerials (AREA)

Abstract

The embodiment of the present invention relates to a stacked patch antenna. According to the present embodiment, the stacked patch antenna includes: a lower layer patch antenna; an upper patch antenna disposed on the lower layer patch antenna; and an upper layer feed pin for penetrating the upper layer patch antenna and the lower layer patch antenna, wherein the upper layer feed pins are disposed, and the lower layer patch antenna has a first through hole through which the plurality of upper layer feed pins pass. Therefore, the number of holes in a lower patch antenna is reduced and a hole size is increased to facilitate fabrication of the stacked patch antenna.

Description

적층형 패치 안테나{STACKED PATCH ANTENNA}Stacked patch antenna {STACKED PATCH ANTENNA}

본 실시예는 적층형 패치 안테나에 관한 것이다. This embodiment relates to a stacked patch antenna.

자동차에는 오디오, DMB, 내비게이션등 다양한 전자기기들이 장착된다. 이러한 전자기기들은 대역의 주파수를 수신하므로 차량에는 서로 다른 대역의 주파수를 수신하는 안테나가 필요하다. 종전에는, 각각의 전자기기들에 적용되는 개별 안테나가 구비 되었으나, 자동차에 장착되는 전자기기가 다양해짐에 따라 더욱 많은 수의 안테나가 필요하게 되었다. 이에 따라 다중 대역의 신호를 수신하는 적층형 패치 안테나가 개발되어 자동차에 장착되고 있다.Cars are equipped with various electronic devices such as audio, DMB, and navigation. Since these electronic devices receive frequencies of a band, a vehicle needs antennas that receive frequencies of different bands. In the past, individual antennas applied to each electronic device were provided, but as the electronic devices mounted on automobiles diversified, more antennas were required. Accordingly, a stacked patch antenna for receiving multi-band signals has been developed and installed in automobiles.

적층형 패치 안테나는 서로 다른 대역의 신호를 수신하는 패치 안테나가 적층되는 구조이며, 각 안테나는 급전 핀에 의해 급전된다. 급전 핀은 패치 안테나에 형성되는 홀에 삽입되는 구조 이며, 급전 핀이 삽입되는 홀은 급전 핀의 수에 대응하여 형성되므로, 홀의 크기가 작고 홀의 개수가 급전 핀의 수만큼 필요하게 되므로, 적층형 패치 안테나의 제작 공정상의 어려움과, 제작 비용 상승의 문제가 있었다. The stacked patch antenna has a structure in which patch antennas receiving signals of different bands are stacked, and each antenna is fed by a feed pin. The feed pin is inserted into the hole formed in the patch antenna, and since the hole into which the feed pin is inserted is formed corresponding to the number of feed pins, the size of the hole is small and the number of holes is required as much as the number of feed pins. There was a problem in the manufacturing process of the antenna and an increase in manufacturing cost.

본 발명은 상기와 같은 문제점을 개선하기 위하여 제안된 것으로서, 하부 패치 안테나의 홀 수는 감소 시키고, 홀 크기는 증가시켜 적층형 패치 안테나의 제작을 용이하게 하고, 불량 발생을 감소 시키며, 제작 비용을 절감하는 적층형 패치 안테나를 제공하는 것을 목적으로 한다. The present invention has been proposed to improve the above problems, and reduces the number of holes in the lower patch antenna and increases the hole size to facilitate the manufacture of a stacked patch antenna, reduce the occurrence of defects, and reduce manufacturing costs. It is an object of the present invention to provide a stacked patch antenna for

본 실시예에 따른 적층형 패치 안테나는, 하층 패치 안테나;상기 하층 패치 안테나 상에 배치되는 상층 패치 안테나; 및 상기 상층 패치 안테나 및 상기 하층 패치 안테나를 관통하는 상층 피드 핀;을 포함하고,상기 상층 피드 핀은 복수로 배치되고,상기 하층 패치 안테나는 복수의 상기 상층 피드 핀이 관통하는 제1관통홀이 배치된다.A stacked patch antenna according to this embodiment includes: a lower layer patch antenna; an upper layer patch antenna disposed on the lower layer patch antenna; and an upper feed pin penetrating the upper patch antenna and the lower patch antenna, wherein a plurality of upper feed pins are disposed, and the lower patch antenna includes a first through hole through which the plurality of upper feed pins pass. are placed

상기 하층 패치 안테나를 관통하는 하층 피드 핀을 포함하고, 상기 하층 패치 안테나는 상기 하층 피드 핀이 관통하는 제2관통홀을 포함하고, 상기 하층 피드 핀은 복수의 하층 피드 핀을 포함하고, 상기 제2관통홀은 상기 복수의 하층 피드 핀 각각이 삽입되는 복수의 제2관통홀을 포함한다.a lower layer feed pin penetrating the lower layer patch antenna, the lower layer patch antenna including a second through hole through which the lower layer feed pin passes, the lower layer feed pin including a plurality of lower layer feed pins, The two through-holes include a plurality of second through-holes into which each of the plurality of lower layer feed pins is inserted.

상기 상층 패치 안테나는 상기 상층 피드 핀이 삽입되는 제3관통홀을 포함하고, 상기 제3관통홀은 복수의 제3관통홀을 포함하고, 상기 복수의 상층 피드 핀 각각은 상기 복수의 제3관통홀 각각에 삽입된다.The upper layer patch antenna includes a third through hole into which the upper layer feed pin is inserted, the third through hole includes a plurality of third through holes, and each of the plurality of upper layer feed pins includes the plurality of third through holes. inserted into each hole.

상기 하층 피드 핀은 헤드를 포함하고, 상기 상층 패치 안테나의 하면에는 상기 하층 피드 핀의 상기 헤드가 배치되는 홈이 배치되고, 상기 홈의 내면과 상기 하층 피드 핀의 상기 헤드는 이격된다.The lower layer feed pin includes a head, and a groove in which the head of the lower layer feed pin is disposed is disposed on a lower surface of the upper layer patch antenna, and an inner surface of the groove and the head of the lower layer feed pin are spaced apart from each other.

상기 제1관통홀은 제1면, 상기 제1면의 반대방향에 배치되는 제2면, 제3면과 및 상기 제3면의 반대방향에 배치되는 제4면을 포함하고, 상기 제1면 및 상기 제2면은 평면이고, 상기 제3면 및 상기 제4면은 곡면이다.The first through hole includes a first surface, a second surface, a third surface disposed in a direction opposite to the first surface, and a fourth surface disposed in a direction opposite to the third surface, and the first surface and the second surface is a flat surface, and the third and fourth surfaces are curved surfaces.

상기 제1관통홀의 수는 상기 제3관통홀의 수보다 작다.The number of the first through holes is smaller than the number of the third through holes.

상기 피드 핀과 상기 제1관통홀의 내면은 이격된다.The feed pin and the inner surface of the first through hole are spaced apart from each other.

상기 제1관통홀의 내면에는 금속층이 형성된다.A metal layer is formed on an inner surface of the first through hole.

본 실시예를 통해, 적층형 패치 안테나의 하층 패치 안테나에 형성되는 홀의 크기는 증가 시키고, 홀의 개수는 감소시켜 적층형 패치 안테나 제작을 용이하게 하고 불량 발생을 감소 시키며 제작 비용을 절감하는 효과가 있다.Through this embodiment, the size of the hole formed in the lower layer patch antenna of the stacked patch antenna is increased and the number of holes is reduced to facilitate manufacturing of the stacked patch antenna, reduce defects, and reduce manufacturing cost.

도 1은 본 발명의 실시예에 따른 적층형 패치 안테나를 위에서 본 사시도.
도 2는 본 발명의 실시 예에 따른 적층형 패치 안테나를 아래에서 본 사시도.
도 3는 본 발명의 실시 예에 따른 적층형 패치 안테나의 하면을 도시한 평면도.
도 4는 본 발명의 실시 예에 따른 적층형 패치 안테나의 D-D 단면도.
도 5는 본 발명의 실시 예에 따른 적층형 패치 안테나의 B-B 단면도.
도 6은 본 발명의 실시 예에 따른 적층형 패치 안테나를 위에서 본 분해 사시도.
도 7은 본 발명의 실시 예에 따른 적층형 패치 안테나를 아래에서 본 분해 사시도.
도 8은 본 발명의 실시 예에 따른 제1베이스의 평면도.
도 9는 본 발명의 실시 예에 따른 제2베이스를 위에서 본 평면도.
도 10은 본 발명의 실시 예에 따른 제2베이스를 아래에서 본 평면도.
도 11 내지 도 15는본 발명의 실시예에 따른 적층형 패치 안테나의 특성 측정 데이터를 나타내는 도면.1 is a perspective view from above of a stacked patch antenna according to an embodiment of the present invention;
2 is a perspective view of a stacked patch antenna viewed from below according to an embodiment of the present invention;
3 is a plan view illustrating a bottom surface of a stacked patch antenna according to an embodiment of the present invention;
4 is a DD cross-sectional view of a stacked patch antenna according to an embodiment of the present invention.
5 is a BB cross-sectional view of a stacked patch antenna according to an embodiment of the present invention.
6 is an exploded perspective view of a stacked patch antenna according to an embodiment of the present invention viewed from above.
7 is an exploded perspective view of a stacked patch antenna according to an embodiment of the present invention viewed from below.
8 is a plan view of a first base according to an embodiment of the present invention.
9 is a top plan view of a second base according to an embodiment of the present invention;
10 is a plan view of a second base viewed from below according to an embodiment of the present invention;
11 to 15 are diagrams showing characteristic measurement data of a stacked patch antenna according to an embodiment of the present invention.

이하, 본 발명의 일부 실시 예들을 예시적인 도면을 통해 설명한다. 각 도면의 구성요소들에 참조부호를 기재함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호로 표시한다.Hereinafter, some embodiments of the present invention will be described through exemplary drawings. In describing the reference numerals for the components of each drawing, the same numerals indicate the same components as much as possible, even if they are displayed on different drawings.

또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속될 수 있지만, 그 구성 요소와 그 다른 구성요소 사이에 또 다른 구성 요소가 '연결', '결합' 또는 '접속'될 수도 있다고 이해되어야 할 것이다.Also, terms such as first, second, A, B, (a), and (b) may be used to describe components of an embodiment of the present invention. These terms are only used to distinguish the component from other components, and the nature, order, or order of the corresponding component is not limited by the term. When an element is described as being 'connected', 'coupled' or 'connected' to another element, the element may be directly connected, coupled or connected to the other element, but not between the element and the other element. It should be understood that another component may be 'connected', 'coupled' or 'connected' between elements.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 적층형 패치 안테나를 설명한다.Hereinafter, a stacked patch antenna according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 적층형 패치 안테나를 위에서 본 사시도이고, 도 2는 본 발명의 실시 예에 따른 적층형 패치 안테나를 아래에서 본 사시도이며, 도 3는 본 발명의 실시 예에 따른 적층형 패치 안테나의 하면을 도시한 평면도이고,도 4는 본 발명의 실시 예에 따른 적층형 패치 안테나의 D-D 단면도이며, 도 5는 본 발명의 실시 예에 따른 적층형 패치 안테나의 B-B 단면이다.1 is a perspective view of a stacked patch antenna viewed from above according to an embodiment of the present invention, FIG. 2 is a perspective view of a stacked patch antenna viewed from below according to an embodiment of the present invention, and FIG. 3 is a perspective view of a stacked patch antenna according to an embodiment of the present invention. FIG. 4 is a D-D cross-sectional view of a stacked patch antenna according to an embodiment of the present invention, and FIG. 5 is a B-B cross-section view of a stacked patch antenna according to an embodiment of the present invention.

적층형 패치 안테나는 하층 패치 안테나(10), 상층 패치 안테나(20), 하층 피드 핀(30) 및 상층 피드 핀(40)을 포함할 수 있다. 상층 패치 안테나(20)는 하층 패치 안테나(10) 상에 배치되는 패치 안테나일 수 있다. 상층 피드 핀(40)은 상층 패치 안테나(20)와 하층 패치 안테나(10)를 모두 관통할 수 있다. 하층 피드 핀(30)은 하층 패치 안테나(10)를 관통할 수 있다.The stacked patch antenna may include a lower layer patch antenna 10 , an upper layer patch antenna 20 , a lower layer feed pin 30 and an upper layer feed pin 40 . The upper patch antenna 20 may be a patch antenna disposed on the lower patch antenna 10 . The upper layer feed pin 40 may pass through both the upper layer patch antenna 20 and the lower layer patch antenna 10 . The lower layer feed pin 30 may pass through the lower layer patch antenna 10 .

도 6은 본 발명의 실시 예에 따른 적층형 패치 안테나를 위에서 본 분해 사시도이고, 도 7은 본 발명의 실시 예에 따른 적층형 패치 안테나를 아래에서 본 분해 사시도이며, 도 8은 본 발명의 실시 예에 따른 제1베이스의 평면도이고, 도 9는 본 발명의 실시 예에 따른 제2베이스를 위에서 본 평면도이며, 도 10은 본 발명의 실시 예에 따른 제2베이스를 아래에서 본 평면도이다.6 is an exploded perspective view of a stacked patch antenna viewed from above according to an embodiment of the present invention, FIG. 7 is an exploded perspective view of a stacked patch antenna viewed from below according to an embodiment of the present invention, and FIG. 8 is an exploded perspective view of a stacked patch antenna according to an embodiment of the present invention 9 is a plan view of a second base viewed from above according to an embodiment of the present invention, and FIG. 10 is a plan view of a second base viewed from below according to an embodiment of the present invention.

도 6 및 도 7를 참조하면 하층 패치 안테나는 제1베이스(100), 제1상부 패치(200), 제1하부 패치(300)를 포함할 수 있다. Referring to FIGS. 6 and 7 , the lower patch antenna may include a first base 100 , a first upper patch 200 , and a first lower patch 300 .

제1베이스(100)는 유전체일 수 있다. 제1베이스(100)는 세라믹일 수 있다. 제1베이스(100)는 플레이트 형상일 수 있다. 제1베이스(100)는 육면체 형상의 플레이트 일 수 있다. 제1베이스(100)는 제1측면(101), 제1측면의 반대방향에 배치되는 제2측면(102), 제3측면(103), 제3측면(103)의 반대방향에 배치되는 제4측면(104)을 포함할 수 있다. 제1측면(101) 내지 제4측면(104)에 의해 형성되는 코너 영역은 라운드지게 형성될 수 있다.The first base 100 may be a dielectric material. The first base 100 may be ceramic. The first base 100 may have a plate shape. The first base 100 may be a hexahedral plate. The first base 100 has a first side 101, a second side 102 disposed in the opposite direction to the first side, a third side 103, and a third side disposed in the opposite direction to the third side 103. It may include four sides (104). The corner area formed by the first side surface 101 to the fourth side surface 104 may be formed to be rounded.

제1베이스(100)는 제1관통홀(110)을 포함할 수 있다. 제1관통홀(110)은 후술할 제3관통홀(510)과 오버랩될 수 있다. 제1관통홀(110)은 후술할 복수의 제3관통홀(510)과 오버랩될 수 있다. 제1관통홀(110)은 후술할 제2관통홀(120)과 이격되어 배치될 수 있다. 제1관통홀(110)은 제1베이스(100)의 중심에서 이격되어 배치될 수 있다. 제1관통홀(110)의 단면은 제2관통홀(120)의 단면보다 클 수 있다. 제1관통홀(110)의 단면은 제3관통홀(510)의 단면보다 클 수 있다. 제1관통홀(110)에는 복수의 상층 급전 핀(40)이 배치될 수 있다. 제1관통홀(110)에는 복수의 상층 급전 핀(40)이 관통할 수 있다. The first base 100 may include a first through hole 110 . The first through hole 110 may overlap with the third through hole 510 to be described later. The first through hole 110 may overlap with a plurality of third through holes 510 to be described later. The first through hole 110 may be spaced apart from the second through hole 120 to be described later. The first through hole 110 may be spaced apart from the center of the first base 100 . A cross section of the first through hole 110 may be larger than that of the second through hole 120 . The cross section of the first through hole 110 may be larger than that of the third through hole 510 . A plurality of upper power supply pins 40 may be disposed in the first through hole 110 . A plurality of upper power supply pins 40 may pass through the first through hole 110 .

제1관통홀(110)은 제1면(111), 제1면의 반대방향에 배치되는 제2면(112), 제3면(113), 제3면(113)과 반대방향에 배치되는 제4면(114)을 포함할 수 있다. 제1면(111)은 제3면(113) 및 제4면(114)과 연결될 수 있다. 제1면(111)은 평면일 수 있다. 제1면(111)은 제2면(112)과 대향할 있다. 제1면(111)은 제1관통홀(110)의 관통방향에 수직한 방향으로 제2면(112)과 오버랩될 수 있다. 제2면(112)은 제3면(113) 및 제4면(114)과 연결될 수 있다. 제2면(112)은 평면일 수 있다. 제2면(112)은 제1면(111)과 평행한 면일 수 있다. 제3면(113)은 제1면(111)과 제2면(112)을 연결하는 면일 수 있다. 제3면(113)은 곡면일 수 있다. 제3면(113)의 곡률반경은 제4면(114)의 곡률반경과 동일 할 수 있다. 제3면(113)의 곡률반경은 제2관통홀(120)의 곡률반경보다 클 수 있다. 제3면(113)은 제4면(114)과 대향할 수 있다. 제3면(113)은 제1관통홀(110)의 관통방향에 수직한 방향으로 제4면(114)과 오버랩될 수 있다.The first through hole 110 is disposed in the opposite direction to the first surface 111, the second surface 112, the third surface 113, and the third surface 113 disposed in the opposite direction to the first surface. A fourth surface 114 may be included. The first surface 111 may be connected to the third surface 113 and the fourth surface 114 . The first surface 111 may be flat. The first surface 111 may face the second surface 112 . The first surface 111 may overlap the second surface 112 in a direction perpendicular to the through direction of the first through hole 110 . The second surface 112 may be connected to the third surface 113 and the fourth surface 114 . The second surface 112 may be planar. The second surface 112 may be a surface parallel to the first surface 111 . The third surface 113 may be a surface connecting the first surface 111 and the second surface 112 . The third surface 113 may be a curved surface. The radius of curvature of the third surface 113 may be the same as that of the fourth surface 114 . The radius of curvature of the third surface 113 may be greater than the radius of curvature of the second through hole 120 . The third surface 113 may face the fourth surface 114 . The third surface 113 may overlap the fourth surface 114 in a direction perpendicular to the through direction of the first through hole 110 .

제1상부 패치(200)는 제1베이스(100)의 상면에 배치될 수 있다. 제1상부 패치(200)는 금속 판일 수 있다. 제1상부 패치(200)는 금속 박막일 수 있다. 제1상부 패치(200)는 제1베이스(100)의 상면에 인쇄되는 금속층일 수 있다. 제1상부패치(200)는 전기 전도도가 높은 금속일 수 있으며, 구체적으로, 은(Ag)일 수 있다. 제1상부 패치(200)는 제1관통홀(100)에 대응하는 홀을 포함할 수 있다. 제1상부 패치(200)는 제2관통홀(120)에 대응하는 홀을 포함할 수 있다. 제1상부 패치(200)는 후술할 하층 급전 핀(30)과 접촉할 수 있다. 제1상부 패치(200)는 하층 급전 핀(30)의 헤드와 접촉할 수 있다. 제1상부 패치(200)는 하층 급전 핀(30)에 의한 급전을 통해 신호를 수신할 수 있다.The first upper patch 200 may be disposed on the upper surface of the first base 100 . The first upper patch 200 may be a metal plate. The first upper patch 200 may be a metal thin film. The first upper patch 200 may be a metal layer printed on the upper surface of the first base 100 . The first upper patch 200 may be a metal having high electrical conductivity, and specifically, may be silver (Ag). The first upper patch 200 may include a hole corresponding to the first through hole 100 . The first upper patch 200 may include a hole corresponding to the second through hole 120 . The first upper patch 200 may contact a lower power supply pin 30 to be described later. The first upper patch 200 may contact the head of the lower power supply pin 30 . The first upper patch 200 may receive a signal through power supply by the lower power supply pin 30 .

제1하부 패치(300)는 제1베이스(100)의 하면에 배치될 수 있다. 제1하부 패치(300)는 금속 판일 수 있다. 제1하부 패치(300)는 금속 박막일 수 있다. 제1하부 패치(300)는 제1베이스(100)의 하면에 인쇄되는 금속층일 수 있다. 제1하부패치(300)는 전기 전도도가 높은 금속일 수 있으며, 구체적으로, 은(Ag)일 수 있다. 제1하부 패치(300)는 제1관통홀(100)에 대응하는 홀을 포함할 수 있다. 제1하부 패치(300)는 제2관통홀(120)에 대응하는 홀을 포함할 수 있다. 제1하부패치(300)에서 제2관통홀(120)에 대응하는 홀의 크기는 제1베이스(100)에 형성되는 제2관통홀(120)의 크기보다 클 수 있다. 제1하부 패치(300)는 그라운드 패치일 수 있다. 제1하부 패치(300)는 제1상부 패치(200)에 대한 그라운드 패치일 수 있다. The first lower patch 300 may be disposed on the lower surface of the first base 100 . The first lower patch 300 may be a metal plate. The first lower patch 300 may be a metal thin film. The first lower patch 300 may be a metal layer printed on the lower surface of the first base 100 . The first lower patch 300 may be a metal having high electrical conductivity, and specifically, may be silver (Ag). The first lower patch 300 may include a hole corresponding to the first through hole 100 . The first lower patch 300 may include a hole corresponding to the second through hole 120 . The size of the hole corresponding to the second through hole 120 in the first lower patch 300 may be larger than the size of the second through hole 120 formed in the first base 100 . The first lower patch 300 may be a ground patch. The first lower patch 300 may be a ground patch for the first upper patch 200 .

제1관통홀(100)에는 금속층이 배치될 수 있다. 제1관통홀(100)은 금속층이 인쇄될 수 있다. 제1관통홀(100)의 금속층은 은(Ag)일 수 있다. 제1관통홀(100)의 금속층은 제1상부 패치(200)와 제1하부 패치(300)에 연결될 수 있다. 제1관통홀(100)의 금속층은 제1상부 패치(200)와 제1하부 패치(300)를 전기적으로 연결할 수 있다.A metal layer may be disposed in the first through hole 100 . A metal layer may be printed on the first through hole 100 . The metal layer of the first through hole 100 may be silver (Ag). The metal layer of the first through hole 100 may be connected to the first upper patch 200 and the first lower patch 300 . The metal layer of the first through hole 100 may electrically connect the first upper patch 200 and the first lower patch 300 .

제1접착 부재(400)는 제1하부 패치(300)의 하면에 배치될 수 있다. 제1접착 부재(400)는 접착 테이프일 수 있다. 제1접착 부재(400)는 본 실시예에 따른 적층형 패치 안테나와 회로 기판을 연결하는 수단일 수 있다. 제1접착 부재(400)는 본 실시예에 따른 적층형 패치 안테나와 회로 기판 사이에 배치될 수 있다. The first adhesive member 400 may be disposed on the lower surface of the first lower patch 300 . The first adhesive member 400 may be an adhesive tape. The first adhesive member 400 may be a means for connecting the stacked patch antenna and the circuit board according to the present embodiment. The first adhesive member 400 may be disposed between the stacked patch antenna according to the present embodiment and the circuit board.

상층 패치 안테나(20)는 제2베이스(500), 제2상부 패치(600), 제2하부 패치(700)를 포함할 수 있다. The upper patch antenna 20 may include a second base 500, a second upper patch 600, and a second lower patch 700.

제2베이스(500)는 유전체일 수 있다. 제2베이스(500)는 세라믹일 수 있다. 제2베이스(500)는 플레이트 형상일 수 있다. 제2베이스(500)는 육면체 형상의 플레이트 일 수 있다. 제2베이스(500)는 제1측면(501), 제1측면(501)의 반대방향에 배치되는 제2측면(502), 제3측면(503), 제3측면(503)의 반대방향에 배치되는 제4측면(504)을 포함할 수 있다. 제1측면(501) 내지 제4측면(504)에 의해 형성되는 코너 영역은 라운드지게 형성될 수 있다.The second base 500 may be a dielectric material. The second base 500 may be ceramic. The second base 500 may have a plate shape. The second base 500 may be a hexahedral plate. The second base 500 has a first side 501, a second side 502 disposed in the opposite direction to the first side 501, a third side 503, and a third side 503 in the opposite direction. It may include a fourth side surface 504 disposed thereon. The corner area formed by the first side surface 501 to the fourth side surface 504 may be formed to be rounded.

제2베이스(500)는 제3관통홀(510)을 포함할 수 있다. 제3관통홀(510)은 제1관통홀(110)과 오버랩될 수 있다. 제3관통홀(510)은 복수의 제3관통홀(510)을 포함할 수 있다. 복수의 제3관통홀(510)은 서로 이격되어 배치될 수 있다. 복수의 제3관통홀(510) 각각에는 복수의 상층 급전 핀(40)이 각각 배치될 수 있다. 복수의 제3관통(510)홀 각각에는 복수의 상층 급전 핀(40)이 각각 삽입될 수 있다. 복수의 제3관통(510)홀 각각에는 복수의 상층 급(40)전 핀이 각각 관통할 수 있다. 제3관통홀(510)은 단면이 원일 수 있다. 제3관통홀(510)의 반경은 제1관통홀(100)의 제3면(113)의 곡률반경보다 작을 수 있다. The second base 500 may include a third through hole 510 . The third through hole 510 may overlap the first through hole 110 . The third through hole 510 may include a plurality of third through holes 510 . The plurality of third through holes 510 may be spaced apart from each other. A plurality of upper power supply pins 40 may be respectively disposed in each of the plurality of third through holes 510 . A plurality of upper power supply pins 40 may be respectively inserted into each of the plurality of third through holes 510 . A plurality of upper feeder 40 pins may pass through each of the plurality of third through holes 510, respectively. The third through hole 510 may have a circular cross section. The radius of the third through hole 510 may be smaller than the radius of curvature of the third surface 113 of the first through hole 100 .

제2베이스(500)는 홈(520)을 포함할 수 있다. 제2베이스(510)의 홈(520)은 제2베이스(500)의 하면에 배치될 수 있다. 제2베이스(500)의 홈(520)에는 하층 피드 핀(30)의 헤드가 배치될 수 있다. 제2베이스(500)의 홈(520)의 내면과 하층 피드 핀(30)의 헤드는 접촉하지 않을 수 있다. 제2베이스(500)의 홈(520)의 내면과 하층 피드 핀(30)의 헤드는 이격될 수 있다. 제2베이스(500)의 홈(520)은 제3관통홀(510)과 이격되어 배치될 수 있다. 제2베이스(500)의 홈(520)은 내측면이 곡면일 수 있다. The second base 500 may include a groove 520 . The groove 520 of the second base 510 may be disposed on the lower surface of the second base 500 . The head of the lower layer feed pin 30 may be disposed in the groove 520 of the second base 500 . The inner surface of the groove 520 of the second base 500 and the head of the lower feed pin 30 may not contact each other. The inner surface of the groove 520 of the second base 500 and the head of the lower feed pin 30 may be spaced apart from each other. The groove 520 of the second base 500 may be spaced apart from the third through hole 510 . The groove 520 of the second base 500 may have a curved inner surface.

제2상부 패치(600)는 제2베이스(500)의 상면에 배치될 수 있다. 제2상부 패치(600)는 금속 판일 수 있다. 제2상부 패치(600)는 금속 박막일 수 있다. 제2상부 패치(600)는 제2베이스(500)의 상면에 인쇄되는 금속층일 수 있다. 제2상부패치(600)는 전기 전도도가 높은 금속일 수 있으며, 구체적으로, 은(Ag)일 수 있다. 제2상부 패치(600)는 제3관통홀(510)에 대응하는 홀을 포함할 수 있다. 제2상부 패치(600)는 후술할 상층 급전 핀(40)과 접촉할 수 있다. 제2상부 패치(600)는 상층 급전 핀(40)의 헤드와 접촉할 수 있다. 제2상부 패치(600)는 상층 급전 핀(40)에 의한 급전을 통해 신호를 수신할 수 있다.The second upper patch 600 may be disposed on the upper surface of the second base 500 . The second upper patch 600 may be a metal plate. The second upper patch 600 may be a metal thin film. The second upper patch 600 may be a metal layer printed on the upper surface of the second base 500 . The second upper patch 600 may be a metal having high electrical conductivity, and specifically, may be silver (Ag). The second upper patch 600 may include a hole corresponding to the third through hole 510 . The second upper patch 600 may contact an upper power supply pin 40 to be described later. The second upper patch 600 may contact the head of the upper power supply pin 40 . The second upper patch 600 may receive a signal through power supply by the upper power supply pin 40 .

제2하부 패치는 제2베이스의 하면에 배치될 수 있다. 제2하부 패치는 금속 판일 수 있다. 제2하부 패치는 금속 박막일 수 있다. 제2하부 패치는 제2베이스의 하면에 인쇄되는 금속층일 수 있다. 제2하부패치는 전기 전도도가 높은 금속일 수 있으며, 구체적으로, 은(Ag)일 수 있다. 제2하부 패치는 홀을 포함할 수 있다. 제2하부 패치의 홀은 하나의 홀일 수 있다. 제2하부 패치의 홀은 제1관통홀(100), 제2관통홀 및 제3관통홀과 오버랩되는 홀일 수 있다. 제2하부 패치는 그라운드 패치일 수 있다. 제2하부 패치는 제2상부 패치에 대한 그라운드 패치일 수 있다. The second lower patch may be disposed on a lower surface of the second base. The second lower patch may be a metal plate. The second lower patch may be a metal thin film. The second lower patch may be a metal layer printed on the lower surface of the second base. The second lower patch may be a metal having high electrical conductivity, and specifically, may be silver (Ag). The second lower patch may include a hole. The hole of the second lower patch may be one hole. The hole of the second lower patch may be a hole overlapping the first through hole 100 , the second through hole, and the third through hole. The second lower patch may be a ground patch. The second lower patch may be a ground patch for the second upper patch.

제2접착 부재는 상층 패치 안테나와 하층 패치 안테나 사이에 배치될 수 있다. 제2접착부재는 제2하부 패치의 하면에 배치될 수 있다. 제2접착 부재는 제2하부 패치와 제1상부 패치(200)에 접착될 수 있다. 제2접착 부재는 접착 테이프일 수 있다. The second adhesive member may be disposed between the upper patch antenna and the lower patch antenna. The second adhesive member may be disposed on a lower surface of the second lower patch. The second adhesive member may adhere to the second lower patch and the first upper patch 200 . The second adhesive member may be an adhesive tape.

급전 핀은 상층 급전 핀 및 하층 급전 핀을 포함할 수 있다. 급전 핀은 헤드와 핀을 포함할 수 있다. 여기서 헤드의 반경은 제1관통홀(100), 제2관통홀 및 제3관통홀의 반경보다 클 수 있다. The feed pins may include upper feed pins and lower feed pins. The power supply pin may include a head and a pin. Here, the radius of the head may be greater than the radii of the first through hole 100 , the second through hole, and the third through hole.

상층 급전 핀은 복수의 상층 급전 핀을 포함할 수 있다. 상층 급전 핀은 적층형 패치 안테나를 관통할 수 있다. 상층 급전 핀은 상층 패치 안테나를 관통할 수 있다. 상층 급전 핀은 하층 패치 안테나를 관통할 수 있다. 상층 급전 핀은 제3관통홀 및 제1관통홀(100)을 관통할 수 있다. 상층 급전 핀은 제3관통홀 및 제1관통홀(100)에 배치될 수 있다. 상층 급전 핀은 제1관통홀(100)의 내면과 접촉하지 않을 수 있다. 상층 급전 핀은 제1관통홀(100)의 내면과 이격될 수 있다. 상층 급전 핀은 제1관통홀(100)에 배치되는 금속층과 이격될 수 있다. 상층 급전 핀은 제1관통홀(100)에 배치되는 금속층과 접촉하지 않을 수 있다. 복수의 상층 급전 핀(40)의 수는 제1관통홀(100)의 수보다 많을 수 있다. 복수의 상층 급전 핀(40)은 단일의 제1관통홀(100)에 배치될 수 있다. 복수의 상층 급전핀(40)은 단일의 제1관통홀(100)을 통과할 수 있다. 복수의 상층 급전 핀(40)은 단일의 제1관통홀(100)에 삽입될 수 있다. 상층 급전 핀(40)의 헤드는 제1상층 패치(600)와 접촉하고, 상층 급전 핀(40)의 핀은 제1관통홀(110) 및 제3관통홀(510)에 배치될 수 있다. 여기서 상층 급전 핀(40)의 하측 일 끝단은 하층 패치 안테나(10)의 외측으로 돌출될 수 있다. The upper layer feed pin may include a plurality of upper layer feed pins. The upper feed pin may pass through the stacked patch antenna. The upper layer feed pin may pass through the upper layer patch antenna. The upper layer feed pin may pass through the lower layer patch antenna. The upper power supply pin may pass through the third through hole and the first through hole 100 . Upper power supply pins may be disposed in the third through hole and the first through hole 100 . The upper power supply pin may not contact the inner surface of the first through hole 100 . The upper power supply pin may be spaced apart from the inner surface of the first through hole 100 . The upper power supply pin may be spaced apart from the metal layer disposed in the first through hole 100 . The upper power supply pin may not contact the metal layer disposed in the first through hole 100 . The number of the plurality of upper power supply pins 40 may be greater than the number of first through holes 100 . A plurality of upper power supply pins 40 may be disposed in a single first through hole 100 . The plurality of upper power supply pins 40 may pass through the single first through hole 100 . A plurality of upper power supply pins 40 may be inserted into a single first through hole 100 . The head of the upper layer feed pin 40 may contact the first upper layer patch 600 , and the pins of the upper layer feed pin 40 may be disposed in the first through hole 110 and the third through hole 510 . Here, one lower end of the upper layer feed pin 40 may protrude outward from the lower layer patch antenna 10 .

하층 급전 핀(30)은 복수의 하층 급전 핀(30)을 포함할 수 있다. 하층 급전 핀(30)은 하층 패치 안테나(10)를 관통할 수 있다. 하층 급전 핀(30)은 제2관통홀(120)을 관통할 수 있다. 하층 급전 핀(30)은 제2관통홀(120)에 배치될 수 있다. 하층 급전 핀(30)의 헤드는 제2상층 패치(600)와 접촉하고, 하층 급전 핀의 핀(30)은 제2관통홀(120)에 배치될 수 있다. 하층 급전 핀(30)의 하측 끝단은 하층 패치 안테나(10)의 외측으로 배치될 수 있다. 하층 급전 핀(30)이 복수의 하층 급전 핀(30)인 경우 제2관통홀(120) 역시 복수의 제2관통홀(120) 일 수 있다. 복수의 하층 급전 핀(30) 각각은 복수의 제2관통홀(120) 각각에 배치될 수 있다. 복수의 하층 급전 핀(30) 각각은 복수의 제2관통홀(120) 각각에 삽입될 수 있다. The lower layer power supply pin 30 may include a plurality of lower layer power supply pins 30 . The lower layer feed pin 30 may pass through the lower layer patch antenna 10 . The lower layer power supply pin 30 may pass through the second through hole 120 . The lower power supply pin 30 may be disposed in the second through hole 120 . The head of the lower layer feed pin 30 may contact the second upper layer patch 600 , and the pin 30 of the lower layer feed pin may be disposed in the second through hole 120 . A lower end of the lower layer feed pin 30 may be disposed outside the lower layer patch antenna 10 . When the lower layer power feeding pins 30 are a plurality of lower layer power feeding pins 30 , the second through holes 120 may also be a plurality of second through holes 120 . Each of the plurality of lower layer power supply pins 30 may be disposed in each of the plurality of second through holes 120 . Each of the plurality of lower layer power supply pins 30 may be inserted into each of the plurality of second through holes 120 .

도 11 내지 도 15는 본 발명의 실시예에 따른 적층형 패치 안테나의 특성 데이터를 나타내는 도면이다. 11 to 15 are views showing characteristic data of a stacked patch antenna according to an embodiment of the present invention.

도 11은 L1 대역에서의 반사 손실을 알 수 있는 그래프이며Marker 1에서 1.559GHz, -15.058dB이고, marker 2에서 1.606GHz, -17.958dB이다. 도 12는 L2 대역에서의 반사 손실을 알 수 있는 그래프이며 Marker 1에서 1.189GHz, -11.148dB이고, marker 2에서 -27.327dB이다. 도 13은 L1대역과 L2대역에서의 격리도를 알 수 있는 도면이며, 도 14는 L1대역에서의 방사패턴을 도시한 도면이고, 도 15는 L2대역에서의 방사패턴을 도시한 도면이다. 11 is a graph showing the return loss in the L1 band. Marker 1 is 1.559 GHz, -15.058 dB, and marker 2 is 1.606 GHz, -17.958 dB. 12 is a graph showing the return loss in the L2 band, which is -11.148dB at 1.189GHz at Marker 1 and -27.327dB at Marker 2. 13 is a diagram showing the degree of isolation in the L1 band and the L2 band, FIG. 14 is a diagram showing a radiation pattern in the L1 band, and FIG. 15 is a diagram showing a radiation pattern in the L2 band.

본 발명의 실시예에 따른 적층형 패치 안테나는 제1관통홀(100)의 수를 상층 피드 핀의 수보다 적게 하여 적층형 패치 안테나의 제작 공정을 단순화 하는 장점이 있다. 또한, 제1관통홀의 크기를 종래의 적층형 패치 안테나의 제1관통홀의 크기보다 크게 하여 제1관통홀에 배치되는 금속층 형성을 용이하게 하며, 금속층 형성 시 불량발생을 감소시킬 수 있다. 또한, 적층형 패치 안테나의 제작 공정을 단순화하고, 제1관통홀에 배치되는 금속층 형성을 용이하게 하면서도 특성을 충족하는 안테나를 제작할 수 있는 장점이 있다. The stacked patch antenna according to the embodiment of the present invention has the advantage of simplifying the manufacturing process of the stacked patch antenna by reducing the number of first through holes 100 to the number of feed pins in the upper layer. In addition, by making the size of the first through hole larger than that of the conventional stacked patch antenna, it is possible to easily form the metal layer disposed in the first through hole, and to reduce defects during formation of the metal layer. In addition, there is an advantage in that the manufacturing process of the stacked patch antenna is simplified, and the formation of the metal layer disposed in the first through hole is facilitated, while the antenna satisfying the characteristics can be manufactured.

이상에서, 본 발명의 실시 예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시 예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 이상에서 기재된 '포함하다', '구성하다' 또는 '가지다' 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재할 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. In the above, even though all the components constituting the embodiment of the present invention have been described as being combined or operated as one, the present invention is not necessarily limited to these embodiments. That is, within the scope of the object of the present invention, all of the components may be selectively combined with one or more to operate. In addition, terms such as 'include', 'comprise' or 'having' described above mean that the corresponding component may be present unless otherwise stated, and thus exclude other components. It should be construed as being able to further include other components. All terms, including technical or scientific terms, have the same meaning as commonly understood by a person of ordinary skill in the art to which the present invention belongs, unless defined otherwise. Commonly used terms, such as terms defined in a dictionary, should be interpreted as being consistent with the contextual meaning of the related art, and unless explicitly defined in the present invention, they are not interpreted in an ideal or excessively formal meaning.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely an example of the technical idea of the present invention, and various modifications and variations can be made to those skilled in the art without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but to explain, and the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed according to the claims below, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.

Claims (9)

상호 이격되게 배치되는 제1관통홀과 제2관통홀을 포함하는 하층 패치 안테나;
상기 하층 패치 안테나 상에 배치되고, 상기 제1관통홀과 상하 방향으로 마주하는 제3관통홀을 포함하는 상층 패치 안테나;
상기 제1관통홀 및 상기 제3관통홀에 결합되는 상층 피드 핀; 및
상기 제2관통홀에 결합되는 하층 피드 핀을 포함하고,
상기 상층 피드 핀은 복수로 구비되어, 상호 이격되게 배치되고,
상기 제1관통홀은 단일로 구비되어, 상기 복수의 상층 피드 핀이 상기 단일의 제1관통홀 내 함께 배치되고,
상기 하층 피드 핀은 복수로 구비되어, 상호 이격되게 배치되고,
상기 제2관통홀은 상기 하층 피드 핀의 개수에 대응하도록 복수로 구비되어, 상기 복수의 제2관통홀에는 상기 복수의 하층 피드 핀 각각이 결합되는 적층형 패치 안테나.
a lower patch antenna including a first through hole and a second through hole disposed to be spaced apart from each other;
an upper patch antenna disposed on the lower layer patch antenna and including a third through hole vertically facing the first through hole;
an upper feed pin coupled to the first through hole and the third through hole; and
And a lower layer feed pin coupled to the second through hole,
The upper layer feed pins are provided in plurality and are spaced apart from each other,
The first through hole is provided singly, and the plurality of upper layer feed pins are disposed together in the single first through hole,
The lower layer feed pins are provided in plurality and are spaced apart from each other,
The second through-holes are provided in plurality to correspond to the number of the lower-layer feed pins, and each of the plurality of lower-layer feed pins is coupled to the plurality of second through-holes.
 삭제delete 제1항에 있어서,
상기 제3관통홀은 복수의 제3관통홀을 포함하고,
상기 복수의 상층 피드 핀 각각은 상기 복수의 제3관통홀 각각에 삽입되는 적층형 패치 안테나.
According to claim 1,
The third through hole includes a plurality of third through holes,
Each of the plurality of upper layer feed pins is inserted into each of the plurality of third through holes.
 제1항에 있어서,
상기 하층 피드 핀은 헤드를 포함하고,
상기 상층 패치 안테나의 하면에는 상기 하층 피드 핀의 상기 헤드가 배치되는 홈이 배치되고,
상기 홈의 내면과 상기 하층 피드 핀의 상기 헤드는 이격되는 적층형 패치 안테나.
According to claim 1,
The lower layer feed pin includes a head,
A groove in which the head of the lower layer feed pin is disposed is disposed on a lower surface of the upper layer patch antenna,
The stacked patch antenna is spaced apart from the inner surface of the groove and the head of the lower layer feed pin.
 제1항에 있어서,
상기 제1관통홀은 제1면, 상기 제1면의 반대방향에 배치되는 제2면, 제3면과 및 상기 제3면의 반대방향에 배치되는 제4면을 포함하고,
상기 제1면 및 상기 제2면은 평면이고, 상기 제3면 및 상기 제4면은 곡면인 적층형 패치 안테나.
According to claim 1,
The first through hole includes a first surface, a second surface, a third surface disposed in a direction opposite to the first surface, and a fourth surface disposed in a direction opposite to the third surface,
The first and second surfaces are flat, and the third and fourth surfaces are curved.
 제1항에 있어서,
상기 제1관통홀의 수는 상기 제3관통홀의 수보다 작은 적층형 패치 안테나.
According to claim 1,
The multilayer patch antenna of claim 1 , wherein the number of the first through holes is smaller than the number of the third through holes.
 제1항에 있어서,
상기 피드 핀과 상기 제1관통홀의 내면은 이격되는 적층형 패치 안테나.
According to claim 1,
The feed pin and the inner surface of the first through hole are spaced apart from each other.
 제7항에 있어서,
상기 제1관통홀의 내면에는 금속층이 형성되는 적층형 패치 안테나.
According to claim 7,
A multilayer patch antenna having a metal layer formed on an inner surface of the first through hole.
 제5항에 있어서,
상기 제3면 또는 상기 제4면의 곡률 반경은, 상기 제2관통홀의 곡률 반경 보다 큰 적층형 패치 안테나.
According to claim 5,
The third surface or the fourth surface has a radius of curvature greater than a radius of curvature of the second through hole.
KR1020220134639A 2022-10-19 2022-10-19 Stacked patch antenna KR102493417B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220134639A KR102493417B1 (en) 2022-10-19 2022-10-19 Stacked patch antenna

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220134639A KR102493417B1 (en) 2022-10-19 2022-10-19 Stacked patch antenna

Publications (1)

Publication Number Publication Date
KR102493417B1 true KR102493417B1 (en) 2023-02-01

Family

ID=85213134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220134639A KR102493417B1 (en) 2022-10-19 2022-10-19 Stacked patch antenna

Country Status (1)

Country Link
KR (1) KR102493417B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419251B2 (en) * 2014-01-28 2016-08-16 Boe Technology Group Co., Ltd. Display device and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140095130A (en) * 2013-01-23 2014-08-01 주식회사 아모텍 Multilayer patch antenna
KR102080305B1 (en) * 2019-08-19 2020-02-21 한화시스템 주식회사 Integral laminated patch array antenna
KR20210025457A (en) * 2019-08-27 2021-03-09 주식회사 아모텍 Multi band patch ant

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140095130A (en) * 2013-01-23 2014-08-01 주식회사 아모텍 Multilayer patch antenna
KR102080305B1 (en) * 2019-08-19 2020-02-21 한화시스템 주식회사 Integral laminated patch array antenna
KR20210025457A (en) * 2019-08-27 2021-03-09 주식회사 아모텍 Multi band patch ant

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419251B2 (en) * 2014-01-28 2016-08-16 Boe Technology Group Co., Ltd. Display device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US9698487B2 (en) Array antenna
US10403954B2 (en) Printed circuit board with substrate-integrated waveguide transition
US11450965B2 (en) Patch antenna
EP4047746A1 (en) Antenna module and electronic device
CN100386918C (en) Pattern antenna
US11545761B2 (en) Dual-band cross-polarized 5G mm-wave phased array antenna
US20090073047A1 (en) Antenna System With Second-Order Diversity and Card for Wireless Communication Apparatus Which is Equipped With One Such Device
US11145983B1 (en) Substrate-integrated-waveguide-fed cavity-backed dual-polarized patch antenna
US7468698B2 (en) Patch antenna, array antenna, and mounting board having the same
US20130300624A1 (en) Broadband end-fire multi-layer antenna
KR102549921B1 (en) Chip antenna module
JPH05259724A (en) Print antenna
KR102493417B1 (en) Stacked patch antenna
JP4751674B2 (en) Planar antenna
JP6690672B2 (en) Patch antenna and antenna module including the same
US7053840B2 (en) Microwave antenna
US11329381B2 (en) Dual-band antenna using coupled feeding and electronic device comprising the same
US20230039277A1 (en) Antenna device
US10971822B2 (en) Antenna, module substrate, and module
CN111684656A (en) Antenna for communication with a transponder
US6727858B2 (en) Circularly polarized wave antenna suitable for miniaturization
JP7425554B2 (en) antenna device
US20220359993A1 (en) Antenna device which is suitable for wireless communications according to a 5g network standard, rf transceiver containing an antenna device, and method for use in wireless communications according to a 5g network standard
JPH08181531A (en) Slot coupling microstrip antenna with radome
CN212366219U (en) Directional antenna

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant