KR102488398B1 - 안테나 장치, 안테나 모듈 및 그에 배치되는 칩 패치 안테나 - Google Patents

Abstract

본 발명의 일 실시 예에 따른 안테나 장치는, 관통홀을 가지는 그라운드 플레인; 그라운드 플레인의 하측에 배치된 피드라인; 피드라인과 그라운드 플레인의 사이에 배치된 절연층; 일단이 피드라인에 전기적으로 연결되고 관통홀을 관통하도록 배치된 피드비아; 및 피드비아의 타단에 전기적으로 연결된 칩 패치 안테나; 를 포함하고, 칩 패치 안테나는, 피드비아에 전기적으로 연결된 패치 안테나 패턴; 패치 안테나 패턴의 상측에 배치된 상부 커플링 패턴; 패치 안테나 패턴의 적어도 일부분을 둘러싸도록 배열된 복수의 가장자리 커플링 패턴; 상부 커플링 패턴의 적어도 일부분을 둘러싸도록 배열된 복수의 가장자리-상부 커플링 패턴; 및 패치 안테나 패턴과 상부 커플링 패턴 사이의 제1 영역과 복수의 가장자리 커플링 패턴과 복수의 가장자리-상부 커플링 패턴 사이의 제2 영역에 배치되고, 절연층보다 더 높은 유전상수(Dk)를 가지는 유전층; 을 포함한다.

Description

안테나 장치, 안테나 모듈 및 그에 배치되는 칩 패치 안테나{Antenna apparatus, antenna module and chip patch antenna disposed therein}

본 발명은 안테나 장치, 안테나 모듈 및 그에 배치되는 칩 패치 안테나에 관한 것이다.

이동통신의 데이터 트래픽(Data Traffic)은 매년 비약적으로 증가하는 추세이다. 이러한 비약적인 데이터를 무선망에서 실시간으로 지원해 주고자 활발한 기술 개발이 진행 중에 있다. 예를 들어, IoT(Internet of Thing) 기반 데이터의 컨텐츠화, AR(Augmented Reality), VR(Virtual Reality), SNS와 결합한 라이브 VR/AR, 자율 주행, 싱크뷰 (Sync View, 초소형 카메라 이용해 사용자 시점 실시간 영상 전송) 등의 애플리케이션(Application)들은 대용량의 데이터를 주고 받을 수 있게 지원하는 통신(예: 5G 통신, mmWave 통신 등)을 필요로 한다.

따라서, 최근 5세대(5G) 통신을 포함하는 밀리미터웨이브(mmWave) 통신이 활발하게 연구되고 있으며, 이를 원활히 구현하는 안테나 장치의 상용화/표준화를 위한 연구도 활발히 진행되고 있다.

높은 주파수 대역(예: 24GHz, 28GHz, 36GHz, 39GHz, 60GHz 등)의 RF 신호는 전달되는 과정에서 쉽게 흡수되고 손실로 이어지므로, 통신의 품질은 급격하게 떨어질 수 있다. 따라서, 높은 주파수 대역의 통신을 위한 안테나는 기존 안테나 기술과는 다른 기술적 접근법이 필요하게 되며, 안테나 이득(Gain) 확보, 안테나와 RFIC의 일체화, EIRP(Effective Isotropic Radiated Power) 확보 등을 위한 별도의 전력 증폭기 등 특수한 기술 개발을 요구할 수 있다.

미국특허문헌 10,103,450

본 발명은 안테나 성능(예: 이득, 대역폭, 지향성(directivity) 등)을 향상시키거나 소형화에 유리한 구조를 가질 수 있는 안테나 장치, 안테나 모듈 및 그에 배치되는 칩 패치 안테나를 제공한다.

본 발명의 일 실시 예에 따른 안테나 장치는, 관통홀을 가지는 그라운드 플레인; 상기 그라운드 플레인의 하측에 배치된 피드라인; 상기 피드라인과 상기 그라운드 플레인의 사이에 배치된 절연층; 일단이 상기 피드라인에 전기적으로 연결되고 상기 관통홀을 관통하도록 배치된 피드비아; 및 상기 피드비아의 타단에 전기적으로 연결된 칩 패치 안테나; 를 포함하고, 상기 칩 패치 안테나는, 상기 피드비아에 전기적으로 연결된 패치 안테나 패턴; 상기 패치 안테나 패턴의 상측에 배치된 상부 커플링 패턴; 상기 패치 안테나 패턴의 적어도 일부분을 둘러싸도록 배열된 복수의 가장자리 커플링 패턴; 상기 상부 커플링 패턴의 적어도 일부분을 둘러싸도록 배열된 복수의 가장자리-상부 커플링 패턴; 및 상기 패치 안테나 패턴과 상기 상부 커플링 패턴 사이의 제1 영역과 상기 복수의 가장자리 커플링 패턴과 상기 복수의 가장자리-상부 커플링 패턴 사이의 제2 영역에 배치되고, 상기 절연층보다 더 높은 유전상수(Dk)를 가지는 유전층; 을 포함한다.

본 발명의 일 실시 예에 따른 안테나 모듈은, 복수의 관통홀을 가지는 그라운드 플레인; 상기 그라운드 플레인의 하측에 배치된 복수의 피드라인; 상기 복수의 피드라인과 상기 그라운드 플레인의 사이에 배치된 절연층; 각각 일단이 상기 복수의 피드라인 중 대응되는 피드라인에 전기적으로 연결되고 상기 복수의 관통홀 중 대응되는 관통홀을 관통하도록 배치된 복수의 피드비아; 및 각각 상기 복수의 피드비아 중 대응되는 피드비아의 타단에 전기적으로 연결된 복수의 칩 패치 안테나; 를 포함하고, 상기 복수의 칩 패치 안테나 중 적어도 하나는, 상기 복수의 피드비아 중 대응되는 피드비아에 전기적으로 연결된 패치 안테나 패턴; 상기 패치 안테나 패턴의 상측에 배치된 상부 커플링 패턴; 상기 패치 안테나 패턴을 둘러싸도록 배열된 복수의 가장자리 커플링 패턴; 상기 상부 커플링 패턴을 둘러싸도록 배열된 복수의 가장자리-상부 커플링 패턴; 및 상기 패치 안테나 패턴과 상기 상부 커플링 패턴 사이의 제1 영역과 상기 복수의 가장자리 커플링 패턴과 상기 복수의 가장자리-상부 커플링 패턴 사이의 제2 영역에 배치되고, 상기 절연층보다 더 높은 유전상수(Dk)를 가지는 유전층; 을 포함한다.

본 발명의 일 실시 예에 따른 칩 패치 안테나는, 피드포트(feed port); 상기 피드포트의 상측에 배치된 제2 유전층; 상기 제2 유전층을 관통하도록 배치되고 일단이 상기 피드포트에 전기적으로 연결된 피드비아; 상기 제2 유전층의 상측에 배치되고 상기 피드비아의 타단에 전기적으로 연결된 패치 안테나 패턴; 상기 패치 안테나 패턴의 상측에 배치된 상부 커플링 패턴; 상기 패치 안테나 패턴의 적어도 일부분을 둘러싸도록 배열된 복수의 가장자리 커플링 패턴; 상기 상부 커플링 패턴의 적어도 일부분을 둘러싸도록 배열된 복수의 가장자리-상부 커플링 패턴; 및 상기 패치 안테나 패턴과 상기 상부 커플링 패턴 사이의 제1 영역과 상기 복수의 가장자리 커플링 패턴과 상기 복수의 가장자리-상부 커플링 패턴 사이의 제2 영역에 배치되고, 5이상의 유전상수(Dk)를 가지는 제1 유전층; 을 포함한다.

본 발명의 일 실시 예에 따른 안테나 장치, 안테나 모듈 및 그에 배치되는 칩 패치 안테나는, 전기적 연결 관점에서의 사이즈 및 에너지 효율의 실질적 열화 없이도 안테나 성능(예: 대역폭, 이득, 지향성, 안테나 사이즈 등)을 전반적으로 향상시킬 수 있다.

도 1은 본 발명의 일 실시 예에 따른 안테나 장치를 나타낸 사시도이다.
도 2a는 본 발명의 일 실시 예에 따른 안테나 장치를 나타낸 측면도이다.
도 2b는 본 발명의 일 실시 예에 따른 안테나 장치 및 안테나 모듈을 나타낸 측면도이다.
도 2c는 본 발명의 일 실시 예에 따른 칩 패치 안테나를 나타낸 측면도이다.
도 3a는 본 발명의 일 실시 예에 따른 안테나 장치의 칩 패치 안테나의 제1 층을 나타낸 평면도이다.
도 3b는 본 발명의 일 실시 예에 따른 안테나 장치의 칩 패치 안테나의 제2 층을 나타낸 평면도이다.
도 3c는 본 발명의 일 실시 예에 따른 안테나 장치의 그라운드 플레인을 나타낸 평면도이다.
도 3d는 본 발명의 일 실시 예에 따른 안테나 장치의 추가적인 형태를 예시한 평면도이다.
도 4a는 본 발명의 일 실시 예에 따른 안테나 모듈을 나타낸 평면도이다.
도 4b는 도 4a의 칩 패치 안테나의 하측의 그라운드 플레인을 나타낸 평면도이다.
도 4c는 도 4b의 그라운드 플레인의 하측의 피드라인을 나타낸 평면도이다.
도 4d는 도 4c의 피드라인의 하측의 배선비아와 제2 그라운드 플레인을 나타낸 평면도이다.
도 4e는 도 4d의 제2 그라운드 플레인의 하측의 IC 배치 영역과 엔드-파이어 안테나를 나타낸 평면도이다.
도 5는 본 발명의 일 실시 예에 따른 안테나 장치 및 안테나 모듈의 등가 회로를 나타낸 도면이다.
도 6a 내지 도 6b는 본 발명의 일 실시 예에 따른 안테나 장치 및 안테나 모듈에 포함된 연결 부재의 하측 구조를 예시한 측면도이다.
도 7은 본 발명의 일 실시 예에 따른 안테나 장치 및 안테나 모듈의 구조를 예시한 측면도이다.
도 8a 내지 도 8c는 본 발명의 일 실시 예에 따른 안테나 장치 및 안테나 모듈의 전자기기에서의 배치를 예시한 평면도이다.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.

도 1은 본 발명의 일 실시 예에 따른 안테나 장치를 나타낸 사시도이고, 도 2a는 본 발명의 일 실시 예에 따른 안테나 장치를 나타낸 측면도이다.

도 1 및 도 2a를 참조하면, 본 발명의 일 실시 예에 따른 안테나 장치는, 그라운드 플레인(125), 피드라인(221), 절연층(250), 피드비아(120) 및 칩 패치 안테나(100)를 포함한다.

그라운드 플레인(125)은 관통홀(TH)을 가진다. 그라운드 플레인(125)은 칩 패치 안테나(100)로 경계조건(boundary condition)을 제공할 수 있으므로, 칩 패치 안테나(100)에서 방사되는 RF(Radio Frequency) 신호를 반사할 수 있다. 이에 따라, 칩 패치 안테나(100)의 방사패턴은 z방향으로 더욱 집중될 수 있으므로, 칩 패치 안테나(100)의 이득 및/또는 지향성(directivity)은 향상될 수 있다.

또한, 그라운드 플레인(125)은 칩 패치 안테나(100)와 피드라인(221) 사이를 실질적으로 가로막을 수 있으므로, 칩 패치 안테나(100)와 피드라인(221) 사이의 전자기적 격리도를 향상시킬 수 있다. 이에 따라, 칩 패치 안테나(100)와 IC(300) 사이의 RF 신호 전송 과정에서 유입되는 노이즈는 저감될 수 있다.

피드라인(221)은 그라운드 플레인(125)의 하측(예: -z방향)에 배치된다. RF(Radio Frequency) 신호는 피드라인(221)을 통해 수평방향(예: x방향 및/또는 y방향)으로 흐를 수 있다. 따라서, 복수의 칩 패치 안테나(100)는 그라운드 플레인(125)의 상측에서 효율적으로 배열될 수 있다. 피드라인(221)의 일단은 배선비아(231)에 전기적으로 연결될 수 있다.

피드비아(120)는 일단이 피드라인(221)에 전기적으로 연결되고 관통홀(TH)을 관통하도록 배치된다. RF 신호는 피드비아(120)를 통해 z방향으로 흐를 수 있다. 예를 들어, 피드비아(120)는 관통비아(through via)와 같이 일체화되거나 복수의 비아의 직렬 연결로 구현될 수 있다.

절연층(250)은 피드라인(221)과 그라운드 플레인(125)의 사이에 배치되며, 피드라인(221)과 그라운드 플레인(125)의 사이를 전기적으로 격리시킬 수 있다. 절연층(250)의 두께(T2)가 짧을수록, 연결 부재(200)의 전반적인 두께와 칩 패치 안테나(100)와 IC(300) 사이를 흐르는 RF 신호의 에너지 손실은 모두 감소할 수 있다. 예를 들어, 절연층(250)은 낮은 유전손실(Df)을 가지는 절연물질로 구현됨으로써, 피드라인(221)을 통과하는 RF 신호의 에너지 손실을 줄일 수 있다.

이처럼, 절연층(250)의 설계는 칩 패치 안테나(100)와 IC(300) 사이의 전기적 연결 관점에서의 사이즈 및 에너지 효율에 더욱 중점적으로 수행될 수 있다.

본 발명의 일 실시 예에 따른 안테나 장치 및 안테나 모듈은, 안테나 성능(예: 대역폭, 이득, 지향성, 사이즈 등)에 더욱 중점적으로 맞춰서 설계된 칩 패치 안테나(100)를 포함함으로써, 전기적 연결 관점에서의 사이즈 및 에너지 효율의 실질적 열화 없이도 안테나 성능을 전반적으로 향상시킬 수 있다.

도 1 및 도 2a를 참조하면, 칩 패치 안테나(100)는, 패치 안테나 패턴(110), 상부 커플링 패턴(115), 복수의 가장자리 커플링 패턴(131), 복수의 가장자리-상부 커플링 패턴(132) 및 유전층(150)을 포함한다.

패치 안테나 패턴(110)은 피드비아(120)에 전기적으로 연결된다. 패치 안테나 패턴(110)은 피드비아(120)로부터 RF 신호를 전달받아 z방향으로 송신할 수 있으며, z방향으로 수신된 RF 신호를 피드비아(120)로 전달할 수 있다. 패치 안테나 패턴(110)은 내재적 요소(예: 형태, 크기, 높이, 절연층의 유전율 등)에 따른 내재적 공진 주파수(예: 28GHz, 39GHz)를 가질 수 있다.

예를 들어, 패치 안테나 패턴(110)은 복수의 피드비아(120)에 연결됨으로써, 서로 편파인 H폴(Horizontal pole) RF 신호와 V폴(Vertical pole) RF 신호를 송수신할 수 있다. H폴 RF 신호는 복수의 피드비아(120) 중 일부를 통해 흐르고, V폴 RF 신호는 복수의 피드비아(120) 중 나머지를 통해 흐를 수 있다.

상부 커플링 패턴(115)은 패치 안테나 패턴(110)의 상측(예: +z방향)에 배치된다. 상부 커플링 패턴(115)과 패치 안테나 패턴(110)의 전자기적 커플링에 따라, 칩 패치 안테나(100)는 상기 내재적 공진 주파수에 인접한 추가 공진 주파수를 가질 수 있으므로, 더욱 넓은 대역폭을 가질 수 있다.

또한, 패치 안테나 패턴(110)에서의 복수의 피드비아(120)의 최적(예: 임피던스 정합 기준)의 연결 지점은 상부 커플링 패턴(115)의 전자기적 커플링에 따라 패치 안테나 패턴(110)의 가장자리에 인접할 수 있다. 복수의 피드비아(120)가 패치 안테나 패턴(110)의 서로 다른 변에 인접하여 배치될 경우, H폴 RF 신호에 대응되는 표면전류와 V폴 RF 신호에 대응되는 표면전류는 패치 안테나 패턴(110)에서 서로 직교하면서 흐르기 쉬워진다. 즉, 상부 커플링 패턴(115)은 칩 패치 안테나(100)의 편파 구현에 유리한 환경을 제공할 수 있다.

복수의 가장자리 커플링 패턴(131)은 패치 안테나 패턴(110)의 적어도 일부분을 둘러싸도록 배열되며, 패치 안테나 패턴(110)에 전자기적으로 커플링될 수 있다. 이에 따라, 칩 패치 안테나(100)의 대역폭은 더욱 넓어질 수 있다.

복수의 가장자리-상부 커플링 패턴(132)은 상부 커플링 패턴(115)의 적어도 일부분을 둘러싸도록 배열되므로, 상부 커플링 패턴(115)에 전자기적으로 커플링될 수 있다. 또한, 복수의 가장자리-상부 커플링 패턴(132)은 복수의 가장자리 커플링 패턴(131)에도 전자기적으로 커플링될 수 있다.

이에 따라, 패치 안테나 패턴(110)과 상부 커플링 패턴(115)과 복수의 가장자리 커플링 패턴(131)과 복수의 가장자리-상부 커플링 패턴(132)은 서로 균형적으로 커플링될 수 있으므로, 칩 패치 안테나(100)의 사이즈 대비 대역폭은 크게 넓어질 수 있다.

또한, 패치 안테나 패턴(110)에서의 피드비아(120)의 최적의 연결 지점이 패치 안테나 패턴(110)의 제1 방향(예: 0도 방향) 가장가리에 가까울 경우, 패치 안테나 패턴(110)의 RF 신호 송수신에 따라 패치 안테나 패턴(110)를 흐르는 표면 전류는 패치 안테나 패턴(110)의 제3 방향(예: 180도 방향)을 향하여 흐를 수 있다. 이때, 표면 전류는 제2 방향(예: 90도 방향) 및 제4 방향(예: 270도 방향)으로 분산될 수 있는데, 복수의 가장자리 커플링 패턴(131)과 복수의 가장자리-상부 커플링 패턴(132)은 표면 전류가 제2 및 제4 방향으로 분산됨에 따라 측면으로 세는 RF 신호를 상면 방향으로 유도(guide)할 수 있다. 이에 따라, 패치 안테나 패턴(110)의 방사패턴은 상면 방향으로 더욱 집중될 수 있으므로, 패치 안테나 패턴(110)의 안테나 성능은 향상될 수 있다.

예를 들어, 복수의 가장자리 커플링 패턴(131)은 서로 동일한 형태를 가지고 반복적으로 배열될 수 있으며, 복수의 가장자리-상부 커플링 패턴(132)은 서로 동일한 형태를 가지고 반복적으로 배열될 수 있다. 이에 따라, 복수의 가장자리 커플링 패턴(131)과 복수의 가장자리-상부 커플링 패턴(132)은 전자기 밴드갭(electro-magnetic bandgap) 특성을 가질 수 있으며, 특정 주파수 대역의 RF 신호에 대해 음의 굴절률을 가질 수 있다. 따라서, 복수의 가장자리 커플링 패턴(131)과 복수의 가장자리-상부 커플링 패턴(132)은 패치 안테나 패턴(110)의 RF 신호의 경로를 더욱 z방향으로 유도할 수 있다.

한편, 복수의 가장자리 커플링 패턴(131)과 복수의 가장자리-상부 커플링 패턴(132)은 각각 그라운드 플레인(125)으로부터 전기적으로 분리됨으로써, 패치 안테나 패턴(110)의 주파수 대역에 인접한 주파수를 가지는 RF 신호에 대해 더욱 적응적인(adaptive) 특성을 가질 수 있으므로, 대역폭을 더욱 넓힐 수 있다.

유전층(150)은 패치 안테나 패턴(110)과 상부 커플링 패턴(115) 사이의 제1 영역(151)과 복수의 가장자리 커플링 패턴(131)과 복수의 가장자리-상부 커플링 패턴(132) 사이의 제2 영역(152)에 배치되고, 절연층(250)보다 더 높은 유전상수(Dk)를 가진다.

예를 들어, 절연층(250)은 프리프레그(prepreg), FR-4 및/또는 동박 적층판(Copper Clad Laminate, CCL)과 같이 5미만의 유전상수(Dk)를 가지는 물질을 포함할 수 있으며, 유전층(150)은 LTCC(Low Temperature Co-fired Ceramic)같은 세라믹 계열이나 글래스(glass)와 같이 5이상의 유전상수(Dk)를 가지는 물질을 포함할 수 있다.

RF 신호의 칩 패치 안테나(100)에서의 유효 파장은 유전층(150)의 높은 유전상수(Dk)에 따라 짧아질 수 있다. 칩 패치 안테나(100)의 전반적인 사이즈는 RF 신호의 유효 파장의 길이에 대해 높은 상관관계를 가지므로, 칩 패치 안테나(100)는 높은 유전상수(Dk)의 유전층(150)을 포함함으로써, 안테나 성능의 실질적 열화 없이도 축소된 사이즈를 가질 수 있다.

칩 패치 안테나(100)의 [칩]은 유전층(150)의 높은 유전상수(Dk)에 따라 칩 패치 안테나(100)의 전반적인 사이즈가 작아지는 것을 의미한다.

칩 패치 안테나(100)의 전반적인 사이즈는 그라운드 플레인(125)의 단위 사이즈 당 칩 패치 안테나(100)의 배열 개수에 대응될 수 있다. 본 발명의 일 실시 예에 따른 안테나 장치 및 안테나 모듈의 이득 및/또는 지향성은 칩 패치 안테나(100)의 단위 사이즈 당 배열 개수가 높을수록 향상될 수 있다.

따라서, 본 발명의 일 실시 예에 따른 안테나 장치 및 안테나 모듈은 칩 패치 안테나(100)의 전반적인 사이즈의 축소에 따라 이득 및/또는 지향성을 향상시킬 수 있다.

결론적으로, 칩 패치 안테나(100)는 패치 안테나 패턴(110), 상부 커플링 패턴(115), 복수의 가장자리 커플링 패턴(131) 및 복수의 가장자리-상부 커플링 패턴(132)의 조합 구조에 따른 사이즈 대비 대역폭 향상의 장점과, 상기 조합 구조에 결합된 유전층(150)의 높은 유전상수(Dk)에 따른 이득, 지향성 및/또는 사이즈의 전반적인 장점을 균형적으로 확보할 수 있다.

예를 들어, 칩 패치 안테나(100)는 단일 유전층(150)과 2개의 도전성 층을 사용함으로써 최소화된 두께를 가지면서도 28GHz 및/또는 39GHz의 주파수 대역에서 3GHz 이상의 대역폭(예: 리턴 S파라미터가 -10dB 이하인 주파수 범위)을 가지도록 설계될 수 있다.

한편, 유전층(150)에서 제1 영역(151)에 대응되는 부분과 제2 영역(152)에 대응되는 부분은 서로 일체화될 수 있다. 즉, 유전층(150)은 제1 영역(151)과 제2 영역(152) 사이의 제3 영역(153)을 포함할 수 있다. 예를 들어, 일체화 여부는 주사전자현미경(SEM: Scanning Electron Microscope)을 통해 확인될 수 있다.

또한, 유전층(150)의 두께(T1)는 패치 안테나 패턴(110)과 상부 커플링 패턴(115) 사이의 거리와 동일할 수 있다. 이에 따라, 패치 안테나 패턴(110), 상부 커플링 패턴(115), 복수의 가장자리 커플링 패턴(131) 및 복수의 가장자리-상부 커플링 패턴(132)의 조합 구조는 유전층(150)의 높은 유전상수(Dk)를 더욱 효과적으로 활용할 수 있으므로, 본 발명의 일 실시 예에 따른 안테나 장치 및 안테나 모듈의 사이즈 대비 대역폭은 더욱 쉽게 넓어질 수 있다.

패치 안테나 패턴(110)과, 상부 커플링 패턴(115)과, 복수의 가장자리 커플링 패턴(131)과, 복수의 가장자리-상부 커플링 패턴(132)은 서로 전기적으로 분리될 수 있다.

이에 따라, 칩 패치 안테나(100)의 등가 캐패시턴스와 등가 인덕턴스는 균형적으로 분포할 수 있으므로, 칩 패치 안테나(100)의 복수의 공진 주파수는 효율적으로 설계될 수 있으며, 칩 패치 안테나(100)의 대역폭은 보다 쉽게 넓어질 수 있다.

또한, 유전층(150)의 두께는 절연층(250)의 두께보다 길 수 있으며, 유전층(150)은 패치 안테나 패턴(110)과 상부 커플링 패턴(115) 사이를 전기적으로 가로막고 복수의 가장자리 커플링 패턴(131)과 복수의 가장자리-상부 커플링 패턴(132) 사이를 전기적으로 가로막도록 배치될 수 있다.

이에 따라, 유전층(150)의 높은 유전상수(Dk)는 보다 쉽게 구현될 수 있으며, 칩 패치 안테나(100)의 구현 비용 및 불량률은 감소할 수 있다. 예를 들어, 높은 유전상수(Dk)를 가지는 LTCC(Low Temperature Co-fired Ceramic)같은 세라믹 계열이나 글래스(glass)는 인쇄회로기판(PCB)의 절연층보다 상대적으로 적층 구조로 구현하기 어렵거나 층 두께 대비 큰 강도를 확보하기 상대적으로 어려울 수 있으나, 칩 패치 안테나(100)는 두꺼운 유전층(150)을 사용하면서 적층 구조의 층 개수를 줄임으로써 높은 유전상수(Dk)의 유전물질을 보다 쉽게 포함할 수 있다.

도 2b는 본 발명의 일 실시 예에 따른 안테나 장치 및 안테나 모듈을 나타낸 측면도이다.

도 2b를 참조하면, 본 발명의 일 실시 예에 따른 안테나 모듈은, 복수의 칩 패치 안테나(100a, 100b)를 포함하는 복수의 안테나 장치를 포함할 수 있다.

예를 들어, 복수의 칩 패치 안테나(100a, 100b)는 함께 구현될 수 있으며, 연결 부재(200)에 대해 별도로 구현될 수 있다.

여기서, 복수의 칩 패치 안테나(100a, 100b)는 그라운드 플레인(125)의 상측에서 복수의 피드비아(120)에 전기적으로 직렬 연결되고 복수의 피드비아(120)보다 낮은 용융점을 가지는 복수의 전기연결구조체(141)을 통해 연결 부재(200)에 전기적으로 결합될 수 있다.

이에 따라, 복수의 칩 패치 안테나(100a, 100b)의 유전층(150)의 높은 유전상수(Dk)는 보다 쉽게 구현될 수 있다.

예를 들어, 복수의 전기연결구조체(141)는 연결 부재(200)에 미리 마련된 복수의 피드비아 연결 지점(142) 상에 일괄적으로 배치될 수 있으며, Sn-Cu-Ag 합금 페이스트를 포함하는 솔더(solder)로 구현될 수 있다.

한편, 복수의 칩 패치 안테나(100a, 100b)는 복수의 가장자리-상부 커플링 패턴의 상측과 상부 커플링 패턴의 상측에 배치된 봉합재(155)를 더 포함할 수 있다.

여기서, 복수의 가장자리-상부 커플링 패턴과 봉합재(155) 사이 영역과 상부 커플링 패턴과 봉합재(155) 사이 영역은 도전성 층을 포함하지 않을 수 있다. 이에 따라, 복수의 칩 패치 안테나(100a, 100b)의 총 도전성 층의 개수는 작아질 수 있으므로, 복수의 칩 패치 안테나(100a, 100b)의 비교적 짧은 두께를 가지면서도 개선된 안테나 성능을 가질 수 있다.

한편, 도 2b를 참조하면, 연결 부재(200)는, 절연층(250), 피드라인(221), 배선비아(231), 배선 그라운드 플레인(202), 제2 그라운드 플레인(203), 베이스 신호 라인(241)을 포함할 수 있다.

배선 그라운드 플레인(202)은 피드라인(221)을 수평방향(예: x방향 및/또는 y방향)으로 둘러싸도록 배치될 수 있으므로, 피드라인(221)의 전자기적 격리도를 향상시킬 수 있으며, RF 신호의 노이즈를 줄일 수 있다.

제2 그라운드 플레인(203)은 피드라인(221)과 IC(300) 사이의 전자기적 격리도를 향상시킬 수 있으며, RF 신호의 노이즈를 줄일 수 있다.

베이스 신호 라인(241)은 IF(Intermediate Frequency) 신호 또는 기저대역(baseband) 신호의 전송경로를 제공할 수 있다. IF 신호 또는 기저대역 신호는 RF 신호의 베이스 신호이며, IC(300)와 통신 모뎀 사이에서 전송되는 아날로그 신호이다.

코어 부재(410)는 연결 부재(200)의 하측에 배치될 수 있으며, 코어 비아(411), 코어 배선층(412) 및 코어 절연층(413)을 포함할 수 있으며, FOPLP(Fan-Out Panel Level Package) 공법을 통해 구현될 수 있으나, 이에 한정되지 않는다. 코어 비아(411)는 베이스 신호 라인(241)에 전기적으로 연결될 수 있으며, IF 신호 또는 기저대역 신호의 전송경로를 제공할 수 있다.

코어 부재(410)는 제1 코어 전기연결구조체(414)를 통해 연결 부재(200)에 실장될 수 있으며, 제2 코어 전기연결구조체(415)를 통해 세트 기판 상에 실장될 수 있다.

코어 부재(410)는 캐비티(cavity)를 둘러싸는 구조를 가질 수 있으며, 캐비티(cavity)는 IC(300) 및 수동부품(350)의 배치공간으로 활용될 수 있다.

도 2c는 본 발명의 일 실시 예에 따른 칩 패치 안테나를 나타낸 측면도이다.

도 2c를 참조하면, 본 발명의 일 실시 예에 따른 칩 패치 안테나(100a, 100b)는, 연결 부재에 대해 별도로 제조되어 제공될 수 있다. 이에 따라, 5이상의 높은 유전상수(Dk)를 가지는 유전층(150)은 상기 연결 부재의 절연층에 대한 호환성을 고려할 필요 없이 칩 패치 안테나(100a, 100b)에 보다 효율적으로 배치될 수 있다.

또한, 복수의 칩 패치 안테나(100a, 100b)는 유전층(150)의 하측에 배치된 제2 유전층(154)을 더 포함할 수 있다.

예를 들어, 제2 유전층(154)은 유전층(150)과 동일한 재질로 구현됨으로써 절연층(250)에 비해 상대적으로 높은 유전상수(Dk)를 가질 수 있다. 이에 따라, RF 신호의 복수의 칩 패치 안테나(100a, 100b) 내에서의 유효파장은 짧아질 수 있으므로, 복수의 칩 패치 안테나(100a, 100b)는 보다 쉽게 소형화될 수 있다.

예를 들어, 제2 유전층(154)은 유전층(150)보다 낮은 유전상수를 가지도록 구성될 수 있다. 이에 따라, 제2 유전층(154)과 유전층(150) 사이의 경계면과 복수의 가장자리 커플링 패턴(131)과 복수의 가장자리-상부 커플링 패턴(132)의 조합이 이루는 경계조건(Boundary Condition)은 RF 신호를 더욱 상하방향(예: z방향)으로 집중시킬 수 있다.

또한, 복수의 칩 패치 안테나(100a, 100b)는 상기 연결 부재에 전기적으로 연결되도록 제2 유전층(154)의 하측에 배치된 피드포트(143)를 포함할 수 있다.

제2 유전층(154)은 상기 피드포트(143)의 안정적인 배치를 위한 표면을 제공할 수 있다. 상기 피드포트(143)는 전극패드와 유사한 형태를 가져서 피드비아(120)보다 더 큰 수평방향 면적으로 가질 수 있으나, 이에 한정되지 않는다.

예를 들어, Sn-Cu-Ag 합금 페이스트와 같은 솔더는 복수의 칩 패치 안테나(100a, 100b)가 연결 부재의 상에 놓인 상태에서 피드포트(143)에 제공되고 리플로우(reflow)를 통해 피드포트(143)와 상기 연결 부재를 결합시킬 수 있다.

도 3a는 본 발명의 일 실시 예에 따른 안테나 장치의 칩 패치 안테나의 제1 층을 나타낸 평면도이다.

도 3a를 참조하면, 상부 커플링 패턴(115)과 복수의 가장자리 커플링 패턴(132)은 서로 동일한 제1 층에 배치될 수 있다.

예를 들어, 복수의 가장자리-상부 커플링 패턴(132) 각각의 크기(L32)는 상부 커플링 패턴(115)의 크기(L15)보다 작고, 복수의 가장자리-상부 커플링 패턴(132) 사이의 이격 거리(G32)는 복수의 가장자리-상부 커플링 패턴(132) 각각의 상부 커플링 패턴(115)에 대한 이격 거리(D32)보다 짧을 수 있다. 이에 따라, 복수의 가장자리-상부 커플링 패턴(132)은 RF 신호의 주파수에 대해 음의 굴절률을 가지는 전자기 밴드갭 특성을 더욱 쉽게 가질 수 있으며, 칩 패치 안테나의 대역폭을 넓힐 수 있다.

도 3b는 본 발명의 일 실시 예에 따른 안테나 장치의 칩 패치 안테나의 제2 층을 나타낸 평면도이다.

도 3b를 참조하면, 패치 안테나 패턴(110)과 복수의 가장자리 커플링 패턴(131)은 서로 동일한 제2 층에 배치될 수 있다.

예를 들어, 복수의 가장자리 커플링 패턴(131) 각각의 크기(L31)은 패치 안테나 패턴(110)의 크기(L10)보다 작고, 복수의 가장자리 커플링 패턴(131) 사이의 이격 거리(G31)는 복수의 가장자리 커플링 패턴(131) 각각의 패치 안테나 패턴(110)에 대한 이격 거리(D31)보다 짧을 수 있다. 이에 따라, 복수의 가장자리 커플링 패턴(131)은 RF 신호의 주파수에 대해 음의 굴절률을 가지는 전자기 밴드갭 특성을 더욱 쉽게 가질 수 있으며, 칩 패치 안테나의 대역폭을 넓힐 수 있다.

한편, 복수의 가장자리 커플링 패턴(131)이 다각형을 이루도록 배열될 경우, 복수의 가장자리 커플링 패턴(131) 중 상기 다각형의 꼭지점에 가장 가까운 가장자리 커플링 패턴(131)의 외측 경계는 홈(GR2)을 포함할 수 있다. 홈(GR2)을 포함하는 복수의 가장자리 커플링 패턴(131)은 유전층의 높은 유전상수(Dk)에 더욱 적합한 구조를 가진다.

한편, 패치 안테나 패턴(110)에서 피드비아(120)가 연결되는 지점(P1)의 양측 부분(R2, R3)은 각각 함몰되고, 패치 안테나 패턴(110)에서 함몰된 부분 각각의 폭(WR)은 패치 안테나 패턴(110)에서 함몰된 부분 사이의 폭(WP)보다 길 수 있다. 이에 따라, 패치 안테나 패턴(110)은 유전층의 높은 유전상수(Dk)에 더욱 적합한 구조를 가지므로, 더욱 넓은 대역폭을 가질 수 있다.

도 3c는 본 발명의 일 실시 예에 따른 안테나 장치의 그라운드 플레인을 나타낸 평면도이다.

도 3c를 참조하면, 그라운드 플레인(125)은 복수의 피드비아(120a, 120b)가 각각 관통하는 복수의 관통홀(TH1, TH2)을 가질 수 있다. 복수의 피드비아(120a, 120b) 중 하나는 H폴 RF 신호의 전송경로를 제공하며, 다른 하나는 V폴 RF 신호의 전송경로를 제공할 수 있다.

여기서, 그라운드 플레인(125)은 복수의 가장자리 커플링 패턴에 대한 전기적 연결 경로를 포함하지 않는다. 즉, 복수의 가장자리 커플링 패턴과 그라운드 플레인(125) 사이 영역은 비도전성 물질 또는 공기로 이루어질 수 있다. 이에 따라, 본 발명의 일 실시 예에 따른 안테나 장치 및 안테나 모듈의 대역폭은 더욱 향상될 수 있다.

도 3d는 본 발명의 일 실시 예에 따른 안테나 장치의 추가적인 형태를 예시한 평면도이다.

도 3d를 참조하면, 상부 커플링 패턴(115e)은 원형일 수 있으며, 복수의 가장자리-상부 커플링 패턴(130e)은 원형으로 배열될 수 있다. 그라운드 플레인(125e)에 포함된 제1 차폐비아(126e)는 복수의 가장자리-상부 커플링 패턴(130e)의 배열 형태와 다르게 배열될 수 있다. 즉, 본 발명의 일 실시 예에 따른 안테나 장치 및 안테나 모듈의 각 구성요소의 형태는 사각형으로 한정되지 않는다.

도 4a는 본 발명의 일 실시 예에 따른 안테나 모듈을 나타낸 평면도이다.

도 4a를 참조하면, 복수의 칩 패치 안테나(100a, 100b)는 제1 방향(예: x방향)으로 배열될 수 있다. 즉, 복수의 칩 패치 안테나(100a, 100b)는 1 X n 구조 배열될 수 있다. 여기서, n은 2 이상의 자연수이다. 이에 따라, 본 발명의 일 실시 예에 따른 안테나 모듈은 전자기기의 모서리에 효율적으로 배치될 수 있다.

설계에 따라, 복수의 칩 패치 안테나(100a, 100b)는 m X n 구조로 배열될 수 있다. 여기서, m과 n은 2 이상의 자연수이다. 이에 따라, 본 발명의 일 실시 예에 따른 안테나 모듈은 전자기기의 코너에 근접하여 배치될 수 있다.

복수의 가장자리-상부 커플링 패턴(132)은 복수의 상부 커플링 패턴(115) 각각을 둘러싸도록 배열될 수 있다.

도 4b는 도 4a의 칩 패치 안테나의 하측의 그라운드 플레인을 나타낸 평면도이고, 도 4c는 도 4b의 그라운드 플레인의 하측의 피드라인을 나타낸 평면도이고, 도 4d는 도 4c의 피드라인의 하측의 배선비아와 제2 그라운드 플레인을 나타낸 평면도이고, 도 4e는 도 4d의 제2 그라운드 플레인의 하측의 IC 배치 영역과 엔드-파이어 안테나를 나타낸 평면도이다.

도 4b를 참조하면, 그라운드 플레인(201a)은 피드비아(120a)가 통과하는 관통홀을 가질 수 있으며, 패치 안테나 패턴(110a)과 피드라인 사이를 전자기적으로 차폐시킬 수 있다. 제2 차폐 비아(185a)는 하측(예: -z방향)을 향하여 연장될 수 있다.

도 4c를 참조하면, 배선 그라운드 플레인(202a)은 엔드-파이어 안테나 피드라인(220a)의 적어도 일부분과 피드라인(221a)을 각각 둘러쌀 수 있다. 엔드-파이어 안테나 피드라인(220a)은 제2 배선비아(232a)에 전기적으로 연결될 수 있으며, 피드라인(221a)은 제1 배선비아(231a)에 전기적으로 연결될 수 있다. 배선 그라운드 플레인(202a)은 엔드-파이어 안테나 피드라인(220a)과 피드라인(221a) 사이를 전자기적으로 차폐시킬 수 있다. 엔드-파이어 안테나 피드라인(220a)의 일단은 제2 피드비아(211a)에 연결될 수 있다.

도 4d를 참조하면, 제2 그라운드 플레인(203a)은 제1 배선비아(231a)와 제2 배선비아(232a)가 각각 통과하는 복수의 관통홀을 가질 수 있으며, 커플링 그라운드 패턴(235a)을 가질 수 있다. 제2 그라운드 플레인(203a)은 피드라인과 IC 사이를 전자기적으로 차폐시킬 수 있다.

도 4e를 참조하면, IC 그라운드 플레인(204a)은 제1 배선비아(231a)와 제2 배선비아(232a)가 각각 통과하는 복수의 관통홀을 가질 수 있다. IC(310a)는 IC 그라운드 플레인(204a)의 하측에 배치될 수 있으며, 제1 배선비아(231a)와 제2 배선비아(232a)에 전기적으로 연결될 수 있다. 엔드-파이어 안테나 패턴(210a)과 디렉터 패턴(215a)은 IC 그라운드 플레인(225)과 실질적으로 동일한 높이에 배치될 수 있다.

IC 그라운드 플레인(204a)은 IC(310a)의 회로 및/또는 수동부품에서 사용되는 그라운드를 IC(310a) 및/또는 수동부품으로 제공할 수 있다. 설계에 따라, IC 그라운드 플레인(204a)은 IC(310a) 및/또는 수동부품에서 사용되는 전원 및 신호의 전달경로를 제공할 수 있다. 따라서, IC 그라운드 플레인(204a)은 IC 및/또는 수동부품에 전기적으로 연결될 수 있다.

한편, 배선 그라운드 플레인(202a), 제2 그라운드 플레인(203a) 및 IC 그라운드 플레인(204a)은 캐비티(cavity)를 제공하도록 함몰된 형태를 가질 수 있다. 이에 따라, 엔드-파이어 안테나 패턴(210a)은 더욱 IC 그라운드 플레인(204a)에 가까이 배치될 수 있다.

한편, 배선 그라운드 플레인(202a), 제2 그라운드 플레인(203a) 및 IC 그라운드 플레인(204a)의 상하관계와 형태는 설계에 따라 달라질 수 있다.

도 5는 본 발명의 일 실시 예에 따른 안테나 장치 및 안테나 모듈의 등가 회로를 나타낸 도면이다.

도 5를 참조하면, 본 발명의 일 실시 예에 따른 안테나 장치의 패치 안테나 패턴(110b)은 IC와 같은 소스(SRC2)로 RF 신호를 전달하거나 RF 신호를 전달받을 수 있으며, 저항값(R2)과 인덕턴스(L3, L4)를 가질 수 있다.

복수의 가장자리-상부 커플링 패턴(130b)은 패치 안테나 패턴(110b)에 대한 캐패시턴스(C5, C12)와, 가장자리-상부 커플링 패턴 사이의 캐패시턴스(C6, 10)와, 복수의 가장자리-상부 커플링 패턴 각각의 인덕턴스(L5, L6)와, 복수의 가장자리-상부 커플링 패턴과 그라운드 플레인 간의 캐패시턴스(C7, C11)를 가질 수 있다.

전술한 복수의 가장자리 커플링 패턴의 캐패시턴스 및 인덕턴스는 복수의 가장자리-상부 커플링 패턴(130b)의 그것들과 유사한 원리로 결정될 수 있다.

본 발명의 일 실시 예에 따른 안테나 장치의 주파수 대역과 대역폭은 전술한 저항값, 캐패시턴스 및 인덕턴스에 의해 결정될 수 있다.

도 6a 내지 도 6b는 본 발명의 일 실시 예에 따른 안테나 장치 및 안테나 모듈에 포함된 연결 부재의 하측 구조를 예시한 측면도이다.

도 6a를 참조하면, 본 발명의 일 실시 예에 따른 안테나 장치 및 안테나 모듈은, 연결 부재(200), IC(310), 접착 부재(320), 전기연결구조체(330), 봉합재(340), 수동부품(350) 및 코어 부재(410) 중 적어도 일부를 포함할 수 있다.

연결 부재(200)는 도 1 내지 도 5를 참조하여 전술한 연결 부재와 유사한 구조를 가질 수 있다.

IC(310)는 전술한 IC와 동일하며, 연결 부재(200)의 하측에 배치될 수 있다. 상기 IC(310)는 연결 부재(200)의 배선에 전기적으로 연결되어 RF 신호를 전달하거나 전달받을 수 있으며, 연결 부재(200)의 그라운드 플레인에 전기적으로 연결되어 그라운드를 제공받을 수 있다. 예를 들어, IC(310)는 주파수 변환, 증폭, 필터링, 위상제어 및 전원생성 중 적어도 일부를 수행하여 변환된 신호를 생성할 수 있다.

접착 부재(320)는 IC(310)와 연결 부재(200)를 서로 접착시킬 수 있다.

전기연결구조체(330)는 IC(310)와 연결 부재(200)를 전기적으로 연결시킬 수 있다. 예를 들어, 전기연결구조체(330)는 솔더볼(solder ball), 핀(pin), 랜드(land), 패드(pad)과 같은 구조를 가질 수 있다. 전기연결구조체(330)는 연결 부재(200)의 배선과 그라운드 플레인보다 낮은 용융점을 가져서 상기 낮은 용융점을 이용한 소정의 공정을 통해 IC(310)와 연결 부재(200)를 전기적으로 연결시킬 수 있다.

봉합재(340)는 IC(310)의 적어도 일부를 봉합할 수 있으며, IC(310)의 방열성능과 충격 보호성능을 향상시킬 수 있다. 예를 들어, 봉합재(340)는 PIE(Photo Imageable Encapsulant), ABF (Ajinomoto Build-up Film), 에폭시몰딩컴파운드(epoxy molding compound, EMC) 등으로 구현될 수 있다.

수동부품(350)은 연결 부재(200)의 하면 상에 배치될 수 있으며, 전기연결구조체(330)를 통해 연결 부재(200)의 배선 및/또는 그라운드 플레인에 전기적으로 연결될 수 있다. 예를 들어, 수동부품(350)은 캐패시터(예: Multi Layer Ceramic Capacitor(MLCC))나 인덕터, 칩저항기 중 적어도 일부를 포함할 수 있다.

코어 부재(410)는 연결 부재(200)의 하측에 배치될 수 있으며, 외부로부터 IF(intermediate frequency) 신호 또는 기저대역(base band) 신호를 전달받아 IC(310)로 전달하거나 IC(310)로부터 IF 신호 또는 기저대역 신호를 전달받아 외부로 전달하도록 연결 부재(200)에 전기적으로 연결될 수 있다. 여기서, RF 신호의 주파수(예: 24GHz, 28GHz, 36GHz, 39GHz, 60GHz)는 IF 신호(예: 2GHz, 5GHz, 10GHz 등)의 주파수보다 크다.

예를 들어, 코어 부재(410)는 연결 부재(200)의 IC 그라운드 플레인에 포함될 수 있는 배선을 통해 IF 신호 또는 기저대역 신호를 IC(310)로 전달하거나 IC(310)로부터 전달받을 수 있다. 연결 부재(200)의 제1 그라운드 플레인이 IC 그라운드 플레인과 배선의 사이에 배치되므로, 안테나 장치 및 안테나 모듈 내에서 IF 신호 또는 기저대역 신호와 RF 신호는 전기적으로 격리될 수 있다.

도 6b를 참조하면, 본 발명의 일 실시 예에 따른 안테나 장치 및 안테나 모듈은, 차폐 부재(360), 커넥터(420) 및 칩 안테나(430) 중 적어도 일부를 포함할 수 있다.

차폐 부재(360)는 연결 부재(200)의 하측에 배치되어 연결 부재(200)와 함께 IC(310)를 가두도록 배치될 수 있다. 예를 들어, 차폐 부재(360)는 IC(310)와 수동부품(350)을 함께 커버(예: conformal shield)하거나 각각 커버(예: compartment shield)하도록 배치될 수 있다. 예를 들어, 차폐 부재(360)는 일면이 개방된 육면체의 형태를 가지고, 연결 부재(200)와의 결합을 통해 육면체의 수용공간을 가질 수 있다. 차폐 부재(360)는 구리와 같이 높은 전도도의 물질로 구현되어 짧은 스킨뎁스(skin depth)를 가질 수 있으며, 연결 부재(200)의 그라운드 플레인에 전기적으로 연결될 수 있다. 따라서, 차폐 부재(360)는 IC(310)와 수동부품(350)이 받을 수 있는 전자기적 노이즈를 줄일 수 있다.

커넥터(420)는 케이블(예: 동축케이블, 연성PCB)의 접속구조를 가질 수 있으며, 연결 부재(200)의 IC 그라운드 플레인에 전기적으로 연결될 수 있으며, 전술한 서브기판과 유사한 역할을 수행할 수 있다. 즉, 상기 커넥터(420)는 케이블로부터 IF 신호, 기저대역 신호 및/또는 전원을 제공받거나 IF 신호 및/또는 기저대역 신호를 케이블로 제공할 수 있다.

칩 안테나(430)는 본 발명의 일 실시 예에 따른 안테나 장치 및 안테나 모듈에 보조하여 RF 신호를 송신 또는 수신할 수 있다. 예를 들어, 칩 안테나(430)는 절연층보다 큰 유전율을 가지는 유전체 블록과, 상기 유전체 블록의 양면에 배치되는 복수의 전극을 포함할 수 있다. 상기 복수의 전극 중 하나는 연결 부재(200)의 배선에 전기적으로 연결될 수 있으며, 다른 하나는 연결 부재(200)의 그라운드 플레인에 전기적으로 연결될 수 있다.

도 7은 본 발명의 일 실시 예에 따른 안테나 장치 및 안테나 모듈의 구조를 예시한 측면도이다.

도 7을 참조하면, 본 발명의 일 실시 예에 따른 안테나 장치 및 안테나 모듈은 엔드-파이어 안테나(100f)와 패치 안테나 패턴(1110f)과 IC(310f)와 수동부품(350f)이 연결 부재(500f)에 통합된 구조를 가질 수 있다.

엔드-파이어 안테나(100f) 및 패치 안테나 패턴(1110f)은 각각 전술한 안테나 장치 및 전술한 패치 안테나 패턴과 동일하게 설계될 수 있으며, IC(310f)로부터 RF 신호를 전달받아 송신하거나, 수신된 RF 신호를 IC(310f)로 전달할 수 있다.

연결 부재(500f)는 적어도 하나의 도전층(510f)과 적어도 하나의 절연층(520f)이 적층된 구조(예: 인쇄회로기판의 구조)를 가질 수 있다. 상기 도전층(510f)은 전술한 그라운드 플레인과 피드라인을 가질 수 있다.

또한, 본 발명의 일 실시 예에 따른 안테나 장치 및 안테나 모듈은 연성 연결 부재(550f)를 더 포함할 수 있다. 연성 연결 부재(550f)는 상하방향으로 볼 때 연결 부재(500f)에 오버랩되는 제1 연성 영역(570f)과 연결 부재(500f)에 오버랩되지 않는 제2 연성 영역(580f)을 포함할 수 있다.

제2 연성 영역(580f)은 상하방향으로 유연하게 휘어질 수 있다. 이에 따라, 제2 연성 영역(580f)은 세트 기판의 커넥터 및/또는 인접 안테나 장치에 유연하게 연결될 수 있다.

연성 연결 부재(550f)는 신호선(560f)을 포함할 수 있다. IF(Intermediate frequency) 신호 및/또는 기저대역 신호는 신호선(560f)을 통해 IC(310f)로 전달되거나 세트 기판의 커넥터 및/또는 인접 안테나 장치에 전달될 수 있다.

도 8a 내지 도 8c는 본 발명의 일 실시 예에 따른 안테나 장치 및 안테나 모듈의 전자기기에서의 배치를 예시한 평면도이다.

도 8a를 참조하면, 칩 패치 안테나(100g)를 포함하는 안테나 장치 및 안테나 모듈은 전자기기(700g)의 세트 기판(600g) 상에서 전자기기(700g)의 측면 경계에 인접하여 배치될 수 있다.

전자기기(700g)는 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있으나, 이에 한정되지 않는다.

상기 세트 기판(600g) 상에는 통신모듈(610g) 및 기저대역 회로(620g)가 더 배치될 수 있다. 상기 안테나 장치는 동축케이블(630g)을 통해 통신모듈(610g) 및/또는 기저대역 회로(620g)에 전기적으로 연결될 수 있다.

통신모듈(610g)은 디지털 신호처리를 수행하도록 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 중 적어도 일부를 포함할 수 있다.

기저대역 회로(620g)는 아날로그-디지털 변환, 아날로그 신호에 대한 증폭, 필터링 및 주파수 변환을 수행하여 베이스 신호를 생성할 수 있다. 상기 기저대역 회로(620g)로부터 입출력되는 베이스 신호는 케이블을 통해 안테나 장치로 전달될 수 있다.

예를 들어, 상기 베이스 신호는 전기연결구조체와 코어 비아와 배선을 통해 IC로 전달될 수 있다. 상기 IC는 상기 베이스 신호를 밀리미터웨이브(mmWave) 대역의 RF 신호로 변환할 수 있다.

도 8b를 참조하면, 칩 패치 안테나(100h)를 각각 포함하는 복수의 안테나 장치 및 안테나 모듈은 전자기기(700h)의 세트 기판(600h) 상에서 전자기기(700h)의 일측면 경계와 타측면 경계에 각각 인접하여 배치될 수 있으며, 상기 세트 기판(600h) 상에는 통신모듈(610h) 및 기저대역 회로(620h)가 더 배치될 수 있다. 상기 복수의 안테나 장치 및 안테나 모듈은 동축케이블(630h)을 통해 통신모듈(610h) 및/또는 기저대역 회로(620h)에 전기적으로 연결될 수 있다.

도 8c를 참조하면, 칩 패치 안테나(100i)를 각각 포함하는 복수의 안테나 장치 및 안테나 모듈은 전자기기(700i)의 세트 기판(600i) 상에서 다각형의 전자기기(700i)의 변의 중심에 각각 인접하여 배치될 수 있으며, 상기 세트 기판(600i) 상에는 통신모듈(610i) 및 기저대역 회로(620i)가 더 배치될 수 있다. 상기 안테나 장치 및 안테나 모듈은 동축케이블(630i)을 통해 통신모듈(610i) 및/또는 기저대역 회로(620i)에 전기적으로 연결될 수 있다.

한편, 본 명세서에 개진된 패치 안테나 패턴, 상부 커플링 패턴, 가장자리 커플링 패턴, 가장자리-상부 커플링 패턴, 피드비아, 차폐비아, 배선비아, 피드라인, 그라운드 플레인, 엔드-파이어 안테나 패턴, 디렉터 패턴, 커플링 그라운드 패턴, 전기연결구조체는, 금속 재료(예: 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질)를 포함할 수 있으며, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 도금 방법에 따라 형성될 수 있으나, 이에 한정되지 않는다.

한편, 본 명세서에 개진된 절연층 및 유전층은 FR4, LCP(Liquid Crystal Polymer), LTCC(Low Temperature Co-fired Ceramic), 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine), 감광성 절연(Photo Imagable Dielectric: PID) 수지, 일반 동박 적층판(Copper Clad Laminate, CCL) 또는 글래스나 세라믹 (ceramic) 계열의 절연재 등으로 구현될 수도 있다. 상기 절연층 및 유전층은 본 명세서에 개진된 안테나 장치에서 패치 안테나 패턴, 상부 커플링 패턴, 가장자리 커플링 패턴, 가장자리-상부 커플링 패턴, 피드비아, 차폐비아, 배선비아, 피드라인, 그라운드 플레인, 엔드-파이어 안테나 패턴, 디렉터 패턴, 커플링 그라운드 패턴, 전기연결구조체가 배치되지 않은 위치의 적어도 일부분에 채워질 수 있다.

한편, 본 명세서에 개진된 RF 신호는 Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들에 따른 형식을 가질 수 있으나, 이에 한정되지 않는다.

이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.

100: 칩 패치 안테나
110: 패치 안테나 패턴(patch antenna pattern)
115: 상부 커플링 패턴(coupling patch pattern)
120: 피드비아(feed via)
125: 그라운드 플레인(ground plane)
126: 제1 차폐 비아(shielding via)
131: 복수의 가장자리 커플링 패턴
132: 복수의 가장자리-상부 커플링 패턴
141: 전기연결구조체
142: 피드비아 연결 지점
143: 피드포트(feed port)
150: 유전층(dielectric layer)
151: 제1 영역
152: 제2 영역
153: 제3 영역
200: 연결 부재
202: 배선 그라운드 플레인
203: 제2 그라운드 플레인
204: IC 그라운드 플레인
210: 엔드-파이어 안테나 패턴(end-fire antenna pattern)
215: 디렉터 패턴(director patter)
221: 피드라인(feed line)
231: 배선비아
235: 커플링 그라운드 패턴(coupling ground pattern)
241: 베이스 신호 라인
245: 제2 차폐비아(shielding via)
250: 절연층
300: IC(Integrated Circuit)
350: 수동부품
410: 코어 부재
411: 코어 비아
412: 코어 배선층
413: 코어 절연층
414: 제1 코어 전기연결구조체
415: 제2 코어 전기연결구조체
GR2: 홈(groove)

Claims (10)

1. 관통홀을 가지는 그라운드 플레인;
   상기 그라운드 플레인의 하측에 배치된 피드라인;
   상기 피드라인과 상기 그라운드 플레인의 사이에 배치된 절연층;
   일단이 상기 피드라인에 전기적으로 연결되고 상기 관통홀을 관통하도록 배치된 피드비아; 및
   상기 피드비아의 타단에 전기적으로 연결된 칩 패치 안테나; 를 포함하고,
   상기 칩 패치 안테나는,
   상기 피드비아에 전기적으로 연결된 패치 안테나 패턴;
   상기 패치 안테나 패턴의 상측에 배치된 상부 커플링 패턴;
   상기 패치 안테나 패턴의 적어도 일부분을 둘러싸도록 배열된 복수의 가장자리 커플링 패턴;
   상기 상부 커플링 패턴의 적어도 일부분을 둘러싸도록 배열된 복수의 가장자리-상부 커플링 패턴; 및
   상기 패치 안테나 패턴과, 상기 상부 커플링 패턴과, 상기 복수의 가장자리 커플링 패턴과, 상기 복수의 가장자리-상부 커플링 패턴은 서로 전기적으로 분리된 안테나 장치.
   
2. 제1항에서,
   상기 그라운드 플레인의 상측에서 상기 피드비아에 전기적으로 직렬 연결되고 상기 피드비아보다 낮은 용융점을 가지는 전기연결구조체를 더 포함하는 안테나 장치.
   
3. 제1항에서,
   상기 패치 안테나 패턴과 상기 상부 커플링 패턴 사이의 제1 영역과 상기 복수의 가장자리 커플링 패턴과 상기 복수의 가장자리-상부 커플링 패턴 사이의 제2 영역에 배치되는 유전층을 더 포함하고,
   상기 유전층에서 상기 제1 영역에 대응되는 부분과 상기 제2 영역에 대응되는 부분은 서로 일체화되고,
   상기 유전층은 상기 패치 안테나 패턴과 상기 상부 커플링 패턴 사이의 거리만큼의 두께를 가지는 안테나 장치.
   
4. 제3항에서,
   상기 유전층의 두께는 상기 절연층의 두께보다 길고,
   상기 유전층은 상기 패치 안테나 패턴과 상기 상부 커플링 패턴 사이를 전기적으로 가로막고 상기 복수의 가장자리 커플링 패턴과 상기 복수의 가장자리-상부 커플링 패턴 사이를 전기적으로 가로막도록 배치되고,
   상기 복수의 가장자리-상부 커플링 패턴의 상측과 상기 상부 커플링 패턴의 상측에 배치된 봉합재(encapsulant)를 더 포함하고,
   상기 복수의 가장자리-상부 커플링 패턴과 상기 봉합재 사이 영역과 상기 상부 커플링 패턴과 상기 봉합재 사이 영역은 도전성 층을 포함하지 않는 안테나 장치.
   
5. 제1항에서,
   상기 패치 안테나 패턴과 상기 복수의 가장자리 커플링 패턴은 서로 동일한 층에 배치되고,
   상기 상부 커플링 패턴과 상기 복수의 가장자리 커플링 패턴은 서로 동일한 층에 배치되는 안테나 장치.
   
6. 제5항에서,
   상기 복수의 가장자리 커플링 패턴은 각각 상기 패치 안테나 패턴보다 작고,
   상기 복수의 가장자리-상부 커플링 패턴은 각각 상기 상부 커플링 패턴보다 작고,
   상기 복수의 가장자리 커플링 패턴 사이의 이격 거리는 상기 복수의 가장자리 커플링 패턴 각각의 상기 패치 안테나 패턴에 대한 이격 거리보다 짧고,
   상기 복수의 가장자리-상부 커플링 패턴 사이의 이격 거리는 상기 복수의 가장자리-상부 커플링 패턴 각각의 상기 상부 커플링 패턴에 대한 이격 거리보다 짧은 안테나 장치.
   
7. 제1항에서,
   상기 복수의 가장자리 커플링 패턴은 다각형을 이루도록 배열되고,
   상기 복수의 가장자리 커플링 패턴 중 상기 다각형의 꼭지점에 가장 가까운 가장자리 커플링 패턴의 외측 경계는 홈(groove)을 포함하는 안테나 장치.
   
8. 제1항에서,
   상기 패치 안테나 패턴에서 상기 피드비아가 연결되는 지점의 양측 부분은 각각 함몰되고,
   상기 패치 안테나 패턴에서 함몰된 부분 각각의 폭은 상기 패치 안테나 패턴에서 함몰된 부분 사이의 폭보다 긴 안테나 장치.
   
9. 제1항에서,
   상기 복수의 가장자리 커플링 패턴과 상기 그라운드 플레인 사이 영역은 비도전성 물질 또는 공기로 이루어진 안테나 장치.
   
10. 제1항에서,
    상기 복수의 피드라인의 하측에 배치된 IC;
    각각 상기 복수의 피드라인과 상기 IC의 사이를 전기적으로 연결하는 복수의 배선비아; 및
    상기 복수의 피드라인으로부터 전기적으로 분리되고, 상기 IC에 전기적으로 연결된 코어 비아를 포함하고, 상기 IC를 둘러싸는 코어 부재; 를 더 포함하는 안테나 장치.

Images