KR102483699B1 - 표시장치와 그의 휘도 제어 방법 - Google Patents

표시장치와 그의 휘도 제어 방법 Download PDF

Info

Publication number
KR102483699B1
KR102483699B1 KR1020170172565A KR20170172565A KR102483699B1 KR 102483699 B1 KR102483699 B1 KR 102483699B1 KR 1020170172565 A KR1020170172565 A KR 1020170172565A KR 20170172565 A KR20170172565 A KR 20170172565A KR 102483699 B1 KR102483699 B1 KR 102483699B1
Authority
KR
South Korea
Prior art keywords
pattern
luminance
change
control circuit
fade
Prior art date
Application number
KR1020170172565A
Other languages
English (en)
Other versions
KR20190071481A (ko
Inventor
이성규
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170172565A priority Critical patent/KR102483699B1/ko
Publication of KR20190071481A publication Critical patent/KR20190071481A/ko
Application granted granted Critical
Publication of KR102483699B1 publication Critical patent/KR102483699B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 실시예에 따른 표시장치는 이전 프레임에 대한 피크 휘도를 기반으로 현재 프레임의 영상 데이터를 변조하되, 전후 프레임의 영상 특성 차이가 큰 문제 패턴을 검출하고, 상기 문제 패턴에 대응되게 미리 설정된 보정 방법에 따라 상기 영상 데이터를 변조하는 휘도 제어회로; 및 상기 영상 데이터를 표시패널에 기입하는 패널 구동회로를 갖는다.

Description

표시장치와 그의 휘도 제어 방법{Display Device And Method For Controlling Luminance Thereof}
본 발명은 표시장치와 그의 휘도 제어 방법에 관한 것이다.
디스플레이 기술이 발전하면서, 다양한 표시장치가 개발 및 판매되고 있다. 그 중에서, 액티브 매트릭스 타입(active matrix type)의 유기발광 다이오드 표시장치는 스스로 발광하는 유기발광다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.
OLED 표시장치는 OLED를 각각 포함한 픽셀들을 매트릭스 형태로 배열하고 영상 데이터의 계조에 따라 픽셀들의 휘도를 조절한다. 픽셀들 각각은 구동 트랜지스터(Driving Transistor)의 게이트-소스 간 전압에 따라 OLED에 흐르는 구동전류를 제어한다. 픽셀의 휘도는 OLED에 흐르는 구동전류의 크기에 의해 결정된다. 따라서, 표시하는 영상의 휘도가 높을수록 해당 픽셀의 OLED에는 더 많은 전류가 흘러 소비 전력과 OLED 수명이 줄어들 수 있다.
표시장치의 소비 전력을 줄이기 위한 다양한 방법이 시도되고 있다. 특히, 화질 저하 없이 소비 전력을 줄일 수 있는 기술들이 개발되고 있다. 예를 들어, 표시장치의 입력 영상을분석하여 픽셀의 휘도를 제어함으로써 소비전력을 저감하는 피크 휘도 제어방법이 있다. 이 방법은 영상 데이터의 피크 휘도를 제어하는 피크 게인(peak gain)을 최대 허용치 이내로 낮추어 해당 프레임 영상의 휘도를 낮춘다. 이 피크 휘도 제어방법은 입력 프레임의 영상을 분석하는 동안, 해당 프레임의 데이터를 저장할프레임 메모리가 필요하므로 표시장치의 비용 상승 요인이 된다. 그리고, 이 피크 휘도 제어방법은 영상 데이터의 표시 시간이 1 프레임만큼 딜레이되는 프레임 딜레이 현상을 필연적으로 수반한다.
최근에는 프레임 메모리를 사용하지 않고 휘도를 가변하는 방법이 제안되고 있다. 이 휘도 제어방법은 이전 프레임의 영상 데이터를 기반으로 결정된 피크 휘도를 현재 프레임의 영상 데이터를 표시하는 데 사용한다. 따라서, 전후 프레임의 영상 특성이 상이하면 잘못된 피크 휘도 적용으로 인한 영상 왜곡이 시인될 수 있고, 과전류가 문제될 수 있다. 이러한 사이드 이펙트(Side effect)를 줄이기 위해서는 영상 왜곡이 쉽게 인지되는 다양한 영상 패턴(이하, “문제 패턴”이라 함)을 검출하고, 각 문제 패턴에 맞게 픽셀의 휘도를 제어할 필요가 있다.
따라서, 본 발명은 프레임 메모리를 사용하지 않고 영상의 휘도를 제어하되, 전후 프레임의 영상 특성 차이가 큰 문제 패턴을 검출하고, 해당 문제 패턴에 적합한 방법으로 영상의 휘도를 제어하여, 문제 패턴에서의 전후 프레임 간 피크 휘도 불일치로 인한 과전류, 영상 왜곡, 및 플리커 등과 같은 사이드 이펙트를 방지할 수 있도록 한 표시장치와 그의 휘도 제어 방법을 제안한다.
본 발명의 실시예에 따른 표시장치는 이전 프레임에 대한 피크 휘도를 기반으로 현재 프레임의 영상 데이터를 변조하되, 전후 프레임의 영상 특성 차이가 큰 문제 패턴을 검출하고, 상기 문제 패턴에 대응되게 미리 설정된 보정 방법에 따라 상기 영상 데이터를 변조하는 휘도 제어회로; 및 상기 영상 데이터를 표시패널에 기입하는 패널 구동회로를 갖는다.
상기 휘도 제어회로는, 복수 프레임들에 대한 피크 휘도 변화와 라인 전류 변화 중 적어도 어느 하나를 분석하여 상기 문제 패턴을 검출한다.
상기 문제 패턴은, 장면 전환 패턴(Scene change pattern), 플리커 패턴(Flicker pattern), 페이드 인 패턴(Fade in pattern), 부분적인 페이드 인 패턴, 및 박스 패턴(Box pattern)을 포함한다.
상기 휘도 제어회로는, 상기 이전 프레임과 상기 현재 프레임 간의 상기 피크 휘도 변화를 분석하거나 또는, 상기 이전 프레임과 상기 현재 프레임 간의 상기 라인 전류 변화를 분석 또는 예측하여 상기 장면 전환 패턴을 검출한다.
상기 휘도 제어회로는, 상기 장면 전환 패턴이 검출된 경우, 과전류 발생과 상관 없이 미리 설정된 데이터 변조량을 검출 시점 이후에 기입될 영상 데이터에 일괄적으로 적용한다.
상기 휘도 제어회로는, 상기 장면 전환 패턴이 검출된 경우, 상기 영상 데이터에 적용되는 데이터 변조량을 점점 증가시킨다.
상기 휘도 제어회로는, 이전 프레임들에 대한 피크 휘도 변화의 경향성을 분석하여 고계조 프레임과 저계조 프레임이 반복되는 상기 플리커 패턴을 검출한다.
상기 휘도 제어회로는, 상기 플리커 패턴이 검출된 경우, 상기 고계조 프레임의 피크 휘도를 유지하고, 상기 영상 데이터를 변조하지 않는다.
상기 휘도 제어회로는, 이전 프레임들에 대한 피크 휘도 변화의 경향성을 제1 차 분석하고, 상기 전후 프레임 간 라인 전류 변화를 제2 차 분석하여, 상기 페이드 인 패턴, 상기 부분적인 페이드 인 패턴, 및 상기 박스 패턴을 검출한다.
상기 휘도 제어회로는, 상기 페이드 인 패턴 및 상기 부분적인 페이드 인 패턴이 검출된 경우, 상기 전후 프레임 간 라인 전류 변화가 미리 설정된 임계값을 초과하는 경우에만 상기 영상 데이터에 대해 데이터 변조를 실시한다.
상기 휘도 제어회로는, 상기 부분적인 페이드 인 패턴이 검출된 경우, 페이드 인 패턴 영역의 경계에서 데이터 변조에 의한 휘도 차이가 인지되지 않도록 IIR 필터를 통해 데이터 변조량의 변동폭을 줄인다.
상기 휘도 제어회로는, 상기 박스 패턴이 검출된 경우, 프레임 영상의 모든 영상 데이터에 대해 일정한 데이터 변조량을 적용한다.
상기 휘도 제어회로는, 입력 영상의 평균 화상 레벨에 따라 상기 입력 영상의 피크 휘도를 설정하는 피크 휘도 설정부; 상기 입력 영상의 피크 휘도를 기준으로 상기 영상 데이터에 의해 흐르는 라인 전류량을 계산하는 전류 계산부; 상기 복수 프레임들의 피크 휘도 변화를 분석하거나 또는, 상기 피크 휘도 변화의 경향성을 예측하여 피크 휘도 변화량을 도출하는 휘도 패턴 분석부; 상기 라인 전류량과 피크 휘도 변화량 중 적어도 하나를 참조하여 상기 문제 패턴을 검출하는 전류 패턴 분석부; 상기 문제 패턴에 대응되는 데이터 변조량을 계산하는 데이터 보정 제어부; 및 상기 영상 데이터를 상기 데이터 변조량만큼 보정하는 데이터 변조부를 포함한다.
또한, 본 발명의 실시예에 따른 표시장치는 휘도 제어 방법은 이전 프레임에 대한 피크 휘도를 기반으로 현재 프레임의 영상 데이터를 변조하되, 전후 프레임의 영상 특성 차이가 큰 문제 패턴을 검출하고, 상기 문제 패턴에 대응되게 미리 설정된 보정 방법에 따라 상기 영상 데이터를 변조하는 휘도 제어 단계; 및 상기 영상 데이터를 표시패널에 기입하는 단계를 포함한다.
본 발명은 프레임 메모리를 사용하지 않고 영상의 휘도를 제어하되, 전후 프레임의 영상 특성 차이가 큰 문제 패턴을 검출하고, 해당 문제 패턴에 적합한 방법으로 영상의 휘도를 제어한다.
본 발명은 피크 휘도 뿐만 아니라 라인 전류도 분석함으로써 문제 패턴을 보다 정확하게 검출할 수 있다.
본 발명은 검출된 문제 패턴에 따라서 휘도 보정 및 데이터 보정을 수행함으로써, 문제 패턴에서의 전후 프레임 간 피크 휘도 불일치로 인한 과전류, 영상 왜곡, 및 플리커 등과 같은 사이드 이펙트를 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 표시장치를 보여주는 도면이다.
도 2는 본 발명의 실시예에 따른 다양한 문제 패턴들을 보여주는 도면이다.
도 3 및 도 4는 일 장면 전환 패턴의 검출 및 대응을 설명하기 위한 도면들이다.
도 5는 페이드 인 계열의 패턴들을 보여주는 도면이다.
도 6 및 도 7은 페이드 인 패턴들을 대상으로 한 2단계 패턴 검출 과정을 설명하기 위한 도면들이다.
도 8 및 도 9는 박스 패턴을 대상으로 한 2단계 패턴 검출 과정을 설명하기 위한 도면들이다.
도 10은 박스 패턴에 대한 잘못된 보정 예를 보여주는 도면이다.
도 11은 박스 패턴에 대한 이상적 보정 예를 보여주는 도면이다.
도 12는 박스 패턴에 대한 실제 보정 예를 보여주는 도면이다.
도 13은 박스 패턴의 종료 시점에서 데이터 변조량이나 피크 휘도에 필터를 적용하여 휘도 변동폭을 줄이는 것을 보여주는 도면이다.
도 14는 본 발명의 실시예에 따른 휘도 제어회로의 구성을 보여주는 도면이다.
도 15는 도 14의 피크 휘도 제어부의 구성을 보여주는 도면이다.
도 16은 일 문제 패턴에서 도 14의 피크 휘도 제어부의 기능을 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
도 1은 본 발명의 실시예에 따른 표시장치를 보여주는 도면이다.
도 1을 참조하면, 본 발명의 표시장치는 OLED 표시장치로 구현될 수 있으나 그에 한정되지 않는다. 본 발명의 표시장치는 액정 표시장치, 전기영동 표시장치 등의 다양한 분야에도 적용될 수 있다. 이하, 설명의 편의를 위해 OLED 표시장치를 기반으로 다양한 실시예를 설명한다.
본 발명의 표시장치는 표시패널(100), 데이터 구동부(102), 게이트 구동부(104), 타이밍 콘트롤러(110), 및 휘도 제어회로(10)를 구비할 수 있다. 데이터 구동부(102)와 게이트 구동부(104)는 픽셀 구동회로를 구현한다.
표시패널(100)은 픽셀들이 매트릭스 형태로 배치되어 입력 영상을 표시하는 픽셀 어레이를 포함한다. 픽셀들은 컬러 구현을 위하여, 적, 녹 및 청색의 픽셀들로 나뉘어질 수 있으며, 경우에 따라서는 백색 서브 픽셀로 더 나눠질 수 있다. 픽셀들은 컬러 필터를 더 포함할 수 있다.
픽셀들 각각은 OLED, OLED에 전류를 공급하는 구동 소자, 구동 소자의 게이트-소스 간 전압을 프로그래밍하는 적어도 하나 이상의 스위치 소자, 및 커패시터를 구비할 수 있다. OLED는 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL) 등이 적층된 유기 화합물층들로 구성될 수 있다. 스위치 소자는 스캔 라인으로부터의 스캔 펄스에 응답하여 데이터 라인을 통해 입력되는 데이터 전압을 구동 소자의 게이트전극에 인가하고, 상기 스캔 펄스에 응답하여 기준 라인을 통해 입력되는 기준 전압을 구동 소자의 소스전극에 인가한다. 구동 소자는 게이트-소스 간 전압에 따라 OLED에 흐르는 전류를 조절한다. 스토리지 커패시터는 구동 소자의 게이트-소스 사이에 연결된다. 픽셀들 각각에는 도시하지 않은 내부 보상회로가 추가될 수 있다. 내부 보상회로는 구동 소자의 문턱전압과 이동도 변화를 보상하는 회로이다. 픽셀들 각각에는 구동 소자 및/또는 OLED의 특성 변화를 센싱하기 위한 센싱 회로가 연결될 수 있다.
데이터 구동부(102)는 타이밍 콘트롤러(110)로부터 입력된 픽셀 데이터를 아날로그 감마보상전압으로 변환하여 데이터 전압을 생성하고 그 데이터 전압을 데이터 라인들(DL)로 출력한다. 데이터 구동부(102)에 입력되는 픽셀 데이터는 휘도 보정회로(10)에서 변조된 영상 데이터이다. 데이터 구동부(102)는 입력 영상과 무관하게 미리 설정된 기준 전압을 생성하여 기준 라인들에 공급하거나 또는, 데이터라인들(DL)에 공급할 수 있다.
게이트 구동부(104)는 데이터 구동부(102)의 출력 전압(데이터 전압 또는 기준 전압)에 동기되는 스캔 신호를 게이트 라인들(GL)에 공급한다. 게이트 구동부(104)는 스캔 신호를 순차적으로 시프트시켜 데이터 전압이 기입되는 픽셀들을 라인 단위로 순차적으로 선택한다.
휘도 제어회로(10)는 소비 전력을 줄이기 위해 프레임 메모리를 사용하지 않고 휘도를 가변하는 방식을 채용한다. 이를 위해, 휘도 제어회로(10)는 이전 프레임에 대한 피크 휘도를 기반으로 현재 프레임의 영상 데이터를 변조한다. 이때, 전후 프레임의 영상 특성이 상이하면 잘못된 피크 휘도 적용으로 인한 영상 왜곡이 시인될 수 있고, 과전류가 문제될 수 있다. 이러한 사이드 이펙트(Side effect)를 줄이기 위해서는 영상 왜곡이 쉽게 인지되는 다양한 문제 패턴을 검출하고, 각 문제 패턴에 맞게 픽셀의 휘도를 제어할 필요가 있다. 본 발명의 휘도 제어회로(10)는 피크 휘도 뿐만 아니라 라인 전류도 분석함으로써 문제 패턴을 보다 정확히 검출하고, 해당 문제 패턴에 적합한 방법으로 영상의 휘도를 제어하여, 문제 패턴에서의 전후 프레임 간 피크 휘도 불일치로 인한 과전류, 영상 왜곡, 및 플리커 등과 같은 사이드 이펙트를 방지할 수 있다. 휘도 제어회로(10)는 복수 프레임들에 대한 피크 휘도 변화와 라인 전류 변화 중 적어도 어느 하나를 분석하여 상기 문제 패턴을 검출함으로써, 검출의 정확도를 높일 수 있다.
타이밍 콘트롤러(110)는 휘도 제어회로(10)를 이용하여 영상의 피크 휘도와 데이터 변조량을 제어하여 소비 전력을 줄이면서도 표시 품위를 유지할 수 있다. 휘도 제어회로(10)는 타이밍 콘트롤러(110)에 내장되거나 별도의 모듈로 구현되어 타이밍 콘트롤러(110)에 연결될 수 있다. 타이밍 콘트롤러(110)는 휘도 제어회로(10)에 의해 변조된 영상 데이터(MDATA)를 데이터 구동부(102)에 전송한다. 타이밍 콘트롤러(110)는 입력 영상 데이터(DATA)에 동기되어 입력되는 타이밍 신호들을 기초로 픽셀 구동회로, 즉 데이터 구동부(102)와 게이트 구동부(104)의 동작 타이밍을 제어한다. 타이밍 신호들은 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭신호(CLK), 데이터 인에이블 신호(DE) 등을 포함할 수 있다.
도 2는 본 발명의 실시예에 따른 다양한 문제 패턴들을 보여주는 도면이다.
도 2를 참조하면, 문제 패턴은 영상 왜곡이 쉽게 인지되는 영상 패턴으로서, 일 예로서 장면 전환 패턴(Scene change pattern), 플리커 패턴(Flicker pattern), 페이드 인 패턴(Fade in pattern), 부분적인 페이드 인 패턴, 및 박스 패턴(Box pattern) 중 어느 하나일 수 있다.
장면 전환 패턴은 도 2에 도시된 것처럼 다양한 형태가 존재할 수 있다. 장면 전환 패턴은 경향성이 약하기 때문에 휘도 변화 발생 전에 검출 및 예측이 어렵다. 다만, 장면 전환 패턴 중에서 세번째 케이스(워스트 케이스)의 경우에는 전후 프레임 간의 라인 전류 분석 결과를 비교하면 예측 가능할 수도 있다.
휘도 제어회로(10)는 장면 전환 패턴 중 첫번째 및 두번째 케이스가 검출되면 제5 프레임(F5)의 기입될 영상 데이터를 하향 변조하여 APL 변화에 따른 과전류를 억제할 수 있다. 휘도 제어회로(10)는 장면 전환 패턴 중 세번째 케이스가 검출되면 과전류 발생과 상관없이 예측되는 라인 전류 차이를 기준으로 데이터 변조 게인을 적용함으로써, 데이터 변조에 의한 영상 왜곡(F5가 다른 프레임들보다 밝게 보이는 현상)을 최소화할 수 있다.
플리커 패턴은 프레임 변화에 따라 평균 화상 레벨(Average Picture Level, 이하, APL)이 증가 및 감소를 반복하기 때문에, 이전 프레임의 APL 변화(또는 피크 휘도 변화)의 경향성을 분석하면 플리커 패턴은 검출될 수 있다.
휘도 제어회로(10)는 플리커 패턴이 검출되면 고계조 프레임(F3,F4,F7,F8)의 피크 휘도를 유지하고, 영상 데이터를 변조하지 않음으로써 과전류와 영상 왜곡을 억제할 수 있다.
페이드 인 패턴, 부분적인 페이드 인 패턴, 및 박스 패턴은 APL이 지속적으로 증가하는 페이드 인 계열의 패턴들이다. 페이드 인 계열의 패턴들은 이전 프레임의 APL 변화(또는 피크 휘도 변화)의 경향성을 분석하면 검출될 수 있으나, 이것만으로 상기 3개 각각을 구분하기는 어렵다. 페이드 인 패턴은 APL이 지속적으로 증가하는 것만으로 판단될 수 있고, 부분적인 페이드 인 패턴은 APL이 지속적으로 증가하고 전후 프레임의 라인 전류가 변하기 시작하는 위치를 통해 판단될 수 있고, 박스 패턴은 APL이 지속적으로 증가하고 라인 전류 변화가 가장 크게 발생하는 위치의 변화를 통해 판단될 수 있다.
페이드 인 패턴과 부분적 페이드 인 패턴의 경우 모든 픽셀의 계조 변화 비율이 일정하기 때문에, 휘도 제어회로(10)는 페이드 인 패턴이 검출되면 전후 프레임의 라인 전류 비율을 기준으로 데이터 보정 게인을 계산하여 데이터 보정에 이용함으로써 과전류와 영상 왜곡을 억제할 수 있다. 다만, 부분적 페이드 인 패턴의 경우 보정 게인 적용 유무에 따라 경계면이 보일 수 있기 때문에, 휘도 제어회로(10)는 보정 게인의 변동폭을 제한하여 적용할 수 있다.
휘도 제어회로(10)는 박스 패턴이 검출되면, APL 분석을 통해 예측한 피크 휘도를 기준으로 데이터 변조 게인을 계산하여 데이터 보정에 이용함으로써 과전류와 영상 왜곡을 억제할 수 있다.
도 3 및 도 4는 워스트 장면 전환 패턴의 검출 및 대응을 설명하기 위한 도면들이다.
휘도 제어회로(10)는 다양한 방법을 통해 워스트 장면 전환 패턴을 검출할 수 있다. 즉, 휘도 제어회로(10)는 이전 프레임과 현재 프레임 간의 피크 휘도 변화를 분석하거나 또는, 이전 프레임과 현재 프레임 간의 라인 전류 변화를 분석/예측하여 장면 전환 패턴을 검출할 수 있다.
라인 전류 변화를 분석하는 일 예로서, 휘도 제어회로(10)는 수학식 1과 같이 N 프레임의 m번째 라인 전류 IL(N,m)이 N-1 프레임의 최대 라인 전류 ILmax(N-1)보다 a 이상으로 클 경우, 워스트 장면 전환 패턴이 발생했다고 판단할 수 있다.
[수학식 1]
Figure 112017124931271-pat00001
라인 전류 변화를 예측하는 일 예로서, 휘도 제어회로(10)는 수학식 2와 같이 현재까지의 라인 전류 변화량이 이후에도 비슷하게 발생한다고 가정해서 계산한 전체 전류가 과전류 기준값을 초과하면 워스트 장면 전환 패턴이 발생했다고 판단할 수 있다.
[수학식 2]
Figure 112017124931271-pat00002
출력 휘도는 영상 데이터 및 피크 휘도에 의해 결정된다. 도 3과 같은 워스트 장면 전환 패턴의 경우에는 ①번 프레임(frame 5)의 출력 휘도가 ②번~④번 프레임들(frames 6-8) 각각의 출력 휘도보다 높으며 이는 번쩍임으로 인지될 수 있다(휘도 그래프 X 참조). ①번 프레임(frame 5)에서는 큰 데이터 및 높은 피크 휘도가 적용되기 때문이다. 이러한 워스트 장면 전환 패턴에서 번쩍임을 줄이기 위해서는 ①번 프레임(frame 5)의 최종 휘도가 그래프 Y,Z와 같이 ②번~④번 프레임들(frames 6-8)의 휘도를 초과하지 않도록 제어되어야 한다.
휘도 제어회로(10)는 워스트 장면 전환 패턴이 검출 되었을 경우, 도 4와 같이 과전류 발생과 상관 없이 미리 설정된 데이터 변조량을 검출 시점 이후의 라인 데이터에 일괄적으로 적용시키거나(도 4의 굵은 실선 참조), 또는 데이터 변조량을 점점 증가시켜서 적용시킬 수 있다(도 4의 가는 실선 참조). 이를 통해 휘도 제어회로(10)는 워스트 장면 전환 패턴에서 영상 왜곡을 억제할 수 있다.
도 5는 페이드 인 계열의 패턴들을 보여주는 도면이다. 그리고, 도 6 및 도 7은 페이드 인 패턴들을 대상으로 한 2단계 패턴 검출 과정을 설명하기 위한 도면들이다.
도 5를 참조하면, 페이드 인 계열의 패턴들에는 풀 페이드 인 패턴, 부분적 페이드 인 패턴, 및 박스 패턴 등이 있다. 이 페이드 인 계열의 패턴들은 모두 APL이 점차적으로 증가(즉, 피크 휘도가 점차적으로 감소)되는 특징을 갖는다(APL1< APL2< APL3< APL4). 휘도 제어회로(10)는 이전 프레임에 대한 피크 휘도를 기반으로 현재 프레임의 영상 데이터를 변조하기 때문에, 프레임들 2,4,6 각각에 비해 프레임들 3,5,7에서 상대적으로 높은 휘도가 적용되어 번쩍임이 발생될 수 있다.
휘도 제어회로(10)는 이웃한 수 프레임들의 APL(또는 피크 휘도)를 분석하여, APL이 미리 설정된 임계값을 초과하여 2회 이상 증가할 경우 페이드 인 계열의 패턴들이 발생되었다고 판단할 수 있다. 다만, 페이드 인 계열의 패턴들은 APL이 변하는 경향성이 동일하기 때문에 휘도 제어회로(10)는 휘도 패턴 분석 결과만으로 페이드 인 계열의 패턴들을 구분하기 어렵고, 전류 패턴 분석 결과를 더 참조하여야 한다. 즉, 휘도 제어회로(10)는 도 6과 같이 휘도 패턴을 분석하는 제1 단계 검출 과정과, 도 7과 같이 전류 패턴을 분석하는 제2 단계 검출 과정을 필요로 한다.
풀 페이드 인 패턴 및 부분적 페이드 인 패턴은 각각, 넓은 영역의 영상 데이터값이 증가하며, 동일 장면이 점점 밝아지는 영상이기 때문에 영상 데이터가 증가하는 비율이 일정하다. 풀 페이드 인 패턴 및 부분적 페이드 인 패턴1처럼 영상 변화가 모든 라인들에서 일어날 경우, 전후 프레임의 라인 전류 비율 IL(N-1,m)/IL(N,m)이 모든 라인들에서 일정하다. 반면, 부분적 페이드 인 패턴2 처럼 일부 라인들에서만 영상 변화가 있는 경우에는 전후 프레임의 라인 전류 비율 IL(N-1,m)/IL(N,m)이 1.0 근처에 형성되었다가 영상 변화가 시작되는 m1번째 라인 부터 전류비율이 증가한다. 휘도 제어회로(10) 내의 전류 패턴 분석부에서는 전술한 특성을 바탕으로 라인 전류 비율 (혹은 라인 전류 차이)가 미리 설정된 임계값을 초과하는 라인 번호를 기반으로 풀 페이드 패턴인지 혹은 부분적 페이드 인 패턴1, 2인지를 검출할 수 있다.
풀 페이드 패턴과 부분적 페이드 인 패턴1은 모든 라인에서의 라인 전류 비율이 거의 같기 때문에, 휘도 제어회로(10)는 수학식 3과 같이 매 라인마다 전후 프레임의 라인 전류 비율을 계산하고, 이를 기반으로 적용할 데이터 변조량 data_gain(N,m)을 결정함으로써 APL 증가에 따른 과전류를 방지하는 것이 가능하다. 또한, 휘도 제어회로(10)는 피크 휘도 불일치를 데이터 변조를 통해 상쇄시킴으로써 피크 휘도 불일치에 의한 번쩍임도 완화할 수 있다.
휘도 제어회로(10)는 휘도 패턴 분석부를 포함하여 APL 증가시의 APL값(또는, 피크 휘도값)을 예측할 수 있지만, APL이 증가하는 시점을 예측할 수 없다. 반면, 휘도 제어회로(10)는 전류 패턴 분석부를 포함하여 풀 페이드 패턴과 부분적 페이드 인 패턴1을 검출한 경우에는 APL 증가 여부와 상관없이 수학식 3과 같은 라인 전류 비율을 적용하면 된다. APL 증가가 없을 경우에는 전후 프레임의 라인 전류가 거의 동일하기 때문에 라인 전류 비율이 1.0에 근접하고 데이터 변조가 거의 발생하지 않는다. 따라서, 휘도 제어회로(10)는 좀 더 안정적으로 동작시키기 위해 라인 전류 비율이 미리 설정된 임계값을 초과하는 경우에만 데이터 변조를 실시하도록 구현 가능하다.
[수학식 3]
Figure 112017124931271-pat00003
부분적 페이드 인 패턴2의 경우에도 풀 페이드 인 패턴과 마찬가지로 전후 프레임의 라인 전류 비율을 바탕으로 데이터 변조량 data_gain(N,m)을 결정함으로써 APL 증가에 따른 과전류를 방지하는 것이 가능하다. 다만, 페이드 인 패턴 영역의 경계 즉, 라인 m1에서 데이터 변조에 의한 휘도 차이가 인지될 수 있으므로, 휘도 제어회로(10)는 IIR 필터를 통해 데이터 변조량의 변동폭을 줄일 수 있다(수학식 4 참조).
[수학식 4]
Figure 112017124931271-pat00004
도 8 및 도 9는 박스 패턴을 대상으로 한 2단계 패턴 검출 과정을 설명하기 위한 도면들이다.
도 8을 참조하면, 박스 패턴은 전후 프레임을 비교했을 때 좁은 영역(라인 m1~라인m2)에서 급격한 데이터 변동이 발생하므로, 해당 영역의 라인 전류 비율이 페이드 인 패턴보다 매우 크다. 따라서, 휘도 제어회로(10)는 휘도 패턴 분석부를 포함하여 도 8과 같이 휘도 패턴을 분석하는 제1 단계 검출 과정을 통해 페이드 인 계열 패턴임을 1차적으로 검출한 후에, 전류 패턴 분석부를 포함하여 도 9와 같이 전류 패턴을 분석하는 제2 단계 검출 과정을 포함할 수 있다. 전류 패턴 분석부는 도 9의 (B)와 같이 라인 전류 비율 (혹은 라인 전류 차이)를 계산하고, 상기 계산한 값이 미리 설정된 임계값을 초과하면 박스 패턴으로 판단할 수 있다.
도 10은 박스 패턴에 대한 잘못된 보정 예를 보여주는 도면이다. 도 11은 박스 패턴에 대한 이상적 보정 예를 보여주는 도면이다. 그리고, 도 12는 박스 패턴에 대한 실제 보정 예를 보여주는 도면이다.
박스 패턴의 경우 데이터가 변하는 영역에 대해서만 데이터 변조를 실시하는 경우, 데이터 변조 여부에 의한 휘도 차이가 인지될 수 있다(도 10의 동그라미 영역 참조). 구체적으로 도 10을 참조하면, APL이 증가할 때 피크 휘도가 감소하여 동일 데이터에 대해서도 실제 출력 휘도는 낮아진다. 피크 휘도가 불일치 할 때 데이터 변조가 부분적으로 적용되면 동일 데이터(적색)가 다른 휘도로 출력될 수 있다.
이러한 사이드 이펙트를 완화 또는 방지하기 위해, 휘도 제어회로(10)는 박스 패턴이 검출된 경우 프레임 영상의 모든 영역에 대해 일정한 데이터 변조량을 적용한다. 프레임 간에 적용할 데이터 변조량 data_gain(N,m)은 수학식 5와 같이 휘도 제어회로(10)의 휘도 패턴 분석부에서 예측한 APL(혹은 피크 휘도)로부터 도출 가능하다.
[수학식 5]
Figure 112017124931271-pat00005
구체적으로 도 11을 참조하면, APL이 증가할 때 피크 휘도가 감소하여 동일 데이터에 대해서도 실제 출력 휘도는 낮아진다. 피크 휘도가 불일치 할 때 데이터 변조가 전체적으로 적용되면 원하는 휘도로 출력될 수 있다.
한편, 박스 패턴의 경우 데이터 변조량은 앞서 설명한 바와 같이 결정될 수 있지만, 박스 패턴이 어느 시점에 쉬프트될지 예측할 수 없기 때문에 데이터 변조를 적용하는 시점은 미리 예측하기 어렵다. 따라서, 실제적으로 휘도 제어회로(10)는 박스 패턴이 검출되고 나면 APL 증가 여부와 상관 없이 데이터 변조를 수행할 수 있다.
구체적으로 도 12를 참조하면, APL이 증가할 때 피크 휘도가 감소하여 동일 데이터에 대해서도 실제 출력 휘도는 낮아진다. 도 12의 경우 항상 데이터 변조를 하기 때문에 도 11의 이상적인 보정에 비해 출력 휘도가 낮고, 원하는 것보다 낮은 휘도를 출력하기 때문에 과전류를 용이하게 방지할 수 있다.
도 13은 박스 패턴의 종료 시점에서 데이터 변조량이나 피크 휘도에 필터를 적용하여 휘도 변동폭을 줄이는 것을 보여주는 도면이다.
문제 패턴의 종료가 검출되는 시점과 실제 문제 패턴의 종료 시점이 다를 수 있기 때문에, 문제 패턴 및 정상 패턴 간의 모드 전환이 동일 장면 내에서 발생할 수 있으며, 이 경우 모드 전환에 따른 휘도 변화가 인지 될 수 있다. 실제로 휘도 제어회로(10)의 휘도 패턴 분석부에서는 이웃한 수 프레임들을 분석해서 문제 패턴을 검출하기 때문에 문제 패턴의 종료 시점도 실제보다 늦게 검출 되므로 실제 장면이 전환 뒤에 모드 전환이 일어날 가능성 있다.
전술한 박스 패턴처럼 패턴 검출 후에 일괄적으로 데이터 변조가 수행하면 피크 휘도가 낮아지는 효과가 생긴다. 따라서, 전환된 모드에서 데이터 변조를 수행하지 않을 경우에는 피크 휘도가 상승한 것처럼 휘도가 밝아지는 경우가 발생할 수 있다. 이러한 경우를 방지하기 위해서 휘도 제어회로(10)는 도 13과 같이 모드 전환 시(필요할 경우 특정 모드에서의 전환 시에만)에 데이터 변조량이나 피크 휘도에 IIR 필터 등을 적용해서 변동폭(XY)을 줄일 수 있다.
즉, 휘도 제어회로(10)는 수학식 6과 같이 데이터 변조량에 IIR 필터를 적용할 수 있고, 수학식 7과 같이 피크 휘도에 IIR 필터를 적용할 수 있다.
[수학식 6]
Figure 112017124931271-pat00006
Figure 112017124931271-pat00007
[수학식 7]
Figure 112017124931271-pat00008
도 14는 본 발명의 실시예에 따른 휘도 제어회로의 구성을 보여주는 도면이다. 도 15는 도 14의 피크 휘도 제어부의 구성을 보여주는 도면이다. 그리고, 도 16은 일 문제 패턴에서 도 14의 피크 휘도 제어부의 기능을 설명하기 위한 도면이다.
도 14를 참조하면, 본 발명의 실시예에 따른 휘도 제어회로(10)는 데이터 분석부(11), 피크 휘도 설정부(12), 휘도 패턴 분석부(13), 피크 휘도 제어부(14), 데이터-전압 설정부(15), 전류 계산부(16), 전류 패턴 분석부(17), 데이터 보정 제어부(18), 버퍼부(19), 데이터 변조부(20), 및 데이터-전압 변환부(21)를 포함할 수 있다.
데이터 분석부(11)는 각각의 프레임에서 영상 데이터(DATA)의 APL을 계산한다. APL은 1 프레임 영상 데이터에서 가장 밝은 색의 휘도 평균으로 정의될 수 있다. 밝은 픽셀 데이터의 개수가 많은 영상은 APL이 높은 반면에, 밝은 픽셀 데이터의 개수가 적은 영상은 APL이 낮다.
피크 휘도 설정부(12)는 데이터 분석부(11)에서 계산한 APL 등을 기반으로 피크 휘도를 설정한다. 픽셀들은 PLC 커브에 의해 제한되는 피크 휘도 이하로 발광한다. PLC 커브는 낮은 APL에서 픽셀들의 최대 휘도를 피크 휘도 수준으로 높이는 반면, APL이 높아질수록 픽셀들의 최대 휘도를 낮추도록 APL에 따른 휘도값들을 정의한다. 피크 휘도는 풀 화이트 휘도에 비하여 화면의 부하가 낮기 때문에 더 높다. OLED 표시장치의 경우에, 풀 화이트 휘도에서 픽셀들의 OLED에 더 많은 전류가 흘러 풀 화이트 휘도 보다 더 밝게 발광한다. PLC 제어 방법은 PLC 커브를 바탕으로 APL이 높아질수록 휘도를 낮추어 소비 전력을 낮추기 위해 제안된 것이다.
휘도 패턴 분석부(13)는 매 프레임마다 계산되는 APL 혹은 피크 휘도의 변화를 분석하고 그 분석 결과에 따라 피크 휘도 제어부(14)의 동작을 제어할 수 있다. 휘도 패턴 분석부(13)는 이전 프레임들의 피크 휘도의 경향성 등을 분석하여 다음 변화 발생시의 피크 휘도를 예측할 수 있다. 다만, 예측된 피크 휘도의 적용 시점은 예측이 불가능하므로, 휘도 패턴 분석부(13)는 예측된 피크 휘도를 전류 패턴 분석부(17)에 전달하여, 전류 패턴 분석부(17)에서 데이터 변조량을 계산하는 기초가 되게 할 수 있다.
피크 휘도 제어부(14)는 피크 휘도 설정부(12)에서 설정한 피크 휘도를 휘도 패턴 분석부(13)의 분석 결과에 따라 보정할 수 있다. 매 프레임에서 사용할 피크 휘도는 하나의 값으로 고정되고, 이전 프레임의 영상 데이터를 기반으로 계산된 피크 휘도가 현재 프레임에 적용된다. 하지만, 단순히 이전 프레임의 피크 휘도를 사용할 경우에는 피크 휘도가 자주 바뀌는 문제 패턴, 예컨대 도 16의 플리커 패턴에서 전후 프레임의 피크 휘도 불일치에 의해 사이드 이펙트가 발생할 수 있다. 도 16의 플리커 패턴의 경우, 저 APL 영상에서 고 APL 영상으로 전환되는 프레임들 3, 7에서 적용 휘도가 요구 휘도보다 높아 과전류가 발생되는 것이다. 피크 휘도 제어부(14)는 문제 패턴에 대응하여 이전 프레임에서 계산된 피크 휘도를 그대로 적용하지 않고 보정해서 적용(즉, 프레임들 3, 7에서 적용 휘도를 저 피크 휘도로 유지)함으로써 상기 사이드 이펙트의 발생을 저감할 수 있다.
이를 위해, 피크 휘도 제어부(14)는 도 15와 같이 보정 제어부(14A), 바이패스부(14B), 복수의 보정부들(14C,14D), 및 먹스(14E)를 포함할 수 있다.
보정 제어부(14A)는 휘도 패턴 분석부(13)의 분석 결과에 따라 피크 휘도의 보정 방법을 선택한다. 바이패스부(14B)는 피크 휘도 설정부(12)에서 설정한 피크 휘도를 변경없이 출력한다. 복수의 보정부들(14C,14D)은 설정된 피크 휘도를 다른 휘도값으로 대체 또는 보정할 수 있다. 먹스(14E)는 보정 제어부(14A)의 제어에 따라 다수의 입력들 중 어느 하나를 선택적으로 출력한다.
데이터-전압 설정부(15)는 각 계조에 대응되는 휘도를 표시하기 위해 필요한 구동 전압을 설정한다. 각 계조에 대응되는 휘도는 피크 휘도를 기반으로 하여 정해진다.
전류 계산부(16)는 각 프레임에 적용되는 피크 휘도를 기반으로 입력 영상 데이터(DATA)에 의해 픽셀에 흐르는 전류량을 계산한다. 전류 계산부(16)는 라인 단위로 전류량을 계산하며, N번째 프레임의 m번째 라인의 영상 데이터가 입력될 때 프레임 전체의 전류 IF(N,m)은 수학식 8과 같이 계산될 수 있다.
[수학식 8]
Figure 112017124931271-pat00009
수학식 8에서, IL(N,i)는 N번째 프레임의 i번째 라인의 라인 전류를 의미하고, IL(N-1,j)는 N-1 번째 프레임의 j번째 라인의 라인 전류를 의미한다.
전류 패턴 분석부(17)는 프레임 간 라인 전류 변화 또는, 동일 프레임 내의 라인 전류 변화 등을 분석하여 피크 휘도만으로 검출이 어려운 문제 패턴을 검출하거나, 또는 휘도 패턴 분석부(13)에서 1차 검출한 문제 패턴을 2차로 세분화하여 구분할 수 있다.
전류 패턴 분석부(17)는 각 라인의 라인 전류와 휘도 패턴 분석부(13)에서 받은 피크 휘도 예측값 등의 정보를 분석하여 문제 패턴을 검출할 수 있다. 전류 패턴 분석부(17)는 수학식 9와 같이 최대 라인 전류, 전후 프레임의 라인 전류차이, 최대 라인 전류차이, 평균 라인 전류차이 등을 분석할 수 있다.
[수학식 9]
Figure 112017124931271-pat00010
데이터 보정 제어부(18)는 전후 프레임의 영상 차이로 인해 과전류가 발생할 것으로 예측되는 경우, 이를 방지 하기 위해서 영상 데이터의 계조를 낮추기 위한 보정 게인을 생성한다. 데이터 보정 제어부(18)는 과전류 발생 여부를 수학식 10과 같이 입력 영상 데이터에 의한 라인 전류 변화량을 계산해서 검출할 수 있다.
[수학식 10]
Figure 112017124931271-pat00011
Figure 112017124931271-pat00012
또한, 데이터 보정 제어부(18)는 문제 패턴에서의 사이드 이펙트를 최소화하기 위해 영상 데이터의 계조를 바꾸기 위한 보정 게인을 생성한다.
버퍼부(19)는 전후 프레임의 라인 전류를 비교하기 위해서 라인 전류를 저장한다. 이 라인 전류는 데이터 보정을 고려한 값이다.
데이터 변조부(20)는 데이터 보정 제어부(18)에서 생성된 보정 게인을 기초로 영상 데이터의 계조를 변조하여, 변조 영상 데이터(MDATA)를 생성한다.
데이터-전압 변환부(21)는 변조 영상을 출력하기 위한 변조 영상 데이터(MDATA)를 데이터-전압 설정부(15)의 설정값들을 참조하여 계조에 대응되는 전압 데이터로 변환한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10 : 휘도 제어회로 11 : 데이터 분석부
12 : 피크 휘도 설정부 13 : 휘도 패턴 분석부
14 : 피크 휘도 제어부 15 : 데이터-전압 설정부
16 : 전류 계산부 17 : 전류 패턴 분석부
18 : 데이터 보정 제어부 19 : 버퍼부
20 : 데이터 변조부 21 : 데이터-전압 변환부

Claims (16)

  1. 이전 프레임에 대한 피크 휘도를 기반으로 현재 프레임의 영상 데이터를 변조하고, 전후 프레임의 영상 특성 차이가 큰 문제 패턴을 검출하는 휘도 제어회로; 및
    상기 영상 데이터를 표시패널에 기입하는 패널 구동회로를 포함하고,
    상기 휘도 제어회로는 상기 문제 패턴이 검출된 경우 검출된 문제 패턴에 대응되게 미리 설정된 보정 방법에 따라 상기 영상 데이터를 변조하고,
    상기 문제 패턴은, 장면 전환 패턴(Scene change pattern), 플리커 패턴(Flicker pattern), 페이드 인 패턴(Fade in pattern), 부분적인 페이드 인 패턴, 및 박스 패턴(Box pattern)을 포함하고,
    상기 문제 패턴을 검출하는 방법은 상기 문제 패턴의 종류에 따라 상이하고,
    상기 미리 설정된 보정 방법은 상기 문제 패턴의 종류에 따라 상이하고,
    상기 휘도 제어회로는,
    이전 프레임들에 대한 피크 휘도 변화의 경향성을 제1 차 분석하고, 상기 전후 프레임 간 라인 전류 변화를 제2 차 분석하여, 상기 페이드 인 패턴, 상기 부분적인 페이드 인 패턴, 및 상기 박스 패턴을 검출하는 표시장치.
  2. 제 1 항에 있어서,
    상기 휘도 제어회로는,
    복수 프레임들에 대한 피크 휘도 변화와 라인 전류 변화 중 적어도 어느 하나를 분석하여 상기 문제 패턴을 검출하는 표시장치.
  3. 삭제
  4. 제 2 항에 있어서,
    상기 휘도 제어회로는,
    상기 이전 프레임과 상기 현재 프레임 간의 상기 피크 휘도 변화를 분석하거나 또는, 상기 이전 프레임과 상기 현재 프레임 간의 상기 라인 전류 변화를 분석 또는 예측하여 상기 장면 전환 패턴을 검출하는 표시장치.
  5. 제 4 항에 있어서,
    상기 휘도 제어회로는,
    상기 장면 전환 패턴이 검출된 경우, 과전류 발생과 상관없이 미리 설정된 데이터 변조량을 검출 시점 이후에 기입될 영상 데이터에 일괄적으로 적용하는 표시장치.
  6. 제 4 항에 있어서,
    상기 휘도 제어회로는,
    상기 장면 전환 패턴이 검출된 경우, 상기 영상 데이터에 적용되는 데이터 변조량을 점점 증가시키는 표시장치.
  7. 제 2 항에 있어서,
    상기 휘도 제어회로는,
    이전 프레임들에 대한 피크 휘도 변화의 경향성을 분석하여 고계조 프레임과 저계조 프레임이 반복되는 상기 플리커 패턴을 검출하는 표시장치.
  8. 제 7 항에 있어서,
    상기 휘도 제어회로는,
    상기 플리커 패턴이 검출된 경우, 상기 고계조 프레임의 피크 휘도를 유지하고, 상기 영상 데이터를 변조하지 않는 표시장치.
  9. 삭제
  10. 제 1 항에 있어서,
    상기 휘도 제어회로는,
    상기 페이드 인 패턴 및 상기 부분적인 페이드 인 패턴이 검출된 경우, 상기 전후 프레임 간 라인 전류 변화가 미리 설정된 임계값을 초과하는 경우에만 상기 영상 데이터에 대해 데이터 변조를 실시하는 표시장치.
  11. 제 1 항에 있어서,
    상기 휘도 제어회로는,
    상기 부분적인 페이드 인 패턴이 검출된 경우, 페이드 인 패턴 영역의 경계에서 데이터 변조에 의한 휘도 차이가 인지되지 않도록 IIR 필터를 통해 데이터 변조량의 변동폭을 줄이는 표시장치.
  12. 제 1 항에 있어서,
    상기 휘도 제어회로는,
    상기 박스 패턴이 검출된 경우, 프레임 영상의 모든 영상 데이터에 대해 일정한 데이터 변조량을 적용하는 표시장치.
  13. 제 2 항에 있어서,
    상기 휘도 제어회로는,
    입력 영상의 평균 화상 레벨에 따라 상기 입력 영상의 피크 휘도를 설정하는 피크 휘도 설정부;
    상기 입력 영상의 피크 휘도를 기준으로 상기 영상 데이터에 의해 흐르는 라인 전류량을 계산하는 전류 계산부;
    상기 복수 프레임들의 피크 휘도 변화를 분석하거나 또는, 상기 피크 휘도 변화의 경향성을 예측하여 피크 휘도 변화량을 도출하는 휘도 패턴 분석부;
    상기 라인 전류량과 피크 휘도 변화량 중 적어도 하나를 참조하여 상기 문제 패턴을 검출하는 전류 패턴 분석부;
    상기 문제 패턴에 대응되는 데이터 변조량을 계산하는 데이터 보정 제어부; 및
    상기 영상 데이터를 상기 데이터 변조량만큼 보정하는 데이터 변조부를 포함하는 표시장치.
  14. 이전 프레임에 대한 피크 휘도를 기반으로 현재 프레임의 영상 데이터를 변조하고, 전후 프레임의 영상 특성 차이가 큰 문제 패턴을 검출하는 휘도 제어 단계; 및
    상기 영상 데이터를 표시패널에 기입하는 단계를 포함하고,
    상기 휘도 제어 단계는 상기 문제 패턴이 검출된 경우 검출된 문제 패턴에 대응되게 미리 설정된 보정 방법에 따라 상기 영상 데이터를 변조하고,
    상기 문제 패턴은, 장면 전환 패턴(Scene change pattern), 플리커 패턴(Flicker pattern), 페이드 인 패턴(Fade in pattern), 부분적인 페이드 인 패턴, 및 박스 패턴(Box pattern)을 포함하고,
    상기 문제 패턴을 검출하는 방법은 상기 문제 패턴의 종류에 따라 상이하고,
    상기 미리 설정된 보정 방법은 상기 문제 패턴의 종류에 따라 상이하고,
    상기 휘도 제어 단계는,
    이전 프레임들에 대한 피크 휘도 변화의 경향성을 제1 차 분석하고, 상기 전후 프레임 간 라인 전류 변화를 제2 차 분석하여, 상기 페이드 인 패턴, 상기 부분적인 페이드 인 패턴, 및 상기 박스 패턴을 검출하는 표시장치의 휘도 제어 방법.
  15. 제 14 항에 있어서,
    상기 휘도 제어 단계는,
    복수 프레임들에 대한 피크 휘도 변화와 라인 전류 변화 중 적어도 어느 하나를 분석하여 상기 문제 패턴을 검출하는 표시장치의 휘도 제어 방법.
  16. 이전 프레임에 대한 피크 휘도를 기반으로 현재 프레임의 영상 데이터를 변조하고, 전후 프레임의 영상 특성 차이가 큰 문제 패턴을 검출하는 휘도 제어회로; 및
    상기 영상 데이터를 표시패널에 기입하는 패널 구동회로를 포함하고,
    상기 휘도 제어회로는,
    프레임의 피크 휘도 변화를 분석하거나 또는, 피크 휘도 변화의 경향성을 예측하여 피크 휘도 변화량을 도출하는 휘도 패턴 분석부; 및
    상기 프레임 내의 라인 전류 변화를 분석하는 전류 패턴 분석부를 포함하고,
    상기 휘도 제어회로는 상기 휘도 패턴 분석부 및 상기 전류 패턴 분석부의 분석 결과에 의해 문제 패턴이 검출된 경우 상기 검출된 문제 패턴에 대응되게 미리 설정된 보정 방법에 따라 상기 영상 데이터를 변조하고,
    상기 문제 패턴은, 장면 전환 패턴(Scene change pattern), 플리커 패턴(Flicker pattern), 페이드 인 패턴(Fade in pattern), 부분적인 페이드 인 패턴, 및 박스 패턴(Box pattern)을 포함하고,
    상기 휘도 제어회로는,
    이전 프레임들에 대한 피크 휘도 변화의 경향성을 제1 차 분석하고, 상기 전후 프레임 간 라인 전류 변화를 제2 차 분석하여, 상기 페이드 인 패턴, 상기 부분적인 페이드 인 패턴, 및 상기 박스 패턴을 검출하는 표시장치.
KR1020170172565A 2017-12-14 2017-12-14 표시장치와 그의 휘도 제어 방법 KR102483699B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170172565A KR102483699B1 (ko) 2017-12-14 2017-12-14 표시장치와 그의 휘도 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170172565A KR102483699B1 (ko) 2017-12-14 2017-12-14 표시장치와 그의 휘도 제어 방법

Publications (2)

Publication Number Publication Date
KR20190071481A KR20190071481A (ko) 2019-06-24
KR102483699B1 true KR102483699B1 (ko) 2023-01-02

Family

ID=67056264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170172565A KR102483699B1 (ko) 2017-12-14 2017-12-14 표시장치와 그의 휘도 제어 방법

Country Status (1)

Country Link
KR (1) KR102483699B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2021417180A1 (en) * 2021-01-11 2023-07-27 Samsung Electronics Co., Ltd. Electronic device and method for controlling electronic device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101542044B1 (ko) * 2012-12-04 2015-08-05 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR102114330B1 (ko) * 2013-10-08 2020-05-22 엘지디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
KR20190071481A (ko) 2019-06-24

Similar Documents

Publication Publication Date Title
US10991317B2 (en) Display device and method for controlling luminance thereof
KR102565752B1 (ko) 전계 발광 표시장치와 그 구동 장치
US9240142B2 (en) Apparatus and method for driving organic light emitting display device
JP5748828B2 (ja) 有機発光ダイオード表示装置及びその駆動方法
KR102146107B1 (ko) 표시장치와 그 휘도 제어 방법
KR101964458B1 (ko) 유기발광 표시장치 및 그의 열화보상방법
KR101985243B1 (ko) 유기전계발광표시장치, 이의 구동방법 및 이의 제조방법
KR102034062B1 (ko) 유기 발광 다이오드 표시장치 및 그 구동방법
KR20170051630A (ko) 휘도 제어장치와 이를 포함하는 표시장치
US10672318B2 (en) Organic light emitting diode display device and method of operating the same in which red, green and blue data values are reduced when there is no white property in a pixel
US11158233B2 (en) Display device and method for driving the same
KR20180125102A (ko) 유기 발광 표시 장치 및 이의 구동방법
KR20150078357A (ko) 유기 발광 다이오드 표시 장치 및 그의 보상 방법
KR20120040858A (ko) 유기발광다이오드 표시장치 및 그 구동방법
KR20190074847A (ko) 표시장치의 화질 보상 장치 및 방법
KR20190074548A (ko) 표시장치 및 이의 구동방법
KR102437173B1 (ko) 전계 발광 표시장치와 그의 온도 제어 방법
KR102379777B1 (ko) 전계 발광 시스템 및 그 기준전압 설정 방법
KR102483699B1 (ko) 표시장치와 그의 휘도 제어 방법
KR20170003251A (ko) 유기 발광 다이오드 표시장치 및 구동방법
KR102603591B1 (ko) 유기전계발광표시장치 및 이의 구동방법
KR102565754B1 (ko) 표시장치
US11862105B2 (en) Display device and global dimming control method thereof
KR20210001047A (ko) 표시장치와 그 구동 방법
KR102649826B1 (ko) 유기발광 표시장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant