KR102482204B1 - Laser device and method for manufacturing the same - Google Patents

Laser device and method for manufacturing the same Download PDF

Info

Publication number
KR102482204B1
KR102482204B1 KR1020210045418A KR20210045418A KR102482204B1 KR 102482204 B1 KR102482204 B1 KR 102482204B1 KR 1020210045418 A KR1020210045418 A KR 1020210045418A KR 20210045418 A KR20210045418 A KR 20210045418A KR 102482204 B1 KR102482204 B1 KR 102482204B1
Authority
KR
South Korea
Prior art keywords
layer
upper reflective
oxide layer
disposed
reflective layer
Prior art date
Application number
KR1020210045418A
Other languages
Korean (ko)
Other versions
KR20220139146A (en
Inventor
최원진
김동환
김극
Original Assignee
주식회사 레이아이알
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 레이아이알 filed Critical 주식회사 레이아이알
Priority to KR1020210045418A priority Critical patent/KR102482204B1/en
Publication of KR20220139146A publication Critical patent/KR20220139146A/en
Application granted granted Critical
Publication of KR102482204B1 publication Critical patent/KR102482204B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361Structure of the reflectors, e.g. hybrid mirrors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3216Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities quantum well or superlattice cladding layers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

실시예는 하부 반사층; 상기 하부 반사층 상에 배치된 활성층을 포함하는 레이저 캐비티; 상기 레이저 캐비티 상에 배치되는 산화층; 및 상기 산화층 상에 배치되는 상부 반사층을 포함하고, 상기 상부 반사층은 서로 이격 배치된 복수 개의 상부 반사 구조물 및 상기 복수 개의 상부 반사 구조물을 둘러싸는 테두리 구조물을 포함하고, 상기 산화층은 상기 복수 개의 상부 반사 구조물과 상기 레이저 캐비티 사이에 배치되고, 상기 테두리 구조물과 상기 레이저 캐비티 사이에는 배치되지 않는 레이저 소자 및 그 제조방법을 개시한다.An embodiment includes a lower reflective layer; a laser cavity including an active layer disposed on the lower reflective layer; an oxide layer disposed over the laser cavity; and an upper reflective layer disposed on the oxide layer, wherein the upper reflective layer includes a plurality of upper reflective structures spaced apart from each other and an edge structure surrounding the plurality of upper reflective structures, wherein the oxide layer comprises a plurality of upper reflective structures disposed apart from each other. Disclosed is a laser device disposed between a structure and the laser cavity and not disposed between the frame structure and the laser cavity, and a manufacturing method thereof.

Description

레이저 소자 및 그 제조방법{LASER DEVICE AND METHOD FOR MANUFACTURING THE SAME}Laser device and its manufacturing method {LASER DEVICE AND METHOD FOR MANUFACTURING THE SAME}

실시 예는 수직 공동 표면 방출 레이저 및 그 제조방법에 관한 것이다.An embodiment relates to a vertical cavity surface emitting laser and a manufacturing method thereof.

수직 공동 표면 방출 레이저(Vertical Cavity Surface Emitting Laser; VCSEL)는 좁은 스펙트럼의 단일 종모드(single longitudinal mode) 발진이 가능하고, 빔의 방사각이 작아 결합 효율(coupling efficiency)이 높다. A Vertical Cavity Surface Emitting Laser (VCSEL) is capable of oscillating in a single longitudinal mode of a narrow spectrum and has a small radiation angle and high coupling efficiency.

최근 이러한 수직 공동 표면 방출 레이저(VCSEL)를 2차원적 어레이 형태로 패턴화하여 광원 매트릭스를 제조하는 기술에 대한 연구가 활발하다. 이런 2차원적 어레이 형태로 패턴화된 광원 매트릭스를 물체에 조사하고, 반사되는 광의 패턴을 분석하면 물체의 3차원 이미지를 구성할 수 있다.Recently, research into a technology for manufacturing a light source matrix by patterning vertical cavity surface emitting lasers (VCSELs) into a two-dimensional array has been actively conducted. A three-dimensional image of an object can be constructed by irradiating an object with a light source matrix patterned in the form of a two-dimensional array and analyzing a pattern of reflected light.

상업적으로 현재 사용되는 수직 공동 표면 발광 레이저(VCSEL)의 현저한 진보는 산화물 개구부(oxide aperture)의 도입에 의해 이루어 왔다. 산화물 개구부(oxide aperture)는 AlGaAs 층이 고온의 N2 및 H2O 혼합가스 분위기에 노출되면서 H2O 분자가 AlGaAs층 내부에서 확산 과정을 거치면서 AlGaAs 물질과의 화학 반응의 결과로 AlGaAs 물질이 AlOx:As 형태로 변형되는 산화 공정에 의해 형성될 수 있다.Significant advances in commercially currently used vertical cavity surface emitting lasers (VCSELs) have been made by the introduction of oxide apertures. The oxide aperture is the result of chemical reaction with the AlGaAs material as the H 2 O molecule diffuses inside the AlGaAs layer as the AlGaAs layer is exposed to the high-temperature N 2 and H 2 O mixed gas atmosphere. It can be formed by an oxidation process that transforms it into the AlOx:As form.

이런 화학적 산화 공정은 AlGaAs층의 Al 함량, 수증기 함량, 반응 챔버의 온도 등의 처리 조건에 크게 의존하기 때문에 산화물 개구부(oxide aperture)의 횡 방향의 형상 및 크기를 정밀하게 제어가 어려운 문제가 있다. Since this chemical oxidation process is highly dependent on processing conditions such as the Al content of the AlGaAs layer, the water vapor content, and the temperature of the reaction chamber, it is difficult to precisely control the shape and size of the oxide aperture in the transverse direction.

또한, 칩의 테두리에 산화된 부분이 존재하기 때문에 칩이 쉽게 깨지거나 박리되어 불량이 발생하는 문제가 있다.In addition, since there is an oxidized portion on the edge of the chip, the chip is easily broken or peeled off, resulting in defects.

실시예는 칩의 테두리가 깨지거나 박리되는 불량이 개선된 레이저 소자 및 그 제조방법을 제공한다.Embodiments provide a laser device and a method of manufacturing the same, in which defects such as cracking or peeling of the edge of a chip are improved.

실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problem to be solved in the embodiment is not limited thereto, and it will be said that the solution to the problem described below or the purpose or effect that can be grasped from the embodiment is also included.

본 발명의 일 특징에 따른 레이저 소자는, 하부 반사층; 상기 하부 반사층 상에 배치된 활성층을 포함하는 레이저 캐비티; 상기 레이저 캐비티 상에 배치되는 산화층; 및 상기 산화층 상에 배치되는 상부 반사층을 포함하고, 상기 상부 반사층은 서로 이격 배치된 복수 개의 상부 반사 구조물 및 상기 복수 개의 상부 반사 구조물을 둘러싸는 테두리 구조물을 포함하고, 상기 산화층은 상기 복수 개의 상부 반사 구조물과 상기 레이저 캐비티 사이에 배치되고, 상기 테두리 구조물과 상기 레이저 캐비티 사이에는 배치되지 않는다.A laser device according to one feature of the present invention includes a lower reflective layer; a laser cavity including an active layer disposed on the lower reflective layer; an oxide layer disposed over the laser cavity; and an upper reflective layer disposed on the oxide layer, wherein the upper reflective layer includes a plurality of upper reflective structures spaced apart from each other and an edge structure surrounding the plurality of upper reflective structures, wherein the oxide layer comprises a plurality of upper reflective structures disposed apart from each other. It is disposed between the structure and the laser cavity, and is not disposed between the rim structure and the laser cavity.

상기 산화층과 상기 상부 반사 구조물 사이에 배치되는 캡핑층을 포함하고, 상기 캡핑층은 상기 산화층보다 알루미늄 조성이 낮을 수 있다.A capping layer may be disposed between the oxide layer and the upper reflective structure, and the capping layer may have a lower aluminum composition than the oxide layer.

상기 산화층은 상기 복수 개의 상부 반사 구조물의 중앙에 배치된 제1홀을 포함할 수 있다.The oxide layer may include a first hole disposed at the center of the plurality of upper reflective structures.

상기 테두리 구조물의 최상부면의 높이는 상기 복수 개의 상부 반사 구조물의 최상부면의 높이보다 낮을 수 있다.A height of an uppermost surface of the frame structure may be lower than a height of an uppermost surface of the plurality of upper reflective structures.

상기 테두리 구조물의 최상부면의 높이는 상기 복수 개의 상부 반사 구조물의 최상부면의 높이와 동일할 수 있다.A height of an uppermost surface of the frame structure may be the same as a height of an uppermost surface of the plurality of upper reflective structures.

상기 산화층과 상기 레이저 캐비티 사이에 배치되는 중간층을 포함하고, 상기 중간층의 도펀트 종류는 상기 상부 반사층의 도펀트와 동일할 수 있다.and an intermediate layer disposed between the oxide layer and the laser cavity, and a dopant type of the intermediate layer may be the same as that of the upper reflection layer.

상기 중간층은 상기 복수 개의 상부 반사 구조물 및 상기 복수 개의 상부 반사 구조물을 둘러싸는 테두리 구조물과 중첩될 수 있다.The intermediate layer may overlap the plurality of upper reflective structures and an edge structure surrounding the plurality of upper reflective structures.

본 발명의 일 특징에 따른 레이저 소자 제조 방법은, 레이저 캐비티 상에 산화층 및 마스크를 형성하는 단계; 상기 산화층에 복수 개의 제1홀을 형성하는 단계; 상기 산화층 상에 상부 반사층을 형성하는 단계; 및 상기 상부 반사층을 식각하여 복수 개의 상부 반사 구조물과 테두리 구조물을 형성하는 단계를 포함할 수 있다.A laser device manufacturing method according to one aspect of the present invention includes forming an oxide layer and a mask on a laser cavity; forming a plurality of first holes in the oxide layer; forming an upper reflective layer on the oxide layer; and forming a plurality of upper reflective structures and an edge structure by etching the upper reflective layer.

상기 복수 개의 제1홀을 형성하는 단계는, 상기 제1홀이 형성될 영역 및 상기 테두리 구조물이 형성될 영역의 산화층을 함께 제거할 수 있다.In the forming of the plurality of first holes, an oxide layer of an area where the first holes are to be formed and an area where the border structure is to be formed may be removed together.

실시예에 따른 레이저 소자는 칩의 테두리가 깨지거나 박리되는 불량이 개선될 수 있다. 따라서, 칩의 외관 수율이 향상될 수 있다.In the laser device according to the embodiment, defects in which edges of chips are cracked or peeled off can be improved. Thus, the apparent yield of chips can be improved.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.Various advantageous advantages and effects of the present invention are not limited to the above description, and will be more easily understood in the process of describing specific embodiments of the present invention.

도 1은 본 발명의 일 실시예에 따른 레이저 소자의 평면도이고,
도 2a는 본 발명의 일 실시예에 따른 레이저 소자의 단면도이고,
도 2b는 도 2a의 변형예이고,
도 3은 종래 레이저 소자의 평면도이고,
도 4는 도 3의 단면도이고,
도 5는 레이저 캐비티 상에 산화층 및 마스크를 형성한 상태를 보여주는 평면도이고,
도 6은 레이저 캐비티 상에 산화층 및 마스크를 형성한 상태를 보여주는 단면도이고,
도 7은 산화층을 패터닝한 상태를 보여주는 평면도이고,
도 8은 산화층을 패터닝한 상태를 보여주는 단면도이고,
도 9는 산화층 상에 평탄화층을 전체적으로 형성한 상태를 보여주는 평면도이고,
도 10은 산화층 상에 평탄화층을 전체적으로 형성한 상태를 보여주는 단면도이고,
도 11은 산화층 상에 상부 반사층을 전체적으로 형성한 상태를 보여주는 평면도이고,
도 12는 산화층 상에 상부 반사층을 전체적으로 형성한 상태를 보여주는 단면도이고,
도 13은 상부 반사층 및 산화층을 패터닝한 상태를 보여주는 평면도이고,
도 14는 상부 반사층 및 산화층을 패터닝한 상태를 보여주는 단면도이고,
도 15는 상부 반사층 상에 상부 전극을 형성한 상태를 보여주는 단면도이다.
1 is a plan view of a laser device according to an embodiment of the present invention;
Figure 2a is a cross-sectional view of a laser device according to an embodiment of the present invention,
Figure 2b is a modified example of Figure 2a,
3 is a plan view of a conventional laser device;
Figure 4 is a cross-sectional view of Figure 3,
5 is a plan view showing a state in which an oxide layer and a mask are formed on a laser cavity;
6 is a cross-sectional view showing a state in which an oxide layer and a mask are formed on a laser cavity;
7 is a plan view showing a state in which an oxide layer is patterned;
8 is a cross-sectional view showing a state in which an oxide layer is patterned;
9 is a plan view showing a state in which a planarization layer is entirely formed on an oxide layer;
10 is a cross-sectional view showing a state in which a planarization layer is entirely formed on an oxide layer;
11 is a plan view showing a state in which an upper reflective layer is entirely formed on an oxide layer;
12 is a cross-sectional view showing a state in which an upper reflective layer is entirely formed on an oxide layer;
13 is a plan view showing a state in which an upper reflective layer and an oxide layer are patterned;
14 is a cross-sectional view showing a state in which an upper reflective layer and an oxide layer are patterned;
15 is a cross-sectional view showing a state in which an upper electrode is formed on an upper reflective layer.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. Since the present invention can make various changes and have various embodiments, specific embodiments are illustrated and described in the drawings. However, this is not intended to limit the present invention to specific embodiments, and should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention.

제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다. Terms including ordinal numbers such as second and first may be used to describe various components, but the components are not limited by the terms. These terms are only used for the purpose of distinguishing one component from another. For example, a second element may be termed a first element, and similarly, a first element may be termed a second element, without departing from the scope of the present invention. The terms and/or include any combination of a plurality of related recited items or any of a plurality of related recited items.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. It is understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, but other elements may exist in the middle. It should be. On the other hand, when an element is referred to as “directly connected” or “directly connected” to another element, it should be understood that no other element exists in the middle.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms used in this application are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this application, the terms "include" or "have" are intended to designate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, but one or more other features It should be understood that the presence or addition of numbers, steps, operations, components, parts, or combinations thereof is not precluded.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which the present invention belongs. Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and unless explicitly defined in the present application, they should not be interpreted in an ideal or excessively formal meaning. don't

이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, the embodiments will be described in detail with reference to the accompanying drawings, but the same or corresponding components regardless of reference numerals are given the same reference numerals, and overlapping descriptions thereof will be omitted.

도 1은 본 발명의 일 실시예에 따른 레이저 소자의 평면도이고, 도 2a는 본 발명의 일 실시예에 따른 레이저 소자의 단면도이고, 도 2b는 도 2a의 변형예이고, 도 3은 종래 레이저 소자의 평면도이고, 도 4는 도 3의 단면도이다.1 is a plan view of a laser device according to an embodiment of the present invention, FIG. 2a is a cross-sectional view of a laser device according to an embodiment of the present invention, FIG. 2b is a modified example of FIG. 2a, and FIG. 3 is a conventional laser device. A plan view, and FIG. 4 is a cross-sectional view of FIG. 3 .

도 1을 참조하면, 실시 예에 따른 레이저 소자는, 하부 반사층(20), 하부 반사층(20) 상에 배치된 활성층을 포함하는 레이저 캐비티(30), 레이저 캐비티(30) 상에 배치되는 산화층(51), 및 산화층(51) 상에 배치되는 상부 반사층(40)을 포함한다.1, the laser device according to the embodiment includes a lower reflective layer 20, a laser cavity 30 including an active layer disposed on the lower reflective layer 20, and an oxide layer disposed on the laser cavity 30 ( 51), and an upper reflective layer 40 disposed on the oxide layer 51.

레이저 소자의 반도체 구조물은 유기 금속 화학적 기상 증착법(Metal-Organic Chemical Vapor Deposition: MOCVD), 액상 에피택시법(Liquid Phase Epitaxy: LPE), 분자빔 에피택시법(Molecular Beam Epitaxy: MBE) 등을 이용하여 제조할 수 있으나 반드시 이에 한정하지는 않는다.The semiconductor structure of the laser device is formed using Metal-Organic Chemical Vapor Deposition (MOCVD), Liquid Phase Epitaxy (LPE), and Molecular Beam Epitaxy (MBE). It can be manufactured, but is not necessarily limited thereto.

기판(10)은 반절연성 또는 전도성 기판일 수 있다. 예시적으로 기판(10)은 도핑 농도가 높은 GaAs 기판으로서, 도핑 농도는 1×1017cm-3 내지 1×1019cm-3 정도일 수 있다. 필요에 따라 기판(10) 상에 AlGaAs 또는 GaAs 박막과 같은 반도체 버퍼층을 더 배치할 수 있으나 반드시 이에 한정하지 않는다.Substrate 10 may be a semi-insulating or conductive substrate. For example, the substrate 10 is a GaAs substrate having a high doping concentration, and the doping concentration may be about 1×10 17 cm −3 to 1×10 19 cm −3 . If necessary, a semiconductor buffer layer such as an AlGaAs or GaAs thin film may be further disposed on the substrate 10, but is not necessarily limited thereto.

하부 반사층(20)은 n형의 초격자(superlattice) 구조의 분산형 브래그 반사기(Distributed Bragg Reflector: DBR)를 포함할 수 있다. 하부 반사층(20)은 전술한 MOCVD, MBE 등의 기법에 의해 기판(10) 상에 에피택셜 증착될 수 있다. The lower reflective layer 20 may include a Distributed Bragg Reflector (DBR) having an n-type superlattice structure. The lower reflective layer 20 may be epitaxially deposited on the substrate 10 by a technique such as MOCVD or MBE described above.

하부 반사층(20)은 VCSEL 구조에서 내부 반사 기능을 수행할 수 있다. 하부 반사층(20)은 복수 개의 제1 하부 반사층(21)과 복수 개의 제2 하부 반사층(22)이 교대로 적층되어 이루어질 수 있다. 제1 하부 반사층(21)과 제2 하부 반사층(22)은 모두 AlGaAs일 수 있으나 제1 하부 반사층(21)의 알루미늄 조성이 더 높을 수 있다. The lower reflective layer 20 may perform an internal reflection function in the VCSEL structure. The lower reflective layer 20 may be formed by alternately stacking a plurality of first lower reflective layers 21 and a plurality of second lower reflective layers 22 . Both the first lower reflective layer 21 and the second lower reflective layer 22 may be AlGaAs, but the aluminum composition of the first lower reflective layer 21 may be higher.

하부 반사층(20)을 이루고 있는 제1 하부 반사층(21)과 제2 하부 반사층(22)들은 VCSEL에 의해 발생되는 광 파장의 약 1/4 정도인 유효 광학 두께를 갖는 것이 바람직하며, 또 VCSEL의 높은 내부 반사를 위해 가능하다면 전체적으로 약 100%의 반사율을 갖는 것이 바람직하다.The first lower reflective layer 21 and the second lower reflective layer 22 constituting the lower reflective layer 20 preferably have an effective optical thickness that is about 1/4 of the wavelength of light generated by the VCSEL, and For high internal reflection, it is desirable to have a reflectance of about 100% overall, if possible.

제1 하부 반사층(21)과 제2 하부 반사층(22)은 VCSEL에 의해 발생되는 광 파장의 약 1/4 정도인 유효 광학 두께(유효 광학 두께 = 목표 광파장 / (4 x 물질의 굴절율))를 가질 수 있다. 또한 VCSEL의 높은 내부 반사를 위해 약 100%의 반사율을 갖는 것이 바람직하다. The first lower reflective layer 21 and the second lower reflective layer 22 have an effective optical thickness (effective optical thickness = target light wavelength / (4 x material refractive index)) that is about 1/4 of the wavelength of light generated by the VCSEL. can have It is also desirable to have a reflectance of about 100% for high internal reflection of the VCSEL.

하부 반사층(20)의 반사율은 그 내부를 구성하는 제1 하부 반사층(21)과 제2 하부 반사층(22) 사이의 굴절율의 차와, 제1 하부 반사층(21)과 제2 하부 반사층(22)의 적층수에 의존할 수 있다. 그러므로, 높은 반사율을 얻기 위해서는 굴절률의 차가 크고 적층수가 많을수록 좋을 수 있다. The reflectance of the lower reflective layer 20 is determined by the difference in refractive index between the first lower reflective layer 21 and the second lower reflective layer 22 constituting the inside thereof, and the first lower reflective layer 21 and the second lower reflective layer 22 may depend on the number of layers of Therefore, in order to obtain a high reflectance, the greater the difference in refractive index and the greater the number of layers, the better.

또한 전기적인 저항을 줄이기 위하여 제1 하부 반사층(21)과 제2 하부 반사층(22) 사이에 제1 하부 반사층(21)및 제2 하부 반사층(22)의 Al 조성비를 1차원적 혹은 2차원적으로 연속 변화시킨 Al 그레이딩(grading)된 AlGaAs 층을 위치 시킬 수도 있다.In addition, in order to reduce the electrical resistance, the Al composition ratio of the first lower reflective layer 21 and the second lower reflective layer 22 between the first lower reflective layer 21 and the second lower reflective layer 22 is one-dimensionally or two-dimensionally It is also possible to place an Al graded AlGaAs layer continuously changed to .

레이저 캐비티(30)는 하나 이상의 양자 우물(quantum well)층과 배리어(barrier)층으로 구성된 활성층을 포함할 수 있다. 양자 우물층은 GaAs, AlGaAs, AlGaAsSb, InAlGaAs, AlInGaP, GaAsP 또는 InGaAsP 중 어느 하나가 선택될 수 있고, 배리어층은 AlGaAs, InAlGaAs, InAlGaAsP, AlGaAsSb, GaAsP, GaInP, AlInGaP, 또는 InGaAsP 중 어느 하나가 선택될 수 있다.The laser cavity 30 may include an active layer composed of one or more quantum well layers and a barrier layer. Any one of GaAs, AlGaAs, AlGaAsSb, InAlGaAs, AlInGaP, GaAsP, or InGaAsP may be selected for the quantum well layer, and any one of AlGaAs, InAlGaAs, InAlGaAsP, AlGaAsSb, GaAsP, GaInP, AlInGaP, or InGaAsP may be selected for the barrier layer. It can be.

레이저 캐비티(30)는 레이저 소자의 충분한 광학적 이득을 제공하도록 설계될 수 있다. 예시적으로 실시 예에 따른 레이저 캐비티(30)는 약 850nm의 파장대 또는 980nm의 광을 방출하기 위해 적정한 두께 및 조성비를 가지는 양자우물층을 중심에 가질 수 있다. 그러나, 양자우물층이 출력하는 레이저의 파장대는 특별히 한정하지 않는다.The laser cavity 30 may be designed to provide sufficient optical gain of the laser device. Illustratively, the laser cavity 30 according to the embodiment may have a quantum well layer having an appropriate thickness and composition ratio at the center to emit light in a wavelength range of about 850 nm or about 980 nm. However, the wavelength band of the laser output from the quantum well layer is not particularly limited.

레이저 캐비티(30)는 활성층의 하부에 배치되는 제1반도체층(미도시) 및 활성층의 상부에 배치되는 제2반도체층(미도시)을 포함할 수 있다. 제1반도체층은 n형 반도체층이고 제2반도체층은 p형 반도체층일 수 있으나 반드시 이에 한정하지 않는다. 제1반도체층과 제2반도체층은 도펀트가 도핑되지 않을 수도 있다. 예시적으로 제1반도체층과 제2반도체층은 AlGaAs일 수 있으나 반드시 이에 한정되는 것은 아니다.The laser cavity 30 may include a first semiconductor layer (not shown) disposed below the active layer and a second semiconductor layer (not shown) disposed above the active layer. The first semiconductor layer may be an n-type semiconductor layer and the second semiconductor layer may be a p-type semiconductor layer, but is not necessarily limited thereto. The first semiconductor layer and the second semiconductor layer may not be doped with a dopant. Illustratively, the first semiconductor layer and the second semiconductor layer may be AlGaAs, but are not necessarily limited thereto.

산화층(51)은 레이저 캐비티(30) 상에 배치될 수 있다. 산화층(51)은 상부 반사층(40)과 동일한 종류의 도펀트로 도핑될 수 있다. 예시적으로 산화층(51)은 약 1018cm-3 농도로서 p형 도펀트가 도핑될 수 있으나 반드시 이에 한정하지 않는다. An oxide layer 51 may be disposed on the laser cavity 30 . The oxide layer 51 may be doped with the same type of dopant as the upper reflective layer 40 . For example, the oxide layer 51 may be doped with a p-type dopant at a concentration of about 10 18 cm -3 , but is not necessarily limited thereto.

산화층(51)은 알루미늄을 함유하는 반도체 화합물, 예를 들면, AlAs, AlGaAs, InAlGaAs 등을 포함할 수 있다. 실시 예에 따른 산화층(51)은 중앙에 제1홀(h1)이 배치될 수 있다. 즉, 산화층(51)은 중앙에 홀이 형성된 도넛 형상을 가질 수 있다. The oxide layer 51 may include a semiconductor compound containing aluminum, for example, AlAs, AlGaAs, InAlGaAs, or the like. A first hole h1 may be disposed in the center of the oxide layer 51 according to the embodiment. That is, the oxide layer 51 may have a donut shape with a hole formed in the center.

산화층(51)은 저항이 상대적으로 높고 굴절율은 상대적으로 낮으므로 제1홀(h1)을 통해 전류를 통과시킬 수 있으며, 레이저광을 소자의 중앙으로 모을 수 있다.Since the oxide layer 51 has a relatively high resistance and a relatively low refractive index, current can pass through the first hole h1 and laser light can be focused to the center of the device.

실시예에 따르면, 제1홀(h1)에 의해 산화층의 개구부 직경이 이미 결정되므로 정밀한 조절이 필요한 산화 공정을 신속하게 진행할 수 있는 장점이 있다. 그러나 반드시 이에 한정되는 것은 아니고 기존과 같이 산화 정도를 조절하여 개구부를 형성할 수도 있다.According to the embodiment, since the diameter of the opening of the oxide layer is already determined by the first hole h1, an oxidation process requiring precise control can be quickly performed. However, it is not necessarily limited thereto, and openings may be formed by adjusting the degree of oxidation as in the prior art.

산화층(51)의 알루미늄 조성은 80% 내지 100%일 수 있다. 산화층(51)의 알루미늄 조성이 80%이하인 경우에는 산화 속도가 느려져 공정이 길어지는 문제가 있다.The aluminum composition of the oxide layer 51 may be 80% to 100%. When the aluminum composition of the oxide layer 51 is 80% or less, the oxidation rate slows down and the process lengthens.

산화층(51) 상에는 캡핑층(52)이 배치될 수 있다. 캡핑층(52)은 공정 중 또는 공정 후 산화층(51)이 외부 환경에 노출되는 것을 방지할 수 있다. A capping layer 52 may be disposed on the oxide layer 51 . The capping layer 52 may prevent the oxide layer 51 from being exposed to an external environment during or after the process.

산화층(51)은 쉽게 산화될 수 있도록 알루미늄의 조성이 높고 도핑 농도가 높게 설계될 수 있다. 따라서, 캡핑층(52)이 없는 경우 산화층(51)은 산화 공정을 진행하기 전에 이미 산화되는 문제가 발생할 수 있다. The oxide layer 51 may be designed to have a high aluminum composition and a high doping concentration so that it can be easily oxidized. Therefore, in the absence of the capping layer 52, the oxidation layer 51 may already be oxidized before the oxidation process is performed.

이미 산화된 산화층(51) 상에는 반도체층의 성장이 어려우므로 상부 반사층(40)의 성장이 어려워질 수 있다. 따라서, 캡핑층(52)은 산화층(51)이 산화 공정 전에 미리 산화되는 것을 방지할 수 있다.Since it is difficult to grow a semiconductor layer on the already oxidized oxide layer 51 , it may be difficult to grow the upper reflective layer 40 . Accordingly, the capping layer 52 may prevent the oxidation layer 51 from being oxidized before the oxidation process.

캡핑층(52)은 GaAs, AlGaAs, InAlGaAs, AlGaAsSb, AlGaAsP, GaInP, InGaAsP, AlInGaP 중 적어도 어느 하나가 선택될 수 있으나 반드시 이에 한정하지 않는다.The capping layer 52 may be selected from at least one of GaAs, AlGaAs, InAlGaAs, AlGaAsSb, AlGaAsP, GaInP, InGaAsP, and AlInGaP, but is not necessarily limited thereto.

캡핑층(52)이 알루미늄을 포함하는 경우, 캡핑층(52)의 알루미늄 조성은 산화층(51)의 알루미늄 조성보다 작을 수 있다. 예시적으로 캡핑층(52)의 알루미늄 조성은 0% 내지 60%일 수 있다. 캡핑층(52)의 알루미늄 조성이 60%보다 큰 경우에는, 공정 중 캡핑층(52)의 표면이 공기 중에 노출되어 산화되는 문제가 발생될 수 있으며, 상부 반사층(40)을 형성한 이후에도 산화층(51)의 산화시 캡핑층(52)이 같이 산화되는 문제가 있을 수 있다.When the capping layer 52 includes aluminum, the aluminum composition of the capping layer 52 may be smaller than the aluminum composition of the oxide layer 51 . For example, the aluminum composition of the capping layer 52 may be 0% to 60%. When the aluminum composition of the capping layer 52 is greater than 60%, a problem in that the surface of the capping layer 52 is exposed to air and oxidized may occur during the process, and even after the upper reflection layer 40 is formed, the oxide layer ( When 51) is oxidized, there may be a problem in that the capping layer 52 is oxidized together.

캡핑층(52)의 두께는 2.5Å 내지 5000Å일 수 있다. 캡핑층(52)의 두께가 2.5Å이하인 경우에는 캡핑층(52)이 너무 얇아 산소의 침투를 효과적으로 차단하지 못하는 문제가 있으며, 두께가 5000Å이상인 경우에는 상부 반사층(40)의 재성장시 단차가 너무 커져 균일한 계면을 형성하기 어려운 문제가 있다.The capping layer 52 may have a thickness of 2.5 Å to 5000 Å. When the thickness of the capping layer 52 is less than 2.5 Å, the capping layer 52 is too thin to effectively block the permeation of oxygen. There is a problem that it is difficult to form a uniform interface due to the large size.

상부 반사층(40)은 산화층(51)의 상부에 배치될 수 있다. 상부 반사층(40)은 하부 반사층(20)과 동일하게 제1 상부 반사층(41)과 제2 상부 반사층(42)을 포함할 수 있다.The upper reflective layer 40 may be disposed on the oxide layer 51 . The upper reflective layer 40 may include a first upper reflective layer 41 and a second upper reflective layer 42 like the lower reflective layer 20 .

제1 상부 반사층(41)과 제2 상부 반사층(42)은 모두 AlGaAs의 조성을 가질 수 있으나, 제1 상부 반사층(41)의 알루미늄 조성이 더 높을 수 있다.Both the first upper reflective layer 41 and the second upper reflective layer 42 may have a composition of AlGaAs, but the aluminum composition of the first upper reflective layer 41 may be higher.

상부 반사층(40)은 하부 반사층(20)과 다른 극성을 갖도록 도핑될 수 있다. 예시적으로 하부 반사층(20)과 기판(10)이 n형 도펀트로 도핑되었다면, 상부 반사층(40)은 p형 도펀트로 도핑될 수 있다.The upper reflective layer 40 may be doped to have a polarity different from that of the lower reflective layer 20 . For example, if the lower reflective layer 20 and the substrate 10 are doped with an n-type dopant, the upper reflective layer 40 may be doped with a p-type dopant.

상부 반사층(40)은 VCSEL로부터 반사율을 줄이기 위해 하부 반사층(20)보다 층수가 적을 수 있다. 즉, 상부 반사층(40)의 반사율은 하부 반사층(20)보다 작을 수 있다.The upper reflective layer 40 may have fewer layers than the lower reflective layer 20 in order to reduce reflectance from the VCSEL. That is, the reflectance of the upper reflective layer 40 may be smaller than that of the lower reflective layer 20 .

상부 반사층(40)은 서로 이격 배치된 복수 개의 상부 반사 구조물(40a) 및 복수 개의 상부 반사 구조물(40a)을 둘러싸는 테두리 구조물(40b)을 포함할 수 있다.The upper reflective layer 40 may include a plurality of upper reflective structures 40a spaced apart from each other and an edge structure 40b surrounding the plurality of upper reflective structures 40a.

복수 개의 상부 반사 구조물(40a)은 서로 이격 형성될 수 있고 개수는 특별히 제한되지 않는다. 예시적으로 칩 내의 복수 개의 상부 반사 구조물(40a)의 개수는 100개 내지 500개일 수 있다. The plurality of upper reflective structures 40a may be spaced apart from each other, and the number is not particularly limited. Illustratively, the number of the plurality of upper reflective structures 40a in the chip may be 100 to 500.

평면상에서 복수 개의 상부 반사 구조물(40a)은 원 형상을 가질 수 있으나 반드시 이에 한정하는 것은 아니고 다양한 다각 형상을 가질 수도 있다.On a plane, the plurality of upper reflective structures 40a may have circular shapes, but are not limited thereto and may have various polygonal shapes.

상부 반사층(40)의 테두리 구조물(40b)은 복수 개의 상부 반사 구조물(40a)을 둘러싸도록 배치될 수 있다. 예시적으로 테두리 구조물(40b)은 복수 개의 상부 반사 구조물(40a)을 둘러싸는 사각 프레임 형상을 가질 수 있다. 이때 사각 프레임 형상 중 일부는 면적이 넓게 형성되어 전극 패드(62)가 배치될 수 있다.The edge structure 40b of the upper reflective layer 40 may be disposed to surround the plurality of upper reflective structures 40a. For example, the edge structure 40b may have a rectangular frame shape surrounding the plurality of upper reflective structures 40a. At this time, some of the square frame shapes may be formed with a wide area, and the electrode pads 62 may be disposed thereon.

실시예에 따른 산화층(51)은 복수 개의 상부 반사 구조물(40a)과 레이저 캐비티(30) 사이에 배치되는 반면, 테두리 구조물(40b)과 레이저 캐비티(30) 사이에는 배치되지 않을 수 있다. 즉, 산화층(51)을 테두리 구조물(40b)의 하부에서 제거함으로써 테두리 구조물(40b)이 칩에서 박리되는 문제를 개선할 수 있다.The oxide layer 51 according to the embodiment is disposed between the plurality of upper reflective structures 40a and the laser cavity 30, but may not be disposed between the edge structure 40b and the laser cavity 30. That is, by removing the oxide layer 51 from the lower portion of the edge structure 40b, it is possible to improve the problem of the edge structure 40b being separated from the chip.

테두리 구조물(40b)의 높이는 상부 반사 구조물(40a)의 높이와 차이(d1)를 가질 수 있다. 즉, 테두리 구조물(40b)의 하부에는 산화층(51)이 제거되었으므로 산화층(51)의 상부에 배치된 상부 반사 구조물(40a)의 높이가 더 높을 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 테두리 구조물(40b)의 높이와 상부 반사 구조물(40a)의 높이가 실질적으로 동일해지도록 조절할 수도 있다.The height of the edge structure 40b may have a difference d1 from the height of the upper reflective structure 40a. That is, since the oxide layer 51 is removed from the lower portion of the edge structure 40b, the height of the upper reflection structure 40a disposed above the oxide layer 51 may be higher. However, the height of the frame structure 40b and the height of the upper reflection structure 40a may be substantially equal to each other.

도 3 및 도 4를 참조하면, 산화층(51)이 복수 개의 상부 반사 구조물(40a)의 하부와 테두리 구조물(40b)의 하부에 모두 형성되는 경우 테두리 구조물(40b)은 작은 충격에도 깨지거나 박리되는 위험이 커질 수 있다.Referring to FIGS. 3 and 4 , when the oxide layer 51 is formed on both the lower portion of the plurality of upper reflective structures 40a and the lower portion of the edge structure 40b, the edge structure 40b is broken or peeled off even with a small impact. risk may increase.

산화층(51)은 산화되면서 비정질 결정 구조로 변화할 수 있다. 따라서, 산화층(51)의 하부에 배치된 중간층(43, 44) 및 상부에 배치된 상부 반사층(40)과 결정 구조가 달라지므로 스트레스가 발생하게 된다.The oxide layer 51 may change into an amorphous crystal structure while being oxidized. Accordingly, since the crystal structure is different from that of the intermediate layers 43 and 44 disposed under the oxide layer 51 and the upper reflective layer 40 disposed thereon, stress is generated.

그러나, 상부 반사 구조물(40a)의 하부에 배치된 산화층(51)은 중앙에 산화되지 않은 영역이 존재하므로 스트레스가 발생하여도 비교적 안정한 접합 상태를 유지할 수 있다. 또는, 산화층(51)의 중앙에 제1홀(h1)이 형성된 경우 제1홀(h1)의 내부에서 상부 반사 구조물(40a)이 재성장하기 때문에 산화 공정시 스트레스가 발생하여도 상대적으로 안정한 접합 상태를 유지할 수 있다. 그러나, 테두리 구조물(40b)은 산화층(51) 또는 캡핑층(52)의 상면에 형성되므로 접합 상태가 상대적으로 불안정할 수 있다.However, since the oxide layer 51 disposed below the upper reflective structure 40a has an unoxidized region in the center, a relatively stable bonding state may be maintained even when stress occurs. Alternatively, when the first hole h1 is formed in the center of the oxide layer 51, the upper reflective structure 40a regrows inside the first hole h1, so that it is in a relatively stable bonding state even when stress occurs during the oxidation process. can keep However, since the edge structure 40b is formed on the upper surface of the oxide layer 51 or the capping layer 52, the bonding state may be relatively unstable.

따라서, 테두리 구조물(40b)과 산화층(51)의 사이에는 격자 불일치에 의한 스트레스가 높은 상태이므로 오믹 형성 등을 위한 열 충격과 초음파 세정에 의한 충격이 발생하면 테두리 구조물(40b)이 깨지거나 박리되는 문제가 있다.Therefore, since the stress due to the lattice mismatch is high between the frame structure 40b and the oxide layer 51, when thermal shock for ohmic formation or impact by ultrasonic cleaning occurs, the frame structure 40b is cracked or peeled off. there is a problem.

그러나, 실시예에 따르면, 산화층(51)이 테두리 구조물(40b)의 하부에서 제거되어 있으므로 테두리 구조물(40b)은 결정 구조가 동일한 중간층(43, 44) 상에 형성되므로 산화층(51)이 산화된 비정질 결정 구조를 회피할 수 있어, 산화된 비정질 결정 구조로 인한 스트레스로부터 자유로워진다. 따라서, 열 충격 또는 초음파 세정에 의한 충격이 발생하여도 테두리 구조물(40b)이 깨지거나 박리되는 문제가 개선될 수 있다. 따라서, 칩의 외관 수율이 향상될 수 있다.However, according to the embodiment, since the oxide layer 51 is removed from the lower portion of the frame structure 40b, the frame structure 40b is formed on the intermediate layers 43 and 44 having the same crystal structure, so that the oxide layer 51 is oxidized. The amorphous crystal structure can be avoided, thus freeing from stress due to the oxidized amorphous crystal structure. Therefore, even when thermal shock or impact by ultrasonic cleaning occurs, the problem of cracking or peeling of the frame structure 40b can be improved. Thus, the apparent yield of chips can be improved.

중간층(43, 44)는 상부 반사층(40)과 중간층(43, 44)의 사이에 배치될 수 있다. 이러한 구조는 레이저 캐비티(30)를 보호할 수 있는 장점이 있다. The intermediate layers 43 and 44 may be disposed between the upper reflective layer 40 and the intermediate layers 43 and 44 . This structure has the advantage of being able to protect the laser cavity 30 .

일반적으로 산화층(51)이 산화되면 물질이 아모퍼스(Amorphous)화 되어 막질이 다소 떨어질 수 있다. 이에 따라 막질이 다소 떨어지는 아모퍼스화 된 층이 광이 발생되는 레이저 캐비티와 바로 접합하면 소자 신뢰성이 저하될 수 있다. 따라서 중간층(43, 44)은 산화층 보다 먼저 형성하여 아모퍼스화된 층이 레이저 캐비티와 직접 접하게 하는 것을 방지할 수 있다.In general, when the oxide layer 51 is oxidized, the material becomes amorphous, and the film quality may be somewhat deteriorated. Accordingly, if an amorphous layer having a somewhat inferior film quality is directly bonded to a laser cavity in which light is generated, reliability of the device may be deteriorated. Accordingly, the intermediate layers 43 and 44 may be formed before the oxide layer to prevent direct contact of the amorphous layer with the laser cavity.

중간층(43, 44)의 조성은 상부 반사층(40)과 동일할 수 있다. 예시적으로 제1중간층(43)의 조성은 제1 상부 반사층(41)과 동일할 수 있고, 제2중간층(44)의 조성은 제2 상부 반사층(42)과 동일할 수 있다. 즉, 중간층(43, 44)은 상부 반사층(40)의 일부일 수 있다. 따라서, 상부 반사층(40)의 전체 반사율은 중간층(43, 44)의 두께를 포함하여 제어될 수 있다.The intermediate layers 43 and 44 may have the same composition as the upper reflective layer 40 . Illustratively, the composition of the first intermediate layer 43 may be the same as that of the first upper reflective layer 41 , and the composition of the second intermediate layer 44 may be the same as that of the second upper reflective layer 42 . That is, the intermediate layers 43 and 44 may be part of the upper reflective layer 40 . Accordingly, the total reflectance of the upper reflective layer 40 can be controlled including the thickness of the intermediate layers 43 and 44 .

제1전극(61)은 상부 반사층(40) 상에 배치될 수 있고, 제2전극(11)은 기판(10)의 하부에 배치될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 제2전극(11)의 기판(10)의 상부를 노출시킨 후, 노출된 영역에 배치될 수도 있다.The first electrode 61 may be disposed on the upper reflective layer 40 , and the second electrode 11 may be disposed below the substrate 10 . However, it is not necessarily limited thereto, and after exposing the upper part of the substrate 10 of the second electrode 11, the second electrode 11 may be disposed in the exposed area.

제1전극(61)과 제2전극(11)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. The first electrode 61 and the second electrode 11 include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), and indium gallium zinc oxide (IGZO). ), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, or Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, It may be formed including at least one of Ru, Mg, Zn, Pt, Au, and Hf, but is not limited to these materials.

예시적으로, 제1전극(61)은 복수의 금속층(예: Ti/Pt/Au)을 가질 수 있다. 이때, Ti의 두께는 약 100옴스트롱 내지 400옴스트롱일 수 있고 Au의 두께는 3000옴스트롱 내지 20000옴스트롱일 수 있으나 반드시 이에 한정하지 않는다.Illustratively, the first electrode 61 may have a plurality of metal layers (eg, Ti/Pt/Au). In this case, the thickness of Ti may be about 100 angstroms to 400 angstroms, and the thickness of Au may be about 3000 angstroms to 20000 angstroms, but is not necessarily limited thereto.

제2전극(11)은 복수의 금속층(예: AuGe/Ni/Au)을 가질 수 있다. 이때, AuGe의 두께는 1000옴스트롱일 수 있고, Ni의 두께는 100옴스트롱일 수 있고, Au의 두께는 2000옴스트롱일 수 있으나 반드시 이에 한정하지 않는다.The second electrode 11 may have a plurality of metal layers (eg, AuGe/Ni/Au). In this case, the thickness of AuGe may be 1000 angstroms, the thickness of Ni may be 100 angstroms, and the thickness of Au may be 2000 angstroms, but is not necessarily limited thereto.

제1전극(61)과 상부 반사층(40) 사이에는 오믹층(미도시)이 더 배치될 수 있다. 오믹층은 낮은 오믹 저항을 위한, GaAs 기판보다 밴드갭이 같거나 낮으면서 방출 레이저 광의 에너지 보다 같거나 낮은 밴드갭을 갖는 물질을 포함할 수 있다. 예시적으로 오믹층은 AlInGaAs, InGaAs, GaAs, AlInGaAsSb, AlInGaAsPSb, InGaAsP, InGaAsPSb, GaAsSb, InGaAsSb, InAsSb, AlGaAsSb, AlGaAsP, AlGaInAsP 중 어느 하나가 선택될 수 있다.An ohmic layer (not shown) may be further disposed between the first electrode 61 and the upper reflective layer 40 . The ohmic layer may include a material having a band gap equal to or lower than that of the GaAs substrate and equal to or lower than the energy of the emitting laser light, for low ohmic resistance. For example, the ohmic layer may be one of AlInGaAs, InGaAs, GaAs, AlInGaAsSb, AlInGaAsPSb, InGaAsP, InGaAsPSb, GaAsSb, InGaAsSb, InAsSb, AlGaAsSb, AlGaAsP, and AlGaInAsP.

도 5는 레이저 캐비티 상에 산화층 및 마스크를 형성한 상태를 보여주는 평면도이고, 도 6은 레이저 캐비티 상에 산화층 및 마스크를 형성한 상태를 보여주는 단면도이고, 도 7은 산화층을 패터닝한 상태를 보여주는 평면도이고, 도 8은 산화층을 패터닝한 상태를 보여주는 단면도이다.5 is a plan view showing a state in which an oxide layer and a mask are formed on a laser cavity, FIG. 6 is a cross-sectional view showing a state in which an oxide layer and a mask are formed on a laser cavity, and FIG. 7 is a plan view showing a state in which an oxide layer is patterned. 8 is a cross-sectional view showing a state in which the oxide layer is patterned.

도 5 및 도 6을 참조하면, 기판(10) 상에 하부 반사층(20), 레이저 캐비티(30), 중간층(43, 44), 산화층(51) 및 캡핑층(52)을 차례로 형성할 수 있다. 제2 전극(11)은 본 단계에서 형성할 수도 있으나 칩 제작이 완료된 후 제1 전극과 함께 형성할 수도 있다. 레이저 소자의 반도체 구조물은 유기 금속 화학적 기상 증착법(Metal-Organic Chemical Vapor Deposition: MOCVD), 액상 에피택시법(Liquid Phase Epitaxy: LPE), 분자빔 에피택시법(Molecular Beam Epitaxy: MBE) 등을 이용하여 제조할 수 있으나 반드시 이에 한정하지는 않는다.5 and 6 , a lower reflective layer 20, a laser cavity 30, intermediate layers 43 and 44, an oxide layer 51, and a capping layer 52 may be sequentially formed on a substrate 10. . The second electrode 11 may be formed at this stage, but may also be formed together with the first electrode after fabrication of the chip is completed. The semiconductor structure of the laser device is formed using Metal-Organic Chemical Vapor Deposition (MOCVD), Liquid Phase Epitaxy (LPE), and Molecular Beam Epitaxy (MBE). It can be manufactured, but is not necessarily limited thereto.

캡핑층(52)의 상부에는 홀이 형성된 마스크 패턴(P1)을 형성할 수 있다. 마스크 패턴(P1)은 웨이퍼 상에 복수 개 배치될 수 있다. 캡핑층(52)은 마스크 패턴의 홀에 대응되는 영역(h2) 및 마스크의 외측에 배치된 테두리 영역(h3)이 외부로 노출될 수 있다. 마스크 패턴(P1)의 개수는 분할될 칩의개수와 동일할 수 있다.A mask pattern P1 having a hole may be formed on the capping layer 52 . A plurality of mask patterns P1 may be disposed on the wafer. In the capping layer 52, a region h2 corresponding to the hole of the mask pattern and an edge region h3 disposed outside the mask may be exposed to the outside. The number of mask patterns P1 may be equal to the number of chips to be divided.

도 7 및 도 8을 참조하면, 마스크 패턴(P1)에 의해 노출된 캡핑층(52)을 식각할 수 있다. 이후 마스크 패턴(P1)에 의해 노출된 산화층(51)을 식각할 수 있다. 캡핑층(52)과 산화층(51)을 식각하는 방법은 일반적인 반도체 공정이 제한 없이 적용될 수 있다. 예시적으로 캡핑층(52)과 산화층(51)은 습식 식각으로 패터닝될 수 있으나 반드시 이에 한정하지 않는다.Referring to FIGS. 7 and 8 , the capping layer 52 exposed by the mask pattern P1 may be etched. Afterwards, the oxide layer 51 exposed by the mask pattern P1 may be etched. As a method of etching the capping layer 52 and the oxide layer 51, a general semiconductor process may be applied without limitation. For example, the capping layer 52 and the oxide layer 51 may be patterned by wet etching, but are not necessarily limited thereto.

이 과정에서 산화층(51)은 마스크 패턴(P1)의 홀에 대응되는 영역 및 마스크의 외측에 배치된 테두리 영역(h3)이 제거될 수 있다. 따라서, 산화층(51)에는 복수 개의 제1홀(h1)이 형성되는 동시에 테두리 부분이 제거될 수 있다.In this process, an area corresponding to the hole of the mask pattern P1 and an edge area h3 disposed outside the mask may be removed from the oxide layer 51 . Accordingly, a plurality of first holes h1 may be formed in the oxide layer 51 and the edge portion may be removed.

도 9는 산화층 상에 평탄화층을 전체적으로 형성한 상태를 보여주는 평면도이고, 도 10은 산화층 상에 평탄화층을 전체적으로 형성한 상태를 보여주는 단면도이다.9 is a plan view showing a state in which a planarization layer is entirely formed on an oxide layer, and FIG. 10 is a cross-sectional view showing a state in which a planarization layer is entirely formed on an oxide layer.

도 9를 참조하면, 평탄화층(41)을 재성장시킬 수 있다. 평탄화층(41)은 캡핑층(52) 제거된 제1홀(h1) 및 테두리 영역(h3)에서 재성장될 수 있다. 제1홀(h1)에서 성장된 평탄화층(41)은 캡핑층(52)의 상부로 평탄하게 성장할 수 있다. 그러나, 테두리 영역(h3)에서 재성장된 평탄화층(41)은 상대적으로 산화층(51)상에 형성된 평탄화층(41)에 비해 낮게 성장될 수 있다. 평탄화층(41)은 제1 상부 반사층이므로 중간층(43, 44) 및 상부 반사층(40)과 동일한 조성을 가질 수 있다.Referring to FIG. 9 , the planarization layer 41 may be re-grown. The planarization layer 41 may be re-grown in the first hole h1 and the edge region h3 from which the capping layer 52 is removed. The planarization layer 41 grown in the first hole h1 may evenly grow on top of the capping layer 52 . However, the re-grown planarization layer 41 in the edge region h3 may grow relatively lower than the planarization layer 41 formed on the oxide layer 51 . Since the planarization layer 41 is the first upper reflection layer, it may have the same composition as the intermediate layers 43 and 44 and the upper reflection layer 40 .

도 11은 산화층 상에 상부 반사층을 전체적으로 형성한 상태를 보여주는 평면도이고, 도 12는 산화층 상에 상부 반사층을 전체적으로 형성한 상태를 보여주는 단면도이고, 도 13은 상부 반사층 및 산화층을 패터닝한 상태를 보여주는 평면도이고, 도 14는 상부 반사층 및 산화층을 패터닝한 상태를 보여주는 단면도이고, 도 15는 상부 반사층 상에 상부 전극을 형성한 상태를 보여주는 단면도이다.11 is a plan view showing a state in which an upper reflective layer is entirely formed on an oxide layer, FIG. 12 is a cross-sectional view showing a state in which an upper reflective layer is entirely formed on an oxide layer, and FIG. 13 is a plan view showing a state in which the upper reflective layer and the oxide layer are patterned. 14 is a cross-sectional view showing a state in which the upper reflective layer and the oxide layer are patterned, and FIG. 15 is a cross-sectional view showing a state in which an upper electrode is formed on the upper reflective layer.

도 11 및 도 12를 참조하면, 평탄화층(41) 상에 나머지 상부 반사층(40)을 형성할 수 있다. Referring to FIGS. 11 and 12 , the remaining upper reflection layer 40 may be formed on the planarization layer 41 .

제1 상부 반사층(41)과 제2 상부 반사층(42)은 모두 AlGaAs의 조성을 가질 수 있으나, 제1 상부 반사층(41)의 알루미늄 조성이 더 높을 수 있다.Both the first upper reflective layer 41 and the second upper reflective layer 42 may have a composition of AlGaAs, but the aluminum composition of the first upper reflective layer 41 may be higher.

상부 반사층(40)은 하부 반사층(20)과 다른 극성을 갖도록 도핑될 수 있다. 예시적으로 하부 반사층(20)과 기판(10)이 n형 도펀트로 도핑되었다면, 상부 반사층(40)은 p형 도펀트로 도핑될 수 있다.The upper reflective layer 40 may be doped to have a polarity different from that of the lower reflective layer 20 . For example, if the lower reflective layer 20 and the substrate 10 are doped with an n-type dopant, the upper reflective layer 40 may be doped with a p-type dopant.

상부 반사층(40)은 VCSEL로부터 반사율을 줄이기 위해 하부 반사층(20)보다 층수가 적을 수 있다. 즉, 상부 반사층(40)의 반사율은 하부 반사층(20)보다 작을 수 있다.The upper reflective layer 40 may have fewer layers than the lower reflective layer 20 in order to reduce reflectance from the VCSEL. That is, the reflectance of the upper reflective layer 40 may be smaller than that of the lower reflective layer 20 .

도 13 및 도 14를 참조하면, 상부 반사층(40), 캡핑층(52), 산화층(51), 및 중간층(43, 44)을 식각하여 복수 개의 발광 구조물을 형성할 수 있다. 이 과정에서 상부 반사층(40)은 복수 개의 상부 반사 구조물(40a) 및 테두리 구조물(40b)로 분리될 수 있다. 이러한 식각 공정은 다양한 반도체 식각 공정이 제한 없이 사용될 수 있다.Referring to FIGS. 13 and 14 , a plurality of light emitting structures may be formed by etching the upper reflective layer 40 , the capping layer 52 , the oxide layer 51 , and the intermediate layers 43 and 44 . In this process, the upper reflective layer 40 may be separated into a plurality of upper reflective structures 40a and an edge structure 40b. Various semiconductor etching processes may be used for this etching process without limitation.

이때, 테두리 영역(h3)에는 이미 산화층(51)을 제거하였으므로 테두리 구조물(40b)에는 산화층(51) 및 캡핑층(52)이 형성되지 않을 수 있다. 따라서, 외관 수율이 개선될 수 있다.In this case, since the oxide layer 51 has already been removed from the edge region h3, the oxide layer 51 and the capping layer 52 may not be formed on the edge structure 40b. Thus, the apparent yield can be improved.

이후 산화층(51)을 수증기에 노출시켜 산화할 수 있다. 노출된 산화층(51)의 측면에서 산화되어 점차 산화층(51)의 내부가 산화될 수 있다. 실시예에 따르면 산화층(51)에 이미 제1홀(h1)이 형성되어 있으므로 산화층(51)을 전부 산화시키면 산화 공정이 완료될 수 있다. 따라서, 산화 공정이 신속하면서도 정확하게 진행될 수 있다.Thereafter, the oxide layer 51 may be oxidized by exposure to water vapor. The side surface of the exposed oxide layer 51 is oxidized so that the inside of the oxide layer 51 may be gradually oxidized. According to the embodiment, since the first hole h1 is already formed in the oxide layer 51, the oxidation process can be completed by oxidizing the entire oxide layer 51. Thus, the oxidation process can proceed quickly and accurately.

도 15를 참조하면, 복수 개의 발광 구조물 상에 절연층(60)을 형성할 수 있다. 이후 절연층(60)에 홀을 형성한 후 제1 전극(61)을 형성하여 상부 반사 구조물(40a)과 전기적으로 연결할 수 있다. 또한, 테두리 구조물(40b)의 일 측에 전극 패드(62)를 형성할 수 있다. Referring to FIG. 15 , an insulating layer 60 may be formed on a plurality of light emitting structures. Thereafter, after forming a hole in the insulating layer 60 , the first electrode 61 may be formed to electrically connect to the upper reflective structure 40a. In addition, an electrode pad 62 may be formed on one side of the edge structure 40b.

본 실시 예에 따른 레이저 소자는 3D 얼굴인식 및 3D 이미징 기술의 광원으로 사용될 수 있다. 3D 얼굴인식 및 3D 이미징 기술은 2차원적 어레이 형태로 패턴화된 광원 매트릭스가 필요하다. 이런 2차원적 어레이 형태로 패턴화된 광원 매트릭스를 물체에 조사하고 반사되는 광의 패턴을 분석할 수 있다. 이때 2차원적 어레이 형태로 패턴화된 광원 매트릭스 중에서 각 형태물체의 굴곡된 표면에서 반사된 엘리먼트광들의 변형된 상태들을 분석하면 물체의 3차원 이미지를 구성할 수 있게 된다. 이런 2차원적 어레이 형태로 패턴화된 광원(Structured light source)을 실시 예에 따른 VCSEL 어레이를 제작하면, 각 엘리먼트 광원의 특성이 균일한 2차원적 어레이 형태로 패턴화된 광원(Structured light source) 매트릭스를 제공할 수 있다.The laser device according to the present embodiment may be used as a light source for 3D face recognition and 3D imaging technology. 3D face recognition and 3D imaging technologies require a patterned light source matrix in the form of a two-dimensional array. A light source matrix patterned in the form of a two-dimensional array may be irradiated onto an object and a pattern of reflected light may be analyzed. At this time, by analyzing the deformed states of the element lights reflected from the curved surface of each shape object among the light source matrix patterned in the form of a two-dimensional array, a three-dimensional image of the object can be constructed. If the structured light source patterned in the form of such a two-dimensional array is fabricated in the VCSEL array according to the embodiment, the structured light source in the form of a two-dimensional array in which the characteristics of each element light source are uniform matrix can be provided.

또한, 본 발명에 따른 레이저 소자는 광통신 소자, CCTV, 자동차용 나이트 비전(night vision), 동작 인식, 의료/치료, IoT용 통신 소자, 열추적 카메라, 열화상 카메라, SOL (Solid state laser)의 펌핑 분야, 플라스틱 필름의 접합을 위한 가열공정 등 많은 응용 분야에서 저가의 VCSEL 광원으로 사용될 수 있다. In addition, the laser device according to the present invention is an optical communication device, CCTV, night vision for automobiles, motion recognition, medical / treatment, communication device for IoT, heat tracking camera, thermal imaging camera, SOL (Solid State Laser) It can be used as a low-cost VCSEL light source in many applications, such as pumping and heating processes for bonding plastic films.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the above has been described with reference to the embodiments, these are merely examples and do not limit the present invention, and those skilled in the art to which the present invention belongs will not deviate from the essential characteristics of the present embodiment. It will be appreciated that various variations and applications are possible. For example, each component specifically shown in the embodiment can be modified and implemented. And the differences related to these modifications and applications should be construed as being included in the scope of the present invention as defined in the appended claims.

Claims (9)

하부 반사층;
상기 하부 반사층 상에 배치된 활성층을 포함하는 레이저 캐비티;
상기 레이저 캐비티 상에 배치되는 산화층;
상기 산화층 상에 배치되는 캡핑층;
상기 캡핑층 상에 배치되는 상부 반사층을 포함하고,
상기 상부 반사층은 서로 이격 배치된 복수 개의 상부 반사 구조물 및 상기 복수 개의 상부 반사 구조물을 둘러싸는 테두리 구조물을 포함하고,
상기 산화층과 상기 캡핑층은 상기 복수 개의 상부 반사 구조물과 상기 레이저 캐비티 사이에 배치되고, 상기 테두리 구조물과 상기 레이저 캐비티 사이에는 배치되지 않는 레이저 소자.
a lower reflective layer;
a laser cavity including an active layer disposed on the lower reflective layer;
an oxide layer disposed over the laser cavity;
a capping layer disposed on the oxide layer;
An upper reflective layer disposed on the capping layer;
The upper reflective layer includes a plurality of upper reflective structures spaced apart from each other and an edge structure surrounding the plurality of upper reflective structures,
The oxide layer and the capping layer are disposed between the plurality of upper reflective structures and the laser cavity, and are not disposed between the edge structure and the laser cavity.
제1항에 있어서,
상기 캡핑층은 상기 산화층보다 알루미늄 조성이 낮은 레이저 소자.
According to claim 1,
The capping layer has a lower aluminum composition than the oxide layer.
제1항에 있어서,
상기 산화층은 상기 복수 개의 상부 반사 구조물의 중앙에 배치된 제1홀을 포함하는 레이저 소자.
According to claim 1,
The oxide layer includes a first hole disposed in the center of the plurality of upper reflective structures.
제1항에 있어서,
상기 테두리 구조물의 최상부면의 높이는 상기 복수 개의 상부 반사 구조물의 최상부면의 높이보다 낮은 레이저 소자.
According to claim 1,
A height of an uppermost surface of the frame structure is lower than a height of an uppermost surface of the plurality of upper reflective structures.
제1항에 있어서,
상기 테두리 구조물의 최상부면의 높이는 상기 복수 개의 상부 반사 구조물의 최상부면의 높이와 동일한 레이저 소자.
According to claim 1,
The height of the uppermost surface of the frame structure is the same as that of the uppermost surface of the plurality of upper reflective structures.
제1항에 있어서,
상기 산화층과 상기 레이저 캐비티 사이에 배치되는 중간층을 포함하고,
상기 중간층의 도펀트 종류는 상기 상부 반사층의 도펀트와 동일한 레이저 소자.
According to claim 1,
an intermediate layer disposed between the oxide layer and the laser cavity;
The dopant type of the intermediate layer is the same as the dopant of the upper reflective layer.
제6항에 있어서,
상기 중간층은 상기 복수 개의 상부 반사 구조물 및 상기 복수 개의 상부 반사 구조물을 둘러싸는 테두리 구조물과 중첩되는 레이저 소자.
According to claim 6,
The intermediate layer overlaps with the plurality of upper reflective structures and an edge structure surrounding the plurality of upper reflective structures.
레이저 캐비티 상에 산화층 및 마스크를 형성하는 단계;
상기 산화층에 복수 개의 제1홀을 형성하는 단계;
상기 산화층 상에 상부 반사층을 형성하는 단계; 및
상기 상부 반사층을 식각하여 복수 개의 상부 반사 구조물과 테두리 구조물을 형성하는 단계를 포함하고,
상기 복수 개의 제1홀을 형성하는 단계는, 상기 제1홀이 형성될 영역 및 상기 테두리 구조물이 형성될 영역의 산화층을 함께 제거하는 레이저 소자 제조 방법.
forming an oxide layer and a mask on the laser cavity;
forming a plurality of first holes in the oxide layer;
forming an upper reflective layer on the oxide layer; and
Etching the upper reflective layer to form a plurality of upper reflective structures and an edge structure;
In the forming of the plurality of first holes, the oxide layer of the region where the first holes are to be formed and the region where the border structure is to be formed are removed together.
삭제delete
KR1020210045418A 2021-04-07 2021-04-07 Laser device and method for manufacturing the same KR102482204B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210045418A KR102482204B1 (en) 2021-04-07 2021-04-07 Laser device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210045418A KR102482204B1 (en) 2021-04-07 2021-04-07 Laser device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20220139146A KR20220139146A (en) 2022-10-14
KR102482204B1 true KR102482204B1 (en) 2022-12-29

Family

ID=83600016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210045418A KR102482204B1 (en) 2021-04-07 2021-04-07 Laser device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR102482204B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4479803B2 (en) * 2008-02-13 2010-06-09 富士ゼロックス株式会社 Surface emitting semiconductor laser
KR102171733B1 (en) * 2018-04-02 2020-10-29 주식회사 레이아이알 Vertical Cavity Surface Emitting Lasers

Also Published As

Publication number Publication date
KR20220139146A (en) 2022-10-14

Similar Documents

Publication Publication Date Title
US20220224083A1 (en) Optical Devices and Methods of Manufacture and Operation
KR101818725B1 (en) Vertical Cavity Surface Emitting Lasers
US10720756B2 (en) Vertical cavity surface emitting laser and method for manufacturing same
KR102437828B1 (en) Semiconductor light emitting device and manufacturing method thereof
US10978618B2 (en) Semiconductor light emitting device
US20220393433A1 (en) Surface emission laser, surface emission laser array, electronic equipment, and surface emission laser manufacturing method
CN111355122A (en) Oxidized VCSEL including current diffusion layer and method of manufacturing the same
US20210336422A1 (en) Integrated vertical emitter structure having controlled wavelength
KR101899537B1 (en) Vertical Cavity Surface Emitting Lasers
KR102171733B1 (en) Vertical Cavity Surface Emitting Lasers
US11329453B2 (en) Surface emitting laser
US7450625B2 (en) Optical element and method for manufacturing the same
KR102056896B1 (en) Vertical Cavity Surface Emitting Lasers
US9397479B2 (en) Silicon DBR structure-integrated light element, and preparation method
KR102160030B1 (en) Laser Device
KR102482204B1 (en) Laser device and method for manufacturing the same
CN109427937B (en) Semiconductor device and method for manufacturing the same
KR102374051B1 (en) Laser device
US20220294186A1 (en) Laser device
WO2019107273A1 (en) Surface emission semiconductor laser
KR102171732B1 (en) Vertical Cavity Surface Emitting Lasers
KR102230643B1 (en) Laser device
JP7453588B2 (en) Vertical cavity surface emitting laser device
KR20240000286A (en) Semiconductor light emitting device
TW201810385A (en) Method for making a semiconductor device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right