KR102481807B1 - 패치 패널용 pcb 및 이를 포함하는 네트워크 진단 패치 패널 - Google Patents

Abstract

패치 패널용 PCB 및 이를 포함하는 네트워크 진단 패치 패널이 개시된다. 네트워크 진단 패치 패널은 통신 신호를 전송하는 패치 패널용 PCB, 전면 모듈러 플러그와 접속되는 RJ-45 모듈러 커넥터 잭, 후면 UTP케이블과 접속되는 RJ-45 모듈러 커넥터 잭 및 네트워크 감지 PCB를 포함한다. 네트워크 진단 패치 패널은 RJ-45 모듈러 커넥터 잭 to RJ-45 모듈러 커넥터 잭 방식으로 구성되어 있어 사용이 편리하며, 실시간으로 LED를 통해 사용자의 통신유무 및 장애발생시 신속한 관리 대응이 가능하다. 패치 패널용 PCB는 메인 선로 페어 간 커패시턴스에 평형을 주어 용량형 누화와 유동성 누화를 최대한 줄여 카테고리 6급(UTP 4페어에서 각 페어당 250MHZ)까지 전송할 수 있다. 패치 패널용 PCB는 다수의 RJ-45 모듈러 커넥터 잭, 전자소자, LED 사이에 발생되는 기생 커패시턴스를 상쇄시켜 소거하기 위하여 PCB 상에 보상 캐패시터가 형성된다.

Description

패치 패널용 PCB 및 이를 포함하는 네트워크 진단 패치 패널{PCB FOR PATCH PANEL AND NETWORK STATUS DIAGNOSIS PATCH PANEL INCLUDING THE SAME}

아래 실시예들은 패치 패널용 PCB 및 이를 포함하는 네트워크 진단 패치 패널을 제공하는 기술에 관한 것이다. 보다 구체적으로, 메인 선로 페어 간 커패시턴스에 평형을 주어 용량형 누화와 유동성 누화를 최대한 줄여 카테고리 6급(UTP 4페어에서 각 페어당 250MHZ)까지 전송할 수 있는 패치 패널용 PCB 및 상기 패치 패널용 PCB를 포함하며 실시간으로 LED를 통해 사용자의 통신유무 및 장애발생시 신속한 관리 대응이 가능한 네트워크 진단 기능을 가진 패치 패널에 관한 것이다.

EIA/TIA 및 ISO/IEC 표준 규격은 유선 통신 케이블의 전송속도(Mbps)와 전송대역(MHz)에 따른 카테고리(Category, Cat.)를 구분하고 있다. 전송속도(Mbps)와 전송대역(MHz)이 높아 질수록 더 높은 카테고리 등급에 해당된다. 최근 많이 사용되는 Cat.5 등급의 유선 통신 케이블은 100Mbps의 전송속도와 100MHz의 전송대역을 가지며, Cat.6 등급의 유선 통신 케이블은 1Gbps의 전송속도와 250MHz의 전송대역을 가진다. 컴퓨팅 성능 개선으로 통신 속도가 빨라지고 있어 높은 카테고리의 유선 통신 케이블에 관한 수요가 증가하고 있다. 이에 따라, 높은 카테고리 등급의 유선 통신 케이블과 호환되는 패치 패널의 수요 역시 증가하고 있다.

유선 통신에 사용되는 UTP(unshieled twisted pair) 케이블은 비차폐 꼬임 전선이다. UTP 케이블 내부의 전선은 8개이다. 각 전선은 코어의 도체선과 도체선의 외부를 보호하도록 감싸는 외피를 포함한다. 전선들은 2개씩 페어를 이루며 꼬여 있다. 따라서 UTP 케이블 내에 4개의 전선 페어로 구성된다.

UTP 케이블 및 패치 패널을 포함하여 구성되는 유선 통신 시스템은 음성 신호급의 전송 속도에서는 문제가 발생되고 있지 않으나, Cat.5 이상 고주파 등급에서는 UTP 케이블의 꼬임이 풀리게 되는 패치 패널용 PCB 선로상에서 근단 누화, 감쇠 손실, 반사 손실 등의 문제가 발생한다. ISO/IEC 등의 국제 표준에서 이에 대한 제한치를 규제하고 있다.

실시예들과 관련된 배경기술로, 대한민국 등록특허공보 KR 10-0287956 B1은 비차폐 꼬임 케이블 접속용 차등모드 누화 억제장치를 개시한다. 구체적으로, 선행문헌은 고주파 전송 성능을 향상시키기 위하여 다수의 전송 선로를 배열함에 있어서, PCB 기판(P)의 전, 후 양면에 존재하는 4개의 쌍 중에서 스파이럴 형태의 커패시턴스를 전면 선로 1(11)의 배면에 후면 선로 3(13')을, 전면 선로 3(13)의 배면에 후면 선로 5(15')를, 전면 선로 6(16)의 배면에 후면 선로 8(18')를 동일한위치에 배치시키고 상기한 각 선로의 스파이럴 형태를 곡선으로 회전 설치시키며 커패시턴스의 두께는 0.2- 0.5mm로 하고 각 선로의 간격은 0.2 - 0.5mm로 구성 비차폐 꼬임(UTP)케이블 접속용 차등모드 누화 억제장치를 개시한다.

이를 통해, 선행문헌은 비차폐 꼬임(UTP)케이블을 활용하여 고속 데이터 전송망의 100Mb/s 전송속도 에서도 UTP 케이블의 꼬임이 풀리게 되는 플러그와 접속장치의 선로상에서 근단간의 누화손실 및 감쇠, 반사손실이 발생하는 것을 억제시키고 또한 플러그와 결합되는 접속장치의 내부에 작은 면적에 만족할 수 있도록 설계하는 방법을 제공하고 있다.

또한, 대한민국 등록특허공보 KR 10-1848933 B1은 모듈러잭을 개시한다. 구체적으로, 선행문헌은 통신 케이블 플러그의 플러그핀과 접속되는 복수 개의 인터페이스핀; 인터페이스핀이 접속되는 회로기판; 및, 회로기판에 접속되며, 인터페이스핀과 회로 패턴에 의하여 전기적으로 연결되는 복수 개의 커넥팅핀;을 포함하며, 인터페이스핀 또는 커넥팅핀이 회로기판에 접속되는 부분에 보조 패턴이 구비되고, 인터페이스핀은 회로기판의 일면에 구비된 인터페이스 단자에 접속되고, 커넥팅핀은 회로기판의 배면에 구비되는 커넥팅 단자에 접속되며, 보조 패턴의 일단은 복수 개의 인터페이스 단자 또는 복수 개의 커넥팅 단자 중 커넥팅 단자에 연결되며, 보조 패턴이 구비되는 커넥팅 단자는 통신 케이블을 구성하는 하나의 페어를 구성하는 한 쌍의 도체선과 각각 전기적으로 연결되는 한 쌍의 회로 패턴 중 길이가 더 짧은 회로 패턴이 연결된 커넥팅 단자인 것을 특징으로 하는 모듈러잭을 개시한다. 이상을 통해, CAT.6A 등급과 같은 고속 및 고주파 통신에서 사용되는 모듈러잭에서 발생되는 크로스 토크를 완화하고자 한다.

그러나 선행문헌들은 거리가 가까운 메인 선로 페어 쌍은 보상 커패시턴스 패턴을 배선함으로써, 메인 선로 페어 사이의 커패시턴스에 평형을 주어 기생 커패시턴스를 보다 상쇄시키는 한편, 거리가 먼 메인 선로 페어 쌍은 보조 커패시턴스 패턴을 배선하지 않음으로써, PCB 공간을 효율적으로 사용하는 패치 패널용 PCB를 개시·시사·암시하지 않는다. 또한, 선행문헌들은 하나의 PCB 내에서 발생하는 누화 방지를 넘어, 제1 PCB(통신 신호를 전송하는 패치 패널용 PCB)와 제2 PCB(LED를 통해 사용자의 통신유무 및 장애발생을 모니터링하기 위한 네트워크 감지 PCB) 사이의 누화를 방지하기 위하여 추가 보상 커패시턴스 패턴이 배선된 패치 패널용 PCB를 개시·시사·암시하지 않는다. 나아가, 선행문헌들은 비차폐 꼬임 케이블(UTP)을 활용하여 고속데이터 전송망의 전송 속도에서도 UTP 케이블의 꼬임이 플리게 되는 플러그와 접속장치의 선로상에서 근단누화 손실 및 감쇠, 반사손실이 발생하는 것을 억제시키고 실시간으로 네트워크 상태를 LED를 통해 확인할 수 있고 RJ-45 모듈러 커넥터 잭 to RJ-45 모듈러 커넥터 잭 방식으로 설계되어 장애발생 및 관리자 부재시 누구나 쉽게 효과적으로 사용할 수 있는 패치 패널을 개시·시사·암시하지 않는다.

이에 따라, 상기 선행문헌들에 개시·시사·암시되지 않은 기술적 과제를 해결하기 위한 패치 패널용 PCB 및 이를 포함하는 네트워크 진단 패치 패널의 구현이 요청된다.

실시예들은 거리가 가까운 메인 선로 페어 쌍은 보상 커패시턴스 패턴을 배선함으로써, 메인 선로 페어 쌍 사이의 커패시턴스에 평형을 주어 기생 커패시턴스를 보다 상쇄시키는 한편, 거리가 먼 메인 선로 페어 쌍은 보조 커패시턴스 패턴을 배선하지 않음으로써, PCB 공간을 효율적으로 사용하는 패치 패널용 PCB를 제공하고자 한다.

실시예들은 하나의 PCB 내에서 발생하는 누화 방지를 넘어, 제1 PCB(통신 신호를 전송하는 패치 패널용 PCB)와 제2 PCB(LED를 통해 사용자의 통신유무 및 장애발생을 모니터링하기 위한 네트워크 감지 PCB) 사이의 누화를 방지하기 위하여 추가 보상 커패시턴스 패턴이 배선된 패치 패널용 PCB를 제공하고자 한다.

실시예들은 비차폐 꼬임 케이블(UTP)을 활용하여 고속데이터 전송망의 전송 속도에서도 UTP 케이블의 꼬임이 플리게 되는 플러그와 접속장치의 선로상에서 근단누화 손실 및 감쇠, 반사손실이 발생하는 것을 억제시키고 실시간으로 네트워크 상태를 LED를 통해 확인할 수 있고 RJ-45 모듈러 커넥터 잭 to RJ-45 모듈러 커넥터 잭 방식으로 설계되어 장애발생 및 관리자 부재시 누구나 쉽게 효과적으로 사용할 수 있는 네트워크 진단 패치 패널을 제공하고자 한다.

나아가, 실시예들은 배경 기술에서 언급한 과제들 및 본 명세서에서 드러나는 해당 기술 분야의 과제들을 해결하기 위한 패치 패널용 PCB 및 이를 포함하는 네트워크 진단 패치 패널을 제공하고자 한다.

일실시예에 따른 패치 패널용 PCB는 기본 단위 패턴을 가지고, 기본 단위 패턴은 제1 홀(hole) 그룹과 제2 홀 그룹을 포함하고, 상기 제1 홀 그룹은 제1 모듈러 커넥터 잭과 연결 가능하고, 상기 제2 홀 그룹은 제2 모듈러 커넥터 잭과 연결 가능하고, 상기 제1 홀 그룹의 홀들은 두 개씩 중복되지 않게 홀 페어를 이루고, 상기 제2 홀 그룹의 홀들은 두 개씩 중복되지 않게 홀 페어를 이루고, 상기 제1 홀 그룹의 각각의 홀과 상기 제2 홀 그룹의 각각의 홀은 미리 정의된 대응 관계에 따라 메인 선로를 통해 연결되고, 상기 미리 정의된 대응 관계는 제1 홀 그룹의 제1-A 홀 페어의 홀들과 제2 홀 그룹의 제2-A 홀 페어의 홀들이 제A 메인 선로 페어를 통해 연결되는 대응 관계이고, 미리 정의된 거리 측정법으로 메인 선로 페어 간 거리를 측정했을 때 메인 선로 페어 간 거리가 최대인 메인 선로 페어 쌍을 제외한 메인 선로 페어 쌍들은 보상 커패시턴스 패턴을 가진다.

일실시예에 따르면, 상기 보상 커패시턴스 패턴을 가지는 메인 선로 페어 쌍의 제B 메인 선로 페어와 제C 메인 선로 페어에서, 상기 제B 메인 선로 페어와 연결된 상기 제1 홀 그룹의 제1-B 홀 페어의 홀들 또는 상기 제2 홀 그룹의 제2-B 홀 페어의 홀들 중 적어도 하나의 홀에서 제B 보상 선로가 형성되고, 상기 제B 보상 선로가 형성된 홀 그룹에 속하고 상기 제C 메인 선로 페어와 연결된 홀 페어의 홀들 중 적어도 하나의 홀에서 제C 보상 선로가 형성되고, 상기 보상 커패시턴스 패턴은 상기 제B 보상 선로와 상기 제C 보상 선로에 의해 형성된다.

일실시예에 따르면, 상기 제B 보상 선로는 선로의 전체 길이에 대해 미리 정의된 비율 이상의 선로 성분이 상기 제C 보상 선로를 구성하는 선로 성분과 평행하다.

일실시예에 따르면, 상기 제B 보상 선로와 상기 제C 보상 선로 간의 최소 간격은 상기 제B 보상 선로 또는 상기 제C 보상 선로의 최대폭보다 작거나 같다.

일실시예에 따르면, 메인 선로 간 최소 간격은 메인 선로의 최대폭보다 작거나 같다.

일실시예에 따르면, 상기 메인 선로 간 최소 간격은 상기 보상 커패시턴스 패턴을 형성하는 보상 선로 간 최소 간격과 동일하다.

일실시예에 따르면, 상기 미리 정의된 거리 측정법은, 메인 선로 페어 쌍을 구성하는 제D 메인 선로 페어와 제E 메인 선로 페어에서, 상기 제D 메인 선로 페어의 각각의 메인 선로와 상기 제E 메인 선로 페어의 각각의 메인 선로의 최소 간격의 합으로 거리를 측정한다.

일실시예에 따르면, 상기 제1 홀 그룹 중 제1-F 홀 페어는 제2 PCB와 연결되고, 제F 메인 선로 페어는 상기 제1-F 홀 페어와 연결되고, 제G 메인 선로 페어는 상기 미리 정의된 거리 측정법으로 거리를 측정했을 때 상기 제F 메인 선로 페어와 가장 가까운 메인 선로 페어이고, 상기 제F 메인 선로 페어와 제G 메인 선로 페어로 이루어진 메인 선로 페어 쌍은 추가 보상 커패시턴스 패턴을 가진다.

일실시예에 따르면, 상기 패치 패널용 PCB는 상기 기본 단위 패턴을 하나 이상 포함한다.

일실시예에 따른 네트워크 진단 패치 패널은 제1 PCB, 제1 모듈러 커넥터 잭, 및 제2 모듈러 커넥터 잭을 포함하고, 상기 제1 PCB의 기본 단위 패턴은 제1 홀(hole) 그룹과 제2 홀 그룹을 포함하고, 상기 제1 홀 그룹의 홀들은 두 개씩 중복되지 않게 홀 페어를 이루고, 상기 제2 홀 그룹의 홀들은 두 개씩 중복되지 않게 홀 페어를 이루고, 상기 제1 홀 그룹의 각각의 홀과 상기 제2 홀 그룹의 각각의 홀은 미리 정의된 대응 관계에 따라 메인 선로를 통해 연결되고, 상기 미리 정의된 대응 관계는 제1 홀 그룹의 제1-A 홀 페어의 홀들과 제2 홀 그룹의 제2-A 홀 페어의 홀들이 제A 메인 선로 페어(메인 선로 페어는 두 개의 메인 선로로 구성됨)을 통해 연결되는 대응 관계이고, 미리 정의된 거리 측정법으로 메인 선로 페어 간 거리를 측정했을 때 메인 선로 페어 간 거리가 최대인 메인 선로 페어 쌍을 제외한 메인 선로 페어 쌍들은 보상 커패시턴스 패턴을 가지고, 상기 제1 모듈러 커넥터 잭은 상기 제1 홀 그룹과 연결되고, 상기 제2 모듈러 커넥터 잭은 상기 제2 홀 그룹과 연결된다.

일실시예에 따르면, 상기 제1 모듈러 커텍터 잭과 제2 모듈러 커넥터 잭은 RJ-45 모듈러 커넥터 잭이다.

일실시예에 따르면, 상기 네트워크 진단 패치 패널은 제2 PCB를 더 포함하고, 상기 제1 PCB는 상기 제1 홀 그룹 중 제1-F 홀 페어를 통해 상기 제2 PCB와 연결되고, 제F 메인 선로 페어는 상기 제1-F 홀 페어와 연결되고, 제G 메인 선로 페어는 상기 미리 정의된 거리 측정법으로 거리를 측정했을 때 상기 제F 메인 선로 페어와 가장 가까운 메인 선로 페어이고, 상기 제F 메인 선로 페어와 제G 메인 선로 페어로 이루어진 메인 선로 페어 쌍은 추가 보상 커패시턴스 패턴을 가지고, 상기 제2 PCB는, 상기 제1 PCB로부터 통신 신호를 감지하는 통신 감지부, 상기 통신 신호와 기준 전압 또는 전류를 비교하여 네트워크 상태를 진단하는 비교 회로부, 및 LED로 통신 네트워크 상태를 표시하는 상태 표시부를 포함한다.

일실시예에 따르면, 상기 제1PCB는 상기 기본 단위 패턴을 하나 이상 포함한다.

실시예들은 거리가 가까운 메인 선로 페어 쌍은 보상 커패시턴스 패턴을 배선함으로써, 메인 선로 페어 쌍 사이의 커패시턴스에 평형을 주어 기생 커패시턴스를 보다 상쇄시키는 한편, 거리가 먼 메인 선로 페어 쌍은 보조 커패시턴스 패턴을 배선하지 않음으로써, PCB 공간을 효율적으로 사용하는 패치 패널용 PCB를 제공할 수 있다.

실시예들은 하나의 PCB 내에서 발생하는 누화 방지를 넘어, 제1 PCB(통신 신호를 전송하는 패치 패널용 PCB)와 제2 PCB(LED를 통해 사용자의 통신유무 및 장애발생을 모니터링하기 위한 네트워크 감지 PCB) 사이의 누화를 방지하기 위하여 추가 보상 커패시턴스 패턴이 배선된 패치 패널용 PCB를 제공할 수 있다.

실시예들은 비차폐 꼬임 케이블(UTP)을 활용하여 고속데이터 전송망의 전송 속도에서도 UTP 케이블의 꼬임이 플리게 되는 플러그와 접속장치의 선로상에서 근단누화 손실 및 감쇠, 반사손실이 발생하는 것을 억제시키고 실시간으로 네트워크 상태를 LED를 통해 확인할 수 있고 RJ-45 모듈러 커넥터 잭 to RJ-45 모듈러 커넥터 잭 방식으로 설계되어 장애발생 및 관리자 부재시 누구나 쉽게 효과적으로 사용할 수 있는 네트워크 진단 패치 패널을 제공할 수 있다.

한편, 실시예들에 따른 효과는 이상에서 언급한 것으로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 해당 기술 분야의 통상의 지식을 가진 자에게 명확히 이해될 수 있을 것이다.

도 1은 일실시예에 따른 패치 패널용 PCB의 기본 단위 패턴을 설명하기 위한 도면이다.
도 2a 및 2b는 일실시예에 따른 패치 패널용 PCB를 설명하기 위한 도면이다.
도 3은 일실시예에 따른 패치 패널용 PCB의 기본 단위 패턴을 설명하기 위한 보충 도면이다.
도 4는 일실시예에 따른 네트워크 감지 PCB를 설명하기 위한 도면이다.
도 5a 및 5b는 일실시예에 따른 네트워크 진단 패치 패널을 설명하기 위한 도면이다.
도 6a 내지 6c는 일실시예 따른 네트워크 진단 패치 패널 적용 효과를 설명하기 위한 도면이다.

이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.

실시예들에 대한 특정한 구조적 또는 기능적 설명들은 단지 예시를 위한 목적으로 개시된 것으로서, 다양한 형태로 변경되어 실시될 수 있다. 따라서, 실시예들은 특정한 개시형태로 한정되는 것이 아니며, 본 명세서의 범위는 기술적 사상에 포함되는 변경, 균등물, 또는 대체물을 포함한다.

제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이런 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 해석되어야 한다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.

실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안 된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 구성요소와 다른 구성요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용 시 또는 동작 시 구성요소들의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들어, 도면에 도시되어 있는 구성요소를 뒤집을 경우, 다른 구성요소의 "아래(below)"또는 "아래(beneath)"로 기술된 구성요소는 다른 구성요소의 "위(above)"에 놓일 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 구성요소는 다른 방향으로도 배향될 수 있으며, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

도 1은 일실시예에 따른 패치 패널용 PCB의 기본 단위 패턴을 설명하기 위한 도면이다.

후술 도 2의 패치 패널용 PCB(200, 200')는 기본 단위 패턴(101, 101')을 포함할 수 있다. 도 1은 전면 기본 단위 패턴(101)과 후면 기본 단위 패턴(101')을 도시한다. 기본 단위 패턴(101, 101')은 제1 홀 그룹(111-118, 111'-118')과 제2 홀 그룹(121-128, 121'-128')을 포함할 수 있다. 제1 홀 그룹(111-118, 111'-118')은 제1-1 홀(111, 111'), 제1-2 홀(112, 112'), 제1-3 홀(113, 113'), 제1-4 홀(114, 114'), 제1-5 홀(115, 115'), 제1-6 홀(116, 116'), 제1-7 홀(117, 117'), 제1-8 홀(118, 118')을 포함할 수 있다. 제2 홀 그룹(121-128, 121'-128')은 제2-1 홀 (121, 121'), 제2-2 홀 (122, 122'), 제2-3 홀 (123, 123'), 제2-4 홀 (124, 124'), 제2-5 홀 (125, 125'), 제2-6 홀 (126, 126'), 제2-7 홀 (127, 127'), 제2-8 홀 (128, 128')을 포함할 수 있다.

제1 홀 그룹(111-118, 111'-118')과 제2 홀 그룹(121-128, 121'-128')은 모듈러 커낵터 잭과 연결될 수 있다. 모듈러 커넥터 잭의 핀은 제1 홀 그룹(111-118, 111'-118') 또는 제2 홀 그룹(121-128, 121'-128')에 직접 연결될 수 있다. 모듈러 커넥터 잭은 RJ-45 모듈러 커넥터 잭일 수 있다. 모듈러 커넥터 잭은 비차폐 꼬임(UTP) 케이블과 연결될 수 있다.

제1 홀 그룹(111-118, 111'-118')의 홀들은 두 개씩 중복되지 않게 홀 페어를 이룰 수 있다. 가령, 제1 홀 그룹(111-118, 111'-118')의 홀들은 전면 기본 단위 패턴(101)을 기준으로 제1-1 홀 페어(111, 112), 제1-2 홀 페어(113, 116), 제1-3 홀 페어(114, 115), 제1-4 홀 페어(117, 118)를 이룰 수 있다. 제2 홀 그룹(121-128, 121'-128')의 홀들 역시 두 개씩 중복되지 않게 홀 페어를 이룰 수 있다. 예를 들어, 제2 홀 그룹(121-128, 121'-128')의 홀들은 전면 기본 단위 패턴(101)을 기준으로 제2-1 홀 페어(121, 122), 제2-2 홀 페어(123, 126), 제2-3 홀 페어(124, 125), 제2-4 홀 페어(127, 128)를 이룰 수 있다. 제1홀 그룹(111-118, 111'-118')의 홀 페어들은 UTP의 4 전선 페어와 대응될 수 있다. 제2 홀 그룹(121-128, 121'-128')의 홀 페어들도 UTP의 4 전선 페어와 대응될 수 있다.

제1 홀 그룹(111-118, 111'-118')의 홀들과 제2 홀 그룹(121-128, 121'-128')의 홀들은 메인 선로(131-138)를 통해 연결될 수 있다. 메인 선로(131-138) 패치 패널용 PCB(200, 200')의 전면 및 후면에 배선될 수 있다. 메인 선로(131-138)는 제1 메인 선로(131), 제2 메인 선로(132), 제3 메인 선로(133), 제4 메인 선로(134), 제5 메인 선로(135), 제6 메인 선로(136), 제7 메인 선로(137), 제8 메인 선로(138)를 포함할 수 있다.

제1 홀 그룹(111-118, 111'-118')의 각각의 홀과 제2 홀 그룹(121-128, 121'-128')의 각각의 홀은 미리 정의된 대응 관계에 따라 메인 선로(131-138)를 통해 연결될 수 있다. 미리 정의된 대응 관계는 제1 홀 그룹(111-118, 111'-118')의 제1-A 홀 페어의 홀들과 제2 홀 그룹(121-128, 121'-128')의 제2-A 홀 페어의 홀들이 제A 메인 선로 페어를 통해 연결되는 대응 관계이다. 가령, 제1-1 홀 페어(111, 112)은 제1 메인 선로 페어(131, 132)를 통해 제2-1 홀 페어(121, 122)와 연결될 수 있다. 보다 자세한 사항은 도 3을 참조하여 후술한다.

기본 단위 패턴(101, 101')에서 미리 정의된 거리 측정법으로 메인 선로 페어 간 거리를 측정했을 때 메인 선로 페어 간 거리가 최대인 메인 선로 페어 쌍을 제외한 메인 선로 페어 쌍들은 보상 커패시턴스 패턴(141-147)을 가질 수 있다. 도 1은 미리 정의된 거리 측정법에 따라 메인 선로 페어 간 거리를 측정했을 때 메인 선로 페어 간 거리가 최대인 제1 메인 선로 페어(131, 132)와 제4 메인 선로 페어(137, 138)를 제외한 메인 선로 페어 쌍들이 보상 커패시턴스 패턴(141-147)을 가지는 모습을 도시하고 있다. 구체적인 내용은 도 3을 참조하여 후술한다.

도 2a 및 2b는 일실시예에 따른 패치 패널용 PCB를 설명하기 위한 도면이다.

도 2a는 패치 패널용 PCB 전면(200)을 도시하고 있다. 도 2b는 패치 패널용 PCB 후면(200')을 도시하고 있다.

패치 패널용 PCB 전면(200)은 하나 이상의 커넥터(221-223)를 포함할 수 있다. 커넥터(221-223)는 패치 패널용 PCB(200, 200')과 네트워크 감지 PCB(400)를 연결할 수 있다.

패치 패널용 PCB(200, 200')는 하나 이상의 기본 단위 패턴을 포함할 수 있다. 기본 단위 패턴은 모듈러 커낵터 잭과 연결되고, 모듈러 커낵터 잭은 UTP 케이블과 연결된다. 따라서 하나의 기본 단위 패턴은 하나의 포트가 된다.

도 2와 같이, 패치 패널용 PCB(200, 200')는 6포트로 구성될 수 있다. 이 경우, 패치 패널용 PCB(200, 200')은 제1 기본 단위 패턴(101, 101'), 제2 기본 단위 패턴(102, 102'), 제3 기본 단위 패턴(103, 103'), 제4 기본 단위 패턴(104, 104'), 제5 기본 단위 패턴(105, 105'), 제6 기본 단위 패턴(106, 106')을 포함할 수 있다.

일실시예에서, 네트워크 진단 패치 패널은 기본 단위가 24포트일 수 있으며, 따라서 도2의 6포트 패치 패널용 PCB(200, 200') 4개를 연결하여 구성될 수 있다. 또는, 4포트 패치 패널용 PCB(미도시) 6개, 8포트 패치 패널용 PCB(미도시) 3개, 12포트 패치 패널용 PCB(미도시) 2개, 24포트 패치 패널용 PCB(미도시) 1개로 구성될 수 있다.

일실시예에서, 제1 홀 그룹(111-118, 111'-118') 중 제1-F 홀 페어는 제2 PCB와 연결되고, 제F 메인 선로 페어는 제1-F 홀 페어와 연결되고, 제G 메인 선로 페어는 미리 정의된 거리 측정법으로 거리를 측정했을 때 제F 메인 선로 페어와 가장 가까운 메인 선로 페어이고, 제F 메인 선로 페어와 제G 메인 선로 페어로 이루어진 메인 선로 페어 쌍은 추가 보상 커패시턴스 패턴을 가질 수 있다. 미리 정의된 거리 측정법은 도 3을 참조하여 후술한다.

예를 들어, 제1 기본 단위 패턴(101)의 제1 홀 그룹(111-118, 111'-118') 중 제1-2 홀 페어(113, 116)의 제1-3 홀(113)은 제1 연결 선로(211)와 연결될 수 있고, 제1-6 홀(116)은 제2 연결 선로(212)와 연결될 수 있다. 제1 연결 선로(211) 및 제2 연결 선로(212)는 제1 커넥터(221)와 연결될 수 있다. 제1 커넥터(221)는 네트워크 감지 PCB(400)와 연결될 수 있다. 네트워크 감지 PCB(400)에 대해서는 도 4를 참조하여 후술한다.

제2 메인 선로 페어(133, 136)는 제1-3 홀(113)과 연결될 수 있다. 제3 메인 선로 페어(134, 135)는 미리 정의된 거리 측정법으로 거리를 측정했을 때 제2 메인 선로 페어(133, 136)와 가장 가까운 메인 선로 페어일 수 있다. 미리 정의된 거리 측정법에 대해서는 도 3을 참조하여 후술한다. 제2 메인 선로 페어(133, 136)와 제3 메인 선로 페어(134, 135)로 이루어진 메인 선로 페어 쌍은 도 1의 추가 보상 커패시턴스 패턴(151, 152)을 가질 수 있다. 도 1의 추가 보상 커패시턴스 패턴(151, 152)은 도 2b의 제1 기본 단위 패턴 후면(101')에도 있다(기호 미도시).

제1 추가 보상 커패시턴스 패턴(151)은 제6 메인 선로(136)와 제4 메인 선로(134) 사이에 배선될 수 있다. 제2 추가 보상 커패시턴스 패턴(152)은 제3 메인 선로(133)와 제5 메인 선로(135) 사이에 배선될 수 있다. 추가 보상 커패시턴스 패턴(151, 152)은 패치 패널용 PCB(200, 200')과 네트워크 감지 PCB(400) 사이에 발생하는 기생 커패시턴스를 상쇄시켜 소거할 수 있다. 이를 통해, 다수 모듈러 잭, 저항, LED 사이에 발생되는 기생 커패시턴스를 상쇄시킬 수 있다. 이를 통해, PCB 간 누화를 최대한 줄여, 패치 패널용 PCB(200, 200')로는 카테고리 6급(UTP 4페어에서 각 페어당 250MHZ)까지 전송하면서 네트워크 감지 PCB(400)로는 LED를 통해 사용자의 통신유무 및 장애발생을 모니터링하는 패치 패널을 구성할 수 있다.

한편, 실시예는 네트워크 감지 PCB(400)와 연결되는 홀 페어가 제1-2 홀 페어(113, 116)인 경우를 상정하고 있다. 그러나 이는 예시일 뿐이며 네트워크 감지 PCB(400)와 연결되는 홀 페어는 다른 홀 페어가 될 수 있다.

도 3은 일실시예에 따른 패치 패널용 PCB의 기본 단위 패턴을 설명하기 위한 보충 도면이다.

도 3에서 제1 메인 선로 페어(131, 132)는 주황색, 제2 메인 선로 페어(133, 136)는 초록색, 제3 메인 선로 페어(134, 135)는 파란색, 제4 메인 선로 페어(137, 138)는 갈색으로 도시되어 있다. 색상은 각 메인 선로 페어의 구별 편의성을 위한 것일 뿐이며, 패치 패널용 PCB(200, 200')의 실제 선로 색상과는 무관하다.

[메인 선로의 배선]

제1홀 그룹(111-118, 111'-118')의 홀 페어들은 UTP의 4 전선 페어와 대응될 수 있다. 제2 홀 그룹(121-128, 121'-128')의 홀 페어들도 UTP의 4 전선 페어와 대응될 수 있다. 제1 홀 그룹(111-118, 111'-118')의 홀들과 제2 홀 그룹(121-128, 121'-128')의 홀들은 메인 선로(131-138)를 통해 연결될 수 있다.

제1 홀 그룹(111-118, 111'-118')의 각각의 홀과 제2 홀 그룹(121-128, 121'-128')의 각각의 홀은 미리 정의된 대응 관계에 따라 메인 선로(131-138)를 통해 연결될 수 있다. 미리 정의된 대응 관계는 제1 홀 그룹(111-118, 111'-118')의 제1-A 홀 페어의 홀들과 제2 홀 그룹(121-128, 121'-128')의 제2-A 홀 페어의 홀들이 제A 메인 선로 페어를 통해 연결되는 대응 관계이다. 구체적으로, 제1-1 홀 페어(111, 112)는 제1 메인 선로 페어(131, 132)를 통해 제2-1 홀 페어(121, 122)와 연결되고, 제1-2 홀 페어(113, 116)는 제2 메인 선로 페어(133, 136)를 통해 제2-2 홀 페어(123, 126)와 연결되고, 제1-3 홀 페어(114, 115)는 제3 메인 선로 페어(134, 135)를 통해 제2-3 홀 페어(124, 125)와 연결되고, 제1-4 홀 페어(117, 118)는 제4 메인 선로 페어(137, 138)를 통해 제2-4 홀 페어(127, 128)와 연결될 수 있다. 제1 메인 선로 페어(131, 132), 제2 메인 선로 페어(133, 136), 제3 메인 선로 페어(134, 135), 제4 메인 선로 페어(137, 138)의 각각의 메인 선로는 최대한 나란히 배열될 수 있다.

미리 정의된 대응 관계는 제1 홀 그룹(111-118, 111'-118')의 제1-A 홀 페어의 홀들과 제2 홀 그룹(121-128, 121'-128')의 제2-A 홀 페어의 홀들이 제A 메인 선로 페어를 통해 연결되는 대응 관계이기만 하면, 도 3의 대응 관계에 국한되지 않는다. 가령, 제1-1 홀 페어(111, 112)는 도시되지 않은 제1' 메인 선로 페어를 통해 제2-2 홀 페어(123, 126)와 연결되고, 제1-2 홀 페어(113, 116)는 도시되지 않은 제2' 메인 선로 페어를 통해 제2-2 홀 페어(123, 126)와 연결되고, 제1-3 홀 페어(114, 115)는 제3 메인 선로 페어(134, 135)를 통해 제2-3 홀 페어(124, 125)와 연결되고, 제1-4 홀 페어(117, 118)는 제4 메인 선로 페어(137, 138)를 통해 제2-4 홀 페어(127, 128)와 연결될 수 있다.

이를 통해, 패치 패널용 PCB(200, 200')는 T-568A 케이블 간 다이렉트 연결, T-568B 케이블 간 다이렉트 연결, T-568A 케이블과 T-568B 케이블 간 크로스 연결을 모두 지원할 수 있다.

[보상 커패시턴스]

미리 정의된 거리 측정법으로 메인 선로 페어 간 거리를 측정했을 때 메인 선로 페어 간 거리가 최대인 메인 선로 페어 쌍을 제외한 메인 선로 페어 쌍들은 보상 커패시턴스 패턴(141-147)을 가질 수 있다. 도 3은 미리 정의된 거리 측정법에 따라 메인 선로 페어 간 거리를 측정했을 때 메인 선로 페어 간 거리가 최대인 제1 메인 선로 페어(131, 132)와 제4 메인 선로 페어(137, 138)를 제외한 메인 선로 페어 쌍들이 보상 커패시턴스 패턴(141-147)을 가지는 모습을 도시하고 있다. 미리 정의된 거리 측정법과 관련된 구체적인 내용은 후술한다.

일실시예에서, 보상 커패시턴스 패턴(141-147)을 가지는 메인 선로 페어 쌍의 제B 메인 선로 페어와 제C 메인 선로 페어에서, 제B 메인 선로 페어와 연결된 제1 홀 그룹(111-118, 111'-118')의 제1-B 홀 페어의 홀들 또는 제2 홀 그룹(121-128, 121'-128')의 제2-B 홀 페어의 홀들 중 적어도 하나의 홀에서 제B 보상 선로가 형성되고, 제B 보상 선로가 형성된 홀 그룹에 속하고 제C 메인 선로 페어와 연결된 홀 페어의 홀들 중 적어도 하나의 홀에서 제C 보상 선로가 형성될 수 있다. 보상 커패시턴스 패턴(141-147)은 커패시턴스 패턴은 제B 보상 선로와 제C 보상 선로에 의해 이 형성될 수 있다.

예를 들어, 제1 보상 커패시턴스 패턴(141)을 가지는 메인 선로 페어 쌍인 제3 메인 선로 페어(134, 135)와 제4 메인 선로 페어(137, 138)에서, 제3 메인 선로 페어(134, 135)와 연결된 제1-3 홀 페어(114, 115) 또는 제2-3 홀 페어(124, 125) 중 제1-5 홀(115, 115')에서 제1 보상 선로가 형성되고, 제1-5 홀(115, 115')이 형성된 제1홀 그룹(111-118, 111'-118')에 속하고 제4 메인 선로 페어(137, 138)와 연결된 홀 페어인 제1-4 홀 페어(117, 118) 홀들 중 제1-7 홀(117, 117')에서 제2 보상 선로가 형성될 수 있다. 제1 보상 커패시턴스 패턴(141)은 커패시턴스 패턴은 제1 보상 선로와 제2 보상 선로에 의해 이 형성될 수 있다. 나머지 보상 커패시턴스 패턴(142-147)도 마찬가지이다.

일실시예에서, 제B 보상 선로는 선로의 전체 길이에 대해 미리 정의된 비율 이상의 선로 성분이 제C 보상 선로를 구성하는 선로 성분과 평행할 수 있다.

구체적으로, 각각의 보상 커패시턴스 패턴(141-147)을 구성하는 두 보상 선로에서, 하나의 보상 선로는 선로의 전체 길이에 대해 미리 정의된 비율 이상의 선로 성분이 나머지 하나의 보상 선로를 구성하는 선로 성분과 평행할 수 있다. 미리 정의된 비율은 50% 이상, 75% 이상, 80% 이상 등일 수 있으며, 실시예에 따라 적합하게 설정될 수 있다. 미리 정의된 비율은 보상 커패시턴스 패턴(141-147)별로 달리 설정될 수 있다. 보상 커패시턴스 패턴(141-147)을 구성하는 보상 선로들이 일정 비율 이상 평행함으로써 목표하는 보상 커패시턴스를 확보할 수 있다.

일실시예에서, 메인 선로 간 최소 간격은 메인 선로의 최대폭보다 작거나 같을 수 있다. 또한, 메인 선로 간 최소 간격은 커패시턴스 패턴을 형성하는 보상 선로 간 최소 간격과 동일할 수 있다. 보상 선로 간 최소 간격은 보상 선로 최대폭보다 작거나 같을 수 있다.

예를 들어, 부분 확대도(300)는 메인 선로 최대폭(301)과 메인 선로 간 최소 간격(302)을 도시하고 있다. 메인 선로 최대폭(301)은 0.35mm, 메인 선로 간 최소 간격(302)는 0.2mm일 수 있다. 메인 선로 최대폭(301)은 메인 선로 간 최소 간격(302)보다 75% 이상 클 수 있다.

보상 선로의 최대폭은 0.2mm일 수 있다. 하나의 보상 커패시턴스를 구성하는 보상 선로 간의 최소 간격은 0.2mm일 수 있다. 메인 선로 간 최소 간격(302)은 하나의 보상 커패시턴스를 구성하는 보상 선로 간의 최소 간격과 동일할 수 있다. 하나의 보상 커패시턴스를 구성하는 보상 선로 간의 최소 간격은 보상 선로 최대폭보다 작거나 같을 수 있다.

[미리 정의된 거리 측정법]

일실시예에서, 미리 정의된 거리 측정법은 메인 선로 페어 쌍을 구성하는 제D 메인 선로 페어와 제E 메인 선로 페어에서, 제D 메인 선로 페어의 각각의 메인 선로와 제E 메인 선로 페어의 각각의 메인 선로의 최소 간격의 합으로 거리를 측정하는 방식일 수 있다.

예를 들어, 메인 선로 최대폭(301)을 w, 메인 선로 간 최소 간격(302)은 d라고 하면, 제1 메인 선로 페어(131, 132)와 제2 메인 선로 페어(133, 136) 쌍의 거리는 다음과 같이 12d+8w로 구해질 수 있다:

i) 제1 메인 선로(131)와 제3 메인 선로(133)의 최소 간격: 5d+4w

ii) 제1 메인 선로(131)와 제6 메인 선로(136)의 최소 간격: 2d+w

iii) 제2 메인 선로(132)와 제3 메인 선로(133)의 최소 간격: 4d+3w

iv) 제2 메인 선로(132)와 제6 메인 선로(136)의 최소 간격: d

v) 상기 i) 내지 iv)를 모두 합한 값: 12d+8w

마찬가지로, 제1 메인 선로 페어(131, 132)와 제3 메인 선로 페어(134, 135) 쌍의 거리는 12d+8w, 제1 메인 선로 페어(131, 132)와 제4 메인 선로 페어(137, 138) 쌍의 거리는 24d+20w, 제2 메인 선로 페어(133, 136)와 제3 메인 선로 페어(134, 135) 쌍의 거리는 6d+2w, 제2 메인 선로 페어(133, 136)와 제4 메인 선로 페어(137, 138) 쌍의 거리는 12d+8w, 제3 메인 선로 페어(134, 135)와 제4 메인 선로 페어(137, 138) 쌍의 거리는 12d+8w로 구해질 수 있다. 제1 메인 선로 페어(131, 132)와 제4 메인 선로 페어(137, 138) 페어 쌍의 거리가 가장 크므로, 제1 메인 선로 페어(131, 132)와 제4 메인 선로 페어(137, 138) 쌍을 제외한 메인 선로 페어 쌍은 보조 커패시턴스 패턴이 배선될 수 있다.

메인 선로 페어 쌍끼리 보조 커패시턴스 패턴을 형성함으로써 기생 커패시턴스를 상쇄시킬 수 있다. 이를 통해, 근단누화 및 원단누화를 억제할 수 있다. 한편, 누화 현상은 선로 거리가 멀어질수록 발생하지 않으므로, 거리가 가장 먼 메인 선로 페어 쌍은 보조 커패시턴스 패턴을 배선하지 않음으로써, PCB 공간을 효율적으로 사용할 수 있다.

보다 구체적으로 살펴보면, 제1 메인 선로 페어(131, 132)와 제4 메인 선로 페어(137, 138) 쌍은 서로 누화를 주기에 충분히 멀리 떨어져 있다. 제1 메인 선로 페어(131, 132)와 제4 메인 선로 페어(137, 138) 쌍을 제외하고 누화를 일으킬 가능성이 있는 메인 선로 페어 쌍 5개는 보조 커패시턴스 패턴이 배선될 수 있다.

i) 제1 메인 선로 페어(131, 132)와 제2 메인 선로 페어(133, 136) 쌍

ii) 제1 메인 선로 페어(131, 132)와 제3 메인 선로 페어(134, 135) 쌍

iii) 제2 메인 선로 페어(133, 136)와 제3 메인 선로 페어(134, 135) 쌍

iv) 제2 메인 선로 페어(133, 136)와 제4 메인 선로 페어(137, 138) 쌍

v) 제3 메인 선로 페어(134, 135)와 제4 메인 선로 페어(137, 138) 쌍

일실시예에서, 제M 메인 선로 페어의 두 메인 선로 사이에 제N 메인 선로 페어의 두 메인 선로가 모두 놓이는 구간이 없다면, 보상 캐피시턴스 패턴은 제M 메인 선로 페어의 메인 선로 중 어느 하나인 제M-m 메인 선로와, 제N 메인 선로 페어의 메인 선로 중 제M-m 메인 선로와의 거리가 보다 먼 제N-n 메인 선로 사이에 배선될 수 있다. 이를 통해, 용량성 결합이 상대적으로 작은 제M-m 메인 선로와 제N-n 메인 선로 사이의 커패시턴스를 늘려줄 수 있다. 이를 통해, 제M 메인 선로 페어와 제N 메인 선로 페어를 구성하는 각 선로 사이의 커패시턴스에 평형을 주어 기생 커패시턴스를 보다 상쇄시킬 수 있다.

구체적으로, 제1 보상 커패시턴스 패턴(141)은 제3 메인 선로 페어(134, 135)와 제4 메인 선로 페어(137, 138) 사이에 배선될 수 있다. 제7 메인 선로(137)는 제5 메인 선로(135)보다 제4 메인 선로(134)와 멀리 떨어져 있으므로 제7 메인 선로(137)와 제4 메인 선로(134)의 용량성 결합은 제7 메인 선로(137)와 제5 메인 선로(135)의 용량성 결합보다 작다. 제1 보상 커패시턴스 패턴(141)은 제7 메인 선로(137)와 제4 메인 선로(134) 사이에 배선되어 제7 메인 선로(137)와 제4 메인 선로(134) 사이의 커패시턴스를 늘려줄 수 있다. 이를 통해, 제3 메인 선로 페어(134, 135)과 제4 메인 선로 페어(137, 138)를 구성하는 각 선로 사이의 커패시턴스에 평형을 주어 기생 커패시턴스를 보다 상쇄시킬 수 있다.

제2 보상 커패시턴스 패턴(142)과 제3 보상 커패시턴스 패턴(143)은 제1 메인 선로 페어(131, 132)와 제3 메인 선로 페어(134, 135) 사이에 배선될 수 있다. 제2 메인 선로(132)는 제4 메인 선로(134)보다 제5 메인 선로(135)와 멀리 떨어져 있으므로 제2 메인 선로(132)와 제5 메인 선로(135)의 용량성 결합은 제2 메인 선로(132)와 제4 메인 선로(134)의 용량성 결합보다 작다. 제2 보상 커패시턴스 패턴(142)과 제3 보상 커패시턴스 패턴(143)은 제2 메인 선로(132)와 제5 메인 선로(135) 사이에 배선되어 제2 메인 선로(132)와 제5 메인 선로(135) 사이의 커패시턴스를 늘려줄 수 있다. 이를 통해, 제1 메인 선로 페어(131, 132)과 제3 메인 선로 페어(134, 135)를 구성하는 각 선로 사이의 커패시턴스에 평형을 주어 기생 커패시턴스를 보다 상쇄시킬 수 있다.

제4 보상 커패시턴스 패턴(144)은 제2 메인 선로 페어(133, 136)과 제4 메인 선로 페어(137, 138) 사이에 배선될 수 있다. 제6 메인 선로(136)는 제7 메인 선로(137)보다 제8 메인 선로(138)와 멀리 떨어져 있으므로 제6 메인 선로(136)와 제8 메인 선로(138)의 용량성 결합은 제6 메인 선로(136)와 제7 메인 선로(137)의 용량성 결합보다 작다. 제4 보상 커패시턴스 패턴(144)은 제6 메인 선로(136)와 제8 메인 선로(138) 사이에 배선되어 제6 메인 선로(136)와 제8 메인 선로(138) 사이의 커패시턴스를 늘려줄 수 있다. 이를 통해, 제2 메인 선로 페어(133, 136)과 제4 메인 선로 페어(137, 138)를 구성하는 각 선로 사이의 커패시턴스에 평형을 주어 기생 커패시턴스를 보다 상쇄시킬 수 있다.

제6 보상 커패시턴스 패턴(146)은 제1 메인 선로 페어(131, 132)과 제2 메인 선로 페어(133, 136) 사이에 배선될 수 있다. 제3 메인 선로(133)는 제2 메인 선로(132)보다 제1 메인 선로(131))와 멀리 떨어져 있으므로 제3 메인 선로(133)와 제1 메인 선로(131)의 용량성 결합은 제3 메인 선로(133)와 제2 메인 선로(132)의 용량성 결합보다 작다. 제6 보상 커패시턴스 패턴(146)은 제3 메인 선로(133)와 제1 메인 선로(131) 사이에 배선되어 제3 메인 선로(133)와 제1 메인 선로(131) 사이의 커패시턴스를 늘려줄 수 있다. 이를 통해, 제1 메인 선로 페어(131, 132)과 제2 메인 선로 페어(133, 136)를 구성하는 각 선로 사이의 커패시턴스에 평형을 주어 기생 커패시턴스를 보다 상쇄시킬 수 있다.

일실시예에서, 제M 메인 선로 페어의 두 메인 선로 사이에 제N 메인 선로 페어의 두 메인 선로가 모두 놓이는 구간이 있다면, 보상 커패시턴스 패턴은 제M 메인 선로 페어의 각각의 메인 선로와 가장 가까운 제N 메인 선로 페어의 메인 선로 사이에 배선될 수 있다. 이를 통해, 제M 메인 선로 페어 및 제N 메인 선로 페어에서 서로에게 영향을 가장 많이 미치는 두 메인 선로끼리 커패시턴스 평형을 주어, 제M 메인 선로 페어와 제N 메인 선로 페어 간의 기생 커패시턴스를 보다 상쇄시킬 수 있다.

구체적으로, 제2 메인 선로 페어(133, 136)의 제3 메인 선로(133)와 제6 메인 선로(136) 사이에 제3 메인 선로 페어(134, 135)의 제4 메인 선로(134)와 제5 메인 선로(135)가 모두 놓이는 구간이 있다. 따라서 제5 보상 커패시턴스 패턴(145)은 제6 메인 선로(136)와 제4 메인 선로(134) 사이에 배선되고, 제7 보상 커패시턴스 패턴(147)은 제3 메인 선로(133)와 제5 메인 선로(135) 사이에 배선될 수 있다. 이를 통해, 제2 메인 선로 페어(133, 136) 및 제3 메인 선로 페어(134, 135)에서 서로에게 영향을 가장 많이 미치는 두 메인 선로끼리(133, 135)(136, 134) 커패시턴스 평형을 주어, 제2 메인 선로 페어(133, 136)와 제3 메인 선로 페어(134, 135) 간의 기생 커패시턴스를 보다 상쇄시킬 수 있다.

이와 같이 카테고리6급 고속 통신용 성능구현을 실현시키기 위해 의도적으로 보상 캐패시터를 삽입시켜 줄 수 있다. 메인 선로 페어 쌍끼리 보조 커패시턴스 패턴을 형성함으로써 메인 선로 페어 사이에 차등 누화 신호를 억제하고 보상하여 카테고리6급 고속 통신용 성능을 구현할 수 있다. 또한, 거리가 가장 먼 메인 선로 페어 쌍은 보조 커패시턴스 패턴을 배선하지 않음으로써, PCB 공간을 효율적으로 사용할 수 있다.

도 4는 일실시예에 따른 네트워크 감지 PCB를 설명하기 위한 도면이다.

일실시예에 따른 네트워크 진단 패치 패널은 네트워크 감지 PCB(400)를 포함할 수 있다. 네트워크 감지 PCB(400)는 커넥터(401)를 통해 패치 패널용 PCB(200, 200')과 연결될 수 있다.

네트워크 감지 PCB(400)는 패치 패널용 PCB(200, 200')로부터 통신 신호를 감지하는 통신 감지부(411), 통신 신호와 기준 전압 또는 전류를 비교하여 네트워크 상태를 진단하는 비교 회로부(413) 및 LED로 통신 네트워크 상태를 표시하는 상태 표시부(412)를 포함할 수 있다.

통신 감지부(411)는 커넥터(401)와 연결되며, 패치 패널용 PCB(200, 200')로부터 수신되는 신호(전압 및 전류로 구성)를 감지할 수 있다. 비교 회로부(413)는 통신 감지부(411)와 연결되며, 통신 감지부(411)에 의해 감지된 전압 또는 전류와 기준 전압 또는 기준 전류를 비교하여 네트워크 상태를 진단할 수 있다. 상태 표시부(412)는 비교 회로부(413)과 연결되며, LED로 통신 네트워크 상태를 표시할 수 있다.

통신 감지부(411)는 통상의 신호감지 소자일 수 있다. 비교 회로부(413)는 통상의 비교기를 이용할 수 있다. 상태 표시부(412)는 LED를 포함하는 통상의 출력 수단일 수 있다.

이상의 네트워크 감지 PCB(400)를 통해, 실시간으로 패치 패널의 네트워크 상태를 LED를 통해 확인할 수 있다. 따라서, 실시간으로 LED를 통해 사용자의 통신유무 및 장애발생시 신속한 관리대응이 가능하다. 따라서, 장애발생 및 관리자 부재 시에도 누구나 쉽게 효과적으로 사용할 수 있다.

도 5a 및 5b는 일실시예에 따른 네트워크 진단 패치 패널을 설명하기 위한 도면이다.

도 5a는 일실시예에 따른 네트워크 진단 패치 패널의 분해도 전면 사시도이다. 도 5b는 일실시예에 따른 네트워크 진단 패치 패널의 분해도 후면 사시도이다.

일실시예에 따른 네트워크 진단 패치 패널은 제1 PCB(200, 200'), 제2 PCB(400, 400'), 제1 모듈러 커넥터 잭(510), 제2 모듈러 커넥터 잭(520)을 포함할 수 있다. 제1 PCB(200, 200')는 도1 내지 3을 참조하여 전술한 패치 패널용 PCB(200, 200')일 수 있다. 제2 PCB(400, 400')는 도4를 참조하여 전술한 네트워크 감지 PCB(400)일 수 있다.

제1 PCB(200, 200')는 하나 이상의 기본 단위 패턴(101, 101')을 포함할 수 있다. 제1 모듈러 커넥터 잭(510)은 제1 PCB(200, 200')의 각 기본 단위 패턴(101, 101')의 제1 홀 그룹(111-118, 111'-118')과 연결될 수 있다. 제1 모듈러 커넥터 잭(510)은 제1 PCB 전면(200)에 연결될 수 있다. 제2 모듈러 커넥터 잭(520)은 제1 PCB(200, 200')의 각 기본 단위 패턴(101, 101')의 제2 홀 그룹(121-128, 121'-128')과 연결될 수 있다. 제2 모듈러 커넥터 잭(520)은 제1 PCB 후면(200')에 연결될 수 있다. 제1 모듈러 커텍터 잭(510)과 제2 모듈러 커넥터 잭(520)은 RJ-45 모듈러 커넥터 잭일 수 있다.

제1 PCB(200, 200')의 각 기본 단위 패턴(101, 101')은 도3을 참조하여 전술한 미리 정의된 거리 측정법으로 메인 선로 페어 간 거리를 측정했을 때 메인 선로 페어 간 거리가 최대인 메인 선로 페어 쌍을 제외한 메인 선로 페어 쌍들은 보상 커패시턴스 패턴(141-147)을 가질 수 있다. 보상 커패시턴스 패턴(141-147)은 메인 선로 페어 쌍 사이의 커패시턴스에 평형을 주어 기생 커패시턴스를 보다 상쇄시킬 수 있다. 이를 통해, 메인 선로 페어 쌍 간의 누화를 줄일 수 있다. 한편, 누화 현상은 선로 거리가 멀어질수록 발생하지 않으므로, 거리가 가장 먼 메인 선로 페어 쌍은 보조 커패시턴스 패턴을 배선하지 않음으로써, PCB 공간을 효율적으로 사용할 수 있다.

제1 PCB(200, 200')의 각 기본 단위 패턴(101, 101')은 제1 홀 그룹(111-118, 111'-118') 중 제1-2 홀 페어(113, 116)를 통해 제2 PCB(400, 400')와 연결될 수 있다. 구체적으로, 제1-3 홀(113)은 제1 연결 선로(211)와 연결될 수 있고, 제1-6 홀(116)은 제2 연결 선로(212)와 연결될 수 있다. 제1 연결 선로(211) 및 제2 연결 선로(212)는 제1 PCB의 커넥터(221)와 연결될 수 있다. 제1 PCB의 커넥터(221)는 제2 PCB의 커넥터(401)와 연결될 수 있다.

제1 PCB(200, 200')의 각 기본 단위 패턴(101, 101')의 제2 메인 선로 페어(133, 136)와 제3 메인 선로 페어(134, 135)로 이루어진 메인 선로 페어 쌍은 추가 보상 커패시턴스(151, 152)를 가질 수 있다. 추가 보상 커패시턴스(151, 152)는 다수 모듈러 잭, 저항, LED 사이에 발생되는 기생 커패시턴스를 상쇄시킬 수 있다. 이를 통해, PCB 간 누화를 최대한 줄여 카테고리 6급(UTP 4페어에서 각 페어당 250MHZ)까지 전송하면서 실시간으로 LED를 통해 사용자의 통신유무 및 장애발생시 신속한 관리대응이 가능한 패치 패널을 구성할 수 있다.

제2 PCB(400, 400')는 제1 PCB(200, 200')로부터 통신 신호를 감지하는 통신 감지부(411), 통신 신호와 기준 전압 또는 전류를 비교하여 네트워크 상태를 진단하는 비교 회로부(413), 및 LED로 통신 네트워크 상태를 표시하는 상태 표시부(412)를 포함할 수 있다. 통신 감지부(411)는 커넥터(401)와 연결되며, 패치 패널용 PCB(200, 200')로부터 수신되는 신호(전압 및 전류로 구성)를 감지할 수 있다. 비교 회로부(413)는 통신 감지부(411)와 연결되며, 통신 감지부(411)에 의해 감지된 전압 또는 전류와 기준 전압 또는 기준 전류를 비교하여 네트워크 상태를 진단할 수 있다. 상태 표시부(412)는 비교 회로부(413)과 연결되며, LED로 통신 네트워크 상태를 표시할 수 있다.

이상을 통해, 일실시예에 따른 네트워크 진단 패치 패널은 비차폐 꼬임(UTP) 케이블을 활용하여 고속데이터 전송망의 전송 속도에서도 UTP 케이블의 꼬임이 플리게 되는 플러그와 접속장치의 선로상에서 근단누화 손실 및 감쇠, 반사손실이 발생하는 것을 억제시키고 실시간으로 네트워크 상태를 LED를 통해 확인할 수 있고 RJ-45 모듈러 커넥터 잭 to RJ-45 모듈러 커넥터 잭 방식으로 설계되어 장애발생 및 관리자 부재시 누구나 쉽게 효과적으로 사용할 수 있다.

정리하면, 일실시예에 따른 네트워크 진단 패치 패널은 통신 신호를 전송하는 패치 패널용 PCB, 전면 모듈러 플러그와 접속되는 RJ-45 모듈러 커넥터 잭, 후면 UTP케이블과 접속되는 RJ-45 모듈러 커넥터 잭 및 네트워크 감지 PCB를 포함한다. 일실시예에 따른 네트워크 진단 패치 패널은 RJ-45 모듈러 커넥터 잭 to RJ-45 모듈러 커넥터 잭 방식으로 구성되어 있어 사용이 편리하며, 실시간으로 LED를 통해 사용자의 통신유무 및 장애발생시 신속한 관리 대응이 가능하다. 패치 패널용 PCB는 메인 선로 페어 간 커패시턴스에 평형을 주어 용량형 누화와 유동성 누화를 최대한 줄여 카테고리 6급(UTP 4페어에서 각 페어당 250MHZ)까지 전송할 수 있다. 패치 패널용 PCB는 다수의 RJ-45 모듈러 커넥터 잭, 전자소자, LED 사이에 발생되는 기생 커패시턴스를 상쇄시켜 소거하기 위하여 PCB 상에 보상 캐패시터가 형성된다.

도 6a 내지 6c는 일실시예 따른 네트워크 진단 패치 패널 적용 효과를 설명하기 위한 도면이다.

도 6a는 주파수 변화에 따른 근단 누화 전력합인 PS NEXT (Power Sum Near-End Crosstalk)를 도시한 그래프이다. 주황색, 녹색, 파란색, 갈색 선은 각각 제1 메인 선로 페어(131, 132), 제2 메인 선로 페어(133, 136), 제3 메인 선로 페어(134, 135), 제4 메인 선로 페어(137, 138)의 근단 누화 전력합을 의미한다. 붉은 선은 국제규격 TIA/EIA-568-C.2 규격 한계선이다.

도 6b는 주파수 변화에 따른 근단에서의 감쇠대 누화비 전력합인 PS ACR-N (Power Sum Attenuation to Crosstalk Ratio Near-End)를 도시한 그래프이다. 주황색, 녹색, 파란색, 갈색 선은 각각 제1 메인 선로 페어(131, 132), 제2 메인 선로 페어(133, 136), 제3 메인 선로 페어(134, 135), 제4 메인 선로 페어(137, 138)의 근단에서의 감쇠대 누화비 전력합을 의미한다. 붉은 선은 국제규격 TIA/EIA-568-C.2 규격 한계선이다.

도 6c는 주파수 변화에 따른 원단에서의 감쇠 대 누화비 전력합인 PS ACR-F (Power Sum Attenuation to Crosstalk Ratio Far-End)를 도시한 그래프이다. 주황색, 녹색, 파란색, 갈색 선은 각각 제1 메인 선로 페어(131, 132), 제2 메인 선로 페어(133, 136), 제3 메인 선로 페어(134, 135), 제4 메인 선로 페어(137, 138)의 원단에서의 감쇠 대 누화비 전력합을 의미한다. 붉은 선은 국제규격 TIA/EIA-568-C.2 규격 한계선이다.

각 메인 선로 페어의 PS NEXT, PS ACR-N, PS ACR-F는 카테고리 6급인 250Mhz 이상의 범위에서도 하한(각 도 붉은 선) 이상의 값을 가지며 표준 규격에서 요구하는 범위를 만족함을 확인할 수 있다. 따라서 안정적인 통신이 가능할 수 있다.

이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 이를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.

101, 101': 기본 단위 패턴
111-118, 111'-118': 제1 홀 그룹
121-128, 121'-128': 제2 홀 그룹
111, 112: 제1-1 홀 페어
113, 116: 제1-2 홀 페어
114, 115: 제1-3 홀 페어
117, 118: 제1-4 홀 페어
121, 122: 제2-1 홀 페어
123, 126: 제2-2 홀 페어
124, 125: 제2-3 홀 페어
127, 128: 제2-4 홀 페어
131-138: 메인 선로
131, 132: 제1 메인 선로 페어
133, 136: 제2 메인 선로 페어
134, 135: 제3 메인 선로 페어
137, 138: 제4 메인 선로 페어
141-147: 보상 커패시턴스 패턴
151, 152: 추가 보상 커패시턴스 패턴
200, 200': 패치 패널용 PCB
400, 400': 네트워크 감지 PCB
510, 520: 제1 및 제2 모듈러 커넥터 잭

Claims (13)

1. 패치 패널용 PCB는 기본 단위 패턴을 포함하고,
   상기 기본 단위 패턴은
   제1 홀(hole) 그룹과 제2 홀 그룹을 포함하고,
   상기 제1 홀 그룹은 제1 모듈러 커넥터 잭과 연결 가능하고,
   상기 제2 홀 그룹은 제2 모듈러 커넥터 잭과 연결 가능하고,
   상기 제1 홀 그룹의 홀들은 두 개씩 중복되지 않게 홀 페어를 이루고,
   상기 제2 홀 그룹의 홀들은 두 개씩 중복되지 않게 홀 페어를 이루고,
   상기 제1 홀 그룹의 각각의 홀과 상기 제2 홀 그룹의 각각의 홀은 미리 정의된 대응 관계에 따라 메인 선로를 통해 연결되고,
   상기 미리 정의된 대응 관계는 제1 홀 그룹의 제1-A 홀 페어의 홀들과 제2 홀 그룹의 제2-A 홀 페어의 홀들이 제A 메인 선로 페어를 통해 연결되는 대응 관계이고,
   미리 정의된 거리 측정법으로 메인 선로 페어 간 거리를 측정했을 때 메인 선로 페어 간 거리가 최대인 메인 선로 페어 쌍을 제외한 메인 선로 페어 쌍들은 보상 커패시턴스 패턴을 가지고,
   상기 제1 홀 그룹 중 제1-F 홀 페어는 네트워크 감지 PCB와 연결되고,
   제F 메인 선로 페어는 상기 제1-F 홀 페어와 연결되고,
   제G 메인 선로 페어는 상기 미리 정의된 거리 측정법으로 거리를 측정했을 때 상기 제F 메인 선로 페어와 가장 가까운 메인 선로 페어이고,
   상기 제F 메인 선로 페어와 제G 메인 선로 페어로 이루어진 메인 선로 페어 쌍은 상기 패치 패널용 PCB와 상기 네트워크 감지 PCB 사이에 발생하는 기생 커패시턴스를 상쇄하는 추가 보상 커패시턴스 패턴을 가지는,
   패치 패널용 PCB.
   
2. 제1항에 있어서,
   상기 보상 커패시턴스 패턴을 가지는 메인 선로 페어 쌍의 제B 메인 선로 페어와 제C 메인 선로 페어에서,
   상기 제B 메인 선로 페어와 연결된 상기 제1 홀 그룹의 제1-B 홀 페어의 홀들 또는 상기 제2 홀 그룹의 제2-B 홀 페어의 홀들 중 적어도 하나의 홀에서 제B 보상 선로가 형성되고,
   상기 제B 보상 선로가 형성된 홀 그룹에 속하고 상기 제C 메인 선로 페어와 연결된 홀 페어의 홀들 중 적어도 하나의 홀에서 제C 보상 선로가 형성되고,
   상기 보상 커패시턴스 패턴은 상기 제B 보상 선로와 상기 제C 보상 선로에 의해 형성되는,
   패치 패널용 PCB.
   
3. 제2항에 있어서,
   상기 제B 보상 선로는 선로의 전체 길이에 대해 미리 정의된 비율 이상의 선로 성분이 상기 제C 보상 선로를 구성하는 선로 성분과 평행한,
   패치 패널용 PCB.
   
4. 제3항에 있어서,
   상기 제B 보상 선로와 상기 제C 보상 선로 간의 최소 간격은 상기 제B 보상 선로 또는 상기 제C 보상 선로의 최대폭보다 작거나 같은
   패치 패널용 PCB.
   
5. 제4항에 있어서,
   메인 선로 간 최소 간격은 메인 선로의 최대폭보다 작거나 같은
   패치 패널용 PCB.
   
6. 제5항에 있어서,
   상기 메인 선로 간 최소 간격은 상기 보상 커패시턴스 패턴을 형성하는 보상 선로 간 최소 간격과 동일한
   패치 패널용 PCB.
   
7. 제2항에 있어서,
   상기 미리 정의된 거리 측정법은,
   메인 선로 페어 쌍을 구성하는 제D 메인 선로 페어와 제E 메인 선로 페어에서,
   상기 제D 메인 선로 페어의 각각의 메인 선로와 상기 제E 메인 선로 페어의 각각의 메인 선로의 최소 간격의 합으로 거리를 측정하는
   패치 패널용 PCB.
   
8. 삭제
9. 제2항에 있어서,
   상기 기본 단위 패턴을 하나 이상 포함하는
   패치 패널용 PCB.
   
10. 네트워크 진단 패치 패널은 패치 패널용 PCB, 제1 모듈러 커넥터 잭, 제2 모듈러 커넥터 잭, 및 네트워크 감지 PCB를 포함하고,
    상기 패치 패널용 PCB의 기본 단위 패턴은
    제1 홀(hole) 그룹과 제2 홀 그룹을 포함하고,
    상기 제1 홀 그룹의 홀들은 두 개씩 중복되지 않게 홀 페어를 이루고,
    상기 제2 홀 그룹의 홀들은 두 개씩 중복되지 않게 홀 페어를 이루고,
    상기 제1 홀 그룹의 각각의 홀과 상기 제2 홀 그룹의 각각의 홀은 미리 정의된 대응 관계에 따라 메인 선로를 통해 연결되고,
    상기 미리 정의된 대응 관계는 제1 홀 그룹의 제1-A 홀 페어의 홀들과 제2 홀 그룹의 제2-A 홀 페어의 홀들이 제A 메인 선로 페어(메인 선로 페어는 두 개의 메인 선로로 구성됨)을 통해 연결되는 대응 관계이고,
    미리 정의된 거리 측정법으로 메인 선로 페어 간 거리를 측정했을 때 메인 선로 페어 간 거리가 최대인 메인 선로 페어 쌍을 제외한 메인 선로 페어 쌍들은 보상 커패시턴스 패턴을 가지고,
    상기 제1 모듈러 커넥터 잭은 상기 제1 홀 그룹과 연결되고,
    상기 제2 모듈러 커넥터 잭은 상기 제2 홀 그룹과 연결되고,
    상기 제1 홀 그룹 중 제1-F 홀 페어는 상기 네트워크 감지 PCB와 연결되고,
    제F 메인 선로 페어는 상기 제1-F 홀 페어와 연결되고,
    제G 메인 선로 페어는 상기 미리 정의된 거리 측정법으로 거리를 측정했을 때 상기 제F 메인 선로 페어와 가장 가까운 메인 선로 페어이고,
    상기 제F 메인 선로 페어와 제G 메인 선로 페어로 이루어진 메인 선로 페어 쌍은 상기 패치 패널용 PCB와 상기 네트워크 감지 PCB 사이에 발생하는 기생 커패시턴스를 상쇄하는 추가 보상 커패시턴스 패턴을 가지고,
    상기 네트워크 감지 PCB는,
    상기 패치 패널용 PCB로부터 통신 신호를 감지하는 통신 감지부,
    상기 통신 신호와 기준 전압 또는 전류를 비교하여 네트워크 상태를 진단하는 비교 회로부, 및
    LED로 통신 네트워크 상태를 표시하는 상태 표시부
    를 포함하는
    네트워크 진단 패치 패널.
    
11. 제10항에 있어서,
    상기 제1 모듈러 커텍터 잭과 제2 모듈러 커넥터 잭은 RJ-45 모듈러 커넥터 잭인
    네트워크 진단 패치 패널.
    
12. 삭제
13. 제10항에 있어서,
    상기 패치 패널용 PCB는 상기 기본 단위 패턴을 하나 이상 포함하는
    네트워크 진단 패치 패널.
    

Images