KR102468771B1 - 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법, 이를 수행하기 위한 기록 매체 및 장치 - Google Patents

단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법, 이를 수행하기 위한 기록 매체 및 장치 Download PDF

Info

Publication number
KR102468771B1
KR102468771B1 KR1020210034751A KR20210034751A KR102468771B1 KR 102468771 B1 KR102468771 B1 KR 102468771B1 KR 1020210034751 A KR1020210034751 A KR 1020210034751A KR 20210034751 A KR20210034751 A KR 20210034751A KR 102468771 B1 KR102468771 B1 KR 102468771B1
Authority
KR
South Korea
Prior art keywords
frequency
amplifier
phase
harmonic
component
Prior art date
Application number
KR1020210034751A
Other languages
English (en)
Other versions
KR20220129874A (ko
Inventor
최우진
타피크 우자만
김희열
Original Assignee
숭실대학교 산학협력단
가톨릭대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 숭실대학교 산학협력단, 가톨릭대학교 산학협력단 filed Critical 숭실대학교 산학협력단
Priority to KR1020210034751A priority Critical patent/KR102468771B1/ko
Publication of KR20220129874A publication Critical patent/KR20220129874A/ko
Application granted granted Critical
Publication of KR102468771B1 publication Critical patent/KR102468771B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0064—Magnetic structures combining different functions, e.g. storage, filtering or transformation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/40—Arrangements for reducing harmonics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법은, 잠금 증폭기(Lock in Amplifier, LIA) 기반의 주파수 잠금 루프(Frequency Locked Loops, FLL)를 통해 계통(grid)에서 추출할 기본 주파수 성분을 추적하는 단계; 기본 주파수 성분으로부터 특정 고조파 성분에 대한 위상 정보를 추출하는 단계; 특정 고조파 성분에 대한 위상 정보를 기초로 디지털 잠금 증폭기(DLA)에 의해 기준 신호를 생성하는 단계; 기준 신호 및 인버터 출력의 피드백 전류의 이중 주파수 성분을 필터링하는 단계; 필터링된 주파수 성분의 크기와 위상을 추출하여 특정 고조파 성분을 재구성하는 단계; 및 재구성한 주파수 성분을 피드 포워드 방식으로 전류 컨트롤러의 출력에 추가하여 특정 고조파 성분을 제거하는 단계;를 포함한다. 이에 따라, 더욱 향상된 고조파 제거 결과를 제공할 수 있다.

Description

단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법, 이를 수행하기 위한 기록 매체 및 장치{FREQUENCY ADAPTIVE LOCK-IN AMPLIFIER BASED HARMONIC ELIMINATION METHOD FOR SINGLE-PHASE GRID-CONNECTED INVERTER, RECORDING MEDIUM AND DEVICE FOR PERFORMING THE METHOD}
본 발명은 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법, 이를 수행하기 위한 기록 매체 및 장치에 관한 것으로서, 더욱 상세하게는 계통 연계형(grid connected) 인버터에서 고조파 제거 방법을 위한 효과적인 솔루션으로 주파수 고정 루프 기반으로 디지털화된 형태의 잠금 증폭기(Lock-in-amplifier, LIA)를 사용하는 기술에 관한 것이다.
재생 가능 에너지 원의 급속한 개발로 인해 전력망에 연결된 내장형 전원이 필요하다. 여기에는 가변 속도 드라이브, 분산 발전 시스템(DGS), 그리드 연결 인버터(GCI), 가스 터빈 발전 발전기 및 PV 인버터(PVI) 등이 포함된다.
GCI를 고전력 스위칭 장치로 사용할 수 있게 됨에 따라 계통 연계형 인버터의 고조파 관련 문제에 대한 연구가 촉발되었고, 인버터의 고조파 관련 문제의 주된 원인은 비선형 부하, 데드 타임 및 DC 링크 변동과 같은 비선형 효과로 인한 것임이 밝혀졌다.
그러나, GCI 제어에서 가장 중요한 문제 중 하나는 공통 결합(PCC) 지점에서 그리드 전압과의 동기화를 위한 기본 구성 요소인 위상 각의 감지 및 추정이다. 이에 대한 솔루션으로, 위상 고정 루프(Phase Locked Loop, 이하 PLL) 또는 주파수 고정 루프(Frequency Locked Loop, 이하 FLL)과 같은 동기화 장치에 피드백 제어 루프를 사용할 수 있다. PLL은 계통 전압과 동기화하기 위해 가장 널리 사용되는 제어 루프 방법이다.
기본적으로 PLL은 신호를 생성하고 유지하는데 사용할 수 있는 폐쇄 루프 피드백 제어 시스템이다. 동일한 위상의 입력 신호에 따라 안정적인 출력을 제공하는 반면, FLL은 주파수 잠금 폐쇄 루프 피드백 제어 시스템이다. 따라서, FLL(Frequency Locked Loop)을 제어 루프 시스템과 함께 적응형 방식으로 사용하여 계통 전압과 동기화 할 수도 있다. FLL은 위상 고정 루프(PLL)에 비해 몇 가지 장점이 있다.
FLL은 노치 필터 또는 저역 통과 필터를 포함하며 고조파 제거 측면에서 우수한 성능을 가지며, FLL 성능은 그리드 주파수와 위상 각이 변할 때 더 유리하다. 또한, PLL 전압 제어 발진기(VCO)에서 가장 필요한 부분 중 하나는 FLL에서 제거되어 결과적으로 산업용 장치에서 저렴한 비용으로 구현이 용이하다.
FLL의 기존 접근 방식은 노치 필터와 주파수 적응 루프의 조합이다. 이 방법에서는 FLL 기반의 DSOGI-FLL(Dual Second Order Generalized Integrator)이 도입되어 정상 및 불리한 그리드 조건 모두에서 그 효과를 확인하는 것으로 입증되었다. FLL은 입력 신호 주파수를 측정하고 따르므로, 결과적으로 PLL에 비해 더 유리한 갑작스러운 위상 변화가 없다.
반면, 위상 고정 기반의 폐쇄 루프 피드백 제어 시스템의 경우 PLL 알고리즘이 제시되어 있는데, 이는 설계 절차가 더 복잡하다. PLL 제어 시스템은 입력 신호의 위상과 동기화되지만 PLL 성능은 입력 신호의 주파수 변화에 크게 영향을 받는다.
그러나, 계통 연계형 인버터는 PLL 또는 FLL 제어 시스템을 사용하는 경우 계통의 비선형성으로 인한 고조파 관련 문제에 직면하고 있으며, 생성된 고조파는 주로 인버터 제어 루프의 부적절 함으로 인해 발생하여 서로간에 오류를 발생시키는 문제가 있다.
또한, 인버터 시스템의 기본 전류 컨트롤러 설계는 해당 시스템의 안정성과 정상 상태 오류에 초점을 맞춰야 한다. 종래 기술 대부분의 그리드 연결 인버터 시스템은 기본 전류 제어 루프에 비례 적분(PI) 기반 컨트롤러를 사용하며, 시스템의 성능을 향상시키기 위해 여러 피드백 루프도 제안되었다.
그 중 고조파 DQ 프레임은 각 고조파에 대해 DQ 변환이 필요하며 추출 후 고조파 정보를 DC 값으로 변환해야 하므로, 고조파 제거가 부정확한 문제가 발생한다. 이 방법은 다중 동기 참조 프레임 제어 루프를 사용하기 때문에 복잡해지며, SOGI(2 차 일반화 적분기)는 그리드 전류 또는 부하 전류를 사용하여 고조파를 제거한다.
또 다른 방법론은 회전 참조 프레임(RRF)에서 고조파 추출 방식을 사용한다. 그러나, SOGI의 비이상적인 감쇠 특성으로 인해 그리드 전류에서 고조파를 제거하는 것은 불가능하다. 또한, 고조파 제거 방법을 일반화된 적분기로 사용하였다. 그러나, 이 방법의 공진 구조는 디지털 형태로 구현할 때 오류를 일으킨다.
다른 기술인 반복 제어기 기반 고조파 제거 방법은 고조파를 완전히 제거할 수 없고 시스템 역학이 느려진다. 이 방법을 사용하여 그리드로 인한 고조파를 제거하면 인버터는 기준 전류보다 훨씬 높은 출력 전류를 생성하여 과전류 오류를 유발하는 문제가 있다.
KR 10-1732930 B1 KR 10-2130514 B1 KR 10-2020-0056319 A
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법을 수행하기 위한 컴퓨터 프로그램이 기록된 기록 매체를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법을 수행하기 위한 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법은, 잠금 증폭기(Lock in Amplifier, LIA) 기반의 주파수 잠금 루프(Frequency Locked Loops, FLL)를 통해 계통(grid)에서 추출할 기본 주파수 성분을 추적하는 단계; 기본 주파수 성분으로부터 특정 고조파 성분에 대한 위상 정보를 추출하는 단계; 특정 고조파 성분에 대한 위상 정보를 기초로 디지털 잠금 증폭기(DLA)에 의해 기준 신호를 생성하는 단계; 기준 신호 및 인버터 출력의 피드백 전류의 이중 주파수 성분을 필터링하는 단계; 필터링된 주파수 성분의 크기와 위상을 추출하여 특정 고조파 성분을 재구성하는 단계; 및 재구성한 주파수 성분을 피드 포워드 방식으로 전류 컨트롤러의 출력에 추가하여 특정 고조파 성분을 제거하는 단계;를 포함한다.
본 발명의 실시예에서, 상기 이중 주파수 성분을 필터링하는 단계는, 기준 신호 및 인버터 출력의 피드백 전류를 곱하는 단계; 및 곱해진 신호를 저역 통과 필터(LPF)를 사용하여 교류(AC) 리플을 제거하는 단계;를 포함할 수 있다.
본 발명의 실시예에서, 상기 특정 고조파 성분을 재구성하는 단계는, 삼각 방정식을 이용하여 특정 고조파 성분의 크기 및 위상 정보를 계산하는 단계;를 포함할 수 있다.
본 발명의 실시예에서, 상기 특정 고조파 성분에 대한 위상 정보를 추출하는 단계는, 특정 고조파 성분에 대한 위상 정보에 주파수의 차수를 곱하여 각 주파수의 진폭을 추출하는 단계;를 더 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 컴퓨터로 판독 가능한 저장 매체에는, 상기 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법을 수행하기 위한 컴퓨터 프로그램이 기록되어 있다.
상기한 본 발명의 또 다른 목적을 실현하기 위한 일 실시예에 따른 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 장치는, 잠금 증폭기(Lock in Amplifier, LIA) 기반의 주파수 잠금 루프(Frequency Locked Loops, FLL)를 통해 계통(grid)에서 추출할 기본 주파수 성분을 추적하는 주파수 추적부; 기본 주파수 성분으로부터 특정 고조파 성분에 대한 위상 정보를 추출하는 위상 정보 추출부; 특정 고조파 성분에 대한 위상 정보를 기초로 디지털 잠금 증폭기(DLA)에 의해 기준 신호를 생성하는 기준 신호 생성부; 기준 신호 및 인버터 출력의 피드백 전류를 저역 통과 필터(LPF)를 사용하여 이중 주파수 성분을 필터링하는 필터링부; 필터링된 주파수 성분의 크기와 위상을 추출하여 특정 고조파 성분을 재구성하는 고조파 재구성부; 및 재구성한 주파수 성분을 피드 포워드 방식으로 전류 컨트롤러의 출력에 추가하여 특정 고조파 성분을 제거하는 고조파 제거부;를 포함한다.
본 발명의 실시예에서, 상기 필터링부는, 기준 신호 및 인버터 출력의 피드백 전류를 곱하는 멀티플렉서; 및 곱해진 신호를 필터링하여 교류(AC) 리플을 제거하는 저역 통과 필터(LPF);를 포함할 수 있다.
본 발명의 실시예에서, 상기 고조파 재구성부는, 삼각 방정식을 이용하여 특정 고조파 성분의 크기 및 위상 정보를 계산할 수 있다.
본 발명의 실시예에서, 상기 기준 신호 생성부는, 특정 고조파 성분에 대한 위상 정보에 주파수의 차수를 곱하여 각 주파수의 진폭을 추출할 수 있다.
본 발명의 실시예에서, 상기 전류 컨트롤러는 잠금 증폭기 기반 위상 고정 루프(Phase Locked Loop, PLL)를 이용할 수 있다.
이와 같은 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법에 따르면, 계통에서 추출할 기본 주파수 성분을 추적하여 특정 고조파에 대한 위상 정보를 생성함으로써, 기본 주파수에 대한 보다 정확한 정보를 제공하므로 더욱 향상된 고조파 제거 결과를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 장치의 블록도이다.
도 2는 도 1의 장치가 적용된 시스템에 대한 예시 도면이다.
도 3은 잠금 증폭기에서 입력 신호와 기준 신호의 주파수가 같을 때 두 신호 사이의 위상차를 보여주는 그래프이다.
도 4는 잠금 증폭기의 상세 블록도이다.
도 5는 계통 전압과 7차 고조파의 크기를 보여주는 그래프이다.
도 6은 계통 전압 동기 제어 시스템을 위한 잠금 기반 PLL의 개념도이다.
도 7은 LIA-FLL에서 위상 동기화 및 위상 오류를 보여주는 그래프이다.
도 8은 계통 전압을 입력 신호로 사용하여 LIA-FLL 폐쇄 루프에서 기본 주파수를 추적하는 것을 보여주는 개념도이다.
도 9는 120 Hz 주파수에서 20 Hz 차단 주파수를 가질 때, LPF의 보드 다이어그램이다.
도 10은 LIA-FLL에서 주파수가 60 Hz에서 62 Hz로 변경된 경우 추적된 주파수를 보여주는 그래프이다.
도 11은 본 발명의 일 실시예에 따른 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법의 흐름도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 장치의 블록도이다. 도 2는 도 1의 장치가 적용된 시스템에 대한 예시 도면이다.
본 발명에 따른 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 장치(10, 이하 장치)는 계통 연계형 인버터에서 고조파 제거를 위한 효과적인 솔루션으로 주파수 고정 루프(Frequency Locked Loop, FLL) 기반 잠금 증폭기(Lock-in-amplifier)를 사용하는 새로운 접근 방식을 제시한다.
도 2를 참조하면, 본 발명을 적용한 시스템(1)은 Lock-In Amplifier(이하, LIA)는 하드웨어 실험을 위해 DSP(Digital Signal Processor) 내에서 디지털화된 형태로 사용되므로 DLA(Digital Lock-In Amplifier)라고 할 수 있다.
고조파 제거부(60)의 제어 루프는 LIA, 저역 통과 필터(LPF) 및 간단한 PI 컨트롤러로 구성된다. 잠금 증폭기 기반 주파수 고정 루프(LIA-FLL, 50)는 계통(또는 그리드)으로부터 기본 주파수 성분을 추적하고, 특정 고조파 주파수에 대한 정보로 θ를 생성한다.
생성된 θ를 사용하여 내부적으로 LIA를 위한 기준 신호(또는 레퍼런스 신호, 참조 신호)를 만들고, 인버터 출력의 피드백 전류를 고조파 제거부(60)로 공급하고, DLA 이후에 4차 저역 통과 필터(LPF)를 사용하여 이중 주파수 성분을 필터링한다. 그 후 원하는 주파수 성분이 피드 포워드 방식으로 단순 PI 컨트롤러(30)에 전달되어 특정 고조파를 제거할 수 있다.
반면, 잠금 증폭기 기반 PLL(LIA-PLL, 40)은 기본 전류 컨트롤러(30)와 계통 동기화 모두에 사용된다. 따라서, 본 발명에서 제안된 고조파 제거 방법은 LIA-PLL(30)에 의해 감지되는 계통 세타와는 독립적이다.
본 발명에서 LIA-FLL(50)에서 출력되는 θ는 이를 추적하여 기본 주파수에 대한 보다 정확한 정보를 제공하므로, DLA는 이전 고조파 제거 방법에 비해 더 나은 고조파 제거 결과를 제공한다.
잠금 증폭기는 해당 주파수 구성 요소에 대해 LIA에 대한 레퍼런스가 생성될 때 특정 주파수 구성 요소를 추출할 수 있는 것으로 알려져 있으므로, 이 방법은 계통에서 주파수 변경이 불리한 경우에도 입력 신호에서 고조파를 순차적으로 제거하는데 더 정확한 결과를 제공한다. 이는 고조파 추출 및 제거에 대한 다른 기존 방법에 비해 DLA의 큰 장점이다.
본 발명에서 제안된 LIA-FLL 기반 DLA는 피드백 전류 신호에서 원하는 고조파의 진폭 및 위상 정보를 높은 정확도로 추출할 수 있다. 또한, LIA는 OSG(Orthogonal Signal Generation)를 필요로 하지 않으므로, 본 발명은 기존 방법과 비교하여 OSG의 비대칭 생성 측면에서 용이하다.
본 발명에서는 잠금 증폭기 기반 PLL을 기본 전류 컨트롤러로 제시하고, 인버터 출력 전류에서 고조파를 제거하기 위해 잠금 증폭기 기반 FLL(LIA-FLL)를 제안한다.
잠금 증폭기(LIA)는 기준 신호와 입력 신호 모두에 따라 신호를 생성하는 파동 발생기이다. 기본적으로 두 신호(하나는 입력 신호이고 다른 하나는 기준 신호)가 함께 곱해지므로 기준 신호 주파수 이외의 주파수가 제거된다. 또한, 생성된 기준 신호는 특정 주파수 성분을 추출하기 위해 입력 신호에서 동일한 주파수를 고정하는데 사용된다. 이것이 바로 '잠금(락인)'이라고 부르는 이유이다.
DSP 기반 디지털 잠금 증폭기는 입력 신호의 이중 위상 곱셈을 기준 신호와 기준 신호 위상이 모두 90 ° 이동된 위상을 이용한다(Phase Sensitive Detection, 이하 PSD). PSD에 의해 생성되는 출력 신호는 제로 주파수(DC)와 고조파로 구성된다.
따라서, 신호가 저역 통과 필터를 통과하면 고조파가 제거되어 나머지 DC 신호를 얻게 된다. 그러면, 저역 통과 필터의 DC 신호에서 얻은 계산된 크기는 신호 및 기준 신호 간의 위상차에 의존하지 않게 된다.
도 3을 참조하면, 입력 신호와 기준 신호의 주파수가 같을 때 두 신호 사이의 위상차를 얻을 수 있음을 알 수 있다. 이것이 잠금 증폭기가 독립적으로 작동하여 제어 루프에서 원하는 위상 정보를 수집할 수 있는 이유이다.
잠금 증폭기가 DSP를 사용하여 신호 곱셈, 저역 통과 필터링을 수행하고 기준 신호를 생성하므로, 잠금 증폭을 DLA(디지털 잠금 증폭기)라고 할 수 있다. 잠금 증폭기는 디지털 플랫폼에서 구현하기 위해 수학적으로 설명될 수 있다.
도 4는 잠금 증폭기의 블록 다이어그램을 나타낸다. 입력 신호를 in(t)로 정의하면, 참조 신호는 refX(n), refY(n)(90도 위상 편이 신호)이며, 기본 방정식에 따라 DFT(Discrete-Fourier-Transformation) 측면에서 다음의 아래의 수학식 1 내지 3과 같이 정의할 수 있다.
[수학식 1]
Figure 112021031457041-pat00001
[수학식 2]
Figure 112021031457041-pat00002
[수학식 3]
Figure 112021031457041-pat00003
여기서, Co와 Ck는 각각 입력 신호의 평균값과 진폭을 나타내고, k/N은 총 샘플 수를 나타내며, n은 샘플링 시간을, θk는 입력 위상을 나타낸다. 다음의 수학식 4와 같은 기본 삼각 방정식을 사용하여 두 신호 곱셈을 수행할 수 있다.
[수학식 4]
Figure 112021031457041-pat00004
위의 간단한 삼각 방정식에 따라 입력 신호와 기준 신호를 위상 감지 검출기를 사용하여 곱하면 PSD의 출력 방정식은 다음의 수학식 5 및 6과 같이 표현된다.
[수학식 5]
Figure 112021031457041-pat00005
[수학식 6]
Figure 112021031457041-pat00006
PSD의 두 출력 신호에는 Co 및 Ck 구성 요소, 수학식 5 및 수학식 6에 언급된 dc 구성 요소와 두 배의 주파수 구성 요소(AC 리플)가 포함된다. 기본적으로 AC 항에는 이중 주파수 구성 요소가 포함된다. 예를 들어, k/N = fs = 신호 주파수 및 kref/N = fref = 기준 주파수를 취하면, 표 1은 fs = fref일 때 제로 주파수 항이 AC 리플(2f) 항과 혼합되는 방식을 보여준다.
[표 1]
Figure 112021031457041-pat00007
예를 들어, fs = 60 Hz 및 fref = 180 Hz인 경우, VPSD-X에 대한 수학식 5 및 6에서 DC 항은 2fs를 포함하고, AC 항은 4fs 주파수 성분을 포함한다. 즉, 입력 신호와 기준 신호의 주파수가 일치하지 않으면, LIA는 DC 항 대신 AC 리플을 제공하며 LPF를 사용하면 제거된다. 따라서, 위의 예와 표 1에서 어떻게 제로 주파수와 AC 리플 항이 잠금 증폭기 뒤에 오는지 명확하게 알 수 있다.
반면에, 방정식은 추가될 AC 주파수 리플 주파수를 제공한다. 그 후, 이러한 신호는 저역 통과 필터(LPF)를 통과하여 원하는 위상 정보의 DC 신호를 얻을 수 있다. DFT 형식의 저역 통과 필터는 다음의 수학식 7과 같이 표현할 수 있다.
[수학식 7]
Figure 112021031457041-pat00008
여기서, VPSD~X/Y(x)는 시간 n에서 DLA X 또는 Y 채널의 저역 통과 필터의 입력 신호이고, ωk = 2πk/N은 저역 통과 필터의 차단 주파수를 나타낸다. 저역 통과 필터를 사용하여 AC 리플 항을 필터링 한 후, 수학식 5 및 6을 고려하면, 다음의 수학식 8과 같이 다시 작성할 수 있다.
[수학식 8]
Figure 112021031457041-pat00009
여기서, VX(n)과 VY(n)은 각각 이중 위상 LIA 곱셈기의 입력 신호와 기준 신호 사이의 신호 크기와 위상차를 나타낸다. 신호의 크기와 위상 정보는 다음의 수학식 9와 같은 식으로 표현할 수 있다.
[수학식 9]
Figure 112021031457041-pat00010
여기서, R은 크기를 나타내고 Δθ는 수학식 9에서 LIA 출력과의 위상차를 나타낸다. 계통 전압을 입력으로 사용하면, 도 5와 같이 7차 고조파 크기 감지가 나타난다. 이것은 고조파를 완벽하게 제거할 수 있도록 특정 고조파 주파수 정보를 간단한 방법으로 추출하는 잠금 증폭기의 장점이다.
이하에서는 잠금 기반 PLL에 대해 설명한다.
본 발명에서는 계통 동기화 제어 루프에 잠금 증폭기 기반 위상 고정 루프(LIA-PLL)를 사용한다. 잠금 증폭기는 입력 신호에서 정확한 위상 정보를 추출할 수 있는 장점이 있어 위상 잠금 제어 시스템으로 구현할 수 있으며, 계통 전압 동기 제어 시스템을 위한 잠금 기반 PLL은 도 6과 같다.
잠금 증폭기는 위상에 민감한 검출기이며 승수로 동작하며, 승수 방정식은 수학식 5 및 6과 같다. 그 후 입력 신호와 기준 신호 주파수가 일치할 때 저역 통과 필터를 루프 필터로 사용하여 고주파 항을 걸러 내고 LIA-FLL의 LPF는 차단 주파수로 20 Hz를 선택하여 더 높은 감쇠를 얻을 수 있다. 수학식 9에서 위상차 정보를 얻은 후 간단한 PI 컨트롤러를 사용하고 아래의 수학식 10은 PI 컨트롤러 s-도메인 전달 함수를 보여준다.
[수학식 10]
Figure 112021031457041-pat00011
LIA-PLL의 PI 보상기는 MATLAB 소프트웨어의 SISOTOOL을 사용하여 설계되었으며, 매개 변수 kp 및 ki는 더 높은 대역폭을 갖는 1.0 및 0.04314를 선택할 수 있다. 그러나, 위상은 각속도의 적분이므로 이득 ko를 갖는 VCO(Voltage Controlled Oscillator)는 다음의 수학식 11과 같이 모델링 할 수 있다.
[수학식 11]
Figure 112021031457041-pat00012
LIA-PLL의 장점은 왜곡된 계통 신호에서 기본 구성 요소를 추출할 수 있다는 것이다. 반면에, 본 발명에서는 주파수 적응형 PLL을 제안하여 계통 주파수 변동이 발생할 때 제어 시스템의 위상 동기화를 방해하지 않는다. VCO의 주파수는 LIA-FLL에서 가져올 수 있다. 위상 동기화 및 위상 오류는 도 7에 도시된다. 도 7에서 위상 오류, 계산된 안정 시간은 85 ms로 IEEE 표준을 충족할 수 있다.
이하에서는 PLL 및 고조파 보상에 모두 사용되는 잠금 기반 FLL을 설명한다.
본 발명에서는 잠금 증폭기가 주파수 및 위상 정보를 모두 제공하므로 FLL 부분은 원하는 주파수를 추적하기 위해 주파수 정보만 사용한다. 이는 기존의 SOGI 기반 FLL과의 차이점이다. 본 발명에서 제안된 LIA-FLL은 입력 신호에서 정보를 추출하여 보다 정확하게 주파수 정보를 계산할 수 있다.
도 8에서 그리드 전압(Vgrid)을 입력 신호로 사용하여 LIA-FLL 폐쇄 루프 시스템에서 기본 주파수를 추적할 수 있다. PSD 이후에는 4차 저역 통과 필터(LPF)를 사용하여 DC 값을 찾을 수 있도록 AC 리플(2f 주파수 성분)을 필터링한다. DFT 형식의 저역 통과 필터의 일반적인 전달 함수는 수학식 7에에 나와 있다. 여기서, ωk는 120 Hz에서 최저 고조파 리플을 보상할 수 있도록 선택해야 하는 차단 주파수이다.
수학식 5 및 6에서 PSD 이후에 기본적으로 60 Hz의 기본 주파수에 대한 120 Hz AC 리플인 2f항
Figure 112021031457041-pat00013
이 포함되어 있으며, 감쇠가 더 높은 차단 주파수를 선택하여 감쇠해야 한다는 것이 명확하다. 더 낮은 정상 상태로 더 높은 감쇠를 얻기 위해 본 발명에서는 예를 들어, 20 Hz의 차단 주파수를 선택할 수 있다. 도 9는 120 Hz 주파수에서 20 Hz 차단 주파수를 가질 때, -62.8dB 감쇠가 달성된 LPF의 보드 다이어그램을 나타낸다.
그 후 간단한 삼각 함수(역 탄젠트)를 사용하여 아래의 수학식 12에 따라 입력 신호와 기준 신호 사이의 세타차/위상차를 계산한다.
[수학식 12]
Figure 112021031457041-pat00014
입력 신호에 대한 잠금 증폭기에서 위상 정보를 얻은 후 미분기를 사용하여 주파수-차 정보를 계산한다. 미분기 함수는 샘플링 시간 측면에서 차이를 얻기 위해 현재 값에서 과거 값으로 계산한다. 따라서, 미분 항을 2π로 나누면 다음의 수학식 13와 같이 주파수 차이를 계산할 수 있다.
[수학식 13]
Figure 112021031457041-pat00015
그 후, 변동을 보상하고 정상 상태 오류를 줄이기 위해 간단한 PI 컨트롤러를 사용한다. 개 루프 전달 함수는 다음의 수학식 14와 같이 주어진다.
[수학식 14]
Figure 112021031457041-pat00016
일 실시예에서, PI 컨트롤러 매개 변수 kp와 ki는 0.001과 4.44를 선택하고, 미분 게인(kd) 1은 MATLAB 소프트웨어에서 SISOTOOL을 사용하여 선택할 수 있다. 60 Hz로 고정된 참조 주파수를 취하면 주파수 차이가 참조 주파수와 함께 추가된다. 따라서, 기본 주파수와 기준 주파수 사이에 차이가 있을 때 미분 함수(수학식 7로 표현됨)가 계산되어 출력을 특정 주파수 차이(Δf)로 제공한다.
θ는 다음의 수학식 15과 같이 재설정 가능한 적분기를 사용하여 FLL 추적 주파수(f) 정보로부터 생성될 수 있다.
[수학식 15]
Figure 112021031457041-pat00017
따라서, 도 8에서 입력 신호와 같은 주파수를 제공하여 주파수 추적을 수행함을 알 수 있다.
시스템을 폐쇄 루프 상태로 만들기 위해 생성된 θ를 사용하여 기준 신호를 구성한다. 예를 들어, 주파수가 60 Hz에서 62 Hz로 변경된 경우 추적된 주파수는 도 10의 안정화 시간 550 ms로 표시되며, 특정 주파수 성분 추출 측면에서 잠금 성능이 향상됨에 따라 주파수 적응형 LIA 기반 고조파 제거 방법이 다음과 같이 제시된다.
다시 도 1을 참조하면, 본 발명에 따른 장치(10)는 주파수 추적부(110), 위상 정보 추출부(130), 기준 신호 생성부(150), 필터링부(120), 고조파 재구성부(140) 및 고조파 제거부(160)를 포함한다.
상기 주파수 추적부(110)는 잠금 증폭기(Lock in Amplifier, LIA) 기반의 주파수 잠금 루프(Frequency Locked Loops, FLL)를 통해 계통(grid)에서 추출할 기본 주파수 성분을 추적한다.
본 발명은 FLL 기반 잠금 증폭기(Lock-in-amplifier)를 사용하여 인버터 출력 전류에서 고조파를 추출하고 제거한다.
본 발명의 LIA-FLL 기반 DLA 고조파 제거는 도 2에 도시되었고, 여기서 FLL 세타(θ)는 DLA의 참조 신호를 생성하는데 사용된다. 인버터 출력 전류에는 기본 주파수(60 Hz) 성분뿐만 아니라 고조파 주파수 성분도 포함되어 있다.
상기 위상 정보 추출부(130)는 기본 주파수 성분으로부터 특정 고조파 성분에 대한 위상 정보를 추출한다.
계통 연계형(grid connected) 인버터에서 가장 우세한 고조파는 홀수 고조파이므로, 인버터 출력 전류와 그 고조파 성분은 다음의 수학식 16과 같이 표현할 수 있다.
[수학식 16]
Figure 112021031457041-pat00018
수학식 16에서 Igrid는 계통 전류를, Iamp는 기본 전류 크기를 나타낸다. knH는 인버터 전류 고조파 n 번째의 진폭을 나타내고, Θgrid는 그리드 전류의 위상을 나타낸다.
상기 기준 신호 생성부(150)는 특정 고조파 성분에 대한 위상 정보를 기초로 디지털 잠금 증폭기(DLA)에 의해 기준 신호를 생성한다.
본 발명에서 제안된 고조파 제거 방법에서는 수학식 15로 표현되는 고조파 제거를 위해 LIA-FLL에서 위상 정보 θ를 가져와서 계통 주파수나 위상 변화가 고조파 제거 시 문제가 발생하지 않도록 한다.
상기 필터링부(120)는 기준 신호 및 인버터 출력의 피드백 전류를 저역 통과 필터(LPF)를 사용하여 이중 주파수 성분을 필터링한다.
따라서, LIA로 특정 고조파 정보를 추출하기 위해 DSP에 의해 기준 신호를 생성할 수 있다. 7번째 고조파를 예로 들면, 기준 신호 방정식은 다음의 수학식 17과 같이 표현할 수 있다.
[수학식 17]
Figure 112021031457041-pat00019
여기서, m은 고조파 차수 없음을 나타내고, θFLL은 LIA-FLL 폐루프 시스템의 θ 정보를 나타낸다.
상기 고조파 재구성부(140)는 필터링된 주파수 성분의 크기와 위상을 추출하여 특정 고조파 성분을 재구성한다. 상기 고조파 제거부(160)는 재구성한 주파수 성분을 피드 포워드 방식으로 전류 컨트롤러의 출력에 추가하여 특정 고조파 성분을 제거한다.
PSD 이후에는 n차 고조파 성분의 이중 주파수를 갖는 n차 고조파의 DC 항만 남게 된다(수학식 5 및 6). 수학식 15을 사용하여 FLL Θ에 원하는 주파수 수를 곱하여 주파수 성분의 정확한 진폭을 추출할 수 있고, 이에 따라 고조파 제거가 완성된다.
예를 들어, DLA에 대한 3차 고조파 θ를 감지하기 위해서는 3θFLL 가 되고, 5차 및 7차 고조파 세타는 마찬가지로 각각 5θFLL 및 7θFLL이 될 것이다. 특정 고조파 주파수 추출의 경우, dc항과 2f항을 모두 포함하는 PSD 출력을 얻기 위해 수학식 5 및 6을 사용해야 한다. 시스템(1)에서 사용되는 기본 주파수는 60 Hz이므로, AC 구성 요소는 120 Hz 주파수가 된다. AC 항 또는 2f항을 필터링하기 위해 저역 통과 필터를 사용하여 직류 전류(DC) 진폭을 남기는 AC 리플을 제거할 수 있다.
그러나, 저역 통과 필터는 120 Hz AC 리플뿐만 아니라 다른 낮은 고조파 성분도 효과적으로 제거할 수 있다. AC 리플을 필터링 한 후 DC 구성 요소는 아래의 수학식 18와 같이 정의된다.
[수학식 18]
Figure 112021031457041-pat00020
특정 고조파 정보를 감지한 후, 고조파를 재구성하여야 인버터 출력 전류에서 고조파를 제거하기가 더 쉬워진다. 수학식 8은 DLA에서 정보를 얻은 후 다음의 수학식 19과 같은 간단한 삼각 방정식으로 수학식 15을 이용하여 크기 및 위상 정보를 계산할 수 있다.
[수학식 19]
Figure 112021031457041-pat00021
여기서 Ac는 크기를 나타내고, θnH는 록인(Lock-in)의 위상 정보를 나타낸다. 재구성된 크기와 위상은 다음의 수학식 20과 같이 표현할 수 있다.
[수학식 20]
Figure 112021031457041-pat00022
그 후 위의 수학식을 사용하여 검출된 고조파를 다시 구성할 수 있다. 그런 다음 재구성된 신호를 기본 전류 컨트롤러의 출력에 추가하여 고조파를 완벽하게 제거할 수 있다.
도 11은 본 발명의 일 실시예에 따른 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법의 흐름도이다.
본 실시예에 따른 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법은, 도 1의 장치(10)와 실질적으로 동일한 구성에서 진행될 수 있다. 따라서, 도 1의 장치(10)와 동일한 구성요소는 동일한 도면부호를 부여하고, 반복되는 설명은 생략한다.
또한, 본 실시예에 따른 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법은 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거를 수행하기 위한 소프트웨어(애플리케이션)에 의해 실행될 수 있다.
본 발명은 계통 연계형 인버터에서 고조파 제거를 위한 효과적인 솔루션으로 주파수 고정 루프(Frequency Locked Loop, FLL) 기반 잠금 증폭기(Lock-in-amplifier)를 사용하는 새로운 접근 방식을 제시한다.
도 11을 참조하면, 본 실시예에 따른 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법은, 잠금 증폭기(Lock in Amplifier, LIA) 기반의 주파수 잠금 루프(Frequency Locked Loops, FLL)를 통해 계통(grid)에서 추출할 기본 주파수 성분을 추적한다(단계 S10).
본 발명은 FLL 기반 잠금 증폭기(Lock-in-amplifier)를 사용하여 인버터 출력 전류에서 고조파를 추출하고 제거한다. 본 발명의 LIA-FLL 기반 DLA 고조파 제거에서 FLL 세타(θ)는 DLA의 참조 신호를 생성하는데 사용된다. 인버터 출력 전류에는 기본 주파수(60 Hz) 성분뿐만 아니라 고조파 주파수 성분도 포함되어 있다.
기본 주파수 성분으로부터 특정 고조파 성분에 대한 위상 정보를 추출한다(단계 S20). 계통 연계형(grid connected) 인버터에서 가장 우세한 고조파는 홀수 고조파이므로, 인버터 출력 전류와 그 고조파 성분을 추출할 수 있다. 또한, 특정 고조파 성분에 대한 위상 정보에 주파수의 차수를 곱하여 각 주파수의 진폭을 추출할 수 있다.
특정 고조파 성분에 대한 위상 정보를 기초로 디지털 잠금 증폭기(DLA)에 의해 기준 신호를 생성한다(단계 S30). 본 발명에서 제안된 고조파 제거 방법에서는 LIA-FLL에서 위상 정보 θ를 가져와서 계통 주파수나 위상 변화가 고조파 제거에 사용한다.
기준 신호 및 인버터 출력의 피드백 전류의 이중 주파수 성분을 필터링한다(단계 S40). 상기 이중 주파수 성분을 필터링하는 단계는, 기준 신호 및 인버터 출력의 피드백 전류를 곱하는 단계 및 곱해진 신호를 저역 통과 필터(LPF)를 사용하여 교류(AC) 리플을 제거하는 단계를 포함할 수 있다.
필터링된 주파수 성분의 크기와 위상을 추출하여 특정 고조파 성분을 재구성한다(단계 S50). 저역 통과 필터링에 의해 고조파 성분의 이중 주파수를 갖는 n차 고조파의 DC 항만 남게 된다. 이 경우, 삼각 방정식을 이용하여 특정 고조파 성분의 크기 및 위상 정보를 계산할 수 있다.
재구성한 주파수 성분을 피드 포워드 방식으로 전류 컨트롤러의 출력에 추가하여 특정 고조파 성분을 제거한다(단계 S60). 재구성된 신호를 기본 전류 컨트롤러의 출력에 추가하여 고조파를 제거할 수 있다.
본 발명의 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법에 따르면, 계통에서 추출할 기본 주파수 성분을 추적하여 특정 고조파에 대한 위상 정보를 생성함으로써, 기본 주파수에 대한 보다 정확한 정보를 제공하므로 더욱 향상된 고조파 제거 결과를 제공할 수 있다.
이와 같은, 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법은 애플리케이션으로 구현되거나 다양한 컴퓨터 구성요소를 통하여 수행될 수 있는 프로그램 명령어의 형태로 구현되어 컴퓨터 판독 가능한 기록 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능한 기록 매체는 프로그램 명령어, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다.
상기 컴퓨터 판독 가능한 기록 매체에 기록되는 프로그램 명령어는 본 발명을 위하여 특별히 설계되고 구성된 것들이거니와 컴퓨터 소프트웨어 분야의 당업자에게 공지되어 사용 가능한 것일 수도 있다.
컴퓨터 판독 가능한 기록 매체의 예에는, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체, CD-ROM, DVD와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 ROM, RAM, 플래시 메모리 등과 같은 프로그램 명령어를 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다.
프로그램 명령어의 예에는, 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드도 포함된다. 상기 하드웨어 장치는 본 발명에 따른 처리를 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명은 기본 주파수에 대한 보다 정확한 정보를 제공하므로 계통 연계형 인버터의 고조파 관련 문제를 해결할 수 있으므로, 전력 시스템에 유용하게 적용할 수 있다.
1: 시스템
10: 주파수 추적형 고조파 제거 장치
110: 주파수 추적부
130: 위상 정보 추출부
150: 기준 신호 생성부
120: 필터링부
140: 고조파 재구성부
160: 고조파 제거부

Claims (10)

  1. 잠금 증폭기(Lock in Amplifier, LIA) 기반의 주파수 잠금 루프(Frequency Locked Loops, FLL)를 통해 계통(grid)에서 추출할 기본 주파수 성분을 추적하는 단계;
    기본 주파수 성분으로부터 특정 고조파 성분에 대한 위상 정보를 추출하는 단계;
    특정 고조파 성분에 대한 위상 정보를 기초로 디지털 잠금 증폭기(DLA)에 의해 기준 신호를 생성하는 단계;
    기준 신호 및 인버터 출력의 피드백 전류의 이중 주파수 성분을 필터링하는 단계;
    필터링된 주파수 성분의 크기와 위상을 추출하여 특정 고조파 성분을 재구성하는 단계; 및
    재구성한 주파수 성분을 피드 포워드 방식으로 전류 컨트롤러의 출력에 추가하여 특정 고조파 성분을 제거하는 단계;를 포함하는, 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법.
  2. 제1항에 있어서, 상기 이중 주파수 성분을 필터링하는 단계는,
    기준 신호 및 인버터 출력의 피드백 전류를 곱하는 단계; 및
    곱해진 신호를 저역 통과 필터(LPF)를 사용하여 교류(AC) 리플을 제거하는 단계;를 포함하는, 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법.
  3. 제1항에 있어서, 상기 특정 고조파 성분을 재구성하는 단계는,
    삼각 방정식을 이용하여 특정 고조파 성분의 크기 및 위상 정보를 계산하는 단계;를 포함하는, 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법.
  4. 제1항에 있어서, 상기 특정 고조파 성분에 대한 위상 정보를 추출하는 단계는,
    특정 고조파 성분에 대한 위상 정보에 주파수의 차수를 곱하여 각 주파수의 진폭을 추출하는 단계;를 더 포함하는, 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법.
  5. 제1항에 따른 상기 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법을 수행하기 위한 컴퓨터 프로그램이 기록된 컴퓨터로 판독 가능한 저장 매체.
  6. 잠금 증폭기(Lock in Amplifier, LIA) 기반의 주파수 잠금 루프(Frequency Locked Loops, FLL)를 통해 계통(grid)에서 추출할 기본 주파수 성분을 추적하는 주파수 추적부;
    기본 주파수 성분으로부터 특정 고조파 성분에 대한 위상 정보를 추출하는 위상 정보 추출부;
    특정 고조파 성분에 대한 위상 정보를 기초로 디지털 잠금 증폭기(DLA)에 의해 기준 신호를 생성하는 기준 신호 생성부;
    기준 신호 및 인버터 출력의 피드백 전류를 저역 통과 필터(LPF)를 사용하여 이중 주파수 성분을 필터링하는 필터링부;
    필터링된 주파수 성분의 크기와 위상을 추출하여 특정 고조파 성분을 재구성하는 고조파 재구성부; 및
    재구성한 주파수 성분을 피드 포워드 방식으로 전류 컨트롤러의 출력에 추가하여 특정 고조파 성분을 제거하는 고조파 제거부;를 포함하는, 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 장치.
  7. 제6항에 있어서, 상기 필터링부는,
    기준 신호 및 인버터 출력의 피드백 전류를 곱하는 멀티플렉서; 및
    곱해진 신호를 필터링하여 교류(AC) 리플을 제거하는 저역 통과 필터(LPF);를 포함하는, 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 장치.
  8. 제6항에 있어서, 상기 고조파 재구성부는,
    삼각 방정식을 이용하여 특정 고조파 성분의 크기 및 위상 정보를 계산하는, 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 장치.
  9. 제6항에 있어서, 상기 기준 신호 생성부는,
    특정 고조파 성분에 대한 위상 정보에 주파수의 차수를 곱하여 각 주파수의 진폭을 추출하는, 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 장치.
  10. 제6항에 있어서,
    상기 전류 컨트롤러는 잠금 증폭기 기반 위상 고정 루프(Phase Locked Loop, PLL)를 이용하는, 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 장치.
KR1020210034751A 2021-03-17 2021-03-17 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법, 이를 수행하기 위한 기록 매체 및 장치 KR102468771B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210034751A KR102468771B1 (ko) 2021-03-17 2021-03-17 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법, 이를 수행하기 위한 기록 매체 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210034751A KR102468771B1 (ko) 2021-03-17 2021-03-17 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법, 이를 수행하기 위한 기록 매체 및 장치

Publications (2)

Publication Number Publication Date
KR20220129874A KR20220129874A (ko) 2022-09-26
KR102468771B1 true KR102468771B1 (ko) 2022-11-18

Family

ID=83452579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210034751A KR102468771B1 (ko) 2021-03-17 2021-03-17 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법, 이를 수행하기 위한 기록 매체 및 장치

Country Status (1)

Country Link
KR (1) KR102468771B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160294397A1 (en) 2015-03-30 2016-10-06 Seiko Epson Corporation Circuit device, electronic apparatus, and moving object

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5855732B2 (ja) * 1977-07-29 1983-12-12 株式会社日立製作所 変圧器保護方式
KR101732930B1 (ko) 2015-02-12 2017-05-08 영남대학교 산학협력단 Ｌｌｃｌ 필터를 이용한 단상 그리드 인버터 제어 장치
KR102130514B1 (ko) 2018-07-02 2020-07-06 숭실대학교 산학협력단 단상 계통연계 인버터를 위한 고조파 보상 장치 및 방법
KR102320499B1 (ko) 2018-11-14 2021-11-02 숭실대학교산학협력단 록인 증폭기를 구비하는 위상 고정 루프 장치 및 방법
KR102160883B1 (ko) * 2018-11-14 2020-09-29 숭실대학교산학협력단 계통 연계 인버터의 고조파 보상을 위한 전류 제어 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160294397A1 (en) 2015-03-30 2016-10-06 Seiko Epson Corporation Circuit device, electronic apparatus, and moving object

Also Published As

Publication number Publication date
KR20220129874A (ko) 2022-09-26

Similar Documents

Publication Publication Date Title
Golestan et al. Single-phase frequency-locked loops: A comprehensive review
Golestan et al. Single-phase PLLs: A review of recent advances
Carugati et al. Frequency adaptive PLL for polluted single-phase grids
Kanjiya et al. Obtaining performance of type-3 phase-locked loop without compromising the benefits of type-2 control system
Golestan et al. A nonadaptive window-based PLL for single-phase applications
Ali et al. Design of an advanced PLL for accurate phase angle extraction under grid voltage HIHs and DC offset
Sevilmiş et al. A fast hybrid PLL with an adaptive all-pass filter under abnormal grid conditions
CN105790758A (zh) 一种基于混合坐标系下延时滤波器的改进锁相环算法
Xia et al. Synchronous reference frame single‐phase phase‐locked loop (PLL) algorithm based on half‐cycle DFT
Zhou et al. Modeling and control of three-phase AC/DC converter including phase-locked loop
Bamigbade et al. Single-phase type-1 frequency-fixed FLL for distorted voltage condition
Akhtar et al. Analysis and comparative studies on impact of transport delay and transforms on the performance of TD-PLL for single phase GCI under grid disturbances
Sevilmiş et al. Performance enhancement of DSOGI-PLL with a simple approach in grid-connected applications
Devi et al. Phase locked loop for synchronization of inverter with electrical grid: A survey
Ali et al. Performance enhancement of MAF based PLL with phase error compensation in the pre-filtering stage
CN108809301B (zh) 一种基于滑动dft滤波原理的三相软件锁相方法
Chedjara et al. A fast and robust reference current generation algorithm for three-phase shunt active power filter
KR102468771B1 (ko) 단상 계통 연계형 인버터용 잠금 증폭기 기반의 주파수 추적형 고조파 제거 방법, 이를 수행하기 위한 기록 매체 및 장치
Li et al. A three-sample filter for fast arbitrary harmonic elimination
Xiu et al. A novel adaptive frequency extraction method for fast and accurate connection between inverters and microgrids
Guo et al. A phase-locked loop using ESO-based loop filter for grid-connected converter: Performance analysis
Sridharan et al. An improved grid synchronization method of grid-interactive power converter system during distorted grid conditions
Liu et al. Phase-locked loops and their design
Gautam et al. A comprehensive study of orthogonal signal generation schemes for single phase systems
Nguyen et al. A novel modified-TOGI based PLL for the three-phase unbalanced and distorted grid conditions

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant