KR102468333B1

KR102468333B1 - 솔리드 스테이트 스위치 드라이버 회로 및 이를 포함하는 전지시스템

Info

Publication number: KR102468333B1
Application number: KR1020200021658A
Authority: KR
Inventors: 페테르 쿠르치크; 막시밀리안 호퍼
Original assignee: 삼성에스디아이 주식회사
Priority date: 2019-03-12
Filing date: 2020-02-21
Publication date: 2022-11-16
Also published as: EP3708403A1; KR20200110177A; EP3708403B1

Abstract

본 발명의 실시 예는 전지 셀 스택과 부하 사이의 하이 사이드 스위치로서 동작하는 솔리드 스테이트 스위치(solid state switch)를 제어하기 위한 솔리드 스테이트 스위치 드라이버 회로에 관한 것이다. 상기 솔리드 스테이트 스위치 드라이버 회로는, 제1 입력 노드를 통해 공급 전압을 수신하며, 제2 입력 노드를 통해 상기 전지 셀 스택의 출력 전압을 수신하고, 제1 접지 노드를 통해 접지 전압을 수신하며, 수신되는 제1 제어 신호에 따라 상기 공급 전압 및 상기 출력 전압보다 높은 구동 전압을 생성하고, 제1 출력 노드로 상기 구동 전압을 출력하는 전압 발생 회로, 제3 입력 노드를 통해 상기 출력 전압을 수신하며, 제2 접지 노드를 통해 상기 접지 전압을 수신하고, 수신되는 제2 제어 신호 및 제3 제어 신호에 따라 제2 출력 노드로 상기 출력 전압을 출력하는 스위치 오프 회로, 상기 제1 출력 노드 및 상기 제2 출력 노드에 연결되며, 제3 접지 노드를 통해 상기 접지 전압을 수신하고, 수신되는 제4 제어 신호에 따라서 상기 제1 출력 노드와 상기 솔리드 스테이트 스위치의 게이트 노드를 연결하는 스위치 제어기를 포함할 수 있다.

Description

솔리드 스테이트 스위치 드라이버 회로 및 이를 포함하는 전지시스템{SOLID STATE SWITCH DRIVER CIRCUIT AND BATTERY SYSTEM INCLUDING THE SAME}

본 발명은 전지 시스템을 위한 솔리드 스테이트 스위치 드라이버 회로 및 이를 포함하는 전지 시스템에 관한 것이다.

최근 동력원으로 전기 전력을 사용하여 화물들 및 사람들을 수송하기 위한 차량들이 개발되고 있다. 이러한 전기 차량은 충전식 전지에 저장된 에너지를 사용하는 전기 모터에 의해 구동되는 차량이다. 전기 차량은 전적으로 전기 모터에 의해서만 구동되거나, 예를 들어 가솔린 발전기에 의해 구동되는 구동되는 하이브리드 차량의 형태일 수도 있다. 또한, 차량은 전기 모터와 기존의 연소 엔진의 조합을 포함 할 수도 있다. 일반적으로, 전기 차량용 전지(electric vehicle battery, EVB) 또는 견인 전지(traction battery)는 전지 전기 차량(battery electric vehicle, BEV)의 추진력을 공급하는 데 사용되는 전지이다.

전기 차량용 전지는, 지속된 기간 동안 전력을 공급하도록 설계되었으므로, 시동(starting), 조명(lighting), 및 점화(ignition)용 전지와 다르다. 이차 전지(rechargeable 또는 secondary battery)는 충전과 방전을 반복적으로 할 수 있다는 점에서, 화학 에너지로부터 전기 에너지로 비가역적 변환만을 하는 일차 전지(primary battery)와 다르다. 저용량의 이차 전지는 셀룰러폰, 노트북 컴퓨터 및 캠코더와 같은 소형 전자 장치용 전원으로서 사용되는 반면, 고용량의 이차 전지는 하이브리드(hybrid) 차량 등을 위한 전원으로 사용된다.

일반적으로, 이차 전지들은 양극, 음극, 및 양극과 음극 사이에 개재된 세퍼레이터를 포함하는 전극 조립체, 전극 조립체를 수용하는 케이스 및 전극 조립체에 전기적으로 연결되는 전극 단자들을 포함한다. 양극, 음극 및 전해질 용액의 화학적 반응을 통해 이차 전지의 충전 및 방전이 가능하도록 하기 위해, 이차 전지의 케이스 내부로 전해질 용액이 주입된다. 케이스의 형상은 예를 들어, 원통형, 직사각형 등으로 전지의 용도에 따라서 달라진다. 최근 개발 중인 전기 차량들에는 랩탑(laptop) 및 가전 제품에 널리 사용되는 것으로 알려진 리튬 이온(및 비슷한 리튬 폴리머) 전지가 주로 적용된다.

이차 전지들은 예를 들어, 하이브리드 차량의 모터 구동을 위한 경우와 같이 높은 에너지 밀도를 제공하기 위해, 직렬 및/또는 병렬로 결합된 복수의 단위 전지셀로 형성되는 전지 모듈로 사용될 수 있다. 즉, 전지 모듈은 고출력의 충전식 전지를 구현하기 위해, 필요한 전력량에 따라 복수의 단위 전지셀의 전극 단자들을 연결하여 형성된다.

전지 팩은 여러 개의, 바람직하게는 동일한, 전지 모듈들의 세트이다. 전지 모듈들은 요구되는 전압, 용량 또는 전력 밀도를 제공하기 위해, 직렬, 병렬 또는 두 가지의 혼합 방식으로 구성될 수 있다. 전지 팩의 구성요소들에는 각각의 전지 모듈들과, 이들 간의 전기 전도성을 제공하는 인터커넥트(interconnect)들이 포함된다.

전지의 전력 출력 및 충전에 대한 고정(static) 제어만으로는 전지 시스템에 연결된 다양한 전기 소비자들의 동적 전력 수요를 충족시키기에 충분하지 않다. 따라서, 전지 시스템과 전기 소비자의 제어기 사이에는 지속적 또는 간헐적인 정보 교환이 요구된다. 전지 시스템과 전기 소비자의 제어기 사이에 교환되는 정보는, 전기 소비자의 실제/예측된 전력 수요나 잉여 전력뿐만 아니라, 전지 시스템의 충전 상태(State of Charge), 잠재적인 전기 성능, 충전 능력 및 내부 저항을 포함한다.

전지 시스템은 통상적으로 전술한 파라미터들의 모니터링, 제어 또는 설정을 위해 전지 관리 유닛(Battery management Unit, BMU) 또는 전지 시스템 관리자(Battery System Manager, BSM)를 포함한다. 이들 제어 유닛들 각각은, 집적 회로(integrated circuit, IC), 마이크로컨트롤러(microcontroller, μC), 주문형 집적 회로(application specific integrated circuit, ASIC) 등으로 구현될 수 있다. 제어 유닛들은 전지 시스템 내부에 장착되는 필수 부품으로 전지 시스템과 함께 공통 하우징 내에 배치되거나, 적절한 통신 버스를 통해 전지 시스템과 통신하는 원격 제어 유닛의 일부일 수 있다. 두 경우 모두, 제어 유닛은 CAN, SPI 인터페이스 등의 통신 버스를 통해 전기 소비자와 통신할 수 있다.

또한, 전지 시스템은 일반적으로 전지 과열, 과전류, 과전압, 전기 자동차의 충돌 등과 같은 비정상적인 작동 조건에서 후속의 부하로부터 전지 스택을 차단하도록 구성된 전지 차단 유닛(battery disconnect unit, BDU)을 포함한다. BDU는 종종 전지 스택의 노드(예를 들어, 전지 스택의 고전압 노드)와 후속의 부하 사이에 적어도 하나의 릴레이를 포함한다. 그러나, 설치 공간 요건들, 스위칭 속도 및 에너지 소비에 대해 증가된 요구들로 인해, 반도체 기반 솔루션이 BDU용으로 점점 더 선호되고 있다. 그러나 이러한 반도체 기반 스위치들, 예를 들어 금속산화막반도체 전계효과트랜지스터(Metal Oxide Semiconductor Field Effect transistor, MOSFET) 스위치들은 특정 드라이버 회로들이 필요하다.

이러한 MOSFET 스위치들을 위한 드라이버 회로(driver circuit)는 별도의 회로 캐리어 상에 배치되거나, 전지 시스템의 다른 제어 유닛, 예를 들어 BMS와 회로 캐리어를 공유할 수 있다. 전기 차량에 통합하기 위해서는 스위치 드라이버(driver)가 ASIL A, ASIL B, ASIL C 등과 같은 전기 차량에 적용되는 안전 표준을 충족해야 한다. 그러나, 현재 솔리드 스테이트 전력 스위치용으로 공지된 드라이버단들은 이러한 안전 표준들을 아직 충족시키지 못하거나, 솔리드 스테이트 스위치용으로 공지된 드라이버단들의 구현은 비용이 많이 든다.

본 발명의 실시 예를 통해 해결하고자 하는 과제는, 전기 자동차에 적용되는 안전 표준들을 충족시킬 수 있고 비용 효율적인 방식으로 구현될 수 있는 전지 시스템용 솔리드 스테이트 스위치 드라이버 회로 및 이를 포함하는 전지 시스템을 제공하는 것이다.

상기한 과제를 해결하기 위한 본 발명의 제1 양태는 전지 셀 스택과 부하 사이의 하이 사이드(high side) 스위치로서 동작하는 솔리드 스테이트 스위치(solid state switch, SSS)를 제어하기 위한 솔리드 스테이트 스위치(SSS) 드라이버 회로에 관한 것이다. 상기 SSS 드라이버 회로는 하드웨어 기반 회로로 구성되며, 즉 프로그램된 구성요소를 포함하지 않는다. 프로그램된 구성요소들을 생략함으로써, 상기 SSS 드라이버 회로의 계산 시간이 증가된다. 상기 SSS 드라이버 회로는 상기 전지 시스템의 상기 SSS에 연결된다. 상기 SSS 드라이버 회로는 마이크로컨트롤러(microcontroller)(예를 들어 전지 관리 시스템(battery management system, BMS)와 신호를 송수신 한다.

상기 SSS 드라이버 회로는 제1 입력 노드를 통해 공급 전압(V_SUP)을 수신하도록 구성된 전압 발생 회로(voltage generation circuit, VGC)를 포함할 수 있다. 즉, 상기 SSS 드라이버 회로는, 상기 SSS 드라이버 회로의 동작 동안 상기 공급 전압(V_SUP)를 수신하는 상기 제1 입력 노드를 포함한다. 상기 전압 발생 회로는 또한 제2 입력 노드를 통해, 상기 전지 셀 스택의 출력 전압(GND_DRIVER)을 수신하도록 구성될 수 있다. 즉, 상기 전압 발생 회로는 상기 SSS 드라이버 회로의 동작 동안 상기 출력 전압(GND_DRIVER)을 수신하는 상기 제2 입력 노드를 포함한다. 상기 전압 발생 회로는 또한 제1 접지 노드를 통해 접지 전압(GND)을 수신하도록 구성될 수 있다. 즉 상기 전압 발생 회로는 상기 SSS 드라이버 회로의 동작 동안 상기 접지 전압(GND)을 수신하는 상기 제1 접지 노드를 포함한다. 상기 전압 발생 회로는 또한 제1 제어 노드를 통해 제1 제어 신호(PWM)를 수신하도록 구성될 수 있다. 즉 상기 전압 발생 회로는 상기 SSS 드라이버 회로의 동작 동안 상기 제1 제어 신호를 선택적으로 수신하는 상기 제1 제어 노드를 포함한다. 상기 전압 발생 회로는 또한 상기 공급 전압(V_SUP) 및 상기 출력 전압(GND_DRIVER) 보다 높은 구동 전압(VCC_DRIVER)을 생성하고, 상기 제1 제어 신호에 따라 상기 구동 전압(VCC_DRIVER)를 제1 출력 노드로 출력하도록 구성된다.

따라서, 상기 전압 발생 회로는 상기 전지 시스템에서 하이 사이드 스위치로 동작하는 상기 SSS를 설정하기에 충분한 전압을 생성하도록 구성된다. 상기 구동 전압(VCC_DRIVER)은 상기 전지 셀 스택으로부터 상기 SSS에 제공되는 전압보다 높아야 한다. 상기 전압 발생 회로는 상기 출력 전압(GND_DRIVER) 및 상기 공급 전압(V_SUP)으로부터 상기 구동 전압(VCC_DRIVER)을 유도하는데, 상기 공급 전압(V_SUP)은 상기 출력 전압(GND_DRIVER)보다 작을 수 있다. 상기 구동 전압(VCC_DRIVER)은 상기 SSS 드라이버 회로가 이용되는 상기 전지 시스템에 의해 자체 공급된다. 상기 상기 구동 전압(VCC_DRIVER)은 예를 들어, 상기 전지 셀 스택 또는 상기 전지 시스템의 시스템 기반 칩(system basis chip)에 의해 상기 SSS 드라이버 회로에 제공될 수 있다. 상기 구동 전압(VCC_DRIVER)은 10V에서 30V 사이의 전압, 또는 15V에서 25V 사이의 전압, 또는 대략 20V의 전압일 수 있다. 상기 구동 전압(VCC_DRIVER)은 상기 공급 전압(V_SUP) 및 상기 출력 전압(GND_DRIVER)의 합과 대략 동일할 수 있다. 예를 들어, 상기 공급 전압(V_SUP)이 대략 20V이고, 상기 출력 전압(GND_DRIVER)이 대략 48V이면, 상기 구동 전압(VCC_DRIVER)은 대략 68V를 갖는다.

상기 SSS 드라이버 회로가 연결되는 상기 SSS는 상기 전지 시스템에서 하이 사이드 스위치로서 구현되는 적어도 하나의 전력 전계효과트랜지스터(field effect transistor, FET)를 포함한다. 상기 SSS를 구성하는 FET들의 게이트 전압을 조정하려면 비 접지 전압 도메인의 조종 전압(steering voltage)이 필요하다. 본 발명의 실시 예에서는, 이러한 조종 전압이 비용 효율적인 방식(cost-effective manner)(예를 들어, 변압기가 필요 없이)으로 상기 전압 발생 회로에 의해 상기 구동 전압(VCC_DRIVER)으로 제공될 수 있다. 상기 제1 제어 신호는 펄스폭 변조(pulse width modulation, PWM) 신호일 수 있다. 상기 제1 제어 신호는, 예를 들어 "0" 및 "1" 등의 값을 교대로 취하는 구형파 신호일 수 있다. 상기 제1 제어 신호(PWM)에 기초해, DCDC 변환기 역할을 하는 상기 전압 발생 회로에 의해 상기 구동 전압(VCC_DRIVER가)이 생성된다. 상기 구동 전압(VCC_DRIVER)의 진폭은 상기 제1 제어 신호의 듀티 사이클을 통해 설정될 수 있다. 상기 구동 전압(VCC_DRIVER)은 상기 제1 제어 신호(PWM)가 상기 전압 발생 회로에 인가되는 동안 상기 전압 발생 회로에 의해 연속적으로 출력되고, 상기 전압 발생 회로에 상기 제1 제어 신호(PWM)가 인가되지 않으면 출력이 중단될 수 있다.

상기 SSS 드라이버 회로는 제3 입력 노드를 통해 상기 전지 셀 스택의 출력 전압(GND_DRIVER)을 수신하도록 구성된 스위치 오프 회로(switch off circuit, SOC)를 더 포함할 수 있다. 즉, 상기 스위치 오프 회로는 상기 SSS 드라이버 회로의 동작 동안 상기 전지 셀 스택으로부터 상기 출력 전압(GND_DRIVER)를 수신하는 상기 제3 입력 노드를 포함한다. 상기 스위치 오프 회로는 또한 제2 접지 노드를 통해 상기 접지 전압(GND)을 수신하도록 구성될 수 있다. 즉 상기 스위치 오프 회로는 상기 SSS 드라이버 회로의 동작 동안 상기 접지 전압(GND)을 수신하는 상기 제2 접지 노트를 포함한다. 상기 스위치 오프 회로는 또한 제2 제어 노드를 통해 제2 제어 신호(OFF₁)를 수신하도록 구성될 수 있다. 즉 상기 스위치 오프 회로는 상기 SSS 드라이버 회로의 동작 동안 상기 제2 제어 신호(OFF₁)를 선택적으로 수신하는 상기 제2 제어 노드를 포함한다. 상기 스위치 오프 회로는 또한 제3 제어 노드를 통해 제3 제어 신호(OFF₂)를 수신하도록 구성될 수 있다. 즉 상기 스위치 오프 회로는 상기 SSS 드라이버 회로의 동작 동안 상기 제3 제어 신호(OFF₂)를 선택적으로 수신하는 상기 제3 제어 노드를 포함한다.

상기 스위치 오프 회로는 또한 상기 제2 및 제3 제어 신호(OFF₁, OFF₂)에 따라 상기 제2 출력 노드에 상기 출력 전압(GND_DRIVER)을 출력하도록 구성된다. 상기 스위치 오프 회로는 상기 SSS 드라이버 회로가 연결되는 상기 SSS를 비전도성으로 설정하기에 적합한 신호, 예를 들어 상기 출력 전압(GND_DRIVER)을 제공하도록 구성된다. 이에 따라, 상기 제2 및 제3 제어 신호들(OFF₁, OFF₂)에 따라서 상기 출력 전압(GND_DRIVER)를 출력함으로써, 상기 SSS의 스위치 오프 신호(상기 출력 전압(GND_DRIVER))를 제공하는 데 있어서 리던던시(redundancy)가 구현될 수 있다. 상기 스위치 오프 회로는 상기 제2 및 제3 제어 신호들(OFF₁, OFF₂) 중 적어도 하나가 특정 값을 취하면 상기 출력 전압(GND_DRIVER)을 상기 제2 출력 노드로 출력된다. 즉, 상기 출력 전압(GND_DRIVER)은 상기 스위치 오프 회로에서 지속적으로 출력되지는 않으며, 상기 SSS 드라이버 회로의 상기 스위치 오프 회로는 상기 제2 및 제3 제어 신호들(OFF₁, OFF₂) 중 하나라도 소정 값을 취하면, 상기 출력 전압(GND_DRIVER)을 확실하고 신속하게 출력하도록 구성된다.

상기 SSS 드라이버 회로는 상기 전압 발생 회로의 상기 제1 출력 노드 및 상기 스위치 오프 회로의 상기 제2 출력 노드에 연결된 스위치 제어기(switch controller), 즉 스위치 제어기 회로(switch controller circuit)를 더 포함한다. 상기 스위치 제어기는 제3 접지 노드를 통해 상기 접지 전압(GND)을 수신하도록 추가로 구성될 수 있다. 즉, 상기 스위치 제어기는, 상기 SSS 드라이버 회로의 동작 동안 상기 접지 전압(GND)을 수신하는 상기 제3 접지 노드를 포함한다. 상기 스위치 제어기는, 제4 제어 노드를 통해 제4 제어 신호(ON₁)를 수신하도록 추가로 구성될 수 있다. 즉, 상기 스위치 제어기는, 상기 SSS 드라이버 회로의 동작 동안 상기 제4 제어 신호(ON₁)을 선택적으로 수신하는 제4 제어 노드를 포함한다. 상기 스위치 제어기는 상기 제4 제어 신호(ON₁)에 따라 상기 SSS의 게이트 노드로 상기 구동 전압(VCC_DRIVER) 및 상기 출력 전압(GND_DRIVER) 중 하나를 전달(즉, 출력)하도록 구성된다.

상기 SSS 드라이버 회로의 상기 스위치 제어기는 상기 SSS 드라이버 회로가 연결된 상기 SSS를 전도성으로 설정하기에 적합한 하이 사이드 스위칭 신호로서 상기 구동 전압(VCC_DRIVER)을 수신하도록 구성된다. 상기 SSS 드라이버 회로의 상기 스위치 제어기는 상기 SSS 드라이버 회로가 연결된 상기 SSS를 비전도성으로 설정하기에 적합한 스위칭 신호로서 상기 출력 전압(GND_DRIVER)를 수신하도록 추가로 구성된다. 또한, 상기 스위치 제어기는 상기 제4 제어 신호(ON₁)의 값에 따라 상기 제1 출력 노드와 상기 SSS의 게이트 노드(예를 들어, 상기 SSS를 구성하는 FET들의 게이트 접점들)를 연결 또는 분리한다. 또한, 상기 스위치 제어기는 상기 제4 제어 신호(ON₁)의 값에 따라 상기 제2 출력 노드에 인가된 전압(예를 들어 상기 출력 전압(GND_DRIVER))을 상기 SSS의 게이트 노드(예를 들어, 상기 SSS를 구성하는 FET들의 게이트 접점들)로 전달한다. 상기 스위치 제어기는 상기 제4 제어 신호(ON₁)의 값에 따라 상기 구동 전압(VCC_DRIVER) 또는 상기 출력 전압(GND_DRIVER) 중 하나를 상기 스위치 제어기의 출력 노드 즉, 상기 게이트 노드로 출력한다. 상기 스위치 제어기는 상기 제4 제어 신호(ON₁)에 따라서 상기 구동 전압(VCC_DRIVER)만을 상기 게이트 노드로 능동적으로 스위칭하며, 여기서, 상기 구동 전압(VCC_DRIVER)이 상기 게이트 노드로 인가되지 않은 상황에서는 상기 스위치 오프 회로의 상기 제2 출력 노드에서의 전압(예를 들어, 상기 출력 전압(GND_DRIVER)(항상 상기 구동 전압(VCC_DRIVER)보다 낮음))이 수동 방식(passive manner)으로 상기 게이트 노드에 연결된다. 여기에서, 상기 스위치 오프 회로에서 상기 제2 출력 노드에 상기 출력 전압(GND_DRIVER)가 인가되는 것은, 상기 제2 및 제3 제어 신호(OFF₁, OFF₂)에 의해 제어된다.

상기 SSS 드라이버 회로의 일 실시 예에 따르면, 상기 전압 발생 회로는, 제1 다이오드를 통해 상기 제1 입력 노드에 연결되는 제1 커패시터 노드 및 상기 제1 제어 신호에 따라 상기 제1 접지 노드 또는 상기 제2 입력 노드에 연결되는 제2 커패시터 노드를 갖는 제1 커패시터를 포함한다. 상기 제1 커패시터의 제1 커패시터 노드는 상기 제1 다이오드의 캐소드에 연결되고, 상기 제1 다이오드의 애노드는 상기 제1 입력 노드에 연결된다. 스위치들이 상기 제1 커패시터의 제2 커패시터 노드와 상기 제1 접지 노드 및 상기 제2 입력 노드 사이에 상호 연결된다. 따라서, 상기 제1 접지 노드 및 상기 제2 입력 노드 중 하나의 전위는 이들 스위치들의 상태에 따라 상기 제1 커패시터의 제2 커패시터 노드에 선택적으로 인가될 수 있다.

상기 SSS 드라이버 회로의 동작 동안, 상기 제1 커패시터의 제2 커패시터 노드는 상기 제1 접지 노드에 먼저 연결되고, 이에 따라 상기 제1 커패시터는 상기 제1 다이오드를 통해 상기 제1 입력 노드에 인가된 상기 공급 전압(V_SUP)으로 충전된다. 이후, 상기 제1 커패시터의 제2 커패시터 노드가 상기 제2 입력 노드에 연결되고, 상기 출력 전압(GND_DRIVER)의 전위가 상기 제1 커패시터의 제2 커패시터 노드에 부여된다. 이에 따라, 상기 제1 커패시터의 전압 강하가 지속되고, 상기 제1 커패시터의 제1 커패시터 노드는 상기 출력 전압(GND_DRIVER)과 상기 접지 전압(GND)) 간의 전위 차(상기 출력 전압(GND_DRIVER) ― 상기 접지 전압(GND))에 의해, 즉, 상기 출력 전압(GND_DRIVER)에 의해 상향 시프트(shift up)된다. 즉, 상기 SSS 드라이버 회로에서, 상기 제1 커패시터는 플라잉 커패시터(flying capacitor)로서 스위치 제어를 위한 전압 레벨 시프트용으로 사용된다.

상기 SSS 드라이버 회로의 다른 실시 예에서, 상기 전압 발생 회로는 제1 값을 갖는 상기 제1 제어 신호에 응답하여 상기 제1 커패시터의 제2 커패시터 노드를 상기 제1 접지 노드에 연결하도록 구성된 제1 스위치, 및 제2 값을 갖는 상기 제1 제어 신호에 응답하여 상기 제1 커패시터의 제2 커패시터 노드를 상기 제2 입력 노드에 연결하도록 구성된 제2 스위치를 포함한다. 예시적으로, 상기 제1 값은 구형파 PWM 신호인 상기 제1 제어 신호의 높은 값, 예를 들어 "1"일 수 있고 상기 제2 값은 구형파 PWM 신호인 상기 제1 제어 신호의 낮은 값, 예를 들어 "0"일 수 있다. 예시적으로, 상기 제1 스위치는 제1 MOSFET(T₁), 특히, 상기 제1 제어 노드에 직접 연결된 게이트 단자를 갖는 n-채널 MOSFET으로 구성될 수 있다. 또한, 상기 제2 스위치는 제2 MOSFET(T₂), 특히 게이트 단자가 인버터(inverter)를 통해 상기 제1 제어 노드에 연결된 p-채널 MOSFET으로 구성될 수 있다. 그러나, 상기 제1 스위치는 또한 p-채널 MOSFET 일 수 있고, 상기 제2 스위치는 n-채널 MOSFET일 수 있으며, 이 경우 상기 제1 제어 신호는 역 극성으로 사용될 수 있다. 또한, 상기 제1 스위치 및/또는 상기 제2 스위치를 위해 하나 이상의 트랜지스터를 사용하는 다른 회로 구성도 가능하다. 상기 제2 스위치는 상기 제1 스위치가 비전도성일 때 전도성이고, 상기 제1 스위치가 전도성일 때 비 전도성으로 설정될 수 있다.

상기 SSS 드라이버 회로의 또 다른 실시 예에서, 상기 전압 발생 회로는 상기 제1 출력 노드와 상기 제2 입력 노드 사이에서 상호 연결된 제너 다이오드를 포함한다. 상기 제너 다이오드의 캐소드는 제2 다이오드를 통해 상기 제1 커패시터의 제1 커패시터 노드에 연결된다. 여기서, 상기 제2 다이오드의 캐소드는 상기 제너 다이오드의 캐소드에 연결되고, 상기 제2 다이오드의 애노드는 상기 제1 커패시터의 제1 커패시터 노드에 연결된다. 상기 제너 다이오드의 애노드는 상기 제2 입력 노드에 연결되며, 상기 제2 스위치를 통해 상기 제1 커패시터의 제2 커패시터 노드에 연결된다. 상기 제2 스위치는 상기 제너 다이오드의 애노드와 상기 제1 커패시터의 제2 커패시터 노드 사이에 상호 연결된다. 상기 제너 다이오드는 상기 구동 전압(VCC_DRIVER)이 특정 전압으로 제한되도록 하는 보호 다이오드로 동작한다. 예를 들어, 상기 제너 다이오드는 상기 구동 전압(VCC_DRIVER)를 대략 20 V의 전압으로 제한하도록 구성될 수 있다.

상기 전압 발생 회로는 상기 제1 출력 노드와 상기 제2 입력 노드 사이에 상호 연결된 제2 커패시터를 더 포함한다. 상기 제2 커패시터는 또한 상기 제1 출력 노드와 상기 제2 입력 노드 사이에서 상기 제너 다이오드에 병렬로 연결될 수 있다. 상기 제2 커패시터는 상기 제1 출력 노드에 연결된 제1 커패시터 노드를 포함하고, 상기 제2 커패시터의 제1 커패시터 노드는 상기 제1 출력 노드와 상기 제너 다이오드의 캐소드 사이에 상호 연결된다. 상기 제너 다이오드는 상기 제2 입력 노드에 연결된 제2 커패시터 노드를 포함하고, 상기 제2 커패시터의 제2 커패시터 노드는 상기 제2 입력 노드와 상기 제너 다이오드의 애노드 사이에 상호 연결된다. 상기 제2 스위치가 전도성으로 설정되고 상기 제1 스위치가 비전도성으로 설정될 때(즉, 상기 제1 커패시터의 제1 커패시터 노드가 상기 구동 전압(VCC_DRIVER)으로 시프트 될 때), 상기 제2 커패시터는 상기 제2 다이오드를 통해 상기 제1 커패시터의 제1 커패시터 노드에서의 전압으로 충전된다.

따라서, 상기 제2 커패시터는 상기 구동 전압(VCC_DRIVER)으로 충전되고, 이에 따라, 상기 SSS를 전도성으로 설정하기 위한 에너지가 상기 제2 커패시터에 저장된다. 따라서, 상기 SSS 드라이버 회로에서 상기 전압 발생 회로에 의한 전압 생성이 손상 되더라도, 상기 제2 커패시터에 충분한 에너지가 저장된다. 이에 따라, 상기 제2 커패시터는, 상기 SSS 드라이버 회로를 포함하는 전지 시스템을 구비한 전기 자동차에 "림프 홈(limp home)"기능을 제공하기 위해, 주어진 시간(즉, 상기 제2 커패시터의 용량에 따라) 동안 상기 SSS를 전도성을 유지하도록 구성될 수 있다. 전기 자동차에 대한 ASIL B 표준을 충족시키기 위해, 상기 제2 커패시터는 상기 SSS가 35초에서 1분 사이의 최소 지속 기간 동안 전도성을 유지할 수 있도록 선택된 용량을 가질 수 있다.

상기 SSS 드라이버 회로의 또 다른 실시 예에서, 상기 스위치 제어기는, 제1 값을 갖는 상기 제4 제어 신호에 응답하여 상기 제1 출력 노드를 상기 SSS의 게이트 노드(즉, 상기 SSS 드라이버 회로의 대응하는 출력 노드)에 연결하고 제2 값을 갖는 상기 제4 제어 신호에 응답하여 상기 제1 출력 노드를 상기 SSS의 게이트 노드로부터 분리하도록 구성된 제3 스위치를 더 포함한다. 즉, 상기 제3 스위치는 제1 값을 갖는 상기 제4 제어 신호에 응답하여 상기 구동 전압(VCC_DRIVER)을 상기 SSS의 게이트 노드로 전달한다. 상기 SSS의 게이트 노드는, 상기 제2 출력 노드에 직접 연결된다. 따라서 상기 구동 전압(VCC_DRIVER)이 상기 게이트 노드로 전달되지 않으면 상기 제2 출력 노드에 인가되는 전위가 상기 게이트 노드에도 인가된다. 상기 제2 출력 노드는 플로팅(floating) 상태이거나, 상기 전지 셀 스택의 출력 전압(GND_DRIVER)이 인가될 수 있다.

상기 제3 스위치는 상기 제3 MOSFET(T₃)으로 구성될 수 있으며, 상기 제3 MOSFET은 소스 스위치 오프 회로 가 상기 제1 출력 노드에 연결되고, 드레인 단자가 상기 제2 출력 노드에 연결되는 p-채널 MOSFET일 수 있다. 이 경우, 상기 스위치 제어기는 제1 값을 갖는 상기 제4 제어 신호에 응답하여 상기 제3 MOSFET의 게이트 단자를 상기 제3 접지 노드에 연결하고 제2 값을 갖는 상기 제4 제어 신호에 응답하여 상기 제3 접지 노드로부터 상기 제3 MOSFET의 게이트 단자를 분리하도록 구성된 제4 스위치를 더 포함할 수 있다. 상기 제4 스위치는 제4 MOSFET(T₄)으로 구성될 수 있으며, 상기 제4 MOSFET은 상기 제3 접지 노드에 연결된 소스 단자, 상기 제3 MOSFET의 게이트 단자에 연결된 드레인 단자를 갖는 n-채널 MOSFET일 수 있다. 그리고, 상기 제4 제어 신호는 상기 제4 MOSFET의 게이트 단자에 인가되고, 상기 제4 제어 신호의 제1 값은 "1" 또는 VDD와 같은 높은 값이고, 상기 제4 제어 신호의 제2 값은 "0" 또는 GND와 같은 낮은 값일 수 있다.

상기 SSS 드라이버 회로의 또 다른 실시 예에서, 상기 스위치 오프 회로는 제5 스위치를 포함하며, 상기 제5 스위치는 제1 값을 갖는 상기 제2 제어 신호에 응답하여 상기 제3 입력 노드를 상기 제2 출력 노드에 연결하고, 제2 값을 갖는 상기 제2 제어 신호 상기 제2 출력 노드로부터 상기 제 3 입력 노드를 분리하도록 구성된다. 이 실시 예에서, 상기 스위치 오프 회로는 제1 값을 갖는 상기 제3 제어 신호에 응답하여 상기 제3 입력 노드를 상기 제2 출력 노드에 연결하고, 제2 값을 갖는 상기 제3 제어 신호에 응답하여 상기 제2 출력 노드로부터 상기 제3 입력 노드를 분리하도록 구성된 제7 스위치를 더 포함한다. 따라서, 상기 제5 및 제7 스위치들에 의해 상기 제3 입력 노드, 즉 상기 출력 전압(GND_DRIVER)을 상기 제2 출력 노드에 선택적으로 연결하는 리던던시가 제공된다.

상기 제5 스위치는 제5 MOSFET(T₅)으로 구성될 수 있으며, 상기 제5 MOSFET은 소스 단자가 상기 제2 출력 노드에 연결되고 상기 드레인 단자가 상기 제3 입력 노드에 연결되는 p-채널 MOSFET일 수 있다. 이 실시 예에서, 상기 스위치 오프 회로는 제1 값을 갖는 상기 제2 제어 신호에 응답하여 상기 제5 MOSFET의 게이트 단자를 상기 제2 접지 노드에 연결하고 제2 값을 갖는 상기 제2 제어 신호에 응답하여 상기 제2 접지 노드로부터 상기 제5 MOSFET의 게이트 단자를 분리하도록 구성된 제6 스위치를 더 포함한다. 상기 제6 스위치는 제6 MOSFET(T₆)으로 구성될 수 있으며, 상기 제6 MOSFET은 상기 제2 접지 노드에 연결된 소스 단자, 및 상기 제5 MOSFET의 게이트 단자에 연결된 드레인 단자를 갖는 n-채널 MOSFET일 수 있다. 그리고, 상기 제2 제어 신호는 상기 제5 MOSFET의 게이트 단자에 인가되며, 상기 제2 제어 신호의 제1 값은 "1" 또는 VDD와 같은 높은 값을 나타내고, 상기 제2 제어 신호의 제2 값은 "0" 또는 GND, VSS와 같은 낮은 값을 나타낼 수 있다.

상기 제7 스위치는 제7 MOSFET(T₇)으로 구성될 수 있으며, 상기 제7 MOSFET은 소스 단자가 상기 제2 출력 노드에 연결되고 드레인 단자가 상기 제3 입력 노드에 연결되는 p-채널 MOSFET일 수 있다. 이 실시 예에서, 상기 스위치 오프 회로는 제1 값을 갖는 상기 제3 제어 신호에 응답하여 상기 제7 MOSFET의 게이트 단자를 상기 제2 접지 노드에 연결하고 제2 값을 갖는 상기 제3 제어 신호에 응답하여 상기 제2 접지 노드로부터 상기 제7 MOSFET의 게이트 단자를 분리하도록 구성된 제8 스위치를 더 포함할 수 있다. 상기 제8 스위치는 제8 MOSFET(T₈)으로 구성될 수 있으며, 상기 제8 MOSFET은 상기 제2 접지 노드에 연결된 소스 단자 및 상기 제7 MOSFET의 게이트 단자에 연결된 드레인 단자를 갖는 n-채널 MOSFET일 수 있다. 그리고, 상기 제3 제어 신호는 상기 제8 MOSFET의 게이트 단자에 인가되며, 상기 제3 제어 신호의 제1 값은 "1" 또는 VDD와 같은 높은 값이고, 상기 제3 제어 신호의 제2 값은 "0" 또는 GND, VSS와 같은 낮은 값일 수 있다.

상기 SSS 드라이버 회로의 또 다른 실시 예에 따르면, 상기 SSS 드라이버 회로는 상기 제2 입력 노드에서의 전위를 나타내는 제1 진단 신호(DIAG₁)를 출력하고 상기 제1 출력 노드에서의 전위를 나타내는 제2 진단 신호(DIAG₂)를 출력하도록 구성된 제1 진단 회로를 더 포함할 수 있다. 상기 제1 진단 회로는 상기 제2 입력 노드에 연결된 제1 분배기 노드 및 상기 제1 접지 노드(GND)에 연결된 제2 분배기 노드를 갖는 제1 전압 분배기를 포함한다. 상기 제1 전압 분배기의 출력 노드는 상기 마이크로컨트롤러로 상기 제1 진단 신호를 제공한다. 상기 제1 진단 회로는 상기 제1 출력 노드에 연결된 제1 분배기 노드 및 상기 제1 접지 노드(GND)에 연결된 제2 분배기 노드를 갖는 제2 전압 분배기를 포함한다. 상기 제2 전압 분배기의 출력 노드는 상기 마이크로컨트롤러로 상기 제2 진단 신호를 제공한다. 상기 제1 진단 회로는, 상기 제2 커패시터의 양단 전압을 나타내는 상기 제1 및 제2 진단 신호를 제공할 수 있다. 따라서, 상기 제1 진단 회로는, 상기 SSS의 입력에 인가된 것과 동일한 전압(상기 출력 전압(GND_DRIVER))을 수신하기 때문에 상기 전지 시스템의 고장을 검출을 위해 사용될 수 있다. 상기 제1 진단 회로는 상기 제5 스위치 및 상기 제7 스위치의 테스트를 추가로 허용한다.

상기 SSS 드라이버 회로의 또 다른 실시 예에서, 상기 SSS 드라이버 회로는 상기 제2 출력 노드에서의 전위를 나타내는 제3 진단 신호(DIAG₃)를 출력하도록 구성된 제2 진단 회로를 포함한다. 즉, 상기 제2 진단 회로는 상기 제3 MOSFET(T₃)의 드레인 단자에서 전위를 나타내는 상기 제3 진단 신호(DIAG₃)를 출력하도록 구성된다. 상기 제2 진단 회로는 상기 제2 출력 노드와 상기 제3 MOSFET(T₃)의 드레인 단자 사이에 연결된 제1 분배기 노드와 상기 접지 노드(GND)에 연결된 제2 분배기 노드를 갖는 제3 전압 분배기를 포함한다. 상기 제2 진단 회로는 상기 제1 출력 노드를 통해 상기 SSS를 전도성으로 설정하기에 적합한 전압보다 낮은 전압이 출력되도록 구성된 상기 제1 제어 신호(PWM)로 상기 전압 발생 회로를 동작시키면서, 상기 제3 스위치의 기능을 테스트할 수 있게 한다.

본 발명의 다른 양태는 전지 시스템, 예를 들어 전기 자동차의 전기 구동을 가능하게 하는 고전압 전지 시스템과 같은 전기 자동차용 전지 시스템에 관한 것이다. 상기 전지 시스템은 전지 셀 스택을 포함하고 상기 전지 셀 스택은 출력 전압(GND_DRIVER)을 스택 노드에 공급하도록 구성될 수 있다. 상기 전지 셀 스택은 상기 제1 접지 노드와 상기 스택 노드 사이에 병렬 및/또는 직렬로 연결된 복수의 전지 셀을 포함한다. 상기 전지 셀 스택은 48 V의 전압을 제공하도록 구성될 수 있다. 상기 전지 시스템은 상기 스택 노드와 공급 노드 사이에 상호 연결된 솔리드 스테이트 스위치(solid state switch, SSS)를 더 포함한다. 상기 SSS는 예를 들어 MOSFET 전력 스위치와 같은 솔리드 스테이트 스위치이다. 상기 솔리드 스테이트 스위치는 역직렬(anti-serially)로 상호 연결된 FET들의 세트를 적어도 하나 포함하며, 상기 세트는 적어도 하나의 제1 FET(T_A) 및 적어도 하나의 제2 FET(T_B)를 포함할 수 있다. 여기에서, 상기 FET들의 게이트 접점들이 전기적으로 상호 연결되고 상기 FET들의 소스 접점들이 전기적으로 상호 연결된다. 또한, 상기 적어도 하나의 제1 FET의 적어도 하나의 제1 드레인 접점은 상기 스택 노드에 전기적으로 연결되고, 상기 적어도 하나의 제2 FET의 적어도 하나의 제2 드레인 접점은 상기 공급 노드에 전기적으로 연결된다. 상기 전지 시스템은 전술한 본 발명의 제1 양태에 따른 상기 SSS 드라이버 회로를 더 포함하며, 상기 SSS를 구성하는 FET들의 상호 연결된 게이트 접점들은 상기 SSS의 게이트 노드에 연결된다. 즉, 상기 SSS 드라이버 회로의 출력 노드는 상기 SSS를 구성하는 FET들의 상호 연결된 게이트 접점들에 연결된다. 따라서, 상기 SSS 드라이버 회로의 출력 신호는 상기 제1, 제2 및 제3 제어 신호들(ON₁, OFF₁, OFF₂)에 따라서, 상기 SSS을 구성하는 FET들을 전도성 또는 비전도성으로 선택적으로 설정할 수 있다.

상기 전지 시스템의 일 실시 예에서, 상기 SSS 드라이버 회로의 상기 제1 입력 노드에 인가되는 상기 공급 전압(V_SUP)은 상기 전지 시스템의 상기 전지 셀 스택에 의해 공급된다. 즉, 상기 SSS 드라이버 회로는 상기 전지 시스템에 의해 자체 공급되며, 상기 SSS를 통해 전원 출력이 제어된다. 예를 들어, 상기 공급 전압(V_SUP)은 상기 전지 시스템의 시스템 기반 칩(system basis chip)에 의해 공급되며, 상기 시스템 기반 칩은 상기 전지 시스템의 상기 전지 셀 스택으로부터 공급 전압을 수신한다. 상기 시스템 기반 칩은 상기 전지 시스템과 관련하여, 예를 들어 전압 제어, 리셋 기능, 워치 독 기능, 웨이크 업 기능 등과 같은 하나 이상의 기능들을 수행한다.

상기 전지 시스템의 다른 실시 예에서, 상기 전지 시스템은 상기 SSS 드라이버 회로를 동작시키도록 구성된 마이크로컨트롤러(microcontroller)를 더 포함한다. 상기 마이크로컨트롤러는 상기 전지 시스템의 동작 상태를 나타내는 적어도 하나의 신호를 수신하도록 구성된다. 상기 전지 시스템의 동작 상태를 나타내는 상기 적어도 하나의 신호는 바람직하게는 전압 신호, 전류 신호, 온도 신호, 충돌 표시 신호 등을 포함한다. 상기 전류 신호는 상기 전지 셀 스택의 상기 스택 노드의 다운스트림(downstream)에 연결된 션트(shunt) 저항에 의해 획득된다. 상기 마이크로컨트롤러는 상기 전지 시스템의 동작 상태를 나타내는 적어도 하나의 신호에 기초하여, 예를 들어 과전류, 열 폭주, 차량 충돌 등과 같은, 상기 전지 시스템의 비정상 동작 상태의 존재를 결정하도록 구성된다. 상기 마이크로컨트롤러는 상기 전지 시스템의 동작 상태에 따라 상기 제1 제어 신호, 상기 제2 제어 신호 및 상기 제3 제어 신호 각각을 생성 및 출력하도록 추가로 구성된다. 상기 마이크로컨트롤러는 상기 제2 및 제3 제어 신호를 통해 상기 SSS 드라이버 회로에 의해 제어되는 상기 SSS의 전도성 상태를 제어하도록 구성된다. 상기 마이크로컨트롤러는 상기 전압 발생 회로에 의해 생성된 구동 전압(VCC_DRIVER)의 진폭을 상기 제1 제어 신호를 통해 제어하도록 구성된다. 상기 마이크로컨트롤러는 상기 전지 시스템과 관련하여 적어도 하나의 다른 제어 기능을 수행할 수도 있다. 상기 마이크로컨트롤러는 BMS/BSM과 함께 구성되고 셀 밸런싱, 전압 및/또는 전류 측정 등을 수행하도록 구성될 수도 있다.

상기 전지 시스템의 또 다른 실시 예에서, 상기 마이크로컨트롤러는 상기 제1 진단 신호, 상기 제2 진단 신호 및 상기 제3 진단 신호 중 적어도 하나를 수신하도록 추가로 구성된다. 상기 마이크로컨트롤러는 상기 제1, 제2 및 제3 진단 신호 중 적어도 하나의 진단 신호에 기초하여 상기 SSS 드라이버 회로의 작동성 및/또는 상기 전지 시스템의 동작 상태를 결정하도록 추가로 구성된다. 상기 마이크로컨트롤러는 상기 제2 커패시터의 양단 전압을 나타내는 상기 제1 및 제2 진단 신호에 기초하여 상기 전지 시스템에 고장이 존재하는지 여부를 결정하도록 구성된다. 상기 마이크로컨트롤러는 상기 제3 진단 신호 및 상기 제2 진단 신호를 사용하여 수행된 특정 테스트 절차에 기초하여 상기 제3 스위치, 상기 제5 스위치 및/또는 상기 제7 스위치의 작동성을 결정하도록 구성된다.

본 발명의 실시 예에 따르면, 전기 자동차에 적용되는 안전 표준들을 충족시킬 수 있고 비용 효율적인 방식으로 구현될 수 있는 전지 시스템용 솔리드 스테이트 스위치의 드라이버 회로를 제공할 수 있다.

도 1은 제1 실시 예에 따른 솔리드 스테이트 스위치 드라이버 회로를 개략적으로 도시한 도면이다.
도 2는 제2 실시 예에 따른 솔리드 스테이트 스위치 드라이버 회로를 개략적으로 도시한 도면이다.
도 3은 제3 실시 예에 따른 솔리드 스테이트 스위치 드라이버 회로를 개략적으로 도시한 도면이다.
도 4는 제4 실시 예에 따른 솔리드 스테이트 스위치 드라이버 회로를 개략적으로 도시 도면이다.
도 5는 제5 실시 예에 따른 솔리드 스테이트 스위치 드라이버 회로를 개략적으로 도시한 도면이다.

이하, 첨부한 도면들을 참고로 하여 여러 실시 예들에 대하여 상세히 설명한다. 또한, 이하 첨부된 도면들을 참조하여 실시 예들의 효과 및 특징, 그리고 그 구현 방법을 상세히 설명하며, 특별히 언급되지 않는 한, 첨부 도면 및 상세한 설명 전반에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 나타내며, 그에 대한 중복되는 설명은 생략한다. 본 발명은 다양한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되는 것으로 해석되어서는 안된다. 이들 실시 예들은 본 발명의 양태 및 특징들을 당업자에게 충분히 전달할 수 있도록 예로서 제공된다. 따라서, 본 발명의 양태 및 특징들의 이해를 위해 당업자에게 필요하지 않다고 여겨지는 프로세스들, 요소들, 및 기술들은 설명되지 않을 수 있다. 도면에서, 엘리먼트들, 층들 및 영역들의 상대적인 크기는 명확성을 위해 과장될 수 있다.

본 문서에서 "및/또는"이라는 용어는 관련되어 열거된 복수의 항목들의 모든 조합 또는 복수의 항목들 중 어느 하나의 항목을 포함한다. 또한, 본 발명의 실시 예들을 설명 시 "~할 수 있다", "~일 수 있다"를 사용하는 것은 본 발명의 하나 이상의 실시 예를 나타낸다. 본 발명의 실시 예들에 대한 다음의 설명에서, 단수 형태의 용어는 문맥에 달리 명시되지 않는 한 복수 형태를 포함할 수 있다.

본 문서에서 "제1", "제2", "제3" 등의 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2구성요소는 제1구성요소로 명명될 수 있고, 유사하게 제1구성요소도 제2구성요소로 명명될 수 있다. 구성요소들의 목록 앞에서의 "적어도 하나"와 같은 표현은 구성 요소들의 전체 목록을 수식하고, 목록의 개별 구성요소를 수식하지 않는다.

본 명세서에서 사용되는 용어 "실질적으로", "약", "대략" 및 이와 유사한 용어들은 근사(approximation) 용어로 사용되고 정도(degree)를 나타내는 용어로는 사용되지 않으며, 측정 값들 또는 계산 값들에 내재된 편차를 설명하기 위한 것임을 본 기술 분야의 통상의 지식을 가진 자라면 이해할 것이다. 또한, "실질적으로"라는 용어가 수치를 사용하여 표현될 수 있는 특징과 조합되어 사용되는 경우, "실질적으로"라는 용어는 ± 5%의 범위를 나타낸다

도 1은 본 발명의 제1 실시 예에 따른 솔리드 스테이트 스위치(solid state switch, SSS) 드라이버 회로(100)를 개략적으로 도시한다.

도 1을 참조하면, SSS 드라이버 회로(100)는 스택 노드(201)와 공급 노드(202) 사이에 상호 연결된 솔리드 스테이트 스위치(SSS, 150)를 제어하도록 구성된다. 여기에서, 스택 노드(201)는 전지 셀 스택(미도시)의 출력 전압, 예를 들어 48V를 스택 노드(201)에 제공하는 전지 셀 스택에 연결된다. 공급 노드(202)는 하나 이상의 부하 또는 하나 이상의 부하에 전력을 공급하기 위한 부하 회로에 연결되도록 구성된다. SSS(150)는 스택 노드(201)와 공급 노드(202)를 선택적으로 연결 또는 연결 해제하도록 구성된다. 특히, SSS(150)는 비정상적인 작동 조건에서 임의의 부하로부터 전지 셀 스택을 분리할 수 있어야 한다. SSS(150)는 스택 노드(201)와 공급 노드(202) 사이의 하이 사이드(high side) 스위치로서 동작된다.

제1 실시 예의 SSS 드라이버 회로(100)는 제어 신호를 SSS(150), 특히 SSS(150)의 게이트 노드(151)에 출력하도록 구성된다. 제어 신호는 SSS 드라이버 회로(100)의 출력 노드들 중 게이트 노드(151)에 대응하는 출력 노드를 통해 게이트 노드(151)로 출력된다. 그러나, 이하에서는 SSS 드라이버 회로(100)의 출력 노드에 대한 언급을 생략하고 게이트 노드(151)만을 언급한다. SSS 드라이버 회로(100)에 의해 SSS(150)로 출력되는 제어 신호는 SSS(150)를 전도성 또는 비전도성으로 선택적으로 설정하기 위한 것이며, 다음에 설명되는 바와 같이 생성된다.

도 1에 도시된 바와 같은 SSS 드라이버 회로(100)는 전압 발생 회로(voltage generation circuit, VGC)(10), 스위치 오프 회로(switch off circuit, SOC)(30) 및 스위치 제어기(switch controller, 50)를 포함한다. SSS 드라이버 회로(100)의 이들 서브-회로들은 SSS 드라이버 회로(100)에서 서로 상이한 기능들을 구현하며, 각각의 입력 및 출력에 의해 다음과 같이 특징 지어진다.

VGC(10)는 차지 펌프(charge pump) 회로를 통해 입력 전압보다 상향 시프트된 전압을 출력하기 위한 레벨 시프트 회로이다. VGC(10)는 입력 전압인 공급 전압(V_SUP)을 수신하는 제1 입력 노드(11)를 포함하며, 공급 전압(V_SUP)은 전지 시스템(200) 내부로부터 공급되는 전압일 수 있다. 예를 들어, 공급 전압(V_SUP)은 전지 시스템(200)의 전지 셀 스택(미도시) 또는 전지 셀들을 포함하는 전지 시스템(200)의 시스템 기반 칩(system basis chip)(미도시)에 의해 간접적으로 공급될 수 있다. VGC(10)는 레벨 시프트 시 로우 레벨 기준 전위에 해당하는 전압(GND_DRIVER)을 수신하기 위한 제2 입력 노드(12)를 더 포함하며, 제2 입력 노드(12)로 입력되는 전압(GND_DRIVER)은 전지 셀 스택의 출력 전압 즉, 전지 셀 스택으로부터 공급된 전압(예를 들어, 48V)일 수 있다. VGC(10)는 접지 전압(GND)을 수신하기 위한 제1 접지 노드(13)를 더 포함한다. 접지 전압(GND)은 SSS 드라이버 회로(100), 전지 셀 스택 및 전지 시스템(200)의 공통 접지에 해당할 수 있다.

VGC(10)는 공급 전압(V_SUP) 및 전지 셀 스택의 출력 전압(GND_DRIVER)을 사용하여 SSS(150)를 구동하기 위한 구동 전압(VCC_DRIVER)을 생성하도록 구성된다. VGC(10)에서 생성된 구동 전압(VCC_DRIVER)은 전지 셀 스택의 출력 전압(GND_DRIVER)보다 높을 뿐만 아니라, 공급 전압(V_SUP)보다도 높다. 또한, 전지 셀 스택의 출력 전압(GND_DRIVER)은 공급 전압(V_SUP)보다 높을 수 있다. 예를 들어, 공급 전압(V_SUP)은 대략 20 V이고, 전지 셀 스택의 출력 전압(GND_DRIVER)은 대략 48 V일 수 있다. 구동 전압(VCC_DRIVER)은 구동 전압(VCC_DRIVER)이 SSS(150)의 게이트 노드(151)에 인가될 때 SSS(150)를 전도성으로 설정하기에 충분한 크기를 가질 수 있다. VGC(10)에서, 구동 전압(VCC_DRIVER)은 제1 제어 신호에 따라 생성된다. 제1 제어 신호는 제1 제어 노드(14)를 통해 VGC(10)에 인가되며, 펄스폭변조(pulse width modulating, PWM) 신호일 수 있다. 제1 제어 노드(14)를 통해 수신된 제1 제어 신호(PWM)의 듀티 사이클은 구동 전압(VCC_DRIVER)의 진폭을 제어할 수 있다. 즉, VGC(10)는 제1 제어 신호(PWM)를 통해 그 변환 비율이 제어되는 DCDC 변환기(DCDC converter)로서 동작할 수 있다. 구동 전압(VCC_DRIVER)은 VGC(10)의 제1 출력 노드(15)로 출력된다. 구동 전압(VCC_DRIVER)은 제1 출력 노드(15)로 연속적으로 출력될 수 있다. 전술한 바와 같이, VGC(10)의 기능은 전지 셀 스택에 의해 제공된 전압(GND_DRIVER)으로부터 전지 셀 스택과 부하 사이에 상호 연결된 하이 사이드 SSS(150)를 전도성으로 설정하기에 충분히 높은 전압을 생성하는 것, 즉 승압 변환 동작을 수행하는 것이다.

SSS 드라이버 회로(100)는 전지 셀 스택의 출력 전압(GND_DRIVER)을 수신하는 제3 입력 노드(31)를 포함하는 SOC(30)를 더 포함한다. SOC(30)는 또한 접지 전압(GND)을 수신하는 제2 접지 노드(33)를 포함한다. 또한, SOC(30)는 제2 제어 신호(OFF₁)를 수신하는 제2 제어 노드(32)를 포함하고, 제3 제어 신호(OFF₂)를 수신하는 제3 제어 노드(34)를 더 포함한다. 여기에서, 제2 제어 신호(OFF₁) 및 제3 제어 신호(OFF₂)는 이진 신호로서, 2 개의 값(예를 들어 높은 값 "1" 및 낮은 값 "0") 중 하나를 취할 수 있다. 여기에서, 이들 값들은 특정 전압 또는 특정 전류로 표현될 수 있다. SOC(30)는 제2 및 제3 제어 신호(OFF₁, OFF₂)에 따라서 전지 셀 스택의 출력 전압(GND_DRIVER)을 제2 출력 노드(35)로 전달하도록 구성된다. 즉, SOC(30)는 2개의 신호, 즉, 제2 및 제3 제어 신호(OFF₁ 및 OFF₂)에 따라서, 하이 사이드 SSS(150)를 비전도성으로 설정하기 위한 전압(GND_DRIVER)을 제2 출력 노드(35)로 출력하도록 구성된다. 특히, SOC(30)는 2개의 제어 신호들(OFF₁ 및 OFF₂) 중 적어도 하나가 특정 값, 예를 들어 높은 값 "1"을 취하면 전지 셀 스택의 출력 전압(GND_DRIVER)을 제2 출력 노드(35)로 출력하도록 구성된다. 반면에, SOC(30)가 전지 셀 스택의 출력 전압(GND_DRIVER)을 제2 출력 노드(35)로 출력하지 않을 경우, 제2 출력 노드(35)는 플로팅(floating) 상태로 유지된다. 여기에서, 제2 제어 신호(OFF₁) 및 제3 제어 신호(OFF₂)의 사용은, SSS(150)를 비전도성으로 설정하는데 리던던시(redundancy)을 제공하여 SSS(150)의 동작 안전성을 증가시킨다.

SSS 드라이버 회로(100)는 SSS 드라이버 회로(100)의 다른 서브 회로인 스위치 제어기(50)를 더 포함한다. 스위치 제어기(50)는 VGC(10)의 제1 출력 노드(15)에 연결되며, VGC(10)로부터 제1 제어 신호(PWM)에 따라 생성된 구동 전압(VCC_DRIVER)을 수신한다. 스위치 제어기(50)는 제2 및 제3 제어 신호(OFF₁, OFF₂)에 따라서 전지 셀 스택의 출력 전압(GND_DRIVER)이 인가되는 SOC(30)의 제2 출력 노드(35)에 더 연결된다. 스위치 제어기(50)는 또한 접지 전압(GND)을 수신하는 제3 접지 노드(53)를 포함한다. 스위치 제어기(50)는 제4 제어 신호(ON₁)를 수신하는 제4 제어 노드(54)를 더 포함한다. 제4 제어 신호(ON₁)는 이진 신호로서, 두 값(예를 들어 높은 값 "1" 또는 낮은 값 "0") 중 하나를 취할 수 있다. 여기에서, 이들 값들은 특정 전압 또는 특정 전류로 표현될 수 있다. 스위치 제어기(50)는, 제4 제어 신호(ON₁)에 따라서, 수신된 전압들(구동 전압(VCC_DRIVER) 및 전지 셀 스택의 출력 전압(GND_DRIVER)) 중 하나를 스위치 제어기(50)의 출력 노드를 통해 SSS(150)의 게이트 노드(151)로 전달하도록 구성된다. 즉, 제4 제어 신호(ON₁)가 제1 값을 취하면, 스위치 제어기(50)는 구동 전압(VCC_DRIVER)을 게이트 노드(151)로 출력하고, 제4 제어 신호(ON₁)가 제2 값을 취하면, 스위치 제어기(50)는 전지 셀 스택의 출력 전압(GND_DRIVER) 또는 플로팅 상태의 전압을 게이트 노드(151)에 출력한다. 여기서, 플로팅 상태의 전압은, SOC(30)의 제2 출력 노드(35)가 플로팅 상태일 때의 제2 출력 노드(35)의 전압을 나타낸다.

스위치 제어기(50)는 제4 제어 신호(ON₁)가 스위치 제어기(50)에 제1 값으로 인가되는 경우에만, 구동 전압(VCC_DRIVER)을 게이트 노드(151)로 출력하여 SSS(150)를 전도성으로 설정할 수 있다. 반면에, 제2 출력 노드(35)에 인가되는 전압(오프 전압(GND_DRIVER) 또는 플로팅 상태 전압)은 제4 제어 신호(ON₁)의 값과 상관 없이 스위치 제어기(50)를 통해 게이트 노드(151)로 직접 전달될 수 있다. 스위치 제어기(50)는, 제1 및 제2 제어 신호(OFF₁, OFF₂) 중 적어도 하나가 설정된 값으로 SOC(30)에 인가되어 전지 셀 스택의 출력 전압(GND_DRIVER)이 제2 출력 노드(35)에 인가된 상태에서 제4 제어 신호(ON₁)가 제2 값을 취하면, 제2 출력 노드(35)로 전달된 전지 셀 스택의 출력 전압(GND_DRIVER)을 게이트 노드(151)로 전달한다. 이에 따라, SSS(150)는 비전도성으로 설정된다.

전술한 바에 따르면, SSS 드라이버 회로(100)는 전지 시스템(200) 내에서 공급되는 전압들(VCC_DRIVER, GND_DRIVER, GND)과 최소한의 제어 신호들만을 사용하여 하이 사이드 SSS(150)의 동작을 허용할 수 있으며, SSS(150)의 오프 동작에 대한 리던던시를 제공하여 SSS(150)가 동작하는 동안 높은 기능적 안전성을 유지할 수 있다. 즉, SSS 드라이버 회로(100)는, SSS(150)의 구동 전압(VCC_DRIVER)을 생성하기 위한 변압기를 필요로 하지 않으며, SSS(150)를 비전도성으로 설정하는데 두 제어 신호들(OFF₁, OFF₂)을 사용하여 향상된 리던던시를 가질 수 있어, SSS(150)를 제어하기 위한 비용 효율적이고 기능 안정적인 솔루션을 제공할 수 있다.

도 2는 제2 실시 예에 따른 SSS 드라이버 회로(100)를 개략적으로 도시한다.

도 2에 도시된 제2 실시 예에 따른 SSS 드라이버 회로(100)의 기본 구성은 도 1에 도시된 제1 실시 예에 따른 SSS 드라이버 회로(100)와 동일하다. 이하에서는 전술한 제1 실시 예와 중복되는 설명을 생략하고, 제1 실시 예에 따른 SSS 드라이버 회로(100)와 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용한다. 도 2의 실시 예는 다음에 설명된 바와 같은 특정 구성 요소들의 사용에 의해 구별된다.

도 2를 참조하면, 제2 실시 예에 따른 SSS 드라이버 회로(100)의 VGC(10)는 제1 커패시터 노드(161) 및 제2 커패시터 노드(162)를 갖는 제1 커패시터(C₁)(16)를 포함한다. 제1 커패시터 노드(161)는 제1 다이오드(D₁)(17)를 통해 제1 입력 노드(11)에 연결될 수 있다. 제1 커패시터(16)의 제1 커패시터 노드(161)는 제1 다이오드(17)의 캐소드(cathode)에 연결되고, 제1 다이오드(17)의 애노드(anode)는 제1 입력 노드(11)에 연결된다. 제1 커패시터 노드(161)는 또한 제1 출력 노드(15)에 연결되어, 제1 출력 노드(15)와 제1 다이오드(17)의 캐소드 사이에 연결될 수 있다. 제1 커패시터(16)의 제2 커패시터 노드(162)는 제1 스위치(18)를 통해 접지 노드(13)에 연결되고, 제2 스위치(19)를 통해 제2 입력 노드(12)에 연결된다.

제1 스위치(18)는 예를 들어, 제1 접지 노드(13)에 연결된 소스 단자와 제1 커패시터(16)의 제2 커패시터 노드(162)에 연결된 드레인 단자를 갖는 제1 금속산화막반도체 전계효과트랜지스터(Metal Oxide Semiconductor Field Effect Trasnsistor, MOSFET)(T₁)(n-채널)일 수 있다. 이 경우, 제1 MOSFET(T₁)의 게이트 단자는 제1 제어 노드(14)에 연결되어, 제1 제어 신호(PWM)를 수신한다. 따라서, 제1 제어 신호(PWM)가 높은 값(예를 들어 "1" 또는 VDD)를 취하면, 접지 전압(GND)이 제1 스위치(18)를 통해 제1 커패시터(16)의 제2 커패시터 노드(162)에 인가된다. 이에 따라, 제1 커패시터(16)는 제1 다이오드(17)를 통해 제1 입력 노드(11)에 인가된 공급 전압(V_SUP)을 수신하여 충전된다.

제2 스위치(19)는 예를 들어, 제2 입력 노드(12)에 연결된 소스 단자 및 제2 커패시터 노드(162)에 연결된 드레인 단자를 갖는 제2 MOSFET(T₂)(p-채널)일 수 있다. 이 경우, 제2 MOSFET(T₂)의 게이트 단자는 다른 스위치(예를 들어, n-채널 MOSFET(T₁₀))을 통해 제1 접지 노드(13)에 연결된다. n-채널 MOSFET(T₁₀)은 소스 단자가 제1 접지 노드(13)에 연결되고, 드레인 단자가 제2 MOSFET(T₂)의 게이트 단자에 연결되며, 게이트 단자가 인버터(23)를 통해 제1 제어 노드(14)에 연결된다. 따라서, 제1 제어 신호(PWM)가 낮은 값(예를 들어, "0" 또는 VSS)을 취하면, MOSFET(T₁₀)이 전도성으로 설정되어 제1 접지 노드(13)를 제2 MOSFET(T₂)의 게이트 단자와 연결하고, 이에 따라 제2 MOSFET(T₂)이 전도성으로 설정되어 제2 입력 노드(12)가 제1 커패시터(16)의 제2 커패시터 노드(162)에 연결된다. 따라서, 제1 커패시터(16)의 제2 커패시터 노드(162)에 전지 셀 스택의 출력 전압(GND_DRIVER)이 인가되고, 공급 전압(V_SUP)에 의해 충전 상태인 제1 커패시터(C₁)(16)의 전압 강하로 인해 공급 전압(V_SUP ) 및 전지 셀 스택의 출력 전압(GND_DRIVER)의 합과 동일한 구동 전압(VCC_DRIVER)이 제1 커패시터(16)의 제1 커패시터 노드(161)에 인가된다. 즉, VGC(10)는 플라잉 커패시터(flying capacitor)(C₁)를 갖는 DCDC 변환기로서 동작한다. 한편, 위에서는 제2 스위치(19)로 p-채널 MOSFET이 사용되는 경우를 예로 들어 설명하였으나, 제2 스위치(19)로 n-채널 MOSFET이 사용될 수도 있다. 이 경우, 제2 스위치(19)인 p-채널 MOSFET의 게이트 단자는 인버터(23)를 통해 제1 제어 노드(14)에 연결될 수 있다.

도 3은 제3 실시 예에 따른 SSS 드라이버 회로(100)를 개략적으로 도시한다.

도 3에 도시된 제3 실시 예에 따른 SSS 드라이버 회로(100)의 기본 구성은 도 1 및 도 2에 도시된 실시 예들에 따른 SSS 드라이버 회로(100)들과 동일하다. 이하에서는 전술한 실시 예들과 중복되는 설명은 생략하고 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용한다. 도 3의 실시 예는 다음에 설명되는 바와 같이 특정 구성 요소들을 사용함으로써 구별된다.

도 3의 실시 예에서, VGC(10)는 제1 출력 노드(15)와 제2 입력 노드(12) 사이에 상호 연결된 제너 다이오드(20)를 더 포함한다. 제너 다이오드(20)의 캐소드는 제1 출력 노드(15)와 제1 커패시터(16)의 제1 커패시터 노드(161) 사이에 상호 연결된 노드에 연결된다. 또한, 제너 다이오드(20)의 애노드는 제2 스위치(19)와 제2 입력 노드(12) 사이에 상호 연결된 노드에 연결된다. 제너 다이오드(20)는 구동 전압(VCC_DRIVER)이 특정 값으로 제한되도록 하는 보호 다이오드로서 기능한다. 따라서, 제너 다이오드(20)에 의해 후술하는 제3 스위치(도 4의 도면부호 51참조)가 보호된다.

도 3의 제3 실시 예서, VGC(10)는 제1 출력 노드(15)와 제2 입력 노드(12) 사이에 상호 연결된 제2 커패시터(21)를 더 포함한다. 제2 커패시터(21)의 제1 커패시터 노드는 제1 출력 노드(15)와 제너 다이오드(20)의 캐소드에 연결된 노드에 연결된다. 또한, 제2 커패시터(21)의 제2 커패시터 노드는 제2 입력 노드(12)와 제너 다이오드(20)의 애노드에 연결된 노드에 연결된다. 또한, 제2 커패시터(21)의 제1 커패시터 노드는 제2 다이오드(22)를 통해 제1 커패시터(16)의 제1 커패시터 노드(161)에 연결된다. 제2 다이오드(22)는 애노드가 제1 커패시터(16)의 제1 커패시터 노드(161)에 연결되고, 캐소드가 제2 커패시터(21)의 제1 커패시터 노드에 연결된다. 이에 따라, VGC(10)의 동작 동안, 제2 커패시터(21)는 제2 다이오드(22)를 통해 제1 커패시터(16)의 제1 커패시터 노드(161)에 인가되는 전압으로 충전된다. 따라서, 제2 스위치(19)가 전도성으로 설정되면, 제2 커패시터(21)는 제1 커패시터(16)에 충전된 에너지(전술한 제2 실시 예에 따른 제1 커패시터(16)의 동작 설명 참조)에 의해 구동 전압(VCC_DRIVER)으로 충전되고, 제2 커패시터(21)의 제1 커패시터 노드에는 구동 전압(VCC_DRIVER)이 인가된다. 이러한 제2 커패시터(21)는 공급 전압(V_SUP) 또는 제1 제어 신호(PWM)가 VGC(10)에 더 이상 공급되지 않더라도, 제1 출력 노드(15)를 구동 전압(VCC_DRIVER)으로 설정하기 위한 에너지를 소정 시간 동안 저장하는 기능을 수행한다. 즉, 제2 커패시터(21)는 충전된 상태에서 소정 시간 동안, 예를 들어, SSS(150)의 가용성에 관한 ASIL B 요건을 충족하는 시간 동안(예를 들어 35초에서 1분 사이의 시간 동안), SSS(150)를 전도성으로 설정하기 위한 에너지를 제공하도록 구성된다.

도 4는 제4 실시 예에 따른 SSS 드라이버 회로(100)를 개략적으로 도시한다. 도 4에 도시된 제4 실시 예에 따른 SSS 드라이버 회로(100)의 기본 구성은 도 1 내지 3에 도시된 실시 예들에 따른 SSS 드라이버 회로(100)들과 동일하다. 이하에서는 전술한 실시 예들과 중복되는 설명은 생략하고 동일한 구성 요소들에 대해서는 동일한 참조 부호를 사용한다. 그러나, 도 4의 실시 예는 다음에 설명되는 바와 같은 특정 구성 요소들의 사용에 의해 구별된다.

도 4에 도시된 바와 같은 제4 실시 예에서, SSS(150)는 역직렬(anti-serially)로 상호 연결된 전계효과트랜지스터(Field Effect Trasnsistor, FET)들의 세트를 적어도 하나 포함하며, 각각의 세트는 적어도 하나의 제1 FET(T_A, 203) 및 적어도 하나의 제2 FET(T_B, 204)를 포함한다. 여기에서, FET들(203, 204)의 게이트 접점들은 전기적으로 상호 연결되고, FET들(203, 204)의 소스 접점들 또한 전기적으로 상호 연결된다. 또한, 적어도 하나의 제1 FET(203)의 드레인 접점(들)은 스택 노드(201)에 전기적으로 연결되고, 적어도 하나의 제2 FET(204)의 드레인 접점(들)은 공급 노드(202)에 전기적으로 접속된다. 이 구성에서는, 게이트 노드(151)를 통해 FET들(203, 204)의 게이트 접점들에 게이트 전압을 인가함으로써 FET들(203, 204)이 동시에 제어될 수 있다. 또한, SSS(150)는 각 제1 FET(203)와 병렬로 연결된 제1 플라이백(flyback) 다이오드(또는 환류(freewheeling) 다이오드)(205) 및 각 제2 FET(204)와 병렬로 연결된 제2 플라이백 다이오드(206)를 포함하며, 이들 플라이백 다이오드들(205, 206)은 대응하는 FET(203, 204)를 보호한다.

또한, 도 4에서, SOC(30)는 제5 스위치(36)를 포함하며, 제5 스위치(36)는 예를 들어, 제3 입력 노드(31)에 연결된 드레인 단자와 제2 출력 노드(35)에 연결된 소스 단자를 갖는 제5 MOSFET(T₅)(p-채널)으로 특정될 수 있다. 이 경우, 제5 MOSFET(T₅)의 게이트 단자는 제6 스위치, 예를 들어, 제6 MOSFET(T₆)(n-채널)을 통해 제2 접지 노드(33)에 연결된다. 제6 MOSFET(T₆)의 소스 단자는 제2 접지 노드(33)에 연결되고, 제6 MOSFET(T₆)의 드레인 단자는 저항(R₉)을 통해 제5 MOSFET(T₅)의 게이트 단자에 연결되며, 제6 MOSFET(T₆)의 게이트 단자는 제2 제어 노드(32)에 연결된다. 따라서, 제2 제어 노드(32)를 통해 입력되는 제2 제어 신호(OFF₁)가 높은 값(예를 들어 "1" 또는 VDD)을 취하면, 제6 MOSFET(T₆)이 전도성으로 설정되어 제5 MOSFET(T₅)의 게이트 단자에 접지 전압(GND)을 인가한다. 제5 MOSFET(T₅)의 게이트 단자에 접지 전압(GND)이 인가되면, 제5 MOSFET(T₅)의 게이트 채널은 전도성으로 설정되고, 이에 따라 전지 셀 스택의 출력 전압(GND_DRIVER)이 제2 출력 노드(35)를 통해 SSS(150)의 게이트 노드(151)에 인가된다. 전지 셀 스택의 출력 전압(GND_DRIVER)이 SSS(150)의 게이트 노드(151)에 인가되면, SSS(150)를 구성하는 FET들(203, 204)은 비전도성으로 설정되고, 이에 따라 공급 노드(202)와 스택 노드(201)가 전기적으로 분리된다.

또한, 도 4에서, SOC(30)는 제7 스위치(37)를 더 포함하며, 제7 스위치(37)는 예를 들어, 전지 셀 스택의 출력 전압(GND_DRIVER)을 수신하는 제3 입력 노드(31)에 연결된 드레인 단자, 및 제2 출력 노드(35)에 연결된 소스 단자를 가지는 제7 MOSFET(T₇)(p-채널)으로 특정될 수 있다. 제7 MOSFET(T₇)의 게이트 단자는 제8 스위치(39)(예를 들어, 제8 MOSFET(T₈)(n-채널))를 통해 제2 접지 노드(33)에 연결된다. 제8 MOSFET(T₈)의 소스 단자는 제2 접지 노드(33)에 연결되고, 제8 MOSFET(T₈)의 드레인 단자는 저항(R₁₁)을 통해 MOSFET(T₇)의 게이트 단자에 연결되며, 제8 MOSFET(T₈)의 게이트 단자는 제3 제어 노드(34)에 연결된다. 제3 제어 노드(34)를 통해 입력되는 제3 제어 신호(OFF₂)가 높은 값(예를 들어, "1" 또는 VDD)을 취하면, 제8 MOSFET(T₈)은 전도성으로 설정되어 제7 MOSFET(T₇)의 게이트 단자에 접지 전압(GND)을 인가한다. 이와 같이 제7 MOSFET(T₇)의 게이트 단자에 접지 전압(GND)이 인가되면, 제7 MOSFET(T₇)의 게이트 채널이 전도성으로 설정되고 이에 따라 전지 셀 스택의 출력 전압(GND_DRIVER)이 제2 출력 노드(35) 및 SSS(150)의 게이트 노드(151)에 인가된다. 전지 셀 스택의 출력 전압(GND_DRIVER)이 SSS(150)의 게이트 노드(151)에 인가되면, SSS(150)를 구성하는 FET들(203, 204)은 비전도성으로 설정하고, 이에 따라 공급 노드(202)와 스택 노드(201)가 전기적으로 분리된다.

또한, 도 4에서, 스위치 제어기(50)는 제3 스위치(51)를 포함하며, 제3 스위치(51)는 예를 들어, 소스 단자가 VGC(10)의 제1 출력 노드(15)에 연결되고 드레인 단자가 SSS(150)의 게이트 노드(151), 즉 SSS(150)의 게이트 노드(151)와 SOC(30)의 제2 출력 노드(35) 사이에 상호 연결된 노드에 연결되는 제3 MOSFET(T₃)(p-채널)으로 특정될 수 있다. 제3 MOSFET(T₃)의 드레인 단자에 인가되는 전압은, 그것이 제2 출력 노드(35)에 인가되는 전압보다 높기만 하면 게이트 노드(151)로 전달된다. 제3 MOSFET(T₃)의 게이트 단자는 제4 스위치(52) 예를 들어, 제4 MOSFET(T₄)(n-채널)을 통해 제3 접지 노드(53)에 연결된다. 제4 MOSFET(T₄)의 소스 단자는 제3 접지 노드(53)에 연결되고, 제4 MOSFET(T₄)의 드레인 단자는 저항(R₆)을 통해 제3 MOSFET(T₃)의 게이트 단자에 연결되며, 제4 MOSFET(T₄)의 게이트 단자는 제4 제어 신호(ON₁)를 수신하는 제4 제어 노드(54)에 연결된다. 제4 제어 노드(54)를 통해 수신되는 제4 제어 신호(ON₁)가 높은 값(예를 들어, "1" 또는 VDD)을 취하면, 제4 MOSFET(T₄)은 전도성으로 설정되어 제3 MOSFET(T₃)의 게이트 단자에 접지 전압(GND)을 인가한다. 제3 MOSFET(T₃)의 게이트 단자에 접지 전압(GND)이 인가되면, 제3 MOSFET(T₃)의 게이트 채널은 전도성으로 설정되고, 이로 인해 VGC(10)의 제1 출력 노드(15)에서의 전압(VCC_DRIVER)이 SSS(150)의 게이트 노드(151)에 인가된다. 구동 전압(VCC_DRIVER)이 SSS(150)의 게이트 노드(151)에 인가되면, SSS(150)를 구성하는 FET들(203, 204)은 도전성으로 설정되며, 이에 따라 공급 노드(202)와 스택 노드(201)가 전기적으로 연결된다.

도 5는 제5 실시 예에 따른 SSS 드라이버 회로(100)를 개략적으로 도시한다. 도 5에 도시된 제5 실시 예에 따른 SSS 드라이버 회로(100)의 기본 구성은 도 1 내지 4에 도시된 실시 예들에 따른 SSS 드라이버 회로(100)와 동일하다. 이하에서는 전술한 실시 예들과 중복되는 설명은 생략하고 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용한다. 그러나, 도 5의 실시 예는 다음에 설명되는 바와 같은 특정 구성 요소들의 사용에 의해 구별된다.

도 5에 도시된 제5 실시 예에서, SSS 드라이버 회로(100)는 VGC(10)의 제2 입력 노드(12)에서의 전위(GND_DRIVER)에 대응하는 제1 진단 신호(DIAG₁)를 출력하고, VGC(10)의 제1 출력 노드(15)에서의 전위(VCC_DRIVER)에 대응하는 제2 진단 신호(DIAG₂)를 출력하도록 구성된 제1 진단 회로(60)를 더 포함한다. 제1 진단 회로(60)는 제2 입력 노드(12)에 연결된 제1 분배기 노드 및 제1 접지 노드(13)에 연결된 제2 분배기 노드를 갖는 제1 전압 분배기(voltage divider)(61)(R₂, R₃)를 포함한다. 제1 전압 분배기(61)의 출력 노드는 제1 진단 신호(DIAG₁)를 제공한다. 또한, 제1 진단 회로(60)는 제1 출력 노드(15)에 연결된 제1 분배기 노드 및 제1 접지 노드(13)에 연결된 제2 분배기 노드를 갖는 제2 전압 분배기(62)(R₄, R₅)를 포함한다. 제2 전압 분배기(62)의 출력 노드는 제2 진단 신호(DIAG₂)를 제공한다. 따라서, 제1 진단 회로(60)는 제1 및 제2 진단 신호(DIAG₁, DIAG₂)를 통해 제2 커패시터(21)의 양단 전압 즉, 제2 커패시터(21)를 통한 전압 강하를 나타내는 진단 신호를 제공한다.

제1 진단 회로(60)는 제1 진단 신호(DIAG₁)를 통해 전지 시스템(200)으로부터 SSS(150)의 입력으로 인가된 것과 동일한 전압(GND_DRIVER)에 대한 진단을 허용하여, 전지 시스템(200)의 고장을 검출을 위해 사용될 수 있다.

제1 진단 회로(60)는 제5 스위치(36) 및 제7 스위치(37)의 테스트를 추가로 허용한다. 특히, 제3 스위치(51)가 스위치 온 된 상태에서, 제5 스위치(36) 및 제7 스위치(37)의 스위치 오프 기능이 진단될 수 있다. 이러한 진단 기능은 전지 시스템에 포함된 마이크로컨트롤러(미도시)(예를 들어, 전지 관리 시스템(battery control system, BMS))에 의해 다음과 같이 수행될 수 있다.

제5 스위치(36) 및 제7 스위치(37)의 스위치 오프 기능을 진단하기 위해서, 마이크로컨트롤러는 우선 제1 제어 신호(PWM)를 제어하여 SSS(150)를 구성하는 전력 FET들(203, 204)의 문턱전압(V_TH)보다 낮은 전압의 구동 전압(VCC_DRIVER)을 VGC(10)를 통해 생성시킨다. 그런 다음, 마이크로컨트롤러는, 제4 제어 신호(ON₁)를 통해 제3 스위치(51)를 전도성으로 설정하고, 높은 값을 가지는 제2 제어 신호(OFF₁) 또는 제3제어 신호(OFF₂)를 제2 제어 노드(32) 또는 제3 제어 노드(34)로 입력한다. 그리고, 이 상태에서 제1 전압 분배기(61)로부터 출력되는 제1 진단 신호(DIAG₁)를 통해 제2 입력 노드(12)에서의 전압(GND_DRIVER)을 검출하여 제5 스위치(36) 또는 제7 스위치(37)의 스위치 오프 기능을 개별적으로 테스트한다. 제5 스위치(36) 또는 제7 스위치(37)이 정상적으로 작동할 경우, 제2 입력 노드(12)에서의 전압(GND_DRIVER)은 SSS(150)의 입력 전압 즉, 전지 셀 스택의 출력 전압(예를 들어, 대략 48V)이어야 한다. 여기에서, 제1 출력 노드(15)로 출력되는 구동 전압(VCC_DRIVER)이 SSS(150)의 FET들(203, 204)의 문턱 전압(V_TH)보다 낮으면, 제3 스위치(51)를 전도성으로 설정하더라도 SSS(150)는 닫히지 않는다. 동일한 접근법에 의해, 제1 진단 신호(DIAG₁)를 검출하고, 이를 제1 출력 노드(15)에서의 전압을 나타내는 신호인 제2 진단 신호(DIAG₂)와 비교함으로써 제3 스위치(51)의 기능 또한 테스트될 수 있다.

도 5에 도시된 제5 실시 예에서, SSS 드라이버 회로(100)는 제2 출력 노드(35)에서의 전위를 나타내는 제3 진단 신호(DIAG₃)를 출력하도록 구성된 제2 진단 회로(70)를 더 포함한다. 제2 진단 회로(70)는 제3 MOSFET(T₃)의 드레인 단자에서의 전위 즉, 제3 MOSFET(T₃)의 드레인 단자와 제2 출력 노드(35) 사이에 상호 연결된 노드에서의 전압을 나타내는 제3 진단 신호(DIAG₃)를 출력하도록 구성된다. 제2 진단 회로(70)는 제2 출력 노드(35)와 제3 MOSFET(T₃)의 드레인 단자 사이에 연결된 제1 분배기 노드와 접지(GND)에 연결된 제2 분배기 노드를 갖는 제3 전압 분배기(71)(R₇, R₈)를 포함한다. 제2 진단 회로(70)는, 제1 제어 신호(PWM)를 통해 VGC(10)의 제1 출력 노드(15)에서 SSS(150)를 구성하는 전력 FET들(203, 204)의 문턱 전압(V_TH)보다 작은 출력 전압을 출력하도록 제어한 상태에서, 마이크로컨트롤러가 제3 진단 신호(DIAG₃)를 통해 제3 스위치(51)의 기능을 테스트할 수 있게 한다. 제2 진단 회로(70)는 제5 및 제7 스위치(36, 37)의 스위치 오프 능력을 테스트하기 위해 추가로 사용될 수도 있다.

본 명세서에 기재된 본 발명의 실시 예에 따른 전자 장치 또는 전기 장치, 및/또는 임의의 다른 관련 장치, 또는 구성 요소들은, 임의의 적합한 하드웨어, 펌웨어(예를 들어, 어플리케이션-주문형 집적 회로), 소프트웨어 또는 소프트웨어의 조합에 의해 구현될 수 있다. 예를 들어, 이들 장치의 다양한 구성 요소는 하나의 집적 회로(IC) 칩 또는 개별 IC 칩 상에 형성 될 수있다. 또한, 이들 장치의 다양한 구성 요소는 연성 인쇄 회로 필름, 테이프 캐리어 패키지(TCP), 인쇄 회로 기판(PCB), 또는 하나의 기판 상에 구현될 수 있다. 본 명세서에 기재된 전기 접속 또는 상호 접속은 와이어 또는 전도성 요소에 의해, 예를 들어, PCB 또는 다른 종류의 회로 캐리어 상에 구현될 수 있다. 전도성 요소는 금속 박막, 예를 들어, 표면 금속 박막 및/또는 핀들을 포함하거나, 전도성 중합체 또는 세라믹을 포함 할 수있다. 또한, 전기 에너지는 예를 들어, 전자기 방사 및/또는 빛을 사용한 무선 접속을 통해 전송될 수도 있다.

또한, 이들 장치들의 다양한 구성 요소들은 하나 이상의 컴퓨팅 장치에 포함된 하나 이상의 프로세서에서 실행되고, 컴퓨터 프로그램 명령을 실행하고, 본 문서에 설명된 다양한 기능을 수행하기 위해 다른 시스템 구성 요소와 상호 작용하는 프로세스 또는 스레드일 수 있다. 컴퓨터 프로그램 명령어는 예를 들어 랜덤 액세스 메모리(RAM)와 같이 표준 메모리 장치를 사용하는 컴퓨팅 장치에서 구현될 수 있는 메모리에 저장된다. 컴퓨터 프로그램 명령은 또한 예를 들어 CD-ROM, 플래시 드라이브 등과 같은 다른 비휘발성 컴퓨터 판독 가능 매체에 저장 될 수도 있다.

또한, 당업자라면 본 발명의 예시적인 실시 예의 범위를 벗어나지 않으면서 다양한 컴퓨터 장비들의 기능이 단일 컴퓨팅 장치에 결합 또는 통합될 수 있으며, 특정 컴퓨팅 장치의 기능이 하나 이상의 다른 컴퓨팅 장치들로 분산될 수 있음을 알 수 있다.

100: 솔리드 스테이트 스위치(SSS) 드라이버 회로
10: 전압 발생 회로
11: 제1 입력 노드
12: 제2 입력 노드
13: 제1 접지 노드
14: 제2 제어 노드
15: 제1 출력 노드
16: 제1 커패시터
161: 제1 커패시터 노드
162: 제2 커패시터 노드
17: 제1 다이오드
18: 제1 스위치
19: 제2 스위치
20: 제너 다이오드
21: 제2 커패시터
22: 제2 다이오드
23: 인버터
30: 스위치 오프 회로
31: 제3 입력 노드
32: 제2 제어 노드
33: 제2 접지 노드
34: 제3 제어 노드
35: 제2 출력 노드
36: 제5 스위치
37: 제7 스위치
38: 제6 스위치
39: 제8 스위치
50: 스위치 제어기
51: 제3 스위치
52: 제4 스위치
53: 제3 접지 노드
54: 제4 제어 노드
150: 솔리드 스테이트 스위치(SSS)
151: 솔리드 스테이트 스위치의 게이트 노드
200: 전지 시스템
201: 스택 노드
202: 공급 노드
203: 제1 FET
204: 제2 FET
205: 제1 플라이백 다이오드
206: 제2 플라이백 다이오드

Claims

전지 셀 스택과 부하 사이의 하이 사이드 스위치로서 동작하는 솔리드 스테이트 스위치(solid state switch)를 제어하기 위한 솔리드 스테이트 스위치 드라이버 회로로서,
제1 입력 노드, 제2 입력 노드 및 제1 접지 노드를 통해 공급 전압, 상기 전지 셀 스택의 출력 전압, 및 접지 전압을 각각 수신하며, 수신되는 제1 제어 신호에 따라 상기 공급 전압 및 상기 출력 전압보다 높은 구동 전압을 생성하고, 제1 출력 노드로 상기 구동 전압을 출력하는 전압 발생 회로,
제3 입력 노드 및 제2 접지 노드를 통해 상기 출력 전압 및 상기 접지 전압을 각각 수신하고, 수신되는 제2 제어 신호 및 제3 제어 신호에 따라 제2 출력 노드로 상기 출력 전압을 출력하는 스위치 오프 회로,
상기 제1 출력 노드 및 상기 제2 출력 노드에 연결되며, 제3 접지 노드를 통해 상기 접지 전압을 수신하고, 수신되는 제4 제어 신호에 따라서 상기 제1 출력 노드와 상기 솔리드 스테이트 스위치의 게이트 노드를 연결하는 스위치 제어기를 포함하는, 솔리드 스테이트 스위치 드라이버 회로.
제1항에 있어서,
상기 전압 발생 회로는,
제1 다이오드, 및
상기 제1 다이오드를 통해 상기 제1 입력 노드에 연결된 제1 커패시터 노드, 및 상기 제1 제어 신호에 따라서 상기 제1 접지 노드 또는 상기 제2 입력 노드에 연결되는 제2 커패시터 노드를 갖는 제1 커패시터를 포함하는, 솔리드 스테이트 스위치 드라이버 회로.
제2항에 있어서,
상기 전압 발생 회로는,
제1 값을 갖는 상기 제1 제어 신호에 응답하여 상기 제2 커패시터 노드를 상기 제1 접지 노드에 연결하도록 구성된 제1 스위치, 및
제2 값을 갖는 상기 제1 제어 신호에 응답하여 상기 제2 커패시터 노드를 상기 제2 입력 노드에 연결하도록 구성된 제2 스위치를 포함하는, 솔리드 스테이트 스위치 드라이버 회로.
제1항에 있어서,
상기 전압 발생 회로는,
상기 제1 출력 노드 및 상기 제2 입력 노드 사이에 상호 연결된 제너 다이오드, 또는
상기 제1 출력 노드와 상기 제2 입력 노드 사이에 상호 연결된 제2 커패시터를 포함하는, 솔리드 스테이트 스위치 드라이버 회로.
제1항에 있어서,
상기 스위치 제어기는,
제1 값을 갖는 상기 제4 제어 신호에 응답하여 상기 제1 출력 노드를 상기 게이트 노드에 연결하고, 제2 값을 갖는 상기 제4 제어 신호에 응답하여 상기 게이트 노드로부터 상기 제1 출력 노드를 분리하는 제3 스위치를 포함하고,
상기 제2 출력 노드는 상기 게이트 노드에 직접 연결되는, 솔리드 스테이트 스위치 드라이버 회로.
제5항에 있어서,
상기 제3 스위치는, 상기 제1 출력 노드에 연결된 소스 단자와 상기 제2 출력 노드에 연결된 드레인 단자를 갖는 제3 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)이고,
상기 스위치 제어기는, 제1 값을 갖는 상기 제4 제어 신호에 응답하여 상기 제3 MOSFET의 게이트 단자를 상기 제3 접지 노드에 연결하고, 제2 값을 갖는 상기 제4 제어 신호에 응답하여 상기 제3 MOSFET의 게이트 단자를 상기 제3 접지 노드로부터 분리하도록 구성된 제4 스위치를 더 포함하는, 솔리드 스테이트 스위치 드라이버 회로.
제1항에 있어서,
상기 스위치 오프 회로는, 제1 값을 갖는 상기 제2 제어 신호에 응답하여 상기 제3 입력 노드를 상기 제2 출력 노드에 연결하고, 제2 값을 갖는 상기 제2 제어 신호에 응답하여 상기 제3 입력 노드를 상기 제2 출력 노드로부터 분리하도록 구성된 제5 스위치, 및
제1 값을 갖는 상기 제3 제어 신호에 응답하여 상기 제3 입력 노드를 상기 제2 출력 노드에 연결하고, 제2 값을 갖는 상기 제3 제어 신호에 응답하여 상기 제2 출력 노드로부터 상기 제3 입력 노드를 분리하도록 구성된 제7 스위치를 포함하는, 솔리드 스테이트 스위치 드라이버 회로.
제7항에 있어서,
상기 제5 스위치는, 상기 제2 출력 노드에 연결된 소스 단자와 상기 제3 입력 노드에 연결된 드레인 단자를 갖는 제5 MOSFET이고,
상기 스위치 오프 회로는, 제1 값을 갖는 상기 제2 제어 신호에 응답하여 상기 제5 MOSFET의 게이트 단자를 상기 제2 접지 노드에 연결하고, 제2 값인 상기 제2 제어 신호에 응답하여 상기 제5 MOSFET의 게이트 단자를 상기 제2 접지 노드로부터 분리하도록 구성된 제6 스위치를 더 포함하는, 솔리드 스테이트 스위치 드라이버 회로.
제7항에 있어서,
상기 제7 스위치는, 상기 제2 출력 노드에 연결된 소스 단자 및 상기 제3 입력 노드에 연결된 드레인 단자를 갖는 제7 MOSFET이고,
상기 스위치 오프 회로는 제1 값을 갖는 상기 제3 제어 신호에 응답하여 상기 제7 MOSFET의 게이트 단자를 상기 제2 접지 노드에 연결하고, 제2 값을 갖는 상기 제3 제어 신호에 응답하여 상기 제7 MOSFET의 게이트 단자를 상기 제2 접지 노드로부터 분리하도록 구성된 제8 스위치를 더 포함하는, 솔리드 스테이트 스위치 드라이버 회로.
제1항에 있어서,
상기 제2 입력 노드에서의 전위를 나타내는 제1 진단 신호를 출력하고, 상기 제1 출력 노드에서의 전위를 나타내는 제2 진단 신호를 출력하도록 구성된 제1 진단 회로를 더 포함하는, 솔리드 스테이트 스위치 드라이버 회로.
제1항에 있어서,
상기 제2 출력 노드에서의 전위를 나타내는 제3 진단 신호를 출력하도록 구성된 제2 진단 회로를 더 포함하는, 솔리드 스테이트 스위치 드라이버 회로.
제1항 내지 제11항 중 어느 한 항에 따른 상기 솔리드 스테이트 스위치 드라이버 회로,
복수의 전지 셀을 포함하고 상기 출력 전압를 스택 노드에 공급하도록 구성된 상기 전지 셀 스택, 및
상기 스택 노드와 공급 노드 사이에 역직렬(anti-serially)로 상호 연결된 FET들의 세트를 적어도 하나 포함하는 상기 솔리드 스테이트 스위치를 포함하고,
상기 세트는 적어도 하나의 제1 FET 및 적어도 하나의 제2 FET를 포함하고,
상기 적어도 하나의 제1 FET 및 상기 적어도 하나의 제2 FET의 게이트 접점들은 전기적으로 상호 연결되고, 상기 적어도 하나의 제1 FET 및 상기 적어도 하나의 제2 FET의 소스 접점들은 전기적으로 상호 연결되며, 상기 적어도 하나의 제1 FET의 적어도 하나의 제1 드레인 접점은 상기 스택 노드에 전기적으로 연결되고, 상기 적어도 하나의 제2 FET의 적어도 하나의 제2 드레인 접점은 상기 공급 노드에 전기적으로 연결되며,
상기 적어도 하나의 제1 FET 및 상기 적어도 하나의 제2 FET의 상호 연결된 게이트 접점들은 상기 게이트 노드에 연결되는, 전지 시스템.
제12항에 있어서,
상기 공급 전압은, 상기 전지 시스템의 시스템 기반 칩에 의해 공급되는, 전지 시스템.
제12항에 있어서,
상기 전지 시스템의 작동 상태를 나타내는 적어도 하나의 신호를 수신하고, 상기 전지 시스템의 작동 상태에 따라서 상기 제1 제어 신호, 상기 제2 제어 신호, 및 상기 제3 제어 신호를 출력하도록 구성된 마이크로컨트롤러를 더 포함하는, 전지 시스템.
제14항에 있어서,
상기 마이크로컨트롤러는 상기 솔리드 스테이트 스위치 드라이버 회로로부터 출력되는 진단 신호들을 수신하도록 구성되는, 전지 시스템.