KR102464441B1 - Low-power based non-volatile flip-flop using magnetic tunnel junction - Google Patents

Low-power based non-volatile flip-flop using magnetic tunnel junction Download PDF

Info

Publication number
KR102464441B1
KR102464441B1 KR1020210077190A KR20210077190A KR102464441B1 KR 102464441 B1 KR102464441 B1 KR 102464441B1 KR 1020210077190 A KR1020210077190 A KR 1020210077190A KR 20210077190 A KR20210077190 A KR 20210077190A KR 102464441 B1 KR102464441 B1 KR 102464441B1
Authority
KR
South Korea
Prior art keywords
mtj
pmos
node
nmos
data
Prior art date
Application number
KR1020210077190A
Other languages
Korean (ko)
Inventor
나태희
바야르툴가
Original Assignee
인천대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인천대학교 산학협력단 filed Critical 인천대학교 산학협력단
Priority to KR1020210077190A priority Critical patent/KR102464441B1/en
Application granted granted Critical
Publication of KR102464441B1 publication Critical patent/KR102464441B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/45—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of non-linear magnetic or dielectric devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Memories (AREA)

Abstract

The present invention relates to a non-volatile flip-flop based on a low-power using a magnetic tunnel junction that supports to write and read the data more accurately. The non-volatile flip-flop comprises: a control part; a first PMOS; a second PMOS; a first MTJ; a sensing part; and a power supply part.

Description

자기 터널 접합을 이용한 저전력 기반의 비휘발성 플립플롭{LOW-POWER BASED NON-VOLATILE FLIP-FLOP USING MAGNETIC TUNNEL JUNCTION}LOW-POWER BASED NON-VOLATILE FLIP-FLOP USING MAGNETIC TUNNEL JUNCTION using magnetic tunnel junction

본 발명은 자기 터널 접합(Magnetic Tunnel Junction: MTJ)을 이용한 저전력 기반의 비휘발성 플립플롭에 대한 것이다.The present invention relates to a low-power-based nonvolatile flip-flop using a magnetic tunnel junction (MTJ).

비휘발성 플립플롭은 전원 공급이 차단된 상태에서도 데이터를 보존할 수 있는 특징을 가지고 있으며, 이러한 비휘발성 플립플롭에는 데이터를 저장하기 위한 소자로 자기 터널 접합(Magnetic Tunnel Junction: MTJ)이 사용된다.The nonvolatile flip-flop has a characteristic of retaining data even when the power supply is cut off, and a magnetic tunnel junction (MTJ) is used as an element for storing data in the nonvolatile flip-flop.

이러한, MTJ는 도 1에 도시된 그림과 같이, 상단 전극(top electrode)에서 하단 전극(bottom electrode)으로 전류가 흐르는 경우, 낮은 저항(RL)을 갖게 되고, 하단 전극에서 상단 전극으로 전류가 흐르는 경우, 높은 저항(RH)을 갖게 되는 특성을 가지고 있다.As shown in FIG. 1, the MTJ has a low resistance (R L ) when current flows from the top electrode to the bottom electrode, and the current flows from the bottom electrode to the top electrode. When flowing, it has a characteristic of having a high resistance (R H ).

즉, MTJ는 전류가 흐르는 방향에 따라 저항이 가변되는 특성을 가지고 있다. 따라서, 데이터 기록(write) 과정에서, MTJ에 인가되는 전류의 방향을 적절히 조정하여 MTJ의 저항을 낮은 저항(RL) 또는 높은 저항(RH)으로 변화시킴으로써, MTJ에 소정의 데이터를 기록할 수 있게 된다.That is, the MTJ has a characteristic that the resistance varies according to the direction in which the current flows. Therefore, in the data writing process, by appropriately adjusting the direction of the current applied to the MTJ to change the resistance of the MTJ to a low resistance (R L ) or a high resistance (R H ), it is possible to write predetermined data to the MTJ. be able to

예컨대, 두 개의 MTJ를 이용하여 플립플롭 회로를 구성하는 경우, '1'의 데이터를 기록해야 하는 상황이 발생하는 경우에는 플립플롭 회로에 제1 방향으로 전류를 인가함으로써, 두 개의 MTJ 중 제1 MTJ의 저항을 낮은 저항(RL)으로 변화시키고, 제2 MTJ의 저항을 높은 저항(RH)으로 변화시킬 수 있고, '0'의 데이터를 기록해야 하는 상황이 발생하는 경우에는 플립플롭 회로에 제2 방향으로 전류를 인가함으로써, 두 개의 MTJ 중 제1 MTJ의 저항을 높은 저항(RH)으로 변화시키고, 제2 MTJ의 저항을 낮은 저항(RL)으로 변화시키는 방법으로 플롭플롭 상에 데이터를 기록할 수 있다.For example, in the case of configuring a flip-flop circuit using two MTJs, when a situation in which data of '1' needs to be written occurs, a current is applied to the flip-flop circuit in the first direction, so that the first of the two MTJs is When the resistance of the MTJ can be changed to a low resistance (R L ), the resistance of the second MTJ can be changed to a high resistance (R H ), and a situation occurs in which data of '0' must be written, the flip-flop circuit By applying a current in the second direction to the flop-flop, the resistance of the first MTJ among the two MTJs is changed to a high resistance (R H ) and the resistance of the second MTJ is changed to a low resistance (R L ). data can be written to

이렇게, 두 개의 MTJ의 저항을 낮은 저항(RL) 또는 높은 저항(RH)으로 변화시키는 방법으로 데이터를 기록해 두게 되면, 추후 플립플롭 상에 기록된 데이터를 리드(read)해야 하는 상황이 발생하는 경우에는 두 개의 MTJ의 저항 상태를 센싱함으로써, 어떤 데이터가 두 개의 MTJ를 통해서 기록되어 있는지를 리드할 수 있게 된다.In this way, when data is recorded by changing the resistance of the two MTJs to a low resistance (R L ) or a high resistance (R H ), a situation in which data written on the flip-flop must be read later occurs. In this case, it is possible to read which data is written through the two MTJs by sensing the resistance state of the two MTJs.

예컨대, 두 개의 MTJ 중 제1 MTJ의 저항이 낮은 저항(RL)으로, 제2 MTJ의 저항이 높은 저항(RH)으로 센싱되는 경우, 플립플롭 상에 '1'이라는 데이터가 기록되어 있는 것으로 리드할 수 있고, 두 개의 MTJ 중 제1 MTJ의 저항이 높은 저항(RH)으로, 제2 MTJ의 저항이 낮은 저항(RL)으로 센싱되는 경우, 플립플롭 상에 '0'이라는 데이터가 기록되어 있는 것으로 리드할 수 있다.For example, when the resistance of the first MTJ among the two MTJs is sensed as the low resistance (R L ) and the resistance of the second MTJ as the high resistance (R H ), the data “1” is written on the flip-flop. data of '0' on the flip-flop, when the resistance of the first MTJ of the two MTJs is sensed as a high resistance (R H ) and the resistance of the second MTJ is sensed as a low resistance (R L ) It can lead to being recorded.

이러한 MTJ를 이용한 비휘발성 플립플롭은 비교적 저전력으로 동작하는 특성을 가지고 있다는 점에서, 최근 주로 사용되고 있는 저전력 기반의 사물인터넷 디바이스에 사용하기에 적합한 특징이 있다.Since the nonvolatile flip-flop using the MTJ has a characteristic of operating with relatively low power, it is suitable for use in low-power-based IoT devices that are mainly used recently.

따라서, MTJ를 이용한 비휘발성 플립플롭에 있어서, 보다 정확하게 데이터를 기록하고, 리드할 수 있도록 하기 위한 새로운 회로 구조와 관련된 기술의 연구가 필요하다.Therefore, in the nonvolatile flip-flop using the MTJ, there is a need for research on a new circuit structure-related technology for more accurately writing and reading data.

본 발명은 보다 정확하게 데이터를 기록(write)하고, 리드(read)할 수 있도록 지원하는 자기 터널 접합을 이용한 저전력 기반의 비휘발성 플립플롭을 제공하고자 한다.An object of the present invention is to provide a low-power-based nonvolatile flip-flop using a magnetic tunnel junction that supports data writing and reading more accurately.

본 발명의 일실시예에 따른 비휘발성 플립플롭(110)은 기록(write) 대상이 되는 데이터의 종류에 따라, 스위칭 제어를 위한 제1 제어 전압과 제2 제어 전압을 출력하는 제어부(111), 게이트에 제1 인버터(In1)의 출력단이 연결됨에 따라, 상기 제1 제어 전압이 상기 제1 인버터(In1)를 통과하여 출력되는 제1 출력 전압을, 게이트를 통해 입력으로 인가받는 제1 PMOS(Pw1), 게이트에 제2 인버터(In2)의 출력단이 연결됨에 따라, 상기 제2 제어 전압이 상기 제2 인버터(In2)를 통과하여 출력되는 제2 출력 전압을, 게이트를 통해 입력으로 인가받는 제1 NMOS(Nw1) - 상기 제1 NMOS(Nw1)의 드레인 노드는 상기 제1 PMOS(Pw1)의 드레인 노드에 연결되고, 상기 제1 NMOS(Nw1)의 소스 노드는 그라운드에 연결됨 - , 상기 제2 제어 전압을 게이트를 통해 입력으로 인가받는 제2 PMOS(Pw2), 상기 제1 제어 전압을 게이트를 통해 입력으로 인가받는 제2 NMOS(Nw2) - 상기 제2 NMOS(Nw2)의 드레인 노드는 상기 제2 PMOS(Pw2)의 드레인 노드에 연결되고, 상기 제2 NMOS(Nw2)의 소스 노드는 그라운드에 연결됨 - , 상기 제1 PMOS(Pw1)의 드레인 노드와 상기 제1 NMOS(Nw1)의 드레인 노드가 서로 연결되어 있는 제1 공통 노드(114)에, 상단 전극(top electrode)이 연결된 제1 MTJ(M1), 상기 제2 PMOS(Pw2)의 드레인 노드와 상기 제2 NMOS(Nw2)의 드레인 노드가 서로 연결되어 있는 제2 공통 노드(115)에, 상단 전극이 연결된 제2 MTJ(M2) - 상기 제2 MTJ(M2)의 하단 전극(bottom electrode)은 상기 제1 MTJ(M1)의 하단 전극에 연결됨 - , 상기 제1 MTJ(M1)의 하단 전극과 상기 제2 MTJ(M2)의 하단 전극이 서로 연결되어 있는 제3 공통 노드(116)에 연결되어, 상기 제3 공통 노드(116)에서의 노드 전압의 크기를 센싱함으로써, 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)를 통해서 기록되어 있는 데이터를 리드(read)하는 센싱부(113) 및 상기 제1 PMOS(Pw1)와 상기 제2 PMOS(Pw2)의 소스 노드에 연결되어, 상기 제1 PMOS(Pw1)와 상기 제2 PMOS(Pw2)에 구동 전압을 공급하는 전원부(VDD)를 포함하고, 상기 제1 PMOS(Pw1)는 바디(body) 노드와 소스 노드가 제1 스위치(SE1)를 매개로 하여 서로 연결되고, 바디 노드와 상기 제2 공통 노드(115)가 제2 스위치(SE2)를 매개로 하여 서로 연결되는 것을 특징으로 한다.The nonvolatile flip-flop 110 according to an embodiment of the present invention includes a controller 111 for outputting a first control voltage and a second control voltage for switching control according to the type of data to be written; As the output terminal of the first inverter In 1 is connected to the gate, the first control voltage passes through the first inverter In 1 and receives the first output voltage output through the gate as an input. As the output terminal of the second inverter (In 2 ) is connected to the PMOS (Pw 1 ), the gate, the second control voltage passes through the second inverter (In 2 ) and the second output voltage outputted through the gate A first NMOS (Nw 1 ) applied as an input - a drain node of the first NMOS (Nw 1 ) is connected to a drain node of the first PMOS (Pw 1 ), and a source node of the first NMOS (Nw 1 ) is connected to the ground - , a second PMOS (Pw 2 ) receiving the second control voltage as an input through a gate, a second NMOS (Nw 2 ) receiving the first control voltage as an input through a gate - the first A drain node of 2 NMOS(Nw 2 ) is connected to a drain node of the second PMOS(Pw 2 ), and a source node of the second NMOS(Nw 2 ) is connected to ground - , the first PMOS(Pw 1 ) A first MTJ(M 1 ), a first MTJ(M 1 ) , the second PMOS ( A second MTJ(M 2 ) - the second MTJ(M) having an upper electrode connected to a second common node 115 in which the drain node of Pw 2 and the drain node of the second NMOS (Nw 2 ) are connected to each other 2 ) of the bottom electrode (bottom electrode) is connected to the bottom electrode of the first MTJ (M 1 ) - , the bottom electrode of the first MTJ (M 1 ) and the bottom electrode of the second MTJ (M 2 ) are mutually connected It is connected to a third common node 116 and senses the magnitude of the node voltage at the third common node 116, thereby writing through the first MTJ(M 1 ) and the second MTJ(M 2 ). It is connected to a sensing unit 113 for reading the stored data and source nodes of the first PMOS (Pw 1 ) and the second PMOS (Pw 2 ), and the first PMOS (Pw 1 ) and the second PMOS (Pw 1 ) 2 A power supply unit (V DD ) for supplying a driving voltage to the 2 PMOS (Pw 2 ), wherein the first PMOS (Pw 1 ) has a body node and a source node via a first switch (SE 1 ) are connected to each other, and the body node and the second common node 115 are connected to each other via a second switch SE 2 .

본 발명은 보다 정확하게 데이터를 기록(write)하고, 리드(read)할 수 있도록 지원하는 자기 터널 접합을 이용한 저전력 기반의 비휘발성 플립플롭을 제공할 수 있다.The present invention can provide a low-power-based nonvolatile flip-flop using a magnetic tunnel junction that supports writing and reading of data more accurately.

도 1은 MTJ의 동작 특성을 설명하기 위한 도면이다.
도 2는 본 발명의 일실시예에 따른 비휘발성 플립플롭의 구조를 도시한 도면이다.
도 3 내지 도 5는 본 발명의 일실시예에 따른 비휘발성 플립플롭의 동작을 설명하기 위한 도면이다.1 is a diagram for explaining the operation characteristics of an MTJ.
2 is a diagram illustrating the structure of a nonvolatile flip-flop according to an embodiment of the present invention.
3 to 5 are diagrams for explaining the operation of a nonvolatile flip-flop according to an embodiment of the present invention.

이하에서는 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명하기로 한다. 이러한 설명은 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였으며, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 본 명세서 상에서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 사람에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.Hereinafter, embodiments according to the present invention will be described in detail with reference to the accompanying drawings. These descriptions are not intended to limit the present invention to specific embodiments, and should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. In describing each drawing, like reference numerals are used for similar components, and unless otherwise defined, all terms used in this specification, including technical or scientific terms, refer to those of ordinary skill in the art to which the present invention belongs. It has the same meaning as is commonly understood by those who have it.

본 문서에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. 또한, 본 발명의 다양한 실시예들에 있어서, 각 구성요소들, 기능 블록들 또는 수단들은 하나 또는 그 이상의 하부 구성요소로 구성될 수 있고, 각 구성요소들이 수행하는 전기, 전자, 기계적 기능들은 전자회로, 집적회로, ASIC(Application Specific Integrated Circuit) 등 공지된 다양한 소자들 또는 기계적 요소들로 구현될 수 있으며, 각각 별개로 구현되거나 2 이상이 하나로 통합되어 구현될 수도 있다. In this document, when a part "includes" a certain component, it means that other components may be further included, rather than excluding other components, unless otherwise stated. In addition, in various embodiments of the present invention, each of the components, functional blocks or means may be composed of one or more sub-components, and the electrical, electronic, and mechanical functions performed by each component are electronic. A circuit, an integrated circuit, an ASIC (Application Specific Integrated Circuit), etc. may be implemented with various well-known devices or mechanical elements, and may be implemented separately or two or more may be integrated into one.

도 2는 본 발명의 일실시예에 따른 비휘발성 플립플롭(110)의 구조를 도시한 도면이다.2 is a diagram illustrating a structure of a nonvolatile flip-flop 110 according to an embodiment of the present invention.

본 발명에 따른 비휘발성 플립플롭(110)는 제어부(111), 제1 PMOS(Pw1), 제1 NMOS(Nw1), 제2 PMOS(Pw2), 제2 NMOS(Nw2), 제1 MTJ(M1), 제2 MTJ(M2), 센싱부(113) 및 전원부(VDD)로 구성된다.The nonvolatile flip-flop 110 according to the present invention includes a controller 111 , a first PMOS (Pw 1 ), a first NMOS (Nw 1 ), a second PMOS (Pw 2 ), a second NMOS (Nw 2 ), and a second 1 MTJ(M 1 ), a second MTJ(M 2 ), a sensing unit 113 , and a power supply unit V DD .

여기서, PMOS는 P채널 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)을 의미하고, NMOS는 N채널 MOSFET을 의미하며, MTJ는 자기 터널 접합(Magnetic Tunnel Junction)을 의미하고, 도 1에서 'D'는 드레인(drain), 'S'는 소스(source), 'G'는 게이트(gate), 'B'는 바디(body)를 의미한다.Here, PMOS means P-channel MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), NMOS means N-channel MOSFET, MTJ means Magnetic Tunnel Junction, 'D' in FIG. ' means drain, 'S' means source, 'G' means gate, and 'B' means body.

제어부(111)는 기록(write) 대상이 되는 데이터의 종류에 따라, 스위칭 제어를 위한 제1 제어 전압과 제2 제어 전압을 출력한다.The control unit 111 outputs a first control voltage and a second control voltage for switching control according to the type of data to be written.

제1 PMOS(Pw1)는 게이트에 제1 인버터(In1)의 출력단이 연결됨에 따라, 상기 제1 제어 전압이 상기 제1 인버터(In1)를 통과하여 출력되는 제1 출력 전압을, 게이트를 통해 입력으로 인가받는다.The first PMOS (Pw 1 ) has a first output voltage outputted through the first inverter (In 1 ) through the first control voltage as the output terminal of the first inverter (In 1 ) is connected to the gate, the gate is accepted as input through

제1 NMOS(Nw1)는 게이트에 제2 인버터(In2)의 출력단이 연결됨에 따라, 상기 제2 제어 전압이 상기 제2 인버터(In2)를 통과하여 출력되는 제2 출력 전압을, 게이트를 통해 입력으로 인가받는다.The first NMOS (Nw 1 ) has a second output voltage outputted through the second inverter (In 2 ) passing through the second inverter (In 2 ) as the output terminal of the second inverter (In 2 ) is connected to the gate. is accepted as input through

여기서, 상기 제1 NMOS(Nw1)의 드레인 노드는 상기 제1 PMOS(Pw1)의 드레인 노드에 연결되고, 상기 제1 NMOS(Nw1)의 소스 노드는 그라운드에 연결된다.Here, the drain node of the first NMOS (Nw 1 ) is connected to the drain node of the first PMOS (Pw 1 ), and the source node of the first NMOS ( Nw 1 ) is connected to the ground.

제2 PMOS(Pw2)는 상기 제2 제어 전압을 게이트를 통해 입력으로 인가받는다.The second PMOS (Pw 2 ) receives the second control voltage as an input through a gate.

제2 NMOS(Nw2)는 상기 제1 제어 전압을 게이트를 통해 입력으로 인가받는다.The second NMOS (Nw 2 ) receives the first control voltage as an input through a gate.

여기서, 상기 제2 NMOS(Nw2)의 드레인 노드는 상기 제2 PMOS(Pw2)의 드레인 노드에 연결되고, 상기 제2 NMOS(Nw2)의 소스 노드는 그라운드에 연결된다.Here, the drain node of the second NMOS (Nw 2 ) is connected to the drain node of the second PMOS (Pw 2 ), and the source node of the second NMOS (Nw 2 ) is connected to the ground.

제1 MTJ(M1)는 상기 제1 PMOS(Pw1)의 드레인 노드와 상기 제1 NMOS(Nw1)의 드레인 노드가 서로 연결되어 있는 제1 공통 노드(114)에, 상단 전극(top electrode)이 연결된다.The first MTJ(M 1 ) is at a first common node 114 in which the drain node of the first PMOS (Pw 1 ) and the drain node of the first NMOS (Nw 1 ) are connected to each other, a top electrode (top electrode) ) is connected.

제2 MTJ(M2)는 상기 제2 PMOS(Pw2)의 드레인 노드와 상기 제2 NMOS(Nw2)의 드레인 노드가 서로 연결되어 있는 제2 공통 노드(115)에, 상단 전극이 연결된다.The second MTJ(M 2 ) has an upper electrode connected to a second common node 115 in which the drain node of the second PMOS(Pw 2 ) and the drain node of the second NMOS(Nw 2 ) are connected to each other. .

여기서, 상기 제2 MTJ(M2)의 하단 전극(bottom electrode)은 상기 제1 MTJ(M1)의 하단 전극에 연결된다.Here, the bottom electrode of the second MTJ(M 2 ) is connected to the bottom electrode of the first MTJ(M 1 ).

센싱부(113)는 상기 제1 MTJ(M1)의 하단 전극과 상기 제2 MTJ(M2)의 하단 전극이 서로 연결되어 있는 제3 공통 노드(116)에 연결되어, 상기 제3 공통 노드(116)에서의 노드 전압의 크기를 센싱함으로써, 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)를 통해서 기록되어 있는 데이터를 리드(read)한다.The sensing unit 113 is connected to a third common node 116 in which the lower electrode of the first MTJ(M 1 ) and the lower electrode of the second MTJ(M 2 ) are connected to each other, the third common node By sensing the magnitude of the node voltage at 116 , data written through the first MTJ(M 1 ) and the second MTJ(M 2 ) is read.

전원부(VDD)는 상기 제1 PMOS(Pw1)와 상기 제2 PMOS(Pw2)의 소스 노드에 연결되어, 상기 제1 PMOS(Pw1)와 상기 제2 PMOS(Pw2)에 구동 전압을 공급한다.The power supply unit V DD is connected to source nodes of the first PMOS (Pw 1 ) and the second PMOS (Pw 2 ), and a driving voltage is applied to the first PMOS ( Pw 1 ) and the second PMOS ( Pw 2 ). to supply

이때, 상기 제1 PMOS(Pw1)는 바디(body) 노드와 소스 노드가 제1 스위치(SE1)를 매개로 하여 서로 연결되고, 바디 노드와 상기 제2 공통 노드(115)가 제2 스위치(SE2)를 매개로 하여 서로 연결된다.At this time, in the first PMOS (Pw 1 ), a body node and a source node are connected to each other through a first switch SE 1 , and the body node and the second common node 115 are connected to a second switch They are connected to each other through (SE 2 ).

이때, 본 발명의 일실시예에 따르면, 비휘발성 플립플롭(110)은 스위치 제어부(112)를 더 포함할 수 있다.In this case, according to an embodiment of the present invention, the nonvolatile flip-flop 110 may further include a switch control unit 112 .

스위치 제어부(112)는 상기 비휘발성 플립플롭(110)에 데이터를 기록할 것을 지시하는 데이터 기록 이벤트가 발생하는 경우, 상기 제1 스위치(SE1)를 온(ON)시킴과 동시에 상기 제2 스위치(SE2)를 오프(OFF)시키고, 상기 비휘발성 플립플롭(110)에서 데이터를 리드할 것을 지시하는 데이터 리드 이벤트가 발생하는 경우, 상기 제1 스위치(SE1)를 오프시킴과 동시에 상기 제2 스위치(SE2)를 온시킬 수 있다.When a data write event instructing to write data to the nonvolatile flip-flop 110 occurs, the switch control unit 112 turns on the first switch SE 1 and simultaneously turns on the second switch When a data read event instructs to turn off (SE 2 ) and read data from the nonvolatile flip-flop 110 occurs, the first switch SE 1 is turned off and the second 2 switch SE 2 may be turned on.

또한, 본 발명의 일실시예에 따르면, 제어부(111)는 확인부(117), 제1 제어부(118), 제2 제어부(119)를 포함할 수 있다.Also, according to an embodiment of the present invention, the control unit 111 may include a check unit 117 , a first control unit 118 , and a second control unit 119 .

확인부(117)는 상기 데이터 기록 이벤트가 발생하는 경우, 기록 대상이 되는 데이터의 종류를 확인한다.The check unit 117 checks the type of data to be recorded when the data recording event occurs.

제1 제어부(118)는 기록 대상이 되는 데이터가 '1'로 확인되는 경우, 사전 설정된 제1 크기의 상기 제1 제어 전압과 사전 설정된 제2 크기의 상기 제2 제어 전압을 출력하여, 상기 제1 PMOS(Pw1)와 상기 제2 NMOS(Nw2)를 온 상태로 전환시킴과 동시에, 상기 제2 PMOS(Pw2)와 상기 제1 NMOS(Nw1)를 오프 상태로 전환시킴으로써, 상기 제1 MTJ(M1)의 저항이 상기 제2 MTJ(M2)의 저항보다 작은 값이 되도록 제어한다.The first control unit 118 outputs the first control voltage of a first preset magnitude and the second control voltage of a preset second magnitude when the data to be recorded is '1', and outputs the second control voltage. By switching the first PMOS (Pw 1 ) and the second NMOS (Nw 2 ) to an on state and simultaneously turning the second PMOS (Pw 2 ) and the first NMOS (Nw 1 ) to an off state, the first The resistance of 1 MTJ(M 1 ) is controlled to be smaller than the resistance of the second MTJ(M 2 ).

제2 제어부(119)는 기록 대상이 되는 데이터가 '0'으로 확인되는 경우, '0V'의 크기를 갖는 상기 제1 제어 전압과 상기 제2 제어 전압을 출력하여, 상기 제2 PMOS(Pw2)와 상기 제1 NMOS(Nw1)를 온 상태로 전환시킴과 동시에, 상기 제1 PMOS(Pw1)와 상기 제2 NMOS(Nw2)를 오프 상태로 전환시킴으로써, 상기 제1 MTJ(M1)의 저항이 상기 제2 MTJ(M2)의 저항보다 큰 값이 되도록 제어한다.When it is confirmed that the data to be written is '0', the second control unit 119 outputs the first control voltage and the second control voltage having a magnitude of '0V' to output the second PMOS (Pw 2 ). ) and the first NMOS (Nw 1 ) are turned on and at the same time the first PMOS (Pw 1 ) and the second NMOS (Nw 2 ) are turned off, so that the first MTJ (M 1 ) ) is controlled so that the resistance of the second MTJ(M 2 ) is greater than the resistance of the second MTJ(M 2 ).

이때, 본 발명의 일실시예에 따르면, 제어부(111)는 리드 제어부(120)를 더 포함할 수 있다.In this case, according to an embodiment of the present invention, the control unit 111 may further include a lead control unit 120 .

리드 제어부(120)는 상기 데이터 리드 이벤트가 발생하는 경우, 상기 제1 크기의 상기 제1 제어 전압과 상기 제2 크기의 상기 제2 제어 전압을 출력하여, 상기 제1 PMOS(Pw1)와 상기 제2 NMOS(Nw2)를 온 상태로 전환시킴과 동시에, 상기 제2 PMOS(Pw2)와 상기 제1 NMOS(Nw1)를 오프 상태로 전환시킨다.When the data read event occurs, the read control unit 120 outputs the first control voltage having the first magnitude and the second control voltage having the second magnitude, so that the first PMOS (Pw 1 ) and the The second NMOS (Nw 2 ) is turned on, and the second PMOS (Pw 2 ) and the first NMOS (Nw 1 ) are turned off.

이때, 센싱부(113)는 상기 제1 PMOS(Pw1)와 상기 제2 NMOS(Nw2)가 온 상태로 전환되고, 상기 제2 PMOS(Pw2)와 상기 제1 NMOS(Nw1)가 오프 상태로 전환된 상태에서의 상기 제3 공통 노드(116)에 대한 노드 전압의 크기를 센싱하여, 상기 노드 전압의 크기가 사전 설정된 제1 크기 범위와 제2 크기 범위 중 어느 크기 범위에 속하는지 확인함으로써, 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)를 통해서 기록되어 있는 데이터를 리드할 수 있다.At this time, in the sensing unit 113 , the first PMOS (Pw 1 ) and the second NMOS (Nw 2 ) are switched to an on state, and the second PMOS (Pw 2 ) and the first NMOS (Nw 1 ) are turned on. By sensing the magnitude of the node voltage for the third common node 116 in the switched-off state, the magnitude of the node voltage falls within which of the preset first magnitude range and the second magnitude range. By confirming, data recorded through the first MTJ(M 1 ) and the second MTJ(M 2 ) may be read.

이때, 본 발명의 일실시예에 따르면, 상기 제1 크기 범위를 구성하는 상한 값은 상기 제2 크기 범위를 구성하는 하한 값보다 작은 값으로 사전 설정되어 있을 수 있다.In this case, according to an embodiment of the present invention, the upper limit value constituting the first size range may be preset to a value smaller than the lower limit value constituting the second size range.

이때, 센싱부(113)는 상기 노드 전압의 크기가 상기 제1 크기 범위에 속하는 것으로 확인되면, 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)를 통해서 기록되어 있는 데이터를 '0'으로 리드하고, 상기 노드 전압의 크기가 상기 제2 크기 범위에 속하는 것으로 확인되면, 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)를 통해서 기록되어 있는 데이터를 '1'로 리드할 수 있다.At this time, when it is confirmed that the magnitude of the node voltage falls within the first magnitude range, the sensing unit 113 ' converts the data recorded through the first MTJ(M 1 ) and the second MTJ(M 2 ) to ' When it is read to 0' and it is confirmed that the level of the node voltage falls within the second level range, the data recorded through the first MTJ(M 1 ) and the second MTJ(M 2 ) is read as ‘1’. can lead with

이하에서는 도 3 내지 도 5를 참조하여, 본 발명에 따른 비휘발성 플립플롭(110)의 동작을 보다 상세히 설명하기로 한다.Hereinafter, the operation of the nonvolatile flip-flop 110 according to the present invention will be described in more detail with reference to FIGS. 3 to 5 .

먼저, 도 3을 참조하여 '1'이라는 비트 값을 갖는 데이터를 기록하라고 하는 데이터 기록 이벤트가 발생할 경우의 동작을 설명하기로 한다.First, an operation when a data write event to write data having a bit value of '1' occurs will be described with reference to FIG. 3 .

비휘발성 플립플롭(110)이 탑재된 장비에서 소정의 데이터 입출력이 발생함에 따라, 비휘발성 플립플롭(110)에 '1'이라는 비트 값을 기록하라고 하는 상기 데이터 기록 이벤트가 발생하는 경우, 확인부(117)는 기록 대상이 되는 데이터의 종류를 '1'로 확인할 수 있다.When a predetermined data input/output occurs in the device in which the non-volatile flip-flop 110 is mounted, the data write event of writing a bit value of '1' to the non-volatile flip-flop 110 occurs, the confirmation unit Reference numeral 117 identifies the type of data to be recorded as '1'.

그러면, 제1 제어부(118)는 사전 설정된 제1 크기를 갖는 제1 제어 전압과 사전 설정된 제2 크기를 갖는 제2 제어 전압을 출력할 수 있다.Then, the first control unit 118 may output a first control voltage having a first preset magnitude and a second control voltage having a preset second magnitude.

이렇게, 상기 제1 제어 전압과 상기 제2 제어 전압이 출력되면, 제1 PMOS(Pw1)는 상기 제1 제어 전압이 제1 인버터(In1)를 통과함에 따라, '0V'의 제1 출력 전압을 게이트를 통해 입력으로 인가받게 되고, 이로 인해, 제1 PMOS(Pw1)는 온 상태로 전환될 수 있다.In this way, when the first control voltage and the second control voltage are output, the first PMOS (Pw 1 ) has a first output of '0V' as the first control voltage passes through the first inverter In 1 . A voltage is applied as an input through the gate, and thus, the first PMOS (Pw 1 ) may be switched to an on state.

그리고, 제2 NMOS(Nw2)는 상기 제1 제어 전압을 게이트를 통해 입력으로 인가받게 되고, 이로 인해, 제2 NMOS(Nw2)도 온 상태로 전환될 수 있다.In addition, the second NMOS (Nw 2 ) receives the first control voltage as an input through the gate, and thus, the second NMOS ( Nw 2 ) may also be switched on.

반면에, 제2 PMOS(Pw2)는 상기 제2 제어 전압을 게이트를 통해 입력으로 인가받게 되므로, 오프 상태로 전환될 수 있다.On the other hand, since the second PMOS (Pw 2 ) receives the second control voltage as an input through the gate, it may be switched off.

그리고, 제1 NMOS(Nw1)도 상기 제2 제어 전압이 제2 인버터(In2)를 통과함에 따라, '0V'의 제2 출력 전압을 게이트를 통해 입력으로 인가받게 되므로, 오프 상태로 전환될 수 있다.Also, as the second control voltage Nw 1 passes through the second inverter In 2 , the first NMOS (Nw 1 ) also receives a second output voltage of '0V' as an input through the gate, so it is switched off can be

이렇게, 상기 제1 PMOS(Pw1)와 상기 제2 NMOS(Nw2)가 온 상태로 전환되고, 상기 제2 PMOS(Pw2)와 상기 제1 NMOS(Nw1)가 오프 상태로 전환되면, 상기 제1 PMOS(Pw1)의 소스 노드에 연결된 전원부(VDD)를 통한 구동 전압에 의해, 비휘발성 플립플롭(110)에는 도 3에 도시된 그림에서 검은색 실선으로 표시된 회로 라인에 따라 전류(I)가 흐르게 된다.In this way, when the first PMOS (Pw 1 ) and the second NMOS (Nw 2 ) are switched to an on state, and the second PMOS (Pw 2 ) and the first NMOS (Nw 1 ) are switched to an off state, By the driving voltage through the power supply unit V DD connected to the source node of the first PMOS (Pw 1 ), the nonvolatile flip-flop 110 has a current according to the circuit line indicated by the solid black line in the figure shown in FIG. 3 . (I) will flow.

그러면, 제1 MTJ(M1)에 대해서는 상단 전극에서 하단 전극 방향으로 전류가 흐르게 되고, 제2 MTJ(M2)에 대해서는 하단 전극에서 상단 전극 방향으로 전류가 흐르게 되기 때문에, 도 1에서 설명한 MTJ의 저항 변화 특성에 따라, 상기 제1 MTJ(M1)의 저항은 낮은 저항으로 변화하고, 상기 제2 MTJ(M2)의 저항은 높은 저항으로 변화하게 된다. 즉, 상기 제1 MTJ(M1)의 저항이 상기 제2 MTJ(M2)의 저항보다 작은 값으로 변화하게 되고, 이러한 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)의 저항 특성이 유지됨에 따라 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)에 '1'이라는 데이터가 기록 완료되게 된다.Then, for the first MTJ(M 1 ), a current flows from the top electrode to the bottom electrode direction, and for the second MTJ(M 2 ), since the current flows from the bottom electrode to the top electrode direction, the MTJ described in FIG. 1 According to the resistance change characteristic of , the resistance of the first MTJ(M 1 ) is changed to a low resistance, and the resistance of the second MTJ(M 2 ) is changed to a high resistance. That is, the resistance of the first MTJ(M 1 ) changes to a value smaller than the resistance of the second MTJ(M 2 ), and the resistance of the first MTJ(M 1 ) and the second MTJ(M 2 ) As the resistance characteristic is maintained, data '1' is written to the first MTJ(M 1 ) and the second MTJ(M 2 ).

이러한 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)의 저항 특성은 전원부(VDD)를 통한 구동 전압의 인가가 차단되더라도 계속 유지되기 때문에, 비휘발성 플립플롭(110)에 전원이 인가되지 않더라도 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)를 통한 데이터의 기록 상태는 그대로 보존될 수 있다.Since the resistance characteristics of the first MTJ(M 1 ) and the second MTJ(M 2 ) are continuously maintained even when the application of the driving voltage through the power supply unit V DD is blocked, the power supply to the nonvolatile flip-flop 110 is Even if this is not applied, the recording state of data through the first MTJ(M 1 ) and the second MTJ(M 2 ) may be preserved as it is.

이때, 스위치 제어부(112)는 도 3에 도시된 그림과 같이, '1'이라는 데이터를 기록하라고 하는 상기 데이터 기록 이벤트가 발생하는 경우, 제1 스위치(SE1)를 온시킴과 동시에 상기 제2 스위치(SE2)를 오프시켜서, 상기 제1 PMOS(Pw1)의 바디 노드의 전위와 소스 노드의 전위가 서로 동일해 지도록 제어할 수 있다.At this time, as shown in the figure shown in FIG. 3 , the switch control unit 112 turns on the first switch SE 1 and at the same time turns on the second switch SE 1 when the data recording event for recording data '1' occurs. By turning off the switch SE 2 , the potential of the body node and the potential of the source node of the first PMOS Pw 1 may be controlled to be equal to each other.

다음으로, 도 4를 참조하여 '0'이라는 비트 값을 갖는 데이터를 기록하라고 하는 데이터 기록 이벤트가 발생할 경우의 동작을 설명하기로 한다.Next, an operation when a data write event to write data having a bit value of '0' occurs will be described with reference to FIG. 4 .

비휘발성 플립플롭(110)이 탑재된 장비에서 소정의 데이터 입출력이 발생함에 따라, 비휘발성 플립플롭(110)에 '0'이라는 비트 값을 기록하라고 하는 상기 데이터 기록 이벤트가 발생하는 경우, 확인부(117)는 기록 대상이 되는 데이터의 종류를 '0'으로 확인할 수 있다.When a predetermined data input/output occurs in the device in which the non-volatile flip-flop 110 is mounted, the data write event of writing a bit value of '0' to the non-volatile flip-flop 110 occurs, the confirmation unit Reference numeral 117 identifies the type of data to be recorded as '0'.

그러면, 제2 제어부(119)는 '0V'의 크기를 갖는 제1 제어 전압과 제2 제어 전압을 출력할 수 있다.Then, the second control unit 119 may output the first control voltage and the second control voltage having a magnitude of '0V'.

이렇게, 상기 제1 제어 전압과 상기 제2 제어 전압이 출력되면, 제1 PMOS(Pw1)는 상기 제1 제어 전압이 제1 인버터(In1)를 통과함에 따라, 소정 크기를 갖는 제1 출력 전압을 게이트를 통해 입력으로 인가받게 되고, 이로 인해, 제1 PMOS(Pw1)는 오프 상태로 전환될 수 있다.In this way, when the first control voltage and the second control voltage are output, the first PMOS (Pw 1 ) generates a first output having a predetermined size as the first control voltage passes through the first inverter (In 1 ) A voltage is applied as an input through the gate, and thus, the first PMOS (Pw 1 ) may be switched to an off state.

그리고, 제2 NMOS(Nw2)는 '0V'의 크기를 갖는 상기 제1 제어 전압을 게이트를 통해 입력으로 인가받게 되고, 이로 인해, 제2 NMOS(Nw2)도 오프 상태로 전환될 수 있다.In addition, the second NMOS (Nw 2 ) receives the first control voltage having a magnitude of '0V' as an input through the gate, and thus, the second NMOS (Nw 2 ) may also be switched to an off state. .

반면에, 제2 PMOS(Pw2)는 '0V'의 크기를 갖는 상기 제2 제어 전압을 게이트를 통해 입력으로 인가받게 되므로, 온 상태로 전환될 수 있다.On the other hand, the second PMOS (Pw 2 ) receives the second control voltage having a magnitude of '0V' as an input through the gate, and thus may be switched on.

그리고, 제1 NMOS(Nw1)도 상기 제2 제어 전압이 제2 인버터(In2)를 통과함에 따라, 소정 크기를 갖는 제2 출력 전압을 게이트를 통해 입력으로 인가받게 되므로, 온 상태로 전환될 수 있다.Also, as the second control voltage Nw 1 passes through the second inverter In 2 , the first NMOS (Nw 1 ) also receives a second output voltage having a predetermined magnitude as an input through the gate, so it is switched on can be

이렇게, 상기 제2 PMOS(Pw2)와 상기 제1 NMOS(Nw1)가 온 상태로 전환되고, 상기 제1 PMOS(Pw1)와 상기 제2 NMOS(Nw2)가 오프 상태로 전환되면, 상기 제2 PMOS(Pw2)의 소스 노드에 연결된 전원부(VDD)를 통한 구동 전압에 의해, 비휘발성 플립플롭(110)에는 도 4에 도시된 그림에서 검은색 실선으로 표시된 회로 라인에 따라 전류(I)가 흐르게 된다.In this way, when the second PMOS (Pw 2 ) and the first NMOS (Nw 1 ) are switched to an on state, and the first PMOS (Pw 1 ) and the second NMOS (Nw 2 ) are switched to an off state, Due to the driving voltage through the power supply unit V DD connected to the source node of the second PMOS (Pw 2 ), the nonvolatile flip-flop 110 has a current according to the circuit line indicated by the black solid line in the figure shown in FIG. 4 . (I) will flow.

그러면, 제2 MTJ(M2)에 대해서는 상단 전극에서 하단 전극 방향으로 전류가 흐르게 되고, 제1 MTJ(M1)에 대해서는 하단 전극에서 상단 전극 방향으로 전류가 흐르게 되기 때문에, 도 1에서 설명한 MTJ의 저항 변화 특성에 따라, 상기 제1 MTJ(M1)의 저항은 높은 저항으로 변화하고, 상기 제2 MTJ(M2)의 저항은 낮은 저항으로 변화하게 된다. 즉, 상기 제1 MTJ(M1)의 저항이 상기 제2 MTJ(M2)의 저항보다 큰 값으로 변화하게 되고, 이러한 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)의 저항 특성이 유지됨에 따라 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)에 '0'이라는 데이터가 기록 완료되게 된다.Then, for the second MTJ(M 2 ), a current flows from the top electrode to the bottom electrode, and for the first MTJ(M 1 ), since the current flows from the bottom electrode to the top electrode, the MTJ described in FIG. 1 . According to the resistance change characteristic of , the resistance of the first MTJ(M 1 ) is changed to a high resistance, and the resistance of the second MTJ(M 2 ) is changed to a low resistance. That is, the resistance of the first MTJ(M 1 ) changes to a value greater than the resistance of the second MTJ(M 2 ), and the resistance of the first MTJ(M 1 ) and the second MTJ(M 2 ) As the resistance characteristic is maintained, data '0' is written to the first MTJ(M 1 ) and the second MTJ(M 2 ).

이러한 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)의 저항 특성은 전원부(VDD)를 통한 구동 전압의 인가가 차단되더라도 계속 유지되기 때문에, 비휘발성 플립플롭(110)에 전원이 인가되지 않더라도 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)를 통한 데이터의 기록 상태는 그대로 보존될 수 있다.Since the resistance characteristics of the first MTJ(M 1 ) and the second MTJ(M 2 ) are continuously maintained even when the application of the driving voltage through the power supply unit V DD is blocked, the power supply to the nonvolatile flip-flop 110 is Even if this is not applied, the recording state of data through the first MTJ(M 1 ) and the second MTJ(M 2 ) may be preserved as it is.

이때, 스위치 제어부(112)는 도 4에 도시된 그림과 같이, '0'이라는 데이터를 기록하라고 하는 상기 데이터 기록 이벤트가 발생하는 경우, 제1 스위치(SE1)를 온시킴과 동시에 상기 제2 스위치(SE2)를 오프시켜서, 상기 제1 PMOS(Pw1)의 바디 노드의 전위와 소스 노드의 전위가 서로 동일해 지도록 제어할 수 있다.At this time, as shown in FIG. 4 , the switch control unit 112 turns on the first switch SE 1 and at the same time turns on the second switch SE 1 when the data recording event for recording data '0' occurs. By turning off the switch SE 2 , the potential of the body node and the potential of the source node of the first PMOS Pw 1 may be controlled to be equal to each other.

마지막으로, 도 5를 참조하여 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)를 통해서 기록되어 있는 데이터를 리드하라고 하는 데이터 리드 이벤트가 발생한 경우의 동작을 설명하기로 한다.Finally, an operation when a data read event for reading data recorded through the first MTJ(M 1 ) and the second MTJ(M 2 ) occurs will be described with reference to FIG. 5 .

비휘발성 플립플롭(110)이 탑재된 장비에서 소정의 데이터 입출력이 발생함에 따라, 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)를 통해서 기록되어 있는 데이터를 리드하라고 하는 상기 데이터 리드 이벤트가 발생하는 경우, 리드 제어부(120)는 상기 제1 크기를 갖는 상기 제1 제어 전압과 상기 제2 크기를 갖는 상기 제2 제어 전압을 출력할 수 있다.As a predetermined data input/output occurs in the device in which the nonvolatile flip-flop 110 is mounted, the data for reading the recorded data through the first MTJ(M 1 ) and the second MTJ(M 2 ) When a read event occurs, the read controller 120 may output the first control voltage having the first magnitude and the second control voltage having the second magnitude.

이렇게, 상기 제1 제어 전압과 상기 제2 제어 전압이 출력되면, 제1 PMOS(Pw1)는 상기 제1 제어 전압이 제1 인버터(In1)를 통과함에 따라, '0V'의 제1 출력 전압을 게이트를 통해 입력으로 인가받게 되고, 이로 인해, 제1 PMOS(Pw1)는 온 상태로 전환될 수 있다.In this way, when the first control voltage and the second control voltage are output, the first PMOS (Pw 1 ) has a first output of '0V' as the first control voltage passes through the first inverter In 1 . A voltage is applied as an input through the gate, and thus, the first PMOS (Pw 1 ) may be switched to an on state.

그리고, 제2 NMOS(Nw2)는 상기 제1 제어 전압을 게이트를 통해 입력으로 인가받게 되고, 이로 인해, 제2 NMOS(Nw2)도 온 상태로 전환될 수 있다.In addition, the second NMOS (Nw 2 ) receives the first control voltage as an input through the gate, and thus, the second NMOS ( Nw 2 ) may also be switched on.

반면에, 제2 PMOS(Pw2)는 상기 제2 제어 전압을 게이트를 통해 입력으로 인가받게 되므로, 오프 상태로 전환될 수 있다.On the other hand, since the second PMOS (Pw 2 ) receives the second control voltage as an input through the gate, it may be switched off.

그리고, 제1 NMOS(Nw1)도 상기 제2 제어 전압이 제2 인버터(In2)를 통과함에 따라, '0V'의 제2 출력 전압을 게이트를 통해 입력으로 인가받게 되므로, 오프 상태로 전환될 수 있다.Also, as the second control voltage Nw 1 passes through the second inverter In 2 , the first NMOS (Nw 1 ) also receives a second output voltage of '0V' as an input through the gate, so it is switched off can be

이렇게, 상기 제1 PMOS(Pw1)와 상기 제2 NMOS(Nw2)가 온 상태로 전환되고, 상기 제2 PMOS(Pw2)와 상기 제1 NMOS(Nw1)가 오프 상태로 전환되면, 상기 제1 PMOS(Pw1)의 소스 노드에 연결된 전원부(VDD)를 통한 구동 전압에 의해, 비휘발성 플립플롭(110)에는 도 5에 도시된 그림에서 검은색 실선으로 표시된 회로 라인에 따라 전류(I)가 흐르게 된다.In this way, when the first PMOS (Pw 1 ) and the second NMOS (Nw 2 ) are switched to an on state, and the second PMOS (Pw 2 ) and the first NMOS (Nw 1 ) are switched to an off state, Due to the driving voltage through the power supply unit V DD connected to the source node of the first PMOS (Pw 1 ), the nonvolatile flip-flop 110 has a current according to the circuit line indicated by the black solid line in the figure shown in FIG. 5 . (I) will flow.

이때, 센싱부(113)는 제3 공통 노드(116)에 대한 노드 전압의 크기를 센싱할 수 있다.In this case, the sensing unit 113 may sense the level of the node voltage with respect to the third common node 116 .

이때, 상기 노드 전압의 크기는 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)의 저항의 크기에 따른 전압 분배 원칙에 의해 결정될 수 있다. 예컨대, 상기 제1 MTJ(M1)의 저항이 상기 제2 MTJ(M2)의 저항보다 큰 값으로 설정되어 있는 경우, 상기 노드 전압의 크기는 작은 값으로 센싱될 수 있고, 상기 제1 MTJ(M1)의 저항이 상기 제2 MTJ(M2)의 저항보다 작은 값으로 설정되어 있는 경우, 상기 노드 전압의 크기는 큰 값으로 센싱될 수 있다.In this case, the magnitude of the node voltage may be determined by a voltage division principle according to the magnitude of the resistance of the first MTJ(M 1 ) and the second MTJ(M 2 ). For example, when the resistance of the first MTJ(M 1 ) is set to a value greater than the resistance of the second MTJ(M 2 ), the magnitude of the node voltage may be sensed as a small value, and the first MTJ When the resistance of (M 1 ) is set to a value smaller than the resistance of the second MTJ(M 2 ), the magnitude of the node voltage may be sensed as a large value.

따라서, 센싱부(113)는 상기 노드 전압의 크기를 확인함으로써, 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)의 저항이 어떠한 형태로 구성되어 있는지 확인할 수 있고, 이를 통해 결국, 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)에 어떠한 데이터가 기록되어 있는지를 리드할 수 있게 된다.Therefore, the sensing unit 113 may check the shape of the resistance of the first MTJ(M 1 ) and the second MTJ(M 2 ) by checking the magnitude of the node voltage, and through this, eventually , which data is recorded in the first MTJ(M 1 ) and the second MTJ(M 2 ) can be read.

관련해서, 센싱부(113)는 상기 노드 전압의 크기가 사전 설정된 제1 크기 범위와 제2 크기 범위 중 어느 크기 범위에 속하는지 확인함으로써, 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)를 통해서 기록되어 있는 데이터를 리드할 수 있다.In relation to this, the sensing unit 113 determines whether the magnitude of the node voltage belongs to which one of a preset first magnitude range and a second magnitude range, so that the first MTJ(M 1 ) and the second MTJ ( Recorded data can be read through M 2 ).

이때, 상기 제1 크기 범위를 구성하는 상한 값은 상기 제2 크기 범위를 구성하는 하한 값보다 작은 값으로 사전 설정되어 있을 수 있다.In this case, the upper limit value constituting the first size range may be preset to a value smaller than the lower limit value constituting the second size range.

예컨대, 상기 제1 크기 범위가 '0.05V~0.2V'로 설정되어 있고, 상기 제2 크기 범위가 '0.21V~0.4V'로 설정되어 있다고 하는 경우, 센싱부(113)는 상기 노드 전압의 크기가 제1 크기 범위와 제2 크기 범위 중 어느 크기 범위에 속하는지 확인함으로써, 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)를 통해서 기록되어 있는 데이터를 리드할 수 있다.For example, when it is assumed that the first magnitude range is set to '0.05V to 0.2V' and the second magnitude range is set to '0.21V to 0.4V', the sensing unit 113 may control the voltage of the node. Data recorded through the first MTJ(M 1 ) and the second MTJ(M 2 ) may be read by determining which size range the size belongs to between the first size range and the second size range.

만약, 상기 노드 전압의 크기가 상기 제1 크기 범위에 속하는 것으로 확인되는 경우, 상기 노드 전압의 크기가 작은 값을 갖는다는 의미로서, 상기 제1 MTJ(M1)의 저항이 상기 제2 MTJ(M2)의 저항보다 큰 값으로 설정되어 있다라고 볼 수 있으므로, 센싱부(111)는 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)를 통해서 기록되어 있는 데이터를 '0'으로 리드할 수 있다.If it is confirmed that the magnitude of the node voltage is within the first magnitude range, it means that the magnitude of the node voltage has a small value, and the resistance of the first MTJ(M 1 ) is the resistance of the second MTJ( Since it can be seen that it is set to a value greater than the resistance of M 2 ), the sensing unit 111 sets the data recorded through the first MTJ(M 1 ) and the second MTJ(M 2 ) to '0'. can lead to

반면에, 상기 노드 전압의 크기가 상기 제2 크기 범위에 속하는 것으로 확인되는 경우, 상기 노드 전압의 크기가 큰 값을 갖는다는 의미로서, 상기 제1 MTJ(M1)의 저항이 상기 제2 MTJ(M2)의 저항보다 작은 값으로 설정되어 있다라고 볼 수 있으므로, 센싱부(111)는 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)를 통해서 기록되어 있는 데이터를 '1'로 리드할 수 있다.On the other hand, when it is confirmed that the magnitude of the node voltage belongs to the second magnitude range, it means that the magnitude of the node voltage has a large value, and the resistance of the first MTJ(M 1 ) is the resistance of the second MTJ. Since it can be seen that the value is set to a value smaller than the resistance of (M 2 ), the sensing unit 111 converts the data recorded through the first MTJ(M 1 ) and the second MTJ(M 2 ) to ‘1’. ' can lead.

이때, 스위치 제어부(112)는 도 5에 도시된 그림과 같이, 상기 데이터 리드 이벤트가 발생하는 경우, 제1 스위치(SE1)를 오프시킴과 동시에 제2 스위치(SE2)를 온시킴으로써, 상기 제1 PMOS(Pw1)의 바디 노드의 전위가 소스 노드의 전위보다 낮은 값이 되도록 제어할 수 있다.At this time, as shown in FIG. 5 , when the data read event occurs, the switch control unit 112 turns off the first switch SE 1 and simultaneously turns on the second switch SE 2 , so that the The potential of the body node of the first PMOS (Pw 1 ) may be controlled to be lower than the potential of the source node.

본 발명에 따른 비휘발성 플립플롭(110)이 저전력의 사물인터넷 기기에서 활용되는 경우에는 전원부(VDD)를 통해 인가하는 구동 전압이 대략 '0.4V'정도로 낮은 값을 갖는 경우가 있을 수 있다. 이렇게, 구동 전압의 크기가 작은 경우에는 데이터 리드를 수행할 때, 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)의 저항 외에도 회로 상의 다른 저항에 의해 상기 제3 공통 노드(116)에 대한 노드 전압이 쉽게 변화할 수 있다는 점에서, 데이터 리드를 위한 센싱 정밀도가 떨어지는 문제가 발생할 수 있다.When the nonvolatile flip-flop 110 according to the present invention is used in a low-power IoT device, the driving voltage applied through the power supply unit V DD may have a low value of about '0.4V'. In this way, when the level of the driving voltage is small, when the data read is performed, the third common node 116 is formed by a resistance other than the resistance of the first MTJ(M 1 ) and the second MTJ(M 2 ) in the circuit. ), in that the node voltage can be easily changed, there may be a problem in that the sensing precision for data read is deteriorated.

특히, PMOS의 모빌리티 캐리어(mobility carriers)가 NMOS의 그것보다 작기 때문에, 비휘발성 플립플롭(110)에서 데이터 리드 동작이 수행될 때, 상기 노드 전압은 제2 NMOS(Nw2)의 저항보다 상기 제1 PMOS(Pw1)의 저항에 많은 영향을 받을 수 있다.In particular, since the mobility carriers of the PMOS are smaller than that of the NMOS, when the data read operation is performed in the nonvolatile flip-flop 110 , the node voltage is higher than the resistance of the second NMOS (Nw 2 ). 1 The resistance of the PMOS (Pw 1 ) may be greatly affected.

이러한 PMOS의 저항을 줄이기 위해서는 PMOS의 문턱 전압을 낮추는 방법을 고려할 수 있는데, PMOS의 문턱 전압을 낮추는 방법으로는 PMOS의 바디 노드의 전위가 소스 노드의 전위보다 낮은 값이 되도록 하는 방법을 고려할 수 있다.In order to reduce the resistance of the PMOS, a method of lowering the threshold voltage of the PMOS may be considered. As a method of lowering the threshold voltage of the PMOS, a method in which the potential of the body node of the PMOS becomes lower than the potential of the source node may be considered. .

따라서, 스위치 제어부(112)는 상기 데이터 리드 이벤트가 발생하는 경우, 도 5에 도시된 그림과 같이, 제1 스위치(SE1)를 오프시킴과 동시에 제2 스위치(SE2)를 온시킴으로써, 상기 제1 PMOS(Pw1)의 바디 노드의 전위가 소스 노드의 전위보다 낮은 값이 되도록 제어하여, 상기 제1 PMOS(Pw1)의 문턱 전압을 낮출 수 있고, 결국, 상기 제1 PMOS(Pw1)의 저항이 낮은 값이 되도록 함으로써, 상기 노드 전압의 크기에 상기 제1 PMOS(Pw1)의 저항이 미치는 영향력을 낮출 수 있다.Accordingly, when the data read event occurs, the switch control unit 112 turns off the first switch SE 1 and simultaneously turns on the second switch SE 2 as shown in FIG. 5 , so that the By controlling the potential of the body node of the first PMOS (Pw 1 ) to be lower than the potential of the source node, the threshold voltage of the first PMOS (Pw 1 ) can be lowered, and consequently, the first PMOS (Pw 1 ) ) to a low value, the influence of the resistance of the first PMOS (Pw 1 ) on the magnitude of the node voltage can be reduced.

이때, 스위치 제어부(112)는 비휘발성 플립플롭(110)에서 데이터 기록 이벤트가 발생하는 경우에는 상기 제1 PMOS(Pw1)의 문턱 전압을 낮은 값으로 변화시킬 필요가 없기 때문에, 전술한 도 3과 도 4에서의 동작과 같이, 제1 스위치(SE1)를 온시킴과 동시에 상기 제2 스위치(SE2)를 오프시켜서, 상기 제1 PMOS(Pw1)의 바디 노드의 전위와 소스 노드의 전위가 서로 동일해 지도록 바디 바이어싱(Body biasing)을 수행할 수 있다.In this case, since the switch controller 112 does not need to change the threshold voltage of the first PMOS Pw 1 to a low value when a data write event occurs in the nonvolatile flip-flop 110 , it is not necessary to change the threshold voltage of the first PMOS Pw 1 to a low value. 4 , by turning on the first switch SE 1 and simultaneously turning off the second switch SE 2 , the potential of the body node of the first PMOS Pw 1 and the source node Body biasing may be performed so that potentials become equal to each other.

이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.As described above, in the present invention, specific matters such as specific components, etc., and limited embodiments and drawings have been described, but these are only provided to help a more general understanding of the present invention, and the present invention is not limited to the above embodiments. , various modifications and variations are possible from these descriptions by those of ordinary skill in the art to which the present invention pertains.

따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.Therefore, the spirit of the present invention should not be limited to the described embodiments, and not only the claims described below, but also all those with equivalent or equivalent modifications to the claims will be said to belong to the scope of the spirit of the present invention. .

Claims (5)

비휘발성 플립플롭(110)에 있어서,
기록(write) 대상이 되는 데이터의 종류에 따라, 스위칭 제어를 위한 제1 제어 전압과 제2 제어 전압을 출력하는 제어부(111);
게이트에 제1 인버터(In1)의 출력단이 연결됨에 따라, 상기 제1 제어 전압이 상기 제1 인버터(In1)를 통과하여 출력되는 제1 출력 전압을, 게이트를 통해 입력으로 인가받는 제1 PMOS(Pw1);
게이트에 제2 인버터(In2)의 출력단이 연결됨에 따라, 상기 제2 제어 전압이 상기 제2 인버터(In2)를 통과하여 출력되는 제2 출력 전압을, 게이트를 통해 입력으로 인가받는 제1 NMOS(Nw1) - 상기 제1 NMOS(Nw1)의 드레인 노드는 상기 제1 PMOS(Pw1)의 드레인 노드에 연결되고, 상기 제1 NMOS(Nw1)의 소스 노드는 그라운드에 연결됨 - ;
상기 제2 제어 전압을 게이트를 통해 입력으로 인가받는 제2 PMOS(Pw2);
상기 제1 제어 전압을 게이트를 통해 입력으로 인가받는 제2 NMOS(Nw2) - 상기 제2 NMOS(Nw2)의 드레인 노드는 상기 제2 PMOS(Pw2)의 드레인 노드에 연결되고, 상기 제2 NMOS(Nw2)의 소스 노드는 그라운드에 연결됨 - ;
상기 제1 PMOS(Pw1)의 드레인 노드와 상기 제1 NMOS(Nw1)의 드레인 노드가 서로 연결되어 있는 제1 공통 노드(114)에, 상단 전극(top electrode)이 연결된 제1 MTJ(M1);
상기 제2 PMOS(Pw2)의 드레인 노드와 상기 제2 NMOS(Nw2)의 드레인 노드가 서로 연결되어 있는 제2 공통 노드(115)에, 상단 전극이 연결된 제2 MTJ(M2) - 상기 제2 MTJ(M2)의 하단 전극(bottom electrode)은 상기 제1 MTJ(M1)의 하단 전극에 연결됨 - ;
상기 제1 MTJ(M1)의 하단 전극과 상기 제2 MTJ(M2)의 하단 전극이 서로 연결되어 있는 제3 공통 노드(116)에 연결되어, 상기 제3 공통 노드(116)에서의 노드 전압의 크기를 센싱함으로써, 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)를 통해서 기록되어 있는 데이터를 리드(read)하는 센싱부(113); 및
상기 제1 PMOS(Pw1)와 상기 제2 PMOS(Pw2)의 소스 노드에 연결되어, 상기 제1 PMOS(Pw1)와 상기 제2 PMOS(Pw2)에 구동 전압을 공급하는 전원부(VDD)
를 포함하고,
상기 제1 PMOS(Pw1)는
바디(body) 노드와 소스 노드가 제1 스위치(SE1)를 매개로 하여 서로 연결되고, 바디 노드와 상기 제2 공통 노드(115)가 제2 스위치(SE2)를 매개로 하여 서로 연결되는 것을 특징으로 하는 비휘발성 플립플롭.In the non-volatile flip-flop (110),
a control unit 111 for outputting a first control voltage and a second control voltage for switching control according to a type of data to be written;
As the output terminal of the first inverter In 1 is connected to the gate, the first control voltage passes through the first inverter In 1 and receives the first output voltage output through the gate as an input. PMOS(Pw 1 );
As the output terminal of the second inverter (In 2 ) is connected to the gate, the second control voltage passes through the second inverter (In 2 ) and receives the second output voltage output through the gate as an input NMOS(Nw 1 ), wherein the drain node of the first NMOS (Nw 1 ) is connected to the drain node of the first PMOS (Pw 1 ), and the source node of the first NMOS (Nw 1 ) is connected to ground;
a second PMOS (Pw 2 ) receiving the second control voltage as an input through a gate;
A second NMOS (Nw 2 ) receiving the first control voltage as an input through a gate - a drain node of the second NMOS (Nw 2 ) is connected to a drain node of the second PMOS (Pw 2 ), 2 Source node of NMOS(Nw 2 ) is connected to ground - ;
A first MTJ (M) having a top electrode connected to a first common node 114 in which the drain node of the first PMOS (Pw 1 ) and the drain node of the first NMOS (Nw 1 ) are connected to each other 1 );
A second MTJ(M 2 ) having an upper electrode connected to a second common node 115 in which the drain node of the second PMOS (Pw 2 ) and the drain node of the second NMOS (Nw 2 ) are connected to each other - the the bottom electrode of the second MTJ(M 2 ) is connected to the bottom electrode of the first MTJ(M 1 );
The lower electrode of the first MTJ(M 1 ) and the lower electrode of the second MTJ(M 2 ) are connected to a third common node 116 connected to each other, and the node at the third common node 116 . a sensing unit 113 that reads data recorded through the first MTJ(M 1 ) and the second MTJ(M 2 ) by sensing the magnitude of the voltage; and
A power supply unit (V) connected to the source nodes of the first PMOS (Pw 1 ) and the second PMOS (Pw 2 ) to supply a driving voltage to the first PMOS (Pw 1 ) and the second PMOS (Pw 2 ) DD )
including,
The first PMOS (Pw 1 ) is
A body node and a source node are connected to each other via a first switch SE 1 , and a body node and the second common node 115 are connected to each other via a second switch SE 2 . Non-volatile flip-flops, characterized in that. 제1항에 있어서,
상기 비휘발성 플립플롭(110)에 데이터를 기록할 것을 지시하는 데이터 기록 이벤트가 발생하는 경우, 상기 제1 스위치(SE1)를 온(ON)시킴과 동시에 상기 제2 스위치(SE2)를 오프(OFF)시키고, 상기 비휘발성 플립플롭(110)에서 데이터를 리드할 것을 지시하는 데이터 리드 이벤트가 발생하는 경우, 상기 제1 스위치(SE1)를 오프시킴과 동시에 상기 제2 스위치(SE2)를 온시키는 스위치 제어부(112)
를 더 포함하는 비휘발성 플립플롭.According to claim 1,
When a data write event instructing to write data to the nonvolatile flip-flop 110 occurs, the first switch SE 1 is turned on and the second switch SE 2 is turned off at the same time. (OFF) and when a data read event instructing to read data from the nonvolatile flip-flop 110 occurs, the first switch SE 1 is turned off and the second switch SE 2 is simultaneously turned off Switch control unit 112 to turn on
A non-volatile flip-flop further comprising a. 제2항에 있어서,
상기 제어부(111)는
상기 데이터 기록 이벤트가 발생하는 경우, 기록 대상이 되는 데이터의 종류를 확인하는 확인부(117);
기록 대상이 되는 데이터가 '1'로 확인되는 경우, 사전 설정된 제1 크기의 상기 제1 제어 전압과 사전 설정된 제2 크기의 상기 제2 제어 전압을 출력하여, 상기 제1 PMOS(Pw1)와 상기 제2 NMOS(Nw2)를 온 상태로 전환시킴과 동시에, 상기 제2 PMOS(Pw2)와 상기 제1 NMOS(Nw1)를 오프 상태로 전환시킴으로써, 상기 제1 MTJ(M1)의 저항이 상기 제2 MTJ(M2)의 저항보다 작은 값이 되도록 제어하는 제1 제어부(118); 및
기록 대상이 되는 데이터가 '0'으로 확인되는 경우, '0V'의 크기를 갖는 상기 제1 제어 전압과 상기 제2 제어 전압을 출력하여, 상기 제2 PMOS(Pw2)와 상기 제1 NMOS(Nw1)를 온 상태로 전환시킴과 동시에, 상기 제1 PMOS(Pw1)와 상기 제2 NMOS(Nw2)를 오프 상태로 전환시킴으로써, 상기 제1 MTJ(M1)의 저항이 상기 제2 MTJ(M2)의 저항보다 큰 값이 되도록 제어하는 제2 제어부(119)
를 포함하는 비휘발성 플립플롭.3. The method of claim 2,
The control unit 111 is
a confirmation unit 117 for confirming the type of data to be recorded when the data recording event occurs;
When it is confirmed that the data to be written is '1', the first control voltage having a first preset magnitude and the second control voltage having a preset second magnitude are outputted, and the first PMOS (Pw 1 ) and By switching the second NMOS (Nw 2 ) to an on state and simultaneously turning the second PMOS (Pw 2 ) and the first NMOS (Nw 1 ) to an off state, the first MTJ (M 1 ) a first control unit 118 for controlling the resistance to be smaller than the resistance of the second MTJ(M 2 ); and
When it is confirmed that the data to be written is '0', the first control voltage and the second control voltage having a magnitude of '0V' are output, and the second PMOS (Pw 2 ) and the first NMOS ( Nw 1 ) is turned on and at the same time, the first PMOS (Pw 1 ) and the second NMOS (Nw 2 ) are turned off, so that the resistance of the first MTJ (M 1 ) increases with the second MTJ (M 2 ) The second control unit 119 to control to be a value greater than the resistance of
A non-volatile flip-flop comprising a. 제3항에 있어서,
상기 제어부(111)는
상기 데이터 리드 이벤트가 발생하는 경우, 상기 제1 크기의 상기 제1 제어 전압과 상기 제2 크기의 상기 제2 제어 전압을 출력하여, 상기 제1 PMOS(Pw1)와 상기 제2 NMOS(Nw2)를 온 상태로 전환시킴과 동시에, 상기 제2 PMOS(Pw2)와 상기 제1 NMOS(Nw1)를 오프 상태로 전환시키는 리드 제어부(120)
를 더 포함하고,
상기 센싱부(113)는
상기 제1 PMOS(Pw1)와 상기 제2 NMOS(Nw2)가 온 상태로 전환되고, 상기 제2 PMOS(Pw2)와 상기 제1 NMOS(Nw1)가 오프 상태로 전환된 상태에서의 상기 제3 공통 노드(116)에 대한 상기 노드 전압의 크기를 센싱하여, 상기 노드 전압의 크기가 사전 설정된 제1 크기 범위와 제2 크기 범위 중 어느 크기 범위에 속하는지 확인함으로써, 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)를 통해서 기록되어 있는 데이터를 리드하는 것을 특징으로 하는 비휘발성 플립플롭.4. The method of claim 3,
The control unit 111 is
When the data read event occurs, the first PMOS (Pw 1 ) and the second NMOS (Nw 2 ) by outputting the first control voltage of the first magnitude and the second control voltage of the second magnitude ) to the on state, and at the same time, the read control unit 120 for turning the second PMOS (Pw 2 ) and the first NMOS (Nw 1 ) into an off state
further comprising,
The sensing unit 113 is
In a state in which the first PMOS (Pw 1 ) and the second NMOS (Nw 2 ) are switched to an on state, and the second PMOS (Pw 2 ) and the first NMOS (Nw 1 ) are switched to an off state By sensing the magnitude of the node voltage with respect to the third common node 116 and confirming which magnitude range the node voltage belongs to among a preset first magnitude range and a second magnitude range, the first MTJ (M 1 ) and the second MTJ (M 2 ) to read the recorded data through the non-volatile flip-flop. 제4항에 있어서,
상기 제1 크기 범위를 구성하는 상한 값은 상기 제2 크기 범위를 구성하는 하한 값보다 작은 값으로 사전 설정되어 있고,
상기 센싱부(113)는
상기 노드 전압의 크기가 상기 제1 크기 범위에 속하는 것으로 확인되면, 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)를 통해서 기록되어 있는 데이터를 '0'으로 리드하고, 상기 노드 전압의 크기가 상기 제2 크기 범위에 속하는 것으로 확인되면, 상기 제1 MTJ(M1)와 상기 제2 MTJ(M2)를 통해서 기록되어 있는 데이터를 '1'로 리드하는 것을 특징으로 하는 비휘발성 플립플롭.5. The method of claim 4,
The upper limit value constituting the first size range is preset to a value smaller than the lower limit value constituting the second size range,
The sensing unit 113 is
When it is confirmed that the level of the node voltage falls within the first level range, data recorded through the first MTJ(M 1 ) and the second MTJ(M 2 ) is read as '0', and the node When it is confirmed that the magnitude of the voltage falls within the second magnitude range, data recorded through the first MTJ(M 1 ) and the second MTJ(M 2 ) is read as '1'. Volatile flip-flops.
KR1020210077190A 2021-06-15 2021-06-15 Low-power based non-volatile flip-flop using magnetic tunnel junction KR102464441B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210077190A KR102464441B1 (en) 2021-06-15 2021-06-15 Low-power based non-volatile flip-flop using magnetic tunnel junction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210077190A KR102464441B1 (en) 2021-06-15 2021-06-15 Low-power based non-volatile flip-flop using magnetic tunnel junction

Publications (1)

Publication Number Publication Date
KR102464441B1 true KR102464441B1 (en) 2022-11-04

Family

ID=84101603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210077190A KR102464441B1 (en) 2021-06-15 2021-06-15 Low-power based non-volatile flip-flop using magnetic tunnel junction

Country Status (1)

Country Link
KR (1) KR102464441B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102220044B1 (en) * 2019-12-03 2021-02-24 인천대학교 산학협력단 Method of operating a non-volatile flip-flop in the data restore mode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102220044B1 (en) * 2019-12-03 2021-02-24 인천대학교 산학협력단 Method of operating a non-volatile flip-flop in the data restore mode

Similar Documents

Publication Publication Date Title
KR950003346B1 (en) Nonvolatile semiconductor memory device
US10305474B2 (en) High voltage output driver with low voltage devices
US20050024124A1 (en) Voltage supply with low power and leakage current
KR100247575B1 (en) Semiconductor memory device
KR19990084474A (en) Cell structure of low power static RAM
JP2005259330A (en) Bias voltage application circuit and semiconductor storage device
KR910000389B1 (en) Non-volatile semiconductor memory device
JP3318929B2 (en) Nonvolatile semiconductor device
KR100266901B1 (en) Internal power supply voltage generating circuit and semiconductor memory device using it
KR102464441B1 (en) Low-power based non-volatile flip-flop using magnetic tunnel junction
JP4763689B2 (en) Semiconductor device and reference voltage generation method
JP3972414B2 (en) Data judgment circuit and data judgment method
US9479171B2 (en) Methods, circuits, devices and systems for integrated circuit voltage level shifting
US8817544B2 (en) Readout circuit for non-volatile memory device
US11120862B2 (en) Non-volatile memory read method for improving read margin
US7835185B2 (en) Nonvolatile semiconductor memory device
WO2018123188A1 (en) Temperature characteristic adjustment circuit
CN112562765B (en) Voltage regulating device and memory using same
KR100833416B1 (en) Power up reset circuit
JP4932446B2 (en) Memory circuit and memory circuit operation control method
US20050104571A1 (en) Power-up signal generating circuit
KR20140074846A (en) Non-volatile memory circuit
JPH11306777A (en) Sense amplifier
JPH11185490A (en) Sense amplifier circuit
US6064598A (en) Switching circuit

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant