KR102463922B1 - Method for forming fine patterns - Google Patents

Method for forming fine patterns Download PDF

Info

Publication number
KR102463922B1
KR102463922B1 KR1020160033473A KR20160033473A KR102463922B1 KR 102463922 B1 KR102463922 B1 KR 102463922B1 KR 1020160033473 A KR1020160033473 A KR 1020160033473A KR 20160033473 A KR20160033473 A KR 20160033473A KR 102463922 B1 KR102463922 B1 KR 102463922B1
Authority
KR
South Korea
Prior art keywords
layer
forming
polymer chains
spacer layer
abandoned
Prior art date
Application number
KR1020160033473A
Other languages
Korean (ko)
Other versions
KR20170109732A (en
Inventor
허중군
김홍익
반근도
복철규
김영식
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160033473A priority Critical patent/KR102463922B1/en
Priority to US15/236,680 priority patent/US9911605B2/en
Priority to CN201610829332.XA priority patent/CN107221492B/en
Publication of KR20170109732A publication Critical patent/KR20170109732A/en
Application granted granted Critical
Publication of KR102463922B1 publication Critical patent/KR102463922B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338Process specially adapted to improve the resolution of the mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31058After-treatment of organic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment

Abstract

필라(pillar)들의 측벽들을 덮는 스페이서(spacer)층의 일부 부분들이 서로 맞닿아 측방향으로 오목한 골(cleavage) 형상들을 가지는 제1사이 공간(interstitial space)들을 필라들 사이의 중앙 부분에 제공하는 스페이서(spacer)층을 형성하고, 스페이서층 상에 제1사이 공간의 골 형상 부분을 메워 제1사이 공간 내에 제2사이 공간을 제공하는 폴리머(polymer) 물질의 힐링(healing)층을 형성하는 미세 패턴 형성 방법을 제시한다. A spacer providing first interstitial spaces having laterally concave cleavage shapes in a central portion between the pillars as some portions of a spacer layer covering sidewalls of the pillars abut against each other A fine pattern for forming a (spacer) layer and forming a healing layer of a polymer material that provides a second interspace in the first interspace by filling the trough-shaped portion of the first interspace on the spacer layer Suggest a method of formation.

Description

미세 패턴 형성 방법{Method for forming fine patterns}Method for forming fine patterns

본 출원은 반도체 기술에 관한 것으로서, 보다 상세하게는 미세한 크기의 패턴들을 균일한 형상으로 형성하는 방법에 관한 것이다. The present application relates to semiconductor technology, and more particularly, to a method of forming fine-sized patterns in a uniform shape.

반도체 산업이 급속히 성장되며, 보다 높은 소자 밀도를 갖는 집적 회로를 구현하고자 노력하고 있다. 평면적으로 단위 셀(cell)이 차지는 면적을 감소시켜, 보다 많은 수의 소자들을 제한된 면적 내에 집적시키기 위해서, 수 ㎚ 내지 수십 ㎚의 수준의 나노 스케일(nanoscale)의 선폭(CD: Critical Dimension) 또는 피치(pitch)을 가지는 미세 패턴들의 구조를 구현하기 위해 다양한 기술들이 시도되고 있다. The semiconductor industry is rapidly growing, and efforts are being made to implement integrated circuits with higher device densities. In order to planarly reduce the area occupied by a unit cell and integrate a larger number of devices within a limited area, a nanoscale line width (CD: Critical Dimension) of several nm to several tens of nm or Various techniques have been tried to implement a structure of fine patterns having a pitch.

반도체 소자의 미세 패턴을 포토리소그래피(photo lithography) 기술에만 의존하여 형성할 경우, 리소그래피 장비에 사용되는 노광 광원의 파장 및 광학 시스템(system)은 제공할 수 있는 이미지(image) 분해능의 제약 및 이미지 해상도의 제약에 의해, 미세 패턴을 형성하는 데 제약이 발생하고 있다. 이러한 노광 해상도의 한계 및 이미지 분해능 제약을 극복하기 위해서, 예컨대 스페이서 패터닝 기술(SPT: Spacer Patterning Technology)나 더블 패터닝 기술(DPT: Double Patterning Technology)들이 시도되고 있다. When a micropattern of a semiconductor device is formed by relying solely on photolithography technology, the wavelength and optical system of the exposure light source used in the lithography equipment are limited by the image resolution that can be provided and the image resolution Due to the restrictions of , there are restrictions in forming fine patterns. In order to overcome this limitation of exposure resolution and image resolution limitation, for example, a spacer patterning technology (SPT) or a double patterning technology (DPT) has been tried.

본 출원은 포토리스그래피 과정으로 1차 패턴들을 형성하고, 1차 패턴들 사이에 2차 패턴을 생성시켜 패턴들을 증식(multiplication)시키는 미세 패턴 형성 방법을 제시하고자 한다. The present application intends to present a method of forming a fine pattern in which primary patterns are formed through a photolithography process, and a secondary pattern is generated between the primary patterns to multiply the patterns.

본 출원의 일 관점은, 하부층 상에 필라(pillar)들을 형성하는 단계; 상기 필라들의 측벽들을 덮는 스페이서(spacer)층의 일부 부분들이 서로 맞닿아 측방향으로 오목한 골(cleavage) 형상들을 가지는 제1사이 공간(interstitial space)들을 상기 필라들 사이의 중앙 부분에 제공하는 스페이서(spacer)층을 형성하는 단계; 및 상기 스페이서층 상에 상기 제1사이 공간의 상기 골 형상 부분을 메워 상기 제1사이 공간 내에 제2사이 공간을 제공하는 폴리머(polymer) 물질의 힐링(healing)층을 형성하는 단계;를 포함하는 미세 패턴 형성 방법을 제시한다. One aspect of the present application provides a method comprising: forming pillars on a lower layer; Partial portions of a spacer layer covering sidewalls of the pillars abut against each other to provide first interstitial spaces having laterally concave cleavage shapes in a central portion between the pillars ( spacer) forming a layer; and forming a healing layer of a polymer material on the spacer layer to provide a second interspace in the first interspace by filling the trough-shaped portion of the first interspace. A method of forming a fine pattern is presented.

본 출원의 다른 일 관점은, 하부층 상에 필라(pillar)들을 형성하는 단계; 상기 필라들의 측벽들을 덮고 제1사이 공간(interstitial space)들을 상기 필라들 사이의 중앙 부분에 제공하는 스페이서(spacer)층을 형성하는 단계; 및 상기 스페이서층의 측벽 표면 상에 상기 측벽 표면의 프로파일(profile)을 완만하게 완화(smoothing)하는 폴리머(polymer) 물질의 힐링(healing)층을 형성하는 단계;를 포함하는 미세 패턴 형성 방법을 제시한다. Another aspect of the present application includes the steps of forming pillars (pillars) on the lower layer; forming a spacer layer covering sidewalls of the pillars and providing first interstitial spaces in a central portion between the pillars; and forming a healing layer of a polymer material for gently smoothing the profile of the sidewall surface on the sidewall surface of the spacer layer; do.

본 출원의 일 관점은, 하부층 상에 측벽에 오목한 골(cleavage) 형상들을 가지고 상호 간의 사이에 제1사이 공간들을 가지는 패턴 구조물들을 형성하는 단계; 및 상기 패턴 구조물들의 측벽들 상에 상기 골 형상들을 메워 상기 제1사이 공간 내에 제2사이 공간을 제공하는 폴리머(polymer) 물질의 힐링(healing)층을 형성하는 단계;를 포함하는 미세 패턴 형성 방법을 제시한다. One aspect of the present application provides the steps of: forming pattern structures having first interspaces therebetween having concave cleavage shapes on the sidewalls on the lower layer; and forming a healing layer of a polymer material on the sidewalls of the pattern structures to provide a second interspace in the first interspace by filling the valley shapes. present

본 출원의 실시예들에 따르면, 본 출원은 포토리스그래피 과정으로 1차 패턴들을 형성하고, 1차 패턴의 측벽 상에 폴리머(polymer) 힐링층(healing layer)을 형성하여, 1차 패턴들의 배열 사이에 생성되는 2차 패턴의 형상이 1차 패턴의 형상에 부합되도록 할 수 있는 미세 패턴 형성 방법을 제시할 수 있다. According to embodiments of the present application, in the present application, primary patterns are formed by a photolithography process, and a polymer healing layer is formed on a sidewall of the primary pattern, and the primary patterns are arranged A method of forming a fine pattern can be proposed so that the shape of the secondary pattern generated therebetween matches the shape of the primary pattern.

도 1 내지 도 16은 일 예에 따른 패턴 형성 방법을 보여주는 도면들이다.
도 17은 일 예에 따른 힐링(healing)층을 형성하는 폴리머 체인(polymer chain)을 보여주는 도면이다.
도 18은 일 예에 따른 스페이서층(spacer layer)의 표면 반응기를 보여주는 도면이다.
도 19는 일 예에 따른 폴리머 체인(polymer chain)의 그라프팅(grafting)을 보여주는 도면이다.
도 20은 일 예에 따른 그라프팅층을 형성하는 과정을 보여주는 도면이다.
도 21은 일 예에 따른 힐링층(healing layer)을 형성하는 과정을 보여주는 도면이다.
도 22는 일 예에 따른 폴리머 체인들의 인탱글먼트 움직임(entanglement movement)을 보여주는 도면이다.
도 23은 일 예에 따른 인탱글되지 않은 폴리머 체인들을 제거하는 과정을 보여주는 도면이다.
1 to 16 are views illustrating a pattern forming method according to an example.
17 is a view showing a polymer chain forming a healing layer according to an example.
18 is a view showing a surface reactive group of a spacer layer according to an example.
19 is a view showing grafting of a polymer chain according to an example.
20 is a view showing a process of forming a grafting layer according to an example.
21 is a diagram illustrating a process of forming a healing layer according to an example.
22 is a diagram illustrating an entanglement movement of polymer chains according to an example.
23 is a diagram illustrating a process of removing non-entangled polymer chains according to an example.

본 출원의 예의 기재에서 사용하는 용어들은 제시된 실시예에서의 기능을 고려하여 선택된 용어들로서, 그 용어의 의미는 기술 분야에서의 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 사용된 용어의 의미는 본 명세서에 구체적으로 정의된 경우 정의된 정의에 따르며, 구체적인 정의가 없는 경우 당업자들이 일반적으로 인식하는 의미로 해석될 수 있다. 본 출원의 예의 기재에서 "제1" 및 "제2", "상부(top)"및 "하부(bottom or lower)"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니고, 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 구성 요소들 간의 관계를 설명하는 다른 표현들에서도 마찬가지의 해석이 적용될 수 있다. The terms used in the description of the examples of the present application are terms selected in consideration of functions in the presented embodiment, and the meaning of the terms may vary depending on the intention or custom of a user or operator in the technical field. The meanings of the terms used when specifically defined in this specification follow the defined definitions, and in the absence of a specific definition, they may be interpreted as meanings commonly recognized by those skilled in the art. In the description of the examples of the present application, descriptions such as "first" and "second", "top" and "bottom or lower" are for distinguishing members, limiting the members themselves or specifying a specific order It is not used to mean, but refers to a relative positional relationship and does not limit a specific case in which another member is introduced in direct contact with the member or at an interface therebetween. The same interpretation can be applied to other expressions describing the relationship between components.

본 출원의 실시예들은 DRAM 소자나, PcRAM 소자나 ReRAM 소자와 같은 집적 회로들을 구현하는 데 적용될 수 있다. 또한, 본 출원의 실시예들은 SRAM, FLASH, MRAM 또는 FeRAM과 같은 메모리 소자나, 논리 집적회로가 집적된 로직(logic) 소자에도 적용될 수 있다.Embodiments of the present application may be applied to implementing integrated circuits such as a DRAM device, a PcRAM device, or a ReRAM device. Also, the embodiments of the present application may be applied to a memory device such as SRAM, FLASH, MRAM, or FeRAM, or a logic device in which a logic integrated circuit is integrated.

명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다. 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다. Like reference numerals may refer to like elements throughout. The same or similar reference signs may be described with reference to other drawings, even if not mentioned or described in the drawings. In addition, although reference numerals are not indicated, descriptions may be made with reference to other drawings.

도 1 및 도 2는 필라(pillar: 200)들의 배열들 형성하는 단계를 보여주고, 도 2는 도 1의 평면도의 A-A'절단선을 따르는 단면을 보여준다. 1 and 2 show a step of forming an arrangement of pillars 200, and FIG. 2 shows a cross-section taken along line A-A' of the plan view of FIG. 1 .

도 1 및 도 2에 보이듯이, 하부층(130) 상에 필라(pillar: 200)들의 배열을 형성한다. 필라(200)는 측벽에 스페이서(spacer)가 부착될 파티션 패턴(partition) 패턴으로 형성될 수 있다. 파티션 패턴은 포토리스그래피(photolithography) 과정으로 형성되는 패턴일 수 있다. 파티션 패턴은 필라(200) 형상의 패턴으로 형성될 수 있지만, 경우에 따라 스페이스 및 라인(space and line)이 반복되는 형상을 제공하는 길게 연장되는 라인 패턴(line pattern)으로 파티션 패턴이 형성될 수도 있다. 또는, 파티션 패턴은 홀(hole) 또는 다수의 홀들을 제공하는 패턴으로 형성될 수도 있다. 반도체 소자의 소자분리 구조(isolation)이나 디램(DRAM) 소자에서의 비트라인콘택(BLC: Bit Line Contact), 또는 상변화 메모리 소자(PCM: Phase Change Memory)와 같은 가변저항성 메모리 소자(resistance change memory)의 전극들을 형성할 때, 밀집되고 균일하게 반복 배열되는 홀(hole) 패턴들을 배열이 요구될 수 있는 데, 필라 패턴들은 이러한 홀들의 배열을 이루는 일부 홀들을 형성하기 위한 예비 패턴들인 1차 패턴들로 형성될 수 있다. 1 and 2 , an arrangement of pillars 200 is formed on the lower layer 130 . The pillar 200 may be formed in a partition pattern to which a spacer is to be attached to the sidewall. The partition pattern may be a pattern formed through a photolithography process. The partition pattern may be formed in the shape of the pillar 200, but in some cases, the partition pattern may be formed as a line pattern extending long enough to provide a shape in which spaces and lines are repeated. have. Alternatively, the partition pattern may be formed in a pattern providing a hole or a plurality of holes. A device isolation structure of a semiconductor device, a bit line contact (BLC) in a DRAM device, or a resistance change memory device such as a phase change memory (PCM) device ), it may be required to arrange closely and uniformly repeating hole patterns, and the pillar patterns are primary patterns that are preliminary patterns for forming some holes constituting the arrangement of these holes. can be formed with

필라(200)들은 평면 상에서 볼 때, 원형 형상을 가지도록 형성될 수 있다. 경우에 따라 필라(200)들은 일측 방향으로 신장(laterally elongated)된 타원형을 가지도록 변형될 수도 있다. 도 1에 보이듯이, 최근하여 이웃하는 필라(200)들은 평면 상에서 볼 때 사각형을 이루며 배치될 수 있다. 경우에 따라, 최근하여 이웃하는 필라(200)들은 육각형을 이루며 배치될 수 있다. 또는, 최근하여 이웃하는 필라(200)들은 삼각형을 이루며 배치될 수 있다. 필라(200)가 하부층(130)로부터 실질적으로 수직하게 연장된 형상을 가질 수 있다. The pillars 200 may be formed to have a circular shape when viewed in a plan view. In some cases, the pillars 200 may be deformed to have an elliptical shape that is laterally elongated in one direction. As shown in FIG. 1 , recently neighboring pillars 200 may be arranged to form a quadrangle when viewed in a plan view. In some cases, the recently neighboring pillars 200 may be arranged in a hexagonal shape. Alternatively, the recently neighboring pillars 200 may be arranged to form a triangle. The pillar 200 may have a shape extending substantially vertically from the lower layer 130 .

하부층(130)은 기판(110) 상에 형성된 층으로, 필라(200)와는 서로 다른 물질의 층으로 이루어질 수 있다. 필라(200)가 제1물질을 포함하여 형성될 때, 하부층(130)은 제1물질과는 다른 제2물질을 포함하는 층으로 형성될 수 있다. 하부층(130)과 기판(110) 사이에는 최종적으로 패터닝하고 하는 대상층인 패터닝 대상층(patterning target layer: 120)이 형성될 수 있다. 기판(110)은 집적회로가 집적될 반도체층을 포함할 수 있다. 기판(110)은 실리콘 기판이나 웨이퍼(wafer)일 수 있다. The lower layer 130 is a layer formed on the substrate 110 and may be made of a layer of a material different from that of the pillar 200 . When the pillar 200 is formed to include the first material, the lower layer 130 may be formed to include a second material different from the first material. A patterning target layer 120 , which is a target layer to be finally patterned, may be formed between the lower layer 130 and the substrate 110 . The substrate 110 may include a semiconductor layer on which an integrated circuit is to be integrated. The substrate 110 may be a silicon substrate or a wafer.

하부층(130)은 반도체 제조 기술에서 하드 마스크(hard mask)나 식각 마스크(etch mask)로 패터닝될 층일 수 있다. 패터닝 대상층(120)은 층간절연층(ILD: InterLayered Dielectric layer)나 또는 금속간절연층(IMD: InterMetal Dielectric layer)일 수 있다. 패터닝 대상층(120)은 배선(interconnection)을 위한 금속층 또는 도전층일 수 있다. 패터닝 대상층(120)은 또 다른 패터닝을 위한 형상을 제공하는 템플레이트(template) 또는 다마신(damascene) 몰드(mold)를 위한 층일 수 있다. 패터닝 대상층(120)이나 하부층(130)은 다층 하드 마스크 시스템(multi layered hard mask system)를 이루기 위해 서로 다른 물질의 층들이 다층으로 적층된 층일 수 있다. 패터닝 대상층(120)은 반도체 기판이나 반도체층일 수도 있다. 패터닝 대상층(120)은 예컨대 대략 2200Å 두께의 테오스(TEOS)층과 같은 실리콘산화물층을 포함하는 유전층으로 형성할 수 있다. 하부층(130)은 대략 730 Å 내지 1000Å 두께의 비정질의 스핀온카본층(SOC: Spin On Carbon layer)을 포함할 수 있다. 하부층(130)은 대략 300 내지 350Å 두께의 실리콘산질화물(SiON)층을 스핀온카본층(SOC) 상에 더 포함할 수 있다. The lower layer 130 may be a layer to be patterned using a hard mask or an etch mask in semiconductor manufacturing technology. The patterning target layer 120 may be an interlayered dielectric layer (ILD) or an intermetal dielectric layer (IMD). The patterning target layer 120 may be a metal layer or a conductive layer for interconnection. The patterning target layer 120 may be a template for providing a shape for another patterning or a layer for a damascene mold. The patterning target layer 120 or the lower layer 130 may be a layer in which layers of different materials are stacked in multiple layers to form a multi-layered hard mask system. The patterning target layer 120 may be a semiconductor substrate or a semiconductor layer. The patterning target layer 120 may be formed of, for example, a dielectric layer including a silicon oxide layer such as a TEOS layer having a thickness of about 2200 Å. The lower layer 130 may include an amorphous spin-on carbon layer (SOC) having a thickness of approximately 730 Å to 1000 Å. The lower layer 130 may further include a silicon oxynitride (SiON) layer having a thickness of about 300 to 350 Å on the spin-on carbon layer (SOC).

하부층(130) 상에 대략 700 내지 800Å 두께의 스핀온카본(SOC: Spin On Carbon)층과 같은 비정질 카본(amorphous carbon)층을 필라를 형성하기 위한 층으로 형성할 수 있다. 필라층은 비정질 카본층 또는 스핀온카본층 상에 형성된 실리콘산질화물(SiON)층을 더 포함할 수 있다. An amorphous carbon layer such as a spin on carbon (SOC) layer having a thickness of about 700 to 800 Å may be formed on the lower layer 130 as a layer for forming pillars. The pillar layer may further include a silicon oxynitride (SiON) layer formed on the amorphous carbon layer or the spin-on carbon layer.

필라층을 포토리소그래피 과정을 수반하는 패터닝 과정으로 패터닝하여, 필라(200)들의 배열을 형성할 수 있다. 필라층 상에 포토리소그래피 과정을 위한 포토레지스트(photoresist layer: 도시되지 않음)을 형성하고, 포토마스크(도시되지 않음)를 이용하여 선택적 노광 및 현상 과정을 수행하여 포토레지스트 패턴(도시되지 않음)을 형성할 수 있다. 포토레지스트의 층 하부에 필라층을 덮는 난반사방지층(ARC: AntiReflective Coating)을 노광 시 난반사를 억제하기 위해서 형성할 수 있다. 포토레지스트 패턴은 도 1에 보여지는 필라(200)들의 배열 패턴을 필라층에 제공하는 식각 마스크로 이용될 수 있다. 포토마스크에 노출된 필라층의 일부 부분들을 선택적으로 제거하여, 하부층(130) 상에 필라(100)들의 배열을 형성할 수 있다. 이때, 포토레지스트 패턴을 포함하는 식각 마스크는 복잡하고 복수의 포토리소그래피 과정을 요구하는 더블 패터닝(double pattern) 기술을 사용하지 않고, 한 번에 포토레지스트층을 노광하고 현상하는 과정으로 형성될 수 있다. An arrangement of the pillars 200 may be formed by patterning the pillar layer by a patterning process accompanying a photolithography process. A photoresist layer (not shown) is formed on the pillar layer for a photolithography process, and a photoresist pattern (not shown) is formed by performing selective exposure and development using a photomask (not shown). can be formed An antireflective coating (ARC) that covers the pillar layer under the photoresist layer may be formed to suppress diffuse reflection during exposure. The photoresist pattern may be used as an etch mask for providing the arrangement pattern of the pillars 200 shown in FIG. 1 to the pillar layer. An arrangement of the pillars 100 may be formed on the lower layer 130 by selectively removing some portions of the pillar layer exposed to the photomask. In this case, the etching mask including the photoresist pattern may be formed by exposing and developing the photoresist layer at a time without using a double patterning technique that is complicated and requires a plurality of photolithography processes. .

필라(200)들을 하부층(130) 상에 세워진 패턴 배열로 형성하는 과정을 포토리소그래피 과정을 적용하는 경우를 예시하지만, 하부층(130) 상에 실질적으로 수직하게 세워진 형상(feature)을 가지는 한 필라(200)들을 다양한 패터닝 방법으로 형성될 수 있다. 예컨대, 필라(200)들이 형성될 오목한 홀(hole) 형상의 배열들을 제공하는 템플레이트(template)를 형성하고, 홀들을 채우는 형상으로 필라(200)들을 형성한 후, 템플레이트를 제거하는 등의 과정으로도 필라(200)들의 배열을 형성될 수 있다. The process of forming the pillars 200 in a pattern arrangement erected on the lower layer 130 is exemplified when a photolithography process is applied, but as long as the pillars 200 have a feature that is substantially vertically erected on the lower layer 130 ( 200) may be formed by various patterning methods. For example, a template is formed that provides concave hole-shaped arrangements in which the pillars 200 are to be formed, the pillars 200 are formed in a shape to fill the holes, and then the template is removed. An arrangement of the pillars 200 may also be formed.

도 3 및 도 4는 가이드 스페이서층(guide spacer layer: 300)을 형성하는 단계를 보여주고, 도 4는 도 3의 평면도의 A-A'절단선을 따르는 단면을 보여준다.3 and 4 show a step of forming a guide spacer layer 300 , and FIG. 4 shows a cross-section taken along line AA′ in the plan view of FIG. 3 .

도 3 및 도 4에 보이듯이, 필라(200)들의 측벽을 덮는 스페이서층(300)을 형성할 수 있다. 스페이서층(300)은 필라(200)를 이루는 물질과 다른 제3의 물질, 예컨대, 실리콘 산화물, 폴리실리콘(poly silicon) 또는 실리콘 질화물(silicon nitride)을 포함할 수 있다. 스페이서층(300)은 필라(200)와 하부층(130)과 식각 선택비를 가질 수 있는 유전 물질, 예컨대, 초저온산화물(ULTO: Ultra Low Temperature Oxide)층을 증착하여 형성할 수 있다.3 and 4 , a spacer layer 300 covering sidewalls of the pillars 200 may be formed. The spacer layer 300 may include a third material different from the material constituting the pillar 200 , for example, silicon oxide, polysilicon, or silicon nitride. The spacer layer 300 may be formed by depositing a dielectric material having an etch selectivity with the pillar 200 and the lower layer 130 , for example, an ultra low temperature oxide (ULTO) layer.

스페이서층(300)은 필라(200)들의 측벽을 덮고 필라(200)의 상면을 덮도록 연장될 수 있다. 스페이서층(300)은 필라(200)들의 측벽을 덮고 필라(200)에 의해 노출된 하부층(130)의 노출된 상면 부분을 덮도록 연장될 수 있다. 스페이서층(300)이 필라(200)들의 측벽으로부터 성장되어 서로 측방향으로 연결되어 격자 형상을 가질 수 있다. The spacer layer 300 may extend to cover sidewalls of the pillars 200 and to cover the top surface of the pillars 200 . The spacer layer 300 may extend to cover sidewalls of the pillars 200 and to cover the exposed upper surface portion of the lower layer 130 exposed by the pillars 200 . The spacer layer 300 may be grown from sidewalls of the pillars 200 and laterally connected to each other to have a lattice shape.

스페이서층(300)이 이루는 격자의 중간에 제1사이 공간(interstitial space: 310)이 제1오프닝(opening)으로 형성될 수 있다. 스페이서층(300)은 필라(200)들 사이에 제1사이 공간(310)을 유도하는 가이드(guide)로 형성될 수 있다. 제1사이 공간(310)은 필라(200)들의 측벽들을 덮는 스페이서층(300) 부분들로 에워싸인 공간으로 형성될 수 있다. 제1사이 공간(310)은 상호 간에 최근하여 이웃하는 필라(200)들, 예컨대, 네 개의 필라(200)들의 중간에 위치할 수 있다. 스페이서층(300)은 필라(200)들 사이에 제1사이 공간(310)들을 열어주는 격자 형상으로 형성될 수 있다. A first interstitial space 310 may be formed as a first opening in the middle of the lattice formed by the spacer layer 300 . The spacer layer 300 may be formed as a guide for guiding the first interspace 310 between the pillars 200 . The first interspace 310 may be formed as a space surrounded by portions of the spacer layer 300 covering sidewalls of the pillars 200 . The first interspace 310 may be located in the middle of the pillars 200 that are closest to each other, for example, four pillars 200 . The spacer layer 300 may be formed in a lattice shape that opens the first interspaces 310 between the pillars 200 .

제1사이 공간(310)을 둘러싸는 네 개의 필라들(200)의 중심에 제1사이 공간(310)이 위치하고, 제1사이 공간(310)은 이웃하는 네 개의 필라(200)들로부터 실질적으로 등간격 위치에 위치할 수 있다. 제1사이 공간(310)은 네 개의 필라(200)들로부터 성장되는 스페이서층(300) 부분들이 만나 이루어지는 공간이므로, 필라(200)의 평면 형상일 수 있는 원형 형상과는 다른 평면 형상을 가질 수 있다. 예컨대, 제1사이 공간(310)은 네 개의 골(cleavage: 310C)들에 의해서 네 개의 뿔 형상을 가지는 샛별 형상을 평면 형상으로 가질 수 있다. 제1사이 공간(310)의 골(310C) 형상은 서로 다른 필라(200)들의 측벽으로부터 성장되는 스페이서층(300) 부분들이 서로 만나는 지점에서 균열 형상으로 형성될 수 있다. 네 개의 필라(200)들의 측벽들을 각각 덮는 스페이서층(300) 부분들이 형성 과정에서 수평 방향(longitudinal direction)으로 성장하여 서로 맞닿아, 스페이서층(300) 부분들 사이에 제1사이 공간(310)이 형성될 수 있다. 네 개의 필라(200)들의 측벽들을 각각 덮는 스페이서층(300) 부분들이 서로 맞닿는 경계 부분에 오목한 골(310C)들이 실질적으로 수직하게 연장될 수 있다. 제1사이 공간(310)은 네 개의 필라(200)들의 측벽을 덮는 스페이서층(300) 부분들로 둘러싸일 수 있다. 제1사이 공간(310)의 평면 형상이 필라(200)의 평면 형상과 실질적으로 다르므로, 제1사이 공간(310)의 평면 형상을 필라(200)의 평면 형상인 원형 형상에 가깝도록 보상해 주는 과정이 요구될 수 있다. The first interspace 310 is positioned at the center of the four pillars 200 surrounding the first interspace 310 , and the first interspace 310 is substantially separated from the four neighboring pillars 200 . They may be located at equal intervals. Since the first interspace 310 is a space formed by meeting portions of the spacer layer 300 grown from the four pillars 200 , it may have a planar shape different from the circular shape that may be the planar shape of the pillars 200 . have. For example, the first interspace 310 may have a planar shape of a morning star having a shape of four horns by four cleavages 310C. The valley 310C of the first interspace 310 may have a crack shape at a point where portions of the spacer layer 300 grown from sidewalls of different pillars 200 meet each other. Portions of the spacer layer 300 covering sidewalls of the four pillars 200, respectively, grow in a longitudinal direction during the formation process and come into contact with each other, so that a first interspace 310 between the portions of the spacer layer 300 is formed. can be formed. Concave valleys 310C may extend substantially vertically at a boundary where portions of the spacer layer 300 covering sidewalls of the four pillars 200 contact each other. The first interspace 310 may be surrounded by portions of the spacer layer 300 covering sidewalls of the four pillars 200 . Since the planar shape of the first interspace 310 is substantially different from the planar shape of the pillars 200 , the planar shape of the first interspace 310 is compensated to be close to the circular shape that is the planar shape of the pillars 200 . Giving process may be required.

도 5 및 도 6은 힐링층(healing layer: 400)을 형성하는 단계를 보여주고, 도 6은 도 5의 평면도의 A-A'절단선을 따르는 단면을 보여준다.5 and 6 show a step of forming a healing layer (healing layer: 400), Figure 6 shows a cross-section taken along the line A-A' in the plan view of FIG.

도 5 및 도 6에 보이듯이, 스페이서층(300) 상에 제1사이 공간(310)의 오목한 골(310C)을 메워, 제1사이 공간(310) 내에 제2사이 공간(311)을 제2오프닝으로 형성하는 힐링(400)층을 형성할 수 있다. 힐링층(400)은 제1사이 공간(310)의 오목한 골(310C) 부분을 우선적으로 메워, 제1사이 공간(310)의 평면 형상의 아웃라인(outline)을 보다 완만한 형상 아웃라인을 가지도록 완화시킬 수 있다. 힐링층(400)은 제1사이 공간(310)의 오목한 골(310C) 부분을 우선적으로 메워, 제2사이 공간(311)의 평면 형상이 실질적으로 원형 형상을 가지도록 유도할 수 있다. As shown in FIGS. 5 and 6 , the concave trough 310C of the first interspace 310 is filled on the spacer layer 300 to fill the second interspace 311 in the first interspace 310 with a second The healing 400 layer formed by the opening may be formed. The healing layer 400 preferentially fills the concave trough 310C of the first interspace 310, and has a more gentle outline of the planar shape of the first interspace 310. can be alleviated. The healing layer 400 may preferentially fill the concave valley 310C of the first interspace 310 so that the planar shape of the second interspace 311 has a substantially circular shape.

힐링층(400)을 형성하기 위해서, 도 17에 보이는 바와 같은 폴리머 체인(polymeric chain: 400P)들을 스페이서층(300) 표면 상에 스핀 코팅(spin coating)으로 도포할 수 있다. 도 17은 일 예에 따른 힐링층(도 5의 400)을 형성하는 폴리머 체인(400P)을 예시한다. 하나의 폴리머 또는 폴리머 체인(400P)은 카본 체인(carbon chain)을 포함하는 몸체인 체인부(410)와 체인부(410)의 일단부에 결합된 헤드 반응기(head functional group: Rh, 420), 체인부(410)의 다른 단부에 결합된 종말부(terminal group: X, 430)를 포함할 수 있다. 헤드 반응기(420)는 도 18에 보이는 바와 같이 스페이서층(도 5의 300)을 포함하는 패턴 구조물(300P)의 표면(300S)에 존재할 수 있는 표면 반응기(301N), 예컨대, 실리콘 산화물(SiO2)의 표면에 존재하는 수소(H+) 반응기와 반응할 수 있는 수산화(OH-) 반응기를 포함할 수 있다. 폴리머 체인(400P)의 헤드 반응기(420)는, 도 19에 보이는 바와 같이, 패턴 구조물(300P)의 표면(300S)의 표면 반응기(301N)와 반응하여, 폴리머 체인(400P)을 패턴 구조물(300P)의 표면(300S) 결합시키는 그라프팅(grafting) 반응을 일으킬 수 있다. 도 19는 폴리머 체인(400P)의 그라프팅 반응을 보여준다. 예컨대, 패턴 구조물(300P)의 표면(300S)의 실리콘 산화물에 흡착되어 있는 수소(H+) 반응기는 폴리머 체인(400P)의 헤드 반응기(420)일 수 있는 수산화(OH-) 반응기와 반응하여, 폴리머 체인(400P)과 실리콘 산화물(SiO2)이 공유 결합(covalent bonding)으로 연결될 수 있다. 이때, 부산물로 물(H2O)가 발생할 수 있다. In order to form the healing layer 400 , polymeric chains 400P as shown in FIG. 17 may be applied on the surface of the spacer layer 300 by spin coating. 17 illustrates a polymer chain 400P forming a healing layer (400 in FIG. 5 ) according to an example. One polymer or polymer chain 400P is a chain part 410, which is a body including a carbon chain, and a head functional group coupled to one end of the chain part 410 (head functional group: R h , 420) , may include a terminal group (X, 430) coupled to the other end of the chain portion (410). The head reactor 420 is a surface reactor 301N that may be present on the surface 300S of the patterned structure 300P including the spacer layer (300 of FIG. 5) as shown in FIG. 18, for example, silicon oxide (SiO 2 ). ) may include a hydroxyl (OH-) reactive group capable of reacting with a hydrogen (H+) reactive group present on the surface. The head reactive group 420 of the polymer chain 400P reacts with the surface reactive group 301N of the surface 300S of the pattern structure 300P, as shown in FIG. 19 , to convert the polymer chain 400P into the pattern structure 300P. ) may cause a grafting reaction to bond the surface 300S. 19 shows the grafting reaction of the polymer chain 400P. For example, the hydrogen (H+) reactor adsorbed on the silicon oxide of the surface 300S of the pattern structure 300P reacts with the hydroxyl (OH-) reactor, which may be the head reactor 420 of the polymer chain 400P, to form a polymer The chain 400P and silicon oxide (SiO 2 ) may be connected by covalent bonding. At this time, water (H 2 O) may be generated as a by-product.

이와 같이 실리콘 산화물에 공유 결합으로 그라프팅될 수 있는 폴리머 체인(400P)은 헤드 반응기(420)는, 실란 그룹(silane group), 오서 그룹(other group), 아민 그룹(amines group), 알킨 또는 알칸 그룹(alkyne or alkane group), 카테콜 그룹(catechol group), 카르복실레이트 그룹(carboxylate group), 포스포네이트 그룹(phosphonate group) 등을 포함할 수 있다. 종말부는 그라프트 반응에 참여하지 않는 비활성 그룹으로 이루어질 수 있다. 폴리머 체인(400P)들 각각은 각각의 헤드 반응기(420) 부분만이 그라프팅 반응에 참여함으로써, 도 20에 보이듯이, 패턴 구조물(300P)의 표면에 세워지게 그라프팅된 폴리머 체인(400G)이 나란히 정렬되거나 배향된 그라프팅층(400L)이 형성될 수 있다. 도 20은 그라프팅층(400L)을 형성하는 단계를 보여준다. 그라프팅층(400L)은 힐링층(도 5의 400)의 일부 부분을 이룰 수 있다. 그라프팅된 폴리머 체인(400G)들은 스페이서층(도 5의 300)의 표면 또는 패턴 구조물(도 20의 300P)의 표면(300S)에 실질적으로 수직한 방향으로 세워지게 표면(300S)에 그라프팅될 수 있다. As such, the polymer chain 400P that can be covalently grafted to the silicon oxide is the head reactor 420, a silane group, an Orser group, an amine group, an alkyne or an alkane. It may include an alkyne or alkane group, a catechol group, a carboxylate group, a phosphonate group, and the like. The terminal end may consist of an inactive group that does not participate in the graft reaction. As for each of the polymer chains 400P, only a portion of each head reactor 420 participates in the grafting reaction, so as shown in FIG. 20, the polymer chain 400G grafted to stand on the surface of the pattern structure 300P is A grafting layer 400L aligned or oriented side by side may be formed. 20 shows a step of forming the grafting layer 400L. The grafting layer 400L may form a part of the healing layer (400 in FIG. 5 ). The grafted polymer chains 400G are to be grafted onto the surface 300S in a direction substantially perpendicular to the surface of the spacer layer (300 in FIG. 5) or the surface 300S of the pattern structure (300P in FIG. 20). can

폴리머 체인(도 17의 400P)들은 용매에 분산된 도포액 상태로 스페이서층(도 6의 300) 상에 도포될 수 있다. 용매는 유기 용매(organic solvent)를 사용할 수 있다. 폴리머 체인(400P)들이 분산된 도포액을 스페이서층(300) 상에 도포하기 이전에, 스페이서층(300)의 표면을 처리하는 표면 처리 과정을 수행할 수 있다. 표면 처리 과정은 스페이서층(300) 표면에 존재할 수 있는 수분을 제거하는 열적 어닐링(thermal annealing) 과정으로 수행될 수 있다. 이러한 어닐링 과정에서 스페이서층(300)의 표면 거침도(roughness) 또한 어닐링되어 보다 고르게 완화될 수 있다. 열적 어닐링 과정은 저산소 분위기(low O2), 예컨대 진공 분기나 비활성 가스 분위기에서 수행될 수 있다. 열적 어닐링 과정은 대략 100℃ 내지 400℃의 온도 범위에서 어닐링하는 과정으로 수행될 수 있다. 이러한 표면 처리 과정은 플라즈마(plasma)를 이용한 표면 처리 과정으로 수행될 수도 있다. 산소 플라즈마를 스페이서층(300)의 표면에 처리함으로써, 폴리머 체인(400P)의 그라프팅 효율을 증가시킬 수 있다. The polymer chains (400P of FIG. 17 ) may be applied on the spacer layer ( 300 of FIG. 6 ) in a state of a coating solution dispersed in a solvent. As the solvent, an organic solvent may be used. Before applying the coating solution in which the polymer chains 400P are dispersed on the spacer layer 300 , a surface treatment process of treating the surface of the spacer layer 300 may be performed. The surface treatment process may be performed as a thermal annealing process for removing moisture that may exist on the surface of the spacer layer 300 . In this annealing process, the surface roughness of the spacer layer 300 may also be annealed to be more evenly relaxed. The thermal annealing process may be performed in a low oxygen atmosphere (low O 2 ), for example, a vacuum branch or an inert gas atmosphere. The thermal annealing process may be performed as a process of annealing at a temperature range of approximately 100°C to 400°C. Such a surface treatment process may be performed as a surface treatment process using plasma. By treating the surface of the spacer layer 300 with oxygen plasma, grafting efficiency of the polymer chain 400P may be increased.

폴리머 체인(도 17의 400P)들이 분산된 도포액을 스페이서층(도 6의 300) 상에 도포(coating)한 후, 베이크(bake)하는 과정을 수행할 수 있다. 베이크 과정은, 도 19 및 도 20을 참조하여 설명한 바와 같이, 폴리머 체인(400P)을 패턴 구조물(도 19의 300P)의 표면(300S) 또는 스페이서층(300)의 표면에 그라프팅시켜, 그라프트된 폴리머 체인(400G)들의 그라프팅층(400L)을 형성하기 위해서 수행될 수 있다. 베이크 과정은 그라프트 반응을 위한 공유 결합 반응을 유도하기 위해, 대략 140℃ 내지 250℃의 온도 범위에서 수행될 수 있다. After coating the coating solution in which the polymer chains (400P of FIG. 17) are dispersed on the spacer layer (300 of FIG. 6), a process of baking may be performed. In the baking process, as described with reference to FIGS. 19 and 20 , the polymer chain 400P is grafted onto the surface 300S of the pattern structure (300P in FIG. 19 ) or the surface of the spacer layer 300 . This may be performed to form the grafting layer 400L of the polymer chains 400G. The baking process may be performed in a temperature range of approximately 140° C. to 250° C. in order to induce a covalent bond reaction for the graft reaction.

베이크 과정에서, 폴리머 체인(도 20의 400G)들이 패턴 구조물(도 19의 300P)의 표면(300S)에 그라프팅되어 그라프팅층(400L)을 이룰 때, 비그라프팅 폴리머 체인(400U)들은 폴리머 체인(도 20의 400G)들이 패턴 구조물(도 19의 300P)의 표면(300S)과 반응하지 못하고 미반응 상태로 그라프팅층(400U) 상에 부유할 수 있다. 비그라프팅 폴리머 체인(400U)들은 대략적(roughly)으로 두 가지 거동 형태로 거동할 수 있다. 비그라프팅 폴리머 체인(400U)들의 거동 형태는 비그라프팅 폴리머 체인(400U)가 위치하는 공간 위치에 따라 달라질 수 있다. During the baking process, when the polymer chains (400G in FIG. 20) are grafted to the surface 300S of the pattern structure (300P in FIG. 19) to form the grafting layer 400L, the non-grafting polymer chains 400U are polymer chains. (400G of FIG. 20 ) may float on the grafting layer 400U in an unreacted state without reacting with the surface 300S of the pattern structure (300P of FIG. 19 ). The non-grafting polymer chains 400U can roughly behave in two types of behavior. The behavioral shape of the non-grafting polymer chains 400U may vary according to a spatial location in which the non-grafting polymer chains 400U are positioned.

도 21은 도 5의 힐링층(400) 부분을 확대 도시한 평면도이다. 도 21을 도 5와 함께 참조하면, 스페이서층(300)의 표면에 그라프팅층(400L)이 형성된 경우, 제1사이 영역(310)의 골(310C) 부분에 인근하는 제1사이 영역 제1부분(310B)은, 골(310C) 바깥의 영역이나 제1사이 영역(310)의 가운데 부분을 포함하는 제1사이 영역 제2부분(310A)에 비해 좁은 공간 영역(narrow space)일 수 있다. 골(310C) 바깥의 영역이나 제1사이 영역(310)의 가운데 부분인 제1사이 영역 제2부분(310A)은 상대적으로 넓은 공간 영역(wide space)일 수 있다. 21 is a plan view illustrating an enlarged portion of the healing layer 400 of FIG. 5 . Referring to FIG. 21 together with FIG. 5 , when the grafting layer 400L is formed on the surface of the spacer layer 300 , a first portion of the first interregion adjacent to the valley 310C of the first interregion 310 . The region 310B may be a narrow space compared to the region outside the valley 310C or the first region including the middle portion of the first region 310 and the second part 310A. The region outside the valley 310C or the second portion 310A of the first interregion 310A that is the middle portion of the first interregion 310 may be a relatively wide space.

상대적으로 좁은 공간 영역인 제1사이 영역 제1부분(310B)에서, 비그라프팅 폴리머 체인(400U)들은 인탱글먼트 움직임(entanglement movement)에 의해서, 도 22에 보이듯이, 그라프팅된 폴리머 체인(400G)들과 엉켜 인탱글될 수 있다. 도 22는 폴리머 체인들의 인탱글먼트 움직임(entanglement movement)을 보여준다. 도 21 및 도 22에 보이듯이, 인탱클된 폴리머 체인(400E)들은 그라프팅된 폴리머 체인(400G)들과 엉켜 상호 혼합된 상태(intermixed state)를 이루며, 제1사이 영역 제1부분(310B) 내에 묶여(anchoring) 움직임이 제약되게 될 수 있다. 인탱글된 폴리머 체인(400E)들에 의해 이루어지는 인탱글먼트층(400EL)은 실질적으로 제1사이 영역(300)의 골(310C) 부분을 메워주는 역할을 할 수 있다.In the first portion 310B of the first interspace region, which is a relatively narrow spatial region, the non-grafted polymer chains 400U are entangled by an entanglement movement, as shown in FIG. 22 , the grafted polymer chains 400G. ) and can be entangled with 22 shows the entanglement movement of polymer chains. As shown in FIGS. 21 and 22 , the entangled polymer chains 400E are entangled with the grafted polymer chains 400G to form an intermixed state, and the first region between the first portion 310B. Anchoring within it may limit movement. The entanglement layer 400EL formed by the entangled polymer chains 400E may serve to substantially fill the valley 310C of the first interregion 300 .

상대적으로 넓은 공간 영역인 제1사이 영역 제2부분(310A)에서는, 비그라프트된 폴리머 체인(400U)의 이동 움직임이 상대적으로 자유롭고, 또한, 공간적인 여유에 의해 상호 간에 인탱글먼트되거나 얽히지 않아, 인탱글되지 않은 비그라프트된 폴리머 체인(400EU)들은 상대적으로 낮은 밀도로 존재할 수 있다. 제1사이 영역 제1부분(310B) 내에 묶인 인탱클된 폴리머 체인(400E)들은 상대적으로 높은 밀도로 존재할 수 있다. 제1사이 영역 제1부분(310B)과 제1사이 영역 제2부분(310A) 사이에 존재하는 비그라프트된 폴리머 체인(400U)들의 밀도 차이는, 각각의 영역에서의 비그라프트된 폴리머 체인(400U)의 용해도 차이를 발생시킬 수 있다. 상대적으로 높은 밀도로 엉켜있는 인탱클된 폴리머 체인(400E)들은 그라프트 폴리머 체인(400G)들과 엉켜 이들에 묶여 있는 반면, 인탱글되지 않은 비그라프트된 폴리머 체인(400EU)들은 상호 간에 엉켜 있지 않아, 인탱글되지 않은 비그라프트된 폴리머 체인(400EU)들이 상대적으로 높은 용매에 대한 용해도를 나타낼 수 있다. In the first interspace region, which is a relatively large spatial region, the second portion 310A, the movement of the ungrafted polymer chain 400U is relatively free, and is not entangled or entangled with each other due to the spatial margin, Non-entangled, ungrafted polymer chains 400EU may be present at a relatively low density. The entangled polymer chains 400E bound in the first inter-region first portion 310B may exist in a relatively high density. The difference in density of the ungrafted polymer chains 400U existing between the first inter-region first portion 310B and the first inter-region second portion 310A is, in each region, the ungrafted polymer chains 400U. ) may cause a difference in solubility. The entangled polymer chains 400E, which are entangled with a relatively high density, are entangled with the graft polymer chains 400G and are tied to them, whereas the non-entangled polymer chains 400EU are not entangled with each other, Non-entangled ungrafted polymer chains (400EU) may exhibit relatively high solubility in solvents.

도 21 및 도 22에 보이듯이, 폴리머 체인(도 22의 400G)들의 그라프팅으로 그라프팅층(400L)을 형성하고, 또한, 인탱클된 폴리머 체인(도 22의 400E)들의 인탱글먼트 움직임으로 인탱글먼트층(400EL)을 형성한 후, 도 23에 보이듯이, 용해도 차이를 이용하는 비그라프트되고 인팅클되지 않은 폴리머 체인(도 21의 400EU)들을 선택적으로 제거한다. 비그라프트되고 인팅클되지 않은 폴리머 체인(도 21의 400EU)들이 상대적으로 유기 용매에 대한 용해도가 낮은 점을 이용하여, 비그라프트되고 인팅클되지 않은 폴리머 체인(도 21의 400EU)들을 제거함으로써, 제1사이 공간(310) 내에 제2사이 공간(311)을 제2오프닝으로 제공하는 힐링층(400)을 형성할 수 있다. 비그라프트되고 인팅클되지 않은 폴리머 체인(도 21의 400EU)들을 제거하는 용매는 유기 용매를 사용할 수 있다. 용매는 N-부틸아세테이트(nBA), 프로필렌 글리콜 메틸 이서 아세테이트(propylene glycol methyl ether acetate: PGMEA), 메틸 메톡시 프로피오네이트 신터(methyl methoxy propionate(MMP) thinner), PGMEA 및 PGME 혼합액과 같은 유기 용매를 사용할 수 있다. 21 and 22, a grafting layer 400L is formed by grafting of polymer chains (400G in FIG. 22), and also entanglement by entanglement movement of entangled polymer chains (400E in FIG. 22). After forming the layer 400EL, as shown in FIG. 23 , the ungrafted and unintended polymer chains (400EU in FIG. 21 ) using the solubility difference are selectively removed. By removing the ungrafted and non-intinkled polymer chains (400EUs in FIG. 21 ) by taking advantage of the relatively low solubility of the ungrafted and non-intinkled polymer chains (400EUs in FIG. 21 ) in organic solvents, the first A healing layer 400 providing the second interspace 311 as the second opening may be formed in the first interspace 310 . An organic solvent may be used as the solvent for removing the ungrafted and non-intinkled polymer chains (400EU in FIG. 21 ). Solvents include organic solvents such as N-butyl acetate (nBA), propylene glycol methyl ether acetate (PGMEA), methyl methoxy propionate (MMP) thinner, and a mixture of PGMEA and PGME. can be used

도 23 및 도 5에 보이듯이, 힐링층(400)은 제1사이 공간(310)의 골(310C) 부분을 메워줄 수 있어, 제2사이 공간(311)의 평면 형상이 필라(200)의 평면 형상에 가까워지거나 실질적으로 동일한 형상을 가지도록 유도할 수 있다. 힐링층(400)은 제1사이 공간(310)의 평면 형상이 1차 패턴인 필라(200)의 평면 형상과 다른 형상을 가지는 것을 변형시켜, 제2사이 공간(311)의 평면 형상이 필라(200)의 평면 형상과 골(310C)에 의해 실질적으로 동일한 형태의 형상, 예컨대 원형으로 변형시킬 수 있다. As shown in FIGS. 23 and 5 , the healing layer 400 can fill the valley 310C of the first interspace 310 , so that the planar shape of the second interspace 311 is that of the pillar 200 . It can be induced to approximate a planar shape or to have substantially the same shape. The healing layer 400 deforms that the planar shape of the first interspace 310 has a different shape from the planar shape of the pillar 200, which is the primary pattern, so that the planar shape of the second interspace 311 is the pillar ( 200) by the planar shape and the trough 310C, it can be transformed into a shape of substantially the same shape, for example, a circle.

힐링층(400)은 스페이서층(300)의 측벽 표면의 프로파일(profile)을 완만하게 완화(smoothing)하는 작용을 할 수 있다. 힐링층(400)은 스페이서층(300)의 표면에 존재하는 홈 또는 골 형상을 메워 완만한 표면으로 완화하거나 또는 표면 거침도를 완화할 수 있다. 또한, 스페이서층(300)의 측벽 표면이 측방향으로 울퉁불퉁할 경우, 힐링층(400)은 이러한 울퉁불퉁한 정도를 완화시키는 작용을 할 수 있다. The healing layer 400 may function to gently smooth the profile of the sidewall surface of the spacer layer 300 . The healing layer 400 may fill the grooves or valleys existing on the surface of the spacer layer 300 to make a smooth surface or reduce surface roughness. In addition, when the sidewall surface of the spacer layer 300 is uneven in the lateral direction, the healing layer 400 may act to alleviate the unevenness.

도 7 내지 도 10은 힐링층(400)을 이용하여 스페이서층(300)에 제3사이 공간(501)을 형성하는 단계를 보여주고, 도 8 및 도 10은 각각 도 7 및 도 9의 평면도의 A-A'절단선을 따르는 단면들을 보여준다.7 to 10 show the steps of forming the third interspace 501 in the spacer layer 300 using the healing layer 400, and FIGS. 8 and 10 are plan views of FIGS. 7 and 9, respectively. Sections along the A-A' cutting line are shown.

도 7 및 도 8에 보이듯이, 힐링층(400)에 대해서 이방성 식각 또는 스페이서 식각(spacer etch)을 수행하여, 필라(200)의 측벽 상에 측방향으로 부착된 스페이서층(300) 부분의 측벽 상에 위치하는 힐링층 패턴(400A)을 형성한다. 힐링층(400)을 이방성 식각으로 일부 제거하여, 필라(200)의 상면 상을 덮고 있는 스페이서층(300)의 제1부분(300T)을 노출하고, 이와 함께, 하부층(130)의 상면을 덮고 있는 스페이서층의 제2부분(300L)을 노출시킬 수 있다. 힐링층 패턴(400A)은 실질적으로 스페이서층(300)의 측벽 부분을 덮도록 잔류하여, 스페이서층(300) 상에 일종의 다른 스페이서(spacer)와 같은 형상으로 부착된 형상을 가질 수 있다. As shown in FIGS. 7 and 8 , anisotropic etching or spacer etching is performed on the healing layer 400 , and the sidewall of the spacer layer 300 attached laterally on the sidewall of the pillar 200 . A healing layer pattern 400A positioned thereon is formed. A portion of the healing layer 400 is removed by anisotropic etching to expose the first portion 300T of the spacer layer 300 covering the top surface of the pillar 200, and at the same time, the top surface of the lower layer 130 is covered. The second portion 300L of the spacer layer may be exposed. The healing layer pattern 400A may remain to substantially cover the sidewall portion of the spacer layer 300 and may have a shape attached to the spacer layer 300 in the same shape as another spacer.

도 9 및 도 10에 보이듯이, 힐링층 패턴(400A)을 식각 마스크로 이용하여, 힐링층 패턴(400A)에 의해 노출된 스페이서층 제1부분(300T) 및 제2부분(300L)을 선택적으로 제거하는 이방성 식각 또는 스페이서 식각을 수행할 수 있다. 이에 따라, 힐링층 패턴(400A)에 필라(200)의 상면(200T) 부분이 노출될 수 있다. 스페이서층(300)의 패턴은 상면 부분(300M)이 필라(200)의 상면(200T)를 노출할 수 있다. 힐링층 패턴(400A)에 하부층(130)의 표면 일부(130SA)가 노출될 수 있다. 힐링층 패턴(400A)을 식각 마스크로 사용하는 식각 과정에 의해서, 제2사이 공간(311)이 스페이서층(300)을 관통하는 제3오프닝 형상 또는 제3사이 공간(501)으로 연장될 수 있다. 힐링층 패턴(400A)에 가려진 스페이서층(300)의 일부(300F)는 제3사이 공간(501) 형상을 제공하는 패턴 부분으로 잔류할 수 있다. 9 and 10 , using the healing layer pattern 400A as an etch mask, the spacer layer first portion 300T and the second portion 300L exposed by the healing layer pattern 400A are selectively selected Anisotropic etching to remove or spacer etching may be performed. Accordingly, a portion of the upper surface 200T of the pillar 200 may be exposed to the healing layer pattern 400A. In the pattern of the spacer layer 300 , the upper surface portion 300M may expose the upper surface 200T of the pillar 200 . A portion of the surface 130SA of the lower layer 130 may be exposed to the healing layer pattern 400A. By an etching process using the healing layer pattern 400A as an etching mask, the second interspace 311 may extend into the third opening shape or the third interspace 501 penetrating the spacer layer 300 . . A portion 300F of the spacer layer 300 covered by the healing layer pattern 400A may remain as a pattern portion providing a shape of the third interspace 501 .

도 11 및 도 12는 필라(200)들을 제거하는 단계를 보여주고, 도 12는 도 11의 평면도의 A-A'절단선을 따르는 단면을 보여준다. 11 and 12 show the steps of removing the pillars 200 , and FIG. 12 shows a cross-section taken along line AA′ in the plan view of FIG. 11 .

도 11 및 도 12에 보이듯이, 힐링층 패턴(도 10의 400A)에 의해서 패터닝된 스페이서층(300)의 패턴을 식각 마스크로 이용하여, 스페이서층(300)에 노출된 필라(200)들을 선택적으로 제거한다. 필라(200)들의 제거에 의해서 스페이서층(300)은 필라(200)들이 위치하고 있던 공간에 제4사이 공간(502)들을 제공할 수 있다. 제4사이 공간(502)에는 하부층(130)의 표면 다른 일부(130SB)가 노출될 수 있다. 스페이서층(300)의 패턴은 오프닝(500)들 또는 홀들을 윈도우(window)로 제공하는 격자 형상을 가질 수 있다. 제4사이 공간(502)이 제공하는 제4오프닝은 제3사이 공간(501)이 제공하는 제3오프닝과 함께 오프닝(500)들 또는 홀들의 배열을 이룰 수 있다. 11 and 12, using the pattern of the spacer layer 300 patterned by the healing layer pattern (400A in FIG. 10) as an etch mask, the pillars 200 exposed to the spacer layer 300 are selectively selected removed with By removing the pillars 200 , the spacer layer 300 may provide fourth interspaces 502 in the space where the pillars 200 are located. In the fourth interspace 502 , the other part 130SB of the surface of the lower layer 130 may be exposed. The pattern of the spacer layer 300 may have a lattice shape providing openings 500 or holes as windows. The fourth opening provided by the fourth interspace 502 may form an arrangement of openings 500 or holes together with the third opening provided by the third interspace 501 .

도 13 및 도 14는 제1관통홀(550)들을 형성하는 단계를 보여주고, 도 14는 도 13의 평면도의 A-A'절단선을 따르는 단면을 보여준다. 13 and 14 show the steps of forming the first through-holes 550, and FIG. 14 shows a cross-section taken along line A-A' in the plan view of FIG.

도 13 및 도 14에 보이듯이, 오프닝(500)들에 노출된 하부층(130)의 표면 일부들(130SA, 130SB)을 스페이서층(300)의 패턴을 식각 마스크로 사용하여 선택적으로 제거할 수 있다. 선택적 식각에 의해서 하부층(130)을 실질적으로 관통하는 제1관통홀(550)을 형성할 수 있다. 제1관통홀(550)들은 제4사이 공간(502) 및 제3사이 공간(501)들의 평면 형상을 따르는 형상으로 형성될 수 있다. 제1관통홀(550)들은 오프닝(500)들이 연장된 형상을 가질 수 있다. 제1관통홀(550)의 바닥 부분에 패터닝 대상층(120)의 표면 일부(120S)이 노출될 수 있다. 제1관통홀(550)들을 가지는 하부층(130)의 패턴을 형성한 후, 스페이서층(300)의 패턴은 선택적으로 제거될 수있다. 13 and 14 , the surface portions 130SA and 130SB of the lower layer 130 exposed to the openings 500 may be selectively removed using the pattern of the spacer layer 300 as an etch mask. . The first through hole 550 that substantially penetrates the lower layer 130 may be formed by selective etching. The first through-holes 550 may be formed in a shape conforming to the planar shape of the fourth interspace 502 and the third interspace 501 . The first through-holes 550 may have a shape in which the openings 500 are extended. A portion of the surface 120S of the patterning target layer 120 may be exposed at the bottom of the first through hole 550 . After the pattern of the lower layer 130 having the first through holes 550 is formed, the pattern of the spacer layer 300 may be selectively removed.

도 15 및 도 16은 제2관통홀(590)들을 형성하는 단계를 보여주고, 도 16은 도 15의 평면도의 A-A'절단선을 따르는 단면을 보여준다. 15 and 16 show a step of forming the second through-holes 590, and FIG. 16 shows a cross-section taken along line A-A' in the plan view of FIG. 15 .

도 15 및 도 16에 보이듯이, 제1관통홀(도 14의 550)에 연장되는 제2관통홀(590)을 패터닝 대상층(120)을 관통하도록 형성할 수 있다. 제1관통홀(550)들을 가지는 하부층(130)의 패턴을 식각 마스크로 이용하여, 제1관통홀(550)의 바닥에 노출된 패터닝 대상층(120)의 표면 일부(도 14의 120S)를 선택적으로 식각할 수 있다. 선택적 식각에 의해서 제1관통홀(550)이 패터닝 대상층(120)으로 연장된 제2관통홀(590)이 형성될 수 있다. 이후에, 하부층(130)의 패턴은 선택적으로 제거될 수 있다. 15 and 16 , a second through hole 590 extending from the first through hole ( 550 in FIG. 14 ) may be formed to penetrate the patterning target layer 120 . Using the pattern of the lower layer 130 having the first through-holes 550 as an etching mask, a portion of the surface (120S of FIG. 14 ) of the patterning target layer 120 exposed at the bottom of the first through-hole 550 is selectively selected can be etched with A second through hole 590 in which the first through hole 550 extends to the patterning target layer 120 may be formed by selective etching. Thereafter, the pattern of the lower layer 130 may be selectively removed.

이러한 제2관통홀(590)들의 배열은 디램(DRAM)과 같은 메모리(memory) 소자나 또는 로직(logic) 소자에서 배선 연결 구조(interconnection structure)에서 연결 콘택(contact)들을 형성하는 데 사용될 수 있다. 또는 이러한 제2관통홀(590)들의 배열은 디램 소자의 커패시터(capacitor) 구조에서 필라(pillar) 전극이나 또는 실린더(cylinder) 전극들을 형성하는 데 사용될 수 있다. 이러한 제2관통홀(590)들의 배열은 크로스포인트(cross point) 배열 형태의 메모리 소자를 형성하는 데 사용될 수 있다. The arrangement of the second through holes 590 may be used to form connection contacts in an interconnection structure in a memory device such as a DRAM or a logic device. . Alternatively, the arrangement of the second through holes 590 may be used to form pillar electrodes or cylinder electrodes in a capacitor structure of a DRAM device. The arrangement of the second through-holes 590 may be used to form a cross-point arrangement type memory device.

본 출원에 따르면, 대면적의 기판 상에 나노 스케일 크기의 구조물 또는 나노 구조체를 형성할 수 있다. 나노 구조체는, 선격자를 포함하는 편광판의 제조, 반사형 액정표시장치의 반사 렌즈의 형성 등에 이용할 수 있다. 나노 구조체는 독립적인 편광판의 제조에 사용될 뿐만 아니라, 표시 패널과 일체형인 편광부의 형성에도 이용할 수 있다. 예컨대, 박막 트랜지스터를 포함하는 어레이(array) 기판이나, 컬러필터 기판 상에 직접적으로 편광부를 형성하는 공정에 이용할 수 있다. 나노 구조체는 나노 와이어 트랜지스터, 메모리의 제작을 위한 주형, 나노 스케일의 도선 패터닝을 위한 나노 구조물과 같은 전기 전자 부품의 주형, 태양 전지와 연료 전지의 촉매 제작을 위한 주형, 식각 마스크와 유기 다이오드(OLED) 셀 제작을 위한 주형 및 가스 센서 제작을 위한 주형에 이용할 수 있다.According to the present application, it is possible to form a nanoscale structure or a nanostructure on a large-area substrate. The nanostructure can be used for manufacturing a polarizing plate including a wire grid, forming a reflective lens of a reflective liquid crystal display device, and the like. The nanostructure can be used not only to manufacture an independent polarizer, but also to form a polarizer integral with the display panel. For example, it can be used in a process of directly forming a polarizer on an array substrate including a thin film transistor or a color filter substrate. Nanostructures are a template for manufacturing nanowire transistors, memories, a template for electrical and electronic components such as nanostructures for nanoscale wire patterning, a template for manufacturing catalysts for solar cells and fuel cells, etching masks and organic diodes (OLEDs). ) can be used as a mold for cell manufacturing and a mold for gas sensor manufacturing.

상술한 본 출원에 따른 방법 및 구조체들은 집적 회로 칩(integrated circuit chip) 제조에 사용될 수 있다. 결과의 집적 회로 칩은 웨이퍼 형태(raw wafer form)나 베어 다이(bare die) 또는 패키지 형태(package form)으로 제조자에 의해 배포될 수 있다. 칩은 단일 칩 패키지(single chip package)나 멀티칩 패키지 chip package) 형태로 제공될 수 있다. 또한, 하나의 칩은 다른 집적 회로 칩에 집적되거나 별도의 회로 요소(discrete circuit element)에 집적될 수 있다. 하나의 칩은 마더보드(mother board)와 같은 중간 제품(intermediate product)이나 최종 제제품(end product) 형태의 한 부품으로 다른 신호 프로세싱 소자(signal processing device)를 이루도록 집적될 수 있다. 최종 제품은 집적 회로 칩을 포함하는 어떠한 제품일 수 있으며, 장난감이나 저성능 적용 제품(application)으로부터 고성능 컴퓨터 제품일 수 있으며, 표시장치(display)나 키보드(keyboard) 또는 다른 입력 수단(input device) 및 중앙연산장치(central processor)를 포함하는 제품일 수 있다.The method and structures according to the present application described above may be used in the manufacture of an integrated circuit chip. The resulting integrated circuit chip may be distributed by the manufacturer in raw wafer form, bare die or package form. The chip may be provided in the form of a single chip package or a multi-chip package chip package. Also, one chip may be integrated into another integrated circuit chip or integrated into a separate circuit element. One chip may be integrated to form another signal processing device as a component in the form of an intermediate product such as a mother board or an end product. The end product can be any product including an integrated circuit chip, from a toy or low-performance application to a high-performance computer product, including a display or keyboard or other input device. And it may be a product including a central processing unit (central processor).

상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 출원에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.As described above, the embodiments of the present application are illustrated and described with drawings, but this is for explaining what is intended to be presented in the present application, and is not intended to limit what is intended to be presented in the present application to the detailed shape presented. Various other modifications will be possible as long as the technical idea presented in the present application is reflected.

200: 필라,
300: 스페이서층,
400: 힐링층.
200: pillar,
300: spacer layer;
400: Healing layer.

Claims (20)

하부층 상에 필라(pillar)들을 형성하는 단계;
상기 필라들의 측벽들을 덮는 스페이서(spacer)층의 일부 부분들이 서로 맞닿아 측방향으로 오목한 골(cleavage) 형상들을 가지는 제1사이 공간(interstitial space)들을 상기 필라들 사이의 중앙 부분에 제공하는 스페이서(spacer)층을 형성하는 단계; 및
상기 스페이서층 상에 상기 제1사이 공간의 상기 골 형상 부분을 메워 상기 제1사이 공간 내에 제2사이 공간을 제공하는 폴리머(polymer) 물질의 힐링(healing)층을 형성하는 단계;를 포함하고,
상기 힐링층을 형성하는 단계는
폴리머 체인(polymer chain)들을 포함하는 도포액을 상기 스페이서층 상에 도포하는 단계;
상기 스페이서층 표면과 상기 폴리머 체인들이 결합되도록 어닐링(annealing)하는 단계; 및
상기 폴리머 체인들 중 미결합된 폴리머 체인들을 제거하는 단계를 포함하는 미세 패턴 형성 방법.
forming pillars on the lower layer;
Partial portions of a spacer layer covering sidewalls of the pillars abut against each other to provide first interstitial spaces having laterally concave cleavage shapes in a central portion between the pillars ( spacer) forming a layer; and
Forming a healing layer of a polymer material on the spacer layer to provide a second interspace in the first interspace by filling the trough-shaped portion of the first interspace;
The step of forming the healing layer is
applying a coating solution containing polymer chains on the spacer layer;
annealing the spacer layer surface to bond the polymer chains; and
and removing unbound polymer chains from among the polymer chains.
◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 2 was abandoned when paying the registration fee.◈ 제1항에 있어서,
상기 제1사이 공간은
상기 필라들의 측벽들을 덮고 서로 측방향으로 맞닿는 상기 스페이서(spacer)층의 일부 부분들로 둘러싸인 미세 패턴 형성 방법.
According to claim 1,
The space between the first
A method of forming a fine pattern that covers sidewalls of the pillars and is surrounded by some portions of the spacer layer that are in lateral contact with each other.
◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 3 was abandoned when paying the registration fee.◈ 제1항에 있어서,
상기 힐링층은
상기 제2사이 공간이 상기 필라의 평면 형상과 실질적으로 동일한 평면 형상을 가지도록 형성되는 미세 패턴 형성 방법.
According to claim 1,
The healing layer
The method of forming a fine pattern in which the second interspace is formed to have a planar shape substantially the same as a planar shape of the pillar.
삭제delete ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 5 was abandoned when paying the registration fee.◈ 제1항에 있어서,
상기 어닐링(annealing)하는 단계는
상기 스페이서층 표면에 상기 폴리머 체인들이 그라프팅(grafting)되고 인탱클(entanglement)되는 반응을 유도하도록 상기 폴리머 체인들을 어닐링(annealing)하고,
상기 미결합된 폴리머 체인들을 제거하는 단계는
상기 그라프팅(grafting) 및 인탱클(entanglement) 반응에 참여하지 않은 미반응 폴리머 체인들을 제거하는 단계를 포함하는 미세 패턴 형성 방법.
According to claim 1,
The annealing step
annealing the polymer chains to induce a reaction in which the polymer chains are grafted and entangled on the surface of the spacer layer;
The step of removing the unbound polymer chains is
and removing unreacted polymer chains that do not participate in the grafting and entanglement reactions.
◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 6 was abandoned when paying the registration fee.◈ 제5항에 있어서,
상기 인탱클된 폴리머 체인들이
상기 제1사이 공간의 상기 골 부분을 메우는 미세 패턴 형성 방법.
6. The method of claim 5,
The entangled polymer chains
A method of forming a fine pattern to fill the valley portion of the first interspace.
◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 7 was abandoned when paying the registration fee.◈ 제1항에 있어서,
상기 폴리머 체인(polymer chain)은
어느 한 끝단에 상기 스페이서층의 표면과 반응하는 반응기(functional group)을 가지는 미세 패턴 형성 방법.
According to claim 1,
The polymer chain is
A method of forming a fine pattern having a functional group reacting with the surface of the spacer layer at one end.
◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 8 was abandoned when paying the registration fee.◈ 제7항에 있어서,
상기 어닐링 단계는
상기 스페이서층의 표면에 존재하는 표면 반응기와 상기 반응기가 공유 결합을 이루도록 수행되는 미세 패턴 형성 방법.
8. The method of claim 7,
The annealing step is
A method of forming a fine pattern in which the surface reactive group and the reactive group present on the surface of the spacer layer form a covalent bond.
◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 9 was abandoned at the time of payment of the registration fee.◈ 제1항에 있어서,
상기 힐링층을 형성하는 단계 이전에
상기 스페이서층의 표면에 대해 표면 처리 어닐링 과정을 수행하는 단계를 더 포함하는 미세 패턴 형성 방법.
According to claim 1,
Before the step of forming the healing layer
The method further comprising the step of performing a surface treatment annealing process on the surface of the spacer layer.
◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 10 was abandoned when paying the registration fee.◈ 제1항에 있어서,
상기 제2사이 공간들을
상기 하부층을 관통하도록 연장시키는 단계를 더 포함하는 미세 패턴 형성 방법.
According to claim 1,
the spaces between the second
The method of forming a fine pattern further comprising the step of extending to penetrate the lower layer.
◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 11 was abandoned when paying the registration fee.◈ 제10항에 있어서,
상기 제2사이 공간들을 연장시키는 단계 이전에
상기 필라들을 선택적으로 제거하여 제3사이 공간들을 형성하는 단계를 더 포함하는 미세 패턴 형성 방법.
11. The method of claim 10,
before the step of extending the second interspaces
The method further comprising forming third interspaces by selectively removing the pillars.
하부층 상에 필라(pillar)들을 형성하는 단계;
상기 필라들의 측벽들을 덮고 제1사이 공간(interstitial space)들을 상기 필라들 사이의 중앙 부분에 제공하는 스페이서(spacer)층을 형성하는 단계; 및
상기 스페이서층의 측벽 표면 상에 상기 측벽 표면의 프로파일(profile)을 완만하게 완화(smoothing)하는 폴리머(polymer) 물질의 힐링(healing)층을 형성하는 단계;를 포함하고,
상기 힐링층을 형성하는 단계는
폴리머 체인(polymer chain)들을 포함하는 도포액을 상기 스페이서층 상에 도포하는 단계;
상기 스페이서층 표면과 상기 폴리머 체인들이 결합되도록 어닐링(annealing)하는 단계; 및
상기 폴리머 체인들 중 미결합된 폴리머 체인들을 제거하는 단계를 포함하는 미세 패턴 형성 방법.
forming pillars on the lower layer;
forming a spacer layer covering sidewalls of the pillars and providing first interstitial spaces in a central portion between the pillars; and
forming a healing layer of a polymer material for gently smoothing a profile of the sidewall surface on the sidewall surface of the spacer layer;
The step of forming the healing layer is
applying a coating solution containing polymer chains on the spacer layer;
annealing the spacer layer surface to bond the polymer chains; and
and removing unbound polymer chains from among the polymer chains.
◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 13 was abandoned when paying the registration fee.◈ 제12항에 있어서,
상기 힐링층은
상기 스페이서층의 표면에 존재하는 홈 또는 골 형상을 메워 완만한 표면으로 완화시키는 미세 패턴 형성 방법.
13. The method of claim 12,
The healing layer
A method of forming a fine pattern by filling the grooves or valleys existing on the surface of the spacer layer to create a smooth surface.
하부층 상에 측벽에 오목한 골(cleavage) 형상들을 가지고 상호 간의 사이에 제1사이 공간들을 가지는 패턴 구조물들을 형성하는 단계; 및
상기 패턴 구조물들의 측벽들 상에 상기 골 형상들을 메워 상기 제1사이 공간 내에 제2사이 공간을 제공하는 폴리머(polymer) 물질의 힐링(healing)층을 형성하는 단계;를 포함하고,
상기 힐링층을 형성하는 단계는
폴리머 체인(polymer chain)들을 포함하는 도포액을 상기 패턴 구조물들의 측벽 상에 도포하는 단계;
상기 패턴 구조물들의 표면과 상기 폴리머 체인들이 결합되도록 어닐링(annealing)하는 단계; 및
상기 폴리머 체인들 중 미결합된 폴리머 체인들을 제거하는 단계를 포함하는 미세 패턴 형성 방법.
forming pattern structures having first interspaces therebetween having concave cleavage shapes on the sidewalls on the lower layer; and
Forming a healing layer of a polymer material that provides a second interspace in the first interspace by filling the valley shapes on the sidewalls of the pattern structures;
The step of forming the healing layer is
applying a coating liquid containing polymer chains on the sidewalls of the pattern structures;
annealing so that the surface of the pattern structures and the polymer chains are bonded; and
and removing unbound polymer chains from among the polymer chains.
삭제delete ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 16 has been abandoned at the time of payment of the registration fee.◈ 제14항에 있어서,
상기 어닐링(annealing)하는 단계는
상기 패턴 구조물들의 표면에 상기 폴리머 체인들이 그라프팅(grafting)되고 인탱클(entanglement)되는 반응을 유도하도록 상기 폴리머 체인들을 어닐링(annealing)하고,
상기 미결합된 폴리머 체인들을 제거하는 단계는
상기 그라프팅(grafting) 및 인탱클(entanglement) 반응에 참여하지 않은 미반응 폴리머 체인들을 제거하는 단계를 포함하는 미세 패턴 형성 방법.
15. The method of claim 14,
The annealing step
annealing the polymer chains to induce a reaction in which the polymer chains are grafted and entangled on the surface of the pattern structures;
The step of removing the unbound polymer chains is
and removing unreacted polymer chains that do not participate in the grafting and entanglement reactions.
◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 17 was abandoned when paying the registration fee.◈ 제16항에 있어서,
상기 인탱클된 폴리머 체인들이
상기 패턴 구조물들의 측벽들에 위치하는 상기 골 부분을 메우는 미세 패턴 형성 방법.
17. The method of claim 16,
The entangled polymer chains
A method of forming a fine pattern to fill the valley portions located on the sidewalls of the pattern structures.
◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 18 was abandoned when paying the registration fee.◈ 제14항에 있어서,
상기 폴리머 체인(polymer chain)은
어느 한 끝단에 상기 스페이서층의 표면과 반응하는 반응기(functional group)을 가지는 미세 패턴 형성 방법.
15. The method of claim 14,
The polymer chain is
A method of forming a fine pattern having a functional group reacting with the surface of the spacer layer at one end.
◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 19 was abandoned at the time of payment of the registration fee.◈ 제18항에 있어서,
상기 어닐링 단계는
상기 패턴 구조물들의 표면에 존재하는 표면 반응기와 상기 반응기가 공유 결합을 이루도록 수행되는 미세 패턴 형성 방법.
19. The method of claim 18,
The annealing step is
A method of forming a fine pattern in which a surface reactive group and the reactive group present on the surface of the pattern structures are carried out to form a covalent bond.
◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 20 was abandoned when paying the registration fee.◈ 제14항에 있어서,
상기 힐링층을 형성하는 단계 이전에
상기 패턴 구조물들의 표면에 대해 표면 처리 어닐링 과정을 수행하는 단계를 더 포함하는 미세 패턴 형성 방법.
15. The method of claim 14,
Before the step of forming the healing layer
The method further comprising the step of performing a surface treatment annealing process on the surface of the pattern structures.
KR1020160033473A 2016-03-21 2016-03-21 Method for forming fine patterns KR102463922B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160033473A KR102463922B1 (en) 2016-03-21 2016-03-21 Method for forming fine patterns
US15/236,680 US9911605B2 (en) 2016-03-21 2016-08-15 Methods of forming fine patterns
CN201610829332.XA CN107221492B (en) 2016-03-21 2016-09-18 Method for forming fine pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160033473A KR102463922B1 (en) 2016-03-21 2016-03-21 Method for forming fine patterns

Publications (2)

Publication Number Publication Date
KR20170109732A KR20170109732A (en) 2017-10-10
KR102463922B1 true KR102463922B1 (en) 2022-11-08

Family

ID=59847743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160033473A KR102463922B1 (en) 2016-03-21 2016-03-21 Method for forming fine patterns

Country Status (3)

Country Link
US (1) US9911605B2 (en)
KR (1) KR102463922B1 (en)
CN (1) CN107221492B (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102655137B1 (en) 2018-03-20 2024-04-04 도쿄엘렉트론가부시키가이샤 Metrology-integrated board processing tools and methods of using them
SG11202009105YA (en) * 2018-03-20 2020-10-29 Tokyo Electron Ltd Self-aware and correcting heterogenous platform incorporating integrated semiconductor processing modules and method for using same
CN112189255A (en) * 2018-03-20 2021-01-05 东京毅力科创株式会社 Operating platform and method for integrated end-to-end self-aligned multi-patterning process
KR20200078029A (en) 2018-12-21 2020-07-01 삼성전자주식회사 Semiconductor device and Method for fabricating thereof
CN115377010A (en) * 2021-05-19 2022-11-22 长鑫存储技术有限公司 Forming method of semiconductor structure and semiconductor structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009507375A (en) * 2005-09-01 2009-02-19 マイクロン テクノロジー, インク. Mask pattern having spacers for increasing pitch and method for forming the same
US20120153175A1 (en) 2010-12-21 2012-06-21 Carestream Health, Inc. Digital radiographic detector array including spacers and methods for same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674970B1 (en) * 2005-04-21 2007-01-26 삼성전자주식회사 Method for fabricating small pitch patterns by using double spacers
US7696101B2 (en) * 2005-11-01 2010-04-13 Micron Technology, Inc. Process for increasing feature density during the manufacture of a semiconductor device
US8394483B2 (en) * 2007-01-24 2013-03-12 Micron Technology, Inc. Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly
US8426313B2 (en) * 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8084347B2 (en) * 2008-12-31 2011-12-27 Sandisk 3D Llc Resist feature and removable spacer pitch doubling patterning method for pillar structures
US8133664B2 (en) * 2009-03-03 2012-03-13 Micron Technology, Inc. Methods of forming patterns
US8815747B2 (en) * 2010-06-03 2014-08-26 Micron Technology, Inc. Methods of forming patterns on substrates
KR101175247B1 (en) 2010-11-30 2012-08-21 에스케이하이닉스 주식회사 Method for manufacturing semiconductor device using spacer patterning
US20150024597A1 (en) * 2013-07-16 2015-01-22 HGST Netherlands B.V. Method for sidewall spacer line doubling using polymer brush material as a sacrificial layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009507375A (en) * 2005-09-01 2009-02-19 マイクロン テクノロジー, インク. Mask pattern having spacers for increasing pitch and method for forming the same
US20120153175A1 (en) 2010-12-21 2012-06-21 Carestream Health, Inc. Digital radiographic detector array including spacers and methods for same

Also Published As

Publication number Publication date
US20170271149A1 (en) 2017-09-21
CN107221492A (en) 2017-09-29
KR20170109732A (en) 2017-10-10
CN107221492B (en) 2020-08-14
US9911605B2 (en) 2018-03-06

Similar Documents

Publication Publication Date Title
KR102463922B1 (en) Method for forming fine patterns
US9086632B2 (en) Fine pattern structures having block co-polymer materials and methods of fabricating the same
TWI609242B (en) Use of grapho-epitaxial directed self-assembly to precisely cut lines
US9691614B2 (en) Methods of forming different sized patterns
US8999862B1 (en) Methods of fabricating nano-scale structures and nano-scale structures fabricated thereby
US8389413B2 (en) Method of manufacturing semiconductor device
US9190274B2 (en) Methods of fabricating fine patterns
US9257281B2 (en) Methods of fabricating a pattern using the block co-polymer materials
CN102299137B (en) Semiconductor device and the method manufacturing this device
US9721795B2 (en) Methods of forming patterns having different shapes
US20110250757A1 (en) Method of manufacturing semiconductor device
KR102225696B1 (en) Method of fabricating interconnection structure
US20090170031A1 (en) Method of forming a pattern of a semiconductor device
KR102105196B1 (en) Method for fabricating semiconductor device
TW201814828A (en) Photobucket floor colors with selective grafting
KR102329895B1 (en) Method of forming patterns
US10504726B2 (en) Nano-scale structures
KR100942074B1 (en) Method of forming a micro pattern in a semiconductor device
KR102359371B1 (en) Method for forming patterns in honeycomb array
KR20180054956A (en) Method of forming fine patterns using spacer
KR20180058125A (en) Method of forming patterns by using imprint process
KR100506939B1 (en) Fabrication Method of A Semiconductor Device Using A Organic Film
KR20240032306A (en) Methods of forming a wiring structure
KR20080004784A (en) Method for fabricating semiconductor memory device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant