KR102462468B1 - 디스플레이 장치의 휘도 보정 모듈 및 방법 - Google Patents

디스플레이 장치의 휘도 보정 모듈 및 방법 Download PDF

Info

Publication number
KR102462468B1
KR102462468B1 KR1020160055043A KR20160055043A KR102462468B1 KR 102462468 B1 KR102462468 B1 KR 102462468B1 KR 1020160055043 A KR1020160055043 A KR 1020160055043A KR 20160055043 A KR20160055043 A KR 20160055043A KR 102462468 B1 KR102462468 B1 KR 102462468B1
Authority
KR
South Korea
Prior art keywords
pixel
digital data
luminance
pixels
allocated
Prior art date
Application number
KR1020160055043A
Other languages
English (en)
Other versions
KR20170126040A (ko
Inventor
김정재
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160055043A priority Critical patent/KR102462468B1/ko
Publication of KR20170126040A publication Critical patent/KR20170126040A/ko
Application granted granted Critical
Publication of KR102462468B1 publication Critical patent/KR102462468B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

본 발명은 디스플레이 장치의 휘도 보정 모듈 및 방법에 관한 것으로, 보다 상세하게는 보정 대상 화소의 휘도에 기초하여 휘도 보상 계수를 결정하고, 복수의 화소 각각에 할당된 디지털 데이터의 평균값과 보정 대상 화소에 할당된 디지털 데이터 간의 차이값을 산출하여 보상 대상 화소에 할당된 디지털 데이터를 보정하는 것을 특징으로 한다. 이로 인해, 본 발명은 동일한 게이트 라인에 연결된 복수의 화소 간에 발생하는 휘도 편차를 줄이고 영상 화질 저하를 방지할 수 장점이 있다.

Description

디스플레이 장치의 휘도 보정 모듈 및 방법{Module and method for correcting luminance of display apparatus}
본 발명은 디스플레이 장치의 휘도 보정 모듈 및 방법에 관한 것이다.
기존의 음극선관(Cathode Ray Tube)표시장치를 대체하기 위한 평판표시장치(Flat Panel Display)로는 액정표시소자(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시장치(Plasma Display Panel) 및 유기발광 표시장치(Organic Light-Emitting Diode Display, OLED Display) 등이 있다.
이중, 유기발광 다이오드(OLED)는 높은 휘도와 낮은 동작 전압 특성을 가지며, 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(CONTRAST RATIO)가 크고, 초박형 디스플레이의 구현이 용이하다. 또한, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이라는 장점이 있다.
도 1은 종래의 디스플레이 장치에 포함된 화소(P)에 대한 등가 회로도이다.
도 1을 참조하면, 화소(P)는 스캔 신호(SCAN)에 대응하여 데이터 전압(Vdata)을 구동 트랜지스터(Tdr)의 게이트 단자에 인가하는 스캔 트랜지스터(Tsc)를 포함한다.
또한, 화소(P)는 게이트 단자에 인가되는 데이터 전압(Vdata)에 따라 유기발광 다이오드(OLED)의 구동전류(Ioled)를 발생시키는 구동 트랜지스터(Tdr)를 포함한다. 이때, 구동 트랜지스터(Tdr)의 게이트 단자 및 소스 단자의 전압을 저장하는 스토리지 커패시터(Cst)가 구동 트랜지스터(Tdr)의 게이트 단자 및 소스 단자 사이에 연결된다.
또한, 구동 트랜지스터(Tdr)의 소스 단자에는 유기발광 다이오드(OLED)의 애노드 단자가 연결되고, 구동 트랜지스터(TDR)의 드레인 단자 및 유기발광 다이오드(OLED)의 캐소드 단자 각각에는 고전위 구동 전압(EVDD) 및 저전위 구동 전압(EVSS)이 공급되어 구동 트랜지스터(Tdr)와 유기발광 다이오드(OLED)가 구동된다.
보다 구체적으로, 화소(P)에 하이 레벨의 스캔 신호(SCAN)가 인가되면 스캔 트랜지스터(Tsc)가 턴-온되고, 데이터 라인(DL)을 통해 데이터 전압(Vdata)이 구동 트랜지스터(Tdr)의 게이트 단자에 인가된다.
다음으로, 화소(P)에 하이 레벨의 센싱 신호(SENSE)가 인가되면 센싱 트랜지스터(Tss)가 턴-온되고, 구동 트랜지스터(Tdr)의 소스 단자에 소정의 기준 전압(Vref)이 인가된다.
구동 트랜지스터(Tdr)의 게이트 단자 및 소스 단자 각각에 데이터 전압(Vdata) 및 기준 전압(Vref)이 인가된 후 화소(P)에 로우 레벨의 스캔 신호(SCAN)와 센싱 신호(SENSE)를 인가하여 스캔 트랜지스터(Tsc) 및 센싱 트랜지스터(Tss)를 턴-오프시킨다.
이에 따라, 구동 트랜지스터(Tdr)의 게이트-소스 단자에는 데이터 전압(Vdata)과 기준 전압(Vref)의 전압차가 인가되어 구동전류(Ioled)가 발생된다. 이때, 스토리지 커패시터(Cst)의 양단에는 데이터 전압(Vdata)과 기준 전압(Vref)의 전압차가 충전되어 구동 트랜지스터(Tdr)의 게이트-소스 단자에 인가되는 전압이 유지된다.
구동 트랜지스터(Tdr)가 작동하여 구동전류(Ioled)에 의해 유기발광 다이오드(OLED)가 작동하면 유기발광 다이오드(OLED)의 애노드 단자에 인가된 전압이 상승한다.
이로 인해, 구동 트랜지스터(Tdr)의 소스 단자의 전압이 상승하고, 구동 트랜지스터(Tdr)의 게이트-소스 단자에 연결된 스토리지 커패시터(Cst)에 의해 구동 트랜지스터(Tdr)의 게이트 단자의 전압도 상승한다.
이후, 구동 트랜지스터(Tdr)의 게이트 단자와 연결된 스캔 트랜지스터(Tsc)의 소스 단자의 전압도 상승하고, 스캔 트랜지스터(Tsc)의 게이트-소스 단자에 연결된 기생 커패시터에 의해 스캔 트랜지스터(Tsc)의 게이트 단자의 전압도 상승한다.
스캔 트랜지스터(Tsc)의 게이트-소스 단자의 전압이 상승하면 미세하게 스캔 트랜지스터(Tsc)가 턴-온되어 스토리지 커패시터(Cst)에 충전된 전압 일부가 유실된다.
이로 인해, 구동 트랜지스터(Tdr)의 게이트-소스 단자에 인가되는 전압과 구동전류(Ioled)가 차례로 감소하여 유기발광 다이오드(OLED)의 휘도가 감소하는 문제점이 있다.
또한, 스캔 트랜지스터(Tsc)의 게이트 단자의 전압이 상승하면 스캔 트랜지스터(Tsc)의 게이트 단자와 연결된 게이트 라인(GL)의 전압도 상승하게 되고, 게이트 라인(G)에 연결된 다른 화소(P')의 스캔 트랜지스터(Tsc')의 게이트 단자의 전압 또한 상승하게 된다.
이로 인해, 다른 화소(P')의 스캔 트랜지스터(Tsc') 또한 게이트-소스 단자의 전압이 상승하여 스캔 트랜지스터(Tsc')가 턴-온되고, 스토리지 커패시터(Cst')에 충전된 전압 일부가 유실된다.
따라서, 다른 화소(P')의 유기발광 다이오드(OLED') 또한 입력된 데이터 전압에 의한 휘도와 달리 휘도가 감소하는 문제점이 있다.
한편, 화소(P)에 높은 데이터 전압(Vdata)이 입력될수록 구동전류(Ioled)가 증가하여 유기발광 다이오드(OLED)의 애노드 단자의 전압이 증가한다.
이에 따라, 화소(P)에 높은 데이터 전압(Vdata)이 입력되면 스캔 트랜지스터(Tsc)가 턴-온되는 정도가 커져 유실되는 구동 트랜지스터(Tdr)의 게이트-소스 단자의 전압 또한 증가함으로써, 유기발광 다이오드(OLED)의 휘도 감소량이 증가하는 문제점이 있다.
본 발명은 보정 대상 화소의 휘도에 기초하여 휘도 보상 계수를 결정하고, 복수의 화소 각각에 할당된 디지털 데이터의 평균값과 보정 대상 화소에 할당된 디지털 데이터 간의 차이값 및 결정된 휘도 보상 계수를 이용하여 보상 대상 화소에 할당된 디지털 데이터를 보정할 수 있는 디스플레이 장치의 휘도 보정 모듈 및 방법을 제공하는 것을 목적으로 한다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
본 발명은 전술한 바와 같이 유기발광 다이오드가 구동 시 유기발광 다이오드의 애노드 단자의 전압이 증가함으로써 발생하는 동일한 게이트 라인에 연결된 화소들의 휘도 저하 문제를 개선하기 위한 기술이다.
이에 따라, 본 발명에서는 보정 대상 화소의 휘도에 기초하여 휘도 보상 계수를 결정하고, 복수의 화소 각각에 할당된 디지털 데이터의 평균값과 보정 대상 화소에 할당된 디지털 데이터 간의 차이값을 산출한다. 이를 이용하여, 본 발명에서는 휘도 보상 계수 및 차이값을 이용하여 보상 대상 화소에 할당된 디지털 데이터를 보정하는 것을 특징으로 한다.
이로 인해, 본 발명은 복수의 화소 각각에 할당된 디지털 데이터의 평균값과 보정 대상 화소에 할당된 디지털 데이터 간의 차이값을 이용하여 보상 대상 화소에 할당된 디지털 데이터를 보정함으로써, 동일한 게이트 라인에 연결된 복수의 화소 간에 발생하는 휘도 편차를 줄이고 영상 화질 저하를 방지할 수 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 휘도 보정 모듈은 복수의 제1 화소 각각에 할당된 디지털 데이터의 평균값과 제1 화소 중 어느 하나의 제2 화소에 할당된 디지털 데이터 간의 차이값을 산출하는 산출부, 제2 화소의 휘도에 기초하여 휘도 보정 계수를 결정하는 결정부 및 차이값과 휘도 보정 계수를 이용하여 제2 화소에 할당된 디지털 데이터를 보정하는 보정부를 포함한다. 또한, 본 발명에 따른 디스플레이 장치는 상술된 휘도 보정 모듈을 포함한다.
또한, 본 발명에 따른 휘도 보정 방법은 복수의 제1 화소 중 어느 하나의 제2 화소의 휘도에 기초하여 휘도 보정 계수를 결정하는 단계, 제1 화소 각각에 할당된 디지털 데이터의 평균값과 제2 화소에 할당된 디지털 데이터 간의 차이값을 산출하는 단계; 및 차이값과 휘도 보정 계수를 이용하여 제2 화소에 할당된 디지털 데이터를 보정하는 단계를 포함한다.
전술한 바와 같은 본 발명에 의하면 보정 대상 화소의 화소에 기초하여 휘도 보정 계수를 결정하고 화소 각각에 할당된 디지털 데이터의 평균값과 보정 대상 화소에 할당된 디지털 데이터 간의 차이값 및 휘도 보정 계수를 이용하여 보상 대상 화소에 할당된 디지털 데이터를 보정함으로써, 동일한 게이트 라인에 연결된 복수의 화소 간에 발생하는 휘도 편차를 줄일 수 있다.
도 1은 종래의 디스플레이 장치에 포함된 화소에 대한 등가 회로도.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 구성을 개략적으로 도시한 도면.
도 3은 본 발명의 일 실시예에 따른 화소의 구성을 구체적으로 도시한 도면.
도 4는 본 발명의 일 실시예에 따른 휘도 보정 모듈의 구성을 개략적으로 도시한 도면.
도 5는 본 발명의 일 실시예에 따른 휘도 보정 방법을 도시한 순서도.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치(1000)의 구성을 개략적으로 도시한 도면이다. 도 2를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(1000)는 패널(100), 게이트 드라이버(200), 데이터 드라이버(300), 패널 제어부(400) 및 전원 공급부(500)를 포함하여 구성될 수 있다.
본 발명의 일 실시예에 따른 디스플레이 장치(1000)의 패널(100)은 유기발광 다이오드(OLED)로 구성되는 화소(110)들을 포함하며, 적어도 세 개의 화소(110)들로 형성되는 단위화소(120)들 각각에는 하나의 기준 전압 라인(RL)이 형성되어 데이터 드라이버(300)와 연결된다.
또한, 패널(100)에는 화소(110)들이 형성되는 화소 영역을 정의하며 화소(110)의 구동을 제어하는 신호 라인들이 형성되어 있다.
이러한, 신호 라인들은 제 1 내지 제 g(단, g은 자연수) 게이트 라인(GL1 내지 GLg), 제 1 내지 제 g 센싱 라인(SL1 내지 SLg), 제 1 내지 제 d(단, d은 g보다 큰 자연수) 데이터 라인(DL1 내지 DLd), 제 1 내지 제 d/4 기준 전압 라인(RL1 내지 RL(d/4)), 복수의 고전위 구동 전압 라인(HPL1 내지 HPLd) 및 적어도 하나의 저전위 구동 전압 라인(LPL1 내지 LPLd)을 포함하여 이루어질 수 있다.
다음, 제 1 내지 제 g 게이트 라인(GL1 내지 GLg) 각각은 패널(100)의 제 1 방향, 즉 가로 방향을 따라 일정한 간격을 가지도록 나란하게 형성된다.
또한, 제 1 내지 제 g 센싱 라인(SL1 내지 SLg) 각각은 게이트 라인들(GL1 내지 GLg) 각각과 나란하도록 일정한 간격으로 형성될 수 있다.
다음, 제 1 내지 제 d 데이터 라인(DL1 내지 DLd)은, 게이트 라인들(GL1 내지 GLg) 및 센싱 라인들(SL1 내지 SLg) 각각과 교차하도록 패널(100)의 제 2 방향, 즉 세로 방향을 따라 일정한 간격을 가지도록 나란하게 형성될 수 있다.
또한, 제 1 내지 제 d/4 기준 전압 라인(RL1 내지 RL(d/4)) 각각은 데이터 라인들(DL1 내지 DL(d/4)) 각각과 나란하도록 일정한 간격으로 형성될 수 있다. 적어도 세 개의 화소(110)들은 하나의 단위화소(120)를 형성하고 있다.
보다 구체적으로, 네 개의 화소(110)들(적색 화소(R), 백색화소(W), 녹색화소(G) 및 청색화소(B))이 하나의 단위화소(120)를 형성하고, 단위화소(120)에는 하나의 기준 전압 라인(RL)이 형성되어 있다. 따라서, 패널(100)의 수평라인에 d개의 데이터 라인들(DL1 to DLd)이 형성되어 있는 경우, 기준 전압 라인(RL)들의 갯수는, d/4개가 된다.
한편, 복수의 고전위 구동 전압 라인(HPL1 내지 HPLd) 각각은 데이터 라인들(DL1 내지 DLd) 각각과 나란하도록 일정한 간격으로 형성될 수 있다. 여기서, 복수의 고전위 구동 전압 라인(HPL1 내지 PLdA) 각각은 기준 전압 라인들(RL1 내지 RLd) 각각과 나란하도록 일정한 간격으로 형성될 수도 있다.
또한, 복수의 고전위 구동 전압 라인(HPL1 내지 HPLd) 각각은 전압공급부(500)로부터 공급되는 고전위 구동 전압(EVDD)을 각 화소(110)에 제공한다.
이를 위하여, 복수의 고전위 구동 전압 라인(HPL1 내지 HPLd) 각각은 패널(100)의 상측 및/또는 하측에 형성된 고전위 구동 전압 공통 라인(CPL1)에 공통적으로 연결될 수 있으며, 이 경우, 고전위 구동 전압 공통 라인(CPL1)은 전압공급부(500)에 연결되어 전압공급부(500)로부터 공급되는 고전위 구동 전압(EVDD)을 복수의 고전위 구동 전압 라인(HPL1 내지 HPLd) 각각에 전달한다.
다음, 적어도 하나의 저전위 구동 전압 라인(LPL1 내지 LPLd)은 패널(100)의 전면(全面)에 통자로 형성되거나, 데이터 라인들(DL1 내지 DLd) 또는 기준 전압 라인들(RL1 내지 RL(d/4))과 각각과 나란하도록 일정한 간격으로 형성될 수도 있다.
적어도 하나의 저전위 구동 전압 라인은 전압공급부(500)로부터 공급되는 저전위 구동 전압(EVSS)을 각 화소(110)에 공급한다. 이를 위하여, 저전위 구동 전압 라인들(LPL1 내지 LPLd) 각각은 패널(100)의 상측 및/또는 하측에 형성된 저전위 구동 전압 공통 라인(CPL2)에 공통적으로 연결될 수 있다.
이때, 저전위 구동 전압 공통 라인(CPL2)은 전압공급부(500)에 연결되어 전압공급부(500)로부터 공급되는 저전위 구동 전압(EVSS)을 복수의 저전위 구동 전압 라인(LPL1 내지 LPLd) 각각에 전달한다.
도 3은 본 발명의 일 실시예에 따른 화소(110)의 구성을 구체적으로 도시한 도면이다.
도 3을 참조하면, 화소(110)는 화소 구동 회로(PDC) 및 유기발광 다이오드(OLED)를 포함하여 이루어질 수 있다.
화소 구동 회로(PDC)는 스캔 트랜지스터(Tsc), 센싱 트랜지스터(Tss), 구동 트랜지스터(Tdr) 및 스토리지 캐패시터(Cst)를 포함한다. 여기서, 트랜지스터들(Tsc, Tss, Tdr)은 박막 트랜지스터(TFT)로서, a-Si TFT, poly-Si TFT, Oxide TFT, Organic TFT 등이 될 수 있다.
스캔 트랜지스터(Tsc)는 샘플링 시 제 1 스캔 펄스(SP1)에 의해 스위칭되어 데이터 라인(DL)에 공급되는 데이터 전압(Vdata)을 출력한다. 이를 위해, 스캔 트랜지스터(Tsc)는 인접한 게이트 라인(GL)에 연결된 게이트 단자, 인접한 데이터 라인(DL)에 연결된 소스 단자 및 구동 트랜지스터(Tdr)의 게이트 단자인 제 1 노드(d1)에 연결된 드레인 단자를 포함한다.
센싱 트랜지스터(Tss)는 샘플링 시 제 2 스캔 펄스(SP2)에 의해 스위칭되어 기준 전압 라인(RL)에 공급되는 기준 전압(Vref)을 구동 트랜지스터(Tdr)의 소스 단자인 제 2 노드(n2)에 공급한다.
이를 위해, 센싱 트랜지스터(Tss)는 인접한 센싱 라인(SL)에 연결된 게이트 단자, 인접한 기준 전압 라인(RL)에 연결된 소스 단자 및 제 2 노드(n1)에 연결된 드레인 단자를 포함한다.
스토리지 캐패시터(Cst)는 구동 트랜지스터(Tdr)의 게이트 단자와 소스 단자, 즉, 제 1 및 제 2 노드(n1, n2) 간에 접속되는 제 1 및 제 2 단자를 포함한다.
보다 구체적으로, 스토리지 캐패시터(Cst)의 제 1 단자는 제 1 노드(n1)에 연결되고, 스토리지 캐패시터(Cst)의 제 2 단자는 제 2 노드(n2)에 연결된다. 스토리지 캐패시터(Cst)는 샘플링 시 스캔 및 센싱 트랜지스터(Tsc, Tss) 각각의 스위칭에 따라 제 1 및 제 2 노드(n1, n2) 각각에 공급되는 전압의 차 전압을 충전한다.
이후, 화소 구동 회로(PDC)의 홀딩 및 이미션이 시작되면 스토리지 캐패시터(Cst)에 충전된 전압에 따라 구동 트랜지스터(Tdr)가 스위칭 된다.
또한, 화소 구동 회로(PDC)의 홀딩 및 이미션이 시작되면, 스캔 트랜지스터(Tsc) 및 센싱 트랜지스터(Tss)는 각각 제 1 스캔 펄스(SP1) 및 제 2 스캔 펄스(SP2)에 의해 턴-오프된다.
구동 트랜지스터(Tdr)는 스토리지 캐패시터(Cst)의 전압에 의해 턴-온됨으로써 고전위 구동 전압 라인(HPL)으로부터 유기발광 다이오드(OLED)로 흐르는 전류량을 제어한다.
이를 위해, 구동 트랜지스터(Tdr)는 제 1 노드(n1)에 연결된 게이트 단자, 제 2 노드(n2)에 연결된 소스 단자 및 고전위 구동 전압 라인(HPL)에 연결된 드레인 단자를 포함한다.
유기발광 다이오드(OLED)는 구동 트랜지스터(Tdr)로부터 공급되는 구동 전류(Ioled)에 의해 발광하여 구동 전류(Ioled)에 대응되는 휘도를 가지는 단색 광을 방출한다.
이를 위해, 유기발광 다이오드(OLED)는 제 2 노드(n2), 즉, 구동 트랜지스터(Tdr)의 소스 단자에 연결된 제 1 단자(예를 들어, 애노드 단자), 제 1 단자 상에 형성된 유기층(미도시) 및 유기층에 연결된 제 2 단자(예를 들어, 캐소드 단자)을 포함한다.
이때, 유기층은 정공 수송층/유기 발광층/전자 수송층으로 형성되거나, 또는 정공 주입층/정공 수송층/유기 발광층/전자 수송층/전자 주입층으로 형성될 수 있다.
또한, 유기층은 유기 발광층의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함할 수 있다. 그리고, 제 2 단자는 유기층 상에 형성되는 저전위 구동 전압 라인(LPL)이거나, 저전위 구동 전압 라인(LPL)에 연결되도록 유기층 상에 추가로 형성될 수 있다.
한편, 도 1 참조하여 설명한 바와 같이, 유기발광 다이오드(OLED)가 구동 전류(Ioled)에 의해 발광하면 제 1 단자의 전압이 상승하고, 제1 단자의 전압 상승으로 인해 최종적으로 스캔 트랜지스터(Tsc)가 미세하게 턴-온되어 스토리지 커패시터(Cst)에 충전된 전압이 일부 유실된다.
또한, 동일한 게이트 라인(GL)에 연결된 다른 화소들도 1 단자의 전압 상승으로 인해 스캔 트랜지스터가 미세하게 턴-온되어 스토리지 커패시터에 충전된 전압이 일부 유실된다.
즉, 화소 구동 회로(PDC)가 샘플링을 완료하고 홀딩 및 이미션을 수행하는 순간 동일한 게이트 라인(GL)에 연결된 화소들의 스토리지 커패시터에 충전된 전압이 일부 유실된다. 이로 인해, 동일한 게이트 라인(GL)에 연결된 화소의 휘도가 감소하는 휘도 저하 현상이 발생한다.
다시 도 2를 참조하면, 게이트 드라이버(200)는 제 1 내지 제 g 게이트 라인(GL1 내지 GLg) 각각의 일측 및/또는 타측 각각에 연결된다. 게이트 드라이버(200)는 게이트 제어 신호(GCS)에 기초하여 순차적으로 쉬프트되는 제 1 스캔 펄스(SP1)를 생성하여 제 1 내지 제 g 게이트 라인(GL1 내지 GLg)에 순차적으로 공급한다.
게이트 드라이버(200)는 제 1 내지 제 g 센싱 라인(SL1 내지 SLg) 각각의 일측 및/또는 타측 각각에 연결된다. 게이트 드라이버(200)는 게이트 제어 신호(GCS)에 기초하여 순차적으로 쉬프트되는 제 2 스캔 펄스(SP2)를 생성하여 제 1 내지 제 g 센싱 라인(SL1 내지 SLg)에 순차적으로 공급한다.
이에 따라, 게이트 드라이버(200)는 게이트 제어 신호(GCS)에 기초하여 제1 및 제2 스캔 펄스(SP1, SP2)를 생성하여 스캔 및 센싱 트랜지스터(Tsc, Tss) 각각의 스위칭을 제어한다.
이러한 게이트 드라이버(200)는 각 화소(110)의 박막 트랜지스터 형성 공정과 함께 패널(100) 상에 직접 형성되거나, 또는, 집적 회로(IC) 형태로 형성되어 게이트 라인(GL)과 센싱 라인(SL)의 일측 및/또는 타측에 연결될 수 있다.
한편, 데이터 드라이버(300)는 제 1 내지 제 d 데이터 라인(DL1 내지 DLd)과 제 1 내지 제 d 기준 전압 라인(RL1 내지 RLd) 각각에 연결된다.
데이터 드라이버(300)는 패널 제어부(400)로부터 공급되는 데이터 제어 신호(DCS)에 따라 입력받은 디지털 데이터(DATA)를 데이터 전압(Vdata)으로 변환하여 해당 데이터 라인(DL1 내지 DLd)에 공급한다.
이를 위하여, 데이터 드라이버(300)는 디지털-아날로그 컨버터를 이용하여 패널 제어부(400)로부터 입력받은 디지털 데이터(DATA)를 데이터 전압(Vdata)으로 변환할 수 있다.
또한, 데이터 드라이버(300)는 기준 전압(Vref)을 제 1 내지 제 d/4 기준 전압 라인(RL1 내지 RL(d/4)) 각각에 공급한다.
패널 제어부(400)는 패널(100) 및 페널(100)에 포함된 화소(P)를 제어하기 위하여 게이트 제어 신호(GCS)와 데이터 제어 신호(DCS)를 생성하여 각각 게이트 드라이버(200) 및 데이터 드라이버(300)로 송신한다.
이때, 패널 제어부(400)는 타이밍 동기신호(TSS)를 입력받아 게이트 제어 신호(GCS)와 데이터 제어 신호(DCS)를 생성한다.
패널 제어부(400)는 영상 데이터(Ri, Gi, Bi)를 디지털 데이터(DATA)로 변환하고, 변환된 디지털 데이터(DATA)를 각각의 화소(110)에 할당한다.
패널 제어부(400)는 디스플레이 패널(1000)에 포함된 화소(110) 중에서 공통된 게이트 라인(GL)에 연결된 제1 화소(P)로 할당된 디지털 데이터(DATA)의 평균값과 제1 화소(P) 중 어느 하나의 제2 화소(P)에 할당된 디지털 데이터(DATA) 간의 차이값과 제2 화소(P)의 휘도에 기초하여 결정된 휘도 보정 계수를 이용하여 제2 화소(P)에 할당된 디지털 데이터(DATA)를 보정할 수 있다.
이때, 패널 제어부(400)는 본 발명의 일 실시예에 따른 휘도 보정 모듈(10)일 수 있다.
패널 제어부(400)의 구성 및 역할에 대한 설명은 휘도 보정 모듈(10)을 대신하여 구체적으로 설명하도록 한다.
도 4는 본 발명의 일 실시예에 따른 휘도 보정 모듈(10)의 구성을 개략적으로 도시한 도면이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 휘도 보정휘도 보정 모듈(10)은 할당부(11), 산출부(12), 측정부(13), 결정부(14) 및 보정부(15)를 포함하여 구성될 수 있다.
할당부(11)는 패널(100)에 포함된 화소(110) 각각에 디지털 데이터를 할당한다. 이때, 디지털 데이터는 영상 데이터로부터 변환된 디지털값일 수 있다.
할당부(11)가 디지털 데이터를 화소(110)에 할당하면 할당된 디지털 데이터는 상술된 데이터 드라이버(300)에 입력되어 데이터 전압으로 변환된다.
화소(110)의 구동 트랜지서터(Tdr)은 변환된 데이터 전압을 입력받아 유기발광 다이오드(OLED)로 구동 전류(Iolde)를 공급함으로써, 유기발광 다이오드(OLED)를 구동시킨다.
이때, 할당부(11)가 화소(110)에 할당하는 디지털 데이터의 크기는 데이터 전압 및 구동 전류(Iolde)와 비례하므로 크기가 큰 디지털 데이터가 화소(110)에 할당되면 크기가 큰 구동 전류(Iolde)가 흐른다.
화소(110)에 크기가 큰 구동 전류(Ioled)가 흐르면 도 1을 통해 설명한 바와 같이, 구동 트랜지서터(Tdr)의 게이트-소스 단자로부터 유실되는 전압의 크기가 커져 화소(110)의 휘도 저하가 증가하게 된다.
반대로, 할당부(11)가 화소(110)에 할당하는 디지털 데이터의 크기는 작으면 구동 트랜지서터(Tdr)의 게이트-소스 단자로부터 유실되는 전압의 크기가 작아 화소(110)의 휘도 저하량이 감소하게 된다.
산출부(12)는 패널(100)에 포함된 화소(110) 중에서 동일한 게이트 라인(GL)에 연결된 제1 화소에 할당된 디지털 데이터의 평균값을 산출한다.
이후, 산출부(12)는 제1 화소 중에서 휘도를 보정할 어느 하나의 제2 화소에 할당된 디지털 데이터와 상술된 평균값 간의 차이값을 산출한다.
산출부(12)는 하기의 수학식 1을 이용하여 제1 화소에 할당된 디지털 데이터의 평균값과 제2 화소에 할당된 디지털 데이터 간의 차이값을 산출할 수 있다.
<수학식 1>
ΔD = D_R - D_H
여기서, ΔD는 제1 화소에 할당된 디지털 데이터의 평균값과 제2 화소에 할당된 디지털 데이터 간의 차이값이고, D_R은 제2 화소에 할당된 디지털 데이터이고, D_H는 제1 화소에 할당된 디지털 데이터의 평균값일 수 있다.
이를 통해, 산출부(12)는 동일한 게이트 라인(GL)에 연결된 제1 화소들로부터 할당된 디지털 데이터의 평균값을 산출함으로써, 휘도를 보정하는데 있어서, 기준이 되는 데이터를 정확하게 산출할 수 있다.
한편, 할당부(11)는 휘도 보정 계수를 결정하기 위하여 화소(110)에 할당되는 디지털 데이터를 변경하여 패널(100)을 최대 휘도 모드 및 최소 휘도 모드로 제어한다.
보다 구체적으로, 할당부(11)는 패널(100)에 포함된 모든 화소(110)에 최대 디지털 데이터를 할당하는 최대 휘도 모드로 패널(100)을 구동시킨다. 여기서, 최대 디지털 데이터는 화이트 데이터일 수 있으며 예를 들어, 디지털값 "1023"일 수 있다.
또한, 할당부(11)는 제2 화소를 제외한 패널(100)에 포함된 모든 화소(110)에 최소 디지털 데이터를 할당하는 최소 휘도 모드로 패널(100)을 구동 시킨다. 여기서, 최소 디지털 데이터는 블랙 데이터일 수 있으며 예를 들어, 디지털값 "0"일 수 있다
측정부(13)는 할당부(11)가 패널(100)을 최대 휘도 모드로 구동 시 제2 화소의 최대 휘도를 측정하고, 결정부(11)가 패널(100)을 최소 휘도 모드로 구동 시 제2 화소의 최소 휘도를 측정한다.
즉, 측정부(13)는 패널(100)의 모든 화소(110)가 최대 휘도로 동작 시 제2 화소의 휘도를 최대 휘도로 측정하고, 제2 화소를 제외한 패널(100)의 모든 화소(110)가 최소 휘도로 동작 시 제2 화소의 휘도를 최소 화소로 측정한다.
할당부(11)는 측정부(13)로부터 측정된 제2 화소의 최소 화소가 최대 휘도와 동일하도록 제2 화소에 할당된 디지털 데이터를 변경하여 할당한다.
결정부(14)는 제2 화소의 최소 화소가 최대 휘도와 동일할 때 제2 화소에 할당된 디지털 데이터 및 최대 디지털 데이터에 기초하여 휘도 보정 계수를 결정할 수 있다.
결정부(14)는 하기의 수학식 2를 이용하여 휘도 보정 계수를 결정할 수 있다.
<수학식 2>
f = (Lmax - L2)/Lmax
여기서, f는 휘도 보정 계수이고, Lmax는 최대 디지털 데이터이고, L2는 제2 화소의 최소 화소가 최대 휘도와 동일할 때 제2 화소에 할당된 디지털 데이터일 수 있다.
이를 통해, 본 발명은 휘도를 보정하는데 사용되는 휘도 보정 계수를 결정하는데 있어서, 패널(100) 마다 상이한 패널 특성에 따른 실험 데이터를 획득하여 휘도 보정 계수를 결정함으로써, 패널 특성을 반영하여 제2 화소의 휘도를 보정할 수 있다.
보정부(15)는 제1 화소에 할당된 디지털 데이터의 평균값과 제2 화소에 할당된 디지털 데이터 간의 차이값 및 휘도 보정 계수를 이용하여 제2 화소에 할당된 디지털 데이터를 보정한다.
보다 구체적으로, 보정부(15)는 차이값에 비례하여 제2 화소에 할당된 디지털 데이터를 보정한다. 예를 들어, 제2 화소에 할당된 디지털 데이터가 평균값 보다 작은 경우 제2 화소에 할당된 디지털 데이터를 증가시켜 보정한다. 반대로, 제2 화소에 할당된 디지털 데이터가 평균값 보다 큰 경우 제2 화소에 할당된 디지털 데이터를 감소시켜 보정한다. 또한, 제2 화소에 할당된 디지털 데이터가 평균값과 동일한 경우 제2 화소에 할당된 디지털 데이터를 보정하지 않는다.
이때, 보정부(15)가 제2 화소에 할당된 디지털 데이터를 증가시키거나 감소시키는 값의 크기는 차이값에 비례한다.
보정부(15)는 하기의 수학식 3을 이용하여 제2 화소에 할당된 디지털 데이터를 보정할 수 있다.
<수학식 3>
D_T = D_R - F * ΔD
여기서, D_T는 보정 후의 제2 화소에 할당된 디지털 데이터이고, D_R는 보정 전의 제2 화소에 할당된 디지털 데이터이고, F는 휘도 보정 계수이고, ΔD는 제1 화소에 할당된 디지털 데이터의 평균값과 제2 화소에 할당된 디지털 데이터 간의 차이값일 수 있다.
이를 통해, 본 발명의 일 실시예에 따른 보정부(15)는 제2 화소에 할당된 디지털 데이터가 제1 화소에 할당된 디지털 데이터의 평균값 간의 차이가 감소하도록 제2 화소에 할당된 디지털 데이터를 보정할 수 있다.
이에 따라, 본 발명에 따르면 제2 화소의 휘도와 제1 화소의 휘도 간에 휘도차가 감소하고, 동일한 게이트 라인(GL)에 연결된 휘소 간에 휘도차 또한 감소하는 효과가 있다.
보정부(15)로부터 보정 후의 제2 화소에 할당된 디지털 데이터는 데이터 드라이버(300)로 입력되어 아날로그값인 데이터 전압으로 변환된다. 변환된 데이터 전압은 화소(110)에 입력되어 유기발광 다이오드(Ioled)를 구동시킨다.
한편, 본 발명에 따른 휘도 보정 모듈(10)은 제2 화소의 휘도 보정을 완료하고 제1 화소 중 휘도 보정을 수행하지 않은 다른 제2 화소에 대해 차례로 휘도 보정을 수행함으로써, 모든 제1 화소에 대해 휘도 보정을 완료할 수 있다.
이후, 휘도 보정 모듈(10)은 패널(100)에 포함된 복수의 게이트 라인(GL) 또한 차례로 휘도 보정을 수행함으로써 모든 복수의 게이트 라인(GL)에 대해 휘도 보정을 완료할 수 있다.
도 5는 본 발명의 일 실시예에 따른 휘도 보정 방법을 도시한 순서도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 휘도 보정 방법은 우선, 동일한 게이트 라인에 연결된 복수의 제1 화소 중 어느 하나의 제2 화소로부터 휘도를 측정한다(S501).
이때, S501 단계에서는 패널에 포함된 모든 화소에 최대 디지털 데이터를 할당하고, 제2 화소의 최대 휘도를 측정한다. 이후, 패널에 포함된 모든 화소 중 제2 화소를 제외한 화소에 최소 디지털 데이터를 할당하고, 제2 화소의 최소 휘도를 측정한다.
이후, 측정된 휘도에 기초하여 휘도 보정 계수를 결정한다(S502).
보다 구체적으로, S502 단계에서는 최소 휘도가 최대 휘도와 동일하도록 제2 화소에 할당되는 디지털 데이터를 변경한다. 이후, 최소 휘도가 최대 휘도와 동일할 때 제2 화소에 할당된 디지털 데이터와 최대 디지털 데이터에 기초하여 휘도 보정 계수를 결정한다.
S502 단계에서는 하기의 수학식 4를 이용하여 휘도 보정 계수를 결정할 수 있다.
<수학식 4>
f = (Lmax - L2)/Lmax
여기서, f는 휘도 보정 계수이고, Lmax는 최대 디지털 데이터이고, L2는 제2 화소의 최소 화소가 최대 휘도와 동일할 때 제2 화소에 할당된 디지털 데이터일 수 있다.
다음으로, 제1 화소 각각에 할당된 디지털 데이터의 평균값을 산출하고, 산출된 평균값과 상기 제2 화소에 할당된 디지털 데이터 간의 차이값을 산출한다(S503).
마지막으로, S502 단계에서 결정된 휘도 보정 계수와 S503 단계에서 산출된 차이값을 이용하여 제2 화소에 할당된 디지털 데이터를 보정한다(S504).
이때, S504 단계에서는 차이값에 비례하여 제2 화소에 할당된 디지털 데이터를 증가시기커나 감소시켜 보정한다.
S504 단계에서는 하기의 수학식 5를 이용하여 제2 화소에 할당된 디지털 데이터를 보정할 수 있다.
<수학식 5>
D_T = D_R - F * ΔD
여기서, D_T는 보정 후의 제2 화소에 할당된 디지털 데이터이고, D_R는 보정 전의 제2 화소에 할당된 디지털 데이터이고, F는 휘도 보정 계수이고, ΔD는 제1 화소에 할당된 디지털 데이터의 평균값과 제2 화소에 할당된 디지털 데이터 간의 차이값일 수 있다.
전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.

Claims (13)

  1. 복수의 제1 화소 각각에 할당된 디지털 데이터의 평균값과 상기 복수의 제1 화소 중 어느 하나의 제2 화소에 할당된 디지털 데이터 간의 차이값을 산출하는 산출부;
    상기 제2 화소의 휘도에 기초하여 휘도 보정 계수를 결정하는 결정부; 및
    상기 차이값과 상기 휘도 보정 계수를 이용하여 상기 제2 화소에 할당된 디지털 데이터를 보정하는 보정부; 및
    패널의 모든 화소에 최대 디지털 데이터를 할당하는 최대 휘도 모드와 상기 패널의 모든 화소 중 상기 제2 화소를 제외한 화소에 최소 디지털 데이터를 할당하는 최소 휘도 모드를 이용하여 상기 디지털 데이터를 할당하는 할당부를 포함하고,
    상기 할당부는
    상기 최소 휘도 모드에서 상기 제2 화소의 최소 휘도가 상기 최대 휘도 모드에서 상기 제2 화소의 최대 휘도와 동일하도록 상기 제2 화소에 할당되는 디지털 데이터를 변경하는 휘도 보정 모듈.
  2. 제1항에 있어서,
    상기 산출부는
    동일한 게이트 라인에 연결된 상기 복수의 제1 화소의 상기 디지털 데이터의 평균값을 산출하는 휘도 보정 모듈.
  3. 삭제
  4. 제1항에 있어서,
    상기 결정부는
    상기 최소 휘도가 상기 최대 휘도와 동일할 때 상기 제2 화소에 할당된 디지털 데이터와 상기 최대 디지털 데이터에 기초하여 상기 휘도 보정 계수를 결정하는 휘도 보정 모듈.
  5. 제1항에 있어서,
    상기 보정부는
    상기 차이값에 비례하여 상기 제2 화소에 할당된 디지털 데이터를 보정하는 휘도 보정 모듈.
  6. 복수의 제1 화소 중 어느 하나의 제2 화소의 휘도에 기초하여 휘도 보정 계수를 결정하는 단계;
    상기 복수의 제1 화소 각각에 할당된 디지털 데이터의 평균값과 상기 제2 화소에 할당된 디지털 데이터 간의 차이값을 산출하는 단계; 및
    상기 차이값과 상기 휘도 보정 계수를 이용하여 상기 제2 화소에 할당된 디지털 데이터를 보정하는 단계를 포함하고,
    상기 휘도 보정 계수를 결정하는 단계는
    패널의 모든 화소에 최대 디지털 데이터를 할당하고, 상기 제2 화소의 최대 휘도를 측정하는 단계;
    상기 패널의 모든 화소 중 상기 제2 화소를 제외한 화소에 최소 디지털 데이터를 할당하고, 상기 제2 화소의 최소 휘도를 측정하는 단계;
    상기 최소 휘도가 상기 최대 휘도와 동일하도록 상기 제2 화소에 할당되는 디지털 데이터를 변경하는 단계; 및
    상기 최소 휘도가 상기 최대 휘도와 동일할 때 상기 제2 화소에 할당된 디지털 데이터와 상기 최대 디지털 데이터에 기초하여 상기 휘도 보정 계수를 결정하는 단계를 포함하는 휘도 보정 방법.
  7. 삭제
  8. 제6항에 있어서,
    상기 차이값을 산출하는 단계는
    동일한 게이트 라인에 연결된 상기 복수의 제1 화소의 상기 디지털 데이터의 평균값을 산출하는 단계를 포함하는 휘도 보정 방법.
  9. 제6항에 있어서,
    상기 디지털 데이터를 보정하는 단계는
    상기 차이값에 비례하여 상기 제2 화소에 할당된 디지털 데이터를 보정하는 단계를 포함하는 휘도 보정 방법.
  10. 복수의 데이터 라인과 복수의 게이트 라인의 교차 지점에 배치되는 복수의 화소를 포함하는 패널;
    동일한 게이트 라인에 연결된 복수의 제1 화소 중 어느 하나의 제2 화소의 휘도에 기초하여 휘도 보정 계수를 결정하고, 상기 복수의 제1 화소 각각에 할당된 디지털 데이터의 평균값과 상기 제2 화소에 할당된 디지털 데이터 간의 차이값 및 상기 휘도 보정 계수를 이용하여 상기 제2 화소에 할당된 디지털 데이터를 보정하는 패널 제어부; 및
    상기 보정된 디지털 데이터를 데이터 전압으로 변환하여 상기 제2화소에 인가시키는 데이터 드라이버를 포함하고,
    상기 패널 제어부는
    상기 패널에 포함된 모든 화소에 최대 디지털 데이터를 할당하는 최대 휘도 모드와 상기 패널에 포함된 모든 화소 중 상기 제2 화소를 제외한 화소에 최소 디지털 데이터를 할당하는 최소 휘도 모드를 이용하여 상기 디지털 데이터를 할당하고, 상기 최소 휘도 모드에서 상기 제2 화소의 최소 휘도가 상기 최대 휘도 모드에서 상기 제2 화소의 최대 휘도와 동일하도록 상기 제2 화소에 할당되는 디지털 데이터를 변경하는 디스플레이 장치.
  11. 제10항에 있어서,
    상기 패널 제어부는
    상기 최소 휘도가 상기 최대 휘도와 동일할 때 상기 제2 화소에 할당된 디지털 데이터와 상기 최대 디지털 데이터에 기초하여 상기 휘도 보정 계수를 결정하는 디스플레이 장치.
  12. 삭제
  13. 제10항에 있어서,
    상기 패널 제어부는
    상기 차이값에 비례하여 상기 제2 화소에 할당된 디지털 데이터를 보정하는 디스플레이 장치.
KR1020160055043A 2016-05-04 2016-05-04 디스플레이 장치의 휘도 보정 모듈 및 방법 KR102462468B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160055043A KR102462468B1 (ko) 2016-05-04 2016-05-04 디스플레이 장치의 휘도 보정 모듈 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160055043A KR102462468B1 (ko) 2016-05-04 2016-05-04 디스플레이 장치의 휘도 보정 모듈 및 방법

Publications (2)

Publication Number Publication Date
KR20170126040A KR20170126040A (ko) 2017-11-16
KR102462468B1 true KR102462468B1 (ko) 2022-11-02

Family

ID=60806795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160055043A KR102462468B1 (ko) 2016-05-04 2016-05-04 디스플레이 장치의 휘도 보정 모듈 및 방법

Country Status (1)

Country Link
KR (1) KR102462468B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130106642A (ko) * 2012-03-20 2013-09-30 삼성디스플레이 주식회사 휘도 보정 시스템 및 그 방법
KR20140126202A (ko) * 2013-04-22 2014-10-30 삼성디스플레이 주식회사 표시 패널 구동부, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
KR102159389B1 (ko) * 2014-03-17 2020-09-24 삼성디스플레이 주식회사 디지털 비디오 데이터를 보정하기 위한 보정 데이터 산출방법과 이를 이용하여 생성한 룩-업 테이블을 포함하는 유기전계발광 표시장치

Also Published As

Publication number Publication date
KR20170126040A (ko) 2017-11-16

Similar Documents

Publication Publication Date Title
US9183785B2 (en) Organic light emitting display device and method for driving the same
KR101661016B1 (ko) 유기발광 표시장치와 그의 화질 보상방법
KR102033374B1 (ko) 유기 발광 디스플레이 장치와 이의 구동 방법
KR101374477B1 (ko) 유기발광다이오드 표시장치
US8400380B2 (en) Organic light emitting display device and driving method thereof
KR102067228B1 (ko) 유기발광 표시장치 및 그 열화 보상 방법
US20160189630A1 (en) Organic light emitting display
KR20100123746A (ko) 화소 구동 장치, 발광 장치 및 화소 구동 장치의 특성 파라미터 획득 방법
KR20160007786A (ko) 표시장치
KR20150079247A (ko) 유기발광표시장치 및 그 구동방법
KR20170021406A (ko) 유기발광 표시장치의 발광소자에 대한 열화 센싱 방법
KR102199493B1 (ko) 유기전계발광 표시장치와 그 구동방법
KR102444312B1 (ko) 유기 발광 표시 장치 및 그 구동방법
US11574601B2 (en) Display device and method for controlling display device
KR102414311B1 (ko) 유기발광표시장치 및 그 휘도제어방법
KR102465446B1 (ko) 유기 발광 표시 장치
KR102217170B1 (ko) 유기 발광 다이오드 표시 장치
KR102656487B1 (ko) 컨트롤러, 그를 이용한 유기발광표시장치 및 구동방법
KR102576934B1 (ko) 디스플레이 장치의 구동 전압 제어 모듈 및 방법
KR20170023618A (ko) 유기 발광 표시 장치 및 그 구동방법
KR102462468B1 (ko) 디스플레이 장치의 휘도 보정 모듈 및 방법
KR102219507B1 (ko) 유기발광표시장치 및 그 화질 보상 장치 및 방법
KR102281009B1 (ko) 유기 발광 다이오드 표시 장치 및 그 구동 방법
KR102281008B1 (ko) 유기 발광 다이오드 표시 장치
KR102282934B1 (ko) 유기발광 표시장치와 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant