KR102455733B1 - Electronic device for manufacturing transistor outline package and method thereof - Google Patents

Electronic device for manufacturing transistor outline package and method thereof Download PDF

Info

Publication number
KR102455733B1
KR102455733B1 KR1020220017918A KR20220017918A KR102455733B1 KR 102455733 B1 KR102455733 B1 KR 102455733B1 KR 1020220017918 A KR1020220017918 A KR 1020220017918A KR 20220017918 A KR20220017918 A KR 20220017918A KR 102455733 B1 KR102455733 B1 KR 102455733B1
Authority
KR
South Korea
Prior art keywords
package
wire
image
chip
package manufacturing
Prior art date
Application number
KR1020220017918A
Other languages
Korean (ko)
Inventor
박일하
Original Assignee
주식회사 지오스테크놀러지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 지오스테크놀러지 filed Critical 주식회사 지오스테크놀러지
Priority to KR1020220017918A priority Critical patent/KR102455733B1/en
Application granted granted Critical
Publication of KR102455733B1 publication Critical patent/KR102455733B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00Machine learning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759Means for monitoring the connection process
    • H01L2224/75901Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/789Means for monitoring the connection process
    • H01L2224/78901Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83908Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Medical Informatics (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Artificial Intelligence (AREA)
  • Wire Bonding (AREA)

Abstract

In accordance with one embodiment of the present invention, a transistor outline package manufacturing apparatus may comprise: a lighting unit disposed toward at least one part of a TO package substrate to radiate a light source; a camera photographing an image of the at least one part of the TO package substrate; a deep learning processor performing machine learning based on a dataset, learning a TO package manufacturing process in a good or bad state, determining whether the TO package manufacturing process for the image photographed through the camera is good or bad, and, when the image of the at least one part of the TO package substrate photographed through the camera is inputted, determining whether a result of each TO package manufacturing process is good or bad, based on machine learning; a control unit performing a control operation to output the result of the TO package manufacturing process; and a communication unit configured to receive the dataset for each TO package manufacturing process in order to perform the machine learning by being connected with a wireless network through a wire or wirelessly. Therefore, the present invention is capable of increasing the accuracy of a transistor outline package manufacturing process.

Description

트랜지스터 아웃라인 패키지 제조 장치 및 이의 제조 방법 {ELECTRONIC DEVICE FOR MANUFACTURING TRANSISTOR OUTLINE PACKAGE AND METHOD THEREOF} Transistor outline package manufacturing apparatus and manufacturing method thereof

본 발명은 트랜지스터 아웃라인(TO: transistor outline) 패키지를 제조하는 장치 및 이의 제조 방법에 관한 것으로서, 보다 구체적으로는 딥러닝(deep learning) 기법을 적용하여 TO 패키지를 제조하여 제조 공정의 신뢰성을 향상시키기 위한 것이다. The present invention relates to an apparatus for manufacturing a transistor outline (TO) package and a method for manufacturing the same, and more particularly, to improve the reliability of the manufacturing process by manufacturing a TO package by applying a deep learning technique it is to make

TO 패키지는 TO 헤더 및 TO 캡으로 구성될 수 있다. TO 헤더는 캡슐화된 구성 요소의 기초를 형성하고 전력을 제공하고, 이때 TO 캡은 끊김 없는 광신호 전송을 가능하게 할 수 있다. 이 두 가지 구성 요소는 민감한 반도체 구성 요소를 보호하기 위해 완전 밀봉되도록 TO 패키지를 형성하는 것이 중요하다. A TO package may consist of a TO header and a TO cap. The TO header forms the basis of the encapsulated component and provides power, where the TO cap can enable seamless optical signal transmission. It is important to form the TO package so that these two components are hermetically sealed to protect sensitive semiconductor components.

TO 패키지의 제조 공정에 있어서, 각 공정마다 사람이 육안으로 해당 공정이 양호한지 혹은 불량인지를 판단할 수 있다. 한편, TO 패키지는 다이오드 칩, 캐패시터, 또는 구성요소들을 연결하는 와이어로 구성되며, TO 패키지의 구성 요소는 센치미터 단위에서 작게는 밀리미터 단위의 크기임에 따라, 사람이 육안으로 확인하여 공정의 정확성을 판단하기에는 한계가 있을 수 있다. In the manufacturing process of the TO package, for each process, a person can visually determine whether the process is good or defective. On the other hand, the TO package is composed of a diode chip, a capacitor, or a wire connecting the components. As the components of the TO package have a size ranging from a centimeter to a millimeter, the human eye checks the accuracy of the process. There may be limitations in determining

본 발명의 일 실시 예는, 머신 러닝 기법을 이용하여 다양한 TO 패키지 제조 공정에 대한 이미지를 학습하고, 다양한 각도로 배치되는 카메라를 통해 트랜지스터 아웃라인 패키지에 대한 이미지를 획득하고, 상기 획득된 이미지에 기반하여 트랜지스터 아웃라인 패키지 공정의 각 과정에 대해 양호 또는 불량을 판단함에 따라, 공정의 정확도를 높이는 데에 목적이 있다. An embodiment of the present invention learns images for various TO package manufacturing processes using machine learning techniques, acquires images of transistor outline packages through cameras disposed at various angles, and Based on the determination of good or bad for each process of the transistor outline package process, the purpose is to increase the accuracy of the process.

본 발명의 일 실시 예에 따르면, 트랜지스터 아웃라인 패키지 제조 장치는, TO 패키지 기판에 대한 적어도 일 부분을 향하도록 배치되어 광원을 조사하는 조명부, 상기 TO 패키지 기판의 적어도 일부분에 대한 이미지를 촬영하는 카메라, 데이터셋에 기반으로 학습하는 머신 러닝을 수행하여, 양호 혹은 불량 상태의 TO 패키지 제조 공정을 학습하고, 상기 카메라를 통해 촬영된 이미지에 대한 TO 패키지 제조 공정이 양호 혹은 불량인지를 판단하고, 상기 카메라를 통해 상기 TO 패키지 기판의 적어도 일부분이 촬영된 이미지가 입력되면, 상기 머신 러닝에 기반하여 각 TO 패키지 제조 공정의 결과가 양호 혹은 불량인지를 판단하는 딥러닝 프로세서, 상기 TO 패키지 제조 공정의 결과가 출력되도록 제어하는 제어부; 및 무선 네트워크와 유무선으로 연결되어 상기 머신 러닝의 수행을 위해, 각 TO 패키지 제조 공정에 대한 데이터셋이 수신하도록 구성된 통신부를 포함할 수 있다. According to an embodiment of the present invention, an apparatus for manufacturing a transistor outline package includes a lighting unit disposed to face at least a portion of a TO package substrate and irradiating a light source, and a camera for photographing an image of at least a portion of the TO package substrate , by performing machine learning learning based on the dataset, learning the TO package manufacturing process in good or bad state, determining whether the TO package manufacturing process for the image taken through the camera is good or bad, and When an image of at least a portion of the TO package substrate is input through a camera, a deep learning processor that determines whether the result of each TO package manufacturing process is good or bad based on the machine learning, the result of the TO package manufacturing process a control unit controlling the output; and a communication unit configured to receive a data set for each TO package manufacturing process in order to perform the machine learning by being connected to the wireless network by wire or wireless.

본 발명의 일 실시 예에 따른, 트랜지스터 아웃라인 패키지 제조 방법은, 조명부를 통해, TO 패키지 기판에 대한 적어도 일 부분에 광원을 조사하는 과정, 카메라를 통해, 상기 TO 패키지 기판의 적어도 일부분에 대한 이미지를 촬영하는 과정, 머신 러닝의 수행을 위해, 각 TO 패키지 제조 공정에 대한 데이터셋을 무선 네트워크를 통해 수신하는 과정, 상기 수신된 데이터셋에 기반으로 학습하는 머신 러닝을 수행하고, 양호 혹은 불량 상태의 TO 패키지 제조 공정을 학습하는 과정, 상기 카메라를 통해 상기 TO 패키지 기판의 적어도 일부분이 촬영된 이미지가 입력되면, 상기 머신 러닝에 기반하여 각 TO 패키지 제조 공정의 결과가 양호 혹은 불량인지를 판단하는 과정 및 상기 TO 패키지 제조 공정의 결과를 출력하는 과정을 포함할 수 있다. According to an embodiment of the present invention, a method for manufacturing a transistor outline package includes a process of irradiating a light source to at least a portion of the TO package substrate through a lighting unit, and an image of at least a portion of the TO package substrate through a camera In order to perform machine learning, a process of receiving a dataset for each TO package manufacturing process through a wireless network, performing machine learning learning based on the received dataset, and performing good or bad state The process of learning the TO package manufacturing process of, when an image of at least a portion of the TO package substrate is input through the camera, determining whether the result of each TO package manufacturing process is good or bad based on the machine learning and outputting a result of the TO package manufacturing process.

본 발명의 일 실시 예에 따른, 트랜지스터 아웃라인 패키지 제조 장치 및 방법에 따라, 트랜지스터 아웃라인 패키지의 각 공정에 대한 다양한 이미지를 촬영하고, 머신 러닝 기법을 활용하여 촬영된 이미지가 양호 혹은 불량의 공정 상태를 나타내는지를 판단할 수 있으며, 이에 따라 트랜지스터 아웃라인 패키지 제조 공정에 대한 정확도가 높아질 수 있다.According to an apparatus and method for manufacturing a transistor outline package according to an embodiment of the present invention, various images for each process of the transistor outline package are photographed, and the photographed image is a good or bad process by using a machine learning technique It may be determined whether the state is indicated, and accordingly, the accuracy of the transistor outline package manufacturing process may be increased.

도 1은 본 발명의 일 실시 예에 따른 TO 패키지 제조 장치 구성의 일 예를 도시한 블록도이다.
도 2는 본 발명의 일 실시 예에 따른 트랜지스터 패키지 제조 방법을 도시한 흐름도이다.
도 3a 및 3b는 본 발명의 일 실시 예에 따른 칩 다이가 본딩된 TO 패키지의 일 예를 도시한 도면들이다.
도 4는 본 발명의 일 실시 예에 따른 와이어 본딩 공정의 일 예를 도시한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 캡 용접 공정의 일 예를 도시한 도면이다.
도 6은 본 발명의 일 실시 예에 따른 트랜지스터 패키지 패키지 제조 방법을 도시한 흐름도이다.
1 is a block diagram illustrating an example of a configuration of a TO package manufacturing apparatus according to an embodiment of the present invention.
2 is a flowchart illustrating a method of manufacturing a transistor package according to an embodiment of the present invention.
3A and 3B are diagrams illustrating an example of a TO package to which a chip die is bonded according to an embodiment of the present invention.
4 is a diagram illustrating an example of a wire bonding process according to an embodiment of the present invention.
5 is a diagram illustrating an example of a cap welding process according to an embodiment of the present invention.
6 is a flowchart illustrating a method of manufacturing a transistor package package according to an embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.Since the present invention can have various changes and can have various embodiments, specific embodiments are illustrated in the drawings and described in detail. However, this is not intended to limit the present invention to a specific embodiment, it should be understood to include all modifications, equivalents and substitutes included in the spirit and scope of the present invention. In describing each figure, like reference numerals have been used for like elements.

제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.Terms such as first, second, A, and B may be used to describe various elements, but the elements should not be limited by the terms. The above terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, a first component may be referred to as a second component, and similarly, a second component may also be referred to as a first component. and/or includes a combination of a plurality of related listed items or any of a plurality of related listed items.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에서, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.When a component is referred to as being “connected” or “connected” to another component, it may be directly connected or connected to the other component, but it is understood that other components may exist in between. it should be On the other hand, when it is said that a certain element is "directly connected" or "directly connected" to another element, it should be understood that no other element is present in the middle.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서 "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the present application are only used to describe specific embodiments, and are not intended to limit the present invention. The singular expression includes the plural expression unless the context clearly dictates otherwise. It should be understood that terms such as “comprise” or “have” in the present application do not preclude the possibility of addition or existence of features, numbers, steps, operations, components, parts, or combinations thereof described in the specification in advance. .

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해서 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs.

일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Terms such as those defined in a commonly used dictionary should be interpreted as having a meaning consistent with the meaning in the context of the related art, and should not be interpreted in an ideal or excessively formal meaning unless explicitly defined in the present application. does not

또한, 본 발명의 각 실시예에 포함된 각 구성, 단계, 과정, 공정 또는 방법 등은 기술적으로 상호 간 모순되지 않는 범위 내에서 공유될 수 있다.In addition, each configuration, step, process, process or method included in each embodiment of the present invention may be shared within a range that does not technically contradict each other.

도 1은 본 발명의 일 실시 예에 따른 TO 패키지 제조 장치 구성의 일 예를 도시한 블록도이다. 1 is a block diagram illustrating an example of a configuration of a TO package manufacturing apparatus according to an embodiment of the present invention.

도 1을 참조하면, TO 패키지 제조 장치(100)는 제어부(110), 딥러닝 프로세서(111), 조명부(120), 카메라(130) 및 통신부(140)를 포함할 수 있다. Referring to FIG. 1 , the TO package manufacturing apparatus 100 may include a control unit 110 , a deep learning processor 111 , a lighting unit 120 , a camera 130 , and a communication unit 140 .

본 발명의 일 실시 예에 따르면, 제어부(110)는 전반적인 TO 패키지 제조 장치(100)의 동작을 수행할 수 있다. 상기 제어부(110)는 딥러닝 프로세서(111)와 기능적으로 연결되어 상기 딥러닝 프로세서(111)가 머신 러닝을 수행하여 다양한 TO 패키지 제조 공정에 대한 데이터 모델을 학습하고, 학습된 데이터 모델에 기반하여 각 TO 패키지 제조 공정의 결과가 양호 혹은 불량인지를 판단하도록 제어할 수 있다. According to an embodiment of the present invention, the control unit 110 may perform the overall operation of the TO package manufacturing apparatus 100 . The control unit 110 is functionally connected to the deep learning processor 111 so that the deep learning processor 111 performs machine learning to learn data models for various TO package manufacturing processes, and based on the learned data model, It can be controlled to determine whether the result of each TO package manufacturing process is good or bad.

본 발명의 일 실시 예에 따르면, 딥러닝 프로세서(111)가 상기 TO 패키지 제조 공정의 결과가 양호 혹은 불량인지를 판단하면, TO 패키지 제조 장치(100)의 제어부(110)는 적어도 하나의 출력 장치(미도시)(예, 스피커, 진동기(vibrator) 또는 디스플레이)를 통해 판단된 제조 공정의 결과가 출력되도록 제어할 수 있다. 예컨대, 상기 출력 장치는 TO 패키지 제조 장치(100)의 내부 또는 외부로 연결되어 제조 공정의 결과를 나타내는 데이터를 소리, 진동 또는 영상 등 다양한 형태로 변환하여 외부로 출력시킬 수 있다. According to an embodiment of the present invention, when the deep learning processor 111 determines whether the result of the TO package manufacturing process is good or bad, the control unit 110 of the TO package manufacturing apparatus 100 is at least one output device (not shown) (eg, a speaker, a vibrator, or a display) may be controlled to output the result of the determined manufacturing process. For example, the output device may be connected to the inside or outside of the TO package manufacturing apparatus 100 to convert data representing the result of the manufacturing process into various forms such as sound, vibration, or image, and output the data to the outside.

본 발명의 일 실시 예에 따르면, 딥러닝 프로세서(111)는 머신 러닝의 한 기법으로 데이터 기반 방법을 사용하여 각 공정의 결과를 판단할 수 있다. 예컨대, 상기 데이터 기반 방법은 수많은 이미지와 레이블(예. 개, 고양이 등)이 있는 데이터셋을 통해 모델을 학습하며 이 때, 모델을 학습하는 것을 머신 러닝 (Machine Learning) 이라고 말한다. 이렇게 학습된 머신러닝 모델은 새로운 이미지를 입력받아 그 이미지의 레이블을 예측(prediction/test)한다. 즉, 이미지를 분류하는 모델을 만드는 방법 중 데이터 기반 방법을 머신러닝이라고 하며, 머신러닝 모델은 데이터셋을 통해 이미지를 학습하는 과정과 새로운 이미지를 예측하는 과정이 있다. 머신러닝 모델의 학습을 위한 데이터셋은 직접 웹 등으로부터 수집할 수 있다. According to an embodiment of the present invention, the deep learning processor 111 may determine the result of each process by using a data-based method as a technique of machine learning. For example, the data-based method learns a model through a dataset having numerous images and labels (eg, dogs, cats, etc.), and in this case, learning the model is called machine learning. The machine learning model trained in this way receives a new image and predicts (prediction/test) the label of the image. In other words, a data-based method of making a model for classifying images is called machine learning, and a machine learning model has a process of learning an image from a dataset and a process of predicting a new image. The dataset for training the machine learning model can be directly collected from the web or the like.

본 발명의 일 실시 예에 따르면, TO 패키지 제조 장치(100)의 딥러닝 프로세서(111)는ImageNet, CIFAR 등 공개된 데이터셋을 이용해 머신러닝 모델(예, convolutional neural networks: CNN)을 구축할 수 있으며, 사용자가 직접 다양한 데이터셋을 입력할 수 있다. 예를 들어, CIFAR-10 데이터셋은 10개의 클래스, 50000개의 트레이닝셋, 10000개의 테스트셋 등으로 구성된다. 상기 딥러닝 프로세서(111)는 각 공정에 대한 데이터셋을 이용해 각 공정이 양호한지 불량인지를 판단하는 모델을 구축할 수 있다. According to an embodiment of the present invention, the deep learning processor 111 of the TO package manufacturing apparatus 100 can build a machine learning model (eg, convolutional neural networks: CNN) using public datasets such as ImageNet and CIFAR. and the user can directly input various data sets. For example, the CIFAR-10 dataset consists of 10 classes, 50000 training sets, 10000 test sets, and so on. The deep learning processor 111 may build a model for determining whether each process is good or bad using the dataset for each process.

본 발명의 일 실시 예에 따르면 TO 패키지 제조 장치(100)의 조명부(120)는 TO 패키지 기판(300)에 와이어가 본딩될 때 상기 기판(300)과 와이어 간의 본딩 상태를 판단하기 위해 TO 패키지 기판(300)의 일부분을 향하도록 배치될 수 있다. 또한, 상기 조명부(120)는 그 외 다양한 공정 상태를 정확히 파악하기 위해 TO 패키지 기판(300)을 향하는 다양한 방향으로 배치될 수 있음은 물론이다. According to an embodiment of the present invention, the lighting unit 120 of the TO package manufacturing apparatus 100 is a TO package substrate to determine a bonding state between the substrate 300 and the wire when the wire is bonded to the TO package substrate 300 . It may be arranged to face a part of 300 . In addition, of course, the lighting unit 120 may be arranged in various directions toward the TO package substrate 300 in order to accurately grasp various other process states.

본 발명의 일 실시 예에 따르면 TO 패키지 제조 장치(100)의 카메라(130)는 TO 패키지 기판(300)에서 이뤄지는 다양한 공정들이 양호 또는 불량의 상태인지를 판단하기 위한 이미지를 촬영할 수 있다. 예컨대, 상기 카메라(130)는 TO 패키지 기판(300)에 본딩된 와이어를 촬영할 수 있도록 배치되어 상기 TO 패키지 기판(300)과 TO 패키지 기판(300)에 본딩된 와이어에 대한 이미지를 촬영할 수 있고, TO 패키지 기판(300)의 전체 이미지 혹은 부분 이미지를 촬영하여 특정 부분에 대한 이미지를 촬영하도록 배치될 수 있다. According to an embodiment of the present invention, the camera 130 of the TO package manufacturing apparatus 100 may take an image for determining whether various processes performed in the TO package substrate 300 are in a good or bad state. For example, the camera 130 is arranged to photograph the wire bonded to the TO package substrate 300 to photograph the TO package substrate 300 and the wire bonded to the TO package substrate 300, The TO package substrate 300 may be arranged to capture an image of a specific portion by photographing an entire image or a partial image.

본 발명의 일 실시 예에 따르면 TO 패키지 제조 장치(100)의 통신부(140)는 무선 네트워크를 통해 머신러닝/딥러닝 서버와 연결되어 머신러닝 동작을 수행하기 위한 다양한 데이터를 통신할 수 있다. 예컨대, 상기 통신부(140)를 통해 각 TO 패키지 제조 공정에 대한 데이터셋이 수신되면, 딥러닝 프로세서(111)는 상기 수신된 데이터셋에 기반하여 상기 카메라(130)를 통해 촬영되는 TO 패키지 제조 공정에 대한 이미지를 분석할 수 있다.According to an embodiment of the present invention, the communication unit 140 of the TO package manufacturing apparatus 100 may be connected to a machine learning/deep learning server through a wireless network to communicate various data for performing a machine learning operation. For example, when a data set for each TO package manufacturing process is received through the communication unit 140 , the deep learning processor 111 is photographed through the camera 130 based on the received data set. images can be analyzed.

도 2는 본 발명의 일 실시 예에 따른 트랜지스터 패키지 제조 방법을 도시한 흐름도이다.2 is a flowchart illustrating a method of manufacturing a transistor package according to an embodiment of the present invention.

도 2를 참조하면, s210 과정에서 TO 패키지 제조 장치(100)는 칩 다이 본딩 과정을 수행하고, 본딩된 칩 다이를 검증할 수 있다. Referring to FIG. 2 , in step s210 , the TO package manufacturing apparatus 100 may perform a chip die bonding process and verify the bonded chip die.

s220 과정에서 TO 패키지 제조 장치(100)는 와이어 본딩 과정을 수행하고, 본딩된 와이어에 대한 검증을 수행할 수 있다.In step s220, the TO package manufacturing apparatus 100 may perform a wire bonding process and verify the bonded wire.

s230 과정에서 TO 패키지 제조 장치(100)는 캡 용접 과정 및 PD(PhotoDiode) 어라인(align) 과정을 수행할 수 있다. In step s230 , the TO package manufacturing apparatus 100 may perform a cap welding process and a photodiode (PD) aligning process.

도 3a 및 도 3b는 본 발명의 일 실시 예에 따른 칩 다이가 본딩된 TO 패키지의 일 예를 도시한 도면들이다. 3A and 3B are diagrams illustrating an example of a TO package to which a chip die is bonded according to an embodiment of the present invention.

본 발명의 일 실시 예에 따르면 상기 칩 다이 본딩 과정에서는 TO 패키지 제조 장치(100)가 냉동상태로 보관되는 은(Ag)성분의 에폭시의 일정량(예, 10g)을 H77 에폭시와 미리 설정된 비율로 혼합하는 에폭시 설정 과정을 수행할 수 있다.According to an embodiment of the present invention, in the chip die bonding process, the TO package manufacturing apparatus 100 mixes a predetermined amount (eg, 10 g) of the silver (Ag) component epoxy stored in a frozen state with the H77 epoxy at a preset ratio. Epoxy setting process can be performed.

본 발명의 일 실시 예에 따르면 상기 칩 다이 본딩 과정은 TO 패키지 제조 장치(100)가 에폭시 용 주사기를 이용한 Ag 에폭시 도포 단계와 데이터 라인에 TIA를 미리 설정된 강도로 밀착 실장시키고, 오븐에 구워 가경화하는 TIA 실장 단계를 수행할 수 있다. According to an embodiment of the present invention, in the chip die bonding process, the TO package manufacturing apparatus 100 applies Ag epoxy using a syringe for epoxy, closely mounts TIA to a data line with a preset strength, and bakes in an oven for temporary curing TIA mounting step can be performed.

도 3a를 참조하면, 상기 칩 다이 본딩 과정은 스템(stem)(또는 기판)(300)에 복수의 캐패시터들(311-314)을 실장하고, APD(Avalanche PhotoDiode) 칩(320)을 실장하는 실장 단계를 포함할 수 있다. 예컨대, TO 패키지 제조 장치(100)에서는, 카메라(130)를 통해 상기 APD 칩(320)을 촬영하고, 딥러닝 프로세서(111)가 미리 학습된 모델에 기반하여 APD 칩(320)이 양호하게 실장되었는지를 판단할 수 있다. Referring to FIG. 3A , in the chip die bonding process, a plurality of capacitors 311-314 are mounted on a stem (or substrate) 300 and an Avalanche PhotoDiode (APD) chip 320 is mounted. may include steps. For example, in the TO package manufacturing apparatus 100, the APD chip 320 is photographed through the camera 130, and the APD chip 320 is well mounted based on the model trained in advance by the deep learning processor 111. It can be determined whether

도 3b를 참조하면, 상기 딥러닝 프로세서(111)는 APD 칩(320)이 정 중앙에 위치된 이미지를 학습하고, 카메라(130)는 공중에서 상기 APD 칩(320)을 향하도록 배치될 수 있다. 상기 딥러닝 프로세서(111)는 카메라(130)를 통해 촬영된 APD 실장 이미지에서 APD 칩(320)이 스템의 정 중앙에 위치된 것으로 판단하면 APD 칩(320)이 양호하게 실장된 것으로 판단하여 다음 공정을 진행하도록 제어할 수 있다. Referring to FIG. 3B , the deep learning processor 111 learns an image in which the APD chip 320 is located in the center, and the camera 130 may be disposed to face the APD chip 320 in the air. . When the deep learning processor 111 determines that the APD chip 320 is located in the very center of the stem in the APD mounted image taken through the camera 130, it is determined that the APD chip 320 is mounted well and the next You can control the process to proceed.

도 4는 본 발명의 일 실시 예에 따른 와이어 본딩 공정의 일 예를 도시한 도면이다. 4 is a diagram illustrating an example of a wire bonding process according to an embodiment of the present invention.

도 4를 참조하면, 와이어 본딩을 수행하기 위해 와이어 본더(wire bonder)가 구비되며, 와이어 본더를 통해서 에어라인을 열어두어 시료를 지그에 고정시키고, 상기 와이어 본더의 지정된 위치에 놓는 지그 설정 과정과 와이어 본더의 전력 및 버퍼를 설정하는 장비 설정 과정이 수행될 수 있다. 4, a wire bonder is provided to perform wire bonding, an air line is opened through the wire bonder to fix the sample to a jig, and a jig setting process for placing the wire bonder at a designated position; An equipment setting process of setting the power and buffer of the wire bonder may be performed.

본 발명의 일 실시 예에 따르면, 상기 와이어 본더(미도시)는 TO 패키지 제조 장치(100)와 연결되거나 TO 패키지 제조 장치(100) 내에 포함될 수 있으며, 이때 상기 와이어 본더는 상기 TO 패키지 제조 장치(100)의 제어에 따라 와이어 본딩 공정을 수행할 수 있다. According to an embodiment of the present invention, the wire bonder (not shown) may be connected to the TO package manufacturing apparatus 100 or included in the TO package manufacturing apparatus 100, wherein the wire bonder is the TO package manufacturing apparatus ( 100), the wire bonding process may be performed.

본 발명의 일 실시 예에 따르면 상기 와이어 본더는 상기 와이어 본딩 과정을 수행하여, APD 칩과 스템과의 와이어(401)를 본딩하고 TO 패키지 제조 장치(100)는 상기 본딩된 와이어(401)가 양호하게 되었는지를 점검할 수 있다. 상기 APD 칩과 스템과의 와이어 본딩에서 와이어(401)의 길이는 TO 패키지의 민감도에 영향을 줄 수 있으므로, 상기 APD 칩과 스템이 연결될 수 있는 최대한의 짧은 와이어의 길이로 와이어 본딩이 수행될 수 있다. According to an embodiment of the present invention, the wire bonder performs the wire bonding process to bond the wire 401 between the APD chip and the stem, and the TO package manufacturing apparatus 100 has the bonded wire 401 good. You can check if it has been done. Since the length of the wire 401 in the wire bonding between the APD chip and the stem may affect the sensitivity of the TO package, the wire bonding can be performed with the shortest possible wire length that the APD chip and the stem can be connected to. have.

본 발명의 일 실시 예에 따르면, TO 패키지 제조 장치(100)에서 카메라(130)는 와이어가 본딩되는 위치를 촬영하도록 배치될 수 있다. TO 패키지 제조 장치(100)는 딥러닝 프로세서(111)가 양호하게 와이어 본딩된 이미지를 학습하도록 제어하며, 딥러닝 프로세서(111)는 상기 학습된 이미지에 기반하여 카메라(130)로 촬영된 와이어 본딩 이미지에서 스템과 APD 칩간의 와이어 본딩이 양호한지 여부를 판단할 수 있다. According to an embodiment of the present invention, the camera 130 in the TO package manufacturing apparatus 100 may be arranged to photograph a position where the wire is bonded. TO package manufacturing apparatus 100 controls the deep learning processor 111 to learn the wire-bonded image well, and the deep-learning processor 111 is wire-bonding photographed with the camera 130 based on the learned image. From the image, it can be judged whether the wire bonding between the stem and the APD chip is good.

본 발명의 일 실시 예에 따르면, 캡 용접 과정은 캡 용접기(예, passive cap welder)(500)의 전극 및 장비를 설정하고, 렌즈 캡을 삽입하여 캡을 용접하는 단계를 포함할 수 있다. 예컨대, 상기 설정 단계에서는 캡 용접기(500)의 에어 압력계를 미리 설정된 값(예, 0.2 MPa)으로 설정하고, 용접 전원 또는 작업등의 전원 스위치를 온(on)시키며, 충전 전압을 미리 설정된 값(예, 150v)으로 설정하여 전극 및 장비를 설정할 수 있다. 또한, 상기 설정 단계에서는 TO 패키지의 전극 상하부를 결합시킬 수 있다. 상기 렌즈 캡을 삽입하여 캡을 용접하는 단계에서는 전극 하부에 렌즈 캡을 넣고 와이어 본딩이 완료된 샘플이 배치될 수 있다. According to an embodiment of the present invention, the cap welding process may include setting electrodes and equipment of a cap welder (eg, a passive cap welder) 500 , and inserting a lens cap to weld the cap. For example, in the setting step, the air pressure gauge of the cap welding machine 500 is set to a preset value (eg, 0.2 MPa), the power switch of welding power or work, etc. is turned on, and the charging voltage is set to a preset value (eg, , 150v) to set electrodes and equipment. In addition, in the setting step, the upper and lower electrodes of the TO package may be coupled. In the step of welding the cap by inserting the lens cap, the sample in which the wire bonding is completed by putting the lens cap under the electrode may be disposed.

본 발명의 일 실시 예에 따르면, 상기 캡 용접기(500)는 TO 패키지 제조 장치(100)와 연결되거나 TO 패키지 제조 장치(100) 내에 포함될 수 있으며, 이때 상기 캡 용접기(500)는 상기 TO 패키지 제조 장치(100)의 제어에 따라 캡 용접 과정을 수행할 수 있다. According to an embodiment of the present invention, the cap welding machine 500 may be connected to the TO package manufacturing apparatus 100 or included in the TO package manufacturing apparatus 100 , wherein the cap welding machine 500 manufactures the TO package. A cap welding process may be performed under the control of the apparatus 100 .

본 발명의 일 실시 예에 따르면, TO 패키지 제조 장치(100)는 PD 어라이너(aligner)를 통해 PD 어라인 과정을 수행하도록 제어할 수 있다. 예컨대, TO 패키지 제조 장치(100)는 디지털 오실로스코프(Digital Oscilloscope)와 DC 파워 공급기와 연결될 수 있다. 상기 DC 파워 공급기는 TO PD 로딩 보드(loading board)와 연결되며, 상기 TO PD 로딩 보드로부터의 선은 DC 파워 공급기의 아웃풋 1단 및 아웃풋 2단과 연결될 수 있다. 상기 DC 파워 공급기의 아웃풋 1단 및 2단은 미리 설정된 값(예, 아웃풋 1단: 3.3V 및 아웃풋 2단: 19.5V)으로 설정할 수 있다. According to an embodiment of the present invention, the TO package manufacturing apparatus 100 may control the PD aligning process to be performed through a PD aligner. For example, the TO package manufacturing apparatus 100 may be connected to a digital oscilloscope and a DC power supply. The DC power supply may be connected to a TO PD loading board, and a line from the TO PD loading board may be connected to an output stage 1 and an output stage 2 of the DC power supply. The first and second output stages of the DC power supply may be set to preset values (eg, the first output stage: 3.3V and the second output stage: 19.5V).

본 발명의 일 실시 예에 따르면, 상기 PD 어라이너(미도시)는 TO 패키지 제조 장치(100)와 연결되거나 TO 패키지 제조 장치(100) 내에 포함될 수 있으며, 이때 상기 PD 어라이너는 상기 TO 패키지 제조 장치(100)의 제어에 따라 PD 어라인 과정을 수행할 수 있다. According to an embodiment of the present invention, the PD aligner (not shown) may be connected to the TO package manufacturing apparatus 100 or may be included in the TO package manufacturing apparatus 100 , wherein the PD aligner is the TO package manufacturing apparatus 100 . The PD alignment process may be performed under the control of the device 100 .

본 발명의 일 실시 예에 따르면, 상기 디지털 오실로스코프는 상기 TO PD 로딩 보드와 연결될 때 상기 디지털 오실로스코프의 채널 1(CH 1)을 통해 연결되고, 입력 단자에 소스가 연결되고 출력 단자에 파워 미터가 연결되며, 감쇠기(attenuator)를 통해 전력이 설정된 값(예, -20dB)으로 맞춰질 수 있다. According to an embodiment of the present invention, the digital oscilloscope is connected through channel 1 (CH 1) of the digital oscilloscope when connected to the TO PD loading board, a source is connected to an input terminal, and a power meter is connected to an output terminal and the power can be adjusted to a set value (eg, -20dB) through an attenuator.

본 발명의 일 실시 예에 따르면, 상기 PD 어라이너에서는 점퍼코드가 연결된 가이드 소켓(receptacle)이 상기 PD 어라이너의 지그(JIG)에 배치되고, TO PD의 상부가 핀방향에 맞게 상기 소켓에 끼워질 수 있다. 상기 PD 어라이너에서는 Z축 조절나사를 돌려 상기 소켓과 TO PD를 밀착시키는 단계를 포함할 수 있다. 이후, X축 및 Y축의 조절나사를 돌려 상기 TO PD가 소켓의 중앙에 놓일 수 있도록 할 수 있다. According to an embodiment of the present invention, in the PD aligner, a guide socket (receptacle) to which a jumper cord is connected is disposed on a jig (JIG) of the PD aligner, and the upper part of the TO PD is inserted into the socket in accordance with the pin direction. can get The PD aligner may include turning the Z-axis adjusting screw to bring the socket into close contact with the TO PD. Thereafter, the TO PD may be placed in the center of the socket by turning the adjusting screws of the X and Y axes.

본 발명의 일 실시 예에 따르면, 사용자가 상기 DC 파워 공급기의 아웃풋 1단 및 2단과 연결된 버튼을 누르면, 상기 PD 어라이너는 상기 TO PD로 전력이 공급되도록 할 수 있다. 사용자는 X축, Y축 및 Z축의 조절나사를 돌려 전력의 피크(Pk: peak)값을 조정하면, 상기 PD 어라이너는 상기 전력의 피크가 최대가 되는 지점을 수신 감도가 좋은 지점으로 확인할 수 있다.According to an embodiment of the present invention, when a user presses a button connected to the first and second output stages of the DC power supply, the PD aligner may supply power to the TO PD. When the user adjusts the peak (Pk: peak) value of power by turning the adjusting screws on the X-axis, Y-axis and Z-axis, the PD aligner can check the point where the peak of the power is maximum as a point with good reception sensitivity. have.

도 5는 본 발명의 일 실시 예에 따른 캡 용접 공정의 일 예를 도시한 도면이다.5 is a diagram illustrating an example of a cap welding process according to an embodiment of the present invention.

도 5를 참조하면, 캡 용접 과정에서는 캡 용접기(500)에 렌즈 캡(510)이 삽입되고, 와이어 본딩이 완료된 TO 패키지(520)가 놓인 다음, 사용자가 캡 용접기(500)의 용접 작업 버튼을 누르면, 캡 용접기(500)는 상기 렌즈 캡(510)과 TO 패키지(520)가 용접되도록 제어할 수 있다. Referring to FIG. 5 , in the cap welding process, the lens cap 510 is inserted into the cap welding machine 500 , the TO package 520 in which wire bonding is completed is placed, and then the user presses the welding operation button of the cap welding machine 500 . When pressed, the cap welding machine 500 may control the lens cap 510 and the TO package 520 to be welded.

도 6은 본 발명의 일 실시 예에 따른 트랜지스터 패키지 제조 방법을 도시한 흐름도이다. 6 is a flowchart illustrating a method of manufacturing a transistor package according to an embodiment of the present invention.

도 6을 참조하면, S601 과정에서 TO 패키지 제조 장치(100)는 조명부(120)를 통해 TO 패키지 기판(300)에 대한 적어도 일 부분에 광원을 조사할 수 있다. Referring to FIG. 6 , in step S601 , the TO package manufacturing apparatus 100 may irradiate a light source to at least a portion of the TO package substrate 300 through the lighting unit 120 .

S602 과정에서 TO 패키지 제조 장치(100)는 카메라(130)를 통해 TO 패키지 기판(300)의 적어도 일부분에 대한 이미지를 촬영할 수 있다. In step S602 , the TO package manufacturing apparatus 100 may photograph an image of at least a portion of the TO package substrate 300 through the camera 130 .

S603 과정에서 머신 러닝의 수행을 위해, TO 패키지 제조 장치(100)의 통신부(140)는 각 TO 패키지 제조 공정에 대한 데이터셋을 머신러닝/딥러닝 서버로부터 무선 네트워크를 통해 수신할 수 있다. In order to perform machine learning in step S603, the communication unit 140 of the TO package manufacturing apparatus 100 may receive a data set for each TO package manufacturing process from a machine learning/deep learning server through a wireless network.

S604 과정에서 TO 패키지 제조 장치(100)의 딥러닝 프로세서(111)에서는 수신된 데이터셋에 기반으로 학습하는 머신 러닝 수행하여 양호 혹은 불량 상태의 TO 패키지 제조 공정을 학습할 수 있다.In step S604 , the deep learning processor 111 of the TO package manufacturing apparatus 100 may learn a TO package manufacturing process in a good or bad state by performing machine learning learning based on the received data set.

S605 과정에서 TO 패키지 기판(300)의 적어도 일부분이 촬영된 이미지가 입력되면, 딥러닝 프로세서(111)는 머신 러닝에 기반하여 각 TO 패키지 제조 공정의 결과가 양호 혹은 불량인지 판단할 수 있다.When an image of at least a portion of the TO package substrate 300 is input in step S605 , the deep learning processor 111 may determine whether the result of each TO package manufacturing process is good or bad based on machine learning.

S606 과정에서 TO 패키지 제조 장치(100)의 제어부(110)는 제조 공정의 결과가 양호 혹은 불량인지를 판단함에 따라, TO 패키지 제조 공정의 결과가 TO 패키지 제조 장치(100)의 적어도 하나의 출력 장치를 통해 출력되도록 제어할 수 있다. In step S606 , the controller 110 of the TO package manufacturing apparatus 100 determines whether the result of the manufacturing process is good or bad, so that the result of the TO package manufacturing process is at least one output device of the TO package manufacturing apparatus 100 . It can be controlled to be output through .

이상에서 설명한 본 발명의 실시예는 컴퓨터에 의해 실행되는 프로그램 모듈과 같은 컴퓨터에 의해 실행 가능한 명령어를 포함하는 기록 매체의 형태로도 구현될 수 있다. 이러한 기록 매체는 컴퓨터 판독 가능 매체를 포함하며, 컴퓨터 판독 가능 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 가용 매체일 수 있고, 휘발성 및 비휘발성 매체, 분리형 및 비분리형 매체를 모두 포함한다. 또한, 컴퓨터 판독가능 매체는 컴퓨터 저장 매체를 포함하며, 컴퓨터 저장 매체는 컴퓨터 판독가능 명령어, 데이터 구조, 프로그램 모듈 또는 기타 데이터와 같은 정보의 저장을 위한 임의의 방법 또는 기술로 구현된 휘발성 및 비휘발성, 분리형 및 비분리형 매체를 모두 포함한다.The embodiments of the present invention described above may also be implemented in the form of a recording medium including instructions executable by a computer, such as a program module executed by a computer. Such recording media includes computer-readable media, and computer-readable media can be any available media that can be accessed by a computer, and includes both volatile and nonvolatile media, removable and non-removable media. Computer readable media also includes computer storage media, which include volatile and nonvolatile embodied in any method or technology for storage of information, such as computer readable instructions, data structures, program modules, or other data. , both removable and non-removable media.

전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.The foregoing description of the present invention is for illustration, and those of ordinary skill in the art to which the present invention pertains can understand that it can be easily modified into other specific forms without changing the technical spirit or essential features of the present invention. will be. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. For example, each component described as a single type may be implemented in a distributed manner, and likewise components described as distributed may also be implemented in a combined form.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is indicated by the following claims rather than the above detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts should be interpreted as being included in the scope of the present invention. do.

100: 제조 장치
110: 제어부
111: 딥러닝 프로세서
120: 조명부
130: 카메라
140: 통신부
300: TO 패키지 기판
311~314: 캐패시터
320: APD 칩
401: 와이어
500: 캡 용접기
510: 렌즈 캡
520: TO 패키지
100: manufacturing device
110: control unit
111: deep learning processor
120: lighting unit
130: camera
140: communication department
300: TO package substrate
311 to 314: capacitor
320: APD chip
401: wire
500: cap welding machine
510: lens cap
520: TO package

Claims (6)

트랜지스터 아웃라인(TO: transistor outline) 패키지(package) 제조 장치에 있어서,
칩 다이 본딩(bonding) 공정, 와이어(wire) 본딩 공정, 캡 용접 및 PD(PhotoDiode) 어라인(align) 공정을 포함하는 TO 패키지 제조 공정을 수행하도록 제어하고, 상기 TO 패키지 제조 공정의 수행 결과가 출력되도록 제어하는 제어부;
TO 패키지 기판에 대한 적어도 일 부분을 향하도록 배치되어 광원을 조사하는 조명부;
상기 TO 패키지 기판의 적어도 일부분에 대한 이미지를 촬영하는 카메라;
유선 네트워크를 통해 머신러닝/딥러닝 서버와 연결되어 상기 TO 패키지 제조 공정 각각에 대한 데이터셋을 수신하는 통신부; 및
상기 수신된 데이터셋 또는 사용자에 의해 입력된 데이터셋에 기반으로 학습하는 머신 러닝을 수행하여, 각 TO 패키지 제조 공정의 양호 혹은 불량 상태를 학습하고, 상기 카메라를 통해 촬영된 이미지에 대한 TO 패키지 제조 공정이 양호 혹은 불량인지를 판단하고, 상기 카메라를 통해 상기 TO 패키지 기판의 적어도 일부분이 촬영된 이미지가 입력되면, 상기 머신 러닝에 기반하여 각 TO 패키지 제조 공정의 결과가 양호 혹은 불량인지를 판단하고, 특정 TO 패키지 제조 공정의 결과가 양호한 것으로 판단하면 다음 단계의 공정을 진행하도록 제어하는 딥러닝 프로세서;를 포함하고,
상기 카메라는, 상기 와이어 본딩 공정을 위해 상기 TO 패키지 기판과 PD 칩이 와이어로 본딩될 때 상기 와이어가 본딩되는 위치를 촬영하도록 배치되어 상기 본딩된 와이어에 대한 이미지를 촬영하고,
상기 카메라는, 상기 칩 다이 본딩 공정을 위해 상기 TO 패키지 기판에 PD 칩이 실장될 때 공중에서 상기 PD 칩을 촬영하도록 배치되어 상기 TO 패키지 기판에 실장된 상기 PD 칩에 대한 이미지를 촬영하고,
상기 딥러닝 프로세서는, 양호하게 와이어 본딩된 이미지에 대한 데이터 모델을 학습하고, 상기 학습된 데이터 모델에 기반하여 상기 본딩된 와이어를 촬영한 이미지에서 상기 와이어의 본딩이 양호 혹은 불량인지를 판단하고, 상기 PD 칩을 촬영한 이미지를 기반으로 상기 PD 칩이 상기 TO 패키지 기판의 중앙에 위치하였는지 판단하여 상기 PD 칩의 실장이 양호 혹은 불량인지를 판단하고,
상기 수신된 데이터셋은, 상기 머신러닝/딥러닝 서버에서 각 TO 패키지 제조 공정에 대한 복수의 이미지를 입력받아 그 이미지의 레이블을 예측하고, 예측된 레이블에 기반하여 이미지를 분류하는 모델을 학습하여 수집된 것이고,
상기 칩 다이 본딩 공정은 미리 설정된 비율로 에폭시를 혼합하는 에폭시 설정 과정, 에폭시 용 주사기를 이용하여 에폭시를 도포하는 에폭시 도포 과정 및 데이터 라인에 TIA를 미리 설정된 강도로 실장하여 가경과하는 TIA 실장 과정을 포함하고,
상기 와이어 본딩 공정에서는 와이어의 길이가 상기 TO 패키지 기판과 상기 PD 칩이 연결될 수 있는 최소한의 와이어의 길이로 와이어 본딩이 수행되는 것을 특징으로 하는, 트랜지스터 아웃라인 패키지 제조 장치.
A transistor outline (TO) package manufacturing apparatus comprising:
Control to perform a TO package manufacturing process including a chip die bonding process, a wire bonding process, a cap welding and a PD (PhotoDiode) align process, and the result of the TO package manufacturing process is a control unit for controlling the output;
a lighting unit disposed to face at least a portion of the TO package substrate and irradiating a light source;
a camera for taking an image of at least a portion of the TO package substrate;
a communication unit connected to a machine learning/deep learning server through a wired network to receive a data set for each of the TO package manufacturing processes; and
By performing machine learning learning based on the received data set or the data set input by the user, the good or bad state of each TO package manufacturing process is learned, and the TO package is manufactured for the image captured by the camera. It is determined whether the process is good or bad, and when an image of at least a portion of the TO package substrate is input through the camera, it is determined whether the result of each TO package manufacturing process is good or bad based on the machine learning, , When it is determined that the result of the specific TO package manufacturing process is good, a deep learning processor that controls to proceed with the process of the next step;
The camera is arranged to photograph a position where the wire is bonded when the TO package substrate and the PD chip are bonded with a wire for the wire bonding process to photograph an image of the bonded wire,
The camera is arranged to photograph the PD chip in the air when the PD chip is mounted on the TO package substrate for the chip die bonding process to photograph the image of the PD chip mounted on the TO package substrate,
The deep learning processor learns a data model for a good wire-bonded image, and determines whether the bonding of the wire is good or bad in the image taken of the bonded wire based on the learned data model, Based on the image taken of the PD chip, it is determined whether the PD chip is located in the center of the TO package substrate to determine whether the mounting of the PD chip is good or bad,
The received dataset receives a plurality of images for each TO package manufacturing process from the machine learning / deep learning server, predicts the label of the image, and learns a model for classifying images based on the predicted label. has been collected,
The chip die bonding process includes an epoxy setting process of mixing the epoxy in a preset ratio, an epoxy application process of applying the epoxy using an epoxy syringe, and a TIA mounting process that temporarily passes by mounting the TIA on the data line with a preset strength. including,
In the wire bonding process, the length of the wire is a minimum wire length to which the TO package substrate and the PD chip can be connected, characterized in that wire bonding is performed.
삭제delete 삭제delete 트랜지스터 아웃라인(TO: transistor outline) 패키지(package) 제조 방법에 있어서,
칩 다이 본딩(bonding) 공정, 와이어(wire) 본딩 공정, 캡 용접 및 PD(PhotoDiode) 어라인(align) 공정을 포함하는 TO 패키지 제조 공정을 수행하는 과정;
조명부를 통해, TO 패키지 기판에 대한 적어도 일 부분에 광원을 조사하는 과정;
카메라를 통해, 상기 TO 패키지 기판의 적어도 일부분에 대한 이미지를 촬영하는 과정;
유선 네트워크를 통해 머신러닝/딥러닝 서버와 연결되어 각 TO 패키지 제조 공정에 대한 데이터셋을 수신하는 과정;
상기 수신된 데이터셋 또는 사용자에 의해 입력된 데이터셋에 기반으로 학습하는 머신 러닝을 수행하고, 양호 혹은 불량 상태의 TO 패키지 제조 공정을 학습하는 과정;
상기 카메라를 통해 상기 TO 패키지 기판의 적어도 일부분이 촬영된 이미지가 입력되면, 상기 머신 러닝에 기반하여 각 TO 패키지 제조 공정의 결과가 양호 혹은 불량인지를 판단하고, 특정 TO 패키지 제조 공정의 결과가 양호한 것으로 판단하면 다음 단계의 공정을 진행하도록 제어하는 과정; 및
상기 TO 패키지 제조 공정의 결과를 출력하는 과정을 포함하며,
상기 방법은,
상기 카메라가 상기 와이어 본딩 공정을 위해 상기 TO 패키지 기판과 PD 칩이 와이어로 본딩될 때 상기 본딩된 와이어를 촬영하도록 배치되어 상기 본딩된 와이어에 대한 이미지를 촬영하고, 상기 카메라가 상기 칩 다이 본딩 공정을 위해 상기 TO 패키지 기판에 PD 칩이 실장될 때 공중에서 상기 PD 칩을 촬영하도록 배치되어 상기 TO 패키지 기판에 실장된 상기 PD 칩에 대한 이미지를 촬영하도록 제어하는 과정과
양호하게 와이어 본딩된 이미지에 대한 데이터 모델을 학습하고, 상기 학습된 데이터 모델에 기반하여 상기 본딩된 와이어를 촬영한 이미지에서 상기 와이어의 본딩이 양호 혹은 불량인지를 판단하고, 상기 PD 칩을 촬영한 이미지를 기반으로 상기 PD 칩이 상기 TO 패키지 기판의 중앙에 위치하였는지 판단하여 상기 PD 칩의 실장이 양호 혹은 불량인지를 판단하는 과정을 더 포함하고,
상기 수신된 데이터셋은, 상기 머신러닝/딥러닝 서버에서 각 TO 패키지 제조 공정에 대한 복수의 이미지를 입력받아 그 이미지의 레이블을 예측하고, 예측된 레이블에 기반하여 이미지를 분류하는 모델을 학습하여 수집된 것이고,
상기 칩 다이 본딩 공정은 미리 설정된 비율로 에폭시를 혼합하는 에폭시 설정 과정, 에폭시 용 주사기를 이용하여 에폭시를 도포하는 에폭시 도포 과정 및 데이터 라인에 TIA를 미리 설정된 강도로 실장하여 가경과하는 TIA 실장 과정을 포함하고,
상기 와이어 본딩 공정에서는 와이어의 길이가 상기 TO 패키지 기판과 상기 PD 칩이 연결될 수 있는 최소한의 와이어의 길이로 와이어 본딩이 수행되는 것임을 특징으로 하는, 트랜지스터 아웃라인 패키지 제조 방법.
A method for manufacturing a transistor outline (TO) package, the method comprising:
performing a TO package manufacturing process including a chip die bonding process, a wire bonding process, cap welding, and a photodiode (PD) align process;
The process of irradiating a light source to at least a portion of the TO package substrate through the lighting unit;
photographing an image of at least a portion of the TO package substrate through a camera;
A process of receiving a dataset for each TO package manufacturing process by being connected to a machine learning/deep learning server through a wired network;
performing machine learning learning based on the received data set or a data set input by a user, and learning a TO package manufacturing process in good or bad state;
When an image of at least a portion of the TO package substrate is input through the camera, it is determined whether the result of each TO package manufacturing process is good or bad based on the machine learning, and the result of the specific TO package manufacturing process is good If it is determined that the process of controlling to proceed with the process of the next step; and
Including the process of outputting the result of the TO package manufacturing process,
The method is
The camera is arranged to photograph the bonded wire when the TO package substrate and the PD chip are bonded with a wire for the wire bonding process to take an image of the bonded wire, and the camera is the chip die bonding process When the PD chip is mounted on the TO package substrate for
Learning a data model for a well-bonded image, and determining whether the bonding of the wire is good or bad in the image of the bonded wire based on the learned data model, and photographing the PD chip Further comprising the step of determining whether the mounting of the PD chip is good or bad by determining whether the PD chip is located in the center of the TO package substrate based on the image,
The received dataset receives a plurality of images for each TO package manufacturing process from the machine learning / deep learning server, predicts the label of the image, and learns a model for classifying images based on the predicted label. has been collected,
The chip die bonding process includes an epoxy setting process of mixing the epoxy in a preset ratio, an epoxy application process of applying the epoxy using an epoxy syringe, and a TIA mounting process that temporarily passes by mounting the TIA on the data line with a preset strength. including,
In the wire bonding process, the method of manufacturing a transistor outline package, characterized in that the wire bonding is performed with a minimum wire length to which the TO package substrate and the PD chip can be connected.
삭제delete 삭제delete
KR1020220017918A 2022-02-11 2022-02-11 Electronic device for manufacturing transistor outline package and method thereof KR102455733B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220017918A KR102455733B1 (en) 2022-02-11 2022-02-11 Electronic device for manufacturing transistor outline package and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220017918A KR102455733B1 (en) 2022-02-11 2022-02-11 Electronic device for manufacturing transistor outline package and method thereof

Publications (1)

Publication Number Publication Date
KR102455733B1 true KR102455733B1 (en) 2022-10-18

Family

ID=83803539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220017918A KR102455733B1 (en) 2022-02-11 2022-02-11 Electronic device for manufacturing transistor outline package and method thereof

Country Status (1)

Country Link
KR (1) KR102455733B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102590040B1 (en) * 2022-12-09 2023-10-18 크레플 주식회사 Real-time process defect detection automation system and method using machine learning model

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012310A (en) * 1996-07-31 1998-04-30 쿠라우찌 노리타카 Optical semiconductor device
KR20200108905A (en) * 2018-02-26 2020-09-21 주식회사 고영테크놀러지 Method for inspecting the mounting condition of components, printed circuit board inspection apparatus, and computer-readable recording medium
JP2021021673A (en) * 2019-07-30 2021-02-18 株式会社ジェイテクト Inspection information estimation device for optical nondestructive inspection device and optical nondestructive inspection system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012310A (en) * 1996-07-31 1998-04-30 쿠라우찌 노리타카 Optical semiconductor device
KR20200108905A (en) * 2018-02-26 2020-09-21 주식회사 고영테크놀러지 Method for inspecting the mounting condition of components, printed circuit board inspection apparatus, and computer-readable recording medium
JP2021021673A (en) * 2019-07-30 2021-02-18 株式会社ジェイテクト Inspection information estimation device for optical nondestructive inspection device and optical nondestructive inspection system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102590040B1 (en) * 2022-12-09 2023-10-18 크레플 주식회사 Real-time process defect detection automation system and method using machine learning model

Similar Documents

Publication Publication Date Title
KR102455733B1 (en) Electronic device for manufacturing transistor outline package and method thereof
CN109451237B (en) AA focusing method and device for camera module
US8098284B2 (en) Method of manufacturing camera module
CN109348129B (en) Definition detection method and system for fixed-focus camera
US8885157B2 (en) Test apparatus, test method, and device interface for testing a device under test using optical signaling
US11163124B1 (en) Low footprint optical interconnects
WO2015169220A1 (en) Light-deflection three-dimensional imaging device and projection device, and application thereof
EP0259816A2 (en) Method for bonding semiconductor laser element and apparatus therefor
JP4324081B2 (en) Optical device
CN101903116B (en) Method of calibrating a constant voltage supply for an ultrasonic transducer of a wire bonding machine
US20150192750A1 (en) Method for manufacturing camera module
CN107250866A (en) The manufacture method and manufacture device of optical multiplexer
CN105556946A (en) Image pickup module manufacturing method and image pickup module manufacturing device
CN107800937A (en) A kind of multi-cam module and terminal device
US6715934B2 (en) Receptacle type optical module and production method therefor
CN105006445B (en) The pre-alignment system and method for a kind of flip-chip bonding
US10761146B2 (en) Wafer probe card for evaluating micro light emitting diodes, analysis apparatus including the same, and method of fabricating the wafer probe card
CN106569121A (en) Method for calibrating voltage and current accuracy of power management IC
CN103792070A (en) Semiconductor laser array optical characteristic detection device
US20080094082A1 (en) Die Infrared Transceiver Bus
KR102557771B1 (en) Optical Semiconductor Chip Package Inspecting Apparatus for Performing Quality Judgment Easily
KR101341380B1 (en) Socket embedded with uv led for camera module testing
CN110445959B (en) Method for assembling camera module
KR101132680B1 (en) Optoelectonic device package
CN111624456A (en) Test system of laser

Legal Events

Date Code Title Description
GRNT Written decision to grant