KR102450578B1 - Device and method for initializing channel in nonvolatile memory device - Google Patents

Device and method for initializing channel in nonvolatile memory device Download PDF

Info

Publication number
KR102450578B1
KR102450578B1 KR1020180137949A KR20180137949A KR102450578B1 KR 102450578 B1 KR102450578 B1 KR 102450578B1 KR 1020180137949 A KR1020180137949 A KR 1020180137949A KR 20180137949 A KR20180137949 A KR 20180137949A KR 102450578 B1 KR102450578 B1 KR 102450578B1
Authority
KR
South Korea
Prior art keywords
bit line
floating state
voltage
block
memory device
Prior art date
Application number
KR1020180137949A
Other languages
Korean (ko)
Other versions
KR20200055181A (en
Inventor
조두호
강규만
변대석
송중호
윤치원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180137949A priority Critical patent/KR102450578B1/en
Priority to US16/420,850 priority patent/US10878919B2/en
Priority to CN201911069538.7A priority patent/CN111179985A/en
Publication of KR20200055181A publication Critical patent/KR20200055181A/en
Application granted granted Critical
Publication of KR102450578B1 publication Critical patent/KR102450578B1/en

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/24Bit-line control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/20Initialising; Data preset; Chip identification
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/08Address circuits; Decoders; Word-line control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/32Timing circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/3454Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459Circuits or methods to verify correct programming of nonvolatile memory cells

Abstract

본 발명은 비휘발성 메모리 장치의 채널 초기화 장치 및 방법에 관한 것으로서, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 방법은, 하나의 블록 내에 복수의 워드 라인 및 복수의 스트링 라인을 포함하는 비휘발성 메모리 장치의 채널 초기화 방법에 있어서, 상기 블록 내에 포함된 복수의 스트링 라인에 전압을 인가하는 제1 단계; 상기 블록을 경유하는 비트 라인을 플로팅(floating) 상태로 전환하는 제2 단계; 및 상기 비트 라인의 플로팅 상태를 해제하는 제3 단계를 포함한다. The present invention relates to an apparatus and method for initializing a channel of a nonvolatile memory device, and the method for initializing a channel of a nonvolatile memory device according to an embodiment of the present invention includes a plurality of word lines and a plurality of string lines in one block. A method for initializing a channel of a nonvolatile memory device comprising: a first step of applying a voltage to a plurality of string lines included in the block; a second step of switching a bit line passing through the block to a floating state; and a third step of releasing the floating state of the bit line.

Description

비휘발성 메모리 장치의 채널 초기화 장치 및 방법{DEVICE AND METHOD FOR INITIALIZING CHANNEL IN NONVOLATILE MEMORY DEVICE}DEVICE AND METHOD FOR INITIALIZING CHANNEL IN NONVOLATILE MEMORY DEVICE

본 발명은 메모리 장치의 채널 초기화 장치 및 방법에 관한 것으로서, 보다 구체적으로 읽기 또는 쓰기 검증 동작에서 선택 및 비선택 스트링 라인 초기화 시 비트 라인을 제어하여 전력 소모를 줄일 수 있는 비휘발성 메모리 장치의 채널 초기화 장치 및 방법에 관한 것이다. The present invention relates to an apparatus and method for initializing a channel of a memory device, and more particularly, to a channel initialization for a nonvolatile memory device capable of reducing power consumption by controlling a bit line when initializing a selected and unselected string line in a read or write verification operation. It relates to an apparatus and method.

낸드 플래시 메모리(NAND Flash Memory)는 전원이 끊겨도 데이터를 보존하는 비휘발성 메모리의 일종으로서, 전기적인 방법으로 정보를 입출력한다. 낸드 플래시 메모리의 내부 구조가 이차원적인 평면 구조로부터 3차원적인 수직 구조로 발전한 3D 낸드 플래시 메모리가 개발되어 사용되고 있다. 이와 같은 3D 낸드 플래시 메모리는 평면 구조에 비해 저장 공간 집적도, 속도, 내구성 및 소비전력에 있어서 상당히 향상된 성능을 보인다. A NAND flash memory is a type of nonvolatile memory that retains data even when power is cut off, and inputs and outputs information in an electrical manner. A 3D NAND flash memory in which the internal structure of the NAND flash memory is developed from a two-dimensional planar structure to a three-dimensional vertical structure has been developed and used. Such 3D NAND flash memory shows significantly improved performance in terms of storage space density, speed, durability, and power consumption compared to a planar structure.

이와 같은 비휘발성 메모리 장치에 있어서, 읽기 또는 쓰기 검증 동작을 수행할 때 선택 및 비선택 스트링 라인 초기화 시 워드 라인에 존재하는 기생 커패시터의 영향으로 인해 불필요한 전력이 소모될 수 있다. In such a nonvolatile memory device, unnecessary power may be consumed due to the effect of parasitic capacitors present in the word line during initialization of the selected and unselected string lines when a read or write verification operation is performed.

미국 공개특허공보 2012-0320678 (공개일: 2012년 12월 20일)US Patent Publication No. 2012-0320678 (published on December 20, 2012)

본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 읽기 또는 쓰기 검증 동작에서 선택 및 비선택 스트링 라인 초기화 시 비트 라인을 제어함으로써 전력 소모를 줄일 수 있는 비휘발성 메모리 장치의 채널 초기화 장치 및 방법을 제공함에 있다. One of the technical problems to be achieved by the technical idea of the present invention is to provide an apparatus and method for initializing a channel of a nonvolatile memory device capable of reducing power consumption by controlling a bit line when initializing a selected and unselected string line in a read or write verification operation. is in providing.

예시적인 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 방법은, 하나의 블록 내에 복수의 워드 라인 및 복수의 스트링 라인을 포함하는 비휘발성 메모리 장치의 채널 초기화 방법에 있어서, 상기 블록 내에 포함된 복수의 스트링 라인에 전압을 인가하는 제1 단계; 상기 블록을 경유하는 비트 라인을 플로팅(floating) 상태로 전환하는 제2 단계; 및 상기 비트 라인의 플로팅 상태를 해제하는 제3 단계를 포함할 수 있다. The method for initializing a channel of a non-volatile memory device according to an exemplary embodiment includes a method for initializing a channel of a non-volatile memory device including a plurality of word lines and a plurality of string lines in one block, wherein the plurality of blocks included in the block are included. a first step of applying a voltage to a string line of a second step of switching a bit line passing through the block to a floating state; and a third step of releasing the floating state of the bit line.

예시적인 다른 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 방법은, 하나의 블록 내에 복수의 워드 라인 및 복수의 스트링 라인을 포함하는 비휘발성 메모리 장치의 채널 초기화 방법에 있어서, 상기 블록을 경유하는 비트 라인을 플로팅(floating) 상태로 전환하는 단계; 상기 블록 내에 포함된 복수의 스트링 라인에 전압을 인가하는 단계; 및 상기 비트 라인의 플로팅 상태를 해제하는 단계를 포함할 수 있다. A channel initialization method of a nonvolatile memory device according to another exemplary embodiment includes a channel initialization method of a nonvolatile memory device including a plurality of word lines and a plurality of string lines in one block, the method comprising: transitioning the bit line to a floating state; applying a voltage to a plurality of string lines included in the block; and releasing the floating state of the bit line.

예시적인 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 장치는, 하나의 블록 내에 복수의 워드 라인 및 복수의 스트링 라인을 포함하는 비휘발성 메모리 장치의 채널 초기화 장치에 있어서, 상기 블록 내에 포함된 복수의 스트링 라인에 전압을 인가하는 스트링 라인 전압 인가부; 상기 블록을 경유하는 비트 라인을 플로팅 상태로 전환하는 비트 라인 플로팅 전환부; 및 상기 비트 라인의 플로팅 상태를 해제하는 비트 라인 플로팅 해제부를 포함할 수 있다. According to an exemplary embodiment, the apparatus for initializing a channel of a nonvolatile memory device includes a plurality of word lines and a plurality of string lines in one block. a string line voltage applying unit for applying a voltage to the string line of the ; a bit line floating switching unit that converts a bit line passing through the block to a floating state; and a bit line floating release unit configured to release the floating state of the bit line.

본 발명인 비휘발성 메모리 장치의 채널 초기화 장치 및 방법에 따르면 읽기 또는 쓰기 검증 동작에서 선택 및 비선택 스트링 라인 초기화 시 비트 라인을 제어함으로써 전력 소모를 줄일 수 있다. According to the apparatus and method for initializing a channel of a nonvolatile memory device according to the present invention, power consumption can be reduced by controlling a bit line when initializing a selected and unselected string line in a read or write verification operation.

도 1은 블록 내의 모든 스트링 라인을 턴온 시켜 선택/비선택 스트링의 채널을 비트 라인으로부터 인가되는 전압으로 초기화하는 경우를 설명하기 위한 개략도이다.
도 2는 도 1과 같은 동작 시 블록 내의 각 요소에서 나타나는 전압의 변화를 나타내는 그래프이다.
도 3은 블록 내의 비선택 스트링 라인을 턴오프 시켜 초기화하는 경우를 설명하기 위한 개략도이다.
도 4는 도 3과 같은 동작 시 발생할 수 있는 소프트 이레이즈 현상을 설명하기 위한 개략도이다.
도 5는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 방법을 나타내는 순서도이다.
도 6은 본 발명의 다른 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 방법을 나타내는 순서도이다.
도 7은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 방법에 따른 동작 시 블록 내의 각 요소에서 나타나는 전압의 변화를 나타내는 그래프이다.
도 8은 본 발명이 다른 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 방법에 따른 동작 시 블록 내의 각 요소에서 나타나는 전압의 변화를 나타내는 그래프이다.
도 9은 본 발명의 또 다른 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 방법에서 플로팅 상태가 되기 이전 동작을 설명하기 위한 그래프이다.
도 10는 본 발명의 또 다른 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 방법에서 플로팅 상태로 전환하는 시점을 제어하는 동작을 설명하기 위한 그래프이다.
도 11 및 도 12은 본 발명의 또 다른 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 방법에서 플로팅 상태로 전환하는 시점 및 플로팅 상태를 해제하는 시점을 제어하는 동작을 설명하기 위한 그래프이다.
도 13는 본 발명의 또 다른 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 방법을 나타내는 순서도이다.
도 14은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 장치를 나타내는 블록도이다.
1 is a schematic diagram for explaining a case where all string lines in a block are turned on to initialize channels of selected/unselected strings with voltages applied from bit lines.
FIG. 2 is a graph illustrating a change in voltage appearing in each element in a block during the same operation as in FIG. 1 .
3 is a schematic diagram for explaining a case of initialization by turning off an unselected string line in a block.
4 is a schematic diagram for explaining a soft erase phenomenon that may occur during the operation as in FIG. 3 .
5 is a flowchart illustrating a channel initialization method of a nonvolatile memory device according to an embodiment of the present invention.
6 is a flowchart illustrating a channel initialization method of a nonvolatile memory device according to another embodiment of the present invention.
7 is a graph illustrating a change in voltage appearing in each element in a block during an operation according to a channel initialization method of a nonvolatile memory device according to an embodiment of the present invention.
8 is a graph illustrating a change in voltage appearing in each element in a block during an operation according to a channel initialization method of a nonvolatile memory device according to another exemplary embodiment of the present invention.
9 is a graph for explaining an operation before entering a floating state in a channel initialization method of a nonvolatile memory device according to another embodiment of the present invention.
10 is a graph for explaining an operation of controlling a time point of transition to a floating state in a channel initialization method of a nonvolatile memory device according to another embodiment of the present invention.
11 and 12 are graphs for explaining an operation of controlling the timing of switching to the floating state and the timing of releasing the floating state in the channel initialization method of the nonvolatile memory device according to another embodiment of the present invention.
13 is a flowchart illustrating a channel initialization method of a nonvolatile memory device according to another embodiment of the present invention.
14 is a block diagram illustrating a channel initialization device of a nonvolatile memory device according to an embodiment of the present invention.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various different forms, and only these embodiments allow the disclosure of the present invention to be complete, and common knowledge in the technical field to which the present invention pertains It is provided to fully inform those who have the scope of the invention, and the present invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout.

도 1은 블록 내의 모든 스트링 라인을 턴온 시켜 선택/비선택 스트링의 채널을 비트 라인으로부터 인가되는 전압으로 초기화하는 경우를 설명하기 위한 개략도이고, 도 2는 도 1과 같은 동작 시 블록 내의 각 요소에서 나타나는 전압의 변화를 나타내는 그래프이다. 또한, 도 3은 블록 내의 비선택 스트링 라인을 턴오프 시켜 초기화하는 경우를 설명하기 위한 개략도이고, 도 4는 도 3과 같은 동작 시 발생할 수 있는 소프트 이레이즈 현상을 설명하기 위한 개략도이다. 1 is a schematic diagram for explaining a case where all string lines in a block are turned on to initialize the channels of a selected/unselected string with a voltage applied from a bit line, and FIG. 2 is an operation similar to FIG. It is a graph showing the change in voltage that appears. Also, FIG. 3 is a schematic diagram for explaining a case of initialization by turning off an unselected string line in a block, and FIG. 4 is a schematic diagram for explaining a soft erase phenomenon that may occur during the operation as in FIG. 3 .

다중 선택 스트링 라인(SSL)로 각각의 서브 블록(sub block)의 선택이 가능한 3D 낸드 플래쉬 메모리 구조에서 읽기 및/또는 쓰기 검증 동작에 진입할 때, 각각의 스트링을 초기화하는 과정을 거치게 된다. 그런데, 이 때 반도체 메모리의 워드 라인 상에 존재하는 커패시터 성분들로 인하여 불필요한 전력이 소모될 수 있다. When a read and/or write verification operation is entered in a 3D NAND flash memory structure in which each sub-block can be selected with a multiple selection string line SSL, each string is initialized. However, in this case, unnecessary power may be consumed due to capacitor components existing on the word line of the semiconductor memory.

예를 들어, 도 1 및 도 2에서 도시하는 바와 같이, 블록 내에 존재하는 모든 스트링 라인을 턴온(turn-on) 시키고 선택 스트링 및 비선택 스트링의 채널(channel)을 비트 라인으로부터 인가되는 전압으로 초기화하는 동시에 워드 라인에 전압을 인가하는 방식을 적용하는 경우에는, 초기화되는 채널과 워드 라인 간의 전압 차이가 커져 워드 라인에 존재하는 커패시터 성분들을 채우기 위한 전하(charge)의 소모량이 증가하게 된다. For example, as shown in FIGS. 1 and 2 , all string lines existing in the block are turned on and channels of the selected string and the unselected string are initialized with a voltage applied from the bit line. In the case of applying a method of simultaneously applying a voltage to the word line, the voltage difference between the initialized channel and the word line increases, thereby increasing the amount of charge consumed to fill the capacitor components existing in the word line.

이를 그래프를 통해 이해하면, 도 1에서 도시되는 모든 스트링 라인들이 턴온된 상태에서, 도 2의 두 번째 그래프에서 나타내는 바와 같이 비트 라인(BL)에 0V가 인가되고, 도 2의 첫 번째 그래프에서 나타내는 바와 같이 워드 라인(WL)에도 전압이 인가되어 셋업(setup)되면, 상대적으로 높은 전압값을 가질 수 있는 워드 라인(WL)과 0V가 인가되는 비트 라인(BL) 간의 전위차가 크게 발생한다. 이러한 방식으로 초기화하는 경우에는, 모든 스트링 라인에 걸쳐 존재하는 커패시터 성분에 전하를 채워야 하는 상황이 발생하여 전력의 소모가 증가할 수밖에 없다. If this is understood through the graph, 0V is applied to the bit line BL as shown in the second graph of FIG. 2 in a state in which all string lines shown in FIG. 1 are turned on, and 0V is applied to the bit line BL as shown in the first graph of FIG. As shown, when a voltage is also applied to the word line WL and set up, a potential difference between the word line WL, which may have a relatively high voltage value, and the bit line BL, to which 0V is applied, is large. In the case of initialization in this way, a situation arises in which charges must be filled in capacitor components existing across all string lines, and power consumption is inevitably increased.

반면에, 소모되는 전하량을 줄이기 위해 도 3에서 도시하는 바와 같이 비선택 스트링 라인들(A)을 턴오프(turn-off) 상태로 만듦으로써 비트 라인(BL)과 비선택 스트링 라인들의 채널 간 연결을 막는 방법을 적용하는 경우에는, 비선택 스트링의 채널이 셋업된 워드 라인(WL) 전압의 영향을 받아 과도하게 부스팅(boosting)되어 비선택 셀이 의도치 않는 값으로 프로그래밍되는 문제가 발생할 수 있다. 예를 들어, 도 4에서 도시하는 바와 같이 선택 워드 라인(WL3)에 음의 전압을 인가하는 상황이라면, 부스팅 채널과의 전위차로 인해 소프트 이레이즈(soft erase)되는 열화 현상이 발생할 수 있다. On the other hand, in order to reduce the amount of consumed electric charge, the bit line BL and the channel of the unselected string lines are connected to each other by turning the unselected string lines A into a turn-off state as shown in FIG. 3 . In the case of applying the method of preventing . For example, as shown in FIG. 4 , in a situation where a negative voltage is applied to the selected word line WL3, a deterioration phenomenon of soft erase may occur due to a potential difference with the boosting channel.

따라서, 본 발명은 도 1 및 도 2에서 도시된 방식의 초기화 방식이 가질 수 있는 전력 소모의 문제를 해결할 수 있으면서도, 도 3 및 도 4에서 도시된 방식의 초기화 방식이 가질 수 있는 열화 현상의 문제를 발생하지 않는 비휘발성 메모리 장치의 채널 초기화 방법을 제시한다. Accordingly, the present invention can solve the problem of power consumption that the initialization method illustrated in FIGS. 1 and 2 may have, and the problem of deterioration that the initialization method illustrated in FIGS. 3 and 4 may have. A method for channel initialization of a non-volatile memory device that does not generate

도 5는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 방법을 나타내는 순서도이고, 도 6은 본 발명의 다른 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 방법을 나타내는 순서도이며, 도 7은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 방법에 따른 동작 시 블록 내의 각 요소에서 나타나는 전압의 변화를 나타내는 그래프이다. 또한, 도 13는 본 발명의 또 다른 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 방법을 나타내는 순서도이다.5 is a flowchart illustrating a channel initialization method of a nonvolatile memory device according to an embodiment of the present invention, and FIG. 6 is a flowchart illustrating a channel initialization method of a nonvolatile memory device according to another embodiment of the present invention. 7 is a graph illustrating a change in voltage appearing in each element in a block during an operation according to the channel initialization method of the nonvolatile memory device according to an embodiment of the present invention. 13 is a flowchart illustrating a channel initialization method of a nonvolatile memory device according to still another exemplary embodiment of the present invention.

본 발명의 일 실시예에 따라, 하나의 블록 내에 복수의 워드 라인 및 복수의 스트링 라인을 포함하는 비휘발성 메모리 장치의 채널 초기화 방법은, 도 5에서 도시하는 바와 같이, 블록 내에 포함된 복수의 스트링 라인에 전압을 인가하는 단계(S100), 블록을 경유하는 비트 라인을 플로팅(floating) 상태로 전환하는 단계(S200) 및 비트 라인의 플로팅 상태를 해제하는 단계(S300)를 포함할 수 있다. As shown in FIG. 5 , in a method for channel initialization of a nonvolatile memory device including a plurality of word lines and a plurality of string lines in one block according to an embodiment of the present invention, a plurality of strings included in a block It may include applying a voltage to the line ( S100 ), converting the bit line passing through the block to a floating state ( S200 ), and releasing the floating state of the bit line ( S300 ).

또한, 도 6에서 도시하는 바와 같이, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 방법에서, 비트 라인의 플로팅 상태를 해제하는 단계(S300)는 복수의 스트링 라인 중 비선택 스트링 라인에 인가된 전압을 제거하기 시작(S250)하는 시점 이후에 수행될 수 있다. 또한, 본 발명의 또 다른 일 실시예에 따라, 비트 라인의 플로팅 상태를 해제하는 단계(S300)는 비트 라인에 감지에 필요한 전압을 인가(S350)하는 시점 이전까지 완료될 수 있다. Also, as shown in FIG. 6 , in the method for initializing a channel of a nonvolatile memory device according to an embodiment of the present invention, the step of releasing the floating state of the bit line ( S300 ) is an unselected string line among a plurality of string lines. It may be performed after the point in time at which the voltage applied to is started to be removed (S250). In addition, according to another embodiment of the present invention, the step of releasing the floating state of the bit line ( S300 ) may be completed before the point in time when a voltage required for sensing is applied to the bit line ( S350 ).

본 발명의 실시예들에 따른 비휘발성 메모리 장치의 채널 초기화 방법에서는 블록 내에 포함된 복수의 또는 모든 스트링 라인들의 턴온(turn on) 구간에 비트 라인(BL)을 플로팅(floating)시킴으로써, 비트 라인(BL)에 0V 또는 그 외 임의의 전압을 인가하여 채널을 초기화하는 방식과는 달리, 워드 라인과 채널 간의 전압차를 감소시켜 워드 라인에 존재하는 커패시턴스 성분들을 채우는 전하량을 감소시킨다. 좀 더 구체적으로, 비휘발성 메모리 장치의 채널을 초기화하기 위해 선택 및 비선택 스트링 라인들을 턴온 시키는 구간에서 비트 라인(BL)과 비트 라인 드라이버(BL driver) 사이에 배치된 트렌지스터를 off시켜 비트 라인(BL)을 플로팅시킨다. 이로써 비트 라인(BL)으로부터 인가되는 전압이 채널에 영향을 미치지 않게 함으로써, 워드 라인(WL)에서 보이는 채널의 커패시턴스를 최소화한다. In the channel initialization method of a nonvolatile memory device according to embodiments of the present invention, by floating the bit line BL in a turn-on period of a plurality or all of the string lines included in the block, the bit line ( Unlike the method of initializing the channel by applying 0V or any other voltage to BL), the voltage difference between the word line and the channel is reduced to reduce the amount of charge filling the capacitance components existing in the word line. More specifically, in the period in which the selected and unselected string lines are turned on to initialize the channel of the nonvolatile memory device, the transistor disposed between the bit line BL and the bit line driver is turned off to turn off the bit line ( BL) is plotted. This prevents the voltage applied from the bit line BL from affecting the channel, thereby minimizing the capacitance of the channel seen from the word line WL.

도 7의 첫 번째 그래프를 참조하면, 선택 스트링 라인(Sel. SSL)과 비선택 스트링 라인(Unsel. SSL)이 턴온 되어 전압이 상승하는 일정 기간 동안, 도 7의 두 번째 그래프에 도시된 그래프에서 비트 라인(BL)은 플로팅 상태를 일정 기간 유지하게 하고 있음을 확인할 수 있다. 이는 도 2에서 선택 스트링 라인(Sel. SSL)과 비선택 스트링 라인(Unsel. SSL)이 턴온 되어 전압이 상승하는 동안에 비트 라인(BL)에 고정된 전압값(예를 들어, 0V)를 인가하는 방식과 구별된다. Referring to the first graph of FIG. 7 , the selected string line (Sel. SSL) and the unselected string line (Unsel. SSL) are turned on and for a certain period of time when the voltage is increased, in the graph shown in the second graph of FIG. It can be seen that the bit line BL maintains the floating state for a certain period of time. This is a method of applying a fixed voltage value (eg, 0V) to the bit line BL while the selected string line Sel. SSL and the unselected string line Unsel. SSL are turned on and the voltage is increased in FIG. 2 . different from the method

모든 스트링 라인을 턴온시켜 전압이 상승하는 동안에 비트 라인(BL)에 고정된 전압값을 인가하는 경우에는, 도 2의 세 번째 그래프에서 도시되는 바와 같이 비선택 워드 라인(Unsel WL)의 전압이 상승하는 초기 일정 구간 동안(즉, 도 7의 그래프에서 상하 방향의 화살표로 표시된 시점까지) 비선택 스트링 라인들에 걸리는 전압은 0V로 유지되는 반면에, 앞서 설명한 바와 같이 다량의 전하를 소비하는 문제점이 있다. When a fixed voltage value is applied to the bit line BL while the voltage is increased by turning on all string lines, the voltage of the unselected word line Unsel WL is increased as shown in the third graph of FIG. 2 . While the voltage applied to the unselected string lines is maintained at 0V during the initial predetermined period of have.

반면에, 선택 스트링 라인과 비선택 스트링 라인이 턴온 되어 전압이 상승하는 일정 기간 동안 비트 라인(BL)과 비트 라인 드라이버를 연결하는 트렌지스터를 off시킴으로써 비트 라인을 플로팅 상태로 두게 되면, 도 7의 세 번째 그래프의 곡선 C와 같이 비선택 스트링 라인들에 걸리는 전압이 다소 상승(예를 들어, 약 0.5V)할 수 있으며, 이에 따라 워드 라인과 채널 간의 전압차를 감소시켜 워드 라인에 존재하는 커패시턴스 성분들을 채우는 전하량을 감소시킬 수 있다. On the other hand, when the selected string line and the unselected string line are turned on and the transistor connecting the bit line BL and the bit line driver is turned off for a certain period of time when the voltage is increased, the bit line is placed in a floating state, As shown in the curve C of the th graph, the voltage applied to the unselected string lines may slightly increase (for example, about 0.5V), and accordingly, the voltage difference between the word line and the channel is reduced to reduce the capacitance component present in the word line. It is possible to reduce the amount of charge filling them.

만약 도 3 및 도 4에서 설명한 방식을 적용하는 경우라면, 각 비선택 스트링 라인의 채널이 셋업된 워드 라인 전압의 영향을 받아 과도하게 부스팅됨에 따라 비선택 스트링 라인들 중 어느 하나 이상에 걸리는 전압이 예를 들어, 도 7의 세 번째 그래프의 곡선 B와 같이 비선택 셀이 의도치 않는 값으로 프로그래밍될 수 있을 정도의 높은 값(예를 들어, 약 3V)으로 부스팅될 수 있다. If the method described in FIGS. 3 and 4 is applied, as the channel of each unselected string line is excessively boosted under the influence of the set word line voltage, the voltage applied to any one or more of the unselected string lines is For example, as shown in curve B of the third graph of FIG. 7 , the unselected cell may be boosted to a high enough value (eg, about 3V) to be programmed to an unintended value.

따라서, 본 발명은 블록 내에 포함된 복수의 스트링 라인들을 턴온시키면서도 비트 라인(BL)에 특정 전압을 인가하지 않은 플로팅 상태를 적절히 제어된 일정 기간 동안 유지시킴으로써, 소모되는 전력을 줄이면서 동시에 소프트 이레이즈와 같은 열화 현상의 발생도 방지한다. Accordingly, the present invention turns on a plurality of string lines included in a block and maintains a floating state in which a specific voltage is not applied to the bit line BL for a properly controlled period of time, thereby reducing power consumption and soft erase at the same time. It also prevents the occurrence of deterioration phenomena such as

한편, 비트 라인을 플로팅 상태로 두는 '일정 기간'의 시작점은 블록 내에 포함된 복수의 스트링 라인에 전압을 인가하는 시점 이후일 수 있을 뿐만 아니라, 복수의 스트링 라인에 전압을 인가하는 시점 이전일 수도 있다. On the other hand, the starting point of the 'predetermined period' for putting the bit line in the floating state may not only be after the point in time when voltage is applied to the plurality of string lines included in the block, but may also be before the point in time when voltage is applied to the plurality of string lines. have.

비트 라인을 플로팅 상태로 전환하는 시점을 복수의 스트링 라인에 전압을 인가하는 시점의 이후로 둘 경우의 기술적 의의는, 플로팅 기간을 적절히 제어함으로써 과도한 플로팅이 발생하지 않게 하기 위함에 있다. 그러나, 비트 라인을 플로팅 상태로 전환하는 시점이 복수의 스트링 라인에 전압을 인가하는 시점에 다소 앞서는 경우라 하더라도 과도한 플로팅이 발생할 가능성은 적을 수 있다. 따라서, 도 7의 첫 번째 및 두 번째에서 도시하는 바와 같이 비트 라인을 플로팅 상태로 두는 '일정 기간'의 시작점을 복수의 스트링 라인에 전압을 인가하는 시점에 다소 앞서도록 설정하더라도 무방하다. The technical significance of setting the bit line transition time to the floating state after the voltage application time to the plurality of string lines is to prevent excessive floating by appropriately controlling the floating period. However, even when the timing of transitioning the bit line to the floating state slightly precedes the timing of applying a voltage to the plurality of string lines, the possibility of excessive floating may be small. Accordingly, as shown in the first and second diagrams of FIG. 7 , the starting point of the 'a period of time' for placing the bit line in the floating state may be set somewhat earlier than the timing of applying a voltage to the plurality of string lines.

따라서, 도 5에서 도시하는 블록 내에 포함된 복수의 스트링 라인에 전압을 인가하는 단계(S100)와 블록을 경유하는 비트 라인을 플로팅 상태로 전환하는 단계(S200)의 실행 순서는 도 13에서 도시하는 바와 같이 블록을 경유하는 비트 라인을 플로팅 상태로 전환하는 단계(S600)과 블록 내에 포함된 복수의 스트링 라인에 전압을 인가하는 단계(S700)와 같이 서로 뒤바뀌어 수행될 수 있다. Accordingly, the execution sequence of the step of applying a voltage to the plurality of string lines included in the block shown in FIG. 5 ( S100 ) and the step of converting the bit line passing through the block to a floating state ( S200 ) is as shown in FIG. 13 . As shown, the step of converting the bit line passing through the block to the floating state ( S600 ) and the step of applying a voltage to a plurality of string lines included in the block ( S700 ) may be performed interchangeably.

다만, 비트 라인의 플로팅 상태를 해제하는 시점은 복수의 스트링 라인 중 비선택 스트링 라인에 인가된 전압을 제거하기 시작하는 시점 이후에 이루어진다. 도 7을 참고하면, 비선택 스트링 라인(Unsel. SSL)에 인가된 전압이 떨어지기 시작하는 시점, 즉 비선택 스트링 라인이 턴오프(turn off)되는 시점 이후에 플로팅 상태를 해제하는 모습을 확인할 수 있다. 또한, 플로팅 상태의 해제는 감지(Sensing)에 필요한 전압을 비트 라인에 인가하는 시점 이전에 완료되어야 한다. 한편, 여기에서 플로팅 상태의 해제는 비트 라인(BL)과 비트 라인 드라이버 사이에 배치된 트렌지스터의 off 상태를 on 상태로 전환함으로써 이루어질 수 있다.However, the timing of releasing the floating state of the bit line is performed after the timing of starting to remove the voltage applied to the unselected string line among the plurality of string lines. Referring to FIG. 7 , it will be confirmed that the floating state is released after the time when the voltage applied to the unselected string line (Unsel. SSL) starts to drop, that is, the time when the unselected string line is turned off. can In addition, the release of the floating state must be completed before the point in time when a voltage required for sensing is applied to the bit line. Meanwhile, the floating state may be released by switching the off state of the transistor disposed between the bit line BL and the bit line driver to the on state.

도 8은 본 발명이 다른 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 방법에 따른 동작 시 블록 내의 각 요소에서 나타나는 전압의 변화를 나타내는 그래프이다.8 is a graph illustrating a change in voltage appearing in each element in a block during an operation according to a channel initialization method of a nonvolatile memory device according to another exemplary embodiment of the present invention.

도 7에서 제안하는 실시예에서는 선택 스트링 라인과 비선택 스트링 라인이 턴온 되어 전압이 상승하는 일정 기간 동안 비트 라인을 플로팅 상태로 두었으나, 도 8에서 제안하는 본 발명의 다른 일 실시예에 따라, 비트 라인을 플로팅 상태로 두지 않은 상태에서 선택 스트링 라인과 비선택 스트링 라인이 턴온 되어 전압이 상승하는 일정 기간 동안 트렌지스터를 이용하여 비트 라인에 의도된 직류 전압을 가해줄 수도 있다. 예를 들어, PMOS 트렌지스터의 드레인단을 비트 라인에 연결하고, 드레인단에 공급될 0 내지 VDD 사이의 전압값에 따라 소스단에 적절한 직류 전압을 가한 상태에서 게이트단에 가해지는 입력 신호를 ON/OFF 제어함으로써, 도 8에서 도시하는 바와 같이, 일정 기간 동안 비트 라인에 걸리는 전압이 일정한 직류 전압값을 갖는 형태로 제어할 수 있다. In the embodiment proposed in FIG. 7 , the bit line is left in the floating state for a certain period of time when the voltage is increased as the selected string line and the unselected string line are turned on. However, according to another embodiment of the present invention proposed in FIG. In a state in which the bit line is not placed in a floating state, an intended DC voltage may be applied to the bit line using a transistor for a predetermined period when the selected string line and the unselected string line are turned on and the voltage is increased. For example, the drain terminal of the PMOS transistor is connected to the bit line, and an input signal applied to the gate terminal is turned ON/OFF while an appropriate DC voltage is applied to the source terminal according to the voltage value between 0 and VDD to be supplied to the drain terminal. By controlling OFF, as shown in FIG. 8 , it is possible to control the voltage applied to the bit line for a certain period to have a constant DC voltage value.

도 9은 본 발명의 또 다른 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 방법에서 플로팅 상태가 되기 이전 동작을 설명하기 위한 그래프이고, 도 10는 본 발명의 또 다른 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 방법에서 플로팅 상태로 전환하는 시점을 제어하는 동작을 설명하기 위한 그래프이며, 도 11 및 도 12은 본 발명의 또 다른 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 방법에서 플로팅 상태로 전환하는 시점 및 플로팅 상태를 해제하는 시점을 제어하는 동작을 설명하기 위한 그래프이다.9 is a graph for explaining an operation before a floating state in a channel initialization method of a nonvolatile memory device according to another embodiment of the present invention, and FIG. 10 is a nonvolatile memory device according to another embodiment of the present invention. It is a graph for explaining the operation of controlling the time point of transition to the floating state in the channel initialization method of the memory device, and FIGS. 11 and 12 are the floating state in the channel initialization method of the nonvolatile memory device according to another embodiment of the present invention. It is a graph for explaining the operation of controlling the timing of switching to the state and the timing of releasing the floating state.

본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 방법에서, 비트 라인을 플로팅 상태로 전환하는 단계(S200)에 앞서, 비트 라인에 0V 내지 구동 전압(VDD) 이하의 일정 전압이 인가되는 단계(S50)가 더 포함될 수 있다. 도 7에서는 선택 스트링 라인과 비선택 스트링 라인이 턴온 되어 전압이 상승하는 일정 기간 동안 비트 라인을 플로팅 상태로 만드는 실시예가 도시되었고, 도 8에서는 그 일정 기간 동안 비트 라인을 의도한 직류 전압값을 갖게 하는 실시예라면, 도 9에서는 그 일정 기간 중 일부 기간은 의도한 직류 전압을 갖게 하고, 나머지 기간은 플로팅 상태로 만드는 실시예이다. In the method for initializing a channel of a nonvolatile memory device according to an embodiment of the present invention, prior to the step of switching the bit line to a floating state ( S200 ), a constant voltage of 0V to a driving voltage (VDD) or less is applied to the bit line. Step S50 may be further included. 7 shows an embodiment in which the selected string line and the unselected string line are turned on to put the bit line in a floating state for a predetermined period of time when the voltage is increased. In FIG. 8, the bit line has an intended DC voltage value for the predetermined period. 9 shows an embodiment in which a part of the predetermined period has the intended DC voltage and the remaining period is made in a floating state.

한편, 비트 라인에 0V 내지 구동 전압(VDD) 이하의 일정 전압이 인가되는 단계(S50)는 물론 도 6에서 도시하는 바와 같이, 복수의 스트링 라인에 전압을 인가하는 단계(S100)에 앞서 수행될 수도 있다. 도 13에서는 도시하는 실시예에서는 비록 도시되지는 않았으나, 비트 라인에 0V 내지 구동 전압(VDD) 이하의 일정 전압이 인가되는 단계(S50)가 비트 라인을 플로팅 상태로 전환하는 단계(S600)에 앞서 수행될 수 있다. Meanwhile, as shown in FIG. 6 , as well as the step S50 of applying a constant voltage from 0V to the driving voltage VDD or less to the bit line, before the step S100 of applying the voltage to the plurality of string lines. may be Although not shown in the embodiment shown in FIG. 13 , the step (S50) of applying a constant voltage of 0V to the driving voltage (VDD) or less to the bit line precedes the step (S600) of converting the bit line to a floating state. can be performed.

도 9에서는 도 7과는 달리 비트 라인을 플로팅 상태로 전환하는 시점이 복수의 스트링 라인에 전압을 인가하는 시점의 이후로 설정되어 있다. 그리고 플로팅 상태로 전환되기 이전에 비트 라인에 0V 내지 구동 전압(VDD) 이하의 일정 전압이 인가되는 모습이 도시된다. 여기에서의 일정 전압은 필요에 따라 사전 설정될 수 있다. 비트 라인을 플로팅 상태로 전환하기 전에 비트 라인에 0보다 큰 일정 전압값을 인가하게 되면, 그 일정 전압값이 인가되는 기간 동안 워드 라인과 비트 라인 간의 전압차를 줄여 전하의 소모량을 줄이는 효과를 기대할 수 있다. In FIG. 9 , unlike in FIG. 7 , the timing of switching the bit line to the floating state is set after the timing of applying voltages to the plurality of string lines. In addition, a state in which a constant voltage of 0V to a driving voltage VDD or less is applied to the bit line before the transition to the floating state is illustrated. Here, the constant voltage may be preset as needed. If a constant voltage value greater than 0 is applied to the bit line before switching the bit line to the floating state, it is expected to reduce the amount of charge consumed by reducing the voltage difference between the word line and the bit line during the period during which the constant voltage value is applied. can

또한, 본 발명의 또 다른 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 방법에서, 플로팅 상태로 전환하는 시점 또는 플로팅 상태를 해제하는 시점은 워드 라인의 어드레스에 따라 다르게 설정할 수 있다. In addition, in the channel initialization method of the nonvolatile memory device according to another embodiment of the present invention, the timing of switching to the floating state or the timing of releasing the floating state may be set differently according to the address of the word line.

하나의 블록 내에 존재하는 복수의 워드라인들을 구동하기 위해 인가되는 구동 전압은 필요에 따라 서로 상이할 수 있다. 즉, 특정 워드 라인에 인가되는 전압은 다른 워드 라인에 가해지는 전압에 비해 높거나 낮을 수 있다. 인가되는 전압이 상대적으로 높은 워드 라인은 그렇지 않은 워드 라인에 비해 스트링 라인이 부스팅 되는 정도가 높아질 수 있음을 고려하여, 플로팅 상태의 전환 시점 및 해제 시점을 제어하고자 하는 것이다. Driving voltages applied to drive a plurality of word lines existing in one block may be different from each other as needed. That is, a voltage applied to a specific word line may be higher or lower than a voltage applied to another word line. Considering that the boosting degree of a string line may be higher for a word line having a relatively high applied voltage compared to a word line not having a relatively high voltage, it is intended to control the transition time and release time of the floating state.

예를 들어, 워드 라인에 인가되는 전압값이 클수록, 플로팅 상태로 전환하는 시점을 도 10에 도시된 바와 같이 곡선 a, b, c 및 d와 같이 지연시킬 수 있다. 이와 같이 플로팅 기간을 줄임으로써 스트링 라인의 부스팅 정도를 제어한다. For example, as the voltage value applied to the word line increases, the transition to the floating state may be delayed as shown in curves a, b, c, and d as shown in FIG. 10 . By reducing the floating period as described above, the boosting degree of the string line is controlled.

또한, 플로팅 상태로 전환하는 시점을 지연하면서 동시에 플로팅 상태를 해제하는 시점을 앞당길 수도 있다. 도 11에 도시된 바와 같이, 곡선 a, b, c, 및 d와 같이 플로팅 상태로 전환하는 시점 및 플로팅 상태를 해제하는 시점을 함께 제어할 수도 있다. 도면을 통해 도시되지는 않았으나, 플로팅 상태로 전환하는 시점을 고정하고 플로팅 상태를 해제하는 시점만을 제어하여 플로팅 기간을 제어하는 실시예도 본 발명의 범위 내에 속한다. In addition, the timing of switching to the floating state may be delayed while the timing of releasing the floating state may be advanced. As shown in FIG. 11 , the timing of switching to the floating state and the timing of releasing the floating state may be controlled together as shown in curves a, b, c, and d. Although not shown in the drawings, an embodiment in which the floating period is controlled by fixing only the timing of switching to the floating state and controlling only the timing of releasing the floating state is also within the scope of the present invention.

본 발명의 또 다른 일 실시예에 따라, 하나의 블록을 경유하는 비트 라인이 복수개가 존재하는 비휘발성 메모리 장치의 채널 초기화 방법에서, 워드 라인에 전압이 인가되는 방향에 따라 복수의 비트 라인들에 대해 플로팅 기간을 상이하게 제어할 수 있다. According to another embodiment of the present invention, in a channel initialization method of a non-volatile memory device in which a plurality of bit lines passing through one block exist, the plurality of bit lines are applied to the plurality of bit lines according to the direction in which a voltage is applied to the word line. The floating period can be controlled differently for each other.

블록에 전압이 인가되는 지점은 특정될 수 있다. 예를 들어, 하나의 블록에 복수의 비트 라인들(BL0, BL1, BL2, BL3, ?? BLn)이 순차적으로 존재하고, BL0가 위치하는 지점 근처에서 워드 라인에 전압이 인가된다고 가정하면, 전압이 인가되는 지점과 가까운 비트 라인일수록 플로팅 상태로 전환하는 시점을 지연시키거나 또는 플로팅 상태를 해제하는 시점을 앞당길 수 있다. 이 역시 스트링 라인이 부스팅 되는 정도를 적절히 제어하기 위함이다. The point at which voltage is applied to the block may be specified. For example, assuming that a plurality of bit lines BL0, BL1, BL2, BL3, ?? BLn sequentially exist in one block and a voltage is applied to a word line near a point where BL0 is located, the voltage As the bit line is closer to the point to which this is applied, the timing of switching to the floating state may be delayed or the timing of releasing the floating state may be advanced. This is also to properly control the degree to which the string line is boosted.

본 발명의 또 다른 일 실시예에 따라, 복수의 블록을 포함하는 비휘발성 메모리 장치의 채널 초기화 방법에서, 플로팅 상태로 전환하는 시점 또는 플로팅 상태를 해제하는 시점은 블록의 어드레스에 따라 다르게 설정될 수 있다. According to another embodiment of the present invention, in the method for initializing a channel of a nonvolatile memory device including a plurality of blocks, the timing of switching to the floating state or the timing of releasing the floating state may be set differently depending on the address of the block. have.

비휘발성 메모리 장치에 포함된 복수의 블록에 전압을 인가하는 경우, 메모리 장치 내의 저항성분으로 인하여 시간적으로 지연이 발생하여 블록마다 전압이 형성되기 시작하는 시점이 상이해질 수 있다. 따라서, 이와 같은 시간적인 지연 발생을 고려하여 비트 라인의 플로팅 시점도 도 12에 도시된 바와 같이 블록의 어드레스에 따라 서로 상이하게 제어한다. 예를 들어, 전압이 인가되는 지점으로부터 거리가 먼 블록일수록 플로팅 상태로 전환하는 시점 또는 플로팅 상태를 해제하는 시점 중 적어도 하나를 도 12이 곡선 a, b, c 및 d와 같이 제어한다. When a voltage is applied to a plurality of blocks included in the nonvolatile memory device, a time delay may occur due to a resistive component in the memory device, and thus the timing at which the voltage starts to be formed may be different for each block. Accordingly, in consideration of such a temporal delay, the floating timing of the bit line is also differently controlled according to the address of the block as shown in FIG. 12 . For example, as a block is further away from a point to which a voltage is applied, at least one of a time point for switching to a floating state or a time point for releasing the floating state is controlled as shown in curves a, b, c, and d in FIG. 12 .

도 14은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 채널 초기화 장치를 나타내는 블록도이다.14 is a block diagram illustrating a channel initialization device of a nonvolatile memory device according to an embodiment of the present invention.

본 발명의 일 실시예에 따라, 하나의 블록 내에 복수의 워드 라인 및 복수의 스트링 라인을 포함하는 비휘발성 메모리 장치의 채널 초기화 장치(10)는, 스트링 라인 전압 인가부(100), 비트 라인 플로팅 전환부(200) 및 비트 라인 플로팅 해제부(300)를 포함할 수 있다. According to an embodiment of the present invention, the channel initialization device 10 of a nonvolatile memory device including a plurality of word lines and a plurality of string lines in one block includes the string line voltage applying unit 100 and the bit line floating It may include a switching unit 200 and a bit line floating release unit 300 .

스트링 라인 전압 인가부(100)는 블록 내에 포함된 복수의 스트링 라인에 전압을 인가한다. The string line voltage applying unit 100 applies voltages to a plurality of string lines included in the block.

비트 라인 플로팅 전환부(200)는 블록을 경유하는 비트 라인을 플로팅 상태로 전환한다. 특히 비트 라인 플로팅 전환부(200)는 비트 라인이 플로팅 상태가 되기 전, 비트 라인에 0 이상 구동 전압 이하의 일정 전압을 인가할 수 있다. The bit line floating switching unit 200 converts a bit line passing through a block to a floating state. In particular, the bit line floating switching unit 200 may apply a predetermined voltage equal to or greater than 0 driving voltage or less to the bit line before the bit line becomes a floating state.

비트 라인 플로팅 해제부(300)는 비트 라인의 플로팅 상태를 해제한다. 특히 비트 라인 플로팅 해제부(300)는 복수의 스트링 라인 중 비선택 스트링 라인에 인가된 전압을 제거하기 시작하는 시점 이후, 비트 라인에 감지에 필요한 전압을 인가하는 시점 이전에 비트 라인의 플로팅 상태를 해제할 수 있다. The bit line floating release unit 300 releases the floating state of the bit line. In particular, the bit line floating release unit 300 determines the floating state of the bit line after the point at which the voltage applied to the unselected string line among the plurality of string lines starts to be removed and before the point at which the voltage required for sensing is applied to the bit line. can be turned off

비트 라인 플로팅 전환부(200)가 플로팅 상태로 전환하는 시점 또는 비트 라인 플로팅 해제부(300)가 비트 라인의 플로팅 상태를 해제하는 시점은 워드 라인의 어드레스에 따라 상이하게 설정할 수 있다. 구체적으로, 워드 라인에 인가되는 전압값이 클수록, 비트 라인 플로팅 전환부(200)는 상기 플로팅 상태로 전환하는 시점을 지연하거나, 비트 라인 플로팅 해제부(300)는 플로팅 상태를 해제하는 시점을 앞당길 수 있다. The timing at which the bit line floating switching unit 200 switches to the floating state or the bit line floating canceling unit 300 releases the floating state of the bit line may be set differently depending on the address of the word line. Specifically, as the voltage value applied to the word line increases, the bit line floating switching unit 200 delays the transition to the floating state, or the bit line floating canceling unit 300 advances the timing of releasing the floating state. can

복수의 비트 라인이 상기 블록을 경유하는 상황에서, 비트 라인 플로팅 전환부(200)가 플로팅 상태로 전환하는 시점 또는 비트 라인 플로팅 해제부(300)가 비트 라인의 플로팅 상태를 해제하는 시점은 워드 라인에 전압이 인가되는 방향에 따라 비트 라인마다 각각 다르게 설정될 수 있다. 구체적으로, 전압이 인가되는 지점에 가까운 비트 라인일수록, 비트 라인 플로팅 전환부(200)는 상기 플로팅 상태로 전환하는 시점을 지연하거나, 비트 라인 플로팅 해제부(300)는 플로팅 상태를 해제하는 시점을 앞당길 수 있다.In a situation in which a plurality of bit lines pass through the block, the timing at which the bit line floating switching unit 200 switches to the floating state or the bit line floating canceling unit 300 releases the floating state of the bit lines is a word line. It may be set differently for each bit line according to a direction in which a voltage is applied. Specifically, as the bit line is closer to the point to which the voltage is applied, the bit line floating switching unit 200 delays the transition to the floating state, or the bit line floating canceling unit 300 releases the floating state. can be advanced

비휘발성 메모리 장치에 복수의 블록이 존재하고, 비트 라인은 이들 복수의 블록을 경유하는 상황에서, 비트 라인 플로팅 전환부(200)가 플로팅 상태로 전환하는 시점 또는 비트 라인 플로팅 해제부(300)가 비트 라인의 플로팅 상태를 해제하는 시점은 블록의 어드레스에 따라 다르게 설정될 수 있다. 구체적으로, 전압이 인가되는 지점으로부터 거리가 먼 블록일수록 플로팅 상태로 전환하는 시점을 지연시키거나, 플로팅 상태로 전환하는 시점 및 플로팅 상태를 해제하는 시점을 모두 지연시킬 수 있다. In a situation in which a plurality of blocks exist in the nonvolatile memory device and the bit line passes through the plurality of blocks, the bit line floating switching unit 200 switches to the floating state or the bit line floating canceling unit 300 is The timing of releasing the floating state of the bit line may be set differently according to the address of the block. Specifically, as the distance from the point to which the voltage is applied increases, the time of switching to the floating state may be delayed, or both the timing of switching to the floating state and the timing of releasing the floating state may be delayed.

스트링 라인 전압 인가부(100)가 수행하는 기능은 전술한 비휘발성 메모리 장치의 채널 초기화 방법에서 블록 내에 포함된 복수의 스트링 라인에 전압을 인가하는 단계(도 2의 단계 S100; 도 13의 단계 S700)에 대응된다. 또한, 비트 라인 플로팅 전환부(200)가 수행하는 기능들은 전술한 비휘발성 메모리 장치의 채널 초기화 방법에서 블록을 경유하는 비트 라인을 플로팅 상태로 전환하는 단계(도 2의 단계 S200; 도 13의 단계 S600)에 대응되며, 비트 라인 플로팅 해제부(300)가 수행하는 기능들은 전술한 비휘발성 메모리 장치의 채널 초기화 방법에서 비트 라인의 플로팅 상태를 해제하는 단계(도 2의 단계 S300; 도 13의 단계 S800)에 대응된다. The function performed by the string line voltage application unit 100 is to apply voltages to a plurality of string lines included in a block in the channel initialization method of the nonvolatile memory device (step S100 of FIG. 2 ; step S700 of FIG. 13 ). ) corresponds to In addition, the functions performed by the bit line floating switching unit 200 include converting a bit line passing through a block to a floating state (step S200 of FIG. 2 ; step of FIG. 13 ) in the channel initialization method of the nonvolatile memory device described above. S600) and the functions performed by the bit line floating release unit 300 include the step of releasing the floating state of the bit line (step S300 of FIG. 2; step of FIG. 13) in the channel initialization method of the nonvolatile memory device. S800).

따라서, 비휘발성 메모리 장치의 채널 초기화 장치(10)에 관한 구체적인 설명은 비휘발성 메모리 장치의 채널 초기화 방법에 관한 상세한 설명 및 대응되는 도면을 참고하여 이해할 수 있으므로, 여기에서는 반복되는 설명을 피하기로 한다. Accordingly, a detailed description of the channel initialization device 10 of the nonvolatile memory device can be understood with reference to the detailed description of the channel initialization method of the nonvolatile memory device and corresponding drawings, and thus repeated description will be omitted. .

한편, 본 실시예에서 사용되는 '~부'라는 용어, 즉 '~모듈' 또는 '~테이블' 등은 소프트웨어, FPGA(Field Programmable Gate Array) 또는 주문형 반도체(Application Specific Integrated Circuit, ASIC)와 같은 하드웨어 구성요소를 의미하며, 모듈은 어떤 기능들을 수행한다. 그렇지만 모듈은 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. 모듈은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 모듈은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함한다. 구성요소들과 모듈들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 모듈들로 결합되거나 추가적인 구성요소들과 모듈들로 더 분리될 수 있다. 뿐만 아니라, 구성요소들 및 모듈들은 디바이스 내의 하나 또는 그 이상의 CPU들을 재생시키도록 구현될 수도 있다.On the other hand, the term '~ part' used in this embodiment, that is, '~ module' or '~ table', etc. means software, hardware such as FPGA (Field Programmable Gate Array) or Application Specific Integrated Circuit (ASIC). It means a component, and a module performs certain functions. However, a module is not meant to be limited to software or hardware. A module may be configured to reside on an addressable storage medium and may be configured to refresh one or more processors. Thus, as an example, a module includes components such as software components, object-oriented software components, class components, and task components, and processes, functions, properties, procedures, subroutines. files, segments of program code, drivers, firmware, microcode, circuitry, data, databases, data structures, tables, arrays, and variables. The functionality provided within the components and modules may be combined into a smaller number of components and modules or further divided into additional components and modules. In addition, components and modules may be implemented to regenerate one or more CPUs in a device.

본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Those of ordinary skill in the art to which the present invention pertains will understand that the present invention may be embodied in other specific forms without changing the technical spirit or essential features thereof. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The scope of the present invention is indicated by the claims described below rather than the above detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts are included in the scope of the present invention. should be interpreted

100: 스트링 라인 전압 인가부
200: 비트 라인 플로팅 전환부
300: 비트 라인 플로팅 해제부
100: string line voltage applying unit
200: bit line floating switching unit
300: bit line floating release unit

Claims (10)

하나의 블록 내에 복수의 워드 라인 및 복수의 스트링 라인을 포함하는 비휘발성 메모리 장치의 채널 초기화 방법에 있어서,
상기 블록 내에 포함된 복수의 스트링 라인에 전압을 인가하는 단계;
상기 블록을 경유하는 비트 라인을 플로팅(floating) 상태로 전환하는 단계; 및
상기 비트 라인의 플로팅 상태를 해제하는 단계를 포함하는,
비휘발성 메모리 장치의 채널 초기화 방법.
A method for channel initialization of a nonvolatile memory device including a plurality of word lines and a plurality of string lines in one block, the method comprising:
applying a voltage to a plurality of string lines included in the block;
transitioning a bit line passing through the block to a floating state; and
releasing the floating state of the bit line;
How to initialize a channel in a non-volatile memory device.
제1항에 있어서,
상기 비트 라인의 플로팅 상태를 해제하는 단계는,
상기 복수의 스트링 라인 중 비선택 스트링 라인에 인가된 전압을 제거하기 시작하는 시점 이후에 수행되고,
상기 비트 라인에 감지에 필요한 전압을 인가하는 시점 이전까지 완료되는,
비휘발성 메모리 장치의 채널 초기화 방법.
According to claim 1,
The step of releasing the floating state of the bit line comprises:
It is performed after a point in time when the voltage applied to the unselected string line among the plurality of string lines starts to be removed,
Completed before the point in time when the voltage required for sensing is applied to the bit line,
How to initialize a channel in a non-volatile memory device.
제1항에 있어서,
상기 블록을 경유하는 비트 라인을 플로팅 상태로 전환하는 단계는,
상기 비트 라인을 플로팅 상태로 두지 않은 상태에서 0 이상 구동 전압 이하의 일정 전압이 인가되는 상태로 전환하는,
비휘발성 메모리 장치의 채널 초기화 방법.
According to claim 1,
Converting a bit line passing through the block to a floating state comprises:
In a state in which the bit line is not placed in a floating state, it is switched to a state in which a constant voltage equal to or greater than 0 and equal to or less than a driving voltage is applied,
How to initialize a channel in a non-volatile memory device.
제1항에 있어서,
상기 블록을 경유하는 비트 라인을 플로팅 상태로 전환하는 단계에서,
상기 비트 라인이 플로팅 상태가 되기 전, 상기 비트 라인에 0 이상 구동 전압 이하의 일정 전압이 인가되는,
비휘발성 메모리 장치의 채널 초기화 방법.
According to claim 1,
In the step of converting the bit line passing through the block to a floating state,
Before the bit line enters a floating state, a constant voltage equal to or greater than 0 and equal to or less than a driving voltage is applied to the bit line.
How to initialize a channel in a non-volatile memory device.
제1항에 있어서,
상기 플로팅 상태로 전환하는 시점 또는 플로팅 상태를 해제하는 시점은 상기 워드 라인의 어드레스에 따라 다르게 설정되되,
상기 워드 라인에 인가되는 전압값이 클수록, 상기 플로팅 상태로 전환하는 시점을 지연하거나 상기 플로팅 상태를 해제하는 시점을 앞당기는,
비휘발성 메모리 장치의 채널 초기화 방법.
According to claim 1,
The timing of switching to the floating state or the timing of releasing the floating state is set differently according to the address of the word line,
As the voltage value applied to the word line increases, the timing of switching to the floating state is delayed or the timing of releasing the floating state is advanced.
How to initialize a channel in a non-volatile memory device.
제1항에 있어서,
상기 비트 라인을 플로팅 상태로 전환하는 시점 또는 플로팅 상태를 해제하는 시점은 워드 라인에 전압이 인가되는 방향에 따라 비트 라인마다 각각 다르게 설정되되,
상기 블록을 경유하는 복수의 비트 라인이 존재하고,
전압이 인가되는 지점에 가까운 비트 라인일수록, 상기 플로팅 상태로 전환하는 시점을 지연하거나 상기 플로팅 상태를 해제하는 시점을 앞당기는,
비휘발성 메모리 장치의 채널 초기화 방법.
According to claim 1,
The timing of switching the bit line to the floating state or the timing of releasing the floating state is set differently for each bit line according to a direction in which a voltage is applied to the word line,
There is a plurality of bit lines passing through the block,
The closer the bit line is to the point where the voltage is applied, the more delaying the time of transition to the floating state or the earlier of the time of releasing the floating state.
How to initialize a channel in a non-volatile memory device.
제1항에 있어서,
상기 비휘발성 메모리 장치는 복수의 블록을 포함하고, 상기 비트 라인은 상기 복수의 블록을 경유하되,
상기 플로팅 상태로 전환하는 시점 또는 플로팅 상태를 해제하는 시점은 상기 블록의 어드레스에 따라 다르게 설정되며,
전압이 인가되는 지점으로부터 거리가 먼 블록일수록 플로팅 상태로 전환하는 시점을 지연하는,
비휘발성 메모리 장치의 채널 초기화 방법.
According to claim 1,
The non-volatile memory device includes a plurality of blocks, and the bit line passes through the plurality of blocks,
The time to switch to the floating state or the time to release the floating state is set differently depending on the address of the block,
The further the block is from the point where the voltage is applied, the longer the time of transition to the floating state is delayed.
How to initialize a channel in a non-volatile memory device.
제1항에 있어서,
상기 플로팅(floating) 상태로의 전환은, 상기 블록을 경유하는 비트 라인과 비트 라인 드라이버 사이에 배치된 트렌지스터를 off시킴으로써 이루어지는,
비휘발성 메모리 장치의 채널 초기화 방법.
According to claim 1,
The transition to the floating state is effected by turning off a transistor disposed between a bit line driver and a bit line passing through the block.
How to initialize a channel in a non-volatile memory device.
하나의 블록 내에 복수의 워드 라인 및 복수의 스트링 라인을 포함하는 비휘발성 메모리 장치의 채널 초기화 방법에 있어서,
상기 블록을 경유하는 비트 라인을 플로팅(floating) 상태로 전환하는 단계;
상기 블록 내에 포함된 복수의 스트링 라인에 전압을 인가하는 단계; 및
상기 비트 라인의 플로팅 상태를 해제하는 단계를 포함하는,
비휘발성 메모리 장치의 채널 초기화 방법.
A method for channel initialization of a nonvolatile memory device including a plurality of word lines and a plurality of string lines in one block, the method comprising:
transitioning a bit line passing through the block to a floating state;
applying a voltage to a plurality of string lines included in the block; and
releasing the floating state of the bit line;
How to initialize a channel in a non-volatile memory device.
하나의 블록 내에 복수의 워드 라인 및 복수의 스트링 라인을 포함하는 비휘발성 메모리 장치의 채널 초기화 장치에 있어서,
상기 블록 내에 포함된 복수의 스트링 라인에 전압을 인가하는 스트링 라인 전압 인가부;
상기 블록을 경유하는 비트 라인을 플로팅 상태로 전환하는 비트 라인 플로팅 전환부; 및
상기 비트 라인의 플로팅 상태를 해제하는 비트 라인 플로팅 해제부를 포함하는,
비휘발성 메모리 장치의 채널 초기화 장치.
A channel initialization device for a nonvolatile memory device including a plurality of word lines and a plurality of string lines in one block, the device comprising:
a string line voltage applying unit applying voltages to a plurality of string lines included in the block;
a bit line floating switching unit that converts a bit line passing through the block to a floating state; and
and a bit line floating release unit for releasing the floating state of the bit line;
A channel initiator for non-volatile memory devices.
KR1020180137949A 2018-11-12 2018-11-12 Device and method for initializing channel in nonvolatile memory device KR102450578B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180137949A KR102450578B1 (en) 2018-11-12 2018-11-12 Device and method for initializing channel in nonvolatile memory device
US16/420,850 US10878919B2 (en) 2018-11-12 2019-05-23 Device and method for initializing channel in nonvolatile memory device
CN201911069538.7A CN111179985A (en) 2018-11-12 2019-11-05 Apparatus and method for initializing a channel in a non-volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180137949A KR102450578B1 (en) 2018-11-12 2018-11-12 Device and method for initializing channel in nonvolatile memory device

Publications (2)

Publication Number Publication Date
KR20200055181A KR20200055181A (en) 2020-05-21
KR102450578B1 true KR102450578B1 (en) 2022-10-11

Family

ID=70550725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180137949A KR102450578B1 (en) 2018-11-12 2018-11-12 Device and method for initializing channel in nonvolatile memory device

Country Status (3)

Country Link
US (1) US10878919B2 (en)
KR (1) KR102450578B1 (en)
CN (1) CN111179985A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102396743B1 (en) * 2018-07-16 2022-05-12 에스케이하이닉스 주식회사 Memory device, Memory system including the memory device and Method of operating the memory device
KR20200109820A (en) * 2019-03-14 2020-09-23 에스케이하이닉스 주식회사 Memory device and operating method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629254B2 (en) 2016-08-04 2020-04-21 Samsung Electronics Co., Ltd. Nonvolatile memory devices and memory systems

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7251160B2 (en) 2005-03-16 2007-07-31 Sandisk Corporation Non-volatile memory and method with power-saving read and program-verify operations
KR100704021B1 (en) * 2005-11-08 2007-04-04 삼성전자주식회사 Data erasing method of nonvolatile semiconductor memory device for improving the reliability
KR101491829B1 (en) 2008-08-14 2015-02-12 삼성전자주식회사 Memory apparatus protected from read disturbance and method thereof
US8089815B2 (en) 2009-11-24 2012-01-03 Sandisk Technologies Inc. Programming memory with bit line floating to reduce channel-to-floating gate coupling
JP2013004123A (en) 2011-06-14 2013-01-07 Toshiba Corp Nonvolatile semiconductor memory device
US8670285B2 (en) 2012-02-02 2014-03-11 Sandisk Technologies Inc. Reducing weak-erase type read disturb in 3D non-volatile memory
KR20150033129A (en) 2013-09-23 2015-04-01 에스케이하이닉스 주식회사 Semiconductor memory apparatus
KR102248267B1 (en) * 2014-04-30 2021-05-07 삼성전자주식회사 Nonvolatile memory device, storage device having the same, and operation and read methods thereof
KR102324797B1 (en) * 2015-09-17 2021-11-11 삼성전자주식회사 Non-volatile memory device and operating method thereof
KR102572610B1 (en) 2016-05-17 2023-09-01 에스케이하이닉스 주식회사 Semiconductor memory device and operating method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629254B2 (en) 2016-08-04 2020-04-21 Samsung Electronics Co., Ltd. Nonvolatile memory devices and memory systems

Also Published As

Publication number Publication date
US20200152275A1 (en) 2020-05-14
CN111179985A (en) 2020-05-19
KR20200055181A (en) 2020-05-21
US10878919B2 (en) 2020-12-29

Similar Documents

Publication Publication Date Title
KR101407361B1 (en) Non-volatile memory device and program method thereof
US10242743B2 (en) Method and apparatus for writing nonvolatile memory using multiple-page programming
KR101161429B1 (en) Programming method based on the behaviour of non-volatile memory cells
US9564234B2 (en) Sequentially accessing memory cells in a memory device
US10720215B2 (en) Methods and apparatus for writing nonvolatile 3D NAND flash memory using multiple-page programming
US8995195B2 (en) Fast-reading NAND flash memory
US8369158B2 (en) Erase operations and apparatus for a memory device
US20170110193A1 (en) Nonvolatile semiconductor memory device
KR100885782B1 (en) Charge trap type non volatile memory device and program method thereof
US8737131B2 (en) Programming memory cells using smaller step voltages for higher program levels
TW201626388A (en) Method and apparatus for providing multi-page read and write using SRAM and nonvolatile memory devices
JP2008146771A (en) Semiconductor memory
JP2008140488A (en) Semiconductor storage device
KR20130091909A (en) Non-volatile memory apparatus and program method, data processing system using the same
US11081162B1 (en) Source side precharge and boosting improvement for reverse order program
EP4273866A2 (en) Non-volatile memory device and control method
KR102450578B1 (en) Device and method for initializing channel in nonvolatile memory device
JP2007305204A (en) Nonvolatile semiconductor memory device
KR102416047B1 (en) Method for controlling dummy cell and semiconduntor device
CN112102865A (en) Non-volatile memory array driven from two sides for performance improvement
JP6929906B2 (en) Program prohibition in memory device
CN110556147A (en) Memory device and operation method thereof
KR20130045730A (en) Non-volatile memory apparatus, circuit for generating high voltage and method for programming therefor
KR101014968B1 (en) Non volatile memory device and circuit of page buffer the same
JP2014049160A (en) Semiconductor storage device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right