KR102447097B1 - 매립형 전극 기판 및 이의 제조방법 - Google Patents

매립형 전극 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR102447097B1
KR102447097B1 KR1020180101193A KR20180101193A KR102447097B1 KR 102447097 B1 KR102447097 B1 KR 102447097B1 KR 1020180101193 A KR1020180101193 A KR 1020180101193A KR 20180101193 A KR20180101193 A KR 20180101193A KR 102447097 B1 KR102447097 B1 KR 102447097B1
Authority
KR
South Korea
Prior art keywords
metal layer
pattern
forming
etch rate
manufacturing
Prior art date
Application number
KR1020180101193A
Other languages
English (en)
Other versions
KR20200024472A (ko
Inventor
손용구
장성호
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Priority to KR1020180101193A priority Critical patent/KR102447097B1/ko
Publication of KR20200024472A publication Critical patent/KR20200024472A/ko
Application granted granted Critical
Publication of KR102447097B1 publication Critical patent/KR102447097B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0026Apparatus for manufacturing conducting or semi-conducting layers, e.g. deposition of metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022466Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)

Abstract

본 출원의 일 실시상태에 따른 매립형 전극 기판의 제조방법은, 제1 금속층 상에, 동일한 식각액 및 식각 조건에서 상기 제1 금속층과 식각 속도가 상이한 제2 금속층을 형성하는 단계, 상기 제2 금속층 상에 레지스트 패턴을 형성한 후, 상기 제2 금속층을 선택적으로 식각하여 제2 금속층 패턴을 형성하는 단계, 상기 제1 금속층 및 제2 금속층 패턴 상의 전면에 고분자층을 형성하는 단계, 및 상기 제1 금속층을 제거하는 단계를 포함한다.

Description

매립형 전극 기판 및 이의 제조방법{EMBEDDED ELECTRODE SUBSTRATE AND METHOD FOR MANUFACTURING THEREOF}
본 출원은 매립형 전극 기판 및 이의 제조방법에 관한 것이다.
최근 우리나라는 첨단 ICT 기술과 LED 기술의 융합을 통해 화려한 간판뿐만 아니라 공원 및 도심지 내에 다양한 경관 조명을 연출하여 도시민에게 정보 및 볼거리를 제공하고 있다. 특히, ITO 투명 전극 소재를 사용한 투명 LED 디스플레이는 Glass와 Glass 사이에 LED를 적용하거나 LED가 적용된 투명 필름을 Glass의 일면에 부착한 것으로써, 전선이 보이지 않아 고급스러운 연출이 가능한 장점이 있다. 이로 인해 호텔, 백화점 등의 실내 인테리어에 활용되고 있으며, 건물 외벽의 미디어 파사드 구현에 있어 그 중요성이 커지고 있다.
투명하면서도 전기가 흘러 터치스크린 등에 사용되는 투명 전극은 스마트기기가 보급되면서 그 수요가 폭발적으로 늘어났으며, 그 중 가장 많이 사용하는 투명 전극은 인듐과 주석의 산화물인 ITO(Indium Tin Oxide) 이다. 그러나, ITO 투명 전극 소재의 주원료인 인듐은 전 세계적으로 매장량이 많지 않고, 중국 등 일부 국가에서만 생산되고 있으며 생산비용이 고가이다. 또한, 저항값이 일정하게 적용되지 않아 표출되는 LED 불빛이 일정하지 않다는 단점을 갖고 있다. 이로 인해 ITO를 활용한 투명 LED는 고성능 저비용의 투명 전극 소재로 활용하기에는 한계가 있다.
투명 전극 소재로서 ITO가 가장 많은 비중을 차지하며 사용되어 온 것은 사실이나, 경제성, 제한적 성능 등 한계로 인하여 새로운 소재를 활용한 연구와 기술개발이 지속적으로 이루어지고 있다. 차세대 신소재로 주목받고 있는 투명 전극 소재로는 메탈메쉬(Metal Mesh), 나노 와이어(Ag Nanowire), 탄소나노튜브(CNT), 전도성 고분자, 그래핀(Graphene) 등이 있다. 그 중 메탈메쉬는 ITO를 대체한 물질의 85%를 차지하는 신소재로서 저비용 고전도도를 갖고 있어 그 활용도 측면에서 시장이 확대되고 있다.
메탈메쉬를 활용한 투명 LED 디스플레이는 기존 ITO 투명 디스플레이보다 유지보수가 용이하고, 자원절약, 환경오염방지를 대폭 줄일 수 있을 뿐만 아니라 제조원가 절감으로 경제적이다. 또한, 다양한 용도로 확대 적용이 가능하여 새로운 투명전극 소재로서 다양한 제품에 적용 및 활용에 가능성을 갖고 있다.
대한민국 특허공개공보 제10-2015-0033169호
본 출원은 매립형 전극 기판 및 이의 제조방법을 제공하고자 한다.
본 출원의 일 실시상태는,
제1 금속층 상에, 동일한 식각액 및 식각 조건에서 상기 제1 금속층과 식각 속도가 상이한 제2 금속층을 형성하는 단계,
상기 제2 금속층 상에 레지스트 패턴을 형성한 후, 상기 제2 금속층을 선택적으로 식각하여 제2 금속층 패턴을 형성하는 단계,
상기 제1 금속층 및 제2 금속층 패턴 상의 전면에 고분자층을 형성하는 단계, 및
상기 제1 금속층을 제거하는 단계를 포함하고,
상기 제2 금속층 패턴을 형성하는 단계에서, 상기 제1 금속층 및 제2 금속층의 식각 속도의 비는 하기 수학식 1을 만족하는 것인 매립형 전극 기판의 제조방법을 제공한다.
[수학식 1]
제2 금속층의 식각 속도/제1 금속층의 식각 속도 ≥ 100
또한, 본 출원의 다른 실시상태는,
상기 제조방법에 의하여 제조되고,
상기 제2 금속층 패턴은 상기 고분자층 내부에 매립되어 구비되는 것인 매립형 전극 기판을 제공한다.
종래의 매립형 전극 기판을 제조하는 방법으로는 전극 패턴이 구비되어 있는 제1 기판 상부에 UV 경화 또는 열경화 수지층을 형성한 후, 제2 기판으로 전사하는 방법이 사용될 수 있다. 이러한 전사방법의 경우에는, 전극 패턴이 전사되는 과정에서 전극 패턴부에 인장 및 압력 응력이 작용하여 전극 패턴이 손상되는 문제가 발생할 수 있다. 또한, 상기 제1 기판, 제2 기판 및 전극 패턴 상호 간의 부착특성이 잘못 조절될 경우에는 전극 패턴이 전사되지 않는 문제점이 있다.
본 출원의 일 실시상태에 따르면, 전술한 종래의 전사공정 중 발생할 수 있는 인장 및 압력 응력이 최소화될 수 있으므로, 전극 패턴의 손상을 최소화할 수 있다.
또한, 일반적인 기판 간 접촉을 통한 전사공정의 경우에는, 기판 간 부착 특성 밸런스(balance) 확보를 위하여 별도의 기판 표면처리가 필요하지만, 본 출원의 일 실시상태에서는 전사 수율 향상을 위한 기판 표면처리공정이 필요하지 않다.
도 1 및 도 2는 각각 본 출원의 일 실시상태에 따른 매립형 전극 기판을 개략적으로 나타낸 도이다.
도 3 및 도 4는 각각 본 출원의 일 실시상태에 따른 매립형 전극 기판의 제조방법을 개략적으로 나타낸 도이다.
도 5 내지 도 7은 각각 본 출원의 실시예 1에 따른 매립형 전극 기판을 개략적으로 나타낸 도이다.
이하 본 출원에 대하여 상세히 설명한다.
본 출원에 있어서, "투명"은 가시광선 영역(400nm 내지 700nm)에서 약 80% 이상의 투과율 특성을 갖는 것을 의미하기로 한다.
기재 상부에 전극 패턴이 구비되어 있는 일반적인 전극 필름의 경우에는, 제조공정 중 발생하는 긁힘, 눌림 등에 의해 전극 패턴이 손상되는 문제가 발생할 수 있다.
전술한 문제점을 해결하기 위한 것으로서, 종래의 매립형 전극 기판을 제조하는 방법으로는, 전극 패턴이 구비되어 있는 제1 기판 상부에 UV 경화 또는 열경화 수지층을 형성한 후, 제2 기판으로 전사하는 방법이 사용될 수 있다. 이러한 전사 방법의 경우에는, 전극 패턴이 전사되는 과정에서 전극 패턴부에 인장 및 압력 응력이 작용하여 전극 패턴이 손상되는 문제가 발생할 수 있다. 또한, 상기 제1 기판, 제2 기판 및 전극 패턴 상호 간의 부착특성이 잘못 조절될 경우에는 전극 패턴이 전사되지 않는 문제점이 있다.
이에 본 출원에서는 전극 패턴의 손상을 최소화할 수 있는 매립형 전극 기판 및 이의 제조방법을 제공하고자 한다.
본 출원의 일 실시상태에 따른 매립형 전극 기판의 제조방법은, 제1 금속층 상에, 동일한 식각액 및 식각 조건에서 상기 제1 금속층과 식각 속도가 상이한 제2 금속층을 형성하는 단계, 상기 제2 금속층 상에 레지스트 패턴을 형성한 후, 상기 제2 금속층을 선택적으로 식각하여 제2 금속층 패턴을 형성하는 단계, 상기 제1 금속층 및 제2 금속층 패턴 상의 전면에 고분자층을 형성하는 단계, 및 상기 제1 금속층을 제거하는 단계를 포함한다.
본 출원의 일 실시상태에 따른 매립형 전극 기판의 제조방법은, 제1 금속층 상에, 동일한 식각액 및 식각 조건에서 상기 제1 금속층과 식각 속도가 상이한 제2 금속층을 형성하는 단계를 포함한다.
상기 제1 금속층 및 제2 금속층은 각각 독립적으로 금, 은, 알루미늄, 구리, 네오디뮴, 몰리브덴, 니켈 및 이들의 합금 중 1종 이상을 포함할 수 있다. 특히, 상기 제1 금속층은 금속 호일일 수 있고, 상기 금속 호일은 구리 호일 또는 알루미늄 호일일 수 있다.
상기 제1 금속층의 두께는 2㎛ 내지 20㎛ 일 수 있다. 상기 제1 금속층의 두께는 마이크로미터나 두께 게이지로 측정이 가능하다.
상기 제1 금속층과 제2 금속층은 동일한 식각액 및 식각 조건에서 식각 속도가 서로 상이하다.
보다 구체적으로, 상기 제2 금속층 패턴을 형성하는 단계에서, 상기 제1 금속층 및 제2 금속층의 식각 속도의 비는 하기 수학식 1을 만족할 수 있다. 이 때, 상기 식각액 및 식각 조건은 제2 금속층을 식각하기 위한 식각액 및 식각 조건일 수 있다.
[수학식 1]
제2 금속층의 식각 속도/제1 금속층의 식각 속도 ≥ 100
또한, 상기 제1 금속층을 제거하는 단계에서, 상기 제1 금속층 및 제2 금속층의 식각 속도의 비는 하기 수학식 2를 만족할 수 있다. 이 때, 상기 식각액 및 식각 조건은 제1 금속층을 식각하기 위한 식각액 및 식각 조건일 수 있다.
[수학식 2]
제1 금속층의 식각 속도/제2 금속층의 식각 속도 ≥ 100
상기 수학식 1 및 2에서, 제1 금속층 및 제2 금속층의 식각 속도는 동일한 식각액 및 식각 조건에서 단위시간당 감소하는 금속층의 두께를 측정하여 계산될 수 있다.
상기 제1 금속층 및 제2 금속층의 식각 속도의 비가 상기 범위를 만족할 경우, 상기 제1 금속층 상에 제2 금속층 패턴을 형성하는 단계에서 제1 금속층의 손상을 방지할 수 있다. 상기 제1 금속층 및 제2 금속층의 식각 속도의 비가 상기 범위를 벗어나는 경우에는, 상기 제1 금속층 상에 제2 금속층 패턴을 형성하는 단계에서 제1 금속층의 표면이 손상되어 매립형 전극 기판의 두께 균일성이 저하되거나 제조공정 중 제2 금속층 패턴이 유실되는 문제가 발생할 수 있다.
상기 수학식 1 또는 수학식 2로 표시되는 제1 금속층 및 제2 금속층의 식각 속도의 비는 각각 100 이상일 수 있고, 1,000 이상일 수 있다. 또한, 상기 수학식 1로 표시되는 식각 속도의 비에서 제1 금속층의 식각 속도는 0일 수 있으므로, 상기 수학식 1로 표시되는 식각 속도의 비의 상한값은 특별히 제한되지 않는다. 또한, 상기 수학식 2로 표시되는 식각 속도의 비에서 제2 금속층의 식각 속도는 0일 수 있으므로, 상기 수학식 2로 표시되는 식각 속도의 비의 상한값은 특별히 제한되지 않는다.
상기 제1 금속층 상에 제2 금속층을 형성하는 방법은 당 기술분야에 알려진 방법을 이용할 수 있다. 예컨대, 상기 제1 금속층 상에 제2 금속층을 형성하는 방법은 증착 공정 등을 이용할 수 있으나, 이에만 한정되는 것은 아니다.
상기 제2 금속층의 두께는 특별히 한정되는 것은 아니지만, 제2 금속층 패턴의 전도도 및 형성 공정의 경제성 측면에서 0.2㎛ 이상일 수 있고, 0.2㎛ 내지 10㎛ 일 수 있다.
본 출원의 일 실시상태에 따른 매립형 전극 기판의 제조방법은, 상기 제2 금속층 상에 레지스트 패턴을 형성한 후, 상기 제2 금속층을 선택적으로 식각하여 제2 금속층 패턴을 형성하는 단계를 포함한다. 이는 당 기술분야에 알려진 재료, 방법 등을 이용할 수 있다.
상기 제1 금속층 상에 형성된 제2 금속층을 선택적으로 식각하기 위해서 사용되는 식각액은, 상기 수학식 1을 만족하는 경우에는 특별히 한정되지 않으며, 대면적 기판의 제조 및 상기 제2 금속층 패턴의 선폭 균일성을 확보하기 위하여 스프레이 식각공정을 적용할 수 있다.
상기 제2 금속층 패턴은 메탈메쉬 패턴일 수 있다. 상기 메탈메쉬 패턴은 당 기술분야의 패턴 형태가 사용될 수 있다. 보다 구체적으로, 상기 메탈메쉬 패턴은 삼각형, 사각형, 오각형, 육각형 및 팔각형 중 하나 이상의 형태를 포함하는 다각형 패턴을 포함할 수 있다.
상기 메탈메쉬 패턴은 직선, 곡선, 또는 직선이나 곡선으로 이루어진 폐곡선을 포함할 수 있다.
상기 제2 금속층 패턴의 피치는 100㎛ 내지 1,000㎛ 일 수 있고, 100㎛ 내지 600㎛ 일 수 있으며, 100㎛ 내지 300㎛ 일 수 있으나, 이는 당업자가 원하는 투과율 및 전도도에 따라 조절할 수 있다.
상기 제2 금속층 패턴의 두께는 특별히 한정되는 것은 아니지만, 제2 금속층 패턴의 전도도 및 형성 공정의 경제성 측면에서 0.2㎛ 이상일 수 있고, 0.2㎛ 내지 10㎛ 일 수 있다.
상기 제2 금속층 패턴의 선폭은 50㎛ 이하일 수 있고, 30㎛ 이하일 수 있으며, 25㎛ 이하일 수 있고, 20㎛ 이하일 수 있으나, 이에만 한정되는 것은 아니다. 상기 제2 금속층 패턴의 선폭이 작을수록 투과율과 배선 인지성 측면에서 유리할 수 있으나 저항 감소를 야기할 수 있고, 이 때 제2 금속층 패턴의 두께를 높이면 상기 저항 감소를 개선할 수 있다. 상기 제2 금속층 패턴의 선폭은 5㎛ 이상일 수 있다.
본 출원의 일 실시상태에 따른 매립형 전극 기판의 제조방법은, 상기 제1 금속층 및 제2 금속층 패턴 상의 전면에 고분자층을 형성하는 단계를 포함한다.
상기 고분자층은 폴리디메틸실록산계 조성물, UV 경화형 수지 조성물을 이용하여 형성할 수 있다. 보다 구체적으로, 상기 폴리디메틸실록산계 조성물은 축합중합형 폴리디메리틸실록산, 부가중합형 폴리디메틸실록산 및 라디칼중합형 폴리디메틸실록산 중 1종 이상을 포함할 수 있다. 또한, 상기 UV 경화형 수지 조성물은 아크릴계 모노머, 에폭시계 모노머, 아크릴계 올리고머, 에폭시계 올리고머, 아크릴계 폴리머 및 에폭시계 폴리머 중 1종 이상; 및 열개시제 및 광개시제 중 1종 이상을 포함할 수 있으나, 이에만 한정되는 것은 아니다.
상기 고분자층의 두께는 특별히 한정되는 것은 아니지만, 제2 금속층 패턴의 매립 및 고분자층의 내구성 측면에서 200㎛ 이상일 수 있고, 200㎛ 내지 1,000㎛ 일 수 있다.
본 출원의 일 실시상태에 따른 매립형 전극 기판의 제조방법은, 상기 제2 금속층 패턴을 형성하는 단계 이후에, 상기 레지스트 패턴을 제거하는 단계를 추가로 포함할 수 있다. 즉, 본 출원의 일 실시상태에 따르면, 상기 제2 금속층 패턴을 형성하고 상기 레지스트 패턴을 제거한 후, 상기 제1 금속층 및 제2 금속층 패턴 상의 전면에 고분자층을 형성할 수 있다. 또한, 본 출원의 다른 실시상태에 따르면, 상기 제2 금속층 패턴을 형성하는 단계 이후에 상기 레지스트 패턴을 제거하지 않고, 상기 제1 금속층과 상기 제2 금속층 패턴/레지스트 패턴 상의 전면에 고분자 층을 형성할 수도 있다.
본 출원의 일 실시상태에 따른 매립형 전극 기판의 제조방법은, 상기 제1 금속층을 제거하는 단계를 포함한다. 상기 제1 금속층을 제거하는 방법은 당 기술분야에 알려진 방법을 이용할 수 있다. 보다 구체적으로, 상기 제1 금속층만을 제거할 수 있는 식각액을 이용할 수 있다.
본 출원의 일 실시상태에 따른 매립형 전극 기판의 제조방법을 하기 도 3 및 도 4에 개략적으로 나타내었다. 보다 구체적으로, 하기 도 3은 상기 제2 금속층 패턴을 형성하고 상기 레지스트 패턴을 제거한 후, 상기 제1 금속층 및 제2 금속층 패턴 상의 전면에 고분자층을 형성한 경우를 나타낸 것이다. 또한, 하기 도 4는 상기 제2 금속층 패턴을 형성하는 단계 이후에 상기 레지스트 패턴을 제거하지 않고, 상기 제1 금속층과 상기 제2 금속층 패턴/레지스트 패턴 상의 전면에 고분자 층을 형성한 경우를 나타낸 것이다.
또한, 본 출원의 일 실시상태에 따른 매립형 전극 기판은, 상기 제조방법에 의하여 제조되고, 상기 제2 금속층 패턴은 상기 고분자층 내부에 매립되어 구비된다.
본 출원의 일 실시상태에 따른 매립형 전극 기판을 하기 도 1 및 도 2에 개략적으로 나타내었다. 보다 구체적으로, 하기 도 1은 상기 제2 금속층 패턴을 형성하고 상기 레지스트 패턴을 제거한 후, 상기 제1 금속층 및 제2 금속층 패턴 상의 전면에 고분자층을 형성하는 방법에 따라 제조된 경우를 나타낸 것이다. 또한, 하기 도 2는 상기 제2 금속층 패턴을 형성하는 단계 이후에 상기 레지스트 패턴을 제거하지 않고, 상기 제1 금속층과 상기 제2 금속층 패턴/레지스트 패턴 상의 전면에 고분자 층을 형성하는 방법에 따라 제조된 경우를 나타낸 것이다.
본 출원의 일 실시상태에 따른 매립형 전극 기판은, 고분자층 내부에 전극 패턴이 매립되어 있어 제조공정 중 발생하는 긁힘, 눌림 등에 의한 전극 패턴의 손상이 최소화될 수 있으며, 별도의 투명 기재를 포함하지 않음에 따라 최종 제품의 두께를 낮출 수 있는 특징을 가지고 있다.
본 출원의 일 실시상태에 따른 매립형 전극 기판은 전자 소자의 전극으로 적용될 수 있다.
상기 전자 소자는 발열 필름, 투명 LED 디스플레이, 터치 패널, 태양 전지 또는 트랜지스터일 수 있다. 상기 발열 필름, 투명 LED 디스플레이, 터치 패널, 태양 전지 또는 트랜지스터는 당업계에 일반적으로 알려져 있는 것일 수 있으며, 전극을 본 출원의 일 실시상태에 따른 매립형 전극 기판으로 사용한 것일 수 있다.
이하, 실시예를 통하여 본 명세서에 기재된 실시상태를 예시한다. 그러나, 이하의 실시예에 의하여 상기 실시상태들의 범위가 한정되는 것을 의도하는 것은 아니다.
< 실시예 >
< 실시예 1>
제1 금속층 재료로서 일면에 보호 필름이 합지되어 있는 10㎛ 두께의 동박을 준비하였다. 상기 동박 상부에 제2 금속층 재료로서 진공 증착 공정을 통하여 0.3㎛ 두께의 알루미늄층을 형성하였다. 상기 알루미늄층 상부에 25㎛ 두께의 DFR(Asahi Kasei 사)을 온도 110℃, 압력 0.4MPa, 롤 스피드 1.5 m/min 조건으로 롤 합지하였다. 상기 적층체의 DFR 구비면과 선폭 20㎛의 보로노이 패턴을 포함하는 포토마스크를 합지한 후 365nm 파장의 평행광 노광기를 활용하여 150 mJ/cm2 조건으로 노광하였다. 노광 완료된 상기 적층체를 DFR 현상액 재료로서 1 wt%의 Na2CO3 수용액을 이용하여 2분간 스프레이 현상하여 선폭이 23㎛인 DFR 패턴을 형성하였다.
상기 DFR 패턴이 구비되어 있는 적층체를 제2 금속층 식각액 재료로서 2 wt%의 NaOH 수용액을 이용하여 상온에서 30초간 스프레이 식각하여 선폭 20㎛인 알루미늄 패턴을 형성하였다.
상기 알루미늄 패턴이 구비되어 있는 적층체 상부에 고분자층 재료로서 축합형 폴리디메틸실록산인 KE-441K-T(Shinetsu 사)를 300㎛ 두께로 도포한 후 상온에서 72시간 상온 경화하였다.
상기 적층체 하부에 구비되어 있는 보호 필름을 제거한 후, 노출된 동박을 제1 금속층 시각액 재료로서 황산과수계 식각액인 CME-100(풍원화학사)을 이용하여 35℃에서 5분간 스프레이 식각하여 매립형 전극 기판을 제조하였다.
도 5 내지 도 7은 각각 본 출원의 실시예 1에 따른 매립형 전극 기판의 제조단계별 이미지를 나타낸 도이다. 보다 구체적으로, 도 5는 제2 금속층 상에 DFR 패턴을 형성한 후의 이미지를 나타낸 것이고, 도 6은 제2 금속층 패턴을 형성한 후의 이미지를 나타낸 것이며, 도 7은 제1 금속층 패턴을 제거한 후의 이미지를 나타낸 것이다.
< 실시예 2>
제1 금속층 재료로서 일면에 보호 필름이 합지되어 있는 10㎛ 두께의 알루미늄박을 준비하였다. 상기 알루미늄박 상부에 제2 금속층 재료로서 진공 증착 공정을 통하여 0.3㎛ 두께의 구리층을 형성하였다. 상기 구리층 상부에 25㎛ 두께의 DFR(Asahi Kasei 사)을 온도 110℃, 압력 0.4MPa, 롤 스피드 1.5 m/min 조건으로 롤 합지하였다. 상기 적층체의 DFR 구비면과 선폭 20㎛의 보로노이 패턴을 포함하는 포토마스크를 합지한 후 365nm 파장의 평행광 노광기를 활용하여 150 mJ/cm2 조건으로 노광하였다. 노광 완료된 상기 적층체를 DFR 현상액 재료로서 1 wt%의 Na2CO3 수용액을 이용하여 2분간 스프레이 현상하여 선폭이 23㎛인 DFR 패턴을 형성하였다.
상기 DFR 패턴이 구비되어 있는 적층체를 제2 금속층 식각액 재료로서 황산과수계 식각액인 CME-100(풍원화학사)을 이용하여 35℃에서 30초간 스프레이 식각하여 선폭 20㎛인 구리 패턴을 형성하였다.
상기 구리 패턴이 구비되어 있는 적층체 상부에 고분자층 재료로서 축합형 폴리디메틸실록산인 KE-441K-T(Shinetsu사)를 300㎛ 두께로 도포한 후 상온에서 72시간 상온 경화하였다.
상기 적층체 하부에 구비되어 있는 보호 필름을 제거한 후 노출된 알루미늄박을 제2 금속층 식각액 재료로서 2 wt%의 NaOH 수용액을 이용하여 상온에서 10분간 스프레이 식각하여 매립형 전극 기판을 제조하였다.
< 비교예 1>
상기 실시예 1에서 제2 금속층 식각액 재료로서 인산 72 wt%, 질산 2 wt%, 초산 10 wt% 및 물 16 wt%로 구성된 식각액인 AE-201(윈캠사)을 사용하였다. 이 경우, 알루미늄 식각 공정 중 노출된 동박의 손상이 발생하고 알루미늄 패턴이 유실되는 문제가 발생하였다.
< 실험예 >
실시예 1 ~ 2 및 비교예 1에 따른 매립형 전극 기판의 제1 금속층의 손상 여부 및 제2 금속층 패턴의 유실 여부를 평가하여 하기 표 1에 나타내었다. 상기 제1 금속층의 손상 여부는 제1 금속층의 두께의 감소 여부로 판단하였다.
[표 1]
Figure 112018085252432-pat00001
상기 결과와 같이, 본 출원의 일 실시상태에 따른 매립형 전극 기판은, 고분자층 내부에 전극 패턴이 매립되어 있어 제조공정 중 발생하는 긁힘, 눌림 등에 의한 전극 패턴의 손상이 최소화될 수 있으며, 별도의 투명 기재를 포함하지 않음에 따라 최종 제품의 두께를 낮출 수 있는 특징을 가지고 있다.
10: 제1 금속층
20: 제2 금속층 패턴
30: 레지스트 패턴
40: 고분자층
50: 제2 금속층

Claims (12)

  1. 제1 금속층 상에, 동일한 식각액 및 식각 조건에서 상기 제1 금속층과 식각 속도가 상이한 제2 금속층을 형성하는 단계,
    상기 제2 금속층 상에 레지스트 패턴을 형성한 후, 상기 제2 금속층을 선택적으로 식각하여 제2 금속층 패턴을 형성하는 단계,
    상기 제1 금속층 및 제2 금속층 패턴 상의 전면에 고분자층을 형성하는 단계, 및
    상기 제1 금속층을 제거하는 단계를 포함하고,
    상기 제2 금속층 패턴을 형성하는 단계에서, 상기 제1 금속층 및 제2 금속층의 식각 속도의 비는 하기 수학식 1을 만족하고,
    상기 제1 금속층을 제거하는 단계에서,
    상기 제1 금속층 및 제2 금속층의 식각 속도의 비는 하기 수학식 2를 만족하는 것인 매립형 전극 기판의 제조방법:
    [수학식 1]
    제2 금속층의 식각 속도/제1 금속층의 식각 속도 ≥ 100
    [수학식 2]
    제1 금속층의 식각 속도/제2 금속층의 식각 속도 ≥ 100
  2. 청구항 1에 있어서, 상기 수학식 1의 식각 속도의 비는 1,000 이상인 것인 매립형 전극 기판의 제조방법.
  3. 삭제
  4. 청구항 1에 있어서, 상기 제1 금속층은 금속 호일(foil)인 것인 매립형 전극 기판의 제조방법.
  5. 청구항 1에 있어서, 상기 제1 금속층의 두께는 2㎛ 내지 20㎛인 것인 매립형 전극 기판의 제조방법.
  6. 청구항 1에 있어서, 상기 제1 금속층 및 제2 금속층은 각각 독립적으로 금, 은, 알루미늄, 구리, 네오디뮴, 몰리브덴, 니켈 및 이들의 합금 중 1종 이상을 포함하는 것인 매립형 전극 기판의 제조방법.
  7. 청구항 1에 있어서, 상기 제2 금속층의 두께는 0.2㎛ 이상인 것인 매립형 전극 기판의 제조방법.
  8. 청구항 1에 있어서, 상기 제2 금속층 패턴을 형성하는 단계 이후에,
    상기 레지스트 패턴을 제거하는 단계를 추가로 포함하는 것인 매립형 전극 기판의 제조방법.
  9. 청구항 1에 있어서, 상기 고분자층은 폴리디메틸실록산계 조성물 또는 UV 경화형 수지 조성물을 이용하여 형성하는 것인 매립형 전극 기판의 제조방법.
  10. 청구항 9에 있어서, 상기 폴리디메틸실록산계 조성물은 축합중합형 폴리디메리틸실록산, 부가중합형 폴리디메틸실록산 및 라디칼중합형 폴리디메틸실록산 중 1종 이상을 포함하는 것인 매립형 전극 기판의 제조방법.
  11. 청구항 9에 있어서, 상기 UV 경화형 수지 조성물은 아크릴계 모노머, 에폭시계 모노머, 아크릴계 올리고머, 에폭시계 올리고머, 아크릴계 폴리머 및 에폭시계 폴리머 중 1종 이상; 및 열개시제 및 광개시제 중 1종 이상을 포함하는 것인 매립형 전극 기판의 제조방법.
  12. 청구항 1, 2 및 4 내지 11 중 어느 한 항의 제조방법에 의하여 제조되고,
    상기 제2 금속층 패턴은 상기 고분자층 내부에 매립되어 구비되는 것인 매립형 전극 기판.
KR1020180101193A 2018-08-28 2018-08-28 매립형 전극 기판 및 이의 제조방법 KR102447097B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180101193A KR102447097B1 (ko) 2018-08-28 2018-08-28 매립형 전극 기판 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180101193A KR102447097B1 (ko) 2018-08-28 2018-08-28 매립형 전극 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20200024472A KR20200024472A (ko) 2020-03-09
KR102447097B1 true KR102447097B1 (ko) 2022-09-23

Family

ID=69802024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180101193A KR102447097B1 (ko) 2018-08-28 2018-08-28 매립형 전극 기판 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR102447097B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150014857A (ko) * 2013-07-30 2015-02-09 주식회사 엘지화학 열 융착 전사를 이용한 유연 매립형 전극 필름의 제조 방법
KR20150033169A (ko) 2013-09-23 2015-04-01 엘지디스플레이 주식회사 Led 패키지와 이를 이용한 액정 표시 장치
KR102068870B1 (ko) * 2016-06-17 2020-01-21 주식회사 엘지화학 전극 구조체, 이를 포함하는 전자 소자 및 이의 제조방법

Also Published As

Publication number Publication date
KR20200024472A (ko) 2020-03-09

Similar Documents

Publication Publication Date Title
KR101510442B1 (ko) 정전식 터치 스크린 및 그 제조 방법
KR102129674B1 (ko) 투명 발광소자 디스플레이용 전극 기판 및 이의 제조방법
EP3651216B1 (en) Embedded electrode substrate for transparent light-emitting element display, and method for manufacturing same
CN106463554B (zh) 利用单结晶铜的纳米级网纱多层结构电极及其制造方法
JP2013045633A (ja) 透明導電性フィルムの製造方法
US20140293149A1 (en) Capacitive touch screen and manufacturing method thereof
CN103389846A (zh) 一种石墨烯触摸屏电极及其制作方法
US20220132675A1 (en) Embedded-type transparent electrode substrate and method for manufacturing same
US20220190221A1 (en) Transparent light-emitting device display
KR102129675B1 (ko) 투명 발광소자 디스플레이용 전극 기판 및 이의 제조방법
KR102447097B1 (ko) 매립형 전극 기판 및 이의 제조방법
KR20170112310A (ko) 투명 전극 구조체 및 이의 제조방법
US20160259454A1 (en) Touch unit, touch substrate and manufacturing method thereof, and flexible touch display device
CN207800162U (zh) 透明导电性薄膜及触控屏
KR102361783B1 (ko) 매립형 투명 전극 기판 및 이의 제조방법
KR20200118581A (ko) 투명 기판, 매립형 전극 기판 및 이의 제조방법
CN108666047B (zh) 透明导电膜及其制备方法
CN202694827U (zh) 一种高导电膜
CN108984036A (zh) 一种Film sensor ITO图形及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right