KR102436182B1 - Method for etching semiconductor device and apparatus for etching semiconductor device - Google Patents

Method for etching semiconductor device and apparatus for etching semiconductor device Download PDF

Info

Publication number
KR102436182B1
KR102436182B1 KR1020160069256A KR20160069256A KR102436182B1 KR 102436182 B1 KR102436182 B1 KR 102436182B1 KR 1020160069256 A KR1020160069256 A KR 1020160069256A KR 20160069256 A KR20160069256 A KR 20160069256A KR 102436182 B1 KR102436182 B1 KR 102436182B1
Authority
KR
South Korea
Prior art keywords
etching
semiconductor device
formula
composition
etching composition
Prior art date
Application number
KR1020160069256A
Other languages
Korean (ko)
Other versions
KR20170137309A (en
Inventor
이진욱
임정훈
박재완
Original Assignee
솔브레인 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 솔브레인 주식회사 filed Critical 솔브레인 주식회사
Priority to KR1020160069256A priority Critical patent/KR102436182B1/en
Publication of KR20170137309A publication Critical patent/KR20170137309A/en
Application granted granted Critical
Publication of KR102436182B1 publication Critical patent/KR102436182B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67075Apparatus for fluid treatment for etching for wet etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

본 발명은 반도체 소자의 식각 방법 및 이의 제조 장치에 관한 것으로서, 상기 반도체 소자의 식각 방법은 무기산을 가열하는 단계, 상기 가열된 무기산에 실란 화합물을 첨가하는 단계, 그리고 상기 무기산과 상기 실란 화합물을 반응시키는 단계를 포함한다.
상기 반도체 소자의 식각 방법은 식각용 조성물에 첨가제로 사용시 식각용 조성물의 산화막에 대한 질화막의 식각 선택비를 높히고, 산화막의 식각속도를 조절하여 EFH를 용이하게 조절할 수 있고, 질화막 제거 시에 산화막의 막질 손상이나 산화막의 식각으로 인한 전기적 특성 저하를 방지하고, 파티클 발생을 방지할 수 있는 실란 무기산염을 간단한 방법을 통하여 높은 수율로 제조할 수 있다.
The present invention relates to a method for etching a semiconductor device and an apparatus for manufacturing the same, wherein the method for etching a semiconductor device includes heating an inorganic acid, adding a silane compound to the heated inorganic acid, and reacting the inorganic acid with the silane compound including the step of making
In the etching method of the semiconductor device, when used as an additive in the etching composition, the etching selectivity of the nitride film to the oxide film of the etching composition can be increased, and the EFH can be easily controlled by controlling the etching rate of the oxide film, and when the nitride film is removed, the oxide film A silane inorganic acid salt capable of preventing deterioration of electrical properties due to damage to the film quality or etching of the oxide film and preventing the generation of particles can be prepared in high yield through a simple method.

Description

반도체 소자의 식각 방법 및 반도체 소자의 식각 장치{METHOD FOR ETCHING SEMICONDUCTOR DEVICE AND APPARATUS FOR ETCHING SEMICONDUCTOR DEVICE}A semiconductor device etching method and a semiconductor device etching apparatus TECHNICAL FIELD

본 발명은 반도체 소자의 식각 방법 및 반도체 소자의 식각 장치에 관한 것으로서, 보다 상세하게는 고온 인산으로 실리콘 질화막 및 실리콘 산화막을 식각함에 있어서, 고온의 인산을 제어하여 실리콘 산화막에 대하여 실리콘 질화막을 선택적으로 식각하면서도 실리콘 농도 증가에 따른 실리콘 이상 성장과 같은 문제점이 발생하지 않는 반도체 소자의 식각 방법 및 반도체 소자의 식각 장치에 관한 것이다.The present invention relates to a method for etching a semiconductor device and an etching apparatus for a semiconductor device, and more particularly, in etching a silicon nitride film and a silicon oxide film with high-temperature phosphoric acid, by controlling the high-temperature phosphoric acid to selectively select the silicon nitride film with respect to the silicon oxide film. The present invention relates to a method for etching a semiconductor device and an etching apparatus for a semiconductor device that do not cause problems such as abnormal growth of silicon due to an increase in silicon concentration while etching.

반도체 제조 공정에 있어서, 실리콘 산화막(SiO2) 등의 산화막 및 실리콘질화막(SiNx) 등의 질화막은 대표적인 절연막으로 각각 단독으로, 또는 1층 이상의 막들이 교대로 적층되어 사용된다. 또한, 이러한 산화막 및 질화막은 금속 배선 등의 도전성 패턴을 형성하기 위한 하드마스크로도 이용된다. In a semiconductor manufacturing process, an oxide film such as a silicon oxide film (SiO 2 ) and a nitride film such as a silicon nitride film (SiN x ) are used as representative insulating films, each alone or by alternately stacking one or more layers. In addition, these oxide films and nitride films are also used as hard masks for forming conductive patterns such as metal wiring.

상기 질화막을 제거하기 위한 습식 식각 공정에서는 일반적으로 인산(phosphoric acid)과 탈이온수(deionized water)의 혼합물이 사용되며, 이들 혼합물은 고온 인산 공정이라 알려진 공정에 주로 이용된다. 상기 고온 인산 공정은 상기 혼합물을 약 100 내지 170 ℃의 고온으로 가열하여 식각을 진행하게 되는데, 고온으로 가열된 인산은 실리콘 질화막 또는 실리콘 산화막을 식각하는데 용이하다. 상기 고온 인산 공정을 통한 실리콘 질화막의 식각 속도는 약 50 내지 70 Å/min이며, 상기 실리콘 열산화막의 식각 속도는 약 2 내지 5 Å/min으로 알려져 있다.In a wet etching process for removing the nitride layer, a mixture of phosphoric acid and deionized water is generally used, and these mixtures are mainly used in a process known as a high-temperature phosphoric acid process. In the high-temperature phosphoric acid process, etching is performed by heating the mixture to a high temperature of about 100 to 170° C., and the phosphoric acid heated to a high temperature is easy to etch a silicon nitride layer or a silicon oxide layer. It is known that the etching rate of the silicon nitride layer through the high-temperature phosphoric acid process is about 50 to 70 Å/min, and the etching rate of the silicon thermal oxide layer is about 2 to 5 Å/min.

본 발명의 목적은 고온 인산으로 실리콘 질화막 및 실리콘 산화막을 식각함에 있어서, 고온의 인산을 제어하여 실리콘 산화막에 대하여 실리콘 질화막을 선택적으로 식각하면서도 실리콘 농도 증가에 따른 실리콘 이상 성장과 같은 문제점이 발생하지 않는 반도체 소자의 식각 방법을 제공하는 것이다.An object of the present invention is to etch a silicon nitride film and a silicon oxide film with high-temperature phosphoric acid, while selectively etching the silicon nitride film with respect to the silicon oxide film by controlling the high-temperature phosphoric acid, without causing problems such as abnormal growth of silicon due to an increase in silicon concentration. To provide a method for etching a semiconductor device.

본 발명의 다른 목적은 반도체 소자의 식각 장치를 제공하는 것이다.Another object of the present invention is to provide an etching apparatus for a semiconductor device.

본 발명의 일 실시예에 따르면, 식각용 조성물을 식각조에 공급한 후 가열하는 단계, 상기 식각용 조성물에 실리콘 첨가제를 첨가하는 단계, 상기 식각조에서 반도체 소자를 식각하는 단계, 그리고 상기 식각용 조성물에 물을 보충하여 온도를 조절하는 단계를 포함하는 반도체 소자의 식각 방법을 제공한다.According to an embodiment of the present invention, the step of heating after supplying an etching composition to an etching bath, adding a silicon additive to the etching composition, etching a semiconductor device in the etching bath, and the etching composition It provides a method of etching a semiconductor device comprising the step of adjusting the temperature by supplementing the water.

상기 식각용 조성물을 가열하는 단계는 상기 식각용 조성물을 150 내지 200℃로 가열하는 것일 수 있다.The heating of the etching composition may include heating the etching composition to 150 to 200°C.

상기 실리콘 첨가제를 첨가하는 단계는 상기 식각용 조성물 100 중량부에 대하여 상기 실리콘 첨가제의 함량이 0.001 내지 10 중량부가 되도록 첨가하는 것일 수 있다.The adding of the silicone additive may include adding the silicone additive in an amount of 0.001 to 10 parts by weight based on 100 parts by weight of the etching composition.

상기 물은 탈이온수(deionized water, DIW)일 수 있다.The water may be deionized water (DIW).

상기 물은 상기 식각용 조성물을 가열하는 단계, 상기 식각용 조성물에 실리콘 첨가제를 첨가하는 단계, 상기 반도체 소자를 식각하는 단계 및 이들의 조합으로 이루어지는 군에서 선택되는 어느 하나의 단계에서 증발된 양 만큼 보충하는 것일 수 있다.The amount of water evaporated in any one step selected from the group consisting of heating the etching composition, adding a silicon additive to the etching composition, etching the semiconductor device, and combinations thereof. It may be supplementary.

상기 반도체 소자의 식각 방법은 상기 식각용 조성물을 예열하는 단계를 더 포함할 수 있다.The method of etching the semiconductor device may further include preheating the etching composition.

상기 식각용 조성물을 예열하는 단계는 상기 식각용 조성물을 100 내지 140℃로 예열하는 것일 수 있다.The preheating of the etching composition may include preheating the etching composition to 100 to 140°C.

상기 반도체 소자의 식각 방법은 상기 반도체 소자를 식각하는 단계에서 사용된 식각용 조성물의 일부를 드레인(drain)시킨 후, 상기 반도체 소자의 식각 방법을 반복 실시하는 것일 수 있다.The etching method of the semiconductor device may be to drain a portion of the etching composition used in the step of etching the semiconductor device, and then repeat the etching method of the semiconductor device.

상기 반도체 소자의 식각 방법은 상기 반도체 소자를 식각하는 단계에서 사용된 식각용 조성물의 일부를 오버플로우(overflow)시킨 후, 상기 반도체 소자의 식각 방법을 반복 실시하는 것일 수 있다.The etching method of the semiconductor device may be to overflow a part of the etching composition used in the step of etching the semiconductor device, and then repeat the etching method of the semiconductor device.

상기 식각용 조성물의 드레인 또는 오버플로우는 상기 식각용 조성물 전체 중량에 대하여 10 내지 30 중량%를 드레인 또는 오버플로우시키는 것일 수 있다.The drain or overflow of the etching composition may be drained or overflowed in an amount of 10 to 30 wt% based on the total weight of the etching composition.

상기 식각용 조성물은 무기산을 포함하는 것일 수 있다.The etching composition may include an inorganic acid.

상기 무기산은 무기산 수용액이고, 상기 무기산 수용액은 상기 무기산 수용액 총 중량에 대하여 상기 무기산 70 내지 99중량% 및 나머지 함량의 물을 포함하는 것일 수 있다.The inorganic acid may be an aqueous inorganic acid solution, and the inorganic acid aqueous solution may include 70 to 99% by weight of the inorganic acid and the remaining amount of water based on the total weight of the inorganic acid aqueous solution.

상기 무기산은 황산, 발연 황산, 질산, 인산, 무수 인산, 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나일 수 있다.The inorganic acid may be any one selected from the group consisting of sulfuric acid, fuming sulfuric acid, nitric acid, phosphoric acid, phosphoric anhydride, and mixtures thereof.

상기 실리콘 첨가제는 실란 무기산염일 수 있다.The silicone additive may be a silane inorganic acid salt.

본 발명의 다른 일 실시예에 따르면, 식각용 조성물을 이용하여 반도체 소자를 식각시키는 식각조, 상기 식각용 조성물을 상기 식각조에 공급하기 위한 제1 원료 공급부, 상기 식각조에 실리콘 첨가제를 공급하기 위한 제2 원료 공급부, 상기 식각조에 물을 보충하기 위한 물 보충부, 그리고 상기 식각용 조성물을 가열하기 위한 가열부를 포함하는 반도체 소자의 식각 장치를 제공한다.According to another embodiment of the present invention, an etching bath for etching a semiconductor device using an etching composition, a first raw material supply unit for supplying the etching composition to the etching bath, and a first material for supplying a silicon additive to the etching bath 2 It provides an etching apparatus for a semiconductor device including a raw material supply unit, a water replenishment unit for replenishing water in the etching tank, and a heating unit for heating the etching composition.

상기 반도체 소자의 식각 장치는 상기 식각용 조성물을 예열하기 위한 예열부를 더 포함하고, 상기 예열부에서 상기 식각용 조성물을 예열한 후, 상기 제1 원료 공급부를 통하여 상기 식각용 조성물을 상기 식각조에 공급하는 것일 수 있다.The semiconductor device etching apparatus further includes a preheating unit for preheating the etching composition, and after preheating the etching composition in the preheating unit, the etching composition is supplied to the etching tank through the first raw material supply unit may be doing

상기 반도체 소자의 식각 장치는 상기 반도체 소자의 식각에 사용된 상기 식각용 조성물의 일부를 드레인(drain)시키는 드레인부를 더 포함할 수 있다.The semiconductor device etching apparatus may further include a drain part for draining a portion of the etching composition used for etching the semiconductor device.

상기 반도체 소자의 식각 장치는 상기 반도체 소자의 식각에 사용된 상기 식각용 조성물의 일부를 오버플로우(overflow)시키는 오버플로우부를 더 포함할 수 있다.The semiconductor device etching apparatus may further include an overflow part for overflowing a portion of the etching composition used for etching the semiconductor device.

본 발명에 따른 반도체 소자의 식각 방법 및 반도체 소자의 식각 장치는 고온 인산으로 실리콘 질화막 및 실리콘 산화막을 식각함에 있어서, 고온의 인산을 제어하여 실리콘 산화막에 대하여 실리콘 질화막을 선택적으로 식각하면서도 실리콘 농도 증가에 따른 실리콘 이상 성장과 같은 문제점이 발생하지 않는다.In the etching method of a semiconductor device and the etching apparatus of a semiconductor device according to the present invention, in etching a silicon nitride film and a silicon oxide film with high-temperature phosphoric acid, the silicon nitride film is selectively etched with respect to the silicon oxide film by controlling the high-temperature phosphoric acid while increasing the silicon concentration Problems such as abnormal growth of silicon do not occur.

도 1 내지 도 3은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 이용한 플래시 메모리 소자의 소자 분리 공정을 설명하기 위한 공정 단면도이다.
도 4 내지 도 9는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 이용한 플래시 메모리 소자의 파이프 채널 형성 공정을 설명하기 위한 공정 단면도이다.
도 10 및 11은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 이용한 상변화 메모리에서의 다이오드 형성 공정을 설명하기 위한 공정 단면도이다.
도 12는 본 발명의 다른 일 실시예에 따른 반도체 소자의 식각 장치를 개략적으로 나타내는 모식도이다.
도 13은 본 발명의 실시예에서 제조된 실란 무기산염의 핵자기공명(NMR) 데이터를 나타내는 그래프이다.
1 to 3 are cross-sectional views illustrating a device isolation process of a flash memory device using a method of manufacturing a semiconductor device according to an embodiment of the present invention.
4 to 9 are cross-sectional views illustrating a process of forming a pipe channel of a flash memory device using a method of manufacturing a semiconductor device according to an embodiment of the present invention.
10 and 11 are cross-sectional views illustrating a diode formation process in a phase change memory using a method of manufacturing a semiconductor device according to an embodiment of the present invention.
12 is a schematic diagram schematically illustrating an etching apparatus for a semiconductor device according to another exemplary embodiment of the present invention.
13 is a graph showing nuclear magnetic resonance (NMR) data of silane inorganic acid salts prepared in Examples of the present invention.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예를 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Since the present invention can apply various transformations and can have various embodiments, specific embodiments are illustrated and described in detail in the detailed description. However, this is not intended to limit the present invention to specific embodiments, and should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention.

본 발명에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 발명에서, '포함하다' 또는 '가지다' 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the present invention are only used to describe specific embodiments, and are not intended to limit the present invention. The singular expression includes the plural expression unless the context clearly dictates otherwise. In the present invention, terms such as 'comprise' or 'have' are intended to designate that the features, numbers, steps, operations, components, parts, or combinations thereof described in the specification exist, and one or more other features It is to be understood that this does not preclude the possibility of the presence or addition of numbers, steps, operations, components, parts, or combinations thereof.

본 명세서에서, 탄소수 1 내지 10의 알킬기는 1 내지 10개의 탄소 원자를 갖는, 직쇄 또는 가지 달린 비-사이클릭 포화 탄화수소를 나타내고, 탄소수 1 내지 10의 알콕시기는 한개 이상의 에테르기, 및 1 내지 10개의 탄소 원자를 갖는 직쇄 또는 가지달린 비-사이클릭 탄화수소를 나타낸다.
In the present specification, an alkyl group having 1 to 10 carbon atoms represents a straight-chain or branched acyclic saturated hydrocarbon having 1 to 10 carbon atoms, and an alkoxy group having 1 to 10 carbon atoms is one or more ether groups, and 1 to 10 carbon atoms. Represents a straight-chain or branched acyclic hydrocarbon having carbon atoms.

본 발명의 일 실시예에 따른 반도체 소자의 식각 방법은 식각용 조성물을 식각조에 공급한 후 가열하는 단계, 상기 식각용 조성물에 실리콘 첨가제를 첨가하는 단계, 상기 식각조에서 반도체 소자를 식각하는 단계, 그리고 상기 식각용 조성물에 물을 보충하여 온도를 조절하는 단계를 포함한다.The method of etching a semiconductor device according to an embodiment of the present invention comprises the steps of supplying an etching composition to an etching bath and then heating, adding a silicon additive to the etching composition, etching the semiconductor device in the etching bath; And supplementing the etching composition with water to control the temperature.

우선, 상기 식각용 조성물을 식각조에 공급한 후 가열한다. First, the etching composition is supplied to an etching bath and then heated.

상기 식각용 조성물의 공급은 당업계에 주지된 습식 식각 방법에 따라, 예컨대 침지시키는 방법의 경우 상기 식각조 내부를 상기 식각용 조성물로 채우거나, 분사하는 방법의 경우 상기 식각조 내부에 상기 식각용 조성물을 분사할 수 있다.The supply of the etching composition is according to a wet etching method well known in the art, for example, in the case of an immersion method, the inside of the etching bath is filled with the etching composition, or in the case of a spraying method, in the etching bath. The composition may be sprayed.

상기 식각용 조성물을 가열하는 단계는 상기 식각용 조성물을 150 내지 200℃의 온도로 가열시킬 수 있다. 상기 가열 온도가 150℃ 미만인 경우 실리콘 질화막의 식각 속도가 너무 낮아 식각이 안될 수 있으며, 200℃를 초과하는 경우 고온으로 인한 장비 부식 등의 문제가 있을 수 있다.In the heating of the etching composition, the etching composition may be heated to a temperature of 150 to 200°C. If the heating temperature is less than 150 ℃, the etching rate of the silicon nitride film may be too low to be etched, and if it exceeds 200 ℃, there may be problems such as equipment corrosion due to high temperature.

이때, 상기 식각조 내부를 상기 식각용 조성물로 채우는 경우 상기 식각조 내부에 상기 식각용 조성물을 채운 후 상기 식각용 조성물을 가열할 수 있으나, 상기 분사하는 방법의 경우 상기 식각용 조성물을 가열한 후 상기 식각용 조성물을 분사할 수도 있다. At this time, when the inside of the etching bath is filled with the etching composition, the etching composition may be heated after filling the etching bath with the etching composition, but in the case of the spraying method, after heating the etching composition The etching composition may be sprayed.

상기 식각용 조성물은 반도체 소자를 식각할 수 있는 것이면 어느 것이나 사용 가능하며, 본 발명에서 특별히 한정되지 않는다.The etching composition may be used as long as it can etch semiconductor devices, and is not particularly limited in the present invention.

다만, 상기 식각용 조성물은 실리콘 산화막에 대하여 실리콘 질화막을 선택적으로 식각하기 위하여 바람직하게 무기산을 포함할 수 있다. 상기 무기산은 황산, 발연 황산, 질산, 인산, 무수 인산, 피로인산, 폴리인산 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나일 수 있고, 바람직하게 황산, 질산, 인산일 수 있다.However, the etching composition may preferably include an inorganic acid in order to selectively etch the silicon nitride layer with respect to the silicon oxide layer. The inorganic acid may be any one selected from the group consisting of sulfuric acid, fuming sulfuric acid, nitric acid, phosphoric acid, phosphoric anhydride, pyrophosphoric acid, polyphosphoric acid, and mixtures thereof, preferably sulfuric acid, nitric acid, and phosphoric acid.

더욱 바람직하게, 상기 산화막에 대한 상기 질화막의 식각 선택비를 얻기 위하여 상기 무기산은 인산을 사용할 수 있다. 상기 인산은 상기 식각용 조성물 내에 수소 이온을 제공하여 식각을 촉진시키는 역할을 할 수 있다. 상기 무기산으로 상기 인산을 사용하는 경우, 상기 식각용 조성물은 황산을 첨가제로 더 포함할 수 있다. 상기 황산은 상기 인산을 상기 무기산으로 포함하는 식각용 조성물의 끓는점을 상승시켜 질화막 식각에 도움을 줄 수 있다.More preferably, in order to obtain an etch selectivity of the nitride layer to the oxide layer, the inorganic acid may be phosphoric acid. The phosphoric acid may serve to promote etching by providing hydrogen ions in the etching composition. When the phosphoric acid is used as the inorganic acid, the etching composition may further include sulfuric acid as an additive. The sulfuric acid may increase the boiling point of the etching composition including the phosphoric acid as the inorganic acid, thereby helping to etch the nitride layer.

상기 무기산의 함량은 상기 식각용 조성물 총 중량에 대하여 70 내지 99 중량%, 바람직하게 70 내지 90 중량%, 더욱 바람직하게 75 내지 85 중량%일 수 있다. 상기 무기산이 70 중량% 미만으로 포함되는 경우 질화막이 용이하게 제거되지 않을 수 있고 파티클 발생 우려가 있으며, 99 중량%를 초과하여 포함되는 경우 질화막에 대한 높은 선택비를 얻을 수 없다.The content of the inorganic acid may be 70 to 99 wt%, preferably 70 to 90 wt%, more preferably 75 to 85 wt%, based on the total weight of the etching composition. When the inorganic acid is included in less than 70% by weight, the nitride film may not be easily removed and there is a risk of generating particles.

상기 무기산은 무기산 수용액일 수 있고, 상기 무기산 수용액은 상기 무기산 수용액 총 중량에 대하여 상기 무기산을 70 내지 99중량%, 바람직하게 75 내지 85중량%로 포함하고, 나머지 함량의 물을 포함할 수 있다. 상기 무기산 수용액에서 상기 무기산의 농도가 70중량% 미만인 경우 끓는점이 낮아 실리콘 질화막의 식각 속도가 저하될 수 있고, 온도를 승온하기 위한 시간이 오래 걸릴 수 있고, 90 중량%를 초과하는 경우 높은 끓는 점으로 인해 실리콘 질화막과 산화막이 동시에 높은 속도로 식각이 될 수 있으며, 낮은 물의 함량으로 인해 식각 속도가 저하 될 수 있다.The inorganic acid may be an aqueous inorganic acid solution, and the inorganic acid aqueous solution may contain 70 to 99% by weight, preferably 75 to 85% by weight of the inorganic acid, based on the total weight of the inorganic acid aqueous solution, and the remaining amount of water. If the concentration of the inorganic acid in the aqueous solution of the inorganic acid is less than 70% by weight, the boiling point is low, the etching rate of the silicon nitride film may be lowered, it may take a long time to increase the temperature, and when it exceeds 90% by weight, the high boiling point Therefore, the silicon nitride layer and the oxide layer may be etched at a high rate at the same time, and the etching rate may be lowered due to the low water content.

상기 식각용 조성물은 상술한 무기산을 제외한 함량으로 용매를 포함할 수 있다. 상기 용매는 구체적으로 물 또는 탈이온수 등일 수 있다.The etching composition may include a solvent in an amount excluding the above-described inorganic acid. The solvent may be specifically water or deionized water.

한편, 상기 식각용 조성물은 상기 식각용 조성물 전체에 대하여 암모늄계 화합물을 0.01 내지 20 중량%로 더 포함할 수 있다. 상기 식각용 조성물이 상기 암모늄계 화합물을 더 포함하는 경우 상기 식각용 조성물을 장기간 사용에도 에칭 속도 저하 및 선택도 변화가 발생하지 않으며, 식각 속도를 일정하게 유지하는 효과가 있다.Meanwhile, the etching composition may further include 0.01 to 20 wt% of an ammonium-based compound based on the total amount of the etching composition. When the etching composition further includes the ammonium-based compound, the etching rate and selectivity do not change even when the etching composition is used for a long period of time, and the etching rate is maintained constant.

상기 암모늄계 화합물이 0.01 중량% 미만으로 첨가되는 경우 장기간 사용시 선택도를 유지하는 효과가 감소하고, 20 중량% 초과로 첨가되는 경우 질화막과 실리콘 산화막의 식각 속도가 변화하게 되어 선택도가 변화될 수 있다. When the ammonium-based compound is added in an amount of less than 0.01 wt%, the effect of maintaining the selectivity is reduced when used for a long period of time, and when it is added in an amount of more than 20 wt%, the etching rate of the nitride film and the silicon oxide film is changed, so that the selectivity can be changed. have.

상기 암모늄계 화합물은 암모니아수, 암모늄클로라이드, 암모늄아세트산, 암모늄인산염, 암모늄과옥시이황산염, 암모늄황산염, 암모늄불산염에서 선택되는 어느 하나 또는 둘 이상의 혼합물인 것을 사용할 수 있다. 또한, 상기 암모늄계 화합물은 상기 화합물에 한정되는 것은 아니고 암모늄 이온을 갖고 있는 모든 화합물을 포함한다. 예를 들어, 상기 암모늄계 화합물은 NH4와 HCl을 함께 사용할 수도 있다.The ammonium-based compound may be any one or a mixture of two or more selected from aqueous ammonia, ammonium chloride, ammonium acetic acid, ammonium phosphate, ammonium peroxydisulfate, ammonium sulfate, and ammonium hydrofluoric acid salt. In addition, the ammonium-based compound is not limited to the above compound, and includes all compounds having an ammonium ion. For example, the ammonium-based compound may be used together with NH 4 and HCl.

상기 식각용 조성물은 상기 식각용 조성물 전체에 대하여 불소계 화합물을 0.01 내지 1 중량%로 더 포함할 수 있다. 상기 불소계 화합물이 0.01 중량% 미만으로 첨가되는 경우 질화막의 식각 속도가 작아져 질화막 제거가 용이하지 않을 수 있으며, 1 중량%을 초과하는 경우 질화막의 식각 속도가 크게 향상되지만, 산화막 또한 식각되는 단점이 있다.The etching composition may further include 0.01 to 1% by weight of a fluorine-based compound based on the total amount of the etching composition. When the fluorine-based compound is added in an amount of less than 0.01% by weight, the etching rate of the nitride film may be reduced, so it may not be easy to remove the nitride film. If it exceeds 1% by weight, the etching rate of the nitride film is greatly improved, but the oxide film is also etched. have.

상기 불소계 화합물은 불화수소, 불화암모늄, 불화수소암모늄에서 선택되는 어느 하나 또는 둘 이상의 혼합물인 것을 사용할 수 있다. 보다 바람직하게는 불화수소암모늄을 사용하는 것이 장기간 사용시 선택도 유지하기 때문에 좋다. The fluorine-based compound may be any one or a mixture of two or more selected from hydrogen fluoride, ammonium fluoride, and ammonium hydrogen fluoride. More preferably, the use of ammonium hydrogen fluoride is good because the selectivity is maintained during long-term use.

한편, 상기 식각용 조성물은 식각 성능을 향상시키기 위하여 당업계에서 통상적으로 사용되는 임의의 첨가제를 더 포함할 수 있다. 첨가제로는 계면활성제, 금속 이온 봉쇄제, 부식 방지제 등을 사용할 수 있다.Meanwhile, the etching composition may further include any additives commonly used in the art to improve etching performance. As additives, surfactants, sequestering agents, corrosion inhibitors, and the like can be used.

다음으로, 상기 가열된 식각용 조성물에 실리콘 첨가제를 첨가한다. Next, a silicone additive is added to the heated etching composition.

다만, 상기 실리콘 첨가제를 첨가하는 단계는 상기 반도체 소자의 식각 방법의 어느 단계에서나 이루어질 수 있다. 즉, 상기 식각용 조성물을 가열하는 단계에서 가열 도중에 첨가하거나 가열 직후에 첨가할 수도 있고, 이후에 설명할 물을 보충하는 단계에서 첨가하거나 물을 보충한 직후에 첨가할 수도 있고, 반도체 소자를 식각하는 도중에 첨가하거나 식각 직후에 첨가할 수도 있고, 식각용 조성물을 드레인 또는 오버플로우 도중에 첨가하거나 드레인 또는 오버플로우 직후에 첨가할 수도 있다.However, the step of adding the silicon additive may be performed in any step of the etching method of the semiconductor device. That is, the etching composition may be added during heating or added immediately after heating in the heating step, may be added in the step of replenishing water or may be added immediately after replenishing water, which will be described later, and the semiconductor device may be etched. It may be added during or immediately after etching, and the etching composition may be added during drain or overflow, or may be added immediately after drain or overflow.

상기 실리콘 첨가제는 반도체 소자를 식각할 수 있는 것이면 어느 것이나 사용 가능하며, 본 발명에서 특별히 한정되지 않는다. 다만, 상기 실리콘 첨가제는 실리콘 산화막에 대하여 실리콘 질화막을 선택적으로 식각하기 위하여 바람직하게 실란 무기산염일 수 있다.The silicon additive may be used as long as it can etch a semiconductor device, and is not particularly limited in the present invention. However, the silicon additive may be preferably a silane inorganic acid salt in order to selectively etch the silicon nitride film with respect to the silicon oxide film.

하나의 실시예에서, 상기 실란 무기산염은 상기 무기산과 상기 실란 화합물을 반응시켜 제조될 수 있다. 상기 실란 무기산염은 상기 무기산과 상기 실란 화합물을 반응시켜 제조됨에 따라, 단일한 화학식 구조가 아니라 다양한 화학식 구조를 가지는 실란 무기산염이 혼합된 것일 수 있다. 즉, 상기 식각용 조성물은 서로 다른 화학식 구조를 가지는 적어도 2종 이상의 실란 무기산염들의 혼합물을 포함할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니고 상기 식각용 조성물은 1종의 실란 무기산염만을 포함할 수도 있다.In one embodiment, the silane inorganic acid salt may be prepared by reacting the inorganic acid with the silane compound. Since the silane inorganic acid salt is prepared by reacting the inorganic acid with the silane compound, it may be a mixture of silane inorganic acid salts having various chemical structures rather than a single chemical structure. That is, the etching composition may include a mixture of at least two or more silane inorganic acid salts having different chemical structures. However, the present invention is not limited thereto, and the etching composition may include only one kind of silane inorganic acid salt.

상기 실란 무기산염을 제조하기 위한 무기산은 황산, 발연 황산, 질산, 인산, 무수 인산, 피로인산, 폴리인산 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나일 수 있고, 바람직하게 황산, 질산, 인산일 수 있다.The inorganic acid for preparing the silane inorganic acid salt may be any one selected from the group consisting of sulfuric acid, fuming sulfuric acid, nitric acid, phosphoric acid, phosphoric anhydride, pyrophosphoric acid, polyphosphoric acid, and mixtures thereof, preferably sulfuric acid, nitric acid, phosphoric acid can be

상기 실란 화합물은 하기 화학식 A1 내지 A2로 표시되는 화합물 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나일 수 있다.The silane compound may be any one selected from the group consisting of compounds represented by the following Chemical Formulas A1 to A2 and combinations thereof.

[화학식 A1][Formula A1]

Figure 112016053693973-pat00001
Figure 112016053693973-pat00001

상기 화학식 A1에 있어서, 상기 R1 내지 R4는 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나이고, 상기 R1 내지 R4 중 적어도 어느 하나는 할로겐 원자 또는 탄소수 1 내지 10의 알콕시기이다.In Formula A1, R 1 to R 4 are each independently selected from the group consisting of a hydrogen atom, a halogen atom, an alkyl group having 1 to 10 carbon atoms, an alkoxy group having 1 to 10 carbon atoms, and an aryl group having 6 to 30 carbon atoms. and at least one of R 1 to R 4 is a halogen atom or an alkoxy group having 1 to 10 carbon atoms.

상기 할로겐 원자는 플루오르기, 클로로기, 브롬기, 또는 요오드기일 수 있고, 바람직하게 플루오르기 또는 클로로기일 수 있다.The halogen atom may be a fluorine group, a chloro group, a bromine group, or an iodine group, preferably a fluorine group or a chloro group.

구체적으로, 상기 화학식 A1로 표시되는 화합물은 할로 실란 또는 알콕시 실란 화합물일 수 있다.Specifically, the compound represented by Formula A1 may be a halo silane compound or an alkoxy silane compound.

상기 할로 실란 화합물은 트리메틸클로로실란, 트리에틸클로로실란, 트리프로필클로로실란, 트리메틸플루오로실란, 트리에틸플루오로실란, 트리프로필플루오로실란, 디메틸디클로로실란, 디에틸디클로로실란, 디프로필디클로로실란, 디메틸디플루오로실란, 디에틸디플루오로실란, 디프로필디플루오로실란, 에틸트리클로로실란, 프로필트리클로로실란, 메틸트리플루오로실란, 에틸트리플루오로실란, 프로필트리플루오로실란 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나일 수 있다.The halo silane compound is trimethylchlorosilane, triethylchlorosilane, tripropylchlorosilane, trimethylfluorosilane, triethylfluorosilane, tripropylfluorosilane, dimethyldichlorosilane, diethyldichlorosilane, dipropyldichlorosilane, Dimethyldifluorosilane, diethyldifluorosilane, dipropyldifluorosilane, ethyltrichlorosilane, propyltrichlorosilane, methyltrifluorosilane, ethyltrifluorosilane, propyltrifluorosilane and these It may be any one selected from the group consisting of mixtures.

상기 알콕시 실란 화합물은 테트라메톡시실란(TMOS), 테트라프로폭시실란, 메틸트리메톡시실란(MTMOS), 메틸트리에톡시실란(MTEOS), 메틸트리프로폭시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 에틸트리프로폭시실란, 프로필트리메톡시실란(PrTMOS), 프로필트리에톡시실란(PrTEOS), 프로필트리프로폭시실란, 디메틸디메톡시실란, 디메틸디에톡시실란, 디메틸디프로폭시실란, 디에틸디메톡시실란, 디에틸디에톡시실란, 디에틸디프로폭시실란, 디프로필디메톡시실란, 디프로필디에톡시실란, 디프로필디프로폭시실란, 트리메틸메톡시실란, 트리메틸에톡시실란, 트리메틸프로폭시실란, 트리에틸메톡시실란, 트리에틸에톡시실란, 트리에틸프로폭시실란, 트리프로필메톡시실란, 트리프로필에톡시실란, 트리프로필프로폭시실란, 3-클로로프로필트리메톡시실란, 3-아미노프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, [3-(2-아미노에틸)아미노프로필]트리메톡시실란, 3-머캅토프로필트리메톡시실란, 3-메타크릴옥시프로필트리메톡시실란, 3-아크릴옥시프로필트리메톡시실란 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나일 수 있다.The alkoxy silane compound is tetramethoxysilane (TMOS), tetrapropoxysilane, methyltrimethoxysilane (MTMOS), methyltriethoxysilane (MTEOS), methyltripropoxysilane, ethyltrimethoxysilane, ethyltri Ethoxysilane, ethyltripropoxysilane, propyltrimethoxysilane (PrTMOS), propyltriethoxysilane (PrTEOS), propyltripropoxysilane, dimethyldimethoxysilane, dimethyldiethoxysilane, dimethyldipropoxysilane, Diethyldimethoxysilane, diethyldiethoxysilane, diethyldipropoxysilane, dipropyldimethoxysilane, dipropyldiethoxysilane, dipropyldipropoxysilane, trimethylmethoxysilane, trimethylethoxysilane, trimethylpropoxysilane Poxysilane, triethylmethoxysilane, triethylethoxysilane, triethylpropoxysilane, tripropylmethoxysilane, tripropylethoxysilane, tripropylpropoxysilane, 3-chloropropyltrimethoxysilane, 3- Aminopropyltrimethoxysilane, 3-aminopropyltriethoxysilane, [3-(2-aminoethyl)aminopropyl]trimethoxysilane, 3-mercaptopropyltrimethoxysilane, 3-methacryloxypropyltri It may be any one selected from the group consisting of methoxysilane, 3-acryloxypropyltrimethoxysilane, and mixtures thereof.

[화학식 A2][Formula A2]

Figure 112016053693973-pat00002
Figure 112016053693973-pat00002

상기 화학식 A2에 있어서, 상기 R5 내지 R10은 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나이고, 상기 R5 내지 R10 중 적어도 어느 하나는 할로겐 원자 또는 탄소수 1 내지 10의 알콕시기이고, 상기 n은 1 내지 10의 정수이다.In Formula A2, R 5 to R 10 are each independently selected from the group consisting of a hydrogen atom, a halogen atom, an alkyl group having 1 to 10 carbon atoms, an alkoxy group having 1 to 10 carbon atoms, and an aryl group having 6 to 30 carbon atoms. one, and at least one of R 5 to R 10 is a halogen atom or an alkoxy group having 1 to 10 carbon atoms, and n is an integer of 1 to 10.

상기 할로겐 원자는 플루오르기, 클로로기, 브롬기, 또는 요오드기일 수 있고, 바람직하게 플루오르기 또는 클로로기일 수 있다.The halogen atom may be a fluorine group, a chloro group, a bromine group, or an iodine group, preferably a fluorine group or a chloro group.

구체적으로, 상기 화학식 A2로 표시되는 화합물은 클로로디메틸실록시-클로로디메틸실란, 클로로디에틸실록시-클로로디메틸실란, 디클로로메틸실록시-클로로디메틸실란, 디클로로에틸실록시-클로로디메틸실란, 트리클로로실록시-클로로디메틸실란, 플루오로디메틸실록시-클로로디메틸실란, 디플루오로메틸실록시-클로로디메틸실란, 트리플루오로실록시-클로로디메틸실란, 메톡시디메틸실록시-클로로디메틸실란, 디메톡시디메틸실록시-클로로디메틸실란, 트리메톡시실록시-클로로디메틸실란, 에톡시디메틸실록시-클로로디메틸실란, 디에톡시메틸실록시-클로로디메틸실란, 트리에톡시실록시-클로로디메틸실란, 클로로디메틸실록시-디클로로메틸실란, 트리클로로실록시-디클로로메틸실란, 클로로디메틸실록시-트리클로로실란, 디클로로메틸실록시-트리클로로실란 또는 트리클로로실록시-트리클로로실란 등일 수 있다.Specifically, the compound represented by Formula A2 is chlorodimethylsiloxy-chlorodimethylsilane, chlorodiethylsiloxy-chlorodimethylsilane, dichloromethylsiloxy-chlorodimethylsilane, dichloroethylsiloxy-chlorodimethylsilane, trichloro Siloxy-chlorodimethylsilane, fluorodimethylsiloxy-chlorodimethylsilane, difluoromethylsiloxy-chlorodimethylsilane, trifluorosiloxy-chlorodimethylsilane, methoxydimethylsiloxy-chlorodimethylsilane, dimethoxy Dimethylsiloxy-chlorodimethylsilane, trimethoxysiloxy-chlorodimethylsilane, ethoxydimethylsiloxy-chlorodimethylsilane, diethoxymethylsiloxy-chlorodimethylsilane, triethoxysiloxy-chlorodimethylsilane, chlorodimethyl siloxy-dichloromethylsilane, trichlorosiloxy-dichloromethylsilane, chlorodimethylsiloxy-trichlorosilane, dichloromethylsiloxy-trichlorosilane, or trichlorosiloxy-trichlorosilane.

상기 무기산과 상기 실란 화합물을 반응시켜 제조된 실란 무기산염들을 구체적으로 예시하면 하기 화학식들과 같다. 그러나, 본 발명의 실란 무기산염들이 하기 화학식 구조에만 한정되는 것은 아니다.Specifically, silane inorganic acid salts prepared by reacting the inorganic acid with the silane compound are as shown in the following Chemical Formulas. However, the silane inorganic acid salts of the present invention are not limited to the following chemical structure.

[화학식 A3-1][Formula A3-1]

Figure 112016053693973-pat00003
Figure 112016053693973-pat00003

[화학식 A3-2][Formula A3-2]

Figure 112016053693973-pat00004
Figure 112016053693973-pat00004

[화학식 A3-3][Formula A3-3]

Figure 112016053693973-pat00005
Figure 112016053693973-pat00005

[화학식 A3-4][Formula A3-4]

Figure 112016053693973-pat00006
Figure 112016053693973-pat00006

[화학식 A3-5][Formula A3-5]

Figure 112016053693973-pat00007
Figure 112016053693973-pat00007

[화학식 A3-6][Formula A3-6]

Figure 112016053693973-pat00008
Figure 112016053693973-pat00008

[화학식 A3-7][Formula A3-7]

Figure 112016053693973-pat00009
Figure 112016053693973-pat00009

[화학식 A4-1][Formula A4-1]

Figure 112016053693973-pat00010
Figure 112016053693973-pat00010

[화학식 A4-2][Formula A4-2]

Figure 112016053693973-pat00011
Figure 112016053693973-pat00011

[화학식 A4-3][Formula A4-3]

Figure 112016053693973-pat00012
Figure 112016053693973-pat00012

[화학식 A4-4][Formula A4-4]

Figure 112016053693973-pat00013
Figure 112016053693973-pat00013

[화학식 A4-5][Formula A4-5]

Figure 112016053693973-pat00014
Figure 112016053693973-pat00014

[화학식 A4-6][Formula A4-6]

Figure 112016053693973-pat00015
Figure 112016053693973-pat00015

[화학식 A4-7][Formula A4-7]

Figure 112016053693973-pat00016
Figure 112016053693973-pat00016

[화학식 A5-1][Formula A5-1]

Figure 112016053693973-pat00017
Figure 112016053693973-pat00017

[화학식 A5-2][Formula A5-2]

Figure 112016053693973-pat00018
Figure 112016053693973-pat00018

[화학식 A5-3][Formula A5-3]

Figure 112016053693973-pat00019
Figure 112016053693973-pat00019

[화학식 A5-4][Formula A5-4]

Figure 112016053693973-pat00020
Figure 112016053693973-pat00020

[화학식 A5-5][Formula A5-5]

Figure 112016053693973-pat00021
Figure 112016053693973-pat00021

[화학식 A5-6][Formula A5-6]

Figure 112016053693973-pat00022
Figure 112016053693973-pat00022

[화학식 A5-7][Formula A5-7]

Figure 112016053693973-pat00023
Figure 112016053693973-pat00023

상기 화학식 A3-1 내지 A3-7, A4-1 내지 A4-7 및 A5-1 내지 A5-7에서, 상기 R1-1 내지 R1-8은 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나이고, 상기 할로겐 원자는 플루오르기, 클로로기, 브롬기, 또는 요오드기일 수 있고, 바람직하게 플루오르기 또는 클로로기일 수 있다. In Formulas A3-1 to A3-7, A4-1 to A4-7, and A5-1 to A5-7, R 1-1 to R 1-8 are each independently a hydrogen atom, a halogen atom, and 1 to carbon atoms Any one selected from the group consisting of a 10 alkyl group, an alkoxy group having 1 to 10 carbon atoms, and an aryl group having 6 to 30 carbon atoms, the halogen atom may be a fluorine group, a chloro group, a bromine group, or an iodine group, preferably fluorine group or chloro group.

다른 하나의 실시예에서, 상기 실란 무기산염은 폴리인산과 상기 화학식 A1로 표시되는 실란 화합물을 반응시켜 제조될 수 있다.In another embodiment, the silane inorganic acid salt may be prepared by reacting polyphosphoric acid with the silane compound represented by Formula A1.

이때, 상기 실란 화합물은 하기 화학식 B1로 표시될 수 있다.In this case, the silane compound may be represented by the following Chemical Formula B1.

[화학식 B1][Formula B1]

Figure 112016053693973-pat00024
Figure 112016053693973-pat00024

상기 화학식 B1에서, 상기 R1은 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나이고, 상기 할로겐 원자는 플루오르기, 클로로기, 브롬기, 또는 요오드기일 수 있고, 바람직하게 플루오르기 또는 클로로기일 수 있다.In Formula B1, R 1 is any one selected from the group consisting of a hydrogen atom, a halogen atom, an alkyl group having 1 to 10 carbon atoms, an alkoxy group having 1 to 10 carbon atoms, and an aryl group having 6 to 30 carbon atoms, and the halogen atom is It may be a fluorine group, a chloro group, a bromine group, or an iodine group, and preferably a fluorine group or a chloro group.

상기 n1은 1 내지 4의 정수이고, 상기 m1은 1 내지 10의 정수이다.The n 1 is an integer of 1 to 4, and m 1 is an integer of 1 to 10.

상기 R2 내지 R4는 각각 독립적으로 수소 원자이다. 다만, 선택적으로 상기 R2 내지 R4로 이루어진 군에서 선택되는 어느 하나의 수소는 하기 화학식 B2로 표시되는 치환기로 치환될 수 있다. R 2 to R 4 are each independently a hydrogen atom. However, optionally any one hydrogen selected from the group consisting of R 2 to R 4 may be substituted with a substituent represented by the following Chemical Formula B2.

[화학식 B2][Formula B2]

Figure 112016053693973-pat00025
Figure 112016053693973-pat00025

상기 화학식 B2에서, 상기 R5들 중 어느 하나는 상기 화학식 B1과의 연결기이고, 나머지는 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나이다. 즉, 상기 R5가 4개인 경우 1개는 상기 화학식 B1과의 연결기이고, 나머지 3개는 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나일 수 있다. 또한, 상기 R5가 1개인 경우에는 상기 R5는 상기 화학식 B1과의 연결기이다.In Formula B2, any one of R 5 is a linking group with Formula B1, and the rest are each independently a hydrogen atom, a halogen atom, an alkyl group having 1 to 10 carbon atoms, an alkoxy group having 1 to 10 carbon atoms, and 6 to carbon atoms. Any one selected from the group consisting of 30 aryl groups. That is, when R 5 is 4, one is a linking group with Formula B1, and the other three are each independently a hydrogen atom, a halogen atom, an alkyl group having 1 to 10 carbon atoms, an alkoxy group having 1 to 10 carbon atoms, and 6 carbon atoms. to 30 may be any one selected from the group consisting of aryl groups. In addition, when R 5 is one, R 5 is a linking group with Formula B1.

상기 n2는 0 내지 3의 정수이고, 상기 m2는 1 내지 10의 정수이다.The n 2 is an integer of 0 to 3, and m 2 is an integer of 1 to 10.

상기 화학식 B2에서, 상기 R2 내지 R4는 각각 독립적으로 수소이거나, 또는 제2의 화학식 B2로 표시되는 치환기로 치환되는 것일 수 있다. 즉, 상기 R2 내지 R4 자리에 제2의 화학식 B2로 표시되는 치환기가 치환될 수 있고, 또한 제2의 화학식 B2로 표시되는 치환기의 상기 R2 내지 R4 자리에 제3의 화학식 B2로 표시되는 치환기가 또 치환될 수 있다.In Formula B2, R 2 to R 4 may be each independently hydrogen or substituted with a substituent represented by Formula B2. That is, the substituent represented by the second formula B2 may be substituted at the positions of R 2 to R 4 , and the substituents represented by the second formula B2 may be substituted with the third formula B2 at the positions of R 2 to R 4 . The indicated substituent may be further substituted.

이는 상기 실란 무기산염이 상기 폴리인산과 상기 실란 화합물을 반응시켜 제조된 것이기 때문이다. 즉, 상기 폴리인산과 상기 실란 화합물이 반응하여 상기 화학식 B1로 표시되는 화합물이 생성되고, 상기 화학식 B1로 표시되는 화합물에서 상기 폴리인산으로부터 유래된 부분의 상기 R2 내지 R4 자리의 하이드록시기와 반응 출발 물질인 상기 실란 화합물이 다시 반응할 수 있고, 계속적으로 상기 화학식 B1로 표시되는 화합물과 반응한 상기 실란 화합물과 반응 출발 물질인 상기 폴리인산이 다시 반응할 수 있고, 이러한 반응은 계속적으로 진행될 수 있다.This is because the silane inorganic acid salt is prepared by reacting the polyphosphoric acid with the silane compound. That is, the polyphosphoric acid and the silane compound react to produce a compound represented by Formula B1, and in the compound represented by Formula B1, a hydroxyl group at the R 2 to R 4 site of the polyphosphoric acid-derived portion The silane compound as a reaction starting material may react again, and the silane compound reacted with the compound represented by Formula B1 and the polyphosphoric acid as a reaction starting material may react again, and this reaction will continue can

상기 계속적인 반응 진행 결과에 따른 상기 실란 무기산염의 결과물을 예시하면 다음과 같다.The result of the silane inorganic acid salt according to the result of the continuous reaction is exemplified as follows.

상기 화학식 B1에서 상기 n1은 1이고, 상기 m1은 1이고, 상기 R2 내지 R4가 모두 수소인 경우를 예시하면 하기 화학식 B3-1과 같다. 이때, R1-1 내지 R1-3의 정의는 상기 R1의 정의와 동일하다.In Formula B1, n 1 is 1, m 1 is 1, and R 2 to R 4 are all hydrogen, as shown in Formula B3-1 below. In this case, the definitions of R 1-1 to R 1-3 are the same as the definitions of R 1 above.

[화학식 B3-1][Formula B3-1]

Figure 112016053693973-pat00026
Figure 112016053693973-pat00026

하기 화학식 B3-2로 표시되는 화합물은 상기 m1은 2인 것을 제외하고는 상기 화학식 B3-1로 표시되는 화합물과 동일한 경우이다.The compound represented by Formula B3-2 is the same as the compound represented by Formula B3-1, except that m 1 is 2.

[화학식 B3-2][Formula B3-2]

Figure 112016053693973-pat00027
Figure 112016053693973-pat00027

상기 화학식 B1에서 상기 n1은 2이고, 상기 m1은 1이고, 상기 R2 내지 R4가 모두 수소인 경우를 예시하면 하기 화학식 B3-3과 같다. 이때, R1-1 내지 R1-2의 정의는 상기 R1의 정의와 동일하다.In Formula B1, n 1 is 2, m 1 is 1, and R 2 to R 4 are all hydrogen, as shown in Formula B3-3 below. In this case, the definitions of R 1-1 to R 1-2 are the same as the definitions of R 1 above.

[화학식 B3-3][Formula B3-3]

Figure 112016053693973-pat00028
Figure 112016053693973-pat00028

상기 화학식 B1에서 상기 n1은 1이고, 상기 m1은 1이고, 상기 R2 및 R3가 수소이고, 상기 R4에 상기 화학식 B2로 표시되는 치환기가 치환된 경우를 예시하면 하기 화학식 B3-4와 같다. 상기 화학식 B2에서 상기 n2는 0이고, 상기 R5들 중 어느 하나는 상기 화학식 B1과의 연결기이다. 이때, R1-1 내지 R1-6의 정의는 상기 R1의 정의와 동일하다. 하기 화학식 B3-4로 표시되는 화합물은 상기 화학식 B1로 표시되는 화합물의 상기 R4의 치환기를 가지는 상기 폴리인산으로부터 유래된 부분과 반응 출발 물질인 상기 실란 화합물이 다시 반응하여 생성된 결과물이다.In Formula B1, n 1 is 1, m 1 is 1, R 2 and R 3 are hydrogen, and R 4 is substituted with a substituent represented by Formula B2. same as 4 In Formula B2, n 2 is 0, and any one of R 5 is a linking group with Formula B1. In this case, the definitions of R 1-1 to R 1-6 are the same as the definitions of R 1 above. The compound represented by the following formula B3-4 is a product produced by reacting the moiety derived from the polyphosphoric acid having a substituent of R 4 of the compound represented by the formula B1 and the silane compound as a reaction starting material again.

[화학식 B3-4][Formula B3-4]

Figure 112016053693973-pat00029
Figure 112016053693973-pat00029

상기 화학식 B1에서 상기 n1은 1이고, 상기 m1은 1이고, 상기 R3 및 R4가 수소이고, R2에 상기 화학식 B2로 표시되는 치환기가 치환된 경우를 예시하면 하기 화학식 B3-5와 같다. 상기 화학식 B2에서 상기 n2는 1이고, 상기 m2는 1이고, 상기 R5들 중 어느 하나는 상기 화학식 B1과의 연결기이고, R2 내지 R4는 모두 수소 원자이다. 이때, R1-1 내지 R1-5의 정의는 상기 R1의 정의와 동일하다. 하기 화학식 B3-5로 표시되는 화합물은 상기 화학식 B1로 표시되는 화합물에서 상기 폴리인산으로부터 유래된 부분의 상기 R4 자리의 하이드록시기와 반응 출발 물질인 상기 실란 화합물이 다시 반응하고, 계속적으로 상기 화학식 B1로 표시되는 화합물과 반응한 상기 실란 화합물과 반응 출발 물질인 상기 폴리인산이 다시 반응하여 생성된 결과물이다.In Formula B1, n 1 is 1, m 1 is 1, R 3 and R 4 are hydrogen, and R 2 is substituted with a substituent represented by Formula B2. same as In Formula B2, n 2 is 1, m 2 is 1, any one of R 5 is a linking group with Formula B1, and R 2 to R 4 are all hydrogen atoms. In this case, the definitions of R 1-1 to R 1-5 are the same as those of R 1 above. The compound represented by the following formula B3-5 is the silane compound as a starting material of the reaction with the hydroxyl group at the R 4 site of the portion derived from the polyphosphoric acid in the compound represented by the formula B1 reacts again, and continuously It is a product produced by reacting the silane compound reacted with the compound represented by B1 and the polyphosphoric acid as a reaction starting material again.

[화학식 B3-5][Formula B3-5]

Figure 112016053693973-pat00030
Figure 112016053693973-pat00030

하기 화학식 B3-6 및 B3-7로 표시되는 화합물은 상기 화학식 B2로 표시되는 치환기가 상기 화학식 B1의 R2 자리가 아니라 각각 R3 및 R4 자리로 변경된 것을 제외하면 상기 화학식 B3-5로 표시되는 화합물과 동일한 경우이다.The compounds represented by Formulas B3-6 and B3-7 are represented by Formula B3-5, except that the substituents represented by Formula B2 are changed to R 3 and R 4 positions instead of R 2 positions of Formula B1. It is the same case as the compound that becomes

[화학식 B3-6][Formula B3-6]

Figure 112016053693973-pat00031
Figure 112016053693973-pat00031

[화학식 B3-7][Formula B3-7]

Figure 112016053693973-pat00032
Figure 112016053693973-pat00032

상기 화학식 B1에서 상기 n1은 1이고, 상기 m1은 1이고, 상기 R2 및 R3가 수소이고, R4에 상기 화학식 B2로 표시되는 치환기가 치환되고, 상기 화학식 B2로 표시되는 치환기의 R4 자리에 제2의 화학식 B2로 표시되는 치환기가 치환된 경우를 예시하면 하기 화학식 B3-8과 같다. 상기 화학식 B2에서 상기 n2는 1이고, 상기 m2는 1이고, 상기 R5들 중 어느 하나는 상기 화학식 B1과의 연결기이고, R2 내지 R3는 수소 원자이다. 이때, R1-1 내지 R1-7의 정의는 상기 R1의 정의와 동일하다. 하기 화학식 B3-8로 표시되는 화합물은 상기 화학식 B3-7로 표시되는 화합물의 오른쪽 끝의 상기 폴리인산으로부터 유래된 부분의 하이드록시기와 반응 출발 물질인 상기 실란 화합물이 다시 반응하고, 계속적으로 상기 화학식 B3-7로 표시되는 화합물과 반응한 상기 실란 화합물과 반응 출발 물질인 상기 폴리인산이 다시 반응하여 생성된 결과물이다.In Formula B1, n 1 is 1, m 1 is 1, R 2 and R 3 are hydrogen, R 4 is substituted with a substituent represented by Formula B2, and the substituent represented by Formula B2 is A case in which the substituent represented by the second formula (B2) is substituted at the R 4 position is shown in the following formula (B3-8). In Formula B2, n 2 is 1, m 2 is 1, any one of R 5 is a linking group with Formula B1, and R 2 to R 3 are hydrogen atoms. In this case, the definitions of R 1-1 to R 1-7 are the same as the definitions of R 1 above. The compound represented by the following formula B3-8 is the silane compound as a starting material for reaction with the hydroxyl group of the part derived from the polyphosphoric acid at the right end of the compound represented by the formula B3-7 again, and continuously the formula It is a product produced by reacting the silane compound reacted with the compound represented by B3-7 and the polyphosphoric acid as a starting material for the reaction again.

[화학식 B3-8][Formula B3-8]

Figure 112016053693973-pat00033
Figure 112016053693973-pat00033

본 발명이 상기 B3-1 내지 B3-8에 예시된 화합물에 한정되는 것은 아니고, 상기 화합물을 참고하여 다양한 변형이 가능하다.The present invention is not limited to the compounds exemplified in B3-1 to B3-8, and various modifications are possible with reference to the compounds.

한편, 상기 폴리인산과 반응하여 상기 화학식 B1로 표시되는 실란 무기산염을 제조할 수 있는 상기 실란 화합물은 상기 화학식 A1로 표시되는 화합물일 수 있다. 상기 화학식 A1로 표시되는 화합물에 대해서는 상기한 바와 같다.Meanwhile, the silane compound capable of reacting with the polyphosphoric acid to prepare the silane inorganic acid salt represented by Formula B1 may be a compound represented by Formula A1. The compound represented by Formula A1 is the same as described above.

상기 폴리인산은 인산 원자를 2개 포함하는 피로인산이거나 인산 원자를 3개 이상 포함하는 폴리인산일 수 있다.The polyphosphoric acid may be pyrophosphoric acid including two phosphoric acid atoms or polyphosphoric acid including three or more phosphoric acid atoms.

상기 폴리인산과 상기 실란 화합물을 반응시켜 상기 실란 무기산염을 제조하는 방법은, 상기 무기산과 상기 실란 화합물을 반응시켜 상기 실란 무기산염을 제조하는 방법에서 상기 무기산 대신에 상기 폴리인산을 사용하는 것을 제외하고는 동일하다.The method for preparing the silane inorganic acid salt by reacting the polyphosphoric acid with the silane compound includes using the polyphosphoric acid instead of the inorganic acid in the method for preparing the silane inorganic acid salt by reacting the inorganic acid with the silane compound and the same

또 다른 하나의 실시예에서, 상기 실란 무기산염은 인산, 무수 인산, 피로인산, 폴리인산 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나의 무기산과 상기 화학식 A2로 표시되는 실록산 화합물을 반응시켜 제조된 실란 무기산염일 수 있다.In another embodiment, the silane inorganic acid salt is prepared by reacting any one inorganic acid selected from the group consisting of phosphoric acid, phosphoric anhydride, pyrophosphoric acid, polyphosphoric acid, and mixtures thereof with the siloxane compound represented by Formula A2. silane inorganic acid salt.

이때, 상기 실란 무기산염은 하기 화학식 C1로 표시될 수 있다.In this case, the silane inorganic acid salt may be represented by the following Chemical Formula C1.

[화학식 C1][Formula C1]

Figure 112016053693973-pat00034
Figure 112016053693973-pat00034

상기 화학식 C1에서, 상기 R1 내지 R2은 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나이고, 상기 할로겐 원자는 플루오르기, 클로로기, 브롬기, 또는 요오드기일 수 있고, 바람직하게 플루오르기 또는 클로로기일 수 있다.In Formula C1, R 1 to R 2 are each independently selected from the group consisting of a hydrogen atom, a halogen atom, an alkyl group having 1 to 10 carbon atoms, an alkoxy group having 1 to 10 carbon atoms, and an aryl group having 6 to 30 carbon atoms. and the halogen atom may be a fluorine group, a chloro group, a bromine group, or an iodine group, preferably a fluorine group or a chloro group.

상기 n1은 0 내지 3의 정수이고, 상기 n2은 0 내지 2의 정수이고, 상기 m1은 0 또는 1의 정수이고, n1+n2+m1≥1을 만족한다. 즉, 상기 화학식 C1은 상기 인산 등의 무기산에서 유래된 원자단을 적어도 1개는 포함한다.Wherein n 1 is an integer of 0 to 3, n 2 is an integer of 0 to 2, m 1 is an integer of 0 or 1, and n 1 +n 2 +m 1 ≥1 is satisfied. That is, Formula C1 includes at least one atomic group derived from an inorganic acid such as phosphoric acid.

상기 l1은 1 내지 10의 정수이고, 상기 O1 내지 O3는 각각 독립적으로 0 내지 10의 정수이다.The l 1 is an integer of 1 to 10, and O 1 to O 3 are each independently an integer of 0 to 10.

상기 R3 내지 R11는 각각 독립적으로 수소이다. 다만, 선택적으로 상기 R3 내지 R11로 이루어진 군에서 선택되는 어느 하나의 수소는 하기 화학식 C2로 표시되는 치환기로 치환될 수 있다. The R 3 to R 11 are each independently hydrogen. However, optionally any one hydrogen selected from the group consisting of R 3 to R 11 may be substituted with a substituent represented by the following Chemical Formula C2.

[화학식 C2][Formula C2]

Figure 112016053693973-pat00035
Figure 112016053693973-pat00035

상기 화학식 C2에서, 상기 R12들 및 상기 R13들 중 어느 하나는 상기 화학식 C1과의 연결기이고, 나머지는 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나이다. 즉, 상기 R12가 2개이고, 상기 R13이 1개인 경우 그 중 1개는 상기 화학식 C1과의 연결기이고, 나머지 2개는 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나일 수 있다. 또한, 상기 R12가 1개이고, 상기 R13이 0개인 경우에는 상기 화학식 C1과의 연결기이다.In Formula C2, any one of R 12 and R 13 is a linking group with Formula C1, and the rest are each independently a hydrogen atom, a halogen atom, an alkyl group having 1 to 10 carbon atoms, or an alkoxy group having 1 to 10 carbon atoms. Any one selected from the group consisting of a group and an aryl group having 6 to 30 carbon atoms. That is, when R 12 is two and R 13 is one, one of them is a linking group with Chemical Formula C1, and the other two are each independently a hydrogen atom, a halogen atom, an alkyl group having 1 to 10 carbon atoms, and a carbon number. It may be any one selected from the group consisting of an alkoxy group having 1 to 10 and an aryl group having 6 to 30 carbon atoms. In addition, when R 12 is 1 and R 13 is 0, it is a linking group with Formula C1.

상기 n3는 0 내지 3의 정수이고, 상기 n4는 0 내지 2의 정수이고, 상기 m1는 0 또는 1의 정수이다. 상기 l1은 1 내지 10의 정수이고, 상기 O1 내지 O3는 각각 독립적으로 0 내지 10의 정수이다.Wherein n 3 is an integer of 0 to 3, n 4 is an integer of 0 to 2, and m 1 is an integer of 0 or 1. The l 1 is an integer of 1 to 10, and O 1 to O 3 are each independently an integer of 0 to 10.

상기 R3 내지 R11는 각각 독립적으로 수소이거나, 또는 제2의 화학식 C2로 표시되는 치환기로 치환되는 것일 수 있다. 즉, 상기 R3 내지 R11 자리에 상기 제2의 화학식 C2로 표시되는 치환기가 치환될 수 있고, 상기 제2의 화학식 C2로 표시되는 치환기의 상기 R3 내지 R11 자리에 제3의 화학식 C2로 표시되는 치환기가 또 치환될 수도 있다.Each of R 3 to R 11 may be independently hydrogen, or may be substituted with a substituent represented by the second formula C2. That is, the substituent represented by the second formula C2 may be substituted at the positions of R 3 to R 11 , and the third formula C2 at the positions of R 3 to R 11 of the second substituent represented by the formula C2 A substituent represented by may be further substituted.

이는 상기 실란 무기산염이 상기 무기산과 상기 실록산 화합물을 반응시켜 제조된 것이기 때문이다. 즉, 상기 무기산과 상기 실록산 화합물이 반응하여 상기 화학식 C1로 표시되는 화합물이 생성되고, 상기 화학식 C1로 표시되는 화합물에서 상기 무기산으로부터 유래된 부분의 상기 R3 내지 R11 자리의 하이드록시기와 반응 출발 물질인 상기 실록산 화합물이 다시 반응할 수 있고, 계속적으로 상기 화학식 C1로 표시되는 화합물과 반응한 상기 실록산 화합물과 반응 출발 물질인 상기 무기산이 다시 반응할 수 있고, 이러한 반응은 계속적으로 진행될 수 있다.This is because the silane inorganic acid salt is prepared by reacting the inorganic acid with the siloxane compound. That is, the inorganic acid and the siloxane compound are reacted to produce a compound represented by Formula C1, and in the compound represented by Formula C1, the reaction starts with the hydroxyl group at the R 3 to R 11 sites of the inorganic acid-derived portion. The siloxane compound as a material may react again, and the siloxane compound reacted with the compound represented by Formula C1 may react again with the inorganic acid as a starting material for the reaction, and this reaction may continue.

상기 계속적인 반응 진행 결과에 따른 상기 실란 무기산염의 결과물을 예시하면 다음과 같다.The result of the silane inorganic acid salt according to the result of the continuous reaction is exemplified as follows.

상기 화학식 C1에서 상기 n1은 1이고, 상기 n2은 0이고, 상기 m1은 0이고, 상기 l1은 1이고, 상기 O1 내지 O3는 0 이고, 상기 R3 내지 R11가 모두 수소인 경우를 예시하면 하기 화학식 C1-1과 같다. 이때, R1-1 내지 R1-2의 정의는 상기 R1의 정의와 동일하고, R2-1 내지 R2-2의 정의는 상기 R2의 정의와 동일하다.In Formula C1, the n 1 is 1, the n 2 is 0, the m 1 is 0, the l 1 is 1, the O 1 to O 3 are 0, and the R 3 to R 11 are all The case of hydrogen is exemplified by the following Chemical Formula C1-1. In this case, the definitions of R 1-1 to R 1-2 are the same as those of R 1 , and the definitions of R 2-1 to R 2-2 are the same as the definitions of R 2 .

[화학식 C1-1][Formula C1-1]

Figure 112016053693973-pat00036
Figure 112016053693973-pat00036

하기 화학식 C1-2로 표시되는 화합물은 상기 n2은 1인 경우를 제외하고는 상기 화학식 C1-2로 표시되는 화합물과 동일한 경우이다.The compound represented by Formula C1-2 is the same as the compound represented by Formula C1-2, except that n 2 is 1.

[화학식 C1-2][Formula C1-2]

Figure 112016053693973-pat00037
Figure 112016053693973-pat00037

하기 화학식 C1-3으로 표시되는 화합물은 상기 O2 및 O3가 1인 경우를 제외하고는 상기 화학식 C1-1로 표시되는 화합물과 동일한 경우이다.The compound represented by the following Chemical Formula C1-3 is the same as the compound represented by the Chemical Formula C1-1, except when O 2 and O 3 are 1.

[화학식 C1-3][Formula C1-3]

Figure 112016053693973-pat00038
Figure 112016053693973-pat00038

하기 화학식 C1-4로 표시되는 화합물은 상기 l1이 2인 경우를 제외하고는 상기 화학식 C1-2로 표시되는 화합물과 동일한 경우이다.The compound represented by Formula C1-4 is the same as the compound represented by Formula C1-2, except when l 1 is 2.

[화학식 C1-4][Formula C1-4]

Figure 112016053693973-pat00039
Figure 112016053693973-pat00039

상기 화학식 C1에서 상기 n1 및 n2가 2이고, 상기 m1은 0이고, 상기 l1은 1이고, 상기 O1 내지 O3는 0 이고, 상기 R3 내지 R11가 모두 수소인 경우를 예시하면 하기 화학식 C1-5와 같다.In Formula C1, n 1 and n 2 are 2, m 1 is 0, 1 1 is 1, O 1 to O 3 are 0, and R 3 to R 11 are all hydrogen. As an example, it is represented by the following Chemical Formula C1-5.

[화학식 C1-5][Formula C1-5]

Figure 112016053693973-pat00040
Figure 112016053693973-pat00040

상기 화학식 C1에서 상기 n1은 1이고, 상기 n2은 1이고, 상기 m1은 0이고, 상기 l1은 1이고, 상기 O1 내지 O3는 0이고, 상기 R6, R9 및 R11가 수소이고, R8에 상기 화학식 C2로 표시되는 치환기가 치환된 경우를 예시하면 하기 화학식 C1-6과 같다. 상기 화학식 C2에서 상기 n3 및 n4는 0이고, 상기 m1은 0이고, 상기 l1은 1이고, 상기 R12들 중 어느 하나는 상기 화학식 C1과의 연결기이다. 이때, R1-1 내지 R1-7의 정의는 상기 R1의 정의와 동일하고, 상기 R2-1의 정의는 상기 R2의 정의와 동일하다. 하기 화학식 C1-6으로 표시되는 화합물은 상기 화학식 C1로 표시되는 화합물에서 상기 무기산으로부터 유래된 부분의 상기 R8 자리의 하이드록시기와 반응 출발 물질인 상기 실록산 화합물이 다시 반응하여 생성된 결과물이다.In Formula C1, the n 1 is 1, the n 2 is 1, the m 1 is 0, the l 1 is 1, the O 1 to O 3 are 0, and the R 6 , R 9 and R 11 is hydrogen and R 8 is substituted with the substituent represented by Formula C2 as shown in Formula C1-6 below. In Formula C2, n 3 and n 4 are 0, m 1 is 0, 1 1 is 1, and any one of R 12 is a linking group with Formula C1. In this case, the definitions of R 1-1 to R 1-7 are the same as the definitions of R 1 , and the definitions of R 2-1 are the same as the definitions of R 2 . The compound represented by the following Chemical Formula C1-6 is a product obtained by reacting the siloxane compound as a starting material for the reaction with the hydroxyl group at the R 8 site of the portion derived from the inorganic acid in the compound represented by the Chemical Formula C1.

[화학식 C1-6][Formula C1-6]

Figure 112016053693973-pat00041
Figure 112016053693973-pat00041

상기 화학식 C1에서 상기 n1은 1이고, 상기 n2은 1이고, 상기 m1은 0이고, 상기 l1은 1이고, 상기 O1 내지 O3는 0 이고, 상기 R6, R9 및 R11가 수소이고, 상기 R8에 상기 화학식 C2로 표시되는 치환기가 치환된 경우를 예시하면 하기 화학식 C1-7과 같다. 상기 화학식 C2에서 상기 n3 및 n4는 1이고, 상기 m1은 0이고, 상기 O2 및 O3는 0이고, 상기 R12들 중 어느 하나는 상기 화학식 C1과의 연결기이고, 상기 R6, R8, R9 및 R11은 수소이다. 이때, R1-1 내지 R1-3, R2-1, R2-2, R3-1 및 R3-2의 정의는 각각 상기 R1, R2 및 R3의 정의와 동일하다. 하기 화학식 C1-7로 표시되는 화합물은 상기 화학식 C1로 표시되는 화합물에서 상기 무기산으로부터 유래된 부분의 상기 R8 자리의 하이드록시기와 반응 출발 물질인 상기 실록산 화합물이 다시 반응하고, 계속적으로 상기 화학식 C1로 표시되는 화합물과 반응한 상기 실록산 화합물과 반응 출발 물질인 상기 무기산이 다시 반응하여 생성된 결과물이다.In Formula C1, n 1 is 1, n 2 is 1, m 1 is 0, 1 1 is 1, O 1 to O 3 are 0, and R 6 , R 9 and R 11 is hydrogen and R 8 is substituted with a substituent represented by Formula C2 as shown in Formula C1-7 below. In Formula C2, n 3 and n 4 are 1, m 1 is 0, O 2 and O 3 are 0, and any one of R 12 is a linking group to Formula C1, and R 6 , R 8 , R 9 and R 11 are hydrogen. In this case, the definitions of R 1-1 to R 1-3 , R 2-1 , R 2-2 , R 3-1 and R 3-2 are the same as the definitions of R 1 , R 2 and R 3 , respectively. In the compound represented by Formula C1-7, the siloxane compound as a reaction starting material reacts again with the hydroxyl group at the R 8 site of the portion derived from the inorganic acid in the compound represented by Formula C1, and continues to the Formula C1 It is a product produced by reacting the siloxane compound reacted with the compound represented by and the inorganic acid as a reaction starting material again.

[화학식 C1-7][Formula C1-7]

Figure 112016053693973-pat00042
Figure 112016053693973-pat00042

하기 화학식 C1-8로 표시되는 화합물은 상기 화학식 C2로 표시되는 치환기가 상기 화학식 C1-7의 상기 R1-3 자리로 상기 화학식 C1과 연결된 것을 제외하면 상기 화학식 C1-7으로 표시되는 화합물과 동일한 경우이다.The compound represented by Formula C1-8 is the same as the compound represented by Formula C1-7, except that the substituent represented by Formula C2 is connected to Formula C1 through the R 1-3 position of Formula C1-7. is the case

[화학식 C1-8][Formula C1-8]

Figure 112016053693973-pat00043
Figure 112016053693973-pat00043

상기 화학식 C1에서 상기 n1은 1이고, 상기 n2은 1이고, 상기 m1은 0이고, 상기 l1은 1이고, 상기 O1 내지 O3는 0 이고, 상기 R3, R6, R9 및 R11가 수소이고, 상기 R8에 제1의 화학식 C2로 표시되는 치환기가 치환되고, 상기 제1의 화학식 C2로 표시되는 치환기의 R8에 제2의 화학식 C2로 표시되는 치환기가 치환된 경우를 예시하면 하기 화학식 C1-9와 같다. 상기 제1의 화학식 C2에서 상기 n3 및 n4는 1이고, 상기 m1은 0이고, 상기 l1은 1이고, 상기 O2 및 O3는 0이고, 상기 R12들 중 어느 하나는 상기 화학식 C1과의 연결기이고, 상기 R6, R9, 및 R11은 수소이고, 상기 R8은 상기 제2의 화학식 C2로 표시되는 치환기이다. 상기 제2의 화학식 C2에서 상기 n3 및 n4는 1이고, 상기 m1은 0이고, 상기 l1은 1이고, 상기 O2 및 O3는 0이고, 상기 R12들 중 어느 하나는 상기 제1의 화학식 C2와의 연결기이고, 상기 R6, R8, R9 및 R11은 수소이다. 이때, R1-1 내지 R1-4, R2-1 내지 R2-3 및 R3-1 내지 R3-3의 정의는 각각 상기 R1, R2 및 R3의 정의와 동일하다.In Formula C1, n 1 is 1, n 2 is 1, m 1 is 0, 1 1 is 1, O 1 to O 3 are 0, and R 3 , R 6 , R 9 and R 11 are hydrogen, R 8 is substituted with a substituent represented by the first Formula C2, and R 8 of the first substituent represented by Formula C2 is substituted with a second substituent represented by Formula C2 When exemplifying the case, it is shown in the following Chemical Formula C1-9. In Formula C2 of the first formula, n 3 and n 4 are 1, m 1 is 0, 1 1 is 1, O 2 and O 3 are 0, and any one of R 12 is It is a linking group with Chemical Formula C1, R 6 , R 9 , and R 11 are hydrogen, and R 8 is a substituent represented by the second Chemical Formula C2. In the second formula C2, n 3 and n 4 are 1, m 1 is 0, 1 1 is 1, O 2 and O 3 are 0, and any one of R 12 is A linking group with the first formula C2, wherein R 6 , R 8 , R 9 and R 11 are hydrogen. In this case, the definitions of R 1-1 to R 1-4 , R 2-1 to R 2-3 and R 3-1 to R 3-3 are the same as the definitions of R 1 , R 2 and R 3 , respectively.

하기 화학식 C1-9로 표시되는 화합물은 상기 화학식 C1-7로 표시되는 화합물의 오른쪽 끝의 상기 무기산으로부터 유래된 부분과 반응 출발 물질인 상기 실록산 화합물이 다시 반응하고, 계속적으로 상기 화학식 C1-7로 표시되는 화합물과 반응한 상기 실록산 화합물과 반응 출발 물질인 상기 무기산이 다시 반응하여 생성된 결과물이다.The compound represented by the following formula C1-9 is obtained by reacting the siloxane compound as a reaction starting material with the portion derived from the inorganic acid at the right end of the compound represented by the formula C1-7, and continuously forming the compound represented by the formula C1-7 It is a product produced by reacting the siloxane compound reacted with the indicated compound and the inorganic acid as a reaction starting material again.

[화학식 C1-9][Formula C1-9]

Figure 112016053693973-pat00044
Figure 112016053693973-pat00044

하기 화학식 C1-10으로 표시되는 화합물은 상기 제2의 화학식 C2로 표시되는 치환기가 상기 화학식 C1-9의 상기 R1-4 자리로 상기 화학식 C1과 연결된 것을 제외하면 상기 화학식 C1-9로 표시되는 화합물과 동일한 경우이다.The compound represented by Formula C1-10 is represented by Formula C1-9, except that the second substituent represented by Formula C2 is connected to Formula C1 by the R 1-4 position of Formula C1-9 It is the same case as the compound.

[화학식 C1-10][Formula C1-10]

Figure 112016053693973-pat00045
Figure 112016053693973-pat00045

본 발명이 상기 1-1 내지 1-10에 예시된 화합물에 한정되는 것은 아니고, 상기 화합물을 참고하여 다양한 변형이 가능하다.The present invention is not limited to the compounds exemplified in 1-1 to 1-10, and various modifications are possible with reference to the compounds.

또 다른 하나의 실시예에서, 상기 실란 화합물은 황산, 발연 황산 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나의 무기산과 상기 화학식 A2로 표시되는 실록산 화합물을 반응시켜 제조된 실란 무기산염일 수 있다.In another embodiment, the silane compound may be a silane inorganic acid salt prepared by reacting any one inorganic acid selected from the group consisting of sulfuric acid, fuming sulfuric acid, and mixtures thereof with the siloxane compound represented by Formula A2.

이때, 상기 실란 무기산염은 하기 화학식 C3으로 표시될 수 있다.In this case, the silane inorganic acid salt may be represented by the following Chemical Formula C3.

[화학식 C3][Formula C3]

Figure 112016053693973-pat00046
Figure 112016053693973-pat00046

상기 화학식 C3에서, 상기 R21 내지 R22은 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나이고, 상기 할로겐 원자는 플루오르기, 클로로기, 브롬기, 또는 요오드기일 수 있고, 바람직하게 플루오르기 또는 클로로기일 수 있다.In Formula C3, R 21 to R 22 are each independently selected from the group consisting of a hydrogen atom, a halogen atom, an alkyl group having 1 to 10 carbon atoms, an alkoxy group having 1 to 10 carbon atoms, and an aryl group having 6 to 30 carbon atoms. and the halogen atom may be a fluorine group, a chloro group, a bromine group, or an iodine group, preferably a fluorine group or a chloro group.

상기 n1은 0 내지 3의 정수이고, 상기 n2은 0 내지 2의 정수이고, 상기 m1은 0 또는 1의 정수이고, n1+n2+m1≥1을 만족한다. 즉, 상기 화학식 C3은 상기 황산 등의 무기산에서 유래된 원자단을 적어도 1개는 포함한다.Wherein n 1 is an integer of 0 to 3, n 2 is an integer of 0 to 2, m 1 is an integer of 0 or 1, and n 1 +n 2 +m 1 ≥1 is satisfied. That is, Formula C3 includes at least one atomic group derived from an inorganic acid such as sulfuric acid.

상기 l1은 1 내지 10의 정수이다.The l 1 is an integer of 1 to 10.

상기 R23 내지 R25는 각각 독립적으로 수소이다. 다만, 선택적으로 상기 R23 내지 R25로 이루어진 군에서 선택되는 어느 하나의 수소는 하기 화학식 C4로 표시되는 치환기로 치환될 수 있다.wherein R 23 to R 25 are each independently hydrogen. However, optionally any one hydrogen selected from the group consisting of R 23 to R 25 may be substituted with a substituent represented by the following formula C4.

[화학식 C4][Formula C4]

Figure 112016053693973-pat00047
Figure 112016053693973-pat00047

상기 화학식 C4에서, 상기 R26들 및 상기 R27들 중 어느 하나는 상기 화학식 C3과의 연결기이고, 나머지는 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나이다. 즉, 상기 R26가 2개이고, 상기 R27이 1개인 경우 그 중 1개는 상기 화학식 C3과의 연결기이고, 나머지 2개는 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나일 수 있다. 또한, 상기 R26가 1개이고, 상기 R27이 0개인 경우에는 상기 화학식 C3과의 연결기이다.In Formula C4, any one of R 26 and R 27 is a linking group with Formula C3, and the rest are each independently a hydrogen atom, a halogen atom, an alkyl group having 1 to 10 carbon atoms, or an alkoxy group having 1 to 10 carbon atoms. Any one selected from the group consisting of a group and an aryl group having 6 to 30 carbon atoms. That is, when R 26 is two and R 27 is one, one of them is a linking group with Chemical Formula C3, and the other two are each independently a hydrogen atom, a halogen atom, an alkyl group having 1 to 10 carbon atoms, and a carbon number. It may be any one selected from the group consisting of an alkoxy group having 1 to 10 and an aryl group having 6 to 30 carbon atoms. In addition, when R 26 is one and R 27 is 0, it is a linking group with Formula C3.

상기 n3는 0 내지 3의 정수이고, 상기 n4는 0 내지 2의 정수이고, 상기 m1는 0 또는 1의 정수이고, 상기 l1은 1 내지 10의 정수이다.Wherein n 3 is an integer of 0 to 3, n 4 is an integer of 0 to 2, m 1 is an integer of 0 or 1, and l 1 is an integer of 1 to 10.

상기 R23 내지 R25는 각각 독립적으로 수소이거나, 또는 제2의 화학식 C4로 표시되는 치환기가 치환되는 것일 수 있다. 즉, 상기 R23 내지 R25 자리에 상기 제2의 화학식 C4로 표시되는 치환기가 치환될 수 있고, 상기 제2의 화학식 C4로 표시되는 치환기의 상기 R23 내지 R25 자리에 제3의 화학식 C4로 표시되는 치환기가 또 치환될 수도 있다.Each of R 23 to R 25 may be independently hydrogen, or a substituent represented by the second formula C4 may be substituted. That is, the substituent represented by the second formula C4 may be substituted in the positions of R 23 to R 25 , and the third formula C4 in the positions of R 23 to R 25 in the second substituent represented by the formula C4 A substituent represented by may be further substituted.

상기 계속적인 반응 진행 결과에 따른 상기 실란 무기산염의 결과물을 상기 화학식 C1-1 내지 1-10의 경우와 유사하게 예시하면 하기 화학식 C3-1 내지 C3-9와 같다. 이때, 하기 화학식 C3-1 내지 C3-9에서 R11-1 내지 R11-7, R12-1 내지 R12-3 및 R13-1 내지 R13-3의 정의는 각각 상기 R11, R12 및 R13의 정의와 동일하다.When exemplified similarly to the case of Chemical Formulas C1-1 to 1-10, the resultant of the silane inorganic acid salt according to the result of the continuous reaction is shown in the following Chemical Formulas C3-1 to C3-9. In this case, in the following formulas C3-1 to C3-9, the definitions of R 11-1 to R 11-7 , R 12-1 to R 12-3 and R 13-1 to R 13-3 are respectively R 11 , R 12 and R 13 .

[화학식 C3-1][Formula C3-1]

Figure 112016053693973-pat00048
Figure 112016053693973-pat00048

[화학식 C3-2][Formula C3-2]

Figure 112016053693973-pat00049
Figure 112016053693973-pat00049

[화학식 C3-3][Formula C3-3]

Figure 112016053693973-pat00050
Figure 112016053693973-pat00050

[화학식 C3-4][Formula C3-4]

Figure 112016053693973-pat00051
Figure 112016053693973-pat00051

[화학식 C3-5][Formula C3-5]

Figure 112016053693973-pat00052
Figure 112016053693973-pat00052

[화학식 C3-6][Formula C3-6]

Figure 112016053693973-pat00053
Figure 112016053693973-pat00053

[화학식 C3-7][Formula C3-7]

Figure 112016053693973-pat00054
Figure 112016053693973-pat00054

[화학식 C3-8][Formula C3-8]

Figure 112016053693973-pat00055
Figure 112016053693973-pat00055

[화학식 C3-9][Formula C3-9]

Figure 112016053693973-pat00056
Figure 112016053693973-pat00056

본 발명이 상기 3-1 내지 3-9에 예시된 화합물에 한정되는 것은 아니고, 상기 화합물을 참고하여 다양한 변형이 가능하다.The present invention is not limited to the compounds exemplified in 3-1 to 3-9, and various modifications are possible with reference to the compounds.

또 다른 하나의 실시예에서, 상기 실란 무기산염은 질산을 포함하는 무기산과 화학식 A2로 표시되는 실록산 화합물을 반응시켜 제조된 실란 무기산염일 수 있다.In another embodiment, the silane inorganic acid salt may be a silane inorganic acid salt prepared by reacting an inorganic acid including nitric acid with a siloxane compound represented by Formula A2.

이때, 상기 실란 무기산염은 하기 화학식 C5으로 표시될 수 있다.In this case, the silane inorganic acid salt may be represented by the following Chemical Formula C5.

[화학식 C5][Formula C5]

Figure 112016053693973-pat00057
Figure 112016053693973-pat00057

상기 화학식 C5에서, 상기 R31 내지 R32은 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나이고, 상기 할로겐 원자는 플루오르기, 클로로기, 브롬기, 또는 요오드기일 수 있고, 바람직하게 플루오르기 또는 클로로기일 수 있다.In Formula C5, R 31 to R 32 are each independently selected from the group consisting of a hydrogen atom, a halogen atom, an alkyl group having 1 to 10 carbon atoms, an alkoxy group having 1 to 10 carbon atoms, and an aryl group having 6 to 30 carbon atoms. and the halogen atom may be a fluorine group, a chloro group, a bromine group, or an iodine group, preferably a fluorine group or a chloro group.

상기 n1은 0 내지 3의 정수이고, 상기 n2은 0 내지 2의 정수이고, 상기 m1은 0 또는 1의 정수이고, n1+n2+m1≥1을 만족한다. 즉, 상기 화학식 C5는 상기 질산을 포함하는 무기산에서 유래된 원자단을 적어도 1개는 포함한다.Wherein n 1 is an integer of 0 to 3, n 2 is an integer of 0 to 2, m 1 is an integer of 0 or 1, and n 1 +n 2 +m 1 ≥1 is satisfied. That is, Formula C5 includes at least one atomic group derived from the inorganic acid including nitric acid.

상기 l1은 1 내지 10의 정수이다.The l 1 is an integer of 1 to 10.

상기 R33 내지 R35는 각각 독립적으로 수소이다. 다만, 선택적으로 상기 R33 내지 R35로 이루어진 군에서 선택되는 어느 하나의 수소는 하기 화학식 C6으로 표시되는 치환기로 치환될 수 있다.The R 33 to R 35 are each independently hydrogen. However, optionally any one hydrogen selected from the group consisting of R 33 to R 35 may be substituted with a substituent represented by the following formula C6.

[화학식 C6][Formula C6]

Figure 112016053693973-pat00058
Figure 112016053693973-pat00058

상기 화학식 C6에서, 상기 R36들 및 상기 R37들 중 어느 하나는 상기 화학식 C5와의 연결기이고, 나머지는 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나이다. 즉, 상기 R36가 2개이고, 상기 R37이 1개인 경우 그 중 1개는 상기 화학식 C5와의 연결기이고, 나머지 2개는 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 10의 알킬기, 탄소수 1 내지 10의 알콕시기 및 탄소수 6 내지 30의 아릴기로 이루어진 군에서 선택되는 어느 하나일 수 있다. 또한, 상기 R36가 1개이고, 상기 R37이 0개인 경우에는 상기 R36가 상기 화학식 C5와의 연결기이다.In Formula C6, any one of R 36 and R 37 is a linking group with Formula C5, and the rest are each independently a hydrogen atom, a halogen atom, an alkyl group having 1 to 10 carbon atoms, or an alkoxy group having 1 to 10 carbon atoms. and any one selected from the group consisting of an aryl group having 6 to 30 carbon atoms. That is, when R 36 is two and R 37 is one, one of them is a linking group with Formula C5, and the other two are each independently a hydrogen atom, a halogen atom, an alkyl group having 1 to 10 carbon atoms, and 1 carbon number. to 10 may be any one selected from the group consisting of an alkoxy group and an aryl group having 6 to 30 carbon atoms. In addition, when R 36 is one and R 37 is 0, R 36 is a linking group with Formula C5.

상기 n3은 0 내지 3의 정수이고, 상기 n4은 0 내지 2의 정수이고, 상기 m1은 0 또는 1의 정수이고, 상기 l1은 1 내지 10의 정수이다.Wherein n 3 is an integer of 0 to 3, n 4 is an integer of 0 to 2, m 1 is an integer of 0 or 1, and l 1 is an integer of 1 to 10.

상기 R33 내지 R35는 각각 독립적으로 수소이거나, 또는 제2의 화학식 C6으로 표시되는 치환기가 치환되는 것일 수 있다. 즉, 상기 R33 내지 R35 자리에 상기 제2의 화학식 C6으로 표시되는 치환기가 치환될 수 있고, 상기 제2의 화학식 C6으로 표시되는 치환기의 상기 R33 내지 R35 자리에 제3의 화학식 C6으로 표시되는 치환기가 또 치환될 수도 있다.Each of R 33 to R 35 may independently be hydrogen, or a substituent represented by the second formula C6 may be substituted. That is, the substituent represented by the second formula C6 may be substituted in the positions of R 33 to R 35 , and the third formula C6 in the positions of R 33 to R 35 of the second substituent represented by the formula C6. A substituent represented by may be further substituted.

상기 계속적인 반응 진행 결과에 따른 상기 실란 무기산염의 결과물을 상기 화학식 C1-1 내지 C1-10의 경우와 유사하게 예시하면 하기 화학식 C5-1 내지 C5-9와 같다. 이때, 하기 화학식 C5-1 내지 C5-9에서 R21-1 내지 R21-7, R22-1 내지 R22-3 및 R23-1 내지 R23-3의 정의는 각각 상기 R21, R22 및 R23의 정의와 동일하다.If the result of the silane inorganic acid salt according to the result of the continuous reaction is exemplified similarly to the case of Chemical Formulas C1-1 to C1-10, the following Chemical Formulas C5-1 to C5-9 are shown. In this case, in the following formulas C5-1 to C5-9, the definitions of R 21-1 to R 21-7 , R 22-1 to R 22-3 and R 23-1 to R 23-3 are respectively R 21 , R 22 and R 23 .

[화학식 C5-1][Formula C5-1]

Figure 112016053693973-pat00059
Figure 112016053693973-pat00059

[화학식 C5-2][Formula C5-2]

Figure 112016053693973-pat00060
Figure 112016053693973-pat00060

[화학식 C5-3][Formula C5-3]

Figure 112016053693973-pat00061
Figure 112016053693973-pat00061

[화학식 C5-4][Formula C5-4]

Figure 112016053693973-pat00062
Figure 112016053693973-pat00062

[화학식 C5-5][Formula C5-5]

Figure 112016053693973-pat00063
Figure 112016053693973-pat00063

[화학식 C5-6][Formula C5-6]

Figure 112016053693973-pat00064
Figure 112016053693973-pat00064

[화학식 C5-7][Formula C5-7]

Figure 112016053693973-pat00065
Figure 112016053693973-pat00065

[화학식 C5-8][Formula C5-8]

Figure 112016053693973-pat00066
Figure 112016053693973-pat00066

[화학식 C5-9][Formula C5-9]

Figure 112016053693973-pat00067
Figure 112016053693973-pat00067

본 발명이 상기 화학식 C5-1 내지 C5-9에 예시된 화합물에 한정되는 것은 아니고, 상기 화합물을 참고하여 다양한 변형이 가능하다.The present invention is not limited to the compounds exemplified by Chemical Formulas C5-1 to C5-9, and various modifications are possible with reference to the compounds.

한편, 상기 무기산과 반응하여 상기 화학식 C1로 표시되는 실란 무기산염을 제조할 수 있는 상기 실록산 화합물은 하기 화학식 A2로 표시되는 화합물일 수 있다. 상기 화학식 A2로 표시되는 화합물에 대해서는 상기한 바와 같다.Meanwhile, the siloxane compound capable of reacting with the inorganic acid to prepare the silane inorganic acid salt represented by Formula C1 may be a compound represented by Formula A2 below. The compound represented by Formula A2 is the same as described above.

상기 무기산과 상기 실록산 화합물을 반응시켜 상기 실란 무기산염을 제조하는 방법은, 상기 무기산과 상기 실란 화합물을 반응시켜 상기 실란 무기산염을 제조하는 방법에서 상기 실란 화합물 대신에 상기 실록산 화합물을 사용하는 것을 제외하고는 동일하다.The method for preparing the silane inorganic acid salt by reacting the inorganic acid with the siloxane compound includes using the siloxane compound instead of the silane compound in the method for preparing the silane inorganic acid salt by reacting the inorganic acid with the silane compound and the same

한편, 상기 실리콘 첨가제는 상기 식각용 조성물 100 중량부에 대하여 상기 실리콘 첨가제의 함량이 0.001 내지 10 중량부, 바람직하게 0.05 내지 5 중량부가 되도록 첨가할 수 있다. 상기 실리콘 첨가제의 함량이 0.001 중량부 미만인 경우 상기 실리콘 첨가제의 작은 함량비로 인해 선택비 구현이 어려울 수 있고, 10 중량부를 초과하는 경우 상기 실리콘 첨가제가 석출되거나, 실리콘 이상 성장이 발생할 수 있다.Meanwhile, the silicone additive may be added such that the content of the silicone additive is 0.001 to 10 parts by weight, preferably 0.05 to 5 parts by weight, based on 100 parts by weight of the etching composition. When the content of the silicone additive is less than 0.001 parts by weight, it may be difficult to implement a selectivity ratio due to a small content ratio of the silicone additive, and when it exceeds 10 parts by weight, the silicone additive may precipitate or abnormal growth of silicon may occur.

다음으로, 상기 식각조에서 반도체 소자를 식각한다.Next, the semiconductor device is etched in the etching bath.

상기 식각 공정은 질화막을 식각하는 것을 특징으로 하며, 특히 산화막에 대하여 질화막을 선택적으로 식각하는 것을 특징으로 한다.The etching process is characterized in that the nitride film is etched, and in particular, the nitride film is selectively etched with respect to the oxide film.

상기 질화막은 실리콘 질화막, 예컨대 SiN막, SiON막 등을 포함할 수 있다.The nitride film may include a silicon nitride film, for example, a SiN film, an SiON film, or the like.

또한, 상기 산화막은 실리콘 산화막, 예컨대 SOD(Spin On Dielectric)막, HDP(High Density Plasma)막, 열산화막(thermal oxide), BPSG(Borophosphate Silicate Glass)막, PSG(Phospho Silicate Glass)막, BSG(Boro Silicate Glass)막, PSZ(Polysilazane)막, FSG(Fluorinated Silicate Glass)막, LP-TEOS(Low Pressure Tetra Ethyl Ortho Silicate)막, PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막, HTO(High Temperature Oxide)막, MTO(Medium Temperature Oxide)막, USG(Undopped Silicate Glass)막, SOG(Spin On Glass)막, APL(Advanced Planarization Layer)막, ALD(Atomic Layer Deposition)막, PE-산화막(Plasma Enhanced oxide), O3-TEOS(O3-Tetra Ethyl Ortho Silicate)막 및 그 조합으로 이루어진 군으로부터 선택되는 적어도 일 이상의 막일 수 있다.In addition, the oxide film is a silicon oxide film, for example, a SOD (Spin On Dielectric) film, HDP (High Density Plasma) film, thermal oxide film, BPSG (Borophosphate Silicate Glass) film, PSG (Phospho Silicate Glass) film, BSG ( Boro Silicate Glass) film, PSZ (Polysilazane) film, FSG (Fluorinated Silicate Glass) film, LP-TEOS (Low Pressure Tetra Ethyl Ortho Silicate) film, PETEOS (Plasma Enhanced Tetra Ethyl Ortho Silicate) film, HTO (High Temperature Oxide) film Film, MTO (Medium Temperature Oxide) film, USG (Undoped Silicate Glass) film, SOG (Spin On Glass) film, APL (Advanced Planarization Layer) film, ALD (Atomic Layer Deposition) film, PE-Oxide (Plasma Enhanced oxide) film , O3-TEOS (O3-Tetra Ethyl Ortho Silicate) film, and may be at least one film selected from the group consisting of combinations thereof.

상기 식각 공정은 당업계에 주지된 습식 식각 방법, 예컨대 침지시키는 방법, 분사하는 방법 등에 의하여 이루어질 수 있다.The etching process may be performed by a wet etching method well known in the art, for example, an immersion method, a spraying method, and the like.

상기 식각 공정시 공정 온도는 50 내지 300℃, 바람직하게 100 내지 200℃의 범위일 수 있으며, 적정 온도는 다른 공정과 기타 요인을 고려하여 필요에 따라 변경될 수 있다.During the etching process, the process temperature may be in the range of 50 to 300 °C, preferably 100 to 200 °C, and the appropriate temperature may be changed as necessary in consideration of other processes and other factors.

이와 같이 상기 식각용 조성물을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법에 따르면, 질화막과 산화막이 교대로 적층되거나 혼재되어 있는 경우 질화막에 대한 선택적 식각이 가능하다. 또한, 종래 식각 공정에서 문제가 되었던 파티클 발생을 방지하여 공정의 안정성 및 신뢰성을 확보할 수 있다.As described above, according to the method of manufacturing a semiconductor device including an etching process performed using the etching composition, when the nitride layer and the oxide layer are alternately stacked or mixed, selective etching of the nitride layer is possible. In addition, it is possible to prevent the generation of particles, which has been a problem in the conventional etching process, thereby securing the stability and reliability of the process.

따라서, 이러한 방법은 반도체 소자 제조 공정에 있어서 산화막에 대하여 질화막의 선택적 식각이 필요한 여러 과정에 효율적으로 적용될 수 있다.Accordingly, this method can be efficiently applied to various processes requiring selective etching of a nitride film with respect to an oxide film in a semiconductor device manufacturing process.

도 1 내지 도 3은 상기 반도체 소자의 식각 방법을 이용하는 플래시 메모리 소자의 소자 분리 공정을 설명하기 위한 공정 단면도이다.1 to 3 are cross-sectional views illustrating a device isolation process of a flash memory device using the semiconductor device etching method.

도 1을 참조하면, 기판(20) 상에 터널산화막(21), 폴리실리콘막(22), 버퍼산화막(23) 및 패드질화막(24)을 차례로 형성한다.Referring to FIG. 1 , a tunnel oxide layer 21 , a polysilicon layer 22 , a buffer oxide layer 23 , and a pad nitride layer 24 are sequentially formed on a substrate 20 .

이어서, 포토 및 식각 공정을 통해, 패드질화막(24), 버퍼산화막(23), 폴리실리콘막(22) 및 터널산화막(21)을 선택적으로 식각하여, 기판(20)의 소자 분리 영역을 노출시킨다.Subsequently, the pad nitride layer 24 , the buffer oxide layer 23 , the polysilicon layer 22 , and the tunnel oxide layer 21 are selectively etched through a photo and etching process to expose the device isolation region of the substrate 20 . .

이어서, 패드질화막(24)을 마스크로 이용하여 노출된 기판(20)을 선택적으로 식각하여 표면으로부터 소정 깊이를 갖는 트렌치(25)를 형성한다.Subsequently, the exposed substrate 20 is selectively etched using the pad nitride layer 24 as a mask to form a trench 25 having a predetermined depth from the surface.

도 2를 참조하면, 트렌치(25)를 갭필할 때까지 기판(20)의 전면에 화학 기상 증착법(Chemical Vapor Deposition, CVD) 등을 이용하여 산화막(26)을 형성한다.Referring to FIG. 2 , an oxide layer 26 is formed on the entire surface of the substrate 20 by using a chemical vapor deposition (CVD) method until the trench 25 is gap-filled.

이어서, 패드질화막(24)을 연마정지막으로 하여 산화막(26)에 대해 화학적 기계적 평탄화(Chemical Mechanical Polishing, CMP) 공정을 실시한다.Next, a chemical mechanical polishing (CMP) process is performed on the oxide film 26 using the pad nitride film 24 as a polishing stop film.

이어서, 건식 식각을 이용하여 세정 공정을 실시한다.Then, a cleaning process is performed using dry etching.

도 3을 참조하면, 상기 반도체 소자의 식각 방법에 의하여 패드질화막(24)을 선택적으로 제거한 후, 세정 공정에 의하여 버퍼산화막(23)을 제거한다. 이로써, 필드 영역에 소자분리막(26A)이 형성된다.Referring to FIG. 3 , after the pad nitride layer 24 is selectively removed by the etching method of the semiconductor device, the buffer oxide layer 23 is removed by a cleaning process. As a result, the device isolation layer 26A is formed in the field region.

도 3에 도시된 바와 같이, 본 발명에 있어서는 산화막에 대한 질화막의 식각 선택비가 높은 고선택비의 식각 방법을 이용함으로써 STI 패턴에 갭필된 산화막의 식각은 최소화하면서 충분한 시간 동안 질화막을 완전하게 선택적으로 제거할 수 있다. 이에 따라 유효 산화막 높이(EFH)를 용이하게 제어할 수 있고, 산화막 손상이나 식각에 의한 전기적 특성 저하 및 파티클 발생을 방지하여, 소자 특성을 향상시킬 수 있다.As shown in FIG. 3 , in the present invention, by using a high selectivity etching method with a high etching selectivity of the nitride layer to the oxide layer, the etching of the oxide layer gap-filled in the STI pattern is minimized while the nitride layer is completely and selectively selected for a sufficient time. can be removed Accordingly, it is possible to easily control the effective oxide film height EFH, and it is possible to prevent deterioration of electrical characteristics and generation of particles due to damage to the oxide film or etching, thereby improving device characteristics.

상기 실시예는 플래시 메모리 소자에 대하여 설명되었으나, 상기 반도체 소자의 식각 방법은 디램 소자의 소자 분리 공정에도 물론 적용 가능하다.Although the above embodiment has been described with respect to the flash memory device, the method of etching the semiconductor device is, of course, applicable to the device isolation process of the DRAM device.

도 4 내지 도 9는 상기 반도체 소자의 식각 방법을 이용하는 플래시 메모리 소자의 채널 형성 공정을 설명하기 위한 공정 단면도이다.4 to 9 are cross-sectional views illustrating a channel forming process of a flash memory device using the semiconductor device etching method.

도 4를 참조하면, 기판(30) 상에 파이프 채널 형성을 위한 질화막(32)이 매립된 파이프 게이트 전극막(31)을 형성한다. 파이프 게이트 전극막(31)을 이루는 제1 및 제2 도전막(31A 및 31B)은 예를 들어, 불순물이 도핑된 폴리실리콘을 포함할 수 있다.Referring to FIG. 4 , a pipe gate electrode layer 31 in which a nitride layer 32 for forming a pipe channel is buried is formed on a substrate 30 . The first and second conductive layers 31A and 31B constituting the pipe gate electrode layer 31 may include, for example, polysilicon doped with impurities.

보다 구체적으로, 기판(30) 상에 제1 도전막(31A)을 형성하고, 제1 도전막(31A) 상에 질화막을 증착하고 이 질화막을 패터닝하여 파이프 채널 형성을 위한 질화막(32)을 형성한 후, 질화막(32)에 의하여 드러나는 제1 도전막(31A) 상에 제2 도전막(31B)을 형성한다. 이 제1 및 제2 도전막(31A 및 31B)이 파이프 게이트 전극막(31)을 이룬다.More specifically, a first conductive film 31A is formed on the substrate 30 , a nitride film is deposited on the first conductive film 31A, and the nitride film is patterned to form a nitride film 32 for pipe channel formation. After that, a second conductive film 31B is formed on the first conductive film 31A exposed by the nitride film 32 . The first and second conductive films 31A and 31B form the pipe gate electrode film 31 .

이어서, 상기 공정 결과물 상에 수직 방향으로 적층되는 복수개의 메모리 셀 형성을 위하여 제1 층간절연막(33) 및 제1 게이트 전극막(34)을 교대로 적층한다. 이하, 설명의 편의를 위하여, 제1 층간절연막(33) 및 제1 게이트 전극막(34)이 교대로 적층된 구조물을 셀 게이트 구조물(CGS)이라 하기로 한다.Next, a first interlayer insulating layer 33 and a first gate electrode layer 34 are alternately stacked on the process resultant to form a plurality of memory cells stacked in a vertical direction. Hereinafter, for convenience of description, a structure in which the first interlayer insulating layer 33 and the first gate electrode layer 34 are alternately stacked will be referred to as a cell gate structure CGS.

여기서, 제1 층간절연막(33)은 복수층의 메모리 셀 간 분리를 위한 것으로, 예를 들어, 산화막을 포함할 수 있고, 제1 게이트 전극막(34)은 예를 들어, 불순물이 도핑된 폴리실리콘을 포함할 수 있다. 본 실시예에서는 6층의 제1 게이트 전극막(34)이 도시되어 있으나, 이에 한정되는 것은 아니다.Here, the first interlayer insulating layer 33 is for separation between the plurality of layers of memory cells, and may include, for example, an oxide layer, and the first gate electrode layer 34 is, for example, poly doped with impurities. It may contain silicone. In the present embodiment, the six-layered first gate electrode layer 34 is illustrated, but the present invention is not limited thereto.

이어서, 셀 게이트 구조물(CGS)을 선택적으로 식각하여 질화막(32)을 노출시키는 한 쌍의 제1 및 제2 홀(H1, H2)을 형성한다. 제1 및 제2 홀(H1, H2)은 메모리 셀의 채널 형성을 위한 공간이다.Subsequently, the cell gate structure CGS is selectively etched to form a pair of first and second holes H1 and H2 exposing the nitride layer 32 . The first and second holes H1 and H2 are spaces for forming channels of the memory cell.

도 5를 참조하면, 제1 및 제2 홀(H1, H2) 내에 매립되는 질화막(35)을 형성한다. 이 질화막(35)은 후술하는 트렌치 형성 공정(도 6 참조)에서 제1 및 제2 홀(H1, H2)에 의하여 제1 게이트 전극막(34)이 노출되어 있는 경우 발생할 수 있는 발생할 수 있는 손상을 방지하기 위한 것이다.Referring to FIG. 5 , a nitride layer 35 buried in the first and second holes H1 and H2 is formed. The nitride film 35 may be damaged when the first gate electrode film 34 is exposed by the first and second holes H1 and H2 in a trench formation process (refer to FIG. 6 ) to be described later. is to prevent

도 6을 참조하면, 복수층의 제1 게이트 전극막(34)이 제1 및 제2 홀(H1, H2) 별로 분리되도록, 한 쌍의 제1 및 제2 홀(H1, H2) 사이의 셀 게이트 구조물(CGS)을 선택적으로 식각하여 트렌치(S)를 형성한다.Referring to FIG. 6 , a cell between a pair of first and second holes H1 and H2 so that the plurality of layers of the first gate electrode layer 34 is separated for each of the first and second holes H1 and H2 . A trench S is formed by selectively etching the gate structure CGS.

도 7을 참조하면, 트렌치(S) 내에 매립되는 희생막(36)을 형성한다.Referring to FIG. 7 , a sacrificial layer 36 buried in the trench S is formed.

도 8을 참조하면, 상기 공정 결과물 상에, 선택 트랜지스터의 형성을 위하여 제2 층간절연막(37), 제2 게이트 전극막(38) 및 제2 층간절연막(37)을 순차적으로 형성한다. 이하, 설명의 편의를 위하여, 제2 층간절연막(37), 제2 게이트 전극막(38) 및 제2 층간절연막(37)의 적층 구조물을 선택 게이트 구조물(SGS)이라 한다.Referring to FIG. 8 , a second interlayer insulating layer 37 , a second gate electrode layer 38 , and a second interlayer insulating layer 37 are sequentially formed on the process resultant to form a selection transistor. Hereinafter, for convenience of description, the stacked structure of the second interlayer insulating layer 37 , the second gate electrode layer 38 , and the second interlayer insulating layer 37 is referred to as a selection gate structure SGS.

제2 층간절연막(37)은 예를 들어, 산화막을 포함할 수 있고, 제2 게이트 전극막(38)은 예를 들어, 불순물이 도핑된 폴리실리콘을 포함할 수 있다.The second interlayer insulating layer 37 may include, for example, an oxide layer, and the second gate electrode layer 38 may include, for example, polysilicon doped with impurities.

이어서, 선택 게이트 구조물(SGS)을 선택적으로 식각하여 한 쌍의 제1 및 제2 홀(H1, H2)에 매립된 질화막(35)을 노출시키는 제3 및 제4 홀(H3, H4)을 형성한다. 제3 및 제4 홀(H3, H4)은 선택 트랜지스터의 채널이 형성될 영역이다.Next, the selection gate structure SGS is selectively etched to form third and fourth holes H3 and H4 exposing the nitride layer 35 buried in the pair of first and second holes H1 and H2. do. The third and fourth holes H3 and H4 are regions in which channels of the selection transistor are to be formed.

도 9를 참조하면, 제3 및 제4 홀(H3, H4)에 의하여 드러나는 질화막(35) 및 그 하부의 질화막(32)을 본 발명에 따른 식각용 조성물을 이용하는 습식 식각 공정에 의하여 선택적으로 제거한다.Referring to FIG. 9 , the nitride film 35 exposed by the third and fourth holes H3 and H4 and the nitride film 32 thereunder are selectively removed by a wet etching process using the etching composition according to the present invention. do.

본 공정 결과, 메모리 셀의 채널막이 형성될 한 쌍의 셀 채널 홀(H5, H6)과, 셀 채널 홀(H5, H6) 하부에 배치되어 이들을 상호 연결시키는 파이프 채널 홀(H7)이 형성된다. 이 때, 본 발명에 따른 고선택비의 식각용 조성물을 이용함으로써, 산화막의 손실 없이 충분한 시간 동안 질화막을 완전하게 선택적으로 제거하여, 프로파일의 손실 없이 파이프 채널을 정확하게 형성할 수 있다. 또한, 종래 문제시되었던 파티클 발생을 방지할 수 있어 공정의 안정성 및 신뢰성을 확보할 수 있다.As a result of this process, a pair of cell channel holes H5 and H6 in which a channel layer of a memory cell is to be formed, and a pipe channel hole H7 disposed under the cell channel holes H5 and H6 to interconnect them are formed. In this case, by using the etching composition having a high selectivity according to the present invention, the nitride film is completely and selectively removed for a sufficient time without loss of the oxide film, so that the pipe channel can be accurately formed without loss of the profile. In addition, it is possible to prevent the generation of particles, which has been a problem in the prior art, it is possible to secure the stability and reliability of the process.

이후 후속 공정, 예를 들어 플로팅 게이트 형성 공정 및 컨트롤 게이트 형성 공정 등을 수행하여 플래시 메모리 소자를 형성한다.Thereafter, a subsequent process, for example, a floating gate forming process and a control gate forming process, is performed to form a flash memory device.

도 10 및 도 11은 상기 반도체 소자의 식각 방법을 이용하는 상변화 메모리 소자에서의 다이오드 형성 공정을 설명하기 위한 공정 단면도이다.10 and 11 are cross-sectional views illustrating a diode formation process in a phase change memory device using the etching method of the semiconductor device.

도 10을 참조하면, 기판(40) 상에 도전 영역(41)을 노출하는 개구부를 갖는 절연구조물이 제공된다. 도전 영역(41)은 예컨대 n+ 불순물 영역일 수 있다.Referring to FIG. 10 , an insulating structure having an opening exposing the conductive region 41 is provided on the substrate 40 . The conductive region 41 may be, for example, an n + impurity region.

이어서, 개구부를 일부 매립하도록 폴리실리콘막(42)을 형성한 후, 불순물을 이온 주입하여 다이오드를 형성한다.Next, a polysilicon film 42 is formed to partially fill the opening, and then impurities are ion-implanted to form a diode.

이어서, 폴리실리콘막(42) 상부에 티타늄실리사이드막(43)을 형성한다. 티타늄실리사이드막(43)은, 티타늄막을 형성한 후 폴리실리콘막(42)과 반응하도록 열처리함으로써 형성될 수 있다.Next, a titanium silicide layer 43 is formed on the polysilicon layer 42 . The titanium silicide film 43 may be formed by heat treatment to react with the polysilicon film 42 after forming the titanium film.

이어서, 티타늄실리사이드막(43) 상부에 티타늄질화막(44) 및 질화막(45)을 순서대로 형성한다.Subsequently, a titanium nitride film 44 and a nitride film 45 are sequentially formed on the titanium silicide film 43 .

이어서, 하드마스크를 이용한 건식 식각 공정을 수행하여 형성된 다이오드 사이의 고립된 공간에 산화막(46)을 형성한 후, CMP 공정을 수행하여 각각 분리된 하부전극의 1차 구조를 형성한다.Next, an oxide layer 46 is formed in an isolated space between the diodes formed by performing a dry etching process using a hard mask, and then a CMP process is performed to form a primary structure of each separated lower electrode.

도 11를 참조하면, 상기 공정 결과물에 본 발명에 따른 식각용 조성물을 이용하는 습식 식각 공정을 실시하여, 상부의 질화막(45)을 선택적으로 제거한다. 이와 같이, 질화막 제거 시에 본 발명에 따른 고선택비의 식각용 조성물을 이용함으로써, 산화막의 손실 없이 충분한 시간 동안 질화막을 완전하게 선택적으로 제거할 수 있다. 또한, 산화막의 막질 손상이나 산화막의 식각으로 인한 전기적 특성 저하 및 파티클 발생을 방지하여, 소자 특성을 향상시킬 수 있다.Referring to FIG. 11 , a wet etching process using the etching composition according to the present invention is performed on the process result to selectively remove the upper nitride layer 45 . As described above, by using the etching composition having a high selectivity according to the present invention when removing the nitride layer, the nitride layer can be completely and selectively removed for a sufficient time without loss of the oxide layer. In addition, deterioration of electrical properties and generation of particles due to damage to the film quality of the oxide film or etching of the oxide film may be prevented, thereby improving device characteristics.

이어서, 질화막(45)이 제거된 공간에 티타늄을 증착하여 하부전극을 형성한다.Next, titanium is deposited in the space where the nitride layer 45 is removed to form a lower electrode.

전술한 공정 외에도, 상기 반도체 소자의 식각 방법은 특히 질화막의 선택적 제거가 요구되는 공정, 예를 들어, 질화막과 산화막이 교대로 적층되거나 혼재되어 있는 경우 질화막에 대한 선택적 식각이 요구되는 공정에 효율적으로 적용 가능하다.In addition to the above-described process, the etching method of the semiconductor device is particularly effective for a process requiring selective removal of the nitride film, for example, a process requiring selective etching of the nitride film when the nitride film and the oxide film are alternately stacked or mixed. Applicable.

한편, 상기 반도체 소자의 식각 방법은 상기 식각용 조성물에 물을 보충하여 온도를 조절하는 단계를 포함한다.On the other hand, the etching method of the semiconductor device includes the step of adjusting the temperature by supplementing the etching composition with water.

상기 실리콘 첨가제를 포함하는 식각용 조성물은 고온 식각 공정에 사용될 수 있는데, 상기 식각용 조성물이 무기산을 포함하는 경우, 상기 고온 식각 공정에서 고온으로 가열된 무기산은 실리콘 질화/산화막을 식각하는데 용이하며, 그 공정 온도는 약 100 내지 170 ℃이다.The etching composition containing the silicon additive can be used in a high-temperature etching process. When the etching composition includes an inorganic acid, the inorganic acid heated to a high temperature in the high-temperature etching process is easy to etch the silicon nitride / oxide film, The process temperature is about 100 to 170 °C.

더욱 구체적으로, 상기 무기산이 인산인 경우, 85중량% 의 인산은 약 157 ℃에서 끓게 되는데, 상기 식각용 조성물을 상기 고온 식각 공정에 사용하기 위해서는 상기 끊는점 이상에서 증발된 물을 보충해 주는 것이 필요하다. 따라서, 상기 물은 상기 식각용 조성물 제조 과정에서 증발된 양 만큼 보충할 수 있다.More specifically, when the inorganic acid is phosphoric acid, 85% by weight of phosphoric acid boils at about 157 ° C. In order to use the etching composition in the high temperature etching process, it is to supplement the water evaporated above the boiling point. need. Accordingly, the water may be replenished by the amount evaporated during the preparation of the etching composition.

또한, 상기 물을 보충함으로써 상기 식각용 조성물의 온도가 상기 무기산의 끊는점 이하가 되도록 조절하는 것이 가능하다.In addition, by replenishing the water, it is possible to control the temperature of the etching composition to be below the boiling point of the inorganic acid.

이때, 상기 물은 탈이온수(deionized water, DIW)를 사용하는 것이 바람직하다.In this case, it is preferable to use deionized water (DIW) as the water.

상기 고온 식각 공정을 통한 실리콘 질화막의 식각 속도는 약 50 내지 70 Å/min이며, 실리콘 열산화막의 식각 속도는 약 2 내지 5 Å/min이며, 실리콘 산화막의 식각 속도는 상기 실리콘 첨가제의 함량에 따라 식각 속도가 0 Å/min에 까갑게 조절하는 것도 가능하다.The etching rate of the silicon nitride film through the high-temperature etching process is about 50 to 70 Å/min, the etching rate of the silicon thermal oxide film is about 2 to 5 Å/min, and the etching rate of the silicon oxide film depends on the content of the silicon additive. It is also possible to adjust the etching rate close to 0 Å/min.

한편, 상기 물을 보충하는 단계는 상기 반도체 소자의 식각 방법의 어느 단계에서나 이루어질 수 있다. 즉, 상기 식각용 조성물을 가열하는 단계에서 가열 도중에 물을 보충하거나 가열 직후에 보충할 수도 있고, 상기 실리콘 첨가제와 함께 물을 보충하거나 상기 실리콘 첨가제 첨가 직후에 보충할 수도 있고, 상기 반도체 소자를 식각하는 도중에 물을 보충하거나 식각 직후에 보충할 수도 있다. 또한, 이후에 설명할 식각용 조성물을 드레인 또는 오버플로우 도중에 물을 보충하거나 드레인 또는 오버플로우 직후에 보충할 수도 있다.Meanwhile, the step of replenishing the water may be performed in any step of the etching method of the semiconductor device. That is, in the step of heating the etching composition, water may be replenished during heating or may be replenished immediately after heating, water may be replenished together with the silicon additive or may be replenished immediately after addition of the silicon additive, and the semiconductor device may be etched. Water can be added during the process, or it can be added right after etching. In addition, the etching composition, which will be described later, may be replenished with water during drain or overflow, or may be replenished immediately after drain or overflow.

또한, 상기 반도체 소자의 식각 방법은 선택적으로 상기 식각용 조성물을 예열하는 단계를 더 포함할 수 있다.In addition, the method of etching the semiconductor device may further include selectively preheating the etching composition.

상기 식각용 조성물은 공정 시간의 단축을 위해 예열하는 것이 바람직할 수 있다. 상기 식각용 조성물을 예열하는 단계는 상기 식각용 조성물을 100 내지 140℃, 바람직하게 120 내지 130℃로 예열할 수 있다. 상기 예열 온도가 100℃ 미만인 경우 식각조에 투입될 경우 급격한 온도 저하로 인해 온도 안정화 시간이 길어질 수 있고, 140℃를 초과하는 경우 증발되는 물의 함량으로 인해 식각 속도 제어가 어려울 수 있다.It may be preferable to preheat the etching composition to shorten the process time. The preheating of the etching composition may include preheating the etching composition to 100 to 140°C, preferably 120 to 130°C. When the preheating temperature is less than 100° C., the temperature stabilization time may be lengthened due to a rapid temperature drop when it is put into the etching bath, and when it exceeds 140° C., it may be difficult to control the etching rate due to the content of evaporated water.

한편, 상기 반도체 소자의 식각 방법은 선택적으로 상기 반도체 소자를 식각하는 단계에서 사용된 식각용 조성물의 일부를 드레인(drain)시킨 후, 상기 반도체 소자의 식각 방법을 반복 실시하거나, 상기 반도체 소자를 식각하는 단계에서 사용된 식각용 조성물의 일부를 오버플로우(overflow)시킨 후, 상기 반도체 소자의 식각 방법을 반복 실시할 수 있다.On the other hand, the etching method of the semiconductor device selectively drains a part of the etching composition used in the step of etching the semiconductor device, and then repeats the etching method of the semiconductor device, or etches the semiconductor device After a portion of the etching composition used in the step of overflow (overflow), the etching method of the semiconductor device may be repeated.

즉, 상기 반도체 소자를 식각하는 단계에서 사용된 식각용 조성물의 일부를 드레인 또는 오버플로우시킨 후, 상기 식각용 조성물을 식각조에 공급하고, 실리콘 첨가제 및 물을 보충하면서 반도체 소자를 식각하는 과정을 반복할 수 있다.That is, after a part of the etching composition used in the step of etching the semiconductor device is drained or overflowed, the etching composition is supplied to the etching bath, and the process of etching the semiconductor device while supplementing the silicon additive and water is repeated. can do.

상기 사용된 식각용 조성물의 일부를 드레인 또는 오버플로우하고, 신규 식각용 조성물을 일부 추가하여 상기 반도체 소자의 식각을 반복 제조하는 경우, 상기 식각용 조성물의 사용 횟수를 현저히 증가시킬 수 있다.When a portion of the used etching composition is drained or overflowed, and a new etching composition is partially added to repeatedly manufacture the semiconductor device, the number of times the etching composition is used can be significantly increased.

이때, 상기 식각용 조성물의 드레인 또는 오버플로우는 상기 식각용 조성물 전체 중량에 대하여 10 내지 30 중량%를 드레인 또는 오버플로우할 수 있다. 상기 드레인 또는 오버플로우 함량이 10 중량% 미만인 경우 식각되는 실리콘 이온의 함량이 축적되어 이상 성장 및 파티클을 유발할 수 있으며, 30 중량%를 초과하는 경우 과량의 교체로 인해 새로운 식각용 조성물이 과도하게 투입되어 온도 안정화 시간이 길어질 있을 수 있다. In this case, the drain or overflow of the etching composition may be drained or overflowed in an amount of 10 to 30 wt% based on the total weight of the etching composition. If the drain or overflow content is less than 10% by weight, the content of silicon ions to be etched may accumulate and cause abnormal growth and particles, and if it exceeds 30% by weight, a new etching composition is excessively input due to excessive replacement Therefore, the temperature stabilization time may be prolonged.

또한, 상기 식각용 조성물의 드레인 또는 오버플로우된 이후, 추가되는 식각용 조성물은 상기 드레인 또는 오버플로우되기 전의 식각용 조성물 총 중량에 대하여 10 내지 30 중량%로 추가될 수 있다. 바람직하게 상기 드레인 또는 오버플로우된 식각용 조성물의 함량만큼 추가될 수 있다. 상기 추가되는 식각용 조성물의 함량이 70 중량% 미만이면 식각용 조성물의 온도 안정화 및 공정 안정화의 시간이 길어질 수 있고, 90 중량%를 초과하면 물 함량 조절이 어려울 수 있다.
In addition, after the drain or overflow of the etching composition, the added etching composition may be added in an amount of 10 to 30 wt % based on the total weight of the etching composition before the drain or overflow. Preferably, the amount of the drain or overflowed etching composition may be added. If the content of the added etching composition is less than 70 wt%, the time for temperature stabilization and process stabilization of the etching composition may be long, and if it exceeds 90 wt%, it may be difficult to control the water content.

본 발명의 다른 일 실시예에 따른 반도체 소자의 식각 장치는 식각용 조성물을 이용하여 반도체 소자를 식각시키는 식각조, 상기 식각용 조성물을 상기 식각조에 공급하기 위한 제1 원료 공급부, 상기 식각조에 실리콘 첨가제를 공급하기 위한 제2 원료 공급부, 상기 식각조에 물을 보충하기 위한 물 보충부, 그리고 상기 식각용 조성물을 가열하기 위한 가열부를 포함한다.A semiconductor device etching apparatus according to another embodiment of the present invention includes an etching bath for etching a semiconductor device using an etching composition, a first raw material supply unit for supplying the etching composition to the etching bath, and a silicon additive in the etching bath It includes a second raw material supply unit for supplying the etchant, a water replenishment unit for replenishing water in the etching tank, and a heating unit for heating the etching composition.

도 12는 본 발명의 다른 일 실시예에 따른 반도체 소자의 식각 장치를 개략적으로 나타내는 모식도이다. 이하, 상기 도 12를 참고하여, 상기 반도체 소자의 식각 장치(100)를 설명한다.12 is a schematic diagram schematically illustrating an etching apparatus for a semiconductor device according to another exemplary embodiment of the present invention. Hereinafter, the etching apparatus 100 of the semiconductor device will be described with reference to FIG. 12 .

상기 반도체 소자의 식각 장치(100)는 상기 식각조(10)를 포함한다. 상기 식각조(10)는 식각용 조성물에 반도체 소자를 침지시키거나 상기 반도체 소자에 상기 식각용 조성물을 분사시켜 상기 반도체 소자를 식각시킨다.The semiconductor device etching apparatus 100 includes the etching bath 10 . The etching bath 10 etches the semiconductor device by immersing the semiconductor device in the etching composition or spraying the etching composition on the semiconductor device.

이를 위하여, 상기 식각조(10)는 상기 식각용 조성물을 공급하기 위한 제1 원료 공급부(11), 상기 실리콘 첨가제를 공급하기 위한 제2 원료 공급부(12), 및 상기 식각용 조성물을 가열하기 위한 가열부(13)를 포함한다. 또한, 상기 식각조(10)는 상기 식각용 조성물을 상기 반도체 소자에 분사하기 위한 분사부(도시하지 않음)를 선택적으로 더 포함할 수 있다.To this end, the etchant 10 includes a first raw material supply unit 11 for supplying the etching composition, a second raw material supply unit 12 for supplying the silicon additive, and heating the etching composition. It includes a heating unit (13). In addition, the etching bath 10 may optionally further include a spraying unit (not shown) for spraying the etching composition to the semiconductor device.

또한, 상기 식각용 조성물을 지속적으로 가열하면 물이 줄어들 수 있기 때문에 상기 식각용 조성물에 일정량의 물을 보충해 주기 위하여, 상기 반도체 소자의 식각 장치(100)는 상기 식각용 조성물에 물을 보충하기 위한 물 보충부(20)를 더 포함할 수 있다.In addition, since water may decrease when the etching composition is continuously heated, in order to supplement the etching composition with a certain amount of water, the etching apparatus 100 of the semiconductor device supplements the etching composition with water. It may further include a water replenishment unit 20 for.

또한, 상기 식각용 조성물은 공정 안정화 시간의 단축 및 식각용 조성물의 안정화를 위하여 예열한 후 상기 식각조(10)로 공급되는 것이 바람직한 바, 상기 반도체 소자의 식각 장치(100)는 상기 식각용 조성물을 예열하기 위한 예열부(30)를 더 포함할 수 있다. 상기 예열부(30)는 상기 식각용 조성물을 예열한 후, 상기 제1 원료 공급부(11)를 통하여 상기 식각용 조성물을 상기 식각조(10)에 공급할 수 있다.In addition, the etching composition is preferably supplied to the etching bath 10 after preheating for shortening the process stabilization time and stabilizing the etching composition, the etching apparatus 100 of the semiconductor device is the etching composition. It may further include a preheating unit 30 for preheating the . The preheating unit 30 may supply the etching composition to the etching bath 10 through the first raw material supply unit 11 after preheating the etching composition.

또한, 상기 반도체 소자의 식각 장치(100)는 상기 반도체 소자의 식각에 사용된 상기 식각용 조성물의 일부를 드레인(drain)시키는 드레인부(40), 상기 반도체 소자의 식각에 사용된 상기 식각용 조성물의 일부를 오버플로우(overflow)시키는 오버플로우부(50), 또는 이들 모두를 더 포함할 수 있다.In addition, the etching apparatus 100 for the semiconductor device includes a drain 40 for draining a portion of the etching composition used for etching the semiconductor device, and the etching composition used for etching the semiconductor device. It may further include an overflow part 50 for overflowing a portion of the , or both.

상기 드레인부(40)와 오버플로우부(50)를 통해서, 상기 반도체 소자를 식각하는 단계에서 사용된 식각용 조성물의 일부를 드레인 또는 오버플로우시킨 후, 상기 식각용 조성물을 상기 식각조(10)에 일부 공급하고, 실리콘 첨가제 및 물을 보충하면서 반도체 소자를 식각하는 과정을 반복하는 경우, 상기 식각용 조성물의 사용 횟수를 현저히 증가시킬 수 있다.
After draining or overflowing a portion of the etching composition used in the step of etching the semiconductor device through the drain portion 40 and the overflow portion 50 , the etching composition is applied to the etching bath 10 . In the case of repeating the process of etching the semiconductor device while partially supplying the silicon additive and replenishing the water, the number of times of use of the etching composition can be significantly increased.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
Hereinafter, embodiments of the present invention will be described in detail so that those of ordinary skill in the art can easily carry out the present invention. However, the present invention may be embodied in various different forms and is not limited to the embodiments described herein.

[실시예 A: 실란 무기산염의 제조][Example A: Preparation of silane inorganic acid salt]

하기 표 1에 나타낸 것과 같은 조건으로 실란 무기산염을 제조하였고, 상기 제조된 실란 무기산염 및 인산을 조성물 총 중량에 대하여 표시된 각 중량비로 혼합하여, 식각용 조성물을 제조하였다. 무기산은 85% 수용액을 이용하였다. A silane inorganic acid salt was prepared under the conditions shown in Table 1 below, and an etching composition was prepared by mixing the prepared silane inorganic acid salt and phosphoric acid in the respective weight ratios indicated with respect to the total weight of the composition. As the inorganic acid, an 85% aqueous solution was used.

실시예Example 무기산mineral acid 실란 무기산염Silane Mineral Acid 인산 함량
(중량%)
Phosphoric acid content
(weight%)
실란 무기산염 함량
(중량%)
Silane mineral acid content
(weight%)
실란 화합물silane compound 무기산mineral acid 무기산과 실란 화합물의 중량비Weight ratio of inorganic acid and silane compound 반응 온도(℃)Reaction temperature (℃)
실시예 A1Example A1 8585 1One 상기 화학식 A1에서 R1은 메틸이고, R2 내지 R4는 클로로기인 화합물In Formula A1, R 1 is methyl, and R 2 to R 4 are a chloro group. 인산phosphoric acid 20:10020:100 7070 실시예 A2Example A2 8383 1One 상기 화학식 A1에서 R1 내지 R4는 에톡시기인 화합물In Formula A1, R 1 To R 4 Are an ethoxy group 인산phosphoric acid 5:1005:100 9090 실시예 A3Example A3 8484 1One 상기 화학식 A1에서 R1은 메틸이고, R2 내지 R4는 클로로기인 화합물In Formula A1, R 1 is methyl, and R 2 to R 4 are a chloro group. 황산sulfuric acid 10:10010:100 7070 실시예 A4Example A4 8383 1One 상기 화학식 A1에서 R1 내지 R4는 에톡시기인 화합물In Formula A1, R 1 To R 4 Are an ethoxy group 황산sulfuric acid 20:10020:100 4040 실시예 A5Example A5 8383 1One 상기 화학식 A1에서 R1은 메틸이고, R2 내지 R4는 클로로기인 화합물In Formula A1, R 1 is methyl, and R 2 to R 4 are a chloro group. 질산nitric acid 10:10010:100 5050 실시예 A6Example A6 8585 33 상기 화학식 A1에서 R1 내지 R4는 에톡시기인 화합물In Formula A1, R 1 To R 4 Are an ethoxy group 질산nitric acid 10:10010:100 4040

도 13은 상기 실시예 A1에서 제조된 실란 무기산염의 핵자기공명(NMR) 데이터를 나타내는 그래프이다. 상기 도 13을 참고하면, 상기 화학식 A1에서 R1은 메틸이고, R2 내지 R4는 클로로기인 화합물과 제2 무기산인 인산이 반응하여 실란 무기산염들이 제조되었음을 확인할 수 있다. 또한, 상기 도 13에서 11.1364 ppm 내지 11.4053 ppm에서의 피크가 단일 물질에서 볼 수 있는 폭이 좁은 피크(sharp peak)가 아니라, 폭이 넓은 피크(broad peak)가 관찰되는 것으로 보아 본 발명의 제2 무기산과 실란 화합물을 반응시켜 제조된 실란 무기산염들은 단일한 화학식 구조가 아니라 다양한 화학식 구조를 가지는 실란 무기산염들이 혼합된 것임을 알 수 있다.13 is a graph showing nuclear magnetic resonance (NMR) data of the silane inorganic acid salt prepared in Example A1. Referring to FIG. 13, in Formula A1, R 1 is methyl, and R 2 to R 4 are chloro groups and phosphoric acid, which is a second inorganic acid, reacted to prepare silane inorganic acid salts. In addition, in FIG. 13, the peak at 11.1364 ppm to 11.4053 ppm is not a narrow peak (sharp peak) seen in a single material, but a broad peak (broad peak) is observed. It can be seen that the silane inorganic acid salts prepared by reacting an inorganic acid with a silane compound are not a single chemical structure, but a mixture of silane inorganic acid salts having various chemical structures.

[실험예 A1: 제조된 식각용 조성물의 선택비 측정][Experimental Example A1: Measurement of Selectivity of the Prepared Etching Composition]

상기 제조된 식각용 조성물을 이용하여 157℃의 공정 온도에서 질화막 및 산화막에 대한 식각을 실시하고, 박막 두께 측정 장비인 엘립소미터(NANO VIEW, SEMG-1000)를 이용하여 질화막 및 산화막에 대한 식각 속도 및 선택비를 측정하여 표 2에 나타내었다. 식각 속도는 각 막을 300초 동안 식각한 후, 각 막의 식각 처리 전의 막 두께와 식각 처리 후의 막 두께의 차이를 식각 시간(분)으로 나누어 산출한 수치이며, 선택비는 산화막 식각 속도에 대한 질화막 식각 속도의 비를 나타낸다.The nitride film and oxide film were etched at a process temperature of 157° C. using the etching composition prepared above, and the nitride film and oxide film were etched using an ellipsometer (NANO VIEW, SEMG-1000), which is a thin film thickness measuring device. The speed and selectivity were measured and shown in Table 2. The etching rate is a value calculated by dividing the difference between the film thickness before the etching treatment and the film thickness after the etching treatment of each film by the etching time (minutes) after each film is etched for 300 seconds. It represents the ratio of speed.

실시예Example 공정온도(℃)Process temperature (℃) 질화막 식각속도
(Å/min)
Nitride etch rate
(Å/min)
산화막 식각속도(Å/min)Oxide etching rate (Å/min) 선택비selection fee
ThOx 1) ThO x 1) LP-TEOS2) LP-TEOS 2) BPSG3) BPSG 3) LP-TEOSLP-TEOS BPSGBPSG 실시예 A1Example A1 157157 58.2458.24 0.300.30 0.210.21 0.760.76 277.33277.33 76.6376.63 실시예 A2Example A2 157157 58.7358.73 0.260.26 0.180.18 1.081.08 326.28326.28 54.3854.38 실시예 A3Example A3 157157 58.2158.21 0.290.29 0.220.22 0.930.93 264.59264.59 62.5962.59 실시예 A4Example A4 157157 58.2758.27 0.700.70 0.110.11 0.890.89 529.73529.73 65.4765.47 실시예 A5Example A5 157157 58.9158.91 0.300.30 0.1220.122 0.860.86 482.87482.87 68.5068.50 실시예 A6Example A6 157157 58.8158.81 0.250.25 0.070.07 1.141.14 840.14840.14 51.5951.59

1) ThO: 열산화막(thermal oxide)1) ThO: thermal oxide

2) LP-TEOS: Low Pressure Tetra Ethyl Ortho Silicate 막2) LP-TEOS: Low Pressure Tetra Ethyl Ortho Silicate Membrane

3) BPSG: Borophosphate Silicate Glass 막3) BPSG: Borophosphate Silicate Glass membrane

[[ 비교예comparative example A1 내지 A3: A1 to A3: 식각용for etching 조성물의 제조] Preparation of composition]

비교예 A1에서는 인산을 이용하여 157℃의 공정 온도에서 식각 속도 및 선택비를 상기 실시예와 같이 측정하였다. 또한, 비교예 A2에서는 인산에 불산 0.05%를 첨가한 혼합물을 이용하여 불산이 첨가된 공정에서 가능한 저온 공정인 130℃의 공정 온도에서 식각 속도 및 선택비를 측정하였고, 비교예 A3에서는 비교예 A2와 동일한 혼합물을 이용하여 상기 실시예와 동일한 157℃의 공정 온도에서 식각 속도 및 선택비를 측정하였다. 비교예 A1 내지 A3에서 이용된 인산은 85% 수용액이었다. 비교예 A1 내지 A3의 평가 결과를 하기 표 3에 나타내었다.In Comparative Example A1, the etching rate and selectivity were measured as in the above example at a process temperature of 157° C. using phosphoric acid. In Comparative Example A2, the etching rate and selectivity were measured at a process temperature of 130° C., which is a low temperature process possible in the process in which hydrofluoric acid was added, using a mixture in which 0.05% of hydrofluoric acid was added to phosphoric acid, and in Comparative Example A3, Comparative Example A2 Etching rate and selectivity were measured at the same process temperature of 157° C. as in Example using the same mixture as described above. The phosphoric acid used in Comparative Examples A1 to A3 was an 85% aqueous solution. The evaluation results of Comparative Examples A1 to A3 are shown in Table 3 below.

식각용 조성물etching composition 공정온도(℃)Process temperature (℃) 질화막 식각속도
(Å/min)
Nitride etch rate
(Å/min)
산화막 식각속도(Å/min)Oxide etching rate (Å/min) 선택비selection fee
ThOxThOx LP-TEOSLP-TEOS BPSGBPSG LP-TEOSLP-TEOS BPSGBPSG 비교예 A1Comparative Example A1 인산phosphoric acid 157157 61.3261.32 1.11.1 13.1913.19 9.859.85 4.644.64 6.236.23 비교예 A2Comparative Example A2 인산+불산(0.05 중량%)Phosphoric acid + hydrofluoric acid (0.05 wt%) 130130 15.4415.44 00 2.32.3 1.031.03 6.716.71 14.9914.99 비교예 A3Comparative Example A3 인산+불산(0.05 중량%)Phosphoric acid + hydrofluoric acid (0.05 wt%) 157157 76.1276.12 5.675.67 32.1432.14 20.4820.48 2.362.36 3.713.71

상기 표 2 및 표 3을 비교하면, 실시예의 식각 조성물이 비교예 A1 내지 A3에 비하여 산화막에 대한 질화막의 식각 선택비가 현저히 높은 것을 확인할 수 있다. 따라서, 본 발명에 따른 고선택비의 식각 조성물을 이용하면, 산화막의 식각속도를 조절하여 EEH의 조절을 용이하게 할 수 있으며, 산화막의 막질 손상을 방지할 수 있다. 또한, 종래 문제시되었던 파티클 발생을 방지할 수 있어, 공정의 안정성 및 신뢰성을 확보할 수 있다.Comparing Tables 2 and 3, it can be seen that the etching selectivity of the nitride film to the oxide film is significantly higher in the etching compositions of Examples compared to Comparative Examples A1 to A3. Therefore, by using the etching composition of the high selectivity according to the present invention, it is possible to easily control the EEH by controlling the etching rate of the oxide film, and it is possible to prevent damage to the film quality of the oxide film. In addition, it is possible to prevent the generation of particles, which has been a problem in the prior art, it is possible to secure the stability and reliability of the process.

[실험예 A1-1: 공정 진행 후 E/R(etching rate) 측정][Experimental Example A1-1: E/R (etching rate) measurement after process progress]

85 중량%의 인산 및 나머지 함량의 D.I.를 포함하는 식각용 조성물을 140℃로 예열한 후, 이를 식각조에 공급하고 165℃로 가열하였다. 상기 식각용 조성물에 반도체 소자를 침지시켜 300초간 식각을 진행하였다. 이때, 상기 반도체 소자 식각시 상기 실시예 A1에서 제조된 실리콘 무기산염을 상기 식각용 조성물 100 중량부에 대하여 0.01 중량부로 공급하고, 증발되는 물의 양 만큼의 탈이온수(DIW)를 공급하면서 식각을 진행하였다.After preheating an etching composition containing 85 wt% phosphoric acid and the remaining content of D.I. to 140 °C, it was supplied to an etching bath and heated to 165 °C. The semiconductor device was immersed in the etching composition, and etching was performed for 300 seconds. At this time, when the semiconductor device is etched, 0.01 parts by weight of the silicon inorganic acid salt prepared in Example A1 is supplied based on 100 parts by weight of the etching composition, and the etching proceeds while supplying deionized water (DIW) corresponding to the amount of evaporated water. did.

상기 공정을 진행한 후 E/R을 측정하였고, 그 결과를 하기 표 4에 나타내었다.After the above process, E/R was measured, and the results are shown in Table 4 below.

실시예Example 공정온도(℃)Process temperature (℃) 질화막 식각속도
(Å/min)
Nitride etch rate
(Å/min)
산화막 식각속도(Å/min)Oxide etching rate (Å/min) 선택비selection fee
ThOx 1) ThO x 1) LP-TEOS2) LP-TEOS 2) BPSG3) BPSG 3) LP-TEOSLP-TEOS BPSGBPSG 실시예 A1Example A1 165165 57.8657.86 0.050.05 0.020.02 0.250.25 2893.002893.00 231.44231.44 실시예 A2Example A2 165165 58.1558.15 0.020.02 0.010.01 0.300.30 5815.005815.00 193.83193.83 실시예 A3Example A3 165165 57.5657.56 0.040.04 0.020.02 0.160.16 2878.002878.00 359.75359.75 실시예 A4Example A4 165165 56.9256.92 0.100.10 0.030.03 0.180.18 1897.331897.33 316.22316.22 실시예 A5Example A5 165165 58.0158.01 0.050.05 0.010.01 0.200.20 5801.005801.00 290.05290.05 실시예 A6Example A6 165165 57.8557.85 0.020.02 0.010.01 0.320.32 5785.005785.00 180.78180.78

1) ThO: 열산화막(thermal oxide)1) ThO: thermal oxide

2) LP-TEOS: Low Pressure Tetra Ethyl Ortho Silicate 막2) LP-TEOS: Low Pressure Tetra Ethyl Ortho Silicate Membrane

3) BPSG: Borophosphate Silicate Glass 막3) BPSG: Borophosphate Silicate Glass membrane

상기 표 4를 참고하면 실리콘 무기산염의 첨가를 통해 선택비의 조절이 가능함을 알 수 있다. Referring to Table 4, it can be seen that the selectivity can be adjusted through the addition of the inorganic silicon salt.

다만, 공정이 진행됨에 따라 정해진 선택비 이상의 고 선택비로 실리콘 산화막의 낮은 식각 속도가 얻어짐을 알 수 있다. 즉, 공정이 진행됨에 따라 이상 성장이 발생하거나 파티클이 발생할 수 있는 조건임을 알 수 있다.However, it can be seen that a low etching rate of the silicon oxide film is obtained with a high selectivity greater than a predetermined selectivity as the process progresses. That is, it can be seen that this is a condition in which abnormal growth or particles may be generated as the process progresses.

[실험예 A1-2: 공정 진행 후 E/R(etching rate) 측정][Experimental Example A1-2: E/R (etching rate) measurement after process progress]

상기 실험예 A1-1과 동일한 조건으로 공정을 진행하되, 사용된 식각용 조성물의 각각 10 중량% 또는 30 중량%를 드레인(drain)시킨 후, 신규 식각용 조성물을 각각 10 중량% 또는 30 중량%만큼 보충한 것을 제외하고는 상기 실험예 A1-1과 동일한 조건으로 진행하여 E/R을 측정하였고, 그 결과를 하기 표 5에 나타내었다.The process proceeds under the same conditions as in Experimental Example A1-1, but after draining 10 wt% or 30 wt% of the etching composition used, respectively, 10 wt% or 30 wt% of the new etching composition E/R was measured under the same conditions as in Experimental Example A1-1, except that the amount was supplemented, and the results are shown in Table 5 below.

실시예Example 드레인 후
보충량
after drain
replenishment amount
공정온도(℃)Process temperature (℃) 질화막 식각속도
(Å/min)
Nitride etch rate
(Å/min)
산화막 식각속도(Å/min)Oxide etching rate (Å/min) 선택비selection fee
ThOx 1) ThO x 1) LP-TEOS2) LP-TEOS 2) BPSG3) BPSG 3) LP-TEOSLP-TEOS BPSGBPSG 실시예 A1Example A1 10%10% 165165 58.0158.01 0.210.21 0.150.15 0.530.53 386.73 386.73 109.45 109.45 실시예 A2Example A2 165165 58.1258.12 0.200.20 0.100.10 0.830.83 581.20 581.20 70.02 70.02 실시예 A3Example A3 165165 57.9757.97 0.190.19 0.130.13 0.710.71 445.92 445.92 81.65 81.65 실시예 A4Example A4 165165 57.1257.12 0.580.58 0.080.08 0.700.70 714.00 714.00 81.60 81.60 실시예 A5Example A5 165165 58.2658.26 0.180.18 0.100.10 0.630.63 582.60 582.60 92.48 92.48 실시예 A6Example A6 165165 58.1058.10 0.120.12 0.050.05 0.930.93 1162.00 1162.00 62.47 62.47 실시예 A1Example A1 30%30% 165165 58.2558.25 0.320.32 0.200.20 0.750.75 291.25 291.25 77.67 77.67 실시예 A2Example A2 165165 58.7058.70 0.250.25 0.200.20 1.101.10 293.50 293.50 53.36 53.36 실시예 A3Example A3 165165 58.3058.30 0.300.30 0.220.22 1.001.00 265.00 265.00 58.30 58.30 실시예 A4Example A4 165165 58.2058.20 0.680.68 0.130.13 0.910.91 447.69 447.69 63.96 63.96 실시예 A5Example A5 165165 58.8558.85 0.300.30 0.130.13 0.860.86 452.69 452.69 68.43 68.43 실시예 A6Example A6 165165 58.8058.80 0.250.25 0.070.07 1.101.10 840.00 840.00 53.45 53.45

상기 표 5를 참고하면 식각을 진행할 후 식각용 조성물의 10 중량% 또는 30 중량%를 드레인 후 새로운 식각용 조성물을 보충함으로써, 공정을 진행함에 따라 식각용 조성물 내의 실리콘 이온 증가로 인한 파티클 및 이상 성장이 발생하는 문제를 해결할 수 있음을 알 수 있다. 이를 통하여 식각용 조성물의 사용 시간을 증가시킬 수 있으며, 이상 성장 및 파티클의 수준을 제어할 수 있다.Referring to Table 5, after the etching is carried out, by draining 10 wt% or 30 wt% of the etching composition and then replenishing the new etching composition, particles and abnormal growth due to the increase of silicon ions in the etching composition as the process proceeds It turns out that this problem can be solved. Through this, the use time of the etching composition can be increased, and the abnormal growth and level of particles can be controlled.

상기 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명백할 것이다.The present invention is not limited by the above-described embodiments and the accompanying drawings, and it is common in the art to which the present invention pertains that various substitutions, modifications, and changes are possible within the scope of the technical spirit of the present invention. It will be clear to those who have knowledge.

100: 반도체 소자의 식각 장치
10: 식각조
11: 제1 원료 공급부 12: 제2 원료 공급부
13: 가열부
20: 물 보충부
30: 예열부
40: 드레인부
50: 오버플로우부
100: semiconductor device etching device
10: Etch bath
11: first raw material supply unit 12: second raw material supply unit
13: heating unit
20: water replenishment part
30: preheating unit
40: drain part
50: overflow part

Claims (18)

식각용 조성물을 이용하여 반도체 소자를 식각시키는 식각조, 상기 식각용 조성물을 상기 식각조에 공급하기 위한 제1 원료 공급부, 상기 식각조에 실리콘 첨가제를 공급하기 위한 제2 원료 공급부, 상기 식각조에 물을 보충하기 위한 물 보충부, 그리고 상기 식각용 조성물을 가열하기 위한 가열부를 포함하는 반도체 소자의 식각 장치를 사용하는 반도체 소자의 식각 방법에 있어서,
상기 제1 원료 공급부에 의해 식각용 조성물을 식각조에 공급한 후, 상기 가열부에 의해 상기 식각용 조성물을 가열하는 단계,
상기 제2 원료 공급부에 의해 상기 식각용 조성물에 실리콘 첨가제를 첨가하는 단계,
상기 식각조에서 반도체 소자를 식각하는 단계, 그리고
상기 물 보충부에 의해 상기 식각용 조성물에 물을 보충하여 온도를 조절하는 단계
를 포함하는 반도체 소자의 식각 방법.
An etching bath for etching a semiconductor device using an etching composition, a first raw material supply unit for supplying the etching composition to the etching bath, a second raw material supply unit for supplying a silicon additive to the etching bath, water is replenished in the etching bath In the etching method of a semiconductor device using a semiconductor device etching apparatus comprising a water replenishment unit for, and a heating unit for heating the etching composition,
After supplying the etching composition to the etching bath by the first raw material supply unit, heating the etching composition by the heating unit;
adding a silicone additive to the etching composition by the second raw material supply unit;
etching the semiconductor device in the etching bath; and
Regulating the temperature by supplementing the etching composition with water by the water replenishment unit
A semiconductor device etching method comprising a.
제1항에 있어서,
상기 식각용 조성물을 가열하는 단계는 상기 식각용 조성물을 150 내지 200℃로 가열하는 것인 반도체 소자의 식각 방법.
According to claim 1,
In the step of heating the etching composition, the etching method of the semiconductor device is to heat the etching composition to 150 to 200 ℃.
제1항에 있어서,
상기 실리콘 첨가제를 첨가하는 단계는 상기 식각용 조성물 100 중량부에 대하여 상기 실리콘 첨가제의 함량이 0.001 내지 10 중량부가 되도록 첨가하는 것인 반도체 소자의 식각 방법.
According to claim 1,
In the step of adding the silicon additive, the amount of the silicon additive is 0.001 to 10 parts by weight based on 100 parts by weight of the etching composition.
제1항에 있어서,
상기 물은 탈이온수(deionized water, DIW)인 것인 반도체 소자의 식각 방법.
According to claim 1,
The method of etching a semiconductor device, wherein the water is deionized water (DIW).
제1항에 있어서,
상기 물은 상기 식각용 조성물을 가열하는 단계, 상기 식각용 조성물에 실리콘 첨가제를 첨가하는 단계, 상기 반도체 소자를 식각하는 단계 및 이들의 조합으로 이루어지는 군에서 선택되는 어느 하나의 단계에서 증발된 양 만큼 보충하는 것인 반도체 소자의 식각 방법.
According to claim 1,
The amount of water evaporated in any one step selected from the group consisting of heating the etching composition, adding a silicon additive to the etching composition, etching the semiconductor device, and combinations thereof. An etching method of a semiconductor device that supplements.
제1항에 있어서,
상기 반도체 소자의 식각 방법은 상기 식각용 조성물을 예열하는 단계를 더 포함하는 것인 반도체 소자의 식각 방법.
According to claim 1,
The method of etching the semiconductor device further comprises the step of preheating the etching composition.
제6항에 있어서,
상기 식각용 조성물을 예열하는 단계는 상기 식각용 조성물을 100 내지 140℃로 예열하는 것인 반도체 소자의 식각 방법.
7. The method of claim 6,
The preheating of the etching composition may include preheating the etching composition to 100 to 140°C.
제1항에 있어서,
상기 반도체 소자의 식각 방법은 상기 반도체 소자를 식각하는 단계에서 사용된 식각용 조성물의 일부를 드레인(drain)시킨 후, 상기 반도체 소자의 식각 방법을 반복 실시하는 것인 반도체 소자의 식각 방법.
According to claim 1,
The method of etching the semiconductor device is to drain a part of the etching composition used in the step of etching the semiconductor device, and then repeat the etching method of the semiconductor device.
제1항에 있어서,
상기 반도체 소자의 식각 방법은 상기 반도체 소자를 식각하는 단계에서 사용된 식각용 조성물의 일부를 오버플로우(overflow)시킨 후, 상기 반도체 소자의 식각 방법을 반복 실시하는 것인 반도체 소자의 식각 방법.
According to claim 1,
The method of etching the semiconductor device is to overflow a part of the etching composition used in the step of etching the semiconductor device, and then repeat the etching method of the semiconductor device.
제8항 또는 제9항에 있어서,
상기 식각용 조성물의 드레인 또는 오버플로우는 상기 식각용 조성물 전체 중량에 대하여 10 내지 30 중량%를 드레인 또는 오버플로우시키는 것인 반도체 소자의 식각 방법.
10. The method according to claim 8 or 9,
The method of etching a semiconductor device, wherein the drain or overflow of the etching composition is 10 to 30 wt% of the drain or overflow based on the total weight of the etching composition.
제1항에 있어서,
상기 식각용 조성물은 무기산을 포함하는 것인 반도체 소자의 식각 방법.
According to claim 1,
The etching composition is an etching method of a semiconductor device comprising an inorganic acid.
제11항에 있어서,
상기 무기산은 무기산 수용액이고,
상기 무기산 수용액은 상기 무기산 수용액 총 중량에 대하여 상기 무기산 70 내지 99중량% 및 나머지 함량의 물을 포함하는 것인 반도체 소자의 식각 방법.
12. The method of claim 11,
The inorganic acid is an aqueous inorganic acid solution,
The method for etching a semiconductor device, wherein the inorganic acid aqueous solution includes 70 to 99% by weight of the inorganic acid and the remaining amount of water based on the total weight of the inorganic acid aqueous solution.
제11항에 있어서,
상기 무기산은 황산, 발연 황산, 질산, 인산, 무수 인산, 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나인 것인 반도체 소자의 식각 방법.
12. The method of claim 11,
The inorganic acid is any one selected from the group consisting of sulfuric acid, fuming sulfuric acid, nitric acid, phosphoric acid, phosphoric anhydride, and mixtures thereof.
제1항에 있어서,
상기 실리콘 첨가제는 실란 무기산염인 것인 반도체 소자의 식각 방법.
According to claim 1,
The silicon additive is a silane inorganic acid salt method of etching a semiconductor device.
식각용 조성물을 이용하여 반도체 소자를 식각시키는 식각조,
상기 식각용 조성물을 상기 식각조에 공급하기 위한 제1 원료 공급부,
상기 식각조에 실리콘 첨가제를 공급하기 위한 제2 원료 공급부,
상기 식각조에 물을 보충하기 위한 물 보충부, 그리고
상기 식각용 조성물을 가열하기 위한 가열부
를 포함하는 반도체 소자의 식각 장치.
An etching bath for etching semiconductor devices using an etching composition;
a first raw material supply unit for supplying the etching composition to the etching tank;
a second raw material supply unit for supplying a silicon additive to the etching bath;
a water replenishing unit for replenishing water in the etchant; and
A heating unit for heating the etching composition
A semiconductor device etching apparatus comprising a.
제15항에 있어서,
상기 반도체 소자의 식각 장치는 상기 식각용 조성물을 예열하기 위한 예열부를 더 포함하고,
상기 예열부에서 상기 식각용 조성물을 예열한 후, 상기 제1 원료 공급부를 통하여 상기 식각용 조성물을 상기 식각조에 공급하는 것인 반도체 소자의 식각 장치.
16. The method of claim 15,
The semiconductor device etching apparatus further includes a preheating unit for preheating the etching composition,
After preheating the etching composition in the preheating unit, the etching apparatus for a semiconductor device to supply the etching composition to the etching tank through the first raw material supply unit.
제15항에 있어서,
상기 반도체 소자의 식각 장치는 상기 반도체 소자의 식각에 사용된 상기 식각용 조성물의 일부를 드레인(drain)시키는 드레인부를 더 포함하는 것인 반도체 소자의 식각 장치.
16. The method of claim 15,
The semiconductor device etching apparatus further comprises a drain portion for draining a portion of the etching composition used for etching the semiconductor device.
제15항에 있어서,
상기 반도체 소자의 식각 장치는 상기 반도체 소자의 식각에 사용된 상기 식각용 조성물의 일부를 오버플로우(overflow)시키는 오버플로우부를 더 포함하는 것인 반도체 소자의 식각 장치.
16. The method of claim 15,
The semiconductor device etching apparatus further comprises an overflow portion for overflowing a portion of the etching composition used for etching the semiconductor device.
KR1020160069256A 2016-06-03 2016-06-03 Method for etching semiconductor device and apparatus for etching semiconductor device KR102436182B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160069256A KR102436182B1 (en) 2016-06-03 2016-06-03 Method for etching semiconductor device and apparatus for etching semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160069256A KR102436182B1 (en) 2016-06-03 2016-06-03 Method for etching semiconductor device and apparatus for etching semiconductor device

Publications (2)

Publication Number Publication Date
KR20170137309A KR20170137309A (en) 2017-12-13
KR102436182B1 true KR102436182B1 (en) 2022-08-25

Family

ID=60944309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160069256A KR102436182B1 (en) 2016-06-03 2016-06-03 Method for etching semiconductor device and apparatus for etching semiconductor device

Country Status (1)

Country Link
KR (1) KR102436182B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020097778A1 (en) 2018-11-13 2020-05-22 Yangtze Memory Technologies Co., Ltd. Additive to phosphoric acid etchant

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097275B1 (en) * 2009-10-07 2011-12-22 솔브레인 주식회사 A Composition for wet etching with high selectivity to silicon nitride

Also Published As

Publication number Publication date
KR20170137309A (en) 2017-12-13

Similar Documents

Publication Publication Date Title
KR102470905B1 (en) Composition for etching and manufacturing method of semiconductor device using the same
US11390806B2 (en) Composition for etching and method for manufacturing semiconductor device using same
JP6890637B2 (en) Etching composition and manufacturing method of semiconductor device using it
US20210047564A1 (en) Composition for etching
US11912902B2 (en) Composition for etching and manufacturing method of semiconductor device using the same
KR101539375B1 (en) Composition for etching and manufacturing method of semiconductor device using the same
KR101539373B1 (en) Composition for etching and manufacturing method of semiconductor device using the same
KR102534841B1 (en) Composition for etching and manufacturing method of semiconductor device using the same
KR102599378B1 (en) Composition for etching and manufacturing method of semiconductor device using the same
KR20180074951A (en) Composition for etching, method for preparing the same and manufacturing method of semiconductor device using the same
KR102436182B1 (en) Method for etching semiconductor device and apparatus for etching semiconductor device
KR20180075417A (en) Composition for etching, method for preparing the same and manufacturing method of semiconductor device using the same
KR20230149801A (en) Composition for etching and manufacturing method of semiconductor device using the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant